CN221103940U - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN221103940U
CN221103940U CN202322520794.1U CN202322520794U CN221103940U CN 221103940 U CN221103940 U CN 221103940U CN 202322520794 U CN202322520794 U CN 202322520794U CN 221103940 U CN221103940 U CN 221103940U
Authority
CN
China
Prior art keywords
layer
insulating layer
power line
contact region
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202322520794.1U
Other languages
English (en)
Inventor
姜东汉
金志训
文成权
孙昇锡
梁伸赫
李禹根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN221103940U publication Critical patent/CN221103940U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了显示装置，包括：基板，包括显示区以及位于显示区中的接触区；电源线，设置在显示区中、基板上并且与接触区重叠；钝化层，设置在基板和电源线上，暴露接触区中的电源线的上表面的至少一部分的开口被限定在钝化层中；通孔绝缘层，设置在钝化层上、包括连接到接触区中的开口的通孔接触孔并且包括朝向通孔接触孔的中心突出的突出部；以及公共电极，设置在通孔绝缘层和电源线上并且电连接到接触区中的电源线。

Description

显示装置
技术领域
本公开总体上涉及显示装置和制造显示装置的方法。更具体地，本公开涉及能够防止电压降的显示装置和制造显示装置的方法。
背景技术
显示装置包括发光器件，并且发光器件包括由板电极形成的公共电极。随着显示装置的尺寸增大，显示装置的显示质量可能由于被提供到公共电极的电压下降而劣化。相应地，正在开发用于防止被提供到公共电极的电压的电压降的结构。
实用新型内容
实施例提供了能够防止电压降的显示装置。
实施例提供了制造能够防止电压降的显示装置的方法。
根据实施例的显示装置包括：基板，包括显示区以及位于显示区中的接触区；电源线，设置在显示区中、基板上并且与接触区重叠；钝化层，设置在基板和电源线上，暴露接触区中的电源线的上表面的至少一部分的开口被限定在钝化层中；通孔绝缘层，设置在钝化层上、包括连接到接触区中的开口的通孔接触孔并且包括朝向通孔接触孔的中心突出的突出部；以及公共电极，设置在通孔绝缘层和电源线上并且电连接到接触区中的电源线。
在实施例中，包括钝化层和通孔绝缘层的多层膜可以通过开口的第一侧表面和突出部而在接触区中具有底切形状。
在实施例中，通孔绝缘层的一部分可以延伸到开口的内部以覆盖开口的与第一侧表面相对的第二侧表面。
在实施例中，第一侧表面相对于电源线的上表面的第一倾斜角可以小于第二侧表面相对于电源线的上表面的第二倾斜角。
在实施例中，通孔绝缘层的该一部分的侧表面相对于电源线的上表面的第三倾斜角可以小于第二倾斜角。
在实施例中，钝化层可以包括无机绝缘材料，并且通孔绝缘层可以包括有机绝缘材料。
在实施例中，突出部的朝向通孔接触孔的中心突出的长度可以是大约0.1微米至大约5.0微米。
在实施例中，电源线可以包括第一导电层以及设置在第一导电层上的第二导电层，第一导电层可以包括选自铜(Cu)和铝(Al)中的至少一种，并且第二导电层可以包括选自透明导电氧化物、钛(Ti)和钼(Mo)中的至少一种。
在实施例中，公共电极可以通过突出部在接触区中被断开。
在实施例中，公共电极可以在接触区中整体连接。
在实施例中，显示装置可以进一步包括通过接触区中的突出部在接触区中被断开的发射层。
在实施例中，发射层的厚度可以小于或等于钝化层的厚度。
在实施例中，公共电极可以覆盖发射层的侧表面。
在实施例中，显示装置可以进一步包括：晶体管，设置在显示区中、基板上；像素电极，设置在晶体管上并且电连接到晶体管；以及盖电极，通过突出部在接触区中被断开并且与像素电极设置在同一层。
在实施例中，通孔绝缘层的上表面可以包括与像素电极重叠的第一部分以及与像素电极间隔开的第二部分，并且第一部分的上表面距基板的上表面的高度可以大于第二部分的上表面距基板的上表面的高度。
在实施例中，显示装置可以进一步包括设置在位于显示区的一侧的焊盘区中、基板上并且与电源线设置在同一层的焊盘电极，并且钝化层可以暴露焊盘电极的上表面的至少一部分。
在实施例中，显示装置可以进一步包括设置在公共电极上并且包括无机封装层和有机封装层的封装层，并且有机封装层可以被设置为填充电源线与突出部之间的空的空间。
根据另一实施例的显示装置包括：基板，包括显示区以及位于显示区中的接触区；电源线，设置在显示区中、基板上并且与接触区重叠；以及多层膜，设置在基板和电源线上并且暴露接触区中的电源线的上表面的至少一部分，多层膜包括：钝化层，暴露接触区中的电源线的上表面的至少一部分的开口被限定在钝化层中；以及通孔绝缘层，设置在钝化层上、包括连接到接触区中的开口的通孔接触孔并且包括朝向通孔接触孔的中心突出的突出部，并且多层膜通过开口的第一侧表面和突出而在接触区中包括底切形状。
在实施例中，通孔绝缘层的一部分可以延伸到开口的内部以覆盖开口的与第一侧表面相对的第二侧表面。
在实施例中，第一侧表面相对于电源线的上表面的第一倾斜角可以小于第二侧表面相对于电源线的上表面的第二倾斜角。
在实施例中，通孔绝缘层的该一部分的侧表面相对于电源线的上表面的第三倾斜角可以小于第二倾斜角。
在实施例中，钝化层可以包括无机绝缘材料，并且通孔绝缘层可以包括有机绝缘材料。
在实施例中，突出部的朝向通孔接触孔的中心突出的长度可以是大约0.1微米至大约5.0微米。
根据实施例的制造显示装置的方法可以包括：在显示区中在包括显示区以及位于显示区中的接触区的基板上提供电源线以与接触区重叠；在基板和电源线上提供包括暴露接触区中的电源线的上表面的至少一部分的接触孔的钝化层；在电源线和钝化层上提供初步通孔绝缘层以覆盖电源线和钝化层；通过图案化初步通孔绝缘层来提供包括连接到接触区中的接触孔的通孔接触孔的通孔绝缘层；去除钝化层的与接触区中的通孔绝缘层和电源线重叠的一部分使得通孔绝缘层具有朝向通孔接触孔的中心突出的突出部；以及在电源线和通孔绝缘层上提供电连接到接触区中的电源线的公共电极。
在实施例中，钝化层的与通孔绝缘层和电源线重叠的一部分可以通过湿法蚀刻工艺来去除。
在实施例中，在钝化层的一部分的去除之后，具有比接触孔的宽度大的宽度的开口被形成在钝化层中，并且底切形状可以在接触区中通过开口的第一侧表面和突出部形成在包括钝化层和通孔绝缘层的多层膜中。
在实施例中，在通孔绝缘层的提供中，通孔接触孔的一部分在平面图中可以与接触孔重叠，并且通孔接触孔的其余部分在平面图中可以与接触孔间隔开。
在实施例中，钝化层可以由无机绝缘材料形成，并且通孔绝缘层可以由有机绝缘材料形成。
在实施例中，方法可以进一步包括在钝化层的提供之前在位于显示区的一侧的焊盘区中在基板上提供焊盘电极的步骤，焊盘电极可以与电源线一起在同一工艺中形成，并且钝化层可以暴露焊盘电极的上表面的至少一部分。
在实施例中，在初步通孔绝缘层的提供中，初步通孔绝缘层可以形成为覆盖焊盘电极连同电源线和钝化层，并且在初步通孔绝缘层的图案化之后，设置在焊盘区中、基板上并且覆盖钝化层的保护绝缘层可以与通孔绝缘层一起形成。
在实施例中，保护绝缘层可以与通孔绝缘层一体地形成，并且保护绝缘层的厚度可以小于通孔绝缘层的厚度。
在实施例中，通孔绝缘层和保护绝缘层可以通过使用半色调掩模图案化初步通孔绝缘层来一起形成。
在实施例中，方法可以进一步包括在钝化层的一部分的去除之后去除保护绝缘层的步骤。
在实施例中，方法可以进一步包括在公共电极的提供之前提供设置在电源线上并且通过突出部在接触区中被断开的发射层的步骤。
在实施例中，发射层被沉积的第一角可以大于公共电极被沉积的第二角。
在实施例中，方法可以进一步包括在公共电极的提供之前提供设置在电源线上并且通过突出部在接触区中被断开的盖电极的步骤。
在实施例中，方法可以进一步包括在钝化层的提供之前在显示区中、基板上提供晶体管以及在通孔绝缘层的提供之后在晶体管上提供电连接到晶体管的像素电极的步骤，并且像素电极可以与盖电极一起在同一工艺中形成。
根据实施例的显示装置可以包括电源线、钝化层、通孔绝缘层和公共电极。另外，钝化层可以具有暴露接触区中的电源线的一部分的开口，并且通孔绝缘层可以具有连接到开口的通孔接触孔。此外，通孔绝缘层可以具有朝向通孔接触孔的中心突出的突出部。
相应地，包括钝化层和通孔绝缘层的多层膜可以通过开口的一个侧表面和突出部而在接触区中具有底切形状。相应地，公共电极可以电连接到接触区中的电源线。相应地，可以防止被提供到公共电极的公共电压的电压降。
应当理解，前面的一般描述和下面的详细描述两者都是示例性和说明性的，并且旨在提供对所要求保护的本公开的进一步解释。
附图说明
根据结合附图进行的以下详细描述，将更清楚地理解说明性的、非限制性的实施例。
图1是示出根据实施例的显示装置的平面图。
图2是示出图1的显示装置的框图。
图3是示出在图1的显示装置中包括的像素结构的电路图。
图4是示出图1的显示装置的截面图。
图5是示出图4的接触区的放大图。
图6、图7、图8、图9、图10、图11、图12、图13、图14、图15、图16、图17、图18和图19是示出图1的显示装置的制造方法的截面图。
图20是示出根据另一实施例的显示装置的截面图。
图21是示出根据又一实施例的显示装置的截面图。
图22是示出根据再一实施例的显示装置的截面图。
图23是示出图22的接触区的放大图。
具体实施方式
现在将在下文中参考附图更充分地描述本公开，在附图中示出了各种实施例。然而，本公开可以以许多不同的形式来体现，并且不应被解释为限于在本文中阐述的实施例。相反，这些实施例被提供使得本公开将是透彻的和完整的，并且将向本领域技术人员充分地传达本公开的范围。相同的附图标记始终指代相同的元件。
图1是示出根据实施例的显示装置的平面图。
参考图1，显示装置DD(例如，图4的基板SUB)可以包括显示区DA和焊盘区PA。像素结构PX可以设置在显示区DA中。例如，像素结构PX可以沿着第一方向D1以及与第一方向D1正交的第二方向D2完全布置在显示区DA中。
像素结构PX中的每一个可以包括产生光的发光器件以及驱动发光器件的晶体管。例如，发光器件可以包括有机发光二极管。又例如，发光器件可以包括纳米发光二极管。例如，晶体管可以是薄膜晶体管(TFT)。图像可以通过包括发光器件和晶体管的像素结构PX被显示在显示装置DD的显示区DA上。
在实施例中，接触区CA可以位于显示区DA中。在实施例中，接触区CA可以位于与像素结构PX相邻的位置。在本说明书中，接触区CA可以被限定为其中设置在电源线(例如，图4的电源线VL)上的钝化层(例如，图4的钝化层PVX)的一部分和/或通孔绝缘层(例如，图4的通孔绝缘层VIA)的一部分被图案化为将公共电极(例如，图4的公共电极CTE)电连接到电源线(例如，图4的电源线VL)的区。这将在稍后参考图4和图5更详细地描述。
在实施例中，焊盘区PA可以位于显示区DA的至少一侧。例如，如图1中所示，焊盘区PA可以位于显示区DA的第一方向D1上。然而，本公开不必限于此。例如，焊盘区PA可以分别位于显示区DA的第一方向D1和第二方向D2上。
焊盘电极PE可以设置在焊盘区PA中。例如，焊盘电极PE可以沿着第二方向D2布置。焊盘电极PE可以电连接到外部装置。也就是说，焊盘电极PE可以将外部装置和像素结构PX电连接。
外部装置可以通过柔性印刷电路板或印刷电路板电连接到显示装置DD。例如，柔性印刷电路板的一侧可以直接接触焊盘电极PE，并且柔性印刷电路板的另一侧可以直接接触外部装置。外部装置可以将数据信号、栅信号、发射控制信号、栅初始化信号、初始化电压或电源电压等提供到显示装置DD。另外，驱动集成电路可以安装在柔性印刷电路板上。在其它实施例中，驱动集成电路可以安装在显示装置DD上、与焊盘电极PE相邻。
在图1中，显示区DA和焊盘区PA中的每一个被示出为具有四边形平面形状，但是本公开不必限于此。例如，显示区DA和焊盘区PA中的每一个可以具有其它多边形(例如，三角形或菱形)、圆形或椭圆形平面形状。
另外，在图1中，焊盘区PA在第二方向D2上的宽度被示出为与显示区DA在第二方向D2上的宽度相同，但是本公开不必限于此。例如，焊盘区PA在第二方向D2上的宽度可以小于显示区DA在第二方向D2上的宽度。
图2是示出图1的显示装置的框图。
参考图2，显示装置DD可以包括显示面板PNL、数据驱动器DDV、栅驱动器GDV、控制器CON和电压供应部VP。
显示面板PNL可以包括多个像素结构PX。也就是说，显示面板PNL可以包括至少一个像素结构PX。
像素结构PX可以通过第一栅线GL1接收第一栅信号SC，并且可以通过第二栅线GL2接收第二栅信号SS。另外，像素结构PX可以通过数据线DL接收数据电压DATA，并且可以通过初始化电压线VTL接收初始化电压VINT。数据电压DATA可以响应于第一栅信号SC而被施加到像素结构PX，并且初始化电压VINT可以响应于第二栅信号SS而被施加到像素结构PX。
数据驱动器DDV可以基于输出图像数据ODAT和数据控制信号DCTRL来产生数据电压DATA。例如，数据驱动器DDV可以产生与输出图像数据ODAT相对应的数据电压DATA，并且可以响应于数据控制信号DCTRL而输出数据电压DATA。数据控制信号DCTRL可以包括输出数据使能信号、水平开始信号和负载信号。
栅驱动器GDV可以基于栅控制信号GCTRL来产生第一栅信号SC和第二栅信号SS。例如，第一栅信号SC和第二栅信号SS中的每一个可以包括用于导通晶体管的栅导通电压以及用于截止晶体管的栅截止电压。栅控制信号GCTRL可以包括垂直开始信号和时钟信号。
控制器CON(例如，时序控制器)可以从外部主处理器(例如，图形处理单元(GPU))接收输入图像数据IDAT和控制信号CTRL。例如，输入图像数据IDAT可以是包括红色图像数据、绿色图像数据和蓝色图像数据的RGB数据。控制信号CTRL可以包括垂直同步信号、水平同步信号、输入数据使能信号和主时钟信号等。控制器CON可以基于输入图像数据IDAT和控制信号CTRL来产生栅控制信号GCTRL、数据控制信号DCTRL和输出图像数据ODAT。
电压供应部VP可以将驱动电压ELVDD、公共电压ELVSS和初始化电压VINT提供到像素结构PX。驱动电压ELVDD可以通过驱动线PL被提供到像素结构PX。公共电压ELVSS可以通过电源线VL和公共电极(例如，图4的公共电极CTE)被提供到像素结构PX。换句话说，电源线VL可以将公共电压ELVSS传送到公共电极CTE。电源线VL可以防止公共电压ELVSS的电压降。
图3是示出在图1的显示装置中包括的像素结构的电路图。
参考图3，像素结构PX可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3和存储电容器CST。像素结构PX可以电连接到发光器件LED。
第一晶体管T1可以包括第一端子、第二端子和栅端子。第一端子可以接收驱动电压ELVDD。第二端子可以连接到发光器件LED。栅端子可以连接到第二晶体管T2。第一晶体管T1可以基于驱动电压ELVDD和数据电压DATA来产生驱动电流。
第二晶体管T2可以包括第一端子、第二端子和栅端子。第一端子可以接收数据电压DATA。第二端子可以连接到第一晶体管T1。栅端子可以接收第一栅信号SC。第二晶体管T2可以响应于第一栅信号SC而传输数据电压DATA。
第三晶体管T3可以包括第一端子、第二端子和栅端子。第一端子可以连接到第一晶体管T1。第二端子可以接收初始化电压VINT。栅端子可以接收第二栅信号SS。第三晶体管T3可以响应于第二栅信号SS而传送初始化电压VINT。
存储电容器CST可以包括第一端子和第二端子。第一端子可以连接到第一晶体管T1的栅端子。第二端子可以连接到第三晶体管T3的第一端子。存储电容器CST可以在第一栅信号SC的无效时段期间维持第一晶体管T1的栅端子的电压电平。
发光器件LED可以包括第一端子和第二端子。第一端子可以连接到第一晶体管T1的第二端子。第二端子可以接收公共电压ELVSS。发光器件LED可以发射具有与驱动电流相对应的亮度的光。发光器件LED可以包括使用有机材料作为发射层的有机发光器件或者使用无机材料作为发射层的无机发光器件等。
同时，图3中示出的像素结构PX的连接结构仅是示例，并且可以被不同地改变。
图4是示出图1的显示装置的截面图。图5是示出图4的接触区的放大图。例如，图4可以是沿着图1的线I-I’截取的截面图。
参考图1和图4，根据实施例的显示装置DD可以包括基板SUB、背金属层BML、缓冲层BFR、栅绝缘层GI、层间绝缘层ILD、晶体管TR、电源线VL、焊盘电极PE、钝化层PVX、通孔绝缘层VIA、像素限定层PDL、发光器件LED和封装层TFE。晶体管TR可以包括有源图案ACT、第一栅电极GAT1、第一连接电极CE1和第二连接电极CE2，并且发光器件LED可以包括像素电极ADE、发射层EL和公共电极CTE。封装层TFE可以包括第一无机封装层IEL1、有机封装层OEL和第二无机封装层IEL2。
基板SUB可以包括透明或不透明材料。在实施例中，可以用作基板SUB的材料的示例可以包括玻璃、石英或塑料等。这些可以单独使用或彼此组合使用。
背金属层BML可以设置在基板SUB上。在实施例中，背金属层BML可以由金属、合金、导电金属氧化物或透明导电材料等形成。
缓冲层BFR可以设置在基板SUB上以覆盖背金属层BML。在实施例中，缓冲层BFR可以完全设置在显示区DA和焊盘区PA中、基板SUB上。缓冲层BFR可以防止诸如氧气或湿气等的杂质通过基板SUB扩散到基板SUB的上部。缓冲层BFR可以包括诸如硅化合物或金属氧化物的无机绝缘材料。缓冲层BFR可以具有单层结构或者包括多个绝缘层的多层结构。
有源图案ACT可以设置在显示区DA中、缓冲层BFR上。在实施例中，有源图案ACT可以由硅半导体材料或氧化物半导体材料形成。可以用作有源图案ACT的硅半导体材料的示例可以包括非晶硅或多晶硅。
栅绝缘层GI可以设置在有源图案ACT上。在实施例中，栅绝缘层GI可以由无机绝缘材料形成。可以用作栅绝缘层GI的无机绝缘材料的示例可以包括氧化硅、氮化硅或氮氧化硅。这些可以单独使用或彼此组合使用。在实施例中，如图4中所示，栅绝缘层GI可以以图案的形式设置在缓冲层BFR和有源图案ACT上。然而，本公开不必限于此，并且在另一实施例中，栅绝缘层GI可以完全形成在缓冲层BFR上以覆盖有源图案ACT。
第一栅电极GAT1和第二栅电极GAT2可以设置在显示区DA中、栅绝缘层GI上。在实施例中，第一栅电极GAT1和第二栅电极GAT2可以通过同一工艺一起形成。换句话说，第一栅电极GAT1和第二栅电极GAT2可以设置在同一层。换句话说，第一栅电极GAT1和第二栅电极GAT2可以包括相同的材料。例如，第一栅电极GAT1和第二栅电极GAT2中的每一个可以包括金属、合金、导电金属氧化物、导电金属氮化物或透明导电材料等。
层间绝缘层ILD可以设置在缓冲层BFR、有源图案ACT、第一栅电极GAT1和第二栅电极GAT2上。层间绝缘层ILD可以覆盖第一栅电极GAT1和第二栅电极GAT2。在实施例中，层间绝缘层ILD可以完全设置在显示区DA和焊盘区PA中、基板SUB上。在实施例中，层间绝缘层ILD可以由无机绝缘材料形成。可以用作层间绝缘层ILD的无机绝缘材料的示例可以包括氧化硅、氮化硅或氮氧化硅。这些可以单独使用或彼此组合使用。
第一连接电极CE1和第二连接电极CE2可以设置在显示区DA中、层间绝缘层ILD上。第一连接电极CE1和第二连接电极CE2中的每一个可以穿透层间绝缘层ILD，并且可以接触有源图案ACT。此外，第二连接电极CE2可以穿透层间绝缘层ILD和缓冲层BFR以接触背金属层BML。在实施例中，第一连接电极CE1和第二连接电极CE2中的每一个可以包括多个导电层。
有源图案ACT、第一栅电极GAT1、第一连接电极CE1和第二连接电极CE2可以形成晶体管TR。换句话说，晶体管TR可以设置在显示区DA中、基板SUB上。例如，晶体管TR可以对应于参考图3描述的第一至第三晶体管T1、T2和T3中的至少一个。
焊盘电极PE可以设置在焊盘区PA中、层间绝缘层ILD上。也就是说，焊盘电极PE可以设置在焊盘区PA中、基板SUB上。在实施例中，焊盘电极PE可以通过同一工艺与第一连接电极CE1和第二连接电极CE2一起形成。换句话说，焊盘电极PE可以与第一连接电极CE1和第二连接电极CE2设置在同一层。换句话说，焊盘电极PE可以与第一连接电极CE1和第二连接电极CE2包括相同的材料。在实施例中，焊盘电极PE、第一连接电极CE1和第二连接电极CE2中的每一个可以包括多个导电层。
电源线VL可以设置在显示区DA中、层间绝缘层ILD上。在实施例中，电源线VL可以设置在显示区DA中的接触区CA中。如上所述，在本说明书中，接触区CA可以被限定为其中设置在电源线VL上的钝化层PVX的一部分和/或通孔绝缘层VIA的一部分被图案化以将公共电极CTE电连接到电源线VL的区。
电源线VL可以通过穿透层间绝缘层ILD的通孔接触第二栅电极GAT2。另外，电源线VL可以通过穿透层间绝缘层ILD和缓冲层BFR的另一通孔接触背金属层BML。
在实施例中，电源线VL可以通过同一工艺与第一连接电极CE1和第二连接电极CE2一起形成。换句话说，电源线VL可以与第一连接电极CE1和第二连接电极CE2设置在同一层。换句话说，电源线VL可以与第一连接电极CE1和第二连接电极CE2包括相同的材料。
在实施例中，电源线VL可以包括第一导电层CL1以及设置在第一导电层CL1上的第二导电层CL2。
在实施例中，第一导电层CL1和第二导电层CL2可以包括不同的材料。例如，第一导电层CL1可以包括金属材料，并且第二导电层CL2可以包括与在第一导电层CL1中包括的金属材料不同的金属材料和/或透明导电氧化物。
可以用作第一导电层CL1的金属材料的示例可以包括铜(Cu)或铝(Al)等。具体地，第一导电层CL1可以包括铜(Cu)。可以用作第二导电层CL2的金属材料的示例可以包括钛(Ti)或钼(Mo)等。可以用作第二导电层CL2的透明导电氧化物的示例可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或氧化铝锌(AZO)。具体地，第二导电层CL2可以包括氧化铟锡(ITO)。
同时，尽管在图4中电源线VL被示出为具有两层结构，但是本公开不必限于此，并且在另一实施例中，电源线VL可以具有三层或更多层的多层结构。
钝化层PVX可以设置在层间绝缘层ILD、第一连接电极CE1、第二连接电极CE2、电源线VL和焊盘电极PE上。在实施例中，钝化层PVX可以完全设置在显示区DA和焊盘区PA中、层间绝缘层ILD上。
在实施例中，钝化层PVX可以由无机绝缘材料形成。可以用作钝化层PVX的无机绝缘材料的示例可以包括氧化硅、氮化硅或氮氧化硅。这些可以单独使用或彼此组合使用。另外，钝化层PVX可以具有单层结构或者包括多个绝缘层的多层结构。
在实施例中，设置在焊盘区PA中的钝化层PVX可以具有暴露焊盘电极PE的上表面的至少一部分的第一接触孔CNT1。外部装置可以通过第一接触孔CNT1电连接到焊盘电极PE。设置在显示区DA中的钝化层PVX可以具有暴露第二连接电极CE2的上表面的至少一部分的第二接触孔CNT2，并且可以进一步具有暴露电源线VL的上表面的至少一部分的开口OP。例如，开口OP可以位于接触区CA中。例如，开口OP可以暴露电源线VL的第二导电层CL2的至少一部分。同时，电源线VL的第一导电层CL1可以被钝化层PVX和第二导电层CL2完全覆盖。
进一步参考示出图4的接触区CA的放大图的图5，钝化层PVX的开口OP可以具有第一侧表面S1以及与第一侧表面S1相对的第二侧表面S2。第一侧表面S1和第二侧表面S2中的每一个可以接触电源线VL的上表面。例如，第一侧表面S1和第二侧表面S2中的每一个可以在第三方向D3上以预定的倾斜角从电源线VL的上表面延伸。在本说明书中，倾斜角意指电源线VL的上表面与第一侧表面S1或第二侧表面S2之间的角。
在实施例中，第一侧表面S1相对于电源线VL的上表面的第一倾斜角IA1可以小于第二侧表面S2相对于电源线VL的上表面的第二倾斜角IA2。
在实施例中，第一倾斜角IA1可以是大约10度至大约80度，并且具体地，第一倾斜角IA1可以是大约40度至大约60度。第二倾斜角IA2可以是大约10度至大约80度，并且具体地，第二倾斜角IA2可以是大约60度至大约70度。
返回参考图4，通孔绝缘层VIA可以设置在钝化层PVX上。在实施例中，通孔绝缘层VIA可以设置在显示区DA中、钝化层PVX上。相应地，钝化层PVX和通孔绝缘层VIA可以形成设置在电源线VL上的多层膜MLF。
在一个实施例中，通孔绝缘层VIA可以由有机绝缘材料形成。可以用作通孔绝缘层VIA的有机绝缘材料的示例可以包括光刻胶、聚丙烯酸树脂、聚酰亚胺树脂或丙烯酸树脂等。这些可以单独使用或彼此组合使用。
在一个实施例中，通孔绝缘层VIA可以具有连接到钝化层PVX的第二接触孔CNT2的第一通孔接触孔VCNT1以及连接到钝化层PVX的开口OP的第二通孔接触孔VCNT2。例如，第二通孔接触孔VCNT2可以位于接触区CA中。相应地，包括钝化层PVX和通孔绝缘层VIA的多层膜MLF可以具有第一凹槽GRV1和第二凹槽GRV2。
例如，第一凹槽GRV1可以通过连接钝化层PVX的第二接触孔CNT2和通孔绝缘层VIA的第一通孔接触孔VCNT1来限定。相应地，第一凹槽GRV1可以暴露第二连接电极CE2的上表面的至少一部分。像素电极ADE可以通过第一凹槽GRV1电连接到第二连接电极CE2。相应地，像素电极ADE可以电连接到晶体管TR。
例如，第二凹槽GRV2可以通过连接钝化层PVX的开口OP和通孔绝缘层VIA的第二通孔接触孔VCNT2来限定。例如，第二凹槽GRV2可以被限定在接触区CA中。相应地，第二凹槽GRV2可以暴露电源线VL的上表面的至少一部分。发射层EL和公共电极CTE可以通过第二凹槽GRV2电连接到接触区CA中的电源线VL。
如图5中所示，在实施例中，通孔绝缘层VIA的第二通孔接触孔VCNT2可以具有第三侧表面S3以及与第三侧表面S3相对的第四侧表面S4。
在实施例中，第二通孔接触孔VCNT2的第三侧表面S3可以比开口OP的第一侧表面S1更朝向第二通孔接触孔VCNT2的中心突出。换句话说，第三侧表面S3可以在第一方向D1上比第一侧表面S1更突出。此外，第二通孔接触孔VCNT2的第四侧表面S4可以比开口OP的第二侧表面S2更朝向第二通孔接触孔VCNT2的中心突出。换句话说，第四侧表面S4可以在与第一方向D1相反的方向上比第二侧表面S2更突出。相应地，通孔绝缘层VIA可以在接触区CA中具有朝向第二通孔接触孔VCNT2的中心突出的突出部PP。例如，如图12和图13中所示，在显示装置DD的制造工艺中，钝化层PVX的与接触区CA中的通孔绝缘层VIA和电源线VL重叠的一部分可以通过蚀刻工艺(例如，使用蚀刻剂的湿法蚀刻工艺)来去除。相应地，可以形成其中通孔绝缘层VIA的一部分比钝化层PVX更突出的结构。这将在稍后参考图12和图13更详细地描述。
在实施例中，突出部PP可以与第一侧表面S1一起形成底切形状UC。也就是说，底切形状UC可以通过第一侧表面S1和突出部PP被限定在接触区CA中。底切形状UC可以与电源线VL重叠。
在实施例中，突出部PP的朝向第二通孔接触孔VCNT2的中心突出的长度L可以是大约0.1微米至大约5.0微米，并且具体地，突出部PP的朝向第二通孔接触孔VCNT2的中心突出的长度L可以是大约0.5微米至大约1.5微米。
在实施例中，第二通孔接触孔VCNT2的第四侧表面S4可以接触电源线VL的上表面。例如，通孔绝缘层VIA可以被设置为使得通孔绝缘层VIA的一部分延伸到开口OP的内部以覆盖开口OP的第二侧表面S2。相应地，公共电极CTE可以沿着接触区CA中的通孔绝缘层VIA的轮廓来形成。同时，开口OP的第一侧表面S1可以从通孔绝缘层VIA暴露。也就是说，通孔绝缘层VIA可以具有相对于接触区CA中的第二通孔接触孔VCNT2的中心不对称的截面形状。
在实施例中，第四侧表面S4相对于电源线VL的上表面的第三倾斜角IA3可以小于第二侧表面S2相对于电源线VL上表面的第二倾斜角IA2。相应地，可以防止接触区CA中的沿着通孔绝缘层VIA的轮廓(例如，在通孔绝缘层VIA上)形成的公共电极CTE的断开。在实施例中，第三倾斜角IA3可以是大约10度至大约80度，并且具体地，第三倾斜角IA3可以是大约40度至大约60度。当第三倾斜角IA3满足上述范围时，可以进一步防止公共电极CTE的断开。
如图4中所示，像素电极ADE可以设置在显示区DA中、通孔绝缘层VIA上。像素电极ADE可以通过多层膜MLF的第一凹槽GRV1电连接到晶体管TR。例如，像素电极ADE可以对应于参考图3描述的发光器件LED的第一端子。在实施例中，像素电极ADE可以由金属、合金、导电金属氧化物、导电金属氮化物或透明导电材料等形成。可以用作像素电极ADE的材料的示例可以包括银(Ag)、包含银的合金、钼(Mo)、包含钼的合金、铝(Al)、包含铝的合金、氮化铝(AlxNy)、钨(W)、氮化钨(WxNy)、铜(Cu)、镍(Ni)、铬(Cr)、氮化铬(CrxNy)、钛(Ti)、钽(Ta)、铂(Pt)、钪(Sc)、氧化铟锡(ITO)或氧化铟锌(IZO)等。
像素限定层PDL可以设置在显示区DA中、通孔绝缘层VIA上。像素限定层PDL可以部分地覆盖通孔绝缘层VIA上的像素电极ADE。像素限定层PDL可以具有暴露像素电极ADE的上表面的至少一部分的像素开口。在实施例中，像素限定层PDL可以由有机绝缘材料形成。可以用作像素限定层PDL的有机绝缘材料的示例可以包括光刻胶、聚丙烯酸树脂、聚酰亚胺树脂或丙烯酸树脂等。这些可以单独使用或彼此组合使用。
发射层EL可以设置在显示区DA中、通孔绝缘层VIA、像素限定层PDL、像素电极ADE和电源线VL上。换句话说，发射层EL可以遍及显示装置DD的显示区DA的整个表面而形成。在实施例中，发射层EL可以具有包括空穴注入层、空穴传输层、有机发射层、电子传输层和/或电子注入层的多层结构。在实施例中，发射层EL的厚度可以小于或等于钝化层PVX的厚度。
如图5中所示，发射层EL可以通过通孔绝缘层VIA的突出部PP在接触区CA中被断开。换句话说，发射层EL可以通过多层膜MLF的底切形状UC被断开。
如图4中所示，公共电极CTE可以设置在发射层EL上。换句话说，公共电极CTE可以遍及显示装置DD的显示区DA的整个表面而形成。公共电极CTE可以对应于参考图3描述的发光器件LED的第二端子。
在实施例中，公共电极CTE可以由金属、合金、导电金属氧化物、导电金属氮化物或透明导电材料等形成。可以用作公共电极CTE的材料的示例可以包括银(Ag)、包含银的合金、钼(Mo)、包含钼的合金、铝(Al)、包含铝的合金、氮化铝(AlxNy)、钨(W)、氮化钨(WxNy)、铜(Cu)、镍(Ni)、铬(Cr)、氮化铬(CrxNy)、钛(Ti)、钽(Ta)、铂(Pt)、钪(Sc)、氧化铟锡(ITO)或氧化铟锌(IZO)等。这些可以单独使用或彼此组合使用。此外，公共电极CTE可以具有单层结构或者包括多个绝缘层的多层结构。
如图5中所示，随着发射层EL通过突出部PP在接触区CA中被断开，公共电极CTE可以电连接到接触区CA中的电源线VL。例如，公共电极CTE可以接触接触区CA中的电源线VL。例如，公共电极CTE可以接触电源线VL的上表面。例如，发射层EL可以接触电源线VL的第二导电层CL2。此外，在实施例中，公共电极CTE可以覆盖发射层EL的侧表面。
在实施例中，公共电极CTE可以在接触区CA中通过通孔绝缘层VIA的突出部PP被断开。换句话说，公共电极CTE可以通过多层膜MLF的底切形状UC被断开。
如图4中所示，像素电极ADE、发射层EL和公共电极CTE可以形成发光器件LED。发光器件LED可以对应于参考图3的发光器件LED。
封装层TFE可以设置在公共电极CTE上以覆盖发光器件LED。封装层TFE可以封装显示区DA以保护发光器件LED免受外部杂质的影响。此外，在实施例中，封装层TFE可以填充多层膜MLF的第二凹槽GRV2的空的空间。
在实施例中，封装层TFE可以包括至少一个无机封装层和至少一个有机封装层。例如，如图4中所示，封装层TFE可以包括第一无机封装层IEL1、设置在第一无机封装层IEL1上的有机封装层OEL以及设置在有机封装层OEL上的第二无机封装层IEL2。然而，本公开不必限于此。
第一无机封装层IEL1可以设置在公共电极CTE上。例如，第一无机封装层IEL1可以沿着公共电极CTE的轮廓具有基本上均匀的厚度。
有机封装层OEL可以设置在第一无机封装层IEL1上。有机封装层OEL可以具有基本上平坦的上表面而不在第一无机封装层IEL1周围形成台阶。在实施例中，有机封装层OEL可以被设置为填充多层膜MLF的第二凹槽GRV2的空的空间。例如，有机封装层OEL可以填充由于多层膜MLF的底切形状UC而引起的电源线VL与突出部PP之间的空的空间。
第二无机封装层IEL2可以设置在有机封装层OEL上。第二无机封装层IEL2可以具有基本上均匀的厚度和基本上平坦的上表面。
图6、图7、图8、图9、图10、图11、图12、图13、图14、图15、图16、图17、图18和图19是示出图1的显示装置的制造方法的截面图。例如，图11是示出图10的接触区的平面图，并且图13是示出图12的接触区的放大图。
参考图6，具有显示区DA和焊盘区PA的基板SUB可以被制备。例如，焊盘区PA可以位于显示区DA的一侧。接触区CA可以位于显示区DA中。在实施例中，基板SUB可以是透明或不透明绝缘基板。例如，基板SUB可以由玻璃、石英或塑料形成。
背金属层BML可以形成在显示区DA中、基板SUB上，并且缓冲层BFR可以形成在背金属层BML上、基板SUB上。例如，缓冲层BFR可以完全形成在显示区DA和焊盘区PA中、基板SUB上。形成在显示区DA中的缓冲层BFR可以覆盖基板SUB上的背金属层BML。
有源图案ACT可以形成在显示区DA中、缓冲层BFR上。例如，有源图案ACT可以使用非晶硅、多晶硅或氧化物半导体来形成。
栅绝缘层GI可以形成在有源图案ACT上。在实施例中，栅绝缘层GI可以以图案的形式形成在缓冲层BFR和有源图案ACT上。例如，栅绝缘层GI可以使用诸如氧化硅、氮化硅或氮氧化硅的无机绝缘材料来形成。
第一栅电极GAT1和第二栅电极GAT2可以形成在栅绝缘层GI上。第一栅电极GAT1可以形成为与有源图案ACT重叠。例如，第一栅电极GAT1和第二栅电极GAT2中的每一个可以使用金属、合金、导电金属氧化物、导电金属氮化物或透明导电材料等来形成。
层间绝缘层ILD可以形成在缓冲层BFR、有源图案ACT、第一栅电极GAT1和第二栅电极GAT2上。例如，层间绝缘层ILD可以完全形成在显示区DA和焊盘区PA中、缓冲层BFR上。形成在显示区DA中的层间绝缘层ILD可以覆盖第一栅电极GAT1和第二栅电极GAT2。例如，层间绝缘层ILD可以使用诸如氧化硅、氮化硅或氮氧化硅的无机绝缘材料来形成。
参考图7，第一连接电极CE1、第二连接电极CE2、电源线VL和焊盘电极PE可以形成在层间绝缘层ILD上。例如，焊盘电极PE可以形成在焊盘区PA中、层间绝缘层ILD上，并且第一连接电极CE1、第二连接电极CE2和电源线VL可以形成在显示区DA中、层间绝缘层ILD上。具体地，电源线VL可以形成为与接触区CA重叠。
在实施例中，第一连接电极CE1和第二连接电极CE2可以形成为通过穿透层间绝缘层ILD的通孔接触有源图案ACT。此外，第二连接电极CE2可以形成为通过穿透层间绝缘层ILD和缓冲层BFR的通孔接触背金属层BML。
在一个实施例中，电源线VL可以形成为通过穿透层间绝缘层ILD的通孔接触第二栅电极GAT2。另外，电源线VL可以形成为通过穿透层间绝缘层ILD和缓冲层BFR的通孔接触背金属层BML。
在实施例中，第一连接电极CE1、第二连接电极CE2、焊盘电极PE和电源线VL可以基本上同时形成。例如，第一连接电极CE1、第二连接电极CE2、焊盘电极PE和电源线VL可以通过在层间绝缘层ILD上提供金属层并图案化金属层来形成。
在实施例中，金属层可以包括第一金属层以及设置在第一金属层上的第二金属层。相应地，第一连接电极CE1、第二连接电极CE2、焊盘电极PE和电源线VL中的每一个可以是具有由第一金属层形成的导电层和由第二金属层形成的导电层的堆叠的多层结构。例如，电源线VL可以包括由第一金属层形成的第一导电层CL1和由第二金属层形成的第二导电层CL2。
在实施例中，第一导电层CL1和第二导电层CL2可以由不同的材料形成。例如，第一导电层CL1可以由诸如铜(Cu)的金属材料形成，并且第二导电层CL2可以由与在第一导电层CL1中包括的金属材料不同的金属材料和/或诸如氧化铟锡(ITO)的透明导电氧化物形成。
参考图8，钝化层PVX可以形成在层间绝缘层ILD、第一连接电极CE1、第二连接电极CE2、电源线VL和焊盘电极PE上。例如，钝化层PVX可以完全形成在显示区DA和焊盘区PA中、层间绝缘层ILD上。
在实施例中，钝化层PVX可以使用诸如氧化硅、氮化硅或氮氧化硅的无机绝缘材料来形成。
第一接触孔CNT1、第二接触孔CNT2和第三接触孔CNT3可以形成在钝化层PVX中。第一接触孔CNT1可以暴露焊盘电极PE的上表面的至少一部分。第二接触孔CNT2可以暴露第二连接电极CE2的上表面的至少一部分。第三接触孔CNT3可以暴露接触区CA中的电源线VL的上表面的至少一部分。第一至第三接触孔CNT1、CNT2和CNT3可以基本上同时形成。
参考图9和图10，通孔绝缘层VIA和保护绝缘层PI可以形成在钝化层PVX和电源线VL上。例如，通孔绝缘层VIA可以形成在显示区DA中、钝化层PVX上，并且保护绝缘层PI可以形成在焊盘区PA中、钝化层PVX上。保护绝缘层PI可以覆盖焊盘区PA中的钝化层PVX。
通孔绝缘层VIA和保护绝缘层PI可以基本上同时形成。例如，通孔绝缘层VIA和保护绝缘层PI可以一体地形成。例如，如图10中所示，具有第一厚度TI1的通孔绝缘层VIA和具有第二厚度TI2的保护绝缘层PI可以通过在钝化层PVX、第一连接电极CE1、第二连接电极CE2、电源线VL和焊盘电极PE上应用初步通孔绝缘层VIA-A来在同一工艺中形成。此后，初步通孔绝缘层VIA-A通过使用半色调掩模等以不同的曝光量将光照射到与通孔绝缘层VIA和保护绝缘层PI相对应的区来被图案化。在实施例中，保护绝缘层PI的第二厚度TI2可以小于通孔绝缘层VIA的第一厚度TI1。
在实施例中，通孔绝缘层VIA和保护绝缘层PI可以使用诸如光刻胶、聚丙烯酸树脂、聚酰亚胺树脂或丙烯酸树脂的有机绝缘材料来形成。
此外，在图案化初步通孔绝缘层VIA-A的工艺中，第一通孔接触孔VCNT1和第二通孔接触孔VCNT2可以形成在通孔绝缘层VIA中。第一通孔接触孔VCNT1可以连接到第二接触孔CNT2。第二通孔接触孔VCNT2可以连接到第三接触孔CNT3。在这种情况下，第二接触孔CNT2和第一通孔接触孔VCNT1可以彼此连接以形成第一凹槽GRV1。第一凹槽GRV1可以暴露第二连接电极CE2的上表面的至少一部分。在实施例中，第一通孔接触孔VCNT1和第二通孔接触孔VCNT2可以基本上同时形成。
进一步参考图11，在实施例中，第二通孔接触孔VCNT2可以形成为在平面图中与第三接触孔CNT3部分地重叠。也就是说，第二通孔接触孔VCNT2的一部分在平面图中可以与第三接触孔CNT3重叠，并且第二通孔接触孔VCNT2的剩余部分在平面图中可以与第三接触孔CNT3间隔开。相应地，如图10中所示，通孔绝缘层VIA可以形成为使得通孔绝缘层VIA的一部分延伸到接触区CA中的第三接触孔CNT3的内部以覆盖第三接触孔CNT3的一个侧表面。同时，第三接触孔CNT3的另一侧表面可以从通孔绝缘层VIA暴露。也就是说，通孔绝缘层VIA可以形成为具有相对于接触区CA中的第二通孔接触孔VCNT2的中心不对称的截面形状。
同时，图11中所示的第三接触孔CNT3和第二通孔接触孔VCNT2的在平面图中的布置仅是示例，并且本公开不必限于此。例如，仅当第二通孔接触孔VCNT2的仅一部分在平面图中与第三接触孔CNT3重叠时，第二通孔接触孔VCNT2在平面图中的布置可以被不同地改变。
参考图12和图13，钝化层PVX的与接触区CA中的通孔绝缘层VIA和电源线VL重叠的一部分可以被去除。例如，钝化层PVX的与接触区CA中的通孔绝缘层VIA和电源线VL重叠但从通孔绝缘层VIA暴露的一部分可以被去除。
在实施例中，钝化层PVX的一部分可以通过蚀刻工艺来去除。例如，蚀刻工艺可以是使用蚀刻剂的湿法蚀刻工艺。
随着钝化层PVX的一部分被去除，具有第一侧表面S1和第二侧表面S2的开口OP可以形成在钝化层PVX中。例如，开口OP可以具有比第三接触孔CNT3的面积(或宽度)大的面积(或宽度)。
第一侧表面S1可以通过凭借蚀刻工艺去除钝化层PVX的一部分来形成，并且第二侧表面S2可以与第三接触孔CNT3的被通孔绝缘层VIA覆盖的那个侧表面基本上相同。相应地，通过蚀刻工艺形成的第一侧表面S1和不受蚀刻工艺影响的第二侧表面S2可以相对于电源线VL的上表面具有不同的倾斜角。例如，第一侧表面S1相对于电源线VL的上表面的第一倾斜角IA1可以小于第二侧表面S2相对于电源线VL的上表面的第二倾斜角IA2。
另外，随着钝化层PVX的一部分被去除，在接触区CA中，第二通孔接触孔VCNT2的第三侧表面S3可以比开口OP的第一侧表面S1进一步朝向第二通孔接触孔VCNT2的中心突出。相应地，通孔绝缘层VIA可以在接触区CA中具有朝向第二通孔接触孔VCNT2的中心突出的突出部PP。
相应地，由第一侧表面S1和突出部PP形成的底切形状UC可以被限定在接触区CA中。也就是说，包括钝化层PVX和通孔绝缘层VIA的多层膜MLF可以在接触区CA中具有底切形状UC。
同时，开口OP可以连接到第二通孔接触孔VCNT2以形成第二凹槽GRV2。第二凹槽GRV2可以被限定在接触区CA中。相应地，第二凹槽GRV2可以暴露电源线VL的上表面的至少一部分。
参考图14，像素电极ADE可以形成在显示区DA中、通孔绝缘层VIA上。像素电极ADE可以通过第一凹槽GRV1电连接到第二连接电极CE2。像素电极ADE可以使用金属、合金、导电金属氧化物、导电金属氮化物或透明导电材料等来形成。
参考图15，保护绝缘层PI可以从焊盘区PA去除。例如，保护绝缘层PI可以通过灰化工艺来去除。
同时，在灰化保护绝缘层PI的工艺中，通孔绝缘层VIA的一部分可以一起被灰化。例如，在灰化保护绝缘层PI的工艺中，显示区DA中的通孔绝缘层VIA的从像素电极ADE暴露的部分可以受到灰化工艺的影响。相应地，通孔绝缘层VIA的从像素电极ADE暴露的部分可以被减少保护绝缘层PI的第二厚度TI2。因此，如图15中所示，在保护绝缘层PI被去除之后，显示区DA中的通孔绝缘层VIA的上表面可以具有台阶。也就是说，通孔绝缘层VIA的与像素电极ADE重叠的部分的上表面距基板SUB的上表面的高度可以大于通孔绝缘层VIA的与像素电极ADE间隔开的部分的上表面距基板SUB的上表面的高度。
同时，尽管在图14和图15中，保护绝缘层PI在像素电极ADE形成在通孔绝缘层VIA上之后被去除，但是本公开不必限于此。在另一实施例中，保护绝缘层PI可以在形成像素电极ADE之前被去除。在这种情况下，通孔绝缘层VIA的总厚度可以被减少保护绝缘层PI的第二厚度TI2。因此，即使在保护绝缘层PI被去除之后，显示区DA中的通孔绝缘层VIA的上表面也可以具有基本上平坦的上表面。换句话说，即使在保护绝缘层PI被去除之后，显示区DA中的通孔绝缘层VIA的上表面也可以不具有台阶。
参考图16，像素限定层PDL可以形成在显示区DA中、通孔绝缘层VIA上。像素限定层PDL可以部分地覆盖通孔绝缘层VIA上的像素电极ADE。像素限定层PDL可以具有暴露像素电极ADE的上表面的至少一部分的像素开口。例如，像素限定层PDL可以使用诸如光刻胶、聚丙烯酸树脂、聚酰亚胺树脂或丙烯酸树脂的有机绝缘材料来形成。
此后，发射层EL可以形成在显示区DA中、通孔绝缘层VIA、像素限定层PDL、像素电极ADE和电源线VL上。换句话说，发射层EL可以遍及显示装置DD的显示区DA的整个表面而形成。
进一步参考图17，发射层EL可以形成在接触区CA中的电源线VL上。在实施例中，发射层EL可以以相对于电源线VL的上表面的第一角DG1来沉积。发射层EL可以通过通孔绝缘层VIA的突出部PP在接触区CA中被断开。换句话说，发射层EL可以通过多层膜MLF的底切形状UC被断开。
参考图18和图19，公共电极CTE可以形成在发射层EL上。公共电极CTE可以遍及显示装置DD的显示区DA的整个表面而形成。
随着发射层EL通过突出部PP在接触区CA中被断开，公共电极CTE可以电连接到接触区CA中的电源线VL。例如，公共电极CTE可以接触接触区CA中的电源线VL。例如，公共电极CTE可以接触电源线VL的上表面。
如图19中所示，公共电极CTE可以以相对于电源线VL的上表面的第二角DG2来沉积。例如，第一角DG1可以大于第二角DG2。换句话说，公共电极CTE可以以比发射层EL的沉积角小的沉积角来沉积。相应地，公共电极CTE可以覆盖发射层EL的侧表面。
在实施例中，公共电极CTE可以通过通孔绝缘层VIA的突出部PP在接触区CA中被断开。换句话说，公共电极CTE可以通过多层膜MLF的底切形状UC被断开。
此后，如图4中所示，封装层TFE可以形成在公共电极CTE上。例如，第一无机封装层IEL1、有机封装层OEL和第二无机封装层IEL2可以顺序地形成。
在实施例中，封装层TFE可以形成为填充多层膜MLF的第二凹槽GRV2的空的空间。例如，第一无机封装层IEL1可以沿着公共电极CTE的轮廓来形成，有机封装层OEL可以形成为填充多层膜MLF的第二凹槽GRV2的空的空间，并且第二无机封装层IEL2可以形成在有机封装层OEL上。
根据实施例，显示装置DD可以包括电源线VL、钝化层PVX、通孔绝缘层VIA和公共电极CTE。另外，钝化层PVX可以具有暴露接触区CA中的电源线VL的一部分的开口OP，并且通孔绝缘层VIA可以具有连接到开口OP的第二通孔接触孔VCNT2。另外，通孔绝缘层VIA可以具有朝向第二通孔接触孔VCNT2的中心突出的突出部PP。
相应地，包括钝化层PVX和通孔绝缘层VIA的多层膜MLF可以具有底切形状UC。相应地，公共电极CTE可以电连接到接触区CA中的电源线VL。相应地，可以防止被提供到公共电极CTE的公共电压ELVSS的电压降。
图20是示出根据另一实施例的显示装置的截面图。
参考图20，除了公共电极CTE在接触区CA中整体连接之外，根据另一实施例的显示装置DD1可以与参考图4描述的显示装置DD基本上相同。
在实施例中，公共电极CTE可以遍及显示装置DD1的显示区DA的整个表面而形成，并且可以在接触区CA中整体连接。换句话说，公共电极CTE可以在接触区CA中不通过底切形状UC被断开。另外，尽管未示出，但是当公共电极CTE在接触区CA中整体连接时，有机材料等可以填充在由于底切形状UC而引起的电源线VL与通孔绝缘层VIA之间的空的空间中。
图21是示出根据又一实施例的显示装置的截面图。
参考图21，根据又一实施例的显示装置DD2可以进一步包括盖电极CPE。然而，除了盖电极CPE之外，显示装置DD2可以与参考图4描述的显示装置DD基本上相同。
在实施例中，显示装置DD2可以进一步包括接触电源线VL的盖电极CPE。
在实施例中，盖电极CPE可以通过同一工艺与像素电极ADE一起形成。换句话说，盖电极CPE可以与像素电极ADE设置在同一层。换句话说，盖电极CPE可以与像素电极ADE包括相同的材料。
例如，盖电极CPE可以由金属、合金、导电金属氧化物、导电金属氮化物或透明导电材料等形成。可以用作盖电极CPE的材料的示例可以包括银(Ag)、包含银的合金、钼(Mo)、包含钼的合金、铝(Al)、包含铝的合金、氮化铝(AlxNy)、钨(W)、氮化钨(WxNy)、铜(Cu)、镍(Ni)、铬(Cr)、氮化铬(CrxNy)、钛(Ti)、钽(Ta)、铂(Pt)、钪(Sc)、氧化铟锡(ITO)或氧化铟锌(IZO)等。
在实施例中，盖电极CPE可以通过通孔绝缘层VIA的突出部PP(参见图5)在接触区CA中被断开。换句话说，盖电极CPE可以在接触区CA中通过底切形状UC被断开。
在实施例中，公共电极CTE可以覆盖盖电极CPE的侧表面和发射层EL的侧表面两者。
图22是示出根据再一实施例的显示装置的截面图，并且图23是示出图22的接触区的放大图。
参考图22，除了盖电极CPE接触开口OP的第一侧表面S1之外，根据再一实施例的显示装置DD3可以与参考图21描述的显示装置DD2基本上相同。
进一步参考图23，在实施例中，显示装置DD3可以包括盖电极CPE，并且盖电极CPE可以延伸到开口OP的第一侧表面S1以与第一侧表面S1接触。例如，盖电极CPE可以沿着电源线VL的上表面经过，并且可以延伸到开口OP的第一侧表面S1。在这种情况下，公共电极CTE也可以沿着电源线VL上的盖电极CPE的上表面向开口OP的第一侧表面S1延伸。然而，即使当公共电极CTE向开口OP的第一侧表面S1延伸时，公共电极CTE也可以由于盖电极CPE而不接触开口OP的第一侧表面S1。因此，即使当公共电极CTE向开口OP的第一侧表面S1延伸时，盖电极CPE也可以将电源线VL和公共电极CTE电连接。
本公开不应被解释为限于在本文中阐述的实施例。相反，这些实施例被提供使得本公开将是透彻的和完整的，并且将向本领域技术人员充分地传达本公开的构思。
尽管已经参考本公开的实施例具体地示出和描述了本公开，但是本领域普通技术人员将理解，可以在形式和细节上对其进行各种改变，而不脱离由权利要求限定的本公开的精神或范围。

Claims (10)

1.一种显示装置，包括：
基板，包括显示区以及位于所述显示区中的接触区；
电源线，设置在所述显示区中、所述基板上并且与所述接触区重叠；
钝化层，设置在所述基板和所述电源线上，暴露所述接触区中的所述电源线的上表面的至少一部分的开口被限定在所述钝化层中；
通孔绝缘层，设置在所述钝化层上、包括连接到所述接触区中的所述开口的通孔接触孔并且包括朝向所述通孔接触孔的中心突出的突出部；以及
公共电极，设置在所述通孔绝缘层和所述电源线上并且电连接到所述接触区中的所述电源线。
2.根据权利要求1所述的显示装置，其中，包括所述钝化层和所述通孔绝缘层的多层膜通过所述开口的第一侧表面和所述突出部而在所述接触区中具有底切形状，
所述通孔绝缘层的一部分延伸到所述开口的内部以覆盖所述开口的与所述第一侧表面相对的第二侧表面，
所述第一侧表面相对于所述电源线的所述上表面的第一倾斜角小于所述第二侧表面相对于所述电源线的所述上表面的第二倾斜角，并且
所述通孔绝缘层的所述一部分的侧表面相对于所述电源线的所述上表面的第三倾斜角小于所述第二倾斜角。
3.根据权利要求1所述的显示装置，其中，所述突出部的朝向所述通孔接触孔的所述中心突出的长度是0.1微米至5.0微米。
4.根据权利要求1所述的显示装置，其中，所述公共电极通过所述突出部在所述接触区中被断开，或者
所述公共电极在所述接触区中整体连接。
5.根据权利要求1所述的显示装置，进一步包括：
发射层，通过所述接触区中的所述突出部在所述接触区中被断开，
其中，所述发射层的厚度小于或等于所述钝化层的厚度，并且
所述公共电极覆盖所述发射层的侧表面。
6.根据权利要求1至5中任一项所述的显示装置，进一步包括：
晶体管，设置在所述显示区中、所述基板上；
像素电极，设置在所述晶体管上并且电连接到所述晶体管；以及
盖电极，通过所述突出部在所述接触区中被断开并且与所述像素电极设置在同一层，
其中，所述通孔绝缘层的上表面包括与所述像素电极重叠的第一部分以及与所述像素电极间隔开的第二部分，并且
所述第一部分的上表面距所述基板的上表面的高度大于所述第二部分的上表面距所述基板的所述上表面的高度。
7.根据权利要求1至5中任一项所述的显示装置，进一步包括：
焊盘电极，设置在位于所述显示区的一侧的焊盘区中、所述基板上并且与所述电源线设置在同一层；以及
封装层，设置在所述公共电极上并且包括无机封装层和有机封装层，
其中，所述钝化层暴露所述焊盘电极的上表面的至少一部分，并且
所述有机封装层被设置为填充所述电源线与所述突出部之间的空的空间。
8.一种显示装置，包括：
基板，包括显示区以及位于所述显示区中的接触区；
电源线，设置在所述显示区中、所述基板上并且与所述接触区重叠；以及
多层膜，设置在所述基板和所述电源线上并且暴露所述接触区中的所述电源线的上表面的至少一部分，
其中，所述多层膜包括：
钝化层，暴露所述接触区中的所述电源线的所述上表面的至少一部分的开口被限定在所述钝化层中；以及
通孔绝缘层，设置在所述钝化层上、包括连接到所述接触区中的所述开口的通孔接触孔并且包括朝向所述通孔接触孔的中心突出的突出部，并且
其中，所述多层膜通过所述开口的第一侧表面和所述突出部而在所述接触区中包括底切形状。
9.根据权利要求8所述的显示装置，其中，所述通孔绝缘层的一部分延伸到所述开口的内部以覆盖所述开口的与所述第一侧表面相对的第二侧表面，
所述第一侧表面相对于所述电源线的所述上表面的第一倾斜角小于所述第二侧表面相对于所述电源线的所述上表面的第二倾斜角，并且
所述通孔绝缘层的所述一部分的侧表面相对于所述电源线的所述上表面的第三倾斜角小于所述第二倾斜角。
10.根据权利要求8所述的显示装置，其中，所述突出部的朝向所述通孔接触孔的所述中心突出的长度是0.1微米至5.0微米。
CN202322520794.1U 2022-09-29 2023-09-15 显示装置 Active CN221103940U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0124017 2022-09-29
KR1020220124017A KR20240045405A (ko) 2022-09-29 2022-09-29 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
CN221103940U true CN221103940U (zh) 2024-06-07

Family

ID=88020708

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202322520794.1U Active CN221103940U (zh) 2022-09-29 2023-09-15 显示装置
CN202311192486.9A Pending CN117794301A (zh) 2022-09-29 2023-09-15 显示装置和制造显示装置的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311192486.9A Pending CN117794301A (zh) 2022-09-29 2023-09-15 显示装置和制造显示装置的方法

Country Status (4)

Country Link
US (1) US20240114732A1 (zh)
EP (1) EP4346354A1 (zh)
KR (1) KR20240045405A (zh)
CN (2) CN221103940U (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102454390B1 (ko) * 2017-12-05 2022-10-14 엘지디스플레이 주식회사 전계발광표시장치
KR102482991B1 (ko) * 2017-12-28 2022-12-29 엘지디스플레이 주식회사 상부 발광형 유기발광 다이오드 표시장치
KR20220042815A (ko) * 2020-09-28 2022-04-05 엘지디스플레이 주식회사 발광표시패널 및 이를 이용한 발광표시장치

Also Published As

Publication number Publication date
US20240114732A1 (en) 2024-04-04
KR20240045405A (ko) 2024-04-08
CN117794301A (zh) 2024-03-29
EP4346354A1 (en) 2024-04-03

Similar Documents

Publication Publication Date Title
KR102173434B1 (ko) 표시 장치
US11563061B2 (en) OLED array substrate, manufacturing method thereof and touch display device
KR102037455B1 (ko) 터치 스크린 패널 일체형 유기전계 발광 표시장치
KR102185116B1 (ko) 표시 장치
WO2021120164A1 (zh) 柔性显示面板及其制造方法和柔性显示装置
TWI759046B (zh) 有機發光二極體顯示裝置及製造其之方法
CN113497080A (zh) 显示装置
CN113540172A (zh) 显示装置
KR20210126187A (ko) 표시 장치 및 표시 장치의 제조 방법
US20230059622A1 (en) Display device and method of fabricating the same
CN221103940U (zh) 显示装置
US11600682B2 (en) Display device and method of fabricating the same
CN113299693A (zh) 显示装置
CN219555561U (zh) 显示装置
US11942488B2 (en) Display device and method of fabricating the same
WO2022193315A1 (zh) 触控显示基板及其制备方法、触控显示装置
US20240206271A1 (en) Display Substrate and Preparation Method Therefor, and Display Apparatus
WO2023115457A1 (zh) 显示基板及其驱动方法、显示装置
US20240186307A1 (en) Light Emitting Display Device
US20240032394A1 (en) Display device and method of manufacturing the same
KR20240099531A (ko) 표시 장치 및 이의 제조 방법
KR20230132642A (ko) 표시 장치 및 그 제조 방법
KR20240044553A (ko) 표시 장치 및 이의 제조 방법
KR20220092698A (ko) 표시 장치 및 표시 장치의 제조 방법
CN118231437A (zh) 显示装置和用于制造该显示装置的方法

Legal Events

Date Code Title Description
GR01 Patent grant