KR20230112001A - 커패시터 및 이를 포함하는 반도체 장치 - Google Patents

커패시터 및 이를 포함하는 반도체 장치 Download PDF

Info

Publication number
KR20230112001A
KR20230112001A KR1020220008131A KR20220008131A KR20230112001A KR 20230112001 A KR20230112001 A KR 20230112001A KR 1020220008131 A KR1020220008131 A KR 1020220008131A KR 20220008131 A KR20220008131 A KR 20220008131A KR 20230112001 A KR20230112001 A KR 20230112001A
Authority
KR
South Korea
Prior art keywords
layer
capacitor
ionization
dielectric
metallic
Prior art date
Application number
KR1020220008131A
Other languages
English (en)
Inventor
나병훈
이주호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220008131A priority Critical patent/KR20230112001A/ko
Priority to US17/882,788 priority patent/US20230231004A1/en
Priority to EP22193898.8A priority patent/EP4216692A1/en
Priority to CN202310079634.XA priority patent/CN116471922A/zh
Priority to JP2023006068A priority patent/JP2023105817A/ja
Publication of KR20230112001A publication Critical patent/KR20230112001A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1254—Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

커패시터 및 이를 포함하는 반도체 장치를 제공한다. 본 커패시터는, 페로브스카이트 결정 구조를 갖는 유전체층과 유전체층을 사이에 두고 이격 배치되는 제1 및 제2 전극을 포함하고, 제1 및 제2 전극 중 적어도 하나는, 페로브스카이트 결정 구조를 갖는 금속성층(metallic layer), 이온 특성을 갖는 제1 이온화층(first ionic layer) 및 반도체층을 포함한다.

Description

커패시터 및 이를 포함하는 반도체 장치{CAPACITOR AND SEMICONDUCTOR DEVICE INDCLUDING THE SAME}
예시적인 실시예는 커패시터 및 이를 포함한 반도체 장치에 관한 것이다.
다양한 가정용 및 산업용 기기에 메모리, 트랜지스터와 같은 반도체 소자가 사용된다. 가정용 및 산업용 기기의 고성능화에 따라 반도체 소자의 고집적화 및 미세화가 진행된다.
반도체 소자의 고직접화 및 미세화에 따라 반도체 소자의 크기가 감소한다. 예를 들어, 커패시터의 크기 감소에 따라 커패시터의 용량이 감소하고 누설 전류가 증가하므로, 이러한 문제를 해결하기 위하여 다양한 방법이 제안된다.
해결하고자 하는 과제는 페로브스카이트 결정 구조를 안정적으로 유지하는 전극을 제공하는 것에 있다.
해결하고자 하는 과제는 페로브스카이트 결정 구조를 안정적으로 유지하는 유전체층을 제공하는 것에 있다.
해결하고자 하는 과제는 높은 유전율을 갖는 유전체층 제공하는 것에 있다.
해결하고자 하는 과제는 향상된 커패시턴스 특성을 갖는 커패시터를 제공하는 것에 있다.
해결하고자 하는 과제는 향상된 커패시턴스 특성을 갖는 커패시터를 포함하는 반도체 장치를 제공하는 것에 있다.
다만, 해결하고자 하는 과제는 상기 개시에 한정되지 않는다.
일 실시예에 따른 커패시터는, 페로브스카이트 결정 구조를 갖는 유전체층; 및 상기 유전체층을 사이에 두고 이격 배치되는 제1 및 제2 전극;을 포함하고, 상기 제1 및 제2 전극 중 적어도 하나는, 페로브스카이트 결정 구조를 갖는 금속성층(metallic layer); 이온 특성을 갖는 제1 이온화층(first ionic layer); 및 반도체층;을 포함하고, 상기 유전체층으로부터 멀어지는 방향으로 상기 금속성층, 제1 이온화층 및 상기 반도체층이 순차적으로 배열된다.
그리고, 상기 금속성층은 A1B1O3(O: 산소) 조성을 가지며, B1이 금속일 수 있다.
또한, 상기 금속성층은, BaRuO3, BaMoO3, BaIrO3, BaVO3, SrRuO3, SrMoO3, SrIrO3, 및 SrVO3 중 적어도 하나를 포함할 수 있다.
그리고, 상기 금속성층의 두께는 50Å이하일 수 있다.
또한, 상기 반도체층은, 페로브스카이트 결정 구조를 갖는 유전성 물질에 금속 물질이 도핑될 수 있다.
그리고, 상기 유전성 물질은, 상기 유전체층에 포함된 물질과 동일할 수 있다.
또한, 상기 금속 물질은, La, Nb, Y, Fe, Cr, Ta, Co, Sc 중 적어도 하나를 포함할 수 있다.
그리고, 상기 반도체층의 두께는, 상기 금속성층의 두께보다 클 수 있다.
또한, 상기 반도체층의 두께는, 상기 금속성층의 두께의 5배 이상일 수 있다.
그리고, 상기 반도체층의 두께는, 100Å 내지 300Å일 수 있다.
또한, 상기 제1 이온화층은, 양이온 특성을 가질 수 있다.
그리고, 상기 제1 이온화층은, 페로브스카이트 결정 구조를 가질 수 있다.
또한, 상기 제1 이온화층은, 양이온 특성을 갖는 양이온화층과 중성 특성을 갖는 제1 중성층을 포함할 수 있다.
그리고, 상기 제1 이온화층은, A3B3O3(O: 산소) 조성을 포함하며, A3는 3가 이상의 양이온, B3는 4가 양이온일 수 있다.
또한, 상기 제1 이온화층에 포함된 양이온 중 하나는 B3는 상기 반도체층 및 상기 금속성층 중 적어도 하나에 포함된 양이온과 동일할 수 있다.
그리고, 상기 제1 이온화층은, LaTiO3, SmTiO3, YTiO3, DyTiO3 및 SmTiO3 중 적어도 하나를 포함할 수 있다.
또한, 상기 제1 전극과 상기 유전체층 사이, 상기 제2 전극과 상기 유전체층 사이 중 상기 제1 이온화층과 이온 특성이 다른 제2 이온화층;을 더 포함할 수 있다.
그리고, 상기 제2 이온화층은, 페로브스카이트 결정 구조를 가질 수 있다.
또한, 상기 제2 이온화층은, 음이온 특성을 갖는 음이온화층과 중성 특성을 갖는 제2 중성층을 포함할 수 있다.
그리고, 상기 제2 이온화층은, A4B4O3(O: 산소) 조성을 포함하며, A4는 1가 이상의 양이온, B3는 4가 양이온일 수 있다.
또한, 상기 제2 이온화층은, LiTiO3, NaTiO3, KTiO3, RbTiO3, LiZrO3, NaZrO3, KZrO3, RbZrO3, LiHfO3, NaHfO3, KHfO3, 및 RbHfO3 중 적어도 하나를 포함할 수 있다.
그리고, 상기 유전체층은, BaTiO3, KNbO3, KTaO3, PbTiO3, PbZrO3, SrTiO3, CaTiO3, SrHfO3, 및 SrZrO3 중 적어도 하나를 포함할 수 있다.
또한, 상기 유전체층은, 서로 다른 유전 특성을 갖는 2이상의 유전성 물질이 원자 단위로 반복 적층된 초격자 구조를 가질 수 있다.
한편, 일 실시예에 따른 반도체 장치는 앞서 기술한 커패시터를 포함한다.
그리고, 트랜지스터;를 더 포함하고, 상기 커패시터는 상기 트랜지스터와 전기적으로 연결될 수 있다.
본 개시는 페로브스카이트 결정 구조를 안정적으로 유지하는 전극을 제공할 수 있다.
본 개시는 페로브스카이트 결정 구조를 안정적으로 유지하는 유전체층을 제공할 수 있다.
본 개시는 높은 유전율을 갖는 유전체층을 제공할 수 있다.
본 개시는 향상된 커패시턴스 특성을 갖는 커패시터를 제공할 수 있다.
본 개시는 향상된 커패시턴스 특성을 갖는 커패시터를 포함하는 반도체 장치를 제공할 수 있다.
다만, 발명의 효과는 상기 개시에 한정되지 않는다.
도 1은 일 실시예에 따른 페로브스카이트 결정 구조를 커패시터를 도시한 도면이다.
도 2는 일 실시예에 따른 반도체층의 모재과 금속성층간의 정전위(electrostatic potential)을 나타내는 그래프이다.
도 3는 일 실시예에 따른 반도체층/제1 이온화층/금속성층의 구조체에 대한 IV 특성을 나타낸 그래프이이다.
도 4는 일 실시예에 따른 커패시터의 유전 상수를 측정한 결과이다.
도 5는 일 실시예에 따른 커패시터의 IV 특성을 측정한 결과이다.
도 6은 다른 실시예에 따른 제2 이온화층을 포함하는 커패시터를 도시한 도면이다.
도 7은 다른 실시예에 따른 커패시터를 도시한 도면이다.
도 8은 예시적인 실시예에 따른 커패시터를 도시한 도면이다.
도 9는 예시적인 실시예에 따른 반도체 장치의 단면도이다.
도 10는 예시적인 실시예에 따른 메모리 요소의 단면도이다.
이하, 첨부된 도면을 참조하여 예시적인 실시예들에 대해 상세히 설명하기로 한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 이하에서 설명되는 실시예들은 단지 예시적인 것으로, 이러한 실시예들로부터 다양한 변형이 가능하다.
한편, 이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. “상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다.
“상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다.
도 1은 일 실시예에 따른 페로브스카이트 결정 구조를 커패시터(100)를 도시한 도면이다. 도 1를 참조하면, 일 실시예에 따른 커패시터(100)는 페로브스카이트 결정 구조를 갖는 유전체층(110)과 유전체층(110)을 사이에 두고 이격 배치되는 제1 및 제2 전극(130, 150)을 포함할 수 있다.
유전체층(110)의 두께는 예를 들어 5 nm 내지 100 nm, 또는 10 nm 내지 100nm 일 수 있다. 유전체층(110)의 두께가 지나치게 증가하면 커패시터(100)의 단위 부피당 용량이 저하될 수 있다. 또한, 유전체층(110)의 두께가 지나치게 얇으면 계면의 유전율 저하 영역의 비율이 높아지므로 커패시터(100)의 단위 부피당 용량이 저하 될 수 있다.
유전체층(110)은 페로브스카이트 결정 구조(perovskite crystal structure)를 유전성 물질을 포함할 수 있다. 페로브스카이트 결정 구조는 A1B1O3 조성을 가질 수 있다. 페로브스카이트 구조를 가지는 상기 조성에서 A1는 12개의 산소 원자에 배위되는 큐보옥타헤드랄 사이트(cuboctahedral site)에 배치되며, B1는 6개의 산소 원자에 배위되는 옥타헤드랄 사이트(octahedral site)에 배치될 수 있다. 유전체층(110)은 2가 양이온인 A1와 4가 양이온인 B1로 구성된 페로브스카이트 결정 구조의 3원계 산화물(ABO3)을 포함할 수 있다.
유전체층(110)은 강유전 특성 또는 상유전 특성을 가질 수 있다. 유전체층(110)이 강유전 특성을 가지는 경우, 예를 들어, 유전체층(110)은 BaTiO3, KNbO3, KTaO3, PbTiO3, 또는 PbZrO3를 포함할 수 있다. 유전체층(110)이 상유전 특성을 가지는 경우, 예를 들어, 유전체층(110)은 SrTiO3, CaTiO3, SrHfO3, 또는 SrZrO3을 포함할 수 있다. 유전체층(110)에 포함되는 산화물은 이들로 한정되지 않으며, 다른 양이온들을 포함한 페로브스카이트 3원계 산화물도 가능하다.
A1B1O3 (O: 산소) 조성의 페로브스카이트 결정 구조를 갖는 물질은 A1와 B1 물질 간 조성비, A1-O, O-B1-O 결합 상태(bonding state) 등 결정성 상태에 따라 유전 특성이 크게 좌우될 수 있다. 예를 들어, 유전체층(110)의 결정성이 낮으면 유전 특성이 열화될 수 있다.
유전체층(110)의 결정성은 유전체층(110)에 인접하는 제1 및 제2 전극(130, 150)의 결정성으로부터 영향을 받을 수 있다. 예를 들어, 제1 및 제2 전극(130, 150)의 결정성이 낮으면 유전체층(110)의 결정성도 낮아지고, 제1 및 제2 전극(130, 150)의 결정성이 높으면 유전체층(110)의 결정성도 높아질 수 있다. 따라서, 유전체층(110)의 높은 유전율이 안정적으로 유지되기 위해, 제1 및 제2 전극(130, 150)의 결정성이 높은 것이 바람직하다.
한편, 전극으로 Ru, Ir, Pt, Au 등 귀금속(noble metal)이 사용되는 경우, 상기한 귀금속은 페로브스카이트 결정 구조를 가지지 않기 때문에 유전체층(110)이 페로브스카이트 결정 구조를 유지할 수 없어 유전체층(110)의 유전 특성이 열화될 수 있다.
일 실시예에 따른 제1 전극(130)은 페로브스카이트 결정 구조를 갖는 금속성층(132)(metallic layer)을 포함할 수 있다. 금속성층(132)은 A2B2O3 조성을 가질 수 있다. A2B2O3 조성 중 B2-site 에 Ru, Mo, Ir, V 등 금속 물질을 포함할 수 있다. 예를 들어, 금속성층(132)은 BaRuO3, BaMoO3, BaIrO3, BaVO3, SrRuO3, SrMoO3, SrIrO3, 및 SrVO3 중 적어도 하나를 포함할 수 있다. 상기한 금속성층(132)은 비저항이 낮으면서 높은 전도성의 금속(metallic) 특성을 갖는 바 커패시터(100)의 전극 역할을 할 수 있다.
한편, 3원계의 금속성층(132)에 포함된 금속 물질들은 다양한 가수를 가질 수 있으며, 산화력이 약해 안정적인 페로브스카이트 결정 구조를 유지하기 어렵다. 예를 들어, Ru의 경우, 전기적 저항이 낮고 일함수(work-function)가 커서 커패시터(100)의 전극으로 적합할 수 있다. 그러나, Ru 물질 자체의 산화, 환원 반응성이 높아 페로브스카이트 결정 구조 이외의 다른 결정으로 쉽게 변형될 수 있다. 더욱이 Ru를 포함하는 금속성층(132)이 페로브스카이트 결정 구조를 형성한다 하더라도 진공, 고온, 산소 분압 등을 포함하는 공정 환경에 의해 페로브스카이트 결정 구조가 쉽게 붕괴될 수 있다. 이로 인해 유전체층(110)과 금속성층(132)간의 계면 및 유전체층(110)의 결정성을 열화시킬 수 있다.
금속성층(132)의 불안정성 때문에 금속성층(132)의 두께는 얇은 것이 바람직하다. 금속성층(132)은 단일층일 수 있다. 그러나, 이에 한정되지 않는다. 금속성층(132)은 복수의 층으로 형성될 수 있다. 금속성층(132)의 복수층이라 할지라도 금속성층(132)의 두께는 약 50Å이하일 수 있다. 한편, 금속성층(132)의 두께가 얇아지면 금속성층(132)의 비저항이 커질 수도 있다.
일 실시예에 따른 제1 전극(130)은 반도체층(134)을 더 포함할 수 있다. 반도체층(134)은 유전성 물질의 모재에 금속 물질이 도핑된 형태일 수 있다. 반도체층(134)의 모재는 금속성층(132)과 동일한 결정 구조를 갖는 유전성 물질일 수 있다. 반도체층(134)의 모재는 금속성층(132)의 결정 구조와 동일한 페로브스카이트 결정 구조를 가짐으로써, 금속성층(132)의 결정성을 안정화시킬 수 있다. 반도체층(134)의 모재는 유전체층(110)에 포함된 유전성 물질과 동일할 수 있다. 예를 들어, 반도체층(134)은, BaTiO3, KNbO3, KTaO3, PbTiO3, PbZrO3, SrTiO3, CaTiO3, SrHfO3, 또는 SrZrO3 중 적어도 하나를 포함할 수 있다.
반도체층(134)에 도핑된 도펀트는 금속 물질일 수 있다. 예를 들어, 도펀트는 La, Nb, Y, Fe, Cr, Ta, Co, Sc 중 적어도 하나를 포함할 수 있다. 반도체층(134)은 두께가 얇은 금속성층(132)에 의해 제1 전극(130)의 비저항이 커지는 것을 방지할 수 있다. 또한, 반도체층(134)에 의해 제1 전극(130)의 일함수도 커질 수 있다.
반도체층(134)은 얇은 금속성층(132)의 비저항이 커지는 것을 방지하는 바, 반도체층(134)의 두께는 금속성층(132)의 두께보다 클 수 있다. 반도체층(134)의 두께는 금속성층(132)의 두께의 5배이상일 수 있다. 예를 들어, 반도체층(134)의 두께는 100Å 내지 300 Å 일 수 있다.
반도체층(134)은 금속성층(132)에 비해 보충적인 전극 역할을 수행하는 바, 반도체층(134)은 금속성층(132)에 비해 유전체층(110)으로부터 멀리 배치될 수 있다. 예를 들어, 반도체층(134)과 유전체층(110) 사이에 금속성층(132)이 배치될 수 있다.
한편, 반도체층(134)과 금속성층(132)이 직접 접합하게 되면 반도체층(134)과 금속성층(132) 사이에 공핍층이 형성될 수 있다. 상기한 공핍층은 기생 커패시턴스를 형성하여 커패시터(100)의 전체 커패시턴스를 저하시킬 수 있다.
일 실시예에 따른 제1 전극(130)은 반도체층(134)과 금속성층(132) 간의 오믹 컨택(ohmic contact)을 형성하는 제1 이온화층(136)(first ionic layer)을 더 포함할 수 있다.
제1 이온화층도 유전체층(110) 및 제1 전극(130)의 결정성을 안정화시키기 위해 페로브스카이트 결정 구조를 가질 수 있다. 페로브스카이트 결정 구조는 A3B3O3 (O: 산소)조성을 가질 수 있다. 페로브스카이트 구조를 가지는 상기 조성에서 A3는 12개의 산소 원자에 배위되는 큐보옥타헤드랄 사이트(cuboctahedral site)에 배치되며, B3는 6개의 산소 원자에 배위되는 옥타헤드랄 사이트(octahedral site)에 배치될 수 있다.
제1 이온화층(136)은 전체적으로 양이온 특성을 가질 수 있다. 예를 들어, 제1 이온화층(136)은 [A3O]n+로 표시되는 양이온화층(positive ionic layer)과 [B3O2] 로 표시되는 중성층을 포함할 수 있다. A3는 3가 이상의 양이온이며, B3는 4가 양이온일 수 있다. 또는 제1 이온화층(136)은 [A3O] 로 표시되는 중성층과 과 [B3O2]n+ 로 표시되는 양이온화층을 포함할 수 있다. A3는 2가 양이온이며, B3는 5가 양이온일 수 있다.
제1 이온화층(136)에 포함된 양이온 중 적어도 하나는 인접한 반도체층(134) 또는 금속성층(132)에 포함된 양이온과 동일할 수 있다. 제1 이온화층(136)의 격자 크기는 반도체층(134) 또는 금속성층(132)의 격자 크기와 유사함으로써 제1 전극(130)이 결정성을 높일 수 있다. 예를 들어, 제1 이온화층(136)은 LaTiO3, SmTiO3, YTiO3, DyTiO3 및 SmTiO3 중 적어도 하나를 포함할 수 있으나, 이에 한정되지 않는다. 이온화층은 전체적으로 양이온 특성을 가지면서 페로브스카이트 구조를 갖는 물질이면 충분하다.
금속성층(132)과 반도체층(134) 사이에 제1 이온화층(136)이 삽입됨으로서 금속성층(132)과 반도체층(134) 사이에 인터페이스 다이폴(interface dipole)이 생성되어 스크리닝 전하(screening charge)가 유도될 수 있다. 특히, 제1 이온화층(136)은 양이온 특성을 갖는 바, 음의 스크리닝 전하가 유도되어 반도체층(134)과 금속성층(132)간의 쇼트키 배리어가 감소될 수 있다.
반도체층(134)과 금속성층(132) 사이의 접합에 의한 쇼트키 배리어(schottky barrier)는 제1 이온화층(136)에 의해 줄어드는 바, 반도체층(134)과 금속성층(132) 간의 오믹 컨택(ohmic contact)을 형성할 수 있다. 상기한 오믹 컨택에 의해 금속성층(132)의 두께 감소에 따른 금속성층(132)의 전도성 저하를 방지할 수 있다. 또한, 반도체층(134)은 금속성층(132)에 포함된 금속 물질이 유전체층(110)으로 확산되는 것을 줄일 수 있어, 유전체층(110)의 결정 저하를 방지할 수 있다. 그리하여, 유전체층(110)의 유전 특성을 향상시킬 수 있다.
제1 이온화층(136)은 반도체층(134)과 금속성층(132) 간의 오믹 컨택(ohmic contact)을 형성하기 위함인 바, 제1 이온화층(136)의 두께는 얇은 것이 바람직하다. 제1 이온화층(136)은 단일층일 수 있다. 예를 들어, 제1 이온화층(136)은 하나의 양이온화층과 하나의 중성층이 입체적으로 결합된 단일층일 수 있다. 그러나, 이에 한정되지 않는다. 제1 이온화층(136)은 복수의 층으로 형성될 수 있다. 제1 이온화층(136)이 복수층이라 할지라도 제1 이온화층(136)의 두께는 금속성층(132) 및 반도체층(134)보다 작을 수 있다. 예를 들어, 제1 이온화층(136)의 두께는 약 10Å이하일 수 있다.
일 실시예에 따른 제2 전극(150)도 제1 전극(130)과 마찬가지로, 페로브스카이트 결정 구조를 갖는 금속성층(152), 반도체층(154) 및 이온 특성을 갖는 제1 이온화층(156)을 포함할 수 있다. 금속성층(152), 제1 이온화층(156) 및 반도체층(154)은 유전체층(110)에서 멀어지는 방향으로 순차적으로 배치될 수 있다. 제2 전극(150)에 포함된 금속성층(152), 제1 이온화층(156) 및 반도체층(154)은 제1 전극(130)에 포함된 금속성층(132), 제1 이온화층(136) 및 반도체층(134)과 동일할 수 있다.
구체적으로, 금속성층(152)은 A2B2O3 조성을 가질 수 있다. A2B2O3 조성 중 B2-site 에 Ru, Mo, Ir, V 등 금속 물질을 포함할 수 있다. 예를 들어, 금속성층(152)은 BaRuO3, BaMoO3, BaIrO3, BaVO3, SrRuO3, SrMoO3, SrIrO3, 및 SrVO3 중 적어도 하나를 포함할 수 있다. 상기한 금속성층(152)은 비저항이 낮으면서 높은 전도성의 금속(metallic) 특성을 갖는 바 커패시터(100)의 전극 역할을 할 수 있다.
반도체층(154)은 유전성 물질의 모재에 금속 물질이 도핑된 형태일 수 있다. 반도체층(154)의 모재는 금속성층(152)과 동일한 결정 구조를 갖는 유전성 물질일 수 있다. 반도체층(154)의 모재는 금속성층(152)의 결정 구조와 동일한 페로브스카이트 결정 구조를 가짐으로써, 금속성층(152)의 결정성을 안정화시킬 수 있다. 반도체층(154)의 모재는 유전체층(110)에 포함된 유전성 물질과 동일할 수 있다. 예를 들어, 반도체층(154)은, BaTiO3, KNbO3, KTaO3, PbTiO3, PbZrO3, SrTiO3, CaTiO3, SrHfO3, 또는 SrZrO3 중 적어도 하나를 포함할 수 있다.
반도체층(154)에 도핑된 도펀트는 금속 물질일 수 있다. 예를 들어, 도펀트는 La, Nb, Y, Fe, Cr, Ta, Co, Sc 중 적어도 하나를 포함할 수 있다. 반도체층(154)의 두께는 금속성층(152)의 두께보다 클 수 있다. 반도체층(154)의 두께는 금속성층(152)의 두께의 5배이상일 수 있다. 예를 들어, 반도체층(154)의 두께는 100 Å 내지 300 Å 일 수 있다.
제1 이온화층(156)도 유전체층(110) 및 제2 전극(150)의 결정성을 안정화시키기 위해 페로브스카이트 결정 구조를 가질 수 있다. 페로브스카이트 결정 구조는 A3B3O3 (O: 산소)조성을 가질 수 있다.
제1 이온화층(156)은 전체적으로 양이온 특성을 가질 수 있다. 예를 들어, 제1 이온화층(156)은 [A3O]n+로 표시되는 양이온화층(positive ionic layer)과 [B3O2] 로 표시되는 중성층을 포함할 수 있다. A3는 3가 이상의 양이온이며, B3는 4가 양이온일 수 있다. 또는 제1 이온화층(156)은 [A3O] 로 표시되는 중성층과 과 [B3O2]n+ 로 표시되는 양이온화층을 포함할 수 있다. A3는 2가 양이온이며, B3는 5가 양이온일 수 있다.
제1 이온화층(156)에 포함된 양이온 중 적어도 하나는 인접한 반도체층(154) 또는 금속성층(152)에 포함된 양이온과 동일할 수 있다. 제1 이온화층(156)의 격자 크기는 반도체층(154) 또는 금속성층(152)의 격자 크기와 유사함으로써 제2 전극(150)이 결정성을 높일 수 있다. 예를 들어, 이온화층은 LaTiO3, SmTiO3, YTiO3, DyTiO3 및 SmTiO3 중 적어도 하나를 포함할 수 있으나, 이에 한정되지 않는다. 이온화층은 전체적으로 양이온 특성을 가지면서 페로브스카이트 구조를 갖는 물질이면 충분하다.
제1 이온화층(156)은 단일층일 수 있다. 예를 들어, 제1 이온화층(156)은 하나의 양이온화층과 하나의 중성층이 입체적으로 결합된 단일층일 수 있다. 그러나, 이에 한정되지 않는다. 제1 이온화층(156)은 복수의 층으로 형성될 수 있다. 제1 이온화층(156)이 복수층이라 할지라도 제1 이온화층(156)의 두께는 금속성층(152) 및 반도체층(134)보다 작을 수 있다. 예를 들어, 제1 이온화층(156)의 두께는 약 10Å이하일 수 있다.
도 2는 일 실시예에 따른 반도체층의 모재과 금속성층간의 정전위(electrostatic potential)을 나타내는 그래프이다. SrTiO3을 반도체층의 모재로, SrTiO3을 금속성층으로 형성하였다. 반도체층의 모재와 금속성층 사이에 [LaO]+을 포함하는 양이온화층을 배치시킨 실시예, 반도체층의 모재와 금속성층 사이에 [AlO2]-을 포함한 음이온화층을 배치시킨 비교예 1, 반도체층의 모재와 금속성층 사이에 이온 특성이 없는 중성층을 배치시킨 비교예 2에 대한 정전위를 측정하였다.
그 결과, 도 2에 도시된 바와 같이, 반도체층의 모재와 금속성층간의 정전위 차는 반도체층의 모재와 금속성층 사이에 양이온 특성을 갖는 이온화층을 배치시킬 때 가장 작음을 확인하였다. 반도체층의 모재에 금속 물질이 도핑된 경우, 정전위 차는 더욱 줄어들 것으로 예상된다. 반도체층과 금속성층 사이에 양이온 특성을 갖는 이온화층이 배치됨으로써 반도체층과 금속성층간의 쇼트키 배리어(schottky barrier)를 줄일 수 있다.
도 3는 일 실시예에 따른 반도체층/제1 이온화층/금속성층의 구조체에 대한 IV 특성을 나타낸 그래프이이다. 기판상에 La가 도핑된 SrTiO3으로 반도체층, LaTiO3으로 제1 이온화층 및 BaRuO3으로 금속성층을 형성하고, IV특성을 측정하였다. 도 3에 도시된 바와 같이, 측정된 전류는 인가된 전압에 선형적으로 비례함을 확인할 수 있다. 이는 반도체층/제1 이온화층/금속성층의 구조체가 전극 특성을 가짐을 의미한다.
도 4는 일 실시예에 따른 커패시터의 유전 상수를 측정한 결과이다. La가 도핑된 SrTiO3으로 반도체층, LaTiO3으로 제1 이온화층 및 BaRuO3으로 금속성층이 형성된 제1 및 제2 전극, 제1 및 제2 전극 사이에 SrTiO3으로 유전체층을 형성하였다. 도 4를 참조하면, 커패시터의 유전 상수는 약 190까지 올라감을 확인할 수 있다. 이는 유전체층이 고유전 상수를 가질 수 있음을 예상할 수 있다.
도 5는 일 실시예에 따른 커패시터의 IV 특성을 측정한 결과이다. La가 도핑된 SrTiO3으로 반도체층, LaTiO3으로 제1 이온화층 및 BaRuO3으로 금속성층이 형성된 제1 및 제2 전극, 제1 및 제2 전극 사이에 SrTiO3으로 유전체층을 형성하였다. 도 5에 도시된 바와 같이, 일 실시예에 따른 커패시터의 IV특성은 전형적인 캐패시터 특성을 가짐을 확인할 수 있다. 그리고, 누설 전류가 거의 발생하지 않았음을 확인할 수 있다.
도 6은 다른 실시예에 따른 제2 이온화층(170)을 포함하는 커패시터(100a)를 도시한 도면이다. 도 1과 도 6을 참조하면, 도 6의 커패시터(100a)는 제1 전극(130)과 유전체층(110) 사이, 제2 전극(150)과 유전체층(110) 사이 중 적어도 하나에 제2 이온화층(170)이 더 배치될 수 있다. 도 6의 유전체층(110), 제1 및 제2 전극(130, 150)은 도 1을 참조하여 설명되는 유전체층(110), 제1 및 제2 전극(130, 150)과 실질적으로 동일할 수 있다.
제2 이온화층(170)은 유전체층(110)과 동일한 결정 구조를 가지며 음이온 특성을 가질 수 있다. 예를 들어, 제2 이온화층(170)은 페로브스카이트 결정 구조를 가질 수 있다. 페로브스카이트 결정 구조는 A4B4O3 조성을 가질 수 있다. 예를 들어, 제2 이온화층(170)은 [A4O]n-로 표시되는 음이온화층(negative ionice layer)과 [B4O2] 로 표시되는 중성층을 포함할 수 있다. A4는 1가 양이온이며, B4는 4가 양이온일 수 있다. 또는, 제2 이온화층(170)은 [A4O] 로 표시되는 중성층과 [B4O2]n- 로 표시되는 음이온화층을 포함할 수 있다. A4는 2가 양이온이며, B4는 1가 내지 3가 양이온일 수 있다.
제2 이온화층(170)은, 예를 들어, LiTiO3, NaTiO3, KTiO3, RbTiO3, LiZrO3, NaZrO3, KZrO3, RbZrO3, LiHfO3, NaHfO3, KHfO3, 및 RbHfO3 중 적어도 하나를 포함할 수 있으나, 이에 한정되지 않는다. 이온화층은 전체적으로 음이온 특성을 가지면서 페로브스카이트 구조를 갖는 물질이면 충분하다.
제2 이온화층(170)은 단일층일 수 있다. 즉, 하나의 음이온화층과 하나의 중성층이 입체적으로 결합된 단일층일 수 있다.
유전체층(110)과 금속성층(132) 사이에 제2 이온화층(170)이 삽입됨으로서 유전체층(110)과 금속성층(132) 사이에 인터페이스 다이폴(interface dipole)이 생성되어 스크리닝 전하(screening charge)가 유도될 수 있다. 특히, 제2 이온화층(170)은 음이온 특성을 갖는 바, 양의 스크리닝 전하가 유도되어 유전체층(110)과 금속성층(132)간의 쇼트키 배리어를 증가시킬 수 있다. 쇼트기 배리어의 증가로 금속성층(132)의 전하가 유전체층(110)으로 확산되는 것을 방지하여 전극들과 유전체층(110)간의 누설 전류를 억제할 수 있다.
도 7은 다른 실시예에 따른 커패시터(100b)를 도시한 도면이다. 도 1과 도 7를 참조하면, 도 7의 제2 전극(150a)은 페로브스카이트 결정 구조를 갖지 않을 수 있다. 도 7의 유전체층(110) 및 제1 전극(130)은 도 1을 참조하여 설명된 유전체층(110) 및 제1 전극(130)과 실질적으로 동일할 수 있다.
유전체층(110)은 하부 전극인 제1 전극(130)상에 형성될 수 있다. 그리하여, 유전체층(110)의 결정성은 하부 전극인 제1 전극(130)의 결정성에 영향을 많이 받는다. 제1 전극(130)은 유전체층(110)과 동일한 페로브스카이트 결정 구조로 형성하되, 유전체층(110)의 결정성에 상대적으로 영향을 더 미치는 상부 전극인 제2 전극(150a)은 페로브스카이트 결정 구조를 갖지 않아도 무방하다.
제2 전극(150a)은 페로브스카이트 결정 구조를 갖지 않는 하나 이상이 금속, 금속 산화물, 도핑된 금속 산화물, 금속 질화물, 및 금속 탄화물 중 적어도 하나를 포함할 수 있다.
제2 전극(150a)은 금속을 포함할 수 있다. 제2 전극(150a)은, 예를 들어, Ti, W, Ta, Co, Mo, Ni, V, Hf, Al, Cu, Pt, Pd, Ir, Au, 및 Ru 중 하나를 포함할 수 있다. 제2 전극(150a)에 포함된 금속은 이들로 한정되지 않으며, 당해 기술 분야에서 전극에 사용하는 금속이라면 모두 가능하다.
제2 전극(150a)은 금속 산화물을 포함할 수 있다. 예를 들어, 제2 전극(150a)은 RuO2, IrO2, PtO2, SnO2, MnO2, Sb2O3 및 In2O3 중 적어도 하나를 포함할 수 있다. 제2 전극(150a)에 포함된 금속 산화물은 이들로 한정되지 않으며, 당해 기술 분야에서 전극에 사용하는 금속의 산화물이라면 모두 가능하다.
제2 전극(150a)은 도핑된 금속산화물을 포함할 수 있다. 예를 들어, 제2 전극(150a) 예를 들어 Ta 도핑된 SnO2, Ti 도핑된 In2O3, Ni 도핑된 SnO2, Sb 도핑된 SnO2 및 Al 도핑된 ZnO 중 하나 이상을 포함할 수 있다. 제2 전극(150a)에 포함된 도핑된 금속 산화물은 이들로 한정되지 않으며, 당해 기술 분야에서 전극에 사용하는 도핑된 금속의 산화물이라면 모두 가능하다. 도핑되는 금속 즉 도펀트의 종류는 특별히 한정되지 않으며 금속 산화물의 전도도를 향상시키는 것이라면 모두 가능하다.
제2 전극(150a)은 금속 질화물을 포함할 수 있다. 예를 들어, 제2 전극(150a)은 TiN, WN, TaN, TiAlN, TaSiN, TiSiN, WSiN, TiAlN, TiCN, TiAlCN, RuCN 및 RuTiN 중 적어도 하나를 포함할 수 있다. 제2 전극(150a)에 포함된 금속 질화물은 이들로 한정되지 않으며, 당해 기술 분야에서 전극에 사용하는 금속 질화물이라면 모두 가능하다. 금속 질화물은 금속의 탄소 함유 질화물을 포함할 수 있다.
도 8은 예시적인 실시예에 따른 커패시터(100c)를 도시한 도면이다. 도 1과 도 8을 비교하면, 유전체층(110a)은 교대로 적층되는 제1 단위층들 및 제2 단위층들을 포함하는 초격자 구조를 가질 수 있다. 제1 단위층들 및 제2 단위층들은 서로 다른 유전 특성을 가지며 원자 단위의 두께를 가질 수 있다. 예를 들어, 제1 단위층들은 페로브스카이트 결정 구조를 갖는 강유전 물질을 포함할 수 있다. 예를 들어, 제2 단위층들은 페로브스카이트 결정 구조를 갖는 상유전 물질을 포함할 수 있다.
도 9는 예시적인 실시예에 따른 반도체 장치의 단면도이다. 설명의 간결함을 위해, 도 1, 도 6 내지 도 8을 참조하여 설명된 것들과 실질적으로 동일한 내용은 설명되지 않을 수 있다.
도 9을 참조하면, 기판(210), 게이트 전극(GE), 게이트 절연막(GI), 층간 절연막(220), 콘택(CT), 및 커패시터(CE)를 포함하는 반도체 장치(200)가 제공될 수 있다. 기판(210)은 반도체 기판을 포함할 수 있다. 예를 들어, 기판(210)은 실리콘 기판, 게르마늄 기판, 또는 실리콘-게르마늄 기판을 포함할 수 있다.
기판(210) 상부에 제1 소스/드레인 영역(SD1) 및 제2 소스/드레인 영역(SD2)이 제공될 수 있다. 제1 및 제2 소스/드레인 영역들(SD1, SD2)은 기판(210)의 상면에 평행한 방향을 따라 서로 이격될 수 있다. 제1 및 제2 소스/드레인 영역들(SD1, SD2)은 기판(210)에 불순물이 주입되어 형성될 수 있다.
게이트 전극(GE)은 기판(210) 상에 제공될 수 있다. 게이트 전극(GE)은 제1 및 제2 소스/드레인 영역들(SD1, SD2) 사이에 제공될 수 있다. 게이트 전극(GE)은 전도성 물질을 포함할 수 있다. 예를 들어, 게이트 전극(GE)은 금속 또는 폴리 실리콘을 포함할 수 있다.
게이트 절연막(GI)은 게이트 전극(GE)과 기판(210) 사이에 제공될 수 있다. 게이트 절연막(GI)은 게이트 전극(GE)과 기판(210) 사이에 배치될 수 있다. 게이트 절연막(GI)은 절연 물질을 포함할 수 있다. 예를 들어, 게이트 절연막(GI)은 Si 산화물(예를 들어, SiO2), Al 산화물(예를 들어, Al2O3), 또는 고유전 물질(예를 들어, HfO2)을 포함할 수 있다.
층간 절연막(220)은 기판(210) 상에 제공될 수 있다. 층간 절연막(220)은 게이트 전극(GE)과 게이트 절연막(GI)을 덮을 수 있다. 층간 절연막(220)은 절연 물질을 포함할 수 있다. 예를 들어, 층간 절연막(220)은 Si 산화물(예를 들어, SiO2), Al 산화물(예를 들어, Al2O3), 또는 고유전 물질(예를 들어, HfO2)을 포함할 수 있다.
층간 절연막(220) 상에 커패시터(CE)가 제공될 수 있다. 커패시터(CE)는 도 1, 도 6 내지 도 8을 참조하여 설명되는 커패시터(100)들(100, 100a, 100b, 100c) 중 어느 하나를 포함할 수 있다. 다만, 커패시터(CE)의 형상은 도 1, 도 6 내지 도 8에 도시된 것으로 한정되지 않는다. 커패시터(CE)의 형상은 도 1, 도 6 내지 도 8에 개시된 기술적 사상을 포함하는 범위에서 필요에 따라 선택될 수 있다.
본 개시의 커패시터(CE)는 페로브스카이트 결정 구조를 갖되 높은 결정성을 갖는 전극을 포함할 수 있다. 이에 따라, 커패시터(CE)의 유전막은 페로브스카이트 결정 구조를 갖되 높은 결정성 및 높은 유전율을 가질 수 있다. 커패시터(CE)는 향상된 커패시턴스 특성을 가질 수 있다. 결과적으로, 본 개시는 향상된 커패시턴스 특성을 갖는 커패시터(CE)를 포함하는 반도체 장치(200)를 제공할 수 있다.
도 10는 예시적인 실시예에 따른 메모리 요소의 단면도이다. 설명의 간결함을 위해, 도 1, 도 6 내지 도 8을 참조하여 설명된 것들과 실질적으로 동일한 내용은 설명되지 않을 수 있다.
도 10를 참조하면, 메모리 요소(200a)가 제공될 수 있다. 메모리 요소(200a)는 저항 변화 메모리(Resistive Random Access Memory, RRAM)에서 정보를 저장하는 요소일 수 있다. 메모리 요소(200a)는 기판(210), 하부 전극(LE), 저항 변화막(RC), 및 상부 전극(UE)을 포함할 수 있다. 하부 전극(LE), 저항 변화막(RC), 및 상부 전극(UE)은 정보를 저장하는 메모리 요소일 수 있다. 기판(210)은 도 8을 참조하여 설명된 기판(210)과 실질적으로 동일할 수 있다. 일 실시예에서, 기판(210)에 배선, 수동 소자, 및/또는 능동 소자가 제공될 수 있다. 하부 전극(LE)은 앞서 설명된 제1 전극(130)과 실질적으로 동일할 수 있다. 상부 전극(UE)은 앞서 설명된 제2 전극(150, 150a)와 동일할 수 있다. 또한, 하부 전극(LE)과 저항 변화막(RC)사이, 상부 전극(UE)과 저항 변화막(RC) 사이 중 적어도 하나에 제2 이온화층이 더 배치될 수도 있다.
저항 변화막(RC)은 하부 전극(LE) 상에 제공될 수 있다. 저항 변화막(RC)은 저항 변화 물질을 포함할 수 있다. 저항 변화 물질은 인가되는 전압에 따라 그 저항이 변하는 물질을 지칭할 수 있다. 예를 들어, 저항 변화막(RC)은 페로브스카이트 결정 구조를 갖는 절연막일 수 있다. 예를 들어, 저항 변화막(RC)은 PbZrTiO3, PrCaMnO3, 또는 칼슘이 도핑된 (Ba, Sr)TiO3을 포함할 수 있다.
페로브스카이트 결정 구조를 갖는 저항 변화막(RC)의 저항 변화 특성은 저항 변화막(RC)의 결정성에 따라 변할 수 있다. 예를 들어, 저항 변화막(RC)의 결정성이 낮으면 저항 변화 특성이 열화될 수 있고, 저항 변화막(RC)의 결정성이 높으면 저항 변화 특성이 유지될 수 있다. 저항 변화막(RC)의 결정성은 페로브스카이트 결정 구조를 갖는 하부 전극(LE)과 상부 전극(UE)의 결정성으로부터 영향을 받을 수 있다. 따라서, 저항 변화막(RC)의 저항 변화 특성이 안정적으로 유지되기 위해, 하부 전극(LE) 및 상부 전극(UE)의 결정성이 높을 것이 요구될 수 있다.
본 개시의 하부 전극(LE)는 제1 전극(130)과 동일한 구조를 가질 수 있다. 예를 들어, 하부 전극은 페로브스카이트 결정 구조를 갖는 금속성층(132), 금속성의 비저항을 증가를 제어하는 반도체층(134), 금속성층(132)과 반도체층(134)간의 오믹 컨택을 형성하는 제1 이온화층(136)을 포함할 수 있다.
금속성층(132)은 A2B2O3 조성을 가질 수 있다. A2B2O3 조성 중 B2-site 에 Ru, Mo, Ir, V 등 금속 물질을 포함할 수 있다. 예를 들어, 금속성층(132)은 BaRuO3, BaMoO3, BaIrO3, BaVO3, SrRuO3, SrMoO3, SrIrO3, 및 SrVO3 중 적어도 하나를 포함할 수 있다.
반도체층(134)은 유전성 물질의 모재에 금속 물질이 도핑된 형태일 수 있다. 반도체층(134)의 모재는 페로브스카이트 결정 구조를 가질 수 있다. 예를 들어, 반도체층(134)은, BaTiO3, KNbO3, KTaO3, PbTiO3, PbZrO3, SrTiO3, CaTiO3, SrHfO3, 또는 SrZrO3 중 적어도 하나를 포함할 수 있다. 반도체층(134)에 도핑된 도펀트는 금속 물질일 수 있다. 예를 들어, 도펀트는 La, Nb, Y, Fe, Cr, Ta, Co, Sc 중 적어도 하나를 포함할 수 있다.
제1 이온화층(136)은 전체적으로 양이온 특성을 가질 수 있다. 예를 들어, 제1 이온화층(136)은 [A3O]n+로 표시되는 양이온화층(positive ionic layer)과 [B3O2] 로 표시되는 중성층을 포함할 수 있다. A3는 3가 이상의 양이온이며, B3는 4가 양이온일 수 있다. 또는 제1 이온화층(136)은 [A3O] 로 표시되는 중성층과 과 [B3O2]n+ 로 표시되는 양이온화층을 포함할 수 있다. A3는 2가 양이온이며, B3는 5가 양이온일 수 있다. 예를 들어, 제1 이온화층(136)은 LaTiO3, SmTiO3, YTiO3, DyTiO3 및 SmTiO3 중 적어도 하나를 포함할 수 있으나, 이에 한정되지 않는다. 이온화층은 전체적으로 양이온 특성을 가지면서 페로브스카이트 구조를 갖는 물질이면 충분하다.
상부 전극(UE)는 제2 전극(150)과 실질적으로 동일할 수 있다. 예를 들어, 상부 전극(UE)은 페로브스카이트 결정 구조를 갖는 금속성층(132), 금속성의 비저항을 증가를 제어하는 반도체층(134), 금속성층(132)과 반도체층(134)간의 오믹 컨택을 형성하는 제1 이온화층(136)을 포함할 수 있다. 이에 한정되지 않는다. 상부 전극(UE)는 페로브스카이트 결정 구조를 갖지 않는 금속 또는 금속 합금으로 형성될 수도 있다.
본 개시는 높은 결정성을 갖는 저항 변화막(RC)을 포함하는 메모리 요소(200a)를 제공할 수 있다.
이상에서는 프로브스카이트 결정 구조를 커패시터(100) 및 이를 포함하는 반도체 장치에 대하여 도시하고 설명하였지만, 본 실시예는 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안될 것이다.
100, 100a, 100b, 100c: 커패시터
110: 유전체층
130: 제1 전극
132, 152:금속성층
134, 154: 반도체층
136, 156: 제1 이온화층
150: 제2 전극
170: 제2 이온화층

Claims (25)

  1. 페로브스카이트 결정 구조를 갖는 유전체층; 및
    상기 유전체층을 사이에 두고 이격 배치되는 제1 및 제2 전극;을 포함하고,
    상기 제1 및 제2 전극 중 적어도 하나는,
    페로브스카이트 결정 구조를 갖는 금속성층(metallic layer);
    이온 특성을 갖는 제1 이온화층(first ionic layer); 및
    반도체층;을 포함하고,
    상기 유전체층으로부터 멀어지는 방향으로 상기 금속성층, 제1 이온화층 및 상기 반도체층이 순차적으로 배열된 커패시터.
  2. 제 1항에 있어서,
    상기 금속성층은
    A1B1O3(O: 산소) 조성을 가지며, B1이 금속인 커패시터.
  3. 제 1항에 있어서,
    상기 금속성층은,
    BaRuO3, BaMoO3, BaIrO3, BaVO3, SrRuO3, SrMoO3, SrIrO3, 및 SrVO3 중 적어도 하나를 포함하는 커패시터.
  4. 제 1항에 있어서,
    상기 금속성층의 두께는
    50Å이하인 커패시터.
  5. 제 1항에 있어서,
    상기 반도체층은,
    페로브스카이트 결정 구조를 갖는 유전성 물질에 금속 물질이 도핑된 커패시터.
  6. 제 5항에 있어서,
    상기 유전성 물질은,
    상기 유전체층에 포함된 물질과 동일한 커패시터.
  7. 제 5항에 있어서,
    상기 금속 물질은,
    La, Nb, Y, Fe, Cr, Ta, Co, Sc 중 적어도 하나를 포함하는 커패시터.
  8. 제 1항에 있어서,
    상기 반도체층의 두께는,
    상기 금속성층의 두께보다 큰 커패시터.
  9. 제 1항에 있어서,
    상기 반도체층의 두께는,
    상기 금속성층의 두께의 5배 이상인 큰 커패시터.
  10. 제 1항에 있어서,
    상기 반도체층의 두께는,
    100Å 내지 300Å인 커패시터.
  11. 제 1항에 있어서,
    상기 제1 이온화층은,
    양이온 특성을 갖는 커패시터.
  12. 제 1항에 있어서,
    상기 제1 이온화층은,
    페로브스카이트 결정 구조를 갖는 커패시터.
  13. 제 1항에 있어서,
    상기 제1 이온화층은,
    양이온 특성을 갖는 양이온화층과 중성 특성을 갖는 제1 중성층을 포함하는 커패시터.
  14. 제 1항에 있어서,
    상기 제1 이온화층은,
    A3B3O3(O: 산소) 조성을 포함하며,
    A3는 3가 이상의 양이온, B3는 4가 양이온인 커패시터.
  15. 제 13항에 있어서,
    상기 제1 이온화층에 포함된 양이온 중 하나는
    B3는 상기 반도체층 및 상기 금속성층 중 적어도 하나에 포함된 양이온과 동일한 커패시터.
  16. 제 1항에 있어서,
    상기 제1 이온화층은,
    LaTiO3, SmTiO3, YTiO3, DyTiO3 및 SmTiO3 중 적어도 하나를 포함하는 커패시터.
  17. 제 1항에 있어서,
    상기 제1 전극과 상기 유전체층 사이, 상기 제2 전극과 상기 유전체층 사이 중 상기 제1 이온화층과 이온 특성이 다른 제2 이온화층;을 더 포함하는 커패시터.
  18. 제 17항에 있어서,
    상기 제2 이온화층은,
    페로브스카이트 결정 구조를 갖는 커패시터.
  19. 제 17항에 있어서,
    상기 제2 이온화층은,
    음이온 특성을 갖는 음이온화층과 중성 특성을 갖는 제2 중성층을 포함하는 커패시터.
  20. 제 17항에 있어서,
    상기 제2 이온화층은,
    A4B4O3(O: 산소) 조성을 포함하며,
    A4는 1가 이상의 양이온, B3는 4가 양이온인 커패시터.
  21. 제 17항에 있어서,
    상기 제2 이온화층은,
    LiTiO3, NaTiO3, KTiO3, RbTiO3, LiZrO3, NaZrO3, KZrO3, RbZrO3, LiHfO3, NaHfO3, KHfO3, 및 RbHfO3 중 적어도 하나를 포함하는 커패시터.
  22. 제 1항에 있어서,
    상기 유전체층은,
    BaTiO3, KNbO3, KTaO3, PbTiO3, PbZrO3, SrTiO3, CaTiO3, SrHfO3, 및 SrZrO3 중 적어도 하나를 포함하는 커패시터.
  23. 제 1항에 있어서,
    상기 유전체층은,
    서로 다른 유전 특성을 갖는 2이상의 유전성 물질이 원자 단위로 반복 적층된 초격자 구조를 갖는 커패시터.
  24. 제1 항 내지 제23 항 중 어느 한 항에 따른 커패시터를 포함하는 반도체 장치.
  25. 제 24항에 있어서,
    트랜지스터;를 더 포함하고,
    상기 커패시터는 상기 트랜지스터와 전기적으로 연결된 반도체 장치.
KR1020220008131A 2022-01-19 2022-01-19 커패시터 및 이를 포함하는 반도체 장치 KR20230112001A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020220008131A KR20230112001A (ko) 2022-01-19 2022-01-19 커패시터 및 이를 포함하는 반도체 장치
US17/882,788 US20230231004A1 (en) 2022-01-19 2022-08-08 Capacitor and semiconductor device including the capacitor
EP22193898.8A EP4216692A1 (en) 2022-01-19 2022-09-05 Capacitor and semiconductor device including the capacitor
CN202310079634.XA CN116471922A (zh) 2022-01-19 2023-01-17 电容器和包括该电容器的半导体器件
JP2023006068A JP2023105817A (ja) 2022-01-19 2023-01-18 キャパシタ及びそれを含む半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220008131A KR20230112001A (ko) 2022-01-19 2022-01-19 커패시터 및 이를 포함하는 반도체 장치

Publications (1)

Publication Number Publication Date
KR20230112001A true KR20230112001A (ko) 2023-07-26

Family

ID=83457181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220008131A KR20230112001A (ko) 2022-01-19 2022-01-19 커패시터 및 이를 포함하는 반도체 장치

Country Status (5)

Country Link
US (1) US20230231004A1 (ko)
EP (1) EP4216692A1 (ko)
JP (1) JP2023105817A (ko)
KR (1) KR20230112001A (ko)
CN (1) CN116471922A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204745A (ja) * 1998-01-08 1999-07-30 Taiyo Yuden Co Ltd 誘電体素子
US7095067B2 (en) * 2003-05-27 2006-08-22 Lucent Technologies Inc. Oxidation-resistant conducting perovskites
US20070029592A1 (en) * 2005-08-04 2007-02-08 Ramamoorthy Ramesh Oriented bismuth ferrite films grown on silicon and devices formed thereby
WO2019005143A1 (en) * 2017-06-30 2019-01-03 Intel Corporation SUPER-NETWORK CAPACITOR

Also Published As

Publication number Publication date
CN116471922A (zh) 2023-07-21
US20230231004A1 (en) 2023-07-20
JP2023105817A (ja) 2023-07-31
EP4216692A1 (en) 2023-07-26

Similar Documents

Publication Publication Date Title
TWI600057B (zh) 鐵電電容器、鐵電場效電晶體及使用在形成包含導電材料與鐵電材料之一電子組件之方法
US7573083B2 (en) Transistor type ferroelectric memory and method of manufacturing the same
US20180240804A1 (en) Ferroelectric memory device and method of manufacturing the same
CN110970404B (zh) 半导体器件以及用于制造其的方法
US11758737B2 (en) Ferroelectric memory device and method of forming the same
CN110277410A (zh) 铁电存储器件
US20140183696A1 (en) Methods to Improve Leakage for ZrO2 Based High K MIM Capacitor
CN111033738A (zh) 铁电电容器、铁电场效应晶体管以及用于形成包括导电材料和铁电材料的电子装置的方法
KR20220002577A (ko) 강유전체 메모리 소자 및 그 형성 방법
KR20210142356A (ko) 반도체 장치
EP4033504A1 (en) Capacitor and semiconductor device indcluding the same
KR20210138997A (ko) 커패시터, 커패시터 제어 방법, 및 이를 포함하는 트랜지스터
US11729992B2 (en) Nonvolatile memory device and cross point array device including the same
EP3836192A1 (en) Film structure including hafnium oxide, electronic device including the same, and method of manufacturing the same
KR20230112001A (ko) 커패시터 및 이를 포함하는 반도체 장치
KR20220006403A (ko) 페로브스카이트 물질을 포함하는 커패시터, 이를 포함하는 반도체 장치 및 커패시터 제조방법
US20220406884A1 (en) Thin film structure, capacitor including thin film structure, semiconductor device including thin film structure, and method of manufacturing thin film structure
US11903184B2 (en) Semiconductor memory devices and methods for fabricating the same
CN112542460B (zh) 具有减少的边缘缺陷的铁电存储器件及其制造方法
KR20220169882A (ko) 박막 구조체, 이를 포함하는 커패시터 및 반도체 소자, 및 이의 제조방법
US20240090200A1 (en) Integrated circuit device
US11908887B2 (en) Capacitor and semiconductor device including the same
US11839087B2 (en) Ferroelectric memory devices with reduced edge defects and methods for forming the same
KR20230045460A (ko) 커패시터, 커패시터를 포함하는 메모리 소자 및 커패시터 제조 방법
CN117794353A (zh) 电容器和包括该电容器的电子器件