CN116471922A - 电容器和包括该电容器的半导体器件 - Google Patents

电容器和包括该电容器的半导体器件 Download PDF

Info

Publication number
CN116471922A
CN116471922A CN202310079634.XA CN202310079634A CN116471922A CN 116471922 A CN116471922 A CN 116471922A CN 202310079634 A CN202310079634 A CN 202310079634A CN 116471922 A CN116471922 A CN 116471922A
Authority
CN
China
Prior art keywords
layer
capacitor
electrode
dielectric
ionic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310079634.XA
Other languages
English (en)
Inventor
罗炳勋
李周浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN116471922A publication Critical patent/CN116471922A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1254—Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

提供了电容器和包括该电容器的半导体器件。该电容器包括：具有钙钛矿晶体结构的电介质层；第一电极和第二电极，彼此间隔开且电介质层在它们之间。第一电极和第二电极中的至少一个包括具有钙钛矿晶体结构的金属性层、具有离子性质的第一离子层和半导体层。

Description

电容器和包括该电容器的半导体器件
技术领域
本公开涉及电容器和包括该电容器的半导体器件。
背景技术
诸如存储器和晶体管的半导体器件在各种家用设备和工业设备中使用。随着家用设备和工业设备的性能提高，半导体器件的集成度和小型化也在不断进步。
根据半导体器件的集成度和小型化，半导体器件的尺寸减小。例如，因为随着电容器的尺寸减小，电容器的电容减小并且泄漏电流增加，所以提出了各种方法来解决这个问题。
发明内容
提供稳定地保持钙钛矿晶体结构的电极。
提供稳定地保持钙钛矿晶体结构的电介质层。
提供了具有高介电常数的电介质层。
提供了具有改善的电容特性的电容器。
提供了包括具有改善的电容特性的电容器的半导体器件。
然而，要解决的问题不限于上述公开。
另外的方面将部分地在以下描述中阐述，并将部分地自该描述明显，或者可以通过实践本公开的所呈现的实施方式而获知。
根据实施方式的一方面，一种电容器包括包括：第一电极；第二电极，与第一电极间隔开；以及电介质层，在第一电极和第二电极之间具有钙钛矿晶体结构，其中第一电极和第二电极中的至少一个包括具有钙钛矿晶体结构的金属性层、具有离子性质的第一离子层、和半导体层，以及其中金属性层、第一离子层和半导体层在远离电介质层的方向上依次布置。
此外，金属性层可以具有A1B1O3(O：氧)组成，并且B1可以是金属。
此外，金属性层可以包括BaRuO3、BaMoO3、BaIrO3、BaVO3、SrRuO3、SrMoO3、SrIrO3和/或SrVO3中的至少一种。
此外，金属性层的厚度可以为或更小。
此外，半导体层可以包括作为基底材料的具有钙钛矿晶体结构的电介质材料和金属掺杂剂。
此外，电介质材料可以与电介质层的电介质材料相同。
此外，金属掺杂剂可以是La、Nb、Y、Fe、Cr、Ta、Co和/或Sc中的至少一种。
此外，半导体层的厚度可以大于金属性层的厚度。
此外，半导体层的厚度可以是金属性层的厚度的五倍或更多。
此外，半导体层的厚度可以在约至约/>的范围内。
此外，第一离子层可以具有阳离子性质。
此外，第一离子层可以具有钙钛矿晶体结构。
此外，第一离子层可以包括具有阳离子性质的正离子层和具有中性性质的第一中性层。
此外，第一离子层可以包括A3B3O3(O：氧)组成，A3可以是三价或更高价的阳离子，B3可以是四价阳离子。
此外，第一离子层的至少一个阳离子可以与半导体层和金属性层中的至少一个的阳离子相同。
此外，第一离子层可以包括LaTiO3、SmTiO3、YTiO3、DyTiO3和/或SmTiO3中的至少一种。
此外，电容器还可以包括在电介质层与第一电极和第二电极中的至少一个之间的至少一个第二离子层，第二离子层具有与第一离子层不同的离子性质。
此外，第二离子层可以具有钙钛矿晶体结构。
此外，第二离子层可以包括具有阴离子性质的阴离子层和具有中性性质的第二中性层。
此外，第二离子层可以包括A4B4O3(O：氧)组成，A4可以是一价或更高价的阳离子，B4可以是四价阳离子。
此外，第二离子层可以包括LiTiO3、NaTiO3、KTiO3、RbTiO3、LiZrO3、NaZrO3、KZrO3、RbZrO3、LiHfO3、NaHfO3、KHfO3和/或RbHfO3中的至少一种。
此外，电介质层可以包括BaTiO3、KNbO3、KTaO3、PbTiO3、PbZrO3、SrTiO3、CaTiO3、SrHfO3和/或SrZrO3中的至少一种。
此外，电介质层可以具有超晶格结构，其中具有彼此不同的介电特性的两种或更多种电介质材料重复地堆叠。
根据实施方式的另一方面，一种半导体器件包括上述电容器。
此外，半导体器件还可以包括晶体管，其中电容器可以电连接晶体管。
附图说明
本公开的某些实施方式的以上和其他方面、特征和优点将从以下结合附图的描述更加明显，附图中：
图1是根据至少一个示例实施方式的具有钙钛矿晶体结构的电容器的图；
图2是示出根据至少一个示例实施方式的半导体层的基底材料与金属性层之间的静电势的曲线图；
图3是示出根据至少一个示例实施方式的半导体层/第一离子层/金属性层的结构的IV特性的曲线图；
图4示出了通过测量根据至少一个示例实施方式的电容器的介电常数而获得的结果；
图5示出了通过测量根据至少一个示例实施方式的电容器的IV特性而获得的结果；
图6是根据至少一个示例实施方式的包括第二离子层的电容器的图；
图7是根据至少一个示例实施方式的电容器的图；
图8是根据至少一个示例实施方式的电容器的图；
图9是根据至少一个示例实施方式的半导体器件的截面图；
图10是根据至少一个示例实施方式的存储器元件的截面图；
图11是描述根据一些示例实施方式的采用电容器的电子器件的示意性电路配置和操作的电路图；
图12是示出根据一些示例实施方式的电子器件的平面图；
图13是电子器件的沿着图12的线A-A'截取的截面图；
图14是示出根据一些示例实施方式的电子器件的截面图；
图15和图16是示意性地示出适用于根据一些示例实施方式的设备的设备架构的概念图；以及
图17示意性地示出了钙钛矿材料的结构。
具体实施方式
现在将详细参照一些示例实施方式，其示例在附图中示出，其中相同的附图标记始终指代相同的元件，并且为了清楚和便于说明，附图中部件的尺寸可能被夸大。然而，本公开可以以许多不同的形式来体现，并且不应被解释为限于在此阐述的示例实施方式。就此而言，呈现的实施方式可以具有不同的形式并且不应被解释为限于在此阐述的描述。因此，下面通过参照附图仅描述示例实施方式以说明方面。如这里所使用的，术语“和/或”包括一个或更多个相关所列举的项目的任何和所有组合。诸如“中的至少一个”的表述当在元素列表之后时，修饰整个元素列表，而不修饰列表中的个别元素。
在两个项目之间的位置关系用术语“在～上”、“在～顶部”等来描述的情况下，这些项目可以直接或间接接触。以单数使用的表述涵盖复数表述，除非它在上下文中具有明显不同的含义。当一部分“包括”一元素时，可以进一步包括另一元素，而不是排除另一元素的存在，除非另有描述。术语“一”和“该”及类似指称的使用将被解释为涵盖单数和复数两者。
当在本说明书中结合数值使用术语“约”或“基本上”时，意图是相关数值包括围绕所陈述的数值的制造公差(例如，±10％)。此外，无论数值是否被修饰为“约”或“基本上”，将理解，这些值应被解释为包括围绕所陈述的数值的制造或操作公差(例如，±10％)。
图1是根据至少一个示例实施方式的具有钙钛矿晶体结构的电容器100的图。参照图1，电容器100可以包括具有钙钛矿晶体结构的电介质层110、以及彼此隔开且电介质层110在它们之间的第一电极130和第二电极150。例如，电介质层110可以使第一电极130和第二电极150彼此电绝缘。
电介质层110的厚度可以是例如约5nm至约100nm和/或约10nm至约100nm。当电介质层110的厚度过度增加时，电容器100的每单位体积的电容可以减小。此外，当电介质层110的厚度太薄时，电介质层110与第一电极130之间和/或电介质层110与第二电极150之间的界面的介电常数降低面积(dielectric constant lowering area)的比率增大，因此，电容器100的每单位体积的电容可以减小。
电介质层110可以包括具有钙钛矿晶体结构的电介质材料。钙钛矿晶体结构可以具有A1B1O3(O：氧)组成。在具有钙钛矿晶体结构的组成中，A1可以布置在与12个氧原子配位的立方八面体位置，B1可以布置在与6个氧原子配位的八面体位置。电介质层110可以包括具有钙钛矿晶体结构的三元氧化物(ABO3)，该钙钛矿晶体结构包括作为二价阳离子的A1和作为四价阳离子的B1。
电介质层110可以具有铁电特性或顺电特性。当电介质层110具有铁电特性时，电介质层110可以包括例如BaTiO3、KNbO3、KTaO3、PbTiO3和/或PbZrO3。当电介质层110具有顺电特性时，电介质层110可以包括例如SrTiO3、CaTiO3、SrHfO3和/或SrZrO3。然而，包括在电介质层110中的氧化物不限于此，包括其他阳离子的钙钛矿三元氧化物也是可能的。
图17示意性地示出了钙钛矿材料的结构。
参照图1和图17，具有ABO3(例如，A1B1O3)组成的钙钛矿晶体结构的材料可以具有受到A材料和B材料之间的组成比例以及诸如A-O、O-B-O键合状态的结晶状态极大影响的介电特性。例如，当电介质层110的结晶度低时，其介电特性可劣化。
电介质层110的结晶度可以受到与电介质层110相邻的第一电极130和第二电极150的结晶度影响。例如，当第一电极130和第二电极150的结晶度低和/或具有与电介质层110显著不同的类型时，电介质层110的结晶度也可以低，并且当第一电极130和第二电极150的结晶度高和/或是与电介质层相似的类型时，电介质层110的结晶度也可以高。因此，第一电极130和第二电极150优选地具有高结晶度以稳定地保持电介质层110的高介电常数。
例如，当使用诸如Ru、Ir、Pt、Au等的贵金属作为电极时，贵金属不具有钙钛矿晶体结构，因此，电介质层110可能无法保持钙钛矿晶体结构，并且电介质层110的介电特性可能劣化。
根据至少一个示例实施方式的第一电极130可以包括具有钙钛矿晶体结构的金属性层132。金属性层132可以具有金属性特性，诸如金属性电特性(例如，可以没有带隙和/或零带隙)，并且可以具有A2B2O3组成。诸如Ru、Mo、Ir、V等的金属元素可以被包括在A2B2O3组合的B2位置中。例如，金属性层132可以包括BaRuO3、BaMoO3、BaIrO3、BaVO3、SrRuO3、SrMoO3、SrIrO3、SrVO3等中的至少一种。由于金属性层132具有高导电性金属性特性同时具有低电阻率，因此金属性层132可以用作电容器100的电极。
另一方面，包括在三元的金属性层132中的金属材料可以具有各种化合价，并且可以由于其弱氧化能力而难以保持稳定的钙钛矿晶体结构。例如，Ru具有低电阻和高功函数，其可以适合作为电容器100的电极。然而，因为Ru材料的氧化和还原反应性高，所以Ru材料可以容易地转变为钙钛矿晶体结构以外的晶体。此外，即使当包括Ru的金属性层132形成钙钛矿晶体结构时，钙钛矿晶体结构也可以容易地因包括真空、高温、氧分压等的操作环境而坍塌。结果，电介质层110与金属性层132之间的界面以及电介质层110的结晶度可能劣化。
由于金属性层132的不稳定性，金属性层132的厚度优选地较薄。例如，金属性层132可以是单层(例如，包括钙钛矿晶体结构的晶胞厚度的层)。然而，本公开不限于此。金属性层132可以包括多个层。即使当金属性层132包括多个层时，金属性层132的厚度也可以为约或更小。当金属性层132的厚度减小时，金属性层132的电阻率可以增大。
根据至少一个示例实施方式的第一电极130还可以包括半导体层134。半导体层134可以具有电介质材料的基底材料掺有金属元素和/或材料的形式。半导体层134的基底材料可以具有与金属性层132的晶体结构相同的钙钛矿晶体结构，因此，可以稳定金属性层132的结晶度。根据至少一个示例实施方式，半导体层134的基底材料可以与包括在电介质层110中的电介质材料相同。例如，半导体层134可以包括BaTiO3、KNbO3、KTaO3、PbTiO3、PbZrO3、SrTiO3、CaTiO3、SrHfO3和/或SrZrO3中的至少一种。
掺杂在半导体层134中的掺杂剂可以是金属元素和/或材料。例如，掺杂剂可以包括La、Nb、Y、Fe、Cr、Ta、Co和/或Sc中的至少一种。半导体层134可以防止(或减轻)第一电极130的电阻率由于具有薄厚度的金属性层132而增大。此外，第一电极130的功函数可以通过半导体层134而增大。
由于半导体层134防止(或减轻)具有薄厚度的金属性层132的电阻率增大，因此半导体层134的厚度可以大于金属性层132的厚度。在至少一个示例实施方式中，半导体层134的厚度可以是金属性层132的厚度的五倍或更多。例如，半导体层134的厚度可以为约至约/>
由于与金属性层132相比，半导体层134用作补充电极，因此与金属性层132相比，半导体层134可以布置得离电介质层110更远。例如，金属性层132可以布置在半导体层134和电介质层110之间。
当半导体层134和金属性层132直接彼此接合时，可以在半导体层134和金属性层132之间形成耗尽层。耗尽层可以形成寄生电容，该寄生电容可以减小电容器100的总电容。
根据实施方式的第一电极130还可以包括在半导体层134和金属性层132之间形成欧姆接触的第一离子层136。
第一离子层136也可以具有钙钛矿晶体结构，其可以稳定电介质层110和第一电极130的结晶度。该钙钛矿晶体结构可以具有A3B3O3(O：氧)组成。在具有钙钛矿晶体结构的组成中，A3可以布置在与12个氧原子配位的立方八面体位置，B3可以布置在与6个氧原子配位的八面体位置。
第一离子层136整体上可以具有阳离子性质。例如，第一离子层136可以包括表示为[A3O]n+的正离子层和表示为[B3O2]的中性层；和/或A3可以是三价或更高价的阳离子，B3可以是四价阳离子。或者，第一离子层136可以包括表示为[A3O]的中性层和表示为[B3O2]n+的正离子层；和/或A3可以是二价阳离子，B3可以是五价阳离子。
包括在第一离子层136中的至少一个阳离子可以与包括在半导体层134和/或金属性层132中的阳离子相同。第一离子层136的晶格尺寸可以类似于半导体层134和/或金属性层132的晶格尺寸，因此，可以提高第一电极130的结晶度(和/或稳定性)。在至少一个示例实施方式中，第一离子层136可以包括LaTiO3、SmTiO3、YTiO3、DyTiO3和SmTiO3中的至少一种。然而，示例实施方式不限于此，只要离子层是具有钙钛矿结构同时整体上具有阳离子性质的材料就足够。
由于第一离子层136插入在金属性层132和半导体层134之间，因此可以在金属性层132和半导体层134之间产生界面偶极子以感应出屏蔽电荷。例如，由于第一离子层136具有阳离子性质，因此感应出负屏蔽电荷，从而可以降低半导体层134和金属性层132之间的肖特基势垒。
由于半导体层134和金属性层132之间的结导致的肖特基势垒可以通过第一离子层136而降低，因此，可以形成半导体层134和金属性层132之间的欧姆接触。由于欧姆接触，可以减少和/或防止由于金属性层132的厚度减小导致的金属性层132的导电性降低。此外，由于半导体层134可以提高金属性层132的结晶度和/或稳定性，因此半导体层134可以减少金属性层132的金属材料进入电介质层110中的扩散，从而防止电介质层110的晶体劣化。因此，可以改善电介质层110的介电特性。
由于第一离子层136被配置为在半导体层134和金属性层132之间形成欧姆接触，因此第一离子层136的厚度优选地较薄。第一离子层136可以是单层。例如，第一离子层136可以是单层，其中一个正离子层和一个中性层三维地结合。然而，本公开不限于此。第一离子层136可以包括多个层。即使当第一离子层136包括多个层时，第一离子层136的厚度也可以小于金属性层132的厚度和半导体层134的厚度。例如，第一离子层136的厚度可以为约或更小。
与第一电极130一样，根据至少一个示例实施方式的第二电极150也可以包括具有钙钛矿晶体结构的金属性层152、半导体层154和具有离子性质的第一离子层156。金属性层152、第一离子层156和半导体层154可以在远离电介质层110的方向上依次布置。第二电极150的金属性层152、第一离子层156和半导体层154的描述可以分别与第一电极130的金属性层132、第一离子层136和半导体层134的描述相同。
例如，金属性层152可以具有A2B2O3组成。诸如Ru、Mo、Ir、V等的金属元素可以被包括在A2B2O3组成的B2位置中。例如，金属性层152可以包括BaRuO3、BaMoO3、BaIrO3、BaVO3、SrRuO3、SrMoO3、SrIrO3和/或SrVO3中的至少一种。由于金属性层152具有高导电性金属性特性同时具有低电阻率，因此金属性层132可以用作电容器100的电极。
半导体层154可以具有电介质材料的基底材料掺有金属元素和/或材料的形式。半导体层154的基底材料可以具有与金属性层152的晶体结构相同的钙钛矿晶体结构，因此，可以稳定金属性层152的结晶度。根据至少一个示例实施方式，半导体层154的基底材料可以与包括在电介质层110中的电介质材料相同。例如，半导体层154可以包括BaTiO3、KNbO3、KTaO3、PbTiO3、PbZrO3、SrTiO3、CaTiO3、SrHfO3和/或SrZrO3中的至少一种。
掺杂在半导体层154中的掺杂剂可以是金属元素和/或材料。例如，掺杂剂可以包括La、Nb、Y、Fe、Cr、Ta、Co和/或Sc中的至少一种。半导体层154的厚度可以大于金属性层152的厚度。例如，半导体层154的厚度可以是金属性层152的厚度的五倍或更多。例如，半导体层154的厚度可以为约至约/>
第一离子层156也可以具有钙钛矿晶体结构以稳定电介质层110和第二电极150的结晶度。钙钛矿晶体结构可以具有A3B3O3(O：氧)组成。
第一离子层156整体上可以具有阳离子性质。例如，第一离子层156可以包括表示为[A3O]n+的正离子层和表示为[B3O2]的中性层；和/或A3可以是三价或更高价的阳离子，B3可以是四价阳离子。或者，第一离子层156可以包括表示为[A3O]的中性层和表示为[B3O2]n+的正离子层；和/或A3可以是二价阳离子，B3可以是五价阳离子。
包括在第一离子层156中的至少一个阳离子可以与包括在半导体层154和/或金属性层152中的阳离子相同。第一离子层156的晶格尺寸可以类似于半导体层154和/或金属性层152的晶格尺寸，因此，可以提高第二电极150的结晶度。在至少一个示例实施方式中，第一离子层156可以包括LaTiO3、SmTiO3、YTiO3、DyTiO3和SmTiO3中的至少一种。然而，示例实施方式不限于此，只要离子层是具有钙钛矿结构同时整体上具有阳离子性质的材料就足够。
第一离子层156可以是单层。例如，第一离子层156可以是单层，其中一个正离子层和一个中性层三维地结合。然而，本公开不限于此。第一离子层156可以包括多个层。即使当第一离子层156包括多个层时，第一离子层156的厚度也可以小于金属性层152的厚度和半导体层154的厚度。例如，第一离子层156的厚度层可以为约或更小。
图2是示出根据至少一个示例实施方式的半导体层的基底材料与金属性层之间的静电势的曲线图。SrTiO3形成为半导体层的基底材料，并且SrTiO3形成为金属性层。测量对于示例实施方式的静电势、对于比较例1的静电势、以及对于比较例2的静电势，在示例实施方式中包括[LaO]+的正离子层布置在半导体层的基底材料与金属性层之间，在比较例1中包括[A1O2]-的阴离子层布置在半导体层的基底材料与金属性层之间，在比较例2中没有离子性质的中性层布置在半导体层的基底材料与金属性层之间。
结果，如图2所示，确认了当具有阳离子性质的离子层布置在半导体层的基底材料与金属性层之间时，半导体层的基底材料与金属性层之间的电势差异最小。当半导体层的基底材料掺有金属元素和/或材料时，电势差异被预期进一步减小。由于具有阳离子性质的离子层布置在半导体层与金属性层之间，因此可以降低半导体层与金属性层之间的肖特基势垒。
图3是示出根据至少一个示例实施方式的半导体层/第一离子层/金属性层的结构的电流-电压(I-V)特性的曲线图。在基板上形成掺La的SrTiO3的半导体层、LaTiO3的第一离子层和BaRuO3的金属性层，并且测量IV特性。如图3所示，可以确认测得的电流与施加的电压成线性比例。这意味着半导体层/第一离子层/金属性层的结构具有金属性(和/或电极)特性。
图4示出了通过测量根据至少一个实施方式的电容器的介电常数而获得的结果。形成第一电极和第二电极以及在第一电极和第二电极之间的SrTiO3的电介质层，在第一电极和第二电极中形成掺La的SrTiO3的半导体层、LaTiO3的第一离子层和BaRuO3的金属性层。参照图4，可以确认电容器的介电常数上升至约190。这意味着可以预期电介质层具有高介电常数。
图5示出了通过测量根据至少一个示例实施方式的电容器的I-V特性而获得的结果。形成第一电极和第二电极以及在第一电极和第二电极之间的SrTiO3的电介质层，在第一电极和第二电极中形成掺La的SrTiO3的半导体层、LaTiO3的第一离子层和BaRuO3的金属性层。如图5所示，可以确认根据实施方式的电容器的I-V特性具有典型的电容器特性。此外，可以确认几乎没有出现泄漏电流。
图6是根据至少一个示例实施方式的包括第二离子层170的电容器100a的图。参照图1至图6，图6的电容器100a的配置可以类似于图1的电容器100的配置，除了包括第二离子层170。因此，将省略多余的描述。在图6的电容器100a中，第二离子层170可以进一步布置在以下中的至少一个上：在第一电极130和电介质层110之间、以及在第二电极150和电介质层110之间。
第二离子层170可以具有与电介质层110的晶体结构相同的晶体结构，并且可以具有阴离子性质。例如，第二离子层170可以具有钙钛矿晶体结构，并且该钙钛矿晶体结构可以具有A4B4O3组成。例如，第二离子层170可以包括表示为[A4O]n-的负离子层和表示为[B4O2]的中性层；和/或A4可以是一价阳离子，B4可以是四价阳离子。或者，第二离子层170可以包括表示为[A4O]的中性层和表示为[B4O2]n-的负离子层；和/或A4可以是二价阳离子，B4可以是一价至三价阳离子。
第二离子层170可以包括例如LiTiO3、NaTiO3、KTiO3、RbTiO3、LiZrO3、NaZrO3、KZrO3、RbZrO3、LiHfO3、NaHfO3、KHfO3和/或RbHfO3中的至少一种，但不限于此。例如，在一些示例实施方式中，只要离子层是具有钙钛矿结构同时整体上具有阴离子性质的材料就足够。
在至少一个示例实施方式中，第二离子层170可以是单层。例如，第二离子层170可以是单层，其中一个负离子层和一个中性层三维地组合。
由于第二离子层170插入在电介质层110和金属性层132之间，因此可以在电介质层110和金属性层132之间产生界面偶极子以感应出屏蔽电荷。例如，由于第二离子层170具有阴离子性质，因此感应出正屏蔽电荷，从而可以提高电介质层110和金属性层132之间的肖特基势垒。由于肖特基势垒的提高，可以防止金属性层132的电荷扩散到电介质层110中，以抑制电极和电介质层110之间的泄漏电流。
图7是根据至少一个示例实施方式的电容器100b的图。参照图1至图7，图7的电容器100b的配置可以类似于图1的电容器100的配置，除了用第二电极150a代替第二电极150。因此，将省略多余的描述。在电容器100b中，图7的电介质层110和第一电极130可以与参照图1描述的电介质层110和第一电极130基本相同，并且图7的第二电极150a可以不具有钙钛矿晶体结构。
电介质层110可以形成在第一电极130上，第一电极130可以被称为下电极。例如，在至少一个示例实施方式中，电介质层110可以外延生长在第一电极130上。因此，电介质层110的结晶度受到作为下电极的第一电极130的结晶度极大影响。第一电极130形成为与电介质层110的钙钛矿晶体结构相同的钙钛矿晶体结构，但是作为相对地影响电介质层110的结晶度的上电极的第二电极150a可以不具有钙钛矿晶体结构。
第二电极150a可以包括金属、导电的金属氧化物、掺杂的金属氧化物、导电的金属氮化物、金属碳化物等(其中至少一种不具有钙钛矿晶体结构)中的至少一种。
第二电极150a可以包括金属。第二电极150a可以包括例如Ti、W、Ta、Co、Mo、Ni、V、Hf、Al、Cu、Pt、Pd、Ir、Au和/或Ru中的至少一种。第二电极150a的金属不限于此，本领域中用于电极的任何金属可以用于第二电极150a。
第二电极150a可以包括导电的金属氧化物。例如，第二电极150a可以包括RuO2、IrO2、PtO2、SnO2、MnO2、Sb2O3和/或In2O3中的至少一种。第二电极150a的金属氧化物不限于此，本领域中用于电极的任何金属氧化物可以用于第二电极150a。
第二电极150a可以包括掺杂的金属氧化物。例如，第二电极150a可以包括例如掺Ta的SnO2、掺Ti的In2O3、掺Ni的SnO2、掺Sb的SnO2和/或掺Al的ZnO中的至少一种。第二电极150a的掺杂的金属氧化物不限于此，本领域中用于电极的任何掺杂的金属氧化物可以用于第二电极150a。掺杂剂的类型没有特别限制，提高金属氧化物的导电性的任何掺杂剂可以用于第二电极150a。
第二电极150a可以包括金属氮化物。例如，第二电极150a可以包括TiN、WN、TaN、TiAlN、TaSiN、TiSiN、WSiN、TiAlN、TiCN、TiAlCN、RuCN和RuTiN中的至少一种。第二电极150a的金属氮化物不限于此，可以使用本领域中用于电极的任何金属氮化物。金属氮化物可以包括金属的含碳氮化物。
图8是根据至少一个示例实施方式的电容器100c的图。参照图1至图8，图8的电容器100c的配置可以类似于图1的电容器100的配置，除了用电介质层110a代替电介质层110。因此，将省略多余的描述。在电容器100c中，电介质层110a可以具有包括交替堆叠的第一单元层和第二单元层的超晶格结构。第一单元层和第二单元层可以具有不同的介电特性，并且可以每个具有原子厚度。例如，第一单元层可以每个包括彼此结合的[A1O3]层和[B1O3]层，使得第一单元层包括第一性质，第二单元层可以每个包括第二类型的[A1O3]层和[B1O3]层，使得第二单元层包括不同于第一性质的第二性质。例如，第一单元层可以包括具有钙钛矿晶体结构的铁电材料和/或第二单元层可以包括具有钙钛矿晶体结构的顺电材料。
图9是根据至少一个示例实施方式的半导体器件的截面图。为了描述的简洁，可以省略与已经参照图1以及图6至图8给出的内容基本相同的内容。
参照图9，提供包括基板210、栅电极GE、栅极绝缘膜GI、层间绝缘膜220、接触CT和电容器CE的半导体器件200。基板210可以是(和/或包括)元素半导体和/或化合物半导体。例如，基板210可以是(和/或包括)硅基板、锗基板、硅-锗基板等。
第一源极/漏极区SD1和第二源极/漏极区SD2可以提供在基板210上。第一源极/漏极区SD1和第二源极/漏极区SD2可以在平行于基板210的上表面的方向上彼此间隔开。在至少一个示例实施方式中，第一源极/漏极区SD1和第二源极/漏极区SD2可以通过将杂质注入到基板210中而形成。
栅电极GE可以提供在基板210上。栅电极GE可以提供在第一源极/漏极区SD1和第二源极/漏极区SD2之间。基板210在栅电极GE下方并且在第一源极/漏极区SD1和第二源极/漏极区SD2之间的区域可以被称为沟道区。栅电极GE可以包括导电材料。例如，栅电极GE可以包括金属和/或多晶硅。
栅极绝缘膜GI可以提供在栅电极GE和基板210之间。栅极绝缘膜GI可以布置在栅电极GE和基板210之间。栅极绝缘膜GI可以包括绝缘材料。例如，栅极绝缘膜GI可以包括Si的氧化物(例如，SiO2)、Al的氧化物(例如，Al2O3)、高k材料(例如，HfO2)等。栅极绝缘膜GI和栅电极GE可以被称为栅极结构，沟道区、第一源极/漏极区SD1和第二源极/漏极区SD2以及栅极结构可以被称为晶体管。
层间绝缘膜220可以提供在基板210上。层间绝缘膜220可以覆盖栅电极GE和栅极绝缘膜GI。层间绝缘膜220可以包括绝缘材料。例如，层间绝缘膜220可以包括Si的氧化物(例如，SiO2)、Al的氧化物(例如，Al2O3)、高k材料(例如，HfO2)等。
电容器CE可以提供在层间绝缘膜220上。电容器CE可以包括分别参照图1和图6至图8描述的电容器100、100a、100b和/或100c之一。然而，电容器CE的形状不限于图1和图6至图8所示的形状。电容器CE的形状可以在包括图1和图6至图8中公开的技术思想的范围内根据需要进行选择。电容器CE可以通过接触CT连接到源极/漏极区之一(例如，第一源极/漏极区SD1或第二源极/漏极区SD2之一)。接触可以是和/或包括导电材料，并且可以穿透层间绝缘膜220。然而，示例实施方式不限于此，在一些示例实施方式中，电容器CE可以直接接触源极/漏极区。
电容器CE可以包括具有钙钛矿晶体结构和高结晶度的电极。因此，电容器CE的电介质层可以具有钙钛矿晶体结构但具有高结晶度和高介电常数。电容器CE可以具有改善的电容特性。结果，本公开可以提供包括具有改善的电容特性的电容器CE的半导体器件200。
图10是根据示例实施方式的存储器元件200a的截面图。为了描述的简洁，可以省略与已经参照图1和图6至图9给出的内容基本相同的内容。
参照图10，可以提供存储器元件200a。存储器元件200a可以是将信息存储在电阻式随机存取存储器(RRAM)中的元件。存储器元件200a可以包括基板210a、下电极LE、电阻变化层RC和上电极UE。下电极LE、电阻变化层RC和上电极UE可以是存储信息的存储器元件。基板210a可以与参照图9描述的基板210基本相同。在至少一个示例实施方式中，线、无源元件和/或有源元件可以提供在基板210a上和/或在基板210a中。下电极LE可以与上述第一电极130(和/或第二电极150和150a)基本上同。上电极UE可以与上述第二电极150和150a(和/或第一电极130)相同。此外，可以在下电极LE与电阻变化层RC之间以及在上电极UE与电阻变化层RC之间的至少一者上进一步布置第二离子层。
电阻变化层RC可以提供在下电极LE上。电阻变化层RC可以包括电阻变化材料。电阻变化材料可以指其电阻根据施加的电压而改变的材料。例如，电阻变化层RC可以是具有钙钛矿晶体结构的绝缘膜。例如，电阻变化层RC可以包括PbZrTiO3、PrCaMnO3、掺钙的(Ba,Sr)TiO3等。
具有钙钛矿晶体结构的电阻变化层RC的电阻变化特性可以根据电阻变化层RC的结晶度而变化。例如，当电阻变化层RC的结晶度低时，电阻变化特性可以劣化，而当电阻变化层RC的结晶度高时，可以保持电阻变化特性。电阻变化层RC的结晶度可以受每个具有钙钛矿晶体结构的下电极LE和上电极UE的结晶度影响。因此，为了稳定地保持电阻变化层RC的电阻变化特性，可以需要下电极LE和上电极UE具有高结晶度。
在一些示例实施方式中，本公开的下电极LE可以具有与第一电极130的结构相同的结构。例如，下电极LE可以包括具有钙钛矿晶体结构的金属性层132、控制金属性电阻率增加的半导体层134、以及在金属性层132和半导体层134之间形成欧姆接触的第一离子层136。
在一些示例实施方式中，上电极UE可以与第二电极150基本相同。例如，上电极UE可以包括具有钙钛矿晶体结构的金属性层132、控制金属性电阻率增加的半导体层134、以及在金属性层132和半导体层134之间形成欧姆接触的第一离子层136。然而，本公开不限于此。例如，上电极UE还可以包括不具有钙钛矿晶体结构的金属和/或金属合金。
图11是描述根据一些示例实施方式的采用电容器的电子器件1000的示意性电路配置和操作的电路图。
电子器件1000的电路图针对DRAM的一个单元，并且电子器件1000包括一个晶体管TR、一个电容器CA、字线WL和位线BL。电容器CA可以是如上所述的电容器100、100a、100b和/或100c中的至少一个。
将数据写入DRAM的方法如下。在用于使晶体管TR导通(“ON”状态)的栅极电压(高)通过字线WL施加到栅电极之后，作为将要输入的数据电压值的VDD(高)或0(低)施加到位线BL。当高电压施加到字线和位线时，电容器CA被充电(例如，数据“1”被写入)。当高电压施加到字线并且低电压施加到位线时，电容器CA被放电(例如，数据“0”被写入)。
从DRAM读取数据的方法如下。在高电压施加到字线WL以使DRAM的晶体管TR导通之后，VDD/2的电压施加到位线BL。当DRAM的数据是“1”时(例如，当电容器CA的电压是VDD时)，存储在电容器CA中的电荷缓慢移动到位线BL，并且位线BL的电压变得略高于VDD/2。相比之下，当电容器CA的数据是“0”时，位线BL的电荷移动到电容器CA，并且位线BL的电压变得略低于VDD/2。感测放大器(未示出)可以感测并放大位线的电势差异并确定数据是“0”还是“1”。
图12是示出根据一些示例实施方式的电子器件1001的平面图。
参照图12，电子器件1001可以包括其中重复地布置多个电容器和多个场效应晶体管的结构。电子器件1001可以包括场效应晶体管、接触结构20'和电容器CA3。场效应晶体管包括源极、漏极和沟道。场效应晶体管包括半导体基板11'和栅极堆叠12。接触结构20'布置在半导体基板11'上以不与栅极堆叠12重叠。电容器CA3布置在接触结构20'上。电子器件1001还可以包括将场效应晶体管彼此电连接的位线结构13。电容器CA3、栅极堆叠12和/或接触结构20'可以分别与如图9所示的电容器CE、栅极结构和/或接触CT基本相似。
尽管图12示出了接触结构20'和电容器CA3两者在X方向和Y方向上重复地排列，但本公开不限于此。例如，接触结构20'可以在X方向和Y方向上排列，电容器CA3可以排列成六边形形状，诸如蜂巢结构。
图13是电子器件1001的沿着图12的线A-A'截取的截面图。
参照图13，半导体基板11'可以具有包括器件隔离层14的浅沟槽隔离(STI)结构。器件隔离层14可以是包括一种类型的绝缘层的单层，或者是包括两种或更多种类型的绝缘层的组合的多层。器件隔离层14可以包括在半导体基板11'中的器件隔离沟槽14T，器件隔离沟槽14T可以填充有绝缘材料。绝缘材料可以包括氟化物硅酸盐玻璃(FSG)、无掺杂的硅酸盐玻璃(USG)、硼磷硅酸盐玻璃(BPSG)、磷硅酸盐玻璃(PSG)、可流动氧化物(FOX)、等离子增强原硅酸四乙酯(PE-TEOS)、东燃硅氮烷(TOSZ)等中的至少一种，但本公开不限于此。
半导体基板11'还可以包括由器件隔离层14限定的沟道区CH、以及平行于半导体基板11'的上表面并在X方向上延伸的栅极线沟槽12T。沟道区CH可以具有拥有短轴和长轴的相对长的岛形状。沟道区CH的长轴可以布置在与半导体基板11'的上表面平行的D3方向上，如图13所示。
栅极线沟槽12T可以布置为在距半导体基板11'的上表面一定深度处与沟道区CH交叉，或者可以布置在沟道区CH内部。栅极线沟槽12T也可以布置在器件隔离沟槽14T内部。器件隔离沟槽14T内部的栅极线沟槽12T可以具有比沟道区CH的栅极线沟槽12T的底表面低的底表面。第一源极/漏极11'ab和第二源极/漏极11”ab可以布置在位于栅极线沟槽12T两侧的沟道区CH的上部。
栅极堆叠12可以布置在栅极线沟槽12T内部。例如，栅极绝缘层12a、栅电极12b和栅极覆盖层12c可以依次布置在栅极线沟槽12T内部。栅极绝缘层12a和栅电极12b可以与上述相同，栅极覆盖层12c可以包括硅氧化物、硅氮氧化物和硅氮化物中的至少一种。栅极覆盖层12c可以布置在栅电极12b上以填充栅极线沟槽12T的剩余部分。
位线结构13可以布置在第一源极/漏极11'ab上。位线结构13可以平行于半导体基板11'的上表面布置并在Y方向上延伸。位线结构13可以电连接到第一源极/漏极11'ab，并且可以包括依次堆叠在基板上的位线接触13a、位线13b和位线覆盖层13c。例如，位线接触13a可以包括多晶硅，位线13b可以包括金属材料，和/或位线覆盖层13c可以包括诸如硅氮化物或硅氮氧化物的绝缘材料。
尽管图13示出了位线接触13a具有在与半导体基板11'的上表面相同水平处的底表面，但这仅是示例，本公开不限于此。例如，在另一实施方式中，还可以提供从半导体基板11'的上表面形成至一定深度的凹陷。位线接触13a可以延伸到凹陷的内部，使得位线接触13a的底表面低于半导体基板11'的上表面。
位线结构13还可以包括在位线接触13a和位线13b之间的位线中间层(未示出)。位线中间层可以包括诸如钨硅化物的金属硅化物或诸如钨氮化物的金属氮化物。此外，在位线结构13的侧壁上还可以形成位线间隔物(未示出)。位线间隔物可以具有单层结构或多层结构，并且可以包括诸如硅氧化物、硅氮氧化物或硅氮化物的绝缘材料。此外，位线间隔物还可以包括气隙(未示出)。
接触结构20'可以布置在第二源极/漏极11”ab上。接触结构20'和位线结构13可以在基板上布置在不同的源极/漏极上。接触结构20'可以具有下接触图案(未示出)、金属硅化物层(未示出)和上接触图案(未示出)依次堆叠在第二源极/漏极11”ab上的结构。接触结构20'还可以包括围绕上接触图案的侧表面和底表面的阻挡层(未示出)。例如，下接触图案可以包括多晶硅，上接触图案可以包括金属材料，阻挡层可以包括导电的金属氮化物。
电容器CA3可以布置在半导体基板11'上并电连接到接触结构20'。例如，电容器CA3可以包括电连接到接触结构20'的下电极130、与下电极130分开的上电极150、以及在下电极130和上电极150之间的电介质层110。下电极130可以具有圆柱形状或杯子形状，该杯子形状具有底部封闭的内部空间。上电极150可以具有梳子形状，该梳子形状具有延伸到由下电极130和相邻下电极130之间的区域形成的内部空间中的梳齿。电介质层110可以布置在下电极130和上电极150之间，以平行于下电极130和上电极150的表面。
因为构成电容器CA3的下电极130、电介质层110和上电极150的材料与如上所述的电容器100、100a、100b和/或100c的材料基本相同，所以省略其详细描述。
还可以在电容器CA3和半导体基板11'之间布置层间绝缘层15。层间绝缘层15可以与上述层间绝缘膜220基本相似，因此省略其详细描述。
此外，当布置多个电容器CA3时，多个下电极130的底表面可以通过蚀刻停止层16彼此分离。例如，蚀刻停止层16可以包括开口16T，并且电容器CA3的下电极130的底表面可以布置在开口16T中。如所示出的，下电极130可以具有杯子形状，该杯子形状具有底部封闭的内部空间。电容器CA3还可以包括防止下电极130倾斜或倒塌的支撑件(未示出)。支撑件可以布置在下电极130的侧壁上。
图14是示出根据另一示例实施方式的电子器件1002的截面图。
根据本示例实施方式的电子器件1002的截面图对应于沿着图12的线A-A'截取的截面图，并且图14的电子器件与图13的电子器件的不同之处仅在于电容器CA4的形状。电容器CA4布置在半导体基板11'上并电连接到接触结构20'。电容器CA4包括电连接到接触结构20'的下电极130、与下电极130间隔开的上电极150、以及在下电极130和上电极150之间的电介质层110。下电极130、电介质薄膜110和上电极150的材料与如上所述的电容器100、100a、100b和/或100c的那些基本相同，因此省略其详细描述。
下电极130可以具有在垂直方向(Z方向)上延伸的柱形状、方形柱和/或多边形柱。上电极150可以具有梳子形状，该梳子形状具有延伸到相邻下电极130之间的区域中的梳齿。电介质层110可以布置在下电极130和上电极150之间。
根据上述示例实施方式的电容器和电子器件可以应用于各种应用领域。例如，根据实施方式的电子器件可以应用为逻辑器件或存储器器件。根据实施方式的电子器件可以用于诸如移动设备、计算机、膝上型计算机、传感器、网络设备和神经形态设备的设备中的算术运算、程序执行、临时数据保留等。此外，根据实施方式的电子器件对于数据传输量大并且连续执行数据传输的设备可以是有用的。
图15和图16是示意性地示出适应于根据示例实施方式的设备的设备架构的概念图。
参照图15，电子设备架构1100可以包括存储器单元1010、算术逻辑单元(ALU)1020和控制单元1030。存储器单元1010、ALU 1020和控制单元1030可以彼此电连接。例如，电子设备架构1100可以实现为包括存储器单元1010、ALU 1020和控制单元1030的单个芯片。
存储器单元1010、ALU 1020和控制单元1030可以通过金属线以片上方式互连以执行直接通信。存储器单元1010、ALU 1020和控制单元1030可以整体集成在单个基板上以构成单个芯片。输入/输出设备2000可以连接到电子设备架构(芯片)1100。此外，存储器单元1010可以包括主存储器和高速缓冲存储器两者。电子设备架构(芯片)1100可以是片上存储器处理单元。存储器单元1010可以每个包括上面已描述的电容器和/或包括电容器的电子器件。ALU 1020或控制单元1030也可以包括上述电容器。
参照图16，高速缓冲存储器1510、ALU 1520和控制单元1530可以构成中央处理单元(CPU)1500，高速缓冲存储器1510可以包括静态随机存取存储器(SRAM)。除了CPU 1500，还可以提供主存储器1600和辅助存储1700。存储器单元1010和/或主存储器1600可以是DRAM，并且可以包括例如上面已描述的电容器和/或包括该电容器的电子器件。在一些情况下，可以以计算单元元件和存储器单元元件在单个芯片上彼此相邻而不区分子单元的形式来实现电子设备架构。
本公开可以提供包括具有高结晶度的电阻变化层RC的存储器元件200a。
本公开可以提供稳定地保持钙钛矿晶体结构的电极。
本公开可以提供稳定地保持钙钛矿晶体结构的电介质层。
本公开可以提供具有高介电常数的电介质层。
本公开可以提供具有改善的电容特性的电容器。
本公开可以提供包括具有改善的电容特性的电容器的半导体器件。
然而，本公开的效果不限于以上公开。
在上文中，已经示出和描述了具有钙钛矿晶体结构的电容器100、100a、100b和100c以及包括电容器100的器件200和200a，但呈现的实施方式不限于上述具体示例实施方式，本领域普通技术人员可以在不脱离如权利要求中所要求保护的本发明的主旨的情况下进行各种修改，并且这些修改不应脱离本公开的技术构思或观点来理解。
应理解，这里描述的示例实施方式应仅在描述性的意义上而不是出于限制的目的来考虑。每个实施方式内的特征或方面的描述通常应被认为可用于其他实施方式中的其他类似特征或方面。虽然已经参照附图描述了一个或更多个实施方式，但本领域普通技术人员将理解，在不脱离由所附权利要求限定的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。
本申请基于2022年1月19日在韩国知识产权局提交的第10-2022-0008131号韩国专利申请并要求其优先权，该韩国专利申请的公开内容通过引用整体合并于此。

Claims (26)

1.一种电容器，包括：
第一电极；
第二电极，与所述第一电极间隔开；以及
电介质层，在所述第一电极和所述第二电极之间具有钙钛矿晶体结构，
其中所述第一电极和所述第二电极中的至少一个包括
具有钙钛矿晶体结构的金属性层，
具有离子性质的第一离子层，和
半导体层，以及
其中所述金属性层、所述第一离子层和所述半导体层在远离所述电介质层的方向上依次布置。
2.根据权利要求1所述的电容器，其中所述金属性层具有A1B1O3(O：氧)组成，并且B1是金属。
3.根据权利要求1所述的电容器，其中所述金属性层包括BaRuO3、BaMoO3、BaIrO3、BaVO3、SrRuO3、SrMoO3、SrIrO3和SrVO3中的至少一种。
4.根据权利要求1所述的电容器，其中所述金属性层的厚度为或更小。
5.根据权利要求1所述的电容器，其中所述半导体层包括作为基底材料的具有钙钛矿晶体结构的电介质材料和金属掺杂剂。
6.根据权利要求5所述的电容器，其中所述电介质材料与所述电介质层的电介质材料相同。
7.根据权利要求5所述的电容器，其中所述金属掺杂剂包括La、Nb、Y、Fe、Cr、Ta、Co和Sc中的至少一种。
8.根据权利要求1所述的电容器，其中所述半导体层的厚度大于所述金属性层的厚度。
9.根据权利要求8所述的电容器，其中所述半导体层的厚度是所述金属性层的厚度的五倍或更多。
10.根据权利要求1所述的电容器，其中所述半导体层的厚度在至/>的范围内。
11.根据权利要求1所述的电容器，其中所述第一离子层具有阳离子性质。
12.根据权利要求11所述的电容器，其中所述第一离子层包括具有所述阳离子性质的阳离子层和具有中性性质的第一中性层。
13.根据权利要求12所述的电容器，其中所述第一离子层的至少一个阳离子与所述半导体层和所述金属性层中的至少一个的至少阳离子相同。
14.根据权利要求11所述的电容器，其中
所述第一离子层包括A3B3O3(O：氧)组成，
A3是三价或更高价的阳离子，以及
B3是四价阳离子。
15.根据权利要求1所述的电容器，其中所述第一离子层具有钙钛矿晶体结构。
16.根据权利要求1所述的电容器，其中所述第一离子层包括LaTiO3、SmTiO3、YTiO3、DyTiO3和SmTiO3中的至少一种。
17.根据权利要求1所述的电容器，还包括：
至少一个第二离子层，在所述电介质层与所述第一电极和第二电极中的至少一个之间，所述第二离子层具有与所述第一离子层不同的离子性质。
18.根据权利要求17所述的电容器，其中所述第二离子层具有钙钛矿晶体结构。
19.根据权利要求17所述的电容器，其中所述第二离子层包括具有阴离子性质的阴离子层和具有中性性质的第二中性层。
20.根据权利要求17所述的电容器，其中
所述第二离子层包括A4B4O3(O：氧)组成，
A4是一价或更高价的阳离子，以及
B4是四价阳离子。
21.根据权利要求17所述的电容器，其中所述第二离子层包括LiTiO3、NaTiO3、KTiO3、RbTiO3、LiZrO3、NaZrO3、KZrO3、RbZrO3、LiHfO3、NaHfO3、KHfO3和RbHfO3中的至少一种。
22.根据权利要求1所述的电容器，其中所述电介质层包括BaTiO3、KNbO3、KTaO3、PbTiO3、PbZrO3、SrTiO3、CaTiO3、SrHfO3和SrZrO3中的至少一种。
23.根据权利要求1所述的电容器，其中所述电介质层具有超晶格结构，在所述超晶格结构中具有彼此不同的介电特性的两种或更多种电介质材料重复地堆叠。
24.一种半导体器件，包括：
根据权利要求1所述的电容器。
25.根据权利要求24所述的半导体器件，还包括：
晶体管，电连接到所述电容器。
26.根据权利要求24所述的半导体器件，其中所述电介质层是电阻变化层。
CN202310079634.XA 2022-01-19 2023-01-17 电容器和包括该电容器的半导体器件 Pending CN116471922A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0008131 2022-01-19
KR1020220008131A KR20230112001A (ko) 2022-01-19 2022-01-19 커패시터 및 이를 포함하는 반도체 장치

Publications (1)

Publication Number Publication Date
CN116471922A true CN116471922A (zh) 2023-07-21

Family

ID=83457181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310079634.XA Pending CN116471922A (zh) 2022-01-19 2023-01-17 电容器和包括该电容器的半导体器件

Country Status (5)

Country Link
US (1) US20230231004A1 (zh)
EP (1) EP4216692A1 (zh)
JP (1) JP2023105817A (zh)
KR (1) KR20230112001A (zh)
CN (1) CN116471922A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204745A (ja) * 1998-01-08 1999-07-30 Taiyo Yuden Co Ltd 誘電体素子
US7095067B2 (en) * 2003-05-27 2006-08-22 Lucent Technologies Inc. Oxidation-resistant conducting perovskites
US20070029592A1 (en) * 2005-08-04 2007-02-08 Ramamoorthy Ramesh Oriented bismuth ferrite films grown on silicon and devices formed thereby
WO2019005143A1 (en) * 2017-06-30 2019-01-03 Intel Corporation SUPER-NETWORK CAPACITOR

Also Published As

Publication number Publication date
KR20230112001A (ko) 2023-07-26
US20230231004A1 (en) 2023-07-20
JP2023105817A (ja) 2023-07-31
EP4216692A1 (en) 2023-07-26

Similar Documents

Publication Publication Date Title
CN110970404B (zh) 半导体器件以及用于制造其的方法
US12087810B2 (en) Capacitor and electronic device including the same
KR20210142356A (ko) 반도체 장치
CN112542460B (zh) 具有减少的边缘缺陷的铁电存储器件及其制造方法
US11817475B2 (en) Semiconductor device and semiconductor apparatus including the same
US11751378B2 (en) Semiconductor memory device
US11257899B2 (en) Film structure including hafnium oxide, electronic device including the same, and method of manufacturing the same
KR20230112049A (ko) 커패시터, 이를 포함하는 반도체 장치. 및 커패시터 제조 방법
CN116615025A (zh) 半导体存储器件
US20230231004A1 (en) Capacitor and semiconductor device including the capacitor
US11903184B2 (en) Semiconductor memory devices and methods for fabricating the same
KR102703727B1 (ko) 커패시터 및 이를 포함하는 전자 장치
KR102698297B1 (ko) 커패시터 및 이를 포함하는 전자 장치
US20240090200A1 (en) Integrated circuit device
EP4216245A2 (en) Capacitor, semiconductor device comprising the capacitor, and method of fabricating the capacitor
US20230163188A1 (en) Layer structures including dielectric layer, methods of manufacturing dielectric layer, electronic device including dielectric layer, and electronic apparatus including electronic device
US20240213302A1 (en) Integrated circuit device
KR20240118582A (ko) 커패시터 및 이를 포함하는 디바이스
KR20240103841A (ko) 집적회로 소자
KR20230163233A (ko) 반도체 장치
KR20240104984A (ko) 전계 효과 트랜지스터 및 이를 포함하는 집적회로 소자
KR20240117864A (ko) 커패시터 및 이를 포함하는 전자 장치
KR20230045460A (ko) 커패시터, 커패시터를 포함하는 메모리 소자 및 커패시터 제조 방법
CN116171038A (zh) 半导体装置
CN118284039A (zh) 半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication