KR20230110637A - 표시 장치의 제조 방법 - Google Patents

표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20230110637A
KR20230110637A KR1020237022378A KR20237022378A KR20230110637A KR 20230110637 A KR20230110637 A KR 20230110637A KR 1020237022378 A KR1020237022378 A KR 1020237022378A KR 20237022378 A KR20237022378 A KR 20237022378A KR 20230110637 A KR20230110637 A KR 20230110637A
Authority
KR
South Korea
Prior art keywords
substrate
light emitting
resin film
display device
pieces
Prior art date
Application number
KR1020237022378A
Other languages
English (en)
Inventor
다이키 노다
레이지 츠카오
도시키 시라이와
Original Assignee
데쿠세리아루즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데쿠세리아루즈 가부시키가이샤 filed Critical 데쿠세리아루즈 가부시키가이샤
Priority claimed from JP2022047478A external-priority patent/JP2022151818A/ja
Publication of KR20230110637A publication Critical patent/KR20230110637A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

우수한 광 투과성이나 미관을 얻을 수 있는 표시 장치, 및 표시 장치의 제조 방법을 제공한다. 표시 장치 (10) 는, 복수의 발광 소자 (20) 와, 1 화소를 구성하는 서브 픽셀 단위로 발광 소자 (20) 를 배열하는 기판 (30) 과, 복수의 발광 소자 (20) 와 기판 (30) 을 접속시킨 경화 수지막 (40) 을 구비하고, 경화 수지막 (40) 이, 복수의 개편으로 이루어지고, 개편 간에 기판 (30) 이 노출된 노출부 (30a) 를 갖는다. 이로써, 우수한 광 투과성이나 미관을 얻을 수 있다.

Description

표시 장치의 제조 방법
본 기술은 발광 소자가 배열되어 이루어지는 표시 장치, 및 표시 장치의 제조 방법에 관한 것이다. 본 출원은 일본에 있어서 2021년 3월 26일에 출원된 일본 특허출원 2021-054277, 및 일본에 있어서 2022년 3월 23일에 출원된 일본 특허출원 2022-047478을 기초로 하여 우선권을 주장하는 것으로, 이 출원은 참조됨으로써, 본 출원에 원용된다.
미소한 발광 소자를 기판 상에 배열하여 이루어지는 미니 LED 나 마이크로 LED (Light Emitting Diode) 디스플레이는, 액정 디스플레이에 필요시 되는 백라이트를 생략할 수 있고, 디스플레이의 박막화가 도모되는 것 외에, 추가적으로 광색역화, 고정세화, 전력 절약화를 도모할 수 있다. 또, 마이크로 LED 디스플레이는, 발광 소자가 종래보다 작기 때문에, 투명 디스플레이 용도로도 기대되고 있다.
특허문헌 1 에는, 서브 픽셀 단위로 LED 가 배치된 웨이퍼와, 그것에 대응하는 기판을 이방성 도전 접착제를 사용하여 접속하는 것이 기재되고, 특허문헌 2 에는, LED 간에 홈을 형성하여, 이방성 도전 접착제의 유동에 의한 접속 불량을 억제하는 것이 기재되어 있다.
그러나, 종래의 이방성 도전 접착제를 사용한 접속에서는, 접착 수지 및 도전 입자가 각 LED 피치간에 잔존해 버려, 양호한 광 투과성을 얻지 못하고, 디스플레이로서의 표시 장치나 광원으로서의 발광 장치의 미관이 손상되었다.
일본 공개특허공보 2017-157724호 일본 공개특허공보 2017-216321호
본 기술은 이와 같은 종래의 실정을 감안하여 제안된 것으로서, 우수한 광 투과성이나 미관을 얻을 수 있는 표시 장치, 및 표시 장치의 제조 방법을 제공한다.
본 기술에 관련된 표시 장치는, 복수의 발광 소자와, 1 화소를 구성하는 서브 픽셀 단위로 발광 소자를 배열하는 기판과, 상기 복수의 발광 소자와 상기 기판을 접속시킨 경화 수지막을 구비하고, 상기 경화 수지막이, 복수의 개편 (個片) 으로 이루어지고, 상기 개편 간에 상기 기판이 노출된 노출부를 갖는다.
본 기술에 관련된 표시 장치의 제조 방법은, 기재 상에 경화성 수지막으로 이루어지는 복수의 개편을 형성하는 개편 형성 공정과, 상기 복수의 개편을 기판 상에 첩부하는 첩부 공정과, 상기 기판에 첩부된 개편 상에, 1 화소를 구성하는 서브 픽셀 단위로 발광 소자를 실장하는 실장 공정을 갖는다.
본 기술에 관련된 발광 장치는, 복수의 발광 소자와, 상기 발광 소자를 배열하는 기판과, 상기 복수의 발광 소자와 상기 기판을 접속시킨 경화 수지막을 구비하고, 상기 경화 수지막이, 복수의 개편으로 이루어지고, 상기 개편 간에 상기 기판이 노출된 노출부를 갖는다.
본 기술에 관련된 발광 장치의 제조 방법은, 기재 상에 형성된 경화성 수지막의 일부를 제거하고, 상기 기재 상에 경화성 수지막으로 이루어지는 복수의 개편을 형성하는 개편 형성 공정과, 상기 복수의 개편을 기판 상에 첩부하는 첩부 공정과, 상기 기판에 첩부된 개편 상에, 발광 소자를 실장하는 실장 공정을 갖는다.
본 기술에 의하면, 발광 소자가 실장되는 개편 간에 기판이 노출된 노출부를 형성함으로써, 우수한 광 투과성이나 미관을 얻을 수 있다.
도 1 은, 표시 장치의 구성예를 모식적으로 나타내는 단면도이다.
도 2 는, 발광 소자의 사이즈에 대해서 개편의 사이즈가 작은 경우의 구성예를 모식적으로 나타내는 단면도이다.
도 3 은, 발광 소자의 사이즈에 대해서 개편의 사이즈가 큰 경우의 구성예를 모식적으로 나타내는 단면도이다.
도 4 는, 종래의 표시 장치의 구성예를 모식적으로 나타내는 단면도이다.
도 5(A) 는, 기재 필름 상의 전체 면에 형성된 경화성 수지막의 구성예를 모식적으로 나타내는 상면도이고, 도 5(B) 는, 도 5(A) 의 구성예를 모식적으로 나타내는 단면도이다.
도 6(A) 는, 경화성 수지막의 일부를 제거한 구성예를 모식적으로 나타내는 상면도이고, 도 6(B) 는, 도 6(A) 의 구성예를 모식적으로 나타내는 단면도이다.
도 7(A) 는, 경화성 수지막의 개편의 구성예를 모식적으로 나타내는 상면도이고, 도 7(B) 는, 도 7(A) 의 구성예를 모식적으로 나타내는 단면도이다.
도 8 은, 기재측으로부터 레이저광을 조사하여 제거부를 제거하고, 개편을 형성하는 방법을 모식적으로 나타내는 단면도이다.
도 9 는, 기재에 형성된 발광 소자와, 기판 상의 개편을 대향시킨 상태를 모식적으로 나타내는 단면도이다.
도 10 은, 기판측으로부터 레이저광을 조사하여, 발광 소자를 기판의 소정 위치에 전사하고, 배열시킨 상태를 모식적으로 나타내는 단면도이다
도 11 은, 개편을 배선 기판의 전극 상에 배열시킨 상태를 모식적으로 나타내는 단면도이다.
도 12 는, 전극 단위로 배열된 개편 상에 발광 소자를 실장시킨 상태를 모식적으로 나타내는 단면도이다.
이하, 본 기술의 실시형태에 대해서, 도면을 참조하면서, 하기 순서로 상세하게 설명한다.
1. 표시 장치
2. 표시 장치의 제조 방법
3. 실시예
＜1. 표시 장치＞
본 실시형태에 관련된 표시 장치는, 복수의 발광 소자와, 1 화소를 구성하는 서브 픽셀 단위로 발광 소자를 배열하는 기판과, 복수의 발광 소자와 기판을 접속시킨 경화 수지막을 구비하고, 경화 수지막이, 복수의 개편으로 이루어지고, 개편 간에 기판이 노출된 노출부를 갖는 것이다. 노출부란, 그 접속에 기여하는 경화성 수지막이 없는 간극 부분으로 바꾸어 말할 수도 있다. 이로써, 우수한 광 투과성이나 미관을 얻을 수 있다.
도 1 은, 표시 장치의 구성예를 모식적으로 나타내는 단면도이다. 도 1 에 나타내는 바와 같이, 표시 장치 (10) 는, 복수의 발광 소자 (20) 와, 1 화소를 구성하는 서브 픽셀 단위로 발광 소자를 배열하는 기판 (30) 과, 복수의 발광 소자 (20) 와 기판 (30) 을 접속시킨 경화 수지막 (40) 을 구비한다.
발광 소자 (20) 는, 본체 (21) 와, 제 1 도전형 전극 (22) 과, 제 2 도전형 전극 (23) 을 구비하고, 제 1 도전형 전극 (22) 과 제 2 도전형 전극 (23) 이, 동일 면측에 배치된 수평 구조를 갖는 소위 플립 칩형의 LED 를 사용할 수 있다. 본체 (21) 는, 예를 들어 n-GaN 으로 이루어지는 제 1 도전형 클래드층과, 예를 들어 InxAlyGa1-x-yN 층으로 이루어지는 활성층과, 예를 들어 p-GaN 으로 이루어지는 제 2 도전형 클래드층을 구비하고, 이른바 더블 헤테로 구조를 갖는다. 제 1 도전형 전극 (22) 은, 패시베이션층에 의해서 제 1 도전형 클래드층의 일부에 형성되고, 제 2 도전형 전극 (23) 은, 제 2 도전형 클래드층의 일부에 형성된다. 제 1 도전형 전극 (22) 과 제 2 도전형 전극 (23) 사이에 전압이 인가되면, 활성층에 캐리어가 집중되고, 재결합함으로써 발광이 일어난다.
발광 소자 (20) 의 크기는, 200 ㎛ 이하여도 되고, 바람직하게는 150 ㎛ 미만, 보다 바람직하게는 50 ㎛ 미만, 더욱 바람직하게는 20 ㎛ 미만이다. 또, 발광 소자 (20) 의 두께는, 예를 들어 1 ∼ 20 ㎛ 이다. 여기서, 발광 소자 (20) 의 크기는, 예를 들어 대략 직사각형인 경우, 세로 폭 또는 가로 폭 중 큰 쪽이다.
발광 소자 (20) 는, 1 화소를 구성하는 각 서브 픽셀에 대응하여 기판 (30) 상에 배열되고, 발광 소자 어레이를 구성한다. 1 화소는, 예를 들어, R (적) G (녹) B (청) 의 3 개의 서브 픽셀로 구성해도 되고, RGBW (백), RGBY (황) 의 4 개의 서브 픽셀로 구성해도 되며, RG, GB 의 2 개의 서브 픽셀로 구성해도 된다.
서브 픽셀의 배열 방법으로는, 예를 들어, RGB 의 경우, 스트라이프 배열, 모자이크 배열, 델타 배열 등을 들 수 있다. 스트라이프 배열은, RGB 를 세로 스트라이프상으로 배열한 것으로서, 고정세화를 도모할 수 있다. 또, 모자이크 배열은, RGB 의 동일 색을 경사지게 배치한 것으로서, 스트라이프 배열보다 자연스러운 화상을 얻을 수 있다. 또, 델타 배열은, RGB 를 삼각형으로 배열하고, 각 도트가 필드마다 반피치 어긋난 것으로서, 자연스러운 화상 표시를 얻을 수 있다.
표 1 에, RGB 의 각 칩을 가로 방향으로 나열한 경우의 PPI (Pixels Per Inch) 에 대한 추정 RGB 간 가로 피치, 추정 칩 사이즈, 및 추정 전극 사이즈를 나타낸다. 칩간 거리는 최소로 5 ㎛ 로 가정하고, 추정 RGB 간 거리는 균등 간격으로 배치했을 때를 최대로 하였다. 이것은, 용도를 명확하게 하여 본 기술을 검토하기 위한 참고치로서 산출한 것이다.
Figure pct00001
표 1 에 나타내는 바와 같이, 칩 사이즈를 10 × 20 ㎛ 로 함으로써, 500 PPI 까지 대응 가능한 것을 알 수 있다. 또, 칩 사이즈를 7 × 14 ㎛ 로 함으로써, 1000 PPI 까지 대응 가능하고, 칩 사이즈를 더욱 작게 함으로써, 1000 PPI 이상이 실현 가능하다. 또한, 칩은, 반드시 장방형일 필요는 없고, 정방형이어도 된다. 또, 칩은, 직사각형에 한정되는 것은 아니고, 마름모꼴 등의 유사한 형상이어도 된다.
기판 (30) 은, 기재 (31) 상에 제 1 도전형용 회로 패턴과, 제 2 도전형용 회로 패턴을 구비하고, 발광 소자 (20) 가 1 화소를 구성하는 서브 픽셀 (부화소) 단위로 배치되도록, 예를 들어 p 측의 제 1 도전형 전극 및 n 측의 제 2 도전형 전극에 대응하는 위치에 각각 제 1 전극 (32) 및 제 2 전극 (33) 을 갖는다. 또, 기판 (30) 은, 예를 들어 매트릭스 배선의 데이터선, 어드레스선 등의 회로 패턴을 형성하고, 1 화소를 구성하는 각 서브 픽셀에 대응하는 발광 소자를 온 오프 가능하게 한다. 또, 기판 (30) 은, 투명 기판인 것이 바람직하고, 기재 (31) 는, 유리, PET (Polyethylene Terephthalate) 등의 투광성을 갖는 것인 것이 바람직하고, 회로 패턴, 제 1 전극 (32) 및 제 2 전극 (33) 은, 예를 들어, ITO (Indium-Tin-Oxide), IZO (Indium-Zinc-Oxide), ZnO (Zinc-Oxide), IGZO (Indium-Gallium-Zinc-Oxide) 등의 투명 도전막인 것이 바람직하다.
경화 수지막 (40) 은, 후술하는 경화성 수지막이 경화된 것이다. 경화 수지막 (40) 은, 복수의 개편 (42) 으로 이루어지고, 경화 수지막 (40) 의 개편 (42) 간에는, 기판 (30) 이 노출된 노출부 (30a) 를 갖는다. 기판 (30) 상의 개편 (42) 의 배열은, 광 투과성의 효과가 얻어지면, 특별히 한정되는 것은 아니지만, 발광 소자 (20) 에 대응한 서브 픽셀 단위인 것이 바람직하다. 개편 (42) 이 서브 픽셀 단위로 배열됨으로써, 노출부 (30a) 를 증가시킬 수 있어, 매우 우수한 광 투과성을 얻을 수 있다. 또, 서브 픽셀 단위의 근접한 복수의 발광 소자 (20) 를 1 개의 개편으로 접속해도 된다. 이로써, 실장 속도를 단축시킬 (실장 효율을 앞당길) 수 있고, 또, 기판측의 투명성이나 색미의 조건에 의해서 허용할 수 있는 사양의 범위를 넓힐 수 있다.
또, 경화 수지막 (40) 으로 이루어지는 개편 (42) 은, 접착제 필름, 도전 입자 (41) 를 함유하는 도전 필름, 또는 이방성 도전 필름의 경화막인 것이 바람직하다 (이하, 도전 필름 및 이방성 도전 필름을 포함시켜, 이방성 도전막으로서 설명한다.). 이로써, 발광 소자 (20) 에 땜납 범프 등의 접속 부위가 형성되어 있지 않은 경우여도, 복수의 발광 소자 (20) 와 기판 (30) 을 접속시키는 것이 가능해진다. 또, 발광 소자 (20) 의 전극이 돌기상 등으로 되고, 기판 (30) 의 배선과 전기적 접속이 얻어지는 경우에는, 경화 수지막 (40) 은, 도전 입자 (41) 를 함유하지 않아도 된다.
이방성 도전막의 경화막은, 도전 입자가 랜덤하게 배치된 것이어도 되고, 도전 입자를 면 방향으로 배열하여 구성되어 있는 것이 바람직하다. 도전 입자가 면 방향으로 배열되어 구성되어 있음으로써, 입자면 밀도가 균일해져, 도통성 및 절연성을 향상시킬 수 있다. 도전 입자가 면 방향으로 배열되어 있는 상태란, 예를 들어, 도전 입자가 소정 피치로 소정 방향으로 배치되어 있는 배열축을 1 이상 갖는 평면 격자 패턴을 들 수 있고, 사방 격자, 육방 격자, 정방 격자, 직사각형 격자, 평행체 격자 등을 들 수 있다. 또, 이방성 도전막은, 평면 격자 패턴이 상이한 복수의 영역을 갖고 있어도 된다.
또, 이방성 도전막의 경화막의 입자면 밀도는, 발광 소자 (40) 의 전극 사이즈에 따라서 적절히 설계할 수 있고, 입자면 밀도의 하한은, 500 개/㎟ 이상, 20000 개/㎟ 이상, 40000 개/㎟ 이상, 50000 개/㎟ 이상으로 할 수 있으며, 입자면 밀도의 상한은, 1500000 개/㎟ 이하, 1000000 개/㎟ 이하, 500000 개/㎟ 이하, 100000 개/㎟ 이하로 할 수 있다. 이로써, 발광 소자 (20) 의 전극 사이즈가 작은 경우여도, 우수한 도통성 및 절연성을 얻을 수 있다. 이방성 도전막의 경화막의 입자면 밀도는, 제조시에 필름화했을 때의 도전 입자인 것이다. 이것은 랜덤하게 배치된 부분이어도, 배열 부분의 것을 측정한 것이어도 동일하다. 복수의 개편 (42) 으로부터 입자 개수 밀도를 구하는 경우에는, 개편 (42) 과 스페이스를 포함시킨 면적으로부터 개편 (42) 간의 스페이스를 뺀 면적과 입자수로부터 입자면 밀도를 구할 수 있다. 개편은, 개수 밀도로 나타내는 것이 부적절한 경우도 있고, 1 개의 개편에 있어서의 입자의 점유 면적률이나, 입자경과 입자간 중심 거리 및 개수로 나타내는 것이 적절한 경우도 있다.
1 개의 개편당 도전 입자의 수는, 발광 소자 (40) 의 전극 사이즈에 따라서 적절히 설계할 수 있고, 하한은, 예를 들어 2 개 이상, 바람직하게는 4 개 이상, 보다 바람직하게는 10 개 이상이며, 상한은, 6000 개 이하, 바람직하게는 500 개 이하, 보다 바람직하게는 100 이하이다.
개편이 기판에 재치된 (형성된) 후의 가시광의 평균 투과율은, 바람직하게는 20 ％ 이상, 보다 바람직하게는 35 ％ 이상, 더욱 바람직하게는 50 ％ 이상이다. 이로써, 우수한 광 투과성이나 미관을 갖는 표시 장치를 얻을 수 있다. 투명하지 않은 기판이 아닌 경우여도, 베어 글라스나 평가용의 투명 기판에 개편을 첩부하고, 이것을 레퍼런스 (Ref) 로 하여 평균 투과율을 구할 수 있다. 발광 소자가 형성된 가시광의 평균 투과율은, 보다 낮은 것이 된다. 발광 소자가 실장되어 있을 경우, 점등하지 않는 상태에서 측정하는 것으로 한다. 가시광의 평균 투과율은, 예를 들어 자외 가시 분광 광도계를 사용하여 측정할 수 있다.
도 2 는, 발광 소자의 사이즈에 대해서 개편의 사이즈가 작은 경우의 구성예를 모식적으로 나타내는 단면도이고, 도 3 은, 발광 소자의 사이즈에 대해서 개편의 사이즈가 큰 경우의 구성예를 모식적으로 나타내는 단면도이며, 도 4 는, 종래의 표시 장치의 구성예를 모식적으로 나타내는 단면도이다.
발광 소자 (20) 의 사이즈에 대한 경화 수지막 (40) 의 개편 사이즈는, 도통성이 얻어지면, 도 2 에 나타내는 바와 같이 발광 소자 (20) 의 사이즈보다 작아도 된다. 또, 경화 수지막 (40) 의 개편은, 표시 장치의 광 투과성의 효과가 얻어지면, 도 3 에 나타내는 바와 같이 발광 소자의 바로 아래뿐만 아니라, 둘레 가장자리부에 존재하도록 배치해도 된다.
발광 소자 (20) 로부터의 개편의 비어져 나옴량은, 바람직하게는 30 ㎛ 미만, 보다 바람직하게는 10 ㎛ 미만, 더욱 바람직하게는 5 ㎛ 미만이다. 또, 개편이 비어져 나오지 않은 경우, 비어져 나옴량은, 제로, 마이너스여도 된다. 이로써, 도 4 에 나타내는 기판 (130) 의 전체 면에 경화 수지막 (140) 을 형성한 종래의 표시 장치 (100) 의 구성예에 비하여, 우수한 광 투과율을 얻을 수 있다. 또한, 발광 소자 (20) 로부터의 개편의 비어져 나옴량은, 발광 소자 (20) 의 둘레 가장자리로부터 개편의 둘레 가장자리까지의 거리의 최대치이다. 혹은 발광 소자 (20) 의 1 변을 1 로 했을 경우에, 개편의 비어져 나옴량은 0.3 이하, 바람직하게는 0.1 이하이다.
본 실시형태에 관련된 표시 장치에 의하면, 경화 수지막 (40) 의 개편 간에 기판 (30) 이 노출된 노출부 (30a) 를 가짐으로써, 종래의 ACP, ACF, NCF 등의 접속에서는 달성할 수 없었던 우수한 광 투과성, 도통성, 및 절연성을 얻을 수 있고, 고휘도·고정세의 투명 디스플레이를 얻을 수 있다.
상기 서술한 실시형태에서는, 발광 소자 (20) 를 서브 픽셀 단위로 배열한 디스플레이로서의 표시 장치를 예로 들었지만, 본 기술은 이에 한정되지 않고, 예를 들어, 광원으로서의 발광 장치에도 적용할 수 있다. 발광 장치는, 복수의 발광 소자와, 발광 소자를 배열하는 기판과, 복수의 발광 소자와 기판을 접속시킨 경화 수지막을 구비하고, 경화 수지막이, 복수의 개편으로 이루어지고, 개편 간에 기판이 노출된 노출부를 갖는다. 이와 같은 발광 장치에 의하면, 발광 소자 (20) 가 미소 사이즈로 됨으로써, 1 개의 웨이퍼당 칩의 취득수가 증가하기 때문에, 저가격화를 도모할 수 있고, 또, 발광 장치의 박형화나 에너지 절약화 등의 산업상의 이점을 얻을 수 있다.
＜2. 표시 장치의 제조 방법＞
본 실시형태에 관련된 표시 장치의 제조 방법은, 기재 상에 경화성 수지막으로 이루어지는 복수의 개편을 형성하는 개편 형성 공정과, 복수의 개편을 기판 상에 첩부하는 첩부 공정과, 기판에 첩부된 개편 상에, 1 화소를 구성하는 서브 픽셀 단위로 발광 소자를 실장하는 실장 공정을 갖는다. 이로써, 개편 간에 기판이 노출된 노출부가 형성되기 때문에, 우수한 광 투과성을 얻을 수 있다.
또, 본 실시형태에 관련된 접착 필름의 제조 방법은, 기재 상에 형성된 경화성 수지막의 제거부에 레이저광을 조사하여, 기재 상에 경화성 수지막으로 이루어지는 개편을 형성한다. 또, 본 실시형태에 관련된 접착 필름은, 기재와, 기재 상에 형성된 경화성 수지막으로 이루어지는 복수의 개편을 구비하고, 개편 간의 거리가, 3 ㎛ 이상 3000 ㎛ 이하이다. 기재로는, 예를 들어, PET (Polyethylene Terephthalate), OPP (Oriented Polypropylene), PMP (Poly-4-methylpentene-1), PTFE (Polytetra fluoroethylene), 유리 등을 들 수 있다. 또, 기재는, 적어도 경화성 수지막측의 면이, 예를 들어 실리콘 수지에 의해서 박리 처리된 것을 바람직하게 사용할 수 있다. 접착 필름은, 릴로서 감겨진 것이어도 되고, 시트체 (매엽물) 나 판상체여도 된다.
이하, 도 5 ∼ 도 11 을 참조하여, 복수의 개편을 형성하는 개편 형성 공정 (A), 복수의 개편을 기판 상에 첩부하는 첩부 공정 (B), 및, 발광 소자를 실장하는 실장 공정 (C) 에 대해서 설명한다.
[개편 형성 공정 (A)]
개편의 형성 방법은, 특별히 한정되는 것이 아니고, 예를 들어, 경화성 수지막의 일부를 레이저, 절삭 등에 의해서 제거하여 형성하는 방법, 인쇄 방식, 잉크젯 방식 등에 의해서 형성하는 방법 등을 사용할 수 있다. 미리 기재 상에 성막 형성 후에 가공하는 것이, 형상 설계의 자유도나 도전 입자의 배치 공정의 용이성 등의 면에서 바람직하다.
도 5 ∼ 7 은, 레이저에 의해서 경화성 수지막의 일부를 제거하여 개편을 형성하는 예를 나타내는 도면으로서, 도 5(A) 는, 기재 필름 상의 전체 면에 형성된 경화성 수지막의 구성예를 모식적으로 나타내는 상면도이고, 도 5(B) 는, 도 5(A) 의 구성예를 모식적으로 나타내는 단면도이며, 도 6(A) 는, 경화성 수지막의 일부를 제거한 구성예를 모식적으로 나타내는 상면도이고, 도 6(B) 는, 도 6(A) 의 구성예를 모식적으로 나타내는 단면도이며, 도 7(A) 는, 경화성 수지막의 개편의 구성예를 모식적으로 나타내는 상면도이고, 도 7(B) 는, 도 7(A) 의 구성예를 모식적으로 나타내는 단면도이다.
먼저, 도 5(A) 및 도 5(B) 에 나타내는 바와 같이, 기재 (50) 상에 경화성 수지막 (60) 을 형성하고, 경화성 수지막 기판을 준비한다. 경화성 수지막 (60) 은, 예를 들어, 혼합·도포·건조 등의 공지된 방법을 이용함으로써 형성된다.
(기재)
기재 (50) 는, 레이저광에 대해서 투과성을 갖는 것이면 되고, 그 중에서도 전체 파장에 걸쳐서 높은 광 투과율을 갖는 석영 유리인 것이 바람직하다. 또, 인쇄 방식, 잉크젯 방식 등에 의해서 개편을 형성할 경우, 기재 (50) 로서, PET (Polyethylene Terephthalate), PC (Polycarbonate), 폴리이미드 등을 사용할 수 있다.
(경화성 수지막)
경화성 수지막 (60) 은, 열, 광 등의 에너지에 의해서 경화되는 것이면, 특별히 한정되는 것이 아니고, 예를 들어, 열 경화형 바인더, 광 경화형 바인더, 열·광 병용 경화형 바인더 등에서 적절히 선택할 수 있다. 구체예로서, 막 형성 수지와, 열경화성 수지와, 경화제를 함유하는 열 경화형 바인더를 들어 설명한다. 열 경화형 바인더로는, 특별히 한정되는 것이 아니고, 예를 들어, 에폭시 화합물과 열 아니온 중합 개시제를 함유하는 열 아니온 중합형 수지 조성물, 에폭시 화합물과 열 카티온 중합 개시제를 함유하는 열 카티온 중합형 수지 조성물, (메트)아크릴레이트 화합물과 열 라디칼 중합 개시제를 함유하는 열 라디칼 중합형 수지 조성물 등을 들 수 있다. 또한, (메트)아크릴레이트 화합물이란, 아크릴 모노머 (올리고머), 및 메타크릴 모노머 (올리고머) 의 어느 것도 포함하는 의미이다.
이들 열 경화형 바인더 중에서도, 열경화성 수지가, 에폭시 화합물을 함유하고, 경화제가 열 카티온 중합 개시제인 것이 바람직하다. 이로써, 레이저광에 의해서 개편을 형성할 때의 경화 반응을 억제할 수 있고, 열 압착시에는 열에 의해서 속경화시킬 수 있다. 이하에서는, 구체예로서, 막 형성 수지와, 에폭시 화합물과, 열 카티온 중합 개시제를 함유하는 열 카티온 중합형 수지 조성물을 예로 들어 설명한다.
막 형성 수지로는, 예를 들어 평균 분자량이 10000 이상인 고분자량 수지에 상당하고, 필름 형성성의 관점에서, 10000 ∼ 80000 정도의 평균 분자량인 것이 바람직하다. 막 형성 수지로는, 부티랄 수지, 페녹시 수지, 폴리에스테르수지, 폴리우레탄 수지, 폴리에스테르우레탄 수지, 아크릴 수지, 폴리이미드 수지 등의 여러 가지 수지를 들 수 있고, 이것들은 단독으로 사용해도 되며, 2 종류 이상을 조합하여 사용해도 된다. 이 중에서도, 막 형성 상태, 접속 신뢰성 등의 관점에서 부티랄 수지를 사용하는 것이 바람직하다. 막 형성 수지의 함유량은, 열 경화형 바인더 100 질량부에 대해서, 바람직하게는 20 ∼ 70 질량부, 보다 바람직하게는 30 ∼ 60 질량부 이하, 더욱 바람직하게는 45 ∼ 55 질량부이다.
에폭시 화합물은, 분자 내에 1 개 이상의 에폭시기를 갖는 에폭시 화합물이면, 특별히 한정되는 것이 아니고, 예를 들어, 비스페놀A 형 에폭시 수지, 비스페놀F 형 에폭시 수지 등이어도 되고, 우레탄 변성의 에폭시 수지여도 된다. 이 중에서도, 수소 첨가 비스페놀A글리시딜에테르를 바람직하게 사용할 수 있다. 수소 첨가 비스페놀A글리시딜에테르의 구체예로는, 예를 들어 미츠비시 케미컬사 제조의 상품명「YX8000」을 들 수 있다. 에폭시 화합물의 함유량은, 열 경화형 바인더 100 질량부에 대해서, 바람직하게는 30 ∼ 60 질량부, 보다 바람직하게는 35 ∼ 55 질량부 이하, 더욱 바람직하게는 35 ∼ 45 질량부이다.
열 카티온 중합 개시제로는, 에폭시 화합물의 열 카티온 중합 개시제로서 공지된 것을 채용할 수 있고, 예를 들어, 열에 의해서, 카티온 중합형 화합물을 카티온 중합시킬 수 있는 산을 발생시키는 것이고, 공지된 요오도늄염, 술포늄염, 포스포늄염, 페로센류 등을 사용할 수 있다. 이 중에서도, 온도에 대해서 양호한 잠재성을 나타내는 방향족 술포늄염을 바람직하게 사용할 수 있다. 방향족 술포늄염계의 중합 개시제의 구체예로는, 예를 들어 산신 화학 공업 주식회사 제조의 상품명「SI-60L」을 들 수 있다. 열 카티온 중합 개시제의 함유량은, 열 경화형 바인더 100 질량부에 대해서, 바람직하게는 1 ∼ 20 질량부, 보다 바람직하게는 5 ∼ 15 질량부 이하, 더욱 바람직하게는 8 ∼ 12 질량부이다.
또한, 열 경화형 바인더에 배합하는 다른 첨가물로서, 필요에 따라서, 고무 성분, 무기 필러, 실란 커플링제, 희석용 모노머, 충전제, 연화제, 착색제, 난연화제, 틱소트로픽제 등을 배합해도 된다.
고무 성분은, 쿠션성 (충격 흡수성) 이 높은 엘라스토머이면 특별히 한정되는 것이 아니고, 구체예로서, 예를 들어, 아크릴 고무, 실리콘 고무, 부타디엔 고무, 폴리우레탄 수지 (폴리우레탄계 엘라스토머) 등을 들 수 있다. 무기 필러로는, 실리카, 탤크, 산화티탄, 탄산칼슘, 산화마그네슘 등을 사용할 수 있다. 무기 필러는, 단독이어도 되고 2 종류 이상을 병용해도 된다.
또, 경화성 수지막 (60) 은, 도전 입자를 추가로 함유하는 이방성 도전막인 것이 바람직하다. 도전 입자로는, 공지된 이방성 도전 필름에서 사용되고 있는 것을 적절히 선택하여 사용할 수 있다. 예를 들어, 니켈, 구리, 은, 금, 팔라듐, 땜납 등의 금속 입자, 폴리아미드, 폴리벤조구아나민 등의 수지 입자의 표면을 니켈, 금 등의 금속으로 피복된 금속 피복 수지 입자 등을 들 수 있다. 이로써, 칩 부품에 땜납 범프 등의 접속 부위가 형성되어 있지 않은 경우여도 도통이 가능해진다.
이방성 도전막은, 도전 입자를 면 방향으로 배열하여 구성되어 있는 것이 바람직하다. 도전 입자가 면 방향으로 배열되어 구성되어 있음으로써, 입자면 밀도가 균일해져, 도통성 및 절연성을 향상시킬 수 있다. 또, 이방성 도전막은, 전극에 대응하는 위치에 도전 입자가 편재하는 편재 영역을 갖고, 그 이외의 위치에 도전 입자가 존재하지 않는 영역을 갖도록 구성할 수 있다. 편재 영역은, 포착의 관점에서 전극 사이즈의 0.8 배 이상, 바람직하게는 1.0 배 이상, 도전 입자의 삭감으로부터 전극 사이즈의 1.2 배 이하, 바람직하게는 1.5 배 이하의 범위인 것이 바람직하다. 제거 부분은, 품질 관리나 검사 용도 등에 유용할 수 있다.
또, 이방성 도전막의 입자면 밀도는, 경화막과 동일하게, 발광 소자 (40) 의 전극 사이즈에 따라서 적절히 설계할 수 있고, 입자면 밀도의 하한은, 500 개/㎟ 이상, 20000 개/㎟ 이상, 40000 개/㎟ 이상, 50000 개/㎟ 이상으로 할 수 있으며, 입자면 밀도의 상한은, 1500000 개/㎟ 이하, 1000000 개/㎟ 이하, 500000 개/㎟ 이하, 100000 개/㎟ 이하로 할 수 있다. 이로써, 발광 소자 (20) 의 전극 사이즈가 작은 경우여도, 우수한 도통성 및 절연성을 얻을 수 있다. 이방성 도전막의 경화막의 입자면 밀도는, 제조시에 필름화했을 때의 도전 입자의 배열 부분의 것이다. 복수의 개편으로부터 입자 개수 밀도를 구할 경우에는, 개편과 스페이스를 포함한 면적으로부터 개편 간의 스페이스를 뺀 면적과 입자수로부터 입자면 밀도를 구할 수 있다.
도전 입자의 입자경은, 특별히 제한되지 않지만, 입자경의 하한은, 1 ㎛ 이상인 것이 바람직하고, 입자경의 상한은, 예를 들어, 접속 구조체에 있어서의 도전 입자의 포착 효율의 관점에서, 예를 들어 50 ㎛ 이하인 것이 바람직하며, 20 ㎛ 이하인 것이 더욱 바람직하다. 전극의 사이즈에 따라서는 3 ㎛ 미만, 바람직하게는 2.5 ㎛ 미만인 것이 구해지는 경우도 있다. 또한, 도전 입자의 입자경은, 화상형 입도 분포계 (일례로서, FPIA-3000 : 말번사 제조) 에 의해서 측정한 값으로 할 수 있다. 이 개수는 1000 개 이상, 바람직하게는 2000 개 이상인 것이 바람직하다.
경화성 수지막 (60) 의 두께의 하한은, 예를 들어 도전 입자의 입자경의 60 ％ 이상이어도 되고, 비교적 작은 입자경에 대응하기 위해서 90 ％ 이상이어도 되지만, 바람직하게는 도전 입자경의 1.3 배 이상 혹은 3 ㎛ 이상으로 할 수 있다. 또, 접속 필름의 두께의 상한은, 예를 들어 20 ㎛ 이하 혹은 도전 입자의 입자경의 3 배 이하, 바람직하게는 2 배 이하로 할 수 있다. 또, 경화성 수지막 (60) 은, 도전 입자를 함유하지 않는 접착제층이나 점착제층을 적층해도 되고, 그 층수나 적층면은, 대상이나 목적에 맞추어 적절히 선택할 수 있다. 또, 접착제층이나 점착제층의 절연성 수지로는, 경화성 수지막 (60) 과 동일한 것을 사용할 수 있다. 막두께는, 공지된 마이크로미터나 디지털 시크니스 게이지를 사용하여 측정할 수 있다. 막두께는, 예를 들어 10 개 지점 이상을 측정하고, 평균하여 구하면 된다.
경화성 수지막 (60) 의 표리 각 면의 프로브법에 의한 택력은, 예를 들어, 프로브의 가압 속도를 30 ㎜/min, 가압력을 196.25 gf, 가압 시간을 1.0 sec, 박리 속도를 120 ㎜/min, 측정 온도 23 ℃ ± 5 ℃ 로 계측했을 때에, 표리의 면 중 적어도 일방을 1.0 ㎪ (0.1 N/㎠) 이상으로 할 수 있고, 1.5 ㎪ (0.15 N/㎠) 이상으로 하는 것이 바람직하며, 3 ㎪ (0.3 N/㎠) 보다 높은 것이 보다 바람직하다. 측정은, 예를 들어 3 ㎝ × 3 ㎝ 이상의 경화성 수지막 (60) 의 일방의 면을 베어 글라스 (예를 들어, 두께 0.3 ㎜) 에 첩부함으로써 타방의 면의 택력을 측정할 수 있다. 경화성 수지막 (60) 의 표리의 면 중 적어도 일방의 택력이 상기 범위임으로써, 경화성 수지막 (60) 의 기재 (50) 에 대한 첩부를 유지할 수 있음과 함께, 후술하는 첩부 공정 (B) 에 있어서, 복수의 개편의 기판 (30) 에 대한 첩부를 유지할 수 있다.
계속해서, 도 6(A) 및 도 6(B) 에 나타내는 바와 같이, 경화성 수지막 (60) 의 제거부 (61) 에 레이저광을 조사하고, 도 7(A) 및 도 7(B) 에 나타내는 바와 같이, 기재 (50) 상에 경화성 수지막으로 이루어지는 개편 (62) 을 형성한다.
개편 (62) 의 치수 (세로 × 가로) 는, 칩 부품인 발광 소자 (20) 의 치수에 따라서 적절히 설정되고, 발광 소자 (20) 의 면적에 대한 개편 (62) 의 면적의 비는, 바람직하게는 0.5 ∼ 5.0, 보다 바람직하게는 0.5 ∼ 4.0, 더욱 바람직하게는 0.5 ∼ 2.0 이다. 또, 개편 (62) 의 두께는, 바람직하게는 2 ∼ 10 ㎛, 보다 바람직하게는 3 ∼ 8 ㎛, 더욱 바람직하게는 4 ∼ 6 ㎛ 이하이다. 개편의 치수는 모두 동일한 것이 바람직하지만, 접속 구조체의 설계 자유도를 높이기 위해서, 복수 종류 존재해도 된다. 이로써, 종래의 ACP, ACF, NCF, 접착제 등의 접속에서는 달성할 수 없었던 우수한 광 투과성, 도통성, 및 절연성을 갖는 접속 구조체를 얻을 수 있다.
또, 기재 (50) 의 소정 위치에 배열된 개편 (62) 간의 거리는, 바람직하게는 3 ㎛ 이상, 보다 바람직하게는 5 ㎛ 이상, 더욱 바람직하게는 10 ㎛ 이상이다. 또, 개편 간의 거리의 상한은, 바람직하게는 3000 ㎛ 이하, 보다 바람직하게는 1000 ㎛ 이하, 더욱 바람직하게는 500 ㎛ 이하이다. 개편 간의 거리가 지나치게 작을 경우, 우수한 광 투과성이나 미관을 얻는 것이 곤란해지고, 개편 간의 거리가 지나치게 클 경우, 고 PPI 의 표시 장치를 얻는 것이 곤란해진다.
도 8 은, 기재측으로부터 레이저광을 조사하여 제거부 (61) 를 제거하고, 개편 (62) 을 형성하는 방법을 모식적으로 나타내는 단면도이다. 제거부 (61) 의 제거에는, 예를 들어, 리프트 (LIFT : Laser Induced Forward Transfer) 장치를 사용할 수 있다. 리프트 장치는, 예를 들어, 레이저 장치로부터 출사된 펄스 레이저광을 평행광으로 하는 텔레스코프과, 텔레스코프를 통과한 펄스 레이저광의 공간 강도 분포를 균일하게 정형하는 정형 광학계와, 정형 광학계에 의해서 정형된 펄스 레이저광을 소정의 패턴에서 통과시키는 마스크와, 정형 광학계와 마스크 사이에 위치하는 필드 렌즈와, 마스크의 패턴을 통과한 레이저광을 도너 기판에 축소 투영하는 투영 렌즈를 구비하여, 도너 기판인 경화성 수지막 기판을 도너 스테이지에 유지한다.
레이저 장치로는, 예를 들어 파장 180 ㎚ ∼ 360 ㎚ 의 레이저광을 발진하는 엑시머 레이저를 사용할 수 있다. 엑시머 레이저의 발진 파장은, 예를 들어 193, 248, 308, 351 ㎚ 이고, 이들 발진 파장 중에서 경화성 수지막 (60) 의 재료의 광 흡수성에 따라서 바람직하게 선택할 수 있다. 또, 기재 (50) 와 경화성 수지막 (60) 사이에 릴리스재를 형성한 경우, 릴리스재의 재료의 광 흡수성에 따라서 바람직하게 선택할 수 있다.
마스크는, 기재 (50) 와 경화성 수지막 (60) 의 경계면에 있어서의 투영이, 원하는 레이저광의 배열이 되도록, 소정 피치로 소정 사이즈의 창의 배열이 형성된 패턴을 사용한다. 마스크에는, 예를 들어 크롬 도금으로 패턴이 실시되고, 크롬 도금이 실시되어 있지 않은 창 부분은 레이저광을 투과하고, 크롬 도금이 실시되어 있는 부분은 레이저광을 차단한다.
레이저 장치로부터의 출사광은 텔레스코프 광학계에 입사되고, 그 앞의 정형 광학계로 전파한다. 정형 광학계에 입사되기 직전에 있어서의 레이저광은, 이 도너 스테이지의 X 축의 이동 범위 내의 어느 위치에 있어서도, 대체로 평행광이 되도록, 텔레스코프 광학계에 의해서 조정되어 있기 때문에, 항상, 정형 광학계에 대해서, 대체로, 동일 사이즈, 동일 각도 (수직) 에 의해서 입사된다.
정형 광학계를 통과한 레이저광은, 투영 렌즈와의 조합에 있어서 이미지측 텔레센트릭 축소 투영 광학계를 구성하는 필드 렌즈를 거쳐 마스크에 입사된다. 마스크 패턴을 통과한 레이저광은, 그 전파 방향을 낙사 (落射) 미러에 의해서 연직 하방으로 바뀌어, 투영 렌즈에 입사된다. 투영 렌즈로부터 출사된 레이저광은, 기재 (50) 측으로부터 입사되고, 그 표면 (하면) 에 형성되어 있는 경화성 수지막 (60) 의 소정의 위치에 대해서, 마스크 패턴의 축소 사이즈로 정확하게 투영된다.
레이저 조사에 있어서의 레이저 에너지 강도로는, 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있지만, 5 ％ 이상 100 ％ 이하가 바람직하고, 5 ％ 이상 50 ％ 이하가 보다 바람직하다. 레이저 에너지 강도란, 레이저 조사 강도 10,000 mJ/㎠ 를 100 으로 했을 때의 출력 퍼센트로 나타낸 강도이다. 예를 들어, 레이저 에너지 강도 10 ％ 란, 레이저 조사 강도 1,000 mJ/㎠ 를 의미한다.
또, 레이저의 조사 횟수로는, 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있지만, 1 회 ∼ 10 회가 바람직하다. 레이저 조사에 있어서의 총 레이저 조사 강도로는, 500 mJ/㎠ 이상 10,000 mJ/㎠ 이하가 바람직하고, 1,000 mJ/㎠ 이상 5,000 mJ/㎠ 이하가 보다 바람직하다. 여기서, 총 레이저 조사 강도란, 레이저 조사시의 n 회의 레이저 조사 강도의 총합으로서 산출되는 조사 강도이다. 여기서「n」은, 레이저의 조사 횟수를 나타낸다.
이방성 도전층을 제거하기 위한 레이저 조사 장치로서, LMT-200 (토레이 엔지니어링사 제조), C.MSL-LLO1.001 (타카노사 제조), DFL7560L (DISCO 사 제조) 등의 펄스 레이저로 어블레이션 가능한 장치를 사용할 수 있다.
이와 같은 리프트 장치를 사용함으로써, 기재 (50) 와 경화성 수지막 (60) 의 경계면에 있어서, 레이저광이 조사된 경화성 수지막 (60) 에 충격파를 발생시키고, 제거부 (61) 를 기재 (50) 로부터 박리하여 제거시킬 수 있어, 경화성 수지막 (60) 의 개편 (62) 을 기재 (50) 상에 고정밀도 및 고효율로 배열시킬 수 있다.
또한, 수법에 따라서는, 기재 (50) 상의 제거부 (61) 를 제거했을 경우에, 개편 (62) 에「말림」이 발생되는 경우가 있다. 말림에 의해서 수지층이 이중으로 된 부분이 전극 부분에 첩부되었을 경우, 접속 불량을 일으키는 경우가 있다. 또, 개편 (62) 의 형상이 변형됨으로써, 접착 불량의 요인이 될 가능성이 있다. 개편 (62) 의 말림 부분은, 미리 설정된 개편 (62) 의 소정 면적의 20 ％ 미만인 것이 바람직하다. 또, 개편 (62) 을 기판 (30) 상에 첩부하는 경우에도, 개편 (62) 의 둘레 가장자리부에「말림」이 발생되는 경우가 있지만, 이 경우에도 개편 (62) 의 말림 부분은, 미리 설정된 개편 (62) 의 소정 면적의 20 ％ 미만인 것이 바람직하다. 이로써, 접속 불량이나 접착 불량을 억제할 수 있다. 또, 미리 설정된 개편 (62) 의 형상은, 직사각형인 것이 바람직하다. 개편 (62) 의 형상이 변형된 경우에는, 필름 면적으로부터 직사각형으로 환산하여 치수를 구할 수 있다. 개편 (62) 의 1 변의 치수는, 원래의 형상으로부터 근사한 것에 적용시킬 수 있다. 또, 개편 (62) 이 말려 있는 경우에는, 말려 있지 않은 형상을 토대로 직사각형에 근사시켜도 된다. 개편 (62) 이 복수 존재하는 경우에는, 말려 있지 않은 미리 설정된 개편 (62) 의 소정 면적을 100 ％ 로 하여 산출할 수도 있다. 이것들은 후술하는 관찰 수법에 의해서 구할 수 있다.
[첩부 공정 (B)]
첩부 공정 (B) 에서는, 기판 (50) 상에 배열된 복수의 개편 (62) 을 기판 (30) 상에 첩부한다. 개편 (62) 의 첩부 방법은, 특별히 한정되는 것이 아니고, 예를 들어, 기재 (50) 로부터 기판 (30) 에 개편 (62) 을 임시 첩부하여 전사하는 방법을 들 수 있다.
개편 형성 공정 (A) 에 있어서, 기재 (50) 상에 개편을 서브 픽셀 단위로 형성했을 경우, 첩부 공정 (B) 에서는, 기재 (50) 상의 개편 (62) 을 기판 (30) 상에 전사하는 것이 바람직하다. 기재 (50) 와 기판 (30) 을 위치 맞춤하여 전사함으로써, 기판 (30) 상에 서브 픽셀 단위로 개편 (62) 을 배열시킬 수 있다. 또, 기재 (50) 의 사이즈에 비해서 기판 (30) 의 사이즈가 큰 경우, 기재 (50) 상의 개편 (62) 을 복수 회, 기판 (30) 상에 전사함으로써, 기판 (30) 의 화면 영역에 서브 픽셀 단위로 개편 (62) 을 배열시킬 수 있다.
첩부 공정 (B) 후에 있어서의 복수의 개편 (62) 이 첩부된 기판 (30) 의 가시광의 평균 투과율은, 바람직하게는 20 ％ 이상, 보다 바람직하게는 35 ％ 이상, 더욱 바람직하게는 50 ％ 이상이다. 이로써, 우수한 광 투과성이나 미관을 갖는 표시 장치를 얻을 수 있다.
[실장 공정 (C)]
실장 공정 (C) 에서는, 먼저, 기판 (30) 의 개편 (62) 상에 발광 소자 (20) 를 탑재한다. 발광 소자 (20) 를 기판 (30) 에 탑재하는 방법으로는, 특별히 한정되는 것은 아니지만, 예를 들어 레이저 리프트 오프법 (LLO 법) 에 의해서 웨이퍼 기판으로부터 기판 (30) 에 발광 소자 (20) 를 직접 전사, 배치하는 방법이나, 발광 소자 (20) 를 미리 밀착시킨 전사 기판을 사용하여 전사 기판으로부터 기판 (30) 에 발광 소자 (20) 를 전사, 배치하는 방법을 들 수 있다.
이하, 도 9 및 도 10 을 참조하여, 레이저광을 조사하여 발광 소자를 개편 상에 착탄시키는 공정에 대해서 설명한다. 도 9 는, 기재에 형성된 발광 소자와, 기판 상의 개편을 대향시킨 상태를 모식적으로 나타내는 단면도이고, 도 10 은, 기판측으로부터 레이저광을 조사하여, 발광 소자를 기판의 소정 위치에 전사하고, 배열시킨 상태를 모식적으로 나타내는 단면도이다.
도 9 에 나타내는 바와 같이, 먼저, 발광 소자 (20) 가 형성된 칩 부품 기판 (70) 과, 기판 (30) 상의 경화성 수지막으로 이루어지는 개편 (62) 을 대향시킨다.
칩 부품 기판 (70) 은, 기재 (71) 와 릴리스재 (72) 와 발광 소자 (20) 를 구비하고, 릴리스재 (72) 표면에 발광 소자 (20) 가 첩부되어 있다. 기판 (71) 은, 레이저광에 대해서 투과성을 갖는 것이면 되고, 그 중에서도 전체 파장에 걸쳐 높은 광 투과율을 갖는 석영 유리인 것이 바람직하다. 릴리스재 (72) 는, 레이저광의 파장에 대해서 흡수 특성을 가지면 되고, 레이저광의 조사에 의해서 충격파를 발생시켜, 발광 소자 (20) 를 기판 (30) 측을 향하여 튕겨낸다. 릴리스재 (72) 로는, 예를 들어 폴리이미드를 들 수 있다.
발광 소자 (20) 와 개편 (62) 사이의 거리 D 는, 예를 들어 10 ∼ 100 ㎛ 이다. 발광 소자 (20) 의 폭 W20 은, 바람직하게는 150 ㎛ 미만, 보다 바람직하게는 50 ㎛ 미만, 더욱 바람직하게는 20 ㎛ 미만이다. 또, 발광 소자 (20) 의 두께 T20 은, 예를 들어 1 ∼ 20 ㎛ 이다. 릴리스재 (72) 의 두께 T12 는, 예를 들어 1 ㎛ 이상이다. 개편 (62) 의 치수 (세로 × 가로) 는, 발광 소자 (20) 의 치수에 따라서 적절히 설정되고, 발광 소자 (20) 에 대한 개편 (62) 의 면적비가 0.5 ∼ 5.0 인 것이 바람직하다. 또, 개편 (62) 의 두께 T62 는, 바람직하게는 2 ∼ 10 ㎛, 보다 바람직하게는 3 ∼ 8 ㎛, 더욱 바람직하게는 4 ∼ 6 ㎛ 이하이다. 발광 소자 (20) 와 개편 (62) 사이의 거리 D 는, 예를 들어 광학 현미경, 레이저 현미경, 백색 현미경 등에 의해서, 관찰하고 확인할 수 있다. 도전 입자경이나 도전 입자의 배열 형상, 도전 입자간 거리 등도 동일하게 구할 수 있다.
계속해서, 도 10 에 나타내는 바와 같이, 기판 (71) 측으로부터 레이저광 (80) 을 조사하여, 발광 소자 (20) 를 기판 (30) 의 개편 (62) 상에 전사하고, 배열시킨다. 발광 소자 (20) 의 전사에는, 예를 들어, 전술한 리프트 장치를 사용할 수 있고, 도너 기판인 칩 부품 기판 (70) 을 도너 스테이지에 유지하고, 리셉터 기판인 기판 (30) 을 리셉터 스테이지에 유지한다. 마스크 패턴을 통과한 레이저광 (80) 은, 기재 (71) 측으로부터 입사되고, 그 표면 (하면) 에 형성되어 있는 릴리스재 (72) 의 소정의 위치에 대해서, 마스크 패턴의 축소 사이즈로 정확하게 투영된다. 기재 (71) 와 릴리스재 (72) 의 경계면에 있어서, 레이저광 (80) 의 조사에 의해서 릴리스재 (72) 에 충격파가 발생됨으로써, 복수의 발광 소자 (20) 가 기재 (71) 로부터 박리되어 기판 (30) 을 향하여 리프트되고, 기판 (30) 의 개편 (62) 상에 착탄된다. 이로써, 발광 소자 (20) 의 어긋남, 변형, 파괴, 빠짐 등의 불량의 발생을 억제하고, 발광 소자 (20) 를 고정밀도 및 고효율로 전사, 배열시킬 수 있어, 택트 타임의 단축화를 도모할 수 있다.
다음으로, 기판 (30) 의 소정 위치에 배열된 발광 소자 (20) 를, 개편 (62) 을 개재하여 열 압착시킨다. 발광 소자 (20) 를 기판 (30) 에 열 압착하는 방법으로는, 공지된 경화성 수지막에 있어서 사용되고 있는 열 압착 방법을 적절히 선택하여 사용할 수 있다. 열 압착 조건에서는, 예를 들어, 온도 150 ℃ ∼ 260 ℃, 압력 1 ㎫ ∼ 60 ㎫, 시간 5 초 ∼ 300 초이다. 경화성 수지막이 경화됨으로써, 경화 수지막이 형성된다. 또, 도전성 입자가 땜납 입자인 경우에는, 리플로에 의해서 접속해도 된다.
본 실시형태에 관련된 표시 장치의 제조 방법에 의하면, 경화 수지막 (40) 의 개편 간에 기판 (30) 이 노출된 노출부 (30a) 를 형성한 상태에서 기판 (30) 상에 발광 소자 (20) 를 접속시킬 수 있다. 이로써, 종래의 ACP, ACF, NCF, 접착제 등의 접속에서는 달성할 수 없었던 우수한 광 투과성, 도통성, 및 절연성을 얻을 수 있고, 고휘도·고정세의 투명 디스플레이를 얻을 수 있다.
상기 서술한 실시형태에서는, 발광 소자 (20) 를 서브 픽셀 단위로 배열한 디스플레이로서의 표시 장치의 제조 방법을 예로 들었지만, 본 기술은 이것에 한정되는 것이 아니고, 예를 들어, 광원으로서의 발광 장치의 제조 방법에도 적용할 수 있다. 발광 장치의 제조 방법은, 기재 상에 형성된 경화성 수지막의 일부를 제거하고, 기재 상에 경화성 수지막으로 이루어지는 복수의 개편을 형성하는 개편 형성 공정과, 복수의 개편을 기판 상에 첩부하는 첩부 공정과, 기판에 첩부된 개편 상에, 발광 소자를 실장하는 실장 공정을 갖는다. 이와 같은 발광 장치의 제조 방법에 의하면, 저가격화를 도모할 수 있고, 또, 발광 장치의 박형화나 에너지 절약화 등의 산업상의 이점을 얻을 수 있다.
또, 상기 서술한 실시형태에서는, 개편 형성 공정 (A) 에 있어서, 개편을 발광 소자 단위, 즉, 서브 픽셀 단위로 형성하는 것으로 했지만, 이것에 한정되는 것이 아니고, 예를 들어, 발광 소자의 전극 단위로 형성해도 된다.
개편을 발광 소자의 전극 단위로 형성했을 경우, 개편의 치수 (세로 × 가로) 는, 발광 소자의 전극의 치수에 따라서 적절히 설정되고, 개편을 발광 소자 단위로 형성한 경우와 동일하게, 전극의 면적에 대한 개편의 면적의 비는, 바람직하게는 0.5 ∼ 5.0, 보다 바람직하게는 0.5 ∼ 4.0, 더욱 바람직하게는 0.5 ∼ 2.0 이다. 또, 개편의 두께는, 바람직하게는 2 ∼ 10 ㎛, 보다 바람직하게는 3 ∼ 8 ㎛, 더욱 바람직하게는 4 ∼ 6 ㎛ 이하이다.
도 11 은, 개편을 배선 기판의 전극 상에 배열시킨 상태를 모식적으로 나타내는 단면도이고, 도 12 는, 전극 단위로 배열된 개편 상에 발광 소자를 실장시킨 상태를 모식적으로 나타내는 단면도이다. 개편 형성 공정 (A) 에 있어서, 개편을 발광 소자 (20) 의 전극 단위로 형성했을 경우, 첩부 공정 (B) 에서는, 개편 (63) 을 기판 (30) 의 전극 상에 첩부한다. 즉, 도 11 에 나타내는 바와 같이, 발광 소자 (20) 의 예를 들어 p 측의 제 1 도전형 전극 (22) 및 n 측의 제 2 도전형 전극 (23) 에 각각 대응하는 제 1 전극 (32) 및 제 2 전극 (33) 에 대해서, 각각 제 1 개편 (63A) 및 제 2 개편 (63B) 를 첩부한다. 그리고, 도 12 에 나타내는 바와 같이, 실장 공정 (C) 에 있어서, 배선 기판 (30) 상에 전극 단위로 배열된 개편 (63) 상에 발광 소자 (20) 를 실장시킨다. 이로써, 표시 장치의 투명성을 더욱 향상시킬 수 있다.
또, 개편 형성 공정 (A) 에 있어서, 레이저에 의해서 경화성 수지막의 일부를 제거하여 개편을 형성할 경우, 경화성 수지막의 불필요한 부분을 효율적으로 제거하기 위해서, 경화성 수지막에 전처리를 행해도 된다. 전처리로는, 예를 들어, 발광 소자 단위나 전극 단위의 개편 형상의 절입, 복수의 세로 방향의 절입 및 복수의 가로 방향의 절입이 교차한 격자상의 절입 등을 들 수 있다. 절입은, 기계적 방법, 화학적 방법, 레이저 등을 사용하여 형성할 수 있다. 또한, 절입은, 기재에 이르기까지 깊지 않아도 되고, 하프 컷이어도 된다. 이로써, 개편의 말림 발생을 억제할 수 있다.
또, 첩부 공정 (B) 에 있어서, 전술한 리프트 장치를 사용하여, 기재 (50) 상에 배열된 발광 소자 단위의 복수의 개편 (62) 또는 전극 단위의 복수의 개편 (63) 을 기판 (30) 에 전사해도 된다. 리프트 장치를 사용함으로써, 기재와 개편의 경계면에 있어서, 레이저광이 조사된 개편에 충격파를 발생시키고, 개편을 기재로부터 박리하여 기판 (30) 을 향하여 리프트하고, 기판 (30) 의 소정 위치에 개편을 고정밀도로 착탄시킨다. 이로써, 택트 타임의 단축화를 도모할 수 있다.
또, 전술한 리프트 장치를 사용하여, 기재 (50) 상에 배열된 발광 소자 단위의 복수의 개편 (62) 또는 전극 단위의 복수의 개편 (63) 을, 칩 부품 기판 (70) 상에 배열된 발광 소자 (20) 에 전사하고, 개편이 전사된 발광 소자 (20) 를 기판 (30) 상에 재전사해도 된다. 이로써, 택트 타임의 단축화를 도모할 수 있다.
실시예
＜3. 실시예＞
본 실시예에서는, 칩의 치수에 대해서 접속 재료의 치수를 변경하여 실장하고, 가시광 투과율, 접착제의 비어져 나옴량, 및 실장 전후의 얼라인먼트의 어긋남량을 평가하였다. 또, 도통 저항, 및 절연 저항에 대해서도 평가하였다. 또한, 본 기술은 이들 실시예에 한정되는 것은 아니다.
[실시예 1]
폴리비닐부티랄 수지 (상품명 : KS-10, 세키스이 화학 공업 주식회사 제조) 50 wt％, 수소 첨가 비스페놀A글리시딜에테르 (상품명 : YX8000, 미츠비시 케미컬 주식회사 제조) 40 wt％, 및 카티온 중합 개시제 (상품명 : SI-60L, 산신 화학 공업 주식회사 제조) 10 wt％ 가 되도록 혼합·도포·건조 (60 ℃ - 3 min) 시켜, 수지 필름을 얻었다.
얻어진 수지 필름에, 도전 입자 (평균 입자경 2.2 ㎛, 수지 코어 금속 피복 미립자, Ni 도금 0.2 ㎛ 두께, 세키스이 화학 공업 주식회사 제조) 를, 일본 특허 6187665호에 기재된 방법에 의해서 수지 필름의 일방의 계면과 도전 입자가 대략 일치하도록 밀어 넣고 전사하여, 두께 4.0 ㎛, 입자면 밀도 58000 개/㎟ 의 이방성 도전 필름을 얻었다. 이방성 도전 필름의 평면에서 보았을 때에 있어서의 도전 입자의 정렬은, 육방 격자 배열이 되도록 하였다.
유리 상의 이방성 도전 필름의 일부를 레이저 어블레이션에 의해서 제거하고, 유리 상에 두께 4.0 ㎛, 15 × 30 ㎛ (면적비 1.0) 의 이방성 도전막의 개편을 소정의 배열로 형성하였다. 레이저 조사 조건은, 하기와 같이 하였다.
레이저 종류 : YAG Laser
레이저 파장 : 266 ㎚
레이저 에너지 강도 : 10 ％
레이저 조사 횟수 : 1 회
그리고, 1.5 × 1.5 ㎝ 의 범위로 마이크로 LED 를 본뜬 15 × 30 ㎛ 의 마이크로칩이 110 ppi 상당 (칩 점유 면적률 : 2.46 ％, 총칩수 : 12288 개) 이 되도록, 개편을 유리 기판의 소정 위치에 임시 첩부하여 배열시킨 후, 개편을 개재하여 마이크로칩을 열 압착 (온도 170 ℃ - 압력 30 ㎫ - 시간 30 sec) 하여, 실장체를 얻었다.
[실시예 2]
유리 상에 두께 4.0 ㎛, 10.6 × 21.2 ㎛ (면적비 0.5) 의 이방성 도전막의 개편을 소정의 배열로 형성한 것 이외에는, 실시예 1 과 동일하게 하여 실장체를 얻었다.
[실시예 3]
유리 상에 두께 4.0 ㎛, 33.5 × 67.1 ㎛ (면적비 5.0) 의 이방성 도전막의 개편을 소정의 배열로 형성한 것 이외에는, 실시예 1 과 동일하게 하여 실장체를 얻었다.
[실시예 4]
두께 6.0 ㎛, 입자면 밀도 58000 개/㎟ 의 이방성 도전 필름을 얻은 후, 유리 상에 두께 6.0 ㎛, 15 × 30 ㎛ 의 이방성 도전막의 개편을 소정의 배열로 형성한 것 이외에는, 실시예 1 과 동일하게 하여 실장체를 얻었다.
[실시예 5]
두께 4.0 ㎛, 입자면 밀도 100000 개/㎟ 의 이방성 도전 필름을 얻은 후, 유리 상에 두께 4.0 ㎛, 15 × 30 ㎛ 의 이방성 도전막의 개편을 소정의 배열로 형성한 것 이외에는, 실시예 1 과 동일하게 하여 실장체를 얻었다.
[실시예 6]
폴리비닐부티랄 수지 (상품명 : KS-10, 세키스이 화학 공업 주식회사 제조) 50 wt％, 수소 첨가 비스페놀A글리시딜에테르 (상품명 : YX8000, 미츠비시 케미컬 주식회사 제조) 40 wt％, 및 카티온 중합 개시제 (상품명 : SI-60L, 산신 화학 공업 주식회사 제조) 10 wt％ 를 혼합한 수지 조성물에, 입자면 밀도가 58000 개/㎟ 가 되도록 도전 입자 (실시예 1 과 동일한 도전 입자) 를 혼합하여 도포·건조 (60 ℃ - 3 min) 시켜, 두께 4.0 ㎛ 의 이방성 도전 필름을 얻었다. 그리고, 유리 상에 두께 4.0 ㎛, 15 × 30 ㎛ 의 이방성 도전막의 개편을 소정의 배열로 형성한 것 이외에는, 실시예 1 과 동일하게 하여 실장체를 얻었다.
[비교예 1]
수소 첨가 비스페놀A글리시딜에테르 (상품명 : YX8000, 미츠비시 케미컬 주식회사 제조) 95 wt％, 및 알루미늄킬레이트 잠재성 경화제 5 wt％ 가 되도록 혼합한 수지 조성물에 도전 입자 (실시예 1 과 동일한 도전 입자) 2 vol％ 및 산화티탄 10 vol％ 를 분산시켜, 이방성 도전 페이스트를 얻었다.
유리 상의 전체 면에 이방성 도전 페이스트를 도포하여, 두께 4.0 ㎛ 의 이방성 도전막을 얻은 후, 1.5 × 1.5 ㎝ 의 범위로 마이크로 LED 를 본뜬 15 × 30 ㎛ 의 마이크로칩이 110 ppi 상당이 되도록, 이방성 도전막을 개재하여 마이크로칩을 열 압착 (온도 170 ℃ - 압력 30 ㎫ - 시간 30 sec) 하고, 실장체를 얻었다.
[비교예 2]
폴리비닐부티랄 수지 (상품명 : KS-10, 세키스이 화학 공업 주식회사 제조) 50 wt％, 수소 첨가 비스페놀A글리시딜에테르 (상품명 : YX8000, 미츠비시 케미컬 주식회사 제조) 40 wt％, 및 카티온 중합 개시제 (상품명 : SI-60L, 산신 화학 공업 주식회사 제조) 10 wt％ 를 혼합한 수지 조성물에, 입자면 밀도가 58000 개/㎟ 가 되도록 도전 입자 (실시예 1 과 동일한 도전 입자) 를 혼합하여 도포·건조 (60 ℃ - 3 min) 시켜, 두께 4.0 ㎛ 의 이방성 도전 필름을 얻었다. 그리고, 유리 상의 전체 면에 이방성 도전 필름을 첩부하여, 두께 4.0 ㎛ 의 이방성 도전막을 얻은 후, 1.5 × 1.5 ㎝ 의 범위로 마이크로 LED 를 본뜬 15 × 30 ㎛ 의 마이크로칩이 110 ppi 상당이 되도록, 이방성 도전막을 개재하여 마이크로칩을 열 압착 (온도 170 ℃ - 압력 30 ㎫ - 시간 30 sec) 하고, 실장체를 얻었다.
[비교예 3]
수지 필름과, 도전 입자 (실시예 1 과 동일한 도전 입자) 를 소정의 패턴으로 배열시킨 기판을 첩합 (貼合) 하고, 도전 입자를 수지 필름에 전사하여, 두께 4.0 ㎛, 입자면 밀도 58000 개/㎟ 의 이방성 도전 필름을 얻었다. 그리고, 유리 상의 전체 면에 이방성 도전 필름을 첩부하여, 두께 4.0 ㎛ 의 이방성 도전막을 얻은 후, 1.5 × 1.5 ㎝ 의 범위로 마이크로 LED 를 본뜬 15 × 30 ㎛ 의 마이크로칩이 110 ppi 상당이 되도록, 이방성 도전막을 개재하여 마이크로칩을 열 압착 (온도 170 ℃ - 압력 30 ㎫ - 시간 30 sec) 하고, 실장체를 얻었다.
[가시광 투과율의 평가]
투과율 측정 장치 (시마즈 제작소 제조 UV-2450, JIS Z 8729, 광원 Type-C, 시야각 2°) 를 사용하여, 개편의 배열 (실시예 1 ∼ 6), 이방성 도전 필름 (비교예 2, 3), 또는, 이방성 도전 페이스트를 도포한 이방성 도전막 (비교예 1) 이 형성된 석영 유리 (두께 0.4 ㎜) 에 대해서, 가시광 (파장 400 ∼ 700 ㎚) 의 평균 투과율을 측정하였다. 가시광 투과율의 평가는, 가시광의 평균 투과율에 따라서 하기 A ∼ D 의 판정으로 하였다. 가시광 투과율의 평가는, C 판정 이상인 것이 바람직하다.
A : 50 ％ 이상
B : 35 ％ 이상 50 ％ 미만
C : 20 ％ 이상 35 ％ 미만
D : 20 ％ 미만
[비어져 나옴량의 평가]
마이크로 LED 를 본뜬 마이크로칩을 실장 후, 금속 현미경으로 마이크로칩측으로부터 외관을 확인하고, 마이크로칩으로부터 비어져 나와 있는 접착제를 측장하였다. 비어져 나옴량의 평가는, 접착제의 비어져 나옴량에 따라서 하기 A ∼ D 의 판정으로 하였다. 비어져 나옴량의 평가는, C 판정 이상인 것이 바람직하다.
A : 5 ㎛ 미만
B : 5 ㎛ 이상 10 ㎛ 미만
C : 10 ㎛ 이상 30 ㎛ 미만
D : 30 ㎛ 이상
[실장 전후의 얼라인먼트 어긋남의 평가]
마이크로 LED 를 본뜬 마이크로칩을 유리 상의 이방성 도전막에 임시 고정시킨 후, 금속 현미경으로 외관을 확인하고, 칩 실장 후에 다시, 마이크로칩측으로부터 금속 현미경으로 외관을 확인하였다. 그리고, 실장 전후에서 얼라인먼트 어긋남이 발생되어 있는지를 확인하고, 칩 어긋남이 발생되었을 경우, 그 어긋남량을 측장하였다. 칩 어긋남의 평가는, 칩의 어긋남량에 따라서 하기 A ∼ D 의 판정으로 하였다. 칩 어긋남의 평가는, C 판정 이상인 것이 바람직하다.
A : 0.1 ㎛ 미만
B : 0.1 ㎛ 이상 1 ㎛ 미만
C : 1 ㎛ 이상 2 ㎛ 미만
D : 2 ㎛ 이상
[도통 저항 및 절연 저항의 평가]
실시예 1 ∼ 6 및 비교예 1 ∼ 3 의 각 접속 재료를 사용하여, 평가용 유리 기판 (외형 : 28 ㎜ × 65 ㎜, 두께 : 0.5 ㎜, 전극 : ITO/MoNb 배선) 상에, 평가용 IC 칩 (외형 : 5 ㎜ × 5 ㎜, 두께 : 0.15 ㎜, 전극 사이즈 : 15 ㎛ × 30 ㎛, 전극 : Au, 돌기 높이 : 10 ㎛) 을 열 압착 (온도 170 ℃ - 압력 30 ㎫ - 시간 30 sec) 시켜, 접속체를 얻었다.
접속체의 도통 저항을 4 단자법으로 측정하였다. 도통 저항의 평가는, 도통 저항치에 따라서 하기 A ∼ D 의 판정으로 하였다. 도통 저항의 평가는, C 판정 이상인 것이 바람직하다.
A : 30 Ω 미만
B : 30 Ω 이상 100 Ω 미만
C : 100 Ω 이상 300 Ω 미만
D : 300 Ω 이상
전극간 (7 ㎛) 의 절연 스페이스를 100 개 지점 측정하고, 107 Ω 이하를 쇼트로 하여 카운트하였다. 절연 저항의 평가는, 쇼트 지점수에 따라서 하기 A ∼ D 의 판정으로 하였다. 도통 저항의 평가는, C 판정 이상인 것이 바람직하다.
A : 쇼트 지점이 0
B : 쇼트 지점이 1
C : 쇼트 지점이 2
D : 쇼트 지점이 3 이상
표 1 에, 실시예 1 ∼ 6 및 비교예 1 ∼ 3 의 가시광 투과율, 접착제의 비어져 나옴량, 칩의 어긋남량, 도통 저항, 및 절연 저항의 평가 결과를 나타낸다.
Figure pct00002
표 1 에 나타내는 바와 같이, ACP 를 사용한 비교예 1 은, 페이스트라고 하는 성질상, 실장시의 수지 유동이 크기 때문에, 마이크로칩의 피치간에 ACP 의 접착 수지 및 도전 입자가 존재하고, 광의 투과를 방해해 버려, 양호한 투과성이 얻어지지 않았다. 또, ACP 를 사용한 비교예 1 은, 평가용 IC 칩의 전극 사이즈가 작기 때문에, 도통 저항 및 절연 저항의 양호한 평가가 얻어지지 않았다.
ACF 를 사용한 비교예 2, 3 은, ACF 를 유리 기판의 전체 면에 첩부하여 마이크로칩을 실장하기 때문에, 비교예 1 과 동일하게, 마이크로칩의 피치간에 ACF 의 접착 수지 및 도전 입자가 존재하고, 광의 투과를 방해해 버려, 양호한 투과성이 얻어지지 않았다. 또, 랜덤 배열의 ACF 를 사용한 비교예 2 는, 평가용 IC 칩의 전극 사이즈가 작기 때문에, 도통 저항 및 절연 저항의 양호한 평가가 얻어지지 않았다.
한편, 이방성 도전막의 개편을 사용한 실시예 1 ∼ 6 은, 마이크로칩의 피치간에 유리 기판이 노출된 노출부를 갖고 있기 때문에, 가시광이 높은 투과율이 얻어지고, 비어져 나옴량도 양호한 평가가 얻어졌다. 또, 배열에서 입자 밀도가 40000 ∼ 80000 개/㎟ 인 개편을 사용한 실시예 1 ∼ 4 는, 절연 저항이 양호한 평가가 얻어졌다.
10 : 표시 장치,
20 : 발광 소자,
21 : 본체,
22 : 제 1 도전형 전극,
23 : 제 2 도전형 전극,
30 : 기판,
30a : 노출부,
31 : 기재,
32 : 제 1 전극,
33 : 제 2 전극,
40 : 경화 수지막,
41 : 도전 입자,
42 : 개편,
50 : 기재,
60 : 경화성 수지막,
61 : 제거부,
62 : 개편,
63 : 개편,
70 : 칩 부품 기판,
71 : 기재,
72 : 릴리스재,
80 : 레이저광,
100 : 표시 장치,
120 : 발광 소자,
121 : 본체,
130 : 기판,
131 : 기재,
140 : 경화 수지막,
141 : 도전 입자

Claims (17)

  1. 복수의 발광 소자와,
    1 화소를 구성하는 서브 픽셀 단위로 발광 소자를 배열하는 기판과,
    상기 복수의 발광 소자와 상기 기판을 접속시킨 경화 수지막을 구비하고,
    상기 경화 수지막이, 복수의 개편으로 이루어지고, 상기 개편 간에 상기 기판이 노출된 노출부를 갖는, 표시 장치.
  2. 제 1 항에 있어서,
    상기 개편이, 상기 기판 상에 서브 픽셀 단위로 배열되어 이루어지는, 표시 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 발광 소자로부터의 상기 개편의 비어져 나옴량이 30 ㎛ 미만인, 표시 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 기판이 투명 기판인, 표시 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 발광 소자의 크기가 200 ㎛ 미만인, 표시 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 경화 수지막이, 도전 입자를 함유하고, 상기 도전 입자가 면 방향으로 배열되어 구성되어 있는, 표시 장치.
  7. 기재 상에 형성된 경화성 수지막의 일부를 제거하고, 상기 기재 상에 경화성 수지막으로 이루어지는 복수의 개편을 형성하는 개편 형성 공정과,
    상기 복수의 개편을 기판 상에 첩부하는 첩부 공정과,
    상기 기판에 첩부된 개편 상에, 1 화소를 구성하는 서브 픽셀 단위로 발광 소자를 실장하는 실장 공정을 갖는, 표시 장치의 제조 방법.
  8. 제 7 항에 있어서,
    상기 개편 형성 공정에서는, 상기 기재 상에 상기 개편을 서브 픽셀 단위로 형성하고,
    상기 첩부 공정에서는, 상기 기재 상의 상기 개편을 상기 기판 상에 전사하는, 표시 장치의 제조 방법.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 기판이 투명 기판인, 표시 장치의 제조 방법.
  10. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 첩부 공정 후에 있어서의 상기 복수의 개편이 첩부된 기판의 가시광의 평균 투과율이 20 ％ 이상인, 표시 장치의 제조 방법.
  11. 제 7 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 발광 소자의 크기가 200 ㎛ 미만인, 표시 장치의 제조 방법.
  12. 제 7 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 발광 소자의 면적에 대한 상기 개편의 면적의 비가 0.5 ∼ 5.0 인, 표시 장치의 제조 방법.
  13. 제 7 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 경화성 수지막이, 도전 입자를 함유하고, 상기 도전 입자가 면 방향으로 배열되어 구성되어 있는, 표시 장치의 제조 방법.
  14. 복수의 발광 소자와,
    상기 발광 소자를 배열하는 기판과,
    상기 복수의 발광 소자와 상기 기판을 접속시킨 경화 수지막을 구비하고,
    상기 경화 수지막이, 복수의 개편으로 이루어지고, 상기 개편 간에 상기 기판이 노출된 노출부를 갖는, 발광 장치.
  15. 기재 상에 형성된 경화성 수지막의 일부를 제거하고, 상기 기재 상에 경화성 수지막으로 이루어지는 복수의 개편을 형성하는 개편 형성 공정과,
    상기 복수의 개편을 기판 상에 첩부하는 첩부 공정과,
    상기 기판에 첩부된 개편 상에, 발광 소자를 실장하는 실장 공정을 갖는, 발광 장치의 제조 방법.
  16. 기재와, 상기 기재 상에 형성된 경화성 수지막으로 이루어지는 복수의 개편을 구비하고,
    상기 개편 간의 거리가, 3 ㎛ 이상 3000 ㎛ 이하인, 접착 필름.
  17. 기재 상에 형성된 경화성 수지막의 제거부에 레이저광을 조사하고, 상기 기재 상에 경화성 수지막으로 이루어지는 개편을 형성하는, 접착 필름의 제조 방법.
KR1020237022378A 2021-03-26 2022-03-23 표시 장치의 제조 방법 KR20230110637A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2021-054277 2021-03-26
JP2021054277 2021-03-26
PCT/JP2022/013746 WO2022202945A1 (ja) 2021-03-26 2022-03-23 表示装置の製造方法
JPJP-P-2022-047478 2022-03-23
JP2022047478A JP2022151818A (ja) 2021-03-26 2022-03-23 表示装置の製造方法

Publications (1)

Publication Number Publication Date
KR20230110637A true KR20230110637A (ko) 2023-07-24

Family

ID=83395662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237022378A KR20230110637A (ko) 2021-03-26 2022-03-23 표시 장치의 제조 방법

Country Status (3)

Country Link
KR (1) KR20230110637A (ko)
TW (1) TW202245297A (ko)
WO (1) WO2022202945A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017157724A (ja) 2016-03-02 2017-09-07 デクセリアルズ株式会社 表示装置及びその製造方法、並びに発光装置及びその製造方法
JP2017216321A (ja) 2016-05-31 2017-12-07 デクセリアルズ株式会社 発光装置、及び発光装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
US9941262B2 (en) * 2015-12-07 2018-04-10 Glo Ab Laser lift-off on isolated III-nitride light islands for inter-substrate LED transfer
JP2018155968A (ja) * 2017-03-17 2018-10-04 日亜化学工業株式会社 透光性部材の製造方法及び発光装置の製造方法
US20190181122A1 (en) * 2017-12-13 2019-06-13 Innolux Corporation Electronic device and method of manufacturing the same
US11127720B2 (en) * 2019-01-21 2021-09-21 Nanosys, Inc. Pixel repair method for a direct view display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017157724A (ja) 2016-03-02 2017-09-07 デクセリアルズ株式会社 表示装置及びその製造方法、並びに発光装置及びその製造方法
JP2017216321A (ja) 2016-05-31 2017-12-07 デクセリアルズ株式会社 発光装置、及び発光装置の製造方法

Also Published As

Publication number Publication date
TW202245297A (zh) 2022-11-16
WO2022202945A1 (ja) 2022-09-29

Similar Documents

Publication Publication Date Title
CN112713142B (zh) 发光显示单元及显示装置
US11289633B2 (en) LED array package and manufacturing method thereof
TWI786126B (zh) 發光裝置、其製造方法及顯示模組
JP7462402B2 (ja) 発光ダイオードディスプレイ
TW201406249A (zh) 連接體之製造方法、連接方法
JP2022151816A (ja) 接続フィルム、及び接続構造体の製造方法
KR20230110637A (ko) 표시 장치의 제조 방법
US20240162405A1 (en) Method for manufacturing display device
JP2022151818A (ja) 表示装置の製造方法
KR20200120370A (ko) 디스플레이 장치 및 그의 제조 방법
WO2023157709A1 (ja) 接続構造体の製造方法、及び個片化接着フィルムの転写方法
WO2022202944A1 (ja) 接続フィルム、及び接続構造体の製造方法
WO2024057754A1 (ja) マスク及びマスクの製造方法、並びに表示装置の製造方法及び表示装置
JP7393617B2 (ja) 発光装置、及びその製造方法
WO2024057755A1 (ja) 個片フィルムの製造方法及び個片フィルム、並びに表示装置の製造方法及び表示装置
WO2022239670A1 (ja) 接続構造体の製造方法、及び接続フィルム
JP2023121118A (ja) 接続構造体の製造方法、及び個片化接着フィルムの転写方法
KR20200106701A (ko) Led 어레이 패키지 및 그 제조방법
WO2022202934A1 (ja) 表示装置の製造方法
TW202416524A (zh) 遮罩及遮罩之製造方法、以及顯示裝置之製造方法及顯示裝置
WO2022202987A1 (ja) フィラー配列フィルム
WO2023190055A1 (ja) 接続構造体
TWI820589B (zh) 電子裝置及其製造方法
WO2024024192A1 (ja) 発光装置の製造方法及び黒色転写フィルム
JP2022151822A (ja) フィラー配列フィルム