KR20230101925A - 디스플레이 패널 및 그 제조 방법 - Google Patents

디스플레이 패널 및 그 제조 방법 Download PDF

Info

Publication number
KR20230101925A
KR20230101925A KR1020237020667A KR20237020667A KR20230101925A KR 20230101925 A KR20230101925 A KR 20230101925A KR 1020237020667 A KR1020237020667 A KR 1020237020667A KR 20237020667 A KR20237020667 A KR 20237020667A KR 20230101925 A KR20230101925 A KR 20230101925A
Authority
KR
South Korea
Prior art keywords
electrode
layer
array substrate
contact
electrode contact
Prior art date
Application number
KR1020237020667A
Other languages
English (en)
Inventor
루보 싱
레이 미
젠젠 한
Original Assignee
허페이 비젼녹스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 허페이 비젼녹스 테크놀로지 컴퍼니 리미티드 filed Critical 허페이 비젼녹스 테크놀로지 컴퍼니 리미티드
Publication of KR20230101925A publication Critical patent/KR20230101925A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 출원은 디스플레이 패널 및 그 제조 방법을 제공하며, 디스플레이 기술분야에 관한 것이다. 디스플레이 패널의 제1 전극층은 동일 층에 설치된 전극 접점과 복수의 제1 전극을 포함하고, 인접한 두 개의 제1 전극 사이에 간격이 설치되어 있고, 인접한 제1 전극과 전극 접점 사이에 간격이 설치되어 있고; 어레이 기판 내의 차폐부는 제1 전극과 전극 접점 사이의 간격과 마주하고, 어레이 기판 상에서의 제1 전극과 전극 접점의 정투영과 어레이 기판 상에서의 차폐부의 정투영은 인접하거나 적어도 부분적으로 겹치고; 제2 전극층은 전극 접점과 접촉하고, 제2 전극층은 중공화 영역을 구비하고, 어레이 기판 상에서의 제2 전극층의 정투영은 어레이 기판 상에서의 제1 전극, 전극 접점, 차폐부의 정투영을 커버한다. 중공화 영역은 외계 광선이 통과하도록 제공될 수 있으며, 카메라 모듈의 촬영 효과를 향상시키고, 전극 접점과 복수의 제1 전극이 동일 층에 설치되어, 디스플레이 패널의 제조 난이도를 낮춘다.

Description

디스플레이 패널 및 그 제조 방법
본 출원은 디스플레이 기술분야에 관한 것으로, 특히 디스플레이 패널 및 그 제조 방법에 관한 것이다.
본 출원은 2021년 6월 18일 중국 특허국에 출원한 출원번호가 202110680227.5이고, 출원의 명칭이 "디스플레이 패널 및 그 제조 방법"인 중국 특허 출원의 우선권을 주장하며, 그 모든 내용은 원용을 통해 본 출원에 결합된다.
유기 발광 디스플레이 패널(Organic Light Emitting Diode, 'OLED'로 약칭) 은 자체발광, 빠른 응답, 넓은 시야각 및 플렉서블 기판 상에 제조 가능 등의 다양한 특성을 가지고 있어, 플렉서블 디스플레이 장치와 같은 고성능 디스플레이 분야에 점점 더 많이 사용되고 있다.
디스플레이 패널의 화면 비율을 높이기 위해, 일반적으로 카메라 모듈 등의 기능 소자를 디스플레이 패널의 아래에 설치한다. 일 구현 형태에서, 음극층은 전체층 구조이며, 도선을 통해 음극층을 공통 전위에 연결한다. 이러한 구조의 음극층을 사용하면, 음극층의 제조가 용이하고, 도선의 제조가 간단하며, 디스플레이 패널의 제조 난이도가 보다 낮지만, 음극층의 광투과율이 보다 낮아, 카메라 모듈의 촬영 효과가 떨어진다. 다른 구현 형태에서, 음극층은 복수의 음극을 포함하며, 이러한 구조의 음극층을 사용하면, 음극층의 광투과율이 보다 우수하고, 카메라 모듈의 촬영 효과가 우수하지만, 음극층의 제조 난이도가 보다 높고, 음극층 중 각각의 음극에 모두 도선이 연결되어야 하며, 도선의 제조가 복잡하여, 디스플레이 패널의 제조 난이도가 보다 높다.
상술한 문제를 감안하여, 본 출원의 실시예는 디스플레이 패널 및 그 제조 방법을 제공하여, 카메라 모듈의 촬영 효과를 개선함과 동시에, 디스플레이 패널의 제조 난이도를 낮춘다.
상술한 목적을 구현하기 위하여, 본 출원의 실시예는 아래와 같은 기술방안을 제공한다.
본 출원의 실시예의 제1 측면에 따르면, 적층 설치된 어레이 기판, 제1 전극층, 중간층 및 제2 전극층을 포함하고, 상기 제1 전극층은 동일 층에 설치된 전극 접점과 복수의 제1 전극을 포함하고, 인접한 두 개의 상기 제1 전극 사이에 간격이 설치되어 있으며, 인접한 상기 제1 전극과 상기 전극 접점 사이에 간격이 설치되어 있고; 상기 어레이 기판 내에 차폐부가 설치되어 있고, 상기 차폐부는 상기 제1 전극과 상기 전극 접점 사이의 상기 간격과 마주하며, 상기 어레이 기판 상에서의 상기 제1 전극과 상기 전극 접점의 정투영과 상기 어레이 기판 상에서의 상기 차폐부의 정투영은 인접하거나 적어도 부분적으로 겹치고; 상기 제2 전극층은 상기 전극 접점과 서로 접촉하고, 상기 제2 전극층은 중공화 영역을 구비하며, 상기 어레이 기판 상에서의 상기 제2 전극층의 정투영은 상기 어레이 기판 상에서의 상기 제1 전극, 상기 전극 접점, 및 상기 차폐부의 정투영을 커버하는 디스플레이 패널을 제공한다.
본 출원의 실시예에 따른 디스플레이 패널에서, 제2 전극층에 중공화 영역이 설치되어 있고, 중공화 영역은 외계 광선이 진입하도록 제공될 수 있어, 외계 광선에 대한 제2 전극층의 차폐를 줄이고, 카메라 모듈에 접수되는 외계 광선을 증가시켜, 카메라 모듈의 촬영 효과를 향상시킨다. 동시에, 어레이 기판 중의 차폐부는 제1 전극과 전극 접점 사이의 간격과 마주하며, 어레이 기판 상에서의 제1 전극과 전극 접점의 정투영과 어레이 기판 상에서의 차폐부의 정투영이 인접하거나 적어도 부분적으로 겹쳐, 어레이 기판 상에서의 제1 전극, 전극 접점 및 차폐부의 정투영이 일체로 연결되도록 하고, 어레이 기판 상에서의 제2 전극층의 정투영은 어레이 기판 상에서의 제1 전극, 전극 접점, 및 차폐부의 정투영을 커버하여, 전극 접점 상부에 위치하는 제2 전극층과 제1 전극 상부에 위치하는 제2 전극층이 서로 연통되며, 제2 전극층과 전극 접점이 서로 접촉하도록 하여, 제2 전극층과 전극 접점의 전기적 연결을 구현함으로써, 디스플레이 패널이 정상적으로 발광할 수 있도록 하며, 동시에 제1 전극과 전극 접점이 동일 층에 설치되어, 제1 전극과 연결되는 도선 및 전극 접점과 연결되는 도선이 동일 층에 제조될 수 있도록 하여, 공정을 단순화하며, 이에 따라 디스플레이 패널의 제조 난이도를 낮춘다.
본 출원의 실시예의 제2 측면에 따르면 디스플레이 패널의 제조 방법을 제공하며,
어레이 기판을 제공하되, 상기 어레이 기판 내에 차폐부가 설치되어 있는 단계;
상기 어레이 기판 상에 제1 전극층을 형성하고, 상기 제1 전극층은 동일 층에 설치된 전극 접점과 복수의 제1 전극을 포함하고, 인접한 두 개의 상기 제1 전극 사이에 간격이 설치되어 있으며, 인접한 상기 제1 전극과 상기 전극 접점 사이에 간격이 설치되어 있고, 상기 제1 전극과 상기 전극 접점 사이의 상기 간격은 상기 차폐부와 바로 대응되고, 상기 어레이 기판 상에서의 상기 제1 전극과 상기 전극 접점의 정투영과 상기 어레이 기판 상에서의 상기 차폐부의 정투영은 인접하거나 적어도 부분적으로 겹치는 단계;
중간층을 형성하되, 상기 중간층은 상기 제1 전극층 상에 형성된 화소 한정층을 포함하고, 상기 화소 한정층에 각각의 상기 제1 전극에 대응되는 복수의 제1 개구, 및 상기 전극 접점에 대응되는 제2 개구가 설치되어 있고, 상기 제1 개구 내에 발광 재료가 설치되어 있고, 상기 제2 개구는 적어도 부분 상기 전극 접점을 노출시키는 단계;
상기 중간층 상 및 상기 제2 개구 내에 제2 전극 재료층을 형성하고, 상기 제2 전극 재료층은 상기 전극 접점과 서로 접촉하는 단계;
상기 차폐부, 상기 제1 전극 및 상기 전극 접점을 마스크로 하여, 상기 제2 전극 재료층을 레이저 식각하여 제2 전극층을 형성하고, 상기 제2 전극층은 중공화 영역을 구비하며, 상기 어레이 기판 상에서의 상기 제2 전극층의 정투영은 상기 어레이 기판 상에서의 상기 제1 전극, 상기 전극 접점, 및 상기 차폐부의 정투영을 커버하는 단계를 포함한다.
본 출원의 실시예에 따른 디스플레이 패널의 제조 방법에서, 차폐부, 제1 전극과 전극 접점을 마스크로 하여 제2 전극 재료층을 레이저 식각하여, 중공화 영역을 구비하는 제2 전극층을 형성하며, 제2 전극층의 면적을 줄여, 제2 전극층에 외계 광선이 통과하는 공간이 존재하도록 하고, 카메라 모듈에 접수되는 외계 광선의 량을 증가시켜, 카메라 모듈의 촬영 효과를 향상시킨다. 동시에 제1 전극과 전극 접점이 동일 층에 설치되므로, 제1 전극과 연결되는 도선 및 전극 접점과 연결되는 도선이 동일 층에 제조될 수 있도록 하여, 공정을 단순화하며, 이에 따라 디스플레이 패널의 제조 난이도를 낮춘다.
본 출원은 디스플레이 패널 및 그 제조 방법을 제공하여, 카메라 모듈의 촬영 효과를 개선함과 동시에, 디스플레이 패널의 제조 난이도를 낮춘다.
본 출원의 실시예 또는 종래기술에 따른 기술방안을 더욱 명확하게 설명하기 위하여, 아래에서는 실시예 또는 종래 기술을 설명하기 위해 필요한 첨부 도면을 간략하게 소개한다. 아래에서 설명되는 첨부 도면은 단지 본 출원의 일부 실시예일 뿐, 본 분야에서 통상의 지식을 가진 자가 창조적인 노력을 들이지 않고도 이러한 첨부 도면을 기초로 기타 첨부 도면을 얻어낼 수 있음은 자명하다.
도 1은 본 출원의 실시예에 따른 디스플레이 패널의 구조도이다.
도 2는 본 출원의 실시예에 따른 제1 전극과 전극 접점의 배열 분포 도면이다.
도 3은 본 출원의 실시예에 따른 제1 전극과 전극 접점의 다른 배열 분포 도면이다.
도 4는 본 출원의 실시예에 따른 디스플레이 패널의 제조 방법의 흐름도이다.
도 5는 본 출원의 실시예에 따른 어레이 기판의 구조도이다.
도 6은 본 출원의 실시예에 따른 제1 전극층을 형성한 후의 구조도이다.
도 7은 본 출원의 실시예에 따른 화소 한정층을 형성한 후의 구조도이다.
도 8은 본 출원의 실시예에 따른 중간층을 형성한 후의 구조도이다.
도 9는 본 출원의 실시예에 따른 제2 전극 재료층을 형성한 후의 구조도이다.
도 10은 본 출원의 실시예에 따른 레이저 식각을 나타내는 도면이다.
배경기술에서 언급한 바와 같이, 관련기술에 따른 디스플레이 패널은 카메라 모듈 촬영 효과와 디스플레이 패널의 제조 난이도를 모두 고려하기 어려운 문제점이 존재한다. 발명자는 연구를 거쳐, 이런 문제점은 카메라 모듈이 디스플레이 패널의 아래에 위치하기 때문이라는 것을 발견하였으며, 만약 디스플레이 패널에서 카메라 모듈과 멀리 떨어진 음극층이 전체층 구조인 방안을 사용할 경우, 음극층의 제조가 쉽고, 음극층의 도선도 쉽게 인출할 수 있으며, 디스플레이 패널의 제조 난이도가 보다 낮다. 그러나 해당 방안에서, 음극층의 투광율이 보다 낮고, 그 투광율은 일반적으로 50% 미만으로서, 디스플레이 패널을 통과하는 외계 광선이 보다 적어, 카메라 모듈이 충분한 외계 광선을 접수하지 못하고, 카메라 모듈의 촬영 효과가 보다 낮다.
발명자는 또한, 음극층이 세그먼트 구조인 방안, 즉, 음극층이 복수의 음극을 포함하고, 인접한 두 개의 음극 사이에 간격이 설치된 것을 사용할 경우, 각각의 음극 사이에 간격이 존재하기 때문에, 이러한 간격이 투광 영역을 형성하여, 디스플레이 패널을 통과하는 외계 광선을 증가시킴으로써, 카메라 모듈의 촬영 효과를 개선할 수 있다는 것을 발견하였다. 그러나 해당 방안에서, 디스플레이 패널의 제조 난이도가 보다 높은 바, 주로 아래와 같은 두 가지 측면으로부터 반영된다.
일 측면에서, 복수의 음극은 일반적으로 진공 증착 공정으로 제조되며, 해당 공정에 필요한 고정밀 금속 마스크 플레이트(Fine Metal Mask, 'FMM'로 약칭)의 제조가 어려운 바, 구체적으로, 고정밀 금속 마스크 플레이트의 두께가 일반적으로 20μm이고, 음극의 증착에 필요한 개구 직경도 일반적으로 20μm로서, 고정밀 금속 마스크 플레이트 상에 해당 개구를 제조하는데 있어서 그 난이도가 보다 높고, 실패율이 보다 높으므로, 고정밀 금속 마스크 플레이트의 제조 원가가 높아지고, 디스플레이 패널의 제조 난이도와 제조 원가도 상승한다. 만약 기타 방법으로 음극을 제조하면, 일반적으로 음극과 양극의 정렬이 어려운 문제점이 존재하거나, 발광 재료가 손상되는 문제점이 존재한다.
다른 측면에서, 각각의 음극은 모두 디스플레이 패널의 공통 전위 상에 연결되어, 음극과 양극 사이에 전위차가 발생하도록 함으로써, 음극과 양극 사이에 위치하는 발광 재료가 발광하도록 확보한다. 그러나, 음극과 연결되는 도선은 제조가 복잡하고, 디스플레이 패널의 제조 난이도와 제조 원가도 상승한다.
상술한 기술문제에 대하여, 본 출원의 실시예에 따른 디스플레이 패널에서, 양극층과 음극층 중 하나는 복수의 전극블록을 포함하고, 다른 하나는 중공화 영역(hollowed-out area)이 설치되어 있으며, 중공화 영역은 외계 광선이 진입하도록 제공될 수 있어, 외계 광선에 대한 차폐를 줄이고, 카메라 모듈에 접수되는 외계 광선을 증가시켜, 카메라 모듈의 촬영 효과를 향상시킨다. 동시에, 전체층 구조의 음극층 또는 양극층이 전극 접점을 통해 공통 전위와 서로 연결되고, 전극 접점은 복수의 전극블록을 포함하는 양극층 또는 음극층과 동일 층에 설치되어, 전체층 구조의 음극층 또는 양극층이 연결되는 도선 수량이 보다 적도록 하고, 또한, 음극층 또는 양극층과 연결되는 도선 및 전극 접점과 연결되는 도선을 함께 제조할 수 있으며, 도선의 제조 공정을 단순화하므로, 디스플레이 패널의 제조 난이도를 낮추고 제조 원가를 줄일 수 있다.
본 출원의 실시예의 상술한 목적, 특징 및 이점이 더욱 명확하고 쉽게 이해될 수 있도록, 아래에서는 본 출원의 실시예에 따른 첨부 도면을 결합하여, 본 출원의 실시예에 따른 기술방안을 명확하고 완전하게 설명한다. 설명되는 실시예는 본 출원의 일부 실시예일 뿐, 모든 실시예가 아니라는 점은 자명하다. 본 출원의 실시예를 기반으로, 본 분야의 일반 기술자가 창조적 노동을 거치지 않은 전제 하에 얻어낸 모든 기타 실시예는 모두 본 출원의 보호 범위에 속한다.
도 1을 참조하면, 본 출원의 실시예에 따른 디스플레이 패널은 적층 설치된 어레이 기판(100), 제1 전극층, 중간층(300) 및 제2 전극층(410)을 포함한다. 어레이 기판(100)은 박막 트랜지스터(Thin Film Transistor, 'TFT'로 약칭) 어레이 기판일 수 있다. 어레이 기판(100)은 기판(110), 기판(110) 상에 설치된 절연층(120), 및 절연층(120) 상에 설치된 평탄화층(130)(Planarization Layer, 'PLN'으로 약칭)을 포함한다.
기판(110)은 글라스 기판, 플렉서블 플라스틱 기판 또는 석영 기판일 수 있다. 기판(110)의 표면 상에 제1 방향을 따라 배열된 복수의 게이트 라인, 및 제2 방향을 따라 배열된 복수의 데이터 라인이 설치되어 있고, 게이트 라인과 데이터 라인의 한정 영역은 화소 유닛을 정의하기 위한 것이며, 제1 방향과 제2 방향은 교차된다. 박막 트랜지스터의 게이트 전극은 게이트 라인과 연결되고, 박막 트랜지스터의 소스 전극은 데이터 라인과 연결되고, 각각의 박막 트랜지스터의 드레인 전극은 이에 대응되는 화소 유닛과 전기적으로 연결된다. 디스플레이 과정에서, 박막 트랜지스터는 게이트 라인의 제어 하에, 데이터 라인으로부터 입력되는 데이터 디스플레이 신호를 박막 트랜지스터에 대응되는 화소 유닛으로 제공한다.
절연층(120)은 단일층이거나 다층 구조일 수 있고, 절연층(120) 내에 연결선, 예를 들어 절연층(120)을 관통하는 금속선이 설치되어, 박막 트랜지스터와 화소 유닛 중 제1 전극층(예를 들어 양극층)을 전기적으로 연결한다.
도 1에 도시된 바와 같이, 절연층(120)은 기판(110) 상에 위치하는 게이트 절연(Gate Insulator, 'GI'로 약칭)층(121), 및 게이트 절연층(121) 상에 위치하는 층간 절연(Inter Layer Dielectric, 'ILD'로 약칭)층(122)을 포함한다. 게이트 절연층(121)은 박막 트랜지스터의 소스 전극과 드레인 전극을 피복하고, 게이트 절연층(121) 상에 박막 트랜지스터의 게이트 전극이 설치되어 있다. 게이트 절연층(121)과 층간 절연층(122)은 화학 기상 증착(Chemical Vapor Deposition, 'CVD'로 약칭) 공정으로 제조될 수 있다. 게이트 절연층(121)의 재질은 산화규소를 포함하고, 층간 절연층(122)의 재질은 산화규소(예를 들어 SiO2), 붕소 인 규소 글라스(BPSG), 인 실리케이트 글라스(PSG) 또는 질화규소(예를 들어 Si3N4) 등을 포함한다.
평탄화층(130)은 어레이 기판(100)의 최상층에 위치하며, 평탄화층(130)의 상표면은 평평하여, 평탄화층(130) 상에 보다 평탄한 각 필름층을 형성하기에 편리하다. 평탄화층(130)의 재료는 유기 재료일 수 있고, 평탄화층(130)은 코팅 또는 스퍼터링 공정을 통해 제조할 수 있다.
계속하여 도 1을 참조하면, 어레이 기판(100) 내에 차폐부(140)가 더 설치되어 있다. 일부 가능한 예시에서, 차폐부(140)는 절연층(120) 상에 설치되고, 평탄화층(130)은 절연층(120)과 절연층(120) 상에 설치된 차폐부(140)를 피복한다.
차폐부(140)는 비투광 재료층이며, 즉, 차폐부(140)는 광이 투과되지 않는다. 예시적으로, 차폐부(140)의 재질은 금속(예를 들어, 은)이거나, 또는 차폐부(140)는 흑색 재료층이며, 예를 들어 카본블랙을 포함하는 수지층이다. 차폐부(140)는 별도로 설치된 구조일 수 있고, 어레이 기판(100) 내의 금속선일 수도 있으며, 즉, 어레이 기판(100) 내의 금속선은 차폐부(140)가 된다.
본 출원의 실시예에서, 제1 전극층은 양극층일 수 있고, 제2 전극층(410)은 음극층일 수 있으며; 또는, 제1 전극층은 음극층일 수 있고, 제2 전극층(410)은 양극층일 수 있으며, 아래에서는 제1 전극층이 양극층이고, 제2 전극층(410)이 음극층인 예를 들어 설명한다.
본 출원의 실시예에 따른 제1 전극층은 제1 전극(210)과 전극 접점(220)을 포함하고, 제1 전극(210)은 바로 양극이고, 제1 전극(210)과 전극 접점(220)이 동일 층에 설치되어, 제1 전극(210)과 전극 접점(220)의 동시 제조에 유리하다. 제1 전극(210)은 복수로 설치되어 있을 수 있고, 인접한 두 개의 제1 전극(210) 사이에 간격이 설치되어 있고, 인접한 전극 접점(220)과 제1 전극(210) 사이에 간격(240)이 설치되어 있어, 전극 접점(220)과 제1 전극(210) 사이에 도통되는 것을 방지한다.
제1 전극(210)과 전극 접점(220) 사이의 간격은 차폐부(140)와 바로 마주하며, 어레이 기판(100) 상에서의 제1 전극(210)과 전극 접점(220)의 정투영이 어레이 기판(100) 상에서의 차폐부(140)의 정투영과 인접하거나 적어도 부분적으로 겹친다. 어레이 기판(100) 상에서의 제1 전극(210), 전극 접점(220)과 차폐부(140)의 정투영이 하나로 연결된다는 것을 이해할 수 있다.
제1 전극(210)과 전극 접점(220)의 구조와 재질은 동일할 수 있으며, 제1 전극(210)과 전극 접점(220)이 동시에 제조될 수 있도록 추가적으로 확보하고, 디스플레이 패널의 제조 난이도를 낮추고, 디스플레이 패널의 제조 효율을 향상시킨다. 제1 전극(210)과 전극 접점(220)은 모두 비투광 재료층이며, 예시적으로, 제1 전극(210)과 전극 접점(220)은, 예를 들어 은층과 같은 금속층일 수 있고; 예를 들어 ITO - Ag-ITO층(산화인듐주석-은-산화인듐주석층)과 같은 금속-투명 재료의 적층일 수도 있다.
상술한 실시예의 기초 상에서, 본 출원의 일부 실시예에서, 도 1과 도 2를 참조하면, 각각의 제1 전극(210) 옆에 대응되게 하나의 전극 접점(220)이 설치되어 있고, 즉, 제1 전극(210)의 수량과 전극 접점(220)의 수량이 동일하고, 복수의 제1 전극(210)과 복수의 전극 접점(220)이 일일이 대응된다. 각각의 제1 전극(210)과 서로 대응되는 전극 접점(220) 사이의 간격(240)은 하나의 차폐부(140)와 바로 대응된다.
도 2에 도시된 바와 같이, 제1 전극(210)의 가장자리에 오목부가 설치되어 있을 수 있고, 전극 접점(220)의 적어도 부분 영역은 오목부 내에 위치하여, 제1 전극(210)과 전극 접점(220)이 차지하는 공간을 줄인다. 예시적으로, 어레이 기판(100)이 위치하는 평면에 평행되는 방향 상에서, 오목부의 단면 형상은 모두 원호형이고, 전극 접점(220)의 단면 형상은 원형이며, 오목부의 곡률과 전극 접점(220)의 곡률이 동일하여, 제1 전극(210)과 전극 접점(220) 사이에 서로 매칭되도록 한다. 예를 들어, 제1 전극(210)과 전극 접점(220) 사이의 간격(240)은 동일 거리이다. 물론, 오목부의 단면 형상과 전극 접점(220)의 단면 형상은 한정되지 않으며, 예를 들어 오목부의 단면 형상이 꺽인선 형상이고, 전극 접점(220)의 단면 형상이 삼각형이거나 사각형으로서, 오목부의 단면 형상과 전극 접점(220)의 단면 형상이 서로 매칭된다.
상술한 실시예의 기초 상에서, 본 출원의 다른 일부 실시예에서, 상기 제1 전극층은 복수의 전극유닛을 포함하고, 각각의 전극유닛은 하나의 전극 접점(220), 및 해당 전극 접점(220)과 인접한 적어도 두 개의 제1 전극(210)을 포함하여, 전극 접점(220)의 수량을 줄임으로써, 제1 전극층의 제조 난이도를 낮춘다.
각각의 전극유닛 중의 제1 전극(210) 수량은 동일할 수 있고, 다를 수도 있다. 예를 들어, 일부 전극유닛은 두 개의 제1 전극(210)을 포함하고, 다른 일부 전극유닛은 세 개의 제1 전극(210)을 포함하거나; 또는, 각각의 전극유닛은 모두 두 개의 제1 전극(210)을 포함한다. 예시적으로, 도 3에 도시된 바와 같이, 각각의 전극유닛은 세 개의 제1 전극(210)과 하나의 전극 접점(220)을 포함하고, 세 개의 제1 전극(210)의 중심은 각각 가상 삼각형(도 3 중 점선으로 표시)의 세 개의 꼭지점에 위치하고, 전극 접점(220)은 해당 가상 삼각형의 내부에 위치한다.
각각의 전극유닛에서, 전극 접점(220)과 각각의 제1 전극(210) 사이의 간격(240) 각각은 하나의 차폐부(140)와 바로 대응되고, 즉, 차폐부(140)의 수량은 해당 전극유닛 중 제1 전극(210)의 수량과 동일하다. 예를 들어, 전극 접점(220)의 가장자리와 각각의 제1 전극(210)의 가장자리의 거리가 동일하고, 각각의 차폐부(140)는 제1 전극(210)으로부터 전극 접점(220)까지의 방향에 따른 폭이 동일하고, 전극 접점(220)과 제1 전극(210) 사이의 간격(240)과 바로 대응되는 각각의 차폐부(140)는 동일하다.
다른 일부 실시형태에서, 각각의 전극유닛 중의 전극 접점(220)과 제1 전극(210) 사이의 간격(240)은 하나의 차폐부(140)와 바로 대응되고, 즉, 어레이 기판(100) 상에서의 전극 접점(220)의 정투영이 어레이 기판(100) 상에서의 차폐부(140)의 정투영의 내부에 위치하고, 어레이 기판(100) 상에서의 제1 전극(210)의 정투영과 어레이 기판(100) 상에서의 차폐부(140)의 정투영이 인접하거나 적어도 부분적으로 겹친다.
설명하여야 할 점은, 도 1에 도시된 바와 같이, 제1 전극(210)의 하부에 제1 도선(250)이 설치되어 있고, 제1 도선(250)은 제1 전극(210)과 어레이 기판(100) 사이에 위치하고, 제1 도선(250)은 제1 전극(210)을 구동 전위에 전기적으로 연결한다. 전극 접점(220)의 하부에 제2 도선(230)이 설치되어 있고, 제2 도선(230)은 전극 접점(220)과 어레이 기판(100) 사이에 위치하고, 제2 도선(230)은 전극 접점(220)을 공통 전위에 전기적으로 연결한다. 제1 도선(250)과 제2 도선(230)은 동일 층에 설치되어, 제1 도선(250)과 제2 도선(230)이 동시에 제조되도록 하고, 디스플레이 패널의 제조 단계를 단순화할 수 있다.
계속하여 도 1을 참조하면, 본 출원의 실시예에 따른 중간층(300)은 화소 한정층(310)(Pixel Define Layer, 'PDL'로 약칭)을 포함하고, 화소 한정층(310)은 제1 전극층 상에 설치되고, 화소 한정층(310)은 산화규소층, 질화규소층 또는 투명수지층일 수 있고, 화소 한정층(310)은 플라즈마 화학 기상 증착(Plasma Chemical Vapor Deposition, PCVD)법, 잉크젯 프린팅 또는 스핀 코팅(Spin Coating) 등의 공정으로 제조될 수 있다.
화소 한정층(310)에 복수의 제1 개구와 제2 개구(311)가 설치되어 있고, 복수의 제1 개구는 복수의 제1 전극(210)과 일일이 대응되고, 제2 개구(311)는 전극 접점(220)과 서로 대응된다. 전극 접점(220)이 복수로 설치되어 있을 때, 제2 개구(311)도 복수로 설치되어 있고, 복수의 제2 개구(311)와 복수의 전극 접점(220)이 일일이 대응된다. 제1 개구과 제2 개구(311)는 화소 한정층(310)을 관통하고, 제1 개구 내에 제1 전극(210)이 노출되고, 제2 개구(311)는 적어도 부분 전극 접점(220)을 노출시키고, 예를 들어, 제2 개구(311)는 전극 접점(220)의 중심 영역을 노출시킨다.
제1 전극층 상에서의 제1 개구의 정투영이 제1 전극(210)에 위치하며, 제1 전극층 상에서의 제1 개구의 정투영의 가장자리와 대응되는 제1 전극(210)의 가장자리의 거리가 2μm보다 크다. 이렇게 구성함으로써, 화소 한정층(310)이 제1 전극(210)의 가장자리를 폐쇄하여, 제1 전극(210)의 가장자리의 버(burr) 등의 구조가 제1 개구 내의 발광 재료(320)의 정상적인 동작에 영향을 미치는 것을 방지할 수 있다. 제1 전극층에서의 제2 개구(311)의 정투영이 전극 접점(220)의 내부에 위치하거나 전극 접점(220)과 겹친다.
발광 재료(320)는 적색 발광 재료 R, 녹색 발광 재료 G 및 청색 발광 재료 B를 포함하여, 서로 다른 색상의 광을 발광할 수 있다. 각각의 전극유닛이 세 개의 제1 전극(210)과 하나의 전극 접점(220)을 포함할 때, 일부 가능한 예시에서, 도 3에 도시된 바와 같이, 이 세 개의 제1 전극(210) 각각에 대응되는 제1 개구 내에 설치된 발광 재료의 색상도 다르며, 즉, 이 세 개의 제1 전극(210) 중 하나의 제1 전극(210)과 서로 대응되는 제1 개구 내에 적색 발광 재료 R이 설치되고, 이 세 개의 제1 전극(210) 중 다른 하나의 제1 전극(210)과 서로 대응되는 제1 개구 내에 녹색 발광 재료 G가 설치되고, 이 세 개의 제1 전극(210) 중 마지막 하나의 제1 전극(210)과 서로 대응되는 제1 개구 내에 청색 발광 재료 B가 설치된다. 세 개의 제1 전극(210)이 하나의 전극 접점(220)을 공통으로 사용함으로써, 전극 접점(220)의 수량을 줄인다. 이 세 개의 제1 전극(210)의 중심은 각각 가상 삼각형의 세 개의 꼭지점에 위치하고, 전극 접점(220)은 해당 가상 삼각형 내에 위치하며, 전극 접점(220)의 중심 영역은 제2 개구(311)에 노출되고, 제2 개구(311)의 중심은 가상 삼각형의 중심에 위치한다.
다른 일부 가능한 예시에서, 도 1에 도시된 바와 같이, 화소 한정층(310) 상에 제1 공통층(321)이 더 설치되어 있을 수 있고, 제1 공통층(321)은 정공 주입층(Hole Injection Layer, 'HIL'로 약칭) 및/또는 정공 수송층(Hole Transport Layer, 'HTL'로 약칭)을 포함한다. 제1 개구 내에 위치하는 제1 공통층(321) 상에 발광 재료(미도시)가 설치되어 있고, 제1 공통층(321)과 발광 재료 상에 제2 공통층(미도시)이 설치되어 있고, 제2 공통층은 전자 주입층(Electron Injection Layer, 'EIL'로 약칭) 및/또는 전자 수송층(Electron Transport Layer, 'ETL'로 약칭)을 포함한다.
화소 한정층(310) 상에 제1 공통층(321)과 제2 공통층이 설치되어 있을 때, 제2 개구(311)는 제1 공통층(321) 및 제2 공통층으로 연장되고, 즉, 제2 개구(311)는 제1 공통층(321)과 제2 공통층을 관통하여, 전극 접점(220)이 노출되도록 함으로써, 제2 전극층(410)이 전극 접점(220)과 서로 접촉할 수 있도록 하여, 제2 전극층(410)과 전극 접점(220)의 전기적 연결을 구현한다. 제1 공통층(321), 제2 공통층 및 화소 한정층(310)에 위치하는 제2 개구(311)의 형상은 계단형 관통홀일 수 있고, 직관통홀일 수도 있다. 제1 개구 내에 위치하는 제1 전극층, 제1 공통층(321), 발광 재료, 제2 공통층 및 제2 전극층(410)은 화소 유닛을 이룬다.
계속하여 도 1을 참조하면, 제2 전극층(410)(즉, 음극층)은 전극 접점(220)과 서로 접촉하고, 제2 전극층(410)은 전극 접점(220) 및 제2 도선(230)을 통해 공통 전위 상에 연결된다. 제2 전극층(410)은 중공화 영역을 구비하고, 중공화 영역은 제2 전극층(410)을 관통하여, 제2 전극층(410)의 면적을 줄여, 외계 광선이 제2 전극층(410)을 통과하도록 함으로써, 외계 광선의 진입량을 증가시키고, 이에 따라 카메라 모듈의 촬영 효과를 향상시킨다. 예시적으로, 중공화 영역은 제1 전극(210) 사이의 간격과 바로 마주하며, 중공화 영역과 바로 마주하는 간격에는 전극 접점(220)이 설치되어 있지 않은 바, 즉, 중공화 영역은 제1 전극(210) 및 전극 접점(220) 모두와 바로 마주하지 않음으로써, 전극 접점(220)이 바로 마주하는 제2 전극층(410)과 제1 전극(210)이 바로 마주하는 제2 전극층(410)이 연통되도록 한다.
어레이 기판(100) 상에서의 제2 전극층(410)의 정투영이 어레이 기판(100) 상에서의 제1 전극(210), 전극 접점(220), 및 차폐부(140)의 정투영을 커버하고, 즉, 제1 전극(210) 상부에 위치하는 제2 전극층(410)과 전극 접점(220) 상에 위치하는 제2 전극층(410)이 서로 연통된다. 제1 전극(210)의 정투영 범위 내의 제2 전극층(410)은 전극 접점(220)을 통해 공통 전위에 연결되어, 디스플레이 패널이 정상적으로 동작할 수 있도록 확보할 수 있다.
예시적으로, 어레이 기판(100) 상에서의 제2 전극층(410)의 정투영과 어레이 기판(100) 상에서의 제1 전극(210), 전극 접점(220), 및 차폐부(140)의 정투영이 서로 겹쳐, 제2 전극층(410)의 면적을 더욱 감소시킴으로써, 외계 광선의 진입량을 증가시킨다.
일부 가능한 예시에서, 도 3에 도시된 바와 같이, 제2 전극층(410)은 복수의 제2 전극을 포함하고, 제2 전극은 바로 음극이고, 각각의 음극은 하나의 전극유닛 중의 제1 전극(210) 및 전극 접점(220)과 서로 대응된다. 하나의 전극유닛 중의 제1 전극(210) 및 전극 접점(220)과 서로 마주하는 음극은 일체형 구조이고, 즉, 하나의 전극유닛에 대응되는 적어도 두 개의 화소 유닛이 하나의 음극을 공통으로 사용하고, 음극이 전극 접점(220)과 서로 접촉하여, 전극 접점(220)의 수량을 줄인다.
제2 전극층(410)의 재질은 금속, 예를 들어 은, 마그네슘 은 합금, 알루미늄 중 하나 또는 복수를 포함할 수 있다. 제2 전극층(410)은 제1 전극(210), 전극 접점(220) 및 차폐부(140)를 마스크로 하여, 레이저 식각으로 형성할 수 있다. 식각 시, 레이저가 제2 전극층(410)에 포커싱되어, 기타 필름층을 손상시키는 것을 방지한다. 한편, 레이저의 파장은 특정값으로서, 제2 전극층(410)이 해당 파장의 레이저에 대한 흡수율이 보다 높고, 기타 필름층은 해당 파장의 레이저에 대한 흡수율이 보다 낮도록 하여, 기타 필름층을 손상하는 것을 추가적으로 방지한다.
본 출원의 실시예에 따른 디스플레이 패널에서, 제2 전극층(410)에 중공화 영역이 설치되어 있고, 중공화 영역은 외계 광선이 진입하도록 제공될 수 있어, 외계 광선에 대한 제2 전극층(410)의 차폐를 줄이고, 카메라 모듈에 접수되는 외계 광선을 증가시켜, 카메라 모듈의 촬영 효과를 향상시킨다. 동시에, 어레이 기판(100) 중의 차폐부(140)는 제1 전극(210)과 전극 접점(220) 사이의 간격과 마주하며, 어레이 기판(100) 상에서의 제1 전극(210)과 전극 접점(220)의 정투영과 어레이 기판(100) 상에서의 차폐부(140)의 정투영은 인접하거나 적어도 부분적으로 겹쳐, 어레이 기판(100) 상에서의 제1 전극(210), 전극 접점(220) 및 차폐부(140)의 정투영이 일체로 연결되고, 어레이 기판(100) 상에서의 제2 전극층(410)의 정투영이 어레이 기판(100) 상에서의 제1 전극(210), 전극 접점(220) 및 차폐부(140)의 정투영을 커버하도록 함으로써, 전극 접점(220) 상부에 위치하는 제2 전극층(410)과 제1 전극(210) 상부에 위치하는 제2 전극층(410)이 서로 연통되며, 제2 전극층(410)과 전극 접점(220)이 서로 접촉하도록 하여, 제2 전극층(410)과 전극 접점(220)의 전기적 연결을 구현하며, 이에 따라 디스플레이 패널이 정상적으로 발광하도록 할 수 있다. 동시에, 제1 전극(210)과 전극 접점(220)이 동일 층에 설치되어, 제1 전극(210)과 연결되는 도선 및 전극 접점(220)과 연결되는 도선이 동일 층에 제조되도록 함으로써, 공정을 단순화하며, 이에 따라 디스플레이 패널의 제조 난이도를 낮춘다.
본 출원의 실시예는 디스플레이 패널의 제조 방법을 더 제공하며, 도 4에 도시된 바와 같이, 해당 디스플레이 패널의 제조 방법은 아래의 단계들을 포함한다.
단계(S101), 어레이 기판을 제공하며, 어레이 기판 내에 차폐부가 설치되어 있다.
도 5를 참조하면, 어레이 기판(100)은 TFT 어레이 기판일 수 있고, 해당 어레이 기판(100)은 기판(110), 기판(110) 상에 설치된 절연층(120), 및 절연층(120) 상에 설치된 평탄화층(130)을 포함한다.
기판(110)의 표면 상에 제1 방향을 따라 배열된 복수의 게이트 라인, 및 제2 방향을 따라 배열된 복수의 데이터 라인이 설치되어 있고, 게이트 라인과 데이터 라인의 한정 영역은 화소 유닛을 정의하기 위한 것이며, 제1 방향과 제2 방향은 교차된다. 박막 트랜지스터의 게이트 전극은 게이트 라인과 연결되고, 박막 트랜지스터의 소스 전극은 데이터 라인과 연결되고, 각각의 박막 트랜지스터의 드레인 전극은 이에 대응되는 화소 유닛과 전기적으로 연결되고; 디스플레이 과정에서, 박막 트랜지스터는 게이트 라인의 제어 하에, 데이터 라인으로부터 입력되는 데이터 디스플레이 신호를 박막 트랜지스터에 대응되는 화소 유닛으로 제공한다.
절연층(120)은 단일층이거나 다층 구조일 수 있고, 절연층(120) 내에 연결선, 예를 들어 절연층(120)을 관통하는 금속선이 설치되어, 박막 트랜지스터와 제1 전극층을 전기적으로 연결한다. 예시적으로, 절연층(120)은 기판(110) 상에 위치하는 게이트 절연층(121), 및 게이트 절연층(121) 상에 위치하는 층간 절연층(122)을 포함한다. 게이트 절연층(121)은 박막 트랜지스터의 소스 전극과 드레인 전극을 피복하고, 게이트 절연층(121) 상에 박막 트랜지스터의 게이트 전극이 설치되어 있다.
평탄화층(130)은 일반적으로 어레이 기판(100)의 최상층에 위치하며, 평탄화층(130)의 상표면은 평평하여, 평탄화층(130) 상에 보다 평탄한 각 필름층을 형성하기에 편리하다. 평탄화층(130)의 재료는 유기 재료일 수 있고, 평탄화층(130)은 코팅 또는 스퍼터링 공정을 통해 제조할 수 있다.
어레이 기판(100) 내에 차폐부(140)가 더 설치되어 있다. 차폐부(140)는 절연층(120) 상에 설치될 수 있고, 평탄화층(130)은 절연층(120)과 절연층(120) 상에 설치된 차폐부(140)를 피복한다. 차폐부(140)는 비투광 재료층이며, 즉, 차폐부(140)는 광이 투과되지 않는다. 예시적으로, 차폐부(140)의 재질은 금속(예를 들어, 은)이거나, 또는 차폐부(140)는 흑색 재료층이며, 예를 들어 카본블랙을 포함하는 수지층이다. 차폐부(140)는 별도로 설치된 구조일 수 있고, 어레이 기판(100) 내의 금속선일 수도 있으며, 즉, 어레이 기판(100) 내의 금속선은 차폐부(140)가 된다.
단계(S102), 어레이 기판 상에 제1 전극층을 형성하고, 제1 전극층은 동일 층에 설치된 전극 접점(220)과 복수의 제1 전극(210)을 포함하고, 인접한 두 개의 제1 전극(210) 사이에 간격이 설치되어 있으며, 인접한 제1 전극(210)과 전극 접점(220) 사이에 간격이 설치되어 있고, 제1 전극(210)과 전극 접점(220) 사이의 간격은 차폐부(140)와 바로 대응되고, 어레이 기판 상에서의 제1 전극(210)과 전극 접점(220)의 정투영과 어레이 기판 상에서의 차폐부(140)의 정투영은 인접하거나 적어도 부분적으로 겹친다.
도 6을 참조하면, 예시적으로, 어레이 기판(100) 상에 제1 전극재료를 증착하고, 레이저 식각 등의 공정을 통해 제1 전극재료를 식각하여, 동시에 복수의 제1 전극(210)과 전극 접점(220)을 형성한다. 제1 전극재료는 비투광 재료이고, 제1 전극재료는 예를 들어 은과 같은 금속일 수 있고; 예를 들어 ITO - Ag - ITO의 적층 레이어와 같은 금속 - 투명재료의 적층 레이어일 수도 있다.
도 6에 도시된 바와 같이, 제1 전극(210)(예를 들어 양극)은 복수일 수 있고, 인접한 두 개의 제1 전극(210) 사이에 간격이 설치되어 있고, 인접한 전극 접점(220)과 제1 전극(210) 사이에 간격이 설치되어 있으며, 해당 간격(도 6 중 점선으로 표시된 공간)은 차폐부(140)와 바로 대응된다. 어레이 기판(100) 상에서의 제1 전극(210)과 전극 접점(220)의 정투영과 어레이 기판(100) 상에서의 차폐부(140)의 정투영은 인접하거나 적어도 부분적으로 겹치고, 즉, 어레이 기판(100) 상에서의 제1 전극(210), 전극 접점(220) 및 차폐부(140)의 정투영이 일체로 연결된다.
본 출원의 일부 실시예에서, 도 2에 도시된 바와 같이, 각각의 제1 전극(210) 옆에 대응되게 하나의 전극 접점(220)이 설치되어 있으며, 각각의 제1 전극(210)과 대응되는 전극 접점(220) 사이의 간격은 하나의 차폐부(140)와 바로 대응된다. 제1 전극(210)의 가장자리에 오목부가 설치되어 있을 수 있고, 전극 접점(220)의 적어도 부분 영역은 오목부 내에 위치하여, 제1 전극(210)과 전극 접점(220)이 차지하는 공간을 줄인다.
본 출원의 다른 일부 실시예에서, 제1 전극층은 복수의 전극유닛을 포함하고, 각각의 전극유닛은 인접한 적어도 두 개의 제1 전극(210) 및 이러한 제1 전극(210) 사이에 위치하는 하나의 전극 접점(220)을 포함하여, 전극 접점(220)의 수량을 줄이고, 제1 전극층의 제조 난이도를 낮춘다. 예시적으로, 도 3에 도시된 바와 같이, 각각의 전극유닛은 세 개의 제1 전극(210)과 하나의 전극 접점(220)을 포함하고, 세 개의 제1 전극(210)의 중심은 각각 가상 삼각형의 세 개의 꼭지점에 위치하고, 전극 접점(220)은 해당 가상 삼각형의 내부에 위치한다. 각각의 전극유닛에서, 전극 접점(220)과 각각의 제1 전극(210) 사이의 간격은 각각 하나의 차폐부(140)와 바로 대응되고, 즉, 차폐부(140)의 수량은 해당 전극유닛 중 제1 전극(210)의 수량과 동일하다.
설명하여야 할 점은, 도 6에 도시된 바와 같이, 제1 전극(210)의 하부에 제1 도선(250)이 설치되어 있고, 제1 도선(250)은 제1 전극(210)과 어레이 기판(100) 사이에 위치하고, 제1 도선(250)은 제1 전극(210)을 구동 전위에 전기적으로 연결한다. 전극 접점(220)의 하부에 제2 도선(230)이 설치되어 있고, 제2 도선(230)은 전극 접점(220)과 어레이 기판(100) 사이에 위치하고, 제2 도선(230)은 전극 접점(220)을 공통 전위에 전기적으로 연결한다. 제1 도선(250)과 제2 도선(230)은 동일 층에 설치되어, 제1 도선(250)과 제2 도선(230)이 동시에 제조되도록 하고, 디스플레이 패널의 제조 단계를 단순화할 수 있다.
단계(S103), 중간층을 형성하되, 중간층은 제1 전극층 상에 형성된 화소 한정층을 포함하고, 화소 한정층에 각각의 제1 전극(210)에 대응되는 복수의 제1 개구, 및 전극 접점(220)에 대응되는 제2 개구가 설치되어 있고, 제1 개구 내에 발광 재료가 설치되어 있고, 제2 개구는 적어도 부분 전극 접점(220)을 노출시킨다.
도 7을 참조하면, 플라즈마 화학 기상 증착법, 응크젯 프린팅 또는 스핀 코팅 등의 공정을 통해 제1 전극층 상에 화소 한정 재료층을 형성하고, 다음 화소 한정 재료층에 대해 패터닝 공정을 수행하여 화소 한정 재료층을 관통하는 제1 개구(312)와 제2 개구(311)를 형성하고, 제1 개구(312)와 제2 개구(311)를 구비하는 화소 한정 재료층은 화소 한정층(310)을 형성한다.
여기서, 제1 개구(312)의 수량은 복수이고, 복수의 제1 개구(312)는 복수의 제1 전극(210)과 일일이 대응되며, 제1 개구(312) 내에 제1 전극(210)이 노출되고, 제2 개구(311)는 전극 접점(220)과 서로 대응되며, 제2 개구(311)는 적어도 부분 전극 접점(220)을 노출시킨다. 전극 접점(220)이 복수로 설치되어 있을 때, 제2 개구(311)도 복수로 설치되어 있으며, 복수의 제2 개구(311)는 복수의 전극 접점(220)과 일일이 대응된다. 제1 전극층 상에서의 제1 개구(312)의 정투영이 제1 전극(210)에 위치하며, 제1 전극층 상에서의 제1 개구(312)의 정투영의 가장자리와 대응되는 제1 전극(210)의 가장자리의 거리는 2μm보다 크다. 제1 전극층에서의 제2 개구(311)의 정투영이 전극 접점(220)의 내부에 위치하거나 전극 접점(220)과 서로 겹친다.
본 출원의 일부 가능한 예시에서, 도 8을 참조하면, 화소 한정층(310)을 형성한 후, 화소 한정층(310), 제1 개구(312) 및 제2 개구(311) 내에 제1 공통층(321)을 형성하고, 제1 공통층(321)은 정공 주입층 및/또는 정공 수송층을 포함하고; 다음 제1 개구(312) 내에 위치하는 제1 공통층(321) 상에 발광 재료를 증착하고; 제1 공통층(321)과 발광 재료 상에 제2 공통층을 형성하고, 제2 공통층은 전자 주입층 및/또는 전자 수송층을 포함하고; 레이저 식각으로 제2 개구(311) 내에 위치하는 적어도 부분 제1 공통층(321)과 제2 공통층을 제거하여, 전극 접점(220)을 노출시킨다.
설명하여야 할 점은, 각각의 전극유닛이 세 개의 제1 전극(210)과 하나의 전극 접점(220)을 포함할 때, 도 3에 도시된 바와 같이, 이 세 개의 제1 전극(210)과 서로 대응되는 제1 개구(312)는 각각 적색 발광 재료 R, 녹색 발광 재료 G 및 청색 발광 재료 B에 대응되며, 이 세 개의 제1 전극(210)의 중심은 각각 가상 삼각형의 세 개의 꼭지점에 위치하고, 제2 개구(311)의 중심은 해당 가상 삼각형의 중심에 위치한다.
단계(S104), 중간층 상과 제2 개구(311) 내에 제2 전극 재료층을 형성하고, 제2 전극 재료층은 전극 접점(220)과 서로 접촉한다.
예시적으로, 제2 공통층 상 및 제2 개구(311) 내에 제2 전극 재료층(420)을 형성하고, 도 9에 도시된 바와 같이, 제2 전극 재료층(420)은 전체층 구조이다. 제2 전극 재료층(420)은 제2 공통층을 피복하며, 전극 접점(220)과 서로 접촉하여, 제2 전극 재료층(420)과 전극 접점(220)이 전기적으로 연결되도록 한다. 제2 전극 재료층(420)의 재질은 금속일 수 있고, 예를 들어 은, 마그네슘 은 합금, 알루미늄 중의 하나 또는 복수이다.
단계(S105), 차폐부(140), 제1 전극(210) 및 전극 접점(220)을 마스크로 하여, 제2 전극 재료층을 레이저 식각하여 제2 전극층(410)을 형성하고, 제2 전극층(410)은 중공화 영역을 구비하며, 어레이 기판 상에서의 제2 전극층(410)의 정투영은 어레이 기판 상에서의 제1 전극(210), 전극 접점(220), 및 차폐부(140)의 정투영을 커버한다.
도 10을 참조하면, 차폐부(140), 제1 전극(210) 및 전극 접점(220)을 마스크로 하여, 제2 전극 재료층(420)을 레이저 식각하여, 차폐부(140), 제1 전극(210) 및 전극 접점(220)에 의해 차폐되지 않은 제2 전극 재료층(420)을 제거하고, 남은 제2 전극 재료층(420)은 제2 전극층(410)을 형성하고, 제2 전극층(410)은 중공화 영역을 구비한다.
이해할 수 있는 점은, 어레이 기판(100) 상에서의 제2 전극층(410)의 정투영은 어레이 기판(100) 상에서의 제1 전극(210), 전극 접점(220), 및 차폐부(140)의 정투영을 커버하고, 각각의 전극유닛 중의 제2 전극층(410)은 하나의 전체이다. 제2 전극층(410)의 중공화 영역은 제1 전극(210) 사이의 간격과 바로 마주하며, 중공화 영역과 바로 마주하는 간격에는 전극 접점(220)이 설치되지 않음으로써, 전극 접점(220)이 바로 마주하는 제2 전극층(410)과 제1 전극(210)이 바로 마주하는 제2 전극층(410)이 연통되도록 확보한다.
도 10에 도시된 바와 같이, 제2 전극 재료층(420)을 레이저 식각할 때, 레이저는 어레이 기판(100)의 하부에 위치하고, 즉, 레이저는 아래로부터 위로 조사하고, 레이저를 제2 전극 재료층(420)에 포커싱함으로써, 기타 필름층이 손상되는 것을 방지할 수 있다. 한편, 레이저의 파장은 특정값으로 설정될 수 있고, 제2 전극 재료층(420)은 해당 파장의 레이저에 대한 흡수율이 보다 높고, 기타 필름층은 해당 파장의 레이저에 대한 흡수율이 보다 낮아, 기타 필름층의 손상을 추가적으로 방지한다.
설명하여야 할 점은, 본 출원의 실시예에 따른 차폐부(140)는 어레이 기판(100)에 설치되고, 다른 일부 가능한 실시예에서, 차폐부(140)는 제1 전극층과 제2 전극층(410) 사이에 위치하는 지지패드(SPC)일 수도 있고, 해당 지지패드는 광이 투과되지 않는다. 이러한 구성에 의해, 디스플레이 패널 자체가 가진 구조를 이용하며, 별도로 차폐부(140)를 제조할 필요가 없다.
본 출원의 실시예에 따른 디스플레이 패널의 제조 방법에서, 차폐부(140), 제1 전극(210)과 전극 접점(220)를 마스크로 하여 제2 전극 재료층(420)을 레이저 식각하여, 중공화부를 구비하는 제2 전극층(410)을 형성함으로써, 제2 전극층(410)의 면적을 감소시켜, 제2 전극층(410)에 외계 광선이 통과하는 공간이 존재하도록 하고, 카메라 모듈에 수신되는 외계 광선을 증가시켜, 카메라 모듈의 촬영 효과를 향상시킨다. 동시에, 복수의 제1 전극(210)과 전극 접점(220)이 동일 층에 설치되어, 제1 전극(210)과 연결되는 도선 및 전극 접점(220)과 연결되는 도선이 동일 층에 제조될 수 있도록 하여, 공정을 단순화하고, 이에 따라 디스플레이 패널의 제조 난이도를 낮춘다.
마지막으로 설명하여야 할 점은, 상술한 각각의 실시예는 본 출원의 기술방안을 설명하기 위한 것일 뿐, 이에 대해 제한하는 것은 아니며; 비록 상술한 각각의 실시예를 참조하여 본 출원에 대해 상세하게 설명하였지만, 본 분야의 일반 기술자는 여전히 상술한 각각의 실시예에 기재된 기술방안에 대해 수정하거나, 그 중 일부 또는 전부 기술특징에 대해 동등한 치환을 가할 수 있다는 것을 이해하여야 하며; 이러한 수정 또는 치환에 의해, 상응한 기술방안의 본질이 본 출원의 각각의 실시예의 기술방안의 범위를 벗어나는 것은 아니다.

Claims (16)

  1. 적층 설치된 어레이 기판, 제1 전극층, 중간층 및 제2 전극층을 포함하고, 상기 제1 전극층은 동일 층에 설치된 전극 접점과 복수의 제1 전극을 포함하고, 인접한 두 개의 상기 제1 전극 사이에 간격이 설치되어 있으며, 인접한 상기 제1 전극과 상기 전극 접점 사이에 간격이 설치되어 있고;
    상기 어레이 기판 내에 차폐부가 설치되어 있고, 상기 차폐부는 상기 제1 전극과 상기 전극 접점 사이의 상기 간격과 마주하며, 상기 어레이 기판 상에서의 상기 제1 전극과 상기 전극 접점의 정투영과 상기 어레이 기판 상에서의 상기 차폐부의 정투영은 인접하거나 적어도 부분적으로 겹치고;
    상기 제2 전극층은 상기 전극 접점과 서로 접촉하고, 상기 제2 전극층은 중공화 영역을 구비하며, 상기 어레이 기판 상에서의 상기 제2 전극층의 정투영은 상기 어레이 기판 상에서의 상기 제1 전극, 상기 전극 접점, 및 상기 차폐부의 정투영을 커버하는, 디스플레이 패널.
  2. 제1항에 있어서,
    상기 중공화 영역은 인접한 상기 제1 전극 사이의 간격과 바로 대응되며, 상기 중공화 영역과 바로 마주하는 상기 간격에는 상기 전극 접점이 설치되어 있지 않는, 디스플레이 패널.
  3. 제1항 또는 제2항에 있어서,
    각각의 상기 제1 전극의 옆에 대응되게 하나의 상기 전극 접점이 설치되어있고, 각각의 상기 제1 전극과 대응되는 상기 전극 접점 사이의 간격은 하나의 상기 차폐부와 바로 대응되는, 디스플레이 패널.
  4. 제3항에 있어서,
    상기 제1 전극의 가장자리에 오목부가 설치되어 있고, 상기 전극 접점의 적어도 부분 영역은 상기 오목부 내에 위치하는, 디스플레이 패널.
  5. 제4항에 있어서,
    상기 오목부의 단면 형상은 원호형이고, 상기 전극 접점의 단면 형상은 원형이며, 상기 오목부의 곡률과 상기 전극 접점의 곡률은 동일한, 디스플레이 패널.
  6. 제1항 또는 제2항에 있어서,
    상기 제1 전극층은 복수의 전극유닛을 포함하고, 각각의 상기 전극유닛은 하나의 상기 전극 접점, 및 상기 전극 접점과 인접한 적어도 두 개의 상기 제1 전극을 포함하고, 각각의 상기 제1 전극유닛에 위치하는 상기 전극 접점과 각각의 상기 제1 전극 사이의 간격은 각각 하나의 상기 차폐부에 바로 대응되는, 디스플레이 패널.
  7. 제6항에 있어서,
    상기 중간층은 상기 제1 전극층 상에 설치된 화소 한정층을 포함하고, 상기 화소 한정층에 각각의 상기 제1 전극에 대응되는 복수의 제1 개구, 및 각각의 상기 전극 접점에 대응되는 복수의 제2 개구가 설치되어 있고, 상기 제1 개구에 발광 재료가 설치되어 있고, 상기 제2 개구는 적어도 부분 상기 전극 접점을 노출시키는, 디스플레이 패널.
  8. 제7항에 있어서,
    상기 제1 전극층 상에서의 상기 제1 개구의 정투영이 상기 제1 전극에 위치하며, 상기 제1 전극층 상에서의 상기 제1 개구의 정투영의 가장자리와 대응되는 상기 제1 전극의 가장자리의 거리는 2μm보다 큰, 디스플레이 패널.
  9. 제7항에 있어서,
    상기 발광 재료는 적색 발광 재료, 녹색 발광 재료 및 청색 발광 재료를 포함하고;
    각각의 상기 전극유닛은 세 개의 상기 제1 전극과 하나의 상기 전극 접점을 포함하며, 세 개의 상기 제1 전극 각각에 대응되는 상기 제1 개구에 설치된 상기 발광 재료의 색상은 서로 다른, 디스플레이 패널.
  10. 제9항에 있어서,
    세 개의 상기 제1 전극의 중심은 각각 가상 삼각형의 세 개의 꼭지점에 위치하고;
    상기 제2 개구의 중심은 상기 가상 삼각형의 중심에 위치하는, 디스플레이 패널.
  11. 제1항 또는 제2항에 있어서,
    상기 어레이 기판은 적층 설치된 기판, 절연층 및 평탄화층을 포함하고;
    상기 차폐부는 상기 절연층과 상기 평탄화층의 사이에 설치되는, 디스플레이 패널.
  12. 제1항 또는 제2항에 있어서,
    상기 제1 전극층과 상기 어레이 기판 사이에 제1 도선과 제2 도선이 더 설치되어 있고, 상기 제1 도선과 상기 제2 도선이 동일 층에 설치되고, 상기 제1 도선은 상기 제1 전극과 서로 접촉하여, 상기 제1 전극을 구동 전위에 전기적으로 연결하고, 상기 제2 도선은 상기 전극 접점과 서로 접촉하여, 상기 전극 접점을 공통 전위에 전기적으로 연결하는, 디스플레이 패널.
  13. 제1항에 있어서,
    상기 제1 전극, 상기 전극 접점 및 상기 차폐부의 재료는 모두 비투광 재료이고, 상기 제2 전극층의 재질은 금속을 포함하는, 디스플레이 패널.
  14. 어레이 기판을 제공하되, 상기 어레이 기판 내에 차폐부가 설치되어 있는 단계;
    상기 어레이 기판 상에 제1 전극층을 형성하고, 상기 제1 전극층은 동일 층에 설치된 전극 접점과 복수의 제1 전극을 포함하고, 인접한 두 개의 상기 제1 전극 사이에 간격이 설치되어 있으며, 인접한 상기 제1 전극과 상기 전극 접점 사이에 간격이 설치되어 있고, 상기 제1 전극과 상기 전극 접점 사이의 상기 간격은 상기 차폐부와 바로 대응되고, 상기 어레이 기판 상에서의 상기 제1 전극과 상기 전극 접점의 정투영과 상기 어레이 기판 상에서의 상기 차폐부의 정투영은 인접하거나 적어도 부분적으로 겹치는 단계;
    중간층을 형성하되, 상기 중간층은 상기 제1 전극층 상에 형성된 화소 한정층을 포함하고, 상기 화소 한정층에 각각의 상기 제1 전극에 대응되는 복수의 제1 개구, 및 상기 전극 접점에 대응되는 제2 개구가 설치되어 있고, 상기 제1 개구 내에 발광 재료가 설치되어 있고, 상기 제2 개구는 적어도 부분 상기 전극 접점을 노출시키는 단계;
    상기 중간층 상 및 상기 제2 개구 내에 제2 전극 재료층을 형성하고, 상기 제2 전극 재료층은 상기 전극 접점과 서로 접촉하는 단계;
    상기 차폐부, 상기 제1 전극 및 상기 전극 접점을 마스크로 하여, 상기 제2 전극 재료층을 레이저 식각하여 제2 전극층을 형성하고, 상기 제2 전극층은 중공화 영역을 구비하며, 상기 어레이 기판 상에서의 상기 제2 전극층의 정투영은 상기 어레이 기판 상에서의 상기 제1 전극, 상기 전극 접점, 및 상기 차폐부의 정투영을 커버하는 단계;를 포함하는, 디스플레이 패널의 제조 방법.
  15. 제14항에 있어서,
    상기 제1 전극, 상기 전극 접점 및 상기 차폐부의 재료는 모두 비투광 재료이고, 상기 제2 전극층의 재질은 금속을 포함하는, 디스플레이 패널의 제조 방법.
  16. 제15항에 있어서,
    상기 제2 전극층의 재질은, 은, 마그네슘 은 합금 또는 알루미늄인, 디스플레이 패널의 제조 방법.
KR1020237020667A 2021-06-18 2022-03-31 디스플레이 패널 및 그 제조 방법 KR20230101925A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202110680227.5A CN113421904B (zh) 2021-06-18 2021-06-18 显示面板及其制作方法
CN202110680227.5 2021-06-18
PCT/CN2022/084646 WO2022262367A1 (zh) 2021-06-18 2022-03-31 显示面板及其制作方法

Publications (1)

Publication Number Publication Date
KR20230101925A true KR20230101925A (ko) 2023-07-06

Family

ID=77789321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237020667A KR20230101925A (ko) 2021-06-18 2022-03-31 디스플레이 패널 및 그 제조 방법

Country Status (3)

Country Link
KR (1) KR20230101925A (ko)
CN (1) CN113421904B (ko)
WO (1) WO2022262367A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113421904B (zh) * 2021-06-18 2024-02-13 合肥维信诺科技有限公司 显示面板及其制作方法
CN114400239B (zh) * 2021-12-21 2023-04-07 昆山国显光电有限公司 显示面板、显示装置及显示面板的制备方法
CN115132749B (zh) * 2022-06-28 2023-05-02 昆山国显光电有限公司 阵列基板及显示面板
CN115295592A (zh) * 2022-08-09 2022-11-04 昆山国显光电有限公司 显示面板、显示装置及显示面板的制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100466398B1 (ko) * 2000-11-14 2005-01-13 현대엘씨디주식회사 전계발광소자의 음극 전극 형성방법
JP6190803B2 (ja) * 2012-02-20 2017-08-30 株式会社カネカ 有機ｅｌ装置
KR102020805B1 (ko) * 2012-12-28 2019-09-11 엘지디스플레이 주식회사 투명 유기 발광 표시 장치 및 투명 유기 발광 표시 장치 제조 방법
KR20160099979A (ko) * 2015-02-13 2016-08-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN105552107A (zh) * 2016-02-29 2016-05-04 上海天马有机发光显示技术有限公司 一种显示面板、制作方法以及电子设备
CN205645814U (zh) * 2016-03-15 2016-10-12 上海天马微电子有限公司 一种有机发光显示面板
CN106876331B (zh) * 2017-03-03 2019-11-22 武汉华星光电技术有限公司 Oled显示面板及其制备方法、显示装置
CN108470749A (zh) * 2018-03-07 2018-08-31 深圳市华星光电半导体显示技术有限公司 显示面板及其制造方法
KR101918146B1 (ko) * 2018-04-27 2018-11-13 셀로코아이엔티 주식회사 인셀 터치표시장치 및 그 제조방법
CN209119108U (zh) * 2018-12-12 2019-07-16 武汉华星光电技术有限公司 一种oled显示器
CN110854290B (zh) * 2019-10-29 2021-06-22 苏州华星光电技术有限公司 一种显示面板及其制备方法
CN111952481B (zh) * 2020-08-25 2022-11-04 湖北长江新型显示产业创新中心有限公司 显示面板及电子设备
CN112635693A (zh) * 2021-01-05 2021-04-09 Tcl华星光电技术有限公司 一种阵列基板及其制备方法
CN113421904B (zh) * 2021-06-18 2024-02-13 合肥维信诺科技有限公司 显示面板及其制作方法

Also Published As

Publication number Publication date
WO2022262367A1 (zh) 2022-12-22
CN113421904B (zh) 2024-02-13
CN113421904A (zh) 2021-09-21

Similar Documents

Publication Publication Date Title
KR20230101925A (ko) 디스플레이 패널 및 그 제조 방법
US10886360B2 (en) Display panel and manufacturing method thereof
US11094762B2 (en) Display device and method for manufacturing the same
KR101755770B1 (ko) 표시 장치, 표시 장치의 제조 방법 및 표시 장치의 설계 방법
CN110416269B (zh) 一种显示面板和显示面板的制作方法
CN111668382B (zh) 显示基板及其制备方法、显示装置
US11011724B2 (en) Display apparatus
CN111668381B (zh) 显示基板及其制备方法、显示装置
WO2019186807A1 (ja) 有機ｅｌ表示装置及びその製造方法
KR20020023657A (ko) 픽셀화 유기 전자발광 장치 제조 방법 및 픽셀화 능동매트릭스 유기 전자발광 장치 제조 방법
CN110660839B (zh) 一种显示面板及其制备方法
CN111900194A (zh) 一种显示面板及其制作方法
US20210343811A1 (en) Display apparatus and method of manufacturing the same
CN113130821A (zh) 显示面板及其制造方法、显示装置
CN116114005A (zh) 显示设备、制造显示设备的方法及使用显示设备的电子装置
JP2022084143A (ja) 表示装置
KR20190049966A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20180043434A (ko) 유기 발광 표시 장치
WO2021012399A1 (zh) 显示面板、显示装置及其制作方法
WO2022134427A1 (zh) 显示基板、其制作方法及三维显示装置
JPH0982476A (ja) 有機電界発光素子
WO2022054831A1 (ja) 表示装置及び電子機器
CN114664912A (zh) 有机发光二极管显示面板及其制造方法
CN114267708A (zh) 一种显示面板的制备方法
CN220402265U (zh) 显示面板以及显示装置

Legal Events

Date Code Title Description
A201 Request for examination