KR20230066116A - Semiconductor processing sheet - Google Patents
Semiconductor processing sheet Download PDFInfo
- Publication number
- KR20230066116A KR20230066116A KR1020237014195A KR20237014195A KR20230066116A KR 20230066116 A KR20230066116 A KR 20230066116A KR 1020237014195 A KR1020237014195 A KR 1020237014195A KR 20237014195 A KR20237014195 A KR 20237014195A KR 20230066116 A KR20230066116 A KR 20230066116A
- Authority
- KR
- South Korea
- Prior art keywords
- sheet
- semiconductor processing
- semiconductor
- substrate
- mpa
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 413
- 238000012545 processing Methods 0.000 title claims abstract description 214
- 239000000463 material Substances 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims description 120
- 239000000853 adhesive Substances 0.000 claims description 109
- 230000001070 adhesive effect Effects 0.000 claims description 109
- 239000004820 Pressure-sensitive adhesive Substances 0.000 claims description 62
- 238000004519 manufacturing process Methods 0.000 claims description 38
- 238000012360 testing method Methods 0.000 claims description 33
- 239000012790 adhesive layer Substances 0.000 claims description 24
- 229920001971 elastomer Polymers 0.000 claims description 22
- 239000000806 elastomer Substances 0.000 claims description 16
- 229920002725 thermoplastic elastomer Polymers 0.000 claims description 7
- JOYRKODLDBILNP-UHFFFAOYSA-N urethane group Chemical group NC(=O)OCC JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 claims description 7
- 238000011084 recovery Methods 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 61
- 230000008569 process Effects 0.000 description 57
- 239000010408 film Substances 0.000 description 47
- 238000007789 sealing Methods 0.000 description 44
- 239000000178 monomer Substances 0.000 description 42
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 37
- 229920000642 polymer Polymers 0.000 description 29
- 125000000524 functional group Chemical group 0.000 description 25
- -1 polypropylene (ethylene) Polymers 0.000 description 24
- 229920001577 copolymer Polymers 0.000 description 23
- 229920006243 acrylic copolymer Polymers 0.000 description 20
- 150000001875 compounds Chemical class 0.000 description 20
- 230000001681 protective effect Effects 0.000 description 18
- 229920005989 resin Polymers 0.000 description 17
- 239000011347 resin Substances 0.000 description 17
- 230000000704 physical effect Effects 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- PPBRXRYQALVLMV-UHFFFAOYSA-N Styrene Chemical compound C=CC1=CC=CC=C1 PPBRXRYQALVLMV-UHFFFAOYSA-N 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 238000000227 grinding Methods 0.000 description 11
- 238000005538 encapsulation Methods 0.000 description 10
- 239000000203 mixture Substances 0.000 description 10
- CERQOIWHTDAKMF-UHFFFAOYSA-N Methacrylic acid Chemical compound CC(=C)C(O)=O CERQOIWHTDAKMF-UHFFFAOYSA-N 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000011248 coating agent Substances 0.000 description 9
- 238000000576 coating method Methods 0.000 description 9
- 239000003431 cross linking reagent Substances 0.000 description 9
- 238000005520 cutting process Methods 0.000 description 9
- 230000009477 glass transition Effects 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229920000089 Cyclic olefin copolymer Polymers 0.000 description 8
- 125000003277 amino group Chemical group 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000002156 mixing Methods 0.000 description 8
- 229920005862 polyol Polymers 0.000 description 8
- 238000000926 separation method Methods 0.000 description 8
- 229920000728 polyester Polymers 0.000 description 7
- 150000003077 polyols Chemical class 0.000 description 7
- 125000000217 alkyl group Chemical group 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 239000003999 initiator Substances 0.000 description 6
- 239000005060 rubber Substances 0.000 description 6
- 239000004711 α-olefin Substances 0.000 description 6
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 5
- 150000001336 alkenes Chemical class 0.000 description 5
- 238000010030 laminating Methods 0.000 description 5
- 229920003023 plastic Polymers 0.000 description 5
- 239000004033 plastic Substances 0.000 description 5
- 229920003225 polyurethane elastomer Polymers 0.000 description 5
- 238000009864 tensile test Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- JRZJOMJEPLMPRA-UHFFFAOYSA-N olefin Natural products CCCCCCCC=C JRZJOMJEPLMPRA-UHFFFAOYSA-N 0.000 description 4
- 229920005906 polyester polyol Polymers 0.000 description 4
- 229920001296 polysiloxane Polymers 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000004970 Chain extender Substances 0.000 description 3
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 3
- 239000005977 Ethylene Substances 0.000 description 3
- 239000004721 Polyphenylene oxide Substances 0.000 description 3
- 239000004743 Polypropylene Substances 0.000 description 3
- 125000005396 acrylic acid ester group Chemical group 0.000 description 3
- 125000002723 alicyclic group Chemical group 0.000 description 3
- 125000003178 carboxy group Chemical group [H]OC(*)=O 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 125000005442 diisocyanate group Chemical group 0.000 description 3
- 125000003700 epoxy group Chemical group 0.000 description 3
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 3
- 230000033001 locomotion Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- RBQRWNWVPQDTJJ-UHFFFAOYSA-N methacryloyloxyethyl isocyanate Chemical compound CC(=C)C(=O)OCCN=C=O RBQRWNWVPQDTJJ-UHFFFAOYSA-N 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000004417 polycarbonate Substances 0.000 description 3
- 229920000515 polycarbonate Polymers 0.000 description 3
- 229920000570 polyether Polymers 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- 229920002635 polyurethane Polymers 0.000 description 3
- 239000004814 polyurethane Substances 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 229920003048 styrene butadiene rubber Polymers 0.000 description 3
- DTGKSKDOIYIVQL-WEDXCCLWSA-N (+)-borneol Chemical group C1C[C@@]2(C)[C@@H](O)C[C@@H]1C2(C)C DTGKSKDOIYIVQL-WEDXCCLWSA-N 0.000 description 2
- VXNZUUAINFGPBY-UHFFFAOYSA-N 1-Butene Chemical compound CCC=C VXNZUUAINFGPBY-UHFFFAOYSA-N 0.000 description 2
- 239000012956 1-hydroxycyclohexylphenyl-ketone Substances 0.000 description 2
- OZAIFHULBGXAKX-UHFFFAOYSA-N 2-(2-cyanopropan-2-yldiazenyl)-2-methylpropanenitrile Chemical compound N#CC(C)(C)N=NC(C)(C)C#N OZAIFHULBGXAKX-UHFFFAOYSA-N 0.000 description 2
- OMIGHNLMNHATMP-UHFFFAOYSA-N 2-hydroxyethyl prop-2-enoate Chemical compound OCCOC(=O)C=C OMIGHNLMNHATMP-UHFFFAOYSA-N 0.000 description 2
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- KWOLFJPFCHCOCG-UHFFFAOYSA-N Acetophenone Chemical compound CC(=O)C1=CC=CC=C1 KWOLFJPFCHCOCG-UHFFFAOYSA-N 0.000 description 2
- GAWIXWVDTYZWAW-UHFFFAOYSA-N C[CH]O Chemical group C[CH]O GAWIXWVDTYZWAW-UHFFFAOYSA-N 0.000 description 2
- 241001050985 Disco Species 0.000 description 2
- 239000005057 Hexamethylene diisocyanate Substances 0.000 description 2
- 229920002633 Kraton (polymer) Polymers 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000005062 Polybutadiene Substances 0.000 description 2
- 239000004698 Polyethylene Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- BZHJMEDXRYGGRV-UHFFFAOYSA-N Vinyl chloride Chemical compound ClC=C BZHJMEDXRYGGRV-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- WNLRTRBMVRJNCN-UHFFFAOYSA-L adipate(2-) Chemical compound [O-]C(=O)CCCCC([O-])=O WNLRTRBMVRJNCN-UHFFFAOYSA-L 0.000 description 2
- WNLRTRBMVRJNCN-UHFFFAOYSA-N adipic acid Chemical compound OC(=O)CCCCC(O)=O WNLRTRBMVRJNCN-UHFFFAOYSA-N 0.000 description 2
- CSNNWDJQKGMZPO-UHFFFAOYSA-N benzoic acid;2-hydroxy-1,2-diphenylethanone Chemical compound OC(=O)C1=CC=CC=C1.C=1C=CC=CC=1C(O)C(=O)C1=CC=CC=C1 CSNNWDJQKGMZPO-UHFFFAOYSA-N 0.000 description 2
- ISAOCJYIOMOJEB-UHFFFAOYSA-N benzoin Chemical compound C=1C=CC=CC=1C(O)C(=O)C1=CC=CC=C1 ISAOCJYIOMOJEB-UHFFFAOYSA-N 0.000 description 2
- 125000001797 benzyl group Chemical group [H]C1=C([H])C([H])=C(C([H])=C1[H])C([H])([H])* 0.000 description 2
- MQDJYUACMFCOFT-UHFFFAOYSA-N bis[2-(1-hydroxycyclohexyl)phenyl]methanone Chemical compound C=1C=CC=C(C(=O)C=2C(=CC=CC=2)C2(O)CCCCC2)C=1C1(O)CCCCC1 MQDJYUACMFCOFT-UHFFFAOYSA-N 0.000 description 2
- WERYXYBDKMZEQL-UHFFFAOYSA-N butane-1,4-diol Chemical compound OCCCCO WERYXYBDKMZEQL-UHFFFAOYSA-N 0.000 description 2
- IAQRGUVFOMOMEM-UHFFFAOYSA-N butene Natural products CC=CC IAQRGUVFOMOMEM-UHFFFAOYSA-N 0.000 description 2
- 229920005549 butyl rubber Polymers 0.000 description 2
- 125000004432 carbon atom Chemical group C* 0.000 description 2
- 238000005266 casting Methods 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 238000004132 cross linking Methods 0.000 description 2
- 125000000113 cyclohexyl group Chemical group [H]C1([H])C([H])([H])C([H])([H])C([H])(*)C([H])([H])C1([H])[H] 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 150000002148 esters Chemical class 0.000 description 2
- HQQADJVZYDDRJT-UHFFFAOYSA-N ethene;prop-1-ene Chemical group C=C.CC=C HQQADJVZYDDRJT-UHFFFAOYSA-N 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000005227 gel permeation chromatography Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- RRAMGCGOFNQTLD-UHFFFAOYSA-N hexamethylene diisocyanate Chemical compound O=C=NCCCCCCN=C=O RRAMGCGOFNQTLD-UHFFFAOYSA-N 0.000 description 2
- XXMIOPMDWAUFGU-UHFFFAOYSA-N hexane-1,6-diol Chemical compound OCCCCCCO XXMIOPMDWAUFGU-UHFFFAOYSA-N 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 229920003049 isoprene rubber Polymers 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- WXZMFSXDPGVJKK-UHFFFAOYSA-N pentaerythritol Chemical compound OCC(CO)(CO)CO WXZMFSXDPGVJKK-UHFFFAOYSA-N 0.000 description 2
- 239000000049 pigment Substances 0.000 description 2
- 239000002985 plastic film Substances 0.000 description 2
- 229920006255 plastic film Polymers 0.000 description 2
- 239000004014 plasticizer Substances 0.000 description 2
- 229920001084 poly(chloroprene) Polymers 0.000 description 2
- 229920002857 polybutadiene Polymers 0.000 description 2
- 229920000573 polyethylene Polymers 0.000 description 2
- 239000005056 polyisocyanate Substances 0.000 description 2
- 229920001228 polyisocyanate Polymers 0.000 description 2
- 238000006116 polymerization reaction Methods 0.000 description 2
- 229920000098 polyolefin Polymers 0.000 description 2
- 229920006124 polyolefin elastomer Polymers 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- 239000004800 polyvinyl chloride Substances 0.000 description 2
- 229920000915 polyvinyl chloride Polymers 0.000 description 2
- QQONPFPTGQHPMA-UHFFFAOYSA-N propylene Natural products CC=C QQONPFPTGQHPMA-UHFFFAOYSA-N 0.000 description 2
- 125000004805 propylene group Chemical group [H]C([H])([H])C([H])([*:1])C([H])([H])[*:2] 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 229920000468 styrene butadiene styrene block copolymer Polymers 0.000 description 2
- 150000005846 sugar alcohols Polymers 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- DVKJHBMWWAPEIU-UHFFFAOYSA-N toluene 2,4-diisocyanate Chemical compound CC1=CC=C(N=C=O)C=C1N=C=O DVKJHBMWWAPEIU-UHFFFAOYSA-N 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 2
- QNODIIQQMGDSEF-UHFFFAOYSA-N (1-hydroxycyclohexyl)-phenylmethanone Chemical compound C=1C=CC=CC=1C(=O)C1(O)CCCCC1 QNODIIQQMGDSEF-UHFFFAOYSA-N 0.000 description 1
- 229920003067 (meth)acrylic acid ester copolymer Polymers 0.000 description 1
- MSAHTMIQULFMRG-UHFFFAOYSA-N 1,2-diphenyl-2-propan-2-yloxyethanone Chemical compound C=1C=CC=CC=1C(OC(C)C)C(=O)C1=CC=CC=C1 MSAHTMIQULFMRG-UHFFFAOYSA-N 0.000 description 1
- DKEGCUDAFWNSSO-UHFFFAOYSA-N 1,8-dibromooctane Chemical compound BrCCCCCCCCBr DKEGCUDAFWNSSO-UHFFFAOYSA-N 0.000 description 1
- KWVGIHKZDCUPEU-UHFFFAOYSA-N 2,2-dimethoxy-2-phenylacetophenone Chemical compound C=1C=CC=CC=1C(OC)(OC)C(=O)C1=CC=CC=C1 KWVGIHKZDCUPEU-UHFFFAOYSA-N 0.000 description 1
- BTJPUDCSZVCXFQ-UHFFFAOYSA-N 2,4-diethylthioxanthen-9-one Chemical compound C1=CC=C2C(=O)C3=CC(CC)=CC(CC)=C3SC2=C1 BTJPUDCSZVCXFQ-UHFFFAOYSA-N 0.000 description 1
- SMZOUWXMTYCWNB-UHFFFAOYSA-N 2-(2-methoxy-5-methylphenyl)ethanamine Chemical compound COC1=CC=C(C)C=C1CCN SMZOUWXMTYCWNB-UHFFFAOYSA-N 0.000 description 1
- JAHNSTQSQJOJLO-UHFFFAOYSA-N 2-(3-fluorophenyl)-1h-imidazole Chemical compound FC1=CC=CC(C=2NC=CN=2)=C1 JAHNSTQSQJOJLO-UHFFFAOYSA-N 0.000 description 1
- LESMLVDJJCWZAJ-UHFFFAOYSA-N 2-(diphenylphosphorylmethyl)-1,3,5-trimethylbenzene Chemical compound CC1=CC(C)=CC(C)=C1CP(=O)(C=1C=CC=CC=1)C1=CC=CC=C1 LESMLVDJJCWZAJ-UHFFFAOYSA-N 0.000 description 1
- TXBCBTDQIULDIA-UHFFFAOYSA-N 2-[[3-hydroxy-2,2-bis(hydroxymethyl)propoxy]methyl]-2-(hydroxymethyl)propane-1,3-diol Chemical compound OCC(CO)(CO)COCC(CO)(CO)CO TXBCBTDQIULDIA-UHFFFAOYSA-N 0.000 description 1
- 125000000022 2-aminoethyl group Chemical group [H]C([*])([H])C([H])([H])N([H])[H] 0.000 description 1
- FPKCTSIVDAWGFA-UHFFFAOYSA-N 2-chloroanthracene-9,10-dione Chemical compound C1=CC=C2C(=O)C3=CC(Cl)=CC=C3C(=O)C2=C1 FPKCTSIVDAWGFA-UHFFFAOYSA-N 0.000 description 1
- BQBSIHIZDSHADD-UHFFFAOYSA-N 2-ethenyl-4,5-dihydro-1,3-oxazole Chemical compound C=CC1=NCCO1 BQBSIHIZDSHADD-UHFFFAOYSA-N 0.000 description 1
- KMNCBSZOIQAUFX-UHFFFAOYSA-N 2-ethoxy-1,2-diphenylethanone Chemical compound C=1C=CC=CC=1C(OCC)C(=O)C1=CC=CC=C1 KMNCBSZOIQAUFX-UHFFFAOYSA-N 0.000 description 1
- 125000000954 2-hydroxyethyl group Chemical group [H]C([*])([H])C([H])([H])O[H] 0.000 description 1
- BQZJOQXSCSZQPS-UHFFFAOYSA-N 2-methoxy-1,2-diphenylethanone Chemical compound C=1C=CC=CC=1C(OC)C(=O)C1=CC=CC=C1 BQZJOQXSCSZQPS-UHFFFAOYSA-N 0.000 description 1
- JEHFRMABGJJCPF-UHFFFAOYSA-N 2-methylprop-2-enoyl isocyanate Chemical compound CC(=C)C(=O)N=C=O JEHFRMABGJJCPF-UHFFFAOYSA-N 0.000 description 1
- LPIQIQPLUVLISR-UHFFFAOYSA-N 2-prop-1-en-2-yl-4,5-dihydro-1,3-oxazole Chemical compound CC(=C)C1=NCCO1 LPIQIQPLUVLISR-UHFFFAOYSA-N 0.000 description 1
- BUZICZZQJDLXJN-UHFFFAOYSA-N 3-azaniumyl-4-hydroxybutanoate Chemical compound OCC(N)CC(O)=O BUZICZZQJDLXJN-UHFFFAOYSA-N 0.000 description 1
- QOXOZONBQWIKDA-UHFFFAOYSA-N 3-hydroxypropyl Chemical group [CH2]CCO QOXOZONBQWIKDA-UHFFFAOYSA-N 0.000 description 1
- WHNPOQXWAMXPTA-UHFFFAOYSA-N 3-methylbut-2-enamide Chemical compound CC(C)=CC(N)=O WHNPOQXWAMXPTA-UHFFFAOYSA-N 0.000 description 1
- UPMLOUAZCHDJJD-UHFFFAOYSA-N 4,4'-Diphenylmethane Diisocyanate Chemical compound C1=CC(N=C=O)=CC=C1CC1=CC=C(N=C=O)C=C1 UPMLOUAZCHDJJD-UHFFFAOYSA-N 0.000 description 1
- SXIFAEWFOJETOA-UHFFFAOYSA-N 4-hydroxy-butyl Chemical group [CH2]CCCO SXIFAEWFOJETOA-UHFFFAOYSA-N 0.000 description 1
- ZBJJDYGJCNTNTH-UHFFFAOYSA-N Betahistine mesilate Chemical group CS(O)(=O)=O.CS(O)(=O)=O.CNCCC1=CC=CC=N1 ZBJJDYGJCNTNTH-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- QSJXEFYPDANLFS-UHFFFAOYSA-N Diacetyl Chemical group CC(=O)C(C)=O QSJXEFYPDANLFS-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Chemical class 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 244000043261 Hevea brasiliensis Species 0.000 description 1
- RRHGJUQNOFWUDK-UHFFFAOYSA-N Isoprene Natural products CC(=C)C=C RRHGJUQNOFWUDK-UHFFFAOYSA-N 0.000 description 1
- 239000004640 Melamine resin Substances 0.000 description 1
- 229920000877 Melamine resin Polymers 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- OFOBLEOULBTSOW-UHFFFAOYSA-N Propanedioic acid Natural products OC(=O)CC(O)=O OFOBLEOULBTSOW-UHFFFAOYSA-N 0.000 description 1
- 229920002125 Sokalan® Polymers 0.000 description 1
- 244000028419 Styrax benzoin Species 0.000 description 1
- 235000000126 Styrax benzoin Nutrition 0.000 description 1
- 235000008411 Sumatra benzointree Nutrition 0.000 description 1
- ZJCCRDAZUWHFQH-UHFFFAOYSA-N Trimethylolpropane Chemical compound CCC(CO)(CO)CO ZJCCRDAZUWHFQH-UHFFFAOYSA-N 0.000 description 1
- 229920006311 Urethane elastomer Polymers 0.000 description 1
- XTXRWKRVRITETP-UHFFFAOYSA-N Vinyl acetate Chemical compound CC(=O)OC=C XTXRWKRVRITETP-UHFFFAOYSA-N 0.000 description 1
- 150000001252 acrylic acid derivatives Chemical class 0.000 description 1
- 229920000800 acrylic rubber Polymers 0.000 description 1
- 125000005073 adamantyl group Chemical group C12(CC3CC(CC(C1)C3)C2)* 0.000 description 1
- 235000011037 adipic acid Nutrition 0.000 description 1
- 239000001361 adipic acid Substances 0.000 description 1
- HXBPYFMVGFDZFT-UHFFFAOYSA-N allyl isocyanate Chemical compound C=CCN=C=O HXBPYFMVGFDZFT-UHFFFAOYSA-N 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 150000003863 ammonium salts Chemical class 0.000 description 1
- 239000002216 antistatic agent Substances 0.000 description 1
- 150000004984 aromatic diamines Chemical class 0.000 description 1
- 150000001541 aziridines Chemical class 0.000 description 1
- 125000004069 aziridinyl group Chemical group 0.000 description 1
- 229960002130 benzoin Drugs 0.000 description 1
- RWCCWEUUXYIKHB-UHFFFAOYSA-N benzophenone Chemical compound C=1C=CC=CC=1C(=O)C1=CC=CC=C1 RWCCWEUUXYIKHB-UHFFFAOYSA-N 0.000 description 1
- 239000012965 benzophenone Substances 0.000 description 1
- FACXGONDLDSNOE-UHFFFAOYSA-N buta-1,3-diene;styrene Chemical compound C=CC=C.C=CC1=CC=CC=C1.C=CC1=CC=CC=C1 FACXGONDLDSNOE-UHFFFAOYSA-N 0.000 description 1
- CQEYYJKEWSMYFG-UHFFFAOYSA-N butyl acrylate Chemical compound CCCCOC(=O)C=C CQEYYJKEWSMYFG-UHFFFAOYSA-N 0.000 description 1
- 239000006229 carbon black Substances 0.000 description 1
- 239000011203 carbon fibre reinforced carbon Substances 0.000 description 1
- 150000001735 carboxylic acids Chemical class 0.000 description 1
- 238000002507 cathodic stripping potentiometry Methods 0.000 description 1
- 239000013522 chelant Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- HNEGQIOMVPPMNR-IHWYPQMZSA-N citraconic acid Chemical compound OC(=O)C(/C)=C\C(O)=O HNEGQIOMVPPMNR-IHWYPQMZSA-N 0.000 description 1
- 229940018557 citraconic acid Drugs 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000003851 corona treatment Methods 0.000 description 1
- LDHQCZJRKDOVOX-NSCUHMNNSA-N crotonic acid Chemical compound C\C=C\C(O)=O LDHQCZJRKDOVOX-NSCUHMNNSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 208000028659 discharge Diseases 0.000 description 1
- 239000002612 dispersion medium Substances 0.000 description 1
- 229950004394 ditiocarb Drugs 0.000 description 1
- 239000000975 dye Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005489 elastic deformation Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- BXOUVIIITJXIKB-UHFFFAOYSA-N ethene;styrene Chemical group C=C.C=CC1=CC=CC=C1 BXOUVIIITJXIKB-UHFFFAOYSA-N 0.000 description 1
- GFJVXXWOPWLRNU-UHFFFAOYSA-N ethenyl formate Chemical compound C=COC=O GFJVXXWOPWLRNU-UHFFFAOYSA-N 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- WUDNUHPRLBTKOJ-UHFFFAOYSA-N ethyl isocyanate Chemical compound CCN=C=O WUDNUHPRLBTKOJ-UHFFFAOYSA-N 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 239000003063 flame retardant Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910021485 fumed silica Inorganic materials 0.000 description 1
- 125000003055 glycidyl group Chemical group C(C1CO1)* 0.000 description 1
- 235000019382 gum benzoic Nutrition 0.000 description 1
- 229920005555 halobutyl Polymers 0.000 description 1
- 150000002429 hydrazines Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000012948 isocyanate Substances 0.000 description 1
- IQPQWNKOIGAROB-UHFFFAOYSA-N isocyanate group Chemical group [N-]=C=O IQPQWNKOIGAROB-UHFFFAOYSA-N 0.000 description 1
- 150000002596 lactones Chemical class 0.000 description 1
- 239000012669 liquid formulation Substances 0.000 description 1
- 239000000314 lubricant Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- VZCYOOQTPOCHFL-UPHRSURJSA-N maleic acid Chemical compound OC(=O)\C=C/C(O)=O VZCYOOQTPOCHFL-UPHRSURJSA-N 0.000 description 1
- 239000011976 maleic acid Substances 0.000 description 1
- 150000007974 melamines Chemical class 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 125000005397 methacrylic acid ester group Chemical group 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- LVHBHZANLOWSRM-UHFFFAOYSA-N methylenebutanedioic acid Natural products OC(=O)CC(=C)C(O)=O LVHBHZANLOWSRM-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000004108 n-butyl group Chemical group [H]C([H])([H])C([H])([H])C([H])([H])C([H])([H])* 0.000 description 1
- 229920003052 natural elastomer Polymers 0.000 description 1
- 229920001194 natural rubber Polymers 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920006285 olefinic elastomer Polymers 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 150000002918 oxazolines Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920000058 polyacrylate Polymers 0.000 description 1
- 239000004584 polyacrylic acid Substances 0.000 description 1
- 229920001707 polybutylene terephthalate Polymers 0.000 description 1
- 229920006267 polyester film Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 229920002742 polystyrene-block-poly(ethylene/propylene) -block-polystyrene Polymers 0.000 description 1
- 239000005077 polysulfide Substances 0.000 description 1
- 229920001021 polysulfide Polymers 0.000 description 1
- 150000008117 polysulfides Polymers 0.000 description 1
- 229920000909 polytetrahydrofuran Polymers 0.000 description 1
- 229920001289 polyvinyl ether Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 125000001436 propyl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])[H] 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 239000003381 stabilizer Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229920001935 styrene-ethylene-butadiene-styrene Polymers 0.000 description 1
- 150000003440 styrenes Chemical class 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- RUELTTOHQODFPA-UHFFFAOYSA-N toluene 2,6-diisocyanate Chemical compound CC1=C(N=C=O)C=CC=C1N=C=O RUELTTOHQODFPA-UHFFFAOYSA-N 0.000 description 1
- VZCYOOQTPOCHFL-UHFFFAOYSA-N trans-butenedioic acid Natural products OC(=O)C=CC(O)=O VZCYOOQTPOCHFL-UHFFFAOYSA-N 0.000 description 1
- LDHQCZJRKDOVOX-UHFFFAOYSA-N trans-crotonic acid Natural products CC=CC(O)=O LDHQCZJRKDOVOX-UHFFFAOYSA-N 0.000 description 1
- 238000013518 transcription Methods 0.000 description 1
- 230000035897 transcription Effects 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J201/00—Adhesives based on unspecified macromolecular compounds
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J7/00—Adhesives in the form of films or foils
- C09J7/20—Adhesives in the form of films or foils characterised by their carriers
- C09J7/22—Plastics; Metallised plastics
- C09J7/25—Plastics; Metallised plastics based on macromolecular compounds obtained otherwise than by reactions involving only carbon-to-carbon unsaturated bonds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
- C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J2301/00—Additional features of adhesives in the form of films or foils
- C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
- C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
- H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Dicing (AREA)
- Adhesive Tapes (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Laminated Bodies (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Weting (AREA)
- Wire Bonding (AREA)
- Adhesives Or Adhesive Processes (AREA)
Abstract
적어도 기재를 구비하는 반도체 가공용 시트로서, 복원율이 70 % 이상, 100 % 이하이거나, 23 ℃ 에 있어서 기재의 CD 방향으로 측정되는 100 % 응력에 대한, 23 ℃ 에 있어서 기재의 MD 방향으로 측정되는 100 % 응력의 비가, 0.8 이상, 1.2 이하이거나, 또는 23 ℃ 에 있어서 기재의 MD 방향 및 CD 방향으로 측정되는 인장 탄성률이, 각각 10 ㎫ 이상, 350 ㎫ 이하이고, 또한 23 ℃ 에 있어서 기재의 MD 방향 및 CD 방향으로 측정되는 100 % 응력이, 각각 3 ㎫ 이상, 20 ㎫ 이하이고, 또한 23 ℃ 에 있어서 기재의 MD 방향 및 CD 방향으로 측정되는 파단 신도가, 각각 100 % 이상인 반도체 가공용 시트. 이러한 반도체 가공용 시트는, 크게 연신할 수 있고, 반도체 칩끼리를 충분히 이간시킬 수 있다.A sheet for semiconductor processing comprising at least a substrate, wherein the recovery rate is 70% or more and 100% or less, or 100% as measured in the MD direction of the substrate at 23°C relative to 100% stress measured in the CD direction of the substrate at 23°C. The % stress ratio is 0.8 or more and 1.2 or less, or the tensile modulus measured in the MD direction and the CD direction of the substrate at 23°C is 10 MPa or more and 350 MPa or less, respectively, and the MD direction of the substrate at 23°C and 100% stress measured in the CD direction is 3 MPa or more and 20 MPa or less, respectively, and elongation at break measured in the MD direction and CD direction of the base material at 23°C is 100% or more, respectively. Such a sheet for semiconductor processing can be greatly stretched, and semiconductor chips can be sufficiently separated from each other.
Description
본 발명은 반도체 가공용 시트에 관한 것으로, 바람직하게는, 복수의 반도체 칩의 간격을 넓히기 위해서 사용되는 반도체 가공용 시트에 관한 것이다.The present invention relates to a semiconductor processing sheet, and preferably relates to a semiconductor processing sheet used in order to widen an interval between a plurality of semiconductor chips.
최근, 전자 기기의 소형화, 경량화, 및 고기능화가 진행되고 있다. 전자 기기에 탑재되는 반도체 장치에도, 소형화, 박형화 및 고밀도화가 요구되고 있다. 반도체 칩은, 그 사이즈에 가까운 패키지에 실장되는 경우가 있다. 이와 같은 패키지는, 칩 스케일 패키지 (ChiP Scale Package ; CSP) 라고 칭해지는 경우도 있다. CSP 의 하나로서, 웨이퍼 레벨 패키지 (Wafer Level Package ; WLP) 를 들 수 있다. WLP 에 있어서는, 다이싱에 의해 개편화 (個片化) 되기 전에, 웨이퍼에 외부 전극 등을 형성하고, 최종적으로는 웨이퍼를 다이싱하여, 개편화한다. WLP 로는, 팬 인 (Fan-In) 형과 팬 아웃 (Fan-Out) 형을 들 수 있다. 팬 아웃형의 WLP (이하, 「FO-WLP」 라고 약기하는 경우가 있다) 에 있어서는, 반도체 칩을, 칩 사이즈보다 큰 영역이 되도록 봉지 (封止) 부재로 덮어 반도체 칩 봉지체를 형성하고, 재배선층이나 외부 전극을, 반도체 칩의 회로면뿐만 아니라 봉지 부재의 표면 영역에 있어서도 형성한다.In recent years, miniaturization, weight reduction, and high functionality of electronic devices are progressing. Semiconductor devices mounted in electronic devices are also being demanded for miniaturization, thinning, and high density. A semiconductor chip may be mounted in a package close to its size. Such a package is sometimes referred to as a ChiP Scale Package (CSP). As one of the CSPs, a wafer level package (WLP) can be mentioned. In WLP, external electrodes and the like are formed on the wafer before it is separated into pieces by dicing, and finally the wafer is diced and separated into pieces. WLP includes a fan-in type and a fan-out type. In a fan-out type WLP (hereinafter sometimes abbreviated as "FO-WLP"), a semiconductor chip is covered with a sealing member to form an area larger than the chip size, forming a semiconductor chip encapsulation body; A redistribution layer and an external electrode are formed not only on the circuit surface of the semiconductor chip but also on the surface region of the sealing member.
예를 들어, 특허문헌 1 에는, 반도체 웨이퍼로부터 개편화된 복수의 반도체 칩에 대해, 그 회로 형성면을 남기고, 몰드 부재를 사용하여 둘레를 둘러싸서 확장 웨이퍼를 형성하고, 반도체 칩 외의 영역에 재배선 패턴을 연장시켜 형성하는 반도체 패키지의 제조 방법이 기재되어 있다. 특허문헌 1 에 기재된 제조 방법에 있어서, 개편화된 복수의 반도체 칩을 몰드 부재로 둘러싸기 전에, 익스팬드용의 웨이퍼 마운트 테이프에 새로 붙이고, 웨이퍼 마운트 테이프를 전연 (展延) 하여 복수의 반도체 칩간의 거리를 확대시키고 있다.For example, in
상기와 같은 FO-WLP 의 제조 방법에서는, 반도체 칩 외의 영역에 상기 서술한 재배선 패턴 등을 형성하기 위해, 반도체 칩끼리를 충분히 이간시킬 필요가 있다.In the manufacturing method of the above FO-WLP, in order to form the above-mentioned rewiring pattern etc. in the area|region other than a semiconductor chip, it is necessary to separate semiconductor chips sufficiently.
본 발명은 상기와 같은 실상을 감안하여 이루어진 것으로, 반도체 칩끼리를 충분히 이간시킬 필요가 있는 용도에 바람직한, 크게 연신하는 것이 가능한 반도체 가공용 시트를 제공하는 것을 목적으로 한다.The present invention has been made in view of the above reality, and an object of the present invention is to provide a sheet for semiconductor processing that can be greatly stretched and is suitable for applications in which semiconductor chips need to be sufficiently separated from each other.
상기 목적을 달성하기 위해, 첫 번째로 본 발명은, 적어도 기재를 구비하는 반도체 가공용 시트로서, 상기 반도체 가공용 시트의 복원율이 70 % 이상, 100 % 이하이고, 상기 복원율은, 상기 반도체 가공용 시트를 150 ㎜ × 15 ㎜ 로 잘라낸 시험편에 있어서, 길이 방향의 양단을, 그리퍼간의 길이가 100 ㎜ 가 되도록 그리퍼로 잡고, 그 후, 그리퍼간의 길이가 200 ㎜ 가 될 때까지 200 ㎜/min 의 속도로 인장하고, 그리퍼간의 길이가 200 ㎜ 로 확장된 상태에서 1 분간 유지하고, 그 후, 그리퍼간의 길이가 100 ㎜ 가 될 때까지 200 ㎜/min 의 속도로 길이 방향으로 되돌리고, 그리퍼간의 길이가 100 ㎜ 로 되돌아간 상태에서 1 분간 유지하고, 그 후, 60 ㎜/min 의 속도로 길이 방향으로 인장하고, 인장력의 측정값이 0.1 N/15 ㎜ 를 나타냈을 때의 그리퍼간의 길이를 측정하고, 당해 길이로부터 초기의 그리퍼간의 길이 100 ㎜ 를 뺀 길이를 L2 (㎜) 로 하고, 상기 확장된 상태에 있어서의 그리퍼간의 길이 200 ㎜ 로부터 초기의 그리퍼간의 길이 100 ㎜ 를 뺀 길이를 L1 (㎜) 로 했을 때, 다음 식 (I)In order to achieve the above object, first, the present invention is a semiconductor processing sheet having at least a substrate, wherein the semiconductor processing sheet has a recovery rate of 70% or more and 100% or less, and the restoration rate is 150 In the test piece cut into mm × 15 mm, both ends in the longitudinal direction are held with a gripper so that the length between the grippers is 100 mm, and then at a rate of 200 mm/min until the length between the grippers is 200 mm. Tensed, held for 1 minute in a state where the length between the grippers was expanded to 200 mm, and then returned to the longitudinal direction at a rate of 200 mm/min until the length between the grippers reached 100 mm, and the length between the grippers is held for 1 minute in a state where it has returned to 100 mm, and then pulled in the longitudinal direction at a speed of 60 mm/min, and the length between the grippers when the measured value of the tensile force indicates 0.1 N/15 mm is measured. L2 (mm) is the length obtained by subtracting 100 mm of the length between the initial grippers from the length, and the length obtained by subtracting the length of 100 mm between the initial grippers from the length of 200 mm between the grippers in the extended state When L1 (mm) is used, the following formula (I)
복원율 (%) = {1 - (L2 ÷ L1)} × 100 … (I)Recovery rate (%) = {1 - (L2 ÷ L1)} × 100 … (I)
로부터 산출되는 값인 것을 특징으로 하는 반도체 가공용 시트를 제공한다 (발명 1).Provides a sheet for semiconductor processing characterized in that the value calculated from (Invention 1).
상기 발명 (발명 1) 에 의하면, 복원율이 상기 범위임으로써, 크게 연신하는 것이 가능해진다. 그 때문에, 예를 들어, FO-WLP 의 제조와 같은, 반도체 칩끼리를 충분히 이간시킬 필요가 있는 용도에 바람직하게 사용할 수 있다.According to the above invention (invention 1), when the restoration ratio is within the above range, it is possible to greatly extend the film. Therefore, it can be used suitably for the use which needs to fully separate semiconductor chips, such as manufacture of FO-WLP, for example.
두 번째로 본 발명은, 적어도 기재를 구비하는 반도체 가공용 시트로서, 23 ℃ 에 있어서 상기 기재의 CD 방향으로 측정되는 상기 반도체 가공용 시트의 100 % 응력에 대한, 23 ℃ 에 있어서 상기 기재의 MD 방향으로 측정되는 상기 반도체 가공용 시트의 100 % 응력의 비가 0.8 이상, 1.2 이하이고, 상기 100 % 응력은, 상기 반도체 가공용 시트를 150 ㎜ × 15 ㎜ 로 잘라낸 시험편에 있어서, 길이 방향의 양단을, 그리퍼간의 길이가 100 ㎜ 가 되도록 그리퍼로 잡고, 그 후, 속도 200 ㎜/min 으로 길이 방향으로 인장하고, 그리퍼간의 길이가 200 ㎜ 가 되었을 때의 인장력의 측정값을, 반도체 가공용 시트의 단면적으로 제산함으로써 얻어지는 값인 것을 특징으로 하는 반도체 가공용 시트를 제공한다 (발명 2).Second, the present invention is a sheet for semiconductor processing comprising at least a base material, wherein the sheet for semiconductor processing at 23° C. measures in the MD direction of the base material at 23° C. against 100% stress of the sheet for semiconductor processing measured in the CD direction of the base material. The ratio of the 100% stress of the sheet for semiconductor processing to be measured is 0.8 or more and 1.2 or less, and the 100% stress is a test piece cut out of the sheet for semiconductor processing to 150 mm x 15 mm, both ends in the longitudinal direction between the grippers. By holding it with a gripper so that the length becomes 100 mm, then pulling it in the longitudinal direction at a speed of 200 mm/min, and dividing the measured value of the tensile force when the length between the grippers becomes 200 mm by the cross-sectional area of the sheet for semiconductor processing Provided is a sheet for semiconductor processing characterized in that it is an obtained value (Invention 2).
상기 발명 (발명 2) 에 의하면, 100 % 응력의 비가 상기 범위임으로써, 크게 연신하는 것이 가능해진다. 그 때문에, 예를 들어, FO-WLP 의 제조와 같은, 반도체 칩끼리를 충분히 이간시킬 필요가 있는 용도에 바람직하게 사용할 수 있다.According to the above invention (invention 2), when the ratio of 100% stress is in the above range, it is possible to greatly extend it. Therefore, it can be used suitably for the use which needs to fully separate semiconductor chips, such as manufacture of FO-WLP, for example.
세 번째로 본 발명은, 적어도 기재를 구비하는 반도체 가공용 시트로서, 23 ℃ 에 있어서 상기 기재의 MD 방향 및 CD 방향으로 측정되는 상기 반도체 가공용 시트의 인장 탄성률이, 각각 10 ㎫ 이상, 350 ㎫ 이하이고, 23 ℃ 에 있어서 상기 기재의 MD 방향 및 CD 방향으로 측정되는 상기 반도체 가공용 시트의 100 % 응력이, 각각 3 ㎫ 이상, 20 ㎫ 이하이고, 상기 100 % 응력은, 상기 반도체 가공용 시트를 150 ㎜ × 15 ㎜ 로 잘라낸 시험편에 있어서, 길이 방향의 양단을, 그리퍼간의 길이가 100 ㎜ 가 되도록 그리퍼로 잡고, 그 후, 속도 200 ㎜/min 으로 길이 방향으로 인장하고, 그리퍼간의 길이가 200 ㎜ 가 되었을 때의 인장력의 측정값을, 반도체 가공용 시트의 단면적으로 제산함으로써 얻어지는 값이고, 23 ℃ 에 있어서 상기 기재의 MD 방향 및 CD 방향으로 측정되는 상기 반도체 가공용 시트의 파단 신도가, 각각 100 % 이상인 것을 특징으로 하는 반도체 가공용 시트를 제공한다 (발명 3).Thirdly, the present invention is a sheet for semiconductor processing comprising at least a substrate, wherein the tensile modulus of elasticity of the sheet for semiconductor processing measured in the MD and CD directions of the substrate at 23°C is 10 MPa or more and 350 MPa or less, respectively. , 100% stress of the sheet for semiconductor processing measured in the MD direction and the CD direction of the substrate at 23 ° C. is 3 MPa or more and 20 MPa or less, respectively, and the 100% stress is 150 mm × In the test piece cut out to 15 mm, both ends in the longitudinal direction were held with a gripper so that the length between the grippers was 100 mm, and then pulled in the longitudinal direction at a speed of 200 mm/min, and the length between the grippers was 200 mm. It is a value obtained by dividing the measured value of the tensile force when it becomes a cross-sectional area of the sheet for semiconductor processing, and the breaking elongation of the sheet for semiconductor processing measured in the MD direction and the CD direction of the substrate at 23 ° C. is 100% or more, respectively. Provided is a sheet for semiconductor processing characterized by (Invention 3).
상기 발명 (발명 3) 에 의하면, 인장 탄성률 및 파단 신도가 상기 범위임으로써, 크게 연신하는 것이 가능해진다. 그 때문에, 예를 들어, FO-WLP 의 제조와 같은, 반도체 칩끼리를 충분히 이간시킬 필요가 있는 용도에 바람직하게 사용할 수 있다.According to the above invention (invention 3), when the tensile elastic modulus and the elongation at break are within the above ranges, it is possible to greatly extend the film. Therefore, it can be used suitably for the use which needs to fully separate semiconductor chips, such as manufacture of FO-WLP, for example.
상기 발명 (발명 1 ∼ 3) 에 있어서는, 상기 기재의 적어도 일방의 면에 적층된 점착제층을 추가로 구비하는 것이 바람직하다 (발명 4).In the above inventions (
상기 발명 (발명 1 ∼ 4) 에 있어서, 상기 기재는, 열가소성 엘라스토머를 함유하는 것이 바람직하다 (발명 5).In the above inventions (
상기 발명 (발명 5) 에 있어서, 상기 열가소성 엘라스토머는, 우레탄계 엘라스토머인 것이 바람직하다 (발명 6).In the above invention (Invention 5), it is preferable that the thermoplastic elastomer is a urethane-based elastomer (Invention 6).
상기 발명 (발명 1 ∼ 6) 에 있어서는, 상기 반도체 가공용 시트의 편면에 적층된 복수의 반도체 칩에 있어서의 이웃하는 반도체 칩의 상호의 간격을, 200 ㎛ 이상, 6000 ㎛ 이하까지 넓히기 위해서 사용되는 것이 바람직하다 (발명 7).In the above inventions (
상기 발명 (발명 1 ∼ 7) 에 있어서는, 서로 직교하는 X 축 및 Y 축에 있어서의 +X 축 방향, -X 축 방향, +Y 축 방향 및 -Y 축 방향의 4 방향에 장력을 부여하여 반도체 가공용 시트를 길게 늘림으로써, 상기 반도체 가공용 시트의 편면에 적층된 복수의 반도체 칩의 간격을 넓히기 위해서 사용되는 것이 바람직하다 (발명 8).In the above inventions (
상기 발명 (발명 1 ∼ 8) 에 있어서는, 점착 시트의 편면에, 개편화된 복수의 반도체 칩을 형성하는 공정과, 상기 점착 시트를 길게 늘려, 상기 복수의 상기 반도체 칩끼리의 간격을 넓히는 공정을 구비하는 반도체 장치의 제조 방법에 있어서, 상기 점착 시트로서 사용되는 것이 바람직하다 (발명 9).In the above inventions (
상기 발명 (발명 1 ∼ 9) 에 있어서는, 팬 아웃형의 반도체 웨이퍼 레벨 패키지를 제조하기 위해서 사용되는 것이 바람직하다 (발명 10).In the above inventions (
본 발명에 관련된 반도체 가공용 시트는, 크게 연신할 수 있고, 반도체 칩끼리를 충분히 이간시킬 수 있다.The sheet for semiconductor processing according to the present invention can be greatly stretched, and semiconductor chips can be sufficiently separated from each other.
도 1 은, 본 발명의 일 실시형태에 관련된 반도체 가공용 시트의 사용 방법의 제 1 양태를 설명하는 단면도이다.
도 2 는, 본 발명의 일 실시형태에 관련된 반도체 가공용 시트의 사용 방법의 제 1 양태를 설명하는 단면도이다.
도 3 은, 본 발명의 일 실시형태에 관련된 반도체 가공용 시트의 사용 방법의 제 1 양태를 설명하는 단면도이다.
도 4 는, 본 발명의 일 실시형태에 관련된 반도체 가공용 시트의 사용 방법의 제 2 양태를 설명하는 단면도이다.
도 5 는, 본 발명의 일 실시형태에 관련된 반도체 가공용 시트의 사용 방법의 제 2 양태를 설명하는 단면도이다.
도 6 은, 본 발명의 일 실시형태에 관련된 반도체 가공용 시트의 사용 방법의 제 2 양태를 설명하는 단면도이다.
도 7 은, 본 발명의 일 실시형태에 관련된 반도체 가공용 시트의 사용 방법의 제 2 양태를 설명하는 단면도이다.
도 8 은, 실시예에서 사용한 2 축 연신 익스팬드 장치를 설명하는 평면도이다.1 is a cross-sectional view illustrating a first aspect of a method of using a sheet for semiconductor processing according to an embodiment of the present invention.
2 is a cross-sectional view illustrating a first aspect of a method of using a sheet for semiconductor processing according to an embodiment of the present invention.
3 is a cross-sectional view illustrating a first aspect of a method of using a sheet for semiconductor processing according to an embodiment of the present invention.
4 is a cross-sectional view illustrating a second aspect of a method of using a sheet for semiconductor processing according to an embodiment of the present invention.
5 is a cross-sectional view illustrating a second aspect of a method of using a sheet for semiconductor processing according to an embodiment of the present invention.
6 is a cross-sectional view illustrating a second aspect of a method of using a sheet for semiconductor processing according to an embodiment of the present invention.
7 is a cross-sectional view illustrating a second aspect of a method of using a sheet for semiconductor processing according to an embodiment of the present invention.
Fig. 8 is a plan view illustrating a biaxial stretching expander used in Examples.
이하, 본 발명의 실시형태에 대해 설명한다. EMBODIMENT OF THE INVENTION Hereinafter, embodiment of this invention is described.
본 실시형태에 관련된 반도체 가공용 시트는, 적어도 기재를 구비하여 구성된다. The sheet for semiconductor processing according to the present embodiment includes at least a substrate.
본 실시형태에 관련된 반도체 가공용 시트의 복원율은 70 % 이상, 100 % 이하인 것이 바람직하다.It is preferable that the restoration rate of the sheet|seat for semiconductor processing which concerns on this embodiment is 70 % or more and 100 % or less.
본 명세서에 있어서, 복원율이란, 다음과 같이 산출되는 것을 말한다. 먼저, 반도체 가공용 시트를 150 ㎜ × 15 ㎜ 로 잘라내어, 시험편을 얻는다. 당해 잘라냄은, 반도체 가공용 시트에 있어서의 기재의 MD 방향과, 시험편의 길이 방향이 일치하도록 실시한다. 다음으로, 시험편의 길이 방향의 양단을, 그리퍼간이 100 ㎜ 가 되도록 그리퍼로 잡는다. 이 때의 그리퍼간의 길이를, 초기 그리퍼간의 길이 L0 (㎜) 으로 한다. 다음으로, 200 ㎜/min 의 속도로 그리퍼간을 길이 방향으로 인장하고, 그리퍼간이 200 ㎜ 가 된 상태에서 1 분간 유지한다. 200 ㎜ 까지 확장시킨 후의 그리퍼간의 길이로부터 초기 그리퍼간의 길이 L0 (㎜) (즉 100 ㎜) 을 뺀 길이를, 확장 길이 L1 (㎜) (= 100 ㎜) 로 한다. 1 분간의 유지 후, 200 ㎜/min 의 속도로 그리퍼간의 길이를 되돌리고, 그리퍼간이 100 ㎜ (즉 L0 (㎜)) 가 된 상태에서 1 분간 유지한다. 그 후, 60 ㎜/min 의 속도로 그리퍼간을 길이 방향으로 인장하고, 인장력의 측정값이 0.1 N/15 ㎜ 를 나타낸 시점에서의 그리퍼간의 길이를 기록한다. 당해 길이로부터 초기 그리퍼간의 길이 L0 (㎜) 을 뺀 값을 L2 (㎜) 로 한다. 이상과 같이 하여 얻어진 L1 및 L2 의 값을 하기 식 (I) 에 적용시킴으로써, 복원율 (%) 이 얻어진다.In this specification, a restoration rate means what is calculated as follows. First, the sheet|seat for semiconductor processing is cut out to 150 mm x 15 mm, and a test piece is obtained. The said cutting is performed so that the MD direction of the base material in a sheet|seat for semiconductor processing and the longitudinal direction of a test piece may match. Next, both ends of the test piece in the longitudinal direction are gripped with a gripper so that the distance between the grippers is 100 mm. The length between the grippers at this time is defined as the length L0 (mm) between the initial grippers. Next, the gripper span is pulled in the longitudinal direction at a speed of 200 mm/min, and held for 1 minute in a state where the gripper span is 200 mm. The length obtained by subtracting the length L0 (mm) between the initial grippers (i.e., 100 mm) from the length between the grippers after being expanded to 200 mm is taken as the extended length L1 (mm) (= 100 mm). After holding for 1 minute, the length between grippers is returned at a speed of 200 mm/min, and held for 1 minute in a state where the distance between grippers is 100 mm (ie, L0 (mm)). After that, the length between the grippers was stretched in the longitudinal direction at a rate of 60 mm/min, and the length between the grippers at the time when the measured value of the tensile force showed 0.1 N/15 mm was recorded. The value obtained by subtracting the length L0 (mm) between the initial grippers from the length is L2 (mm). The restoration rate (%) is obtained by applying the values of L1 and L2 obtained as described above to the following formula (I).
복원율 (%) = {1 - (L2 ÷ L1)} × 100 … (I)Recovery rate (%) = {1 - (L2 ÷ L1)} × 100 … (I)
또한, 이 인장 시험에 있어서, 시험편의 두께는 특별히 제한되지 않고, 시험의 대상으로 하는 반도체 가공용 시트의 두께와 동일해도 된다. 또, 구체적인 측정 방법은, 후술하는 시험예에 나타낸 바와 같다.In addition, in this tensile test, the thickness of the test piece is not particularly limited, and may be the same as the thickness of the sheet for semiconductor processing to be tested. In addition, the specific measurement method is as showing in the test example mentioned later.
또, 본 실시형태에 관련된 반도체 가공용 시트에서는, 23 ℃ 에 있어서 기재의 CD 방향으로 측정되는 반도체 가공용 시트의 100 % 응력에 대한, 23 ℃ 에 있어서 기재의 MD 방향으로 측정되는 반도체 가공용 시트의 100 % 응력의 비가, 0.8 이상, 1.2 이하인 것이 바람직하다. 여기서, MD 방향이란, 기재의 제조시에 있어서의 흐름 방향을 말하고, CD 방향이란, MD 방향에 대해 수직인 방향을 말한다.Further, in the semiconductor processing sheet according to the present embodiment, 100% of the semiconductor processing sheet measured in the MD direction of the substrate at 23°C relative to the 100% stress of the semiconductor processing sheet measured in the CD direction of the substrate at 23°C. It is preferable that the ratio of stress is 0.8 or more and 1.2 or less. Here, the MD direction refers to the flow direction at the time of manufacturing the substrate, and the CD direction refers to a direction perpendicular to the MD direction.
본 명세서에 있어서, 100 % 응력이란, 다음과 같이 산출되는 것을 말한다. 반도체 가공용 시트를 150 ㎜ × 15 ㎜ 로 잘라낸 시험편에 있어서, 길이 방향의 양단을, 그리퍼간이 100 ㎜ 가 되도록 그리퍼로 잡아, 속도 200 ㎜/min 으로 길이 방향으로 인장하고, 그리퍼간의 길이가 200 ㎜ 가 되었을 때의 인장력의 강도 (인장력의 측정값) 로서 나타내는 100 % 강도를, 반도체 가공 시트의 단면적으로 제산함으로써, 100 % 응력 (㎫) 이 얻어진다. 당해 잘라냄은, 반도체 가공용 시트의 제조시에 있어서의 흐름 방향 (MD 방향) 또는 MD 방향에 직교하는 방향 (CD 방향) 과, 시험편의 길이 방향이 일치하도록 실시한다. 또한, 이 인장 시험에 있어서, 시험편의 두께는 특별히 제한되지 않고, 시험의 대상으로 하는 반도체 가공용 시트의 두께와 동일해도 된다. 또, 구체적인 측정 방법은, 후술하는 시험예에 나타내는 바와 같다.In this specification, 100% stress means what is calculated as follows. In the test piece cut out of the sheet|seat for semiconductor processing to 150 mm x 15 mm, the both ends in the longitudinal direction were held with a gripper so that the distance between the grippers was 100 mm, and the length between the grippers was pulled in the longitudinal direction at a speed of 200 mm/min. 100% stress (MPa) is obtained by dividing the 100% strength expressed as the strength of tensile force (measured value of tensile force) in mm by the cross-sectional area of the semiconductor process sheet. The said cutting is performed so that the flow direction (MD direction) at the time of manufacture of the sheet|seat for semiconductor processing, or the direction orthogonal to MD direction (CD direction), and the longitudinal direction of a test piece may match. In addition, in this tensile test, the thickness of the test piece is not particularly limited, and may be the same as the thickness of the sheet for semiconductor processing to be tested. In addition, the specific measurement method is as showing in the test example mentioned later.
또, 본 실시형태에 관련된 반도체 가공용 시트에서는, 23 ℃ 에 있어서 기재의 MD 방향 및 CD 방향으로 측정되는 반도체 가공용 시트의 인장 탄성률이, 각각 10 ㎫ 이상, 350 ㎫ 이하이고, 23 ℃ 에 있어서 기재의 MD 방향 및 CD 방향으로 측정되는 반도체 가공용 시트의 100 % 응력이, 각각 3 ㎫ 이상, 20 ㎫ 이하이고, 또한, 23 ℃ 에 있어서 기재의 MD 방향 및 CD 방향으로 측정되는 반도체 가공용 시트의 파단 신도가, 각각 100 % 이상인 것이 바람직하다.Further, in the sheet for semiconductor processing according to the present embodiment, the tensile modulus of elasticity of the sheet for semiconductor processing measured in the MD direction and the CD direction of the base material at 23°C is 10 MPa or more and 350 MPa or less, respectively, and at 23°C The 100% stress of the sheet for semiconductor processing measured in the MD direction and the CD direction is 3 MPa or more and 20 MPa or less, respectively, and the elongation at break of the sheet for semiconductor processing measured in the MD direction and the CD direction of the base material at 23 ° C. , It is preferable that each is 100% or more.
본 실시형태에 관련된 반도체 가공용 시트는, 상기 서술한 물성을 가짐으로써, 파단이 생기는 일 없이 연신하기 쉬워지는 결과, 크게 연신하는 것이 가능해진다.Since the sheet for semiconductor processing according to the present embodiment has the above-described physical properties, it becomes easy to stretch without causing breakage, and as a result, it becomes possible to greatly stretch.
특히, 상기 복원율이 상기 범위인 경우, 반도체 가공용 시트는 크게 연신된 후에 있어서도 복원하기 쉬운 것을 의미한다. 일반적으로, 항복점을 갖는 시트를 항복점 이상으로 연신하면, 시트는 소성 변형을 일으키고, 소성 변형을 일으킨 부분, 즉 극단적으로 연신된 부분이 편재된 상태가 된다. 그러한 상태의 시트를 더욱 연신하면, 상기의 극단적으로 연신된 부분으로부터 파단이 생기거나, 파단이 생기지 않아도, 익스팬드가 불균일해진다. 또, 변형을 X 축, 신장을 Y 축으로 각각 플롯한 응력-변형선도에 있어서, 기울기 dx/dy 가, 정 (正) 의 값으로부터 0 또는 부 (負) 의 값으로 변화하는 응력값을 취하지 않고, 명확한 항복점을 나타내지 않는 시트이어도, 인장량이 커짐에 따라 시트는 소성 변형을 일으켜, 동일하게 파단이 생기거나, 익스팬드가 불균일해진다. 한편, 소성 변형이 아니라 탄성 변형이 생기는 경우에는, 응력을 제거함으로써 시트가 원래의 형상으로 복원되기 쉽다. 그래서, 충분히 큰 인장량인 100 % 신장 후에 어느 정도 복원하는가를 나타내는 지표인 복원율이, 상기 범위임으로써, 반도체 가공용 시트를 크게 연신할 때, 필름의 소성 변형이 최소한으로 억제되어, 파단이 잘 생기지 않고, 또한 균일한 익스팬드가 가능해진다.In particular, when the restoration ratio is within the above range, it means that the sheet for semiconductor processing is easily restored even after being greatly stretched. In general, when a sheet having a yield point is stretched beyond the yield point, the sheet undergoes plastic deformation, and the portion where the plastic deformation occurs, that is, the extremely stretched portion becomes unevenly distributed. If the sheet in such a state is further stretched, breakage occurs from the above extremely stretched portion, or even if breakage does not occur, the expand becomes non-uniform. In addition, in the stress-strain diagram in which strain is plotted on the X axis and elongation on the Y axis, respectively, the slope dx/dy does not take a stress value that changes from a positive value to 0 or a negative value. Even if the sheet does not have a clear yield point and does not show a clear yield point, the sheet undergoes plastic deformation as the amount of tension increases, resulting in similar breakage or non-uniform expansion. On the other hand, when elastic deformation rather than plastic deformation occurs, the sheet is likely to be restored to its original shape by removing the stress. Therefore, when the recovery rate, which is an index indicating how much restoration is performed after 100% elongation, which is a sufficiently large tensile amount, is within the above range, plastic deformation of the film is suppressed to a minimum and breakage is less likely to occur when the sheet for semiconductor processing is greatly stretched. and uniform expansion is possible.
또, 100 % 응력의 비가 상기 범위인 경우, 그리고, 인장 탄성률, 100 % 응력 및 파단 신도가 상기인 경우, 반도체 가공용 시트를, 기재의 MD 방향 및 CD 방향으로 연신할 때 (이하, 이와 같은 연신을 「2 축 연신」 이라고 하는 경우가 있다), 파단이 잘 생기지 않고, 크게 연신하는 것이 가능해진다.Further, when the ratio of 100% stress is within the above range, and when the tensile modulus, 100% stress and elongation at break are the above, when the sheet for semiconductor processing is stretched in the MD direction and the CD direction of the substrate (hereinafter, such stretching (sometimes referred to as "biaxial stretching"), it is possible to greatly stretch without breakage.
상기와 같은 반도체 가공용 시트에서는, 구체적으로는, 반도체 칩의 상호의 간격이 200 ㎛ 이상과 같은 거리가 될 때까지 이간시키는 것이 가능해진다. 이와 같은 반도체 가공용 시트는, FO-WLP 의 제조 방법 등의 반도체 칩끼리의 간격을 충분히 넓히는 것이 요구되는 반도체 장치의 제조 방법에 바람직하게 사용할 수 있다.Specifically, in the above semiconductor processing sheet, it becomes possible to separate the semiconductor chips until the distance between them becomes a distance such as 200 µm or more. Such a sheet for semiconductor processing can be suitably used for a method for manufacturing a semiconductor device, such as a method for manufacturing FO-WLP, which requires sufficiently widening a space between semiconductor chips.
1. 반도체 가공용 시트의 물성 등1. Physical properties of semiconductor processing sheets, etc.
본 실시형태에 관련된 반도체 가공용 시트에서는, 복원율이, 70 % 이상인 것이 바람직하고, 특히 80 % 이상인 것이 바람직하고, 나아가서는 85 % 이상인 것이 바람직하다. 또, 당해 복원율은, 100 % 이하인 것이 바람직하다. 복원율이 상기 범위임으로써, 전술한 바와 같이, 반도체 가공용 시트를 크게 연신하는 것이 가능해진다.In the sheet for semiconductor processing according to the present embodiment, the restoration rate is preferably 70% or more, particularly preferably 80% or more, and more preferably 85% or more. Moreover, it is preferable that the said restoration rate is 100 % or less. When the restoration ratio is within the above range, it becomes possible to greatly extend the sheet for semiconductor processing as described above.
본 실시형태에 관련된 반도체 가공용 시트에서는, 23 ℃ 에 있어서 기재의 CD 방향으로 측정되는 반도체 가공용 시트의 100 % 응력에 대한, 23 ℃ 에 있어서 기재의 MD 방향으로 측정되는 반도체 가공용 시트의 100 % 응력의 비가, 0.8 이상인 것이 바람직하고, 특히 0.83 이상인 것이 바람직하고, 나아가서는 0.85 이상인 것이 바람직하다. 또, 당해 비는, 1.2 이하인 것이 바람직하고, 특히 1.17 이하인 것이 바람직하고, 나아가서는 1.15 이하인 것이 바람직하다. 100 % 응력의 비가 상기 범위임으로써, 반도체 가공용 시트를 2 축 연신하는 경우와 같이, 특정한 방향으로만 응력이 가해지기 쉬운 경우에도, 반도체 가공용 시트의 파단이 발생하는 것이 억제된다. 그 결과, 반도체 가공용 시트를 보다 크게 연신하는 것이 가능해진다.In the sheet for semiconductor processing according to the present embodiment, 100% stress of the sheet for semiconductor processing measured in the MD direction of the substrate at 23°C relative to the 100% stress of the sheet for semiconductor processing measured in the CD direction of the substrate at 23°C It is preferable that ratio is 0.8 or more, It is especially preferable that it is 0.83 or more, Furthermore, it is preferable that it is 0.85 or more. In addition, the ratio is preferably 1.2 or less, particularly preferably 1.17 or less, and more preferably 1.15 or less. When the 100% stress ratio is within the above range, breakage of the semiconductor processing sheet is suppressed even when stress is easily applied only in a specific direction, such as in the case of biaxially stretching the semiconductor processing sheet. As a result, it becomes possible to stretch the sheet|seat for a semiconductor process larger.
본 실시형태에 관련된 반도체 가공용 시트에서는, 23 ℃ 에 있어서 기재의 CD 방향으로 측정되는 반도체 가공용 시트의 파단 신도가, 100 % 이상인 것이 바람직하고, 특히 150 % 이상인 것이 바람직하고, 나아가서는 200 % 이상인 것이 바람직하다. 또, 당해 파단 신도는, 1200 % 이하인 것이 바람직하고, 특히 1000 % 이하인 것이 바람직하다. 당해 파단 신도가 상기 범위임으로써, 반도체 가공용 시트를, 기재의 CD 방향으로 크게 연신하는 것이 가능해진다. 또한, CD 방향의 파단 신도의 측정 방법은, 후술하는 시험예에 나타내는 바와 같다.In the sheet for semiconductor processing according to the present embodiment, the elongation at break of the sheet for semiconductor processing measured in the CD direction of the base material at 23°C is preferably 100% or more, particularly preferably 150% or more, and more preferably 200% or more desirable. Moreover, it is preferable that the said elongation at break is 1200 % or less, and it is especially preferable that it is 1000 % or less. When the elongation at break is within the above range, it is possible to greatly extend the sheet for semiconductor processing in the CD direction of the substrate. In addition, the measuring method of the breaking elongation in the CD direction is as showing in the test example mentioned later.
본 실시형태에 관련된 반도체 가공용 시트에서는, 23 ℃ 에 있어서 기재의 MD 방향으로 측정되는 반도체 가공용 시트의 파단 신도가, 100 % 이상인 것이 바람직하고, 특히 150 % 이상인 것이 바람직하고, 나아가서는 200 % 이상인 것이 바람직하다. 또, 당해 파단 신도는, 1200 % 이하인 것이 바람직하고, 특히 1000 % 이하인 것이 바람직하다. 당해 파단 신도가 상기 범위임으로써, 반도체 가공용 시트를, 기재의 MD 방향으로 크게 연신하는 것이 가능해진다. 또한, MD 방향의 파단 신도의 측정 방법은, 후술하는 시험예에 나타내는 바와 같다.In the sheet for semiconductor processing according to the present embodiment, the elongation at break of the sheet for semiconductor processing measured in the MD direction of the substrate at 23 ° C. is preferably 100% or more, particularly preferably 150% or more, and more preferably 200% or more desirable. Moreover, it is preferable that the said elongation at break is 1200 % or less, and it is especially preferable that it is 1000 % or less. When the elongation at break is within the above range, it is possible to greatly extend the sheet for semiconductor processing in the MD direction of the substrate. In addition, the measuring method of the breaking elongation in MD direction is as showing the test example mentioned later.
본 실시형태에 관련된 반도체 가공용 시트에서는, 23 ℃ 에 있어서 기재의 CD 방향으로 측정되는 반도체 가공용 시트의 인장 탄성률이, 10 ㎫ 이상인 것이 바람직하고, 특히 20 ㎫ 이상인 것이 바람직하고, 나아가서는 25 ㎫ 이상인 것이 바람직하다. 또, 당해 인장 탄성률은, 350 ㎫ 이하인 것이 바람직하고, 특히 300 ㎫ 이하인 것이 바람직하고, 나아가서는 250 ㎫ 이하인 것이 바람직하다. 상기 인장 탄성률이 10 ㎫ 이상임으로써, 반도체 가공용 시트 상에 반도체 칩 등을 적층했을 경우에, 그 반도체 칩 등을 양호하게 지지하는 것이 가능해진다. 또, 상기 인장 탄성률이 350 ㎫ 이하임으로써, 반도체 가공용 시트가 적당한 유연성을 갖는 것이 되어, 반도체 가공용 시트를 보다 크게 연신하기 쉬워진다. 또한, 상기 인장 탄성률의 측정 방법은, 후술하는 시험예에 나타내는 바와 같다.In the sheet for semiconductor processing according to the present embodiment, the tensile modulus of elasticity of the sheet for semiconductor processing measured in the CD direction of the substrate at 23°C is preferably 10 MPa or more, particularly preferably 20 MPa or more, and more preferably 25 MPa or more. desirable. Further, the tensile modulus of elasticity is preferably 350 MPa or less, particularly preferably 300 MPa or less, and more preferably 250 MPa or less. When the said tensile elasticity modulus is 10 Mpa or more, when a semiconductor chip etc. are laminated|stacked on the sheet|seat for semiconductor processing, it becomes possible to support the semiconductor chip etc. favorably. Moreover, because the said tensile elasticity modulus is 350 Mpa or less, the sheet|seat for semiconductor processing becomes what has moderate softness|flexibility, and it becomes easy to extend|stretch the sheet|seat for semiconductor processing more greatly. In addition, the measuring method of the said tensile modulus is as showing the test example mentioned later.
본 실시형태에 관련된 반도체 가공용 시트에서는, 23 ℃ 에 있어서 기재의 MD 방향으로 측정되는 반도체 가공용 시트의 인장 탄성률이, 10 ㎫ 이상인 것이 바람직하고, 특히 20 ㎫ 이상인 것이 바람직하고, 나아가서는 25 ㎫ 이상인 것이 바람직하다. 또, 당해 인장 탄성률은, 350 ㎫ 이하인 것이 바람직하고, 특히 300 ㎫ 이하인 것이 바람직하고, 나아가서는 250 ㎫ 이하인 것이 바람직하다. 상기 인장 탄성률이 10 ㎫ 이상임으로써, 반도체 가공용 시트 상에 반도체 칩 등을 적층했을 경우에, 그 반도체 칩 등을 양호하게 지지하는 것이 가능해진다. 또, 상기 인장 탄성률이 350 ㎫ 이하임으로써, 반도체 가공용 시트가 적당한 유연성을 갖는 것이 되어, 반도체 가공용 시트를 보다 크게 연신하기 쉬워진다. 또한, 상기 인장 탄성률의 측정 방법은, 후술하는 시험예에 나타내는 바와 같다.In the sheet for semiconductor processing according to the present embodiment, the tensile modulus of elasticity of the sheet for semiconductor processing measured in the MD direction of the substrate at 23°C is preferably 10 MPa or more, particularly preferably 20 MPa or more, and more preferably 25 MPa or more. desirable. Further, the tensile modulus of elasticity is preferably 350 MPa or less, particularly preferably 300 MPa or less, and more preferably 250 MPa or less. When the said tensile elasticity modulus is 10 Mpa or more, when a semiconductor chip etc. are laminated|stacked on the sheet|seat for semiconductor processing, it becomes possible to support the semiconductor chip etc. favorably. Moreover, because the said tensile elasticity modulus is 350 Mpa or less, the sheet|seat for semiconductor processing becomes what has moderate softness|flexibility, and it becomes easy to extend|stretch the sheet|seat for semiconductor processing more greatly. In addition, the measuring method of the said tensile modulus is as showing the test example mentioned later.
본 실시형태에 관련된 반도체 가공용 시트에서는, 23 ℃ 에 있어서 기재의 CD 방향으로 측정되는 반도체 가공용 시트의 100 % 응력이, 3 ㎫ 이상인 것이 바람직하고, 특히 5 ㎫ 이상인 것이 바람직하고, 나아가서는 6 ㎫ 이상인 것이 바람직하다. 당해 100 % 응력이 3 ㎫ 이상임으로써, 반도체 가공용 시트를 크게 연신함으로써 기재의 두께가 저감되어도, 이간된 상태의 칩을 지지하는 데에 필요한 힘을 유지하는 것이 가능해진다. 또, 당해 100 % 응력은, 20 ㎫ 이하인 것이 바람직하고, 특히 18 ㎫ 이하인 것이 바람직하고, 나아가서는 16 ㎫ 이하인 것이 바람직하다. 당해 파단 신도가 20 ㎫ 이하임으로써, 익스팬드 장치에 과도한 부하를 가하는 일 없이 반도체 가공용 시트를 크게 연신하는 것이 가능하고, 장기간에 걸쳐서 연속으로 장치를 사용해도 장치의 고장을 방지하는 것을 기대할 수 있다. 또한, CD 방향의 100 % 응력의 측정 방법은, 후술하는 시험예에 나타내는 바와 같다.In the sheet for semiconductor processing according to the present embodiment, the 100% stress of the sheet for semiconductor processing measured in the CD direction of the substrate at 23°C is preferably 3 MPa or more, particularly preferably 5 MPa or more, and more preferably 6 MPa or more. it is desirable When the 100% stress is 3 MPa or more, even if the thickness of the base material is reduced by greatly stretching the sheet for semiconductor processing, it is possible to maintain the force required to support the separated chips. In addition, the 100% stress is preferably 20 MPa or less, particularly preferably 18 MPa or less, and more preferably 16 MPa or less. When the elongation at break is 20 MPa or less, it is possible to greatly stretch the sheet for semiconductor processing without applying an excessive load to the expander, and even if the device is used continuously for a long period of time, it can be expected to prevent failure of the device. . The method for measuring the 100% stress in the CD direction is as shown in the test examples described later.
본 실시형태에 관련된 반도체 가공용 시트에서는, 23 ℃ 에 있어서 기재의 MD 방향으로 측정되는 반도체 가공용 시트의 100 % 응력이, 3 ㎫ 이상인 것이 바람직하고, 특히 5 ㎫ 이상인 것이 바람직하고, 나아가서는 6 ㎫ 이상인 것이 바람직하다. 당해 100 % 응력이 3 ㎫ 이상임으로써, 반도체 가공용 시트를 크게 연신함으로써 기재의 두께가 저감되어도, 이간된 상태의 칩을 지지하는 데에 필요한 힘을 유지하는 것이 가능해지고, 반도체 가공용 시트를, 기재의 CD 방향으로 크게 연신하는 것이 가능해진다. 또, 당해 100 % 응력은, 20 ㎫ 이하인 것이 바람직하고, 특히 18 ㎫ 이하인 것이 바람직하고, 나아가서는 16 ㎫ 이하인 것이 바람직하다. 당해 파단 신도가 20 ㎫ 이하임으로써, 익스팬드 장치에 과도한 부하를 가하는 일 없이 반도체 가공용 시트를 크게 연신하는 것이 가능하고, 장기간에 걸쳐서 연속으로 장치를 사용해도 장치의 고장을 방지하는 것을 기대할 수 있다. 또한, MD 방향의 100 % 응력의 측정 방법은, 후술하는 시험예에 나타내는 바와 같다.In the sheet for semiconductor processing according to the present embodiment, the 100% stress of the sheet for semiconductor processing measured in the MD direction of the substrate at 23°C is preferably 3 MPa or more, particularly preferably 5 MPa or more, and further preferably 6 MPa or more. it is desirable When the 100% stress is 3 MPa or more, even if the thickness of the base material is reduced by greatly stretching the sheet for semiconductor processing, it becomes possible to maintain the force necessary for supporting the separated chips, and the sheet for semiconductor processing is Large stretching in the CD direction becomes possible. In addition, the 100% stress is preferably 20 MPa or less, particularly preferably 18 MPa or less, and more preferably 16 MPa or less. When the elongation at break is 20 MPa or less, it is possible to greatly stretch the sheet for semiconductor processing without applying an excessive load to the expander, and even if the device is used continuously for a long period of time, it can be expected to prevent failure of the device. . In addition, the measuring method of 100% stress in MD direction is as showing the test example mentioned later.
본 실시형태에 관련된 반도체 가공용 시트는, 적어도 일방의 면이 점착성을 갖는 것이 바람직하다. 이로써, 당해 면에 반도체 칩 등을 첩부 (貼付) 하여 고정시키는 것이 가능해진다. 또한, 본 명세서에서는, 반도체 가공용 시트에 있어서의, 점착성을 갖고, 반도체 칩 등이 첩부되는 면을 「점착면」 이라고 하는 경우가 있다. 본 실시형태에 관련된 반도체 가공용 시트의 점착력은, 300 mN/25 ㎜ 이상인 것이 바람직하고, 특히 800 mN/25 ㎜ 이상인 것이 바람직하고, 나아가서는 1000 mN/25 ㎜ 이상인 것이 바람직하다. 또, 당해 점착력은, 30000 mN/25 ㎜ 이하인 것이 바람직하고, 특히 15000 mN/25 ㎜ 이하인 것이 바람직하고, 나아가서는 10000 mN/25 ㎜ 이하인 것이 바람직하다. 당해 점착력이 300 mN/25 ㎜ 이상임으로써 점착면에 반도체 칩 등을 양호하게 첩부하여 고정시킬 수 있다. 또, 당해 점착력이 30000 mN/25 ㎜ 이하임으로써, 본 실시형태에 관련된 반도체 가공용 시트로부터 그 밖의 점착 시트에의 반도체 칩 등의 새로 붙임, 본 실시형태에 관련된 반도체 가공용 시트로부터, 반도체 칩 등을 흡착 유지 가능한 유지 부재에의 반도체 칩 등의 전사, 본 실시형태에 관련된 반도체 가공용 시트로부터의 반도체 칩의 픽업 등을 양호하게 실시하는 것이 가능해진다. 또한, 본 명세서에 있어서의 점착력은, 실리콘제의 미러 웨이퍼를 피착체로 하고, JIS Z0237 : 2009 에 준한 180°박리법에 의해 측정한 점착력 (mN/25 ㎜) 으로 한다. 또, 본 실시형태에 관련된 반도체 가공용 시트가 기재만으로 이루어지는 경우에는, 점착력은, 당해 기재의 일방의 면에 대해 측정된 것으로 하고, 본 실시형태에 관련된 반도체 가공용 시트가 기재와 후술하는 점착제층으로 이루어지는 경우에는, 점착력은, 당해 점착제층에 있어서의 기재와는 반대의 면에 대해 측정된 것으로 한다.It is preferable that at least one surface of the sheet|seat for semiconductor processing concerning this embodiment has adhesiveness. This makes it possible to attach and fix a semiconductor chip or the like to the surface. In addition, in this specification, the surface which has adhesiveness in a sheet|seat for semiconductor processing and to which a semiconductor chip etc. are stuck may be called "adhesive surface." The adhesive strength of the sheet for semiconductor processing according to the present embodiment is preferably 300 mN/25 mm or more, particularly preferably 800 mN/25 mm or more, and more preferably 1000 mN/25 mm or more. Moreover, it is preferable that the said adhesive force is 30000 mN/25 mm or less, It is especially preferable that it is 15000 mN/25 mm or less, Furthermore, it is preferable that it is 10000 mN/25 mm or less. When the said adhesive force is 300 mN/25 mm or more, a semiconductor chip etc. can be satisfactorily adhered and fixed to the adhesive surface. In addition, when the adhesive force is 30000 mN/25 mm or less, new bonding of semiconductor chips and the like from the sheet for semiconductor processing according to the present embodiment to other adhesive sheets, and semiconductor chips and the like from the sheet for semiconductor processing according to the present embodiment It becomes possible to satisfactorily perform transfer of a semiconductor chip or the like to a holding member capable of adsorbing holding, pick-up of a semiconductor chip from the sheet for semiconductor processing according to the present embodiment, and the like. The adhesive force in this specification is the adhesive force (mN/25 mm) measured by the 180° peeling method according to JIS Z0237:2009 using a mirror wafer made of silicon as an adherend. In the case where the sheet for semiconductor processing according to the present embodiment is composed of only the base material, the adhesive strength is assumed to be measured on one surface of the base material, and the sheet for semiconductor processing according to the present embodiment is composed of the base material and an adhesive layer described later. In this case, the adhesive strength shall be measured with respect to the surface opposite to the substrate in the pressure-sensitive adhesive layer.
본 실시형태에 관련된 반도체 가공용 시트는 내열성을 갖는 것이 바람직하다. 본 실시형태에 관련된 반도체 가공용 시트를 사용하여 웨이퍼 레벨 패키지를 제조하는 경우, 본 실시형태에 관련된 반도체 가공용 시트 상에 있어서, 반도체 칩을 봉지 부재에 의해 봉지하는 경우가 있다. 일반적으로, 봉지 부재로는 열경화성의 재료가 사용되고, 봉지시에는, 당해 재료가 가열된다. 반도체 가공용 시트가 내열성을 가짐으로써, 당해 가열에 의한 반도체 가공용 시트의 변형을 억제하는 것이 가능해진다.The sheet for semiconductor processing according to the present embodiment preferably has heat resistance. When manufacturing a wafer-level package using the sheet for semiconductor processing according to this embodiment, there is a case where a semiconductor chip is sealed with a sealing member on the sheet for semiconductor processing according to this embodiment. Generally, a thermosetting material is used as the sealing member, and the material is heated during sealing. When the sheet|seat for semiconductor processing has heat resistance, it becomes possible to suppress the deformation of the sheet|seat for semiconductor processing by the said heating.
본 실시형태에 관련된 반도체 가공용 시트의 두께는, 30 ㎛ 이상인 것이 바람직하고, 특히 50 ㎛ 이상인 것이 바람직하다. 또, 당해 두께는, 300 ㎛ 이하인 것이 바람직하고, 특히 250 ㎛ 이하인 것이 바람직하다.The thickness of the sheet for semiconductor processing according to the present embodiment is preferably 30 μm or more, and particularly preferably 50 μm or more. Moreover, it is preferable that the said thickness is 300 micrometers or less, and it is especially preferable that it is 250 micrometers or less.
2. 기재2. Registration
본 실시형태에 관련된 반도체 가공용 시트의 기재는, 반도체 가공용 시트가 전술한 물성을 달성할 수 있는 것이면, 그 구성 재료는 특별히 한정되지 않고, 통상은 수지계의 재료를 주재료로 하는 필름으로 구성된다. 특히, 전술한 물성을 달성하기 쉽다는 관점에서, 기재의 재료로는, 열가소성 엘라스토머 또는 고무계 재료를 사용하는 것이 바람직하고, 이들 중에서도, 전술한 물성을 보다 달성하기 쉽다는 관점에서, 열가소성 엘라스토머를 사용하는 것이 특히 바람직하다. 또, 전술한 물성을 달성하기 쉽다는 관점에서, 기재의 구성 재료로는, 유리 전이 온도 (Tg) 가 비교적 낮은 수지를 사용하는 것이 바람직하고, 특히, 이와 같은 수지의 유리 전이 온도 (Tg) 는, 90 ℃ 이하인 것이 바람직하고, 특히 80 ℃ 이하인 것이 바람직하고, 나아가서는 70 ℃ 이하인 것이 바람직하다.The base material of the semiconductor processing sheet according to this embodiment is not particularly limited as long as the semiconductor processing sheet can achieve the above-mentioned physical properties, and is usually composed of a film containing a resin-based material as the main material. In particular, it is preferable to use a thermoplastic elastomer or a rubber-based material as the base material from the viewpoint of easy to achieve the above-mentioned physical properties, and among these, from the viewpoint of easier to achieve the above-mentioned physical properties, thermoplastic elastomer is used. It is particularly desirable to Further, from the viewpoint of easily achieving the above-mentioned physical properties, it is preferable to use a resin having a relatively low glass transition temperature (Tg) as a constituent material of the base material. In particular, the glass transition temperature (Tg) of such a resin is , It is preferably 90°C or less, particularly preferably 80°C or less, and more preferably 70°C or less.
열가소성 엘라스토머로는, 우레탄계 엘라스토머, 올레핀계 엘라스토머, 염화비닐계 엘라스토머, 폴리에스테르계 엘라스토머, 스티렌계 엘라스토머, 아크릴계 엘라스토머, 아미드계 엘라스토머 등을 들 수 있다. 이들 중에서도, 전술한 물성을 보다 달성하기 쉽다는 관점에서, 우레탄계 엘라스토머를 사용하는 것이 바람직하다.Examples of the thermoplastic elastomer include urethane-based elastomers, olefin-based elastomers, vinyl chloride-based elastomers, polyester-based elastomers, styrene-based elastomers, acrylic-based elastomers, and amide-based elastomers. Among these, it is preferable to use a urethane-based elastomer from the viewpoint of more easily achieving the above-mentioned physical properties.
우레탄계 엘라스토머란, 일반적으로, 장사슬 폴리올, 사슬 연장제 및 디이소시아네이트를 반응시켜 얻어지는 것이고, 장사슬 폴리올로부터 유도되는 구성 단위를 갖는 소프트 세그먼트와, 사슬 연장제와 디이소시아네이트의 반응으로부터 얻어지는 폴리우레탄 구조를 갖는 하드 세그먼트로 이루어진다.The urethane-based elastomer is generally obtained by reacting a long-chain polyol, a chain extender and a diisocyanate, and a polyurethane structure obtained from the reaction of a soft segment having structural units derived from the long-chain polyol, and a chain extender and diisocyanate It consists of a hard segment with
우레탄계 엘라스토머를, 그 소프트 세그먼트 성분으로서 사용하는 장사슬 폴리올의 종류에 따라 분류하면, 폴리에스테르계 폴리우레탄 엘라스토머, 폴리에테르계 폴리우레탄 엘라스토머, 폴리카보네이트계 폴리우레탄 엘라스토머 등으로 나눌 수 있다. 본 실시형태에 관련된 반도체 가공용 시트에서는, 이들 중, 전술한 물성을 달성하기 쉽다는 관점에서, 폴리에테르계 폴리우레탄 엘라스토머를 사용하는 것이 바람직하다.Urethane-based elastomers can be classified into polyester-based polyurethane elastomers, polyether-based polyurethane elastomers, polycarbonate-based polyurethane elastomers, and the like, depending on the type of long-chain polyol used as the soft segment component. In the sheet for semiconductor processing according to the present embodiment, among these, it is preferable to use a polyether polyurethane elastomer from the viewpoint of easily achieving the above-mentioned physical properties.
상기 장사슬 폴리올의 예로는, 락톤계 폴리에스테르폴리올, 아디페이트계 폴리에스테르폴리올 등의 폴리에스테르폴리올 ; 폴리프로필렌(에틸렌)폴리올, 폴리테트라메틸렌에테르글리콜 등의 폴리에테르폴리올 ; 폴리카보네이트폴리올 등을 들 수 있다. 이들 중, 전술한 물성을 달성하기 쉽다는 관점에서, 아디페이트계 폴리에스테르폴리올을 사용하는 것이 바람직하다.Examples of the long-chain polyol include polyester polyols such as lactone-based polyester polyols and adipate-based polyester polyols; polyether polyols such as polypropylene (ethylene) polyol and polytetramethylene ether glycol; Polycarbonate polyol etc. are mentioned. Among these, it is preferable to use an adipate-based polyester polyol from the viewpoint of easily achieving the above-mentioned physical properties.
상기 디이소시아네이트의 예로는, 2,4-톨루엔디이소시아네이트, 2,6-톨루엔디이소시아네이트, 4,4'-디페닐메탄디이소시아네이트, 헥사메틸렌디이소시아네이트 등을 들 수 있다. 이들 중, 전술한 물성을 달성하기 쉽다는 관점에서, 헥사메틸렌디이소시아네이트를 사용하는 것이 바람직하다.Examples of the diisocyanate include 2,4-toluene diisocyanate, 2,6-toluene diisocyanate, 4,4'-diphenylmethane diisocyanate, and hexamethylene diisocyanate. Among these, it is preferable to use hexamethylene diisocyanate from the viewpoint of easy achievement of the above-mentioned physical properties.
상기 사슬 연장제로는, 1,4-부탄디올, 1,6-헥산디올 등의 저분자 다가 알코올, 방향족 디아민 등을 들 수 있다. 이들 중, 전술한 물성을 달성하기 쉽다는 관점에서, 1,6-헥산디올을 사용하는 것이 바람직하다.Examples of the chain extender include low molecular polyhydric alcohols such as 1,4-butanediol and 1,6-hexanediol, and aromatic diamines. Among these, it is preferable to use 1,6-hexanediol from the viewpoint of easy achievement of the above-mentioned physical properties.
올레핀계 엘라스토머로는, 에틸렌·α-올레핀 공중합체, 프로필렌·α-올레핀 공중합체, 부텐·α-올레핀 공중합체, 에틸렌·프로필렌·α-올레핀 공중합체, 에틸렌·부텐·α-올레핀 공중합체, 프로필렌·부텐-α 올레핀 공중합체, 에틸렌·프로필렌·부텐-α·올레핀 공중합체, 스티렌·이소프렌 공중합체 및 스티렌·에틸렌·부틸렌 공중합체로 이루어지는 군에서 선택되는 적어도 1 종의 수지를 함유하는 것을 들 수 있다.Examples of the olefin elastomer include ethylene/α-olefin copolymers, propylene/α-olefin copolymers, butene/α-olefin copolymers, ethylene/propylene/α-olefin copolymers, ethylene/butene/α-olefin copolymers, containing at least one resin selected from the group consisting of a propylene/butene-α olefin copolymer, an ethylene/propylene/butene-α/olefin copolymer, a styrene/isoprene copolymer, and a styrene/ethylene/butylene copolymer; can be heard
올레핀계 엘라스토머의 밀도는, 특별히 한정되지 않지만, 반도체 웨이퍼를 반도체 가공용 시트에 첩부할 때의 요철 추종성이 우수한 기재를 보다 안정적으로 얻는 등의 관점에서, 0.860 g/㎤ 이상 0.905 g/㎤ 미만인 것이 바람직하고, 0.862 g/㎤ 이상 0.900 g/㎤ 미만인 것이 보다 바람직하고, 0.864 g/㎤ 이상 0.895 g/㎤ 미만인 것이 특히 바람직하다.The density of the olefin-based elastomer is not particularly limited, but is preferably 0.860 g/
올레핀계 엘라스토머는, 이 엘라스토머를 형성하기 위해서 사용한 전체 단량체 중, 올레핀계 화합물로 이루어지는 단량체의 질량 비율 (본 명세서에 있어서 「올레핀 함유율」 이라고도 한다) 이 50 ∼ 100 질량% 인 것이 바람직하다. 올레핀 함유율이 과도하게 낮은 경우에는, 올레핀에서 유래하는 구조 단위를 함유하는 엘라스토머로서의 성질이 잘 나타나지 않게 되고, 유연성이나 고무 탄성을 잘 나타내지 않게 된다. 이러한 효과를 안정적으로 얻는 관점에서, 올레핀 함유율은 50 질량% 이상인 것이 바람직하고, 60 질량% 이상인 것이 보다 바람직하다.The olefinic elastomer preferably has a mass ratio of monomers composed of an olefinic compound (also referred to as "olefin content" in this specification) of 50 to 100% by mass among all the monomers used to form the elastomer. When the olefin content is excessively low, properties as an elastomer containing structural units derived from olefins are difficult to exhibit, and flexibility and rubber elasticity are not well exhibited. From the standpoint of stably obtaining these effects, the olefin content is preferably 50% by mass or more, and more preferably 60% by mass or more.
스티렌계 엘라스토머로는, 스티렌-공액 디엔 공중합체 및 스티렌-올레핀 공중합체 등을 들 수 있다. 스티렌-공액 디엔 공중합체의 구체예로는, 스티렌-부타디엔 공중합체, 스티렌-부타디엔-스티렌 공중합체 (SBS), 스티렌-부타디엔-부틸렌-스티렌 공중합체, 스티렌-이소프렌 공중합체, 스티렌-이소프렌-스티렌 공중합체 (SIS), 스티렌-에틸렌-이소프렌-스티렌 공중합체 등의 미수첨 스티렌-공액 디엔 공중합체 ; 스티렌-에틸렌/프로필렌-스티렌 공중합체 (SEPS, 스티렌-이소프렌-스티렌 공중합체의 수첨가물), 스티렌-에틸렌-부틸렌-스티렌 공중합체 (SEBS, 스티렌-부타디엔 공중합체의 수소 첨가물) 등의 수첨 스티렌-공액 디엔 공중합체 등을 들 수 있다. 또, 공업적으로는, 터프프렌 (아사히 화성사 제조), 크레이튼 (크레이튼 폴리머 재팬사 제조), 스미토모 TPE-SB (스미토모 화학사 제조), 에포프렌드 (다이셀 화학 공업사 제조), 라바론 (미츠비시 화학사 제조), 셉톤 (쿠라레사 제조), 터프텍 (아사히 화성사 제조) 등의 상품명을 들 수 있다. 스티렌계 엘라스토머는, 수소 첨가물이어도 되고 미수첨물이어도 된다.Examples of the styrenic elastomer include styrene-conjugated diene copolymers and styrene-olefin copolymers. Specific examples of the styrene-conjugated diene copolymer include a styrene-butadiene copolymer, a styrene-butadiene-styrene copolymer (SBS), a styrene-butadiene-butylene-styrene copolymer, a styrene-isoprene copolymer, and a styrene-isoprene- Unhydrogenated styrene-conjugated diene copolymers, such as a styrene copolymer (SIS) and a styrene-ethylene-isoprene-styrene copolymer; Hydrogenated styrene, such as styrene-ethylene/propylene-styrene copolymer (SEPS, hydrogenated product of styrene-isoprene-styrene copolymer) and styrene-ethylene-butylene-styrene copolymer (SEBS, hydrogenated product of styrene-butadiene copolymer) -Conjugated diene copolymer etc. are mentioned. Further, industrially, Toughrene (manufactured by Asahi Kasei Co., Ltd.), Kraton (manufactured by Kraton Polymer Japan Co., Ltd.), Sumitomo TPE-SB (manufactured by Sumitomo Chemical Co., Ltd.), Epofriend (manufactured by Daicel Chemical Industry Co., Ltd.), Lavalon ( Trade names, such as Mitsubishi Chemical Corporation), Septon (Kuraray Corporation), and Tuftec (Asahi Kasei Corporation), are mentioned. The styrenic elastomer may be a hydrogenated substance or an unhydrogenated substance.
고무계 재료로는, 예를 들어, 천연 고무, 합성 이소프렌 고무 (IR), 부타디엔 고무 (BR), 스티렌-부타디엔 고무 (SBR), 클로로프렌 고무 (CR), 아크릴로니트릴-부타디엔 공중합 고무 (NBR), 부틸 고무 (IIR), 할로겐화 부틸 고무, 아크릴 고무, 우레탄 고무, 다황화 고무 등을 들 수 있고, 이들의 1 종을 단독으로 또는 2 종 이상을 조합하여 사용할 수 있다.Examples of rubber-based materials include natural rubber, synthetic isoprene rubber (IR), butadiene rubber (BR), styrene-butadiene rubber (SBR), chloroprene rubber (CR), acrylonitrile-butadiene copolymer rubber (NBR), Butyl rubber (IIR), halogenated butyl rubber, acrylic rubber, urethane rubber, polysulfide rubber, etc. can be mentioned, and these 1 type can be used individually or in combination of 2 or more types.
기재로서, 상기와 같은 재료로 이루어지는 필름이 복수층 적층된 것을 사용할 수도 있다. 또, 상기와 같은 재료로 이루어지는 필름과, 그 밖의 필름이 적층된 것을 사용할 수도 있다.As the base material, a laminate of a plurality of layers of films made of the above materials may be used. Further, a laminate of a film made of the above materials and another film may also be used.
필름을 복수층 적층하는 경우, 전술한 물성을 달성하는 데에 있어서 기여율이 높은 필름을, 비교적 두꺼운 두께로 중앙에 배치하고, 그 필름을, 상기 기여율이 낮은, 비교적 얇은 두께의 다른 필름 사이에 두는 구성으로 할 수 있다. 또, 유리 전이 온도 (Tg) 가 비교적 낮은 수지의 사용은, 전술한 물성을 달성하는 데에 있어서 바람직하지만, 그러한 수지는 점착성이 높기 때문에, 그러한 수지를 반도체 가공용 시트의 표면에 형성하는 경우, 반도체 가공용 시트의 제조시 또는 사용시에 있어서의 취급이 곤란해질 가능성이 있다. 그래서, 유리 전이 온도 (Tg) 가 비교적 낮은 수지 필름을, 유리 전이 온도 (Tg) 가 비교적 높은 수지 필름 사이에 두거나, 유리 전이 온도 (Tg) 가 비교적 낮은 수지 필름에 대해 유리 전이 온도 (Tg) 가 비교적 높은 수지 필름을 적층하거나 함으로써, 전술한 물성의 달성과, 취급성을 양립할 수 있다.In the case of laminating multiple layers of films, in achieving the above-mentioned physical properties, a film with a high contribution rate is placed in the center with a relatively thick thickness, and the film is placed between other films with a relatively small thickness with a low contribution rate. configuration can be done. In addition, the use of a resin having a relatively low glass transition temperature (Tg) is preferable for achieving the above-described physical properties, but since such a resin has high adhesiveness, when forming such a resin on the surface of a sheet for semiconductor processing, a semiconductor There is a possibility that the handling at the time of production or use of the sheet for processing becomes difficult. Therefore, a resin film having a relatively low glass transition temperature (Tg) is sandwiched between a resin film having a relatively high glass transition temperature (Tg), or a resin film having a relatively low glass transition temperature (Tg) has a relatively low glass transition temperature (Tg). By laminating a relatively high resin film or the like, it is possible to achieve both the above-described physical properties and handling properties.
본 실시형태에 관련된 반도체 가공용 시트가 기재만으로 구성되는 경우, 당해 기재는 점착성을 갖는 것이 바람직하다. 당해 점착성이 상태 (常態) 에서 발휘되는 것인 경우, 기재로서, 자기 점착성을 갖는 것을 사용하는 것이 바람직하다.When the sheet for semiconductor processing according to the present embodiment is constituted only of a base material, the base material preferably has adhesiveness. In the case where the adhesiveness is exhibited in a normal state, it is preferable to use a substrate having self-adhesiveness as the base material.
또, 본 실시형태에 관련된 반도체 가공용 시트가 기재만으로 구성되고, 또한 당해 기재가 복수의 필름을 적층하여 이루어지는 것인 경우, 적층되는 복수의 필름 중, 최외층에 위치하는 필름만 또는 그들의 일방만이 점착성을 갖는 것이어도 된다. 예를 들어, 유리 전이 온도 (Tg) 가 비교적 낮은 수지 필름의 일방의 면에 대해, 유리 전이 온도 (Tg) 가 비교적 높은 수지 필름을 적층함으로써, 그 일방의 면에만 있어서 점착성을 발휘시킬 수 있다. 또한, 본 명세서에 있어서의 반도체 가공용 시트의 최외층에는, 박리 시트 등, 사용시에 제거되는 것을 포함하지 않는 것으로 한다.Further, in the case where the sheet for semiconductor processing according to the present embodiment is composed of only a base material and the base material is formed by laminating a plurality of films, only the film positioned in the outermost layer or one of them is used among the plurality of laminated films. It may have adhesiveness. For example, by laminating a resin film having a relatively high glass transition temperature (Tg) on one surface of a resin film having a relatively low glass transition temperature (Tg), adhesiveness can be exhibited only on the one surface. In addition, the outermost layer of the sheet for semiconductor processing in this specification shall not include a release sheet or the like that is removed during use.
본 실시형태에 있어서의 기재에서는, 상기의 수지계 재료를 주재료로 하는 필름 내에, 안료, 염료, 난연제, 가소제, 대전 방지제, 활제, 필러 등의 각종 첨가제가 함유되어 있어도 된다. 안료로는, 예를 들어, 이산화티탄, 카본 블랙 등을 들 수 있다. 또, 필러로는, 멜라민 수지와 같은 유기계 재료, 흄드 실리카와 같은 무기계 재료 및 니켈 입자와 같은 금속계 재료가 예시된다. 이러한 첨가제의 함유량은 특별히 한정되지 않지만, 기재가 원하는 기능을 발휘할 수 있는 범위에 두는 것이 바람직하다.In the base material in this embodiment, various additives such as pigments, dyes, flame retardants, plasticizers, antistatic agents, lubricants, and fillers may be contained in the film containing the above resin-based material as a main material. As a pigment, titanium dioxide, carbon black, etc. are mentioned, for example. Moreover, examples of the filler include organic materials such as melamine resin, inorganic materials such as fumed silica, and metal materials such as nickel particles. The content of these additives is not particularly limited, but is preferably within a range in which the base material can exhibit desired functions.
반도체 가공용 시트가 후술하는 점착제층을 갖는 경우, 기재는, 그 표면에 적층되는 점착제층과의 밀착성을 향상시킬 목적으로, 원하는 바에 따라 편면 또는 양면에, 산화법이나 요철화법 등에 의한 표면 처리, 혹은 프라이머층을 형성하는 프라이머 처리를 실시할 수 있다. 상기 산화법으로는, 예를 들어 코로나 방전 처리, 플라즈마 방전 처리, 크롬 산화 처리 (습식), 화염 처리, 열풍 처리, 오존, 자외선 조사 처리 등을 들 수 있고, 또, 요철화법으로는, 예를 들어 샌드 블라스트법, 용사 처리법 등을 들 수 있다.When the sheet for semiconductor processing has a pressure-sensitive adhesive layer described later, the base material is surface-treated on one or both surfaces by an oxidation method, a concavo-convex method or the like, or a primer, as desired, for the purpose of improving adhesion with the pressure-sensitive adhesive layer laminated on the surface thereof. Primer treatment to form a layer can be performed. Examples of the oxidation method include corona discharge treatment, plasma discharge treatment, chromium oxidation treatment (wet), flame treatment, hot air treatment, ozone, and ultraviolet irradiation treatment. A sand blast method, a thermal spray treatment method, etc. are mentioned.
또, 점착제층이 에너지선 경화성 점착제를 함유하는 경우, 기재는, 에너지선에 대한 투과성을 갖는 것이 바람직하다. 특히, 에너지선으로서 자외선을 사용하는 경우에는, 기재는 자외선에 대해 투과성을 갖는 것이 바람직하고, 에너지선으로서 전자선을 사용하는 경우에는, 기재는 전자선의 투과성을 갖는 것이 바람직하다.Further, when the pressure-sensitive adhesive layer contains an energy ray-curable pressure-sensitive adhesive, the base material preferably has energy ray permeability. In particular, when ultraviolet rays are used as energy rays, the base material preferably has ultraviolet light transmittance, and when electron beams are used as energy rays, the base material preferably has electron beam transmittance.
본 실시형태에 관련된 반도체 가공용 시트에 있어서, 기재의 제조 방법은 특별히 제한되지 않고, 예를 들어, 캐스트 성형법 (용융 유연법), T 다이법이나 인플레이션법과 같은 용융 압출법, 캘린더법 등, 어느 방법을 사용해도 된다. 그 중에서도, 두께의 편차를 억제하는 것이 용이하다는 관점에서, 캐스트 성형법에 의해 기재를 제조하는 것이 바람직하다. 이 경우, 기재의 재료가 되는 액상의 배합물 (경화 전의 수지, 수지의 용액 등) 을, 공정 시트 상에 박막상으로 캐스트한 후에, 도막을 경화시켜 필름화함으로써 기재를 제조할 수 있는 것이 바람직하다.In the sheet for semiconductor processing according to the present embodiment, the method for manufacturing the substrate is not particularly limited, and examples thereof include any method such as a cast molding method (melt casting method), a melt extrusion method such as a T-die method or an inflation method, or a calender method. You can also use Especially, it is preferable to manufacture a base material by the cast molding method from a viewpoint of being easy to suppress the unevenness of thickness. In this case, it is preferable that the base material can be produced by casting a liquid formulation (resin before curing, resin solution, etc.) serving as the material of the base material in a thin film form on a process sheet, and then curing the coating film to form a film. .
기재의 두께는, 반도체 가공용 시트가 원하는 공정에 있어서 적절히 기능할 수 있는 한, 한정되지 않는다. 기재의 두께는, 20 ㎛ 이상인 것이 바람직하고, 특히 40 ㎛ 이상인 것이 바람직하다. 또, 당해 두께는, 250 ㎛ 이하인 것이 바람직하고, 특히 200 ㎛ 이하인 것이 바람직하다.The thickness of the substrate is not limited as long as the sheet for semiconductor processing can properly function in a desired step. The thickness of the substrate is preferably 20 μm or more, particularly preferably 40 μm or more. Moreover, it is preferable that the said thickness is 250 micrometers or less, and it is especially preferable that it is 200 micrometers or less.
또, 2 ㎝ 간격으로 두께를 측정했을 때의, 기재의 두께의 표준 편차는, 2 ㎛ 이하인 것이 바람직하고, 특히 1.5 ㎛ 이하인 것이 바람직하고, 나아가서는 1 ㎛ 이하인 것이 바람직하다. 당해 표준 편차가 2 ㎛ 이하임으로써, 반도체 가공용 시트가 정밀도가 높은 두께를 갖는 것이 되어, 반도체 가공용 시트를 균일하게 연신하는 것이 가능해진다.In addition, the standard deviation of the thickness of the substrate when the thickness is measured at intervals of 2 cm is preferably 2 μm or less, particularly preferably 1.5 μm or less, and more preferably 1 μm or less. When the said standard deviation is 2 micrometers or less, the sheet|seat for semiconductor processing will have a thickness with high precision, and it becomes possible to extend|stretch the sheet|seat for semiconductor processing uniformly.
3. 점착제층3. Adhesive layer
본 실시형태에 관련된 반도체 가공용 시트는, 기재의 적어도 일방의 면에 적층된 점착제층을 추가로 구비하는 것이 바람직하다. 이로써, 반도체 가공용 시트는, 당해 점착제층측의 면에 있어서 원하는 점착성을 발휘하기 쉬워져, 당해 면에 반도체 칩 등을 양호하게 첩부하는 것이 가능해진다.It is preferable that the sheet for semiconductor processing according to this embodiment further includes an adhesive layer laminated on at least one side of the substrate. Thereby, the sheet|seat for semiconductor processing becomes easy to exhibit desired adhesiveness in the surface at the side of the said adhesive layer, and it becomes possible to stick a semiconductor chip etc. to the said surface satisfactorily.
점착제층은, 반도체 가공용 시트에 있어서 전술한 물성을 달성할 수 있는 것이면, 특별히 한정되지 않는다. 당해 점착제층은, 비에너지선 경화성 점착제로 구성되어도 되고, 에너지선 경화성 점착제로 구성되어도 된다. 비에너지선 경화성 점착제로는, 원하는 점착력 및 재박리성을 갖는 것이 바람직하고, 예를 들어, 아크릴계 점착제, 고무계 점착제, 실리콘계 점착제, 우레탄계 점착제, 폴리에스테르계 점착제, 폴리비닐에테르계 점착제 등을 사용할 수 있다. 이들 중에서도, 반도체 가공용 시트를 연신했을 때에 반도체 칩 등의 탈락을 효과적으로 억제할 수 있는 아크릴계 점착제가 바람직하다.The pressure-sensitive adhesive layer is not particularly limited as long as it can achieve the physical properties described above in the sheet for semiconductor processing. The pressure-sensitive adhesive layer may be composed of a non-energy ray-curable pressure-sensitive adhesive or may be composed of an energy ray-curable pressure-sensitive adhesive. As the non-energy ray curable adhesive, those having desired adhesive strength and re-peelability are preferable. For example, acrylic adhesives, rubber-based adhesives, silicone-based adhesives, urethane-based adhesives, polyester-based adhesives, polyvinyl ether-based adhesives, etc. can be used. there is. Among these, when the sheet for semiconductor processing is stretched, an acrylic pressure-sensitive adhesive that can effectively suppress dropping of semiconductor chips and the like is preferable.
한편, 에너지선 경화성 점착제는, 에너지선 조사에 의해 경화시켜 점착력이 저하되기 때문에, 반도체 칩과 반도체 가공용 시트를 분리시키고자 할 때, 에너지선 조사함으로써, 용이하게 분리시킬 수 있다.On the other hand, energy-beam-curable pressure-sensitive adhesives are cured by energy-beam irradiation and their adhesive strength decreases. Therefore, when separating a semiconductor chip from a semiconductor processing sheet, they can be easily separated by energy-beam irradiation.
점착제층을 구성하는 에너지선 경화성 점착제는, 에너지선 경화성을 갖는 폴리머를 주성분으로 하는 것이어도 되고, 비에너지선 경화성 폴리머 (에너지선 경화성을 갖지 않는 폴리머) 와 적어도 1 개 이상의 에너지선 경화성기를 갖는 모노머 및/또는 올리고머의 혼합물을 주성분으로 하는 것이어도 된다. 또, 에너지선 경화성을 갖는 폴리머와 비에너지선 경화성 폴리머의 혼합물이어도 되고, 에너지선 경화성을 갖는 폴리머와 적어도 1 개 이상의 에너지선 경화성기를 갖는 모노머 및/또는 올리고머의 혼합물이어도 되고, 그것들 3 종의 혼합물이어도 된다.The energy ray-curable pressure-sensitive adhesive constituting the pressure-sensitive adhesive layer may have a polymer having energy ray curability as a main component, and may include a non-energy ray curable polymer (a polymer having no energy ray curable property) and a monomer having at least one energy ray curable group. And/or a mixture of oligomers as a main component may be used. Further, it may be a mixture of an energy ray curable polymer and a non-energy ray curable polymer, or a mixture of an energy ray curable polymer and a monomer and/or oligomer having at least one energy ray curable group, or a mixture of three of these. may be continued
최초로, 에너지선 경화성 점착제가, 에너지선 경화성을 갖는 폴리머를 주성분으로 하는 경우에 대해, 이하 설명한다.First, a case where an energy ray-curable pressure-sensitive adhesive contains a polymer having energy ray curability as a main component will be described below.
에너지선 경화성을 갖는 폴리머는, 측사슬에 에너지선 경화성을 갖는 관능기 (에너지선 경화성기) 가 도입된 (메트)아크릴산에스테르 (공)중합체 (A) (이하 「에너지선 경화형 중합체 (A)」 라고 하는 경우가 있다) 인 것이 바람직하다. 이 에너지선 경화형 중합체 (A) 는, 관능기 함유 모노머 단위를 갖는 아크릴계 공중합체 (a1) 와, 그 관능기에 결합하는 관능기를 갖는 불포화기 함유 화합물 (a2) 을 반응시켜 얻어지는 것임이 바람직하다. 또한, 본 명세서에 있어서, (메트)아크릴산에스테르란, 아크릴산에스테르 및 메타크릴산에스테르의 양방을 의미한다. 다른 유사 용어도 동일하다.The energy ray-curable polymer is a (meth)acrylic acid ester (co)polymer (A) in which a functional group (energy ray-curable group) is introduced into the side chain (hereinafter referred to as "energy ray-curable polymer (A)"). may be) is preferable. This energy ray-curable polymer (A) is preferably obtained by reacting an acrylic copolymer (a1) having a functional group-containing monomer unit with an unsaturated group-containing compound (a2) having a functional group bonded to the functional group. In addition, in this specification, (meth)acrylic acid ester means both acrylic acid ester and methacrylic acid ester. Other similar terms are also the same.
아크릴계 공중합체 (a1) 는, 관능기 함유 모노머로부터 유도되는 구성 단위와, (메트)아크릴산에스테르 모노머 또는 그 유도체로부터 유도되는 구성 단위를 함유하는 것이 바람직하다.The acrylic copolymer (a1) preferably contains a structural unit derived from a functional group-containing monomer and a structural unit derived from a (meth)acrylic acid ester monomer or a derivative thereof.
아크릴계 공중합체 (a1) 의 구성 단위로서의 관능기 함유 모노머는, 중합성의 이중 결합과, 하이드록실기, 카르복실기, 아미노기, 치환 아미노기, 에폭시기 등의 관능기를 분자 내에 갖는 모노머인 것이 바람직하다.The functional group-containing monomer as the structural unit of the acrylic copolymer (a1) is preferably a monomer having a polymerizable double bond and a functional group such as a hydroxyl group, a carboxyl group, an amino group, a substituted amino group, or an epoxy group in the molecule.
하이드록실기 함유 모노머로는, 예를 들어, 2-하이드록시에틸(메트)아크릴레이트, 2-하이드록시프로필(메트)아크릴레이트, 3-하이드록시프로필(메트)아크릴레이트, 2-하이드록시부틸(메트)아크릴레이트, 3-하이드록시부틸(메트)아크릴레이트, 4-하이드록시부틸(메트)아크릴레이트 등을 들 수 있고, 이들은 단독으로 또는 2 종 이상을 조합하여 사용된다.Examples of the hydroxyl group-containing monomer include 2-hydroxyethyl (meth)acrylate, 2-hydroxypropyl (meth)acrylate, 3-hydroxypropyl (meth)acrylate, and 2-hydroxybutyl (meth)acrylate, 3-hydroxybutyl (meth)acrylate, 4-hydroxybutyl (meth)acrylate, etc. are mentioned, These are used individually or in combination of 2 or more types.
카르복실기 함유 모노머로는, 예를 들어, 아크릴산, 메타크릴산, 크로톤산, 말레산, 이타콘산, 시트라콘산 등의 에틸렌성 불포화 카르복실산을 들 수 있다. 이들은 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다.Examples of the carboxyl group-containing monomer include ethylenically unsaturated carboxylic acids such as acrylic acid, methacrylic acid, crotonic acid, maleic acid, itaconic acid, and citraconic acid. These may be used independently and may be used in combination of 2 or more type.
아미노기 함유 모노머 또는 치환 아미노기 함유 모노머로는, 예를 들어, 아미노에틸(메트)아크릴레이트, n-부틸아미노에틸(메트)아크릴레이트 등을 들 수 있다. 이들은 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다.Examples of the amino group-containing monomer or the substituted amino group-containing monomer include aminoethyl (meth)acrylate, n-butylaminoethyl (meth)acrylate, and the like. These may be used independently and may be used in combination of 2 or more type.
아크릴계 공중합체 (a1) 를 구성하는 (메트)아크릴산에스테르 모노머로는, 알킬기의 탄소수가 1 ∼ 20 인 알킬(메트)아크릴레이트 외에, 예를 들어, 분자 내에 지환식 구조를 갖는 모노머 (지환식 구조 함유 모노머) 가 바람직하게 사용된다.As the (meth)acrylic acid ester monomer constituting the acrylic copolymer (a1), in addition to an alkyl (meth)acrylate having an alkyl group having 1 to 20 carbon atoms, for example, a monomer having an alicyclic structure in the molecule (alicyclic structure containing monomer) is preferably used.
알킬(메트)아크릴레이트로는, 특히 알킬기의 탄소수가 1 ∼ 18 인 알킬(메트)아크릴레이트, 예를 들어, 메틸(메트)아크릴레이트, 에틸(메트)아크릴레이트, 프로필(메트)아크릴레이트, n-부틸(메트)아크릴레이트, 2-에틸헥실(메트)아크릴레이트 등이 바람직하게 사용된다. 이들은, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다.As the alkyl (meth) acrylate, in particular, an alkyl (meth) acrylate having 1 to 18 carbon atoms in the alkyl group, such as methyl (meth) acrylate, ethyl (meth) acrylate, propyl (meth) acrylate, n-butyl (meth)acrylate, 2-ethylhexyl (meth)acrylate and the like are preferably used. These may be used individually by 1 type, and may be used in combination of 2 or more type.
지환식 구조 함유 모노머로는, 예를 들어, (메트)아크릴산시클로헥실, (메트)아크릴산디시클로펜타닐, (메트)아크릴산아다만틸, (메트)아크릴산이소보르닐, (메트)아크릴산디시클로펜테닐, (메트)아크릴산디시클로펜테닐옥시에틸 등이 바람직하게 사용된다. 이들은, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다.Examples of the alicyclic structure-containing monomer include cyclohexyl (meth)acrylate, dicyclopentanyl (meth)acrylate, adamantyl (meth)acrylate, isobornyl (meth)acrylate, and dicyclophene (meth)acrylate. tenyl, dicyclopentenyloxyethyl (meth)acrylate and the like are preferably used. These may be used individually by 1 type, and may be used in combination of 2 or more type.
아크릴계 공중합체 (a1) 는, 상기 관능기 함유 모노머로부터 유도되는 구성 단위를, 바람직하게는 1 질량% 이상, 특히 바람직하게는 5 질량% 이상, 더욱 바람직하게는 10 질량% 이상의 비율로 함유한다. 또, 아크릴계 공중합체 (a1) 는, 상기 관능기 함유 모노머로부터 유도되는 구성 단위를, 바람직하게는 35 질량% 이하, 특히 바람직하게는 30 질량% 이하, 더욱 바람직하게는 25 질량% 이하의 비율로 함유한다.The acrylic copolymer (a1) contains a structural unit derived from the functional group-containing monomer in an amount of preferably 1% by mass or more, particularly preferably 5% by mass or more, and still more preferably 10% by mass or more. In addition, the acrylic copolymer (a1) contains structural units derived from the functional group-containing monomers in an amount of preferably 35% by mass or less, particularly preferably 30% by mass or less, and even more preferably 25% by mass or less. do.
또한 아크릴계 공중합체 (a1) 는, (메트)아크릴산에스테르 모노머 또는 그 유도체로부터 유도되는 구성 단위를, 바람직하게는 50 질량% 이상, 특히 바람직하게는 60 질량% 이상, 더욱 바람직하게는 70 질량% 이상의 비율로 함유한다. 또, 아크릴계 공중합체 (a1) 는, (메트)아크릴산에스테르 모노머 또는 그 유도체로부터 유도되는 구성 단위를, 바람직하게는 99 질량% 이하, 특히 바람직하게는 95 질량% 이하, 더욱 바람직하게는 90 질량% 이하의 비율로 함유한다.In addition, the acrylic copolymer (a1) contains preferably 50% by mass or more, particularly preferably 60% by mass or more, and still more preferably 70% by mass or more of structural units derived from a (meth)acrylic acid ester monomer or a derivative thereof. contain in proportion. In addition, the acrylic copolymer (a1) contains preferably 99% by mass or less, particularly preferably 95% by mass or less, and still more preferably 90% by mass of structural units derived from a (meth)acrylic acid ester monomer or a derivative thereof. It is contained in the following ratio.
아크릴계 공중합체 (a1) 는, 상기와 같은 관능기 함유 모노머와, (메트)아크릴산에스테르 모노머 또는 그 유도체를 통상적인 방법으로 공중합함으로써 얻어지지만, 이들 모노머 외에도 디메틸아크릴아미드, 포름산비닐, 아세트산비닐, 스티렌 등이 공중합되어도 된다.The acrylic copolymer (a1) is obtained by copolymerizing the above functional group-containing monomer with a (meth)acrylic acid ester monomer or a derivative thereof by a conventional method. In addition to these monomers, dimethyl acrylamide, vinyl formate, vinyl acetate, styrene, etc. This may be copolymerized.
상기 관능기 함유 모노머 단위를 갖는 아크릴계 공중합체 (a1) 를, 그 관능기에 결합하는 관능기를 갖는 불포화기 함유 화합물 (a2) 과 반응시킴으로써, 에너지선 경화형 중합체 (A) 가 얻어진다.The energy ray-curable polymer (A) is obtained by reacting the acrylic copolymer (a1) having the functional group-containing monomer unit with the compound (a2) containing an unsaturated group having a functional group bonded to the functional group.
불포화기 함유 화합물 (a2) 이 갖는 관능기는, 아크릴계 공중합체 (a1) 가 갖는 관능기 함유 모노머 단위의 관능기의 종류에 따라, 적절히 선택할 수 있다. 예를 들어, 아크릴계 공중합체 (a1) 가 갖는 관능기가 하이드록실기, 아미노기 또는 치환 아미노기인 경우, 불포화기 함유 화합물 (a2) 이 갖는 관능기로는 이소시아네이트기 또는 에폭시기가 바람직하고, 아크릴계 공중합체 (a1) 가 갖는 관능기가 에폭시기인 경우, 불포화기 함유 화합물 (a2) 이 갖는 관능기로는 아미노기, 카르복실기 또는 아지리디닐기가 바람직하다.The functional group of the unsaturated group-containing compound (a2) can be appropriately selected depending on the kind of functional group of the functional group-containing monomer unit of the acrylic copolymer (a1). For example, when the functional group of the acrylic copolymer (a1) is a hydroxyl group, amino group or substituted amino group, the functional group of the unsaturated group-containing compound (a2) is preferably an isocyanate group or an epoxy group, and the acrylic copolymer (a1 When the functional group of ) is an epoxy group, the functional group of the unsaturated group-containing compound (a2) is preferably an amino group, a carboxyl group or an aziridinyl group.
또 상기 불포화기 함유 화합물 (a2) 에는, 에너지선 중합성의 탄소-탄소 이중 결합이, 1 분자 중에 적어도 1 개, 바람직하게는 1 ∼ 6 개, 더욱 바람직하게는 1 ∼ 4 개 함유되어 있다. 이와 같은 불포화기 함유 화합물 (a2) 의 구체예로는, 예를 들어, 2-메타크릴로일옥시에틸이소시아네이트, 메타-이소프로페닐-α,α-디메틸벤질이소시아네이트, 메타크릴로일이소시아네이트, 알릴이소시아네이트, 1,1-(비스아크릴로일옥시메틸)에틸이소시아네이트 ; 디이소시아네이트 화합물 또는 폴리이소시아네이트 화합물과, 하이드록시에틸(메트)아크릴레이트의 반응에 의해 얻어지는 아크릴로일모노이소시아네이트 화합물 ; 디이소시아네이트 화합물 또는 폴리이소시아네이트 화합물과, 폴리올 화합물과, 하이드록시에틸(메트)아크릴레이트의 반응에 의해 얻어지는 아크릴로일모노이소시아네이트 화합물 ; 글리시딜(메트)아크릴레이트 ; (메트)아크릴산, 2-(1-아지리디닐)에틸(메트)아크릴레이트, 2-비닐-2-옥사졸린, 2-이소프로페닐-2-옥사졸린 등을 들 수 있다.In addition, the compound containing an unsaturated group (a2) contains at least one, preferably 1 to 6, more preferably 1 to 4 energy ray polymerizable carbon-carbon double bonds per molecule. Specific examples of such an unsaturated group-containing compound (a2) include 2-methacryloyloxyethyl isocyanate, meta-isopropenyl-α,α-dimethylbenzyl isocyanate, methacryloyl isocyanate, allyl Isocyanate, 1,1-(bisacryloyloxymethyl) ethyl isocyanate; Acryloyl monoisocyanate compound obtained by reaction of a diisocyanate compound or a polyisocyanate compound, and hydroxyethyl (meth)acrylate; Acryloyl monoisocyanate compound obtained by reaction of a diisocyanate compound or a polyisocyanate compound, a polyol compound, and hydroxyethyl (meth)acrylate; glycidyl (meth)acrylate; (meth)acrylic acid, 2-(1-aziridinyl)ethyl (meth)acrylate, 2-vinyl-2-oxazoline, 2-isopropenyl-2-oxazoline and the like.
상기 불포화기 함유 화합물 (a2) 은, 상기 아크릴계 공중합체 (a1) 의 관능기 함유 모노머 몰수에 대하여, 바람직하게는 50 몰% 이상, 특히 바람직하게는 60 몰% 이상, 더욱 바람직하게는 70 몰% 이상의 비율로 사용된다. 또, 상기 불포화기 함유 화합물 (a2) 은, 상기 아크릴계 공중합체 (a1) 의 관능기 함유 모노머 몰수에 대하여, 바람직하게는 95 몰% 이하, 특히 바람직하게는 93 몰% 이하, 더욱 바람직하게는 90 몰% 이하의 비율로 사용된다.The amount of the unsaturated group-containing compound (a2) is preferably 50 mol% or more, particularly preferably 60 mol% or more, still more preferably 70 mol% or more, based on the number of moles of the functional group-containing monomer in the acrylic copolymer (a1). used in proportion. The amount of the unsaturated group-containing compound (a2) is preferably 95 mol% or less, particularly preferably 93 mol% or less, and still more preferably 90 mol%, relative to the number of moles of the functional group-containing monomer in the acrylic copolymer (a1). It is used in a ratio of less than %.
아크릴계 공중합체 (a1) 와 불포화기 함유 화합물 (a2) 의 반응에 있어서는, 아크릴계 공중합체 (a1) 가 갖는 관능기와 불포화기 함유 화합물 (a2) 이 갖는 관능기의 조합에 따라, 반응의 온도, 압력, 용매, 시간, 촉매의 유무, 촉매의 종류를 적절히 선택할 수 있다. 이로써, 아크릴계 공중합체 (a1) 중에 존재하는 관능기와, 불포화기 함유 화합물 (a2) 중의 관능기가 반응하여, 불포화기가 아크릴계 공중합체 (a1) 중의 측사슬에 도입되어, 에너지선 경화형 중합체 (A) 가 얻어진다.In the reaction between the acrylic copolymer (a1) and the unsaturated group-containing compound (a2), the reaction temperature, pressure, The solvent, time, the presence or absence of a catalyst, and the type of catalyst can be appropriately selected. As a result, the functional group present in the acrylic copolymer (a1) reacts with the functional group in the unsaturated group-containing compound (a2), the unsaturated group is introduced into the side chain in the acrylic copolymer (a1), and the energy ray curable polymer (A) is obtained. is obtained
이와 같이 하여 얻어지는 에너지선 경화형 중합체 (A) 의 중량 평균 분자량 (Mw) 은, 1 만 이상인 것이 바람직하고, 특히 15 만 이상인 것이 바람직하고, 나아가서는 20 만 이상인 것이 바람직하다. 또, 당해 중량 평균 분자량 (Mw) 은, 150 만 이하인 것이 바람직하고, 특히 100 만 이하인 것이 바람직하다. 또한, 본 명세서에 있어서의 중량 평균 분자량 (Mw) 은, 겔 퍼미에이션 크로마토그래피법 (GPC 법) 에 의해 측정한 표준 폴리스티렌 환산의 값이다.The weight average molecular weight (Mw) of the energy ray curable polymer (A) thus obtained is preferably 10,000 or more, particularly preferably 150,000 or more, and more preferably 200,000 or more. Moreover, it is preferable that it is 1.5 million or less, and, as for the said weight average molecular weight (Mw), it is especially preferable that it is 1 million or less. In addition, the weight average molecular weight (Mw) in this specification is a standard polystyrene conversion value measured by the gel permeation chromatography method (GPC method).
에너지선 경화성 점착제가, 에너지선 경화형 중합체 (A) 와 같은 에너지선 경화성을 갖는 폴리머를 주성분으로 하는 경우에도, 에너지선 경화성 점착제는, 에너지선 경화성의 모노머 및/또는 올리고머 (B) 를 추가로 함유해도 된다.Even when the energy ray-curable pressure-sensitive adhesive contains, as a main component, a polymer having energy ray-curable property such as the energy ray-curable polymer (A), the energy ray-curable pressure-sensitive adhesive further contains an energy ray-curable monomer and/or oligomer (B). You can do it.
에너지선 경화성의 모노머 및/또는 올리고머 (B) 로는, 예를 들어, 다가 알코올과 (메트)아크릴산의 에스테르 등을 사용할 수 있다.As an energy ray-curable monomer and/or oligomer (B), ester of a polyhydric alcohol and (meth)acrylic acid etc. can be used, for example.
이러한 에너지선 경화성의 모노머 및/또는 올리고머 (B) 로는, 예를 들어, 시클로헥실(메트)아크릴레이트, 이소보르닐(메트)아크릴레이트 등의 단관능성 아크릴산에스테르류, 트리메틸올프로판트리(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 펜타에리트리톨테트라(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트, 1,4-부탄디올디(메트)아크릴레이트, 1,6-헥산디올디(메트)아크릴레이트, 폴리에틸렌글리콜디(메트)아크릴레이트, 디메틸올트리시클로데칸디(메트)아크릴레이트 등의 다관능성 아크릴산에스테르류, 폴리에스테르올리고(메트)아크릴레이트, 폴리우레탄올리고(메트)아크릴레이트 등을 들 수 있다.Examples of such an energy ray-curable monomer and/or oligomer (B) include monofunctional acrylic acid esters such as cyclohexyl (meth)acrylate and isobornyl (meth)acrylate, and trimethylolpropane tri(meth) Acrylates, pentaerythritol tri(meth)acrylate, pentaerythritol tetra(meth)acrylate, dipentaerythritol hexa(meth)acrylate, 1,4-butanedioldi(meth)acrylate, 1,6- Polyfunctional acrylic acid esters such as hexanedioldi(meth)acrylate, polyethylene glycoldi(meth)acrylate, dimethyloltricyclodecanedi(meth)acrylate, polyester oligo(meth)acrylate, polyurethane oligo( Meth) acrylate etc. are mentioned.
에너지선 경화형 중합체 (A) 에 대해, 에너지선 경화성의 모노머 및/또는 올리고머 (B) 를 배합하는 경우, 에너지선 경화성 점착제 중에 있어서의 에너지선 경화성의 모노머 및/또는 올리고머 (B) 의 함유량은, 에너지선 경화형 중합체 (A) 100 질량부에 대하여, 0 질량부 초과인 것이 바람직하고, 특히 60 질량부 이상인 것이 바람직하다. 또, 당해 함유량은, 에너지선 경화형 중합체 (A) 100 질량부에 대하여, 250 질량부 이하인 것이 바람직하고, 특히 200 질량부 이하인 것이 바람직하다.When blending the energy ray curable polymer (A) with the energy ray curable monomer and/or oligomer (B), the content of the energy ray curable monomer and/or oligomer (B) in the energy ray curable pressure-sensitive adhesive is It is preferably more than 0 parts by mass, and particularly preferably 60 parts by mass or more with respect to 100 parts by mass of the energy ray curable polymer (A). Further, the content is preferably 250 parts by mass or less, particularly preferably 200 parts by mass or less, based on 100 parts by mass of the energy ray curable polymer (A).
여기서, 에너지선 경화성 점착제를 경화시키기 위한 에너지선으로서 자외선을 사용하는 경우에는, 광 중합 개시제 (C) 를 첨가하는 것이 바람직하고, 이 광 중합 개시제 (C) 의 사용에 의해, 중합 경화 시간 및 광선 조사량을 줄일 수 있다.Here, when using an ultraviolet ray as an energy ray for curing the energy ray-curable pressure-sensitive adhesive, it is preferable to add a photopolymerization initiator (C), and by using this photopolymerization initiator (C), the polymerization curing time and light rays Irradiation can be reduced.
광 중합 개시제 (C) 로는, 구체적으로는, 벤조페논, 아세토페논, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤조인이소부틸에테르, 벤조인벤조산, 벤조인벤조산메틸, 벤조인디메틸케탈, 2,4-디에틸티오크산톤, 1-하이드록시시클로헥실페닐케톤, 벤질디페닐술파이드, 테트라메틸티우람모노술파이드, 아조비스이소부티로니트릴, 벤질, 디벤질, 디아세틸, β-클로르안트라퀴논, (2,4,6-트리메틸벤질디페닐)포스핀옥사이드, 2-벤조티아졸-N,N-디에틸디티오카르바메이트, 올리고{2-하이드록시-2-메틸-1-[4-(1-프로페닐)페닐]프로파논}, 2,2-디메톡시-1,2-디페닐에탄-1-온 등을 들 수 있다. 이들은 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.As a photoinitiator (C), specifically, benzophenone, acetophenone, benzoin, benzoin methyl ether, benzoin ethyl ether, benzoin isopropyl ether, benzoin isobutyl ether, benzoin benzoic acid, benzoin benzoic acid Methyl, benzoindimethylketal, 2,4-diethylthioxanthone, 1-hydroxycyclohexylphenylketone, benzyldiphenylsulfide, tetramethylthiurammonosulfide, azobisisobutyronitrile, benzyl, di Benzyl, diacetyl, β-chloroanthraquinone, (2,4,6-trimethylbenzyldiphenyl)phosphine oxide, 2-benzothiazole-N,N-diethyldithiocarbamate, oligo{2-hydride oxy-2-methyl-1-[4-(1-propenyl)phenyl]propanone}, 2,2-dimethoxy-1,2-diphenylethan-1-one, and the like. These may be used independently and may use 2 or more types together.
광 중합 개시제 (C) 는, 에너지선 경화형 공중합체 (A) (에너지선 경화성의 모노머 및/또는 올리고머 (B) 를 배합하는 경우에는, 에너지선 경화형 공중합체 (A) 및 에너지선 경화성의 모노머 및/또는 올리고머 (B) 의 합계량 100 질량부) 100 질량부에 대하여 0.1 질량부 이상, 특히 0.5 질량부 이상의 양으로 사용되는 것이 바람직하다. 또, 광 중합 개시제 (C) 는, 에너지선 경화형 공중합체 (A) (에너지선 경화성의 모노머 및/또는 올리고머 (B) 를 배합하는 경우에는, 에너지선 경화형 공중합체 (A) 및 에너지선 경화성의 모노머 및/또는 올리고머 (B) 의 합계량 100 질량부) 100 질량부에 대하여 10 질량부 이하, 특히 6 질량부 이하의 양으로 사용되는 것이 바람직하다.The photopolymerization initiator (C) is the energy ray curable copolymer (A) (when the energy ray curable monomer and/or oligomer (B) is blended, the energy ray curable copolymer (A) and the energy ray curable monomer and It is preferably used in an amount of 0.1 part by mass or more, particularly 0.5 part by mass or more, based on 100 parts by mass of/or 100 parts by mass of the total amount of the oligomer (B). In addition, the photopolymerization initiator (C) is the energy ray curable copolymer (A) (when blending the energy ray curable monomer and/or oligomer (B), the energy ray curable copolymer (A) and the energy ray curable copolymer (A) It is preferably used in an amount of 10 parts by mass or less, particularly 6 parts by mass or less, based on 100 parts by mass of the total amount of the monomers and/or oligomers (B)).
에너지선 경화성 점착제에 있어서는, 상기 성분 이외에도, 적절히 다른 성분을 배합해도 된다. 다른 성분으로는, 예를 들어, 비에너지선 경화성 폴리머 성분 또는 올리고머 성분 (D), 가교제 (E) 등을 들 수 있다.In the energy ray-curable pressure-sensitive adhesive, other components may be appropriately blended in addition to the above components. Examples of other components include a non-energy ray-curable polymer component or oligomer component (D), a crosslinking agent (E), and the like.
비에너지선 경화성 폴리머 성분 또는 올리고머 성분 (D) 으로는, 예를 들어, 폴리아크릴산에스테르, 폴리에스테르, 폴리우레탄, 폴리카보네이트, 폴리올레핀 등을 들 수 있고, 중량 평균 분자량 (Mw) 이 3000 ∼ 250 만인 폴리머 또는 올리고머가 바람직하다. 당해 성분 (D) 을 에너지선 경화성 점착제에 배합함으로써, 경화 전에 있어서의 점착성 및 박리성, 경화 후의 강도, 다른 층과의 접착성, 보존 안정성 등을 개선할 수 있다. 당해 성분 (D) 의 배합량은 특별히 한정되지 않고, 에너지선 경화형 공중합체 (A) 100 질량부에 대하여 0 질량부 초과, 50 질량부 이하의 범위에서 적절히 결정된다.Examples of the non-energy ray-curable polymer component or oligomer component (D) include polyacrylic acid esters, polyesters, polyurethanes, polycarbonates, polyolefins, etc., and have a weight average molecular weight (Mw) of 3,000 to 2,500,000 Polymers or oligomers are preferred. By blending the component (D) into the energy ray-curable pressure-sensitive adhesive, the adhesiveness and peelability before curing, the strength after curing, the adhesiveness to other layers, storage stability, and the like can be improved. The blending amount of the component (D) is not particularly limited, and is appropriately determined within a range of more than 0 parts by mass and 50 parts by mass or less with respect to 100 parts by mass of the energy ray curable copolymer (A).
가교제 (E) 로는, 에너지선 경화형 공중합체 (A) 등이 갖는 관능기와의 반응성을 갖는 다관능성 화합물을 사용할 수 있다. 이와 같은 다관능성 화합물의 예로는, 이소시아네이트 화합물, 에폭시 화합물, 아민 화합물, 멜라민 화합물, 아지리딘 화합물, 하이드라진 화합물, 알데히드 화합물, 옥사졸린 화합물, 금속 알콕사이드 화합물, 금속 킬레이트 화합물, 금속염, 암모늄염, 반응성 페놀 수지 등을 들 수 있다.As the crosslinking agent (E), a polyfunctional compound having reactivity with the functional group of the energy ray curable copolymer (A) or the like can be used. Examples of such multifunctional compounds include isocyanate compounds, epoxy compounds, amine compounds, melamine compounds, aziridine compounds, hydrazine compounds, aldehyde compounds, oxazoline compounds, metal alkoxide compounds, metal chelate compounds, metal salts, ammonium salts, and reactive phenolic resins. etc. can be mentioned.
가교제 (E) 의 배합량은, 에너지선 경화형 공중합체 (A) 100 질량부에 대하여, 0.01 질량부 이상인 것이 바람직하고, 특히 0.03 질량부 이상인 것이 바람직하고, 나아가서는 0.04 질량부 이상인 것이 바람직하다. 또, 가교제 (E) 의 배합량은, 에너지선 경화형 공중합체 (A) 100 질량부에 대하여, 8 질량부 이하인 것이 바람직하고, 특히 5 질량부 이하인 것이 바람직하고, 나아가서는 3.5 질량부 이하인 것이 바람직하다.The blending amount of the crosslinking agent (E) is preferably 0.01 part by mass or more, particularly preferably 0.03 part by mass or more, and more preferably 0.04 part by mass or more with respect to 100 parts by mass of the energy ray curable copolymer (A). Further, the blending amount of the crosslinking agent (E) is preferably 8 parts by mass or less, particularly preferably 5 parts by mass or less, and more preferably 3.5 parts by mass or less with respect to 100 parts by mass of the energy ray curable copolymer (A). .
다음으로, 에너지선 경화성 점착제가, 비에너지선 경화성 폴리머 성분과 적어도 1 개 이상의 에너지선 경화성기를 갖는 모노머 및/또는 올리고머의 혼합물을 주성분으로 하는 경우에 대해, 이하 설명한다.Next, a case where the energy ray-curable pressure-sensitive adhesive contains, as a main component, a mixture of a non-energy ray-curable polymer component and a monomer and/or oligomer having at least one or more energy ray-curable groups will be described below.
비에너지선 경화성 폴리머 성분으로는, 예를 들어, 전술한 아크릴계 공중합체 (a1) 와 동일한 성분을 사용할 수 있다.As the non-energy ray-curable polymer component, for example, the same component as the acrylic copolymer (a1) described above can be used.
적어도 1 개 이상의 에너지선 경화성기를 갖는 모노머 및/또는 올리고머로는, 전술한 성분 (B) 과 동일한 것을 선택할 수 있다. 비에너지선 경화성 폴리머 성분과 적어도 1 개 이상의 에너지선 경화성기를 갖는 모노머 및/또는 올리고머의 배합비는, 비에너지선 경화성 폴리머 성분 100 질량부에 대하여, 적어도 1 개 이상의 에너지선 경화성기를 갖는 모노머 및/또는 올리고머 1 질량부 이상인 것이 바람직하고, 특히 60 질량부 이상인 것이 바람직하다. 또, 당해 배합비는, 비에너지선 경화성 폴리머 성분 100 질량부에 대하여, 적어도 1 개 이상의 에너지선 경화성기를 갖는 모노머 및/또는 올리고머 200 질량부 이하인 것이 바람직하고, 특히 160 질량부 이하인 것이 바람직하다.As the monomer and/or oligomer having at least one or more energy ray-curable groups, those similar to those of the component (B) described above can be selected. The blending ratio of the non-energy ray-curable polymer component and the monomer and/or oligomer having at least one energy ray-curable group is based on 100 parts by mass of the non-energy ray-curable polymer component, and the monomer and/or oligomer having at least one energy ray-curable group It is preferable that it is 1 mass part or more of an oligomer, and it is especially preferable that it is 60 mass parts or more. The blending ratio is preferably 200 parts by mass or less of the monomer and/or oligomer having at least one energy ray-curable group, and particularly preferably 160 parts by mass or less, based on 100 parts by mass of the non-energy ray-curable polymer component.
이 경우에 있어서도, 상기와 동일하게, 광 중합 개시제 (C) 나 가교제 (E) 를 적절히 배합할 수 있다.Also in this case, the photopolymerization initiator (C) and the crosslinking agent (E) can be appropriately blended in the same manner as above.
점착제층의 두께는, 특별히 한정되지 않고, 예를 들어, 3 ㎛ 이상인 것이 바람직하고, 특히 5 ㎛ 이상인 것이 바람직하다. 또, 당해 두께는, 50 ㎛ 이하인 것이 바람직하고, 특히 40 ㎛ 이하인 것이 바람직하다.The thickness of the pressure-sensitive adhesive layer is not particularly limited, and is preferably, for example, 3 μm or more, and particularly preferably 5 μm or more. Moreover, it is preferable that the said thickness is 50 micrometers or less, and it is especially preferable that it is 40 micrometers or less.
4. 박리 시트4. Release sheet
본 실시형태에 관련된 반도체 가공용 시트는, 그 점착면을 반도체 칩과 같은 피착체에 첩부할 때까지의 동안, 점착면을 보호할 목적으로, 당해 면에 박리 시트가 적층되어 있어도 된다. 박리 시트의 구성은 임의이고, 플라스틱 필름을 박리제 등에 의해 박리 처리한 것이 예시된다. 플라스틱 필름의 구체예로는, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르 필름, 및 폴리프로필렌이나 폴리에틸렌 등의 폴리올레핀 필름을 들 수 있다. 박리제로는, 실리콘계, 불소계, 장사슬 알킬계 등을 사용할 수 있고, 이들 중에서, 저렴하고 안정적인 성능이 얻어지므로 실리콘계가 바람직하다. 박리 시트의 두께에 대해서는 특별히 제한은 없지만, 통상 20 ∼ 250 ㎛ 정도이다.In the sheet for semiconductor processing according to the present embodiment, a release sheet may be laminated on the adhesive face for the purpose of protecting the adhesive face until the adhesive face is attached to an adherend such as a semiconductor chip. The configuration of the release sheet is arbitrary, and a release treatment of a plastic film with a release agent or the like is exemplified. Specific examples of the plastic film include polyester films such as polyethylene terephthalate, polybutylene terephthalate, and polyethylene naphthalate, and polyolefin films such as polypropylene and polyethylene. As the release agent, silicone-based, fluorine-based, long-chain alkyl-based, and the like can be used, and among these, since inexpensive and stable performance is obtained, silicone-based is preferable. The thickness of the release sheet is not particularly limited, but is usually about 20 to 250 μm.
5. 반도체 가공용 시트의 제조 방법5. Manufacturing method of sheet for semiconductor processing
본 실시형태에 관련된 반도체 가공용 시트는, 종래의 반도체 가공용 시트와 동일하게 제조할 수 있다. 특히, 기재와 점착제층으로 이루어지는 반도체 가공용 시트의 제조 방법으로는, 전술한 점착성 조성물로 형성되는 점착제층을 기재의 하나의 면에 적층할 수 있으면, 상세한 방법은 특별히 한정되지 않는다. 일례를 들면, 점착제층을 구성하는 점착성 조성물, 및 원하는 바에 따라 추가로 용매 또는 분산매를 함유하는 도공액을 조제하고, 기재의 하나의 면 상에, 다이 코터, 커튼 코터, 스프레이 코터, 슬릿 코터, 나이프 코터 등에 의해 그 도공액을 도포하여 도막을 형성하고, 당해 도막을 건조시킴으로써, 점착제층을 형성할 수 있다. 도공액은, 도포를 실시하는 것이 가능하면 그 성상은 특별히 한정되지 않고, 점착제층을 형성하기 위한 성분을 용질로서 함유하는 경우도 있으면, 분산질로서 함유하는 경우도 있다.The sheet for semiconductor processing according to this embodiment can be manufactured in the same way as a conventional sheet for semiconductor processing. In particular, as a method for producing a sheet for semiconductor processing comprising a substrate and an adhesive layer, the detailed method is not particularly limited as long as the adhesive layer formed from the above-described adhesive composition can be laminated on one surface of the substrate. For example, a pressure-sensitive adhesive composition constituting the pressure-sensitive adhesive layer and a coating solution containing a solvent or a dispersion medium as desired are prepared, and on one side of the substrate, a die coater, a curtain coater, a spray coater, a slit coater, An adhesive layer can be formed by applying the coating liquid with a knife coater or the like to form a coating film, and drying the coating film. The properties of the coating liquid are not particularly limited as long as it can be applied, and may contain a component for forming the pressure-sensitive adhesive layer as a solute or as a dispersoid in other cases.
또, 반도체 가공용 시트의 제조 방법의 다른 일례로는, 전술한 박리 시트의 박리면 상에 도공액을 도포하여 도막을 형성하고, 이것을 건조시켜 점착제층과 박리 시트로 이루어지는 적층체를 형성하고, 이 적층체의 점착제층에 있어서의 박리 시트측의 면과 반대측의 면을 기재에 첩부하여, 반도체 가공용 시트와 박리 시트의 적층체를 얻어도 된다. 이 적층체에 있어서의 박리 시트는 공정 재료로서 박리해도 되고, 반도체 칩, 반도체 웨이퍼 등의 피착체에 첩부할 때까지의 동안, 점착제층을 보호하고 있어도 된다.In another example of a method for manufacturing a sheet for semiconductor processing, a coating solution is applied on the release surface of the above-described release sheet to form a coating film, and this is dried to form a laminate composed of an adhesive layer and a release sheet. The surface on the side opposite to the surface on the side of the release sheet in the pressure-sensitive adhesive layer of the laminate may be affixed to a substrate to obtain a laminate of the sheet for semiconductor processing and the release sheet. The release sheet in this layered body may be peeled off as a process material, or may protect the adhesive layer until it is attached to an adherend such as a semiconductor chip or semiconductor wafer.
도공액이 가교제를 함유하는 경우에는, 상기의 건조의 조건 (온도, 시간 등) 을 바꿈으로써, 또는 가열 처리를 별도로 형성함으로써, 도막 내의 비에너지선 경화성 아크릴계 점착제 (N) 또는 에너지선 경화성 점착제 (A) 와 가교제의 가교 반응을 진행시켜, 점착제층 내에 원하는 존재 밀도로 가교 구조를 형성시키면 된다. 이 가교 반응을 충분히 진행시키기 위해, 상기의 방법 등에 의해 기재에 점착제층을 적층시킨 후, 얻어진 반도체 가공용 시트를, 예를 들어 23 ℃, 상대습도 50 % 의 환경에 수일간 정치 (靜置) 시킨다는 양생을 실시해도 된다.When the coating solution contains a crosslinking agent, the non-energy ray-curable acrylic pressure-sensitive adhesive (N) or energy ray-curable pressure-sensitive adhesive ( What is necessary is just to advance the crosslinking reaction of A) and a crosslinking agent, and to form a crosslinked structure with a desired density in the adhesive layer. In order to sufficiently advance this crosslinking reaction, after laminating the pressure-sensitive adhesive layer on the substrate by the above method or the like, the obtained sheet for semiconductor processing is allowed to stand in an environment of, for example, 23 ° C. and a relative humidity of 50% for several days. Curing may be performed.
6. 반도체 가공용 시트의 사용 방법6. How to use the sheet for semiconductor processing
본 실시형태에 관련된 반도체 가공용 시트는, 예를 들어, 반도체 가공용 시트의 편면에 적층된 복수의 반도체 칩의 간격을 넓히기 위해서 사용할 수 있다.The sheet for semiconductor processing according to this embodiment can be used in order to widen the space|interval of the some semiconductor chips laminated|stacked on one side of the sheet for semiconductor processing, for example.
특히, 반도체 가공용 시트의 편면에 적층된 복수의 반도체 칩에 있어서의 이웃하는 반도체 칩의 상호의 간격을, 200 ㎛ 이상 넓히기 위해 사용하는 것이 바람직하다. 또한, 당해 간격의 상한은 특별히 제한되지 않지만, 예를 들어 6000 ㎛ 이어도 된다.In particular, it is preferable to use in order to widen the mutual space|interval of the adjacent semiconductor chip in some semiconductor chip laminated|stacked on the single side|surface of the sheet|seat for semiconductor processing by 200 micrometers or more. The upper limit of the interval is not particularly limited, but may be, for example, 6000 μm.
또, 본 실시형태에 관련된 반도체 가공용 시트는, 적어도 2 축 연신에 의해, 반도체 가공용 시트의 편면에 적층된 복수의 반도체 칩의 간격을 넓히는 경우에도 사용할 수 있다. 이 경우, 반도체 가공용 시트는, 예를 들어, 서로 직교하는 X 축 및 Y 축에 있어서의 +X 축 방향, -X 축 방향, +Y 축 방향 및 -Y 축 방향의 4 방향에 장력을 부여하여 길게 늘어나고, 보다 구체적으로는, 기재에 있어서의 MD 방향 및 CD 방향으로 각각 길게 늘어난다.Moreover, the sheet|seat for semiconductor processing which concerns on this embodiment can be used also when the space|interval of the some semiconductor chip laminated|stacked on one side of the sheet|seat for semiconductor processing is widened by at least biaxial stretching. In this case, the sheet for semiconductor processing is applied with tension in four directions of, for example, +X-axis direction, -X-axis direction, +Y-axis direction, and -Y-axis direction in the mutually orthogonal X-axis and Y-axis, It elongates, and more specifically, it elongates in MD direction and CD direction in a base material, respectively.
상기와 같은 2 축 연신은, 예를 들어, X 축 방향 및 Y 축 방향으로 장력을 부여하는 이간 장치를 사용하여 실시할 수 있다. 여기서, X 축 및 Y 축은 직교하는 것으로 하고, X 축에 평행한 방향 중 하나를 +X 축 방향, 당해 +X 축 방향에 반대의 방향을 -X 축 방향, Y 축에 평행한 방향 중 하나를 +Y 축 방향, 당해 +Y 축 방향에 반대의 방향을 -Y 축 방향으로 한다.Biaxial stretching as described above can be performed using a spacer device that applies tension in the X-axis direction and the Y-axis direction, for example. Here, the X axis and the Y axis are assumed to be orthogonal, and one of the directions parallel to the X axis is the +X axis direction, and the direction opposite to the +X axis direction is the -X axis direction and one of the directions parallel to the Y axis. The +Y axis direction and the direction opposite to the +Y axis direction are referred to as -Y axis directions.
상기 이간 장치는, 반도체 가공용 시트에 대해, +X 축 방향, -X 축 방향, +Y 축 방향 및 -Y 축 방향의 4 방향에 장력을 부여하고, 이 4 방향의 각각에 대해, 복수의 유지 수단과, 그것들에 대응하는 복수의 장력 부여 수단을 구비하는 것이 바람직하다. 각 방향에 있어서의, 유지 수단 및 장력 부여 수단의 수는, 반도체 가공용 시트의 크기에 따라 다르기도 하지만, 예를 들어, 3 개 이상, 10 개 이하 정도이어도 된다.The separation device applies tension to the sheet for semiconductor processing in four directions of +X-axis direction, -X-axis direction, +Y-axis direction, and -Y-axis direction, and a plurality of retainers are applied to each of these four directions. It is preferable to provide means and a plurality of tension applying means corresponding to them. The number of holding means and tension imparting means in each direction varies depending on the size of the sheet for semiconductor processing, but may be, for example, 3 or more and 10 or less.
여기서, 예를 들어 +X 축 방향으로 장력을 부여하기 위해서 구비된, 복수의 유지 수단과 복수의 장력 부여 수단을 포함하는 군에 있어서, 각각의 유지 수단은, 반도체 가공용 시트를 유지하는 유지 부재를 구비하고, 각각의 장력 부여 수단은, 당해 장력 부여 수단에 대응한 유지 부재를 +X 축 방향으로 이동시켜 반도체 가공용 시트에 장력을 부여하는 것이 바람직하다. 그리고, 복수의 장력 부여 수단은, 각각 독립적으로, 유지 수단을 +X 축 방향으로 이동시키도록 형성되어 있는 것이 바람직하다. 또, -X 축 방향, +Y 축 방향 및 -Y 축 방향으로 각각 장력을 부여하기 위해서 구비된, 복수의 유지 수단과 복수의 장력 부여 수단을 포함하는 3 개의 군에 있어서도, 동일한 구성을 갖는 것이 바람직하다. 이로써, 상기 이간 장치는, 각 방향에 직교하는 방향의 영역마다, 반도체 가공용 시트에 대해 상이한 크기의 장력을 부여할 수 있다.Here, for example, in the group including a plurality of holding means and a plurality of tension imparting means provided for imparting tension in the +X-axis direction, each holding means includes a holding member for holding the sheet for semiconductor processing. It is preferable that each tension imparting means applies tension to the semiconductor processing sheet by moving a holding member corresponding to the tension imparting means in the +X-axis direction. And it is preferable that the plurality of tension imparting means is formed so as to independently move the holding means in the +X-axis direction. In addition, the three groups including a plurality of holding means and a plurality of tension imparting means provided for applying tension in the -X axis direction, +Y axis direction, and -Y axis direction, respectively, have the same configuration. desirable. Thereby, the said separation device can apply the tension of different magnitude|size with respect to the sheet|seat for semiconductor processing for every area|region of the direction orthogonal to each direction.
일반적으로, 4 개의 유지 부재를 사용하여 반도체 가공용 시트를, +X 축 방향, -X 축 방향, +Y 축 방향 및 -Y 축 방향의 4 방향에서 각각 유지하고, 당해 4 방향으로 연신하는 경우, 반도체 가공용 시트에는 이들 4 방향에 더하여, 이들의 합성 방향 (예를 들어, +X 축 방향과 +Y 축 방향의 합성 방향, +Y 축 방향과 -X 축 방향의 합성 방향, -X 축 방향과 -Y 축 방향의 합성 방향 및 -Y 축 방향과 +X 축 방향의 합성 방향) 에도 장력이 부여된다. 그 결과, 반도체 가공용 시트의 내측에 있어서의 반도체 칩의 간격과 외측에 있어서의 반도체 칩의 간격에 차이가 생기는 경우가 있다.In general, when a sheet for semiconductor processing is held in four directions of +X-axis direction, -X-axis direction, +Y-axis direction, and -Y-axis direction, respectively, using four holding members, and stretched in the four directions, In addition to these four directions, the sheet for semiconductor processing includes these composite directions (e.g., +X-axis direction and +Y-axis direction synthesis direction, +Y-axis direction and -X-axis direction synthesis direction, -X-axis direction and Tension is also applied to the composite direction of the -Y axis direction and the composite direction of the -Y axis direction and the +X axis direction). As a result, a difference may arise between the space|interval of the semiconductor chip in the inside of the sheet|seat for semiconductor processing, and the space|interval of the semiconductor chip in the outer side.
그러나, 상기 서술한 이간 장치에서는, +X 축 방향, -X 축 방향, +Y 축 방향 및 -Y 축 방향의 각각의 방향에 있어서, 복수의 장력 부여 수단이 각각 독립적으로 반도체 가공용 시트에 장력을 부여할 수 있기 때문에, 상기 서술한 바와 같은 반도체 가공용 시트의 내측과 외측의 간격의 차이가 해소되도록, 반도체 가공용 시트를 연신할 수 있다. 그 결과, 반도체 칩의 간격을 정확하게 조정할 수 있다.However, in the separation device described above, in each direction of +X-axis direction, -X-axis direction, +Y-axis direction, and -Y-axis direction, a plurality of tension imparting means each independently applies tension to the semiconductor processing sheet. Since it can provide, the sheet|seat for semiconductor processing can be extended|stretched so that the difference of the space|interval between the inside and the outside of the sheet|seat for semiconductor processing as mentioned above is eliminated. As a result, it is possible to accurately adjust the spacing between the semiconductor chips.
상기 이간 장치는, 반도체 칩의 상호 간격을 측정하는 측정 수단을 추가로 구비하는 것이 바람직하다. 여기에 있어서, 상기 장력 부여 수단은, 측정 수단의 측정 결과를 기초로, 복수의 유지 부재를 개별적으로 이동 가능하게 형성되어 있는 것이 바람직하다. 이로써, 상기 측정 수단에 의한 반도체 칩의 간격의 측정 결과에 기초하여, 당해 간격을 더욱 조정하는 것이 가능해지는 결과, 반도체 칩의 간격을 보다 정확하게 조정하는 것이 가능해진다.It is preferable that the spacer device further includes a measuring means for measuring a mutual distance between the semiconductor chips. Here, it is preferable that the said tension imparting means is formed so that a plurality of holding members can be moved individually based on the measurement result of the measuring means. As a result of this, it becomes possible to further adjust the interval based on the measurement result of the interval between the semiconductor chips by the measuring means, and as a result, it becomes possible to more accurately adjust the interval between the semiconductor chips.
또한, 상기 이간 장치에 있어서, 유지 수단으로는, 메카 척, 척 실린더 등의 척 수단이나, 감압 펌프, 진공 이젝터 등의 감압 수단이어도 되고, 또는 접착제, 자력 등으로 반도체 가공용 시트를 지지하는 구성이어도 된다. 또, 척 수단에 있어서의 유지 부재로는, 예를 들어, 반도체 가공용 시트를 아래에서 지지하는 하측 지지 부재와, 하측 지지 부재에 지지된 구동 기기와, 구동 기기의 출력축에 지지되고, 구동 기기가 구동됨으로써 반도체 가공용 시트를 위에서부터 가압할 수 있는 상측 지지 부재를 구비한 구성을 갖는 것을 사용할 수 있다. 당해 구동 기기로는, 예를 들어, 회동 (回動) 모터, 직동 모터, 리니어 모터, 단축 로봇, 다관절 로봇 등의 전동 기기, 에어 실린더, 유압 실린더, 로드리스 실린더 및 로터리 실린더 등의 액추에이터 등을 들 수 있다.Further, in the above separation device, the holding means may be a chuck means such as a mechanical chuck or a chuck cylinder, a pressure reducing means such as a pressure reducing pump or a vacuum ejector, or may have a structure in which the sheet for semiconductor processing is supported by an adhesive, magnetic force, or the like. do. Further, as the holding member in the chuck means, for example, a lower support member supporting the semiconductor processing sheet from below, a drive device supported by the lower support member, and a drive device supported by an output shaft of the drive device. What has a structure provided with the upper support member which can press the sheet|seat for semiconductor processing from above by being driven can be used. Examples of the drive device include electric devices such as rotary motors, linear motors, linear motors, single axis robots and articulated robots, actuators such as air cylinders, hydraulic cylinders, rodless cylinders and rotary cylinders, etc. can be heard
또, 상기 이간 장치에 있어서, 장력 부여 수단은, 구동 기기를 구비하고, 당해 구동 기기에 의해 유지 부재를 이동시키는 것이어도 된다. 당해 구동 기기로는, 상기 서술한 것을 사용할 수 있다. 예를 들어, 장력 부여 수단은, 구동 기기로서의 직동 모터와, 직동 모터와 유지 부재 사이에 개재하는 출력축을 구비하고, 구동된 직동 모터가 출력축을 개재하여 유지 부재를 이동시키는 구성이어도 된다.Moreover, in the said separation device, the tension imparting means may be provided with a drive device, and may move the holding member by the drive device. As the driving device, those described above can be used. For example, the tension imparting unit may have a linear motor as a driving device and an output shaft interposed between the linear motion motor and the holding member, and the driven linear motor moves the holding member via the output shaft.
본 실시형태에 관련된 반도체 가공용 시트를 사용하여 반도체 칩의 간격을 넓히는 경우, 반도체 칩끼리가 접촉한 상태, 또는 반도체 칩의 간격이 거의 넓혀지지 않은 상태에서 그 간격을 넓혀도 되고, 혹은 반도체 칩끼리의 간격이 이미 소정의 간격까지 넓혀진 상태에서, 더욱 그 간격을 넓혀도 된다.When using the sheet for semiconductor processing according to the present embodiment to widen the intervals between semiconductor chips, the intervals may be widened in a state where semiconductor chips are in contact with each other or in a state where the intervals between semiconductor chips are hardly widened, or between semiconductor chips. In a state where the interval of is already widened to a predetermined interval, the interval may be further widened.
반도체 칩끼리가 접촉한 상태, 또는 반도체 칩의 간격이 거의 넓혀지지 않은 상태에서 그 간격을 넓히는 경우로는, 예를 들어, 다이싱 시트 상에 있어서 반도체 웨이퍼를 분할함으로써 복수의 반도체 칩을 얻은 후, 당해 다이싱 시트로부터 본 실시형태에 관련된 반도체 가공용 시트에 복수의 반도체 칩을 전사하고, 계속해서, 당해 반도체 칩의 간격을 넓힐 수 있다. 혹은, 본 실시형태에 관련된 반도체 가공용 시트 상에 있어서 반도체 웨이퍼를 분할하여 복수의 반도체 칩을 얻은 후, 당해 반도체 칩의 간격을 넓힐 수도 있다.In the case where the semiconductor chips are in contact with each other or the gap between the semiconductor chips is widened in a state where the gap is hardly widened, for example, after obtaining a plurality of semiconductor chips by dividing a semiconductor wafer on a dicing sheet , It is possible to transfer a plurality of semiconductor chips from the dicing sheet to the sheet for semiconductor processing according to the present embodiment, and subsequently widen the space between the semiconductor chips. Or, after dividing a semiconductor wafer on the sheet for semiconductor processing concerning this embodiment and obtaining a some semiconductor chip, the space|interval of the said semiconductor chip can also be widened.
반도체 칩끼리의 간격이 이미 소정의 간격까지 넓혀진 상태에서, 더욱 그 간격을 넓히는 경우로는, 그 밖의 반도체 가공용 시트, 바람직하게는 본 실시형태에 관련된 반도체 가공용 시트를 사용하여 반도체 칩끼리의 간격을 소정의 간격까지 넓힌 후, 당해 시트로부터 본 실시형태에 관련된 반도체 가공용 시트에 반도체 칩을 전사하고, 계속해서, 본 실시형태에 관련된 반도체 가공용 시트를 연신함으로써, 반도체 칩의 간격을 더욱 넓힐 수 있다. 또한, 이와 같은 반도체 칩의 전사와 반도체 가공용 시트의 연신은, 반도체 칩의 간격이 원하는 거리가 될 때까지 복수회 반복해도 된다.In a state where the distance between semiconductor chips has already been widened to a predetermined distance, when the distance is further widened, the distance between semiconductor chips is reduced by using another semiconductor processing sheet, preferably a semiconductor processing sheet according to the present embodiment. After extending to a predetermined distance, the semiconductor chips can be further widened by transferring the semiconductor chips from the sheet to the sheet for semiconductor processing according to the present embodiment, and then stretching the sheet for semiconductor processing according to the present embodiment. In addition, you may repeat the transfer|transfer of such a semiconductor chip and extending|stretching of the sheet|seat for semiconductor processing a plurality of times until the space|interval of a semiconductor chip becomes a desired distance.
또한 본 실시형태에 관련된 반도체 가공용 시트는, 반도체 칩의 간격을 비교적 크게 이간시키는 것이 요구되는 용도에의 사용이 바람직하고, 이와 같은 용도의 예로는, 팬 아웃형의 반도체 웨이퍼 레벨 패키지 (FO-WLP) 의 제조 방법을 바람직하게 들 수 있다. 이와 같은 FO-WLP 의 제조 방법의 예로서, 이하에 설명하는 제 1 양태 및 제 2 양태를 들 수 있다.Further, the semiconductor processing sheet according to the present embodiment is preferably used for applications requiring a relatively large distance between semiconductor chips. An example of such applications is a fan-out type semiconductor wafer level package (FO-WLP). ) is preferred. As an example of the manufacturing method of such a FO-WLP, the 1st aspect and the 2nd aspect demonstrated below are mentioned.
(1) 제 1 양태(1) First aspect
이하, 본 실시형태에 관련된 반도체 가공용 시트를 사용한 FO-WLP 의 제조 방법의 제 1 양태를 설명한다. 또한, 이 제 1 양태에 있어서, 본 실시형태에 관련된 반도체 가공용 시트는, 후술하는 제 2 점착 시트 (20) 로서 사용된다.Hereinafter, the first aspect of the manufacturing method of FO-WLP using the sheet|seat for semiconductor processing concerning this embodiment is demonstrated. In this first aspect, the sheet for semiconductor processing according to the present embodiment is used as a
도 1(A) 에는, 제 1 점착 시트 (10) 에 첩착 (貼着) 된 반도체 웨이퍼 (W) 가 나타나 있다. 반도체 웨이퍼 (W) 는, 회로면 (W1) 을 갖고, 회로면 (W1) 에는, 회로 (W2) 가 형성되어 있다. 제 1 점착 시트 (10) 는, 반도체 웨이퍼 (W) 의 회로면 (W1) 과는 반대측의 이면 (W3) 에 첩착되어 있다. 제 1 점착 시트 (10) 는, 제 1 기재 필름 (11) 과, 제 1 점착제층 (12) 을 갖는다. 제 1 점착제층 (12) 은, 제 1 기재 필름 (11) 에 적층되어 있다.1(A) shows a semiconductor wafer W stuck to the
[다이싱 공정][Dicing process]
도 1(B) 에는, 제 1 점착 시트 (10) 에 유지된 복수의 반도체 칩 (CP) 이 나타나 있다.1(B) shows a plurality of semiconductor chips CP held on the
제 1 점착 시트 (10) 에 유지된 반도체 웨이퍼 (W) 는, 다이싱에 의해 개편화되어, 복수의 반도체 칩 (CP) 이 형성된다. 다이싱에는, 다이싱소 등의 절단 수단이 사용된다. 다이싱시의 절단 깊이는, 반도체 웨이퍼 (W) 의 두께와, 제 1 점착제층 (12) 의 합계, 그리고 다이싱소의 마모분을 가미한 깊이로 설정한다. 다이싱에 의해, 제 1 점착제층 (12) 도 반도체 칩 (CP) 과 동일한 사이즈로 절단된다. 또한 다이싱에 의해 제 1 기재 필름 (11) 에도 절입이 형성되는 경우가 있다.The semiconductor wafer W held on the
또한, 다이싱은, 상기 서술한 다이싱소 등의 절단 수단을 사용하는 대신에, 반도체 웨이퍼 (W) 에 대해 레이저 광을 조사하여 실시해도 된다. 예를 들어, 레이저 광의 조사에 의해, 반도체 웨이퍼 (W) 를 완전히 분단하여, 복수의 반도체 칩 (CP) 으로 개편화해도 된다. 혹은, 레이저 광의 조사에 의해 반도체 웨이퍼 (W) 내부에 개질층을 형성한 후, 후술하는 제 1 익스팬드 공정에 있어서, 제 1 점착 시트 (10) 를 길게 늘림으로써, 반도체 웨이퍼 (W) 를 개질층의 위치에서 파단하여, 반도체 칩 (CP) 으로 개편화해도 된다 (스텔스 다이싱). 스텔스 다이싱의 경우, 레이저 광의 조사는, 예를 들어, 적외역의 레이저 광을, 반도체 웨이퍼 (W) 의 내부에 설정된 초점에 집속되도록 조사한다. 또, 이들 방법에 있어서는, 레이저 광의 조사는, 반도체 웨이퍼 (W) 의 어느 측으로부터 실시해도 된다.In addition, you may perform dicing by irradiating a laser beam with respect to the semiconductor wafer W instead of using the above-mentioned cutting means, such as a dicing saw. For example, the semiconductor wafer W may be completely divided into pieces into a plurality of semiconductor chips CP by irradiation with laser light. Alternatively, after forming a modified layer inside the semiconductor wafer W by irradiation with laser light, the semiconductor wafer W is modified by elongating the
[제 1 익스팬드 공정][First expand process]
도 1(C) 에는, 복수의 반도체 칩 (CP) 을 유지하는 제 1 점착 시트 (10) 를 길게 늘리는 공정 (이하 「제 1 익스팬드 공정」 이라고 하는 경우가 있다) 을 설명하는 도면이 나타나 있다.FIG. 1(C) shows a diagram explaining a step of elongating the
다이싱에 의해 복수의 반도체 칩 (CP) 으로 개편화한 후, 제 1 점착 시트 (10) 를 길게 늘려, 복수의 반도체 칩 (CP) 간의 간격을 넓힌다. 또, 스텔스 다이싱을 실시하는 경우에는, 제 1 점착 시트 (10) 를 길게 늘림으로써, 반도체 웨이퍼 (W) 를 개질층의 위치에서 파단하고, 복수의 반도체 칩 (CP) 으로 개편화함과 함께, 복수의 반도체 칩 (CP) 간의 간격을 넓힌다. 제 1 익스팬드 공정에 있어서 제 1 점착 시트 (10) 를 길게 늘리는 방법은, 특별히 한정되지 않는다. 제 1 점착 시트 (10) 를 길게 늘리는 방법으로는, 예를 들어, 환상 (環狀) 또는 원상의 익스팬더를 가압하여 제 1 점착 시트 (10) 를 길게 늘리는 방법이나, 파지 부재 등을 사용하여 제 2 점착 시트의 외주부를 잡아 길게 늘리는 방법 등을 들 수 있다.After being singulated into a plurality of semiconductor chips CP by dicing, the
제 1 점착 시트 (10) 는, 상기 서술한 다이싱 공정에 적합함과 함께, 제 1 익스팬드 공정에도 적합한 인장 탄성률을 갖는 것이 바람직하다. 이 관점에서, 제 1 점착 시트 (10) 는, 후술하는 제 2 점착 시트 (20) 보다 인장 탄성률이 큰 것이 바람직하다. 이로써, 제 1 점착 시트 (10) 는, 다이싱시에 있어서의 성능을 저해시키는 일 없이, 소정의 익스팬드성을 발휘할 수 있고, 제 2 점착 시트 (20) 는, 더욱 우수한 익스팬드성을 발휘할 수 있다.It is preferable that the
또한, 도 1(C) 에 나타낸 바와 같이, 반도체 칩 (CP) 간의 거리를 D1 로 한다. 거리 (D1) 로는, 예를 들어, 15 ㎛ 이상 110 ㎛ 이하로 하는 것이 바람직하다.In addition, as shown in FIG. 1(C), the distance between semiconductor chips CP is set to D1. As the distance D1, it is preferable to set it as 15 micrometers or more and 110 micrometers or less, for example.
[전사 공정][Transcription process]
도 2(A) 에는, 제 1 익스팬드 공정 후에, 복수의 반도체 칩 (CP) 을 제 2 점착 시트 (20) 에 전사하는 공정 (이하 「전사 공정」 이라고 하는 경우가 있다) 을 설명하는 도면이 나타나 있다. 제 1 점착 시트 (10) 를 길게 늘려 복수의 반도체 칩 (CP) 간의 거리 (D1) 를 넓힌 후, 반도체 칩 (CP) 의 회로면 (W1) 에 제 2 점착 시트 (20) 를 첩착한다. 여기서, 당해 제 2 점착 시트 (20) 로서, 본 실시형태에 관련된 반도체 가공용 시트가 사용된다.2(A) is a diagram explaining a step of transferring a plurality of semiconductor chips CP to the
제 2 점착 시트 (20) 는, 제 2 기재 필름 (21) 과, 제 2 점착제층 (22) 을 갖는다. 제 2 점착 시트 (20) 는, 회로면 (W1) 을 제 2 점착제층 (22) 으로 덮도록 첩착되는 것이 바람직하다.The second pressure
제 2 점착제층 (22) 의 점착력은, 제 1 점착제층 (12) 의 점착력보다 큰 것이 바람직하다. 제 2 점착제층 (22) 의 점착력쪽이 크면, 복수의 반도체 칩 (CP) 을 제 2 점착 시트 (20) 에 전사한 후에 제 1 점착 시트 (10) 를 박리하기 쉬워진다.It is preferable that the adhesive force of the 2nd
제 2 점착 시트 (20) 는, 복수의 반도체 칩 (CP) 과 함께, 제 2 링 프레임에 첩착되어 있어도 된다. 이 경우, 제 2 점착 시트 (20) 의 제 2 점착제층 (22) 상에, 제 2 링 프레임을 재치 (載置) 하고, 이것을 가볍게 압압 (押壓) 하여, 고정시킨다. 그 후, 제 2 링 프레임의 환형상의 내측에서 노출되는 제 2 점착제층 (22) 을 반도체 칩 (CP) 의 회로면 (W1) 에 가압하여, 제 2 점착 시트 (20) 에 복수의 반도체 칩 (CP) 을 고정시킨다.The
제 2 점착 시트 (20) 를 첩착한 후, 제 1 점착 시트 (10) 를 박리하면, 복수의 반도체 칩 (CP) 의 이면 (W3) 이 노출된다. 제 1 점착 시트 (10) 를 박리한 후에도, 제 1 익스팬드 공정에 있어서 확장시킨 복수의 반도체 칩 (CP) 간의 거리 (D1) 가 유지되어 있는 것이 바람직하다.When the
[제 2 익스팬드 공정][Second expand process]
도 2(B) 에는, 복수의 반도체 칩 (CP) 을 유지하는 제 2 점착 시트 (20) 를 길게 늘리는 공정 (이하 「제 2 익스팬드 공정」 이라고 하는 경우가 있다) 을 설명하는 도면이 나타나 있다.FIG. 2(B) shows a diagram explaining a step of elongating the
제 2 익스팬드 공정에서는, 복수의 반도체 칩 (CP) 간의 간격을 더욱 넓힌다. 제 2 익스팬드 공정에 있어서 제 2 점착 시트 (20) 를 길게 늘리는 방법은, 특별히 한정되지 않는다. 제 2 점착 시트 (20) 를 길게 늘리는 방법으로는, 예를 들어, 환상 또는 원상의 익스팬더를 가압하여 제 2 점착 시트 (20) 를 길게 늘리는 방법이나, 파지 부재 등을 사용하여 제 2 점착 시트의 외주부를 잡아 길게 늘리는 방법 등을 들 수 있다. 후자의 방법으로는, 예를 들어, 전술한 이간 장치 등을 사용하여 2 축 연신하는 방법을 들 수 있다. 이들 중에서도, 반도체 칩 (CP) 간의 간격을 보다 크게 넓히는 것이 가능해진다는 관점에서, 2 축 연신하는 방법이 바람직하다.In the second expand process, the interval between the plurality of semiconductor chips CP is further widened. The method of elongating the
또한, 도 2(B) 에 나타낸 바와 같이, 제 2 익스팬드 공정 후의 반도체 칩 (CP) 간의 간격을 D2 로 한다. 거리 (D2) 는 거리 (D1) 보다 크다. 거리 (D2) 로는, 예를 들어, 200 ㎛ 이상, 6000 ㎛ 이하로 하는 것이 바람직하다.In addition, as shown in Fig. 2(B), the interval between the semiconductor chips CP after the second expand process is set to D2. Distance D2 is greater than distance D1. As distance D2, it is preferable to set it as 200 micrometers or more and 6000 micrometers or less, for example.
[봉지 공정][Encapsulation process]
도 2(C) 에는, 봉지 부재 (60) 를 사용하여 복수의 반도체 칩 (CP) 을 봉지하는 공정 (이하 「봉지 공정」 이라고 하는 경우가 있다) 을 설명하는 도면이 나타나 있다.FIG. 2(C) shows a diagram illustrating a process of sealing a plurality of semiconductor chips CP using the sealing member 60 (hereinafter sometimes referred to as a “sealing process”).
봉지 공정은, 제 2 익스팬드 공정 후에 실시된다. 회로면 (W1) 을 남기고 복수의 반도체 칩 (CP) 을 봉지 부재 (60) 에 의해 덮음으로써 봉지체 (3) 가 형성된다. 복수의 반도체 칩 (CP) 사이에도 봉지 부재 (60) 가 충전되어 있다. 여기서, 제 2 점착 시트 (20) 에 의해 회로면 (W1) 및 회로 (W2) 가 덮여 있으므로, 봉지 부재 (60) 로 회로면 (W1) 이 덮이는 것을 방지할 수 있다.The sealing process is performed after the 2nd expand process. The sealing
봉지 공정에 의해, 소정 거리씩 이간한 복수의 반도체 칩 (CP) 이 봉지 부재 (60) 에 매립된 봉지체 (3) 가 얻어진다. 봉지 공정에 있어서는, 복수의 반도체 칩 (CP) 은, 거리 (D2) 가 유지된 상태에서, 봉지 부재 (60) 에 의해 덮이는 것이 바람직하다.Through the sealing step, a sealed
봉지 공정 후, 제 2 점착 시트 (20) 가 박리되면, 반도체 칩 (CP) 의 회로면 (W1) 및 봉지체 (3) 의 제 2 점착 시트 (20) 와 접촉하고 있던 면 (3A) 이 노출된다.After the sealing step, when the
[재배선층 형성 공정, 및 외부 단자 전극과의 접속 공정][Rewiring Layer Formation Process and Connection Process with External Terminal Electrodes]
도 3(A) 에는, 제 2 점착 시트 (20) 를 박리한 후의 봉지체 (3) 의 단면도가 나타나 있다. 이 봉지체 (3) 에 대해, 재배선층을 형성하는 재배선층 형성 공정과, 형성된 재배선층에 대해 외부 단자 전극을 접속하는 공정이 순서대로 실시된다. 또한, 도 3(A) 에는, 도 2(C) 중에 나타나는 회로 (W2) 를 보다 상세하게 나타낸 것으로서, 내부 단자 전극 (W4) 이 나타나 있다.3(A) shows a cross-sectional view of the
재배선층 형성 공정 및 외부 단자 전극의 접속 공정에 의해, 도 3(B) 에 나타낸 바와 같이, 내부 단자 전극 (W4) 에 접속된 재배선층 (5) 과, 재배선층 (5) 에 접속된 외부 단자 전극 (6) 이 형성된다. 구체적으로는, 다음과 같이 형성된다. 먼저, 반도체 칩 (CP) 의 회로면 (W1) 및 봉지체 (3) 의 면 (3A) 에 제 1 절연층 (4A) 을 형성한다. 계속해서, 재배선층 (5) 을, 내부 단자 전극 (W4) 과 전기적으로 접속하도록 형성한다. 또한 재배선층 (5) 을 덮는 제 2 절연층 (4B) 을 형성한다. 이 때, 재배선층 (5) 은, 외부 전극 패드 (5A) 를 남기고 제 2 절연층 (4B) 에 의해 덮인다. 마지막으로, 외부 전극 패드 (5A) 에, 땜납 볼 등의 외부 단자 전극 (6) 을 재치하고, 땜납 접합 등에 의해, 외부 단자 전극 (6) 과 외부 전극 패드 (5A) 를 전기적으로 접속한다.By the redistribution layer formation process and the external terminal electrode connection process, as shown in FIG. 3(B), the
[제 2 다이싱 공정][Second dicing process]
도 3(C) 에는, 외부 단자 전극 (6) 이 접속된 봉지체 (3) 를 개편화시키는 공정 (이하 「제 2 다이싱 공정」 이라고 하는 경우가 있다) 을 설명하는 단면도가 나타나 있다. 이 제 2 다이싱 공정에서는, 봉지체 (3) 를 반도체 칩 (CP) 단위로 개편화한다. 봉지체 (3) 를 개편화시키는 방법은, 특별히 한정되지 않는다. 예를 들어, 전술한 반도체 웨이퍼 (W) 를 다이싱한 방법과 동일한 방법을 채용하여, 봉지체 (3) 를 개편화할 수 있다. 봉지체 (3) 를 개편화시키는 공정은, 봉지체 (3) 를 다이싱 시트 등의 점착 시트에 첩착시켜 실시해도 된다.FIG. 3(C) shows a cross-sectional view illustrating a step of separating the
봉지체 (3) 를 개편화함으로써, 반도체 칩 (CP) 단위의 반도체 패키지 (1) 가 제조된다. 상기 서술한 바와 같이 반도체 칩 (CP) 의 영역 외에 팬 아웃시킨 외부 전극 패드 (5A) 에 외부 단자 전극 (6) 을 접속시킨 반도체 패키지 (1) 는, 팬 아웃형의 웨이퍼 레벨 패키지 (FO-WLP) 로서 제조된다.By separating the
[변형예][modified example]
상기 서술한 제 1 양태에 관련된 FO-WLP 의 제조 방법은, 일부의 공정을 변경하거나, 일부의 공정을 생략해도 된다.In the FO-WLP manufacturing method according to the first aspect described above, some steps may be changed or some steps may be omitted.
(2) 제 2 양태(2) Second aspect
이하, 본 실시형태에 관련된 반도체 가공용 시트를 사용한 FO-WLP 의 제조 방법의 제 2 양태를 설명한다. 또한, 이 제 2 양태에 있어서도, 본 실시형태에 관련된 반도체 가공용 시트는, 후술하는 제 2 점착 시트 (20) 로서 사용된다.Hereinafter, the second aspect of the manufacturing method of FO-WLP using the sheet|seat for semiconductor processing concerning this embodiment is demonstrated. Also in this second aspect, the sheet for semiconductor processing according to this embodiment is used as the
도 4(A) 에는, 제 3 점착 시트로서의 보호 시트 (30) 에 첩착된 반도체 웨이퍼 (W) 가 나타나 있다. 반도체 웨이퍼 (W) 는, 제 1 면으로서의 회로면 (W1) 을 갖고, 회로면 (W1) 에는, 회로 (W2) 가 형성되어 있다. 보호 시트 (30) 는, 반도체 웨이퍼 (W) 의 회로면 (W1) 에 첩착되어 있다. 보호 시트 (30) 는, 회로면 (W1) 및 회로 (W2) 를 보호한다.4(A) shows a semiconductor wafer W attached to a
보호 시트 (30) 는, 제 3 기재 필름 (31) 과, 제 3 점착제층 (32) 을 갖는다. 제 3 점착제층 (32) 은, 제 3 기재 필름 (31) 에 적층되어 있다.The
[홈 형성 공정][Groove formation process]
도 4(B) 에는, 반도체 웨이퍼 (W) 의 회로면 (W1) 측에서 소정 깊이의 홈을 형성하는 공정 (이하 「홈 형성 공정」 이라고 하는 경우가 있다) 을 설명하는 도면이 나타나 있다.FIG. 4(B) shows a diagram for explaining a step of forming a groove of a predetermined depth on the side of the circuit surface W1 of the semiconductor wafer W (hereinafter sometimes referred to as a "groove forming step").
홈 형성 공정에 있어서, 보호 시트 (30) 측에서 다이싱 장치의 다이싱 블레이드 등을 사용하여 반도체 웨이퍼 (W) 에 절입을 넣는다. 그 때, 보호 시트 (30) 를 완전히 절단하고, 또한 반도체 웨이퍼 (W) 의 회로면 (W1) 으로부터, 반도체 웨이퍼 (W) 의 두께보다 얕은 깊이의 절입을 넣어, 홈 (W5) 을 형성한다. 홈 (W5) 은, 반도체 웨이퍼 (W) 의 회로면 (W1) 에 형성된 복수의 회로 (W2) 를 구획하도록 형성된다. 홈 (W5) 의 깊이는, 목적으로 하는 반도체 칩의 두께보다 약간 깊은 정도이면, 특별히 한정되지는 않는다. 홈 (W5) 의 형성시에는, 반도체 웨이퍼 (W) 로부터의 절삭 부스러기가 발생한다. 제 2 양태에 관련된 제조 방법에서는, 회로면 (W1) 이 보호 시트 (30) 에 의해 보호된 상태에서, 홈 (W5) 의 형성을 실시하고 있기 때문에, 절삭 부스러기에 의한 회로면 (W1) 이나 회로 (W2) 의 오염이나 파손을 방지할 수 있다.In the groove forming process, a notch is made in the semiconductor wafer W using a dicing blade of a dicing device or the like from the
[연삭 공정][Grinding process]
도 4(C) 에는, 홈 (W5) 을 형성한 후, 반도체 웨이퍼 (W) 의 제 2 면으로서의 이면 (W6) 을 연삭하는 공정 (이하 「연삭 공정」 이라고 하는 경우가 있다) 을 설명하는 도면이 나타나 있다.FIG. 4(C) is a view for explaining a process of grinding the back surface W6 as the second surface of the semiconductor wafer W after forming the grooves W5 (hereinafter sometimes referred to as a “grinding process”). is appearing
제 2 양태에 관련된 제조 방법에서는, 연삭하기 전에, 보호 시트 (30) 측에, 제 1 점착 시트 (10) 를 첩착한다. 제 1 점착 시트 (10) 를 첩착한 후, 그라인더 (50) 를 사용하여, 이면 (W6) 측으로부터 반도체 웨이퍼 (W) 를 연삭한다. 연삭에 의해, 반도체 웨이퍼 (W) 의 두께가 얇아져, 최종적으로 복수의 반도체 칩 (CP) 으로 분할된다. 홈 (W5) 의 저부가 제거될 때까지 이면 (W6) 측으로부터 연삭을 실시하고, 반도체 웨이퍼 (W) 를 회로 (W2) 마다 개편화한다. 그 후, 필요에 따라 추가로 이면 연삭을 실시하여, 소정 두께의 반도체 칩 (CP) 을 얻을 수 있다. 제 2 양태에 관련된 제조 방법에서는, 제 3 면으로서의 이면 (W3) 이 노출될 때까지 연삭한다.In the manufacturing method according to the second aspect, the
도 4(D) 에는, 분할된 복수의 반도체 칩 (CP) 이 보호 시트 (30) 및 제 1 점착 시트 (10) 에 유지된 상태가 나타나 있다. 또한, 본 명세서에 있어서는, 상기 서술한 바와 같이, 먼저 홈 (W5) 을 형성해 두고, 그 후 이면의 연삭을 실시함으로써, 반도체 웨이퍼 (W) 를 반도체 칩 (CP) 으로 분할하는 방법을, 「선다이싱법」 이라고 하는 경우가 있다.FIG. 4(D) shows a state in which a plurality of divided semiconductor chips CP are held by the
[첩부 공정 (제 2 점착 시트)][Applying process (second adhesive sheet)]
도 5(A) 에는, 연삭 공정 후, 제 2 점착 시트 (20) 를, 복수의 반도체 칩 (CP) 에 첩부하는 공정 (이하 「첩부 공정」 이라고 하는 경우가 있다) 을 설명하는 도면이 나타나 있다.FIG. 5(A) shows a diagram explaining a step of attaching the
제 2 점착 시트 (20) 는, 반도체 칩 (CP) 의 이면 (W3) 에 첩착된다. 제 2 점착 시트 (20) 는, 제 2 기재 필름 (21) 과, 제 2 점착제층 (22) 을 갖는다. 여기서, 당해 제 2 점착 시트 (20) 로서, 본 실시형태에 관련된 반도체 가공용 시트가 사용된다.The
제 2 점착제층 (22) 의 반도체 웨이퍼 (W) 에 대한 점착력은, 제 3 점착제층 (32) 의 반도체 웨이퍼 (W) 에 대한 점착력보다 큰 것이 바람직하다. 제 2 점착제층 (22) 의 점착력쪽이 크면, 제 1 점착 시트 (10) 및 보호 시트 (30) 를 박리하기 쉬워진다.It is preferable that the adhesive force of the 2nd
제 2 점착 시트 (20) 는, 복수의 반도체 칩 (CP) 과 함께, 링 프레임에 첩착되어 있어도 된다. 이 경우, 제 2 점착 시트 (20) 의 제 2 점착제층 (22) 상에, 링 프레임을 재치하고, 이것을 가볍게 압압하여, 고정시킨다. 그 후, 링 프레임의 환형상의 내측에서 노출되는 제 2 점착제층 (22) 을 반도체 칩 (CP) 의 회로면 (W1) 에 가압하여, 제 2 점착 시트 (20) 에 복수의 반도체 칩 (CP) 을 고정시킨다.The
[박리 공정 (제 1 점착 시트)][Peel process (first adhesive sheet)]
도 5(B) 에는, 제 2 점착 시트 (20) 를 첩부한 후에, 제 1 점착 시트 (10) 및 보호 시트 (30) 를 박리하는 공정 (이하 「박리 공정」 이라고 하는 경우가 있다) 을 설명하는 도면이 나타나 있다.In FIG. 5(B), a step of peeling the
박리 공정에 있어서, 제 1 점착 시트 (10) 를 박리할 때, 절단된 보호 시트 (30) 를 동반하여 박리한다. 보호 시트 (30) 를 박리하면, 복수의 반도체 칩 (CP) 의 회로면 (W1) 이 노출된다. 여기서, 도 5(B) 에 나타낸 바와 같이, 선(先)다이싱법에 의해 분할된 반도체 칩 (CP) 간의 거리를 D1 로 한다. 거리 (D1) 로는, 예를 들어, 15 ㎛ 이상, 110 ㎛ 이하로 하는 것이 바람직하다.In the peeling step, when peeling the
[익스팬드 공정][Expand Process]
도 5(C) 에는, 복수의 반도체 칩 (CP) 을 유지하는 제 2 점착 시트 (20) 를 길게 늘리는 공정 (이하 「익스팬드 공정」 이라고 하는 경우가 있다) 을 설명하는 도면이 나타나 있다.5(C) shows a diagram explaining a process of elongating the
익스팬드 공정에서는, 복수의 반도체 칩 (CP) 간의 간격을 더욱 확대한다. 익스팬드 공정에 있어서 제 2 점착 시트 (20) 를 길게 늘리는 방법은, 특별히 한정되지 않는다. 제 2 점착 시트 (20) 를 길게 늘리는 방법으로는, 예를 들어, 환상 또는 원상의 익스팬더를 가압하여 제 2 점착 시트 (20) 를 길게 늘리는 방법이나, 파지 부재 등을 사용하여 제 2 점착 시트의 외주부를 잡아 길게 늘리는 방법 등을 들 수 있다. 후자의 방법으로는, 예를 들어, 전술한 이간 장치 등을 사용하여 2 축 연신하는 방법을 들 수 있다. 이들 중에서도, 반도체 칩 (CP) 간의 간격을 보다 크게 넓히는 것이 가능해진다는 관점에서, 2 축 연신하는 방법이 바람직하다.In the expand process, the interval between the plurality of semiconductor chips CP is further expanded. The method of lengthening the
제 2 양태에 관련된 제조 방법에서는, 도 5(C) 에 나타낸 바와 같이, 익스팬드 공정 후의 반도체 칩 (CP) 간의 거리를 D2 로 한다. 거리 (D2) 는, 거리 (D1) 보다 크다. 거리 (D2) 로는, 예를 들어, 200 ㎛ 이상, 6000 ㎛ 이하로 하는 것이 바람직하다.In the manufacturing method according to the second aspect, as shown in Fig. 5(C), the distance between the semiconductor chips CP after the expand step is set to D2. The distance D2 is greater than the distance D1. As distance D2, it is preferable to set it as 200 micrometers or more and 6000 micrometers or less, for example.
[봉지 공정][Encapsulation process]
도 6 에는, 봉지 부재 (60) 를 사용하여 복수의 반도체 칩 (CP) 을 봉지하는 공정 (이하 「봉지 공정」 이라고 하는 경우가 있다) 을 설명하는 도면이 나타나 있다.6 shows a diagram for explaining a process of sealing a plurality of semiconductor chips CP using the sealing member 60 (hereinafter sometimes referred to as a “sealing process”).
도 6(A) 에는, 익스팬드 공정 후에, 제 4 점착 시트로서의 표면 보호 시트 (40) 를 복수의 반도체 칩 (CP) 에 첩부하는 공정을 설명하는 도면이 나타나 있다.FIG. 6(A) shows a diagram explaining a step of attaching a
제 2 점착 시트 (20) 를 길게 늘려 복수의 반도체 칩 (CP) 간의 간격을 거리 (D2) 까지 넓힌 후, 반도체 칩 (CP) 의 회로면 (W1) 에 표면 보호 시트 (40) 를 첩착한다. 표면 보호 시트 (40) 는, 제 4 기재 필름 (41) 과, 제 4 점착제층 (42) 을 갖는다. 표면 보호 시트 (40) 는, 회로면 (W1) 을 제 4 점착제층 (42) 으로 덮도록 첩착되는 것이 바람직하다.After extending the
표면 보호 시트 (40) 를 첩착한 후, 제 2 점착 시트 (20) 를 박리하면, 복수의 반도체 칩 (CP) 의 이면 (W3) 이 노출된다. 제 2 점착 시트 (20) 를 박리한 후에도, 익스팬드 공정에 있어서 확장시킨 복수의 반도체 칩 (CP) 간의 거리 (D2) 가 유지되어 있는 것이 바람직하다. 제 2 점착제층 (22) 에 에너지선 중합성 화합물이 배합되어 있는 경우에는, 제 2 점착제층 (22) 에 제 2 기재 필름 (21) 측으로부터 에너지선을 조사하여, 에너지선 중합성 화합물을 경화시키고 나서 제 2 점착 시트 (20) 를 박리하는 것이 바람직하다.After attaching the
도 6(B) 에는, 표면 보호 시트 (40) 에 의해 유지된 복수의 반도체 칩 (CP) 을 봉지하는 공정을 설명하는 도면이 나타나 있다.FIG. 6(B) shows a diagram explaining a process of sealing a plurality of semiconductor chips CP held by the
회로면 (W1) 을 남기고 복수의 반도체 칩 (CP) 을, 봉지 부재 (60) 에 의해 덮음으로써 봉지체 (3) 가 형성된다. 복수의 반도체 칩 (CP) 사이에도 봉지 부재 (60) 가 충전되어 있다. 여기에 있어서, 표면 보호 시트 (40) 에 의해 회로면 (W1) 및 회로 (W2) 가 덮여 있으므로, 봉지 부재 (60) 로 회로면 (W1) 이 덮이는 것을 방지할 수 있다.The sealing
봉지 공정에 의해, 소정 거리씩 이간된 복수의 반도체 칩 (CP) 이 봉지 부재에 매립된 봉지체 (3) 가 얻어진다. 봉지 공정에 있어서는, 복수의 반도체 칩 (CP) 은, 거리 (D2) 가 유지된 상태에서, 봉지 부재 (60) 에 의해 덮이는 것이 바람직하다.Through the sealing step, a sealed
봉지 공정 후, 표면 보호 시트 (40) 가 박리되면, 반도체 칩 (CP) 의 회로면 (W1) 및 봉지체 (3) 의 표면 보호 시트 (40) 와 접촉하고 있던 면 (3S) 이 노출된다 (도 3(A) 참조).After the sealing step, when the
[재배선층 형성 공정, 외부 단자 전극과의 접속 공정 및 제 2 다이싱 공정][Rewiring layer formation process, connection process with external terminal electrodes, and second dicing process]
봉지 공정에 계속해서, 재배선층 형성 공정, 외부 단자 전극과의 접속 공정 및 제 2 다이싱 공정이 실시된다. 이들 공정은, 제 1 양태에 관련된 제조 방법과 동일하게 실시할 수 있다 (도 3(B) 및 도 3(C) 참조). 이들 공정을 거침으로써, FO-WLP 가 얻어진다.Following the sealing process, a redistribution layer formation process, a connection process with external terminal electrodes, and a second dicing process are performed. These steps can be carried out in the same manner as the manufacturing method according to the first aspect (see Figs. 3(B) and 3(C)). By passing through these steps, FO-WLP is obtained.
[변형예][modified example]
상기 서술한 제 2 양태에 관련된 FO-WLP 의 제조 방법은, 일부의 공정을 변경하거나, 일부의 공정을 생략해도 된다. 그러한 변형예를 이하에 설명한다.In the FO-WLP manufacturing method according to the second aspect described above, some steps may be changed or some steps may be omitted. Such modifications are described below.
제 2 양태에 관련된 제조 방법의 제 1 변형예로서, 제 2 점착 시트 (20) 의 첩부 공정에 계속해서, 제 1 점착 시트 (10) 만을 박리하는 공정을 실시해도 된다. 즉, 전술한 제 2 양태에서는, 제 1 점착 시트 (10) 를 박리할 때, 절단된 보호 시트 (30) 를 동반하여 박리한 것에 대해, 본 변형예에서는, 보호 시트 (30) 를 반도체 칩 (CP) 의 회로면 (W1) 에 남긴 채로 제 1 점착 시트 (10) 를 박리한다. 제 1 점착 시트 (10) 의 박리에 의해, 도 7(A) 에 나타내는 바와 같이, 절단된 보호 시트 (30) 가 첩부된 복수의 반도체 칩 (CP) 이, 제 2 점착 시트 (20) 상에 적층된 상태가 된다.As a first modified example of the manufacturing method according to the second aspect, a step of peeling only the
계속해서, 도 7(B) 에 나타내는 바와 같이, 전술한 익스팬드 공정을 실시한다. 즉, 반도체 칩 (CP) 의 회로면 (W1) 에 절단된 보호 시트 (30) 가 첩부된 상태에서, 제 2 점착 시트 (20) 를 길게 늘려, 복수의 반도체 칩 (CP) 간을 거리 (D2) 까지 넓힌다.Subsequently, as shown in Fig. 7(B), the above-described expand step is performed. That is, in a state where the
익스팬드 공정 후, 도 7(C) 에 나타내는 바와 같이, 복수의 반도체 칩 (CP) 을 봉지하는 공정을 실시한다. 전술한 제 2 양태에서는, 도 6(B) 에 나타내는 바와 같이, 표면 보호 시트 (40) 상에서 반도체 칩 (CP) 을 봉지한 것에 대해, 본 변형예에서는, 도 7(C) 에 나타내는 바와 같이, 제 2 점착 시트 (20) 상에 있어서, 봉지 부재 (60) 를 사용하여 반도체 칩 (CP) 을 봉지한다. 여기서, 회로면 (W1) 에는 보호 시트 (30) 가 첩착되어 있으므로, 표면 보호 시트 (40) 를 첩착하지 않아도 되고, 반도체 칩 (CP) 의 이면 (W3) 에 제 2 점착 시트가 첩착된 채로 봉지할 수 있다. 회로면 (W1) 을 남기고 복수의 반도체 칩 (CP) 을 봉지 부재 (60) 에 의해 덮음으로써 봉지체 (3) 가 형성된다. 봉지체 (3) 의 면 (3S) 과 반도체 칩 (CP) 의 회로면 (W1) 이 동일면인 것이 바람직하다.After the expand process, as shown in FIG. 7(C) , a process of sealing a plurality of semiconductor chips CP is performed. In the second aspect described above, as shown in FIG. 6(B), the semiconductor chip CP was sealed on the
봉지 공정 후, 보호 시트 (30) 및 제 2 점착 시트 (20) 를 박리한다. 그 후, 전술한 재배선층 형성 공정, 외부 단자 전극과의 접속 공정 및 제 2 다이싱 공정을 실시함으로써, FO-WLP 가 얻어진다.After the sealing step, the
본 실시형태에 관련된 반도체 가공용 시트는, 크게 연신할 수 있기 때문에, 이상 설명한 바와 같은, 반도체 칩의 간격을 크게 넓힐 필요가 있는 용도에 바람직하게 사용할 수 있다.Since the sheet for semiconductor processing according to the present embodiment can be greatly stretched, it can be suitably used in applications where it is necessary to widen the space between semiconductor chips as described above.
이상 설명한 실시형태는, 본 발명의 이해를 용이하게 하기 위해서 기재된 것으로서, 본 발명을 한정하기 위해서 기재된 것은 아니다. 따라서, 상기 실시형태에 개시된 각 요소는, 본 발명의 기술적 범위에 속하는 모든 설계 변경이나 균등물도 포함하는 취지이다.The embodiments described above are described for facilitating understanding of the present invention, and are not described for limiting the present invention. Therefore, each element disclosed in the above embodiment is intended to include all design changes and equivalents belonging to the technical scope of the present invention.
예를 들어, 반도체 가공용 시트가 기재와 점착제층을 구비하는 구성인 경우, 기재와 점착제층 사이에는 다른 층이 개재하고 있어도 된다.For example, in the case where the sheet for semiconductor processing has a configuration including a base material and an adhesive layer, another layer may be interposed between the base material and the pressure-sensitive adhesive layer.
실시예Example
이하, 실시예 등에 의해 본 발명을 더욱 구체적으로 설명하지만, 본 발명의 범위는 이들 실시예 등에 한정되는 것은 아니다.Hereinafter, the present invention will be described more specifically by examples and the like, but the scope of the present invention is not limited to these examples and the like.
[실시예 1][Example 1]
(1) 점착성 조성물의 조제(1) Preparation of adhesive composition
부틸아크릴레이트/2-하이드록시에틸아크릴레이트 = 85/15 (질량비) 를 반응시켜 얻어진 아크릴계 공중합체와, 그 2-하이드록시에틸아크릴레이트에 대해 80 몰% 의 메타크릴로일옥시에틸이소시아네이트 (MOI) 를 반응시켜, 에너지선 경화형 중합체를 얻었다. 이 에너지선 경화형 중합체의 중량 평균 분자량 (Mw) 은 60 만이었다.An acrylic copolymer obtained by reacting butyl acrylate/2-hydroxyethyl acrylate = 85/15 (mass ratio) with 80 mol% of methacryloyloxyethyl isocyanate (MOI) relative to the 2-hydroxyethyl acrylate ) was reacted to obtain an energy ray curable polymer. The weight average molecular weight (Mw) of this energy ray curable polymer was 600,000.
얻어진 에너지선 경화형 중합체 100 질량부와, 광 중합 개시제로서의 1-하이드록시시클로헥실페닐케톤 (BASF 사 제조, 제품명 「이르가큐어 184」) 3 질량부와, 가교제로서의 톨릴렌디이소시아네이트계 가교제 (토소사 제조, 제품명 「콜로네이트 L」) 0.45 질량부를 용매 중에서 혼합하여, 점착성 조성물을 얻었다.100 parts by mass of the obtained energy ray curable polymer, 3 parts by mass of 1-hydroxycyclohexylphenylketone (manufactured by BASF, product name "Irgacure 184") as a photopolymerization initiator, and a tolylene diisocyanate-based crosslinking agent as a crosslinking agent (Tosoh Corporation) Production, product name "Colonate L") 0.45 mass part was mixed in a solvent, and the adhesive composition was obtained.
(2) 반도체 가공용 시트의 제조(2) Manufacture of sheet for semiconductor processing
폴리에틸렌테레프탈레이트 (PET) 필름의 편면에 실리콘계의 박리제층이 형성되어 이루어지는 박리 필름 (린텍사 제조, 제품명 「SP-PET3811」) 의 박리면에 대해, 상기 점착성 조성물을 도포하여, 가열에 의해 건조시킴으로써, 박리 필름 상에, 두께 10 ㎛ 의 점착제층을 형성하였다. 그 후, 이 점착제층의 노출면에, 기재로서의 폴리에스테르계 폴리우레탄 엘라스토머 시트 (씨덤사 제조, 제품명 「하이그레스 DUS202」, 두께 50 ㎛) 의 편면을 첩합 (貼合) 함으로써, 점착제층에 박리 필름이 첩부된 상태에서 반도체 가공용 시트를 얻었다.By applying the above adhesive composition to the release surface of a release film (manufactured by Lintec, product name "SP-PET3811") in which a silicone-based release agent layer is formed on one side of a polyethylene terephthalate (PET) film, and drying it by heating , An adhesive layer having a thickness of 10 μm was formed on the peeling film. Thereafter, to the exposed surface of the pressure-sensitive adhesive layer, one side of a polyester-based polyurethane elastomer sheet (manufactured by Seaderm, product name "High-Gress DUS202", thickness: 50 µm) as a base material is bonded to the pressure-sensitive adhesive layer. A sheet for semiconductor processing was obtained in a state where the film was stuck.
[비교예 1][Comparative Example 1]
폴리염화비닐 수지 (PVC, 평균 중합도 : 1050) 100 질량부와, 아디프산계 폴리에스테르 가소제 42 질량부와, 소량의 안정제를 혼련하고, 캘린더 장치를 사용하여 필름상으로 성형함으로써 얻어진, 두께 80 ㎛ 의 염화비닐 필름을 기재로서 사용하는 것 이외에는, 실시예 1 과 동일하게 하여 반도체 가공용 시트를 제조하였다.Polyvinyl chloride resin (PVC, average degree of polymerization: 1050) 100 parts by mass, 42 parts by mass of an adipic acid polyester plasticizer, and a small amount of a stabilizer are kneaded and formed into a film shape using a calender, with a thickness of 80 μm. A sheet for semiconductor processing was prepared in the same manner as in Example 1, except that the vinyl chloride film of was used as a base material.
[비교예 2][Comparative Example 2]
두께 80 ㎛ 의 폴리프로필렌 필름 (PP, 다이아 플러스 필름사 제조, 제품명 「LT01-06051」) 을 기재로서 사용하는 것 이외에는, 실시예 1 과 동일하게 하여 반도체 가공용 시트를 제조하였다.A sheet for semiconductor processing was manufactured in the same manner as in Example 1, except that an 80 µm-thick polypropylene film (PP, manufactured by Dia Plus Films, product name "LT01-06051") was used as the base material.
[시험예 1] (인장 시험)[Test Example 1] (tensile test)
실시예 및 비교예에 있어서 제조한 반도체 가공용 시트를 15 ㎜ × 140 ㎜ 로 재단하고, 박리 시트를 박리함으로써 시험편으로 하였다. 당해 시험편에 대해, JIS K7161 : 2014 및 JIS K7127 : 1999 에 준거하여, 23 ℃ 에 있어서의 파단 신도 및 인장 탄성률을 측정하였다. 구체적으로는, 상기 시험편을, 인장 시험기 (시마즈 제작소 제조, 제품명 「오토그래프 AG-IS 500N」) 로, 척간 거리 100 ㎜ 로 설정한 후, 200 ㎜/min 의 속도로 인장 시험을 실시하고, 파단 신도 (%) 및 인장 탄성률 (㎫) 을 측정하였다. 또한, 측정은, 기재의 제조시의 흐름 방향 (MD) 및 이것에 직각인 방향 (CD) 의 쌍방에서 실시하였다. 결과를 표 1 에 나타낸다.The sheet for semiconductor processing manufactured in Examples and Comparative Examples was cut into 15 mm x 140 mm, and the release sheet was peeled to obtain a test piece. About the said test piece, the elongation at break and tensile modulus at 23 degreeC were measured based on JISK7161:2014 and JISK7127:1999. Specifically, the test piece was subjected to a tensile test at a speed of 200 mm/min after setting the distance between chucks to 100 mm with a tensile tester (manufactured by Shimadzu Corporation, product name "Autograph AG-IS 500N"), and breaking Elongation (%) and tensile modulus (MPa) were measured. In addition, the measurement was performed in both the flow direction (MD) and the direction perpendicular to this (CD) at the time of manufacturing the base material. A result is shown in Table 1.
[시험예 2] (100 % 응력 및 복원율의 측정)[Test Example 2] (Measurement of 100% stress and recovery rate)
실시예 또는 비교예에서 얻은 반도체 가공용 시트를, 150 ㎜ × 15 ㎜ 로 절단하고, 박리 시트를 박리함으로써 시험편을 얻었다. 또한, 반도체 가공용 시트의 제조시에 있어서의 흐름 방향 (MD 방향) 이, 시험편의 길이 방향이 되도록 절단하였다. 그 후, 시험편의 길이 방향의 양단을, 인장 시험기 (시마즈 제작소사 제조, 제품명 「오토그래프 AG-IS 50N」) 의 그리퍼로 고정시켰다. 이 때, 그리퍼간의 길이가 100 ㎜ 가 되도록, 그리퍼로 시험편을 파지하였다. 이 길이를, 초기 그리퍼간의 길이 L0 (㎜) 으로 하였다. 그리고, 200 ㎜/min 의 속도로 길이 방향으로 100 ㎜ 인장하고, 그리퍼간의 길이를 200 ㎜ 로 하였다. 이 길이로부터 초기 그리퍼간의 길이 L0 (㎜) (즉 100 ㎜) 을 뺀 길이를 확장 길이 L1 (㎜) 로 하였다. 이 때의 시험력을 측정하고, 인장 시험에 있어서의 100 % 강도 (N) 를 구하고, MD 방향의 100 % 강도 (N) 로 하였다. 그리고, MD 방향의 100 % 강도 (N) 를, 반도체 가공 시트의 단면적으로 제산함으로써, MD 방향의 100 % 응력 (㎫) 을 구하였다. 또한 그리퍼간의 길이가 200 ㎜ 가 된 상태에서 1 분간 유지한 후, 그리퍼간의 길이가 L0 (㎜) 이 될 때까지 200 ㎜/min 의 속도로 그리퍼를 되돌리고, 그리퍼간의 길이가 L0 (㎜) 인 상태에서 1 분간 유지하였다. 그 후, 60 ㎜/min 의 속도로 길이 방향으로 인장하고, 인장력이 0.1 N/15 ㎜ 를 나타낸 시점에서의 그리퍼간의 길이를 기록하였다. 이 길이로부터 초기 그리퍼간의 길이 L0 (㎜) 을 u 값을 L2 (㎜) 로 하였다.The test piece was obtained by cutting|disconnecting the sheet|seat for semiconductor processing obtained by the Example or the comparative example to 150 mm x 15 mm, and peeling off the peeling sheet. Moreover, it cut so that the flow direction (MD direction) at the time of manufacture of the sheet|seat for semiconductor processing might become the longitudinal direction of a test piece. After that, both ends of the test piece in the longitudinal direction were fixed with grippers of a tensile tester (manufactured by Shimadzu Corporation, product name "Autograph AG-IS 50N"). At this time, the test piece was gripped with the gripper so that the length between the grippers was 100 mm. This length was taken as length L0 (mm) between initial grippers. Then, it was stretched by 100 mm in the longitudinal direction at a speed of 200 mm/min, and the length between the grippers was 200 mm. The length obtained by subtracting the length L0 (mm) (i.e., 100 mm) between the initial grippers from this length was defined as the extended length L1 (mm). The test force at this time was measured, and the 100% strength (N) in the tensile test was determined, and it was set as the 100% strength (N) in the MD direction. And 100% stress (MPa) in MD direction was calculated|required by dividing 100% intensity|strength (N) of MD direction by the cross-sectional area of a semiconductor process sheet|seat. Further, after holding for 1 minute in a state where the length between the grippers reached 200 mm, the gripper was returned at a rate of 200 mm/min until the length between the grippers reached L0 (mm), and the length between the grippers reached L0 (mm ) was maintained for 1 minute. After that, it was pulled in the longitudinal direction at a rate of 60 mm/min, and the length between the grippers at the time when the tensile force reached 0.1 N/15 mm was recorded. From this length, the length L0 (mm) between the initial grippers was set to u value as L2 (mm).
상기 L1 및 L2 의 값을 하기 식 (I) 에 적용시켜 복원율 (%) 을 산출하였다. 그 결과를 표 1 에 나타낸다.The recovery rate (%) was calculated by applying the values of L1 and L2 to the following formula (I). The results are shown in Table 1.
복원율 (%) = {1 - (L2 ÷ L1)} × 100 … (I)Recovery rate (%) = {1 - (L2 ÷ L1)} × 100 … (I)
또, 실시예 또는 비교예에서 얻은 반도체 가공용 시트를, 그 제조시에 있어서의 흐름 방향에 대해 직교하는 방향 (CD 방향) 이 시험편의 길이 방향이 되도록, 150 ㎜ × 15 ㎜ 로 절단하고, 박리 시트를 박리함으로써 얻은 시험편에 대해서도, 상기와 동일하게 100 % 강도 (N) 및 100 % 응력 (㎫) 의 측정을 실시하고, 각각 CD 방향의 100 % 강도 (N) 및 CD 방향의 100 % 응력 (㎫) 으로 하였다. 그들의 결과를 표 1 에 나타낸다. 또한 CD 방향의 100 % 응력 (㎫) 에 대한, MD 방향의 100 % 응력 (㎫) 의 비를 산출하였다. 그 결과도 표 1 에 나타낸다.In addition, the sheet for semiconductor processing obtained in Examples or Comparative Examples was cut into 150 mm × 15 mm such that the direction (CD direction) orthogonal to the flow direction at the time of production was the longitudinal direction of the test piece, and a release sheet was obtained. Also for the test piece obtained by peeling, the 100% strength (N) and 100% stress (MPa) were measured in the same manner as above, and the 100% strength (N) in the CD direction and the 100% stress (MPa) in the CD direction were respectively measured. ) was made. Their results are shown in Table 1. Further, the ratio of the 100% stress (MPa) in the MD direction to the 100% stress (MPa) in the CD direction was calculated. The results are also shown in Table 1.
[시험예 3] (익스팬드 시험)[Test Example 3] (Expand Test)
다이싱 테이프 (린텍사 제조, 제품명 「ADWILL D-675」) 의 박리 시트를 박리하고, 노출된 점착면을, 링 프레임 및 6 인치 실리콘 미러 웨이퍼 (직경 : 150 ㎜, 두께 : 350 ㎛, 연삭면 #2000) 의 연삭면에 첩부하였다. 이어서, 다이서 (디스코사 제조, 제품명 「DFD-651」) 를 사용하여, 이하의 조건으로 실리콘 미러 웨이퍼를 풀 컷으로 다이싱하였다. 이로써, 다이싱 테이프 상에, 개편화된 복수의 실리콘 칩을 얻었다. 그 후, 다이싱 테이프에 대해, UV 조사 장치 (린텍사 제조, 제품명 「RAD-2000m/12」) 를 사용하여, UV 조사 (조도 : 120 ㎽/㎠, 광량 : 70 mJ/㎠) 를 실시하였다.The release sheet of the dicing tape (manufactured by Lintec, product name “ADWILL D-675”) was peeled off, and the exposed adhesive surface was placed on a ring frame and a 6-inch silicon mirror wafer (diameter: 150 mm, thickness: 350 μm, ground surface). #2000) was attached to the grinding surface. Next, the silicon mirror wafer was full-cut diced using a dicer (manufactured by Disco, product name "DFD-651") under the following conditions. Thus, a plurality of individual silicon chips were obtained on the dicing tape. After that, the dicing tape was subjected to UV irradiation (illuminance: 120 mW/cm 2 , light amount: 70 mJ/cm 2 ) using a UV irradiation device (manufactured by Lintec, product name “RAD-2000m/12”). .
·다이싱 블레이드 : 디스코사 제조, 제품명 「NBC-ZH205O 27HECC」・Dicing blade: manufactured by Disco, product name "NBC-ZH205O 27HECC"
·회전수 : 30,000 rpmRotation speed: 30,000 rpm
·하이트 : 0.06 ㎜·Height: 0.06 mm
·컷 속도 : 60 ㎜/sec·Cut speed: 60 mm/sec
·칩 사이즈 : 3 ㎜ × 3 ㎜·Chip size: 3 mm × 3 mm
계속해서, 실시예 또는 비교예에서 얻은 반도체 가공용 시트를, 210 ㎜ × 210 ㎜ 의 사각형의 사이즈로 재단하였다. 이 때, 재단 후의 시트의 각 변이, 반도체 가공용 시트에 있어서의 기재의 MD 방향과 평행 또는 수직이 되도록 재단하였다. 다음으로, 박리 시트를 박리하고, 노출된 점착면에, 상기 다이싱으로 얻어진 실리콘 칩 모두를 전사하였다. 이 때, 실리콘 칩의 1 군 (群) 이, 반도체 가공용 시트의 중앙부에 위치하도록 전사하였다. 또, 실리콘 웨이퍼를 개편화했을 때의 다이싱 라인이, 반도체 가공용 시트의 각 변과 평행 또는 수직이 되도록 전사하였다.Subsequently, the sheet for semiconductor processing obtained in Examples or Comparative Examples was cut into a square size of 210 mm x 210 mm. At this time, each side of the sheet|seat after cutting was cut so that it might become parallel or perpendicular|vertical to the MD direction of the base material in a sheet|seat for semiconductor processing. Next, the release sheet was peeled off, and all the silicon chips obtained by the dicing were transferred to the exposed adhesive face. At this time, one group of silicon chips was transferred so as to be located in the central portion of the sheet for semiconductor processing. Moreover, it transferred so that the dicing line at the time of dividing a silicon wafer into pieces might be parallel or perpendicular to each side of the sheet|seat for semiconductor processing.
다음으로, 실리콘 칩이 전사된 반도체 가공용 시트를, 2 축 연신 가능한 익스팬드 장치 (이간 장치) 에 설치하였다. 도 8 에는, 당해 익스팬드 장치 (100) 를 설명하는 평면도가 나타난다. 도 8 중, X 축 및 Y 축은, 서로 직교하는 관계에 있고, 당해 X 축의 정의 방향을 +X 축 방향, 당해 X 축의 부의 방향을 -X 축 방향, 당해 Y 축의 정의 방향을 +Y 축 방향, 당해 Y 축의 부의 방향을 -Y 축 방향으로 한다. 반도체 가공용 시트 (200) 는, 각 변이 X 축 또는 Y 축과 평행이 되도록, 익스팬드 장치 (100) 에 설치하였다. 그 결과, 반도체 가공용 시트 (200) 에 있어서의 기재의 MD 방향은 X 축 또는 Y 축과 평행이 된다. 또한, 도 8 중, 실리콘 칩은 생략되어 있다.Next, the sheet|seat for semiconductor processing from which the silicon chip was transferred was installed in the expander (separator) which can biaxially stretch. 8 shows a plan view illustrating the
도 8 에 나타낸 바와 같이, 익스팬드 장치 (100) 는, +X 축 방향, -X 축 방향, +Y 축 방향 및 -Y 축 방향의 각각에 5 개의 유지 수단 (101) (합계 20 개의 유지 수단 (101)) 을 구비한다. 각 방향에 있어서의 5 개의 유지 수단 (100) 중, 양단에 위치하는 것을 유지 수단 (101A) 으로 하고, 중앙에 위치하는 것을 유지 수단 (101C) 으로 하고, 유지 수단 (101A) 과 유지 수단 (101C) 사이에 위치하는 것을 유지 수단 (101B) 으로 한다. 반도체 가공용 시트 (200) 의 각 변을, 이들 유지 수단 (101) 에 의해 파지시켰다.As shown in Fig. 8, the
여기서, 도 8 에 나타낸 바와 같이, 반도체 가공용 시트 (200) 의 한 변은 210 ㎜ 이다. 또, 각 변에 있어서의 유지 수단 (101) 끼리의 간격은 40 ㎜ 이다. 또, 반도체 가공용 시트 (200) 의 한 변에 있어서의 단부 (시트의 정점) 와, 당해 변에 존재하고, 당해 단부에 가장 가까운 유지 수단 (101A) 과의 간격은 25 ㎜ 이다.Here, as shown in FIG. 8, one side of the sheet|
계속해서, 유지 수단 (101) 의 각각에 대응하는, 도시되지 않은 복수의 장력 부여 수단을 구동시켜, 유지 수단 (101) 을 각각 독립적으로 이동시켰다. 이 때, 반도체 가공용 시트 (200) 에 있어서의 +X 축 방향측의 한 변을 파지하는 5 개의 유지 수단 (101) 에 대해서는, +X 축 방향으로 연신 속도 : 2.5 ㎜/sec 로 40 초간 이동시켰다. 그것과 동시에, 이들 5 개의 유지 수단 (101) 중, 유지 수단 (101A) 및 유지 수단 (101B) 을, 유지 수단 (101C) 으로부터 멀리하는 방향 (즉, +Y 축 방향 또는 -Y 축 방향) 으로 이동시켰다. 이 때, 유지 수단 (101A) 은 연신 속도 : 2.5 ㎜/sec 의 2/3 의 속도로 이동시키고, 유지 수단 (101B) 은 연신 속도 : 2.5 ㎜/sec 의 1/3 의 속도로 이동시켰다. 또한, 유지 수단 (101C) 은, +Y 축 방향 및 -Y 축 방향으로는 이동시키지 않았다. 반도체 가공용 시트 (200) 에 있어서의, +X 축 방향 이외의 3 방향측에 위치하는 유지 수단 (101) 에 대해서도, +X 축 방향과 동일하게, 각 방향으로의 이동과, 유지 수단 (101A) 및 유지 수단 (101B) 을 유지 수단 (101C) 으로부터 멀리하는 방향으로의 이동을 실시하였다.Subsequently, a plurality of tension imparting means (not shown) corresponding to each of the holding means 101 were driven to move the holding means 101 independently of each other. At this time, about the five holding means 101 holding one side of the +X-axis direction side in the sheet|
이상과 같이 각 유지 수단 (101) 을 이동시킨 결과, 반도체 가공용 시트 (200) 는, +X 축 방향 및 -X 축 방향으로 각각 100 ㎜ 씩 연신됨과 함께, +Y 축 방향 및 -Y 축 방향으로 각각 100 ㎜ 씩 연신되었다. 즉, 반도체 가공용 시트 (200) 는, 각 변이 200 ㎜ 씩 연신되었다. 그 결과, 연신 후의 반도체 가공용 시트 (200) 의 각 변의 길이는 410 ㎜ 가 되었다.As a result of moving each holding means 101 as described above, while the
상기와 같이 연신된 상태의 반도체 가공용 시트 (200) 에 대해, 이하의 기준에 기초하여, 파단의 유무를 평가하였다. 결과를 표 1 에 나타낸다.About the sheet|
○ : 파단이 생기는 일 없이, 양호하게 연신되었다.(circle): It extended satisfactorily without fracture.
× : 파단이 생겼다.x: fracture occurred.
또, 파단의 유무의 평가가 「○」 이었던 반도체 가공용 시트 (200) 에 대해서는, 반도체 가공용 시트 (200) 가 연신된 상태에 있어서, 복수의 실리콘 칩으로 구성되는 대략 원형의 형상에 있어서의 외경 (다이싱 및 연신을 실시하기 전의 실리콘 웨이퍼의 외경에 대응하는 길이) 을, 웨이퍼 외경 대응 길이 (㎜) 로서 측정하였다. 결과를 표 1 에 나타낸다.In addition, for the
또한 측정한 웨이퍼 외경 대응 길이 (㎜) 를 이하의 계산식 (II) 에 적용시켜, 칩 간격 (㎜) 을 산출하였다. 결과를 표 1 에 나타낸다.In addition, the chip spacing (mm) was calculated by applying the measured length (mm) corresponding to the outer diameter of the wafer to the following formula (II). A result is shown in Table 1.
칩 간격 (㎜) = {웨이퍼 외경 대응 길이 (㎜) - 150 ㎜ (실리콘 웨이퍼 직경)} ÷ 49 (다이싱 라인수) … (II) Chip spacing (mm) = {wafer outer diameter corresponding length (mm) - 150 mm (silicon wafer diameter)} ÷ 49 (number of dicing lines)... (II)
또한, 상기 식 (II) 에 있어서, 다이싱 라인수가 49 인 것은, 직경 150 ㎜ 의 실리콘 웨이퍼를 3 ㎜ × 3 ㎜ 의 칩 사이즈로 다이싱하는 경우, 실리콘 웨이퍼는 일방향 및 당해 방향에 직교하는 방향으로 각각 3 ㎜ 간격으로 다이싱되고, 각 방향으로 최대로 50 등분되지만, 그 때의 다이싱 라인수가 각각의 방향에 있어서 49 개인 것에 기초한다.In the above formula (II), the reason why the number of dicing lines is 49 is that when a silicon wafer having a diameter of 150 mm is diced into a chip size of 3 mm x 3 mm, the silicon wafer is formed in one direction and in a direction orthogonal to the direction diced at intervals of 3 mm, and divided into 50 equal parts in each direction at most, but based on the fact that the number of dicing lines at that time is 49 in each direction.
표 1 로부터 분명한 바와 같이, 실시예의 반도체 가공용 시트는, 파단하는 일 없이 크게 연신할 수 있었다.As is clear from Table 1, the sheets for semiconductor processing of Examples could be greatly stretched without breaking.
본 발명에 관련된 반도체 가공용 시트는, 예를 들어 FO-WLP 의 제조에 바람직하게 사용된다.The sheet for semiconductor processing according to the present invention is preferably used, for example, in the manufacture of FO-WLP.
W…반도체 웨이퍼
W1…회로면
W2…회로
W3…이면
W4…내부 단자 전극
W5…홈
W6…이면
CP …반도체 칩
1…반도체 패키지
3…봉지체
4A…제 1 절연층
4B…제 2 절연층
5…재배선층
5A…외부 전극 패드
6…외부 단자 전극
10…제 1 점착 시트
11…제 1 기재 필름
12…제 1 점착제층
20…제 2 점착 시트
21…제 2 기재 필름
22…제 2 점착제층
30…보호 시트
40…표면 보호 시트
41…제 4 기재 필름
42…제 4 점착제층
50…그라인더
60…봉지 부재
100…익스팬드 장치
101, 101A, 101B, 101C…유지 수단
200…반도체 가공용 시트W… semiconductor wafer
W1... circuit side
W2... Circuit
W3... the other side
W4... internal terminal electrode
W5... home
W6... the other side
CP … semiconductor chip
One… semiconductor package
3... encapsulation
4A... 1st insulating layer
4B... 2nd insulating layer
5... redistribution layer
5A... external electrode pad
6... external terminal electrode
10... 1st adhesive sheet
11... 1st base film
12... 1st adhesive layer
20... 2nd adhesive sheet
21... 2nd base film
22... 2nd adhesive layer
30... protective sheet
40... surface protection sheet
41... 4th base film
42... 4th adhesive layer
50... grindstone
60... no sealing
100... expand device
101, 101A, 101B, 101C... means of maintenance
200... Sheet for semiconductor processing
Claims (9)
23 ℃ 에 있어서 상기 기재의 CD 방향으로 측정되는 상기 반도체 가공용 시트의 100 % 응력에 대한, 23 ℃ 에 있어서 상기 기재의 MD 방향으로 측정되는 상기 반도체 가공용 시트의 100 % 응력의 비가, 0.8 이상, 1.2 이하이고,
상기 100 % 응력은, 상기 반도체 가공용 시트를 150 ㎜ × 15 ㎜ 로 잘라낸 시험편에 있어서, 길이 방향의 양단을, 그리퍼간의 길이가 100 ㎜ 가 되도록 그리퍼로 잡고, 그 후, 속도 200 ㎜/min 으로 길이 방향으로 인장하고, 그리퍼간의 길이가 200 ㎜ 가 되었을 때의 인장력의 측정값을, 반도체 가공용 시트의 길이 방향에 직교하는 면에서 절단했을 때의 단면적으로 제산함으로써 얻어지는 값이고,
상기 MD 방향이, 상기 기재의 흐름 방향이고,
상기 CD 방향이, 상기 MD 방향에 대해 수직의 방향인
것을 특징으로 하는 반도체 가공용 시트.A sheet for semiconductor processing comprising at least a substrate,
The ratio of the 100% stress of the sheet for semiconductor processing measured in the MD direction of the substrate at 23°C to the 100% stress of the sheet for semiconductor processing measured in the CD direction of the substrate at 23°C is 0.8 or more and 1.2 below,
The 100% stress is obtained by holding both ends in the longitudinal direction with a gripper so that the length between the grippers is 100 mm, and then at a speed of 200 mm/min. It is a value obtained by dividing the measured value of the tensile force when the length between the grippers is 200 mm by the cross-sectional area when it is stretched in the longitudinal direction and cut in the plane orthogonal to the longitudinal direction of the sheet for semiconductor processing,
The MD direction is the flow direction of the substrate,
The CD direction is a direction perpendicular to the MD direction.
A sheet for semiconductor processing, characterized in that.
23 ℃ 에 있어서 상기 기재의 MD 방향 및 CD 방향으로 측정되는 상기 반도체 가공용 시트의 인장 탄성률이, 각각 10 ㎫ 이상, 350 ㎫ 이하이고,
23 ℃ 에 있어서 상기 기재의 MD 방향 및 CD 방향으로 측정되는 상기 반도체 가공용 시트의 100 % 응력이, 각각 3 ㎫ 이상, 20 ㎫ 이하이고,
상기 100 % 응력은, 상기 반도체 가공용 시트를 150 ㎜ × 15 ㎜ 로 잘라낸 시험편에 있어서, 길이 방향의 양단을, 그리퍼간의 길이가 100 ㎜ 가 되도록 그리퍼로 잡고, 그 후, 속도 200 ㎜/min 으로 길이 방향으로 인장하고, 그리퍼간의 길이가 200 ㎜ 가 되었을 때의 인장력의 측정값을, 반도체 가공용 시트의 길이 방향에 직교하는 면에서 절단했을 때의 단면적으로 제산함으로써 얻어지는 값이고,
23 ℃ 에 있어서 상기 기재의 MD 방향 및 CD 방향으로 측정되는 상기 반도체 가공용 시트의 파단 신도가, 각각 100 % 이상이고,
상기 MD 방향이, 상기 기재의 흐름 방향이고,
상기 CD 방향이, 상기 MD 방향에 대해 수직인 방향이고,
상기 인장 탄성률 및 상기 파단 신도는 각각, JIS K7161 : 2014 및 JIS K7127 : 1999 에 준거하여, 23 ℃ 에 있어서, 인장 시험기를 사용하여, 척간 거리 100 ㎜ 로 설정하고, 200 ㎜/min 의 속도로 인장 시험을 실시함으로써 측정한 것인
것을 특징으로 하는 반도체 가공용 시트.A sheet for semiconductor processing comprising at least a substrate,
At 23 ° C., the tensile modulus of elasticity of the sheet for semiconductor processing measured in the MD direction and the CD direction of the base material is 10 MPa or more and 350 MPa or less, respectively,
At 23 ° C., the 100% stress of the sheet for semiconductor processing measured in the MD direction and the CD direction of the base material is 3 MPa or more and 20 MPa or less, respectively,
The 100% stress is obtained by holding both ends in the longitudinal direction with a gripper so that the length between the grippers is 100 mm, and then at a speed of 200 mm/min. It is a value obtained by dividing the measured value of the tensile force when the length between the grippers is 200 mm by the cross-sectional area when it is stretched in the longitudinal direction and cut in the plane orthogonal to the longitudinal direction of the sheet for semiconductor processing,
At 23 ° C., the elongation at break of the sheet for semiconductor processing measured in the MD direction and the CD direction of the base material is 100% or more, respectively,
The MD direction is the flow direction of the substrate,
The CD direction is a direction perpendicular to the MD direction,
The tensile elastic modulus and the elongation at break are respectively based on JIS K7161: 2014 and JIS K7127: 1999, using a tensile tester at 23 ° C., setting the distance between chucks to 100 mm, and pulling at a rate of 200 mm / min which was measured by conducting a test
A sheet for semiconductor processing, characterized in that.
상기 기재의 적어도 일방의 면에 적층된 점착제층을 추가로 구비하는 것을 특징으로 하는 반도체 가공용 시트.According to claim 1 or 2,
A sheet for semiconductor processing characterized by further comprising an adhesive layer laminated on at least one surface of the substrate.
상기 기재는, 열가소성 엘라스토머를 함유하는 것을 특징으로 하는 반도체 가공용 시트.According to claim 1 or 2,
The sheet for semiconductor processing characterized in that the base material contains a thermoplastic elastomer.
상기 열가소성 엘라스토머는, 우레탄계 엘라스토머인 것을 특징으로 하는 반도체 가공용 시트.According to claim 4,
A sheet for semiconductor processing, characterized in that the thermoplastic elastomer is a urethane-based elastomer.
상기 반도체 가공용 시트의 편면에 적층된 복수의 반도체 칩에 있어서의 이웃하는 반도체 칩의 상호의 간격을, 200 ㎛ 이상, 6000 ㎛ 이하까지 넓히기 위해서 사용되는 것을 특징으로 하는 반도체 가공용 시트.According to claim 1 or 2,
A sheet for semiconductor processing characterized in that it is used to widen a mutual distance between adjacent semiconductor chips in a plurality of semiconductor chips laminated on one side of the sheet for semiconductor processing to 200 μm or more and 6000 μm or less.
서로 직교하는 X 축 및 Y 축에 있어서의 +X 축 방향, -X 축 방향, +Y 축 방향 및 -Y 축 방향의 4 방향에 장력을 부여하여 반도체 가공용 시트를 길게 늘림으로써, 상기 반도체 가공용 시트의 편면에 적층된 복수의 반도체 칩의 간격을 넓히기 위해서 사용되는 것을 특징으로 하는 반도체 가공용 시트.According to claim 1 or 2,
By elongating the semiconductor processing sheet by applying tension in four directions of +X-axis direction, -X-axis direction, +Y-axis direction, and -Y-axis direction in the mutually orthogonal X-axis and Y-axis, the semiconductor processing sheet is elongated. A sheet for semiconductor processing characterized in that it is used to widen the interval between a plurality of semiconductor chips stacked on one side of the.
점착 시트의 편면에, 개편화된 복수의 반도체 칩을 형성하는 공정과,
상기 점착 시트를 길게 늘려, 상기 복수의 반도체 칩끼리의 간격을 넓히는 공정을 구비하는 반도체 장치의 제조 방법에 있어서, 상기 점착 시트로서 사용되는 것을 특징으로 하는 반도체 가공용 시트.According to claim 1 or 2,
A step of forming a plurality of individual semiconductor chips on one side of the pressure-sensitive adhesive sheet;
A sheet for semiconductor processing characterized in that it is used as the adhesive sheet in a method for manufacturing a semiconductor device including a step of extending the adhesive sheet to widen a distance between the plurality of semiconductor chips.
팬 아웃형의 반도체 웨이퍼 레벨 패키지를 제조하기 위해서 사용되는 것을 특징으로 하는 반도체 가공용 시트.According to claim 1 or 2,
A semiconductor processing sheet characterized in that it is used to manufacture a fan-out type semiconductor wafer level package.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2016-131131 | 2016-06-30 | ||
JP2016131131 | 2016-06-30 | ||
KR1020187025068A KR102528636B1 (en) | 2016-06-30 | 2017-05-12 | Sheet for semiconductor processing |
PCT/JP2017/017966 WO2018003312A1 (en) | 2016-06-30 | 2017-05-12 | Semiconductor processing sheet |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020187025068A Division KR102528636B1 (en) | 2016-06-30 | 2017-05-12 | Sheet for semiconductor processing |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20230066116A true KR20230066116A (en) | 2023-05-12 |
Family
ID=60785966
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020237014195A KR20230066116A (en) | 2016-06-30 | 2017-05-12 | Semiconductor processing sheet |
KR1020187025068A KR102528636B1 (en) | 2016-06-30 | 2017-05-12 | Sheet for semiconductor processing |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020187025068A KR102528636B1 (en) | 2016-06-30 | 2017-05-12 | Sheet for semiconductor processing |
Country Status (5)
Country | Link |
---|---|
JP (2) | JPWO2018003312A1 (en) |
KR (2) | KR20230066116A (en) |
CN (1) | CN109075048A (en) |
TW (2) | TWI750171B (en) |
WO (1) | WO2018003312A1 (en) |
Families Citing this family (73)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019172218A1 (en) * | 2018-03-07 | 2019-09-12 | リンテック株式会社 | Adhesive sheet |
WO2019172219A1 (en) * | 2018-03-07 | 2019-09-12 | リンテック株式会社 | Adhesive sheet |
JP7256788B2 (en) * | 2018-03-07 | 2023-04-12 | リンテック株式会社 | Adhesive sheet |
JP7139039B2 (en) * | 2018-05-14 | 2022-09-20 | 株式会社ディスコ | Wafer processing method |
JP7134563B2 (en) * | 2018-05-14 | 2022-09-12 | 株式会社ディスコ | Wafer processing method |
JP7134564B2 (en) * | 2018-05-14 | 2022-09-12 | 株式会社ディスコ | Wafer processing method |
JP7139042B2 (en) * | 2018-05-14 | 2022-09-20 | 株式会社ディスコ | Wafer processing method |
JP7139038B2 (en) * | 2018-05-14 | 2022-09-20 | 株式会社ディスコ | Wafer processing method |
JP7139040B2 (en) * | 2018-05-14 | 2022-09-20 | 株式会社ディスコ | Wafer processing method |
JP7134562B2 (en) * | 2018-05-14 | 2022-09-12 | 株式会社ディスコ | Wafer processing method |
JP7139041B2 (en) * | 2018-05-14 | 2022-09-20 | 株式会社ディスコ | Wafer processing method |
JP2019212787A (en) * | 2018-06-06 | 2019-12-12 | 株式会社ディスコ | Wafer processing method |
JP2019212813A (en) * | 2018-06-06 | 2019-12-12 | 株式会社ディスコ | Wafer processing method |
JP2019212817A (en) * | 2018-06-06 | 2019-12-12 | 株式会社ディスコ | Wafer processing method |
JP2019212814A (en) * | 2018-06-06 | 2019-12-12 | 株式会社ディスコ | Wafer processing method |
JP2019212816A (en) * | 2018-06-06 | 2019-12-12 | 株式会社ディスコ | Wafer processing method |
JP7201342B2 (en) * | 2018-06-06 | 2023-01-10 | 株式会社ディスコ | Wafer processing method |
JP2019212788A (en) * | 2018-06-06 | 2019-12-12 | 株式会社ディスコ | Wafer processing method |
JP2019212815A (en) * | 2018-06-06 | 2019-12-12 | 株式会社ディスコ | Wafer processing method |
JP7039135B2 (en) * | 2018-06-06 | 2022-03-22 | 株式会社ディスコ | Wafer processing method |
JP2019212786A (en) * | 2018-06-06 | 2019-12-12 | 株式会社ディスコ | Wafer processing method |
JP2019212785A (en) * | 2018-06-06 | 2019-12-12 | 株式会社ディスコ | Wafer processing method |
JP2019212818A (en) * | 2018-06-06 | 2019-12-12 | 株式会社ディスコ | Wafer processing method |
CN112262459A (en) * | 2018-06-08 | 2021-01-22 | 琳得科株式会社 | Method for manufacturing cured sealing body |
JP2020009890A (en) * | 2018-07-06 | 2020-01-16 | 株式会社ディスコ | Wafer processing method |
JP2020009891A (en) * | 2018-07-06 | 2020-01-16 | 株式会社ディスコ | Wafer processing method |
JP7139048B2 (en) * | 2018-07-06 | 2022-09-20 | 株式会社ディスコ | Wafer processing method |
JP2020009895A (en) * | 2018-07-06 | 2020-01-16 | 株式会社ディスコ | Wafer processing method |
JP2020009894A (en) * | 2018-07-06 | 2020-01-16 | 株式会社ディスコ | Wafer processing method |
JP2020009897A (en) * | 2018-07-06 | 2020-01-16 | 株式会社ディスコ | Wafer processing method |
JP2020009892A (en) * | 2018-07-06 | 2020-01-16 | 株式会社ディスコ | Wafer processing method |
JP2020009893A (en) * | 2018-07-06 | 2020-01-16 | 株式会社ディスコ | Wafer processing method |
JP2020009896A (en) * | 2018-07-06 | 2020-01-16 | 株式会社ディスコ | Wafer processing method |
KR102152459B1 (en) * | 2018-07-24 | 2020-09-07 | 한국기계연구원 | Transfer printing method of adjusting spacing of micro device |
JP7181020B2 (en) * | 2018-07-26 | 2022-11-30 | 株式会社ディスコ | Wafer processing method |
JP2020024969A (en) * | 2018-08-06 | 2020-02-13 | 株式会社ディスコ | Wafer processing method |
JP2020024970A (en) * | 2018-08-06 | 2020-02-13 | 株式会社ディスコ | Wafer processing method |
JP2020024967A (en) * | 2018-08-06 | 2020-02-13 | 株式会社ディスコ | Wafer processing method |
JP2020024971A (en) * | 2018-08-06 | 2020-02-13 | 株式会社ディスコ | Wafer processing method |
JP2020043117A (en) * | 2018-09-06 | 2020-03-19 | 株式会社ディスコ | Wafer processing method |
JP2020043145A (en) * | 2018-09-06 | 2020-03-19 | 株式会社ディスコ | Wafer processing method |
JP2020043143A (en) * | 2018-09-06 | 2020-03-19 | 株式会社ディスコ | Wafer processing method |
JP2020043144A (en) * | 2018-09-06 | 2020-03-19 | 株式会社ディスコ | Wafer processing method |
JP7154698B2 (en) * | 2018-09-06 | 2022-10-18 | 株式会社ディスコ | Wafer processing method |
JP7166721B2 (en) * | 2018-10-17 | 2022-11-08 | 株式会社ディスコ | Wafer processing method |
JP7175568B2 (en) * | 2018-10-17 | 2022-11-21 | 株式会社ディスコ | Wafer processing method |
JP7175569B2 (en) * | 2018-10-17 | 2022-11-21 | 株式会社ディスコ | Wafer processing method |
JP7166723B2 (en) * | 2018-10-17 | 2022-11-08 | 株式会社ディスコ | Wafer processing method |
JP7166722B2 (en) * | 2018-10-17 | 2022-11-08 | 株式会社ディスコ | Wafer processing method |
JP7175570B2 (en) * | 2018-10-17 | 2022-11-21 | 株式会社ディスコ | Wafer processing method |
KR102123419B1 (en) * | 2018-10-29 | 2020-06-17 | 한국기계연구원 | Sheet for controlling gap between device and method of controlling gap between device using the same |
CN111128982B (en) * | 2018-10-30 | 2021-08-24 | 联嘉光电股份有限公司 | Fan-out type wafer level light emitting diode packaging method and structure thereof |
JP7199786B2 (en) * | 2018-11-06 | 2023-01-06 | 株式会社ディスコ | Wafer processing method |
JP7530176B2 (en) * | 2019-01-21 | 2024-08-07 | 三井化学株式会社 | Laminated Film and Laminate |
WO2020158768A1 (en) * | 2019-01-31 | 2020-08-06 | リンテック株式会社 | Expansion method and semiconductor device production method |
CN113366079A (en) * | 2019-01-31 | 2021-09-07 | 琳得科株式会社 | Method for expanding wafer and method for manufacturing semiconductor device |
JP7305259B2 (en) * | 2019-03-05 | 2023-07-10 | 株式会社ディスコ | Wafer processing method |
JP7305261B2 (en) * | 2019-03-05 | 2023-07-10 | 株式会社ディスコ | Wafer processing method |
JP7305260B2 (en) * | 2019-03-05 | 2023-07-10 | 株式会社ディスコ | Wafer processing method |
TWM597977U (en) * | 2019-03-26 | 2020-07-01 | 新加坡商Pep創新私人有限公司 | Panel assembly, wafer package and chip package |
CN110098131A (en) * | 2019-04-18 | 2019-08-06 | 电子科技大学 | A kind of power MOS type device and IC wafers grade reconstruct packaging method |
JP7334063B2 (en) * | 2019-05-24 | 2023-08-28 | 株式会社ディスコ | Manufacturing method of mold chip |
JP2021024950A (en) * | 2019-08-05 | 2021-02-22 | 日東電工株式会社 | Pressure sensitive adhesive sheet |
JP2021024949A (en) * | 2019-08-05 | 2021-02-22 | 日東電工株式会社 | Pressure sensitive adhesive sheet |
CN114514296B (en) | 2019-10-04 | 2024-03-29 | 琳得科株式会社 | Pressure-sensitive adhesive sheet |
JP2021119592A (en) * | 2020-01-30 | 2021-08-12 | リンテック株式会社 | Sheet for processing work piece and production method of processed work piece |
JP7525276B2 (en) | 2020-03-19 | 2024-07-30 | グンゼ株式会社 | Dicing substrate film |
KR20220158677A (en) * | 2020-03-30 | 2022-12-01 | 린텍 가부시키가이샤 | adhesive sheet |
CN112687767B9 (en) * | 2020-12-01 | 2021-12-03 | 华灿光电(苏州)有限公司 | Chip film expanding method |
CN113571461A (en) * | 2021-07-02 | 2021-10-29 | 矽磐微电子(重庆)有限公司 | Method for forming chip packaging structure |
WO2023047592A1 (en) * | 2021-09-27 | 2023-03-30 | 株式会社レゾナック | Method for manufacturing semiconductor device |
WO2024024852A1 (en) * | 2022-07-29 | 2024-02-01 | 株式会社レゾナック | Method for producing semiconductor device, and expandable tape |
TWI820938B (en) * | 2022-09-29 | 2023-11-01 | 強茂股份有限公司 | Die suction auxiliary device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010058646A1 (en) | 2008-11-21 | 2010-05-27 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Semiconductor package and method for manufacturing same |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1530994A (en) * | 1974-10-08 | 1978-11-01 | Raychem Ltd | Composite structures of heat-recoverable articles |
US4536445A (en) * | 1981-12-28 | 1985-08-20 | Raychem Corporation | Elastomer based adhesive compositions |
JPH068403B2 (en) * | 1985-11-21 | 1994-02-02 | 三井石油化学工業株式会社 | Adhesive sheet for wafer dicing |
JP4540150B2 (en) | 1998-09-30 | 2010-09-08 | 日東電工株式会社 | Thermally peelable adhesive sheet |
JP2003137350A (en) * | 2001-11-02 | 2003-05-14 | Kondo Machinery Co | Packaging body, packaging container using the same, and structure with packaging body |
JP2005322858A (en) * | 2004-05-11 | 2005-11-17 | Shinko Electric Ind Co Ltd | Method for manufacturing semiconductor device |
JP2006095185A (en) * | 2004-09-30 | 2006-04-13 | Seed Co Ltd | Aroma component sustaining emitting sheet, and scent bag and anti-insect bag using the sheet |
JP2006173190A (en) * | 2004-12-13 | 2006-06-29 | Hitachi Chem Co Ltd | Manufacturing method of semiconductor device and support material for ic chip arrangement |
JP5140910B2 (en) * | 2005-08-30 | 2013-02-13 | 住友ベークライト株式会社 | Film base and adhesive tape for semiconductor wafer processing |
JP4256866B2 (en) * | 2005-09-01 | 2009-04-22 | ポリマテック株式会社 | Key sheet and key sheet manufacturing method |
JP5009659B2 (en) * | 2007-03-23 | 2012-08-22 | リンテック株式会社 | Dicing sheet and chip body manufacturing method |
JP5059559B2 (en) * | 2006-12-05 | 2012-10-24 | リンテック株式会社 | Laser dicing sheet and chip body manufacturing method |
JP5414462B2 (en) * | 2009-10-30 | 2014-02-12 | シチズン電子株式会社 | Manufacturing method of semiconductor device |
JP5027321B2 (en) * | 2010-09-24 | 2012-09-19 | 古河電気工業株式会社 | Semiconductor processing tape |
JP2011119767A (en) | 2011-03-07 | 2011-06-16 | Sony Chemical & Information Device Corp | Method for dicing wafer, method for mounting, method for manufacturing chip with adhesive layer, and mounted body |
KR101604822B1 (en) * | 2013-07-24 | 2016-03-18 | 주식회사 엘지화학 | Semiconductor wafer dicing film, and dicing die bonding film |
JP2016062986A (en) * | 2014-09-16 | 2016-04-25 | 株式会社東芝 | Semiconductor device and semiconductor device manufacturing method |
KR101648313B1 (en) * | 2014-11-01 | 2016-08-16 | 삼성에스디아이 주식회사 | Adhesive composition, adhesive film prepared by the same and display member comprising the same |
-
2017
- 2017-05-12 WO PCT/JP2017/017966 patent/WO2018003312A1/en active Application Filing
- 2017-05-12 KR KR1020237014195A patent/KR20230066116A/en not_active Application Discontinuation
- 2017-05-12 CN CN201780027304.9A patent/CN109075048A/en active Pending
- 2017-05-12 JP JP2018524941A patent/JPWO2018003312A1/en active Pending
- 2017-05-12 KR KR1020187025068A patent/KR102528636B1/en active IP Right Grant
- 2017-05-17 TW TW106116272A patent/TWI750171B/en active
- 2017-05-17 TW TW110143967A patent/TWI782802B/en active
-
2022
- 2022-01-21 JP JP2022007739A patent/JP7336548B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010058646A1 (en) | 2008-11-21 | 2010-05-27 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Semiconductor package and method for manufacturing same |
Also Published As
Publication number | Publication date |
---|---|
JPWO2018003312A1 (en) | 2019-04-18 |
JP7336548B2 (en) | 2023-08-31 |
CN109075048A (en) | 2018-12-21 |
TWI750171B (en) | 2021-12-21 |
TWI782802B (en) | 2022-11-01 |
KR102528636B1 (en) | 2023-05-03 |
TW201803042A (en) | 2018-01-16 |
JP2022058712A (en) | 2022-04-12 |
KR20190022444A (en) | 2019-03-06 |
TW202211394A (en) | 2022-03-16 |
WO2018003312A1 (en) | 2018-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102528636B1 (en) | Sheet for semiconductor processing | |
JP7256788B2 (en) | Adhesive sheet | |
JP7256787B2 (en) | Adhesive sheet | |
JP7256786B2 (en) | Adhesive sheet | |
JP7267990B2 (en) | EXPANDING METHOD, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND ADHESIVE SHEET | |
WO2021065073A1 (en) | Pressure-sensitive adhesive sheet | |
JP7519917B2 (en) | EXPANSION METHOD AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD | |
JP7541021B2 (en) | Expanded Sheet | |
JP7541020B2 (en) | Expanded Sheet | |
TWI837291B (en) | Expansion method and method of manufacturing semiconductor device | |
WO2022201788A1 (en) | Semiconductor processing adhesive tape, and method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
E902 | Notification of reason for refusal |