KR20230042395A

KR20230042395A - 이미지 센서 및 전자 기기

Info

Publication number: KR20230042395A
Application number: KR1020237008809A
Authority: KR
Inventors: 토모히로 타카하시
Original assignee: 소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date: 2015-07-24
Filing date: 2016-07-11
Publication date: 2023-03-28
Also published as: US10412327B2; CN107925730B; KR102514137B1; JP6833688B2; US20180227514A1; WO2017018188A1; KR102632643B1; CN113660430A; CN113660430B; KR20180033162A; US20190373188A1; CN107925730A; JPWO2017018188A1; US10645313B2

Abstract

본 기술은 복수의 화소로 이루어지는 화소 블록마다 다른 노광 시간으로의 촬영을 행할 수가 있도록 하는 이미지 센서 및 전자 기기에 관한 것이다. 광전변환을 행하는 복수의 화소가 어레이형상으로 배열된 화소 어레이부의 2 이상의 화소로 이루어지는 복수의 화소 블록 각각에 관해, 화소의 노광 시간을 제어하는 노광 제어 신호의 화소 블록에의 공급을 선택하는 복수의 화소 블록과 동일한 수의 복수의 선택부가 어레이형상으로 배열되어 있다. 본 기술은 화상을 촬영하는 이미지 센서 등에 적용할 수 있다.

Description

이미지 센서 및 전자 기기{IMAGE SENSOR AND ELECTRONIC DEVICE}

본 기술은 이미지 센서 및 전자 기기에 관한 것으로 특히, 예를 들면, 복수의 화소로 이루어지는 화소 블록마다 다른 노광 시간으로의 촬영을 행하는 것 등을 할 수 있도록 하는 이미지 센서 및 전자 기기에 관한 것이다.

예를 들면, 1(수평)라인의 화소 단위로 장시간의 노광과 단시간의 노광을 행하여 고 다이내믹 레인지의 화상을 촬영하는 이미지 센서가 제안되어 있다(예를 들면, 특허 문헌 1을 참조).

특허 문헌 1 : 일본국 특개2001-069408호 공보

근래, 복수의 화소로 이루어지는 화소 블록마다 다른 노광 시간으로의 촬영을 행하는 기술의 제안이 요청되고 있다.

본 기술은 이와 같은 상황을 감안하여 이루어진 것으로 복수의 화소로 이루어지는 화소 블록마다 다른 노광 시간으로의 촬영을 행할 수 있도록 하는 것이다.

본 기술의 이미지 센서, 또는 전자 기기는 광전변환을 행하는 복수의 화소가 어레이형상으로 배열된 화소 어레이부와, 상기 화소 어레이부의 2 이상의 화소로 이루어지는 복수의 화소 블록 각각에 관해, 상기 화소의 노광 시간을 제어하는 노광 제어 신호의 상기 화소 블록에의 공급을 선택하는 상기 복수의 화소 블록과 동일한 수의 복수의 선택부를 구비하고, 상기 복수의 선택부는 어레이형상으로 배열되어 있는 이미지 센서, 또는 그와 같은 이미지 센서를 구비하는 전자 기기이다.

본 기술의 이미지 센서 및 전자 기기에서는 광전변환을 행하는 복수의 화소가 어레이형상으로 배열된 화소 어레이부의 2 이상의 화소로 이루어지는 복수의 화소 블록 각각에 관해, 상기 화소의 노광 시간을 제어하는 노광 제어 신호의 상기 화소 블록에의 공급을 선택하는 상기 복수의 화소 블록과 동일한 수의 복수의 선택부가 어레이형상으로 배열되어 있다.

본 기술의 다른 이미지 센서, 또는 전자 기기는 광전변환을 행하는 복수의 화소가 어레이형상으로 배열된 화소 어레이부와, 상기 화소 어레이부의 2 이상의 화소로 이루어지는 복수의 화소 블록 각각에 관해, 상기 화소의 노광 시간을 제어하는 복수의 노광 시간에 대응하는 복수의 노광 제어 신호의 중에서, 상기 화소 블록에 공급하는 노광 제어 신호를 선택하는 상기 복수의 화소 블록과 동일한 수의 복수의 선택부를 구비하고, 상기 복수의 선택부는 어레이형상으로 배열되어 있는 이미지 센서, 또는 그와 같은 이미지 센서를 구비하는 전자 기기이다.

본 기술의 다른 이미지 센서 및 전자 기기에서는 광전변환을 행하는 복수의 화소가 어레이형상으로 배열된 화소 어레이부의 2 이상의 화소로 이루어지는 복수의 화소 블록 각각에 관해, 상기 화소의 노광 시간을 제어하는 복수의 노광 시간에 대응하는 복수의 노광 제어 신호의 중에서, 상기 화소 블록에 공급하는 노광 제어 신호를 선택하는 상기 복수의 화소 블록과 동일한 수의 복수의 선택부가 어레이형상으로 배열되어 있다.

또한, 이미지 센서는 독립한 장치라도 좋고, 하나의 장치를 구성하고 있는 내부 블록이라도 좋다.

본 기술에 의하면, 복수의 화소로 이루어지는 화소 블록마다 다른 노광 시간으로의 촬영을 행할 수가 있다.

또한, 여기에 기재된 효과는 반드시 한정되는 것이 아니고, 본 개시 중에 기재된 어느 하나의 효과라도 좋다.

도 1은 본 기술을 적용한 이미지 센서의 한 실시의 형태의 구성례를 도시하는 사시도.
도 2는 화소(12)의 구성례를 도시하는 회로도.
도 3은 화소(12)의 다른 구성례를 도시하는 회로도.
도 4는 이미지 센서에서의 노광 시간의 제어의 개요를 설명하는 도면.
도 5는 회로 기판(20)의 제1의 상세 구성례를 도시하는 도면.
도 6은 회로 기판(20)의 제2의 상세 구성례를 도시하는 도면.
도 7은 이미지 센서를 사용하는 사용례를 도시하는 도면.
도 8은 이미지 센서를 적용한 전자 기기의 하나인 디지털 카메라의 한 실시의 형태의 구성례를 도시하는 블록도.

<본 기술을 적용한 이미지 센서의 한 실시의 형태>

도 1은 본 기술을 적용한 이미지 센서의 한 실시의 형태의 구성례를 도시하는 사시도이다.

도 1에서, 이미지 센서는 예를 들면, CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서이고, 2층 구조로 되어 있다.

즉, 이미지 센서는 반도체 기판인 화소 어레이 기판(10)과, 화소 어레이 기판(10)과는 다른 반도체 기판인 회로 기판(20)이 적층되어 구성된다.

화소 어레이 기판(화소 어레이부)(10)에는 광전변환을 행하여 화소 신호를 출력하는 복수의 화소(12)가 예를 들면, 어레이형상으로 배열되어 있다. 화소 어레이 기판(10)의 각 화소(12)에서의 광전변환의 결과 얻어지는 화소 신호는 회로 기판(20)에 출력된다.

또한, 화소 어레이 기판(10)을 구성하는 복수의 화소(12)는 2 이상의 화소(12)로 이루어지는 화소 블록(11)으로 구분되어 있다. 즉, 화소 어레이 기판(10)은 가로×세로가 M×N개의 화소 블록(11)으로 구분되어 있다(M, N은 1 또는 2 이상의 정수). 예를 들면, 화소 블록(11)은 가로×세로가 2×2화소 이상의 복수의 화소(12)로 구성할 수 있다.

회로 기판(20)에는 화소 블록(11)과 동일한 수, 즉, 가로×세로가 M×N개의 신호 처리부(21)가 어레이형상으로 배열되어 있다.

신호 처리부(21)는 화소 어레이 기판(10)의 화소 블록(11)의 화소(12)가 출력하는 전기 신호로서의 화소 신호의 AD 변환을 행하는 ADC(22)나, 흑레벨의 보정, 현상 등의 각종의 신호 처리를 행하는 신호 처리 회로(도시 생략)를 갖는다. 또한, 신호 처리부(21)는 화소(12)를 구동하는 각종의 신호를 화소 어레이 기판(10)의 화소 블록(11)의 화소(12)에 공급하는 후술하는 선택 회로(50 또는 70)(도 1에서는 도시 생략)를 갖는다.

여기서, 회로 기판(20)에서, 1개의 신호 처리부(21)는 1개의 화소 블록(11)과 같은 정도의 사이즈로 되어 있고, 1개의 화소 블록(11)에 대향하는 위치에 배치된다.

신호 처리부(21)는 그 신호 처리부(21)와 대향하는 위치에 있는 화소 블록(11)을 구성하는 화소(12)가 출력하는 화소 신호의 신호 처리를 담당한다.

따라서, 1개의 신호 처리부(21)가 신호 처리를 담당하는 화소(12)의 집합이 1개의 화소 블록(11)을 구성한다 라고 할 수 있다. 또한, 신호 처리부(21)가 신호 처리 등을 담당하는 화소(12)의 집합으로서의 화소 블록(11)을 그 신호 처리부(21)에 대응하는 화소 블록(11)이라고 말하기로 하면, 회로 기판(20)에서, 신호 처리부(21)는 대응하는 화소 블록(11)에 대향하는 위치에 배열되어 있다 라고 할 수 있다.

신호 처리부(21)는 그 신호 처리부(21)에 대응하는(신호 처리부(21)와 대향하는 위치에 있는) 화소 블록(11)과, 신호선(23)에 의해 접속되어 있다.

화소 블록(11)의 화소(12)가 출력하는 화소 신호는 신호선(23)을 통하여 그 화소 블록(11)에 대응하는 신호 처리부(21)에 공급된다. 신호 처리부(21)가 갖는 ADC(22)는 대응하는 화소 블록(11)의 화소(12)로부터, 신호선(23)을 통하여 공급되는 화소 신호의 AD 변환을 담당한다.

이와 같은 AD 변환의 아키텍처는 에어리어 ADC(AD Conversion) 아키텍처라고 불린다. 에어리어 ADC 아키텍처에 의하면, 신호 처리부(21)의 수(M×N)과 동등한 수만큼 병렬로 화소 신호의 AD 변환을 행할 수가 있다. AD 변환 이외의 신호 처리에 대해서도, 마찬가지이다.

또한, 신호 처리부(21)는 ADC(22)에서의 AD 변환에 의해 얻어지는 화소 데이터를 기억하는 메모리를 포함하여 구성할 수 있다. 이 경우, 신호 처리부(21)를 구성하는 메모리는 회로 기판(20)과는 다른 타(他)기판에 마련하고, 이미지 센서는 화소 어레이 기판(10), 회로 기판(20) 및 타기판을 적층한 3층 구조로 구성할 수가 있다.

또한, 도 1의 이미지 센서에서는 화소 어레이 기판(10)과 회로 기판(20)이 적층되어 있지만 이미지 센서는 회로 기판(20)상의 신호 처리부(21)를 화소 어레이 기판(10)상에 마련하여 1층 구조로 구성할 수가 있다.

또한, 도 1에서는 AD 변환의 아키텍처로서 에어리어 ADC 아키텍처를 채용하는 것으로 하였지만 AD 변환의 아키텍처로서는 그 밖에 예를 들면, 1라인의 화소의 화소 신호의 AD 변환을 동시에 행하는 열병렬 ADC 아키텍처 등을 채용할 수 있다.

이상과 같이 이미지 센서에서, 신호 처리부(21)의 마련 방법(화소 어레이 기판(10)과 적층하는지의 여부 등)이나, AD 변환의 아키텍처는 특히 한정되는 것이 아니다.

즉, 도 1의 이미지 센서에서는 후술하는 바와 같이 화소 어레이 기판(10)의 화소 블록(11)마다 노광 시간을 바꾸어 촬영을 행할 수가 있는데, 화소 블록(11)마다 노광 시간을 바꾸어 촬영을 행하는 것과, 이미지 센서에서의 신호 처리부(21)의 마련 방법(화소 어레이 기판(10)과 적층하는지의 여부 등)이나, 이미지 센서에서 채용하는 AD 변환의 아키텍처는 독립한 사항이다.

따라서 예를 들면, AD 변환의 아키텍처로서 에어리어 ADC 아키텍처를 채용하는 경우라도, 또한, 열병렬 ADC 아키텍처를 채용하는 경우라도, 후술하는 바와 같이 화소 블록(11)마다 노광 시간을 바꾸어 촬영을 행할 수가 있다.

<화소(12)의 구성례>

도 2는 화소(12)의 구성례를 도시하는 회로도이다.

도 2에서, 화소(12)는 PD(Photo Diode)(31) 및 4개의 NMOS(negative channel MOS)의 FET(Field Effect Transistor)(32, 33, 34 및 35)를 갖는다.

또한, 화소(12)에서, FET(32)의 드레인, FET(33)의 소스 및 FET(34)의 게이트는 접속되어 있고, 그 접속점에는 전하를 전압으로 변환하기 위한 FD(Floating Diffusion)(용량)(36)가 형성되어 있다.

PD(31)는 광전변환을 행하는 광전변환 소자의 한 예이고, 입사광을 수광하여 그 입사광에 대응하는 전하를 차지함에 의해 광전변환을 행한다.

PD(31)의 애노드는 그라운드(ground)에 접속되고(접지되고), PD(31)의 캐소드는 FET(32)의 소스에 접속되어 있다.

FET(32)는 PD(31)에 차지된 전하를 PD(31)로부터 FD(36)에 전송하기 위한 FET이고, 이하, 전송 Tr(32)이라고도 한다.

상술한 바와 같이 전송 Tr(32)의 소스는 PD(31)의 캐소드에 접속되고, 전송 Tr(32)의 드레인은 FD(36)에 접속되어 있다.

전송 Tr(32)의 게이트에는 화소(12)를 구동(제어)하는 제어 신호의 하나의 전송 펄스(TRG)가 공급된다.

여기서, 화소(12)를 구동하는 제어 신호에는 전송 펄스(TRG) 외에 후술하는 리셋 펄스(RST) 및 선택 펄스(SEL)가 있다.

FET(33)는 FD(36)에 차지된 전하(전압(전위))를 리셋하기 위한 FET이고, 이하, 리셋 Tr(33)이라고도 한다.

리셋 Tr(33)의 드레인은 전원(Vdd)에 접속되어 있다.

리셋 Tr(33)의 게이트에는 리셋 펄스(RST)가 공급된다.

FET(34)는 FD(36)의 전압을 증폭(버퍼)하기 위한 FET이고, 이하, 증폭 Tr(34)이라고도 한다.

증폭 Tr(34)의 게이트는 FD(36)에 접속되고, 증폭 Tr(34)의 드레인은 전원(Vdd)에 접속되어 있다. 또한, 증폭 Tr(34)의 소스는 FET(35)의 드레인에 접속되어 있다.

FET(35)는 신호선(23)에의 화소 신호(전기 신호)의 출력을 선택하기 위한 FET이고, 이하, 선택 Tr(35)이라고도 한다.

선택 Tr(35)의 소스는 신호선(23)에 접속되어 있다.

선택 Tr(35)의 게이트에는 선택 펄스(SEL)가 공급된다.

여기서, 증폭 Tr(34)의 소스는 선택 Tr(35) 및 신호선(23)을 통하여 도시하지 않은 전류원에 접속되어 있다. 따라서 증폭 Tr(34)은 SF(Source Follower)를 구성하고 있고, FD(36)의 전압은 SF를 통하여 화소 신호로서 신호선(23)상에 출력된다.

FD(36)는 전송 Tr(32)의 드레인, FET(33)의 소스 및 FET(34)의 게이트의 접속점에 형성된, 콘덴서와 같이 전하를 전압으로 변환하는 영역이다.

또한, 화소(12)는 선택 Tr(35) 없이 구성할 수 있다.

또한, 화소(12)에서는 선택 Tr(35)에 대신하여 2개의 선택 Tr인 제1의 선택 Tr 및 제2의 선택 Tr을 마련할 수 있다. 이 경우, 제1의 선택 Tr의 소스와 제2의 선택 Tr의 드레인이 접속된다. 또한, 제1의 선택 Tr의 드레인이 증폭 Tr(34)의 소스에 접속됨과 함께, 제2의 선택 Tr의 소스가 신호선(23)에 접속된다. 그리고, 제1의 선택 Tr의 게이트에는 제1의 선택 펄스(SEL_X)가 공급되고, 제2의 선택 Tr에는 제2의 선택 펄스(SEL_Y)가 공급된다. 이 경우, 제1의 선택 펄스(SEL_X) 및 제2의 선택 펄스(SEL_Y)에 의해 화소 블록(11) 중에서, 화소 신호를 신호선(23)상에 출력하는 화소(12)를 선택할 수 있다.

또한, 화소(12)의 구성으로서는 리셋 Tr(33) 내지 FD(36)를 PD(31) 및 전송 Tr(32)의 복수 세트로 공유하는 공유 화소의 구성을 채용할 수 있다.

또한, 화소(12)의 구성으로서는 PD(31)에서 얻어진 전하를 기억하는 메모리 기능을 가지며, 글로벌 셔터의 동작이 가능한 구성을 채용할 수 있다.

또한, 도 2에서는 선택 Tr(35)이 증폭 Tr(34)의 소스측에 마련되어 있지만 선택 Tr(35)은 증폭 Tr(34)의 드레인측에 마련할 수 있다.

이상과 같이 구성된 화소(12)에서는 전송 펄스(TRG) 및 리셋 펄스(RST)가 일시적으로 (L(Low) 레벨로부터) H(High) 레벨이 된다. 전송 펄스(TRG) 및 리셋 펄스(RST)가 H레벨이 됨에 의해 전송 Tr(32) 및 리셋 Tr(33)이 온이 된다. 그 결과, PD(31) 및 FD(36)에 차지된 전하가 전원(Vdd)으로 소출(掃出)되어, PD(31) 및 FD(36)가 리셋된다.

PD(31)는 그곳에 입사하는 광을 수광하고, 광전변환을 행함에 의해 수광한 입사광의 광량에 응한 전하를 발생한다.

PD(31)는 그 PD(31)의 리셋 후, 전송 펄스(TRG)가 L레벨이 되면, 광전변환에 의해 발생한 전하의 차지를 시작하다. 또한, 여기서는 설명을 간단하게 하기 위해, 선택 펄스(SEL)는 H레벨로 되어 있고, 선택 Tr(35)은 온 상태라고 한다.

PD(31)에서의 전하의 차지가 시작되고 나서, 소정의 노광 시간이 경과하면, 전송 펄스(TRG)가 일시적으로 H레벨이 되어, 전송 Tr(32)이 일시적으로 온 상태가 된다.

여기서, PD(31)가 리셋된 후(또한, 전송 펄스(TRG)가 L레벨이 된 후)부터, 전송 펄스(TRG)가 일시적으로 H레벨이 될 때 까지가 PD(31)(화소(12))의 노광 시간이 된다.

전송 Tr(32)이 온 상태가 되면, PD(31)에 차지된 전하는 전송 Tr(32)을 통하여 FD(36)에 전송되어 차지된다.

여기서, 전송 펄스(TRG)가 일시적으로 H레벨이 되기 전에 리셋 펄스(RST)가 일시적으로 H레벨이 되어, 리셋 Tr(33)이 일시적으로 온 상태가 된다.

리셋 Tr(33)이 온 상태가 됨에 의해 FD(36)는 리셋 Tr(33)을 통하여 전원(Vdd)에 접속되어, FD(36)에 있는 전하는 리셋 Tr(33)을 통하여 전원(Vdd)에 소출되어, FD(36)는 리셋된다.

FD(36)의 리셋 후, 상술한 바와 같이 전송 펄스(TRG)가 일시적으로 H레벨이 되여 전송 Tr(32)이 일시적으로 온 상태가 된다.

전송 Tr(32)이 온 상태가 됨에 의해 PD(31)에 차지된 전하는 전송 Tr(32)을 통하여 리셋 후의 FD(36)에 전송되어 차지된다.

FD(36)에 차지된 전하에 대응하는 전압(전위)은 증폭 Tr(34) 및 선택 Tr(35)을 통하여 화소 신호로서 신호선(23)상에 출력된다.

ADC(22)(도 1)에서는 FD(36)의 리셋이 행하여진 직후의 화소 신호인 리셋 레벨이 AD 변환된다.

또한, ADC(22)에서는 전송 Tr(32)이 일시적으로 온 상태가 된 후의 화소 신호(PD(31)에서 차지되고, FD(36)에 전송된 전하에 대응하는 전압)인 신호 레벨(리셋 레벨과, 화소치가 되는 레벨을 포함한다)이 AD 변환된다.

또한, ADC(22)에서는 리셋 레벨의 AD 변환 결과와, 신호 레벨의 AD 변환 결과와의 차분을 화소치로서 구하는 상관 이중 샘플링(CDS(Correlated Double Sampling))이 행하여진다.

또한, CDS는 리셋 레벨과 신호 레벨의 AD 변환 후에 행할 수도 있고, 리셋 레벨 및 신호 레벨의 AD 변환 중에 행할 수도 있다.

도 3은 화소(12)의 다른 구성례를 도시하는 회로도이다.

또한, 도면 중, 도 2의 경우와 대응하는 부분에 관해서는 동일한 부호를 붙이고 있고, 이하에서는 그 설명은 적절히 생략한다.

도 3에서, 화소(12)는 PD(31), FET(32 내지 35), FD(36) 및 NMOS의 FET(37)를 갖는다.

따라서 도 3의 화소(12)는 PD(31) 내지 FD(36)를 갖는 점에서, 도 2의 경우와 공통된다.

단, 도 3의 화소(12)는 FET(37)가 새롭게 마련되어 있는 점에서, 도 2의 경우라고 상위하다.

FET(37)는 PD(31)에 차지된 전하를 배출하기 위한 FET이고, 이하, 배출 Tr(37)이라고도 한다.

배출 Tr(37)의 소스는 PD(31)의 캐소드에 접속되고, 배출 Tr(37)의 드레인은 전원(Vdd)에 접속되어 있다.

배출 Tr(37)의 게이트에는 배출 펄스(OFG)가 공급된다.

여기서, 도 3의 화소(12)에 관해서는 상술한 바와 같이 전송 펄스(TRG), 리셋 펄스(RST) 및 선택 펄스(SEL)에 배출 펄스(OFG)를 가한 4종의 신호가 화소(12)를 구동하는 제어 신호가 된다.

도 2의 화소(12)에서는 PD(31)를 리셋하는데, 전송 펄스(TRG) 및 리셋 펄스(RST)를 H레벨로 하여 전송 Tr(32) 및 리셋 Tr(33)을 온으로 할 필요가 있다.

이에 대해, 도 3의 화소(12)에서는 배출 펄스(OFG)를 H레벨로 하여 배출 Tr(37)를 온으로 함에 의해 PD(31)를 리셋할 수 있다.

즉, 배출 Tr(37)을 온으로 함에 의해 PD(31)에 차지된 전하는 배출 Tr(37)을 통하여 전원(Vdd)에 소출되어, PD(31)가 리셋된다.

또한, 도 3의 화소(12)에서는 전송 Tr(32) 및 리셋 Tr(33)을 온으로 함에 의해서도, 배출 Tr(37)을 온으로 함에 의해서도, PD(31)를 리셋할 수 있다.

단, FD(36)에 차지된 전하의 판독이 행하여지고 있는 동안, 즉, FD(36)에 차지된 전하에 대응하는 전압이 증폭 Tr(34) 및 선택 Tr(35)을 통하여 화소 신호로서 신호선(23)상에 출력되고 있는 동안에 전송 Tr(32) 및 리셋 Tr(33)을 온으로 하면, 전하의 판독이 행하여지고 있는 FD(36)가 리셋된다. 이 경우, FD(36)로부터의 전하의 판독이 저해된다.

따라서 FD(36)에 차지된 전하의 판독이 행하여지고 있는 동안은 전송 Tr(32) 및 리셋 Tr(33)을 온으로 할 수가 없다.

한편, 배출 Tr(37)을 온으로 하여도, FD(36)는 리셋되지 않는다.

이상으로부터, 배출 Tr(37)에 의하면, FD(36)에 차지된 전하의 판독이 행하여지고 있는 동안에 PD(31)를 리셋할 수 있다.

여기서, 도 2에서 설명한 바와 같이 화소(12)에서, PD(31)가 리셋된 후로부터, 전송 펄스(TRG)가 일시적으로 H레벨이 될 때 까지가 화소(12)의 노광 시간이 된다.

따라서 전송 펄스(TRG)는 노광 시간을 제어하는 노광 제어 신호라고 할 수 있다. 또한, PD(31)의 리셋에 필요한 전송 펄스(TRG) 및 리셋 펄스(RST)의 세트나, 배출 펄스(OFG)도, 전송 펄스(TRG)와 마찬가지로 노광 시간을 제어하는 노광 제어 신호라고 할 수 있다.

<이미지 센서에서의 노광 시간의 제어>

도 4는 도 1의 이미지 센서에서의 노광 시간의 제어의 개요를 설명하는 도면이다.

이미지 센서에서는 화소 어레이 기판(10)에서, 화소 블록(11)마다 노광 시간을 바꾸어서 촬영할 수 있다.

이에 의해 화소 블록(11)에 비치는 피사체에 밝기에 응한 노광 시간으로 그 화소 블록(11)에 비치는 피사체를 촬영할 수 있다.

즉, 예를 들면, 밝은 피사체가 비치는 화소 블록(11)에 관해서는 노광 시간을 짧게 하고, 어두운 피사체가 비치는 화소 블록(11)에 관해서는 노광 시간을 길게 하고, 밝지도 않고, 어둡지 않은 피사체가 비치는 화소 블록(11)에 관해서는 노광 시간을 중(中) 정도로 하여 피사체를 촬영할 수 있다.

이상과 같이 화소 블록(11)마다 노광 시간을 바꾸어서 촬영을 행함으로써, 예를 들면, 이미지 센서에서 촬영된 화상을 이용하여 행하여지는 HDR(High Dynamic Range imaging)이나, 압축 센싱(Compressive Sensing)의 특성을 향상시킬 수 있다.

그런데, 화소 블록(11)마다 다른 노광 시간으로의 촬영을 행하는 방법으로서는 각 화소 블록(11)에 노광 제어 신호를 독립적으로 흘리는 제어선을 배선하는 방법이 있다.

여기서, 상술한 바와 같이 노광 제어 신호로서는 전송 펄스(TRG), 리셋 펄스(RST), 배출 펄스(OFG)의 3종류의 신호가 있지만 이하에서는 설명을 간단하게 하기 위해, 노광 제어 신호로서 1종류의 신호만을 생각하는(1종류의 신호만 주목하는) 것으로 한다.

각 화소 블록(11)에 노광 제어 신호를 독립적으로 흘리는 제어선을 배선하는 경우, 화소 블록(11)의 가로×세로가 예를 들면, 도 1에서 설명한 바와 같이 M×N개라고 하면, 제어선도, M×N개만큼, 화소 어레이 기판(10)에 평행한 면 내에 독립적으로 배선할 필요가 있다. 예를 들면, 화소 블록(11)의 수가 256×256개라고 하면, 65536=256×256개의 제어선을 독립적으로 배선할 필요가 있다.

이와 같은 다수의 제어선을 소형화가 진행되고 있는 이미지 센서에 배선하는 것은 곤란하고, 그와 같은 배선을 행하려고 하면, 이미지 센서가 제어선의 배선에 기인하여 대형화할 우려가 있다.

그러면, 본 기술에서는 노광 시간을 제어하는 제어 신호를 흘리는 제어선의 배선수를 억제하면서, 노광 시간을 화소 블록(11)마다 제어하는 것을 가능하게 한다.

<회로 기판(20)의 상세 구성례>

도 5는 도 1의 회로 기판(20)의 제1의 상세 구성례를 도시하는 도면이다.

도 1에서 설명한 바와 같이 회로 기판(20)은 화소 블록(11)과 동일한 수의 M×N개의 신호 처리부(21)를 가지며, 그 M×N개의 신호 처리부(21)가 어레이형상으로 배열되어 있다.

또한, 도 5에서는 도면이 번잡해지는 것을 피하기 위해, 화소 어레이 기판(10)에 관해서는 2×2개의 화소 블록(11)만을 도시하고 있고, 회로 기판(20)에 대해서도, 2×2개의 화소 블록(11)에 대응하는 2×2개의 신호 처리부(21)를 도시하고 있다.

회로 기판(20)은 어레이형상으로 배열된 M×N개의 신호 처리부(21) 외에 제어부(40), 신호 처리부(21)의 수직(종)방향의 수(N)와 동일한 수의 수평 제어선(41), 신호 처리부(21)의 수평(횡)방향의 수(M)와 동일한 수의 수직 제어선(42)을 갖는다.

또한, 회로 기판(20)은 신호 처리부(21)의 수직 방향의 수(N)와 동일한 수, 따라서 수평 제어선(41)과 동일한 수의 노광 제어선(43)을 갖는다.

제어부(40)는 수평 제어선(41) 및 수직 제어선(42)의 각각에 제어 신호를 흘림(공급함)으로써, 신호 처리부(21)(의 후술하는 선택 회로(50))의 동작을 제어한다.

또한, 제어부(40)는 노광 제어선(43)에 노광 제어 신호(SHTPULSE)를 흘림으로써, 화소 어레이 기판(10)의 화소(12)에 노광 제어 신호(SHTPULSE)를 공급한다.

수평 제어선(41)은 M×N개의 신호 처리부(21)의 각 행에 배선되어 있다. 따라서 수평 제어선(41)은 신호 처리부(21)의 행수(수직 방향의 수)(N)와 동일한 개수만 배선되어 있다.

수직 제어선(42)은 M×N개의 신호 처리부(21)의 각 열에 배선되어 있다. 따라서 수직 제어선(42)은 신호 처리부(21)의 열수(수평 방향의 수)(M)과 동일한 개수만큼 배선되어 있다.

여기서, 수평 제어선(41)을 흐르는 제어 신호를 수평 제어 신호라고도 하고, 위로부터 n+1개째의 수평 제어선(41)에 흐르는 수평 제어 신호를 수평 제어 신호(SHTY[n])라고도 기재한다(n=0, 1, …, N-1).

또한, 수직 제어선(42)에 흐르는 제어 신호를 수직 제어 신호라고도 하고, 왼쪽부터 m+1개째의 수직 제어선(42)에 흐르는 수직 제어 신호를 수직 제어 신호(SHTX[m])라고도 기재한다(m=0, 1, …, M-1).

노광 제어선(43)은 예를 들면, 수평 제어선(41)에 따라, M×N개의 신호 처리부(21)의 각 행에 배선되어 있다. 따라서 노광 제어선(43)은 신호 처리부(21)의 행수(수직 방향의 수)(N)와 동일한 개수만 배선되어 있다.

또한, N개의 노광 제어선(43)에는 동시에 어느 노광 제어 신호(SHTPULSE)가 흐른다.

도 5에서, 신호 처리부(21)는 선택 회로(50)를 갖는다.

회로 기판(20)에는 도 1에서 설명한 바와 같이 화소 블록(11)과 동일한 수의 M×N개의 신호 처리부(21)가 어레이형상으로 배열되어 있기 때문에 선택 회로(50)도, M×N개만큼 마련되어 있고, 그 M×N개의 선택 회로(50)는 어레이형상으로 배열되어 있다.

선택 회로(50)는 연산 회로(51) 및 버퍼(52)를 갖는다.

여기서, 신호 처리부(21)는 선택 회로(50) 외에 ADC(22)(도 1) 등의 다른 신호 처리 회로도 갖지만 도 5에서는 도시를 생략하고 있다.

또한, 이하에서는 왼쪽부터 m+1번째이고, 위로부터 n+1번째의 신호 처리부(21) 및 선택 회로(50)를 각각, 신호 처리부(21[m, n]) 및 선택 회로(50[m, n])라고도 기재한다.

선택 회로(50[m, n])의 연산 회로(51)에는 위로부터 n+1개째의 수평 제어선(41)을 흐르는 수평 제어 신호(SHTY[n]) 및 왼쪽부터 m+1개째의 수직 제어선(42)에 흐르는 수직 제어 신호(SHTX[m])가 공급된다.

또한, 선택 회로(50[m, n])의 연산 회로(51)에는 위로부터 n+1개째의 노광 제어선(43)을 흐르는 노광 제어 신호(SHTPULSE)가 공급된다.

선택 회로(50[m, n])의 연산 회로(51)는 수평 제어 신호(SHTY[n]) 및 수직 제어 신호(SHTX[m])에 응하여 n+1개째의 노광 제어선(43)을 흐르는 노광 제어 신호(SHTPULSE)의 신호 처리부(21[m, n])가 대응하는 화소 블록(11)(이하, 화소 블록(11[m, n])라고도 기재하다)에의 공급(의 유무)을 선택한다.

즉, 선택 회로(50[m, n])의 연산 회로(51)는 수평 제어 신호(SHTY[n]) 및 수직 제어 신호(SHTX[m])를 입력으로 하는 소정의 논리 연산의 연산 결과에 응하여 노광 제어 신호(SHTPULSE)의 화소 블록(11[m, n])에의 공급을 선택한다.

예를 들면, 수평 제어 신호(SHTY[n]) 및 수직 제어 신호(SHTX[m])를 입력으로 하는 소정의 논리 연산의 연산 결과가 H(High) 및 L(Low) 레벨 중의 H레벨인 경우, 선택 회로(50[m, n])는 노광 제어선(43)으로부터 공급되는 노광 제어 신호(SHTPULSE)를 화소 블록(11[m, n])에 공급하기 위해, 그 노광 제어 신호(SHTPULSE)를 버퍼(52)에 출력한다.

또한, 예를 들면, 수평 제어 신호(SHTY[n]) 및 수직 제어 신호(SHTX[m])를 입력으로 하는 소정의 논리 연산의 연산 결과가 H 및 L레벨 중의 L레벨인 경우, 선택 회로(50[m, n])는 노광 제어선(43)으로부터 공급되는 노광 제어 신호(SHTPULSE)를 화소 블록(11[m, n])에 공급시키지 않기 위해, 그 노광 제어 신호(SHTPULSE)를 버퍼(52)에 출력하지 않고, 예를 들면, L레벨을 출력한다.

수평 제어 신호(SHTY[n]) 및 수직 제어 신호(SHTX[m])를 입력으로 하는 소정의 논리 연산으로서는 수평 제어 신호(SHTY[n]) 및 수직 제어 신호(SHTX[m])의 논리곱이나 논리합 등을 채용할 수 있다.

수평 제어 신호(SHTY[n]) 및 수직 제어 신호(SHTX[m])를 입력으로 하는 소정의 논리 연산으로서 논리곱을 채용하는 경우에는 수평 제어 신호(SHTY[n]) 및 수직 제어 신호(SHTX[m])의 양방이 H레벨일 때만 노광 제어 신호(SHTPULSE)가 화소 블록(11[m, n])에 공급되고, 기타일 때는 노광 제어 신호(SHTPULSE)는 화소 블록(11[m, n])에 공급되지 않는다.

또한, 수평 제어 신호(SHTY[n]) 및 수직 제어 신호(SHTX[m])를 입력으로 하는 소정의 논리 연산으로서 논리합을 채용하는 경우에는 수평 제어 신호(SHTY[n]) 및 수직 제어 신호(SHTX[m])의 양방이 L레벨일 때만 노광 제어 신호(SHTPULSE)가 화소 블록(11[m, n])에 공급되지 않지만 기타일 때는 노광 제어 신호(SHTPULSE)는 화소 블록(11[m, n])에 공급된다.

버퍼(52)는 선택 회로(41)의 출력을 버퍼하여 출력한다.

버퍼(52)의 출력 단자는 예를 들면, 회로 기판(20)상의 각 신호 처리부(21)에 마련된 비아(24)에 접속되어 있다.

화소 어레이 기판(10)상의 각 화소 블록(11)에서는 대응하는 신호 처리부(21)의 비아(24)에 대향하는 위치에 비아(13)가 마련되어 있다.

화소 블록(11)의 비아(13)와, 대응하는 신호 처리부(21)의 비아(24)는 예를 들면, Cu 접합 등에 의해 전기적으로 접속되어 있고, 따라서 버퍼(52)의 출력은 비아(24 및 13)를 통하여 화소 블록(11)에 공급된다.

화소 블록(11)에서는 비아(13)에 공급되는 버퍼(52)의 출력을 그 화소 블록(11)을 구성하는 각 화소(12)에 분배하는 분배선(14)이 배선되어 있다.

여기서, 도 5의 화소 블록(11)에서는 분배선(14)의 배선으로서 분배선(14)이 횡방향(수평 방향)에 늘어나는 횡배선이 채용되어 있지만 분배선(14)의 배선으로서는 횡배선 외에 예를 들면, 분배선(14)이 종방향(수직 방향)으로 늘어나는 종배선을 채용할 수 있다. 또한, 분배선(14)은 그 밖에 예를 들면, 격자형상으로 배선할 수 있다.

화소 블록(11)의 각 화소(12)에서, 분배선(14)은 노광 제어 신호(SHTPULSE)로서의 전송 펄스(TRG), 리셋 펄스(RST), 또는 배출 펄스(OFG)가 주어지는 전송 Tr(32), 리셋 Tr(33), 또는 배출 Tr(37)(도 2, 도 3)의 게이트에 접속되어 있다.

따라서 신호 처리부(21)의 선택 회로(50)에서, 노광 제어 신호(SHTPULSE)를 공급하는 것이 선택된 경우에는 그 신호 처리부(21)에 대응하는 화소 블록(11)의 모든 화소(12)에 노광 제어 신호(SHTPULSE)가 공급된다.

한편, 신호 처리부(21)의 선택 회로(50)에서, 노광 제어 신호(SHTPULSE)를 공급하는 것이 선택되지 않은 경우(노광 제어 신호(SHTPULSE)를 공급하지 않는 것이 선택된 경우)에는 그 신호 처리부(21)에 대응하는 화소 블록(11)의 모든 화소(12)에 대해, 노광 제어 신호(SHTPULSE)는 공급되지 않는다(L레벨이 공급된다).

이상과 같이 구성된 도 5의 회로 기판(20)에 의하면, N개의 수평 제어선(41)에 흘리는 수평 제어 신호(SHTY[n])와, M개의 수직 제어선(42)에 흘리는 수직 제어 신호(SHTX[m])에 의해 M×N개의 화소 블록(11)에의 노광 제어 신호(SHTPULSE)의 공급을 개별적으로 제어할 수 있다.

따라서 예를 들면, 어느 1개 또는 복수개의 화소 블록(11)에는 어느 노광 시간에 대응하는 노광 제어 신호(SHTPULSE)를 공급하고, 다른 1개 또는 복수개의 화소 블록(11)에는 다른 노광 시간에 대응하는 노광 제어 신호(SHTPULSE)를 공급할 수 있다.

그 결과, 화소 블록(11)마다 다른 노광 시간으로의 촬영을 행할 수가 있다. 또한, 노광 시간은 노광 제어 신호(SHTPULSE)에 의해 임의의 시간으로 제어할 수 있다.

여기서, 도 4에서 설명한 바와 같이 각 화소 블록(11)에 노광 제어 신호를 독립적으로 흘리는 제어선을 배선하는 경우, 예를 들면, 화소 블록(11)의 수가 256×256개라고 하면, 65536(=256×256)개의 제어선을 화소 어레이 기판(10)에 평행한 면 내에 독립적으로 배선할 필요가 있다.

이에 대해, 도 5의 회로 기판(20)에서는 256개의 수평 제어선(41), 256개의 수직 제어선(42) 및 256개의 노광 제어선(43)의 합계로(768)개의 배선으로 끝난다.

따라서 노광 시간을 제어하는 제어 신호를 흘리는 제어선의 배선수를 억제하면서, 노광 시간을 화소 블록(11)마다 제어할 수 있다.

또한, 수평 제어 신호(SHTY[n]) 및 수직 제어 신호(SHTX[m])를 입력으로 하는 소정의 논리 연산으로서는 논리곱이나 논리합 외에 배타적 논리합 그 밖의 임의의 논리 연산을 채용할 수 있다. 또한, 수평 제어 신호(SHTY[n]) 및 수직 제어 신호(SHTX[m])를 입력으로 하는 소정의 논리 연산으로서는 2 이상의 논리 연산의 조합을 채용할 수 있다.

도 6은 도 1의 회로 기판(20)의 제2의 상세 구성례를 도시하는 도면이다.

또한, 도면 중, 도 5의 경우와 대응하는 부분에 관해서는 동일한 부호를 붙이고 있고, 이하에서는 그 설명은 적절히 생략한다.

또한, 도 6에서는 도 5와 마찬가지로 도면이 번잡해지는 것을 피하기 위해, 화소 어레이 기판(10)에 관해서는 2×2개의 화소 블록(11)만을 도시하고 있고, 회로 기판(20)에 대해서도, 2×2개의 화소 블록(11)에 대응하는 2×2개의 신호 처리부(21)를 도시하고 있다.

회로 기판(20)은 어레이형상으로 배열된 M×N개의 신호 처리부(21) 외에 제어부(60), 신호 처리부(21)의 수직 방향의 수(N)와 동일한 수의 수평 제어선(41), 신호 처리부(21)의 수평 방향의 수(M)과 동일한 수의 수직 제어선(42)을 갖는다.

또한, 회로 기판(20)은 신호 처리부(21)의 각 행에 2 이상의 정수인 K개의 노광 제어선(61₁ 내지 61_K)을 갖는다.

도 6에서는 K로서 2가 채용되고 있고, 따라서 회로 기판(20)은 신호 처리부(21)의 각 행에 2개의 노광 제어선(61₁ 및 61₂)을 갖는다. 또한, K는 2로 한정되는 것이 아니고, 2 이외의 값, 즉, 3 이상의 정수를 채용할 수 있다.

제어부(60)는 도 5의 제어부(40)와 마찬가지로 수평 제어선(41) 및 수직 제어선(42)의 각각에 제어 신호를 흘림으로써, 신호 처리부(21)(의 후술하는 선택 회로(70))의 동작을 제어한다.

또한, 제어부(60)는 노광 제어선(61_K)(k=1, 2)에 노광 제어 신호(SHTPULSE#k-1)를 흘림으로써, 화소 어레이 기판(10)의 화소(12)에 노광 제어 신호(SHTPULSE#k-1)를 공급한다.

노광 제어선(61_K) 은 예를 들면, 수평 제어선(41)에 따라, M×N개의 신호 처리부(21)의 각 행에 배선되어 있다. 따라서 노광 제어선(61_K)은 신호 처리부(21)의 행수(수직 방향의 수)(N)와 동일한 개수만큼 배선되어 있다.

또한, N개의 노광 제어선(61_K)에는 동시에 어느 노광 제어 신호(SHTPULSE#k-1)가 흐른다.

또한, 어느 노광 제어 신호(SHTPULSE#k-1)와, 다른 노광 제어 신호(SHTPULSE#k'-1)에서는 노광 시간이 다른 시간으로 제어된다. 예를 들면, 노광 제어 신호(SHTPULSE0)에 의하면, 노광 시간이 짧은 시간으로 제어되고, 노광 제어 신호(SHTPULSE1)에 의하면, 노광 시간이 긴 시간으로 제어된다.

도 6에서, 신호 처리부(21)는 선택 회로(70)를 갖는다.

회로 기판(20)에는 도 1에서 설명한 바와 같이 화소 블록(11)과 동일한 수의 M×N개의 신호 처리부(21)가 어레이형상으로 배열되어 있기 때문에 선택 회로(70)도, M×N개만큼 마련되어 있고, 그 M×N개의 선택 회로(70)는 어레이형상으로 배열되어 있다.

선택 회로(70)는 래치 회로(71), 셀렉터(72) 및 버퍼(73)를 갖는다.

여기서, 신호 처리부(21)는 선택 회로(70) 외에 ADC(22)(도 1) 등의 다른 신호 처리 회로도 갖지만 도 6에서는 도시를 생략하고 있다.

또한, 이하에서는 왼쪽부터 m+1번째이고, 위로부터 n+1번째의 선택 회로(70)를 선택 회로(70[m, n])라고도 기재한다.

선택 회로(70[m, n])의 래치 회로(71)에는 위로부터 n+1개째의 수평 제어선(41)을 흐르는 수평 제어 신호(SHTY[n]) 및 왼쪽부터 m+1개째의 수직 제어선(42)에 흐르는 수직 제어 신호(SHTX[m])가 공급된다.

선택 회로(70[m, n])의 래치 회로(71)는 수평 제어 신호(SHTY[n]) 및 수직 제어 신호(SHTX[m])에 응하여 노광 시간을 나타내는 노광 시간 정보를 기억하는 기억부이다.

여기서, 예를 들면, 수평 제어 신호(SHTY[n])로서는 노광 시간 정보를 채용하고, 수직 제어 신호(SHTX[m])로서는 래치 회로(71)에의 정보의 기록을 지시하는 제어 신호를 채용할 수 있다.

이 경우, 예를 들면, 수직 제어 신호(SHTX[m])를 일시적으로 H레벨로 함으로써, 왼쪽부터 m+1번째의 1열의 선택 회로(70)[m, 0] 내지 선택 회로(70[m, N-1])의 래치 회로(71)에는 수평 제어 신호(SHTY[0] 내지 SHTY[N-1])로서의 노광 시간 정보가 각각 기억(래치)된다.

래치 회로(71)에 기억된 노광 시간 정보는 셀렉터(72)에 공급된다.

여기서, 노광 시간 정보로서는 예를 들면, 노광 제어 신호(SHTPULSE#k-1)의 제어에 의해 설정된 노광 시간, 나아가서는 노광 제어 신호(SHTPULSE#k-1)를 나타내는 정보를 채용할 수 있다.

노광 제어 신호(SHTPULSE#k-1)를 나타내는 노광 시간 정보로서는 K개의 값을 나타낼 수 있는 최소의 비트수의 정보, 즉, 예를 들면, log₂K 이상의 최소의 정수(整數)만의 비트수(D)의 정보를 채용할 수 있다. 이 경우, 래치 회로(71)는 적어도, 비트수(D)의 정보를 기억할 수 있는 기억 용량을 가질 필요가 있다.

선택 회로(70[m, n])의 셀렉터(72)에는 위로부터 n+1개째의 노광 제어선(61₁ 및 61_K)를 각각 흐르는 노광 제어 신호(SHTPULSE0 내지 SHTPULSE#K-1)가 공급된다.

선택 회로(70[m, n])의 셀렉터(72)는 래치 회로(71)로부터의 노광 시간 정보에 응하여 n+1개째의 노광 제어선(61₁ 내지 61_K)를 각각 흐르는 노광 제어 신호(SHTPULSE0 내지 SHTPULSE#K-1)의 중에서, 신호 처리부(21[m, n])가 대응하는 화소 블록(11[m, n])에 공급하는 노광 제어 신호(SHTPULSE)를 선택하는 신호 선택부이다.

즉, 선택 회로(70[m, n])의 셀렉터(72)는 n+1개째의 노광 제어선(61₁ 내지 61_K)을 각각 흐르는 노광 제어 신호(SHTPULSE0 내지 SHTPULSE#K-1) 중의 래치 회로(71)로부터의 노광 시간 정보가 나타내는 노광 제어 신호를 신호 처리부(21[m, n])가 대응하는 화소 블록(11[m, n])에 공급하는 노광 제어 신호(SHTPULSE)로서 선택하고, 버퍼(73)에 공급한다.

버퍼(73)는 셀렉터(72)의 출력을 버퍼하여 출력한다.

버퍼(73)의 출력 단자는 예를 들면, 회로 기판(20)상의 각 신호 처리부(21)에 마련된 비아(24)에 접속되어 있다.

화소 블록(11)의 비아(13)와, 대응하는 신호 처리부(21)의 비아(24)는 예를 들면, Cu 접합 등에 의해 전기적으로 접속되어 있고, 따라서 버퍼(73)의 출력은 비아(24 및 13)를 통하여 화소 블록(11)에 공급된다.

화소 블록(11)에서는 비아(13)에 공급되는 버퍼(73)의 출력을 그 화소 블록(11)을 구성하는 각 화소(12)에 분배하는 분배선(14)이 배선되어 있다.

따라서 신호 처리부(21)의 선택 회로(70)에서, 셀렉터(72)가 노광 제어 신호(SHTPULSE0 내지 SHTPULSE#K-1)의 중에서, 래치 회로(71)에 기억된 노광 시간 정보에 응하여 선택하는 노광 제어 신호(SHTPULSE)는 그 신호 처리부(21)에 대응하는 화소 블록(11)의 모든 화소(12)에 공급된다.

이상과 같이 구성되는 도 6의 회로 기판(20)에 의하면, N개의 수평 제어선(41)에 흘리는 수평 제어 신호(SHTY[n])와, M개의 수직 제어선(42)에 흘리는 수직 제어 신호(SHTX[m])에 의해 M×N개의 화소 블록(11)에 공급하는 노광 제어 신호(SHTPULSE)를 나타내는 노광 시간 정보를 개별적으로 래치 회로(71)에 기억시킬 수 있다.

또한, 도 6의 회로 기판(20)에 의하면, 셀렉터(72)에서, 래치 회로(71)에 기억된 노광 시간 정보에 응하여 M×N개의 화소 블록(11)에 공급하는 노광 제어 신호(SHTPULSE)를 K개의 노광 제어 신호(SHTPULSE0 내지 SHTPULSE#K-1)의 중에서, 개별적으로 선택할 수 있다.

따라서 예를 들면, 어느 1개 또는 복수개의 화소 블록(11)에는 어느 노광 시간에 대응하는 노광 제어 신호(SHTPULSE0)를 공급하고, 다른 1개 또는 복수개의 화소 블록(11)에는 다른 노광 시간에 대응하는 노광 제어 신호(SHTPULSE1)를 공급할 수 있다.

그 결과, 화소 블록(11)마다 다른 노광 시간으로의 촬영을 행할 수가 있다. 또한, 래치 회로(71)에 노광 시간 정보를 기억시킨 후는 M×N개의 화소 블록(11)에 관해, 노광 시간을 동시에 제어할 수 있다.

여기서, 도 4에서 설명한 바와 같이 M×N개의 각 화소 블록(11)에 노광 제어 신호를 독립적으로 흘리는 제어선을 배선하는 경우에는 제어선을 M×N개만큼, 화소 어레이 기판(10)에 평행한 면 내에 독립적으로 배선할 필요가 있다.

이에 대해, 도 6의 회로 기판(20)에서는 N개의 수평 제어선(41), M개의 수직 제어선(42) 및 K×N개의 노광 제어선(43)의 합계로 M+N+K×N개의 배선이 필요해진다.

따라서 K를 제한함에 의해 노광 시간을 제어하는 제어 신호를 흘리는 제어선의 배선수를 억제하면서, 노광 시간을 화소 블록(11)마다 제어할 수 있다.

또한, 래치 회로(71)에 기억시키는 노광 시간 정보는 예를 들면, 프레임 단위로 재기록할 수 있다.

또한, 도 6에서는 K개의 노광 제어 신호(SHTPULSE0 내지 SHTPULSE#K-1)를 셀렉터(72)에서의 선택 대상으로 하여 그 K개의 노광 제어 신호(SHTPULSE0 내지 SHTPULSE#K-1)의 중에서, 화소 블록(11)에 공급하는 노광 제어 신호(SHTPULSE)를 선택할 수 있지만 선택 대상의 수(K), 나아가서는 선택 가능한 노광 시간의 수는 래치 회로(71)의 용량이나, 신호 처리부(21)의 1행에 배선하는 노광 제어선(61₁ 및 61_K)의 수(K)와 트레이드 오프의 관계에 있다.

<촬상 소자의 사용례>

도 7은 도 1의 이미지 센서를 사용하는 사용례를 도시하는 도면이다.

상술한 이미지 센서는 예를 들면, 이하와 같이 가시광이나, 적외광, 자외광, X선 등의 광을 센싱하는 다양한 전자 기기에 사용할 수 있다.

·디지털 카메라나, 카메라 기능 부착의 휴대 기기 등의 감상용으로 제공되는 화상을 촬영하는 전자 기기

·자동 정지 등의 안전운전이나, 운전자의 상태의 인식 등을 위해, 자동차의 전방쪽이나 후방쪽, 주위, 차내 등을 촬영하는 차량탑재용 센서, 주행 차량이나 도로를 감시하는 감시 카메라, 차량 사이 등의 거리측정을 행하는 거리측정 센서 등의 교통용으로 제공되는 전자 기기

·유저의 제스처를 촬영하고, 그 제스처에 따른 기기 조작을 행하기 위해, TV나, 냉장고, 에어 컨디셔너 등의 가전에 제공되는 전자 기기

·내시경이나, 전자현미경, 적외광의 수광에 의한 혈관 촬영을 행하는 장치 등의 의료나 헬스케어용으로 제공되는 전자 기기

·방범 용도의 감시 카메라나, 인물 인증 용도의 카메라 등의 시큐리티용으로 제공되는 전자 기기

·피부를 촬영하는 피부 측정기나, 두피를 촬영하는 마이크로스코프 등의 미용용으로 제공되는 전자 기기

·스포츠 용도 등 용의 액션 카메라나 웨어러블 카메라 등의 스포츠용으로 제공되는 전자 기기

·밭이나 작물의 상태를 감시하기 위한 카메라 등의 농업용으로 제공되는 전자 기기

<이미지 센서를 적용한 디지털 카메라>

도 8은 도 1의 이미지 센서를 적용한 전자 기기의 하나인 디지털 카메라의 한 실시의 형태의 구성례를 도시하는 블록도이다.

디지털 카메라에서는 정지화 및 동화의 어느 것이나 촬상할 수 있다.

도 8에서, 디지털 카메라는 광학계(101), 이미지 센서(102), DSP(Digital Signal Processor)(103), 프레임 메모리(104), 기록 장치(105), 표시 장치(106), 전원계(107), 조작계(108) 및 버스 라인(109)을 갖는다. 디지털 카메라에서, DSP(103) 내지 조작계(108)는 버스 라인(109)을 통하여 상호 접속되어 있다.

광학계(101)는 외부로부터의 광을 이미지 센서(102)상에 집광한다.

이미지 센서(102)는 도 1의 이미지 센서와 마찬가지로 구성되고, 광학계(101)로부터의 광을 수광하여 광전변환하고, 전기 신호로서의 화상 데이터를 출력한다.

DSP(103)는 이미지 센서(102)가 출력하는 화상 데이터에 필요한 신호 처리를 시행한다.

프레임 메모리(104)는 DSP(103)에 의해 신호 처리가 시행된 화상 데이터를 프레임 단위로 일시적으로 유지한다.

기록 장치(105)는 이미지 센서(102)에서 촬상된 동화 또는 정지화의 화상 데이터를 반도체 메모리나 하드 디스크 등의 기록 매체에 기록한다.

표시 장치(106)는 예를 들면, 액정 패널이나 유기 EL(Electro Luminescence) 패널 등의 패널형 표시 장치 등으로 이루어지고, 프레임 메모리(104)에 기억된 화상 데이터에 대응하는 화상(동화 또는 정지화)을 표시한다.

전원계(107)는 이미지 센서(102) 내지 표시 장치(106) 및 조작계(108)에 필요한 전원을 공급한다.

조작계(108)는 유저에 의한 조작에 따라, 디지털 카메라가 갖는 각종의 기능에 관한 조작 지령을 출력한다.

여기서, 본 기술의 실시의 형태는 상술한 실시의 형태로 한정되는 것이 아니고, 본 기술의 요지를 일탈하지 않는 범위에서 여러가지의 변경이 가능하다.

또한, 본 명세서에 기재된 효과는 어디까지나 예시이고 한정되는 것이 아니고, 다른 효과가 있어도 좋다.

또한, 본 기술은 이하와 같은 구성을 취할 수 있다.

<1> 광전변환을 행하는 복수의 화소가 어레이형상으로 배열된 화소 어레이부와,

상기 화소 어레이부의 2 이상의 화소로 이루어지는 복수의 화소 블록 각각에 관해, 상기 화소의 노광 시간을 제어하는 노광 제어 신호의 상기 화소 블록에의 공급을 선택하는 상기 복수의 화소 블록과 동일한 수의 복수의 선택부를 구비하고,

상기 복수의 선택부는 어레이형상으로 배열되어 있는 이미지 센서.

<2> 상기 선택부가 상기 노광 제어 신호의 상기 화소 블록에의 공급을 선택함에 의해 상기 노광 시간이 상기 화소 블록마다 제어되는 <1>에 기재된 이미지 센서.

<3> 상기 어레이형상으로 배열된 상기 복수의 선택부의 수직 방향의 수와 동일한 수의 수평 제어선과,

상기 어레이형상으로 배열된 상기 복수의 선택부의 수평 방향의 수와 동일한 수의 수직 제어선을 또한 구비하고,

상기 선택부는 상기 수평 제어선을 통하여 공급되는 수평 제어 신호와, 상기 수직 제어선을 통하여 공급되는 수직 제어 신호에 응하여 상기 노광 제어 신호를 상기 화소 블록에 공급하는 <1> 또는 <2>에 기재된 이미지 센서.

<4> 상기 복수의 선택부는 상기 화소 어레이부와는 다른 회로 기판에 배열되고,

상기 화소 어레이부와, 상기 회로 기판은 적층되어 있는 <1> 내지 <3>의 어느 하나에 기재된 이미지 센서.

<5> 상기 화소의 광전변환에 의해 얻어지는 전기 신호의 AD(Analog to Digital) 변환을 행하는 상기 복수의 화소 블록과 동일한 수의 복수의 AD 변환부를 또한 구비하는 <1> 또는 <2>에 기재된 이미지 센서.

<6> 상기 복수의 선택부 및 상기 복수의 AD 변환부는 상기 화소 어레이부와는 다른 회로 기판에 배열되고,

상기 화소 어레이부와, 상기 회로 기판은 적층되어 있는 <5>에 기재된 이미지 센서.

<7> 상기 회로 기판에서, 상기 선택부 및 상기 AD 변환부는 대응하는 상기 화소 블록에 대향하는 위치에 배열되어 있는 <6>에 기재된 이미지 센서.

<8> 광을 집광하는 광학계와,

광을 수광하고, 화상을 촬상하는 이미지 센서를 구비하고,

상기 이미지 센서는

광전변환을 행하는 복수의 화소가 어레이형상으로 배열된 화소 어레이부와,

상기 복수의 선택부는 어레이형상으로 배열되어 있는 전자 기기.

<9> 광전변환을 행하는 복수의 화소가 어레이형상으로 배열된 화소 어레이부와,

상기 화소 어레이부의 2 이상의 화소로 이루어지는 복수의 화소 블록 각각에 관해, 상기 화소의 노광 시간을 제어하는 복수의 노광 시간에 대응하는 복수의 노광 제어 신호의 중에서, 상기 화소 블록에 공급하는 노광 제어 신호를 선택하는 상기 복수의 화소 블록과 동일한 수의 복수의 선택부를 구비하고,

<10> 상기 선택부가 상기 화소 블록에 공급하는 상기 노광 제어 신호를 선택함에 의해 상기 노광 시간이 상기 화소 블록마다 제어되는 <9>에 기재된 이미지 센서.

<11> 상기 선택부는,

상기 노광 시간을 나타내는 노광 시간 정보를 기억하는 기억부와,

상기 기억부에 기억된 상기 노광 시간 정보에 응하여 상기 화소 블록에 공급하는 상기 노광 제어 신호를 선택하는 신호 선택부를 갖는 <9> 또는 <10>에 기재된 이미지 센서.

<12> 상기 복수의 선택부는 상기 화소 어레이부와는 다른 회로 기판에 배열되고,

상기 화소 어레이부와, 상기 회로 기판은 적층되어 있는 <9> 내지 <11>의 어느 하나에 기재된 이미지 센서.

<13> 상기 화소의 광전변환에 의해 얻어지는 전기 신호의 AD(Analog to Digital) 변환을 행하는 상기 복수의 화소 블록과 동일한 수의 복수의 AD 변환부를 또한 구비하는 <9> 또는 <10>에 기재된 이미지 센서.

<14> 상기 복수의 선택부 및 상기 복수의 AD 변환부는 상기 화소 어레이부와는 다른 회로 기판에 배열되고,

상기 화소 어레이부와, 상기 회로 기판은 적층되어 있는 <13>에 기재된 이미지 센서.

<15> 상기 회로 기판에서, 상기 선택부 및 상기 AD 변환부는 대응하는 상기 화소 블록에 대향하는 위치에 배열되어 있는 <14>에 기재된 이미지 센서.

<16> 광을 집광하는 광학계와,

광을 수광하고, 화상을 촬상하는 이미지 센서를 구비하고,

상기 이미지 센서는

10 : 화소 어레이 기판 11 : 화소 블록
12 : 화소 13 : 비아
20 : 회로 기판 21 : 신호 처리부
22 : ADC 23 : 신호선
24 : 비아 31 : PD
32 내지 35 : FET 36 : FD
37 : FET 40 : 제어부
41 : 수평 제어선 42 : 수직 제어선
43 : 노광 제어선 50 : 선택 회로
51 : 연산 회로 52 : 버퍼
60 : 제어부 61₁, 61₂ : 노광 제어선
70 : 선택 회로 71 : 래치 회로
72 : 셀렉터 73 : 버퍼
101 : 광학계 102 : 이미지 센서
103 : DSP 104 : 프레임 메모리
105 : 기록 장치 106 : 표시 장치
107 : 전원계 108 : 조작계
109 : 버스 라인

Claims

광전변환을 행하기 위해 어레이 형상으로 배열된 복수의 화소를 포함하고, 상기 복수의 화소는 화소 블록으로 배열되고, 각각은 2 이상의 화소를 포함하는 화소 어레이부와,
상기 화소의 노광 시간을 제어하기 위한 노광 제어 신호를 선택하는 복수의 선택부와,
수직 배열로 배열된 상기 선택부와 동일한 수의 수평 제어선과,
수평 배열로 배열된 상기 선택부와 동일한 수의 수직 제어선과,
상기 선택부는 어레이 형상으로 배치되고 상기 수평 제어선을 통해 공급되는 수평 제어 신호와 상기 수직 제어선을 통해 공급되는 수직 제어 신호에 따라 상기 화소 블록에 상기 노광 제어 신호를 공급하며,
상기 노광 시간은 상기 화소 블록에 반사된 물체의 밝기에 기초하여 결정되는 것을 특징으로 하는 광 검출 장치.
제1항에 있어서,
상기 화소 블록에 반사된 물체가 상대적으로 밝은 경우 상기 화소 블록의 노광 시간이 상대적으로 짧은 것을 특징으로 하는 광 검출 장치.
제1항에 있어서,
상기 화소 블록에 반사된 물체가 상대적으로 어두운 경우, 상기 화소 블록의 노광 시간이 상대적으로 긴 것을 특징으로 하는 광 검출 장치.
제1항에 있어서,
상기 화소 블록의 노광 시간은 상기 화소 블록에 반사된 물체의 밝기와 반비례하는 것을 특징으로 하는 광 검출 장치.
매트릭스 형상으로 배열된 복수의 화소를 포함하고, 상기 화소 어레이는 제1 영역 및 제2 영역을 포함하며, 상기 복수의 화소 각각은 전송 트랜지스터를 포함하는 화소 어레이부와,
노광 시간을 제어하는 제1 제어 신호 및 제2 제어 신호를 출력하는 제어부와,
제1 제어 신호선 및 제2 제어 신호선을 포함하는 복수의 제어 신호선과,
상기 제1 영역의 각 화소의 전송 트랜지스터의 게이트는 상기 제1 제어 신호선을 통해 상기 제1 제어 신호를 수신하며, 상기 제2 영역의 각 화소의 전송 트랜지스터의 게이트는 상기 제2 제어 신호선을 통해 상기 제2 제어 신호를 수신하며,
상기 제1 제어 신호에 의해 제어되는 제1 노광 시간은 상기 제2 제어 신호에 의해 제어되는 제2 노광 시간과 상이한 것을 특징으로 하는 광 검출 장치.
제5항에 있어서,
상기 화소 어레이는 제3 영역을 더 포함하고, 상기 제3 영역의 화소의 제3 노광 시간은 상기 제1 노광 시간과 상기 제2 노광 시간 사이인 것을 특징으로 하는 광 검출 장치.
제5항에 있어서,
상기 제1 노광 시간 및 상기 제2 노광 시간은 각각 상기 제1 영역 및 상기 제2 영역에서 반사되는 물체의 밝기에 의존하는 것을 특징으로 하는 광 검출 장치.
제5항에 있어서,
상기 제1 영역 및 상기 제2 영역은 직사각형이고, 2 이상의 화소행과 2 이상의 화소열을 포함하는 것을 특징으로 하는 광 검출 장치.
제5항에 있어서,
상기 제1 영역 및 상기 제2 영역은 각 영역에서 반사되는 물체에 따라 그 크기가 변경되는 것을 특징으로 하는 광 검출 소자.
제5항에 있어서,
상기 제1 영역에서 반사되는 물체가 상대적으로 밝은 경우 상기 제1 영역의 노광 시간이 상대적으로 짧은 것을 특징으로 하는 광 검출 장치.
제10항에 있어서,
상기 제2 영역에서 반사되는 물체가 상대적으로 어두운 경우 상기 제2 영역의 노광 시간이 상대적으로 긴 것을 특징으로 하는 광 검출 장치.
제5항에 있어서,
상기 제1 영역 및 제2 영역 각각의 노광 시간은 상기 각 영역에서 반사되는 물체의 밝기와 반비례하는 것을 특징으로 하는 광 검출 장치.