CN107925730B - 图像传感器和电子设备 - Google Patents

图像传感器和电子设备 Download PDF

Info

Publication number
CN107925730B
CN107925730B CN201680042458.0A CN201680042458A CN107925730B CN 107925730 B CN107925730 B CN 107925730B CN 201680042458 A CN201680042458 A CN 201680042458A CN 107925730 B CN107925730 B CN 107925730B
Authority
CN
China
Prior art keywords
pixel
selection
image sensor
section
sections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680042458.0A
Other languages
English (en)
Other versions
CN107925730A (zh
Inventor
高桥知宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to CN202110800630.7A priority Critical patent/CN113660430B/zh
Publication of CN107925730A publication Critical patent/CN107925730A/zh
Application granted granted Critical
Publication of CN107925730B publication Critical patent/CN107925730B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/533—Control of the integration time by using differing integration times for different sensor regions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/73—Circuitry for compensating brightness variation in the scene by influencing the exposure time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Abstract

本发明涉及能够针对各个分别具有多个像素的像素块在不同的曝光时间设置下拍摄图像的图像传感器和电子设备。在像素阵列部中，要进行光电转换的多个像素以阵列形式配置着。多个像素块各自包括像素阵列部中的两个以上像素。多个选择部以阵列形式配置着，且所述多个选择部的数量与所述多个像素块的数量相同。所述多个选择部选择用于控制所述像素的曝光时间的曝光控制信号向各个所述像素块的供给。例如，本发明适用于拍摄图像的图像传感器。

Description

图像传感器和电子设备
技术领域
本发明涉及图像传感器和电子设备，更具体地，涉及例如能够针对各个分别包括多个像素的像素块在不同的曝光时间设置(exposure time settings)下拍摄图像的图像传感器和电子设备。
背景技术
例如，曾经提出了一种图像传感器，其通过以一(水平)行像素为单位在长曝光时间设置下和在短曝光时间设置下拍摄高动态范围图像(例如，参考专利文献1)。
引用文献列表
专利文献
专利文献1：日本专利申请特开JP-A-2001-069408
发明内容
[要解决的技术问题]
近年来，人们期望一种用于针对各个分别包括多个像素的像素块在不同的曝光时间设置下拍摄图像的技术。
本发明是鉴于上述状况而作出的，其使得能够针对各个分别包括多个像素的像素块在不同的曝光时间设置下拍摄图像。
[解决问题的技术方案]
根据本发明的一种图像传感器或电子设备是如下这样的图像传感器或具有该图像传感器的电子设备：所述图像传感器包括像素阵列部和多个选择部。所述像素阵列部被构造为使得要进行光电转换的多个像素以阵列形式配置着。多个像素块中的各个像素块包括所述像素阵列部中的两个以上像素。所述多个选择部在数量上与所述多个像素块相同，且所述多个选择部选择用于控制所述像素的曝光时间的曝光控制信号向各个所述像素块的供给。所述多个选择部以阵列形式配置着。
在根据本发明的一种图像传感器或电子设备中，所述像素阵列部被构造为使得要进行光电转换的多个像素以阵列形式配置着。所述像素阵列部中的两个以上像素形成多个像素块中的各个像素块。在数量上与所述多个像素块相同并且以阵列形式配置着的多个选择部选择用于控制所述像素的曝光时间的曝光控制信号向各个像素块的供给。
根据本发明的另一种图像传感器或电子设备是如下这样的图像传感器或具有该图像传感器的电子设备：所述图像传感器包括像素阵列部和多个选择部。所述像素阵列部被构造为使得要进行光电转换的多个像素以阵列形式配置着。多个像素块中的各个像素块包括所述像素阵列部中的两个以上像素。所述多个选择部在数量上与所述多个像素块相同，且所述多个选择部从用于控制所述像素的曝光时间的多个曝光控制信号之中选择要供给到各个像素块的曝光控制信号，并且提供多个不同的曝光时间设置。所述多个选择部以阵列形式配置着。
在根据本发明的另一种图像传感器或电子设备中，所述像素阵列部被构造为使得要进行光电转换的多个像素以阵列形式配置着。所述像素阵列部中的两个以上像素形成多个像素块中的各个像素块。在数量上与所述多个像素块相同的多个选择部从用于控制所述像素的曝光时间的多个曝光控制信号之中选择要供给到各个像素块的曝光控制信号，并且提供多个不同的曝光时间设置。所述多个选择部以阵列形式配置着。
需要注意的是，图像传感器可以是独立装置，或可以是包括在装置中的内部模块。
[发明的有益效果]
本发明使得能够针对各个分别包括多个像素的像素块在不同的曝光时间设置下拍摄图像。
需要注意的是，本发明的有益效果不一定限于上述这一效果，而可以是稍后在本说明书中说明的任何有益效果。
附图说明
图1是示出了根据本发明实施方案的图像传感器的示例性构造的斜视图。
图2是示出了像素12的示例性构造的电路图。
图3是示出了像素12的另一种示例性构造的电路图。
图4是示出了由图像传感器执行的曝光时间控制的概要的图。
图5是示出了电路基板20的第一详细示例性构造的图。
图6是示出了电路基板20的第二详细示例性构造的图。
图7是示出了图像传感器的使用例的图。
图8是示出了作为图像传感器适用的电子设备之一的数码相机的实施方案的示例性构造的框图。
具体实施方式
<根据本发明实施方案的图像传感器>
图1是示出了根据本发明实施方案的图像传感器的示例性构造的斜视图。
在图1中，图像传感器例如是互补金属氧化物半导体(CMOS：Complementary MetalOxide Semiconductor)图像传感器，并且具有双层结构。
更具体地，该图像传感器被形成为使得像素阵列基板10和电路基板20彼此层叠。像素阵列基板10是半导体基板。电路基板20是与像素阵列基板10不同的半导体基板。
像素阵列基板(像素阵列部)10被构造为使得要进行光电转换且要输出像素信号的多个像素12以阵列形式配置着。像素阵列基板10上的通过各个像素12的光电转换而得到的像素信号被输出到电路基板20。
用于形成像素阵列基板10的像素12被分成像素块11，各像素块11包括两个以上的像素12。更具体地，像素阵列基板10被分成如下的像素块11：各像素块11具有由M个水平像素×N个垂直像素(M和N是1或2以上的整数)组成的阵列。各像素块11可以包括多个像素12，这些像素具有例如由两个以上的水平像素×两个以上的垂直像素组成的阵列。
信号处理部21在电路基板20上以阵列形式配置着。信号处理部21在数量上与像素块11相同，并且具有由M个水平信号处理部21×N个垂直信号处理部21组成的阵列。
信号处理部21各自包括ADC(模数转换器)22和信号处理电路(未示出)。ADC 22对像素信号进行AD转换，所述像素信号是从像素阵列基板10上的像素块11中的像素12输出的电气信号。所述信号处理电路进行诸如黑电平校正和图像显影等各种信号处理操作。各个信号处理部21还包括稍后说明的选择电路50或70(图1中未示出)。选择电路50或70将用于驱动像素12的各种信号供给到像素阵列基板10上的像素块11中的像素12。
在电路基板20上，一个信号处理部21具有与一个像素块11大致相同的尺寸，并且被配置成与这一个像素块11面对着。
各信号处理部21对从与该信号处理部21面对着的像素块11中所包括的像素12输出的像素信号进行处理。
因此，可以认为一个像素块11包括由一个信号处理部21进行信号处理的一组像素12。此外，例如，如果假设作为由一个信号处理部21进行信号处理的一组像素12的像素块11是与该信号处理部21对应的像素块11，则可以认为电路基板20上的信号处理部21被配置成与对应的像素块11面对着。
信号处理部21利用信号线23而被连接到与该信号处理部21对应的像素块11(位于与该信号处理部21面对着的位置处的像素块11)。
从像素块11中的像素12输出的像素信号通过信号线23而被供给到与该像素块11对应的信号处理部21。信号处理部21中所包括的ADC 22对通过信号线23从对应的像素块11中的像素12供给过来的像素信号进行AD转换。
上述AD转换架构被称为区域ADC(AD转换)架构。根据该区域ADC架构，可以根据需要以覆盖信号处理部21的诸如数量M×N等数量的方式并行地进行像素信号的AD转换。除AD转换之外的其他信号处理也是如此。
需要注意的是，信号处理部21可以各自包括存储器，所述存储器用于存储通过ADC22的AD转换得到的像素数据。在这种情况下，可以将各信号处理部21中所包括的存储器配置在电路基板20以外的另一附加基板上，使得图像传感器具有通过把像素阵列基板10、电路基板20和所述另一附加基板层叠起来而获得的三层结构。
此外，虽然图1所示的图像传感器是通过把像素阵列基板10和电路基板20层叠起来而获得的，但是可供选择地，图像传感器可以具有如下的单层结构：其中，电路基板20上的信号处理部21被配置在像素阵列基板10上。
此外，在图1中，采用区域ADC架构作为AD转换架构。然而，可供选择地，可以采用列并行式ADC架构(column parallel ADC architecture)或其它的类似架构来同时进行对一行像素的像素信号的AD转换。
如上所述，图像传感器不特别地限于上述的信号处理部21的构造(例如，信号处理部21是否要被层叠在像素阵列基板10上)以及上述的AD转换架构。
也就是说，如稍后所述，图1所示的图像传感器能够针对像素阵列基板10上的各个像素块11在不同的曝光时间设置下拍摄图像。然而，针对各个像素块11在不同的曝光时间设置下拍摄图像的能力独立于图像传感器中的信号处理部21的构造(例如，信号处理部21是否要被层叠在像素阵列基板10上)且独立于该图像传感器采用的AD转换架构。
因此，例如，不管是否采用区域ADC架构作为AD转换架构，也不管是否采用列并行式ADC架构，都能够针对各个像素块11在不同的曝光时间设置下拍摄图像，如稍后所述。
<像素12的示例性构造>
图2是示出了像素12的示例性构造的电路图。
在图2中，像素12包括PD(光电二极管：Photo Diode)31和四个NMOS(负沟道MOS)FET(场效应晶体管：Field Effect Transistor)32、33、34、35。
此外，在像素12中，FET 32的漏极、FET 33的源极和FET 34的栅极被连接起来。在这样的连接点处，形成有用于将电荷转换成电压的FD(浮动扩散部：Floating Diffusion)(电容)36。
PD 31是用于进行光电转换的光电转换元件的例子。PD 31接收入射光，并且以用与所接收的入射光对应的电荷充电的方式进行光电转换。
PD 31的阳极与地连接(接地)。PD 31的阴极与FET 32的源极连接。
FET 32是将充入到PD 31中的电荷从PD 31传输到FD 36的FET。因此，FET 32在下文中也被称为传输Tr 32。
如上所述，传输Tr 32的源极与PD 31的阴极连接，并且传输Tr 32的漏极与FD 36连接。
作为用于驱动(控制)像素12的控制信号之一的传输脉冲TRG被供给到传输Tr 32的栅极。
这里，用于驱动像素12的控制信号除了包括传输脉冲TRG之外还包括稍后所述的复位脉冲RST和选择脉冲SEL。
FET 33是使充入到FD 36中的电荷(电压(电位))复位的FET。因此，FET 33在下文中也被称为复位Tr 33。
复位Tr 33的漏极与电源Vdd连接。
复位脉冲RST被供给到复位Tr 33的栅极。
FET 34是用于放大(缓冲)FD 36的电压的FET。因此，FET 34在下文中也被称为放大Tr 34。
放大Tr 34的栅极与FD 36连接。放大Tr 34的漏极与电源Vdd连接。放大Tr 34的源极与FET 35的漏极连接。
FET 35是用于选择像素信号(电气信号)的向信号线23的输出的FET。因此，FET 35在下文中也被称为选择Tr 35。
选择Tr 35的源极与信号线23连接。
选择脉冲SEL被供给到选择Tr 35的栅极。
这里，放大Tr 34的源极通过选择Tr 35和信号线23而与电流源(未示出)连接。因此，放大Tr 34形成SF(源极跟随器：Source Follower)，因而FD 36的电压通过该SF而被输出到信号线23上以作为像素信号。
FD 36是在传输Tr 32的漏极、FET 33的源极和FET 34的栅极之间的连接点处形成的区域，以便起到用于将电荷转换为电压的电容器的作用。
需要注意的是，像素12可以被构造为不具备选择Tr 35。
此外，像素12可以包括两个选择Tr，即第一选择Tr和第二选择Tr，来代替选择Tr35。在这种情况下，第一选择Tr的源极与第二选择Tr的漏极连接。此外，第一选择Tr的漏极与放大Tr 34的源极连接，并且第二选择Tr的源极与信号线23连接。第一选择脉冲SEL_X被供给到第一选择Tr的栅极，并且第二选择脉冲SEL_Y被供给到第二选择Tr。在这种情况下，第一选择脉冲SEL_X和第二选择脉冲SEL_Y能够从像素块11中选择要将像素信号输出到信号线23的像素12。
此外，像素12可以具有共用像素构造，以使得复位Tr 33至FD 36被多组PD 31和传输Tr 32共用。
此外，像素12可以被构造成：把用于存储由PD 31获得的电荷的存储功能合并进来，以便进行全局快门操作。
此外，尽管图2示出了选择Tr 35被配置在放大Tr 34的源极侧，但是选择Tr 35可以被配置在放大Tr 34的漏极侧。
在如上所述构造而成的像素12中，使传输脉冲TRG和复位脉冲RST暂时(从L(低)电平)变为H(高)电平。当传输脉冲TRG和复位脉冲RST变为H电平时，传输Tr 32和复位Tr 33接通。结果，充入到PD 31和FD 36中的电荷被传输到电源Vdd。这就使PD 31和FD 36复位。
PD 31接收入射到该PD 31上的光，并且进行光电转换，从而基于所接收到的入射光的量来产生电荷。
当在PD 31复位之后使传输脉冲TRG变为L电平时，PD 31开始用在光电转换时产生的电荷进行充电。这里，为了简化说明，假设选择脉冲SEL处于H电平，并且选择Tr 35处于接通状态。
当在由PD 31开始的电荷充电之后经过了预定的曝光时间时，传输脉冲TRG暂时被设定为H电平，并且传输Tr 32暂时被接通。
PD 31(像素12)的曝光时间是：当PD 31被复位(且传输脉冲TRG被设定为L电平)时的瞬间和当传输脉冲TRG暂时被设定为H电平时的瞬间之间的间隔时间。
当传输Tr 32接通时，已充入到PD 31中的电荷经由传输Tr 32而被传输并且充入到FD 36中。
在这种情况下，在传输脉冲TRG暂时被设定为H电平之前，复位脉冲RST暂时被设定为H电平，并且复位Tr 33暂时被接通。
当复位Tr 33接通时，FD 36经由复位Tr 33连接到电源Vdd。因此，FD 36中的电荷经由复位Tr 33而被传输到电源Vdd。这就使FD 36复位。
在FD 36复位之后，如上所述，传输脉冲TRG暂时被设定为H电平，并且传输Tr 32暂时被接通。
当传输Tr 32接通时，已充入到PD 31中的电荷经由传输Tr 32而被传输并且充入到已复位的FD 36中。
与充入到FD 36中的电荷对应的电压(电位)通过放大Tr 34和选择Tr 35而作为像素信号被输出到信号线23。
在ADC 22(图1)中，对复位电平进行AD转换，所述复位电平是在FD 36复位之后紧跟着出现的像素信号。
此外，在ADC 22中，对信号电平(包括复位电平和像素值出现时的电平)进行AD转换，所述信号电平是在传输Tr 32暂时被接通之后出现的像素信号(与充入到PD 31中并且传输到FD 36的电荷对应的电压)。
此外，在ADC 22中，进行CDS(相关双采样：Correlated Double Sampling)，以求出复位电平的AD转换的结果与信号电平的AD转换的结果之间的差分作为像素值。
需要注意的是，CDS可以在复位电平和信号电平的AD转换之后或在复位电平和信号电平的AD转换的期间内予以进行。
图3是示出了像素12的另一种示例性构造的电路图。
需要注意的是，与图2所示的那些元件相同的元件用与这些相应元件相同的附图标记表示，并且不再重复说明。
在图3中，像素12包括PD 31、FET 32～35、FD 36以及NMOS FET 37。
因此，图3所示的像素12与图2所示的像素12的相似之处在于，前者包括PD 31至FD36。
然而，图3所示的像素12与图2所示的像素12的不同之处在于，前者还额外地包括FET 37。
FET 37是使充入到PD 31中的电荷排出的FET。因此，FET 37在下文中也被称为排出Tr 37。
排出Tr 37的源极与PD 31的阴极连接，并且排出Tr 37的漏极与电源Vdd连接。
排出脉冲OFG被供给到排出Tr 37的栅极。
这里，图3所示的像素12由四个不同的控制信号驱动，这四个控制信号即：除了先前所述的传输脉冲TRG、复位脉冲RST和选择脉冲SEL之外，还有排出脉冲OFG。
为了使图2所示的像素12中的PD 31复位，必须将传输脉冲TRG和复位脉冲RST设定为H电平，并且使传输Tr 32和复位Tr 33接通。
然而，可以通过将排出脉冲OFG设定为H电平并且将排出Tr 37接通来使图3所示的像素12中的PD 31复位。
也就是说，当排出Tr 37接通时，已充入到PD 31中的电荷经由排出Tr 37而被传输到电源Vdd。这就使PD 31复位。
需要注意的是，也可以通过将传输Tr 32和复位Tr 33接通或通过将排出Tr 37接通来使图3所示的像素12中的PD 31复位。
然而，如果在充入到FD 36中的电荷正在被读取(即，与充入到FD 36中的电荷对应的电压通过放大Tr 34和选择Tr 35而作为像素信号被输出到信号线23)的同时将传输Tr32和复位Tr 33接通，则正在被读取电荷的FD 36就被复位。在这种情况下，阻碍了来自FD36的电荷的读取。
于是，在充入到FD 36中的电荷正在被读取的同时，传输Tr 32和复位Tr 33是不能被接通的。
顺便提及地，即使排出Tr 37被接通，FD 36也不会复位。
从以上可知，根据排出Tr 37，在充入到FD 36中的电荷正在被读取的同时可以使PD 31复位。
这里，如参照图2所说明的，像素12的曝光时间是当PD 31复位时的瞬间与当传输脉冲TRG暂时被设定为H电平时的瞬间之间的间隔时间。
因此，可以认为传输脉冲TRG是用于控制曝光时间的曝光控制信号。此外，可以认为使PD 31复位时所必需的排出脉冲OFG、以及传输脉冲TRG和复位脉冲RST也是用于控制曝光时间的曝光控制信号，与传输脉冲TRG的情况一样。
<由图像传感器执行的曝光时间控制>
图4是示出了由图1所示的图像传感器执行的曝光时间控制的概要的图。
该图像传感器能够针对像素阵列基板10上的各个像素块11在不同的曝光时间设置下拍摄图像。
因此，可以在与像素块11中所反映的被摄体的亮度相适宜的曝光时间设置下对像素块11中所反映的被摄体进行摄像。
更具体地，例如，当在像素块11中反映的被摄体较亮时，可以在短曝光时间设置下对该被摄体进行摄像；当像素块11中反映的被摄体较暗时，可以在长曝光时间设置下对该被摄体进行摄像；并且当在像素块11中反映的被摄体既不亮也不暗时，可以在中等曝光时间设置下对该被摄体进行摄像。
如上所述，当针对各个像素块11在不同的曝光时间设置下进行摄像操作时，例如，就能够改善通过使用由该图像传感器拍摄的图像而进行的HDR(高动态范围摄像)和压缩感测的特性。
顺便提及地，针对各个像素块11在不同的曝光时间设置下进行摄像操作的方法，可以通过将用于让曝光控制信号独立地流动的控制线铺设给各像素块11来实现。
如前所述，存在三种不同的曝光控制信号，即，传输脉冲TRG、复位脉冲RST和排出脉冲OFG。然而，为了简单起见，这里假设仅使用一种类型的曝光控制信号(仅关注一种类型的曝光控制信号)作为曝光控制信号。
在将用于让曝光控制信号独立地流动的控制线铺设给各像素块11的情况下，如果如参照图1所说明的，像素块11具有由M个水平像素块×N个垂直像素块组成的阵列，那么就需要在与像素阵列基板10平行的平面上独立地配备M×N条控制线。例如，如果像素块11的数量等于256×256，则需要独立地铺设65,536(＝256×256)条控制线。
将这样大量的控制线铺设给日益小型化的图像传感器是困难的。如果进行这样的铺设，则图像传感器就会在尺寸上由于控制线的铺设而变大。
在上述状况下，本发明使得能够在抑制了让用于控制曝光时间的控制信号流动的控制线的铺设数量的同时，控制各像素块11的曝光时间。
<电路基板20的详细示例性构造>
图5是示出了图1所示的电路基板20的第一详细示例性构造的图。
如参照图1所说明的，电路基板20包括与像素块11相同数量的M×N个信号处理部21。M×N个信号处理部21以阵列形式配置着。
需要注意的是，为了简化图示，图5仅示出了像素阵列基板10上的2×2个像素块11和电路基板20上的与这2×2个像素块11对应的2×2个信号处理部21。
除了包括以阵列形式配置着的M×N个信号处理部21之外，电路基板20还包括控制部40、水平控制线41和垂直控制线42。水平控制线41的数量等于在垂直方向(纵向)上排列的信号处理部21的数量N。垂直控制线42的数量等于在水平方向(横向)上排列的信号处理部21的数量M。
电路基板20还包括曝光控制线43。曝光控制线43的数量等于在垂直方向上排列的信号处理部21的数量N，因此等于水平控制线41的数量。
控制部40通过让控制信号流动(供给)到水平控制线41和垂直控制线42中的各条控制线来控制信号处理部21(稍后所述的用于信号处理部21的选择电路50)的操作。
此外，控制部40通过让曝光控制信号SHTPULSE流动到曝光控制线43来将曝光控制信号SHTPULSE供给到像素阵列基板10上的像素12。
水平控制线41被铺设给M×N个信号处理部21的各行。因此，铺设的水平控制线41的数量等于信号处理部21的行数(在垂直方向上排列的信号处理部21的数量)N。
垂直控制线42被铺设给M×N个信号处理部21的各列。因此，铺设的垂直控制线42的数量等于信号处理部21的列数(在水平方向上排列的信号处理部21的数量)M。
这里，在水平控制线41中流动的控制信号也被称为水平控制信号。在从上边算起的第(n+1)条水平控制线41中流动的水平控制信号也被称为水平控制信号SHTY[n](n＝0,1,…,N-1)。
此外，在垂直控制线42中流动的控制信号也被称为垂直控制信号。在从左边算起的第(m+1)条垂直控制线42中流动的垂直控制信号也被称为垂直控制信号SHTX[m](m＝0,1,…,M-1)。
例如，曝光控制线43沿着水平控制线41而被铺设给M×N个信号处理部21的各行。因此，铺设的曝光控制线43的数量等于信号处理部21的行数(在垂直方向上排列的信号处理部21的数量)N。
需要注意的是，特定的曝光控制信号SHTPULSE在N条曝光控制线43中同时流动。
在图5中，信号处理部21各自包括选择电路50。
如参照图1所说明的，与像素块11的数量相同的M×N个信号处理部21在电路基板20上以阵列形式配置着。因此，选择电路50的数量也等于M×N。M×N个选择电路50以阵列形式配置着。
选择电路50各自包括运算电路51和缓冲器52。
除了包括选择电路50之外，信号处理部21各自还包括图5中省略掉的诸如ADC 22(图1)等其它信号处理电路。
此外，从左边算起为第(m+1)个且从上边算起为第(n+1)个的信号处理部21和选择电路50在下文中也被分别称为信号处理部21[m,n]和选择电路50[m,n]。
在从上边算起的第(n+1)条水平控制线41中流动的水平控制信号SHTY[n]和在从左边算起的第(m+1)条垂直控制线42中流动的垂直控制信号SHTX[m]被供给到选择电路50[m,n]中的运算电路51。
此外，在从上边算起的第(n+1)条曝光控制线43中流动的曝光控制信号SHTPULSE被供给到选择电路50[m,n]中的运算电路51。
根据水平控制信号SHTY[n]和垂直控制信号SHTX[m]，选择电路50[m,n]中的运算电路51选择是否将在第(n+1)条曝光控制线43中流动的曝光控制信号SHTPULSE供给到与信号处理部21[m,n]对应的像素块11(该像素块在下文中也被称为像素块11[m,n])。
更具体地，根据对水平控制信号SHTY[n]和垂直控制信号SHTX[m]的输入的预定逻辑运算的运算结果，选择电路50[m,n]中的运算电路51选择是否将曝光控制信号SHTPULSE供给到像素块11[m,n]。
例如，如果对水平控制信号SHTY[n]和垂直控制信号SHTX[m]的输入的预定逻辑运算的运算结果(其要么是H(高)电平要么是L(低)电平)是H电平时，则选择电路50[m,n]将从曝光控制线43供给过来的曝光控制信号SHTPULSE输出到缓冲器52，以便将该曝光控制信号SHTPULSE供给到像素块11[m,n]。
此外，例如，如果对水平控制信号SHTY[n]和垂直控制信号SHTX[m]的输入的预定逻辑运算的运算结果(其要么是H(高)电平要么是L(低)电平)是L电平，则选择电路50[m,n]例如在不把从曝光控制线43供给过来的曝光控制信号SHTPULSE输出的情况下将该L电平输出到缓冲器52，因而不将该曝光控制信号SHTPULSE供给到像素块11[m,n]。
关于对水平控制信号SHTY[n]和垂直控制信号SHTX[m]的输入的预定逻辑运算，例如，可以采用水平控制信号SHTY[n]和垂直控制信号SHTX[m]的AND(逻辑与)或OR(逻辑或)。
当对水平控制信号SHTY[n]和垂直控制信号SHTX[m]的输入的预定逻辑运算采用了水平控制信号SHTY[n]和垂直控制信号SHTX[m]的AND时，仅当水平控制信号SHTY[n]和垂直控制信号SHTX[m]都处于H电平时，曝光控制信号SHTPULSE才会被供给到像素块11[m,n]。在其它情况下，曝光控制信号SHTPULSE不会被供给到像素块11[m,n]。
此外，当对水平控制信号SHTY[n]和垂直控制信号SHTX[m]的输入的预定逻辑运算采用水平控制信号SHTY[n]和垂直控制信号SHTX[m]的OR时，仅当水平控制信号SHTY[n]和垂直控制信号SHTX[m]均处于L电平时，曝光控制信号SHTPULSE才不会被供给到像素块11[m,n]。在其它情况下，曝光控制信号SHTPULSE被供给到像素块11[m,n]。
缓冲器52缓冲并且输出选择电路50的输出。
例如，缓冲器52的输出端子与配置在电路基板20上的各信号处理部21中的通路(via)24连接。
在像素阵列基板10上的各像素块11中，通路13被配置为与对应的信号处理部21中的通路24面对着。
像素块11中的通路13和对应的信号处理部21中的通路24例如通过Cu接合(Cujunction)而电气连接。因此，缓冲器52的输出经由通路24和通路13而被供给到像素块11。
在像素块11中，分配线14被铺设成使得：要供给到通路13的缓冲器52的输出被分配到像素块11中的像素12。
这里，在图5所示的像素块11中，采用横向铺设方案，以使得分配线14沿横向(水平方向)延伸。然而，分配线铺设方案不限于横向铺设方案。而是可供选择地，可以采用纵向铺设方案，以使得分配线14沿纵向(垂直方向)延伸。另一种替代方案是例如以网格(grid)图案来铺设分配线14。
在像素块11的各像素12中，分配线14与被施加有作为曝光控制信号SHTPULSE的传输脉冲TRG、复位脉冲RST或排出脉冲OFG的传输Tr 32、复位Tr 33或排出Tr 37(图2和图3)的栅极连接。
因此，如果信号处理部21中的选择电路50选择了供给曝光控制信号SHTPULSE，则曝光控制信号SHTPULSE被供给到与该信号处理部21对应的像素块11中的所有像素12。
相反，如果信号处理部21中的选择电路50未选择供给曝光控制信号SHTPULSE(选择不供给曝光控制信号SHTPULSE)，则曝光控制信号SHTPULSE不会被供给到与该信号处理部21对应的像素块11中的任何像素12(替代地，L电平被供给)。
根据如上所述构造而成的图5所示的电路基板20，曝光控制信号SHTPULSE向M×N个像素块11的供给可以由在第N条水平控制线41中流动的水平控制信号SHTY[n]和在第M条垂直控制线42中流动的垂直控制信号SHTX[m]个别地控制。
因此，例如，能够将用于提供特定曝光时间的曝光控制信号SHTPULSE供给到特定的像素块11或多个像素块11，并且能够将用于提供不同曝光时间的曝光控制信号SHTPULSE供给到不同的像素块11或多个不同的像素块11。
结果，可以针对各个像素块11在不同的曝光时间设置下拍摄图像。此外，可以通过曝光控制信号SHTPULSE来实施控制，以便提供期望的曝光时间。
在例如存在256×256个像素块11的情况下，如果如参照图4所说明的，用于使曝光控制信号独立地流动的控制线要被铺设给各个像素块11，则需要在平行于像素阵列基板10的平面上独立地铺设65,536(＝256×256)条控制线。
而且，图5所示的电路基板20仅需要总共768条控制线的铺设，即，256条水平控制线41、256条垂直控制线42和256条曝光控制线43的铺设。
因此，能够在抑制了被铺设成让用于控制曝光时间的控制信号流动的控制线的数量的同时，控制各像素块11的曝光时间。
需要注意的是，作为对水平控制信号SHTY[n]和垂直控制信号SHTX[m]的输入的预定逻辑运算，可以采用异或(exclusive OR)或者任何其它逻辑运算来代替“AND”运算或者“OR”运算。此外，作为对水平控制信号SHTY[n]和垂直控制信号SHTX[m]的输入的预定逻辑运算，可以采用两个以上的逻辑运算的组合。
图6是示出了图1所示的电路基板20的第二详细示例性构造的图。
需要注意的是，与图5所示的那些元件相同的元件用与相应的元件相同的附图标记表示，并且不再重复说明。
如参照图1所说明的，电路基板20包括与像素块11在数量上相同的M×N个信号处理部21。M×N个信号处理部21以阵列形式配置着。
需要注意的是，为了简化图示，与图5的情况一样，图6仅示出了像素阵列基板10上的2×2个像素块11和电路基板20上的与该2×2个像素块11对应的2×2个信号处理部21。
除了包括以阵列形式配置着的M×N个信号处理部21之外，电路基板20还包括控制部60、水平控制线41和垂直控制线42。水平控制线41的数量等于在垂直方向上排列的信号处理部21的数量N。垂直控制线42的数量等于在水平方向上排列的信号处理部21的数量M。
电路基板20还包括在每一行信号处理部21中的K条曝光控制线611～61K。K是2以上的整数。
在图6中，采用值2作为K。因此，电路基板20包括了在每一行信号处理部21中的两条曝光控制线611和612。然而，K不限于2。也可以采用2之外的值(即，3以上的整数)作为K。
与图5所示的控制部40的情况一样，控制部60通过让控制信号流动到水平控制线41和垂直控制线42中的各条控制线来控制信号处理部21(稍后所述的用于信号处理部21的选择电路70)的操作。
此外，控制部60通过让曝光控制信号SHTPULSE#K-1流动到曝光控制线61K(K＝1,2)而将曝光控制信号SHTPULSE#K-1供给到像素阵列基板10上的像素12。
曝光控制线61K例如沿着水平控制线41被铺设给M×N个信号处理部21的各行。因此，铺设的曝光控制线61K的数量等于信号处理部21的行数(在垂直方向上排列的信号处理部21的数量)N。
需要注意的是，特定的曝光控制信号SHTPULSE#K-1在N条曝光控制线61K中同时流动。
此外，实施控制以使得特定的曝光控制信号SHTPULSE#K-1和另一曝光控制信号SHTPULSE#K’-1提供不同的曝光时间设置。例如，实施控制以使得曝光控制信号SHTPULSE0提供短曝光时间，并且曝光控制信号SHTPULSE1提供长曝光时间。
在图6中，信号处理部21各自具有选择电路70。
如参照图1所说明的，与像素块11在数量上相同的M×N个信号处理部21在电路基板20上以阵列形式配置着。因此，选择电路70的数量也等于M×N。M×N个选择电路70以阵列形式配置着。
选择电路70包括锁存电路71、选择器72和缓冲器73。
除了包括选择电路70之外，信号处理部21各自还包括图6中省略的诸如ADC 22(图1)等其它信号处理电路。
此外，从左边算起为第(m+1)个且从上边算起为第(n+1)个的选择电路70在下文中也被称为选择电路70[m,n]。
在从上边算起的第(n+1)条水平控制线41中流动的水平控制信号SHTY[n]和在从左边算起的第(m+1)条垂直控制线42中流动的垂直控制信号SHTX[m]被供给到选择电路70[m,n]中的锁存电路71。
选择电路70[m,n]中的锁存电路71是如下的存储部：其存储着与水平控制信号SHTY[n]和垂直控制信号SHTX[m]对应的、表示曝光时间的曝光时间信息。
这里，例如，可以采用曝光时间信息作为水平控制信号SHTY[n]，并且可以采用用于给出向锁存电路71中写入信息的指示的控制信号作为垂直控制信号SHTX[m]。
例如，当在上述情况下将垂直控制信号SHTX[m]暂时设定为H电平时，由水平控制信号SHTY[0]至SHTY[N-1]表示的曝光时间信息被存储(锁存)在从左边算起的第(m+1)列中的选择电路70[m,0]至选择电路70[m,N-1]的锁存电路71中。
存储在锁存电路71中的曝光时间信息被供给到选择器72。
这里，作为曝光时间信息，例如，可以采用在曝光控制信号SHTPULSE#K-1的控制下设定的曝光时间，于是可以采用表示曝光控制信号SHTPULSE#K-1的信息。
作为代表曝光控制信号SHTPULSE#K-1的曝光时间信息，可以采用表示K个值的最小位数的信息，该信息是例如D位的信息，该D位表示只在log2K以上的最小整数。在这种情况下，锁存电路71需要具有用于存储至少D位的信息的存储容量。
将分别在从上边算起的第(n+1)条曝光控制线611～61K中流动的曝光控制信号SHTPULSE0至SHTPUYLSE#K-1供给到选择电路70[m,n]中的选择器72。
选择电路70[m,n]中的选择器72是这样的信号选择部：其根据来自锁存电路71的曝光时间信息，从分别在第(n+1)条曝光控制线611～61K中流动的曝光控制信号SHTPULSE0至SHTPULSE#K-1之中选择要供给到与信号处理部21[m,n]对应的像素块11[m,n]的曝光控制信号SHTPULSE。
更具体地，选择电路70[m,n]中的选择器72从分别在第(n+1)条曝光控制线611～61K中流动的曝光控制信号SHTPULSE0至SHTPULSE#K-1之中选择表示来自锁存电路71的曝光时间信息的曝光控制信号以作为要供给到与信号处理部21[m,n]对应的像素块11[m,n]的曝光控制信号SHTPULSE，然后将所选择的曝光控制信号供给到缓冲器73。
缓冲器73缓冲并且输出选择器72的输出。
例如，缓冲器73的输出端子与配置在电路基板20上的各信号处理部21中的通路24连接。
在像素阵列基板10上的各像素块11中，通路13被配置为与对应的信号处理部21中的通路24面对着。
像素块11中的通路13和对应的信号处理部21中的通路24例如通过Cu接合而被电气连接。因此，缓冲器73的输出经由通路24和通路13而被供给到像素块11。
在像素块11中，分配线14被铺设成使得：要供给到通路13的缓冲器73的输出被分配到像素块11中的像素12。
在像素块11的各像素12中，分配线14与被施加有作为曝光控制信号SHTPULSE的传输脉冲TRG、复位脉冲TRG或排出脉冲OFG的传输Tr 32、复位Tr 33或排出Tr 37(图2和图3)的栅极连接。
因此，由信号处理部21的选择电路70中的选择器72根据存储在锁存电路71中的曝光时间信息而从曝光控制信号SHTPULSE0至SHTPULSE#K-1之中选择的曝光控制信号SHTPULSE被供给到与信号处理部21对应的像素块11中的所有像素12。
根据如上所述构造而成的图6所示的电路基板20，可以利用在N条水平控制线41中流动的水平控制信号SHTY[n]和在M条垂直控制线42中流动的垂直控制信号SHTX[m]来将表示要供给到M×N个像素块11的曝光控制信号SHTPULSE的曝光时间信息个别地存储在锁存电路71中。
此外，根据图6所示的电路基板20，选择器72可以根据存储在锁存电路71中的曝光时间信息从K个曝光控制信号SHTPULSE0至SHTPULSE#K-1之中个别地选择要供给到M×N个像素块11的曝光控制信号SHTPULSE。
因此，例如，可以将提供了特定曝光时间的曝光控制信号SHTPULSE0供给到特定像素块11或多个像素块11，并且可以将提供了不同曝光时间的曝光控制信号SHTPULSE1供给到不同的像素块11或多个不同的像素块11。
结果，就可以针对各个像素块11在不同的曝光时间设置下拍摄图像。此外，在将曝光时间信息存储在锁存电路71中之后，可以同时控制M×N个像素块11的曝光时间。
这里，如果如参照图4所说明的，用于使曝光控制信号独立地流动的控制线要被铺设给M×N个像素块11各者，则需要在平行于像素阵列基板10的平面上独立地铺设M×N条控制线。
而且，图6所示的电路基板20需要N条水平控制线41、M条垂直控制线42和K×N条曝光控制线43的铺设，即，总共M+N+K×N条控制线的铺设。
因此，控制K就使得：能够在抑制了被铺设成让用于控制曝光时间的控制信号流动的控制线的数量的同时，控制各像素块11的曝光时间。
需要注意的是，要被存储在锁存电路71中的曝光时间信息可以例如以帧为单位进行重写。
而且，在图6中，可以将K个曝光控制信号SHTPULSE0至SHTPULSE#K-1作为选择器72的选择对象来处理，并且可以从K个曝光控制信号SHTPULSE0至SHTPULSE#K-1之中选择要供给到像素块11的曝光控制信号SHTPULSE。然而，因此，选择对象的数量K、进而可选择的曝光时间设置的数量与锁存电路71的容量以及要被铺设给一行信号处理部21的曝光控制线611和61K的数量K处于折衷的关系。
<摄像元件的使用例>
图7是示出了图1所示的图像传感器的使用例的图。
例如，上述图像传感器可以被用在如下所示的对可见光、红外光、紫外光、X射线光或其它光进行感测的各种电子设备中。
-用于拍摄图像以供鉴赏的电子设备，例如数码相机或具有相机功能的移动设备等。
-用于交通的电子设备，例如：为了提供自动停车特征和其它安全驾驶特征以及为了识别车辆驾驶员的状况而用于拍摄例如车辆前方或后方、车辆周围或车辆内部的图像的车载传感器；用于监视行驶车辆和道路的监视相机；或用于测量例如车辆间距离的测距传感器等。
-与电视机(TV set)、冰箱、空调或其它家用电器一起使用的电子设备，以便拍摄用户的姿态的图像并根据该姿态来操作上述这类电器。
-用于医疗或保健的电子设备，诸如内窥镜、电子显微镜或适于接收红外光的血管造影仪等。
-用于安保目的的电子设备，诸如用于预防犯罪的监视相机或用于个人身份认证的相机等。
-用于美容护理的电子设备，诸如用于拍摄皮肤图像的皮肤测量仪或用于拍摄头皮图像的显微镜等。
-用于运动的电子设备，诸如用于运动和其它事件的运动相机或可穿戴式相机等。
-用于农业的电子设备，诸如用于监视农场和农产品的状况的相机等。
<基于图像传感器的数码相机>
图8是示出了作为图1所示的图像传感器可适用的电子设备之一的数码相机的实施方案的示例性构造的框图。
该数码相机能够拍摄静止图像和运动图像。
在图8中，该数码相机包括光学系统101、图像传感器102、DSP(数字信号处理器：Digital Signal Processor)103、帧存储器104、记录装置105、显示装置106、电源系统107、操作系统108和总线109。在该数码相机中，DSP 103至操作系统108通过总线109互连。
光学系统101进行操作，使得外部光聚集在图像传感器102上。
图像传感器102具有与图1所示的图像传感器一样的构造，接收来自光学系统101的光，将接收到的光转换为电气信号，并输出该电气信号作为图像数据。
DSP 103对从图像传感器102输出的图像数据进行必要的信号处理。
帧存储器104接收已经由DSP 103进行了信号处理的图像数据，并且以帧为单位暂时地保存该图像数据。
记录装置105使用半导体存储器、硬盘或其它记录介质来记录由图像传感器102拍摄的运动图像或静止图像的图像数据。
例如，显示装置106是液晶面板、有机EL(电致发光：Electro Luminescence)面板或其它面板型显示装置，并且显示与存储在帧存储器104中的图像数据对应的图像(运动或静止图像)。
电源系统107向图像传感器102至显示装置106以及操作系统108供给必要的电力。
操作系统108响应于用户操作而输出用于数码相机的各种功能的操作指令。
本发明的实施方案不限于前述实施方案。在不脱离本发明的精神和范围的情况下，可以对前述实施方案进行各种修改。
此外，在本说明书中说明的有益效果仅是说明性的而不是限制性的。本发明可以提供额外的有益效果。
本发明可以采用以下技术方案。
(1)一种图像传感器，包括：
像素阵列部，所述像素阵列部具有以阵列形式配置着的多个像素以进行光电转换；和
多个选择部，所述多个选择部在数量上与多个具有所述像素阵列部中的两个以上像素的像素块相同，并且所述多个选择部选择将用于控制所述像素的曝光时间的曝光控制信号向各个像素块的供给；
所述选择部以阵列形式配置着。
(2)如上述(1)所述的图像传感器，其中当所述多个选择部选择了将所述曝光控制信号供给到各个所述像素块时，针对各个像素块来控制所述曝光时间。
(3)如上述(1)或(2)所述的图像传感器，还包括：
水平控制线，所述水平控制线在数量上与以阵列形式配置着的所述多个选择部在垂直方向上的数量相同；和
垂直控制线，所述垂直控制线在数量上与以阵列形式配置着的所述多个选择部在水平方向上的数量相同；
所述选择部根据经由所述水平控制线供给的水平控制信号和经由所述垂直控制线供给的垂直控制信号将所述曝光控制信号供给到所述像素块。
(4)如上述(1)至(3)中任一项所述的图像传感器，
其中所述多个选择部配置在与所述像素阵列部分开的电路基板上，并且
所述像素阵列部和所述电路基板彼此层叠。
(5)如上述(1)或(2)所述的图像传感器，还包括：
多个AD(模数)转换部，所述AD转换部对通过所述像素的光电转换而得到的电气信号进行AD转换，并且在数量上与所述多个像素块相同。
(6)如上述(5)所述的图像传感器，
其中所述多个选择部和所述多个AD转换部配置在与所述像素阵列部分开的电路基板上，并且
所述像素阵列部和所述电路基板彼此层叠。
(7)如上述(6)所述的图像传感器，其中所述电路基板被构造为使得所述选择部和所述AD转换部配置在与对应的像素块面对着的位置处。
(8)一种电子设备，包括：
用于聚集光的光学系统；以及
用于接收所述光以拍摄图像的图像传感器，
其中所述图像传感器包括：
像素阵列部，所述像素阵列部具有以阵列形式配置着的多个像素以进行光电转换；和
多个选择部，所述多个选择部在数量上与多个具有所述像素阵列部中的两个以上像素的像素块相同，并且所述多个选择部选择用于控制所述像素的曝光时间的曝光控制信号向各个所述像素块的供给，
其中所述多个选择部以阵列形式配置着。
(9)一种图像传感器，包括：
像素阵列部，所述像素阵列部具有以阵列形式配置着的多个像素以进行光电转换；和
多个选择部，所述多个选择部在数量上与多个具有所述像素阵列部中的两个以上像素的像素块相同，并且所述多个选择部从多个曝光控制信号之中选择要供给到各个像素块的曝光控制信号，所述多个曝光控制信号用于控制所述像素的曝光时间、且与多个不同的曝光时间设置对应；
所述多个选择部以阵列形式配置着。
(10)如上述(9)所述的图像传感器，其中当所述选择部选择了要供给到所述像素块的所述曝光控制信号时，针对各个像素块来控制所述曝光时间。
(11)如上述(9)或(10)所述的图像传感器，其中所述选择部包括：
存储部，所述存储部存储表示所述曝光时间的曝光时间信息；和
信号选择部，所述信号选择部根据存储在所述存储部中的所述曝光时间信息来选择要供给到所述像素块的所述曝光控制信号。
(12)如上述(9)至(11)中任一项所述的图像传感器，
其中所述选择部配置在与所述像素阵列部分开的电路基板上，并且所述像素阵列部和所述电路基板彼此层叠。
(13)如上述(9)或(10)所述的图像传感器，还包括：
多个AD(模数)转换部，所述多个AD转换部对通过所述像素的光电转换而得到的电气信号进行AD转换，并且在数量上与所述多个像素块相同。
(14)如上述(13)所述的图像传感器，
其中所述多个选择部和所述多个AD转换部配置在与所述像素阵列部分开的电路基板上，并且
所述像素阵列部和所述电路基板彼此层叠。
(15)如上述(14)所述的图像传感器，其中所述电路基板被构造为使得所述选择部和所述AD转换部配置在与对应的像素块面对着的位置处。
(16)一种电子设备，包括：
用于聚集光的光学系统；以及
用于接收所述光以拍摄图像的图像传感器，
其中所述图像传感器包括：
像素阵列部，所述像素阵列部具有以阵列形式配置着的多个像素以进行光电转换；和
多个选择部，所述多个选择部在数量上与多个具有所述像素阵列部中的两个以上像素的像素块相同，并且所述多个选择部从多个曝光控制信号之中选择要供给到各个所述像素块的曝光控制信号，所述多个曝光控制信号用于控制所述像素的曝光时间、且与多个不同的曝光时间设置对应，
其中所述多个选择部以阵列形式配置着。
附图标记列表
10 像素阵列基板
11 像素块
12 像素
13 通路
20 电路基板
21 信号处理部
22 ADC
23 信号线
24 通路
31 PD
32至35 FET
36 FD
37 FET
40 控制部
41 水平控制线
42 垂直控制线
43 曝光控制线
50 选择电路
51 运算电路
52 缓冲器
60 控制部
611、612 曝光控制线
70 选择电路
71 锁存电路
72 选择器
73 缓冲器
101 光学系统
102 图像传感器
103 DSP
104 帧存储器
105 记录装置
106 显示装置
107 电源系统
108 操作系统
109 总线

Claims (15)

1.一种图像传感器，包括：
像素阵列部，所述像素阵列部具有要进行光电转换的以阵列形式配置着的多个像素；
多个选择部，所述多个选择部在数量上与多个像素块相同，所述像素块具有所述像素阵列部中的两个以上像素，并且所述多个选择部选择用于控制所述像素的曝光时间的曝光控制信号向各个所述像素块的供给，所述多个选择部以阵列形式配置；
水平控制线，所述水平控制线在数量上与所述多个选择部在垂直方向上的数量相同，并且每个所述水平控制线连接到所述多个选择部的所述阵列的相应行上的选择部；和
垂直控制线，所述垂直控制线在数量上与所述多个选择部在水平方向上的数量相同，并且每个所述垂直控制线连接到所述多个选择部的所述阵列的相应列上的选择部；和
曝光控制线，所述曝光控制线沿着所述水平控制线布线，且在数量上与所述多个选择部在垂直方向上的数量相同，并且每个所述曝光控制线连接到所述多个选择部的所述阵列的相应行上的选择部，
其中，
根据经由所述水平控制线供给的水平控制信号和经由所述垂直控制线供给的垂直控制信号，所述选择部通过所述曝光控制线将所述曝光控制信号供给到所述像素块。
2.根据权利要求1所述的图像传感器，其中
当所述多个选择部选择了将所述曝光控制信号供给到各个所述像素块时，针对各个所述像素块来控制所述曝光时间。
3.根据权利要求1或2所述的图像传感器，其中
所述多个选择部被配置在与所述像素阵列部分开的电路基板上，并且
所述像素阵列部和所述电路基板彼此层叠。
4.根据权利要求1或2所述的图像传感器，还包括：
多个模数转换部，亦即多个AD转换部，所述多个AD转换部对通过所述像素的光电转换而得到的电气信号进行AD转换，并且在数量上与所述多个像素块相同。
5.根据权利要求4所述的图像传感器，其中
所述多个选择部和所述多个AD转换部配置在与所述像素阵列部分开的电路基板上，并且
所述像素阵列部和所述电路基板彼此层叠。
6.根据权利要求5所述的图像传感器，其中
所述电路基板被构造成使得所述选择部和所述AD转换部配置在与对应的所述像素块面对着的位置处。
7.一种电子设备，包括：
用于聚集光的光学系统；以及
用于接收所述光以拍摄图像的图像传感器，
其中所述图像传感器是如权利要求1至6中任一项所述的图像传感器。
8.一种图像传感器，包括：
像素阵列部，所述像素阵列部具有要进行光电转换的以阵列形式配置着的多个像素；
多个选择部，所述多个选择部在数量上与多个像素块相同，所述像素块具有所述像素阵列部中的两个以上像素，并且所述多个选择部从多个曝光控制信号之中选择要供给到各个所述像素块的曝光控制信号，所述多个曝光控制信号用于控制所述像素的曝光时间、且与多个不同的曝光时间设置对应，所述多个选择部以阵列形式配置；
水平控制线，所述水平控制线在数量上与所述多个选择部在垂直方向上的数量相同，并且每个所述水平控制线连接到所述多个选择部的所述阵列的相应行上的选择部；和
垂直控制线，所述垂直控制线在数量上与所述多个选择部在水平方向上的数量相同，并且每个所述垂直控制线连接到所述多个选择部的所述阵列的相应列上的选择部；和
曝光控制线，所述曝光控制线沿着所述水平控制线布线，且在数量上与所述多个选择部在垂直方向上的数量相同，并且每个所述曝光控制线连接到所述多个选择部的所述阵列的相应行上的选择部，
其中，
根据经由所述水平控制线供给的水平控制信号和经由所述垂直控制线供给的垂直控制信号，所述选择部通过所述曝光控制线将所述曝光控制信号供给到所述像素块。
9.根据权利要求8所述的图像传感器，其中
当所述选择部选择了要供给到所述像素块的所述曝光控制信号时，针对各个所述像素块来控制所述曝光时间。
10.根据权利要求8所述的图像传感器，其中所述选择部包括：
存储部，所述存储部存储表示所述曝光时间的曝光时间信息；和
信号选择部，所述信号选择部根据存储在所述存储部中的所述曝光时间信息来选择要供给到所述像素块的所述曝光控制信号。
11.根据权利要求8所述的图像传感器，其中
所述多个选择部配置在与所述像素阵列部分开的电路基板上，并且
所述像素阵列部和所述电路基板彼此层叠。
12.根据权利要求8至11中任一项所述的图像传感器，还包括：
多个模数转换部，亦即多个AD转换部，所述多个AD转换部对通过所述像素的光电转换而得到的电气信号进行AD转换，并且在数量上与所述多个像素块的数量相同。
13.根据权利要求12所述的图像传感器，其中
所述多个选择部和所述多个AD转换部配置在与所述像素阵列部分开的电路基板上，并且
所述像素阵列部和所述电路基板彼此层叠。
14.根据权利要求13所述的图像传感器，其中
所述电路基板被构造成使得所述选择部和所述AD转换部配置在与对应的所述像素块面对着的位置处。
15.一种电子设备，包括：
用于聚集光的光学系统；以及
用于接收所述光以拍摄图像的图像传感器，
其中所述图像传感器是如权利要求8至14中任一项所述的图像传感器。
CN201680042458.0A 2015-07-24 2016-07-11 图像传感器和电子设备 Active CN107925730B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110800630.7A CN113660430B (zh) 2015-07-24 2016-07-11 光检测设备

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015146772 2015-07-24
JP2015-146772 2015-07-24
PCT/JP2016/070432 WO2017018188A1 (ja) 2015-07-24 2016-07-11 イメージセンサ、及び、電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110800630.7A Division CN113660430B (zh) 2015-07-24 2016-07-11 光检测设备

Publications (2)

Publication Number Publication Date
CN107925730A CN107925730A (zh) 2018-04-17
CN107925730B true CN107925730B (zh) 2021-07-20

Family

ID=57884555

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110800630.7A Active CN113660430B (zh) 2015-07-24 2016-07-11 光检测设备
CN201680042458.0A Active CN107925730B (zh) 2015-07-24 2016-07-11 图像传感器和电子设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110800630.7A Active CN113660430B (zh) 2015-07-24 2016-07-11 光检测设备

Country Status (5)

Country Link
US (2) US10412327B2 (zh)
JP (1) JP6833688B2 (zh)
KR (2) KR102514137B1 (zh)
CN (2) CN113660430B (zh)
WO (1) WO2017018188A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102514137B1 (ko) 2015-07-24 2023-03-27 소니 세미컨덕터 솔루션즈 가부시키가이샤 이미지 센서, 및, 전자 기기
CN109155324B (zh) * 2016-03-15 2024-01-05 达特茅斯学院 具有集群并行读出的堆叠背照式量子图像传感器
JP2019004382A (ja) * 2017-06-16 2019-01-10 ソニーセミコンダクタソリューションズ株式会社 撮像装置
US10880293B2 (en) * 2017-08-25 2020-12-29 Ford Global Technologies, Llc Authentication of vehicle-to-vehicle communications
EP3462731B1 (en) * 2017-09-29 2021-11-10 Canon Kabushiki Kaisha Imaging device, imaging system, and moving body
US10540733B2 (en) * 2017-11-16 2020-01-21 The Boeing Company Frameless random-access image sensing
CN110413805B (zh) * 2018-04-25 2022-02-01 杭州海康威视数字技术股份有限公司 一种图像存储方法、装置、电子设备及存储介质
US11019274B2 (en) * 2018-09-10 2021-05-25 Tusimple, Inc. Adaptive illumination for a time-of-flight camera on a vehicle
JP7245016B2 (ja) 2018-09-21 2023-03-23 キヤノン株式会社 光電変換装置および撮像システム
WO2020093197A1 (en) * 2018-11-05 2020-05-14 Huawei Technologies Co., Ltd. Image sensor and control method therefor
CN111193882A (zh) * 2018-11-15 2020-05-22 格科微电子（上海）有限公司 单帧高动态范围图像传感器的实现方法
JP6824363B1 (ja) * 2019-10-30 2021-02-03 浜松ホトニクス株式会社 イメージセンサ、及びイメージセンサの制御方法
JP2021082934A (ja) 2019-11-19 2021-05-27 キヤノン株式会社 撮像装置及び撮像システム
CN115136586A (zh) * 2020-02-17 2022-09-30 株式会社尼康 摄像元件以及摄像装置
US20230126104A1 (en) * 2020-02-17 2023-04-27 Nikon Corporation Image capturing device and image capturing apparatus
US11932238B2 (en) 2020-06-29 2024-03-19 Tusimple, Inc. Automated parking technology
JP2022094796A (ja) * 2020-12-15 2022-06-27 キヤノン株式会社 撮像装置、制御方法、プログラム及び記憶媒体
CN113194235B (zh) * 2021-04-29 2022-11-08 维沃移动通信有限公司 像素传感器系统、摄像模组及电子设备
CN113194264B (zh) * 2021-04-29 2023-04-25 维沃移动通信有限公司 偏色调整方法、装置、电子设备及存储介质
CN113242393B (zh) * 2021-05-27 2023-04-18 哈尔滨工程大学 一种二维微小光斑阵列发生装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101626461A (zh) * 2008-07-09 2010-01-13 索尼株式会社 成像设备、相机、成像设备的控制方法及计算机程序
CN104272721A (zh) * 2012-05-02 2015-01-07 株式会社尼康 拍摄装置
CN104683668A (zh) * 2013-11-29 2015-06-03 佳能株式会社 摄像装置及移动电话

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001069408A (ja) 1999-08-30 2001-03-16 Sony Corp 固体撮像素子およびその駆動方法ならびにカメラシステム
JP2006157862A (ja) 2004-11-08 2006-06-15 Matsushita Electric Ind Co Ltd Ｍｏｓ型撮像素子および撮像装置
JP5104098B2 (ja) * 2007-07-27 2012-12-19 株式会社ニコン 固体撮像装置
TWI357262B (en) * 2007-11-14 2012-01-21 Novatek Microelectronics Corp Method for resetting image sensing operation and i
JP2013066140A (ja) * 2011-08-31 2013-04-11 Sony Corp 撮像装置、および信号処理方法、並びにプログラム
US9013615B2 (en) 2011-09-21 2015-04-21 Semiconductor Components Industries, Llc Image sensor with flexible interconnect capabilities
JP2014086889A (ja) * 2012-10-24 2014-05-12 Toshiba Corp 固体撮像装置
KR102514137B1 (ko) 2015-07-24 2023-03-27 소니 세미컨덕터 솔루션즈 가부시키가이샤 이미지 센서, 및, 전자 기기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101626461A (zh) * 2008-07-09 2010-01-13 索尼株式会社 成像设备、相机、成像设备的控制方法及计算机程序
CN104272721A (zh) * 2012-05-02 2015-01-07 株式会社尼康 拍摄装置
CN104683668A (zh) * 2013-11-29 2015-06-03 佳能株式会社 摄像装置及移动电话

Also Published As

Publication number Publication date
KR20230042395A (ko) 2023-03-28
JPWO2017018188A1 (ja) 2018-05-10
US10645313B2 (en) 2020-05-05
US20190373188A1 (en) 2019-12-05
JP6833688B2 (ja) 2021-02-24
KR102632643B1 (ko) 2024-02-02
CN107925730A (zh) 2018-04-17
KR102514137B1 (ko) 2023-03-27
CN113660430B (zh) 2023-06-20
WO2017018188A1 (ja) 2017-02-02
US20180227514A1 (en) 2018-08-09
CN113660430A (zh) 2021-11-16
KR20180033162A (ko) 2018-04-02
US10412327B2 (en) 2019-09-10

Similar Documents

Publication Publication Date Title
CN107925730B (zh) 图像传感器和电子设备
US11050955B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
KR102641555B1 (ko) 고체 촬상 소자, 고체 촬상 소자의 구동 방법, 및, 전자 기기
US10811447B2 (en) Solid-state imaging device, driving method, and electronic equipment
TW201838167A (zh) 信號處理裝置及固態成像裝置
WO2016114153A1 (ja) 固体撮像装置、駆動方法、及び、電子機器
CN111656772B (zh) 摄像装置和电子设备
JP2019193184A (ja) 撮像装置及び撮像装置の駆動方法
JP6821590B2 (ja) 撮像素子、撮像方法、および電子機器
JP7005493B2 (ja) 固体撮像素子および固体撮像素子の動作方法、撮像装置、並びに電子機器
JP2020017910A (ja) ストリーキング補正回路、撮像装置、及び、電子機器
WO2021033388A1 (ja) 撮像素子、撮像素子の駆動方法、及び、電子機器
CN109891876B (zh) 成像器件
US20200029045A1 (en) Solid-state imaging device and electronic apparatus
CN111183633B (zh) 固态摄像元件和电子器件
JP2019197980A (ja) 撮像装置、電子機器および駆動方法
JPWO2017179442A1 (ja) 固体撮像素子および固体撮像素子の動作方法、撮像装置、並びに電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant