KR20230025018A - 박막 전기-광학 도파관 변조기 디바이스 - Google Patents

박막 전기-광학 도파관 변조기 디바이스 Download PDF

Info

Publication number
KR20230025018A
KR20230025018A KR1020237002249A KR20237002249A KR20230025018A KR 20230025018 A KR20230025018 A KR 20230025018A KR 1020237002249 A KR1020237002249 A KR 1020237002249A KR 20237002249 A KR20237002249 A KR 20237002249A KR 20230025018 A KR20230025018 A KR 20230025018A
Authority
KR
South Korea
Prior art keywords
electro
seed layer
optic
layer
substrate
Prior art date
Application number
KR1020237002249A
Other languages
English (en)
Inventor
러셀 친 이 테오
루도빅 고데
니르 야하브
로버트 얀 비저
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20230025018A publication Critical patent/KR20230025018A/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/03Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect
    • G02F1/035Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect in an optical waveguide structure
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03BMANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B1/00Preparing the batches
    • C03B1/02Compacting the glass batches, e.g. pelletising
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00Single-crystal growth directly from the solid state
    • C30B1/02Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02Epitaxial-layer growth
    • C30B23/025Epitaxial-layer growth characterised by the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/16Oxides
    • C30B29/22Complex oxides
    • C30B29/32Titanates; Germanates; Molybdates; Tungstates

Landscapes

  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Metallurgy (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

전기-광학 도파관 변조기 디바이스는, 기판 상의 시드 층 ― 시드 층은 시드 층의 표면과 정렬된 제1 결정학적 평면을 가짐 ―, 시드 층 상에서 제1 방향으로 연장되고, 시드 층의 표면과 정렬된 제2 결정학적 평면을 갖는 전기-광학 채널, 제1 방향에 수직한 제2 방향으로, 기판 상의 전기-광학 채널의 양 측들에 있는 절연체 층; 전기-광학 채널 및 절연체 층 상의 전극 배리어 층, 및 제2 방향으로 연장되는 하나 이상의 전극들을 포함한다. 시드 층 및 절연체 층 각각은 전기-광학 채널보다 낮은 굴절률을 갖는 재료를 포함한다.

Description

박막 전기-광학 도파관 변조기 디바이스
[0001] 본 개시내용의 실시예들은 일반적으로 전기-광학 디바이스들에 관한 것으로, 보다 구체적으로는 실리콘 플랫폼에 통합된 박막 전기-광학 도파관 변조기 디바이스(electro-optical waveguide modulator device)들에 관한 것이다.
[0002] 실리콘 포토닉스(silicon photonics)는 광범위한 애플리케이션들을 위한 조밀하고(dense) 저비용의 집적 포토닉 회로(integrated photonic circuit)를 위한 플랫폼이 되었다. 실리콘 포토닉스에 바륨 티타네이트(BaTiO3, BTO)와 같은 EO(electro-optical) 재료를 추가하는 것은 전력 소비를 감소시키고 동작 속도를 증가시킬 수 있는 다수의 신규 능동 포토닉 디바이스들 이를테면, 변조기들 및 스위치들을 가능하게 한다. EO(electro-optical) 도파관 위상 변조기들을 포함하여, 실리콘 플랫폼에 통합된 전기-광학 디바이스들은 또한, 단일 광자 소스 및 단일 광자 검출기를 사용하는 전광 양자 컴퓨팅(all-optical quantum computing)과 같은 신흥 양자 기술들의 핵심 엘리먼트가 될 수 있다.
[0003] 그러나 확장 가능하고 복제 가능한 통합된 전기-광학 디바이스들을 위한 아키텍처들의 개발은 가까운 미래의 양자 기술들의 발전을 위한 누락 엘리먼트로 남아 있다.
[0004] 본 개시내용의 실시예들은 일반적으로 전기-광학 도파관 변조기 디바이스에 관한 것이다. 전기-광학 디바이스는, 기판 상의 시드 층 ― 시드 층은 시드 층의 표면과 정렬된 제1 결정학적 평면(crystallographic plane)을 가짐 ―, 시드 층 상에서 제1 방향으로 연장되고, 시드 층의 표면과 정렬된 제2 결정학적 평면을 갖는 전기-광학 채널, 제1 방향에 수직한 제2 방향으로, 기판 상의 전기-광학 채널의 양 측들에 있는 절연체 층, 전기-광학 채널 및 절연체 층 상의 전극 배리어 층, 및 제2 방향으로 연장되는 하나 이상의 전극들을 포함한다. 시드 층 및 절연체 층 각각은 전기-광학 채널보다 낮은 굴절률을 갖는 재료를 포함한다.
[0005] 본 개시내용의 실시예들은 또한 결정학적으로 정렬된 표면을 갖는 기판을 형성하는 방법에 관한 것이다. 방법은 이온 빔 보조 증착 프로세스 및 펄스 레이저 증착 프로세스로부터 선택된 프로세스를 통해 기판 상에 시드 층을 증착하는 단계, 및 시드 층의 제1 결정학적 평면을 시드 층의 표면과 정렬시키기 위해, 증착된 시드 층을 어닐링하는 단계를 포함한다.
[0006] 본 개시내용의 실시예들은 추가로, 전기-광학 도파관 변조기 디바이스를 형성하는 방법에 관한 것이다. 방법은 이온 빔 보조 증착 프로세스 및 펄스 레이저 증착 프로세스로부터 선택된 프로세스를 통해 기판 상에 시드 층을 증착하는 단계, 시드 층의 제1 결정학적 평면을 시드 층의 표면과 정렬시키기 위해, 증착된 시드 층을 어닐링하는 단계, 시드 층 상에 전기-광학 재료의 층을 증착하는 단계, 전기-광학 재료의 층의 제2 결정학적 평면을 시드 층의 표면과 정렬시키기 위해 전기-광학 재료의 증착된 층을 어닐링하는 단계, 및 시드 층 상에 제1 방향으로 연장되는 전기-광학 채널을 형성하기 위해 전기-광학 재료의 층을 패터닝하는 단계를 포함한다. 시드 층은 전기-광학 채널보다 낮은 굴절률을 갖는 재료를 포함한다.
[0007] 본 개시내용의 위의 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된 본 개시내용의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 단지 예시적인 실시예들을 예시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 하고, 다른 균등하게 유효한 실시예들을 허용할 수 있다는 것이 주목되어야 한다.
[0008] 도 1은 일 실시예에 따른 EO(electro-optical) 도파관 변조기의 개략도이다.
[0009] 도 2는 일 실시예에 따라 EO 도파관을 제조하는 데 사용되는 프로세싱 시퀀스의 흐름도를 예시한다.
[0010] 도 3은 일 실시예에 따른 기판 프로세싱 시스템의 개략도이다.
[0011] 이해를 용이하게 하기 위해, 도면들에 대해 공통인 동일한 엘리먼트들을 지정하기 위해 가능한 경우 동일한 참조 번호들이 사용되었다. 일 실시예의 엘리먼트들 및 특징들이 추가적인 설명 없이 다른 실시예들에 유익하게 포함될 수 있는 것으로 고려된다.
[0012] 본 개시내용의 실시예들은 일반적으로 EO(electro-optical) 디바이스들에 관한 것으로, 보다 구체적으로는 실리콘 플랫폼에 통합된 박막 EO(electro-optical) 도파관 변조기 디바이스에 관한 것이다.
[0013] 본원에서 설명된 실시예들에서, 실리콘 플랫폼에 통합된 박막 EO(electro-optical) 도파관 위상 변조기들은 EO 재료가 높은 전기 광학 계수(예컨대, 포켈 계수(Pockel Coefficient) > 700pm/V)를 가져 인가된 전기장에 대한 높은 감도로 이어지도록 정렬된 결정학적 배향들을 가진 EO 재료를 갖는 고품질로 이루어진다. EO 재료의 결정학적 배향들과 기판 상에 형성된 하부 시드 층의 정렬은 EO 재료의 결정학적 배향들과 증착 직후(as deposited)의 시드 층이 정렬되지 않기 때문에 고온에서 레이저 어닐링 프로세스와 같은 어닐링 프로세스에 의해 수행된다. 기판을 예비 세정하기 위한 예비 세정 챔버와 EO 재료 및/또는 시드 층을 증착하기 위한 프로세스 챔버 사이에서 기판이 이송되는 동안 진공을 깨뜨리지 않고 어닐 프로세스들이 수행된다.
[0014] 이러한 박막 전극 도파관 위상 변조기들은 인가된 전기장의 세기에 의존하여 상이한 굴절률을 가져 입사광의 위상들을 변조할 수 있고, 따라서 광섬유 또는 단일 광자 소스 및 단일 광자 검출기들과 결합될 때, 차세대 광학 통신 및 양자 기술들에서 인에이블링 요소(enabling element)들로서 사용될 수 있다.
[0015] 통상적으로, EO(electro-optical) 디바이스들은 벌크 리튬 니오베이트(LiNbO3) 단결정들로 제조되며 크고 고품질의 단결정으로서 성장되는 그것들의 능력으로 인해 다른 광학 및 전자 컴포넌트들과 결합된다. 실리콘 상의 통합되고 콤팩트한 광학 시스템들을 향한 최근의 발전들은 LiNbO3보단, 바륨 티타네이트(BaTiO3, BTO)와 같이 훨씬 더 높은 전기-광학 계수들을 갖는 강유전성 산화물 재료들로 박막 광학 및 EO(electro-optical) 컴포넌트들(예컨대, 도파관들, 소스들, 변조기들 및 검출기들)의 제조 및 특성화를 요구한다. 본원에서 설명된 실시예들에서, 실리콘 기반 플랫폼 상에 형성된 박막 EO(electro-optical) 도파관 위상 변조기의 예들이 설명된다. 그러나, 본 개시내용은 이러한 특정 애플리케이션에서의 사용으로 제한되지 않고 다른 박막 EO(electro-optical) 컴포넌트들에 적용될 수 있다.
[0016] 도 1은 하나 이상의 실시예들에 따른 EO(electro-optical) 도파관 변조기(100)의 개략도이다. 도 2는 하나 이상의 실시예에 따라 EO 도파관 변조기(100)를 제조하는 데 사용되는 프로세싱 시퀀스(200)의 흐름도를 예시한다. 기판(102) 상에 EO 도파관 변조기(100)를 제조하기 위한 프로세싱 시퀀스(200)는 도 3과 관련하여 아래에서 설명되는 클러스터 툴(300)과 같은 기판 프로세싱 시스템에서 수행된다.
[0017] 본원에서 사용되는 바와 같이, "기판"이라는 용어는 후속 프로세싱 동작들을 위한 토대로서 역할을 하는 재료의 층을 지칭하고 그 위에 EO 도파관 변조기(100)를 형성하기 위해 배치되는 표면을 포함한다. 기판(102)은 (001) 실리콘 웨이퍼, 실리콘 산화물, 스트레인드 실리콘, 실리콘 게르마늄, 도핑되거나 도핑되지 않은 폴리실리콘, 도핑되거나 도핑되지 않은 실리콘 웨이퍼들, 패터닝되거나 패터닝되지 않은 웨이퍼들, SOI(silicon on insulator), 탄소 도핑된 실리콘 산화물들, 실리콘 질화물, 인듐 인화물, 게르마늄, 갈륨 비화물, 갈륨 질화물, 석영, 용융 실리카, 유리 또는 사파이어일 수 있다. 더욱이, 기판(102)은 임의의 특정 크기 또는 형상으로 제한되지 않는다. 기판(102)은, 특히, 200 mm 직경, 300 mm 직경, 또는 450 mm와 같은 다른 직경들을 갖는 둥근 웨이퍼일 수 있다. 기판(102)은 또한, 임의의 다각형, 정사각형, 직사각형, 만곡형 또는 그렇지 않으면 비-원형 워크피스, 이를테면 다각형 유리 기판일 수 있다.
[0018] 프로세싱 시퀀스(200)의 블록(202)에서, 기판(102)의 표면은 그 위에 EO 도파관 변조기(100)를 제조하기 전에 천연 산화물들 또는 다른 오염원들을 제거하기 위해 예비 세정된다. 예컨대, 기판(102)은 약 24℃ 내지 약 50℃의 온도에서 dHF(dilute hydrofluoric acid) 에칭 용액을 사용하는 습식 에칭 프로세스에 의해 예비 세정될 수 있다. 대안적으로, 기판(102)은 캘리포니아 주 산타클라라에 소재하는 Applied Materials, Inc.로부터 입수 가능한 SICONI™ 챔버와 같은 예비 세정 챔버에서 증기 에칭 프로세스에 의해 예비 세정될 수 있다. 예비 세정 가스는 질소(N2) 및 수소(H2) 가스들의 혼합물일 수 있다. 아르곤(Ar)과 같은 퍼지 가스 또는 캐리어 가스가 또한 예비 세정 가스 혼합물에 추가될 수 있다.
[0019] EO 도파관 변조기(100)는 기판(102) 상에 형성된 시드 층(104)을 포함한다. 시드 층(104)은 X-Y 평면에서 마그네슘 산화물(또는 마그네시아, MgO)로 형성되고 Z 방향으로 약 0.25nm 내지 약 15nm의 두께를 갖는다. 시드 층(104)은 하부 기판(102)(예컨대, (001) 실리콘 웨이퍼)의 결정학적 평면과 정렬되는 X-Y 평면에 평행한 (001) 결정학적 평면을 갖도록 형성된다. 일부 실시예들에서, 시드 층(104)은 실온에서 아르곤(Ar) 및 산소(O2) 가스들을 포함하는 혼합 가스에 기초하여 플라즈마를 이용한 PVD(physical vapor deposition) 프로세스에 의해 예비 세정된 기판(102) 상에 MgO를 증착함으로써 형성되며, 여기서 PVD 챔버에 하우징된 타깃은 MgO로 구성된다. 프로세싱 시퀀스(200)의 블록(204)에서, 시드 층(104)은 CVD(chemical vapor deposition) 프로세스, MOCVD(metal organic chemical vapor deposition), ALD(atomic layer deposition) 프로세스 또는 MBE(molecular beam epitaxy) 프로세스와 같은 다른 화학 증착 프로세스들에 의해 형성된다. 그러나, 증착 직후의 시드 층(104)은 BCC(body-centered cubic) 또는 FCC(face-centered cubic) 결정 격자 구조의 (200), (220) 및 (222)와 같은 가변 크기들 및 결정학적 배향의 결정자(crystallite)들의 다수의 도메인들을 포함할 수 있고, 따라서 시드 층(104)이 X-Y 평면에 평행한 (001) 결정학적 평면을 갖는 MgO 결정자들의 더 큰 도메인을 포함하도록 추가로 처리된다. 예컨대, MgO는 IBAD(ion beam assisted deposition) 프로세스를 통해 기판(102) 상에 추가로 증착될 수 있다. IBAD 프로세스에서, MgO가 증착됨에 따라, MgO는 MgO 결정자들의 결정학적 배향들에 의존하여 아르곤 이온들(Ar+) 또는 산소 이온들(O+)과 같은 고에너지(약 300 eV 및 약 2000 eV) 이온들의 빔에 의해 동시에 에칭된다. 이온 빔이 시드 층(104)의 표면(즉, X-Y 평면)에 대해 45° 각도로 입사될 때, (001) 결정학적 평면(이온 빔에 대해 평면외) 및 (101) 결정학적 평면(이온 빔과 평행하고 이온 빔에 대해 평면내)을 갖는 결정자들은 다른 평면들을 갖는 결정자들이 제거되는 동안 우선적으로 형성된다. 일부 실시예들에서, 시드 층(104)은 PLD(pulsed laser deposition) 프로세스를 통해 형성된다.
[0020] 프로세싱 시퀀스(200)의 블록(206)에서, 시드 층(104)은 레이저 어닐링 프로세스, RTA(rapid thermal anneal) 프로세스, 퍼니스 어닐링 프로세스 또는 진공 어닐링 챔버에서의 어닐링 프로세스에 의해, 결정학적 평면 (001)과 아직 정렬되지 않은 도메인들로부터 결정 구조들을 재생성하기 위해 추가로 어닐링될 수 있다. 레이저 어닐링 프로세스에서, 시드 층(104)의 표면은 대기압에서 약 700℃ 내지 약 1100℃의 온도로 약 0.1초 내지 약 24시간의 지속기간 동안 아르곤(Ar)과 같은 퍼지 가스 또는 캐리어 가스를 이용하여 산소(O2), 수소(H2), 및 질소(N2)를 포함하는 분위기에서 조사(irradiate)된다. RTA 프로세스에서, 어닐링 프로세스는 고진공 압력에서 약 200℃ 내지 약 1000℃의 온도에서 아르곤(Ar)과 같은 퍼지 가스 또는 캐리어 가스를 이용하여 산소(O2), 수소(H2) 및 질소(N2)를 포함하는 분위기에서 약 0.1초 내지 약 24시간의 지속기간 동안 지속된다. 어닐링 프로세스는, 시드 층(104)이 고진공에서 약 0.1초 내지 약 24시간 동안 아르곤(Ar)과 같은 퍼지 가스 또는 캐리어 가스를 이용하여 산소(O2), 수소(H2) 및 질소(N2)를 포함하는 분위기에서 약 200℃ 내지 약 1000℃의 온도로 가열되는 RTP(rapid thermal processing) 챔버에서의 퍼니스 어닐링(furnace anneal)일 수 있다. 어닐링 프로세스는 아르곤(Ar)과 같은 퍼지 가스 또는 캐리어 가스를 이용하여 약 5분 내지 약 90분의 시간 지속기간 동안 약 1000℃의 온도에서 진공 어닐링 또는 고압 챔버에서 수행될 수 있다.
[0021] 본원에서 설명된 다른 실시예들과 결합될 수 있는 다른 실시예에서, 블록(204)의 증착 프로세스 및 블록(206)의 어닐링 프로세스는 결정학적 평면 (001)을 갖는 MgO 결정자들의 원하는 도메인 크기를 갖는 시드 층(104)의 원하는 두께가 달성될 때까지 반복된다.
[0022] EO 도파관 변조기(100)는 시드 층(104)의 (001) 결정학적 평면 상에서 X-방향으로 형성된 EO 채널(106)을 더 포함한다. EO 채널(106)은 EO 도파관 변조기(100)의 도파관 영역을 정의한다. EO 채널(106)은 재료에 인가되는 전기장에 비례하여 굴절률을 변화시키는 포켈스 효과(Pockels effect)(선형 EO 효과로서 또한 지칭됨)를 나타내는 재료로 형성된다. 일부 실시예들에서, EO 채널(106)은 BTO의 c-축이 Z 방향으로 배향된 바륨 티타네이트(BaTiO3, BTO)로 형성된다. 벌크 BTO는 잘 알려진 재료들 중에서 가장 큰 포켈스 계수(>1000pm/V)를 갖는다. EO 채널(106)은 Y-방향으로 약 4 nm 내지 약 500 nm의 폭 및 약 100 nm 내지 약 300 nm의 Z-방향 두께를 갖는다. EO 채널(106)은 시드 층(104) 상에 BTO의 층을 형성하고 시드 층(104) 상에 BTO의 층을 패터닝함으로써 제조된다. 프로세싱 시퀀스(200)의 블록(208)에서, BTO의 층은 PVD 프로세스, CVD 프로세스 또는 ALD 프로세스와 같은 증착 프로세스에 의해 형성되거나 에피택셜 성장될 수 있다. 프로세싱 시퀀스(200)의 블록(210)에서, 증착 직후의 BTO의 층은 블록(206)의 어닐링 프로세스와 실질적으로 유사하게 어닐링되어 X-Y 평면(즉, Z-축을 따른 c-축)에서 (001) 결정학적 평면을 갖는 BTO 결정자들의 큰 도메인들을 형성할 수 있다. 일부 실시예들에서, EO 채널(106)은 바륨 스트론튬 티타네이트(BaO4SrTi, BSTO)로 형성된다. 본원에서 설명된 다른 실시예들과 결합될 수 있는 다른 실시예에서, 블록(208)의 증착 프로세스 및 블록(210)의 어닐링 프로세스는 결정학적 평면 (001)을 갖는 BTO 결정자들의 원하는 도메인 크기를 갖는 시드 층(104)의 원하는 두께가 달성될 때까지 반복된다.
[0023] 프로세싱 시퀀스(200)의 블록(212)에서, 하부 시드 층(104)과 함께 BTO의 층이 에칭되어 EO 채널(106)을 형성한다.
[0024] 입방 MgO(300K에서 a = 4.2313Å) 및 정방 BTO(300K에서 a = 3.992Å, c = 4.036Å) 사이의 격자 미스매칭은 상당히 크다. 그러나 MgO는 그의 저굴절률(1.55㎛ 파장에서 약 1.7) 및 광학 투명성으로 인해 종종 시드 층(104)으로서 사용된다. 시드 층(104)은 하부의 실리콘 기판(102)으로부터 EO 채널(106)을 광학적으로 분리하는데, 이는 시드 층(104)의 저굴절률(즉, 1.55㎛ 파장에서 전기장이 인가되지 않을 때 약 2.3인 EO 채널(106)의 굴절률보다 낮음)이 EO 채널(106) 내에서 Z 방향으로 광의 한정을 보장하기 때문이다.
[0025] 일부 실시예들에서, 시드 층(104)은 스트론튬 티타네이트(SrTiO3, STO)로 형성되고, EO 채널(106)은 란타넘 티타네이트(La2Ti2O7, LTO)로 형성된다.
[0026] EO 도파관 변조기(100)는 기판(102) 상에서 X-방향으로 EO 채널(106)의 양 측들에 있는 절연체 층들(108)을 더 포함한다. 절연체 층들(108)은 저굴절률을 갖는 유전체 재료 이를테면, 실리콘 산화물(SiO2, 1.55㎛ 파장에서 약 1.4의 굴절률), 실리콘 질화물(Si3N4, 1.55㎛ 파장에서 약 2.0의 굴절률), 로우-k, 울트라-로우-k 또는 극-로우-k 유전체 재료들, SiCH, SiCNH, SiCONH, 블랙 다이아몬드, 다공성 또는 에어갭 재료들로 형성될 수 있다. 프로세싱 시퀀스(200)의 블록(214)에서, 절연체 층들(108)은 증착 프로세스들 이를테면, PVD 프로세스, CVD 프로세스, 또는 ALD 프로세스에 의해 시드 층(104) 및 EO 채널(106)의 노출된 표면 상에 유전체 재료의 블랭킷 층을 증착하고, 후속적으로, 유전체 재료의 블랭킷 층을 부분적으로 에칭 백(etching back)하거나 화학적으로 폴리싱함으로써 형성되어서, EO 채널(106)이 노출되고 절연체 층들(108)과 평탄화된다.
[0027] EO 채널(106) 및 절연체 층들(108) 위에, EO 도파관 변조기(100)는 전극 배리어 층(110)을 더 포함한다. 전극 배리어 층(110)은 탄탈 질화물(TaN), 티타늄 질화물(TiN), 티타늄(Ti) 및 탄탈 산화물(Ta2O5)로부터 선택된 재료로 형성된다. 배리어 층(110)은 Z-방향으로 약 0.25nm 내지 약 15nm의 두께를 갖는다. 프로세싱 시퀀스(200)의 블록(216)에서, 전극 배리어 층(110)은 PVD 프로세스, CVD 프로세스 또는 ALD 프로세스와 같은 증착 프로세스에 의해 형성될 수 있다.
[0028] EO 도파관 변조기(100)는 EO 채널(106)의 측들에 형성된 Y 방향으로 연장되는 하나 이상의 동일 평면 전극들(112)을 더 포함한다. 전극들(112)은 니켈(Ni), 텅스텐(W), 루테늄(Ru), 알루미늄(Al), 몰리브덴(Mo), 구리(Cu) 또는 코발트(Co)로 형성된다. 전극들(112) 각각은 Y 방향으로 약 0.4 nm 내지 약 500 nm의 폭을 갖고, Z 방향으로 약 1 nm 내지 약 1000 nm, 예컨대, 약 100 nm의 두께를 갖는다. DC 또는 저주파 전압이 전극들(112)에 인가될 때, EO 채널(106)의 굴절률이 변하여, EO 채널(106)의 도파관 영역을 통해 전파되는 광의 위상의 변조를 초래한다. 프로세싱 시퀀스(200)의 블록(218)에서, 전극들(112)은 증착 프로세스들 이를테면, PVD 프로세스, CVD 프로세스 또는 ALD 프로세스에 의해 니켈(Ni), 텅스텐(W), 루테늄(Ru), 알루미늄(Al), 몰리브덴(Mo), 구리(Cu) 또는 코발트(Co)와 같은 금속 층을 증착하고 증착된 금속 층을 패터닝함으로써 형성된다. 전극들(112)은 블록(206)의 어닐링 프로세스들과 실질적으로 유사하게 어닐링될 수 있다.
[0029] 도 3은 하나 이상의 실시예들에 따라, EO 도파관 변조기(100)가 제조될 수 있는 기판 프로세싱 시스템(300)을 예시한다. 기판 프로세싱 시스템(300)의 예들은 캘리포니아 주 산타클라라에 소재하는 Applied Materials, Inc.로부터 상업적으로 입수 가능한 ENDURA®시스템 및 Centura®시스템이다. 대안적으로, 다른 기판 프로세싱 시스템들이 또한 본 개시내용에 따라 수정될 수 있다.
[0030] 기판 프로세싱 시스템(300)은 진공-밀폐 프로세싱 플랫폼(302), 팩토리 인터페이스(304), 및 제어기(306)를 포함한다. 또한, 기판 프로세싱 시스템(300)은 클러스터 툴 또는 다중 챔버 프로세싱 시스템으로서 또한 지칭될 수 있다.
[0031] 프로세싱 플랫폼(302)은 하나 이상의 프로세싱 챔버들을 포함한다. 예컨대, 프로세싱 플랫폼(302)은 프로세싱 챔버들(308, 310, 312, 314, 316, 318, 320, 322, 324)을 포함할 수 있다. 또한, 프로세싱 플랫폼(302)은 하나 이상의 이송 챔버들을 포함한다. 예컨대, 도 3에 예시된 바와 같이, 프로세싱 플랫폼(302)은 이송 챔버들(326, 328)을 포함한다. 프로세싱 플랫폼(302)은 또한 기판이 이송 챔버들 사이에서 이송되도록 허용하는 하나 이상의 통과 챔버들을 포함할 수 있다. 예컨대, 통과 챔버들(330, 332)은 기판이 이송 챔버들(326, 328) 사이에서 이송되도록 허용할 수 있다.
[0032] 프로세싱 플랫폼(302)은 또한 하나 이상의 로드록 챔버들을 포함할 수 있다. 예컨대, 도 3에 예시된 바와 같이, 프로세싱 플랫폼(302)은 로드록 챔버들(334, 336)을 포함한다. 로드록 챔버들(334, 336)은 팩토리 인터페이스(304)로부터 이송 챔버(326)로 기판들을 이송하기 전에 진공 하에서 동작되도록 펌핑 다운될 수 있다.
[0033] 팩토리 인터페이스(304)는 하나 이상의 도킹 스테이션들(338), 하나 이상의 팩토리 인터페이스 로봇들(340) 및 충전 스테이션(342)을 포함한다. 도킹 스테이션들(338)은 하나 이상의 FOUP(front opening unified pod)들(344A, 344B, 344C, 344D)을 포함한다. 팩토리 인터페이스 로봇(340)은 화살표(346)에 의해 예시된 선형 및 회전 움직임이 가능할 수 있다. 또한, 팩토리 인터페이스 로봇(340)은 FOUP들(344A-D), 로드록 챔버들(334, 336) 및 충전 스테이션(342) 사이에서 기판을 이송할 수 있다. 기판은 프로세싱 플랫폼(302) 내에서 기판을 프로세싱하기 위해 충전 스테이션(342)으로부터 로드록 챔버들(334, 336) 중 하나 이상으로 팩토리 인터페이스 로봇(340)에 의해 이송될 수 있다. 후속적으로, 프로세싱된 기판은 팩토리 인터페이스 로봇(340)에 의해 로드록 챔버들(334, 336)로부터 FOUP들(344A-D) 중 하나로 이송될 수 있다.
[0034] 이송 챔버(326)는 이송 로봇(348)을 포함한다. 이송 로봇(348)은 기판들을, 로드록 챔버들(334, 336)로 그리고 그 반대로, 프로세싱 챔버들(308, 310, 312, 314)로 그리고 그 반대로, 통과 챔버들(330, 332)로 그리고 그 반대로 이송한다. 통과 챔버들(330, 332)은 기판들이 이송 챔버들(326, 328) 사이에서 프로세싱 플랫폼(302) 내에서 이송되도록 허용하면서, 진공 조건들을 유지하기 위해 활용될 수 있다. 이송 챔버(328)는 이송 로봇(350)을 포함한다. 이송 로봇(350)은 통과 챔버들(330, 332)과 프로세싱 챔버들(316, 318, 320, 322, 324) 사이 그리고 프로세싱 챔버들(316, 318, 320, 320, 322, 324) 사이에서 기판들을 이송한다.
[0035] 프로세싱 챔버들(308, 310, 312, 314, 316, 318, 320, 322, 324)은 기판을 프로세싱하도록 적합한 임의의 방식으로 구성될 수 있다. 예컨대, 프로세싱 챔버들(308, 310, 312, 314, 316, 318, 320, 322, 324)은 하나 이상의 재료 층들을 증착하고 하나 이상의 세정 프로세스들을 기판에 적용하도록 구성될 수 있다.
[0036] 프로세싱 챔버들, 예컨대, 프로세싱 챔버들(308, 310, 312, 314)은 기판을 다른 프로세스 챔버로 이송하기 전에 기판으로부터 오염물들을 제거하고 그리고/또는 휘발성 컴포넌트들을 탈가스(degas)하기 위해 예비 세정 프로세스를 수행하도록 구성될 수 있다. 프로세싱 챔버(322)는 기판 상에 하나 이상의 층들을 증착하도록 구성될 수 있다. 또한, 프로세싱 챔버(324)는 기판이 프로세싱 챔버들(316, 318, 320, 322) 중 하나 이상으로 이송되기 전에 기판 상에 마스크(예컨대, 섀도우 마스크)를 포지셔닝하고 프로세싱 챔버들(316, 318, 320, 322) 중 하나 이상 내에서의 프로세싱 후 기판으로부터 마스크를 언로딩하도록 구성될 수 있다. 프로세싱 챔버들(316, 318, 320, 322)은 특히, CVD(chemical vapor deposition), ALD(atomic layer deposition), MOCVD(metalorganic chemical vapor deposition), PECVD(plasma-enhanced chemical vapor deposition) 및 PVD(physical vapor deposition)(예컨대, 스퍼터링 프로세스 또는 증착 프로세스)와 같은 증착 프로세스를 사용하여 재료들을 증착하도록 구성될 수 있다. 프로세싱 챔버들(316, 318, 320)은 진공 또는 거의 진공 압력들에서 기판을 어닐링할 수 있는 RTA(Rapid Thermal Annealing) 챔버들 또는 RTP(Rapid Thermal Process) 챔버들일 수 있다. RTA 챔버의 예는 캘리포니아 주 산타클라라에 소재하는 Applied Materials, Inc.로부터 상업적으로 입수 가능한 RADIANCE™ 챔버이다. 대안적으로, 프로세싱 챔버들(316, 318, 320)은 고온 CVD 증착, 어닐링 프로세스들, 또는 인-시튜(in situ) 증착 및 어닐링 프로세스들을 수행할 수 있는 W×Z™ 증착 챔버들일 수 있다.
[0037] 제어기(306)는 기판 프로세싱 시스템(300)의 컴포넌트들을 제어하도록 구성된다. 제어기(306)는 프로세싱 챔버들(308, 310, 312, 314, 316, 318, 320, 322, 324), 이송 챔버들(326 및 328), 통과 챔버들(330, 332) 및 팩토리 인터페이스(304) 중 하나 이상의 것들의 동작을 제어하기 위한 임의의 적합한 제어기일 수 있다. 예컨대, 제어기(306)는 이송 로봇(348), 이송 로봇(350) 및 팩토리 인터페이스 로봇(340)의 동작을 제어하도록 구성될 수 있다. 제어기(306)는 CPU(central processing unit)(352), 메모리(354), 및 지원 회로들(356)을 포함한다. CPU(352)는 산업 환경에서 활용될 수 있는 임의의 범용 컴퓨터 프로세서일 수 있다. 지원 회로들(356)은 CPU(352)에 커플링되고, 캐시, 클록 회로들, 입력/출력 서브시스템들, 전력 공급부들 등을 포함할 수 있다. 소프트웨어 루틴들은 메모리(354) 내에 저장될 수 있다. 소프트웨어 루틴들은 CPU(352)에 의해 실행될 수 있고 따라서 기판 프로세싱 시스템(300) 내의 다양한 컴포넌트들로 하여금, 본원에서 설명된 방법들 중 하나 이상을 수행하게 하도록 적응될 수 있다. 대안적으로 또는 부가적으로, 소프트웨어 루틴들 중 하나 이상은 제2 CPU(예시되지 않음)에 의해 실행될 수 있다. 제2 CPU는 제어기(306)의 일부이거나 제어기(306)로부터 원격일 수 있다.
[0038] 하나 이상의 프로세싱 챔버들(308, 310, 312, 314, 316, 318, 320, 322, 324), 하나 이상의 이송 챔버들(326 및 328), 하나 이상의 통과 챔버들(330, 332) 및/또는 팩토리 인터페이스(304)는 본원에서 개시된 방법들 중 적어도 일부를 제어하도록 구성된 전용 제어기 또는 제어기(도시되지 않음)를 가질 수 있다. 전용 제어기들은 제어기(306)와 유사하게 구성될 수 있고 기판 프로세싱 시스템(300) 내에서 기판의 프로세싱을 동기화하기 위해 제어기(306)에 커플링될 수 있다.
[0039] 본원에서 설명된 실시예들에서, 실리콘 플랫폼에 통합된 박막 EO(electro-optical) 도파관 위상 변조기들은 결정학적 배향들이 정렬된 전기-광학 재료를 갖는 고품질로 이루어진다. 이러한 박막 전극 도파관 위상 변조기들은 광섬유들 또는 단일 광자 소스들 및 단일 광자 검출기들과 결합될 때, 차세대 광통신들 및 양자 기술들에서 인에이블링 엘리먼트로서 사용될 수 있다.
[0040] 전술한 바가 본 개시내용의 실시예들에 관한 것이지만, 본 개시내용의 다른 및 추가적인 실시예들이 본 개시내용의 기본적인 범위로부터 벗어나지 않으면서 안출될 수 있고, 본 개시내용의 범위는 다음의 청구항들에 의해 결정된다.

Claims (20)

  1. 전기-광학 도파관 변조기 디바이스(electro-optical waveguide modulator device)로서,
    기판 상의 시드 층 ― 상기 시드 층은 상기 시드 층의 표면과 정렬된 제1 결정학적 평면(crystallographic plane)을 가짐 ―;
    상기 시드 층 상에서 제1 방향으로 연장되고, 상기 시드 층의 표면과 정렬된 제2 결정학적 평면을 갖는 전기-광학 채널;
    상기 제1 방향에 수직한 제2 방향으로, 상기 기판 상의 상기 전기-광학 채널의 양 측들에 있는 절연체 층;
    상기 전기-광학 채널 및 상기 절연체 층 상의 전극 배리어 층; 및
    상기 제2 방향으로 연장되는 하나 이상의 전극들을 포함하고,
    상기 시드 층 및 상기 절연체 층 각각은 상기 전기-광학 채널보다 낮은 굴절률을 갖는 재료를 포함하는,
    전기-광학 도파관 변조기 디바이스.
  2. 제1 항에 있어서,
    상기 시드 층은 상기 시드 층의 표면과 정렬된 (001) 결정학적 평면을 갖는 마그네슘 산화물(MgO)을 포함하는,
    전기-광학 도파관 변조기 디바이스.
  3. 제2 항에 있어서,
    상기 전기-광학 채널은 상기 시드 층의 표면과 정렬된 (001) 결정학적 평면을 갖는 바륨 티타네이트(BaTiO3) 및 바륨 스트론튬 티타네이트(BaO4SrTi, BSTO)로부터 선택된 재료를 포함하는,
    전기-광학 도파관 변조기 디바이스.
  4. 제1 항에 있어서,
    상기 시드 층은 약 0.25 nm 내지 약 5 nm의 두께를 갖는,
    전기-광학 도파관 변조기 디바이스.
  5. 제1 항에 있어서,
    상기 전기-광학 채널은 상기 제2 방향으로 약 4 nm 내지 약 500 nm의 폭, 및 약 100 nm 내지 약 300 nm의 두께를 갖는,
    전기-광학 도파관 변조기 디바이스.
  6. 제1 항에 있어서,
    상기 시드 층은 스트론튬 티타네이트(SrTiO3)를 포함하는,
    전기-광학 도파관 변조기 디바이스.
  7. 제1 항에 있어서,
    상기 전기-광학 채널은 란타넘 티타네이트(La2Ti2O7)를 포함하는,
    전기-광학 도파관 변조기 디바이스.
  8. 결정학적으로 정렬된 표면을 갖는 기판을 형성하는 방법으로서,
    이온 빔 보조 증착 프로세스 및 펄스 레이저 증착 프로세스로부터 선택된 프로세스를 통해 기판 상에 시드 층을 증착하는 단계; 및
    상기 시드 층의 제1 결정학적 평면을 상기 시드 층의 표면과 정렬시키기 위해 상기 증착된 시드 층을 어닐링하는 단계를 포함하는,
    결정학적으로 정렬된 표면을 갖는 기판을 형성하는 방법.
  9. 제8 항에 있어서,
    상기 증착된 시드 층을 어닐링하는 단계는 레이저 어닐링 프로세스를 포함하는,
    결정학적으로 정렬된 표면을 갖는 기판을 형성하는 방법.
  10. 제8 항에 있어서,
    상기 시드 층은 상기 시드 층의 표면과 정렬된 (001) 결정학적 평면을 갖는 마그네슘 산화물(MgO)을 포함하는,
    결정학적으로 정렬된 표면을 갖는 기판을 형성하는 방법.
  11. 제8 항에 있어서,
    상기 시드 층은 약 0.25 nm 내지 약 5 nm의 두께를 갖는,
    결정학적으로 정렬된 표면을 갖는 기판을 형성하는 방법.
  12. 전기-광학 도파관 변조기 디바이스를 형성하는 방법으로서,
    이온 빔 보조 증착 프로세스 및 펄스 레이저 증착 프로세스로부터 선택된 프로세스를 통해 기판 상에 시드 층을 증착하는 단계;
    상기 시드 층의 제1 결정학적 평면을 상기 시드 층의 표면과 정렬시키기 위해 상기 증착된 시드 층을 어닐링하는 단계;
    상기 시드 층 상에 전기-광학 재료의 층을 증착하는 단계;
    상기 전기-광학 재료의 층의 제2 결정학적 평면을 상기 시드 층의 표면과 정렬시키기 위해 상기 전기-광학 재료의 증착된 층을 어닐링하는 단계; 및
    상기 시드 층 상에 제1 방향으로 연장되는 전기-광학 채널을 형성하기 위해 상기 전기-광학 재료의 층 및 상기 시드 층을 패터닝하는 단계를 포함하고,
    상기 시드 층은 상기 전기-광학 채널보다 낮은 굴절률을 갖는 재료를 포함하는,
    전기-광학 도파관 변조기 디바이스를 형성하는 방법.
  13. 제12 항에 있어서,
    상기 증착된 시드 층을 어닐링하는 단계는 레이저 어닐링 프로세스를 포함하고, 그리고
    상기 전기-광학 재료의 증착된 층을 어닐링하는 단계는 레이저 어닐링 프로세스를 포함하는,
    전기-광학 도파관 변조기 디바이스를 형성하는 방법.
  14. 제12 항에 있어서,
    상기 시드 층을 증착하는 단계 및 상기 증착된 시드 층을 어닐링하는 단계는 반복되는,
    전기-광학 도파관 변조기 디바이스를 형성하는 방법.
  15. 제12 항에 있어서,
    상기 전기-광학 재료의 층을 증착하는 단계 및 상기 전기-광학 재료의 증착된 층을 어닐링하는 단계는 반복되는,
    전기-광학 도파관 변조기 디바이스를 형성하는 방법.
  16. 제12 항에 있어서,
    상기 기판 상에 시드 층을 증착하는 단계 전에 상기 기판을 예비 세정하는 단계를 더 포함하는,
    전기-광학 도파관 변조기 디바이스를 형성하는 방법.
  17. 제12 항에 있어서,
    상기 제1 방향에 수직한 제2 방향으로, 상기 기판 상의 상기 전기-광학 채널의 양 측들에 절연체 층을 증착하는 단계;
    상기 전기-광학 채널 및 상기 절연체 층 상에 전극 배리어 층을 증착하는 단계; 및
    상기 제2 방향으로 연장되는 하나 이상의 전극들을 증착하는 단계를 더 포함하고,
    상기 시드 층 및 상기 절연체 층 각각은 상기 전기-광학 채널보다 낮은 굴절률을 갖는 재료를 포함하는,
    전기-광학 도파관 변조기 디바이스를 형성하는 방법.
  18. 제12 항에 있어서,
    상기 시드 층은 상기 시드 층의 표면과 정렬된 (001) 결정학적 평면을 갖는 마그네슘 산화물(MgO)을 포함하고, 그리고
    상기 전기-광학 채널은 상기 시드 층의 표면과 정렬된 (001) 결정학적 평면을 갖는 바륨 티타네이트(BaTiO3) 및 바륨 스트론튬 티타네이트(BaO4SrTi, BSTO)로부터 선택된 재료를 포함하는,
    전기-광학 도파관 변조기 디바이스를 형성하는 방법.
  19. 제12 항에 있어서,
    상기 시드 층은 약 0.25nm 내지 약 5nm의 두께를 갖고, 그리고
    상기 전기-광학 채널은 약 4 nm 내지 약 500 nm의 폭 및 약 100 nm 내지 약 300 nm의 두께를 갖는,
    전기-광학 도파관 변조기 디바이스를 형성하는 방법.
  20. 제12 항에 있어서,
    상기 시드 층은 스트론튬 티타네이트(SrTiO3)를 포함하고, 그리고 상기 전기-광학 채널은 란타넘 티타네이트(La2Ti2O7)를 포함하는,
    전기-광학 도파관 변조기 디바이스를 형성하는 방법.
KR1020237002249A 2020-06-27 2021-05-03 박막 전기-광학 도파관 변조기 디바이스 KR20230025018A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063045044P 2020-06-27 2020-06-27
US63/045,044 2020-06-27
PCT/US2021/030418 WO2021262321A1 (en) 2020-06-27 2021-05-03 Thin-film electro-optical waveguide modulator device

Publications (1)

Publication Number Publication Date
KR20230025018A true KR20230025018A (ko) 2023-02-21

Family

ID=79031863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237002249A KR20230025018A (ko) 2020-06-27 2021-05-03 박막 전기-광학 도파관 변조기 디바이스

Country Status (7)

Country Link
US (1) US11846836B2 (ko)
EP (1) EP4172668A1 (ko)
JP (1) JP2023532244A (ko)
KR (1) KR20230025018A (ko)
CN (1) CN115777078A (ko)
TW (1) TW202212880A (ko)
WO (1) WO2021262321A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023201615A1 (en) * 2022-04-21 2023-10-26 Applied Materials, Inc. Methods for reducing surface defects in active film layers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030017700A1 (en) 2001-07-23 2003-01-23 Was Gary S. Process for hillock control in thin film metallization
US7898730B2 (en) 2008-09-17 2011-03-01 Northwestern University Apparatus and methods of broadband second harmonic generation
JP5233911B2 (ja) 2009-08-26 2013-07-10 株式会社リコー 電気光学素子
JP5930124B2 (ja) 2013-12-11 2016-06-08 住友大阪セメント株式会社 電気光学素子
US9722113B2 (en) * 2014-07-23 2017-08-01 The Regents Of The University Of Michigan Tetradymite layer assisted heteroepitaxial growth and applications
US10831043B2 (en) * 2016-11-23 2020-11-10 Rockley Photonics Limited Electro-optically active device
WO2021178332A1 (en) * 2020-03-03 2021-09-10 Psiquantum, Corp. Fabrication method for photonic devices

Also Published As

Publication number Publication date
US20210405399A1 (en) 2021-12-30
US11846836B2 (en) 2023-12-19
JP2023532244A (ja) 2023-07-27
TW202212880A (zh) 2022-04-01
CN115777078A (zh) 2023-03-10
WO2021262321A1 (en) 2021-12-30
EP4172668A1 (en) 2023-05-03

Similar Documents

Publication Publication Date Title
US11139170B2 (en) Apparatus and method for bonding substrates
Posadas et al. Thick BaTiO3 epitaxial films integrated on Si by RF sputtering for electro-optic modulators in Si photonics
US20080210934A1 (en) Semiconductor Device Using Titanium Dioxide as Active Layer and Method for Producing Semiconductor Device
US9297067B2 (en) Fluorine passivation of dielectric for superconducting electronics
KR20150127122A (ko) 금속 옥사이드 tft 안정성 개선
US11846836B2 (en) Thin-film electro-optical waveguide modulator device
KR20070044441A (ko) 고 k 유전체 재료와 사용되는 계면 층
KR20000011582A (ko) 반도체장치의제조방법및제조장치
KR102174384B1 (ko) 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법
US11788183B2 (en) Method for growing crystalline optical films on Si substrates which may optionally have an extremely small optical loss in the infra-red spectrum with hydrogenation of the crystalline optical films
US20070155132A1 (en) Method of manufacture for a component including at least one single-crystal layer on a substrate
KR100575092B1 (ko) 게이트 절연막의 형성 방법
US9673167B2 (en) Method for bonding substrates
US11448907B2 (en) Bonded bodies for optical modulators, optical modulators and a method of producing bonded bodies for optical modulators
JP6638031B2 (ja) 基板をボンディングする装置および方法
KR100765377B1 (ko) SiO₂박막 내 금속 나노 결정체의 형성방법
US9219254B2 (en) Method of forming nanocrystals and method of manufacturing an organic light-emitting display apparatus including a thin film having nanocrystals
CN213327795U (zh) 一种半导体外延结构及其应用
CN110581058B (zh) 一种多晶硅薄膜制作方法
JPH11284199A (ja) 半導体装置およびその作製方法
KR101914835B1 (ko) 금속산화물 이종 접합 구조, 이의 제조방법 및 이를 포함하는 박막트랜지스터
JP2020057810A (ja) 基板をボンディングする装置および方法
WO2024019774A2 (en) High quality quantum computer components
CN118151417A (zh) 基于透明导电氧化物的电光调制器及其制备方法及应用
KR20200145022A (ko) 다적층 구조 izo 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal