KR20230021709A - 유리 표면 처리 방법 및 처리된 유리 제품들 - Google Patents

유리 표면 처리 방법 및 처리된 유리 제품들 Download PDF

Info

Publication number
KR20230021709A
KR20230021709A KR1020237000427A KR20237000427A KR20230021709A KR 20230021709 A KR20230021709 A KR 20230021709A KR 1020237000427 A KR1020237000427 A KR 1020237000427A KR 20237000427 A KR20237000427 A KR 20237000427A KR 20230021709 A KR20230021709 A KR 20230021709A
Authority
KR
South Korea
Prior art keywords
edge
major surface
coating material
glass
substrate
Prior art date
Application number
KR1020237000427A
Other languages
English (en)
Inventor
스테파니 마리 드워트
존 앨버트 게파트
매튜 스튜어트 켐프턴
크리스티나 마리 라스코프스키
데이비드 앤드류 파스텔
브랜든 토마스 스턴퀴스트
하레게와인 타데스
Original Assignee
코닝 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닝 인코포레이티드 filed Critical 코닝 인코포레이티드
Publication of KR20230021709A publication Critical patent/KR20230021709A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/001—General methods for coating; Devices therefor
    • C03C17/002—General methods for coating; Devices therefor for flat glass, e.g. float glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/28—Surface treatment of glass, not in the form of fibres or filaments, by coating with organic material
    • C03C17/32—Surface treatment of glass, not in the form of fibres or filaments, by coating with organic material with synthetic or natural resins
    • C03C17/326—Epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C27/00—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing
    • C03C27/06—Joining glass to glass by processes other than fusing
    • C03C27/10—Joining glass to glass by processes other than fusing with the aid of adhesive specially adapted for that purpose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2217/00—Coatings on glass
    • C03C2217/70—Properties of coatings
    • C03C2217/78—Coatings specially designed to be durable, e.g. scratch-resistant
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/10—Deposition methods
    • C03C2218/11—Deposition methods from solutions or suspensions
    • C03C2218/114—Deposition methods from solutions or suspensions by brushing, pouring or doctorblading
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/10—Deposition methods
    • C03C2218/11—Deposition methods from solutions or suspensions
    • C03C2218/119—Deposition methods from solutions or suspensions by printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Ceramic Engineering (AREA)
  • Printing Methods (AREA)
  • Electroluminescent Light Sources (AREA)
  • Surface Treatment Of Glass (AREA)

Abstract

코팅된 에지 표면들을 갖는 기판, 상기 코팅을 수행하기 위한 장치, 및 그를 위한 방법이 개시된다. 상기 기판은 에지 표면 전기 커넥터들을 포함할 수 있으며, 여기서 상기 에지 코팅이 상기 에지 표면 전기 커넥터들 상부에 코팅된다. 상기 코팅 동작을 수행하기 위한 장치는 상기 에지 표면 코팅을 경화하기 전에 기판의 스택의 모든 에지 표면들의 코팅을 용이하게 하기 위해 구성된 회전식 픽스츄어를 포함하며, 여기서 상기 방법에 따라, 상기 스택에서 대응하는 에지 표면들의 한 그룹의 에지 표면들이 코팅 재료로 코팅되며, 이어서 상기 회전식 픽스츄어가 코팅 등을 위한 에지 표면들의 제2 그룹을 위치시키도록 회전된다. 상기 코팅 프로세스는 적층된 기판들의 주 표면들 상으로 일관된 오버플로우를 얻기 위해 제어된다.

Description

유리 표면 처리 방법 및 처리된 유리 제품들
본 출원은 2020년 6월 4일자로 출원된 미국 예비출원 일련번호 제63/034,730호의 U.S.C.§119 하의 우선권의 이익을 주장하며, 그 내용은 전체로서 참조로 본 명세서에 통합된다.
본 개시는 유리 표면을 처리하는 방법에 관한 것으로서, 보다 상세하게는 인쇄된 패턴의 높은 접착 신뢰성을 제공하는 균일하게 분포된 코팅을 포함하는 유리 표면을 형성하는 방법에 관한 것이다.
마이크로LED 디스플레이는 TFT-LCD 및 OLED 디스플레이에 비해 자체-지향 발광, 고휘도, 고명암비, 저전력 소비 및 더 긴 수명으로 인해 주목받고 있다. 대형 마이크로LED 디스플레이를 만들기 위해, 드라이버들과 인쇄 회로 기판(PCB)이 각각의 타일, 타일 어셈블리, 유리 부품 등의 이음매 없는 어셈블리를 위해 디스플레이 배면에 배치되기 때문에 타일링이 필요한 디스플레이 개념에 대해 일반적으로 비아들을 갖는 기판들이 추구된다. 기판 표면(유리, 투명 세라믹들 또는 기판 재료들) 상의 마이크로LED들과 배면의 IC 드라이브들 또는 기타 구성 요소들 사이의 연결은 랩-에지(랩-어라운드) 전극들에 의해 여전히 실현될 수 있다.
이음매 없는 타일링을 위해, 각 타일은 바로 인접한 타일과 잘 정렬되는 에지 프로파일을 가져야 한다. 따라서 정확한 타일 정렬은 제작 중에 제공되어야 하며 타일 에지들 위의 랩-어라운드 전극들은 기계적 신뢰성을 보여야 한다. 또한 랩-어라운드 전극들은 기계적 신뢰성을 나타낼 필요가 있다.
디스플레이 타일과 랩-어라운드 전극들 모두에 대한 신뢰성을 향상시키는 한 가지 접근 방식은 보호 에지 코팅들, 내구성 박막들 또는 얇은 라미네이트들을 적용하는 것이다. 보호 코팅은 또한 추가적인 광학적 이점을 제공할 수 있다. 예를 들어, 디스플레이 타일들의 전극으로 감긴 에지들 상에 검은색 또는 기타 고흡수 접착 코팅들, 박막들 또는 하이브리드 코팅들을 적용하면 광 반사를 억제할 수 있다. 에지 코팅은 또한 비흡수성 투명 또는 비투명 코팅 또는 필름일 수 있다.
따라서, 디스플레이 장치가 개시되며, 유리 제품은 제1 주 표면, 제1 주 표면 반대편의 제2 주 표면, 및 제1 주 표면과 제1 주 표면 사이에서 연장되어 상기 제1 주 표면을 상기 제2 주 표면에 연결하는 적어도 하나의 에지 표면을 포함하는 유리 기판을 포함하며, 상기 유리 기판은 상기 적어도 하나의 에지 표면, 및 상기 적어도 하나의 에지 표면을 따라서 그리고 상기 적어도 하나의 에지 표면에 근접한 상기 제1 주 표면 또는 상기 제2 주 표면 중의 적어도 일부 상에 연속된 코팅 층으로서 퇴적된 코팅 재료를 더 포함하며, 상기 코팅 층은 약 25 마이크로미터 이상 내지 약 170 마이크로미터 이하의 범위의 상기 제1 주 표면 또는 상기 제2 주 표면 중의 상기 적어도 일부 상의 오버플로우 거리로 연장된다. 상기 코팅층의 두께는 약 100 마이크로미터 이하, 예를 들어 약 50 마이크로미터 이하, 약 10 마이크로미터 이하 또는 약 4 마이크로미터 이하일 수 있다. 상기 코팅 재료는 에폭시를 포함할 수 있다. 유리 기판의 두께는 약 300 마이크로미터 내지 약 1.3 밀리미터 범위에 있다.
일부 실시예들에서, 상기 코팅 재료의 벌크 저항률은 약 1 x 108 옴 이상, 예를 들어 약 1 x 1015 옴 이상일 수 있다.
일부 실시예들에서, 상기 코팅 층의 표면 거칠기(Sa)는 250 나노미터 이하일 수 있다.
일부 실시예들에서, 상기 코팅 층의 광학 밀도는 약 1.8 이상, 예를 들어 약 2 이상, 예컨데 약 2 이상 내지 약 2.5 이하의 범위에 있을 수 있다.
일부 실시예들에서, 상기 적어도 하나의 에지 표면은 복수의 에지 표면들을 포함하며, 상기 연속된 코팅 층은 각각의 에지 표면을 코팅한다.
상기 적어도 하나의 에지 표면은 아치형 표면을 포함할 수 있다.
상기 유리 제품은 상기 제1 주 표면으로부터 상기 제2 주 표면으로 상기 적어도 하나의 에지 표면을 가로질러 연장되는 전기 전도체를 더 포함하며, 상기 코팅 층은 상기 전기 전도체 위에 배치된다. 일부 실시예들에서, 전자 장치가 상기 제1 주 표면 상에 퇴적될 수 있으며, 상기 전기 전도체와 전기적으로 통신할 수 잇다. 상기 전자 장치는 예를 들어, 전자발광 요소, 예컨데 발광 다이오드를 포함할 수 있다.
다른 실시예들에서, 유리 기판을 코팅하는 방법이 개시되며, 상기 방법은 기판 스택을 형성하기 위해 복수의 유리 기판들 및 복수의 스페이서들을 교번하는 관계로 위치시키는 단계로서, 각각의 유리 기판은 제1 주 표면, 제2 주 표면, 상기 제1 주 표면과 상기 제2 주 표면 사이에서 연장되고 이들을 연결하는 제1 에지 표면, 및 상기 제1 주 표면과 상기 제2 주 표면 사이에서 연장되고 이들을 연결하는 제2 에지 표면을 포함하는, 상기 위치시키는 단계, 및 픽스츄어로 제1 플래튼과 제2 플래튼 사이에 상기 기판 스택을 클램핑하는 단계를 포함한다. 상기 픽스츄어는 스크린 아래에 장착될 수 있으며, 클램핑된 상기 기판 스택은 각각의 유리 기판의 상기 제1 주 표면에 직교하는 회전축을 중심으로 상기 픽스츄어에서 회전 가능하며, 클램핑된 상기 스택을 제1 배향으로 배향시킨다. 이어서, 코팅 재료가 상기 스크린에 적용될 수 있다. 일단 스크린이 코팅 재료로 적셔지면, 상기 방법은 스퀴지를 스크린 상에 강제하고 스크린을 제1 에지 표면을 향해 편향시키는 단계, 상기 제1 에지 표면들에 상기 코팅 재료를 적용시키기 위해 시작 위치로부터 정지 위치로 상기 회전축과 직교하는 제1 방향으로 상기 스크린을 가로질러 상기 스퀴지를 횡단시키는 단계, 및 상기 스퀴지를 상기 시작 위치로 리턴시키는 단계를 더 포함한다. 일단 상기 제1 에지 표면들이 코팅되면, 상기 방법은 상기 기판 스택을 제2 배향으로 회전시키는 단계, 상기 스퀴지를 상기 스크린 상으로 강제하고 상기 스크린을 상기 제2 에지 표면들을 향해 편향시키는 단계, 및 상기 제2 에지 표면들에 상기 코팅 재료를 적용시키기 위해 상기 시작 위치로부터 상기 정지 위치로 상기 스크린을 가로질러 상기 제1 방향으로 상기 스퀴지를 횡단시키는 단계를 더 포함할 수 있다. 일부 실시예들에서, 상기 제1 배향은 상기 제2 배향에 직교할 수 있다.
상기 코팅 재료는 상기 제1 에지 표면에 상기 코팅을 적용하는 것과 동시에 각각의 유리 기판의 제1 주 표면 또는 제2 주 표면 중 적어도 하나의 적어도 일부에 적용될 수 있다. 제1 주 표면 또는 제2 주 표면 중의 상기 적어도 일부 상의 오버플로우 거리는 25 마이크로미터 이상 내지 약 170 마이크로미터 이하 범위일 수 있다.
일부 실시예들에서, 각각의 유리 기판은 제1 주 표면으로부터 제2 주 표면까지 제1 에지 표면을 가로질러 연장되는 적어도 하나의 전기 전도체를 포함할 수 있고, 상기 코팅 재료는 상기 적어도 하나의 전기 전도체 위에 적용된다.
제1 플래튼 및 제2 플래튼 각각은 제1 주 표면, 제2 주 표면, 및 제1 주 표면과 제2 주 표면 사이에서 연장되어 이를 연결하는 제1 에지 표면을 포함하고, 제1 플래튼의 제1 에지 표면 및 제2 플래튼의 제1 에지 표면은 제1 평면을 정의한다. 유리 기판의 제1 에지 표면은 약 10 마이크로미터 내지 약 100 마이크로미터 범위의 거리만큼 제1 평면으로부터 외측으로 연장될 수 있다.
일부 실시예들에서, 각각의 스페이서는 제1 주 표면, 제2 주 표면, 및 각각의 스페이서의 제1 주 표면과 제2 주 표면 사이에서 연장되고 이를 연결하는 제1 에지 표면을 포함하며, 상기 유리 기판들 중의 상기 제1 에지 표면과 상기 유리 기판들 중의 상기 하나에 인접한 스페이서의 상기 제1 에지 표면 사이의 거리는 약 1mm 내지 약 3mm 범위일 수 있다.
각 스페이서의 두께는 약 1 밀리미터 내지 약 20 밀리미터 범위일 수 있다.
일부 실시예들에서, 각 유리 기판의 제1 에지 표면에 적용된 코팅 재료는 각 기판의 제2 에지 표면에 코팅 재료를 적용하기 전에 경화되지 않는다.
일부 실시예들에서, 기판 스택의 각각의 유리 기판은 적어도 3개의 에지 표면들을 포함하고, 상기 방법은 코팅 재료로 각각의 유리 기판의 각각의 에지 표면을 코팅하는 단계 및 코팅 재료가 각각의 에지 표면에 적용된 후에 코팅 재료를 경화시키는 단계를 추가로 포함한다.
추가적인 특징들 및 이점들은 다음의 상세한 설명에서 설명될 것이며, 부분적으로는 이 설명으로부터 당업자에게 명백하게 될 것이며 또는 다음의 상세한 설명, 청구범위 및 첨부 도면들을 포함하여 본 명세서에서 기술된 실시예들을 실시함으로써 인식될 것이다.
전술한 일반적인 설명 및 이하의 상세한 설명은 모두 본 명세서에 개시된 실시예들의 본질 및 특성을 이해하기 위한 개요 또는 뼈대를 제공하기 위해 의도된 실시예들을 나타낸다. 첨부하는 도면들은 추가적인 이해를 제공하기 위해 포함되며 본 명세서에 통합되어 일부를 구성한다. 도면들은 본 개시의 다양한 실시예들을 예시하며, 그 설명과 함께 그 원리들 및 동작들을 설명한다.
도 1은 예시적 디스플레이 장치의 측단면도이다.
도 2는 도 1의 디스플레이 장치의 평면도이다.
도 3은 픽셀 요소들 및 에지 표면 커넥터들을 보여주는 도 1 및 도 2의 디스플레이 장치의 제조에서 사용할 수 있는 예시적 디스플레이 타일의 사시도이다.
도 4는 에지 표면 커넥터들을 제공하기 위해 사용될 수 있는 예시적 플렉스 회로의 전면도이다.
도 5는 도 4의 플렉스 회로의 단면도이다.
도 6은 예시적 디스플레이 타일의 에지의 일부의 단면 사시도이다.
도 7은 타일 기판의 주 표면들에 직교하는 평면 에지 표면을 갖는 예시적 디스플레이 타일의 에지의 단면도이다.
도 8은 모따기된 에지 표면을 갖는 예시적 디스플레이 타일의 에지의 단면도이다.
도 9는 둥근 코너들을 포함하는 타일 기판의 평면도이다.
도 10은 디스플레이 타일, 예를 들어 디스플레이 타일들의 스택에 코팅 재료를 도포하기 위한 예시적인 장치의 입면도이다.
도 11은 교대 배열로 디스플레이 타일들 사이에 배열된 스페이서들을 포함하는 디스플레이 타일들의 스택의 단면도이다.
도 12는 타일 기판들이 아치형 에지 표면들을 포함하는 디스플레이 타일들의 스택의 일부의 단면도이다.
도 13은 도 10의 장치와 함께 사용할 수 있는 회전 픽스츄어의 단면도이다.
도 14는 에지 코팅 적용을 위한 준비로 디스플레이 타일들의 스택을 조립하기 위한 적층 지그의 사시도이다.
도 15는 지그에 위치된 디스플레이 타일들 및 스페이서들을 도시한 도 14의 적층 지그의 사시도이다.
도 16은 스페이서 에지 표면들에 대한 일정한 디스플레이 타일 에지 표면 간격을 얻기 위해 사용 가능한 템플릿 블록의 사시도이다.
도 17은 스크린 인쇄를 통해 디스플레이 타일들의 스택의 에지 표면들에 적용되는 코팅 재료의 입면도이다.
도 18은 스페이서 두께의 함수로서 타일 기판의 주 표면들 상으로의 평균 코팅 재료 오버플로우를 나타내는 도표이다.
도 19는 에지 표면 모따기의 함수로서 타일 기판의 주 표면 상으로의 평균 코팅 재료 오버플로우를 나타내는 도표이다.
도 20은 불균일한 에지 표면 높이들을 갖는 디스플레이 타일들의 스택의 측단면도이다.
도 21은 도 20의 불균일한 에지 표면 높이들에 대한 평균 코팅 재료 오버플로우에 대한 효과를 나타내는 도표이다.
도 22는 모따기된 에지 표면들 및 불균일한 에지 표면 높이들을 갖는 디스플레이 타일들의 다른 스택의 측단면도이다.
도 23은 도 23의 불균일한 에지 표면 높이들에 대한 평균 코팅 재료 오버플로우에 대한 효과를 나타내는 도표이다.
도 24는 인쇄 스크린 조건의 함수로서 평균 코팅 재료 오버플로우를 나타내는 도표이다.
이제 본 개시의 실시예들에 대한 참조가 상세하게 이루어질 것이며, 그 예시들이 첨부 도면들에 예시된다. 가능하면, 도면들 전체에 걸쳐 동일한 참조 번호들이 동일하거나 유사한 부분들을 지칭하기 위해 사용된다. 그러나, 본 개시는 많은 상이한 형태들로 구현될 수 있으며, 본 명세서에서 설명한 실시예들로 제한되는 것으로 간주되서는 안된다.
본 명세서에 사용된 바와 같이, 용어 "약"은 양, 크기, 제형, 매개변수, 및 기타 양 및 특성이 정확하지 않고 정확할 필요도 없지만, 근사치일 수 있거나 및/또는 더 큰 또는 더 작을 수 있으며, 필요에 따라 공차, 변환 인자, 반올림, 측정 오차 등, 및 당업자에게 공지된 기타 인자를 반영한다.
범위들은 본 명세서에서 "약" 하나의 값, 및/또는 "약" 다른 값으로 표현될 수 있다. 그러한 범위가 표현될 때, 다른 실시예는 하나의 값으로부터 다른 값을 포함한다. 유사하게, 값들이, 예를 들어 선행사 "약"을 사용하여 근사치들로 표현될 때, 상기 값은 다른 실시예를 형성함을 이해할 것이다. 각각의 범위들의 종점들은 다른 종점과 관련하여 그리고 다른 종점과는 독립적으로 모두 중요하다는 것이 추가로 이해될 것이다.
본 명세서에서 사용되는 방향 용어들(예를 들어, 위로, 아래로, 오른쪽, 왼쪽, 앞, 뒤, 상부, 하부)은 단지 도시된 대로의 도면들을 참조하여 만들어지며, 절대적인 방향을 의미하는 것으로 의도되지는 않는다.
달리 명시적으로 언급되지 않는 한, 본 명세서에 설명된 임의의 방법은 그 단계들이 특정 순서로 수행될 필요가 있는 것으로 해석되는 것이라고 의도되지 않으며, 임의의 장치에서 특정 배향들이 요구되는 것으로도 해석되지 않는다. 따라서, 방법 청구항은 실제로 그 단계들에 뒤따르는 순서를 실제로 언급하지 않거나, 또는 임의의 장치 청구항이 개별 구성 요소들에 대한 순서 또는 배향을 실제로 언급하지 않는 경우, 또는 단계들이 특정 순서로 제한되거나 또는 장치의 구성 요소들에 대하여 특정 순서 또는 배향이 언급되지 않는 것을 청구항들 또는 설명에서 특별히 언급되지 않는 경우, 어떤 점에서도 순서 또는 배향이 추론되는 것을 결코 의도한 것은 아니다. 이는 다음을 포함하여 해석에 대한 임의의 가능한 비-표현적 기초를 유지한다: 단계들의 배열, 작동 흐름, 구성 요소들의 순서 또는 구성 요소들의 방향과 관련된 논리 문제들; 문법적 구성 또는 구두점에서 파생된 평범한 의미; 및 명세서에 기술된 실시 예들의 수 또는 유형.
본 명세서에 사용된 바와 같이, 단수 형태들 "a", "an", 및 "the"는 문맥이 명시적으로 달리 지시하지 않는 한 복수의 기준들을 포함한다. 따라서, 예를 들어, "a" 구성 요소에 대한 언급은 문맥이 달리 명시적으로 지시하지 않는 한 2 개 이상의 그러한 구성 요소들을 갖는 양태들을 포함한다.
"예시적인(exemplary)", "예시(example)"라는 단어 또는 이들의 다양한 형태는 예, 예 또는 예시로서 제공되는 것을 의미하기 위해 본 명세서에서 사용된다. 본 명세서에서 "예시적인" 또는 "예시"로 설명된 임의의 양태 또는 디자인은 다른 양태들 또는 디자인들에 비해 선호되거나 유리한 것으로 해석되어서는 안된다. 또한, 예시들은 명확성과 이해의 목적으로만 제공되며, 개시된 주제 또는 본 개시의 관련 부분을 어떤 방식으로든 제한하거나 한정하려는 것이 아니다. 다양한 범위의 무수한 추가들 또는 대안적인 예시들이 제시될 수 있었지만, 간결함을 위해 생략되었음을 이해할 수 있다.
본 명세서에 사용된 바와 같이, "포함하는(comprising)" 및 "포함하는(including)"이라는 용어들, 및 이들의 변형들은 달리 표시되지 않는 한 동의어로 해석되고 제한이 없는 것으로 해석되어야 한다. 포함하거나 포함하는 과도기 구절들 뒤에 오는 요소들의 목록은 비배타적 목록이므로 목록에 구체적으로 언급된 요소들 외의 요소들도 존재할 수 있다.
본 명세서에 사용된 용어 "실질적인", "실질적으로" 및 이들의 변형들은 설명된 피쳐가 값 또는 설명과 동일하거나 대략 동일하다는 것을 나타내도록 의도된다. 예를 들어, "실질적으로 평면인" 표면은 평면 또는 거의 평면인 표면을 나타내기 위한 것이다. 더욱이, "실질적으로"는 두 값이 동일하거나 거의 동일함을 나타내기 위한 것이다. 일부 실시예들에서, "실질적으로"는 서로 약 10% 이내, 예를 들어 서로 약 5% 이내, 또는 서로 약 2% 이내의 값을 나타낼 수 있다.
도 1 및 도 2는 디스플레이 패널(12)을 포함하는 예시적인 디스플레이 장치(10)를 도시한다. 디스플레이 패널(12)은 어레이, 예를 들어 디스플레이 타일들의 복수 로우(row)들 및 디스플레이 타일들의 복수 컬럼들을 포함하는 직사각형 어레이로 배열된 복수의 디스플레이 타일(14)들을 포함한다. 예를 들어, 도 2는 디스플레이 타일(14)들의 5개 로우들(A-E) 및 디스플레이 타일(14)들의 5개 컬럼들(1-5)을 포함하는 디스플레이 패널(12)을 예시적인 목적으로 도시하지만 이에 제한되지 않는다. 다른 실시예들에서, 디스플레이 타일(14)들의 수는 5개 로우들 초과 또는 미만, 또는 5개 컬럼들 초과 또는 미만을 포함할 수 있다. 예를 들어, 디스플레이 장치(10)는 디스플레이 타일들의 10개 이상의 로우들 및/또는 컬럼들을 포함할 수 있다. 또한, 디스플레이 타일들의 컬럼 수가 디스플레이 타일들의 로우 수와 같을 필요는 없다. 각각의 디스플레이 타일(14)은 복수의 픽셀 요소(16)들을 포함한다. 픽셀 요소(16)들은 임의의 수의 기하학적 어레이들, 예를 들어 직사각형(예를 들어, 정사각형) 어레이들, 삼각형 어레이들, 육각형 어레이들 등으로 배열될 수 있다.
디스플레이 장치(10)는 디스플레이 패널(12)과 디스플레이 장치의 뷰어(20) 사이에 위치된 커버 플레이트(18)를 더 포함할 수 있다. 즉, 디스플레이 커버 플레이트(18)는 뷰어(20)에 대해 디스플레이 패널(12)의 전방에 위치된다. 커버 플레이트(18)는 유리 플레이트 또는 폴리머(예를 들어, 플라스틱) 커버 플레이트일 수 있다. 일부 실시예들에서, 커버 플레이트(18)는 다중 층들, 예를 들어 유리 및 폴리머 층들의 조합을 포함하는 라미네이트 커버 플레이트일 수 있다. 일부 실시예들에서, 커버 플레이트(18)는 하나 이상의 필름, 예를 들어 반사 방지 필름을 포함할 수 있다.
이제 도 3을 참조하면, 하나 이상의 실시예에 따른 개별 디스플레이 타일(14)은 임의의 적합한 재료의 타일 기판(22), 예를 들어 디스플레이 타일을 생성하기에 적절한 임의의 원하는 크기 및/또는 형상을 갖는 폴리머 기판 또는 유리-기반 기판을 포함할 수 있다. 본 명세서에서 사용되는 바와 같이, "유리-기반 기판"이라는 용어는 전체적으로 또는 부분적으로 유리로 만들어진 임의의 물체를 포함하는 가장 넓은 의미로 사용된다. 예를 들어, 유리-기반 기판은 유리 및 비유리 재료의 라미네이트, 유리 및 결정질 재료의 라미네이트, 또는 유리 및 유리-세라믹(비정질 상 및 결정상을 포함하는)의 라미네이트를 포함할 수 있다. 유리-기반 타일 기판(22)은 디스플레이 장치에 사용하기 위해 당업계에 공지된 임의의 유리-기반 재료를 포함할 수 있다. 예를 들어, 유리-기반 타일 기판(22)은 알루미노실리케이트, 알칼리-알루미노실리케이트, 보로실리케이트, 알칼리-보로실리케이트, 알루미노보로실리케이트, 알칼리-알루미노보로실리케이트, 소다 석회, 또는 다른 적합한 유리들을 포함할 수 있다. 유리-기반 타일 기판에 사용하기에 적합한 상업적으로 이용 가능한 유리의 비제한적 예는 예를 들어 Corning Incorporated의 EAGLE XG®, LotusTM 및 Willow® 유리를 포함할 수 있다.
타일 기판(22)은 제1 주 표면(24) 및 제2 주 표면(26)을 포함하고, 이들 주 표면들은, 다양한 실시예들에서 평면형이거나 실질적으로 평면형, 예를 들어 실질적으로 평평할 수 있다. 제1 주 표면(24) 및 제2 주 표면(26)은, 다양한 실시예들에서 평행하거나 실질적으로 평행할 수 있다(예를 들어, 제조 공차 내에서). 타일 기판(22)은 제1 주 표면(24)과 제2 주 표면(26) 사이에서 연장되어 이를 연결하는 에지 표면(30)을 추가로 포함하고, 에지 표면(30)은 타일 기판(22)의 외부 둘레를 정의한다. 비제한적인 예로서, 타일 기판(22)은 직사각형(예를 들어, 정사각형), 또는 도 4에 도시된 바와 같이 서로에 대해 직각(직교)으로 결합된 4개의 에지 표면(30)들과 같은 4개의 에지 표면들을 갖는 마름모형 플레이트를 포함할 수 있지만, 하나 이상의 곡선 부분들을 갖는 에지 표면들을 포함하는 다른 형상들 및 구성들이 본 개시의 범위 내에 있는 것으로 의도된다. 다른 실시예들에서, 타일 기판(22)은 4개 미만의 에지 표면(30)들, 예를 들어 삼각형을 포함할 수 있다. 또 다른 실시예들에서, 타일 기판(22)은 단일 에지 표면(30)을 포함할 수 있고, 예를 들어 타일 기판(22)은 원형 또는 다른 아치형 형상일 수 있다. 3개 이상의 별개의 에지 표면들을 갖는 타일 기판들의 경우, 인접한 에지 표면들은 코너(32)에서 교차한다. 따라서, 4개의 에지 표면(30)들을 갖는 타일 기판은 4개의 코너(32)를 포함한다.
특정 실시예들에서, 타일 기판(22)은 제1 주 표면(24)과 제2 주 표면(26) 사이의 두께 Th1이 약 3mm 이하, 예를 들어 모든 범위들 및 그 사이의 하위 범위들을 포함하여 약 0.1mm 내지 약 3mm, 약 0.1mm 내지 약 2.5mm, 약 0.3mm 내지 약 2mm, 약 0.3mm 내지 약 1.5mm, 약 0.3mm 내지 약 1mm, 약 0.3mm 내지 약 0.7mm, 또는 약 0.3 mm 내지 약 0.5 mm 범위일 수 있다.
실시예들에서, 타일 기판(22)의 제1 주 표면(24)은 그 위에 퇴적되고 어레이로 배열된 픽셀 요소(16)들, 예를 들어 픽셀 요소(16)들의 복수의 로우(36)들 및 픽셀 요소(16)들의 복수의 컬럼(38)들을 포함할 수 있다. 예를 들어, 도 3에 도시된 예시적인 디스플레이 타일은 5개의 픽셀 요소(16)들의 로우들(R1-R5) 및 8개의 픽셀 요소(16)들의 컬럼들(C1-C8)을 도시한다.
당업계에서 이해되는 바와 같이, 상이한 유형의 디스플레이들은 디스플레이 이미지를 제공하기 위해 상이한 유형의 픽셀 요소들을 이용할 수 있다. 예를 들어, 유기 발광 다이오드(OLED) 디스플레이에서, 픽셀 요소는 픽셀 요소들을 활성화하는 로우 드라이버들 및 컬럼 드라이버들에 의해 연결된 "이미터들" 및 박막 트랜지스터(TFT)들의 로우들 및/또는 컬럼들을 포함할 수 있는 반면, 액정 디스플레이(LCD)의 픽셀 요소는 픽셀 요소들을 활성화하는 로우 드라이버들 및 컬럼 드라이버들에 의해 연결된 액정(LC) 광 밸브들 및 트랜지스터의들의 로우들 및 컬럼들을 포함할 수 있다. 따라서, 픽셀 요소들은 디스플레이에서 개별 픽셀들의 기능에 필요한 구성 요소들이며 발광 요소들(예: 발광 다이오드들) 또는 광 밸브들 및 TFT들을 포함할 수 있다. 본 명세서에서 제공되는 설명은, 실제로는 각각의 픽셀 요소가 하나 이상의 서브픽셀들(예를 들어, 적색, 녹색 및 청색 서브픽셀들)로 구성될 수 있지만, 각각의 픽셀 요소가 하나의 컬러 픽셀을 포함하는 것으로 예시되도록 단순화된다. 개별 픽셀 요소들은 알려진 기술을 활용하여 고유한 로우 및 컬럼 조합에 의해 어드레스될 수 있다.
픽셀 요소(16)들의 각 로우(36)는 로우 전기 트레이스(40)에 의해 연결될 수 있고, 픽셀 요소(16)의 각 컬럼(38)은 컬럼 전기 트레이스(42)에 의해 연결될 수 있다. 본 명세서에서 사용되는 바와 같이, 전기 트레이스는 디스플레이 장치의 전기 부품들에게로 그리고 이들로부터 전류를 지향하도록 구성된 전기 전도체이다. 전기 트레이스는, 예를 들어 타일 기판의 표면에 전기 전도체 재료를 퇴적하고 포토리소그래피에 의해 전기 트레이스들을 형성함으로써 타일 기판의 주 표면에 적용될 수 있으며, 여기서 전기 전도체 재료의 선택된 부분들은 마스킹에 의해 덮히고, 불필요한 전기 전도체 재료는 에칭제로 제거된다. 그러나, 당업계에 공지된 전기 트레이스를 형성하는 다른 방법들이 사용될 수 있다. 예를 들어, 추가 실시예들에서, 전기 트레이스들은, 예컨데 접착제와 함께 적용될 수 있다. 일부 실시예에서, 전기 트랜스들은 와이어를 포함할 수 있다.
도 3에 도시된 예시적인 디스플레이 타일은 픽셀 요소(16)들의 5개 로우들 및 픽셀 요소(16)들의 8개 컬럼들을 도시하지만, 다른 실시예들에서 개별 디스플레이 타일(14)은 수백 또는 수천 개의 픽셀 요소(16)들을 포함할 수 있다. 로우 및 컬럼 전기 트레이스들(40, 42)은 선택된 픽셀 요소에서 교차한다. 따라서, 각각의 로우 전기 트레이스(40) 및 각각의 컬럼 전기 트레이스(42)가 고유한 어드레스 가능한 픽셀 요소에서 교차하도록 별도의 로우 및 컬럼 전극들에 연결된 픽셀 요소들을 포함하는 픽셀 요소(16)들의 어레이가 있다. 하나 이상의 실시예들에 따른 타일 기판은 픽셀 요소(18)들의 하나 이상의 로우(36)들에서 적어도 하나의 픽셀 요소(16)를 전기적으로 활성화하도록 구성된 적어도 하나의 로우 드라이버(50), 및 픽셀 요소들의 적어도 하나의 컬럼(38)들에서 적어도 하나의 픽셀 요소(16)를 활성화하도록 구성된 적어도 하나의 컬럼 드라이버(52)를 포함할 수 있다. 로우 드라이버(50)들 및 컬럼 드라이버(52)들은 제1 주 표면(24) 반대편의 제2 주 표면(26)에 위치할 수 있다. 그러나, 다른 실시예들에서, 로우 드라이버(50)들 및 컬럼 드라이버(52)들은, 예컨데 별도의 기판( 도시되지 않음) 또는 다른 적합한 구조와 같은 별개의 구조체 상에 위치될 수 있다.
알 수 있는 바와 같이, 로우 드라이버(50)들 및 컬럼 드라이버(52)들은 픽셀 요소(16)들을 활성화하기 위해 로우 전기 트레이스(40) 및 컬럼 전기 트레이스(42)에 연결되어야 한다. 따라서, 복수의 로우 에지 커넥터(54)들이 제공될 수 있으며, 여기서 각각의 로우 에지 커넥터(54)는 에지 표면(30) 주위를 감싸고, 로우 전기 트레이스(40)를 통해 픽셀 요소(16)의 로우(36)과 로우 드라이버(50)를 전기적으로 연결할 수 있다. 디스플레이 타일(14)은 복수의 컬럼 에지 커넥터(56)들을 더 포함할 수 있으며, 여기서 각각의 컬럼 에지 커넥터(56)는 에지 표면(30) 주위를 감싸고, 컬럼 전기 트레이스(42)를 통해 픽셀 요소(16)의 컬럼(38)과 컬럼 드라이버(52)를 전기적으로 연결할 수 있다. 본 명세서에서 사용되는 바와 같이, 로우 및 컬럼 에지 커넥터들은 타일 기판의 에지 주위를 감싸는 전기 전도체를 포함할 수 있다. 도시된 실시예에서, 각 로우 드라이버(50)는 로우 전기 트레이스(40)의 하나의 로우(36)를 로우 픽셀 요소들에 연결하고, 각 컬럼 드라이버(52)는 컬럼 전기 트레이스(42)들 중의 2개의 컬럼들을 컬럼 픽셀 요소들에 연결한다. 그러나, 도시된 배열은 설명을 위한 것이며, 본 개시는 로우 드라이버들, 컬럼 드라이버들의 임의의 수, 또는 로우 드라이버들 및 컬럼 드라이버들에 의해 각각 구동되는 로우 전기 트레이스들 또는 컬럼 전기 트레이스들의 수에 제한되지 않는다. 예를 들어, 로우 및 컬럼 에지 커넥터들은 특정 디스플레이 장치 설계 및 레이아웃에 기초하여 하나 이상의 에지 표면(30)들 상에 존재할 수 있다.
디스플레이 타일(14)은 타일 기판(22)의 외부 둘레 주위에 베젤이 없을 수 있다. 이음매 없는 디스플레이 장치를 달성하기 위해, 타일 대 타일 심(seam)을 가로지르는 픽셀 피치(가장 가까운 인접 픽셀 요소들 사이의 거리)는 단일 디스플레이 타일 내에서 인접한 픽셀 요소들 사이의 비슷한 거리와 대략 일치되어야 한다. 예를 들어, 인접한 픽셀 요소들 사이의 거리는 디스플레이 타일 기판의 에지로부터 약 10mm 이하, 약 5mm 이하, 약 3mm 이하, 약 1mm 이하, 약 0.5mm 이하, 또는 약 0.3mm 이하일 수 있다. 그러면 하나의 디스플레이 타일 상의 픽셀 요소들은 픽셀 피치(디스플레이 타일에서 인접한 픽셀 사이의 거리)의 약 50% 이하, 약 30% 이하, 약 10% 이하, 또는 약 5% 이하의 배치 오류를 가지며 인접한 디스플레이 타일 상의 인접한 픽셀 요소들에 등록될 수 있다.
로우 에지 커넥터(54) 및 컬럼 에지 커넥터(56)를 제공하기 위해 임의의 적합한 커넥터 유형이 이용될 수 있다. 또한, 로우 및 컬럼 에지 커넥터들은 동일한 유형 또는 디자인일 필요는 없다. 하나 이상의 실시예들에서, 로우 에지 커넥터(54) 및/또는 컬럼 에지 커넥터(56)는 도 4 및 도 5에 도시된 플렉스 회로(60)를 포함할 수 있다. 예시적인 플렉스 회로(60)는 가요성 폴리머 필름(62) 및 전기 전도체(64)를 포함할 수 있다. 묘사된 실시예에서, 복수의 전기 전도체(64)들이 로우들로 배열된 것으로 도시되어 있다. 플렉스 회로(60)는 타일 기판(22)의 에지 표면(30)에 플렉스 회로(60)를 접착할 수 있는 접착제(66)를 더 포함할 수 있다. 도시된 실시예에서, 접착제(66)는 플렉스 회로와 일체로 형성된 접착제 층일 수 있다. 일부 실시예들에서, 플렉스 회로(60)는 가요성 폴리머 필름(62) 및 전기 전도체(들)(64)를 포함할 수 있고, 접착제는 타일 기판 또는 플렉스 회로의 에지 표면에 개별적으로 도포될 수 있다. 플렉스 회로(60)는 약 10㎛ 내지 약 150㎛ 범위, 예를 들어 약 10㎛ 내지 약 50㎛ 범위 또는 약 10㎛ 내지 약 20㎛ 범위의 총 두께 Th2를 가질 수 있다. 폴리머 필름(62)에 적합한 재료는 폴리이미드, 폴리에스테르, 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레프탈레이트(PET) 및 폴리에테르 에테르 케톤(PEEK)으로 구성된 그룹에서 선택되는 재료를 포함할 수 있지만 이에 제한되지 않는다. 접착제(66)는 감압 접착제, 예를 들어 폴리이미드, 아크릴, 아크릴레이트, 에틸렌 비닐 아세테이트, 부틸 고무, 니트릴 또는 실리콘(silicone)을 포함할 수 있다. 플렉스 회로(60)는 또한 경화성 또는 액체 접착제를 사용하여 에지 표면(30)에 접착될 수 있다. 전기 커넥터(64)는 구리 및 은, 또는 다른 금속 또는 다른 전기 전도성 재료로부터 선택될 수 있고, 퇴적, 도금, 인쇄, 후막 등과 같은 임의의 적합한 방법에 의해 형성될 수 있다. 퇴적된 필름들에 기반하지 않은 전도성 재료의 예들은 은-함유 잉크와 같은 용액-기반 재료들을 포함할 수 있다. 플렉스 회로(60)의 전체 치수는 변할 수 있고 궁극적으로 디스플레이 타일의 크기에 의해 결정될 것이다. 적합한 폭 "W"는 약 10mm 내지 약 500mm 범위, 예를 들어 약 50mm 내지 약 100mm 범위일 수 있고, 전도체들은 다른 폭들이 고려될 수 있지만, 약 20 ㎛ 내지 약 500 ㎛, 예를 들어 약 100 ㎛ 범위의 폭 "Wc"를 가질 수 있다. 각 전도체 사이의 간격 "S"는 약 10 ㎛에서 약 500 ㎛, 예를 들어 50㎛의 범위에 있을 수 있다.
예시적인 디스플레이 타일(14)의 제1 에지 표면(30)의 일부를 도시하는 도 6을 참조하면, 다양한 실시예들에서 코팅 재료는 에지 표면 및/또는 로우 및/또는 컬럼 에지 커넥터들(54, 56)에 기계적 및 전기적 보호를 제공하기 위해 디스플레이 타일(14)의 에지 표면(30)에 도포될 수 있다. 코팅 재료는 필요에 따라 광학적으로 투명하거나 반투명하거나 불투명할 수 있다. 예를 들어, 일부 실시예들에서, 코팅 재료는 디스플레이 타일들의 에지 표면들로부터의 광 반사를 감소시키기 위한 안료, 예를 들어 카본 블랙 또는 금속 미립자(예를 들어, 금속 산화물)를 포함할 수 있다. 코팅 재료는 열 경화 가능하거나, UV(자외선) 경화 가능하거나, 또는 일부 실시예들에서, 코팅 재료는 UV-경화 및 열 경화 모두로 경화될 수 있다. 코팅 재료는 약 1×108 옴(Ω) 이상, 예를 들어 약 1×1015Ω 이상의 벌크 저항률을 갖도록 선택될 수 있다. 벌크 저항률은 실리콘 웨이퍼의 일부에 선택된 코팅 재료를 퇴적하고, 코팅 재료를 경화시킨 다음, 경화된 코팅 재료를 은-함유 잉크로 코팅하고, 은-함유 잉크를 경화시켜 코팅 재료 상에 은 층을 얻음으로써 결정된다. 벌크 저항률은 저항계로 코팅 재료의 두께를 통해 측정된다. 저항계의 한 프로브는 실리콘 웨이퍼의 코팅되지 않은 부분에 접촉되고 다른 프로브는 코팅층 상부의 은층에 접촉된다. 코팅은 하이브리드 재료들(폴리머-나노(마이크로) 복합재들, 예를 들어 실리케이트들, 나노재료들 및/또는 실세스퀴옥산들), 용매를 갖는 수지, 용매 시스템에 분산된 마이크로 입자들 등을 포함할 수 있다. 상기 베이스 수지는 내화학성 및 내습성을 위해 아크릴레이트-기반 또는 우레탄-기반일 수 있으며, 수축이 적은 코팅층을 형성할 수 있다. 코팅 재료는, 예를 들어 에폭시 수지를 포함할 수 있다. 에폭시 수지는 경도, 우수한 접착력 및 우수한 마모 특성을 위해 선택될 수 있다. 실리콘-기반 에폭시 수지는 내부식성을 위해 선택할 수 있으며; 폴리이미드-기반 에폭시 수지들은 고온 저항을 위해 사용될 수 있으며; 및 폴리(p-자일릴렌)-기반 에폭시 수지들(예: 파릴렌)은 우수한 전기적 성능을 위해 적용될 수 있다. 코팅층(70)은 하나 이상의 층에 이들 에폭시 수지들 및 입자 옵션들 중 하나 이상을 함유할 수 있다. 다른 적합한 폴리머들은 폴리술폰, 폴리에테르이미드 또는 폴리프탈아미드를 포함할 수 있다.
다양한 실시예들에서, 코팅 재료는 에지 표면(30)들 상의 로우 및 컬럼 에지 커넥터들(54, 56) 위에 배치될 수 있다. 보다 구체적으로, 코팅 재료는 디스플레이 기판의 하나 이상의 에지 표면들 위에 연속된 코팅층(70)을 형성할 수 있다. 본 명세서에서 사용되는 바와 같이, "연속된(contiguous)"은 코팅층이 간극들 또는 불연속성 없이 중단되지 않음을 의미한다. 다양한 실시예들에서, 코팅 재료는 또한 타일 기판(22)의 제1 주 표면(24) 및/또는 제2 주 표면(26)의 적어도 일부가 타일 기판의 에지 표면 상에 배치된 코팅층(70)과 연속된 코팅층(70)을 포함하도록 디스플레이 타일(14)의 주 표면들(24 및/또는 26)에 도포될 수 있다. 즉, 코팅층(70)은 에지 표면(30) 상에 배치될 수 있고, 각각의 에지 표면의 길이를 따라 연결된 주 표면(예를 들어, 제1 및/또는 제2 주 표면들(24 또는 26)) 상으로 에지 표면 위로 연장될 수 있다. 디스플레이 타일의 주 표면들(24 또는 26) 중 하나 또는 둘 모두 상으로 코팅층(70)의 이러한 확장을 "오버플로우(overflow)"라고 한다. 다양한 실시예들에서, 코팅층(70)은 각각 제1 및 제2 주 표면들(24, 26) 상의 오버플로우 중단에 대응하는 종단 에지들(72, 74)을 포함할 수 있다. 예를 들어, 오버플로우 없는 경우, 잘 도포된 코팅 재료의 종단 에지들은 에지 표면(30)과 제1 주 표면(24)의 교차점 및/또는 에지 표면(30)과 제2 주 표면(26)의 교차점에서 코팅층의 에지들에 해당한다. 그러나, 오버플로우가 있는 경우, 코팅층의 종단 에지는 코팅층이 있는 디스플레이 타일의 부분과 코팅되지 않은 디스플레이 타일의 부분을 디마킹(demarking)(예를 들어, 분리하는) 선에 해당한다. 즉, 종단 에지들(72, 74)은 각각의 디스플레이 타일 주 표면 상에서 코팅 재료의 흐름이 멈춘 코팅층의 에지들이다. 오버플로우의 범위, D1은 에지 표면(30)과 주 표면의 교차점으로부터 교차점에 직교하는 선을 따라 대응하는 종단 에지까지 측정된 오버플로우 거리를 정의한다. 상기 설명은 단일 에지 표면(30)에 관한 것이지만, 코팅층은 유사한 방식으로 디스플레이 타일의 각 에지 표면(30)에 도포될 수 있다. 코팅층 오버플로우 거리 D1은 0 ㎛ 초과 내지 약 170 ㎛ 이하의 범위, 예를 들어 또는 25 ㎛ 이상 내지 약 150 ㎛ 이하의 범위에 있을 수 있다. 그러나, 추가 실시예에서, 170 ㎛를 초과하는 D1이 달성되었다. 다양한 실시예들에서, 코팅층의 광학 밀도는 Gretag Macbeth D200-II 광학 밀도계로 측정할 때 약 1.8 이상일 수 있다. 예를 들어, 코팅층의 광학 밀도는 예컨데 약 2 내지 약 2.5 이하의 범위와 같이 약 2 이상일 수 있다.
코팅층(70)의 두께 Th3(도 7 참조)은 약 100㎛ 이하, 예를 들어 약 80㎛ 이하, 예를 들어 약 60㎛ 이하, 약 50㎛ 이하, 약 30㎛ 이하, 약 10㎛ 이하, 약 4㎛ 이하, 또는 일부 실시예에서, 약 1㎛ 이하일 수 있다. 다양한 실시예들에서, 코팅층(70)의 평균 면적 표면 거칠기(Sa)는 Zygo NewView 8000 광학 표면 프로파일러로 측정할 때 약 250nm 이하일 수 있다. 예를 들어, 면적 표면 거칠기(Sa)는 약 150nm 이하와 같이, 약 200nm 이하일 수 있다.
일부 실시예들에서, 에지 표면(30)은 도 7에 도시된 바와 같이 실질적으로 평면이고 제1 및 제2 주 표면들(24, 26)에 직교할 수 있다. 그러나, 다른 실시예에서, 에지 표면(30)은 도 8에 도시된 바와 같이 모따기될 수 있다. 도 8의 모따기된 에지 표면(30)은 각진(모따기된) 부분(78)에 의해 제1 및 제2 주 표면(24, 26)에 연결된 단부 부분(76)을 포함한다. 모따기된 에지 표면들은 코팅 재료를 에지 표면들에 적용하는 동안 인쇄 스크린에 대한 손상을 방지하는 데 도움이 될 수 있다. 일부 실시예들에서, 에지 표면들은 아치형이거나 아치형 부분들을 포함할 수 있다. 추가로, 일부 실시예들에서, (하나의 에지 표면이 인접한 에지 표면과 교차하는) 타일 기판들의 코너들(32)은 도 9에 도시된 바와 같이 라운드질(예를 들어, 둥글게) 수 있다. 모따기와 마찬가지로, 타일 기판의 코너들을 둥글게 하면 날카로운 돌출을 방지하고 스크린 인쇄 장비, 예를 들어 인쇄 스크린의 손상을 방지할 수 있다.
이제 도 10을 참조하면, 예시적인 코팅 장치(100)가 도시되어 있다. 코팅 장치(100)는 베이스(102), 프레임(106) 및 그 안에 장착된 스크린(108)을 포함하는 스크린 어셈블리(104), 코팅 재료를 스크린(108)으로 전달하기 위한 코팅 재료 전달 시스템(110), 스크린(108)을 통해 코팅 재료(114)를 공작물(예를 들어, 디스플레이 타일)로 압출하기 위한 스퀴지(squeegee) 어셈블리(112), 및 디스플레이 타일(14)의 스택(118)을 유지하고 코팅 재료(114)를 디스플레이 타일들의 에지 표면들에 적용하기 위해 디스플레이 타일들의 스택(118)을 배향하도록 구성된 회전 픽스츄어(116)를 포함할 수 있다. 스크린(108)은 스크린 인쇄에 적합한 임의의 스크린일 수 있지만, 비금속 스크린은 디스플레이 타일들, 특히 유리-기반 디스플레이 타일들의 에지 표면들에 코팅층을 스크린 인쇄하는 데 사용될 때 내손상성이 더 크다. 다양한 실시예들에서, 폴리머 스크린, 예를 들어 폴리에스테르 및/또는 나일론 메시를 포함하는 폴리머 스크린이 사용되어 스테인리스 스틸 메시에 비해 변형에 대한 더 큰 탄력성을 제공함으로써 스크린 찢어짐을 최소화할 수 있다.
도 11에 가장 잘 도시된 바와 같이, 스택(118)은 교대 배열로 중간 개재 스페이서들(120)과 함께 구성된 복수의 타일 기판(16)들을 포함한다. 복수의 타일 기판(16)의 에지 표면들(30)은 실질적으로 평행하고 실질적으로 동일 평면이 되도록 정렬될 수 있다. 제한이 아닌 예로서, 도 11은 2개의 대향 플래튼(platen)(122a, 122b) 사이에 위치된 직사각형 디스플레이 타일(14)의 스택(118)을 도시하고, 각각의 디스플레이 타일(14)은 4개의 에지 표면(30)들을 포함한다. 직사각형 디스플레이 타일들(14)의 각각의 에지 표면(30)은 스택에서 나머지 디스플레이 타일들의 대응하는 에지 표면들과 실질적으로 평행하며 그리고 이들과 실질적으로 공동 평면이다. 대응하는 것은 스택(118)이 일반적으로 기하학적 형상, 예를 들어 직사각형 직육면체, 예를 들어 정사각형(규칙적인) 직육면체를 나타낸다는 것을 의미한다. 따라서, 예컨데 예시로서 직육면체와 같은 형상의 각 면은 일반적으로 평면으로 표현될 수 있고, 스택의 특정 면을 포함하는 구성 타일 기판들의 에지 표면들은, 그들이 직육면체의 동일 면에 위치한다는 점에서 "대응하는" 에지 표면들을 나타낸다. 또한, 이 문맥에서 "실질적으로"는 디스플레이 기판들이 약 100㎛ 이하의 평행 및 동일 평면 내에 있음을 의미한다. 즉, 인접하는 디스플레이 기판으로부터 100㎛보다 크거나 작은 디스플레이 기판 에지 표면이 없고, 최상 단부면과 최하 단부면 사이의 총 차이가 200㎛ 이하이다.
대응하는 에지 표면들이 만곡된 경우, 각각의 대응하는 에지 표면(30)은 에지 표면의 길이를 따라 길이 방향으로 연장되는 정점을 포함하고, 여기서 디스플레이 타일들은 복수의 대응하는 평행한 에지 표면들의 정점들이 평면을 정의하도록 스택으로 배열된다. 이것은 복수의 아치형 에지 표면(30)들을 포함하는 스택으로 배열된 복수의 디스플레이 기판의 측면을 도시하는 도 12의 도움으로 더 잘 이해될 수 있다. 스택의 도시된 측면 상의 각각의 아치형 에지 표면(30)은 에지 표면의 길이를 따라 연장되는 정점(124)을 포함한다. 스택의 모든 타일 기판들을 나타내는 정점들의 집합체는 결과적으로 평면(126)을 정의하여, 에지 표면들(30)을 가로질러 놓인 평면 제품(예를 들어, 평평한 유리 플레이트)이 각 정점 라인의 전체 범위를 따라 각 에지 표면과 접촉하도록 한다. 반대로, 일부 실시예들에서 에지 표면(30)들은 평면일 수 있지만, 이러한 맥락에서 동일 평면은 에지 표면(30) 자체가 반드시 평면일 필요가 있음을 의미하지는 않는다. 따라서, 이러한 맥락에서 그리고 이전 실시예와 관련하여 동일 평면이라는 것은 대응하는 에지 표면들이 직선이고 평면 내에 있음을 의미한다.
명료함을 위해, 도 7에 도시된 바와 같이, 평면 에지 표면의 정점은 전체 에지 표면이며, 반면 도 8에 도시된 바와 같이 모따기된 에지 표면의 정점은 가장 돌출된 부분을 포함한다. 따라서, 정점은 에지 표면을 따른 선으로 간주될 필요는 없지만 표면을 포함할 수 있다.
전술한 바와 같이, 스페이서(120)들은 스택(118) 내의 디스플레이 타일들(14) 사이에 위치될 수 있다. 예를 들어, 스페이서(120)들은 스택(118)에 개재될 때 스페이서들(120)의 에지 표면들(128)이 인접한 디스플레이 타일들의 대응하는 에지 표면들(30)에 대해 거리 D3만큼 리세스되도록 크기가 되어 있고 그리고 구성될 수 있다(도 11 참조). 실시예들에서, 거리 D3는 타일 기판 및 스페이서 에지 표면들(30, 128) 모두가 노출되는 스택의 각 면에 대해 균일할 수 있다. 거리 D3는 예를 들어 약 0.2mm 내지 약 3mm, 예를 들어 약 1mm 내지 약 3mm, 예를 들어 1.5mm의 범위일 수 있다. 스페이서 두께 Th4는 약 0.1mm 내지 약 0.5mm 범위, 예를 들어 약 0.2mm 내지 약 0.5mm 범위, 예컨대 약 0.3mm 내지 약 0.5mm 범위일 수 있다. 스페이서 두께는, 예를 들어 캘리퍼스(caliper)들 및/또는 마이크로미터를 사용하여 스페이서의 주 표면들 중의 하나 또는 둘 모두에 대한 법선을 따라 측정된다. 스페이서(120)들은 다양한 재료로 형성될 수 있다. 예를 들어, 일부 실시예들에서 스페이서(120)들은 유리를 포함할 수 있는 반면, 다른 실시예들에서는 스페이서(120)들은 폴리머를 포함할 수 있다. 폴리머 스페이서들은 코팅 재료가 적용된 후 디스플레이 기판들에서 더 쉽게 분리될 수 있다. 그러나 폴리머가 충분히 내열성이 없으면, 경화 전에 개별 디스플레이 기판들을 스택에서 분리해야 할 필요가 있을 수 있으며(코팅 재료가 열 경화 재료인 경우), 반면 유리 스페이서들을 포함하는 스택은 개별 디스플레이 기판들을 분리하기 전에 코팅 재료의 퇴적으로부터 경화 오븐으로 직접 전송될 수 있어서 공정 단계들을 줄일 수 있다.
회전식 픽스츄어(116)는, 예를 들어 베이스(102)의 평면과 같은 기준 평면에 대해 미리 결정된 배향으로 스택(118)을 유지하도록 구성될 수 있다. 그런 다음 스크린 어셈블리(104)는 스크린(108)의 평면이 스택의 상향의 마주보는 면과 평행하도록 조정될 수 있다. 평면(130)은 프레임(106)에 대한 스크린(108)의 부착 지점들 사이에서 정의된다. 예를 들어, 회전식 픽스츄어(116)는 스택의 면(대응하는 에지 표면(30))이 베이스(102)에 실질적으로 평행하게 유지되도록, 특히, 스크린(108)을 마주보는 스택(118)을 포함하는 디스플레이 기판들의 대응하는 에지 표면들이 베이스(102)와 실질적으로 평행하도록 스택(118)을 유지하도록 구성될 수 있다. 도 13에 가장 잘 도시된 바와 같이, 회전식 픽스츄어(116)는, 예를 들어 U자형 지지 부재와 같은 지지 부재(140), 및 지지 부재(140)에 회전가능하게 결합된 제1 클램핑 패드(142a)를 포함할 수 있으며, 제1 클램핑 패드(142a)는 클램핑 표면(144)을 포함할 수 있다. 회전식 픽스츄어(116)는 지지 부재(140)에 회전 가능하게 결합된 제2 클램핑 패드(142b)를 더 포함할 수 있으며, 제2 클램핑 패드(142b)는 제1 클램핑 표면(144)과 마주하는 제2 클램핑 표면(146)을 포함한다. 제1 클램핑 패드(142a)는, 예를 들어 제1 클램핑 패드(142a)로부터 연장되는 차축(148)에 의해 지지 부재(140)에 회전 가능하게 결합될 수 있다. 도 13에 도시된 실시예에서, 제1 클램핑 패드(142a)는 제1 베어링 어셈블리(150)와 함께 지지 부재(140)에 회전 가능하게 결합될 수 있고, 이로써 회전축(152)을 중심으로 지지 부재(140)에 대한 제1 클램핑 패드(142a)의 자유 회전을 허용한다. 제1 클램핑 패드(142a)는 제1 베어링 어셈블리(150)(제1 클램핑 패드(142a)에 포함되거나 이에 장착된 제1 베어링 어셈블리)를 통해 차축(148)에 결합된 것으로 도시된 반면, 추가 실시예들에서 차축(148)은 클램핑 패드(142a)에 견고하게 고정되거나, 또는 그와 일체로 형성될 수 있고, 차축(148)은 지지 부재(140)에 포함되거나 장착된 베어링 어셈블리를 통해 지지 부재(140)에 회전 가능하게 결합된다.
일부 실시예들에서, 도 13에 추가로 도시된 바와 같이, 제2 클램핑 패드(142b)는 지지 부재(140) 상의 상보적인 나사형 소켓 또는 보어에 배열된 나사형 로드(154)(예를 들어, 스크류 또는 볼트)에 의해 지지 부재(140)에 결합될 수 있어, 나사형 로드(154)의 회전이 나사형 로드(154)의 종축(156)을 따라, 즉, 대향하는 제1 클램핑 패드(142a)를 향하거나 이로부터 멀어지게, 제2 클램핑 패드(142b)를 이동시킨다. 종축(156)은 회전축(152)과 동축일 수 있고 어느 하나에 대한 참조는 둘 모두에 대한 참조이다. 일부 실시예들에서, 나사형 로드(154)는 손으로(예를 들어, 노브(159)를 통해) 회전될 수 있는 반면, 다른 실시예에서, 나사형 로드(154)는 모터(예를 들어, 스테퍼 모터, 감속 기어 어셈블리에 결합된 모터, 등, 도시되지 않음)에 의해 회전될 수 있다. 또 다른 실시예들에서, 나사형 로드(154)는 피스톤-구동 어셈블리를 포함할 수 있으며, 여기서 제2 클램핑 패드(142b)는 실린더, 예를 들어 공압 실린더에 의해 회전축(152)을 따라 이동된다. 일부 실시예들에서, 제2 클램핑 패드(142b)는, 예를 들어 제2 베어링 어셈블리(158)에 의해 나사형 로드(154)에 회전 가능하게 결합될 수 있다.
회전식 픽스츄어(116)는 멈춤쇠(detent) 메카니즘(160), 예를 들어 보어에 배열되고, 충분한 회전력이 제1 클램핑 패드(142a)에 가해지면 제1 클램핑 패드(142a)가 회전축(152)을 중심으로 회전하도록 허용하면서 제1 클램핑 패드(142a)를 미리 결정된 배향으로 유지하도록 구성된 스프링-장착 멈춤쇠를 더 포함할 수 있다. 본 명세서에서 사용된 바와 같이, 멈춤쇠 메커니즘은 부품들 중의 하나에 힘을 가하면 멈춤쇠가 해제될 수 있도록 하는 방식으로 하나의 기계 부품을 다른 기계 부품과 관련하여 위치를 정하고 유지하기 위한 메커니즘(예컨데 멈춤쇠 - 캐치, 핀, 도그 또는 스프링 작동식 볼 - 을 포함하는)이다. 예를 들어, 지지 부재(140)는 멈춤쇠(162)가 보어(164)로부터 제1 클램핑 패드(142a)를 향하여 외측으로 편향되도록 스프링력 하에서 보어(164) 내에 유지되는 멈춤쇠(162)를 포함할 수 있다. 보어(164)는 보어(164) 내에 멈춤쇠(162)를 유지하기 위해 보어의 외측 에지에 칼라 또는 다른 장치를 포함할 수 있다. 제1 클램핑 패드(142a)는 제1 클램핑 패드(142a)가 회전축(152)을 중심으로 회전함에 따라 멈춤쇠(162)와 맞물리도록 위치된 복수의 리세스(166)들 포함할 수 있으며, 리세스(166)는 멈춤쇠(162)와 맞물릴 때 스택(118)의 측면이 스크린(108)의 평면(130)과 실질적으로 평행하게 배향되도록 위치된다. 예를 들어, 4개의 측면을 갖는 디스플레이 기판들을 수용하도록 설계된 장치에서, 제1 클램핑 패드(142a)는 90도 간격(예를 들어, 0도, 90도, 180도, 270도)으로 배열된 4개의 리세스들을 포함할 수 있어, 스택(118)이 회전축(152)을 중심으로 회전할 때 멈춤쇠(162)가 제1 클램핑 패드(142a)와 맞물려 스택(118)을 미리 결정된 간격, 예를 들어 90도 간격으로 지향하게 하여 스택의 측면이 평면(130)과 평행하게 배향되도록 한다. 일부 실시예들에서, 멈춤쇠 메커니즘(160)은 불필요할 수 있다. 예를 들어, 하나 또는 둘 모두의 클램핑 패드가 모터, 예를 들어 스테퍼 모터에 결합되는 경우, 모터와 통신하는 모터 컨트롤러는 미리 결정된 각도 배향들에서 스택의 회전을 중지하도록 구성될 수 있고, 추가 회전이 모터 컨트롤러에 의해 시작될 때까지 선택된 미리 결정된 배향을 유지할 수 있다. 또 다른 실시예들에서, 모터는 멈춤쇠 메커니즘과 함께 사용될 수 있다.
스택(118)은 적절한 스태킹 지그를 사용하여 조립될 수 있다. 예를 들어, 도 14는 스택(200)을 조립하기 위한 예시적인 스태킹 지그(200)를 도시하며, 스태킹 지그(200)는 베이스(202) 및 복수의 정렬 핀(204)을 포함한다. 예를 들어, 일부 실시예에서, 스태킹 지그(200)는 적어도 3개의 정렬 핀을 포함할 수 있고, 정렬 핀은 베이스(202)의 상부 주 표면(206)으로부터 연장된다. 실시예들에서, 정렬 핀(204)들은 주 표면(206)으로부터 직각으로 연장될 수 있다. 도 14에 도시된 실시예에서, 스태킹 지그(200)는 측면 정렬 핀들 및 단부 정렬 핀을 포함할 수 있다. 베이스(202)는 다수의 스택 치수를 수용하기 위해 정렬 핀들의 재배열을 허용하도록 정렬 핀(204)들이 삽입될 수 있는 복수의 구멍(208)을 추가로 정의할 수 있다. 또한, 도 15에 도시된 실시예에서, 베이스(202)는 회전식 픽스츄어(116)의 적어도 일부를 수용할 수 있는 크기의 슬롯(210)을 추가로 포함할 수 있다. 예를 들어, 실시예들에서, 회전식 픽스츄어(116)은 U자형일 수 있으며, 여기서 지지 부재(140)는 차축(148) 및 나사형 로드(154)와 협력하는 대향하는 아암들(212a, 212b)를 포함한다. 따라서, 슬롯(210)은 제1 클램핑 패드(142a)가 결합되는 회전식 픽스츄어(116)의 아암(예를 들어, 아암(212a))을 수용하는 크기일 수 있다. 예시된 스태킹 지그에서, 베이스(202)의 두께는 제1 클램핑 패드(142a)의 제1 클램핑 표면(144)이 베이스(202)의 주 표면(206)과 동일 평면에 있도록 구성될 수 있다.
이제 도 15를 참조하면, 어셈블리 스택(118)에 대해, 회전식 픽스츄어(116)는 지지 부재(140)의 적절한 아암(예를 들어, 아암(212a))을 슬롯(210)에 삽입함으로써 베이스(202)와 맞물린다. 예를 들어 회전식 픽스츄어의 아암들 사이에 디스플레이 기판들과 스페이서들을 삽입할 공간을 허용하도록 나사형 로드(154)를 적절한 방향(예를 들어, 반시계 방향)으로 회전시킴으로써, 제2 클램핑 패드(142b)가 제1 클램핑 패드(142a)로부터 멀어지게 이동된다. 제1 플래튼(122a)은 주 표면(206) 상에 배치되고 제1 플래튼(122a)의 제1 에지 표면이 정렬 핀(204)들의 세트와 접촉하도록 이동된다. 제1 플래튼(122a)은 그 표면에 제공된 리세스(220)를 포함할 수 있으며, 리세스(220)는 제1 플래튼(122a)의 위치 설정을 돕고 제1 클램핑 패드(142a)에 대한 제1 플래튼(122a)의 이동을 방지하기 위해 (예를 들어, 제1 클램핑 패드(142a)와 결합하여) 제1 클램핑 패드(142a)를 수용할 수 있는 크기로 구성된다. 예를 들어, 일부 실시예에서, 제1 클램핑 패드(142a)는 원형 원통형일 수 있고, 여기서 제1 플래튼(122a)은 상보적인 크기의 원형 원통형 리세스(220)를 포함할 수 있다. 다른 클램핑 패드 및 플래튼 리세스 형상들은 타원형, 직사각형(예를 들어, 정사각형), 삼각형 등이 사용될 수 있다. 제1 플래튼(122a)은 추가적인 정렬 핀(204)이 제1 에지 표면에 직교하는 제1 플래튼(122a)의 다른(예를 들어, 인접한) 에지 표면과 접촉하도록 더 이동될 수 있다. 제1 플래튼(122a)은 타일 기판의 파단을 초래할 수 있는 타일 기판의 구부러짐 없이 디스플레이 타일(14)에 가해지는 힘을 고르게 전달하는 기능을 한다. 따라서, 제1 플래튼(122a)은 적절한 평탄도 및 강성을 제공하도록 구성되어야 한다. 예를 들어, 일부 실시예에서, 제1 플래튼(122a)은 적절한 금속, 예를 들어 알루미늄 또는 스테인리스 스틸로 형성될 수 있다.
제1 플래튼(122a)이 제자리에 있으면, 제1 디스플레이 타일(14)은 제1 타일 기판의 에지 표면(30)이 제1 플래튼(122a)의 대응하는 에지 표면들로부터 외측으로 연장되도록 제1 플래튼(122a) 상에 위치될 수 있다. 즉, 제1 플래튼의 에지 표면들이 제1 타일 기판의 대응하는 에지 표면(30)에 대해 리세스되도록 한다. 적절한 리세스 깊이 D4(도 11 참조)는 약 0 ㎛ 내지 약 100 ㎛ 범위일 수 있다. 다음으로, 제1 스페이서는 제1 디스플레이 타일 상에 다시 위치될 수 있어, 플래튼의 대응하는 에지 표면들, 스페이서, 및 디스플레이 기판의 적절한 정렬 및 포지셔닝이 유지되는 것을 확실하게 보장해준다. 스페이서의 길이 및 폭 치수들은, 스페이서의 에지 표면들이 거리 D3만큼 디스플레이 타일의 에지 표면들에 대해 리세스되도록 인접한 디스플레이 타일의 대응 치수들보다 작아야 한다. 도 16에 도시된 템플릿 블록(300)과 같은 템플릿 블록이 적절한 플래튼 에지 표면 대(to) 스페이서 에지 표면 대(to) 디스플레이 기판 에지 표면 포지셔닝을 보장하는 데 사용될 수 있다. 즉, 템플릿 블록(300)은 스택 조립 동안에 플래튼들의 에지 표면들, 디스플레이 타일들의 에지 표면들 및 스페이서들의 에지 표면들 사이의 일관된 관계를 유지하기 위해 사용될 수 있다. 템플릿 블록(300)은 디스플레이 기판들의 에지 표면들과 스페이서들의 에지 표면들을 예를 들어 D3에 따라 미리 결정된 오프셋으로 서로에 대해 위치시키는 교번하는 리세스(302)들 및 톱니(304)들을 포함할 수 있다. 스페이서(120)들은 스페이서들의 에지 표면들이 디스플레이 타일들의 대응하는 에지 표면들로부터 약 1mm 내지 약 3mm 범위의 거리 D3로 리세스되도록 크기가 되고 및 위치되어야 한다. 필요한 경우 다중의 템플릿 블록들을 사용할 수 있다. 제1 스페이서(120)와 제1 디스플레이 타일(14)이 미리 결정된 오프셋에 따라 위치되면, 스택에 포함될 모든 스페이서들과 디스플레이 타일들이 추가될 때까지 동작이 반복되고, 이때 제2 플래튼(122b)이 각각의 클램핑 패드들(142a, 142b)과 플래튼들(122a, 122b) 사이에 스택을 클램핑하기 위해 회전된 나사형 로드(154) 및 스택에 추가될 수 있다. 제1 플래튼(122a)과 마찬가지로, 제2 플래튼(122b)은 (스택(118)으로부터 떨어진) 외향하는 표면에 제공된 리세스(220)를 포함할 수 있고, 상기 리세스는 제2 플래튼(122a)을 포지셔닝하는데 도움이 되고 제2 클램핑 부재(142b)에 대해 제2 플래튼의 이동을 방지하도록 제2 클램핑 부재(142b)를 수용(예를 들어, 맞물림)하도록 크기가 정해지고 구성된다. 예를 들어, 일부 실시예에서, 제2 클램핑 부재(142b)는 원형 원통형일 수 있고, 여기서 제2 플래튼(122b)은 상보적인 크기의 원형 원통형 리세스(220)를 포함할 수 있다. 타원형, 직사각형(예를 들어, 정사각형), 삼각형 등과 같은 다른 클램핑 부재 및 플래튼 리세스 형상들이 사용될 수 있다.
디스플레이 기판들 및 스페이서들을 추가하기 위한 선행 프로세스가 플래튼들에 인접한 타일 기판에서 시작하여 설명되었지만, 일부 실시예들에서, 상기 프로세스는 플래튼들에 인접한 스페이서에서 시작하고 종료할 수 있다. 회전식 픽스츄어(116)는 일단 스택(118)이 회전식 픽스츄어(116)에 클램핑되면 스태킹 지그(200)로부터 제거될 수 있다.
이제 도 17을 참조하고, 앞서서 언급된 바와 같이, 코팅 장치(100)는 베이스(102), 프레임(106) 및 그 안에 장착된 스크린(108)을 포함하는 스크린 어셈블리(104), 코팅 재료를 스크린(108)으로 전달하기 위한 코팅 재료 전달 시스템(110), 스크린(108)을 통해 코팅 재료(114)를 압출하기 위한 스퀴지 어셈블리(112), 및 디스플레이 타일(14)들의 스택(118)을 유지하고 코팅 재료(114)를 디스플레이 타일들의 에지 표면들에 적용하기 위해 디스플레이 타일들의 스택을 배향하도록, 예를 들어 디스플레이 타일들의 주 표면들에 직교하는 회전축을 중심으로 디스플레이 타일들을 회전하도록 구성된 회전식 픽스츄어(116)를 포함할 수 있다. 스태킹 지그(200)로부터 회전식 픽스츄어(116)를 제거한 후, 회전식 픽스츄어(116)는 베이스(102)에 장착될 수 있다. 상이한 디스플레이 기판 크기를 수용하기 위해, 일부 실시예에서 회전식 픽스츄어(116)는 베이스(102)에 대해 수직 방향 "z"로 이동 가능한 중간 플랫폼(미도시)에 의해 베이스(102)에 장착될 수 있어서, 회전식 픽스츄어(116) 및 그 안에 클램핑된 스택(118)의 수직 높이가 평면(130)에 대해 조정될 수 있게 한다. 일부 실시예에서, 이러한 중간 플랫폼은 3개의 직교 방향으로 이동 가능한 x-y-z 스테이지일 수 있다. 그러나, 추가 실시예들에서, 스크린 어셈블리(104)는 상이한 크기의 디스플레이 타일들을 수용하기 위해 수직축을 따라 이동될 수 있다. 또 다른 실시예들에서, 회전식 픽스츄어(116) 및 프레임(106) 모두에 대한 조정이 이루어질 수 있다. 어느 경우든, 회전식 픽스츄어(116) 및/또는 스크린(108)은 스택의 한 면의 디스플레이 타일 에지 표면들이 베이스(140)와 실질적으로 평행하도록 배향될 수 있고, 평면(130)이 스택(118)의 상향 면과 평행하도록 스크린 어셈블리(104)가 조정될 수 있다.
이어서, 스크린(108)은 코팅 재료 전달 시스템(110)으로부터 코팅 재료를 분배함으로써 코팅 재료로 적셔질 수 있다. 일부 실시예들에서, 스크린(108)이 완전히 젖도록 보장하기 위해, 스택, 예를 들어 종이에 인쇄하기 전에 대용의 재료에 스크린 인쇄하는 것이 필요할 수 있다. 이 결정을 위해 종이에 대한 인쇄 품질이 평가될 수 있다.
일단 스크린이 완전히 젖었고 인쇄가 만족스럽다는 결정이 내려지면, 스택(118)의 제1 면은, 스퀴지로 스크린 상에 하향하는 힘을 가하면서 디스플레이 기판 에지 표면들의 길이 방향과 평행한 방향으로 스크린을 가로질러 스퀴지를 이동시키기 위해 스퀴지 어셈블리(112)를 작동함으로써 인쇄될 수 있다. 스퀴지 블레이드는 평면(130)에 대해 일정한 각도, 예를 들어 45도 각도로 배향될 수 있지만, 일관된 코팅층을 달성하기 위해 필요에 따라 다른 각도가 사용될 수 있다.
스택의 한 측면의 에지 표면들이 인쇄되었을 때, 스택은 스크린 평면과 실질적으로 평행하도록 스택의 제2 면을 배향시키기 위해 플래튼(122a, 122b)을 회전시킴으로써(나사형 로드(154)를 통해) 회전될 수 있으며, 그리고 스퀴지는 디스플레이 기판 에지 표면들의 제2 세트에 코팅 재료를 적용하기 위해 다시 한번 스크린을 가로질러 횡단한다. 이 프로세스는 코팅층이 필요한 모든 에지 표면들이 코팅 재료로 코팅될 때까지 반복된다. 에지 표면들에 코팅 재료를 각각 적용한 후 코팅 재료를 경화시킬 필요가 없다. 코팅 재료의 경화는 모든 에지 표면들이 코팅 재료 제조업체의 지침과 일치하는 방식으로 코팅된 후에 수행될 수 있다. 예를 들어, 코팅 재료가 열 경화 코팅 재료인 경우, 열 경화(예: 시간 및 온도)는 코팅 재료 제조업체의 지침에 따라 수행될 수 있다. 코팅 재료가 UV 경화성 코팅 재료인 경우, UV 경화는 유사하게 수행될 수 있다(예를 들어, 코팅 제조업체의 권장 관행에 따라).
제1 스택의 디스플레이 기판들을 스크린 인쇄한 후 추가의 스택들이 인쇄되기를 원하는 경우, 위에서 설명한 절차가 반복될 수 있다. 잉크가 후속 스택에 균일하게 적용되도록(예를 들어, 스크린이 완전히 젖었고 스크린 막힘이 발생하지 않음) 보장하기 위해 각 스택을 인쇄한 후 용지에 인쇄를 수행할 수 있다.
예시들
코팅층 오버플로우 폭 D1에 대한 스페이서 두께의 영향을 평가하기 위해 실험들이 수행되었다. 유리 및 폴리에틸렌 테레프탈레이트 글리콜 스페이서 둘 모두는 본 명세서에 기술된 바와 같이 회전식 픽스츄어(116)에 의해 유지되는 스택에서 유리 타일 기판들 사이에 샌드위치되며, 스페이서들은 0.19mm, 0.3mm 및 0.5mm 사이에서 변하는 두께를 갖는다. 이러한 실험에서 0.3mm와 0.5mm 두께의 스페이서를 혼합하여 사용했다. 15 중량%이 FC-182 희석제 및 10 중량%의 FC-941 촉매를 갖는 Chime Mien Ink Chemical Company, Ltd.의 에폭시 잉크, Wayglo (이하 "웨이글로(Wayglo")가 본 명세서에 기재된 방법들에 따라 타일 기판의 에지 표면들에 적용되었다. 생성된 코팅층을 150℃에서 30분 동안 경화시키고, 코팅층 오버플로우를 측정하였다. 코팅층의 두께는 광분산기로 측정하였고, 오버플로우는 광학 현미경으로 측정하였다. 결과는 도 18에 도시되며, 여기서 데이터는 스페이서 두께가 증가함에 따라 증가하는 오버플로우를 보여준다. 두께가 0.19mm인 스페이서는 0.3mm, 0.5mm, 및 0.3mm와 0.5mm 스페이서의 혼합에 비해 적어도 12% 내지 45% 더 작은 오버플로우를 생성하였다. 또한, 0.19mm 스페이서에서 종단 오버플로우 에지의 형상에서 더 큰 변화가 관찰되었으며, 0.19mm 스페이서로부터 결과되는 오버플로우가 증가된 물결 모양 및 간헐적 간극들을 드러냈다.
오버플로우 폭 D1에 대한 모따기의 영향을 결정하기 위해 실험이 수행되었다. 복수의 0.5mm 스페이서들이 본 명세서에 기술된 바와 같이 회전식 픽스츄어(116)에 의해 유지되는 스택에서 모따기되지 않은 에지 표면들을 갖는 100개의 타일 기판들 사이에 교번 배열로 샌드위치되었다. 웨이글로는 본 명세서에서 설명된 방법들에 따라 타일 기판들의 에지 표면들에 적용되었다. 생성된 코팅층을 150℃에서 30분 동안 경화시키고 광학 현미경을 사용하여 코팅층 오버플로우를 측정하였다. 결과는 도 19에 도시되었으며, 여기서 데이터는 모따기되지 않은 에지 표면들과 비교하여 모따기된 에지 표면들에서 증가된 오버플로우를 보여준다. 모따기 타일 기판의 경우 더 큰 오버플로우가 측정되었다. 또한 단일 기판 타일의 오버플로우 길이는 각 타일의 측면-A(측면-1) 및 측면-B(측면-2) 상의 비대칭 모따기 길이로 제어할 수 있는 것으로 나타났다. 더 큰(예: 더 깊은) 모따기는 증가된 오버플로우를 생성했다.
코팅층 오버플로우 폭 D1에 대한 타일 기판-스페이서 정렬(예를 들어, 오프셋)의 영향을 평가하기 위해 실험을 수행하였다. 제1 실험에서, 7개의 타일 기판이 0.5mm 두께의 스페이서 6개와 교대로 배열되어 적층되었고, 그 결과적인 스택은 본 명세서에 기술된 바와 같이 회전 픽스츄어(116)에 의해 고정되었다. 타일 기판들은 여러 개의 타일 기판들이 인접한 타일 기판들보다 짧고(예를 들어, 인접한 타일 기판들 아래에 리세스된) 여러 개의 타일 기판들이 인접한 타일 기판들보다 높게 심(shime)(310)으로 융기되도록 배열되었다. 타일 기판들의 배열은 도 20에 도시되어 있으며, 여기서 타일 기판들(1, 7)은 인접한 타일 기판들(2, 6)보다 각각 낮았다(또한 각각의 플래튼(122a, 122b)보다 낮았다). 타일 기판(3)은 70㎛ 심으로 융기되었고, 타일 기판(5)는 2개의 70mm 심(인접한 타일 기판(4 및 6)에 비해 총 높이가 140mm)으로 융기되었다. 또한 타일 기판(1 및 7)은 모따기된 에지 표면들을 포함한다. 웨이글로를 본 명세서에 기술된 방법들에 따라 타일 기판들의 에지 표면들에 적용되었다. 코팅 공정에서 이전에 스크린을 사용하지 않은 새로운 스크린을 사용하였다. 생성된 코팅층을 150℃에서 30 동안 경화시켰으며, 그리고 Zygo 광산란기를 사용하여 코팅층 평균 오버플로우가 측정되었으며, 광학 현미경으로 오버플로우를 측정하였다. 그 결과는 도 21에 도시되어 있다. 가로축을 따라 용어 "픽스츄어"는 플래튼 높이에서의 타일 기판들을 나타내며, "쇼트(short)"는 인접한 타일 기판들 대해 리세스된 타일 기판들을 나타낸다. 데이터는 쇼트 타일 기판의 경우 오버플로우 폭 D1이 감소하고 융기된(심을 갖는(shimmed)) 타일 기판의 경유 오버플로우 폭이 증가된 것을 보여준다. 데이터는 또한 특정 타일 기판 오프셋으로 에지 커버리지 및 오버플로우 폭 D1을 제어하는 능력을 보여준다. 일반적으로 픽스츄어(플래튼) 레벨보다 높거나 비슷한 높이를 가진 기판 타일들은 높이가 더 짧은 타일보다 에지들을 따라 잉크로 더 잘 덮이는 것으로 입증되었다. 더 높은 타일들의 경우, 오염의 존재와 코팅 재료의 젖지 않음으로 인해 코팅 커버리지에서 결함들이 관찰되었다. 높은(예: "당당한") 타일 기판 에지 표면들은 짧은 타일보다 더 잘 코팅된다. 또한 짧은 타일들에 인접하여 위치한 기판 타일들은 높은 타일 옆에 위치한 기판 타일들보다 커버리지가 좋지 않은 것으로 관찰되었다. 결과는 스택에서의 타일 기판 정렬이 코팅층의 품질을 주도할 수 있음을 보여주었다. 예를 들어, 인접한 타일들로부터 상당히 돌출되는 타일은 스크린을 막게 하여 인접한 타일들이 스크린과 덜 접촉하게 되므로 더 짧은 타일들은 코팅되지 않을 수 있다.
코팅층 오버플로우 폭 D1에 대한 타일 기판-스페이서 정렬(예를 들어, 오프셋)의 영향을 평가하기 위해 또 다른 실험을 수행하였다. 제1 실험에서, 8개의 타일 기판들이 0.5mm 두께의 스페이서 7개와 교대로 배열되어 적층되었으며, 그 결과의 스택은 본 명세서에 설명된 바와 같이 회전식 픽스츄어(116)에 의해 고정되었다. 타일 기판은 여러 개의 타일 기판들이 인접한 타일 기판들보다 짧고(예를 들어, 인접한 타일 기판 아래로 리세스된), 여러 개의 타일 기판들이 인접한 타일 기판들보다 더 높게 심(310)으로 융기되도록 배열되었다. 타일 기판들의 배열은 도 22에 도시되어 있으며, 여기서 타일 기판들(1, 2, 8)은 인접한 타일 기판들(3, 7)보다 각각 낮았다(또한 각각의 플래튼(122a, 122b)보다 낮았다). 타일 기판(4)은 70㎛ 심으로 융기되었고, 타일 기판(6)은 2개의 70mm 심으로 융기되었다(인접한 타일 기판들(5 및 7)에 대해 총 높이가 140mm). 또한, 타일 기판들(1, 2, 8)은 모따기된 에지 표면들을 포함한다. 웨이글로가 여기에 설명된 방법들에 따라 타일 기판들의 에지 표면들에 적용되었다. 습식 스크린을 사용하였으며, 여기서 스크린은 코팅 재료에 의해 완전히 젖었다. 생성된 코팅층을 150℃에서 30분 동안 경화시키고, 코팅층 평균 오버플로우를 측정하였다. 결과는 도 23에 도시된다. 가로축의 "픽스츄어"라는 용어는 플래튼 높이의 타일 기판들을 의미하고, "쇼트"는 인접한 타일 기판들에 비해 리세스된 타일 기판들을 의미한다.
코팅층 오버플로우 폭 D1에 대한 스크린 상태의 영향을 평가하기 위해 추가 실험을 수행하였다. 제1 실험에서, 복수의 타일 기판들이 0.5mm 두께의 스페이서들과 교대로 배열되어 적층되었고, 그 결과 스택은 본 명세서에 설명된 바와 같이 회전식 픽스츄어(116)에 의해 고정되었다. 새로운 스크린을 사용하여 본 명세서에서 기술된 방법들에 따라 타일 기판들의 에지 표면들에 웨이글로를 적용하였으며, 여기서 스크린은 에지 표면들에 인쇄하기 전에 코팅 재료를 포함하지 않는다. 생성된 코팅층은 150℃에서 30분 동안 경화되었고, 코팅층 평균 오버플로우는 이전 실험들과 동일하게 측정되었다. 또 다른 실험에서, 또 다른 복수의 타일 기판들(최대 100개의 타일 기판들)이 0.5mm 두께의 스페이서들과 교대로 배열되어 적층되었으며, 결과의 스택은 본 명세서에 설명된 바와 같이 회전 픽스츄어(116)에 의해 고정되었다. 웨이글로가 코팅 재료로 완전히 적셔진 스크린을 사용하여 본 명세서에 기술된 방법들에 따라 타일 기판들의 에지 표면들에 적용되었다. 즉, 완전히 젖은 스크린을 보장하기 위해 타일 기판 에지 표면들에 인쇄하기 전에 스크린을 사용하여 종이에 7번 인쇄했다. 생성된 코팅층을 150℃에서 30분 동안 경화시키고, 코팅층 평균 오버플로우를 측정하였다. 또 다른 실험에서, 또 다른 복수의 타일 기판들이 0.5mm 두께의 스페이서들과 교대로 배열되어 적층되었고, 그 결과 적층은 본 명세서에 기재된 바와 같이 회전식 픽스츄어(116)에 의해 고정되었다. 웨이글로가 이전 인쇄 작업의 잉크 잔류물을 포함하는 스크린을 사용하여 본 명세서에서 설명된 방법에 따라 타일 기판의 에지 표면들에 적용되었다. 생성된 코팅층을 150℃에서 30분 동안 경화시키고, 코팅층 평균 오버플로우를 전술한 바와 같이 측정하였다. 이들 실험들로부터의 데이터는 도 24에 제시되어 있다. 새로운-스크린 인쇄 실험에서 얻은 에지 표면들은 간극들을 포함하여 매우 물결 모양의 종단 에지들을 나타냈다. 완전히 젖은 실험으로부터의 에지 표면들은 물결 모양의 종단 에지들을 나타내었지만 간극들은 없었으며, 반면에 코팅 재료 잔류물을 포함하는 스크린으로 인쇄된 에지 표면들은 약 32% 내지 약 36% 범위에서 증가된 오버플로우 폭을 가지며, 젖은-스크린 결과보다 물결 모양이 훨씬 적었다. 따라서 스크린 젖음이 중요한 변수가 될 수 있지만 한계가 있음을 알 수 있었다. 과도하게 젖으면 스크린 뒤에 잉크 축적물을 야기하여 과도한 오버플로우를 야기시킬 수 있다. 습윤 공정은 스크린의 배면측에 잉크의 축적물 없이 스크린 메시를 통해 잉크가 침투하도록 한다.
본 발명의 사상 및 범위를 벗어나지 않고 본 발명의 실시예에 대해 다양한 수정들 및 변형들이 이루어질 수 있음은 당업자에게 명백할 것이다. 예를 들어, 본 명세서에 개시된 실시예들에 따른 기판 코팅은 다른 목적을 위해 사용될 수 있으며 디스플레이 장치에 한정되지 않는다. 따라서, 본 발명은 첨부된 특허청구범위 및 그 등가물의 범위 내에 있는 그러한 수정들 및 변경들을 포함하는 것으로 의도된다.

Claims (29)

  1. 제1 주 표면, 상기 제1 주 표면의 반대편의 제2 주 표면, 및 상기 제1 주 표면 및 상기 제2 주 표면 사이에서 연장되며 상기 제1 주 표면을 상기 제2 주 표면에 연결하는 적어도 하나의 에지 표면을 포함하는 유리 기판을 포함하는 유리 제품으로서, 상기 유리 기판은 상기 적어도 하나의 에지 표면, 및 상기 적어도 하나의 에지 표면을 따라서 그리고 상기 적어도 하나의 에지 표면에 근접한 상기 제1 주 표면 또는 상기 제2 주 표면 중의 적어도 일부 상에 연속된 코팅 층으로서 퇴적된 코팅 재료를 더 포함하며, 상기 코팅 층은 약 25 마이크로미터 이상 내지 약 170 마이크로미터 이하의 범위의 상기 제1 주 표면 또는 상기 제2 주 표면 중의 상기 적어도 일부 상의 오버플로우 거리로 연장되는 유리 제품.
  2. 청구항 1에 있어서,
    상기 코팅 층의 두께는 약 100 마이크로미터 이하인 것을 특징으로 하는 유리 제품.
  3. 청구항 2에 있어서,
    상기 코팅 층의 상기 두께는 약 50 마이크로미터 이하인 것을 특징으로 하는 유리 제품.
  4. 청구항 3에 있어서,
    상기 코팅 층의 상기 두께는 약 10 마이크로미터 이하인 것을 특징으로 하는 유리 제품.
  5. 청구항 4에 있어서,
    상기 코팅 층의 상기 두께는 약 4 마이크로미터 이하인 것을 특징으로 하는 유리 제품.
  6. 청구항 1에 있어서,
    상기 코팅 재료는 에폭시를 포함하는 것을 특징으로 하는 유리 제품.
  7. 청구항 1에 있어서,
    상기 코팅 재료의 벌크 저항률은 약 1 x 108 옴 이상인 것을 특징으로 하는 유리 제품.
  8. 청구항 1에 있어서,
    상기 코팅 재료의 벌크 저항률은 약 1 x 1015 옴 이상인 것을 특징으로 하는 유리 제품.
  9. 청구항 1에 있어서,
    상기 코팅 층의 표면 거칠기(Sa)는 약 250 나노미터 이하인 것을 특징으로 하는 유리 제품.
  10. 청구항 1에 있어서,
    상기 코팅 층의 광학 밀도는 약 1.8 이상인 것을 특징으로 하는 유리 제품.
  11. 청구항 10에 있어서,
    상기 코팅 층의 상기 광학 밀도는 약 2 이상인 것을 특징으로 하는 유리 제품.
  12. 청구항 11에 있어서,
    상기 코팅 층의 상기 광학 밀도는 약 2 이상 내지 약 2.5 이하의 범위에 있는 것을 특징으로 하는 유리 제품.
  13. 청구항 1에 있어서,
    상기 적어도 하나의 에지 표면은 복수의 에지 표면들을 포함하며, 상기 연속된 코팅 층은 각각의 에지 표면을 코팅하는 것을 특징으로 하는 유리 제품.
  14. 청구항 1에 있어서,
    상기 유리 기판의 두께는 약 300 마이크로미터 내지 약 1.3 밀리미터의 범위에 있는 것을 특징으로 하는 유리 제품.
  15. 청구항 1에 있어서,
    상기 적어도 하나의 에지 표면은 아치형 표면을 포함하는 것을 특징으로 하는 유리 제품.
  16. 청구항 1 내지 15 중의 어느 하나에 있어서,
    상기 제1 주 표면으로부터 상기 제2 주 표면으로 상기 적어도 하나의 에지 표면을 가로질러 연장되는 전기 전도체를 더 포함하며, 상기 코팅 층은 상기 전기 전도체 위에 배치되는 것을 특징으로 하는 유리 제품.
  17. 청구항 16에 있어서,
    상기 제1 주 표면 상에 퇴적되며, 상기 전기 전도체와 전기적으로 통신하는 전자 장치를 더 포함하는 것을 특징으로 하는 유리 제품.
  18. 청구항 17에 있어서,
    상기 전자 장치는 전자발광 요소를 포함하는 것을 특징으로 하는 유리 제품.
  19. 청구항 18에 있어서,
    상기 전자발광 요소는 발광 다이오드를 포함하는 것을 특징으로 하는 유리 제품.
  20. 유리 기판을 코팅하는 방법으로서, 상기 방법은
    기판 스택을 형성하기 위해 복수의 유리 기판들 및 복수의 스페이서들을 교번하는 관계로 위치시키는 단계로서, 각각의 유리 기판은 제1 주 표면, 제2 주 표면, 상기 제1 주 표면과 상기 제2 주 표면 사이에서 연장되고 이들을 연결하는 제1 에지 표면, 및 상기 제1 주 표면과 상기 제2 주 표면 사이에서 연장되고 이들을 연결하는 제2 에지 표면을 포함하는, 상기 위치시키는 단계;
    픽스츄어(fixture)로 제1 플래튼과 제2 플래튼 사이에 상기 기판 스택을 클램핑하는 단계;
    상기 픽스츄어를 스크린 아래에 장착하는 단계로서, 클램핑된 상기 기판 스택은 각각의 유리 기판의 상기 제1 주 표면에 직교하는 회전축을 중심으로 상기 픽스츄어에서 회전 가능하며, 그리고 클램핑된 상기 스택을 제1 배향으로 배향시키는, 상기 장착하는 단계;
    코팅 재료를 상기 스크린에 적용하는 단계;
    스퀴지(squeegee)를 상기 스크린 상으로 강제하고 상기 스크린을 상기 제1 에지 표면들을 향해 편향시키고, 상기 제1 에지 표면들에 상기 코팅 재료를 적용시키기 위해 시작 위치로부터 정지 위치로 상기 회전축과 직교하는 제1 방향으로 상기 스크린을 가로질러 상기 스퀴지를 횡단시키고, 그리고 상기 스퀴지를 상기 시작 위치로 리턴시키는 단계;
    상기 기판 스택을 제2 배향으로 회전시키는 단계; 및
    상기 스퀴지를 상기 스크린 상으로 강제하고 상기 스크린을 상기 제2 에지 표면들을 향해 편향시키고, 상기 제2 에지 표면들에 상기 코팅 재료를 적용시키기 위해 상기 시작 위치로부터 상기 정지 위치로 상기 스크린을 가로질러 상기 제1 방향으로 상기 스퀴지를 횡단시키는 단계;를 포함하는 방법.
  21. 청구항 20에 있어서,
    상기 제1 에지 표면에 상기 코팅을 적용하는 단계와 동시에, 상기 코팅 재료는 각각의 유리 기판의 상기 제1 주 표면 또는 상기 제2 주 표면 중의 적어도 하나의 적어도 일부에 적용되는 것을 특징으로 하는 방법.
  22. 청구항 20 또는 21에 있어서,
    각각의 유리 기판은 상기 제1 주 표면으로부터 상기 제2 주 표면으로 상기 제1 에지 표면을 가로질러 연장되는 적어도 하나의 전기 전도체를 포함하며, 상기 코팅 재료는 상기 적어도 하나의 전기 전도체 위에 적용되는 것을 특징으로 하는 방법.
  23. 청구항 20 내지 22 중의 어느 하나에 있어서,
    상기 제1 배향은 상기 제2 배향에 직교하는 것을 특징으로 하는 방법.
  24. 청구항 20 내지 23 중의 어느 하나에 있어서,
    상기 제1 플래튼 및 상기 제2 플래튼의 각각은 제1 주 표면, 제2 주 표면, 및 상기 제1 주 표면과 상기 제2 주 표면 사이에서 연장되며 이를 연결하는 제1 에지 표면을 포함하며, 상기 제1 플래튼의 상기 제1 에지 표면 및 상기 제2 플래튼의 상기 제1 에지 표면은 제1 평면을 정의하며, 그리고 상기 유리 기판들의 상기 제1 에지 표면들은 상기 제1 평면으로부터 약 10 마이크로미터 내지 약 100 마이크로미터 범위의 거리로 외측으로 연장되는 것을 특징으로 하는 방법.
  25. 청구항 20 내지 24 중의 어느 하나에 있어서,
    각각의 스페이서는 제1 주 표면, 제2 주 표면, 및 상기 각각의 스페이서의 상기 제1 주 표면과 상기 제2 주 표면 사이에서 연장되며 이를 연결하는 제1 에지 표면을 포함하며, 상기 유리 기판들 중의 하나의 상기 제1 에지 표면과 상기 유리 기판들 중의 상기 하나에 인접한 스페이서의 상기 제1 에지 표면 사이의 거리는 약 1mm 내지 약 3mm 범위에 있는 것을 특징으로 하는 방법.
  26. 청구항 20 내지 25 중의 어느 하나에 있어서,
    각 스페이서의 두께는 약 1 밀리미터 내지 약 20 밀리미터 범위에 있는 것을 특징으로 하는 방법.
  27. 청구항 20 내지 26 중의 어느 하나에 있어서,
    각각의 유리 기판의 상기 제1 에지 표면에 적용된 상기 코팅 재료는 각각의 기판의 상기 제2 에지 표면에 상기 코팅 재료를 적용하는 단계 전에 경화되지 않는 것을 특징으로 하는 방법.
  28. 청구항 20 내지 27 중의 어느 하나에 있어서,
    상기 기판 스택의 각각의 유리 기판은 적어도 3개의 에지 표면들을 포함하며, 상기 방법은 상기 코팅 재료로 각각의 유리 기판의 각각의 에지 표면을 코팅하는 단계 및 상기 코팅 재료가 상기 적어도 3개의 에지 표면들의 모두에 적용된 후에 상기 코팅 재료를 경화시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  29. 청구항 21에 있어서,
    상기 제1 주 표면 또는 상기 제2 주 표면의 상기 적어도 일부 상의 오버플로우 거리는 약 25 마이크로미터 이상 내지 약 170 마이크로미터 이하의 범위에 있는 것을 특징으로 하는 방법.
KR1020237000427A 2020-06-04 2021-05-28 유리 표면 처리 방법 및 처리된 유리 제품들 KR20230021709A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063034730P 2020-06-04 2020-06-04
US63/034,730 2020-06-04
PCT/US2021/034702 WO2021247388A1 (en) 2020-06-04 2021-05-28 Method of treating a glass surface and treated glass articles

Publications (1)

Publication Number Publication Date
KR20230021709A true KR20230021709A (ko) 2023-02-14

Family

ID=78829830

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237000427A KR20230021709A (ko) 2020-06-04 2021-05-28 유리 표면 처리 방법 및 처리된 유리 제품들

Country Status (6)

Country Link
US (1) US20230192537A1 (ko)
JP (1) JP2023529360A (ko)
KR (1) KR20230021709A (ko)
CN (1) CN115768733A (ko)
TW (1) TW202208300A (ko)
WO (1) WO2021247388A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI764449B (zh) * 2020-12-18 2022-05-11 友達光電股份有限公司 顯示裝置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1048628A1 (de) * 1999-04-30 2000-11-02 Schott Glas Polymerbeschichtete Dünnglasfoliensubstrate
TWI558552B (zh) * 2009-05-21 2016-11-21 康寧公司 具有機械耐久性邊緣的薄基材及其製造方法
US8561535B2 (en) * 2010-02-27 2013-10-22 Corning Incorporated Method of screen printing on 3D glass articles
JP2014047109A (ja) * 2012-08-31 2014-03-17 Hoya Corp 電子機器用カバーガラスの製造方法、及びタッチセンサモジュールの製造方法
WO2014071341A1 (en) * 2012-11-05 2014-05-08 First Solar, Inc Solar modules and methods of forming the same
US20150060401A1 (en) * 2013-08-29 2015-03-05 Corning Incorporated Method of edge coating a batch of glass articles
CN107207329A (zh) * 2014-12-02 2017-09-26 康宁股份有限公司 对多个制品进行边缘涂覆的方法
WO2017126408A1 (ja) * 2016-01-22 2017-07-27 ショーダテクトロン株式会社 端面塗布装置
KR102494515B1 (ko) * 2018-07-09 2023-02-01 삼성전자주식회사 글래스 플레이트를 포함하는 전자 장치

Also Published As

Publication number Publication date
JP2023529360A (ja) 2023-07-10
CN115768733A (zh) 2023-03-07
TW202208300A (zh) 2022-03-01
WO2021247388A1 (en) 2021-12-09
US20230192537A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
US20210335747A1 (en) Apparatus for manufacturing electronic device using device chip
US9158144B2 (en) Polarizer capacitive touch screen
EP3742491B1 (en) Electrode substrate for transparent light-emitting diode display device, and transparent light-emitting diode display device comprising same
CN110914751A (zh) 拼接显示器及其制造方法
CN117647904A (zh) 具有边缘包裹的导体的无边框显示图块和制造方法
EP3130992A1 (en) Wiring body and wiring substrate
US20140055688A1 (en) Polarizer resistive touch screen
KR20230021709A (ko) 유리 표면 처리 방법 및 처리된 유리 제품들
JP2015151026A (ja) 電熱配線パターンの製造方法および電熱配線基材
CN1797075A (zh) 一种防止导电金球短路的液晶显示器及其制作方法
US9337245B2 (en) Method of manufacturing organic electroluminescence device
KR20220155592A (ko) 전자 장치
WO2009055510A1 (en) Method and apparatus for supporting a substrate
JP2009234056A (ja) 印刷方法
US7997195B2 (en) Spacer printing apparatus and method of printing a spacer
US20200215785A1 (en) Anisotropic conductive film
WO2021193288A1 (ja) 配線基板および配線方法
JP2023512986A (ja) 被膜を有する縁部導体
KR102148253B1 (ko) 대면적 인쇄판 제조 장치 및 제조 방법, 대면적 인쇄판, 및 이를 구비한 패턴 인쇄 장치
JP6079232B2 (ja) グラビアオフセット印刷方法
WO2022107590A1 (ja) 配線基板および表示装置
JP5251047B2 (ja) 印刷用版およびその製造方法および印刷物の製造方法
KR20130025177A (ko) 인쇄 장치

Legal Events

Date Code Title Description
A201 Request for examination