KR20220155592A - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR20220155592A
KR20220155592A KR1020227035843A KR20227035843A KR20220155592A KR 20220155592 A KR20220155592 A KR 20220155592A KR 1020227035843 A KR1020227035843 A KR 1020227035843A KR 20227035843 A KR20227035843 A KR 20227035843A KR 20220155592 A KR20220155592 A KR 20220155592A
Authority
KR
South Korea
Prior art keywords
electrically conductive
conductive trace
feed line
major surface
electronic device
Prior art date
Application number
KR1020227035843A
Other languages
English (en)
Inventor
션 매튜 가너
데이비드 앤드류 파스텔
딘 마이클 텔렌
Original Assignee
코닝 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닝 인코포레이티드 filed Critical 코닝 인코포레이티드
Publication of KR20220155592A publication Critical patent/KR20220155592A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

전자 장치는 제1 주 표면, 제2 주 표면, 및 에지 표면을 포함하는 기판을 포함한다. 상기 에지 표면은 상기 제1 주 표면과 상기 제2 주 표면 사이에서 연장되는 곡률 반경을 포함한다. 상기 전자 장치는 상기 제1 주 표면 상에 위치된 광전자 소자를 포함한다. 상기 전자 장치는 상기 제2 주 표면 상에 위치된 전기 부품을 포함한다. 상기 전자 장치는 상기 에지 표면에 부착된 제1 전기 전도성 트레이스를 포함한다. 상기 제1 전기 전도성 트레이스는 상기 광전자 소자의 제1 부분을 상기 전기 부품에 전기적으로 연결하고 제1 전류 경로를 정의한다. 상기 전자 장치는 상기 기판의 개구부를 통해 연장되는 제2 전기 전도성 트레이스를 포함한다. 상기 제2 전기 전도성 트레이스는 상기 광전자 소자의 제2 부분을 상기 전기 부품에 전기적으로 연결하고 상기 제1 전류 경로와 상이한 제2 전류 경로를 정의한다.

Description

전자 장치
< 관련 출원들에 대한 상호-참조 >
본 출원은 2020년 3월 17일자로 출원된 미국 예비출원 일련번호 제62/990,652호의 35 U.S.C.§119 하의 우선권의 이익을 주장하며, 그 내용은 전체로서 참조로 본 명세서에 통합된다.
본 개시는 일반적으로 전자 장치를 제조하기 위한 방법들에 관한 것이며, 보다 상세하게는 전기 전도성 트레이스를 포함하는 전자 장치를 제조하기 위한 방법에 관한 것이다.
기판 상에 광전자 소자를 제조하는 것은 공지되어 있다. 광전자 소자는 기판의 제1 주 표면 상에 위치될 수 있고, 전기 부품은 기판의 제2 주 표면 상에 위치될 수 있다. 전기 전도성 트레이스는 광전자 소자와 전기 부품을 전기적으로 연결할 수 있다. 그러나, 기판의 기하학적 구조에 따라, 전기 전도성 트레이스를 광전자 소자와 전기 부품에 연결하면 광전자 소자의 수명이 단축되고 전류 전송이 일관되지 않을 수 있다.
다음은 상세한 설명에서 설명된 일부 실시예들에 대한 기본적인 이해를 제공하기 위해 본 개시의 단순화된 요약을 제공한다.
일부 실시예들에서, 전자 장치는 기판의 제1 주 표면 상에 위치된 광전자 소자, 및 기판의 제2 주 표면 상에 위치된 전기 부품을 포함할 수 있다. 전자 장치는 광전자 소자와 전자 장치를 전기적으로 연결하기 위해 제1 주 표면과 제2 주 표면 사이에서 연장하는 제1 전기 전도성 트레이스를 포함할 수 있다. 일부 실시예들에서서, 기판은 모따기된 형상을 포함하는 에지 표면을 포함할 수 있다. 제1 전기 전도성 트레이스는 제1 전기 전도성 트레이스의 길이가 모따기되지 않은 에지 표면을 포함하는 기판과 비교하여 감소될 수 있도록 제1 주 표면과 제2 주 표면 사이에서 연장되는 동안 에지 표면 상에 위치될 수 있다. 또한, 제1 주 표면과 제2 주 표면 사이의 기판에 개구부가 형성될 수 있고, 여기서 제2 전기 전도성 트레이스가 개구부를 통해 연장될 수 있다. 제1 전기 전도성 트레이스와 제2 전기 전도성 트레이스는 전기 전도성 트레이스들 중 하나가 광전자 소자에 데이터 신호를 전송하는 데 적합할 수 있는 반면, 전기 전도성 트레이서들 중의 다른 하나는 광전자 소자에 전력을 전송하는 데 적합할 수 있도록 다른 단면적을 포함할 수 있다. 또한, 제1 전기 전도성 트레이스는 전기 전도성 피드 라인과 중첩될 수 있으며, 이는 전류 크라우딩을 감소시킬 수 있다.
일부 실시예들에 따라, 전자 장치는 제1 주 표면, 제2 주 표면, 및 상기 제1 주 표면과 상기 제2 주 표면 사이에서 연장되는 에지 표면을 포함하는 기판을 포함할 수 있다. 상기 에지 표면은 상기 제1 주 표면과 상기 제2 주 표면 사이에서 연장되는 곡률 반경을 포함할 수 있다. 상기 전자 장치는 상기 제1 주 표면 상에 위치된 광전자 소자를 포함할 수 있다. 상기 전자 장치는 상기 제2 주 표면 상에 위치된 전기 부품을 포함할 수 있다. 상기 전자 장치는 상기 에지 표면에 부착되고 상기 제1 주 표면과 상기 제2 주 표면 사이에서 연장되는 제1 전기 전도성 트레이스를 포함할 수 있다. 상기 제1 전기 전도성 트레이스는 상기 광전자 소자의 제1 부분을 상기 전기 부품에 전기적으로 연결하고 제1 전류 경로를 정의할 수 있다. 상기 전자 장치는 상기 제1 주 표면과 상기 제2 주 표면 사이의 상기 기판 내의 개구부를 통해 연장되는 제2 전기 전도성 트레이스를 포함할 수 있다. 상기 제2 전기 전도성 트레이스는 상기 광전자 소자의 제2 부분을 상기 전기 부품에 전기적으로 연결하고 상기 제1 전류 경로와 상이한 제2 전류 경로를 정의할 수 있다.
일부 실시예들에서, 상기 전자 장치는 상기 광전자 소자에 전기적으로 연결된 제1 단부와 제1 폭을 포함할 수 있는 제2 단부 사이에서 연장되는 전기 전도성 피드 라인을 더 포함할 수 있다.
일부 실시예들에서, 상기 제1 전기 전도성 트레이스는 상기 전기 전도성 피드 라인에 전기적으로 연결될 수 있는 제1 단부와 상기 전기 부품에 전기적으로 연결될 수 있는 제2 단부 사이에서 연장될 수 있다.
일부 실시예들에서, 상기 제1 전기 전도성 트레이스의 상기 제1 단부는, 상기 전기 전도성 피드 라인의 상기 제2 단부가 상기 기판과 상기 제1 전기 전도성 트레이스의 상기 제1 단부 사이에 위치될 수 있도록 상기 전기 전도성 피드 라인의 상기 제2 단부와 중첩될 수 있다. 상기 제1 전기 전도성 트레이스의 상기 제1 단부는 상기 제1 폭 이하의 제2 폭을 포함할 수 있다.
일부 실시예들에서, 상기 제2 전기 전도성 트레이스는 상기 전기 전도성 피드 라인의 상기 제2 단부 내에 있는 제2 개구부를 통해 연장될 수 있다.
일부 실시예들에서, 상기 제2 전기 전도성 트레이스는 상기 전기 전도성 피드 라인의 상기 제2 개구부 내에 수용될 수 있는 제1 단부와 상기 전기 부품에 전기적으로 연결될 수 있는 제2 단부 사이에서 연장될 수 있다.
일부 실시예들에서, 상기 제2 전기 전도성 트레이스의 상기 제1 단부는 상기 제1 폭 미만일 수 있는 직경을 포함할 수 있다.
일부 실시예들에서, 상기 제1 전기 전도성 트레이스의 제1 단면적은 상기 제2 전기 전도성 트레이스의 제2 단면적 미만일 수 있다.
일부 실시예들에서, 상기 광전자 소자는 마이크로 발광 다이오드를 포함할 수 있다.
일부 실시예들에 따라, 전자 장치는 제1 주 표면, 제2 주 표면, 및 상기 제1 주 표면과 상기 제2 주 표면 사이에서 연장되는 에지 표면을 포함하는 기판을 포함할 수 있다. 상기 에지 표면은 상기 제1 주 표면과 상기 제2 주 표면 사이에서 연장되는 곡률 반경을 포함할 수 있다. 상기 전자 장치는 상기 제1 주 표면 상에 위치된 광전자 소자를 포함할 수 있다. 상기 전자 장치는 상기 제2 주 표면 상에 위치된 전기 부품을 포함할 수 있다. 상기 전자 장치는 상기 광전자 소자에 전기적으로 연결될 수 있는 제1 단부 및 제1 폭을 포함할 수 있는 제2 단부 사이에서 연장될 수 있는 전기 전도성 피드 라인을 포함할 수 있다. 상기 전자 장치는 상기 에지 표면에 부착될 수 있고 상기 제1 주 표면과 상기 제2 주 표면 사이에서 연장될 수 있는 제1 전기 전도성 트레이스를 포함할 수 있다. 상기 제1 전기 전도성 트레이스는 상기 전기 전도성 피드 라인에 전기적으로 연결될 수 있는 제1 단부 및 상기 전기 부품에 전기적으로 연결될 수 있는 제2 단부 사이에서 연장될 수 있다. 상기 제1 전기 전도성 트레이스의 상기 제1 단부는 상기 전기 전도성 피드 라인의 상기 제2 단부가 상기 기판 및 상기 제1 전기 전도성 트레이스의 상기 제1 단부 사이에 위치될 수 있도록 상기 전기 전도성 피드 라인의 상기 제2 단부와 중첩될 수 있다. 상기 제1 전기 전도성 트레이스의 상기 제1 단부는 상기 제1 폭 이하일 수 있는 제2 폭을 포함할 수 있다.
일부 실시예들에서, 상기 전기 전도성 피드 라인의 벌크 저항률은 상기 제1 전기 전도성 트레이스의 벌크 저항률과 상이할 수 있다.
일부 실시예들에서, 상기 곡률 반경은 상기 제1 주 표면 및 상기 에지 표면 사이의 제1 곡률 반경을 포함할 수 있다.
일부 실시예들에서, 상기 전기 전도성 피드 라인의 상기 제2 단부의 제1 부분은 상기 제1 전기 전도성 트레이스의 상기 제1 단부에 의해 덮힐 수 있으며, 상기 전기 전도성 피드 라인의 상기 제2 단부의 제2 부분은 덮히지 않을 수 있다.
일부 실시예들에서, 상기 광전자 소자는 마이크로 발광 다이오드를 포함할 수 있다.
일부 실시예들에 따라, 전자 장치는 제1 주 표면, 제2 주 표면, 및 상기 제1 주 표면과 상기 제2 주 표면 사이에서 연장되는 에지 표면을 포함하는 기판을 포함할 수 있다. 상기 에지 표면은 상기 제1 주 표면과 상기 제2 주 표면 사이에서 연장되는 곡률 반경을 포함할 수 있다. 상기 전자 장치는 상기 제1 주 표면 상에 위치된 광전자 소자를 포함할 수 있다. 상기 전자 장치는 상기 제2 주 표면 상에 위치된 전기 부품을 포함할 수 있다. 상기 전자 장치는 상기 광전자 소자에 전기적으로 연결될 수 있는 제1 단부 및 제1 폭을 포함할 수 있는 제2 단부 사이에서 연장될 수 있는 전기 전도성 피드 라인을 포함할 수 있다. 상기 전자 장치는 상기 제1 주 표면 및 상기 제2 주 표면 사이의 상기 기판 내의 개구부 및 상기 전기 전도성 피드 라인의 상기 제2 단부 내의 제2 개구부를 통해 연장될 수 있는 제2 전기 전도성 트레이스를 포함할 수 있다. 상기 제2 전기 전도성 트레이스는 상기 전기 전도성 피드 라인의 상기 제2 개구부 내에 수용될 수 있는 제1 단부 및 상기 전기 부품에 전기적으로 연결될 수 있는 제2 단부 사이에서 연장될 수 있다. 상기 제2 전기 전도성 트레이스의 상기 제1 단부는 상기 제1 폭 미만일 수 있는 직경을 포함할 수 있다.
일부 실시예들에서, 상기 제2 전기 전도성 트레이스의 상기 제1 단부는 상기 전기 전도성 피드 라인의 상기 제2 단부에 의해 둘러싸일 수 있다.
일부 실시예들에서, 상기 전기 전도성 피드 라인의 벌크 저항률은 상기 제2 전기 전도성 트레이스의 벌크 저항률과 상이할 수 있다.
일부 실시예들에서, 상기 광전자 소자는 마이크로 발광 다이오드를 포함할 수 있다.
추가적인 피쳐들 및 이점은 다음의 상세한 설명에서 설명될 것이며, 부분적으로는 이어지는 상세한 설명, 청구범위, 및 첨부 도면을 포함하여 본 명세서에 기재된 실시예들을 실시함으로써 또는 그 설명으로부터 당업자에게 명백할 것이다. 전술한 일반적인 설명 및 다음의 상세한 설명 모두는 다양한 실시예들을 설명하며, 청구된 주제의 원리 및 특성을 이해하기 위한 개요 또는 뼈대를 제공하도록 의도된다는 것을 이해해야 한다. 첨부된 도면들은 다양한 실시예들에 대한 추가 이해를 제공하기 위해 포함되며, 본 명세서에 통합되고 본 명세서의 일부를 구성한다. 도면들은 청구된 주제의 원리들 및 동작들을 설명하는 상세한 설명과 함께 본 명세서에 기술된 다양한 실시예을 예시한다.
다음의 상세한 설명을 첨부하는 도면들을 참조하여 읽을 때 이들 및 다른 피쳐들, 실시예들 및 장점들이 더 잘 이해될 것이다.
도 1은 본 개시의 실시예들에 따라 전자 장치의 예시적 실시예들의 평면도를 개략적으로 도시한다.
도 2는 본 개시의 실시예들에 따라 도 1의 라인 2-2를 따른 전자 장치의 단면도를 도시한다.
도 3은 본 개시의 실시예들에 따라 도 2의 라인 3-3을 따른 전기 전도성 트레이스 및 전기 전도성 피드 라인의 예시적 실시예들의 평면도를 도시한다.
도 4는 본 개시의 실시예들에 따라 도 1의 라인 4-4를 따라 기판 내의 개구부를 통해 연장되는 제2 전기 전도성 트레이스의 단면도를 도시한다.
도 5는 본 개시의 실시예들에 따라 도 4의 라인 5-5를 따라 제2 전기 전도성 트레이스의 예시적 실시예들의 평면도를 도시한다.
이제 예시적 실시예들이 도시된 첨부 도면들을 참조하여 이하에서 실시예들이 더 완전하게 설명될 것이다. 가능하면 도면들 전체에 걸쳐 동일한 참조 번호들이 동일하거나 유사한 부분들을 지칭하기 위해 사용된다. 그러나, 본 개시는 여러 가지 상이한 형태로 구현될 수 있으며, 본 명세서에서 설명하는 실시예들에 한정되는 것으로 해석되어서는 안 된다.
본 발명은 전자 장치에 관한 것이다. 도 1은 본 개시의 실시예들에 따른 전자 장치(101)의 개략적인 평면도이다. 전자 장치(101)는 기판(103)을 포함할 수 있다. 일부 실시예들에서, 기판(103)은 유리(예를 들어, 유리 기판), 예를 들어 소다-석회 유리, 보로실리케이트 유리, 알루미노-보로실리케이트 유리, 알칼리-함유 유리, 무알칼리 유리, 알루미노실리케이트, 보로실리케이트, 보로알루미노실리케이트, 유리-세라믹, 또는 유리를 포함하는 기타 재료들 중 하나 이상을 포함할 수 있다. 일부 실시예들에서, 기판(103)은 불화리튬(LiF), 불화마그네슘(MgF2), 불화칼슘(CaF2), 불화바륨(BaF2), 사파이어(Al2O3), 셀렌화아연(ZnSe), 게르마늄(Ge) 또는 기타 재료들 중의 하나 이상을 포함할 수 있다. 기판(103)은 대안적으로 세라믹, 폴리머, 합성물, 금속, 다층 스택, 또는 재료들의 합성물을 포함할 수 있다. 일부 실시예들에서, 기판(103)(예를 들어, 유리 또는 다른 광학 또는 비광학 재료를 포함함)은 다양한 디스플레이 및 비-디스플레이 응용 분야들, 예를 들어 액정 디스플레이(LCD), 전기영동 디스플레이(EPD), 유기 발광 다이오드 디스플레이(OLED), 플라즈마 디스플레이 패널(PDP), 마이크로LED 디스플레이, 미니LED 디스플레이, 유기 발광 다이오드 조명, 발광 다이오드 조명, 증강 현실(AR), 가상 현실(VR), 터치 센서, 광전지 또는 다른 응용에서 사용될 수 있다. 기판(103)은 여러 형상들, 예를 들어 정사각형 형상, 직사각형 형상, 육각형 형상, 불규칙 형상 등을 포함할 수 있다.
도 1 내지 도 2를 참조하면, 도 2는 도 1의 라인 2-2에 따른 전자 장치(101)의 단면도이다. 일부 실시예들에서, 기판(103)은 제1 주 표면(105), 제2 주 표면(201), 및 에지 표면(107)을 포함할 수 있다. 에지 표면(107)은 제1 주 표면(105)과 제2 주 표면(201) 사이에서 연장될 수 있다. 일부 실시예들에서, 제1 주 표면(105) 및 제2 주 표면(201)은 반대 방향을 향할 수 있고, 제1 주 표면(105) 또는 제2 주 표면(201) 중 적어도 하나에 수직인 방향으로 연장되는 기판(103)의 두께(203)(예를 들어, 평균 두께)를 정의할 수 있다. 예를 들어, 기판(103)의 두께(203)는 약 2 밀리미터(mm) 이하, 약 1mm 이하, 약 0.5mm 이하, 예를 들어, 약 300 마이크로미터(㎛) 이하, 약 200 마이크로미터 이하, 또는 약 100 ㎛ 이하일 수 있지만, 다른 두께들이 추가 실시예에서 제공될 수 있다. 일부 실시예들에서, 제1 주 표면(105) 및 제2 주 표면(201)은 실질적으로 평면일 수 있고, 서로에 대해 실질적으로 평행하게 연장될 수 있지만, 비평면 및/또는 비평행 구성들이 추가 실시예에서 제공될 수 있다. 일부 실시예들에서, 에지 표면(107)은 기판(103)의 최외곽 둘레를 형성할 수 있고 기판(103)의 둘레 주위로 연장될 수 있다.
일부 실시예들에서, 에지 표면(107)은 제1 주 표면(105)과 제2 주 표면(201) 사이에서 연장되는 비평면 형상을 포함할 수 있다. 에지 표면(107)은 하나 이상의 에지 부분들, 예를 들어 제1 에지 부분(205), 제2 에지 부분(207), 및 제3 에지 부분(209)을 포함할 수 있다. 제1 에지 부분(205)은 비평면일 수 있고, 제2 에지 부분(207)은 비평면일 수 있다. 제1 에지 부분(205)은 제1 주 표면(105)과 제2 에지 부분(207) 사이에서 연장될 수 있고, 여기서 제1 에지 부분(205)의 일 단부는 제1 주 표면(105)에 부착될 수 있고, 제1 에지 부분(205)의 대향 단부는 제2 에지 부분(207)에 부착될 수 있다. 일부 실시예들에서, 제1 에지 부분(205)은 제1 곡률 반경(213)을 갖는 둥근 형상을 포함할 수 있다. 일부 실시예들에서, 제1 곡률 반경(213)은 약 100 ㎛ 미만, 약 50 ㎛ 미만, 약 20 ㎛ 미만, 약 10 ㎛ 미만, 또는 약 5 ㎛ 미만일 수 있다. 일부 실시예들에서, 제1 에지 부분(205)은 제1 주 표면(105)과 제2 에지 부분(207) 사이에서 연장되는 실질적으로 평평한 평면 형상을 포함할 수 있다. 제1 에지 부분(205)은 또한 복잡한 일정하지 않은 반경을 갖는 비평면 표면을 포함할 수 있다. 제1 에지 부분(205)이 실질적으로 평평한 평면 형상을 포함할 때, 제1 에지 부분(205)은 제1 에지 부분(205)과 제1 주 표면(105) 사이의 접합부(예를 들어, 여기서 제1 에지 부분(205)은 제1 주 표면(105)에서 둥근 형상을 포함한다)에서 제1 곡률 반경, 및 제1 에지 부분(205)과 제2 에지 부분(207) 사이의 접합부(예를 들어, 여기서 제1 에지 부분(205)은 제2 에지 부분(207)에 인접한 단부에서 둥근 형상을 포함한다)에서 제2 곡률 반경을 포함할 수 있다. 일부 실시예들에서, 제3 에지 부분(209)은 제2 주 표면(201)과 제2 에지 부분(207) 사이에서 연장될 수 있고, 여기서 제3 에지 부분(209)의 한 단부는 제2 주 표면(201)에 부착될 수 있고, 제3 에지 부분(209)의 대향 단부는 제2 에지 부분(207)에 부착될 수 있다. 일부 실시예들에서, 제3 에지 부분(209)은 제2 곡률 반경(215)을 갖는 둥근 형상을 포함할 수 있다. 일부 실시예에서, 제2 곡률 반경(215)은 기판(103)의 두께(203)의 약 1% 초과, 기판(103)의 두께(203)의 약 5% 초과, 기판(103)의 두께(203)의 약 10% 초과, 기판의 두께(203)의 약 20% 초과, 기판(103)의 두께(203)의 약 50% 초과, 또는 기판(103)의 두께(203)의 약 100% 초과일 수 있다. 제3 에지 부분(209)은 또한 복잡한 일정하지 않은 반경을 갖는 비평면 표면을 포함할 수 있다. 제3 에지 부분(209)은 제1 에지 부분(205)과 상이한 형상을 포함할 수 있다.
일부 실시예들에서, 제3 에지 부분(209)은 제2 주 표면(201)과 제2 에지 부분(207) 사이에서 연장되는 실질적으로 평평한 평면 형상을 포함할 수 있다. 제3 에지 부분(209)이 실질적으로 평평한 평면 형상을 포함할 때, 제3 에지 부분(209)은 제3 에지 부분(209)과 제2 주면(201) 사이의 접합부(예를 들어, 여기서 제3 에지 부분(209)은 제2 주 표면(201)에서 둥근 형상을 포함한다)에서 제1 곡률 반경, 및 제3 에지 부분(209)과 제2 에지 부분(207) 사이의 접합부(예를 들어, 여기에서 제3 에지 부분(209)은 제2 에지 부분(207)에 인접한 단부에서 둥근 형상을 포함한다)에서 제2 곡률 반경을 포함할 수 있다. 일부 실시예들에서, 제2 에지 부분(207)은 제1 에지 부분(205)과 제3 에지 부분(209) 사이에서 연장할 수 있다. 일부 실시예들에서, 제2 에지 부분(207)은, 예를 들어 제1 주 표면(105) 및 제2 주 표면(201)에 대하여 실질적으로 수직하게 연장됨으로써, 실질적으로 평면 형상을 포함할 수 있다. 제2 에지 부분(207)은 또한 복잡한 일정하지 않은 반경을 갖는 비평면 표면을 포함할 수 있다.
일부 실시예들에서, 전자 장치(101)는 제1 주 표면(105) 상에 위치된 하나 이상의 광전자 소자를 포함할 수 있다. 예를 들어, 일부 실시예들에서, 광전자 소자(109)는 제1 주 표면(105) 상에 위치될 수 있다. 본 명세서에 사용된 바와 같이, "상에 위치된"이라는 용어는 구조물(예를 들어, 전자 장치(101))과 기판(103)의 표면 사이의 직접 접촉을 포함할 수 있다. 또한, 일부 실시예들에서, "상에 위치된"이라는 용어는 예를 들어, 중간 구조물이 구조물과 기판(103)의 표면 사이에 위치하는 경우, 구조물(예를 들어, 전자 장치(101))과 기판(103)의 표면 사이의 간접 접촉을 포함할 수 있다. 이와 같이, 기판(103)의 표면 상에 위치됨으로써, 상기 구조물은 기판(103)의 표면과 직접 접촉하거나 접촉하지 않는 동안 기판(103)의 표면 근처(예를 들어, 또는 근접하게)에 있을 수 있다. 광전자 소자(109)는 광을 생성 및/또는 방출하거나, 또는 광의 방출, 투과 및/또는 반사를 제어할 수 있는 여러 유형의 전자 장치들을 포함할 수 있다. 일부 실시예들에서, 광전자 소자(109)는 예를 들어, 마이크로 발광 다이오드(마이크로LED), 유기 발광 다이오드(OLED), 또는 다른 유형의 발광 다이오드를 포함할 수 있다. 일부 실시예들에서, 광전자 소자(109)는 액정, 전기영동 또는 마이크로-거울 구조를 포함할 수 있다. 일부 실시예들에서, 마이크로LED는 약 200㎛ 미만의 선형 치수를 갖는 무기 LED 구조를 포함할 수 있다. 일부 실시예들에서, LED 구조는 약 100㎛ 미만, 약 50㎛ 미만, 또는 약 20㎛ 미만의 선형 치수를 포함할 수 있다. 제1 주 표면(105) 상에 위치함으로써, 광전자 소자(109)는 제1 주 표면(105)과 접촉하거나 접촉하지 않을 수 있다. 예를 들어, 일부 실시예들에서, 광전자 소자(109)는 제1 주 표면(105)과 직접 연결 및 접촉될 수 있다. 일부 실시예들에서, 광전자 소자(109)는, 예를 들어 광전자 소자(109)와 제1 주 표면(105) 사이의 하나 이상의 개재 층 또는 구조물(예를 들어, 전도성 재료, 유전체 재료, 반도체 재료, 솔더 볼 등)를 가지고 제1 주 표면(105)에 여전히 연결된 동안 상기 제1 주 표면(105)과 접촉하지 않을 수 있다. 박막 트랜지스터, 마이크로 드라이버 IC, 저항기, 커패시터, 및 도체 라인과 같은 추가적인 전자 구조물이 제1 주 표면(105) 상에 또한 존재할 수 있다.
일부 실시예들에서, 전자 장치(101)는 제2 주 표면(201) 상에 위치된 전기 부품(219)을 포함할 수 있다. 전기 부품(219)은 예를 들어, 광전자 소자(109)를 위한 집적 회로 또는 드라이버 회로를 포함할 수 있다. 이러한 집적 회로 또는 드라이버 회로는 또한 제2 주 표면(201)에 전기적으로 연결될 수 있는 별도의 인쇄 회로 기판 상에 배치될 수 있다. 제2 주 표면(201) 상에 위치된 전기 부품(219)은 또한 별도의 부품들과 전기적 연결을 형성하기 위한 도전체 라인, 솔더 볼, 또는 다른 구조물을 포함할 수 있다. 제2 주 표면(201) 상에 위치함으로써, 전기 부품(219)은 제2 주 표면(201)과 접촉하거나 접촉하지 않을 수 있다. 예를 들어, 일부 실시예들에서, 전기 부품(219)은 제2 주 표면(201)과 직접 연결되고 접촉될 수 있다. 일부 실시예들에서, 예를 들어 전기 부품(219)와 제2 주 표면(201) 사이의 하나 이상의 개재 층 또는 구조물(예를 들어, 전도성 재료, 유전체 재료, 반도체 재료, 솔더 볼 등)를 가지고 제2 주 표면(201)에 여전히 연결된 동안 상기 제2 주 표면(201)과 접촉하지 않을 수 있다.
일부 실시예에서, 전자 장치(101)는 광전자 소자(109)에 전기적으로 연결될 수 있는 전기 전도성 피드 라인(feed line)(111)을 포함할 수 있다. 전기적 연결은 직접적일 필요가 없지만, 박막 트랜지스터, 커패시터, 저항기 또는 기타 도전체 요소들과 같은 중간 전기적 요소들을 통과할 수 있다. 예를 들어, 전기 전도성 피드 라인(111)은 제1 주 표면(105) 상에 위치될 수 있다. 전기 전도성 피드 라인(111)은 전류가 이를 통해 전도될 수 있는 전기 전도성 재료를 포함할 수 있다. 예를 들어, 일부 실시예들에서, 전기 전도성 피드 라인(111)은 알루미늄(Al), 구리(Cu), 금(Au), 니켈(Ni), 은(Ag), 몰리브덴(Mo), 인듐 주석 산화물(ITO), 티타니아(Ti) 또는 주석(Sn) 또는 탄소 나노 튜브(CNT) 및 전도성 페이스트와 같은 기타 재료 중 하나 이상과 같은 전도성 금속을 포함할 수 있다. 제1 주 표면(105) 상에 위치함으로써, 전기 전도성 피드 라인(111)은 제1 주 표면(105)과 접촉하거나 접촉하지 않을 수 있다. 예를 들어, 일부 실시예들에서, 전기 전도성 피드 라인(111)은 제1 주 표면(105)에 직접 연결되어 접촉될 수 있다. 일부 실시예들에서, 전기 전도성 피드 라인(111)은, 예를 들어 전기 전도성 피드 라인(111)과 제1 주 표면(105) 사이의 하나 이상의 개재 층 또는 구조물(예를 들어, 전도성 재료, 유전체 재료, 반도체 재료, 솔더 볼 등)를 가지고 제1 주 표면(105)에 여전히 연결되어 있는 동안, 제1 주 표면(105)과 접촉하지 않을 수 있다. 일부 실시예들에서, 전기 전도성 피드 라인(111)은 제1 주 표면(105)에만 위치될 수 있다(예를 들어, 제2 주 표면(201) 및/또는 에지 표면(107)에는 위치되지 않을 수 있다). 예를 들어, 도 1 내지 도 2의 실시예들에서, 전기 전도성 피드 라인(111)은 제1 주 표면(105) 상에 위치하는 것으로 도시되어 있다. 그러나, 일부 실시예들에서, 전기 전도성 피드 라인(111)은 제1 주 표면(105) 및 에지 표면(107) 모두 상에 적어도 부분적으로 위치될 수 있다. 이 경우에, 전기 전도성 피드 라인(111)은 다른 표면들 상에서 폭, 두께 또는 단면 형상이 변할 수 있다.
일부 실시예들에서, 전기 전도성 피드 라인(111)은 광전자 소자(109)에 전기적으로 연결될 수 있는 제1 단부(223)와 제2 단부(225) 사이에서 연장될 수 있다. 예를 들어, 제1 단부(223)는 전기 전도성 피드 라인(111)이 광전자 소자(109)로 및/또는 광전자 소자(109)로부터 전류를 전도하거나, 또는 광전자 소자(109)에서 전압을 변경할 수 있도록 광전자 소자(109)에 전기적으로 연결될 수 있다. 일부 실시예들에서, 전기 전도성 피드 라인(111)은 데이터 신호가 광전자 소자(109)의 동작을 제어할 수 있도록 광전자 소자(109)에 데이터 신호를 전송할 수 있다. 일부 실시예들에서, 전기 전도성 피드 라인(111)은 광전자 소자(109)가 전기 전도성 피드 라인(111)을 통해 전력을 공급받을 수 있도록 광전자 소자(109)에 전력을 전송할 수 있다. 일부 실시예들에서, 전기 전도성 피드 라인(111)은, 데이터 신호 및/또는 전력이 복수의 광전자 소자에 전송될 수 있도록 복수의 광전자 소자(예를 들어, 하나 이상의 광전자 장치(109))에 전기적으로 연결된다. 일부 실시예들에서, 각각의 광전자 소자(109)는 별도의 전기 전도성 피드 라인(111)에 전기적으로 연결될 수 있다.
일부 실시예들에서, 전자 장치(101)는 전기 부품(219)에 전기적으로 연결될 수 있는 제2 전기 전도성 피드 라인(227)을 포함할 수 있다. 예를 들어, 제2 전기 전도성 피드 라인(227)은 제2 주 표면(201) 상에 위치될 수 있다. 제2 전기 전도성 피드 라인(227)은 전류가 이를 통해 전도될 수 있는 전기 전도성 재료를 포함할 수 있다. 예를 들어, 일부 실시예들에서, 제2 전기 전도성 피드 라인(227)은 전기 전도성 피드 라인(111)과 유사할 수 있고, 알루미늄(Al), 구리(Cu), 금(Au), 니켈(Ni), 은(Ag), 몰리브덴(Mo), 인듐 주석 산화물(ITO), 티타니아(Ti) 또는 주석(Sn) 중 하나 이상과 같은 전도성 금속을 포함할 수 있다. 제2 주 표면(201) 상에 위치함으로써, 제2 전기 전도성 피드 라인(227)은 제2 주 표면(201)과 접촉하거나 접촉하지 않을 수 있다. 예를 들어, 일부 실시예들에서, 제2 전기 전도성 피드 라인(227)은 제2 주 표면(201)에 직접 연결되어 접촉될 수 있다. 일부 실시예들에서, 전기 전도성 피드 라인(111)은, 제2 전기 전도성 피드 라인(227)과 제2 주 표면(201) 사이의 하나 이상의 개재 층 또는 구조물(예를 들어, 전도성 재료, 유전체 재료, 반도체 재료, 솔더 볼 등)를 가지고 제2 주 표면(201)에 여전히 연결되어 있는 동안, 제2 주 표면(201)과 접촉하지 않을 수 있다. 일부 실시예들에서, 제2 전기 전도성 피드 라인(227)은 제2 주 표면(201)에만 위치될 수 있다(예를 들어, 제1 주 표면(105) 및/또는 에지 표면(107)에는 그렇지 않음). 예를 들어, 도 2의 실시예들에서, 제2 전기 전도성 피드 라인(227)은 제2 주표면(201) 상에 위치하는 것으로 도시되어 있다. 그러나, 일부 실시예들에서, 제2 전기 전도성 피드 라인(227)은 제2 주표면(201) 및 에지 표면(107) 모두 상에 적어도 부분적으로 위치될 수 있다. 일부 실시예들에서, 제2 전기 전도성 피드 라인(227)은 상이한 표면들 상에서 폭, 두께, 또는 단면 형상이 변할 수 있다.
일부 실시예들에서, 제2 전기 전도성 피드 라인(227)은 전기 부품(219)에 전기적으로 연결될 수 있는 제1 단부(229)와 제2 단부(231) 사이에서 연장될 수 있다. 예를 들어, 제1 단부(229)는 제2 전기 전도성 피드 라인(227)이 전기 부품(219)으로 및/또는 전기 부품(219)으로부터 전류를 전도하거나 전기 부품(219)에서 전압을 변경할 수 있도록 전기 부품(219)에 전기적으로 연결될 수 있다. 일부 실시예들에서, 제2 전기 전도성 피드 라인(227)은, 데이터 신호가 광전자 소자(109)의 동작을 제어할 수 있도록 전기 부품(219)으로부터 그리고 광전자 소자(109)로 데이터 신호를 전송할 수 있다. 일부 실시예들에서, 제2 전기 전도성 피드 라인(227)은, 전기 부품(219)으로부터 그리고 광전자 소자(109)로 전력을 전송할 수 있어서, 광전자 소자(109)가 제2 전기 전도성 피드 라인(227)을 통해 전력을 공급받을 수 있다. 일부 실시예들에서, 복수의 전기 부품들(예를 들어, 하나보다 많은 전기 부품(219)에 전기적으로 연결될 수 있어서, 데이터 신호 및/또는 전력이 하나 이상의 광전자 소자로 전송될 수 있다.
일부 실시예들에서, 전자 장치(101)는 하나 이상의 전기 전도성 트레이스, 예를 들어, 제1 전기 전도성 트레이스(117)(예를 들어, 도 1-2에 도시됨)를 포함할 수 있다. 본 명세서에 사용된 바와 같이, 용어 "라인(line)"(예를 들어, 제2 전기 전도성 피드 라인(227)) 및 "트레이스(trace)"(예를 들어, 제1 전기 전도성 트레이스(117))는 전류를 전송할 수 전기 전도성 재료를 지칭할 수 있다. 제1 전기 전도성 트레이스(117)는 전기 전도성 피드 라인(111)에 전기적으로 연결될 수 있는 제1 단부(235)와 제2 전기 전도성 피드 라인(227)을 통해 전기 부품(219)에 전기적으로 연결될 수 있는 제2 단부(237) 사이에서 연장될 수 있다. 일부 실시예들에서, 제1 전기 전도성 트레이스(117)는 에지 표면(107)에 부착될 수 있고, 제1 주 표면(105)과 제2 주 표면(201) 사이에서 연장될 수 있다. 본 명세서에서 사용된 바와 같이, 용어 "~에 부착된"은 구조물(예를 들어, 제1 전기 전도성 트레이스(117))와 기판(103)의 표면(예를 들어, 에지 표면(107)) 사이의 직접 부착 및 직접 접촉을 포함할 수 있다. 또한, 일부 실시예들에서 "~에 부착된"이라는 용어는, 예를 들어 중간 구조물이 상기 구조물과 기판(103)의 표면 사이에 위치하는 경우, 구조물(예를 들어, 제1 전기 전도성 트레이스(117))과 기판(103)의 표면 사이의 간접 부착 및 비접촉을 포함할 수 있다. 이와 같이, 기판(103)의 표면에 부착됨으로써, 구조물은, 기판(103)의 표면과 직접 접촉하거나 접촉하지 않으면서 기판(103)의 표면 근처(예를 들어, 또는 근접하게)에 있을 수 있다. 일부 실시예들에서, 제1 전기 전도성 트레이스(117)는 제1 주 표면(105), 제1 에지 부분(205), 제2 에지 부분(207), 제3 에지 부분(209) 및 제2 주 표면(201) 상에 위치될 수 있다. 제1 주 표면(105), 제1 에지 부분(205), 제2 에지 부분(207), 제3 에지 부분(209), 및 제2 주 표면(201) 상에 위치함으로써, 제1 전기 전도성 트레이스(117)는 제1 주 표면(105), 제1 에지 부분(205), 제2 에지 부분(207), 제3 에지 부분(209), 및 제2 주 표면(201)과 접촉하거나 접촉하지 않을 수 있다. 오히려, 일부 실시예들에서, 하나 이상의 개재 구조물(예를 들어, 전기 절연체, 접착제 등)이 제1 전기 전도성 트레이스(117)와 제1 주 표면(105), 제1 에지 부분(205), 제2 에지 부분(207), 제3 에지 부분(209), 및 제2 주 표면(201) 사이에 위치될 수 있다. 일부 실시예들에서, 하나 이상의 구조물이 제1 전기 전도성 트레이스(117)를 손상으로부터 보호하기 위하여 및/또는 전기 전도성 트레이스(117)을 전기적으로 절연하기 위해 제1 전기 전도성 트레이스(117) 위에 위치될 수 있다. 제1 전기 전도성 트레이스(117)는 전류가 이를 통해 전도될 수 있는 전기 전도성 재료를 포함할 수 있다. 예를 들어, 일부 실시예들에서, 제1 전기 전도성 트레이스(117)는 알루미늄(Al), 구리(Cu), 금(Au), 니켈(Ni), 은(Ag), 몰리브덴(Mo), 인듐 주석 산화물(ITO), 티타니아(Ti), 주석(Sn) 또는 탄소 나노 튜브(CNT) 및 전도성 페이스트 중의 하나 이상과 같은 전도성 금속을 포함할 수 있다. 일부 실시예들에서, 중간 층들이 제1 전기 전도성 트레이스(117)와 전기 전도성 피드 라인(111) 및/또는 제2 전기 전도성 피드 라인(227) 사이에 존재할 수 있다.
일부 실시예들에서, 제2 전기 전도성 피드 라인(227)에 전기적으로 연결됨으로써(예를 들어, 제1 전기 전도성 트레이스(117)의 제2 단부(237)가 제2 전기 전도성 피드 라인(227)의 제2 단부(231)에 전기적으로 연결되기 때문에), 제1 전기 전도성 트레이스(117)는 제2 전기 전도성 피드 라인(227)으로부터 전류를 수신할 수 있다. 일부 실시예들에서, 제1 전기 전도성 트레이스(117)는 제2 전기 전도성 트레이스로부터 데이터 신호 및/또는 전력을 수신할 수 있다. 일부 실시예들에서, 전기 전도성 피드 라인(111)에 전기적으로 연결됨으로써(예를 들어, 제1 전기 전도성 트레이스(117)의 제1 단부(235)가 제1 전기 전도성 피드 라인(111)의 제2 단부(231)에 전기적으로 연결되기 때문에), 제1 전기 전도성 트레이스(117)는 전기 전도성 피드 라인(111)에 전류를 전달할 수 있다. 예를 들어, 제1 전기 전도성 트레이스(117)는 광전자 소자(109)의 제1 부분을 전기 부품(219)에 전기적으로 연결할 수 있고, 제1 전류 경로(239)를 정의할 수 있다. 제1 전류 경로(239)(예를 들어, 도 2의 화살표로 개략적으로 도시됨)는 전류가 광전자 소자(109)와 전기 부품(219) 사이에서 이를 통해 이동할 수 있는 경로를 나타낼 수 있다. 예를 들어, 일부 실시예들에서, 제1 전류 경로(239)는 전기 부품(219)으로부터, 제2 전기 전도성 피드 라인(227)을 통해, 제1 전기 전도성 트레이스(117)를 통해, 전기 전도성 피드 라인(111)을 통해, 광전자 소자(109)로 정의될 수 있다.
제1 전기 전도성 트레이스(117)는 에지 표면(107), 제1 주 표면(105), 제2 주 표면(201), 전기 전도성 피드 라인(111)의 제2 단부(225), 또는 제2 전기 전도성 피드 라인(227)의 제2 단부(231) 중의 하나 이상에 여러 방식으로 적용될 수 있다. 예를 들어, 일부 실시예들에서, 제1 전기 전도성 트레이스(117)는, 에지 표면(107), 제1 주 표면(105), 제2 주 표면(201), 및/또는 제2 전기 전도성 피드 라인(227)의 제2 단부(231) 상에 인쇄될 수 있는 인쇄된 전기 전도성 잉크를 포함할 수 있다. 일부 실시예들에서, 제1 전기 전도성 트레이스(117)는 스퍼터링 공정을 통해 적용될 수 있는 전기 전도성 스퍼터링된 금속을 포함할 수 있다. 예를 들어, 전기 절연 코팅이 에지 표면(107), 제1 주 표면(105), 제2 주 표면(201) 상에 증착될 수 있으며, 여기서 전기 절연 코팅은 채널을 형성하도록 패터닝될 수 있다. 제1 전기 전도성 트레이스(117)(예를 들어, 전기 전도성 스퍼터링된 금속을 포함함)는 채널 내에 증착될 수 있고 전기 전도성 피드 라인(111)과 제2 전기 전도성 피드 라인(227)을 전기적으로 연결할 수 있다. 일부 실시예들에서, 제1 전기 전도성 트레이스(117)는 무전해 도금 공정에 의해 형성될 수 있으며, 여기서 촉매는 무전해 도금 용액에 노출되어 채널 내에 제1 전기 전도성 트레이스(117)를 형성할 수 있다. 일부 실시예들에서, 제1 전기 전도성 트레이스(117)는 다층 구조 또는 복합재를 형성하기 위해 다른 진공 증착, 용액 코팅 전기도금 공정, 또는 전술한 것들의 조합에 의해 형성될 수 있다. 일부 실시예들에서, 제1 전기 전도성 트레이스(117)는 인쇄, 에칭, 포토리소그래피, 또는 다른 방법에 의해 패터닝될 수 있다. 제1 주 표면(105)에서 제2 주 표면(201)으로 진행하는 동안, 제1 전기 전도성 트레이스(117)는 폭, 두께, 단면적 및 조성이 변할 수 있다.
일부 실시예들에서, 제1 전기 전도성 트레이스(117)는 전기 전도성 피드 라인(111) 및/또는 제2 전기 전도성 피드 라인(227)과 적어도 부분적으로 중첩될 수 있다. 예를 들어, 제1 전기 전도성 트레이스(117) 및 전기 전도성 피드 라인(111) 사이의 전기적 연결에 집중하면, 일부 실시예들에서, 제1 전기 전도성 트레이스(117)의 제1 단부(235)는 전기 전도성 피드 라인(111)의 제2 단부(225)와 중첩하여, 전기 전도성 피드 라인(111)의 제2 단부(225)가 기판(103)과 제1 전기 전도성 트레이스(117)의 제1 단부(235) 사이에 위치될 수 있다. 예를 들어, 제1 전기 전도성 트레이스(117)의 제1 단부(235)가 전기 전도성 피드 라인(111)의 제2 단부(225)와 중첩하는 위치에서, 제1 전기 전도성 트레이스(117)의 제1 단부(235)는 제1 주 표면(105)과 접촉하지 않을 수 있고, 오히려, 전기 전도성 피드 라인(111)이 그 사이에 위치된 상태에서 제1 주 표면(105)으로부터 이격될 수 있다. 일부 실시예에서, 제1 전기 전도성 트레이스(117)의 제2 단부(237)는 제1 전기 전도성 트레이스(117) 및 전기 전도성 피드 라인(111)의 부착과 유사한 방식으로 제2 전기 전도성 피드 라인(227)에 전기적으로 연결될 수 있다. 예를 들어, 제1 전기 전도성 트레이스(117)의 제2 단부(237)가 제2 전기 전도성 피드 라인(227)의 제2 단부(231)와 중첩하는 위치에서, 제1 전기 전도성 트레이스(117)의 제2 단부(237)는 제2 주 표면(201)과 접촉하지 않고, 오히려 제2 전기 전도성 피드 라인(227)이 그 사이에 위치된 상태에서 제2 주 표면(201)과 이격될 수 있다.
도 3을 참조하면, 도 2의 라인 3-3을 따라 취해진 전기 전도성 피드 라인(111)의 제2 단부(225)와 중첩하는 제1 전기 전도성 트레이스(117)의 제1 단부(235)의 평면도가 도시되어 있다. 일부 실시예들에서, 제1 전기 전도성 트레이스(117)의 폭과 전기 전도성 피드 라인(111)의 폭은 다를 수 있다. 예를 들어, 제1 전기 전도성 트레이스(117) 및 전기 전도성 피드 라인(111)의 폭 치수는, 제1 주 표면(105)에 평행하고, 제1 전기 전도성 트레이스(117)가 부착되고 주변으로 연장되는 에지 표면(107)에 평행할 수 있는 방향을 따라 측정될 수 있다.
일부 실시예들에서, 전기 전도성 피드 라인(111)의 제2 단부(225)는 제1 폭(301)을 포함할 수 있다. 예를 들어, 제1 폭(301)은 전기 전도성 피드 라인(111)의 제1 에지(303)와 전기 전도성 피드 라인(111)의 제2 에지(305) 사이에서 측정될 수 있다. 일부 실시예들에서, 제1 에지(303) 및 제2 에지(305)는 광전자 소자(109)와 제1 전기 전도성 트레이스(117) 사이에서 연장되는 전기 전도성 피드 라인(111)의 측방향 경계를 형성할 수 있다. 일부 실시예들에서, 제1 에지(303)와 제2 에지(305)를 분리하는 거리는 광전자 소자(109)와 제1 전기 전도성 트레이스(117) 사이의 전기 전도성 피드 라인(111)의 길이를 따라 실질적으로 일정할 수 있다. 제1 에지(303)와 제2 에지(305)를 분리하는 거리가 실질적으로 일정할 때, 전기 전도성 피드 라인(111)은 실질적으로 일정한 제1 폭(301)을 포함할 수 있다. 일부 실시예에서, 제1 폭(301)은 제2 단부(225)에서 전기 전도성 피드 라인(111)의 폭을 나타낼 수 있고, 제1 폭(301)은 제2 단부(225)에 인접하여 측정된다.
일부 실시예들에서, 제1 전기 전도성 트레이스(117)의 제1 단부(235)는 제1 폭(301)보다 작거나 같을 수 있는 제2 폭(309)을 포함할 수 있다. 예를 들어, 제2 폭(309)은 제1 전기 전도성 트레이스(117)의 제1 에지(313) 및 제1 전기 전도성 트레이스(117)의 제2 에지(315) 사이에서 측정될 수 있다. 일부 실시예들에서, 제1 에지(313) 및 제2 에지(315)는 제1 주 표면(105) 상의 전기 전도성 피드 라인(111)과 제2 주 표면(201) 상의 제2 전기 전도성 피드 라인(227)(예를 들어, 도 2에 도시됨) 사이에서 연장되는 제1 전기 전도성 트레이스(117)의 측방향 경계를 형성할 수 있다. 일부 실시예들에서, 제1 에지(313) 및 제2 에지(315)를 분리하는 거리는 전기 전도성 피드 라인(111)과 제2 전기 전도성 피드 라인(227) 사이의 제1 전기 전도성 트레이스(117)의 길이를 따라 실질적으로 일정할 수 있다. 제1 에지(313)와 제2 에지(315)를 분리하는 거리가 실질적으로 일정할 때, 제1 전기 전도성 트레이스(117)는 실질적으로 일정한 제2 폭(309)을 포함할 수 있다. 일부 실시예들에서, 제2 폭(309)은 제 1 단부(235)에 제 1 전기 전도성 트레이스(117)을 나타낼 수 있으며, 제2 폭(309)은 제1 단부(235)에 인접하여 측정된다. 이와 같이, 제1 폭(301) 및 제2 폭(309)은 제1 전기 전도성 트레이스(117)가 전기 전도성 피드 라인(111)과 중첩하는 위치에서 전기 전도성 피드 라인(111) 및 제1 전기 전도성 트레이스(117)의 각각의 폭을 나타낼 수 있다.
일부 실시예들에서, 전기 전도성 피드 라인(111)의 하나 이상의 부분은 제1 전기 전도성 트레이스(117)에 의해 덮일 수 있는 반면, 전기 전도성 피드 라인(111)의 하나 이상의 부분은 제1 전기 전도성 트레이스(117)에 의해 덮이지 않을 수 있다. 예를 들어, 일부 실시예들에서, 전기 전도성 피드 라인(111)의 제2 단부(225)의 제1 부분(321)은 제1 전기 전도성 트레이스(117)의 제1 단부(235)에 의해 덮일 수 있다. 일부 실시예들에서, 전기 전도성 피드 라인(111)의 제2 단부(225)의 제2 부분(323)은 덮이지 않을 수 있다. 일부 실시예들에서, 전기 전도성 피드 라인(111)의 제2 단부(225)의 제3 부분(325)은 덮이지 않을 수 있다. 예를 들어, 일부 실시예들에서, 제1 부분(321)은 전기 전도성 피드 라인(111)의 제2 단부(225)의 중앙 부분을 포함할 수 있고, 제1 부분(321)은 제1 에지(303)로부터의 거리 및 제2 에지로부터의 거리에 위치된다. 제1 부분(321)을 제1 에지(303)로부터 분리하는 거리는 제1 부분(321)을 제2 에지(305)로부터 분리하는 거리와 동일하거나 상이할 수 있다. 일부 실시예들에서, 제1 전기 전도성 트레이스(117)는 제1 주 표면(105)에 수직인 축이 전기 전도성 피드 라인(111)의 제1 부분(321) 및 제1 전기 전도성 트레이스(117)의 제1 단부(235)와 교차할 수 있도록 제1 부분(321)과 중첩하고 덮을 수 있다. 따라서 전기 전도성 피드 라인(111)의 제1 부분(321)은 전기 전도성 트레이스(117)의 제1 단부(235)와 접촉할 수 있으므로, 전류가 제1 부분(321) 및 제1 전기 전도성 트레이스(117) 사이에서 전도될 수 있다.
일부 실시예들에서, 제2 폭(309)이 제1 폭(301)보다 작을 때, 전기 전도성 피드 라인(111)의 제2 부분(323) 및/또는 제3 부분(325)은 전기 전도성 트레이스(117)로 덮이지 않을 수 있고 접촉하지 않을 수 있다. 예를 들어, 제2 부분(323)은 제1 에지(303)와 제1 부분(321) 사이에 있는 전기 전도성 피드 라인(111)의 제2 단부(225)의 부분을 포함할 수 있다. 일부 실시예들에서, 제3 부분(325)은 제2 에지(305)와 제1 부분(321) 사이에 있는 전기 전도성 피드 라인(111)의 제2 단부(225)의 상기 부분을 포함할 수 있다. 덮이지 않음으로써, 제1 전기 전도성 트레이스(117)는 제2 부분(323) 및 제3 부분(325)과 중첩하지 않을 수 있다. 예를 들어, 제1 전기 전도성 트레이스(117)가 제2 부분(323)과 중첩되지 않을 때(예를 들어, 전기 전도성 피드 라인(111)의 제2 단부(225)의 제2 부분(323)이 덮히지 않을 때), 제1 주 표면(105)에 수직인 축은 전기 전도성 피드 라인(111)의 제2 부분(323)과 교차할 수 있지만, 제1 전기 전도성 트레이스(117)의 제1 단부(235)와 교차하지 않는다. 유사하게, 일부 실시예들에서 , 제1 전기 전도성 트레이스(117)가 제3 부분(325)과 중첩되지 않을 때(예를 들어, 전기 전도성 피드 라인(111)의 제2 단부(225)의 제3 부분(325)이 덮이지 않을 때), 제1 주 표면(105)에 수직인 축은 전기 전도성 피드 라인(111)의 제3 부분(325)과 교차할 수 있지만, 제1 전기 전도성 트레이스(117)의 제1 단부(235)와 교차하지 않는다.
일부 실시예들에서, 제1 부분(321), 제2 부분(323), 또는 제3 부분(325) 중 하나 이상의 폭은 상이할 수 있다. 예를 들어, 제1 부분(321)은 제1 부분 폭(331)을 포함할 수 있고, 제2 부분(323)은 제2 부분 폭(333)을 포함할 수 있고, 제3 부분(325)은 제3 부분 폭(335)을 포함할 수 있다. 제2 폭(309)이 제1 폭(301)과 동일한 실시예들에서, 제1 전기 전도성 트레이스(117)는 제2 부분 폭(333) 및 제3 부분 폭(335)이 0이 될 수 있도록 전기 전도성 피드 라인(111)의 폭 방향 치수와 실질적으로 일치할 수 있다. 제2 폭(309)이 제1 폭(301)보다 작은 실시예에서, 제1 전기 전도성 트레이스(117)는 제2 부분 폭(333) 또는 제3 부분 폭(335) 중의 하나 또는 모두가 0이 아닐 수 있도록 전기 전도성 피드 라인(111)과 폭 방향 치수에서 상이할 수 있다. 예를 들어, 일부 실시예에서(예를 들어, 도 3에 도시된 바와 같이), 제1 전기 전도성 트레이스(117)는 제2 부분 폭(333)이 제3 부분 폭(335)과 실질적으로 동일할 수 있도록 전기 전도성 피드 라인(111)에 대해 중심에 위치할 수 있다. 일부 실시예들에서, 제1 부분 폭(331)은 제2 부분 폭(333)보다 클 수 있고, 제1 부분 폭(331)은 제3 부분 폭(335)보다 클 수 있다. 제1 부분 폭(331)을 제2 부분 폭(333) 및 제3 부분 폭(335) 모두 보다 크게 형성함으로써, 전기 전도성 피드 라인(111)과 제1 전기 전도성 트레이스(117) 사이의 전류 컨덕턴스가 달성될 수 있다. 일부 실시예들에서, 제1 전기 전도성 트레이스(117)는 또한 전기 전도성 피드 라인(111)의 중심선으로부터 오프셋될 수 있다. 제1 전기 전도성 트레이스(117)는 또한 전기 전도성 피드 라인(111)의 하나 이상의 에지와 중첩할 수 있다.
일부 실시예들에서, 전기 전도성 피드 라인(111)의 벌크 저항률은 제1 전기 전도성 트레이스(117)의 벌크 저항률과 상이할 수 있다. 예를 들어, 전기 전도성 피드 라인(111) 및 제1 전기 전도성 트레이스(117)의 재료들에 기반하여, 전기 전도성 피드 라인(111)의 전기 전도도는 제1 전기 전도성 트레이스(117)의 전기 전도도보다 클 수 있다. 전기 전도도는 전류를 전도하는 재료의 능력을 나타낼 수 있다. 유사하게, 이들 실시예들에서, 전기 전도성 피드 라인(111)의 전기 저항은 제1 전기 전도성 트레이스(117)의 전기 저항보다 작을 수 있다. 전기 저항은 재료가 전류에 얼마나 강하게 저항할 수 있는지를 나타낼 수 있다. 전기 전도성 피드 라인(111)과 제1 전기 전도성 트레이스(117)가 다른 재료들을 포함할 때, 전기 전도성 피드 라인(111)과 제1 전기 전도성 트레이스(117)의 벌크 저항률, 그리고 전기 전도성 피드 라인(111) 및 제1 전기 전도성 트레이스(117)의 전기 전도도 및 전기 저항은 다를 수 있다.
전기 전도성 피드 라인(111) 및 제1 전기 전도성 트레이스(117)의 벌크 저항이 불일치할 때, 저전도성 재료보다 더 큰 폭을 포함하는 고전도성 재료로부터 여러 이점들이 발생할 수 있다. 예를 들어, 일부 실시예들에서, 전기 전도성 피드 라인(111)은 전기 전도성 피드 라인(111)이 제1 전기 전도성 트레이스(117)보다 더 전기 전도성일 수 있도록 제1 전기 전도성 트레이스(117)보다 낮은 벌크 저항률을 갖는 재료를 포함할 수 있다. 일부 실시예들에서, 전류 크라우딩(예를 들어, 전류 크라우딩 효과)은 상이한 벌크 저항을 포함하는 2개의 재료 사이의 접합 또는 접촉 위치에서 발생할 수 있다. 전류 크라우딩은 두 재료들 사이의 전류 밀도의 불균일한 분포를 포함할 수 있다. 예를 들어, 두 재료들 사이의 접합에서 한 위치의 전류 밀도는 두 재료들 사이의 접합에서 다른 위치의 전류 밀도와 다를 수 있다. 그 결과, 한 위치(예를 들어, 전기 전도성 피드 라인(111)과 제1 전기 전도성 트레이스(117) 사이)에서의 전류 밀도가 전기 전도성 피드 라인(111) 및 제1 전기 전도성 트레이스(117) 사이의 평균 전류 밀도보다 클 때 전류 크라우딩이 발생할 수 있다. 예를 들어, 높은(예를 들어, 평균 전류 밀도보다 큰) 전류 밀도가 국부적인 영역에서 발생할 수 있다.
일부 실시예들에서, 제2 폭(309)이 제1 폭(301) 이하이기 때문에, 전기 전도성 피드 라인(111)과 제1 전기 전도성 트레이스(117) 사이의 전류 크라우딩 효과가 감소될 수 있다. 예를 들어, 전기 전도성 피드 라인(111)과 제1 전기 전도성 트레이스(117)의 재료가 다르고 폭들(예: 제1 폭(301) 및 제2 폭(309))이 동일하지 않은 경우 전류 크라우딩의 가능성이 발생할 수 있다. 그러나, 제1 전기 전도성 트레이스(117)의 제1 폭(301)이, 부분적으로 제1 전도성 트레이스(117)보다 낮은 벌크 저항율을 갖는 전기 전도성 피드 라인(111)으로 인해 전기 전도성 피드 라인(111)의 제2 폭(309)보다 작을 때 전류 크라우딩의 효과가 더 두드러질 수 있다. 그러나, 전기 전도성 피드 라인(111)의 제2 폭(309)이 제1 전기 전도성 트레이스(117)의 제1 폭(301)보다 크거나 같을 때, 전류 크라우딩의 가능성이 감소될 수 있다. 그 결과, 제1 전기 전도성 트레이스(117)와 전기 전도성 피드 라인(111) 사이의 일정한 또는 거의 일정한 전류 밀도는 국부적인 고전류 밀도의 영역들 없이 달성될 수 있다.
도 4는 도 1의 라인 4-4에 따른 전자 장치(101)의 단면도이다. 일부 실시예에서, 전자 장치(101)는 제1 주 표면(105)과 제2 주 표면(201) 사이에서 기판(103)의 개구부(403)(예를 들어, "비아")를 통해 연장될 수 있는 제2 전기 전도성 트레이스(401)를 포함할 수 있다. 제 2 전기 전도성 트레이스(401)는 광전자 소자(109)의 제 2 부분을 전기 부품(219)에 전기적으로 연결할 수 있고, 제 1 전류 경로(239)(예를 들어, 도 2에 도시됨)와 상이할 수 있는 제 2 전류 경로(405)를 정의할 수 있다. 예를 들어, 제2 전류 경로(405)(예를 들어, 화살표로 도 4에 개략적으로 도시됨)는 전류가 이를 통해 광전자 소자(109)와 전기 부품(219) 사이에서 이동할 수 있는 경로를 나타낼 수 있다. 일부 실시예들에서, 제2 전류 경로(405)는 제1 전류 경로(239)와 다를 수 있다. 예를 들어, 제2 전류 경로(405)는 제1 주 표면(105)과 제2 주 표면(201) 사이의 기판(103)의 개구부(403)를 통과할 수 있는 반면, 제1 전류 경로(239)는 제1 주 표면(105)과 제2 주 표면(201) 사이의 에지 표면(107) 둘레에 있을 수 있다. 일부 실시예들에서, 제2 전기 전도성 트레이스(401)는 제1 전기 전도성 트레이스(117)와 유사할 수 있다. 예를 들어, 제2 전기 전도성 트레이스 트레이스(401)는 전류가 이를 통해 전도될 수 있는 전기 전도성 재료를 포함할 수 있다. 예를 들어, 일부 실시예들에서, 제2 전기 전도성 트레이스(401)는 알루미늄(Al), 구리(Cu), 금(Au), 니켈(Ni), 은(Ag), 티타늄(Ti), 몰리브덴(Mo) 또는 주석(Sn) 중 하나 이상과 같은 전도성 금속을 포함할 수 있다.
일부 실시예들에서, 제2 전기 전도성 트레이스(401)는 전기 전도성 피드 라인(411) 및 제2 전기 전도성 피드 라인(413)에 연결될 수 있다. 일부 실시예들에서, 전기 전도성 피드 라인(411)은 전기 전도성 피드 라인(111)과 동일하거나 상이할 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 일부 실시예들에서, 2개의 별도의 전기 전도성 피드 라인들(예를 들어, 전기 전도성 피드 라인(111) 및 전기 전도성 피드 라인(411))은 광전자 소자(109)에 전기적으로 연결될 수 있으며, 전기 전도성 피드 라인(111)은 광전자 소자(109)의 제1 부분에 전기적으로 연결되며, 전기 전도성 피드 라인(411)은 광전자 소자(109)의 제2 부분에 전기적으로 연결된다. 이러한 실시예들에서, 제1 전기 전도성 트레이스(117)는 전기 전도성 피드 라인(111)에 전기적으로 연결되고, 제2 전기 전도성 트레이스(401)는 전기 전도성 피드 라인(411)에 전기적으로 연결될 수 있다. 그러나, 일부 실시예들에서, 전도성 피드 라인(411) 및 전기 전도성 피드 라인(411)은 동일할 수 있고, 하나의 전기 전도성 피드 라인이 광전자 소자(109)에 전기적으로 연결될 수 있도록 단일 전기 전도성 피드 라인을 포함할 수 있다. 이들 실시예들에서, 제1 전기 전도성 트레이스(117) 및 제2 전기 전도성 트레이스(401)는 동일한 전기 전도성 피드 라인(예를 들어, 전기 전도성 피드 라인(111) 또는 전기 전도성 피드 라인(411) 중의 하나)에 전기적으로 연결될 수 있다.
일부 실시예들에서, 전기 전도성 피드 라인(411)은 광전자 소자(109)에 전기적으로 연결될 수 있고, 제1 주 표면(105) 상에 위치될 수 있다. 전기적 연결은 직접적이지 않을 수 있지만, 박막 트랜지스터, 커패시터, 저항기 또는 기타 도전체 요소들과 같은 중간 전기 소자들을 통과할 수 있다. 전기 전도성 피드 라인(411)은 전류가 전도될 수 있는 전기 전도성 재료를 포함할 수 있다. 예를 들어, 일부 실시예에서, 전기 전도성 피드 라인(411)은 알루미늄(Al), 구리(Cu), 금(Au), 니켈(Ni), 은(Ag), 몰리브덴(Mo), 인듐 주석 산화물(ITO), 티타니아(Ti), 주석(Sn) 또는 탄소 나노 튜브(CNT) 및 전도성 페이스트 중 하나 이상과 같은 전도성 금속을 포함할 수 있다. 제1 주 표면(105) 상에 위치함으로써, 전기 전도성 피드 라인(411)은 제1 주 표면(105)과 접촉하거나 접촉하지 않을 수 있다. 예를 들어, 일부 실시예들에서, 전기 전도성 피드 라인(411)은 제1 주 표면(105)에 직접적으로 연결되어 접촉할 수 있다. 일부 실시예들에서, 전기 전도성 피드 라인(411)은, 전기 전도성 피드 라인(411)과 제1 주 표면(105) 사이의 하나 이상의 개재 층 또는 구조물(예를 들어, 전도성 재료, 유전체 재료, 반도체 재료, 솔더 볼 등)을 가지며 제1 주 표면(105)에 여전히 연결되어 있는 동안 제1 주 표면(105)과 접촉하지 않을 수 있다.
일부 실시예들에서, 전기 전도성 피드 라인(411)은 광전자 소자(109)에 전기적으로 연결될 수 있는 제1 단부(417)와 제2 단부(419) 사이에서 연장될 수 있다. 예를 들어, 제1 단부(417)는 전기 전도성 피드 라인(411)이 광전자 소자(109)로 및/또는 광전자 소자(109)로부터 전류를 전도할 수 있도록 광전자 소자(109)에 전기적으로 연결될 수 있다. 일부 실시예들에서, 전기 전도성 피드 라인(411)이 데이터 신호들이 광전자 소자(109)의 동작을 제어할 수 있도록 광전자 소자(109)에 데이터 신호들을 전송할 수 있다. 일부 실시예들에서, 전기 전도성 피드 라인(411)은 광전자 소자(109)가 전기 전도성 피드 라인(411)을 통해 전력을 공급받을 수 있도록 광전자 소자(109)에 전력을 전송할 수 있다. 일부 실시예들에서, 전기 전도성 피드 라인(411)은 복수의 광전자 소자들(예를 들어, 하나보다 많은 광전자 소자(109))에 전기적으로 연결되어, 데이터 신호 및/또는 전력이 복수의 광전자 소자들에 전송될 수 있다.
일부 실시예들에서, 제2 전기 전도성 피드 라인(413)은 제2 전기 전도성 피드 라인(227)과 동일하거나 상이할 수 있다. 예를 들어, 일부 실시예들에서, 2개의 별도의 제2 전기 전도성 피드 라인들(예를 들어, 제2 전기 전도성 피드 라인(227) 및 제2 전기 전도성 피드 라인(413)은 전기 부품에 전기적으로 연결될 수 있다. 이들 실시예들에서, 제1 전기 전도성 트레이스(117)는 제2 전기 전도성 피드 라인(227)에 전기적으로 연결될 수 있고 제2 전기 전도성 트레이스(401)는 제2 전기 전도성 피드 라인(413)에 전기적으로 연결될 수 있다. 그러나, 일부 실시예들에서, 제2 전기 전도성 피드 라인(227) 및 제2 전기 전도성 피드 라인(413)은 동일할 수 있고, 하나의 제2 전기 전도성 피드 라인이 전기 부품(219)에 전기적으로 연결될 수 있도록 단일의 제2 전기 전도성 피드 라인을 포함할 수 있다. 이들 실시예들에서, 제1 전기 전도성 트레이스(117) 및 제2 전기 전도성 트레이스(401)는 동일한 제2 전기 전도성 피드 라인(예를 들어, 제2 전기 전도성 피드 라인(227) 또는 제2 전기 전도성 피드 라인(413) 중의 하나)에 전기적으로 연결될 수 있다.
일부 실시예들에서, 제2 전기 전도성 피드 라인(413)은 전기 부품(219)에 전기적으로 연결될 수 있다. 예를 들어, 제2 전기 전도성 피드 라인(413)은 제2 주 표면(201) 상에 위치될 수 있다. 제2 전도성 피드 라인(413)은 전류가 전도될 수 있는 전기 전도성 재료를 포함할 수 있다. 예를 들어, 일부 실시예들에서, 제2 전기 전도성 피드 라인(413)은 제2 전기 전도성 피드 라인(227)과 유사할 수 있고, 알루미늄(Al), 구리(Cu), 금(Au), 니켈(Ni), 은(Ag), 몰리브덴(Mo), 인듐 주석 산화물(ITO), 티타니아(Ti), 주석(Sn), 또는 탄소 나노 튜브(CNT) 및 전도성 페이스트와 같은 기타 재료 중 하나 이상과 같은 전도성 금속을 포함할 수 있다. 제2 주 표면(201) 상에 위치함으로써, 제2 전기 전도성 피드 라인(413)은 제2 주 표면(201)과 접촉하거나 접촉하지 않을 수 있다. 예를 들어, 일부 실시예들에서, 제2 전기 전도성 피드 라인(413)은 제2 주 표면(201)에 직접 연결되어 접촉할 수 있다. 일부 실시예들에서, 전기 전도성 피드 라인(111)은 제2 전기 전도성 피드 라인(413)과 제2 주 표면(201) 사이의 하나 이상의 개재 층 또는 구조물(예를 들어, 전도성 재료, 유전체 재료, 반도체 재료, 솔더 볼 등)을 가지며 제2 주 표면(201)에 여전히 연결되어 있는 동안 제2 주 표면(201)과 접촉하지 않을 수 있다.
일부 실시예들에서, 제2 전기 전도성 피드 라인(413)은 전기 부품(219)에 전기적으로 연결될 수 있는 제1 단부(423)와 제2 단부(425) 사이에서 연장될 수 있다. 예를 들어, 제1 단부(423)는 제2 전기 전도성 피드 라인(413)이 전기 부품(219)으로 및/또는 전기 부품(219)으로부터 전류를 전도할 수 있도록 전기 부품(219)에 전기적으로 연결될 수 있다. 일부 실시예들에서, 제2 전기 전도성 피드 라인(413)은 전기 부품(219)으로부터 광전자 소자(109)로 데이터 신호를 전송할 수 있어서, 데이터 신호가 광전자 소자(109)의 동작을 제어할 수 있다. 일부 실시예들에서, 제2 전기 전도성 피드 라인(413)은, 광전자 소자(109)가 제2 전기 전도성 피드 라인(413)을 통해 전력을 공급받을 수 있도록 전기 부품(219)으로부터 그리고 광전자 소자(109)에 전력을 전송할 수 있다. 일부 실시예들에서, 제2 전기 전도성 피드 파인(413)은, 데이터 신호 및/또는 전력이 광전자 소자들의 하나 이상으로 전송될 수 있도록 복수의 전기 부품(예를 들어, 하나 보다 많은 전기 부품(219))에 전기적으로 연결될 수 있다.
일부 실시예들에서, 제2 전기 전도성 트레이스(401)는 제1 주 표면(105)과 제2 주 표면(201) 사이의 기판(103)의 개구부(403) 및 전기 전도성 피드 라인(411)의 제2 단부(419)의 제2 개구부(431)를 통해 연장될 수 있다. 일부 실시예들에서, 개구부들(403, 431, 439)은 직경, 크기 및/또는 형상이 다를 수 있다. 또한, 개구부들(403, 431, 439)은 개구부들(403, 431, 439)의 깊이를 통해 단면이 변할 수 있고, 예를 들어, 개구부들(403, 431, 439)은 비선형 및 복잡한 측벽 형상을 포함할 수 있다. 일부 실시예들에서, 예를 들어, 제2 개구부(431)는 전기 전도성 피드 라인(411)의 제2 단부(419)에 있는 제2 개구부(431)를 통해 부분적으로 또는 완전히 연장될 수 있다. 일부 실시예들에서, 제2 전기 전도성 트레이스(401)는 전기 전도성 피드 라인(411)의 제2 개구부(431) 내에 수용되는 제1 단부(433) 및 전기 부품(219)에 전기적으로 연결된 제2 단부(435) 사이에서 연장될 수 있다. 일부 실시예들에서, 제2 전기 전도성 피드 라인(413)은 제2 전기 전도성 트레이스(401)의 제2 단부(435)가 이를 통해 연장될 수 있는 제3 개구부(439)를 포함할 수 있다. 예를 들어, 제2 전기 전도성 트레이스(401)는 제2 전기 전도성 피드 라인(413)의 제2 단부(425)에 있는 제3 개구부(439)를 통해 부분적으로 또는 완전히 연장될 수 있다. 일부 실시예들에서, 제2 전기 전도성 트레이스(401)는 개구부(403, 431, 439)들을 완전히 채우지 않을 수 있다.
일부 실시예들에서, 제2 전기 전도성 트레이스(401)는 전기 전도성 피드 라인(411) 및 제2 전기 전도성 피드 라인(413)에 전기적으로 연결될 수 있다. 예를 들어, 제2 전기 전도성 트레이스의 제1 단부(433)는 트레이스(401)는 제2 개구부(431)를 둘러싸는 전기 전도성 피드 라인(411)의 벽(430)과 접촉할 수 있다. 일부 실시예들에서, 제2 전기 전도성 트레이스(401)의 제2 단부(435)는 제3 개구부(439)를 둘러싸는 제2 전기 전도성 피드 라인(413)의 벽(430)과 접촉할 수 있다. 일부 실시예들에서, 제2 전기 전도성 피드 라인(413)에 전기적으로 연결됨으로써, 제2 전기 전도성 트레이스(401)는 제2 전기 전도성 트레이스(401)로부터 전류를 수신할 수 있어서, 제2 전기 전도성 트레이스(401)는 전류를 전기 전도성 피드 라인(411)에 전달할 수 있다.
도 5를 참조하면, 도 4의 라인 5-5를 따라 바라 본 전기 전도성 피드 라인(411)의 제2 개구부(431) 내에 수용된 제2 전기 전도성 트레이스(401)의 제1 단부(433)의 평면도가 도시되어 있다. 일부 실시예들에서, 제2 전기 전도성 트레이스(401)의 제1 단부(433)는 전기 전도성 피드 라인(411)의 제1 폭(503)보다 작을 수 있는 직경(501)을 포함할 수 있다. 예를 들어, 일부 실시예들에서, 제1 폭(503)은 전기 전도성 피드 라인(411)의 제1 에지(505)와 전기 전도성 피드 라인(411)의 제2 에지(507) 사이에서 측정될 수 있다. 일부 실시예들에서, 제1 에지(505) 및 제2 에지(507)는 광전자 소자(109)에서 제1 단부(417)(예를 들어, 도 4에 도시됨)와 제2 단부(419) 사이에서 연장되는 전기 전도성 피드 라인(411)의 측방향 경계를 형성할 수 있다. 일부 실시예들에서, 제1 에지(505)와 제2 에지(507)를 분리하는 거리는 제1 단부(417)와 제2 단부(419) 사이의 전기 전도성 피드 라인(411)의 길이를 따라 실질적으로 일정할 수 있다. 일부 실시예들에서, 제1 폭(503)은 제2 단부(419)에서 전기 전도성 피드 라인(411)의 폭을 나타낼 수 있다. 예를 들어, 제1 폭(503)은 제1 에지(505) 및 제2 에지(507)에 수직일 수 있고, 전기 전도성 피드 라인(411)이 제1 단부(417)와 제2 단부(419) 사이에서 이를 따라 연장되는 방향(509)에 수직일 수 있는 축을 따라 측정될 수 있다.
일부 실시예들에서, 직경(501)이 제1 폭(503)보다 작기 때문에, 제2 전기 전도성 트레이스의 제1 단부(433)는 전기 전도성 피드 라인(411)의 제2 단부(419)에 의해 둘러싸일 수 있다. 예를 들어, 제1 단부(433)는 제2 개구부(431)와 접경하는 제2 전기 전도성 트레이스(401)의 벽(430)에 의해 완전히 둘러싸이고 접경할 수 있다. 예를 들어, 일부 실시예들에서, 제2 개구부(431)는 제2 전기 전도성 트레이스(401)의 직경(501)과 실질적으로 일치하는 개구부 직경(511)을 포함할 수 있다 이러한 방식으로, 제2 전기 전도성 트레이스(401)의 제1 단부(433) 둘레의 적어도 대부분은 제2 개구부(431)를 정의하는 벽(430)과 접촉할 수 있다. 에 의해 둘러싸여짐으로써, 제1 단부(433)는 직경(501)을 정의하는 제1 단부(433)의 모든 부분들이 벽(430)에 의해 접경되도록 벽(430)에 의해 접경될 수 있다.
일부 실시예들에서, 전기 전도성 피드 라인(411)의 벌크 저항률은 제2 전기 전도성 트레이스(401)의 벌크 저항률과 상이할 수 있다. 예를 들어, 도 1-3에 대하여 설명한 실시예들에 유사하게, 전기 전도성 피드 라인(411) 및 제2 전기 전도성 트레이스(401)의 재료들에 기반하여, 전기 전도성 피드 라인(411)의 전기 전도도는 제2 전기 전도성 트레이스(401)의 전기 전도도와 다를 수 있다. 전기 전도성 피드 라인(411)과 제2 전기 전도성 트레이스(401) 사이의 전류 전달을 용이하게 하고 전류 크라우딩의 가능성을 줄이기 위해, 제2 전기 전도성 트레이스(401)의 직경(501)은 제 2 전기 전도성 트레이스(401)가 전기 전도성 피드 라인(411)에 의해 둘러싸일 수 있도록 전기 전도성 피드 라인(411)의 제1 폭(503)보다 작을 수 있다.
일부 실시예들에서, 제2 전기 전도성 트레이스(401)는 전기 부품(219) 및 광전자 소자(109) 사이에서 전력을 전송하는 데 매우 적합할 수 있다. 예를 들어, 제1 전기 전도성 트레이스(117)와 비교하여, 일부 실시예들에서, 제1 전기 전도성 트레이스(117)의 제1 단면적(예를 들어, 도 2-3에 도시됨)은 제2 전기 전도성 트레이스(401)의 제2 단면적보다 작을 수 있다. 예를 들어, 제1 전기 전도성 트레이스(117)의 제1 단면적은 제1 전기 전도성 트레이스(117)의 높이(512)(예를 들어, 도 2에 도시됨)에 제1 전기 전도성 트레이스(117)의 제2 폭(309)(예를 들어, 도 2에 도시됨)을 곱한 것으로 나타낼 수 있다. 제2 전기 전도성 트레이스(401)의 제2 단면적은 (π * r2)로 표현될 수 있으며, 여기서 r은 개구부가 완전히 채워진 경우에 대한 직경(501)의 절반이다. 제2 전기 전도성 트레이스(401)의 제2 단면적은 (π * r2 - π * z2)로 표현될 수 있으며, 여기서 z는 개구부가 부분적으로 채워진 경우에 대한 (r - 도전체 두께)이다. 일부 실시예들에서, 재료들의 벌크 전도도의 차이와 조합하여 제1 전기 전도성 트레이스(117)의 제1 단면적보다 큰 제2 단면적을 포함하는 제2 전기 전도성 트레이스(401)로 인해, 제2 전기 전도성 트레이스(401)는 제1 전기 전도성 트레이스(117)보다 낮은 임피던스를 포함할 수 있다. 임피던스는 전압이 인가될 때 전기 전도성 트레이스가 전류에 나타내는 반대의 척도이다(예를 들어, 전기 전도성 트레이스가 전류 또는 전압의 변화에 대해 제시하는 반대의 양).
더 낮은 임피던스를 포함하는 제2 전기 전도성 트레이스(401)로 인해, 제2 전기 전도성 트레이스(401)는 전력 전송 또는 접지 라인에 대한 더 높은 전기적 요건들을 수용할 수 있다. 예를 들어, 전력이 전기 부품(219)으로부터 광전자 소자(109)로 전기 전도성 트레이스를 통해 전송될 때, 전기 전도성 트레이스는 더 낮은 주파수에서 더 높은 전류를 전달할 수 있다. 데이터 신호가 전기 부품(219)으로부터 광전자 소자(109)로 전기 전도성 트레이스를 통해 전송될 때, 제1 전기 전도성 트레이스는 더 높은 주파수에서 더 낮은 전류를 전달할 수 있다. 따라서, 일부 실시예들에서, 다양한 단면적의 전기 전도성 트레이스를 포함하는 전자 장치(101)로부터 여러 이점들이 발생한다. 예를 들어, 일부 실시예들에서, 전기 전도성 트레이스 중 일부는 (더 낮은 전류 및 더 높은 주파수의) 데이터 신호들을 광전자 소자(109)에 전송하는 데 더 적합할 수 있는, 제1 단면적을 포함하는 제1 전기 전도성 트레이스(117)와 같은, 더 작은 단면적을 포함할 수 있다. 유사하게, 일부 실시예들에서, 전기 전도성 트레이스의 일부는 (더 높은 전류 및 더 낮은 주파수의) 전력을 광전자 소자(109)에 전송하는 데 더 적합할 수 있는, 제2 단면적을 포함하는 제2 전기 전도성 트레이스(401)와 같은, 더 큰 단면적을 포함할 수 있다. 따라서, 동일한 치수들 및 단면적들을 포함하는 모든 전기 전도성 트레이스들 대신에, 전자 장치(101)는 데이터 신호들을 전송하는 데 적합할 수 있는 제1 전기 전도성 트레이스(117), 및 전력 전송에 적합할 수 있는 제2 전기 전도성 트레이스(401)을 제공할 수 있다. 대안적으로, 일부 실시예들에서, 전자 장치(101)는 단면적, 폭, 및 이들 사이의 간격이 변하는 다수의 제1 전기 전도성 트레이스(117) 구조물들을 포함할 수 있다. 예를 들어, 다수의 제1 전기 전도성 트레이스(117)들은 기판(103)의 둘레를 따라 간격을 변화시킴으로써 분리될 수 있다. 대안적으로, 전자 장치(101)는 단면적이 변하는 다수의 제2 전기 전도성 트레이스(401)를 포함할 수 있다. 또한, 제1 전기 전도성 트레이스(117)의 더 작은 제1 단면적은 제2 전기 전도성 트레이스(401)의 더 큰 제2 단면적보다 더 적은 공간을 차지할 수 있고, 이는 기판(103) 상의 유용한 공간을 증가시킴으로써 전자 장치(101)의 레이아웃 효율을 증가시킬 수 있다. 일부 실시예들에서, 전기 전도성 트레이스들(비교된 에지 전극 대 에지 전극, 비아 대 비아, 또는 에지 전극 대 비아)은 단면적이 약 5% 초과, 약 10% 초과, 약 50% 초과, 약 100% 초과, 또는 약 200% 초과 만큼 다를 수 있다. 일부 실시예들에서, 제2 전기 전도성 트레이스(401)는 에지 표면(107)으로부터 안쪽으로 거리에 위치될 수 있고(예를 들어, 에지 표면(107) 주위를 감쌀 수 있는 제1 전기 전도성 트레이스(117)와 대조적으로), 따라서 제2 전기 전도성 트레이스(401)의 더 짧은 길이 및 더 적은 전력 손실을 제공할 수 있다.
전자 장치(101)는 여러 이점들을 제공할 수 있다. 예를 들어, 일부 실시예에서, 전자 장치(101)는 복수의 전기 전도성 트레이스들, 예를 들어 제1 전기 전도성 트레이스(117) 및 제2 전기 전도성 트레이스(401)를 포함할 수 있다. 전기 전도성 트레이스들의 상이한 단면적에 기인하여, 제1 전기 전도성 트레이스(117)는 데이터 신호를 광전자 소자(109)에 전송할 수 있고 제2 전기 전도성 트레이스(401)는 광전자 소자(109)에 전력을 전송할 수 있다. 대안적으로, 더 큰 제1 전기 전도성 트레이스(117)는 전력을 전송할 수 있고 더 작은 제1 전기 전도성 트레이스(117)는 데이터 신호를 전송할 수 있다. 따라서 상대적으로 더 작은 제1 전기 전도성 트레이스(117)는 에지 표면(107) 주위를 감싸는 동안 더 적은 공간을 차지할 수 있고, 따라서 기판(103) 상의 다른 구조물들을 위한 더 많은 공간을 제공할 수 있다. 또한, 일부 실시예들에서, 제1 전기 전도성 트레이스(117)는 전기 전도성 피드 라인(111)과 중첩될 수 있다. 상이한 재료들을 포함함에도 불구하고, 그리고 전기 전도성 피드 라인(111)보다 더 작은 폭을 포함하는 제1 전기 전도성 트레이스(117)로 인해, 제1 전기 전도성 트레이스(117) 및 전기 전도성 피드 라인(111) 사이에 전류 크라우딩의 가능성이 감소될 수 있다. 또한, 에지 표면(107)의 비평면 형상은 제1 전기 전도성 트레이스(117)가 광전자 소자(109)와 전기 부품(219) 사이의 더 짧은 길이를 포함하도록 할 수 있다. 더 짧은 길이는 제1 전기 전도성 트레이스(117)의 전기 저항을 감소시킬 수 있다. .
다양한 실시예들이 이들의 특정 예시 및 특정 예들과 관련하여 상세하게 설명되었지만, 본 개시 내용은 이하의 청구범위에서 벗어나지 않고 개시된 특징들의 수많은 수정들 및 조합들이 가능하기 때문에 그러한 것으로 제한되는 것으로 간주되어서는 안된다는 것을 이해해야 한다.

Claims (22)

  1. 제1 주 표면, 제2 주 표면, 및 상기 제1 주 표면과 상기 제2 주 표면 사이에서 연장되는 에지 표면을 포함하는 기판으로서, 상기 에지 표면은 상기 제1 주 표면과 상기 제2 주 표면 사이에서 연장되는 곡률 반경을 포함하는, 상기 기판;
    상기 제1 주 표면 상에 위치된 광전자 소자;
    상기 제2 주 표면 상에 위치된 전기 부품;
    상기 에지 표면에 부착되고 상기 제1 주 표면과 상기 제2 주 표면 사이에서 연장되는 제1 전기 전도성 트레이스로서, 상기 제1 전기 전도성 트레이스는 상기 광전자 소자의 제1 부분을 상기 전기 부품에 전기적으로 연결하고 제1 전류 경로를 정의하는, 상기 제1 전기 전도성 트레이스; 및
    상기 제1 주 표면과 상기 제2 주 표면 사이의 상기 기판 내의 개구부를 통해 연장되는 제2 전기 전도성 트레이스로서, 상기 제2 전기 전도성 트레이스는 상기 광전자 소자의 제2 부분을 상기 전기 부품에 전기적으로 연결하고 상기 제1 전류 경로와 상이한 제2 전류 경로를 정의하는, 상기 제2 전기 전도성 트레이스;를 포함하는 전자 장치.
  2. 청구항 1에 있어서,
    상기 광전자 소자에 전기적으로 연결된 제1 단부와 제1 폭을 포함하는 제2 단부 사이에서 연장되는 전기 전도성 피드 라인을 더 포함하는 것을 특징으로 하는 전자 장치.
  3. 청구항 2에 있어서,
    상기 제1 전기 전도성 트레이스는 상기 전기 전도성 피드 라인에 전기적으로 연결된 제1 단부와 상기 전기 부품에 전기적으로 연결된 제2 단부 사이에서 연장되는 것을 특징으로 하는 전자 장치.
  4. 청구항 3에 있어서,
    상기 제1 전기 전도성 트레이스의 상기 제1 단부는, 상기 전기 전도성 피드 라인의 상기 제2 단부가 상기 기판과 상기 제1 전기 전도성 트레이스의 상기 제1 단부 사이에 위치되도록 상기 전기 전도성 피드 라인의 상기 제2 단부와 중첩되며, 상기 제1 전기 전도성 트레이스의 상기 제1 단부는 상기 제1 폭 이하의 제2 폭을 포함하는 것을 특징으로 하는 전자 장치.
  5. 청구항 2 내지 4 중의 어느 한 항에 있어서,
    상기 제2 전기 전도성 트레이스는 상기 전기 전도성 피드 라인의 상기 제2 단부 내의 제2 개구부를 통해 연장되는 것을 특징으로 하는 전자 장치.
  6. 청구항 5에 있어서,
    상기 제2 전기 전도성 트레이스는 상기 전기 전도성 피드 라인의 상기 제2 개구부 내에 수용된 제1 단부와 상기 전기 부품에 전기적으로 연결된 제2 단부 사이에서 연장되는 것을 특징으로 하는 전자 장치.
  7. 청구항 6에 있어서,
    상기 제2 전기 전도성 트레이스의 상기 제1 단부는 상기 제1 폭 미만의 직경을 포함하는 것을 특징으로 하는 전자 장치.
  8. 청구항 1 내지 7 중의 어느 한 항에 있어서,
    상기 제1 전기 전도성 트레이스의 제1 단면적은 상기 제2 전기 전도성 트레이스의 제2 단면적 미만인 것을 특징으로 하는 전자 장치.
  9. 청구항 8에 있어서,
    상기 제2 전기 전도성 트레이스의 임피던스는 상기 제1 전기 전도성 트레이스의 임피던스 미만인 것을 특징으로 하는 전자 장치.
  10. 청구항 1 내지 8 중의 어느 한 항에 있어서,
    상기 광전자 소자는 마이크로 발광 다이오드를 포함하는 것을 특징으로 하는 전자 장치.
  11. 청구항 1 내지 10 중의 어느 한 항에 있어서,
    상기 기판은 소다-라임 유리, 보로실리케이트 유리, 알루미노-보로실리케이트 유리, 알칼리-함유 유리, 무알칼리 유리, 알루미노실리케이트, 보로실리케이트, 보로알루미노실리케이트, 실리케이트, 또는 유리-세라믹 중의 하나 이상인 것을 특징으로 하는 전자 장치.
  12. 청구항 1 내지 11 중의 어느 한 항에 있어서,
    상기 곡률 반경은 100 마이크로미터 미만인 것을 특징으로 하는 전자 장치.
  13. 제1 주 표면, 제2 주 표면, 및 상기 제1 주 표면과 상기 제2 주 표면 사이에서 연장되는 에지 표면을 포함하는 기판으로서, 상기 에지 표면은 상기 제1 주 표면과 상기 제2 주 표면 사이에서 연장되는 곡률 반경을 포함하는, 상기 기판;
    상기 제1 주 표면 상에 위치된 광전자 소자;
    상기 제2 주 표면 상에 위치된 전기 부품;
    상기 광전자 소자에 전기적으로 연결된 제1 단부 및 제1 폭을 포함하는 제2 단부 사이에서 연장되는 전기 전도성 피드 라인; 및
    상기 에지 표면에 부착되고 상기 제1 주 표면과 상기 제2 주 표면 사이에서 연장되는 제1 전기 전도성 트레이스로서, 상기 제1 전기 전도성 트레이스는 상기 전기 전도성 피드 라인에 전기적으로 연결된 제1 단부 및 상기 전기 부품에 전기적으로 연결된 제2 단부 사이에서 연장되며, 상기 제1 전기 전도성 트레이스의 상기 제1 단부는 상기 전기 전도성 피드 라인의 상기 제2 단부가 상기 기판 및 상기 제1 전기 전도성 트레이스의 상기 제1 단부 사이에 위치되도록 상기 전기 전도성 피드 라인의 상기 제2 단부와 중첩되며, 상기 제1 전기 전도성 트레이스의 상기 제1 단부는 상기 제1 폭 이하의 제2 폭을 포함하는, 상기 제1 전기 전도성 트레이스;를 포함하는 전자 장치.
  14. 청구항 13에 있어서,
    상기 전기 전도성 피드 라인의 벌크 저항률은 상기 제1 전기 전도성 트레이스의 벌크 저항률과 상이한 것을 특징으로 하는 전자 장치.
  15. 청구항 13 내지 14에 있어서,
    상기 곡률 반경은 상기 제1 주 표면 및 상기 에지 표면 사이의 제1 곡률 반경을 포함하는 것을 특징으로 하는 전자 장치.
  16. 청구항 15에 있어서,
    상기 상기 곡률 반경은 상기 제2 주 표면 및 상기 에지 표면 사이의 제2 곡률 반경을 포함하는 것을 특징으로 하는 전자 장치.
  17. 청구항 13 내지 16에 있어서,
    상기 전기 전도성 피드 라인의 상기 제2 단부의 제1 부분은 상기 제1 전기 전도성 트레이스의 상기 제1 단부에 의해 덮히며, 상기 전기 전도성 피드 라인의 상기 제2 단부의 제2 부분은 덮히지 않는 것을 특징으로 하는 전자 장치.
  18. 청구항 13 내지 17에 있어서,
    상기 광전자 소자는 마이크로 발광 다이오드를 포함하는 것을 특징으로 하는 전자 장치.
  19. 제1 주 표면, 제2 주 표면, 및 상기 제1 주 표면과 상기 제2 주 표면 사이에서 연장되는 에지 표면을 포함하는 기판으로서, 상기 에지 표면은 상기 제1 주 표면과 상기 제2 주 표면 사이에서 연장되는 곡률 반경을 포함하는, 상기 기판;
    상기 제1 주 표면 상에 위치된 광전자 소자;
    상기 제2 주 표면 상에 위치된 전기 부품;
    상기 광전자 소자에 전기적으로 연결된 제1 단부 및 제1 폭을 포함하는 제2 단부 사이에서 연장되는 전기 전도성 피드 라인; 및
    상기 제1 주 표면 및 상기 제2 주 표면 사이의 상기 기판 내의 개구부 및 상기 전기 전도성 피드 라인의 상기 제2 단부 내의 제2 개구부를 통해 연장되는 제2 전기 전도성 트레이스로서, 상기 제2 전기 전도성 트레이스는 상기 전기 전도성 피드 라인의 상기 제2 개구부 내에 수용된 제1 단부 및 상기 전기 부품에 전기적으로 연결된 제2 단부 사이에서 연장되며, 상기 제2 전기 전도성 트레이스의 상기 제1 단부는 상기 제1 폭 미만의 직경을 포함하는, 상기 제2 전기 전도성 트레이스;를 포함하는 전자 장치.
  20. 청구항 19에 있어서,
    상기 제2 전기 전도성 트레이스의 상기 제1 단부는 상기 전기 전도성 피드 라인의 상기 제2 단부에 의해 둘러싸인 것을 특징으로 하는 전자 장치.
  21. 청구항 19 내지 20 중의 어느 한 항에 있어서,
    상기 전기 전도성 피드 라인의 벌크 저항률은 상기 제2 전기 전도성 트레이스의 벌크 저항률과 상이한 것을 특징으로 하는 전자 장치.
  22. 청구항 19 내지 21에 있어서,
    상기 광전자 소자는 마이크로 발광 다이오드를 포함하는 것을 특징으로 하는 전자 장치.
KR1020227035843A 2020-03-17 2021-02-25 전자 장치 KR20220155592A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202062990652P 2020-03-17 2020-03-17
US62/990,652 2020-03-17
PCT/US2021/019551 WO2021188271A1 (en) 2020-03-17 2021-02-25 Electronic apparatus

Publications (1)

Publication Number Publication Date
KR20220155592A true KR20220155592A (ko) 2022-11-23

Family

ID=74885091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227035843A KR20220155592A (ko) 2020-03-17 2021-02-25 전자 장치

Country Status (7)

Country Link
US (1) US20230099647A1 (ko)
EP (1) EP4122301A1 (ko)
JP (1) JP2023518465A (ko)
KR (1) KR20220155592A (ko)
CN (1) CN115336400A (ko)
TW (1) TW202139808A (ko)
WO (1) WO2021188271A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023091329A1 (en) * 2021-11-22 2023-05-25 Corning Incorporated Methods and apparatus for manufacturing an electronic apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61177764A (ja) * 1985-01-31 1986-08-09 Japan Radio Co Ltd 厚膜混成集積回路板
JPH01129488A (ja) * 1987-11-13 1989-05-22 Toshiba Corp 回路基板およびその製造方法
JP2001015881A (ja) * 1999-07-02 2001-01-19 Alps Electric Co Ltd 電子回路ユニット
WO2002023963A2 (en) * 2000-09-15 2002-03-21 Ericsson Inc. Method and apparatus for surface mounting electrical devices
US10522524B2 (en) * 2017-06-30 2019-12-31 Lg Display Co., Ltd. Display device and method for fabricating the same

Also Published As

Publication number Publication date
JP2023518465A (ja) 2023-05-01
CN115336400A (zh) 2022-11-11
EP4122301A1 (en) 2023-01-25
US20230099647A1 (en) 2023-03-30
WO2021188271A1 (en) 2021-09-23
TW202139808A (zh) 2021-10-16

Similar Documents

Publication Publication Date Title
CN109725756B (zh) 电极连接结构和包括该电极连接结构的电子装置
US10025444B2 (en) Wiring body and wiring board
EP2908228B1 (en) Touch window
TWI471790B (zh) 電容式觸控感應器及其製造方法及電容式觸控面板
EP2905683A1 (en) Capacitive touch window
US9207825B2 (en) Display device, touch panel device, touch panel driving IC device, and method of driving touch panel
KR20150079433A (ko) 터치 스크린 패널
TWI634463B (zh) 觸控視窗
TWM484145U (zh) 觸控面板
KR20220155592A (ko) 전자 장치
US20230345635A1 (en) Flexible printed circuit board, cof module, and electronic device comprising the same
KR20200039601A (ko) 전자 장치
US20240105649A1 (en) Electronic device
TWI804720B (zh) Ｌｅｄ顯示模組及其顯示器
KR20120006176A (ko) 정전용량 터치 센서 및 이를 포함하는 윈도우 패널 일체형의 정전용량 터치 패널
CN112415817A (zh) 电子装置
KR20170047487A (ko) 전극 접속 패드 및 이를 포함하는 전자 소자
EP2095434B1 (en) Led-based lighting device on a transparent substrate
CN111651088B (zh) 触控显示面板及其制作方法
WO2023091329A1 (en) Methods and apparatus for manufacturing an electronic apparatus
TW202329773A (zh) 製造電子裝置的方法和裝置
TW202315489A (zh) 用於製造電子裝置的方法和裝置
JP6207555B2 (ja) 配線体、導体層付き構造体、及びタッチセンサ
US20230135478A1 (en) Flexible printed circuit board, cof module, and electronic device comprising the same
JP2018110153A (ja) 配線体アセンブリ、配線基板、及びタッチセンサ