KR20230018040A

KR20230018040A - 인쇄회로기판

Info

Publication number: KR20230018040A
Application number: KR1020210099711A
Authority: KR
Inventors: 지용완; 이진욱; 김은선; 유영훈
Original assignee: 삼성전기주식회사
Priority date: 2021-07-29
Filing date: 2021-07-29
Publication date: 2023-02-07
Also published as: US20230030484A1; CN115696735A

Abstract

본 개시는 일면에 리세스부가 형성된 제1 절연층; 상기 제1 절연층에 매립되며, 상기 리세스부의 하면으로 적어도 일부가 노출되는 제1 회로패턴; 상기 제1 절연층의 일면 상에 배치되어 상기 리세스부의 적어도 일부를 채우는 제2 절연층; 및 상기 제2 절연층의 적어도 일부를 관통하며, 상기 리세스부 내에 배치되어, 상기 제1 회로패턴과 연결되는 비아; 를 포함하는, 인쇄회로기판에 관한 것이다.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}

본 개시는 인쇄회로기판, 그 중에서도 랜드 또는 패드가 없는 비아를 구비한 인쇄회로기판에 관한 것이다.

휴대폰을 비롯한 IT분야의 전자기기들의 경박 단소화 되면서 회로 직접도가 높아지고 입력(Input)/출력(Output)의 집적회로수가 증가하면서 패키지 PCB Printed Circuit Board)에 적용되는 회로 패턴의 폭은 미세화되고 있다. 미세회로 구현을 위해서는 설비 투자와 개발 기간이 소요되어 쉽게 적용하기 어려운 상황이다.

미세 회로를 배선하기 위해서는 선폭 및 간격을 줄이는 것이 핵심기술이다. 하지만 층간 연결을 위한 비아의 넓은 패드(Pad) 또는 랜드(Land)는 회로 배선을 많이 넣을 수 없게 하는 주된 요인이다. 이에 패드 또는 랜드가 영향을 주지 않는 층간 연결 기술 개발이 필요한 상황이며, 추가 설비 투자 및 재료의 변경이 없는 상태에서 구조적 변경을 통한 회로 밀집도 증가 방법이 요구된다.

본 개시의 여러 목적 중 하나는 미세 회로 구현이 가능한 인쇄회로기판을 제공하는 것이다.

본 개시의 여러 목적 중 다른 하나는, 공정의 비용 및 시간을 간소화시킬 수 있는 인쇄회로기판을 제공하는 것이다.

본 개시의 여러 목적 중 다른 하나는, 회로 밀집도 향상에 유리한 인쇄회로기판을 제공하는 것이다.

본 개시의 여러 목적 중 다른 하나는, 비아 도금 또는 박리로 인한 불량을 방지할 수 있는 인쇄회로기판을 제공하는 것이다.

일례에 따른 인쇄회로기판은, 일면에 리세스부가 형성된 제1 절연층; 상기 제1 절연층에 매립되며, 상기 리세스부의 하면으로 적어도 일부가 노출되는 제1 회로패턴; 상기 제1 절연층의 일면 상에 배치되어 상기 리세스부의 적어도 일부를 채우는 제2 절연층; 및 상기 제2 절연층의 적어도 일부를 관통하며, 상기 리세스부 내에 배치되어, 상기 제1 회로패턴과 연결되는 비아; 를 포함하는 것일 수 있다.

예를 들면, 다른 일례에 따른 인쇄회로기판은, 일면에 리세스부가 형성된 제1 절연층; 상기 제1 절연층에 매립되며, 상기 리세스부의 하면으로 적어도 일부가 노출되는 제1 회로패턴; 상기 제1 절연층의 일면 상에 배치된 제2 회로패턴; 상기 리세스부 내에 이격 배치되어, 상기 제1 및 제2 회로패턴을 전기적으로 연결하는 복수의 비아; 를 포함하는 것일 수 있다.

본 개시의 여러 효과 중 하나로서, 미세 회로 구현이 가능한 인쇄회로기판을 제공할 수 있다.

본 개시의 여러 효과 중 다른 하나로서, 공정의 비용 및 시간을 간소화시킬 수 있는 인쇄회로기판을 제공할 수 있다.

본 개시의 여러 효과 중 다른 하나로서 회로 밀집도 향상에 유리한 인쇄회로기판을 제공할 수 있다.

본 개시의 여러 효과 중 다른 하나로서, 비아 도금 또는 박리로 인한 불량을 방지할 수 있는 인쇄회로기판을 제공할 수 있다.

도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 인쇄회로기판의 일례를 개략적으로 나타낸 단면도다.
도 4 내지 도 10은 도 3의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도들이다.
도 11은 도 3의 인쇄회로기판의 회로패턴 및 비아를 나타낸 확대도다.
도 12는 도 3의 인쇄회로기판의 변형예를 개략적으로 나타낸 단면도다.

이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.

도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.

도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.

칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이러한 칩 외에도 기타 다른 형태의 칩 관련부품이 포함될 수도 있다. 또한, 이들 칩 관련부품이 서로 조합될 수도 있다. 칩 관련부품(1020)은 상술한 칩을 포함하는 패키지 형태일 수도 있다.

네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련부품(1020)과 조합되어 패키지 형태로 제공될 수도 있다.

기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 칩 부품 형태의 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련부품(1020) 및/또는 네트워크 관련부품(1030)과 조합되어 패키지 형태로 제공될 수도 있다.

전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라 모듈(1050), 안테나 모듈(1060), 디스플레이(1070), 배터리(1080) 등이 있다. 다만, 이에 한정되는 것은 아니고, 오디오 코덱, 비디오 코덱, 전력 증폭기, 나침반, 가속도계, 자이로스코프, 스피커, 대량 저장 장치(예컨대, 하드디스크 드라이브), CD(compact disk), DVD(digital versatile disk) 등일 수도 있다. 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.

전자기기(1000)는, 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.

도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.

도면을 참조하면, 전자기기는, 예를 들면, 스마트폰(1100)일 수 있다. 스마트폰(1100)의 내부에는 마더보드(1110)가 수용되어 있으며, 이러한 마더보드(1110)에는 다양한 전자부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130) 및/또는 스피커(1140) 등이 내부에 수용되어 있다. 전자부품(1120) 중 일부는 상술한 칩 관련부품일 수 있으며, 예를 들면, 표면에 복수의 전자부품이 실장된 인쇄회로기판(1121)일 수 있으나, 이에 한정되는 것은 아니다. 한편, 전자기기는 반드시 스마트폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.

도 3은 인쇄회로기판의 일례를 개략적으로 나타낸 단면도다.

도면을 참조하면, 일례에 따른 인쇄회로기판(100)은, 베이스 기판(B), 베이스 기판(B) 상에 배치된 제1 회로패턴(210), 베이스 기판(B) 상에 배치되어 제1 회로패턴(110)을 매립하며, 리세스부(R)가 형성된 제1 절연층(110), 제1 절연층(110) 상에 배치된 제2 회로패턴(220), 제1 절연층(110)의 리세스부(R) 내에 배치되어 제1 및 제2 회로패턴(210, 220)을 전기적으로 연결하는 비아(300), 제1 절연층(110) 상에 배치되어 리세스부(R)의 적어도 일부를 채우며, 제2 회로패턴(220) 및 비아(300)의 적어도 일부를 덮는 제2 절연층(120)을 포함한다.

일례에 따른 인쇄회로기판(100)의 제1 절연층(110)의 일면에는, 스카이브(Skive) 공정을 통한 리세스부(R)가 형성될 수 있다. 리세스부(R)는 후술할 레이저 가공 방식 등 통상의 절연재 가공 방식을 통해 형성될 수 있으며, 제1 회로패턴(210)의 적어도 일부는 리세스부(R)의 하면으로부터 노출될 수 있다. 이와 같이, 각각의 제1 회로패턴(210) 상에 층간 연결을 위한 비아를 가공하는 것과 달리, 일괄적으로 리세스부(R)를 가공함으로써 비아(300)가 배치될 공간을 확보할 수 있으므로, 보다 간소한 공정으로 인쇄회로기판을 제조할 수 있다.

한편, 일례에 따른 인쇄회로기판(100)의 리세스부(R)는, 제1 절연층(110)의 일면에 형성될 수 있으며, 레이저 가공을 통해 형성되는 바, 테이퍼(Tapered) 형상을 가질 수 있다. 즉, 리세스부(R)의 폭 또는 횡단면적은, 제1 절연층(110)의 타면에 가까울수록 작아지도록 테이퍼 형상을 가질 수 있다. 또한, 리세스부(R)의 형성으로 인하여 제1 절연층(110)의 일면에는 단차(step) 구조가 만들어지므로, 제1 절연층(110)의 일면이 평탄한 구조에 비하여 제1 및 제2 절연층(110, 120) 간 밀착력이 보다 향상될 수 있다.

한편, 일례에 따른 인쇄회로기판(100)의 비아(300)는, 후술할 제조 공정에서 드라이필름(D, Dry Film Resist)을 통해 배치되므로, 통상의 레이저 가공 방식에 비하여 형상이 다를 수 있다. 즉, 레이저 가공 방식에 따른 원기둥 또는 원뿔대 형상의 비아와 다르게, 본원발명의 비아(300)는 단면이 모서리를 갖는 다각형의 형태를 가질 수 있다.

한편, 일례에 따른 인쇄회로기판(100)의 비아(300)가 레이저 가공 방식을 통해 형성되지 않으므로, 비아(300)는 테이퍼 형상을 갖는 것이 아닌, 상면과 하면의 폭이 실질적으로 동일한 형상을 가질 수 있다. 레이저 가공 방식에 의한 테이퍼 형상의 비아는 상면과 하면의 단면적에 차이가 있고, 그 중 단면적이 작은 영역의 경우 박리(Delamination) 현상으로 인한 크랙(Crack)이 도금층에 발생할 수 있다. 반면, 본원발명의 경우, 드라이필름(D)을 사용한 도금 공정으로 비아(300)가 가공되는 바, 상술한 도금 불량을 방지할 수 있다.

한편, 일례에 따른 인쇄회로기판(100)의 비아(300) 하부에 배치된 제1 회로패턴(210)에는 랜드(Land)가 필요하지 않을 수 있다. 마찬가지로, 비아(300)의 상면과 하면이 실질적으로 동일한 단면적을 가지므로, 비아(300) 상부의 제2 회로패턴(220)에도 패드(Pad)가 필요하지 않을 수 있다. 통상 패드와 랜드는, 비아와 효과적인 접속을 위하여 단면 또는 체적이 배선층보다 크게 형성되므로, 보다 공간을 많이 차지한다. 본원발명의 경우 상술한 바와 같이 패드리스(Padless) 또는 랜드리스(Landless) 구조를 개시하는 바, 배선층을 보다 집적화할 수 있고, 패드와 랜드가 없으므로, 미세 회로 구조를 효과적으로 구현할 수 있다.

이하에서는 첨부된 도면을 참조하여 일례에 따른 인쇄회로기판(100)의 구성요소에 대하여 이어서 설명한다.

도 3을 참조하면, 인쇄회로기판(100)은 베이스 기판(B), 베이스 기판(B) 상에 배치된 제1 회로패턴(210), 베이스 기판(B) 상에 배치되어 일면에 리세스부(R)가 형성된 제1 회로패턴(210)을 덮는 제1 절연층(110), 제1 절연층(110)의 일면 상에 배치된 제2 회로패턴(220), 제1 절연층(110)의 일면 상에 배치되어 리세스부(R)의 적어도 일부를 채우며 제2 회로패턴(220)을 덮는 제2 절연층(120), 리세스부(R) 내 제2 절연층(120)의 적어도 일부를 관통하며 제1 및 제2 회로패턴(210, 220)을 전기적으로 연결하는 비아(300)를 포함할 수 있다.

제1 및 제2 절연층(110, 120)은 베이스 기판(B) 상에 순차적으로 적층된 구조를 가질 수 있다. 베이스 기판(B)은 통상의 인쇄회로기판으로, 내부에 배선층, 비아층 및 다층의 층간 절연층을 포함할 수 있다.

제1 절연층(110)은, 일면에 리세스부(R)가 형성되어 있을 수 있고, 타면에는 제1 회로패턴(210)이 매립되어 있을 수 있다. 인쇄회로기판(100)은 코어리스(Coreless), 패드리스(Padless) 및 랜드리스(Landless)기판 형태일 수 있다. 상술한 바와 같이, 본원발명은 층간 연결을 위한 구성으로서, 제1 회로패턴(210)이 리세스부(R)의 하면으로 노출된 영역 각각에 레이저 가공을 통한 비아를 가공하는 것이 아닌, 일괄적으로 스카이브(Skive) 공정을 통해 리세스부(R)를 형성하는 것을 일 특징으로 한다. 리세스부(R)는 후술할 레이저 가공(일명, 스카이브(Skive) 공정) 을 통해 형성될 수 있으며, 이를 통해 리세스부(R)의 하면으로 제1 회로패턴(210)의 일부가 노출될 수 있다. 리세스부(R) 하면으로는, 제1 회로패턴(210) 중 층간 연결을 위한 부분이 노출될 수 있으며, 따라서 복수의 제1 회로패턴(210)이 상호 이격된 형태로 리세스부(R) 하면에 노출될 수 있다. 또한, 제1 회로패턴(210)이 제1 절연층(110)에 매립된 영역과 리세스부(R) 하면으로 노출된 영역의 선폭은, 제한되지 않으나 실질적으로 동일할 수 있다. 즉, 본원발명의 인쇄회로기판(100)은, 제1 회로패턴(210)이 층간 연결되는 영역에 별도의 패드 또는 랜드가 형성되지 않을 수 있다.

또한, 상술한 리세스부(R)의 하면으로 복수의 제1 회로패턴(210)이 노출될 수 있다. 도 3을 참조하면, 리세스부(R)의 하면에는 제1 회로패턴(210)의 노출면이 4개 존재할 수도 있다. 통상의 비아홀 가공 공정에 의할경우, 각각의 비아홀이 하부 회로패턴을 일대일 대응 방식으로 노출시키나, 본원발명의 경우, 스카이브 공정으로 인해 일괄적으로 리세스부(R)가 형성되는 바, 공정이 보다 간소화될 수 있다.

또한, 리세스부(R)의 하면이 제1 회로패턴(210)을 노출시킬때 까지 스카이브 공정이 수행되는 바, 리세스부(R)의 하면으로 노출된 제1 회로패턴(210)의 상면은, 리세스부(R)의 하면과 코플래너(Coplanor)할 수 있다. 본 개시에서 코플래너한다는 의미는, 공면을 이룬다는 의미와 동일할 수 있으며, 공면을 이룬다는 의미는 물리적으로 완벽하게 평탄하다는 의미 뿐만 아니라, 공정 상에서 발생할 수 있는 공차까지도 포함하는 의미로 해석될 수 있다.

제2 절연층(120)은, 제1 절연층(110)의 일면 상에 배치되어 리세스부(R)의 적어도 일부를 채울 수 있다. 이 때, 제1 절연층(110)의 일면에 리세스부(R)로 인한 단차(step)가 형성됨에 따라, 제1 절연층(110)의 일면이 평탄한 경우에 비하여 앵커 효과(Anchor)로 인해 제1 및 제2 절연층(110, 120) 간 밀착력이 향상될 수 있다. 제2 절연층(120)은, 제1 절연층(110)의 일면 상에 배치된 제2 회로패턴(220)과 비아(300)의 적어도 일부를 덮을 수 있다.

제1 및 제2 절연층(110, 120)의 재료로는 각각 절연물질이 사용될 수 있다. 예를 들면, 제1 및 제2 절연층(110, 120)의 절연물질로는 에폭시 수지와 같은 열경화성 수지나 폴리이미드와 같은 열가소성 수지, 그리고 이들 수지에 실리카 등의 무기필러 및/또는 유리섬유 등의 보강재가 포함된 것, 예를 들면, 프리프레그(Prepreg), ABF(Ajinomoto Build-up Film) 등을 포함할 수 있다. 제1 및 제2 절연층(110, 120)의 층 수는 도면에 도시한 것 보다 많을 수도 있고, 더 적을 수도 있다. 경우에 따라서는 제1 및 제2 절연층(110, 120)이 감광성 절연물질을 포함할 수도 있다.

제1 회로패턴(210)은 베이스 기판(B) 상에 도금 공정을 통해 배치되고, 제1 절연층(110)의 타면에 매립될 수 있다. 제1 회로패턴(210)의 일면은 상술한 리세스부(R)의 하면으로부터 노출될 수 있고, 제1 회로패턴(210)의 노출면 상에는 비아(300)가 배치되어 접촉 연결될 수 있다.

제2 회로패턴(220)은 제1 절연층(110)의 일면 상에 배치되어, 제2 절연층(120)에 의해 덮일 수 있다. 또한, 제2 회로패턴(220)은, 비아(300)와 일체로 형성될 수 있다. 즉, 제2 회로패턴(220)은 후술할 도금 공정을 통해 비아(300)와 일체로 도금되어 형성되는 바, 제2 회로패턴(220)과 비아(300) 간에는 도금 계면이 없을 수 있다. 제2 회로패턴(220)은 비아(300)를 통해 제1 회로패턴(210)과 전기적으로 연결될 수 있다. 또한, 제2 회로패턴(220)과 비아(300)가 일체로 형성되므로, 제2 회로패턴(220)의 측면 및 비아(300)의 측면이 코플래너(Coplanor)할 수 있다.

제1 및 제2 회로패턴(210, 220)의 재료로는 각각 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 제1 및 제2 회로패턴(210, 220)은 각각 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 이들 패턴은 각각 라인, 플레인, 또는 패드 형태를 가질 수 있다. 제1 회로패턴(210)은 AP(Additive Process), SAP(Semi AP), MSAP(Modified SAP), TT(Tenting) 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 필요에 따라서, 프라이머 동박을 더 포함할 수도 있다. 제1 및 제2 회로패턴(210, 220)의 층 수는 도면에 도시한 것 보다 많을 수도 있고, 더 적을 수도 있다.

비아(300)는, 후술할 드라이필름(D)을 이용한 도금 공정을 통해 리세스부(R) 내로 노출된 제1 회로패턴(210) 상에 배치될 수 있다. 따라서, 리세스부(R) 내에 제1 회로패턴(210)의 노출면이 복수인 경우, 비아(300) 역시 복수 개 배치될 수 있다. 즉, 비아(300)는 리세스부(R)의 하면에 복수 개 이격 배치된 제1 회로패턴(210) 상에 각각 배치될 수도 있다.

또한, 비아(300)가 드라이필름(D)을 이용하여 도금되므로, 본원발명의 비아(300)는 상면과 하면의 단면적이 실질적으로 동일한 형상을 가질 수 있다. 본 개시에서 실질적으로 동일하다는 의미는, 물리적으로 완벽히 동일한 경우 뿐만 아니라 실제 공정 상에의 환경을 고려하여 공차가 발생한 경우 역시 포함한다. 본원발명의 비아(300)가 레이저 가공으로 인한 테이퍼(Tapered) 형상을 갖지 않고 상면과 하면의 단면적이 실질적으로 동일한 형상을 가짐으로써, 도금 불량을 방지할 수 있다. 예를 들면, 테이퍼진 형상의 비아 구조의 경우, 단면적이 작은 영역에서 도금층 간 계면 사이로 절연재가 스며드는 등의 현상으로 인해 도금층이 분리되는 크랙(Crack) 및 박리(Delamination) 현상이 발생할 수 있는데, 본원발명의 경우, 제1 회로패턴(210)과 비아(300)의 도금층 간 계면의 면적이 충분히 확보될 수 있으므로 이러한 크랙 및 박리 현상을 방지할 수 있다.

또한, 일례에 따른 인쇄회로기판(100)의 비아(300)가 레이저 가공이 아닌, 드라이필름(D)의 노광 및 현상으로 인해 레지스트층을 만들고, 도금 공정을 수행하여 형성됨으로써, 도 3의 인쇄회로기판(100)과 같이, 패드리스 및 랜드리스 구조를 도출할 수 있다. 패드 및 랜드의 경우, 비아의 레이저 또는 블라스트(Blast) 가공 시 구리(Cu)층이 손상됨을 고려하여, 레이저 또는 블라스트 재가 접촉하는 영역에 충분한 양의 금속층 두께 및 면적 확보를 위해, 보다 넓은 영역에 도금으로 만들어진 금속층을 의미하며, 회로패턴 중 비아 등 다른 구성과 전기적으로 연결되는 기능을 수행한다. 이에 통상적으로 패드 및 랜드 영역은 보다 넓은 금속층이 배치되는 바 공간 활용도가 감소한다. 본원발명의 경우 패드 및 랜드가 생략될 수 있는 바, 같은 공간을 기준으로 보다 제1 회로패턴(210)이 집적화될 수 있다.

또한, 제1 회로패턴(210)을 고밀도의 미세 회로패턴으로 구현하는 것 또한 패드 및 랜드가 없기에 수월해질 수 있다. 고밀도 회로의 예로서, 인쇄회로기판(100)의 제1 회로패턴(210)은 베이스 기판(B) 내부 배선층(미도시)에 비하여 상대적으로 파인 평균 피치(Fine average pitch)를 가질 수도 있다. 여기서 피치(pitch)란, 같은 층에 배치된 각각의 배선층에서, 어느 일 도체 패턴의 중심에서 그와 인접한 다른 타 도체 패턴의 중심까지의 거리를 의미할 수 있다.

또한, 일례에 따른 인쇄회로기판(100)의 비아(300)는, 드라이필름(D)을 이용하여 배치되므로, 통상의 레이저 가공 방식에 비하여 형상이 다를 수 있다. 즉, 레이저 가공 방식에 따른 원기둥 또는 원뿔대 형상의 비아는 레이저의 영향으로 인하여 단면이 원형인 것과 다르게, 본원발명의 비아(300)는 횡단면이 모서리를 갖는 다각형의 형태를 가질 수 있고, 설계 상 회로패턴의 형상과도 동일하게 형성할 수 있다. 따라서, 본원발명의 경우, 비아(300)와 제1 회로패턴(210)이 접촉하는 영역에서, 제1 회로패턴(210)의 측면과 비아(300)의 측면이 코플래너할 수 있다.

비아(300)의 재료로도 각각 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 비아(300)는 각각 설계 디자인에 따라서 신호용 접속비아, 그라운드용 접속비아, 파워용 접속비아 등을 포함할 수 있다. 비아(300)는 상면으로부터 하면으로 갈수록 단면적이 실질적으로 동일한 형상을 가질 수 있다. 비아(300)는 도금 공정, 예를 들면, AP, SAP, MSAP, TT 등의 공정으로 형성될 수 있으며, 그 결과 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 비아(300)의 층 수는 도면에 도시한 것 보다 많을 수도 있고, 더 적을 수도 있다.

한편, 도 3의 경우 비아(300)는 상면으로부터 하면으로 갈수록 단면적이 실질적으로 동일한 형상을 갖는 구조를 도시하였으나, 필요에 따라 후술할 드라이필름(D)의 노광/현상 공정에 있어서 드라이필름(D)의 형상을 제어함으로써 다양한 설계에 맞게 비아(300)의 형상 역시 제어할 수 있다. 따라서, 반드시 비아(300)의 단면적이 상면/하면에서 실질적으로 동일한 형상에 제한되는 것은 아니다.

다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.

도 4 내지 도 10은 도 3의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도들이다.

도 4를 참조하면, 베이스 기판(B) 상에 제1 회로패턴(210)을 배치한다. 도시되지는 않았지만, 베이스 기판(B)은, 제1 회로패턴(210)을 지지하는 절연층일 수도 있고, 내부에 다층의 절연층, 배선층 및 비아가 형성된 인쇄회로기판일 수도 있고, 기판 간 연결을 담당하는 인터포저(Interposer)일 수도 있다.

베이스 기판(B)이 인쇄회로기판 또는 인터포저인 경우, 제1 회로패턴(210)은 베이스 기판(B) 내 도체층과 전기적으로 연결될 수 있다.

도 5를 참조하면, 제1 절연층(110)이 제1 회로패턴(210)을 매립하도록, 베이스 기판(B) 상에 배치된다. 제1 회로패턴(210) 사이를 채우기 위하여, 제1 절연층(110)은 경화 전에 유동성을 갖는 재료인 ABF 등을 포함할 수 있다.

도 6 및 도 7을 참조하면, 레이저를 이용한 스카이브 공정을 이용하여, 리세스부(R)가 제1 절연층(110)의 일면에 형성될 수 있다. 스카이브 공정이란, 레이저를 연속적으로 조사함과 동시에, 레이저 조사 영역을 일 방향으로 옮겨감으로써 연장된 형태로 대상물을 가공하는 방식을 의미한다. 일례로써, 도 7에 도시된 바와 같이 리세스부(R)는 제1 회로패턴(210)이 연장되는 방향과 수직하는 방향으로 연장되는 형태를 가질 수 있다.

리세스부(R)의 하면에는 제1 회로패턴(210)의 상면이 노출될 수 있으며, 노출된 제1 회로패턴(210)의 상면은 리세스부(R)의 하면과 공면을 이룰 수 있다. 또는 레이저 가공 시간이 길어질 경우, 제1 회로패턴(210)의 상면이 리세스부(R)의 하면으로부터 소정 간격만큼 돌출될 수도 있다.

도 7을 참조하면, 리세스부(R)로 노출된 영역을 제외한 나머지 제1 회로패턴(210)은, 제1 절연층(110) 내부에 매립되어 있을 수 있다.

도 8을 참조하면, 드라이필름(D) 등의 감광성 레지스트가 제1 절연층(210)의 일면 및 리세스부(R) 내에 배치될 수 있다. 본 발명에서는 감광성 레지스트를 드라이필름(D)으로 표현하였으나, 이에 제한되는 것은 아니고, 노광/현상 반응에 용이한 기타 감광성 물질을 사용해도 좋다.

드라이필름(D)은, 이후에 노광/현상 공정을 통해 일부 영역이 제거될 수 있다. 도 8에 도시된 바와 같이, 드라이필름(D)의 현상 및 제거로 인하여 리세스부(R) 내에 노출된 제1 회로패턴(210)의 상면이 노출되고, 제1 절연층(110) 상의 제2 회로패턴(220)이 배치될 영역이 노출될 수 있다.

도 9를 참조하면, 드라이필름(D)이 현상된 영역에는 도금 공정을 통해 제2 회로패턴(220) 및 비아(300)가 배치될 수 있다. 이 때 제2 회로패턴(220)과 비아(300)가 하나의 도금 공정으로 배치되는 바, 양자 간의 경계는 불분명할 수 있다. 또한, 제1 회로패턴(210) 상에 추가 도금을 통해 비아(300)가 배치되므로, 제1 회로패턴(210)과 비아(300) 각각의 도금층 간의 경계면이 존재할 수 있다.

도 10을 참조하면, 잔존하는 드라이필름(D) 역시 현상되어 제거될 수 있다. 이와 같이 드라이필름(D) 제거 시, 제2 회로패턴(220) 및 비아(300)가 잔존할 수 있으며, 레이저 가공을 통해 절연재에 비아홀 형성 및 도금을 수행한 경우에 비하여, 설계 자유도 확보에 유리하다. 즉, 본원발명의 경우, 레이저 가공에 비해 비교적 제어가 용이한 감광성 물질의 노광/현상 공정으로 제2 회로패턴(220) 및 비아(300)가 배치될 영역을 확보할 수 있으므로, 설계에 맞게 제2 회로패턴(220) 및 비아(300)의 형상을 제어할 수 있다. 도 10의 경우, 제2 회로패턴(220) 및 비아(300)는 제1 회로패턴(210)의 노출면과 측면이 공면을 이룰 수 있으며 테이퍼진 형상이 아닌 비교적 반듯한 형상을 가질 수 있다. 즉, 비아(300)의 상면과 하면이 실질적으로 동일한 단면적을 가질 수 있고, 비아(300) 상부에 배치된 제2 회로패턴(220)의 선폭 역시 비아(300)의 선폭과 실질적으로 동일할 수 있다.

도 11은 도 3의 인쇄회로기판의 회로패턴 및 비아를 나타낸 확대도다.

도 11은 본원발명에 따른 제1 및 제2 회로패턴(210, 220)과 비아(300)의 형상을 개략적으로 나타낸다. 본원발명이 레이저 가공이 아닌 감광성 물질의 노광 및 현상 이후에 도금하는 공정을 채택함으로써, 비아(300)의 단면은 원형이 아닌 모서리를 갖는 다각형의 형상을 가질 수 있다. 일례로서, 도 11에 나타난 바와 같이 비아(300)의 수평 방향 단면은 사각형의 형상을 가질 수도 있다. 또한, 제1 회로패턴(210)의 측면 중 적어도 일부와 비아(300)의 측면 중 적어도 일부는 코플래너할 수 있으며, 제2 회로패턴(220)의 측면의 적어도 일부와도 코플래너할 수 있다. 또한, 제1 회로패턴(210) 및 비아(300) 각각의 도금층 간에는 별도의 도금 공정으로 인한 경계면이 존재할 수 있으나, 제2 회로패턴(220) 및 비아(300)는 일체로 형성되어 경계면이 존재하지 않을 수 있다.

통상의 레이저 가공 방식에 의할 경우, 비아는 테이퍼진 형상, 원기둥 또는 원뿔대 형상을 가진다. 이렇게 비아의 단면적이 고르지 못할 경우, 비아의 단면적이 작은 영역, 예를 들면 비아와 비아 하부의 랜드가 접하는 영역에서 도금 불량이 발생할 가능성이 높다. 비아와 비아 하부의 랜드가 접하는 영역에서 크랙이 발생할 경우, 도금층 간 균열 사이로 절연재가 침투할 수 있고, 이로 인해 도금 박리 현상 또는 신호 불량 현상이 발생할 수 있다.

본원발명의 경우, 레이저 가공 방식에 의하지 않고, 감광성 레지스트를 이용하는 바, 비아(300)의 단면적이 고르게 형성될 수 있으며, 이를 통해 비아(300)와 제1 회로패턴(210) 간 접하는 면적이 충분히 확보되어, 상술한 크랙 및 박리의 불량 현상을 사전에 방지할 수 있다.

또한, 통상의 레이저 가공 방식에 의할 경우, 하부 패턴의 레이저로 인한 손상을 방지하기 위하여 넓은 영역에 랜드 및 패드를 형성해야 하는데, 본원발명의 경우 레이저를 이용하지 않기 때문에 랜드 및 패드를 생략할 수 있고, 이로 인해 더 많은 배선층이 배치될 영역의 확보가 가능하며, 미세 회로 패턴의 구현 또한 가능하다.

도 12는 도 3의 인쇄회로기판의 변형예를 개략적으로 나타낸 단면도다.

도 12는 도 3의 인쇄회로기판의 변형예(200)를 개시한다. 변형예에 따를 경우, 제2 절연층(120)의 일면 또한 스카이브 공정에 의해 가공되어 제2 리세스부(R2)가 형성될 수 있고, 이에 의해 제2 회로패턴(220)의 상면의 적어도 일부가 노출될 수 있다.

제2 리세스부(R2)로 노출된 제2 회로패턴(220)의 상면에는 제2 비아(320) 및 제3 회로패턴(230)이 더 배치될 수 있다. 제2 비아(320) 및 제3 회로패턴(230)은 감광성 레지스트를 이용하여 배치될 수 있고, 이후 제3 절연층(130)이 제2 비아(320) 및 제3 회로패턴(230)를 덮으며 제2 리세스부(R2)를 채울 수 있다. 이후 외부 다른 구성과의 접속을 위한 개구부(O)가 제3 절연층(130)의 일면에 형성되어, 제3 회로패턴(230)의 적어도 일부를 외부로 노출시킬 수 있다. 노출된 제3 회로패턴(230) 상에는 솔더(Solder) 또는 범프(Bump) 등의 전기연결금속이 배치되어 외부 전자부품 등 다른 구성과 전기적으로 연결될 수 있다.

제3 회로패턴(230)에 관하여는 상술한 제1 및 제2 회로패턴(210, 220)에 관한 설명이 동일하게 적용될 수 있으며, 개구부(O)가 형성된 제3 절연층(130)은, 감광성 절연물질을 포함하는 솔더 레지스트층일 수 있다.

본 개시에서 측부, 측면 등의 표현은 편의상 도면을 기준으로 좌/우 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등의 표현은 편의상 도면을 기준으로 위 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였으며, 하측, 하부, 하면 등은 편의상 아래 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였다. 더불어, 측부, 상측, 상부, 하측, 또는 하부에 위치한다는 것은 대상 구성요소가 기준이 되는 구성요소와 해당 방향으로 직접 접촉하는 것뿐만 아니라, 해당 방향으로 위치하되 직접 접촉하지는 않는 경우도 포함하는 개념으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아니며, 상/하의 개념 등은 언제든지 바뀔 수 있다.

본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.

본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.

본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

100, 200: 인쇄회로기판
110, 123, 130: 제1 내지 제3 절연층
210, 220, 230: 제1 내지 제3 회로패턴
300, 310, 320: 비아
R, R1, R2: 리세스부
B: 베이스 기판
D: 드라이필름

Claims

일면에 리세스부가 형성된 제1 절연층;
상기 제1 절연층에 매립되며, 상기 리세스부의 하면으로 적어도 일부가 노출되는 제1 회로패턴;
상기 제1 절연층의 일면 상에 배치되어 상기 리세스부의 적어도 일부를 채우는 제2 절연층; 및
상기 제2 절연층의 적어도 일부를 관통하며, 상기 리세스부 내에 배치되어, 상기 제1 회로패턴과 연결되는 비아; 를 포함하는 인쇄회로기판.
제1 항에 있어서,
상기 제1 절연층의 일면은 상기 리세스부로 인한 단차(step)를 갖는, 인쇄회로기판.
제1 항에 있어서,
상기 리세스부의 하면으로 노출된 상기 제1 회로패턴의 상면은, 상기 리세스부의 하면과 코플래너한, 인쇄회로기판.
제1 항에 있어서,
상기 제1 절연층의 일면 및 상기 비아 중 적어도 하나에 배치되는 제2 회로패턴; 을 더 포함하는, 인쇄회로기판.
제4 항에 있어서,
상기 비아는 상기 리세스부 하면으로 노출된 상기 제1 회로패턴의 상면과 접촉하는, 인쇄회로기판.
제5 항에 있어서,
상기 리세스부의 하면으로 노출된 상기 제1 회로패턴은, 상호 이격되어 복수 개 배치되고,
상기 비아는 상기 리세스부의 하면에 복수 개 이격 배치된 상기 제1 회로패턴 상에 각각 배치되는, 인쇄회로기판.
제4 항에 있어서,
상기 비아의 측면 및 상기 비아와 연결된 상기 제2 회로패턴의 측면은 코플래너한, 인쇄회로기판.
제7 항에 있어서,
상기 비아의 측면 및 상기 비아와 연결된 상기 제1 회로패턴의 측면은 코플래너한, 인쇄회로기판.
제4 항에 있어서,
적층 방향과 수직하는 상기 비아의 단면은, 모서리를 갖는 다각형의 형상을 갖는, 인쇄회로기판.
제1 항에 있어서,
상기 비아는, 상기 비아의 상면에서 하면으로 갈수록 단면적이 실질적으로 동일한, 인쇄회로기판.
제1 항에 있어서,
상기 제1 회로패턴은 상기 제1 절연층의 타면으로부터 노출되는, 인쇄회로기판.
제1 항에 있어서,
상기 리세스부는 상기 제1 절연층의 타면에 가까울수록 단면적이 작아지는 테이퍼 형상을 갖는, 인쇄회로기판.
일면에 리세스부가 형성된 제1 절연층;
상기 제1 절연층에 매립되며, 상기 리세스부의 하면으로 적어도 일부가 노출되는 제1 회로패턴;
상기 제1 절연층의 일면 상에 배치된 제2 회로패턴;
상기 리세스부 내에 이격 배치되어, 상기 제1 및 제2 회로패턴을 전기적으로 연결하는 복수의 비아; 를 포함하는 인쇄회로기판.
제13 항에 있어서,
상기 제1 절연층의 일면 상에 배치되어 상기 리세스부의 적어도 일부를 채우는 제2 절연층; 을 더 포함하며,
상기 리세스부 내에서의 상기 제1 및 제2 절연층 간 계면은, 상기 제1 회로패턴 및 복수의 비아 간 계면과 코플래너한, 인쇄회로기판.
제13 항에 있어서,
상기 복수의 비아 각각의 상면은 상기 제2 회로패턴과 접하고,
상기 복수의 비아 각각의 하면은 상기 제1 회로패턴과 접하며,
상기 복수의 비아 각각은 상면 및 하면의 단면적이 실질적으로 동일한, 인쇄회로기판.
제14 항에 있어서,
상기 복수의 비아는 리세스부 내의 상기 제2 절연층을 관통하는, 인쇄회로기판.