KR20230006796A - 어레이 기판 및 그 제조 방법, 디스플레이 장치 - Google Patents

어레이 기판 및 그 제조 방법, 디스플레이 장치 Download PDF

Info

Publication number
KR20230006796A
KR20230006796A KR1020227016770A KR20227016770A KR20230006796A KR 20230006796 A KR20230006796 A KR 20230006796A KR 1020227016770 A KR1020227016770 A KR 1020227016770A KR 20227016770 A KR20227016770 A KR 20227016770A KR 20230006796 A KR20230006796 A KR 20230006796A
Authority
KR
South Korea
Prior art keywords
functional
layer
inclination angle
pattern
base substrate
Prior art date
Application number
KR1020227016770A
Other languages
English (en)
Inventor
판 리
젠보 셴
춘핑 룽
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
베이징 보에 테크놀로지 디벨로프먼트 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드, 베이징 보에 테크놀로지 디벨로프먼트 씨오., 엘티디. filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20230006796A publication Critical patent/KR20230006796A/ko

Links

Images

Classifications

    • H01L27/3258—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/3265—
    • H01L27/3276—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 어레이 기판 및 그 제조 방법 및 디스플레이 장치를 제공한다. 상기 어레이 기판은 베이스 기판, 및 상기 베이스 기판 상에 적층된 제1 기능층 및 제2 기능층을 포함하며, 제1 기능층은 베이스 기판 상에 단차 영역을 형성하고, 제2 기능층은 단차 영역을 덮으며, 제1 기능층의 단차 영역에 위치한 부분은 목표 경사각을 갖고, 목표 경사각은 제2 기능층이 기설정 두께를 만족하는 조건하에서의 최대 경사각이고, 기설정 두께는 제2 기능층이 자신의 기능 요구사항을 충족하고 단차 영역에서 파괴되지 않을 경우의 두께이다.

Description

어레이 기판 및 그 제조 방법, 디스플레이 장치
[관련 출원에 대한 상호 참조]
본 출원은 2020년 4월 24일에 출원된 중국 특허 출원 번호 202010330332.1의 우선권을 주장하며, 그 전체가 여기에 참조로 포함된다.
본 발명은 디스플레이 기술 분야에 관한 것으로, 특히 어레이 기판 및 그 제조 방법, 디스플레이 장치에 관한 것이다.
디스플레이 기술의 지속적인 발전과 함께 점점 더 많은 종류의 디스플레이 제품이 등장하고 있다. 현재 일반적으로 사용되는 디스플레이 제품에는 LCD(Liquid Crystal Display) 제품과 OLED(Organic Light-Emitting Diode) 디스플레이 제품이 있으며, 이들 각각의 디스플레이 제품은 어레이 기판을 포함하고, 디스플레이 제품의 표시에 대한 구동 신호를 제공하기 위한 회로 구조가 어레이 기판상에 형성된다.
일반적으로 상기 회로 구조는 박막 트랜지스터(TFT), 커패시터, 전극 구조 및 신호선 등을 포함한다. TFT, 커패시터, 전극 구조 및 신호선에 포함된 기능층 중 적어도 일부는 패턴화된 기능 패턴이고, 이런 기능 패턴은 어레이 기판에서 단차 영역을 형성하여, 어레이 기판에서 단차 영역을 덮는 기능층은 단차 영역의 단차(step)를 넘어야 하므로 단차에서 상기 기능층이 쉽게 파손될 우려가 있다.
종래에는 기능층이 단차에서 파손되는 것을 방지하기 위하여, 통상 기능층의 두께를 증가시키나, 이 처리 방식은 어레이 기판을 얇은 디스플레이 제품에 적용하는데 불리하다.
본 발명은 상기 과제를 해결하기 위한 어레이 기판 및 그 제조 방법, 디스플레이 장치를 제공하는 것을 목적으로 한다.
본 발명의 제1 양태에 따른 어레이 기판은, 베이스 기판, 및 베이스 기판 상에 서로 적층된 제1 기능층 및 제2 기능층을 포함하는 어레이 기판으로서, 상기 제1 기능층은 상기 베이스 기판 상에 단차 영역을 형성하고, 상기 제2 기능층은 상기 단차 영역을 덮으며,
상기 제1 기능층의 상기 단차 영역에 위치한 부분은 목표 경사각을 갖고, 상기 목표 경사각은 상기 제2 기능층이 기설정 두께를 만족하는 조건하에서의 최대 경사각이고, 상기 기설정 두께는 상기 제2 기능층이 자신의 기능 요구사항을 충족하고 상기 단차 영역에서 파괴되지 않을 경우의 두께이다.
선택적으로, 상기 제1 기능층의 목표 경사각과 상기 제2 기능층의 상기 기설정 두께는 관계식 Tan(a)-1≤N(x-y)/y≤Tan(a)+1을 충족하며,
N=z×W×KIC, z 는 상수, W는 기설정 값, KIC는 상기 제2 기능층의 파괴 인성 파라미터, x는 상기 제2 기능층의 기설정 두께, y는 상기 제1 기능층의 상기 단차 영역에 위치한 부분의 두께, a는 상기 제1 기능층의 상기 목표 경사각이다.
선택적으로, 상기 제1 기능층은 제1 기능 패턴을 포함하고, 상기 제1 기능 패턴은 상기 베이스 기판 상에 제1 단차 영역을 형성하고,
상기 제2 기능층은 제1 기능 필름층 및 제2 기능 필름층을 포함하고, 상기 제1 기능 필름층은 상기 제1 기능 패턴의 상기 베이스 기판으로부터 멀어지는 측에 배치되고, 상기 제2 기능 필름층은 상기 제1 기능 필름층의 상기 베이스 기판으로부터 멀어지는 측에 배치되며, 상기 제1 기능 필름층 및 상기 제2 기능 필름층은 모두 상기 제1 단차 영역을 덮고, 상기 제1 기능 필름층은 상기 제2 기능 필름층과 대략 동일한 파괴 인성 파라미터를 가지며,
상기 제1 기능 필름층 및 상기 제2 기능 필름층 각각은 균일한 두께를 가지며,
상기 제1 기능 패턴의 상기 제1 단차 영역에 위치한 부분은 제1 목표 경사각을 갖고, 상기 제1 목표 경사각은 상기 제1 기능 필름층 및 상기 제2 기능 필름층이 제1 기설정 두께를 만족하는 조건하에서의 최대 경사각이며, 상기 제1 기설정 두께는 상기 제1 기능 필름층 및 상기 제2 기능 필름층이 각각 자신의 기능 요구사항을 충족하고 상기 제1 단차 영역에서 모두 파괴되지 않을 경우의 상기 제1 기능 필름층의 두께와 상기 제2 기능 필름층의 두께의 합이다.
선택적으로, 상기 제1 기능층은 상기 제1 기능 패턴과 동일한 층에 배치되고 동일한 재료로 이루어진 제2 기능 패턴을 더 포함하고, 상기 제2 기능 패턴은 상기 베이스 기판 상에 제2 단차 영역을 형성하고,
상기 제1 기능 필름층은 상기 제2 단차 영역을 덮고,
상기 제2 기능 패턴의 상기 제2 단차 영역에 위치한 부분은 제2 목표 경사각을 갖고, 상기 제2 목표 경사각은 상기 제1 기능 필름층이 제2 기설정 두께를 만족하는 조건하에서의 최대 경사각이고, 상기 제2 기설정 두께는 상기 제1 기능 필름층이 자신의 기능 요구사항을 충족하고 상기 제2 단차 영역에서 파괴되지 않을 경우의 두께이고,
상기 제2 목표 경사각은 상기 제1 목표 경사각보다 작다.
선택적으로, 상기 제1 기능층은 상기 제1 기능 필름층의 상기 베이스 기판으로부터 멀어진 측에 배치된 제3 기능 패턴을 더 포함하고, 상기 제3 기능 패턴은 상기 베이스 기판 상에 제3 단차 영역을 형성하고,
상기 제2 기능 필름층은 상기 제3 단차 영역을 덮고,
상기 제3 기능 패턴의 상기 제3 단차 영역에 위치한 부분은 제3 목표 경사각을 갖고, 상기 제3 목표 경사각은 상기 제2 기능 필름층이 제3 기설정 두께를 만족하는 조건하에서의 최대 경사각이고, 상기 제3 기설정 두께는 상기 제2 기능 필름층이 자신의 기능 요구사항을 충족하고 상기 제3 단차 영역에서 파괴되지 않을 경우의 두께이고,
상기 제3 목표 경사각은 상기 제2 목표 경사각보다 크고 상기 제1 목표 경사각보다 작다.
선택적으로, 상기 제1 기능층은 제4 기능 패턴을 포함하고, 상기 제4 기능 패턴은 상기 베이스 기판으로부터 멀어지는 방향으로 상기 베이스 기판 상에 순차적으로 배열된 적어도 2개의 제4 단차 영역을 형성하고,
상기 제2 기능층은 상기 제4 기능 패턴의 상기 베이스 기판으로부터 멀어지는 측에 배치되고 상기 제4 기능 패턴 전체를 덮는 평탄화층을 포함하고,
상기 제4 기능 패턴의 각각의 상기 제4 단차 영역에 위치한 부분은 대응하는 제4 목표 경사각을 갖고, 상기 제4 목표 경사각은 상기 평탄화층 중 상기 제4 목표 경사각에 대응하는 제4 단차 영역에 위치한 제1 부분이 제4 기설정 두께를 만족하는 조건하에서의 최대 경사각이고, 상기 제4 기설정 두께는 상기 제1 부분이 자신의 기능 요구사항을 충족하고 상기 제4 단차 영역에서 파괴되지 않을 경우의 최소 두께이다.
선택적으로, 상기 제1 기능층은 제1 기능 패턴을 포함하고, 상기 제1 기능 패턴은 상기 베이스 기판 상에 제1 단차 영역을 형성하고,
상기 제2 기능층은 제1 기능 필름층 및 제2 기능 필름층을 포함하고, 상기 제1 기능 필름층은 상기 제1 기능 패턴의 상기 베이스 기판으로부터 멀어지는 측에 배치되고, 상기 제2 기능 필름층은 상기 제1 기능 필름층의 상기 베이스 기판으로부터 멀어지는 측에 배치되며, 상기 제1 기능 필름층 및 상기 제2 기능 필름층은 모두 상기 제1 단차 영역을 덮고,
상기 제4 기능 패턴은 상기 제2 기능 필름층의 상기 베이스 기판으로부터 멀어지는 측에 배치되고 상기 제1 단차 영역을 덮는다.
선택적으로, 상기 평탄화층은 제1 평탄화층 및 제2 평탄화층을 포함하고, 상기 제1 기능층은 상기 제1 평탄화층의 상기 베이스 기판으로부터 멀어지는 측에 배치되고 상기 베이스 기판 상에 다른 제4 단차 영역을 형성하는 다른 제4 기능 패턴을 더 포함하고, 상기 다른 제4 기능 패턴의 상기 다른 제4 단차 영역에 위치한 부분은 다른 제4 목표 경사각을 갖고, 상기 제2 평탄화층은 상기 다른 제4 기능 패턴을 덮는다.
선택적으로, 상기 제1 기능층은 상기 베이스 기판으로부터 멀어지는 방향을 따라 순차적으로 적층된 제5 기능 패턴 및 제6 기능 패턴을 포함하고,
상기 제2 기능층은 상기 제5 기능 패턴과 상기 제6 기능 패턴 사이에 배치된 제2 기능 필름층, 및 상기 제6 기능 패턴의 상기 베이스 기판으로부터 멀어지는 측에 배치된 평탄화층을 포함하고, 상기 제2 기능 필름층에는 제1 비아홀이 구비되고, 상기 제2 기능 필름층은 상기 제1 비아홀의 가장자리에 제5 단차 영역을 형성하고,
상기 제2 기능 필름층의 상기 제5 단차 영역에 위치한 부분은 제5 목표 경사각을 갖고,
상기 제6 기능 패턴은 상기 제1 비아홀을 통해 상기 제5 기능 패턴에 결합되고, 상기 제6 기능 패턴은 상기 제5 단차 영역을 덮으며 상기 제5 단차 영역에 대응하는 위치에 제6 단차 영역을 형성하고,
상기 제6 기능 패턴의 상기 제6 단차 영역에 위치한 부분은 제6 목표 경사각을 갖고, 상기 제6 목표 경사각은 상기 평탄화층 중 상기 제6 단차 영역에 위치한 제2 부분이 제6 기설정 두께를 만족하는 조건하에서의 최대 경사각이며, 상기 제6 기설정 두께는 상기 제2 부분이 자신의 기능 요구 사항을 충족하고 상기 제6 단차 영역에서 파괴되지 않을 경우의 최소 두께이며,
상기 제5 목표 경사각은 상기 제6 목표 경사각과 대략 동일하다.
선택적으로, 상기 제1 기능층은,
상기 베이스 기판 상에 배치되고, 상기 베이스 기판 상에 제7 단차 영역을 형성하는 제7 기능 패턴,
상기 제7 기능 패턴의 상기 베이스 기판으로부터 멀어지는 측에 배치되고, 상기 제7 단차 영역을 덮는 제3 부분과, 상기 제7 기능 패턴 중 상기 제7 단차 영역이 아닌 나머지 영역을 덮는 제4 부분 및 상기 제7 기능 패턴을 덮지 않는 제5 부분을 포함하는 제8 기능 패턴, 및
상기 제8 기능 패턴의 상기 베이스 기판으로부터 멀어지는 측에 배치되고 제2 비아홀이 구비되는 평탄화층 - 상기 베이스 기판 상의 상기 제2 비아홀의 직교 투영은 상기 베이스 기판 상의 상기 제8 기능 패턴의 직교 투영 내에 위치하며, 상기 평탄화층은 상기 제2 비아홀의 가장자리에 제8 단차 영역 및 제9 단차 영역을 형성하고, 상기 베이스 기판 상의 상기 제8 단차 영역의 직교 투영은 상기 베이스 기판 상의 상기 제4 부분의 직교 투영과 중첩되고, 상기 베이스 기판 상의 상기 제9 단차 영역의 직교 투영은 상기 베이스 기판 상의 상기 제5 부분의 직교 투영과 중첩됨 - 을 포함하고,
상기 제2 기능층은 제2 기능 필름층 및 제9 기능 패턴을 포함하고, 상기 제2 기능 필름층은 상기 제7 기능 패턴과 상기 제8 기능 패턴 사이에 배치되고, 상기 제9 기능 패턴은 상기 평탄화층의 상기 베이스 기판으로부터 멀어지는 측에 배치되고 상기 제2 비아홀을 통해 상기 제8 기능 패턴과 결합되며, 상기 제9 기능 패턴은 상기 제8 단차 영역 및 상기 제9 단차 영역을 덮고 균일한 두께를 가지며,
상기 평탄화층의 상기 제8 단차 영역에 위치한 부분은 제8 목표 경사각을 갖고, 상기 제8 목표 경사각은 상기 제9 기능 패턴이 제8 기설정 두께를 만족하는 조건하에서의 최대 경사각이고, 상기 제8 기설정 두께는 상기 제9 기능 패턴이 자신의 기능 요구 사항을 충족하고 상기 제8 단차 영역에서 파괴되지 않을 경우의 두께이고,
상기 평탄화층의 상기 제9 단차 영역에 위치한 부분은 제9 목표 경사각을 갖고, 상기 제9 목표 경사각은 상기 제9 기능 패턴이 제9 기설정 두께를 만족하는 조건하에서의 최대 경사각이고, 상기 제9 기설정 두께는 상기 제9 기능 패턴이 자신의 기능 요구 사항을 충족하고 상기 제9 단차 영역에서 파괴되지 않을 경우의 두께이다.
선택적으로, 상기 베이스 기판 상의 상기 제7 기능 패턴의 직교 투영과 상기 베이스 기판 상의 상기 제8 기능 패턴의 직교 투영은 제1 중첩 영역을 형성하고, 상기 제1 중첩 영역은 제1 방향을 따라 제1 크기를 갖고,
상기 제8 기능 패턴의 상기 제1 중첩 영역에 있지 않는 부분은 상기 제1 방향을 따라 제2 크기를 가지며, 상기 제9 기능 패턴과 상기 제8 기능 패턴은 제1 접촉 영역을 형성하고, 상기 제1 방향으로 상기 제1 접촉 영역의 경계와 상기 제8 기능 패턴의 제1 단부 사이의 최소 거리는 제1 간격이고, 상기 제1 접촉 영역의 경계와 상기 제8 기능 패턴의 제2 단부 사이의 최소 거리는 제2 간격이고, 상기 제1 단부와 상기 제2 단부에는 상기 제1 방향에서 대향되고, 상기 베이스 기판 상의 상기 제1 단부의 직교 투영은 상기 제7 기능 패턴과 중첩되고, 상기 베이스 기판 상의 상기 제2 단부의 직교 투영은 상기 제7 기능 패턴과 중첩되지 않으며,
상기 제1 크기와 상기 제2 크기의 차이에 대응하는 제1 절댓값은, 상기 제1 간격과 상기 제2 간격의 차이에 대응하는 제2 절댓값에 정비례한다.
선택적으로, 상기 제1 간격과 상기 제2 간격의 차이에 대응하는 제2 절댓값은, 상기 제1 간격과 상기 제8 기능 패턴의 상기 제1 방향에서의 제1 폭의 비율에 정비례한다.
선택적으로, 상기 제1 크기가 상기 제1 간격보다 큰 경우, 상기 제8 목표 경사각은 상기 제9 목표 경사각보다 크며, 또는
상기 제8 목표 경사각과 상기 제9 목표 경사각 사이의 차이는 상기 제1 크기에 정비례한다.
선택적으로, 상기 제8 목표 경사각과 상기 제9 목표 경사각의 차이는, 상기 제7 단차 영역에서 상기 제7 기능 패턴의 제7 목표 경사각보다 작으며,
상기 제7 목표 경사각은 상기 제2 기능 필름층이 제7 기설정 두께를 만족하는 조건하에서의 최대 경사각이고, 상기 제7 기설정 두께는 상기 제2 기능 필름층이 자신의 기능 요구사항을 충족하고 상기 제7 단차 영역에서 파괴되지 않을 경우의 두께이다.
선택적으로, 상이 어레이 기판은 커패시터 구조를 포함하고,
상기 제1 기능층은 상기 커패시터 구조의 제1 전극판을 포함하고, 상기 제1 전극판은 상기 베이스 기판 상에 전극판 단차 영역을 형성하고,
상기 제2 기능층은 상기 제1 전극판의 상기 베이스 기판으로부터 멀어지는 측에 배치되고 상기 제1 전극판 전체를 덮는 유전층을 포함하고, 상기 제1 전극판의 상기 전극판 단차 영역에 위치한 부분은 전극판 목표 경사각을 갖고, 상기 전극판 목표 경사각은 상기 유전층이 제10 기설정 두께를 만족하는 조건하에서의 최대 경사각이고, 상기 제10 기설정 두께는 상기 유전층이 자신의 기능 요구사항을 충족하고 상기 전극판 단차 영역에서 파괴되지 않을 경우의 두께이고,
상기 캐패시터 구조의 제2 전극판은 상기 유전층의 상기 베이스 기판으로부터 멀어지는 측에 배치되고, 상기 베이스 기판 상의 상기 제2 전극판의 직교 투영과 상기 베이스 기판 상의 상기 제1 전극판의 직교 투영은 제1 중첩 영역을 형성하고, 상기 제2 전극판은 상기 전극판 단차 영역을 덮는다.
선택적으로, 상기 커패시터 구조는 제1 커패시터 구조, 제2 커패시터 구조 및 제3 커패시터 구조를 포함하고, 상기 제1 커패시터 구조의 커패시턴스는 상기 제2 커패시터 구조의 커패시턴스 및 상기 제3 커패시터 구조의 커패시턴스 중 적어도 하나보다 크고,
상기 제1 커패시터 구조의 제1 전극판에 대응하는 전극판 목표 경사각은 상기 제2 커패시터 구조의 제1 전극판에 대응하는 전극판 목표 경사각 및 상기 제3 커패시터 구조의 제1 전극판에 대응하는 전극판 목표 경사각 중 적어도 하나보다 크다.
선택적으로, 상기 제1 커패시터 구조에 대응하는 제1 유전층의 두께는 상기 제2 커패시터 구조에 대응하는 제2 유전층의 두께 및 상기 제3 커패시터 구조에 대응하는 제3 유전층의 두께 중 적어도 하나보다 작다.
선택적으로, 상기 제1 커패시터 구조의 제2 전극판 중 대응하는 제1 중첩 영역에 위치한 부분에 포함된 경사각은, 상기 제2 커패시터 구조의 제2 전극판 중 대응하는 제1 중첩 영역에 위치한 부분에 포함된 경사각 및 상기 제3 커패시터 구조의 제2 전극판 중 대응하는 제1 중첩 영역에 위치한 부분에 포함된 경사각 중 적어도 하나보다 크다.
선택적으로, 상기 제1 기능층은 복합 금속 패턴을 포함하고, 상기 복합 금속 패턴은 상기 베이스 기판으로부터 멀어지는 방향으로 순차적으로 적층된 제1 금속 서브 패턴, 제2 금속 서브 패턴 및 제3 금속 서브 패턴을 포함하고, 상기 제1 금속 서브 패턴은 상기 제3 금속 서브 패턴과 동일한 재료로 이루어지며,
식각을 통해 상기 제1 기능층을 형성할 때, 상기 제1 기능층의 목표 경사각은 상기 제3 금속 서브 패턴의 식각 속도에 반비례한다.
상술한 어레이 기판의 기술 솔루션에 기초하여, 본 발명의 제2 양태는 전술한 어레이 기판을 포함하는 디스플레이 장치를 제공한다.
상술한 어레이 기판의 기술 솔루션에 기초하여, 본 발명의 제3 양태는 상기 어레이 기판의 제조하기 위한 제조 방법을 제공하며, 상기 제조 방법은,
베이스 기판 상에 제1 기능층 - 상기 제1 기능층은 상기 베이스 기판 상에 단차 영역을 형성하고, 상기 제1 기능층의 상기 단차 영역에 위치한 부분은 목표 경사각을 가짐 - 을 형성하는 단계와,
상기 제1 기능층의 상기 베이스 기판으로부터 멀어지는 측에 상기 단차 영역을 덮는 제2 기능층 - 상기 목표 경사각은 상기 제2 기능층이 기설정 두께를 만족하는 조건하에서의 최대 경사각이고, 상기 기설정 두께는 상기 제2 기능층이 자신의 기능 요구사항을 충족하고 상기 단차 영역에서 파괴되지 않을 경우의 두께임 - 을 형성하는 단계를 포함하고,
상기 제1 기능층의 상기 목표 경사각과 상기 제2 기능층의 기설정 두께는 관계식 Tan(a)-1≤N(x-y)/y≤Tan(a)+1을 충족하며,
N=z×W×KIC, z 는 상수, W는 기설정 값, KIC는 상기 제2 기능층의 파괴 인성 파라미터, x는 상기 제2 기능층의 기설정 두께, y는 상기 제1 기능층의 상기 단차 영역에 위치한 부분의 두께, a는 상기 제1 기능층의 상기 목표 경사각이다.
하기 도면은 본 발명의 이해를 용이하게 하기 위해 제공되며, 본 발명의 일부를 구성한다. 본 발명의 개략적인 실시예 및 그 설명은 단지 예시를 위한 것이며, 본 발명을 제한하는 것으로 해석되어서는 안 된다. 이 도면들에서,
도 1은 본 발명의 일 실시예에 따른 어레이 기판의 제1 단면도이다.
도 2는 본 발명의 일 실시예에 따른 어레이 기판의 제2 단면도이다.
도 3은 본 발명의 일 실시예에 따른 어레이 기판의 제3 단면도이다.
도 4는 본 발명의 일 실시예에 따른 어레이 기판의 제4 단면도이다.
도 5는 본 발명의 일 실시예에 따른 어레이 기판의 제5 단면도이다.
도 6은 본 발명의 일 실시예에 따른 어레이 기판의 제6 단면도이다.
도 7은 본 발명의 일 실시예에 따른 어레이 기판의 제7 단면도이다.
도 8은 본 발명의 일 실시예에 따른 제1 커패시터 구조의 단면도이다.
도 9는 본 발명의 일 실시예에 따른 제2 커패시터 구조의 단면도이다.
도 10은 본 발명의 일 실시예에 따른 제3 커패시터 구조의 단면도이다.
도 11은 본 발명의 일 실시예에 따른 표시 영역 및 주변 영역에서의 커패시터 구조를 도시하는 제1 개략도이다.
도 12는 본 발명의 일 실시예에 따른 표시 영역 및 주변 영역의 커패시터 구조를 나타내는 제2 개략도이다.
도 13은 본 발명의 일 실시예에 따른 제1 기능층의 제1 단면도이다.
도 14는 본 발명의 일 실시예에 따른 제1 기능층의 제2 단면도이다.
도 15는 본 발명의 일 실시예에 따른 파괴 인성과 항복 강도 사이의 관계의 곡선도이다.
도 16은 본 발명의 일 실시예에 따른 어레이 기판의 제8 단면도이다.
도 17은 본 발명의 일 실시예에 따른 베이스 기판 상에 버퍼층을 형성하는 모습을 나타내는 개략도이다.
도 18은 본 발명의 일 실시예에 따른 활성 박막에 대한 레이저 어닐링 공정을 나타내는 개략도이다.
도 19는 본 발명의 일 실시예에 따른 활성층의 형성을 나타내는 개략도이다.
도 20은 본 발명의 일 실시예에 따른 제1 게이트 절연층의 형성을 나타내는 개략도이다.
도 21은 본 발명의 일 실시예에 따른 제1 게이트 금속 패턴의 형성을 나타내는 개략도이다.
도 22는 본 발명의 일 실시예에 따른 고농도 도핑 공정을 나타내는 개략도이다.
도 23은 본 발명의 일 실시예에 따른 제2 게이트 절연층의 형성을 나타내는 개략도이다.
도 24는 본 발명의 일 실시예에 따른 제2 게이트 금속 패턴의 형성을 나타내는 개략도이다.
도 25는 본 발명의 일 실시예에 따른 층간 절연층의 형성을 나타내는 개략도이다.
도 26은 본 발명의 일 실시예에 따른 비아홀의 형성을 도시하는 개략도이다.
도 27은 본 발명의 일 실시예에 따른 소스-드레인 금속 패턴의 형성을 도시하는 개략도이다.
도 28은 본 발명의 일 실시예에 따른 평탄화층의 형성을 나타내는 개략도이다.
도 29는 본 발명의 일 실시예에 따른 애노드 패턴의 형성을 도시하는 개략도이다.
도 30은 본 발명의 일 실시예에 따른 픽셀 정의막의 형성을 나타내는 개략도이다.
이하, 본 발명의 실시예에 의해 제공되는 어레이 기판, 그 제조 방법, 디스플레이 장치에 대하여 도면을 참조하여 상세하게 설명한다.
회로 구조는 디스플레이 제품의 어레이 기판에 형성되며, 통상적으로 TFT, 커패시터, 전극 구조 및 신호선 등을 포함한다. TFT, 커패시터, 전극 구조 및 신호 라인에 포함된 기능층의 적어도 일부는 기능 패턴이고, 이런 기능 패턴은 어레이 기판에서 단차 영역을 형성할 수 있고, 단차 영역은 상기 기능 패턴에 의해 형성되는 특정 경사각을 가진 단차를 포함하기에, 어레이 기판에서 단차 영역을 덮는 기능층은 단차 영역의 단차를 넘어야 하므로 단차에서 기능층이 쉽게 파손될 위험이 있다.
예를 들어, 상기 기능 패턴이 도전성 금속 패턴을 포함하고, 상기 기능 패턴을 덮는 기능층이 절연층을 포함하는 경우, 도전성 금속 패턴은 단차 영역을 형성하기에, 절연층은 상기 단차 영역의 단차를 넘어야 하며, 이로 인하여 단차에서 절연층이 쉽게 파손될 위험이 있으며, 절연층이 파손되면 절연층 상의 도전성 패턴과 상기 금속 패턴 사이에 단락이 발생하여 어레이 기판의 수율에 악영향을 미칠 수 있다.
종래에는 기능층이 단차에서 파손되는 것을 방지하기 위해 통상적으로 해당 기능층의 두께를 증가시킬 수 있다. 그러나, 이 처리 방식은 어레이 기판을 얇은 디스플레이 제품에 적용하는데 불리하다.
상술한 문제점을 해결하기 위해 본 발명의 실시예에서는 다음과 같은 방안을 제시한다.
도 1에 도시된 바와 같이, 본 발명의 실시 예는 베이스 기판(10), 상기 베이스 기판(10) 상에 서로 적층된 제1 기능층(20) 및 제2 기능층(30)을 포함하는 어레이 기판을 제공한다. 상기 제1 기능층(20)은 베이스 기판(10) 상에 단차 영역(40)을 형성하고, 상기 제2 기능층(30)은 상기 단차 영역(40)을 덮는다. 상기 단차 영역(40)에 위치한 상기 제1 기능층(20)의 일부가 목표 경사각 a를 구비하고, 상기 목표 경사각 a는 상기 제2 기능층(30)이 기설정 두께를 가질 때의 최대 경사각이고, 상기 기설정 두께는 상기 제2 기능층(30)의 기능적 요구사항이 충족되고 단차 영역(40)에서 파손되지 않는 두께이다.
구체적으로, 상기 어레이 기판은 다양한 필름층을 포함할 수 있으며, 예를 들어, 제1 게이트 금속층, 게이트 절연층, 제2 게이트 금속층, 층간 절연층, 제1 소스-드레인 금속층, 제1 평탄화층, 제2 소스-드레인 금속층, 제2 평탄화층 및 애노드층 등이 서로 적층되어 있으나, 이에 국한되지 않는다.
상기 제1 게이트 금속층, 제2 게이트 금속층, 제1 소스-드레인 금속층, 제2 소스-드레인 금속층 및 애노드층은 각각 복수의 기능 패턴을 포함하고, 각각의 기능 패턴은 해당 단차 영역을 형성하며, 상기 게이트 절연층, 층간 절연층, 제1 평탄화층 및 제2 평탄화층은 각각 완전한 필름층이나, 이런 완전한 필름층에는 비아홀이 형성될 수 있고, 완전한 필름층은 상기 비아홀에 근접한 위치에서 상응하는 단차 영역이 형성될 수 있다.
예를 들어, 상기 제1 기능층(20)은 상기 복수의 기능 패턴 중 하나 이상을 포함하거나, 비아홀을 포함하는 완전한 필름층을 포함할 수 있고, 마찬가지로, 상기 제2 기능층(30)은 복수의 기능 패턴 중 하나 이상과 비아홀이 있는 완전한 필름층이 단차 영역을 덮는 한, 상기 복수의 기능 패턴 중 하나 이상을 포함하거나, 비아홀을 포함하는 완전한 필름층을 포함할 수 있다.
상기 기능 패턴에 의해 형성되는 단차 영역은 해당 기능 패턴의 주변부에 위치할 수도 있고, 또는 주변부에 의해 둘러싸인 기능 패턴의 중간 부분에 위치할 수도 있음을 이해해야 한다. 보다 구체적으로, 통상적으로, 상기 기능 패턴의 주변부에 형성된 단차 영역은 상기 주변부와 상기 주변부가 위치하는 평면 사이에 형성된 레벨-차이일 수 있고, 상기 기능 패턴의 중간 부분에 형성된 단차 영역은, 해당 중간 부분이 요철 영역(예를 들어, 바닥층 패턴에 의해 형성되는 단차 영역)을 덮어 중간 부분에 레벨-차이가 형성되거나, 중간 부분과 상기 주변 부분 사이에 레벨-차이가 형성된다.
또한, 상기 단차 영역의 구체적인 범위는 실제 필요에 따라 설정될 수 있다. 예를 들어, 상기 단차 영역은 기능 패턴에 의해 형성되는 단차가 위치하는 영역이거나, 기능 패턴에 의해 형성되는 단차를 중심으로 하는 소정 범위 내의 영역일 수 있다.
또한, 상기 기설정 두께는 상기 제2 기능층(30)의 기능적 요구사항이 충족되고 상기 단차 영역에서 파손되지 않는 두께에 대하여 설명하면, "제2 기능층(30)의 기능적 요구사항이 충족되었다"는 표현은 제2 기능층(30)이 자신의 기능적 요구사항을 충족시키기에 충분히 큰 두께로 제공될 필요가 있음을 의미한다. 예를 들어, 제2 기능층(30)이 절연층인 경우, 절연 성능에 대한 요구사항을 충족하기에 충분히 큰 두께로 제공되어야 하며, 절연층이 커패시터에서 유전층 역할을 할 때 커패시터의 커패시턴스에 대한 요구 사항을 충족하기에 충분히 큰 두께로 제공되어야 하며, 제2 기능층(30)이 평탄화층인 경우, 평탄화에 대한 요구사항을 충족시키기에 충분히 큰 두께로 제공될 필요가 있다. 제2 기능층(30)이 그 연장 방향에 수직인 방향으로 균일한 두께를 갖고, 제2 기능층(30)이 동일한 층에서 경사각이 다른 복수의 제1 기능 패턴을 덮는 경우, 제2 기능층(30)이 제1 기능 패턴에 의해 형성된 단차 영역에서 모두 파손되지 않도록 보장하여야 한다.
상기 제2 기능층(30)의 파손 위험과 관련된 요인은 제2 기능층(30)이 단차 영역에서 상승해야 하는 단차의 경사각의 크기 및 제2 기능층(30)의 두께를 포함할 수 있다. 단차의 경사각이 클수록 기능 패턴을 보다 조밀하게 배열할 수 있어 어레이 기판을 고해상도 디스플레이 제품에 보다 편리하게 적용할 수 있다. 다만, 단차의 경사각이 클수록 단차에서 일정 두께의 기능층이 파손될 위험도 커질 수 있다. 제2 기능층(30)의 기능적 요구사항이 충족된 경우, 제2 기능층(30)의 두께가 두꺼울수록 단차 영역에서 제2 기능층(30)이 파손될 가능성이 낮아질 수 있다. 다만, 두께가 너무 두꺼우면 얇은 디스플레이 제품에 어레이 기판을 적용하는데 불리할 수 있다. 따라서, 상기 요인에 기초하여, 제2 기능층(30)의 두께와 제2 기능층이 건너는 단차의 경사각 사이의 대응 관계가 결정될 수 있어, 제2 기능층(30)이 파손되지 않는 전제하에 최대 경사각과 가장 얇은 제2 기능층을 구현할 수 있다.
본 발명의 실시예에 따른 어레이 기판에 따르면, 단차 영역에 위치한 제1 기능층(20)의 부분이 목표 경사각을 구비하도록 설정하고, 상기 목표 경사각은 상기 제2 기능층이 기설정 두께를 갖는 경우의 최대 경사각이며, 상기 기설정 두께는 제2 기능층이 자신의 기능 요구사항이 충족되고 단차 영역에서 파손되지 않는 경우의 두께이다. 따라서, 상기 어레이 기판은 제1 기능층(20)에 최대 경사각을 제공하면서, 제2 기능층(30)이 자신의 기능 요구사항이 충족되고 단차 영역에서 파손되지 않는 최소 두께를 가지도록 보장한다. 그 결과, 본 발명의 실시예에 따른 어레이 기판은 기능층이 파손되지 않는 것을 보장하는 경우, 가장 얇은 제2 기능층(30)에 최대 경사각을 제공할 수 있어, 어레이 기판을 박형 및 고해상도 디스플레이 제품에 적용할 수 있고, 어레이 기판의 수율을 향상시키고 재료 비용을 줄인다.
일부 실시예에서, 제1 기능층(20)의 목표 경사각과 제2 기능층(30)의 기설정 두께는 하기 관계 수식을 만족한다.
수학식 1
Tan(a)-1≤N(x-y)/y≤Tan(a)+1
여기서, N=z×W×KIC, z는 상수, W는 기설정 값, KIC는 제2 기능층(30)의 파괴 인성 파라미터, x는 제2 기능층(30)의 기설정 두께, y는 단차 영역에 위치한 제1 기능층(20)의 부분의 두께, a는 제1 기능층(20)의 목표 경사각이다.
구체적으로, 인성(Toughness)은 물리적인 개념으로 소성변형 및 파괴과정에서 에너지를 흡수하는 재료의 능력을 나타내는 것으로 사용되며, 인성이 좋을수록 취성파괴의 확률이 낮아진다. 재료과학 및 야금학에서 중요한 매개변수인 인성(Toughness)은 재료에 힘이 가해져 재료가 변형될 때 파괴에 대한 재료의 저항을 말하며, 재료가 파손되기 전에 재료가 흡수할 수 있는 에너지와 부피의 비율로 정의된다.
파괴 인성은 빠른 균열 전파 능력에 대한 척도이자 취성 파괴에 대한 재료의 인성 매개변수이며, 이는 크랙의 크기, 형상, 외부응력의 크기와는 무관하며, 재료 고유의 특성, 즉 재료 자체와 열처리 및 기계가공 공정에만 연관되어 있다. 일반적으로 파괴인성은 파괴 전 물체가 흡수한 에너지 또는 파괴 전 물체에 가한 외부의 작업(예를 들어, 응력-변형률 곡선의 면적)으로 표시된다. 강인한 재료는 파단신율 값이 크기에 파괴인성이 크며, 취성재료는 일반적으로 파괴인성이 작다.
파괴인성의 크기는 외부적 요인과 내부적 요인에 의해 영향을 받을 수 있다. 외부 요인은 판재 또는 부품의 단면 크기, 사용 조건에서의 온도 및 변형률을 포함할 수 있다. 재료의 파괴인성은 판재 또는 부품의 단면 크기가 증가함에 따라 점차 감소할 수 있으며, 최종적으로는 안정적인 최솟값, 즉 평면 변형 파괴인성 KIC로 유지될 수 있다. 이것은 평면 응력 상태에서 평면 변형 상태로의 변환 과정이다.
파괴 인성은 충격 인성과 유사한 방식으로 온도에 따라 변할 수 있다. 온도의 감소와 함께 특정 온도 범위 내에서 파괴인성이 급격히 감소할 수 있으며, 상기 온도 범위보다 낮은 온도에서는 매우 작은 값으로 낮은 수준, 즉 이 온도 범위에서 파괴인성이 유지되며, 온도가 더 낮아져도 파괴인성은 거의 변하지 않을 수 있다.
고온에서 재료의 파괴 인성과 관련하여 Hahn과 Rosenfied는 하기 실험식을 제안했다.
수학식 2
Figure pct00001
여기서, n은 고온에서 재료의 변형률 경화 지수, E는 고온에서 재료의 탄성 계수(MPa 단위), σS는 고온에서 재료의 항복 강도(MPa), εf는 고온에서 단일 인장의 실제 파괴 응력을 나타낸다.
파괴인성 파라미터는 온도와 유사한 방식으로 변형률의 영향을 받을 수 있으며 변형률의 증가에 따른 영향은 온도의 감소에 따른 영향과 일치할 수 있다.
내부 요인에는 재료 구성분과 내부 조직 등이 포함될 수 있다. 재료 구성과 내부 조직 요소의 조합으로서, 재료 강도는 거시적 표현이다. 야금학보다는 역학적인 측면에서 파괴인성은 항상 처음에는 재료강도의 변화를 기준으로 논의되며, 재료의 파괴인성은 재료강도를 획득한 한 대략적으로 추정할 수 있다.
도 15에 도시된 바와 같이, AISI 4340 강(40CrNiMo)의 파괴인성과 담금질 및 템퍼링 후 얻은 상이한 항복강도의 관계를 나타낸 것으로, 횡축은 항복강도 σS를 MPa 단위로, 종축은 파괴인성 파라미터 KIC를 MPa·m1/2 단위로 나타냈다. 재료의 항복강도가 감소함에 따라 파괴인성이 점차 증가함을 알 수 있다. 이 실험결과는 전형적인 것으로, 이 변화법칙은 대부분의 저합금강, 심지어 Maraging 강(18Ni)에도 적용될 수 있으며, 다만 동일한 강도에서 파괴인성 값이 보다 클 뿐이다.
파괴 인성은 국제 단위계의 J/m3로 측정되고 영국식 단위의 평방 인치당 파운드 힘으로 측정되며, 인성의 단위는 MPa·m1/2이다.
상기 수학식 1에서, z는 상수일 수 있고, Mpa^-1·m^-1/2에서 1 내지 1.1(종점 값 포함 가능) 범위 내의 값을 가질 수 있으며, 단위는 Mpa^-1·m^-1/2이다. Tan(a)는 목표 경사도 a의 탄젠트 함수이다. W는 제2 기능층을 형성하는 공정 방법 및 특정 층간 구조 등과 관련된 경험적 값으로, 0.4 내지 2.2(종점 값 포함 가능) 범위 내의 값을 가질 수 있다.
예를 들어, 제2 기능층(30)이 무기층인 경우, N 값은 대략 0.9 내지 1.1(종점 값 포함 가능) 범위 내일 수 있고, 제2 기능층(30)이 유기층인 경우 값 N의 범위는 대략 0.8에서 0.9 사이일 수 있다(종점 값 포함 가능).
또한, 단차 영역에 위치한 제1 기능층(20) 부분의 두께는 베이스 기판(10)에 수직인 방향으로 단차 영역에서 제1 기능층(20)의 단차의 높이일 수 있다.
본 발명의 실시예에 따른 어레이 기판에 따르면, 단차 영역을 형성하는 제1 기능층(20) 및 단차 영역을 덮는 제2 기능층(30)의 재료 특성, 형성 공정, 두께 및 파괴 인성에 대한 분석을 통해, 제2 기능층(30)의 두께와 단차 영역에 형성된 제1 기능층(20)의 경사각 사이의 내부 관계를 획득할 수 있기에, 제2 기능층(30)이 단차 영역에서 파손되는 것을 방지함과 동시에, 제1 기능 패턴(201)에 최대 경사각을 제공할 수 있다. 따라서, 어레이 기판을 박형 및 고해상도 디스플레이 제품에 보다 양호하게 적용하고, 어레이 기판의 수율을 개선하고 재료 비용을 절감할 수 있다.
도 2에 도시된 바와 같이, 일부 실시예에서, 제1 기능층(20)은 제1 기능 패턴(201)을 포함하고, 제1 기능 패턴(201)은 베이스 기판(10) 상에 제1 단차 영역(401)을 형성한다.
제2 기능층(30)은 제1 기능 필름층(301) 및 제2 기능 필름층(302)을 포함하고, 제1 기능 필름층(301)은 제1 기능 패턴(201)의 베이스 기판(10)으로부터 멀어지는 측에 배치될 수 있고, 제2 기능 필름층(302)은 제1 기능 필름층(301)의 베이스 기판(10)으로부터 멀어지는 측에 배치될 수 있고, 제1 기능 필름층(301) 및 제2 기능 필름층(302)은 모두 제1 단차 영역(401)을 덮을 수 있고, 제1 기능 필름층(301)은 제2 기능 필름층(302)과 대략 동일한 파괴 인성 파라미터를 가질 수 있다.
상기 제1 기능 필름층(301)은 상기 제1 기능 필름층(301)의 연장 방향에 수직인 방향으로 균일한 두께를 가질 수 있고, 상기 제2 기능 필름층(302)은 상기 제2 기능 필름층(302)의 연장 방향에 수직인 방향으로 균일한 두께를 가질 수 있다.
제1 단차 영역(401)에 위치한 제1 기능 패턴(201)의 부분에는 제1 목표 경사각(a1)이 제공될 수 있고, 제1 목표 경사각(a1)은 제1 기능 필름층(301) 및 제2 기능 필름층(302)이 제1 기설정 두께를 구비한 경우의 최대 경사각일 수 있고, 제1 기설정 두께는 제1 기능 필름층(301) 및 제2 기능 필름층(302)이 각자의 기능 요구 사항이 충족되고 제1 단차 영역(401)에서 파손되지 않을 때 제1 기능 필름층(301) 및 제2 기능 필름층(302)의 두께의 합일 수 있다.
구체적으로, 제1 기능층(20) 및 제2 기능층(30)은 각각 다양한 구조를 가질 수 있다. 예를 들어, 제1 기능층(20)은 제1 기능 패턴(201)을 포함하고, 제2 기능층(30)은 제1 기능 패턴(201)의 베이스 기판(10)과 이격되는 면에 배치된 제1 기능 필름층(301) 및 상기 제1 기능 필름층(301)의 상기 베이스 기판(10)과 이격되는 면에 배치된 제2 기능 필름층(302)을 포함할 수 있다. 제1 기능 패턴(201)은 제1 게이트 금속층에 포함된 제1 게이트 금속 패턴일 수 있고, 상기 제1 게이트 금속 패턴과 베이스 기판(10) 사이에 제1 게이트 절연층(50)이 배치될 수 있다. 제1 기능 필름층(301)은 제2 게이트 절연층일 수 있고, 제2 기능 필름층(302)은 층간 절연층(ILD 층)일 수 있다.
상기 제2 게이트 절연층 및 층간 절연층은 각각 질화규소 또는 산화규소, 또는 이들의 조합으로 이루어질 수 있다. 즉, 제2 게이트 절연층과 층간 절연층은 동일한 제조 공정(예를 들어, 플라즈마 강화 화학 기상 증착법)을 통해 동일한 물질로 이루어질 수 있으므로, 제1 기능 필름층(301)의 파괴 인성 파라미터는 제2 기능 필름층(302)과 거의 동일하다.
제1 기능 필름층(301)의 경사각을 계산할 때, 제1 기능 필름층(301)은 제1 기능 필름층(301)의 연장 방향에 수직인 방향으로 균일한 두께를 갖고, 제2 기능 필름층(302)은 제2 기능 필름층(302)의 연장 방향에 수직인 방향으로 균일한 두께를 갖기에, 제1 기능 필름층(301) 및 제2 기능 필름층(302)의 각각의 두께는 자신의 연장 방향에 수직인 방향의 두께일 수 있다. 또한, 제1 기능 필름층(301)의 파괴인성 파라미터는 제2 기능 필름층(302)의 파괴인성 파라미터와 거의 동일하므로, 제1 기능 필름층(301)의 두께와 제2 기능 필름층(302)의 두께의 합은 제1 기설정 두께, 즉 수학식 1의 x로 간주될 수 있다.
제2 단차 영역(402)에서 제1 기능 패턴(201)이 베이스 기판(10)과 수직인 방향으로 형성하는 단차의 높이는 수학식 1에서 y일 수 있다.
상기 x, y 및 대응하는 N의 값을 수학식 1에 대입하면, 제1 단차 영역(401)에서 제1 기능 패턴(201)의 대응하는 제1 목표 경사각(a1)을 획득할 수 있다. 예를 들어, 제1 기능 패턴(201)은 제1 게이트 금속 패턴이고, 제1 기능 필름층(301)은 제2 게이트 절연층이고, 제2 기능 필름층(302)은 층간 절연층인 경우, 수학식 1을 통해 계산된 제1 목표 경사각(a1)은 40° ~ 45° 범위 내에 있다(끝점 값 포함).
상기 실시예에 의해 제공된 어레이 기판에 따르면, 동일한 공정 및 동일한 물질을 이용하여 제1 기능 패턴(201) 상에 제1 단차 영역(401)을 덮는 제1 기능 필름층(301) 및 제2 기능 필름층(302)을 형성하기에, 제1 기능 패턴(201) 상에 더 두꺼운 제2 기능층(30)을 형성할 수 있다. 따라서, 제1 목표 경사각(a1)을 계산할 때, 제1 기능 필름층(301)과 제2 기능 필름층(302)의 두께를 가산하여 제1 기설정 두께로 하고, 제1 기능 패턴(201)에 대응하는 제1 목표 경사각(a1)을 제1 기설정 두께에 따라 결정할 수 있다. 그 결과, 제2 기능층(30)이 단차 영역에서 파손되는 것을 방지하면서 최대 경사각을 갖는 제1 기능패턴(201)을 제공할 수 있어, 어레이 기판을 박형 및 고해상도 디스플레이에 더 잘 적용할 수 있고 어레이 기판의 수율을 개선하고 재료 비용을 절감할 수 있다.
도 2에 도시된 바와 같이, 일부 실시예에서, 제1 기능층(20)은 제1 기능층(201)과 동일한 층에 배치되고 동일한 물질로 이루어진 제2 기능층(202)을 더 포함하며, 제2 기능 패턴(202)은 베이스 기판(10) 상에 제2 단차 영역(402)을 형성하고,
제1 기능 필름층(301)은 제2 단차 영역(402)을 덮고,
제2 단차 영역(402)에 위치한 제2 기능 패턴(202)의 부분은 제2 목표 경사각(a2)을 구비하고, 제2 목표 경사각(a2)은 제1 기능 필름층(301)이 제2 기설정 두께를 가질 때의 최대 경사각이고, 제2 기설정 두께는 제1 기능 필름층(301)이 자신의 기능 요구 사항을 충족하고 제1 기능 필름층(301)이 제2 단차 영역(402)에서 파손되지 않을 경우 제1 기능 필름층(301)의 두께이며,
제2 목표 경사각(a2)은 제1 목표 경사각(a1)보다 작다.
구체적으로, 상기 제1 기능층(20)은 제2 기능 패턴(202)을 더 포함할 수 있고, 상기 제2 기능 패턴(202)은 상기 제1 기능 패턴(201)과 동일한 층에 배치되고 동일한 물질로 이루어지며, 즉, 상기 제2 기능 패턴(202)과 상기 제1 기능 패턴(201)은 단일 패터닝 공정을 통해 동시에 형성될 수 있다. 예를 들어, 제1 기능 패턴(201) 및 제2 기능 패턴(202)은 각각 제1 게이트 금속층에 포함된 제1 게이트 금속 패턴이고, 제1 기능 패턴(201)은 제2 기능 패턴(202)과 독립적으로 배치된다.
제2 기능층(30)에 포함된 제1 기능 필름층(301)은 제2 기능 패턴(202)에 의해 형성되는 제2 단차 영역(402)을 덮을 수 있다. 이와 관련하여, 제2 단차 영역(402)에서의 제2 기능 패턴(202)의 제2 목표 경사각(a2)을 계산할 때, 제1 기능 필름층(301)이 자신의 기능 요구사항을 충족하고 제2 단차 영역(402)에서 파손되지 않을 때의 제1 기능 필름층(301)에 대응하는 두께를 제2 기설정 두께, 즉 수학식 1에서 x로 간주될 수 있다.
베이스 기판(10)에 수직인 방향으로 제2 단차 영역(402)에서 제2 기능 패턴(202)의 단차의 높이는 수학식 1의 y일 수 있다.
상기 x, y 및 대응하는 N의 값을 수학식 1에 대입하면, 제2 단차 영역(402)에서 제2 기능 패턴(202)의 제2 목표 경사각(a2)을 획득할 수 있다. 예를 들어, 제2 기능 패턴(202)이 제1 게이트 금속 패턴이고, 제1 기능 필름층(301)이 제2 게이트 절연층인 경우, 수학식 1을 통해 계산된 제2 목표 경사각(a2)은 26° 내지 29° 범위 내에 있다(끝점 값 포함).
상기 실시예에 의해 제공된 어레이 기판에서, 제2 단차 영역(402)을 덮는 제1 기능 필름층(301)이 비교적 얇고, 제1 단차 영역(401)을 덮는 제2 기능층(30)(즉, 제1 기능 필름층(301) 및 제2 기능 필름층(302))의 두께보다 얇기 때문에, 계산된 제2 목표 경사각(a2)은 제1 목표 경사각(a1)보다 작다.
상기 실시예에 의해 제공된 어레이 기판에서, 제1 기능 필름층(301)이 자신의 기능 요구 사항을 충족하고 제2 단차 영역(402)에서 파손되지 않도록 보장하면서, 제2 기능 패턴(202)이 최대 경사각을 구비하도록 하여, 어레이 기판을 박형 및 고해상도 디스플레이에 더 잘 적용할 수 있고 어레이 기판의 수율을 개선하고 재료 비용을 절감할 수 있다.
도 2에 도시된 바와 같이, 일부 실시예에서, 제1 기능층(20)은 베이스 기판(10)으로부터 떨어진 제1 기능 필름층(301)의 일 측에 배열된 제3 기능 패턴(203)을 더 포함하고, 제3 기능 패턴(203)은 베이스 기판(10) 상에 제3 단차 영역(403)을 형성하고,
제2 기능 필름층(302)은 제3 단차 영역(403)을 덮고,
제3 단차 영역(403)에 위치한 제3 기능 패턴(203)의 부분은 제3 목표 경사각(a3)을 구비하고, 제3 목표 경사각(a3)은 제2 기능 필름층(302)이 제3 기설정 두께를 가질 때의 최대 경사각이고, 제3 기설정 두께는 제2 기능 필름층(302)이 자신의 기능 요구사항이 충족되고 제3 단차 영역(403)에서 파손되지 않는 경우 제2 기능 필름층(302)이 구비하는 두께이며,
제3 목표 경사각(a3)은 제2 목표 경사각(a2)보다 크고 제1 목표 경사각(a1)보다 작다.
구체적으로, 제1 기능층(20)은 제3 기능 패턴(203)을 더 포함할 수 있다. 예를 들어, 제3 기능 패턴(203)은 제2 게이트 금속층에 포함된 제2 게이트 금속 패턴이다.
제3 기능 패턴(203)은 베이스 기판(10)으로부터 멀어지는 제1 기능 필름층(301)의 일 측에 배열될 수 있고, 베이스 기판(10) 상에 제3 단차 영역(403)을 형성할 수 있다. 예를 들어, 베이스 기판(10) 상의 제3 단차 영역(403)의 직교 투영은 베이스 기판(10) 상의 제1 기능 패턴(201)의 직교 투영과 중첩되지 않고, 베이스 기판(10) 상의 제2 기능 패턴(202)의 직교 투영과 중첩되지 않는다.
또한, 베이스 기판(10) 상의 제3 기능 패턴(203)의 직교 투영은 베이스 기판(10) 상의 제2 기능 패턴(202)의 직교 투영과 중첩되도록 설정할 수 있으므로, 제2 기능 패턴(202) 및 제3 기능 패턴(203)이 커패시터 구조로 형성할 수 있다.
제2 기능층(30)에 포함된 제2 기능 필름층(302)은 제3 기능 패턴(203)에 의해 형성된 제3 단차 영역(403)을 덮을 수 있으므로, 제3 단차 영역(403)에서의 제3 기능 패턴(203)의 제3 목표 경사각(a3)을 계산할 때, 제2 기능 필름층(302)이 자신의 기능 요구사항이 충족되고 제3 단차 영역(403)에서 파손되지 않을 때 제2 기능 필름층(302)에 대응하는 두께를 제3 기설정 두께, 즉 수학식 1에서 x로 간주될 수 있다.
베이스 기판(10)에 수직인 방향으로 제3 단차 영역(403)에서 형성된 제3 기능 패턴(203)의 단차의 높이는 수학식 1에서 y일 수 있다.
상기 x, y 및 대응하는 N의 값을 수학식 1에 대입하면, 제3 단차 영역(403)에서 제3 기능 패턴(203)의 제3 목표 경사각(a3)을 획득할 수 있다. 예를 들어, 제3 기능 패턴(203)이 제2 게이트 금속 패턴이고, 제2 기능 필름층(302)이 층간 절연층인 경우, 수학식 1을 통해 계산된 제3 목표 경사각(a3)은 35° 내지 39°의 범위 내에 있다(끝점 값 포함).
상기 실시예에 의해 제공된 어레이 기판에서, 제3 단차 영역(403)을 덮는 제1 기능 필름층(301)의 두께가, 제2 단차 영역(402)을 덮는 제1 기능 필름층(301)의 두께보다 크고, 제1 단차 영역(401)을 덮는 제2 기능층(30)(즉, 제1 기능 필름층(301) 및 제2 기능 필름층(302))의 두께보다 작으므로, 계산된 제3 목표 경사각(a3)은 제2 목표 경사각(a2)보다 크고 제1 목표 경사각(a1)보다 작다.
상기 실시예에 의해 제공된 어레이 기판에서, 제2 기능 필름층이 자신의 기능 요구 사항을 충족하고 제3 단차 영역에서 파손되지 않도록 보장하면서, 제3 기능 패턴이 최대 경사각을 구비하도록 하여, 어레이 기판을 박형 및 고해상도 디스플레이에 더 잘 적용할 수 있고 어레이 기판의 수율을 개선하고 재료 비용을 절감할 수 있다.
도 2에 도시된 바와 같이, 일부 실시예에서, 제1 기능층(20)은 제4 기능 패턴(204)을 포함하고, 제4 기능 패턴(204)은 베이스 기판(10) 상에 베이스 기판(10)으로부터 멀어지는 방향으로 순차적으로 배열된 적어도 2개의 제4 단차 영역(404)을 형성한다.
제2 기능층(30)은 제4 기능 패턴(204)의 베이스 기판(10)으로부터 멀어지는 측에 배치되고 제4 기능 패턴(204) 전체를 덮는 평탄화층을 포함한다.
각각의 제4 단차 영역(404)에 위치한 제4 기능 패턴(204)의 부분은 대응하는 제4 목표 경사각(a4)을 갖고, 제4 목표 경사각(a4)은 평탄화층 중 제4 목표 경사각(a4)에 대응하는 제4 단차 영역(404)에 위치한 제1 부분이 제4 기설정 두께를 만족하는 조건에서의 최대 경사각이다. 제4 기설정 두께는 제1 부분이 자신의 기능 요구사항을 충족하고 제4 단차 영역(404)에서 파손되지 않을 때 베이스 기판(10)에 수직인 방향으로 제1 부분의 가장 얇은 두께이다.
구체적으로, 제1 기능층(20)은 제4 기능 패턴(204)을 더 포함할 수 있다. 예를 들어, 제4 기능 패턴(204)은 제1 소스-드레인 금속층에 포함된 제1 소스-드레인 금속 패턴, 또는 제2 소스-드레인 금속층에 포함된 소스-드레인 금속 패턴이다.
제4 기능 패턴(204)은 베이스 기판(10)으로부터 멀어지는 방향으로 베이스 기판(10) 상에 순차적으로 배열된 적어도 2개의 제4 단차 영역(404)을 형성한다. 예를 들어, 상기 2개의 제4 단차 영역(404) 중 베이스 기판(10)에 가장 가까운 제4 단차 영역(404)은 제4 기능 패턴(204)의 주변부에 의해 형성된 단차 영역일 수 있고, 이를 제외한 베이스 기판(10)으로부터 떨어진 다른 제4 단차 영역(404)은 제4 기능 패턴(204)이 바닥층의 단차를 덮어 형성된 제4 단차 영역(404)이다.
제2 기능층(30)은 베이스 기판(10)으로부터 멀어지는 제4 기능 패턴(204)의 일 측에 배열되고 제4 기능 패턴(204) 전체, 즉 제4 기능 패턴(204)에 의해 형성된 제4 단차 영역(404) 전체를 덮을 수 있는 평탄화층을 더 포함한다. 평탄화층은 베이스 기판(10)으로부터 떨어진 평탄면을 평탄화층에 제공하기 위해 그 아래의 단차를 채우는 역할을 하므로, 베이스 기판(10)에 수직인 방향으로 평탄화층은 상이한 지역에서 다른 두께로 제공된다. 이와 관련하여, 제4 단차 영역(404) 각각의 제4 목표 경사각(a4)을 계산할 때, 수학식 1에서 x는 각각의 제4 단차 영역(404)에 위치한 제4 기능 패턴(204)의 부분이 대응하는 제4 목표 경사각(a4)을 갖도록 상이한 선택이 이루어져야 한다.
보다 구체적으로, 도 2에 도시된 바와 같이, 제4 단차 영역(404)이 제4 기능 패턴(204)의 주변부에 의해 형성될 때, 제4 단차 영역(404)에 대응하는 제4 목표 경사각(a4)은 제4 단차 영역(404)을 덮는 평탄화층의 제1 부분이 제4 기설정 두께를 가질 때의 최대 경사각이고, 제4 기설정 두께는 제1 부분이 자신의 기능 요구사항을 충족하고 제4 단차 영역(404)에서 파손되지 않을 때 베이스 기판(10)에 수직인 방향으로 제1 부분의 가장 얇은 두께, 즉 도 2의 d1이다.
제4 단차 영역(404)에 대응하는 제4 목표 경사각(a4)을 계산할 때, 베이스 기판(10)에 수직인 방향의 제1 부분의 최소 두께(d1)를 제4 기설정 두께, 즉 수학식 1에서의 x로 사용할 수 있다. 제4 기능 패턴(204)이 베이스 기판(10)과 수직인 방향으로 제4 단차 영역(404)에 형성하는 단차의 높이(d4)는 수학식 1에서 y일 수 있다. 상기 x, y 및 대응하는 N의 값을 수학식 1에 대입하면, 제4 단차 영역(404)에서 제4 기능 패턴(204)의 제4 목표 경사각(a4)을 획득할 수 있다.
상기 실시예에 의해 제공된 어레이 기판에서, 평탄화층이 자신의 기능 요구 사항을 충족하고 제4 단차 영역(404)에서 파손되지 않는 것을 보장하면서 제4 기능 패턴(204)이 최대 경사각을 구비하도록 한다. 따라서, 어레이 기판을 박형 및 고해상도 디스플레이에 더 잘 적용할 수 있고 어레이 기판의 수율을 개선하고 재료 비용을 절감할 수 있다.
도 2에 도시된 바와 같이, 일부 실시예에서, 제1 기능층(20)은 제1 기능 패턴(201)을 포함하고, 제1 기능 패턴(201)은 베이스 기판(10) 상에 제1 단차 영역(401)을 형성한다.
제2 기능층(30)은 제1 기능 패턴(201)의 베이스 기판(10)으로부터 멀어지는 측에 배치되는 제1 기능 필름층(301)과, 제1 기능 필름층(301)의 베이스 기판(10)으로부터 멀어지는 측에 배치되는 제2 기능 필름층(302)을 포함하고, 제1 기능 필름층(301) 및 제2 기능 필름층(302)은 모두 제1 단차 영역(401)을 덮는다.
제4 기능 패턴(204)은 제2 기능 필름층(302)의 베이스 기판(10)으로부터 멀어지는 측에 위치하고, 제4 기능 패턴(204)은 제1 단차 영역(401)을 덮는다.
구체적으로, 도 2의 구조에 기초하여, 제4 기능 패턴(204)은 제2 기능 필름층(302)의 베이스 기판(10)으로부터 멀어지는 측에 위치하고, 제4 기능 패턴(204)은 제1 단차 영역(401)을 덮는다. 따라서, 제4 기능 패턴(204)은 2개의 제4 단차 영역(404)을 형성하고, 그 중 하나의 제4 단차 영역(404)은 제4 기능 패턴(204)의 가장자리에 위치하고, 베이스 기판(10) 상의 다른 하나의 제4 단차 영역(404)의 직교 투영은 베이스 기판(10) 상의 제1 단차 영역(401)의 직교 투영과 중첩된다.
예를 들어, 제4 기능 패턴(204)이 제1 소스-드레인 금속 패턴이고 제2 기능층(30)이 평탄화층인 경우, 수학식 1에 따르면, 제4 기능 패턴(204)의 가장자리에 해당하는 제4 목표 경사각(a4)의 범위는 60° 내지 75° 사이로 계산될 수 있다(끝점 값 포함).
평탄화층은 일반적으로 2μm 내지 4μm의 비교적 큰 두께를 갖는다는 것을 이해해야 한다. 또한, 코팅 공정을 채택하고 있으며, 큰 경사각에서 반응액(예를 들어, 현상액)의 반응은 금속 경사각의 영향을 받아 반응이 불충분할 수 있다. 따라서, 수학식 1에 대입하여 계산할 경우, N의 값은 무기층에 비해 작아질 수 있다.
도 2의 구조에 따르면, 제2 기능 필름층(302) 및 평탄화층은 모두 제3 단차 영역(403)을 덮음을 유의해야 한다. 그러나, 일반적으로 제2 기능 필름층(302)은 무기물로 이루어지고 평탄화층은 유기물로 이루어지며 제조공정을 달리하기 때문에, 수학식 1에서 N의 값이 다르다. 예를 들어, 평탄화층은 코팅 공정을 통해 형성되고, 제2 기능 필름층(302)은 플라즈마 강화 화학 기상 증착법을 통해 형성될 수 있으므로, 제3 단차 영역(403)에 대응하는 제3 목표 경사각(a3)을 계산할 때, 제2 기능 필름층(302)과 평탄화층의 두께의 합을 수학식 1에 대입할 수 없다.
도 3에 도시된 바와 같이, 일부 실시예에서, 평탄화층은 제1 평탄화층(PLN1) 및 제2 평탄화층(PLN2)을 포함하고, 제1 기능층은 다른 제4 기능 패턴(204')을 더 포함하고, 상기 다른 제4 기능 패턴(204')은 제1 평탄화층(PLN1)의 베이스 기판(10)으로부터 멀어진 측에 위치하고, 베이스 기판(10) 상에 다른 제4 단차 영역(404')을 형성하며, 상기 다른 제4 단차 영역(404')에 위치한 상기 다른 제4 기능 패턴(204')의 부분은 다른 제4 목표 경사각(a4')을 갖고, 제2 평탄화막(PLN2)은 상기 다른 제4 기능 패턴(204')을 덮는다.
구체적으로, 어레이 기판이 상술한 구조를 갖는 경우, 상기 다른 제4 기능 패턴(204')은 제2 소스-드레인 금속 패턴일 수 있다. 제1 평탄화층(PLN1)에 의해 덮인 하부 필름층 구조가 일부 위치에서 고르지 못하여 베이스 기판(10)으로부터 멀어지는 제1 평탄화층(PLN1)의 표면이 기복을 일으킬 수 있으며, 이에 따라 제1 평탄화층(PLN1)의 베이스 기판(10)으로부터 멀어진 측에 있는 상기 다른 제4 기능 패턴(204')은 복수의 다른 제4 단차 영역(404')을 형성할 수 있다(도 3에 단 하나가 도시됨).
예를 들어, 제4 기능 패턴(204')이 제2 소스-드레인 금속 패턴이고 제2 기능층(30)이 제2 평탄화층(PLN2)인 경우, 수학식 1을 통해 제4 기능 패턴(204')의 가장자리에 대응하는 제4 목표 경사각(a4')은 60° 내지 85° 범위 내로 계산될 수 있다(종점 값 포함).
도 4에 도시된 바와 같이, 일부 실시예에서, 제1 기능층(20)은 베이스 기판(10)으로부터 멀어지는 방향으로 순차적으로 적층된 제5 기능 패턴(205) 및 제6 기능 패턴(206)을 포함한다.
제2 기능층(30)은 제5 기능 패턴(205)과 제6 기능 패턴(206) 사이에 배치된 제2 기능 필름층(302), 및 제6 기능 패턴(206)의 베이스 기판으로부터 멀어지는 측에 배치된 평탄화층(PLN)을 포함한다. 제2 기능 필름층(302)은 제1 비아홀을 구비하고, 제1 비아홀의 가장자리에 제5 단차 영역(405)을 형성한다.
제6 기능 패턴(206)은 제1 비아홀을 통해 제5 기능 패턴(205)에 결합되고, 제5 단차 영역(405)을 덮으며, 제5 단차 영역(405)에 대응하는 위치에 제6 단차 영역(406)을 형성한다.
제5 단차 영역(405)에 위치한 제2 기능 필름층(302)의 부분은 제5 목표 경사각(a5)을 갖는다.
제6 단차 영역(406)에 위치한 제6 기능 패턴(206)의 부분은 제6 목표 경사각(a6)을 갖고, 제6 목표 경사각(a6)은 제6 단차 영역(406)에 위치한 평탄화층의 제2 부분이 제6 기설정 두께를 가질 때의 최대 경사도이고, 제6 기설정 두께는 제2 부분이 자신의 기능 요구사항을 충족하고 제6 단차 영역(406)에서 파손되지 않을 때의 가장 얇은 두께이다.
제5 단차 영역(405)에서 제2 기능 필름층(302)의 경사각(a5)은 제6 목표 경사각(a6)과 대략 동일하다.
예를 들어, 제5 기능 패턴(205)은 제2 게이트 금속 패턴일 수 있고, 제1 게이트 금속 패턴(60)은 제5 게이트 금속 패턴과 베이스 기판(10) 사이에 배치될 수 있고, 제6 기능 패턴(206)은 제1 소스-드레인 금속 패턴일 수 있다.
제2 기능 필름층(302)은 제5 기능 패턴(205)과 제6 기능 패턴(206) 사이에 배치된 제2 기능 필름층(302), 및 제6 기능 패턴(206)의 베이스 기판(10)으로부터 멀어지는 측에 배치된 평탄화층을 포함할 수 있다. 제2 기능 필름층(302)은 층간 절연층으로서 제1 비아홀을 구비하고, 제2 기능 필름층(302)은 제1 비아홀의 가장자리에서 제5 단차 영역(405)을 형성할 수 있다.
제6 기능 패턴(206)은 제1 비아홀을 통해 제5 기능 패턴(205)에 결합되므로, 제6 기능 패턴(206)은 제1 비아홀의 가장자리를 덮고, 이에 따라 제1 비아홀의 가장자리에 형성된 제5 단차 영역(405)을 덮으며, 제5 단차 영역(405)에 대응하는 위치에 제6 단차 영역(406)을 형성한다.
더 구체적으로, 도 4에 도시된 바와 같이, 제6 단차 영역(406)에 대응하는 제6 목표 경사각(a6)은 제6 단차 영역(406)을 덮는 평탄화층의 제2 부분이 제6 기설정 두께를 충족하는 최대 경사각이고, 제6 기설정 두께는 제2 부분이 자신의 기능 요구사항을 충족하고 제6 단차 영역(406)에서 파손되지 않은 경우의 최소 두께, 즉 도 4의 d2이다.
제6 단차 영역(406)에 대응하는 제6 목표 경사각(a6)을 계산할 때, 베이스 기판(10)에 수직인 방향의 제2 부분의 최소 두께(d2)를 제6 기설정 두께, 즉 수학식 1의 x로 간주할 수 있다. 베이스 기판(10)에 수직인 방향으로 제6 기능 패턴(206)이 제6 단차 영역(406)에서 형성된 단차의 높이(d6)는 수학식 1에서 y일 수 있다. 상기 x, y 및 대응하는 N의 값을 수학식 1에 대입하면, 제6 단차 영역(406)에서 제6 기능 패턴(206)의 대응하는 제6 목표 경사각(a6)을 획득할 수 있다.
제6 기능 패턴(206)이 제1 소스-드레인 금속 패턴인 경우, 금속은 매우 높은 파괴 인성으로 인해 비아홀에서 쉽게 파손되지 않고, 또한 평탄화층이 상대적으로 두꺼운 두께를 갖기 때문에, 계산된 제6 목표 경사각(a6)은 상대적으로 크고 약 60° 내지 85° 범위(종점 값 포함) 내에 있을 수 있다.
제6 목표 경사각(a6)은 식각에 의해 형성되는 것이 아니라 제5 단차 영역(405)을 덮음으로써 형성되기 때문에, 즉, 제6 단차 영역(406)에서 제6 기능 패턴(206)의 경사각은 제5 단차 영역(405)에서 제6 기능 패턴으로 덮인 제5 기능 패턴(206)의 경사각에 의존하며, 제6 단차 영역(406)에서 제6 기능 패턴(206)의 경사각은 제5 단차 영역(406)의 제5 기능 패턴(206)의 경사각(a5)과 대략 동일할 수 있다. 따라서, 제6 목표 경사각(a6)의 값을 계산한 후, 제5 단차 영역(405)에서 제5 기능 패턴(205)의 경사각은 상기 각도 값으로 할 수 있으므로, 후속적으로 형성되는 제6 기능 패턴(206) 또한 자연스럽게 제6 단차 영역(406)에서 상기 각도 값을 가질 수 있다.
상기 실시예에 의해 제공되는 어레이 기판에 따르면, 평탄화층은 자신의 기능 요구 사항이 충족되었고 평탄화층이 제6 단차 영역(406)에서 파손되지 않는 것을 보장하면서, 제6 기능 패턴(206)이 최대 경사각을 갖기에, 어레이 기판을 박형 및 고해상도 디스플레이 제품에 더 잘 적용할 수 있고, 어레이 기판의 수율을 개선하고 재료 비용을 절감할 수 있다.
도 5 및 도 6에 도시된 바와 같이, 일부 실시예에서, 제1 기능층(20)은,
베이스 기판(10) 상에 배열되고, 베이스 기판(10) 상에 제7 단차 영역(407)을 형성하는 제7 기능 패턴(207);
제7 기능 패턴(207)의 베이스 기판(10)으로부터 떨어진 측에 배치되고, 제7 단차 영역(407)을 덮는 제3 부분(2083), 제3 부분(2083) 이외의 제7 기능 패턴(207)의 나머지 부분을 덮는 제4 부분(2084), 및 제7 기능 패턴(207)을 덮지 않는 제5 부분(2085)를 포함하는 제8 기능 패턴(208); 및
제8 기능 패턴(208)의 베이스 기판(10)으로부터 멀어지는 측에 배치되고 제2 비아홀이 형성된 평탄화막(PLN)을 포함하며, 여기서, 베이스 기판(10) 상의 제2 비아홀의 직교 투영은 베이스 기판(10) 상의 제8 기능 패턴(208)의 직교 투영 내에 위치하고, 평탄화층은 제2 비아홀의 가장자리에서 제8 단차 영역(408) 및 제9 단차 영역(409)을 형성하며, 베이스 기판(10) 상의 제8 단차 영역(408)의 직교 투영은 베이스 기판(10) 상의 제4 부분(2084)의 직교 투영과 중첩되고, 베이스 기판(10) 상의 제9 단차 영역(409)의 직교 투영은 베이스 기판(10) 상의 제5 부분(2085)의 직교 투영과 중첩되며,
제2 기능층(30)은 제2 기능 필름층(302) 및 제9 기능 패턴(209)을 포함하고, 제2 기능 필름층(302)은 제7 기능 패턴(207)과 제8 기능 패턴(208) 사이에 배치되고, 제9 기능 패턴(209)은 평탄화층의 베이스 기판(10)으로부터 멀어지는 측에 배치되고, 제2 비아홀을 통해 제8 기능 패턴(208)과 연결되고, 제9 기능 패턴(209)은 제8 단차 영역(408) 및 제9 단차 영역(409)을 덮으며, 제9 단차 영역(409)은 균일한 두께를 가지며,
제8 단차 영역(408)에 위치한 평탄화층의 부분은 제8 목표 경사각(a8)을 갖고, 제8 목표 경사각(a8)은 제9 기능 패턴(209)이 제8 기설정 두께를 충족하는 조건하의 최대 경사각이며, 제8 기설정 두께는 제9 기능 패턴(209)이 자신의 기능 요구사항을 충족하고 제8 단차 영역(408)에서 파손되지 않은 경우의 두께이며,
제9 단차 영역(409)에 위치한 평탄화층의 부분은 제9 목표 경사각(a9)을 갖고, 제9 목표 경사각(a9)은 제9 기능 패턴(209)이 제9 기설정 두께를 충족하는 조건하의 최대 경사각이며, 제9 기설정 두께는 제9 기능 패턴(209)이 자신의 기능 요구사항을 충족하고 제9 단차 영역(409)에서 파손되지 않은 경우의 두께이다.
구체적으로, 제7 기능 패턴(207)은 제2 게이트 금속 패턴일 수 있고, 제8 기능 패턴(208)은 제1 소스-드레인 금속 패턴일 수 있고, 제9 기능 패턴(209)은 애노드 패턴일 수 있고, 제2 기능 필름층(302)은 층간 절연층일 수 있다.
도 6에 도시된 바와 같이, 제8 기능 패턴(208)은, 제7 단차 영역(407)을 덮는 제3 부분(2083), 제7 단차 영역(407) 이외의 제7 기능 패턴(207)의 나머지 부분을 덮는 제4 부분(2084), 및 제7 기능 패턴(207)을 덮지 않는 제5 부분(2085)을 포함하며, 베이스 기판(10)에 수직인 방향에서, 베이스 기판(10)으로부터 멀어지는 제4 부분(2084)의 표면의 제1 높이는 베이스 기판(10)으로부터 멀어지는 제5 부분(2085)의 표면의 제2 높이보다 크며, 제3 부분(2083)의 베이스 기판(10)으로부터 멀어지는 표면은 경사면을 포함하고, 베이스 기판(10)에 수직인 방향으로 상기 경사면의 제3 높이는 제1 높이와 제2 높이 사이에 있다.
평탄화층은 제8 기능 패턴(208)의 베이스 기판(10)으로부터 멀어진 측에 배열되고 제8 기능 패턴(208) 전체를 덮을 수 있다. 제8 기능 패턴(208)의 상이한 부분들이 상이한 높이를 갖기 때문에, 상이한 부분에 위치한 평탄화층은 상이한 두께를 가질 수 있다. 즉, 베이스 기판(10)에 수직인 방향에서, 제4 부분(2084) 상의 평탄화층의 두께는 제5 부분(2085) 상의 평탄화층의 두께보다 작다.
평탄화층에는 제2 비아홀이 형성되고, 베이스 기판(10) 상의 제2 비아홀의 직교 투영은 베이스 기판(10) 상의 제8 기능 패턴(208)의 직교 투영 내에 위치한다. 예를 들어, 베이스 기판(10) 상의 제2 비아홀의 직교 투영은 베이스 기판(10) 상의 제3 부분(2083)의 직교 투영, 베이스 기판(10) 상의 제4 부분(2084)의 직교 투영, 및 베이스 기판(10) 상의 제5 부분(2085)의 직교 투영과 중첩될 수 있다.
평탄화층은 제2 비아홀의 에지에서 제8 단차 영역(408) 및 제9 단차 영역(409)을 형성한다. 예를 들어, 베이스 기판(10) 상의 제8 단차 영역(408)의 직교 투영은 베이스 기판(10) 상의 제4 부분(2084)의 직교 투영과 중첩되고, 베이스 기판(10) 상의 제9 단차 영역(409)의 직교 투영은 베이스 기판(10) 상의 제5 부분(2085)의 직교 투영과 중첩될 수 있다.
제9 기능 패턴(209)은 평탄화층의 베이스 기판(10)으로부터 멀어지는 측에 배열되고, 제2 비아홀을 통해 제8 기능 패턴(208)에 결합될 수 있다. 제9 기능 패턴(209)은 제8 단차 영역(408) 및 제9 단차 영역(409)을 덮고, 제8 기능 패턴(208)과 제9 기능 패턴(209) 사이에 형성된 접촉 영역의 베이스 기판(10)에서의 직교 투영은 베이스 기판(10) 상의 제3 부분(2083)의 직교 투영, 베이스 기판(10) 상의 제4 부분(2084)의 직교 투영, 및 베이스 기판(10) 상의 제5 부분(2085)의 직교 투영과 중첩될 수 있다.
도 5에 도시된 바와 같이, 제8 단차 영역(408)에 위치한 평탄화층의 부분은 제8 목표 경사각(a8)을 갖고, 제8 목표 경사각(a8)은 제9 목표 경사각(a8)이 제8 기설정 두께를 만족하는 조건하에서의 최대 경사각이며, 제8 기설정 두께는 제9 기능 패턴(209)이 자신의 기능 요구사항을 충족하고 제8 단차 영역(408)에서 파손되지 않은 경우의 두께이다.
보다 구체적으로, 도 5에 도시된 바와 같이, 제8 단차 영역(408)에 대응하는 제8 목표 경사각(a8)은 제9 기능 패턴(209)이 제8 기설정 두께를 만족하는 조건하에서의 최대 경사각이며, 제8 기설정 두께는 제9 기능 패턴(209)이 자신의 기능 요구사항을 충족하고 제8 단차 영역(408)에서 파손되지 않은 경우의 두께이다. 제8 단차 영역(408)에 대응하는 제8 목표 경사각(a8)을 계산할 때, 제9 기능 패턴(209)의 두께는 수학식 1에서 x로 하고, 베이스 기판(10)에 수직인 방향으로 제8 단차 영역(408)에서 형성된 평탄화층의 단차의 높이(d8)는 수학식 1에서 y로 취할 수 있다. 상기 x, y 및 대응하는 N의 값을 수학식 1에 대입하면, 제8 단차 영역(408)에서 평탄화층의 제8 목표 경사각(a8)을 획득할 수 있다. 예를 들어, 제8 목표 경사각(a8)은 40° 내지 50° 범위 내에 있다(끝점 값 포함).
도 6에 도시된 바와 같이, 제9 단차 영역(409)에 대응하는 제9 목표 경사각(a9)은 제9 기능 패턴(209)이 제9 기설정 두께를 만족하는 조건하에서의 최대 경사각이고, 제9 기설정 두께는 제9 기능 패턴(209)이 자신의 기능 요구 사항을 충족하고 제9 단차 영역(409)에서 파손되지 않은 경우의 두께이다. 제9 단차 영역(409)에 대응하는 제9 목표 경사각(a9)을 계산할 때, 제9 기능 패턴(209)의 두께를 수학식 1의 x로 하고, 베이스 기판(10)과 수직인 방향으로 제9 단차 영역(409)에 형성된 평탄화층의 단차의 높이(d9)는 수학식 1에서 y로 간주된다. 상기 x, y 및 대응하는 N의 값을 수학식 1에 대입하면, 제9 단차 영역(409)에서 평탄화층의 제9 목표 경사각(a9)을 획득할 수 있다. 예를 들어, 제9 목표 경사각(a9)은 35° 내지 45° 범위 내에 있다(끝점 값 포함).
또한, 도 6에 도시된 바와 같이, 제8 목표 경사각(a8)은 제9 목표 경사각(a9)보다 크고, d8은 d9보다 작기 때문에, 제9 기능 패턴(209)은 제8 단차 영역(408)에서 파손 위험이 작다. 또한, 제8 목표 경사각(a8)의 값 범위는 d8과 양의 상관관계를 가지고, 제9 목표 경사각(a9)의 범위는 d9와 양의 상관관계를 가진다.
상기 실시예에 의해 제공되는 어레이 기판에 따르면, 제9 기능 패턴(209)이 자신의 기능 요구 사항을 충족하고 제8 단차 영역(408) 및 제9 단차 영역(409)에서 파손되지 않도록 보장하면서, 평탄화층이 제2 비아홀의 가장자리에서 최대 경사각을 갖도록 함으로써, 어레이 기판을 박형 및 고해상도 디스플레이 제품에 더 잘 적용할 수 있고, 어레이 기판의 수율을 높이고 재료 비용을 줄일 수 있다.
도 7에 도시된 바와 같이, 일부 실시예에서, 베이스 기판(10) 상의 제7 기능 패턴(207)의 직교 투영과 베이스 기판(10) 상의 제8 기능 패턴(208)의 직교 투영은 제1 중첩 영역을 형성하고, 제1 중첩 영역은 제1 방향으로 제1 크기(H1)를 갖고,
제1 중첩 영역에 있지 않은 제8 기능 패턴(208)의 부분은 제1 방향으로 제2 크기(H2)를 가지며,
제9 기능 패턴(209) 및 제8 기능 패턴(208)은 제1 접촉 영역을 형성하고, 제1 접촉 영역의 경계(예를 들어, 점 C)와 제8 기능 패턴(208)의 제1 단부(예를 들어, 점 A) 사이의 최소 거리는 제1 방향으로 제1 간격(L1)이고, 제1 접촉 영역의 경계(예를 들어, 점 D)와 제8 기능 패턴(208)의 제2 단부(예를 들어, 점 B) 사이의 최소 거리는 제1 방향으로 제2 간격(L2)이며, 제1 단부는 제1 방향으로 제2 단부에 대향 배치되고, 베이스 기판(10) 상의 제1 단부의 직교 투영은 제7 기능 패턴(207)과 중첩되고, 베이스 기판(10) 상의 제2 단부의 직교 투영은 제7 기능 패턴(207)과 중첩되지 않으며,
제1 크기(H1)와 제2 크기(h2)의 차이에 대응하는 제1 절댓값은, 제1 간격(L1)과 제2 간격(L2)의 차이에 대응하는 제2 절댓값에 정비례한다.
구체적으로, 제1 방향은 제7 단차 영역(407)에서 제7 기능 패턴(207)의 경사면 상의 제8 기능 패턴(208)의 최단 상승 방향(F1)이 베이스 기판(10) 상으로 투영된 후 획득된 방향일 수 있으며, 도 7에 도시된 바와 같다.
제1 크기(H1)와 제2 크기(H2) 사이의 차이에 대응하는 제1 절댓값은 제1 간격(L1)과 제2 간격(L2) 사이의 차이에 대응하는 제2 절댓값에 정비례하며, 즉, |L1-L2|=M·k|H1-H2|, 여기서 M은 제8 기능 패턴(208) 바로 아래에 있는 기능 패턴(예를 들어, 금속 패턴)의 양을 나타내고, k의 값은 0.01 내지 10(끝점 값 포함) 사이에 있고, k는 베이스 기판에 수직인 방향으로 제7 기능 패턴(207)과 제8 기능 패턴(208) 사이의 중첩 위치 관계를 나타내고, k는 제7 목표 경사각(a7) 및 제8 목표 경사각(a8)과 연관될 뿐만 아니라 제7 기능 패턴(207) 및 제8 기능 패턴(208)의 분포와 연관된다.
H1-H2의 절댓값의 최댓값은 제8 기능 패턴(208)의 제1 방향의 제1 폭이고, L1-L2의 절댓값의 최댓값은 제1 폭으로부터 제1 방향으로의 제1 접촉 영역의 제2 폭을 감산하여 얻은 값이다. 제2 폭이 제1 폭의 9/10이고 L2가 0일 때, L1-L2는 제1 폭의 단지 1/10이다. L1-L2의 최솟값은 0일 수 있고 H1-H2의 최솟값은 0일 수 있음을 이해해야 한다.
예를 들어, M=1, L1-L2=0.01μm, H1-H2=0.1μm, 및 k=0.1로 설정할 수 있다.
예를 들어, M=1, L1-L2=0.019μm, H1-H2=0.2μm, 및 k=0.1로 설정할 수 있다.
예를 들어, M=1, L1-L2=0.032μm, H1-H2=0.3μm, 및 k=0.11로 설정할 수 있다.
예를 들어, M=1, L1-L2=0.042μm, H1-H2=0.4μm, 및 k=0.1로 설정할 수 있다.
예를 들어, M=1, L1-L2=0.05μm, H1-H2=0.5μm, 및 k=0.1로 설정할 수 있다.
상기 실시예에 의해 제공된 어레이 기판에 따르면, H1, H2, L1 및 L2를 적절하게 조정함으로써, 제9 기능 패턴(209)과 제8 기능 패턴(208) 사이의 우수한 접촉 성능을 확보하면서, 제7 목표 경사각(a7), 제8 목표 경사각(a8) 및 제9 목표 경사각(a9)을 최소화할 수 있으며, 어레이 기판을 박형, 고해상도 디스플레이 제품에 보다 양호하게 적용할 수 있다.
일부 실시예에서 도 7에 도시된 바와 같이, 제1 간격(L1)과 제2 간격(L2) 사이의 차이에 대응하는 제2 절댓값은, 제1 간격(L1) 대 제8 기능 패턴(208)의 제1 방향으로의 제1 폭(즉, H1+H2)의 비율에 정비례한다.
일부 실시예에서, 제1 크기(H1)가 제1 간격(L1)보다 클 때, 제8 목표 경사각(a8)은 제9 목표 경사각(a9)보다 크다. 또는 제8 목표 경사각(a8)과 제9 목표 경사각(a9) 사이의 차이는 제1 크기(H1)에 정비례한다.
일부 실시예에서, 제8 목표 경사각(a8)과 제9 목표 경사각(a9) 사이의 차이는 제7 단차 영역(407)에서 제7 기능 패턴(208)의 제7 목표 경사각(a7)보다 작고, 제7 목표 경사각(a7)은 제2 기능 필름층(302)이 제7 기설정 두께를 만족하는 조건하에서의 최대 경사각이고, 제7 기설정 두께는 제2 기능 필름층(302)이 자신의 기능적 요구사항을 충족하고 제7 단차 영역(407)에서 파손되지 않는 경우의 두께이다.
상기 실시예에 의해 제공되는 어레이 기판에 따르면, H1, H2, L1 및 L2를 적절하게 조정함으로써, 제9 기능 패턴(209)과 제8 기능 패턴(208) 사이의 우수한 접촉 성능을 확보하면서, 제7 목표 경사각(a7), 제8 목표 경사각(a8) 및 제9 목표 경사각(a9)을 최소화함으로써, 어레이 기판을 박형, 고해상도 디스플레이 제품에 보다 양호하게 적용할 수 있다.
제7 목표 경사각(a7)을 계산할 때, 제2 기능 필름층(302)의 두께를 수학식 1에서 x에 대입하고, 베이스 기판(10)에 수직인 방향에서의 제7 기능 패턴(207)의 두께를 수학식 1에서 y에 대입하며, N의 적절한 값이 선택되면 제7 목표 경사각(a7)의 값을 획득할 수 있다.
도 8에 도시된 바와 같이, 일부 실시예에서, 어레이 기판은 커패시터 구조를 포함하고,
제1 기능층(20)은 캐패시터 구조의 제1 전극판을 포함하고, 제1 전극판은 베이스 기판(10) 상에 전극판 단차 영역을 형성하며,
제2 기능층(30)은 제1 전극판의 베이스 기판(10)으로부터 떨어진 측에 배치되고 제1 전극판 전체를 덮는 유전층을 포함하고, 상기 전극판 단차 영역에 위치한 상기 제1 전극판의 부분은 전극판 목표 경사각을 갖고, 상기 전극판 목표 경사각은 상기 유전층이 제10 기설정 두께를 만족하는 조건하에서의 최대 경사각이고, 제10 기설정 두께는 유전층이 자신의 기능적 요구사항을 충족하고 전극판 단차 영역에서 파괴되지 않는 경우의 두께이며,
상기 캐패시터 구조의 제2 전극판은 유전층의 베이스 기판(10)으로부터 멀어지는 측에 배치되고, 베이스 기판(10) 상의 제2 전극판의 직교 투영은 상부 기판(10) 상의 제1 전극판의 직교 투영과 제1 중첩 영역을 형성하고, 제2 전극판은 전극판 단차 영역을 덮는다.
구체적으로, 어레이 기판은 복수의 커패시터 구조를 포함할 수 있으며, 이러한 커패시터 구조는 어레이 기판에 포함된 픽셀 구동 회로에 적용될 수 있고, 어레이 기판의 게이트 구동 회로에도 적용될 수 있지만, 이에 한정되지 않는다.
하나의 커패시터 구조의 전기량 Q는 1쿨롱이고, 커패시터 구조의 두 전극판 사이의 전위차 U는 1볼트이며, 커패시터 구조의 커패시턴스 C는 1패럿이다. 즉 C=Q/U의 관계식이 성립된다. 그러나 커패시터 구조의 커패시턴스 크기는 Q 또는 U에 의해 결정되지 않으며 커패시턴스 크기의 결정 방정식은 C=εS/(4πkd)이며, 여기서 ε은 전극판 사이의 매질의 유전 상수를 나타내고, S는 캐패시터 구조의 제1 전극판과 제2 전극판의 대향 면적을 나타내고, d는 캐패시터 구조의 제1 전극판과 제2 전극판 사이의 거리를 나타내고, k는 정전기력 상수를 나타낸다. 일반적인 평행판 커패시터의 경우, 커패시턴스는 C=εS/d이다.
커패시터 구조의 제1 전극판은 제1 게이트 금속 패턴일 수 있고, 커패시터 구조의 제2 전극판은 제2 게이트 금속 패턴일 수 있고, 유전층은 제2 게이트 절연층일 수 있으나, 이에 한정되는 것은 아니다.
제1 기능층(20)은 커패시터 구조의 제1 전극판을 포함하고, 제2 기능층(30)은 제1 전극판의 베이스 기판(10)으로부터 멀어지는 측에 위치한 유전층을 포함하며, 전극판 단차 영역에 위치한 제1 전극판의 부분의 전극판 목표 경사각을 계산할 때, 유전층의 두께를 수학식 1에서 x로 하고, 제1 전극판에 의해 형성되는 단차의 높이를 수학식 1에서 y로 하고, KIC는 유전층의 파괴인성 파라미터를 대입하고, W는 유전층을 형성하는 공정 방법 및 특정 층간 구조 등과 관련된 실험값으로 대입한다. 예를 들어, W는 0.4 ~ 2.2(끝점 값 포함) 범위 내에 있고, z는 Mpa^-1·m^-1/2 단위로 1 ~ 1.1 범위 내에 있다.
유전층은 실제 필요에 따라 균일하거나 불균일한 두께를 가질 수 있음을 이해해야 한다. 유전층이 균일한 두께를 가질 때 유전층의 두께를 직접 x에 대입하고, 유전층이 불균일한 두께를 가질 때 유전층의 전극판 단차 영역에 위치한 부분이 베이스 기판(10)에 수직인 방향에서의 최소 두께를 x에 대입할 수 있다. 또한, 유전층이 자신의 기능적 요구 사항을 충족한다는 것은, 유전층은 제1 전극판과 제2 전극판이 서로 절연되는 것을 보장할 수 있다는 것 및/또는 유전층이 커패시터 구조의 커패시턴스 요건을 충족할 수 있다는 것을 의미한다. 또한, 커패시터 구조의 커패시턴스는 제1 전극판과 제2 전극판의 대향 면적과 관련되면, 상기 대향 면적은 베이스 기판에 대한 제1 전극판의 직교 투영과 베이스 기판에 대한 제2 전극판의 직교 투영에 의해 형성되는 제1 중첩 영역의 면적이다.
상기 제1 전극판의 상기 전극판 단차 영역에 위치한 부분이 전극판 목표 경사각을 갖도록 설정함으로써, 제1 전극판은 유전층이 자신의 기능적 요구사항을 충족하고 전극판 단차 영역에서 파괴되지 않도록 보장하면서 최대 경사각을 구현하다.
또한, 제1 전극판의 경사각이 비교적 큰 경우, 제2 전극판이 전극판 단차 영역을 덮을 때, 제2 전극판이 전극판 단차 영역에서 제1 전극판 위에 더 잘 놓이고 제1 전극판에서 쉽게 벗겨지지 않도록 보장하기 위하여, 제2 전극판과 제1 전극판의 중첩 면적을 더 크게 설정할 필요가 있다. 따라서, 어레이 기판이 상기와 같은 구조로 제공되는 경우, 제1 전극판과 제2 전극판 사이의 대향 면적을 증가시킬 수 있어, 커패시터 구조의 커패시턴스를 증가시킬 수 있다.
상술한 "제2 전극판과 제1 전극판의 중첩 면적을 더 크게 설정하는" 구체적인 방법은 다양하다는 것을 이해해야 한다. 예를 들어, 도 8에 도시된 바와 같이, 제2 전극판의 길이(d3)를 증가시키거나, 길이 방향에 수직인 방향으로의 제2 전극판의 크기를 증가시킬 수 있다.
도 8 내지 도 10에 도시된 바와 같이, 일부 실시예에서, 커패시터 구조는 제1 커패시터 구조, 제2 커패시터 구조 및 제3 커패시터 구조를 포함하고, 제1 커패시터 구조의 커패시턴스는 제2 커패시터 구조의 커패시턴스보다 크고 및/또는 제3 커패시터 구조의 커패시턴스보다 크며,
제1 캐패시터 구조의 제1 전극판(C1a)에 대응하는 전극판 목표 경사각(b1)은 제2 캐패시터 구조의 제1 전극판(C2a)에 대응하는 전극판 목표 경사각(b3)보다 크고, 및/또는 제1 캐패시터 구조의 제1 전극판(C1a)에 대응하는 전극판 목표 경사각(b1)은 제3 커패시터 구조의 제1 전극판(C3a)에 대응하는 전극판 목표 경사각(b5)보다 크다.
구체적으로, 어레이 기판에 포함된 커패시터 구조의 양은 실제 필요에 따라 설정될 수 있다. 예를 들어, 커패시터 구조는 제1 커패시터 구조, 제2 커패시터 구조 및 제3 커패시터 구조를 포함하고, 어레이 기판이 OLED(Organic Light-Emitting Diode) 디스플레이 장치에 적용되는 경우를 예로, 디스플레이 장치에 포함된 각 픽셀 유닛이 인접하는 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀을 포함하는 경우, 적색 서브 픽셀은 제1 커패시터 구조를 포함하고, 녹색 서브픽셀은 제2 커패시터 구조를 포함하고, 청색 서브픽셀은 제3 커패시터 구조를 포함하도록 설정할 수 있다.
또한, 도 11에 도시된 바와 같이, 제1 커패시터 구조는 디스플레이 장치의 표시 영역에 배열되고, 제2 커패시터 구조 및 제3 커패시터 구조는 디스플레이 장치의 주변 영역에 배열되도록 설정할 수 있다. 이러한 설정 모드에서, 인접한 제1 캐패시터 구조와 제2 캐패시터 구조 사이의 거리(L3)는 인접한 제2 캐패시터 구조와 제3 캐패시터 구조 사이의 거리(L4)보다 크도록 더 설정할 수 있다.
제1 커패시터 구조의 제1 전극판(C1a), 제2 커패시터 구조의 제1 전극판(C2a) 및 제3 커패시터 구조의 제1 전극(C3a)은 동일한 층 및 동일한 재료로 설정되거나, 또는 상이한 층 및 동일한 재료로 설정될 수 있다. 마찬가지로, 제1 캐패시터 구조의 제2 전극판(C1b), 제2 캐패시터 구조의 제2 전극판(C2b) 및 제3 캐패시터 구조의 제2 전극(C3b)은 동일한 층 및 동일한 재료로 설정되거나, 또는 상이한 층 및 동일한 재료로 설정될 수 있다. 예를 들어, 제1 캐패시터 구조의 제1 전극판(C1a), 제2 캐패시터 구조의 제1 전극판(C2a) 및 제3 캐패시터 구조의 제1 전극(C3a)은 각각 어레이 기판에서 제1 게이트 금속층으로 이루어질 수 있고, 제1 커패시터 구조의 제2 전극판(C1b)은 어레이 기판에서 제2 게이트 금속층으로 이루어질 수 있고, 제2 커패시터 구조의 제2 전극판(C2b)과 제3 커패시터 구조의 제2 전극판(C3b)은 각각 어레이 기판의 소스-드레인 금속층으로 이루어질 수 있다.
제1 커패시터 구조의 커패시턴스가 제2 커패시터 구조의 커패시턴스 및/또는 제3 커패시터 구조의 커패시턴스보다 크게 설정할 때, 구체적으로 제1 캐패시터 구조의 제1 전극판(C1a)에 대응하는 전극판 목표 경사각(b1)을 제2 캐패시터 구조의 제1 전극판(C2a)에 대응하는 전극판 목표 경사각(b3) 및/또는 제3 커패시터 구조의 제1 전극판(C3a)에 대응하는 전극판 목표 경사각(b5)보다 크게 설정하여 구현할 수 있다.
보다 구체적으로, 제1 커패시터 구조의 제1 전극판(C1a)에 대응하는 전극판 목표 경사각(b1)이 제2 커패시터 구조의 제1 전극판(C2a)에 대응하는 전극판 목표 경사각(b3)보다 크게 설정할 때, 제1 커패시터 구조에서 제1 전극판(C1a)이 베이스 기판 상으로의 직교 투영과 제2 전극판(C1b)이 베이스 기판 상으로의 직교 투영에 의해 형성되는 중첩 영역의 면적이, 제2 커패시터 구조에서 제1 전극판(C2a)이 베이스 기판 상으로의 직교 투영과 제2 전극판(C2b)이 베이스 기판 상으로의 직교 투영에 의해 형성되는 중첩 영역의 면적보다 크도록 구현될 수 있으며, 따라서, 제1 커패시터 구조의 커패시턴스 값은 제2 커패시터 구조의 커패시턴스 값보다 크다.
일부 실시예에서, 베이스 기판(10)에 수직인 방향에서 제1 커패시터 구조에 대응하는 제1 유전층(701)의 두께는 제2 커패시터 구조에 대응하는 제2 유전층(702)의 두께보다 작게 설정하거나, 및/또는 베이스 기판(10)에 수직인 방향에서 제1 커패시터 구조에 대응하는 제1 유전층(701)의 두께는 제3 커패시터 구조에 대응하는 제3 유전층(703)의 두께보다 작게 설정할 수 있다.
구체적으로, 제1 전극판과 제2 전극판 사이의 유전층의 두께가 얇을수록 커패시터 구조의 커패시턴스가 크다. 따라서, 베이스 기판(10)에 수직인 방향에서 제1 캐패시터 구조에 대응하는 제1 유전층(701)의 두께가 제2 캐패시터 구조에 대응하는 제2 유전층(702)의 두께보다 작게 설정함으로써, 제1 커패시터 구조의 커패시턴스가 제2 커패시터 구조의 커패시턴스보다 크도록 구현할 수 있다. 및/또는 베이스 기판(10)에 수직인 방향에서 제1 커패시터 구조에 대응하는 제1 유전층(701)의 두께가 제3 커패시터 구조에 대응하는 제3 유전층(703)의 두께보다 작게 설정함으로써, 제1 커패시터 구조의 커패시턴스가 제3 커패시터 구조의 커패시턴스보다 크도록 구현할 수 있다.
예를 들어, 도 11에 도시된 바와 같이, 제1 유전층(701)의 두께는 제2 유전층(702)의 두께보다 작게 설정될 수 있고, 제2 유전층(702)의 두께는 제3 유전층(703)의 두께보다 작게 설정될 수 있다. 또한, 제2 유전층(702)의 두께와 제1 유전층(701)의 두께의 차이는 1500Å 내지 5000Å(끝점 값 포함)의 범위 내일 수 있다.
일부 실시예에서, 제1 커패시터 구조의 제2 전극판(C1b) 중 대응하는 제1 중첩 영역에 위치한 부분에 포함된 경사각(b2)은 제2 커패시터 구조의 제2 전극판(C2b) 중 대응하는 제1 중첩 영역에 위치한 부분에 포함된 경사각(b4)보다 크게 설정하거나, 및/또는 제1 커패시터 구조의 제2 전극판(C1b) 중 대응하는 제1 중첩 영역에 위치한 부분에 포함된 경사각(b2)은 제3 커패시터 구조의 제2 전극판(C3b) 중 대응하는 제1 중첩 영역에 위치한 부분에 포함된 경사각(b6)보다 크게 설정할 수 있다.
구체적으로, 제2 전극판 중 대응하는 제1 중첩 영역에 위치한 부분에 포함된 경사각이 클수록, 제2 전극판과 대응하는 제1 전극판 사이의 대향 면적이 더 커지고, 따라서 상기 제2 전극판에 의해 형성된 커패시터 구조의 커패시턴스가 더 커진다. 따라서, 제1 커패시터 구조의 제2 전극판(C1b) 중 대응하는 제1 중첩 영역에 위치한 부분에 포함된 경사각(b2)은 제2 커패시터 구조의 제2 전극판(C2b) 중 대응하는 제1 중첩 영역에 위치한 부분에 포함된 경사각(b4)보다 크게 설정함으로써, 제1 커패시터 구조의 커패시턴스는 제2 커패시터 구조의 커패시턴스보다 클 수 있다. 제1 커패시터 구조의 제2 전극판(C1b) 중 대응하는 제1 중첩 영역에 위치한 부분에 포함된 경사각(b2)은 제3 커패시터 구조의 제2 전극판(C3b) 중 대응하는 제1 중첩 영역에 위치한 부분에 포함된 경사각(b6)보다 크게 설정함으로써, 제1 커패시터 구조의 커패시턴스는 제3 커패시터 구조의 커패시턴스보다 클 수 있다.
커패시터 구조의 커패시턴스를 설정할 때, 제1 전극판의 전극판 목표 경사각, 제2 전극판 중 대응하는 제1 중첩 영역에 위치한 부분에 포함된 경사각, 및 제1 전극판과 제2 전극판 사이의 유전층의 두께를 조정함으로써 커패시터 구조의 커패시턴스를 조정할 수 있음을 알 수 있다.
예를 들어, 제1 커패시터 구조의 제1 전극판(C1a)에 대응하는 전극판 목표 경사각(b1)은 30° 내지 55° 범위로, 제1 커패시터 구조의 제2 전극판(C1b) 중 대응하는 제1 중첩 영역에 위치한 부분에 포함된 경사각(b2)은 35° 내지 85° 범위로 설정할 수 있고, 전극판 목표 경사각(b1)과 경사각(b2)의 차이는 12° 내지 30°이다. 제2 캐패시터 구조 중 제1 전극판(C2a)에 대응하는 전극판 목표 경사각(b3)은 28° 내지 52° 범위로 설정할 수 있고, 제3 캐패시터 구조 중 제1 전극판(C3a)에 대응하는 전극판 목표 경사각(b5)은 25° 내지 50° 범위로 설정할 수 있다.
예를 들어, 제1 커패시터 구조의 제1 전극판(C1a)에 대응하는 전극판 목표 경사각(b1)은 30° 내지 55° 범위로, 제1 커패시터 구조의 제2 전극판(C1b) 중 대응하는 제1 중첩 영역에 위치한 부분에 포함된 경사각(b2)은 45° 내지 85° 범위로 설정할 수 있고, 전극판 목표 경사각(b1)과 경사각(b2)의 차이는 15° 내지 30°이다. 제2 캐패시터 구조 중 제1 전극판(C2a)에 대응하는 전극판 목표 경사각(b3)은 20° 내지 45° 범위로, 제2 캐패시터 구조의 제2 전극판(C2b) 중 대응하는 제1 중첩 영역에 위치한 부분에 포함된 경사각(b4)은 25° 내지 50° 범위로 설정할 수 있고, 상기 전극판 목표 경사각(b3)과 경사각(b4)의 차이는 10° 내지 25°이다. 제3 캐패시터 구조의 제1 전극판(C3a)에 대응하는 전극판 목표 경사각(b5)은 15° 내지 30°의 범위로, 제3 캐패시터 구조의 제2 전극판(C3b) 중 대응하는 제1 중첩 영역에 위치한 부분에 포함된 경사각(b6)은 20° 내지 40° 범위로 설정할 수 있고, 상기 전극판 목표 경사각(b5)과 경사각(b6)의 차이는 5° 내지 20°이다.
또한, 제1 커패시터 구조의 커패시턴스는 제2 커패시터 구조의 커패시턴스의 1.05 내지 2.5배로 설정할 수 있고, 제1 커패시터 구조의 커패시턴스는 제3 커패시터 구조의 커패시턴스의 1.10 내지 3배로 설정할 수 있다.
커패시터 구조에서, 제1 전극판에 대응하는 전극판 목표 경사각이 클수록 상부 층에 의해 덮어야 하는 제2 전극판의 면적이 더 크거나 유전층의 두께가 더 크다는 것을 이해해야 한다.
도 12에 도시된 바와 같이, 일부 실시예에서, 주변 영역에서, 제4 커패시터 구조(C4)의 제1 전극판의 전극판 목표 경사각은 제5 캐패시터 구조(C5)의 제1 전극판의 전극판 목표 경사각보다 크기에, 제4 캐패시터 구조(C4)의 제2 전극판의 우측 단부를 가능한 우측으로 연장하여 제2 전극판이 제4 커패시터 구조(C4)의 제1 전극판의 전극판 목표 경사각 위치에서 탈락 및 박리되는 것을 방지해야 한다. 동일하게, 표시 영역에서 제6 캐패시터 구조(C6)의 제1 전극판의 전극판 목표 경사각은 제7 캐패시터 구조(C7)의 제1 전극판의 전극판 목표 경사각보다 크기에, 제6 커패시터 구조(C6)의 제2 전극판의 우측 단부를 가능한 우측으로 연장하여 제2 전극판이 제6 커패시터 구조(C6)의 제1 전극판의 전극판 목표 경사각 위치에서 탈락 및 박리되는 것을 방지해야 한다.
제4 커패시터 구조(C4)의 제2 전극판의 우측 단부를 가능한 한 우측으로 연장하도록 설정함으로써, 제4 커패시터 구조(C4)의 제2 전극판과 제1 전극판 사이의 대향 면적을 증가시킬 수 있다는 것을 이해해야 한다. 마찬가지로, 제6 캐패시터 구조(C6)의 제2 전극판의 우측 단부를 가능한 한 우측으로 연장하도록 설정함으로써, 제6 캐패시터 구조(C6)의 제2 전극판과 제1 전극판 사이의 대향 면적을 증가시킬 수 있다.
각 커패시터 구조에서 제1 전극판은 베이스 기판과 제2 전극판 사이에 배치되고, 각 커패시터 구조에서 제2 전극판이 제1 전극판을 덮는 피복 비율은 실제 필요에 따라 설정할 수 있다. 예를 들어, 제7 캐패시터 구조(C7)에 대응하는 피복 비율은 100%이고, 제6 캐패시터 구조(C6)에 대응하는 피복 비율은 40% 내지 60%이다.
피복 비율은 제1 전극판의 전체 면적에 대한 제2 전극판에 의해 덮인 제1 전극판의 면적의 비율을 의미한다는 것을 이해해야 한다. 도 12에 도시된 바와 같이, 제7 캐패시터 구조(C7)의 제1 전극판은 제2 전극판에 의해 완전히 덮이고, 제6 캐패시터 구조(C6)의 제1 전극판은 일부가 제2 전극판에 의해 덮인다.
또한, 제4 커패시터 구조(C4) 및 제5 커패시터 구조(C5) 각각의 유전층(70)의 두께는 제6 커패시터 구조(C6) 및 제7 커패시터 구조(C7) 각각의 유전층(70)의 두께와 다를 수 있다. 예를 들어, 제4 캐패시터 구조(C4) 및 제5 캐패시터 구조(C5)의 유전층(70)은 제2 게이트 절연층 및 층간 절연층을 포함할 수 있고, 제6 캐패시터 구조(C6) 및 제7 캐패시터 구조(C7)의 유전층(70)은 제2 게이트 절연층을 포함할 수 있다.
상기 실시예에 따른 어레이 기판에서, 제1 게이트 금속 패턴 및 제2 게이트 금속 패턴 각각의 두께는 제1 소스-드레인 금속 패턴 및 제2 소스-드레인 금속 패턴의 두께보다 크거나 작을 수 있다는 것을 이해해야 한다.
제1 게이트 금속 패턴 및 제2 게이트 금속 패턴 각각에 대응하는 경사각은 제1 소스-드레인 금속 패턴 및 제2 소스-드레인 금속 패턴 각각에 대응하는 경사각보다 크거나 작을 수 있다.
도 13 및 도 14에 도시된 바와 같이, 일부 실시예에서, 제1 기능층(20)은 복합 금속 패턴을 포함하고, 복합 금속 패턴은 베이스 기판(10)으로부터 멀어지는 방향을 따라 순차적으로 적층된 제1 금속 서브 패턴(213), 제2 금속 서브 패턴(212) 및 제3 금속 서브 패턴(211)을 포함하고, 제1 금속 서브 패턴(213)은 제3 금속 서브 패턴(211)과 동일한 재료로 이루어진다. 식각을 통해 제1 기능층(20)을 형성하는 경우, 제1 기능층(20)의 목표 경사각은 제3 금속 서브 패턴(211)의 식각 속도에 반비례한다.
구체적으로, 금속층이 상이한 재료로 제조될 때, 동일한 식각 공정에서 금속층의 경사각이 상이할 수 있다. 도 13에 도시된 바와 같이, 제1 금속 서브 패턴(213) 및 제3 금속 서브 패턴(211)은 Ti로 이루어지고, 제2 금속 서브 패턴(212)은 Al로 이루어지는 예를 들어, 즉 복합 금속 패턴이 Ti/Al/Ti 복합 금속 필름층으로 형성되고, 습식 식각을 통해 Ti/Al/Ti 복합 금속 패턴을 식각하는 경우, Ti의 식각 속도가 느리기에 더 많은 식각액이 소모되어 Al와 접촉되는 식각액의 농도가 상대적으로 낮아지고 식각 속도가 느려진다. 따라서, Ti/Al/Ti 복합 금속 패턴은 일반적으로 50°보다 큰 상대적으로 큰 경사각(예를 들어, a10)을 형성하게 된다. 수학식 1을 만족하는 경우, Ti/Al/Ti 복합 금속 패턴 상에 증착되는 제2 기능층(30)(예를 들어, 제2 기능 필름층(302))이 더 두꺼운 두께로 제공되어야 하므로, Tan(a)-1≤N(x-y)/y≤Tan(a)+1에서 N이 증가하여 일반적으로 상한 값 0.9가 선택될 수 있다.
또한, 제2 기능층(30)의 두께가 제한된 범위 내에서 조정될 수 있는 경우, 식각액의 농도와 같은 공정 파라미터를 조정하여, 복합 금속 패턴의 경사각이 요구 사항을 충족하도록 보장할 수 있다. 복합 금속 패턴은 Ti/Al/Ti 복합 금속 패턴 뿐만 아니라, Mo/Al/Mo 복합 금속 패턴을 사용할 수도 있지만 이에 제한되지 않음을 이해해야 한다.
도 14에 도시된 바와 같이, 제1 금속 서브 패턴(213) 및 제3 금속 서브 패턴(211)은 Mn으로 이루어지고, 제2 금속 서브 패턴(212)은 Cu로 이루어지는 예를 들어, 즉 복합 금속 패턴은 Mn/Cu/Mn 복합 금속 필름층으로 형성되고, Mn/Cu/Mn 복합 금속 패턴을 습식 식각으로 식각하는 경우, Mn의 식각 속도가 빠르기에 더 적은 식각액이 소모되어 Cu에 접촉되는 식각액의 농도가 상대적으로 높고 식각 속도가 빨라진다. 따라서, Mn/Cu/Mn 복합 금속 패턴은 상대적으로 작은 경사도(예를 들어, a11)를 형성하며, 일반적으로 50°보다 작다. 수학식 1을 만족하는 경우, Mn/Cu/Mn 복합 금속 패턴 상에 증착되는 제2 기능층(30)(예를 들어, 제2 기능 필름층(302))의 두께가 더 작아야 하므로, Tan(a)-1≤N(x-y)/y≤Tan(a)+1에서 N이 작아지며 일반적으로 하한 값 0.8이 선택된다. 또한, 제2 기능층(30)의 두께가 제한된 범위 내에서 조정될 수 있는 경우, 식각액의 농도와 같은 공정 파라미터를 조정하여, 복합 금속 패턴의 경사각이 요구 사항을 충족하도록 보장할 수 있다. Mn/Cu/Mn 복합 금속 패턴뿐만 아니라, 복합 금속 패턴은 Mo/Cu/Mo 복합 금속 패턴일 수도 있지만 이에 제한되지 않음을 이해해야 한다.
따라서, 대응하는 목표 경사각이 수학식 1을 통해 결정된 후, 재료를 선택하고 식각 공정을 제어함으로써 원하는 목표 경사각을 형성할 수 있다.
본 발명의 실시예는 상기 실시예에서 제공하는 어레이 기판을 포함하는 디스플레이 장치를 추가로 제공한다.
상기 실시예들의 어레이 기판에 따르면, 제1 기능층(20)의 단차 영역에 위치한 부분이 목표 경사각을 갖고, 목표 경사각은 제2 기능층이 기설정 두께를 만족하는 조건하에서의 최대 경사각이고, 기설정 두께는 제2 기능층이 자신의 기능 요구사항을 충족하고 단차 영역에서 파손되지 않는 경우의 두께이다. 따라서, 제1 기능층(20)이 최대 경사각을 구비하면서, 제2 기능층(30)이 자신의 기능 요구사항을 충족하고 단차 영역에서 파손되지 않는 최소 두께를 구비하도록 보장한다. 그 결과, 상기 실시예에 따른 어레이 기판은 기능층이 파손되지 않는 것을 보장하는 경우, 최대 경사각과 가장 얇은 제2 기능층(30)을 구현할 수 있어, 어레이 기판을 박형 및 고해상도 디스플레이 제품에 적용할 수 있고, 어레이 기판의 수율을 향상시키고 재료 비용을 줄인다.
따라서, 본 발명의 실시예의 디스플레이 장치가 상술한 실시예에 따른 어레이 기판을 포함하는 경우, 동일한 유익한 효과가 달성될 수 있으며, 여기서는 반복하지 않을 것이다.
상기 디스플레이 장치는 예를 들어 텔레비전, 디스플레이, 디지털 액자, 휴대 전화 또는 태블릿 컴퓨터와 같은 디스플레이 기능을 갖는 임의의 제품 또는 부재일 수 있음을 이해해야 한다.
본 발명의 실시예는 상술한 어레이 기판을 제조하기 위한 방법을 추가로 제공하며, 이 방법은
베이스 기판(10) 상에 제1 기능층(20)을 형성하고, 제1 기능층(20)은 베이스 기판(10) 상에 단차 영역을 형성하며, 제1 기능층(20)의 단차 영역에 위치한 부분은 목표 경사각을 가지며,
제1 기능층(20)의 베이스 기판(10)으로부터 멀어지는 측에 제2 기능층(30)을 형성하고, 제2 기능층(30)은 상기 단차 영역을 덮으며, 목표 경사각은 제2 기능층(30)이 기설정 두께를 만족하는 조건하에서의 최대 경사각이고, 기설정 두께는 제2 기능층(30)이 자신의 기능적 요구사항을 충족하고 단차 영역에서 파괴되지 않은 경우의 두께이며,
제1 기능층의 목표 경사각과 제2 기능층의 기설정 두께는
Tan(a)-1≤N(x-y)/y≤Tan(a)+1을 충족하며,
여기서 N=z×W×KIC, z 는 상수, W는 기설정 값, KIC는 제2 기능층의 파괴 인성 파라미터, x는 제2 기능층의 기설정 두께, y는 제1 기능층의 단차 영역에 위치한 부분의 두께, a는 제1 기능층의 목표 경사도이다.
구체적으로, 도 16은 저온 폴리실리콘 박막 트랜지스터(Low Temperature Poly-silicon Thin Film Transistor, LTPS TFT) 어레이 기판을 나타내고, 상기 어레이 기판은 베이스 기판(10), 차광층(LS), 버퍼층(80), 활성층(82), 게이트 전극(81), 게이트 절연층(GI), 층간 절연층(ILD), 평탄화층(PLN), 입력 전극(85), 출력 전극(86), 캐소드층(84), 애노드(83) 및 LDD 저농도 도핑 영역(87)을 포함하며, 활성층은 P-Si로 이루어진다. 도 16에 도시된 바와 같이, 데이터 신호(Vdata)는 TFT를 통해 애노드에 전달된다.
LTPS TFT 어레이 기판을 제조할 때, 적어도 10번의 마스킹 공정이 수행되며, 세부사항은 다음과 같다.
첫 번째 마스킹 공정에서, 차광층(LS)이 형성된다. 구체적으로, 베이스 기판(10)은 사전 세정된 후 고온에서 사전 압축되어 후속하는 고온 공정에 의해 베이스 기판(10)(예를 들어, 유리 기판)이 수축되는 것을 방지하고, 정렬 오프셋의 발생을 방지한다. 다음으로, 베이스 기판 상에 차광 물질층이 증착되고, 차광 물질층의 베이스 기판으로부터 멀어지는 표면에 포토레지스트 층을 형성한 후, 포토레지스트 층을 노광 및 현상시키고, 나머지 포토레지스트층을 마스크로 하여 습식 식각 공정을 통해 차광 물질층을 식각한다. 마지막으로, 나머지 포토레지스트 층을 박리하여 차광층(LS)을 형성한다.
두 번째 마스킹 공정에서, 활성층(82)이 형성된다. 구체적으로, 세정 공정(D/C clean) 및 다층 증착 공정(multi-dep)이 수행되고, 다음으로 탈수소화 공정(dehydrogen), 불화수소산 세정 공정(D/C HF) 및 엑시머 레이저 어닐링 공정(Excimer Laser Annealing, ELA)이 순차적으로 수행된다. 다음으로, 폴리실리콘의 표면에 포토레지스트층을 형성한 후 노광 및 현상시킨다. 다음으로, 남아있는 포토레지스트층을 마스크로 하여 건식 식각 공정을 통해 폴리실리콘을 식각한 후, 남아있는 포토레지스트층을 박리한다. 다음으로, 문턱 전압 도핑을 하여 채널영역의 고유상태를 조절하고 Vth 전압을 조절하고(즉, Vth 도핑) 불화수소산 세정 공정을 거쳐 최종적으로 화학기상증착법으로 게이트 절연막을 형성한다.
세 번째 마스킹 공정 및 네 번째 마스킹 공정에서, 2개의 게이트 전극(81)이 형성되고, 게이트 전극(81) 중 하나(PMOS에 해당)가 제3 마스킹 공정에서 형성된다. 구체적으로, 세정 공정을 수행하고, Mo 금속의 스퍼터링 공정을 수행하여 Mo 박막을 형성한다. 다음으로, 포토레지스트층 형성, 노광, 현상 및 박리 등 공정을 통해 Mo 박막을 패턴화한다. 마지막으로, 양이온 도핑 공정(P+ doping)을 수행하여 P-gate를 형성한다. 다른 하나의 게이트 전극(81)(NMOS에 해당)은 제4 마스킹 공정에서 형성된다. 구체적으로, 패터닝 공정을 계속 수행한 후 음이온 도핑 공정(N+ doping), 애싱 및 건식 식각 공정, 저농도 도핑, 애싱 및 박리 등 공정을 수행하여 N-gate를 형성한다.
다섯 번째 마스킹 공정에서, 접촉층이 형성된다. 구체적으로, 먼저 세정 공정을 수행한 후, 화학 기상 증착을 통해 층간 절연층(ILD)을 형성한다. 다음으로, 사전 세정(pre-cleaning) 공정이 수행된 후, 활성화(activation), 수소화(hydrogen), 소스-드레인층 포토에칭(S/D photo), 건식 식각 및 박리 등 공정이 수행된다.
여섯 번째 마스킹 공정에서, 입력 전극(85) 및 출력 전극(86)이 형성된다. 구체적으로, 식각(Etch) 및 스퍼터링을 통해 Ti/Al/Ti 복합 금속층을 형성한 다음, 복합 금속층에 패터닝 공정을 수행하고, 패터닝 공정은 포토레지스트층 형성, 노광, 현상, 건식 식각 공정, 남아있는 포토레지스트의 박리 과정을 차례로 포함하며, 마지막으로 어닐링 공정(Anneal)이 수행된다.
일곱 번째 마스킹 공정에서, 애노드(83)와 출력 전극(86)을 연결하기 위한 비아홀이 형성된다. 구체적으로, 평탄화층(PLN)은 아크릴 수지를 이용하여 코팅 공정을 통해 형성된다. 다음으로, PLN에 패터닝 공정을 수행하여 출력 전극(86)을 노출시킬 수 있는 비아홀을 형성하고, 마지막으로, 경화 공정을 수행한다.
여덟 번째 마스킹 공정에서, 캐소드층(84)이 형성된다. 구체적으로, 전처리(descum) 공정, 세정 공정 및 스퍼터링 공정을 거쳐 인듐 주석 산화물(ITO) 필름층을 형성하고, ITO 필름층에 패터닝 공정을 수행한다. 패터닝 공정은 포토레지스트층 형성, 노광, 현상, 습식 식각, 남아있는 포토레지스트층 박리 공정을 포함하고, 마지막으로 캐소드층(84)을 형성한다.
아홉 번째 마스킹 공정에서, 패시베이션층(PVX)이 형성된다. 구체적으로, 세정 공정을 거친 후, 화학 기상 증착법을 패시베이션층을 형성한다. 다음으로, 패시베이션층에 패터닝 공정을 수행하고, 패터닝 공정은 포토레지스트층 형성 공정, 노광 공정, 현상 공정, 습식 식각 공정, 남아있는 포토레지스트층의 박리 공정을 포함하며, 마지막으로 출력 전극(86)을 노출시킬 수 있는 비아홀을 갖는 패시베이션층(PVX)을 형성한다.
열 번째 마스킹 공정에서, 애노드(83)가 형성된다. 구체적으로, 세정 공정을 거친 후, 스퍼터링을 통해 인듐 주석 산화물(ITO) 필름층을 형성하고, ITO 필름층에 패터닝 공정을 수행한다. 패터닝 공정은 포토레지스트층 형성 공정, 노광 공정, 현상 공정, 애싱 공정, 습식 식각 공정 및 포토레지스트층의 박리 공정을 차례로 포함한다. 다음으로, 어닐링 공정이 수행되어 애노드(83)를 형성한다.
어레이 기판의 제조가 완료된 후 어레이 기판을 테스트할 수 있으며 테스트 후 문제가 없으면 어레이 기판을 공장에서 출하할 수 있다.
구체적으로, 도 17 내지 도 30은 OLED 어레이 기판을 제조하는 절차를 도시하고 있으며, OLED 어레이 기판의 구체적인 제조절차는 후술한다.
도 17에 도시된 바와 같이, 제1 버퍼층(11) 및 제2 버퍼층(12)은 플라즈마 강화 화학 기상 증착법(Plasma Enhanced Chemical Vapor Deposition, PECVD)을 통해 베이스 기판(10) 상에 순차적으로 형성된다. 제1 버퍼층(11)은 SiNx로 이루어질 수 있고, 600Å의 두께를 가질 수 있다. 제2 버퍼층(12)은 SiOx로 이루어질 수 있고, 2000Å의 두께를 가질 수 있다.
도 18 및 도 19에 도시된 바와 같이, 활성층이 다음과 같이 형성된다. 구체적으로, 초기 세정 공정 후, PECVD를 통해 제2 버퍼층(12)의 베이스 기판으로부터 멀어진 표면에 비정질 실리콘(a-Si) 물질을 증착하여 활성 박막(13)을 형성한다. 다음으로, 전세정(pre-cleaning) 공정을 수행한 후, ELA 공정 및 포토에칭 공정을 수행하여 폴리실리콘(Poly-Si) 물질로 이루어진 활성층(82)을 형성한다. 활성층(82)은 347Å의 두께를 가진다.
도 20에 도시된 바와 같이, PECVD를 통해 SiOx 물질을 계속 증착하여 제1 게이트 절연층(GI1)을 형성하고, 제1 게이트 절연층(GI1)은 694Å의 두께를 갖는다.
도 21에 도시된 바와 같이, Mo 금속의 스퍼터링 공정을 통해 Mo 박막을 형성한 후, Mo 박막에 대해 패터닝 공정을 수행한다. 패터닝 공정은 포토레지스트층 형성 공정, 노광 공정, 현상 공정 및 박리 공정 등을 포함한다. 마지막으로, 이온 도핑 공정을 수행하여 제1 게이트 금속 패턴(13)을 형성하며, 제1 게이트 금속 패턴(13)은 2270Å의 두께를 갖는다.
도 22에 도시된 바와 같이, 고 도핑 공정(B2H6 Heavy Doping)가 수행된다.
도 23에 도시된 바와 같이, PECVD를 통해 SiNx 물질이 계속 증착되어 제2 게이트 절연층(GI2)을 형성하고, 제2 게이트 절연층(GI2)은 1130Å의 두께를 갖는다.
도 24에 도시된 바와 같이, Mo 금속의 스퍼터링 공정을 통해 Mo 박막을 형성한 다음, Mo 박막에 패터닝 공정을 수행한다. 패터닝 공정은 포토레지스트층 형성 공정, 노광 공정, 현상 공정 및 박리 공정 등을 포함한다. 마지막으로, 이온 도핑 공정을 수행하여 제2 게이트 금속 패턴(14) 및 상기 제2 게이트 금속 패턴(14)을 관통하는 비아홀을 형성하며, 제2 게이트 금속 패턴(14)의 두께는 2270Å이다.
도 25에 도시된 바와 같이, PECVD를 통해 SiOx 물질이 계속 증착되어 층간 절연층(ILD)을 형성하며, 층간 절연층(ILD)은 3570Å의 두께를 갖는다.
도 26에 도시된 바와 같이, 제1 게이트 절연층(GI1), 제2 게이트 절연층(GI2) 및 층간 절연층(ILD)을 관통하는 비아홀이 포토에칭 공정을 통해 형성되어, 제1 게이트 금속 패턴(13)의 일부분을 노출시킨다.
도 27에 도시된 바와 같이, Ti/Al/Ti 금속의 스퍼터링 공정을 수행하여 적층형 Ti/Al/Ti 박막을 형성하고, Ti 박막은 550Å의 두께를 가지고, Al 박막은 3500Å의 두께를 가진다. 이후, 상기 Ti/Al/Ti 박막에 패터닝 공정을 수행하여 비아홀 내에 위치하는 소스-드레인 금속 패턴(15)을 형성한다.
도 28에 도시된 바와 같이, 계속 유기 물질을 사용하여 15000Å의 두께를 갖는 평탄화층(PLN)을 형성한 다음, 평탄화층에 패터닝 공정이 수행되어 소스-드레인 금속 패턴(15)을 노출시키는 비아홀을 형성한다.
도 29에 도시된 바와 같이, ITO/Ag/ITO 금속의 스퍼터링 공정을 통해 적층형 ITO/Ag/ITO 박막을 형성하고, ITO는 60Å의 두께를 가지고, Ag는 1000Å의 두께를 가진다. 이후, ITO/Ag/ITO 박막에 패터닝 공정을 수행하여 비아홀에 위치한 애노드 패턴(15)을 형성한다.
도 30에 도시된 바와 같이, 계속 유기 물질을 사용하여 15000Å의 두께를 갖는 픽셀 정의층(PDL)을 형성하고, 그 다음 픽셀 정의층(PDL)에 패터닝 공정이 수행되어 애노드 패턴(15)의 일부를 노출시킬 수 있는 픽셀 개구를 형성한다.
본 발명의 실시예에 따른 방법을 사용하여 제조된 어레이 기판에서, 제1 기능층(20)의 단차 영역에 위치한 부분이 목표 경사각을 갖고, 목표 경사각은 제2 기능층(30)이 기설정 두께를 만족하는 조건하에서의 최대 경사각이고, 기설정 두께는 제2 기능층(30)이 자신의 기능 요구사항을 충족하고 단차 영역에서 파손되지 않는 경우의 두께이다. 따라서, 어레이 기판은 제1 기능층(20)이 최대 경사각을 구비하면서, 제2 기능층(30)이 자신의 기능 요구사항을 충족하고 단차 영역에서 파손되지 않는 최소 두께를 구비하도록 보장한다. 그 결과, 본 발명의 실시예에 따른 제조 방법으로 제조된 어레이 기판은 기능층이 파손되지 않는 것을 보장하면서, 최대 경사각과 가장 얇은 제2 기능층(30)을 구현할 수 있어, 어레이 기판을 박형 및 고해상도 디스플레이 제품에 적용할 수 있고, 어레이 기판의 수율을 향상시키고 재료 비용을 줄인다.
본 명세서에서 각 실시예는 점진적으로 설명되며, 다양한 실시예 사이에서 동일하거나 유사한 부분은 서로 참조될 수 있으며, 각 실시예는 다른 실시예와의 차이점에 초점을 맞춘다. 특히, 방법 실시예는 기본적으로 제품 실시예와 유사하므로 설명이 비교적 간단하며, 해당 부분은 제품 실시예에 대한 설명 중 해당 부분을 참고할 수 있다.
달리 정의되지 않는 한, 본 개시에서 사용된 기술 용어 또는 과학 용어는 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자가 이해하는 바와 같은 통상적인 의미를 가질 것이다. 본 명세서에서 "제1", "제2" 및 이와 유사한 용어는 어떠한 순서, 수량 또는 중요도를 나타내지 않으며, 단지 다양한 구성요소를 구별하기 위해 사용된다. "포함하는" 또는 "구비하는" 및 이와 유사한 단어는 해당 단어 앞에 나오는 요소 또는 사물은 해당 단어 뒤에 인용되는 요소 또는 사물 및 그 등가물을 포함하지만 다른 요소 또는 사물을 배제하지 않는 것을 의미한다. "연결", "커플링" 또는 "결합"과 같은 단어는 물리적 또는 기계적 연결에 국한되지 않고 직접적이든 간접적이든 전기적 연결을 포함할 수 있다. "상", "하", "좌", "우" 등은 상대적인 위치 관계를 나타낼 때만 사용되며, 기술된 객체의 절대 위치가 변경되면 그에 따라 상대적인 위치 관계도 변경될 수 있다.
층, 필름, 영역 또는 베이스 기판과 같은 요소가 다른 요소 "위에" 또는 "아래에" 있는 것으로 언급되는 경우, 상기 요소는 다른 요소의 "바로 위에" 또는 "바로 아래에" 있을 수 있으며, 또는 중간 요소가 존재할 수 있다.
전술한 실시예의 설명에서, 특정 특징, 구조, 재료 또는 특성은 임의의 하나 이상의 실시예 또는 예에서 임의의 적절한 방식으로 조합될 수 있다.
이상은 본 발명의 특정한 실시예일 뿐, 본 발명의 보호 범위가 이에 한정되는 것은 아니며, 본 발명이 개시하는 기술적 범위 내에서 당업자라면 용이하게 변경 또는 대체를 생각할 수 있을 것이며, 모두 본 발명의 보호 범위에 포함되어야 한다. 따라서 본 발명의 보호범위는 청구범위의 보호범위에 기초하여야 한다.

Claims (20)

  1. 베이스 기판, 및 상기 베이스 기판 상에 적층된 제1 기능층 및 제2 기능층을 포함하는 어레이 기판으로서,
    상기 제1 기능층은 상기 베이스 기판 상에 단차 영역을 형성하고, 상기 제2 기능층은 상기 단차 영역을 덮으며,
    상기 제1 기능층의 상기 단차 영역에 위치한 부분은 목표 경사각을 갖고, 상기 목표 경사각은 상기 제2 기능층이 기설정 두께를 만족하는 조건하에서의 최대 경사각이고, 상기 기설정 두께는 상기 제2 기능층이 자신의 기능 요구사항을 충족하고 상기 단차 영역에서 파괴되지 않을 경우의 두께이며,
    상기 제1 기능층의 목표 경사각과 상기 제2 기능층의 상기 기설정 두께는 관계식 Tan(a)-1≤N(x-y)/y≤Tan(a)+1을 충족하며,
    N=z×W×KIC, z 는 상수, W는 기설정 값, KIC는 상기 제2 기능층의 파괴 인성 파라미터, x는 상기 제2 기능층의 기설정 두께, y는 상기 제1 기능층의 상기 단차 영역에 위치한 부분의 두께, a는 상기 제1 기능층의 상기 목표 경사각인
    것을 특징으로 하는 어레이 기판.
  2. 제1항에 있어서,
    상기 제1 기능층은 제1 기능 패턴을 포함하고, 상기 제1 기능 패턴은 상기 베이스 기판 상에 제1 단차 영역을 형성하고,
    상기 제2 기능층은 제1 기능 필름층 및 제2 기능 필름층을 포함하고, 상기 제1 기능 필름층은 상기 제1 기능 패턴의 상기 베이스 기판으로부터 멀어지는 측에 배치되고, 상기 제2 기능 필름층은 상기 제1 기능 필름층의 상기 베이스 기판으로부터 멀어지는 측에 배치되며,
    상기 제1 기능 필름층 및 상기 제2 기능 필름층은 모두 상기 제1 단차 영역을 덮고, 상기 제1 기능 필름층은 상기 제2 기능 필름층과 대략 동일한 파괴 인성 파라미터를 가지며,
    상기 제1 기능 필름층 및 상기 제2 기능 필름층 각각은 균일한 두께를 가지며,
    상기 제1 기능 패턴의 상기 제1 단차 영역에 위치한 부분은 제1 목표 경사각을 갖고, 상기 제1 목표 경사각은 상기 제1 기능 필름층 및 상기 제2 기능 필름층이 제1 기설정 두께를 만족하는 조건하에서의 최대 경사각이며,
    상기 제1 기설정 두께는 상기 제1 기능 필름층 및 상기 제2 기능 필름층이 각각 자신의 기능 요구사항을 충족하고 상기 제1 단차 영역에서 모두 파괴되지 않을 경우의 상기 제1 기능 필름층의 두께와 상기 제2 기능 필름층의 두께의 합인
    것을 특징으로 하는 어레이 기판.
  3. 제2항에 있어서,
    상기 제1 기능층은 상기 제1 기능 패턴과 동일한 층에 배치되고 동일한 재료로 이루어진 제2 기능 패턴을 더 포함하고, 상기 제2 기능 패턴은 상기 베이스 기판 상에 제2 단차 영역을 형성하고,
    상기 제1 기능 필름층은 상기 제2 단차 영역을 덮고,
    상기 제2 기능 패턴의 상기 제2 단차 영역에 위치한 부분은 제2 목표 경사각을 갖고, 상기 제2 목표 경사각은 상기 제1 기능 필름층이 제2 기설정 두께를 만족하는 조건하에서의 최대 경사각이고,
    상기 제2 기설정 두께는 상기 제1 기능 필름층이 자신의 기능 요구사항을 충족하고 상기 제2 단차 영역에서 파괴되지 않을 경우의 두께이고,
    상기 제2 목표 경사각은 상기 제1 목표 경사각보다 작은
    것을 특징으로 하는 어레이 기판.
  4. 제3항에 있어서,
    상기 제1 기능층은 상기 제1 기능 필름층의 상기 베이스 기판으로부터 멀어진 측에 배치된 제3 기능 패턴을 더 포함하고, 상기 제3 기능 패턴은 상기 베이스 기판 상에 제3 단차 영역을 형성하고,
    상기 제2 기능 필름층은 상기 제3 단차 영역을 덮고,
    상기 제3 기능 패턴의 상기 제3 단차 영역에 위치한 부분은 제3 목표 경사각을 갖고, 상기 제3 목표 경사각은 상기 제2 기능 필름층이 제3 기설정 두께를 만족하는 조건하에서의 최대 경사각이고, 상기 제3 기설정 두께는 상기 제2 기능 필름층이 자신의 기능 요구사항을 충족하고 상기 제3 단차 영역에서 파괴되지 않을 경우의 두께이고,
    상기 제3 목표 경사각은 상기 제2 목표 경사각보다 크고 상기 제1 목표 경사각보다 작은
    것을 특징으로 하는 어레이 기판.
  5. 제1항에 있어서,
    상기 제1 기능층은 제4 기능 패턴을 포함하고, 상기 제4 기능 패턴은 상기 베이스 기판으로부터 멀어지는 방향으로 상기 베이스 기판 상에 순차적으로 배열된 적어도 2개의 제4 단차 영역을 형성하고,
    상기 제2 기능층은 상기 제4 기능 패턴의 상기 베이스 기판으로부터 멀어지는 측에 배치되고 상기 제4 기능 패턴 전체를 덮는 평탄화층을 포함하고,
    상기 제4 기능 패턴의 각각의 상기 제4 단차 영역에 위치한 부분은 대응하는 제4 목표 경사각을 갖고, 상기 제4 목표 경사각은 상기 평탄화층 중 상기 제4 목표 경사각에 대응하는 제4 단차 영역에 위치한 제1 부분이 제4 기설정 두께를 만족하는 조건하에서의 최대 경사각이고, 상기 제4 기설정 두께는 상기 제1 부분이 자신의 기능 요구사항을 충족하고 상기 제4 단차 영역에서 파괴되지 않을 경우의 최소 두께인
    것을 특징으로 하는 어레이 기판.
  6. 제5항에 있어서,
    상기 제1 기능층은 제1 기능 패턴을 포함하고, 상기 제1 기능 패턴은 상기 베이스 기판 상에 제1 단차 영역을 형성하고,
    상기 제2 기능층은 제1 기능 필름층 및 제2 기능 필름층을 포함하고, 상기 제1 기능 필름층은 상기 제1 기능 패턴의 상기 베이스 기판으로부터 멀어지는 측에 배치되고, 상기 제2 기능 필름층은 상기 제1 기능 필름층의 상기 베이스 기판으로부터 멀어지는 측에 배치되며, 상기 제1 기능 필름층 및 상기 제2 기능 필름층은 모두 상기 제1 단차 영역을 덮고,
    상기 제4 기능 패턴은 상기 제2 기능 필름층의 상기 베이스 기판으로부터 멀어지는 측에 배치되고 상기 제1 단차 영역을 덮는
    것을 특징으로 하는 어레이 기판.
  7. 제5항에 있어서,
    상기 평탄화층은 제1 평탄화층 및 제2 평탄화층을 포함하고, 상기 제1 기능층은 상기 제1 평탄화층의 상기 베이스 기판으로부터 멀어지는 측에 배치되고 상기 베이스 기판 상에 다른 제4 단차 영역을 형성하는 다른 제4 기능 패턴을 더 포함하고, 상기 다른 제4 기능 패턴의 상기 다른 제4 단차 영역에 위치한 부분은 다른 제4 목표 경사각을 갖고, 상기 제2 평탄화층은 상기 다른 제4 기능 패턴을 덮는
    것을 특징으로 하는 어레이 기판.
  8. 제1항에 있어서,
    상기 제1 기능층은 상기 베이스 기판으로부터 멀어지는 방향을 따라 순차적으로 적층된 제5 기능 패턴 및 제6 기능 패턴을 포함하고,
    상기 제2 기능층은 상기 제5 기능 패턴과 상기 제6 기능 패턴 사이에 배치된 제2 기능 필름층, 및 상기 제6 기능 패턴의 상기 베이스 기판으로부터 멀어지는 측에 배치된 평탄화층을 포함하고, 상기 제2 기능 필름층에는 제1 비아홀이 구비되고, 상기 제2 기능 필름층은 상기 제1 비아홀의 가장자리에 제5 단차 영역을 형성하고,
    상기 제2 기능 필름층의 상기 제5 단차 영역에 위치한 부분은 제5 목표 경사각을 갖고,
    상기 제6 기능 패턴은 상기 제1 비아홀을 통해 상기 제5 기능 패턴에 결합되고, 상기 제6 기능 패턴은 상기 제5 단차 영역을 덮으며 상기 제5 단차 영역에 대응하는 위치에 제6 단차 영역을 형성하고,
    상기 제6 기능 패턴의 상기 제6 단차 영역에 위치한 부분은 제6 목표 경사각을 갖고, 상기 제6 목표 경사각은 상기 평탄화층 중 상기 제6 단차 영역에 위치한 제2 부분이 제6 기설정 두께를 만족하는 조건하에서의 최대 경사각이며, 상기 제6 기설정 두께는 상기 제2 부분이 자신의 기능 요구 사항을 충족하고 상기 제6 단차 영역에서 파괴되지 않을 경우의 최소 두께이며,
    상기 제5 목표 경사각은 상기 제6 목표 경사각과 대략 동일한
    것을 특징으로 하는 어레이 기판.
  9. 제1항에 있어서,
    상기 제1 기능층은,
    상기 베이스 기판 상에 배치되고, 상기 베이스 기판 상에 제7 단차 영역을 형성하는 제7 기능 패턴,
    상기 제7 기능 패턴의 상기 베이스 기판으로부터 멀어지는 측에 배치되고, 상기 제7 단차 영역을 덮는 제3 부분과, 상기 제7 기능 패턴 중 상기 제7 단차 영역이 아닌 나머지 영역을 덮는 제4 부분 및 상기 제7 기능 패턴을 덮지 않는 제5 부분을 포함하는 제8 기능 패턴, 및
    상기 제8 기능 패턴의 상기 베이스 기판으로부터 멀어지는 측에 배치되고 제2 비아홀이 구비되는 평탄화층 - 상기 베이스 기판 상의 상기 제2 비아홀의 직교 투영은 상기 베이스 기판 상의 상기 제8 기능 패턴의 직교 투영 내에 위치하며, 상기 평탄화층은 상기 제2 비아홀의 가장자리에 제8 단차 영역 및 제9 단차 영역을 형성하고, 상기 베이스 기판 상의 상기 제8 단차 영역의 직교 투영은 상기 베이스 기판 상의 상기 제4 부분의 직교 투영과 중첩되고, 상기 베이스 기판 상의 상기 제9 단차 영역의 직교 투영은 상기 베이스 기판 상의 상기 제5 부분의 직교 투영과 중첩됨 - 을 포함하고,
    상기 제2 기능층은 제2 기능 필름층 및 제9 기능 패턴을 포함하고, 상기 제2 기능 필름층은 상기 제7 기능 패턴과 상기 제8 기능 패턴 사이에 배치되고, 상기 제9 기능 패턴은 상기 평탄화층의 상기 베이스 기판으로부터 멀어지는 측에 배치되고 상기 제2 비아홀을 통해 상기 제8 기능 패턴과 결합되며, 상기 제9 기능 패턴은 상기 제8 단차 영역 및 상기 제9 단차 영역을 덮고 균일한 두께를 가지며,
    상기 평탄화층의 상기 제8 단차 영역에 위치한 부분은 제8 목표 경사각을 갖고, 상기 제8 목표 경사각은 상기 제9 기능 패턴이 제8 기설정 두께를 만족하는 조건하에서의 최대 경사각이고, 상기 제8 기설정 두께는 상기 제9 기능 패턴이 자신의 기능 요구 사항을 충족하고 상기 제8 단차 영역에서 파괴되지 않을 경우의 두께이고,
    상기 평탄화층의 상기 제9 단차 영역에 위치한 부분은 제9 목표 경사각을 갖고, 상기 제9 목표 경사각은 상기 제9 기능 패턴이 제9 기설정 두께를 만족하는 조건하에서의 최대 경사각이고, 상기 제9 기설정 두께는 상기 제9 기능 패턴이 자신의 기능 요구 사항을 충족하고 상기 제9 단차 영역에서 파괴되지 않을 경우의 두께인
    것을 특징으로 하는 어레이 기판.
  10. 제9항에 있어서,
    상기 베이스 기판 상의 상기 제7 기능 패턴의 직교 투영과 상기 베이스 기판 상의 상기 제8 기능 패턴의 직교 투영은 제1 중첩 영역을 형성하고, 상기 제1 중첩 영역은 제1 방향을 따라 제1 크기를 갖고,
    상기 제8 기능 패턴의 상기 제1 중첩 영역에 있지 않는 부분은 상기 제1 방향을 따라 제2 크기를 가지며,
    상기 제9 기능 패턴과 상기 제8 기능 패턴은 제1 접촉 영역을 형성하고, 상기 제1 방향으로 상기 제1 접촉 영역의 경계와 상기 제8 기능 패턴의 제1 단부 사이의 최소 거리는 제1 간격이고, 상기 제1 접촉 영역의 경계와 상기 제8 기능 패턴의 제2 단부 사이의 최소 거리는 제2 간격이고, 상기 제1 단부와 상기 제2 단부에는 상기 제1 방향에서 대향되고, 상기 베이스 기판 상의 상기 제1 단부의 직교 투영은 상기 제7 기능 패턴과 중첩되고, 상기 베이스 기판 상의 상기 제2 단부의 직교 투영은 상기 제7 기능 패턴과 중첩되지 않으며,
    상기 제1 크기와 상기 제2 크기의 차이에 대응하는 제1 절댓값은, 상기 제1 간격과 상기 제2 간격의 차이에 대응하는 제2 절댓값에 정비례하는
    것을 특징으로 하는 어레이 기판.
  11. 제10항에 있어서,
    상기 제1 간격과 상기 제2 간격의 차이에 대응하는 제2 절댓값은, 상기 제1 간격과 상기 제8 기능 패턴의 상기 제1 방향에서의 제1 폭의 비율에 정비례하는
    것을 특징으로 하는 어레이 기판.
  12. 제10항에 있어서,
    상기 제1 크기가 상기 제1 간격보다 큰 경우, 상기 제8 목표 경사각은 상기 제9 목표 경사각보다 크며, 또는
    상기 제8 목표 경사각과 상기 제9 목표 경사각 사이의 차이는 상기 제1 크기에 정비례하는
    것을 특징으로 하는 어레이 기판.
  13. 제10항에 있어서,
    상기 제8 목표 경사각과 상기 제9 목표 경사각의 차이는, 상기 제7 단차 영역에서 상기 제7 기능 패턴의 제7 목표 경사각보다 작으며,
    상기 제7 목표 경사각은 상기 제2 기능 필름층이 제7 기설정 두께를 만족하는 조건하에서의 최대 경사각이고, 상기 제7 기설정 두께는 상기 제2 기능 필름층이 자신의 기능 요구사항을 충족하고 상기 제7 단차 영역에서 파괴되지 않을 경우의 두께인
    것을 특징으로 하는 어레이 기판.
  14. 제1항에 있어서,
    커패시터 구조를 포함하고,
    상기 제1 기능층은 상기 커패시터 구조의 제1 전극판을 포함하고, 상기 제1 전극판은 상기 베이스 기판 상에 전극판 단차 영역을 형성하고,
    상기 제2 기능층은 상기 제1 전극판의 상기 베이스 기판으로부터 멀어지는 측에 배치되고 상기 제1 전극판 전체를 덮는 유전층을 포함하고, 상기 제1 전극판의 상기 전극판 단차 영역에 위치한 부분은 전극판 목표 경사각을 갖고, 상기 전극판 목표 경사각은 상기 유전층이 제10 기설정 두께를 만족하는 조건하에서의 최대 경사각이고, 상기 제10 기설정 두께는 상기 유전층이 자신의 기능 요구사항을 충족하고 상기 전극판 단차 영역에서 파괴되지 않을 경우의 두께이고,
    상기 캐패시터 구조의 제2 전극판은 상기 유전층의 상기 베이스 기판으로부터 멀어지는 측에 배치되고, 상기 베이스 기판 상의 상기 제2 전극판의 직교 투영과 상기 베이스 기판 상의 상기 제1 전극판의 직교 투영은 제1 중첩 영역을 형성하고, 상기 제2 전극판은 상기 전극판 단차 영역을 덮는
    것을 특징으로 하는 어레이 기판.
  15. 제14항에 있어서,
    상기 커패시터 구조는 제1 커패시터 구조, 제2 커패시터 구조 및 제3 커패시터 구조를 포함하고, 상기 제1 커패시터 구조의 커패시턴스는 상기 제2 커패시터 구조의 커패시턴스 및 상기 제3 커패시터 구조의 커패시턴스 중 적어도 하나보다 크고,
    상기 제1 커패시터 구조의 제1 전극판에 대응하는 전극판 목표 경사각은 상기 제2 커패시터 구조의 제1 전극판에 대응하는 전극판 목표 경사각 및 상기 제3 커패시터 구조의 제1 전극판에 대응하는 전극판 목표 경사각 중 적어도 하나보다 큰
    것을 특징으로 하는 어레이 기판.
  16. 제15항에 있어서,
    상기 제1 커패시터 구조에 대응하는 제1 유전층의 두께는 상기 제2 커패시터 구조에 대응하는 제2 유전층의 두께 및 상기 제3 커패시터 구조에 대응하는 제3 유전층의 두께 중 적어도 하나보다 작은
    것을 특징으로 하는 어레이 기판.
  17. 제15항에 있어서,
    상기 제1 커패시터 구조의 제2 전극판 중 대응하는 제1 중첩 영역에 위치한 부분에 포함된 경사각은, 상기 제2 커패시터 구조의 제2 전극판 중 대응하는 제1 중첩 영역에 위치한 부분에 포함된 경사각 및 상기 제3 커패시터 구조의 제2 전극판 중 대응하는 제1 중첩 영역에 위치한 부분에 포함된 경사각 중 적어도 하나보다 큰
    것을 특징으로 하는 어레이 기판.
  18. 제1항에 있어서,
    상기 제1 기능층은 복합 금속 패턴을 포함하고, 상기 복합 금속 패턴은 상기 베이스 기판으로부터 멀어지는 방향으로 순차적으로 적층된 제1 금속 서브 패턴, 제2 금속 서브 패턴 및 제3 금속 서브 패턴을 포함하고, 상기 제1 금속 서브 패턴은 상기 제3 금속 서브 패턴과 동일한 재료로 이루어지며,
    식각을 통해 상기 제1 기능층을 형성할 때, 상기 제1 기능층의 목표 경사각은 상기 제3 금속 서브 패턴의 식각 속도에 반비례하는
    것을 특징으로 하는 어레이 기판.
  19. 제1항 내지 제18항 중 어느 한 항에 따른 어레이 기판을 포함하는 디스플레이 장치.
  20. 제1항 내지 제18항 중 어느 한 항에 따른 어레이 기판의 제조 방법으로서,
    베이스 기판 상에 제1 기능층 - 상기 제1 기능층은 상기 베이스 기판 상에 단차 영역을 형성하고, 상기 제1 기능층의 상기 단차 영역에 위치한 부분은 목표 경사각을 가짐 - 을 형성하는 단계와,
    상기 제1 기능층의 상기 베이스 기판으로부터 멀어지는 측에 상기 단차 영역을 덮는 제2 기능층 - 상기 목표 경사각은 상기 제2 기능층이 기설정 두께를 만족하는 조건하에서의 최대 경사각이고, 상기 기설정 두께는 상기 제2 기능층이 자신의 기능 요구사항을 충족하고 상기 단차 영역에서 파괴되지 않을 경우의 두께임 - 을 형성하는 단계를 포함하고,
    상기 제1 기능층의 상기 목표 경사각과 상기 제2 기능층의 기설정 두께는 관계식 Tan(a)-1≤N(x-y)/y≤Tan(a)+1을 충족하며,
    N=z×W×KIC, z 는 상수, W는 기설정 값, KIC는 상기 제2 기능층의 파괴 인성 파라미터, x는 상기 제2 기능층의 기설정 두께, y는 상기 제1 기능층의 상기 단차 영역에 위치한 부분의 두께, a는 상기 제1 기능층의 상기 목표 경사각인
    것을 특징으로 하는 어레이 기판의 제조 방법.
KR1020227016770A 2020-04-24 2020-07-21 어레이 기판 및 그 제조 방법, 디스플레이 장치 KR20230006796A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010330332.1A CN111244117B (zh) 2020-04-24 2020-04-24 一种阵列基板及其制作方法、显示装置
CN202010330332.1 2020-04-24
PCT/CN2020/103313 WO2021212676A1 (zh) 2020-04-24 2020-07-21 阵列基板及其制作方法、显示装置

Publications (1)

Publication Number Publication Date
KR20230006796A true KR20230006796A (ko) 2023-01-11

Family

ID=70879061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227016770A KR20230006796A (ko) 2020-04-24 2020-07-21 어레이 기판 및 그 제조 방법, 디스플레이 장치

Country Status (6)

Country Link
US (1) US11387259B2 (ko)
EP (1) EP4141934B1 (ko)
JP (1) JP7548478B2 (ko)
KR (1) KR20230006796A (ko)
CN (1) CN111244117B (ko)
WO (1) WO2021212676A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244117B (zh) 2020-04-24 2020-07-28 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN112071843A (zh) * 2020-09-18 2020-12-11 长江存储科技有限责任公司 半导体结构及其制造方法
CN112234091A (zh) * 2020-10-23 2021-01-15 厦门天马微电子有限公司 显示面板和显示装置
CN112382237A (zh) * 2020-11-27 2021-02-19 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示基板及显示装置
CN117280891A (zh) * 2022-04-19 2023-12-22 京东方科技集团股份有限公司 显示基板及制作方法、显示装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100485232B1 (ko) * 1998-02-09 2005-04-25 세이코 엡슨 가부시키가이샤 액정 패널, 이를 구비한 전자 기기 및 박막 트랜지스터 어레이 기판
JP3754216B2 (ja) 1998-12-24 2006-03-08 シャープ株式会社 液晶表示装置およびその製造方法
JP4092851B2 (ja) * 2000-04-19 2008-05-28 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法及び電子機器
US20040018749A1 (en) * 2002-07-08 2004-01-29 Dorfman Benjamin F. Method of decreasing brittleness of single crystals, semiconductor wafers, and solid-state devices
KR100611152B1 (ko) 2003-11-27 2006-08-09 삼성에스디아이 주식회사 평판표시장치
WO2007017982A1 (ja) 2005-08-11 2007-02-15 Sharp Kabushiki Kaisha 回路基板、電子装置、及び、回路基板の製造方法
JP2007095612A (ja) 2005-09-30 2007-04-12 Seiko Epson Corp 有機エレクトロルミネッセンス装置および電子機器
US8512849B2 (en) 2007-08-09 2013-08-20 International Business Machines Corporation Corrugated interfaces for multilayered interconnects
JP2010123498A (ja) 2008-11-21 2010-06-03 Canon Inc 有機発光装置、及びその製造方法
KR20110116803A (ko) * 2010-04-20 2011-10-26 삼성전자주식회사 표시 기판, 이를 포함하는 액정 표시 장치 및 이의 제조 방법
US10487009B2 (en) 2012-10-12 2019-11-26 Corning Incorporated Articles having retained strength
US9040432B2 (en) * 2013-02-22 2015-05-26 International Business Machines Corporation Method for facilitating crack initiation during controlled substrate spalling
CN103412444B (zh) * 2013-07-23 2015-08-26 北京京东方光电科技有限公司 一种阵列基板及其制作方法和显示面板
KR102471115B1 (ko) 2016-01-06 2022-11-28 삼성디스플레이 주식회사 유기 발광 표시 장치
CN109643653A (zh) * 2016-08-22 2019-04-16 三菱电机株式会社 半导体装置
CN107579081B (zh) * 2017-09-27 2020-04-03 上海天马有机发光显示技术有限公司 一种显示面板和显示装置
CN108666347B (zh) * 2018-04-26 2021-07-30 上海天马微电子有限公司 显示面板及其制造方法、显示装置
CN209447790U (zh) * 2019-03-15 2019-09-27 浙江荷清柔性电子技术有限公司 半导体器件互连装置及柔性电路板
CN109873025B (zh) 2019-04-11 2021-10-08 京东方科技集团股份有限公司 有机发光二极管阵列基板及显示装置
CN110212118B (zh) * 2019-07-19 2021-07-16 武汉天马微电子有限公司 显示面板及其制备方法、显示装置
CN111244117B (zh) 2020-04-24 2020-07-28 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
US11864413B2 (en) * 2020-05-15 2024-01-02 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and method for manufacturing the same, display device

Also Published As

Publication number Publication date
US11387259B2 (en) 2022-07-12
CN111244117A (zh) 2020-06-05
JP7548478B2 (ja) 2024-09-10
EP4141934A1 (en) 2023-03-01
WO2021212676A1 (zh) 2021-10-28
EP4141934A4 (en) 2023-10-18
JP2023522495A (ja) 2023-05-31
US20220123028A1 (en) 2022-04-21
EP4141934B1 (en) 2024-09-04
CN111244117B (zh) 2020-07-28

Similar Documents

Publication Publication Date Title
KR20230006796A (ko) 어레이 기판 및 그 제조 방법, 디스플레이 장치
US8816346B2 (en) TFT array substrate and manufacturing method thereof
US20100270556A1 (en) Tft lcd array substrate and manufacturing method thereof
EP2657969A2 (en) Array substrate and method of fabricating the same
US9632382B2 (en) Array substrate comprising a barrier layer pattern and the method for manufacturing the same, and liquid crystal display device
EP3327763B1 (en) Method for manufacturing array substrate, array substrate, and display device
US20070031642A1 (en) Adhesive tape for a flexible display device and method of manufacturing a flexible display device using the same
US8664661B2 (en) Thin film transistor, method of fabricating thin film transistor and pixel structure
US20070015319A1 (en) Method for forming contact hole and method for fabricating thin film transistor plate using the same
US7525624B2 (en) Liquid crystal display device and fabricating method thereof
US8551822B2 (en) Method for manufacturing array substrate
TW200525649A (en) Method of fabricating display panel
US7923312B2 (en) Fabricating method of thin film transistor
US6696325B1 (en) Method of transferring a thin film device onto a plastic sheet and method of forming a flexible liquid crystal display
US20120032263A1 (en) Semiconductor device and method of producing same
WO2017181464A1 (zh) Tft阵列基板及其制作方法
US20100020258A1 (en) Thin film transistor substrate, method of manufacturing thereof and liquid crystal display device
KR100740937B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US20060258033A1 (en) Active matrix substrate and method for fabricating the same
JPWO2021212676A5 (ko)
CN103151253B (zh) 信号线的制作方法、薄膜晶体管、阵列基板及显示装置
KR100852169B1 (ko) 액정표시장치 및 이에 이용되는 어레이 기판의 제조방법
KR100986907B1 (ko) 액정 디스플레이 패널 제조방법 및 그에 의해 제조된 액정 디스플레이 패널
KR20190063864A (ko) 박막 트랜지스터 및 박막 트랜지스터 제조방법
KR20050068886A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법