KR20220162126A - 하이브리드 패키지 장치 및 제조 방법 - Google Patents

하이브리드 패키지 장치 및 제조 방법 Download PDF

Info

Publication number
KR20220162126A
KR20220162126A KR1020227032665A KR20227032665A KR20220162126A KR 20220162126 A KR20220162126 A KR 20220162126A KR 1020227032665 A KR1020227032665 A KR 1020227032665A KR 20227032665 A KR20227032665 A KR 20227032665A KR 20220162126 A KR20220162126 A KR 20220162126A
Authority
KR
South Korea
Prior art keywords
substrate
package
metallization
metallization structure
die
Prior art date
Application number
KR1020227032665A
Other languages
English (en)
Inventor
아니켓 파틸
홍 복 위
브리검 나바자
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20220162126A publication Critical patent/KR20220162126A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

일부 특징들은 다이, 제1 기판 구조, 및 기판과 적어도 부분적으로 동일 평면 상에 있는 제1 금속배선 구조를 포함하는 하이브리드 패키지와 관련된다. 다이는 제2 금속배선 구조를 통해 제1 금속배선 구조 및 제1 기판에 전기적으로 커플링된다. 제1 금속배선 구조는 데이터 시그널링을 위한 전기 경로를 제공하도록 구성된다. 제2 금속배선 구조는 접지 평면으로서 구성되고 접지 신호에 커플링된다. 제1 금속배선 구조는 전력 시그널링을 위한 전기 경로를 제공하도록 구성된다.

Description

하이브리드 패키지 장치 및 제조 방법
35 U.S.C.§하의 우선권 주장
[0001] 본 특허출원은, 발명의 명칭이 “HYBRID PACKAGE APPARATUS AND METHOD OF FABRICATING”으로 2020년 3월 31일자로 출원된 미국 가출원 번호 제 63/002,750호, 및 발명의 명칭이 “HYBRID PACKAGE APPARATUS AND METHOD OF FABRICATING”으로 2021년 3월 24일자로 출원된 미국 정규 출원 번호 제 17/211,164호를 우선권으로 주장하며, 이들 각각은 본 발명의 양수인에게 양도되고 그로써 인용에 의해 본 명세서에 명백히 포함된다.
개시내용의 분야
[0002] 다양한 특징들은 패키지 기판 및 적어도 부분적으로 동일 평면 상의 금속배선(metallization) 구조를 포함하는 하이브리드 패키지에 관한 것이다.
[0003] 집적 회로들, 집적 회로 패키지들 및 전자 디바이스들은 계속해서 더 작은 폼 팩터들로 구동되고 있다. 그러한 디바이스들 사이의 연결들은 계속 더 작은 폼 팩터를 유지하면서 입력/출력을 증가시키기 위해 더 작은 폭 및 더 미세한 피치들을 갖도록 대응하여 구동되고 있다.
[0004] 또한, 집적 회로 패키지들은 전력 시그널링, 데이터 시그널링, 및 접지 신호를 포함하는 다양한 타입들의 시그널링을 지원한다.
[0005] 다양한 피처들은 패키지 기판 및 적어도 부분적으로 동일 평면 상의 금속배선 구조를 포함하는 하이브리드 패키지에 관한 것이다.
[0006] 제1 예는 다이, 제1 기판 구조, 및 제1 기판 구조와 적어도 부분적으로 동일 평면 상에 있는 제1 금속배선 구조를 포함하는 패키지를 제공한다. 다이는 제1 금속배선 구조 및 제1 기판 구조에 전기적으로 커플링된다. 제2 예는 패키지를 형성하는 방법을 제공하며, 이 방법은, 제1 금속배선 구조를 형성하는 단계, 제1 기판 구조를 형성하는 단계 ― 제1 기판 구조는 수평 평면 상에서 제1 금속배선 구조와 적어도 부분적으로 동일 평면 상에 있음 ―, 및 제1 금속배선 구조 및 제1 기판 구조에 전기적으로 커플링되는 다이를 형성하는 단계를 포함한다.
[0007] 다양한 특성들, 속성, 및 이점들은, 도면들과 함께 취해진 경우, 아래에 기재된 상세한 설명으로부터 명백해질 수 있으며, 도면에서, 동일한 참조 부호들은 전반에 걸쳐 대응적으로 식별된다.
[0008] 도 1a는 하이브리드 패키지의 단면도를 예시한다.
[0009] 도 1b는 하이브리드 패키지의 단순화된 평면도를 예시한다.
[0010] 도 1c 내지 도 1f는 하이브리드 패키지를 통하는 다양한 전기 경로들을 예시한다.
[0011] 도 2는 표면 실장 디바이스들을 갖는 도 1a 및 도 1b의 하이브리드 패키지를 예시한다.
[0012] 도 3은 다른 하이브리드 패키지의 단면도를 예시한다.
[0013] 도 4는 표면 실장 디바이스들을 갖는 도 3의 하이브리드 패키지를 예시한다.
[0014] 도 5a 내지 도 5k는 도 1a 및 도 1b의 하이브리드 패키지를 제조하기 위한 제조 프로세스 단계들의 시퀀스를 예시한다.
[0015] 도 6a 내지 도 6i는 도 3의 하이브리드 패키지를 제조하기 위한 제조 프로세스 단계들의 시퀀스를 예시한다.
[0016] 도 7은 하이브리드 패키지를 제조하기 위한 방법의 예시적인 흐름도를 예시한다.
[0017] 도 8은 전술한 하이브리드 패키지들 중 임의의 것과 통합될 수 있는 다양한 전자 디바이스들을 예시한다.
[0018] 다음의 설명에서, 본 개시의 다양한 양상들의 완전한 이해를 제공하기 위해 특정한 세부사항들이 제공된다. 그러나, 양상들이 이러한 특정 세부사항들 없이도 실시될 수 있음이 당업자들에 의해 이해될 것이다. 예를 들어, 회로들은, 불필요하게 상세히 양상들을 불명료하게 하는 것을 회피하기 위해 블록 다이어그램들로 도시될 수 있다. 다른 예시들에서, 널리-공지된 회로들, 구조들 및 기법들은 본 개시의 양상들을 불명료하게 하지 않기 위해 상세히 도시되지 않을 수 있다.
개요
[0019] 일부 특징들은 하이브리드 패키지에 관련된다. 하이브리드 패키지는 제1 금속배선 구조를 포함하는 제1 부분, 및 하이브리드 패키지의 제4 부분에 전기적으로 커플링하기 위한 스루 몰드 비아(through mold via)들 또는 구리 필러들과 같은 복수의 상호연결부들을 포함한다. 제1 금속배선 구조는 또한, 제1 금속배선 구조 내에 전기 커플링(즉, 전기 연결들)을 위한 금속을 포함하는 복수의 상호연결부들을 포함한다. 제1 부분은 또한, 하이브리드 패키지의 제4 부분에 전기적으로 연결하기 위한 스루 몰드 비아들 또는 구리 필러들과 같은 복수의 기판 상호연결부들을 포함하는 제1 기판 구조를 포함한다.
[0020] 제1 금속배선 구조는 수평 평면 상에서 제1 기판 구조와 적어도 부분적으로 동일 평면 상에 있고, 제1 기판에 인접해 있다. 제1 예에서, 최상부 기판 유전체 층은 제1 금속배선 구조의 최상부 유전체 층보다 더 높다. 제1 금속배선 구조의 다른 부분들은 제1 기판 구조와 동일 평면 상에 있다.
[0021] 제1 몰드는 제1 금속배선 구조 및 제1 기판 구조를 적어도 부분적으로 둘러싸고 커버한다. 제1 몰드는 제1 금속배선 구조와 제1 기판 구조를 적어도 부분적으로 분리한다.
[0022] 하이브리드 패키지의 제4 부분은 제1 부분 위에 있다. 하이브리드 패키지의 제4 부분은 하이브리드 패키지를 PCB(printed circuit board)에 전기적으로 커플링하도록 구성된다. 하이브리드 패키지의 제4 부분은 하이브리드 패키지를 PCB에 커플링하기 위한 복수의 상호연결부들 및 솔더 볼들을 포함한다.
[0023] 하이브리드 패키지의 제2 부분은 제1 부분 아래에 있고 제1 부분에 인접해 있다. 하이브리드 패키지의 제2 부분은 제2 부분에 대한 전기 커플링을 위한 복수의 상호연결부들을 포함하는 제2 금속배선 구조를 포함한다. 선택적으로, 제2 금속배선은 하이브리드 패키지의 제3 부분에 전기적으로 커플링하기 위한 부가적인 복수의 상호연결부들을 가질 수 있다.
[0024] 하이브리드 패키지의 제3 부분은 제2 부분 아래에 있고 제2 부분에 인접해 있다. 제3 부분은 제2 부분에 커플링하기 위한 복수의 상호연결부들을 갖는 다이를 포함한다. 다이 및 다이의 복수의 상호연결부들은 제2 몰드에 의해 적어도 부분적으로 둘러싸인다. 하이브리드 패키지는 선택적으로, POP(package-on-package) 구성으로 제2 패키지에 커플링될 수 있다. POP 구성이 선택되면, 제3 부분은 선택적인 제5 부분에 전기적으로 커플링하도록 구성된 스루 몰드 비아들을 선택적으로 포함할 수 있다.
[0025] 하이브리드 패키지의 선택적인 제5 부분은 하이브리드 패키지를 제2 패키지에 커플링하기 위한 제3 금속배선 구조를 포함한다.
[0026] 제2 금속배선 구조는 접지 신호에 커플링될 수 있어서, 제2 금속배선은 접지되거나 또는 접지 평면으로서 동작하도록 구성된다. 제1 금속배선 구조는 데이터 시그널링을 위한 전기 경로를 제공하도록 구성될 수 있다. 제1 기판 구조는 전력을 위한(예컨대, 전력 분배 네트워크를 위한 또는 전력 시그널링을 위한) 전기 경로를 제공하도록 구성될 수 있다.
[0027] 일 예에서, 하이브리드 패키지는 SMD(surface mount device)들, 이를테면 저항기들, 커패시터들, 또는 인덕터들을 포함할 수 있다. SMD는 하이브리드 패키지의 제4 부분에서 솔더 볼들 대신에 로케이팅될 수 있다. SMD는 하이브리드 패키지의 제3 부분의 제2 몰드 내에 로케이팅될 수 있다.
[0028] 제1 금속배선 구조는 제1 두께를 갖는 패드들을 포함하는 복수의 제1 상호연결부들을 포함하고, 제1 기판 구조는 제2 두께를 갖는 패드들을 포함하는 복수의 기판 상호연결부들을 포함하며, 제2 두께는 제1 두께보다 더 크다. 또한, 제1 금속배선 구조는 제1 비아 폭을 갖는 복수의 제1 비아들을 포함하고, 제1 기판은 기판 비아 폭을 갖는 복수의 기판 비아들을 포함하며, 기판 비아 폭은 제1 비아 폭보다 더 크다.
[0029] 유리하게, 제1 금속배선 구조는 제1 금속배선 구조의 복수의 상호연결부들과 연관된 제1 두께 ― 제1 두께는 복수의 기판 상호연결부들과 연관된 제2 두께 미만임 ―, 및 제1 금속배선 구조의 복수의 비아들과 연관된 제1 폭 ― 제1 폭은 복수의 기판 비아들과 연관된 제2 폭 미만임 ―을 가지며, 제1 금속배선 구조는 복수의 상호연결부들 및 복수의 비아들의 더 낮은 임피던스로 인해 개선된 신호 무결성을 갖는다. 제1 금속배선 구조의 이러한 제1 두께 및 제1 폭 특징들은, 고속 데이터 시그널링을 획득하기 위해 데이터 시그널링 경로가 낮은 임피던스를 갖는 것이 유리하기 때문에, 제1 금속배선 구조가 데이터 시그널링을 위한 전기 경로를 제공하는 데 특히 적합하게 되게 할 수 있다.
[0030] 유리하게, 제1 기판 구조는, 제1 금속배선 구조의 복수의 비아들 및 복수의 상호연결부들과 연관된 제1 폭 및 제1 두께 각각보다 더 넓고 더 두꺼운, 제1 기판 구조의 복수의 기판 비아들과 연관된 제2 폭 및 제1 기판 구조의 복수의 기판 상호연결부들과 연관된 제2 두께를 가지기 때문에, 제1 기판 구조는 복수의 기판 상호연결부들 및 기판 비아들의 더 큰 표면 영역을 통해 전력을 더 잘 분배할 수 있다. 부가적으로, 제1 기판 구조의 위에서 언급된 제2 두께 및 제2 폭 특징들은 개선된 열 히트 분포(thermal heat distribution)를 가능하게 한다.
[0031] 하이브리드 패키지는 제1 두께 및 제1 폭 특징들을 갖는 제1 금속배선 구조, 및 제2 두께 및 제2 폭 특징들을 갖는 제1 기판 구조 둘 모두를 포함한다. 하이브리드 패키지의 면적은, 상호연결부들(예컨대, 패드들 및 트레이스들) 모두가 전력 신호들을 수용하도록 구성되는 종래의 패키지와 비교하여 감소된다. 이는, 데이터 시그널링을 위해, 제1 두께 및 제1 폭 특징들(즉, 감소된 두께 및 감소된 폭)을 갖는, 제1 금속배선 구조를 활용함으로써 면적이 감소되기 때문이다.
용어들 및 정의들
[0032] 일부 구현들에서, 상호연결부는 2개의 포인트들, 엘리먼트들 및/또는 컴포넌트들 사이에서 전기적 연결을 허용하거나 용이하게 하는 엘리먼트 또는 컴포넌트이다. 일부 구현들에서, 상호연결부는 트레이스, 패드, 필러, 재분배 금속 층, UBM(under bump metallization) 층, 솔더(예컨대, 솔더 볼들)를 포함할 수 있다. 일부 구현들에서, 상호연결부는 신호(예컨대, 데이터 신호, 접지 신호, 전력 신호)에 대한 전기적 경로를 제공하도록 구성될 수 있는 전기 전도성 재료(예컨대, 금속)이다. 상호연결부는 디바이스, 전자 컴포넌트, 기판, 인터포저, PCB(printed circuit board), 다이, 다이 상호연결부, 또는 회로의 일부일 수 있다. 일부 구현들에서, 상호연결부는 하나 초과의 엘리먼트 또는 컴포넌트를 포함할 수 있다.
[0033] 트레이스는 디바이스에서 수평 방향 또는 거의 수평 방향을 따라 전기 경로를 제공하는 상호연결부의 형태이다. 일부 구현들에서, 트레이스는 기판에 형성될 수 있거나 또는 기판 상에 형성될 수 있다.
[0034] 패드는 통합형 디바이스에서 전기 경로를 제공하는 상호연결부의 형태이다. 일부 구현들에서, 패드는 상이한 재료로 제조된 상호연결부에 대한 커플링 인터페이스를 제공하는 엘리먼트 또는 컴포넌트이다. 예컨대, 패드는 솔더(예컨대, 솔더 볼)에 대한 인터페이스를 제공하도록 구성될 수 있다.
[0035] 비아는 통협형 디바이스에서 수직 방향 또는 거의 수직 방향을 따라 전기 경로를 제공한다. 일부 구현들에서, 비아는 (예컨대, 기판 비아를 통해) 기판에 형성될 수 있다. 일부 구현들에서, 비아는 (예컨대, 몰드 비아를 통해) 몰드 층에 형성될 수 있다. 일부 구현들에서, 비아는 수직 벽들을 가질 수 있거나, 또는 테이퍼링된 또는 경사진 벽들 또는 다른 배향들을 가질 수 있다.
[0036] "두께"라는 용어는 오브젝트의 수직 측정치로서 정의될 수 있다. 다시 말하면, 두께는 오브젝트의 최하부로부터 최상부까지의 측정치로서 정의될 수 있다.
[0037] "폭"이라는 용어는, 오브젝트가 단면도로 보일 때, 오브젝트의 측면 또는 수평 측정치로서 정의될 수 있다. 예컨대, 비아(예컨대, 114)의 폭은 제1 측벽(또는 제1 측)으로부터 비아의 제2 측벽(또는 제2 측)까지의 비아의 측방향 또는 수평 측정치이다.
[0038] 달리 언급되지 않는 한, 커플링된이라는 용어는 전기적으로(예컨대, 전도성으로) 커플링된 것을 의미한다. 또한, 오브젝트 또는 컴포넌트 또는 디바이스 A는, 그 사이에 하나 이상의 중간 컴포넌트들이 있더라도 디바이스 C에 커플링될 수 있다.
[0039] 본원에서 사용되는 바와 같이, "접지"라는 용어는, 접지 또는 접지된 전도성 포인트 또는 평면에 대한 전위가 기준 전위로서 취해진 전도성 포인트 또는 평면이며, 회로 내의 다른 전압들은 기준 전위로부터 측정된다. 또한, 접지된 전도성 포인트 또는 평면은 리턴 전류들을 위한 저 임피던스 경로를 제공한다. 그러한 접지된 전도성 포인트 또는 접지된 전도성 평면, 이를테면, 금속 층은 접지 신호를 제공하는 것으로 이해될 것이다. 접지된 전도성 포인트 또는 평면이 저 임피던스 경로를 제공하지만, 접지된 전도성 포인트 또는 평면의 전위(예컨대, 접지 신호)가 제로 전압에 있을 필요는 없다.
하이브리드 패키지 장치
[0040] 도 1a는 제1 금속배선 구조 및 제1 기판 구조를 포함하는 하이브리드 패키지(100)의 단면도를 예시한다. 도 1b는 도 1a의 하이브리드 패키지(100)의 간략화된 평면도를 예시한다.
[0041] 도 1a는 제1 금속배선 구조(110), 제1 기판 구조(130) 및 제1 몰드(180)를 포함하는 하이브리드 패키지(100)의 제1 부분(101)을 예시한다. 하이브리드 패키지(100)의 제2 부분(102)은 제2 금속배선 구조(140)를 포함한다. 하이브리드 패키지(100)의 제2 부분(102)은 제1 부분(101) 아래에 있고 제1 부분(101)에 인접해 있다. 하이브리드 패키지(100)의 제3 부분(103)은 다이(160) 및 제2 몰드(182)를 포함한다. 하이브리드 패키지(100)의 제4 부분(104)은 하이브리드 패키지(100)를 PCB(printed circuit board)(도시되지 않음)에 커플링하도록 구성된 솔더 볼들(152)을 포함하는 금속배선 구조를 포함한다. 하이브리드 패키지(100)의 선택적인 제5 부분(105)은 패키지-온-패키지 구성으로 하이브리드 패키지(100)를 선택적인 제2 패키지(199)에 커플링하도록 구성된 선택적인 제3 금속배선 구조(170)를 포함한다.
[0042] 제4 부분(104)은 제1 부분(101), 제2 부분(102), 제3 부분(103) 및 선택적인 제5 부분(105) 위에 있다. 하이브리드 패키지(100)의 제1 부분(101)은 하이브리드 패키지(100)의 제2 부분(102), 제3 부분(103) 둘 모두, 및 선택적인 제5 부분(105) 위에 있다. 제1 부분(101)은 제4 부분(104) 바로 아래에 있다. 하이브리드 패키지(100)의 제2 부분(102)은 하이브리드 패키지(100)의 제3 부분 및 선택적인 제5 부분 위에 있다. 제2 부분(102)은 제1 부분(101) 바로 아래에 그리고 제4 부분(104) 바로 아래에 있다. 하이브리드 패키지(100)의 제3 부분(103)은 하이브리드 패키지(100)의 선택적인 제5 부분 위에 있다. 제3 부분(103)은 제2 부분(102) 바로 아래에 그리고 제4 부분(104) 및 제1 부분(101) 바로 아래에 있다.
[0043] 하이브리드 패키지(100)의 선택적인 제5 부분(105)은 패키지의 최하부에, 제4 부분, 제1 부분, 제2 부분 및 제3 부분(즉, 각각 104, 101, 102, 103) 아래에 있다.
[0044] "위에" 및 "아래에"라는 용어들은 각각 부분적으로 위에 및 부분적으로 아래를 포함한다는 것이 이해될 것이다. 다시 말해서, "위에" 및 "아래에"라는 용어는 오브젝트가 완전히 위 또는 아래에 있는 것을 요구하지 않는다. 또한, "위에"라는 용어는 상대적인 용어이고, "위에"로서 설명되는 것은 하이브리드(100) 패키지가 회전되거나 뒤집히면 "아래"일 수 있다. 마찬가지로, "아래에"라는 용어는 상대적인 용어이고, "아래에"로서 설명되는 것은 하이브리드(100) 패키지가 회전되거나 뒤집히면 "위에"일 수 있다.
[0045] 제1 부분(101)은 제1 금속배선 구조(110)를 포함한다. 제1 금속배선 구조(110)는 복수의 제1 상호연결부들(112)(예컨대, 112a, 112b, 112c와 같은 패드들 및 트레이스들), 복수의 제1 비아들(114)(예컨대, 114a, 114b), (최상부 유전체 층(116f)을 포함하는) 복수의 제1 유전체 층들(116), 및 복수의 제6 상호연결부들(150)을 포함한다. 복수의 제1 상호연결부들(112)은 복수의 제1 비아들(114)을 통해 함께 전기적으로 커플링된다. 복수의 제1 유전체 층들(116)은 복수의 제1 상호연결부들(112) 각각 및 복수의 제1 비아들(114) 각각을 적어도 부분적으로 둘러싸고 전기적으로 절연시키도록 구성된 절연체 층들이다.
[0046] 제1 금속배선 구조(110)는, 제2 금속배선 구조(140)의 복수의 제2 비아들(144) 중 제2 비아들(144a 및 144b)에 직접 커플링되는 복수의 제1 상호연결부들(112) 중 제1 상호연결부(112a)를 통해, 제2 금속배선 구조(140)에 전기적으로 커플링된다.
[0047] 복수의 제6 상호연결부들(150) 각각은 복수의 제1 상호연결부들(112)의 최상부 제1 상호연결부(112c) 중 하나에 각각 직접 커플링된다. 제1 금속배선 구조(110)는, 복수의 제6 상호연결부들(150) 각각이 복수의 제4 비아들(158a)에 각각 직접 커플링되는 것을 통해 제4 부분(104)에 직접 커플링된다. 복수의 제6 상호연결부들(150) 중 각각의 제6 상호연결부는 구리 필러, 또는 필러, 또는 원통형 범프일 수 있다.
[0048] 복수의 제1 상호연결부들(112) 각각은 제1 두께를 가지며, 제1 두께는 도 1a의 단면의 수직 방향에서 측정된다. 일 예에서, 복수의 제1 상호연결부들(112) 중 적어도 일부의 제1 두께는 2 ㎛와 10 ㎛ 사이일 수 있지만, 이에 제한되지 않는다. 부가적으로, 복수의 제1 비아들(114) 각각은 제1 비아 폭을 가지며, 여기서, 제1 비아 폭은 도 1a의 단면의 수평 방향에서 측정된다. 일 예에서, 복수의 제1 비아들(114) 중 적어도 일부의 제1 비아 폭은 10 ㎛ 내지 50 ㎛일 수 있지만, 이에 제한되지 않는다. 복수의 제1 유전체 층들(116) 각각은 도 1a의 단면의 수직 방향에서 측정된 제1 유전체 두께를 갖는다. 제1 유전체 두께는 5 ㎛내지 10 ㎛이다. 다른 예에서, 제1 유전체 두께는 5 ㎛ 내지 15 ㎛이다.
[0049] 제1 금속배선 구조(110)는 데이터 시그널링을 위한 전기 경로를 제공하도록 구성된다. 제1 금속배선 구조는 다이(160)로부터 데이터 시그널링을 수신하도록 구성된다. 대안적으로, 제1 금속배선 구조(110)는 PCB(도시되지 않음)로부터 또는 선택적인 제2 패키지(199)로부터 데이터 시그널링을 수신하도록 구성된다. 데이터 시그널링을 위한 전기 경로는 추가로 상세히 논의될 것이다. 제1 금속배선 구조(110)는 RDL(redistribution layer)로서 구성된다.
[0050] 아래에서 추가로 논의되는 바와 같이, 제1 상호연결부들(112)의 제1 두께 및 복수의 제1 비아들(114)의 제1 비아 폭은 제1 기판 구조(130)의 개개의 엘리먼트들보다 더 작다. 유리하게, 제1 금속배선 구조는, 복수의 제1 상호연결부들(112) 및 복수의 제1 비아들(114)의 더 미세한 라인 및 공간으로 인해 더 높은 밀도의 데이터 시그널링 경로들을 달성할 수 있다.
[0051] 제1 금속배선 구조(110)는 수평 평면에서 제1 기판 구조(130)와 적어도 부분적으로 동일 평면 상에 있고, 제1 기판 구조(130)에 인접해 있다. 일 양상에서, 제1 금속배선 구조(110)의 최상부 부분(110a)은 제1 기판 구조(130)의 최상부 부분(130a)과 동일 평면 상에 있지 않은데, 이는 제1 기판 구조(130)가 제1 금속배선 구조(110)보다 더 크거나(taller) 또는 더 높기(higher) 때문이다. 그러나, 제1 금속배선 구조(110)는 다른 수평 평면들에서 제1 기판 구조(130)와 동일 평면 상에 있다(즉, 제1 금속배선 구조(110)와 제1 기판 구조(130)는 인접함).
[0052] 일 양상에서, 제1 금속배선 구조(110)의 최상부 부분(110a)은 복수의 제1 유전체 층들(116)의 최상부 유전체 층(116f)이고, 제1 기판 구조(130)의 최상부 부분(130a)은 복수의 기판 유전체 층들(136)의 최상부 기판 유전체 층(136e)이다. 본 명세서에서 사용되는 바와 같이, 최상부라는 용어는 최상부 상호연결부들, 이를테면 제1 금속배선 구조(110)의 복수의 제6 상호연결부들(150) 또는 제1 기판 구조(130)의 복수의 제7 상호연결부들(154)을 포함하지 않는데, 이들 상호연결부들이 서로에 대해 평면(planar)일 수 있기 때문이다.
[0053] 제1 기판 구조(130)는 금속배선 빌드-업(metallization build-up), 라미네이트 기판, 또는 유기 재료, 이를테면 BT(Bismaleimide Triazine), FR-4(또는 FR4로 또한 알려짐, 유리-강화 에폭시 라미네이트 재료에 대한 NEMA 등급 지정), 또는 액정 중합체, 또는 폴리이미드, 또는 에폭시 몰드 화합물일 수 있다. 제1 기판 구조(130)는 다음을 포함한다: 복수의 기판 상호연결부들(132)(예컨대, 132a, 132b, 및 132c와 같은 패드들 및 트레이스들), 복수의 기판 비아들(134)(예컨대, 134a 및 134b), (최상부 유전체 층(136e)을 포함하는) 복수의 기판 유전체 층들(136), 및 복수의 제7 상호연결부들(154). 복수의 기판 상호연결부들(132)은 복수의 기판 비아들(134)을 통해 함께 전기적으로 커플링된다. 복수의 기판 유전체 층들(136)은 복수의 기판 상호연결부들(132) 각각 및 복수의 기판 비아들(134) 각각을 적어도 부분적으로 둘러싸고 전기적으로 절연시키도록 구성된 절연체 층들이다. 제1 기판 구조(130)는, 제2 금속배선 구조(140)의 복수의 솔더 상호연결부들(148)에 직접 커플링되는 제1 기판 구조(130) 중의 기판 상호연결부(132a)를 통해, 제2 금속배선 구조(140)에 커플링된다.
[0054] 복수의 제7 상호연결부들(154)은 복수의 기판 상호연결부들(132)의 최상부 기판 상호연결부(132c)에 전기적으로 커플링된다. 복수의 제7 상호연결부들(154)은, 복수의 제4 비아들(158b) 중 일부에 각각 직접 커플링되는 최상부 기판 상호연결부들(132c)을 통해, 제1 기판 구조(130)를 하이브리드 패키지(100)의 제4 부분(104)에 커플링하도록 구성된다. 복수의 제7 상호연결부들(154) 중의 각각의 제7 상호연결부는 구리 필러, 또는 필러, 또는 원통형 범프일 수 있다.
[0055] 복수의 기판 상호연결부들(132) 각각은 제2 두께를 가지며, 제2 두께는 도 1a의 단면의 수직 방향에서 측정된다. 복수의 기판 상호연결부들(132) 중 적어도 일부의 제2 두께는 10 ㎛와 30 ㎛ 사이일 수 있다. 복수의 기판 상호연결부들(132)의 제2 두께는 제1 금속배선 구조(110)의 복수의 제1 상호연결부들(112)의 제1 두께보다 더 클 수 있다.
[0056] 부가적으로, 복수의 기판 비아들(134) 각각은 기판 비아 폭을 가지며, 여기서, 기판 비아 폭은 도 1a의 단면의 수평 방향에서 측정된다. 복수의 기판 비아들(134) 중 적어도 일부의 기판 비아 폭은 50 ㎛와 100 ㎛ 사이일 수 있다. 복수의 기판 비아들(134)의 기판 비아 폭은 제1 금속배선 구조(110)의 복수의 제1 비아들(114)의 제1 비아 폭보다 더 클 수 있다.
[0057] 제1 기판 구조(130)는 나중에 추가로 논의될 바와 같이, 전력을 위한 전기 경로를 제공하도록 구성된다(즉, 제1 기판 구조(130)는 전력 분배 네트워크로서 동작가능하다).
[0058] 유리하게, 제1 금속배선 구조(110)는 복수의 상호연결부들(112) 각각과 연관된 제1 두께(수직 방향으로 측정됨) ― 제1 두께는 복수의 기판 상호연결부들(132)과 연관된 제2 두께(수직 방향으로 측정됨) 미만임 ―, 및 복수의 제1 비아들(114) 각각과 연관된 제1 비아 폭(수평 방향으로 측정됨) ― 제1 비아 폭은 복수의 기판 비아들(134) 각각과 연관된 기판 비아 폭 미만임 ―을 가지며, 제1 금속배선 구조(110)는 복수의 상호연결부들(112) 및 복수의 비아들(114)의 더 낮은 임피던스로 인해 개선된 신호 무결성을 갖는다. 제1 금속배선(110) 구조의 이러한 제1 두께 및 제1 비아 폭 특징들은, 고속 데이터 시그널링을 획득하기 위해 데이터 시그널링 경로가 낮은 임피던스를 갖는 것이 유리하기 때문에, 제1 금속 배선(110) 구조가 데이터 시그널링을 위한 전기 경로를 제공하는 데 특히 적합하게 되게 할 수 있다.
[0059] 유리하게, 제1 기판 구조는(130), 제1 금속배선 구조(110)의 복수의 비아들(114) 및 복수의 상호연결부들(112)과 연관된 제1 비아 폭 및 제1 두께보다 각각 더 넓고 더 두꺼운, 제1 기판 구조(130)의 복수의 기판 비아들(134)과 연관된 기판 비아 폭 및 제1 기판 구조(130)의 복수의 기판 상호연결부들(132)과 연관된 제2 두께를 가지기 때문에, 복수의 기판 상호연결부들(132) 및 복수의 기판 비아들(134)의 더 큰 표면 영역을 통해 전력을 더 잘 분배할 수 있다(예컨대, 제1 기판 구조(130)는 전력 분배 네트워크로서 동작한다). 부가적으로, 제1 기판 구조(130)의 위에서 언급된 제2 두께 및 기판 비아 폭 특징들은 개선된 열 히트 분포를 가능하게 한다.
[0060] 하이브리드 패키지는 제1 두께 및 제1 비아 폭 특징들을 갖는 제1 금속배선 구조(110), 및 제2 두께 및 기판 비아 폭 특징들을 갖는 제1 기판 구조(130) 둘 모두를 포함한다. 하이브리드 패키지(100)의 면적은, 상호연결부들(예컨대, 패드들 및 트레이스들) 모두가 전력 신호들을 수용하도록 구성되는 종래의 패키지와 비교하여 감소된다. 이는, 데이터 시그널링을 위해, 제1 두께 및 제1 비아 폭 특징들(즉, 감소된 두께 및 감소된 폭)을 갖는, 제1 금속배선 구조(110)를 활용함으로써 면적이 감소되기 때문이다.
[0061] 게다가, 제1 기판 구조(130)가 전력 분배 네트워크로서 구성되기 때문에, 제1 기판 구조(130)는, 제1 기판 구조(130)가 접지 평면으로서 구성된 경우보다 더 높은 온도들을 겪을 수 있다. 따라서, 더 두꺼운 복수의 기판 상호연결부들(132) 및 더 넓은 복수의 기판 비아들(134)은 더 큰 열 소산을 위해 증가된 표면 영역을 제공한다.
[0062] 제1 기판 구조(130)는 제1 금속배선 구조(110)와 적어도 부분적으로 동일 평면 상에 있고, 제1 기판 구조(130)는 제1 금속배선 구조(110)에 인접해 있다. (도 1b에 대해 추가로 논의될 바와 같이) 제1 기판 구조(130)는 제1 금속배선 구조(110)에 의해 둘러싸인다. 제1 몰드(180)는 제1 금속배선 구조(110)와 제1 기판 구조(130)를 적어도 부분적으로 둘러싼다. 제1 몰드(180)는 제1 금속배선 구조(110)와 제1 기판 구조(130)를 적어도 물리적으로 분리하고 전기적으로 서로 절연시킨다. 제1 몰드(180)는 제1 금속배선 구조(110)와 제1 기판 구조(130)에 대한 구조적 지지를 제공한다.
[0063] 제1 기판 구조(130)의 최상부 부분(130a)은 제1 금속배선 구조(110)의 최상부 부분(110a)보다 더 높을 수 있거나 또는 더 클 수 있다. 본원에서 사용되는 바와 같이, "더 높은"이라는 용어는 제1 금속배선 구조(110)의 실제 높이와 비교하여(또는 그에 대한) 제1 기판 구조(130)의 실제 높이를 고려할 수 있거나 또는 고려하지 않을 수 있다. 그러나, 본원에서 사용되는 바와 같이 "더 높은"이라는 용어는, 도 1a에 예시된 바와 같은 제1 기판 구조(130)의 최상부 부분(130a)이, 제1 기판 구조(130)의 최하부 측 및 제1 금속배선 구조(110)의 최하부 측 각각이 어디에 로케이팅되는지에 관계없이, 제1 금속배선 구조(110)의 최상부 부분(110a) 위에(그러나 반드시 중첩될 필요는 없음) 있다.
[0064] 도 1b를 참조하면, 도 1b는 도 1a의 하이브리드 패키지(100)의 간략화된 평면도를 예시한다(여기서, 도 1a는 "A"에서 취해진 도 1b의 단면도임). 간략함을 위해, 도 1b가 도 1a의 컴포넌트들 모두를 예시하지는 않는다. 도 1b는 제1 금속배선 구조(110)에 의해 완전히 둘러싸인 제1 기판 구조(130)를 예시한다. 다시 말해서, 도 1b에 예시된 바와 같은 제1 금속배선 구조(110)는 제1 기판 구조(130)를 둘러싸는 단일 구조이다. 제1 몰드(180)는 제1 금속배선 구조(130)로부터 제1 기판 구조(110)를 물리적으로 분리한다. 또한, 제1 몰드(180)는 제1 금속배선 구조(110)로부터 제1 기판 구조(130)를 전기적으로 절연한다.
[0065] 도 1b가 제1 금속배선 구조를 제1 기판 구조(130)를 둘러싸는 것으로 예시하지만, 이에 제한되지는 않는다. 다른 양상에서, 제1 금속배선 구조(110)는 제1 기판 구조(130)를 부분적으로 또는 완전히 둘러싸지만 제1 몰드(180)와 같은 몰드에 의해 물리적으로 분리되는 다수의 부분들(예컨대, 제1 부분, 제2 부분 등)을 포함할 수 있다. 또 다른 양상에서, 제1 금속배선 구조(110)는 제1 기판(130) 구조를 부분적으로만 둘러쌀 수 있다.
[0066] 도 1a로 다시 돌아가면, 도 1a는 제2 금속배선 구조(140)를 포함하는 제2 부분(102)을 추가로 예시한다. 제2 금속배선 구조(140)는 다이(160)와 제1 금속배선 구조(110) 사이에, 그리고 다이(160)와 제1 기판 구조(130) 사이에 로케이팅된다. 제2 금속배선 구조(140)는 복수의 제2 상호연결부들(142)(예컨대, 142a 및 142b와 같은 패드들 또는 트레이스들), 복수의 제2 비아들(144)(예컨대, 144a 및 144b), 복수의 솔더 상호연결부들(148), 및 복수의 제2 유전체 층들(146)을 포함한다.
[0067] 복수의 제2 비아들(144)의 제1 서브세트(144a)는 복수의 제2 상호연결부들(142a)을 통해 제1 금속배선 구조(110)(또는 하이브리드 패키지(100)의 제1 부분)에 (제3 부분(103)의) 다이(160)를 커플링하도록 구성된다.
[0068] 복수의 제2 비아들(144)의 제2 서브세트(144b)는 선택적이며, 복수의 제1 상호연결부들(예컨대, 112a)을 복수의 제2 상호연결부들(142)(예컨대, 142b)에 커플링하도록 구성된다. 즉, 제2 서브세트(144b)는 하이브리드 패키지(100)의 선택적인 제5 부분을 제1 금속배선 구조(110)(또는 하이브리드 패키지(100)의 제1 부분)에 커플링하도록 구성된다. 하이브리드 패키지(100)의 선택적인 제5 부분이 생략되는 경우, 복수의 제2 비아들(144)의 제1 서브세트(144b)가 또한 생략될 수 있다.
[0069] 복수의 솔더 상호연결부들(148)은 복수의 제2 상호연결부들(142)(예컨대, 142a)에 전기적으로 커플링된다. 복수의 솔더 상호연결부들(148)은 복수의 제2 상호연결부들(142a)을 통해 다이(160)를 제1 기판 구조(130)에 전기적으로 커플링하도록 구성된다.
[0070] 제2 금속배선 구조(140)는 접지 평면으로서 구성되는데, 즉, 제2 금속배선 구조(140)는 접지 신호에 커플링되고, 보드 상의 상이한 컴포넌트들로부터의 전류에 대한 리턴 경로로서의 역할을 한다.
[0071] 하이브리드 패키지(100)의 제3 부분(103)은 제3 금속배선 구조(170)를 포함한다. 제3 금속배선 구조(170)는 다이(160), 복수의 제3 상호연결부들(162)(예컨대, 플립 칩 범프들), 제2 몰드(182), 및 선택적인 복수의 스루 몰드 비아들(164)을 포함한다. 예시된 바와 같은 다이(160)는 플립 칩이지만, 이에 제한되지 않는다. 다이(160)는 또한 다이(160)의 패드들 상에 구리 도금을 포함하는 임의의 다이일 수 있다. 다이(160)는 액티브 측을 포함한다(액티브 측은 트랜지스터들과 같은 액티브 회로 컴포넌트들을 포함하는 다이의 측임). 다이(160)의 액티브 측은 제2 금속배선 구조(140)에 가장 가까운, 다이(160)의 측이다. 다이(160)는 (트랜지스터들을 포함하지 않는) 후방 측을 포함한다. 다이(160)의 후방 측은 제2 금속배선 구조(140)로부터 가장 먼, 다이(160)의 측이다.
[0072] 제2 몰드(182)는 다이 및 복수의 제3 상호연결부들(162)을 적어도 부분적으로 둘러싸고 커버한다. 제2 몰드(182)의 제1 측(즉, 최상부 측)은 제2 금속배선 구조(140)에 직접 연결된다. 제2 몰드(182)의 제2 측(즉, 최하부 측)은 제3 금속배선 구조(170)에 직접 연결된다. 제2 몰드(182)는 또한 선택적인 복수의 스루 몰드 비아들(164)을 적어도 부분적으로 둘러싼다.
[0073] 복수의 스루 몰드 비아들(164)은 제2 금속배선 구조들(140) 내의 복수의 제2 상호연결부들(142b)에 커플링되도록 구성된다.
[0074] 복수의 제3 상호연결부들(162)의 서브세트 또는 부분은 다이(160)를 제2 금속배선 구조(140)의 복수의 제2 상호연결부들(142)(예컨대, 142a)에 커플링하도록 구성된다. 즉, 제3 금속배선 구조(170)는 제2 금속배선 구조(140)에 전기적으로 커플링되고, 제2 금속배선 구조(140)는 제1 금속배선 구조(110) 및 제1 기판 구조(130) 둘 모두에 전기적으로 커플링된다.
[0075] 하이브리드 패키지(100)의 제4 부분(104)은 적어도 하나의 유전체 층(156), 복수의 제4 비아들(예컨대, 158a, 158b), 복수의 제4 상호연결부들(예컨대, 159a, 159b), 및 복수의 솔더 볼들(152)을 포함한다. 하이브리드 패키지(100)의 제4 부분(104)은 복수의 솔더 볼들(152)을 통해 인쇄 회로 기판(도시되지 않음)에 전기적으로 커플링되도록 구성된다.
[0076] 복수의 제4 비아들(158b)은 제1 기판 구조(130)의 복수의 제7 상호연결부들(154)에 커플링된다. 따라서, 하이브리드 패키지(100)의 제4 부분(104)은 제1 기판 구조(130)에 전기적으로 커플링된다. 또한, 복수의 제4 비아들(158a)은 제1 금속배선 구조(110)의 복수의 제6 상호연결부들(150)에 전기적으로 커플링된다. 따라서, 하이브리드 패키지(100)의 제4 부분(104)은 제1 금속배선 구조(110)에 전기적으로 커플링된다.
[0077] 복수의 제4 비아들(158a 및 158b)은 복수의 제4 상호연결부들(159a 및 159b)에 각각 커플링된다. 복수의 제4 상호연결부들(159a 및 159b)은 복수의 솔더 볼들(152)에 각각 커플링된다.
[0078] 하이브리드 패키지(100)의 선택적인 제5 부분(105)은 선택적인 제3 금속배선 구조(170)를 포함한다. 선택적인 제3 금속배선 구조(170)는 복수의 제5 상호연결부들(172)(예컨대, 172a, 172b)(예컨대, 패드들 및 트레이스들), 복수의 제5 비아들(174), 및 복수의 제5 유전체 층들(176)을 포함한다.
[0079] 복수의 제5 상호연결부들(172)(예컨대, 172b)은 선택적인 복수의 스루 몰드 비아들(164)에 커플링된다. 즉, 복수의 제5 상호연결부들(172)은 스루 몰드 비아들(164)을 통해 제3 금속배선 구조(170)를 제2 금속배선 구조(140)에 전기적으로 커플링한다. 또한, 복수의 제5 상호연결부들(172)(예컨대, 172a)은 제3 금속배선 구조(170)를 POP(package-on-package) 구성으로 선택적인 제2 패키지(199)에 전기적으로 커플링한다.
[0080] 도 1c 내지 도 1f는 하이브리드 패키지(100)를 관통하는 다양한 전기 경로들을 예시한다. 이러한 다양한 전기 경로들은 예시적이며, 이에 제한되지 않는다.
[0081] 도 1c는 다이(160)로부터 제1 금속배선 구조(110)를 통한 그리고 복수의 솔더 볼들(152)을 통한 제1 전기 경로(181)를 예시한다. 제1 전기 경로(181)는 데이터 신호를 송신하도록 구성될 수 있다. 제1 전기 경로(181)는 반대 방향으로 동작 가능하다는 것이 이해될 것이다. 하이브리드 패키지(100)의 제3 부분(103)에 로케이팅된 다이(160)는 다음의 제1 전기 경로(181)를 따라 데이터 신호(또는 다수의 데이터 신호들)를 전송하도록 구성된다: 다이(160)는 복수의 제3 상호연결부들(162)(예컨대, 플립 칩 범프들)을 통해, 복수의 제2 상호연결부들(142a)을 통해, 그리고 제2 금속배선 구조(140)의 복수의 제2 비아들(144a)을 통해 데이터 신호를 송신한다.
[0082] 데이터 신호는 복수의 제2 비아들(144a)로부터 복수의 제1 상호연결부들(112)(예컨대, 112a, 112b 및 112c)을 통해, 복수의 제1 비아들(114)(예컨대, 114a 및 114b)을 통해, 그리고 제1 금속배선 구조(110)의 복수의 제6 상호연결부들(150)을 통해 계속된다. 데이터 신호는 복수의 제6 상호연결부들(150)로부터 복수의 제4 비아들(158a)을 통해 복수의 제4 상호연결부들(159a), 그리고 복수의 솔더 볼들(152)로 계속된다. 복수의 솔더 볼들(152)은 PCB(도시되지 않음)에 커플링되도록 구성된다. 따라서, 다이(160)로부터 송신된 데이터 신호는 다이(160)로부터 솔더 볼들(152)을 통해, 그리고 커플링된 PCB(도시되지 않음)로, 전기적으로 송신될 수 있다.
[0083] 제1 전기 경로(181)는 또한 반대 방향으로 동작한다는 것이 이해될 것이다. 다시 말하면, 다른 데이터 신호가, 위에서 상세히 설명된 바와 같이, 다른 전기 컴포넌트(도시되지 않음)로부터 복수의 솔더 볼들(152)을 통해 PCB(도시되지 않음)로, 제1 금속배선 구조(110)를 통해, 제2 금속배선 구조(140)를 통해, 그리고 다이(160)로 송신될 수 있다.
[0084] 도 1d는 복수의 솔더 볼들(152)로부터 다이(160)로의 제2 전기 경로(183)를 예시한다. 제2 전기 경로(183)는, 복수의 솔더 볼들(152)에 커플링된 PCB(도시되지 않음, 여기서 PCB는 전원에 커플링될 수 있음)로부터 다이(160)로 전력을 송신하도록 구성될 수 있다. 제2 전기 경로(183)는 다음과 같다: 전력은 복수의 솔더 볼들(152)을 통해, 복수의 제4 상호연결부들(158b 및 159b)을 통해, 복수의 제7 상호연결부들(154)을 통해, 복수의 기판 상호연결부들(132)(예컨대, 132a, 132b, 및 132c)을 통해, 제1 기판 구조(130)의 복수의 기판 비아들(134)(예컨대, 134a 및 134b)을 통해 송신된다. 이어서, 전력은 복수의 기판 상호연결부들(132)(예컨대, 132a)로부터 복수의 솔더 상호연결부들(148)을 통해, 복수의 제2 상호연결부들(142a)을 통해, 제3 복수의 상호연결부들(162)을 통해, 그리고 이어서 다이(160)로 계속된다. 제2 전기 경로(183)는 반대 방향으로 동작할 수 있다.
[0085] 도 1e는 제3 전기 경로(185) 및 제4 전기 경로(187)를 예시한다.
[0086] 제3 전기 경로(185)는 전력(예컨대, 전력 신호)을 복수의 솔더 볼들(152)에 커플링된 PCB(도시되지 않음)로부터 선택적인 제2 패키지(199)(예컨대, POP 패키지)로 분배하기 위해 사용될 수 있다. 제3 전기 경로(185)는 다음과 같다: 전력은 복수의 솔더 볼들(152)로부터, 복수의 제4 상호연결부들(158b 및 159)을 통해, 복수의 제7 상호연결부들(154)을 통해, 복수의 기판 상호연결부들(132)(예컨대, 132a, 132b, 및 132c)을 통해, 제1 기판 구조(130)의 복수의 기판 비아들(134)(예컨대, 134a 및 134b)을 통해 송신된다. 이어서, 전력(예컨대, 전력 신호)은 복수의 기판 상호연결부들(132)(예컨대, 132a)로부터 복수의 솔더 상호연결부들(148)을 통해, 복수의 제2 상호연결부들(142a)을 통해, 복수의 제2 상호연결부들(142b)을 통해, 선택적인 복수의 스루 몰드 비아들(164)을 통해, 복수의 제5 상호연결부들(172) 및 복수의 제5 비아들(174)을 통해 선택적인 제2 패키지(199)로 계속된다. 전기 경로(185)는 반대 방향으로 동작한다.
[0087] 제4 전기 경로(187)는 다이(160)로부터 선택적인 제2 패키지(199)로 데이터 신호를 송신하는 데 사용될 수 있다. 제4 전기 경로(187)는 다음과 같다: 데이터 신호는 다이로부터 제3 복수의 상호연결부들(162)을 통해, 복수의 제2 상호연결부들(142a)을 통해, 복수의 제2 상호연결부들(142b)을 통해, 선택적인 복수의 스루 몰드 비아들(164)을 통해, (이전에 설명된 바와 같이) 선택적 제3 금속배선 구조(170)를 통해, 제2 패키지(199)로 송신된다. 제4 전기 경로(187)는 반대 방향으로 동작될 수 있다.
[0088] 도 1f는 선택적인 제2 패키지(199)로부터 제1 금속배선 구조(110)를 통하는 그리고 복수의 솔더 볼들(152)을 통하는 제5 전기 경로(189)를 예시한다. 제5 전기 경로(189)는 데이터 신호를 송신하도록 구성될 수 있다. 제5 전기 경로(189)는 다음과 같다: 선택적인 제2 패키지(199)로부터의 데이터 신호는 복수의 제5 상호연결부들(172)(예컨대, 172a 및 172b)을 통해, 복수의 제5 비아들(174)을 통해, 선택적인 복수의 스루 몰드 비아들(164)로, 복수의 제2 상호연결부들(142b)을 통해 제2 금속배선 구조(140)의 복수의 제2 비아들(144)로, 복수의 제1 상호연결부들(112)(예컨대, 112a, 112b, 및 112c)을 통해, 그리고 제1 금속배선 구조(110)의 복수의 제1 비아들(114)(예컨대, 114a 및 114b)을 통해 송신될 수 있다. 이어서, 데이터 신호는 복수의 제4 비아들(158a), 복수의 제4 상호연결부들(159a), 그리고 이어서 복수의 솔더 볼들(152)로 계속될 것이다. 복수의 솔더 볼들(152)은 PCB(도시되지 않음)에 커플링되도록 구성되며, 따라서, 선택적인 제2 패키지(199)로부터 송신된 신호는 솔더 볼들(152)을 통해 그리고 커플링된 PCB(도시되지 않음)에 전기적으로 송신될 수 있다.
[0089] 당업자에 의해 이해되는 바와 같이, 다른 전기 경로들이 포함된다. 또한, 다양한 전기 경로들이 동시에 활용될 수 있다는 것이 이해될 것이다. 예컨대, 다이(160)는, 제1 전기 경로(181)를 통해 또는 제4 전기 경로(187)를 통해, 또는 제5 전기 경로(189)를 통해 데이터 시그널링이 송신되고 있는 것과 동시에, 제2 전기 경로(183)로부터 전력을 수신하고 있을 수 있다.
[0090] 도 2는 표면 실장 디바이스들을 갖는 도 1a 및 도 1b의 하이브리드 패키지를 예시한다. 구체적으로, 도 2는 하이브리드 패키지(200)가 표면 실장 디바이스들(202a 및 202b)을 포함하는 것을 제외하고는 하이브리드 패키지(100)와 유사한 하이브리드 패키지(200)를 예시한다. 표면 실장 디바이스들(202a 및 202b)은 인덕터, 커패시터 또는 저항기와 같은 임의의 수동 컴포넌트일 수 있다. 표면 실장 디바이스들(202a 및 202b)은 동일한 타입의 표면 실장 디바이스일 수 있거나(예컨대, 둘 모두는 인덕터일 수 있음) 또는 이들은 상이할 수 있다(예컨대, 202a는 인덕터일 수 있고, 202b는 커패시터일 수 있음).
[0091] 표면 실장 디바이스(202a)는 하이브리드 패키지(200)의 제4 부분(104)에서 선택 솔더 볼들(152) 대신에 로케이팅될 수 있다. 표면 실장 디바이스(202a)는 제4 부분(104)의 복수의 제4 상호연결부들(159a 및 159b)에 전기적으로 커플링될 수 있고, 그에 따라, 제1 금속배선 구조(110)를 통해 또는 제1 기판 구조(130)를 통해 다이(160)에 전기적으로 커플링될 수 있다. 즉, 표면 실장 디바이스(202a)의 하나의 전극은 복수의 제4 상호연결부들의 제4 상호연결부들(159a) 중 하나 상에 로케이팅될 수 있고, 표면 실장 디바이스(202a)의 다른 전극은 복수의 제4 상호연결부들의 제4 상호연결부들(159b) 중 다른 하나 상에 로케이팅될 수 있다.
[0092] 표면 실장 디바이스(202b)는 하이브리드 패키지(200)의 제3 부분(103)에 로케이팅될 수 있다. 구체적으로, 표면 실장 디바이스(202b)는 제3 부분(103)의 제2 몰드(182)에 임베딩될 수 있다. 표면 실장 디바이스(202b)는 복수의 제2 상호연결부들(142)(예컨대, 142a 및 142b)에 전기적으로 커플링될 수 있다.
[0093] 예시되지는 않았지만, 하이브리드 패키지(200)는 제2 패키지(199)(도 1a에 예시됨)에 커플링될 수 있다.
[0094] 표면 실장 디바이스(202a 및 202b)의 이점은 이들이 하이브리드 패키지(200)에서 부가적인 영역을 필요로 하지 않는다는 것이다.
[0095] 도 3은 금속배선 구조 및 기판을 포함하는 다른 하이브리드 패키지(300)의 단면도를 예시한다. 도 3은 다음을 제외하고 도 1a와 유사하다: 도 3은 제1 금속배선 구조(110)의 복수의 제6 상호연결부들(350), 및 제1 기판 구조(130)의 복수의 제7 상호연결부들(354)을 예시한다. 복수의 제6 상호연결부들(350)은 복수의 제4 상호연결부들(159a)(예컨대, 패드들 또는 트레이스들)에 직접 커플링되는, 제1 몰드(180)에 형성된 스루 몰드 비아들이다. 복수의 제7 상호연결부들(354)은 복수의 상호연결부들(159b)에 직접 커플링되는, (구리 필러들 대신에) 제1 몰드(180)에 형성된 스루 몰드 비아들이다. 따라서, 도 1a의 복수의 제4 비아들(158a 및 158b)은 이 실시예에서 생략된다. 또한, 도 1a의 복수의 제6 상호연결부들(150) 및 유전체 층(156)은 이 실시예에서 생략된다.
[0096] 대조적으로, 도 1a는 복수의 제4 비아들(158b)에 직접 커플링된 복수의 제7 상호연결부들(154)을 예시한다.
[0097] 도 4는 표면 실장 디바이스들을 갖는 도 3의 하이브리드 패키지를 예시한다. 구체적으로, 도 4는 표면 실장 디바이스들(402a 및 402b)을 포함하는 (하이브리드 패키지(300)와 같은) 하이브리드 패키지(400)를 예시한다. 표면 실장 디바이스들(402a 및 402b)은 인덕터, 커패시터 또는 저항기와 같은 임의의 수동 컴포넌트일 수 있다. 표면 실장 디바이스들(402a 및 402b)은 동일한 타입의 표면 실장 디바이스일 수 있거나(예컨대, 둘 모두는 인덕터일 수 있음) 또는 이들은 상이할 수 있다(예컨대, 402a는 인덕터일 수 있고, 402b는 커패시터일 수 있음).
[0098] 표면 실장 디바이스(402a)는 하이브리드 패키지(100)의 제4 부분(104)에서 선택 솔더 볼들(152) 대신에 로케이팅될 수 있다. 표면 실장 디바이스(402a)는 제4 부분(104)의 복수의 제4 상호연결부들(159a 및 159b)에 전기적으로 커플링될 수 있고, 그에 따라, 제1 금속배선 구조(110)를 통해 또는 제1 기판 구조(130)를 통해 다이(160)에 전기적으로 커플링될 수 있다.
[0099] 표면 실장 디바이스(402b)는 하이브리드 패키지(100)의 제3 부분(103)에 로케이팅될 수 있다. 구체적으로, 표면 실장 디바이스(402b)는 제3 부분(103)의 제2 몰드(182)에 임베딩될 수 있다. 표면 실장 디바이스(402b)는 복수의 제2 상호연결부들(142)(예컨대, 142a 및 142b)에 전기적으로 커플링될 수 있다.
하이브리드 패키지를 제조하기 위한 예시적인 시퀀스
[0100] 일부 구현예들에서, 하이브리드 패키지를 제조하는 것은 몇몇 프로세스들을 포함한다. 도 5a 내지 도 5k는 도 1a 및 도 1b의 하이브리드 패키지(100)를 제조하기 위한 제조 프로세스 단계들의 시퀀스를 예시한다. 도 6a 내지 도 6i는 도 3의 하이브리드 패키지(300)를 제조하기 위한 제조 프로세스 단계들의 시퀀스를 예시한다.
[0101] 도 5a 내지 도 5k는 이제 도 1a의 복수의 상호연결부들(150)(예컨대, 구리 필러)을 포함하는 하이브리드 패키지를 제조하는 맥락에서 설명될 것이다. 도 5a 내지 도 5k의 시퀀스는, 시퀀스를 단순화 및/또는 명확화하기 위해 하나 이상의 스테이지들을 결합할 수 있음에 주목해야 한다. 일부 구현들에서, 프로세스들의 순서는 변경 또는 수정될 수 있다.
[0102] 도 5a는 탈착가능한 제1 캐리어(543)를 예시한다. 제1 캐리어(543)는 공급자에 의해 제공되거나 제조될 수 있다. 패시베이션 층(549)이 접착 층(545)을 통해 제1 캐리어(543)에 부착될 수 있도록, 접착 층(545)이 제1 캐리어(543) 상에 그리고 그 위에(on and over) 형성된다. 패시베이션 층(549)은 접착 층(545) 위에 형성된다. 패시베이션 층(549)은 전기적 격리를 제공하고 물리적 배리어로서 작용하도록 선택된다. 패시베이션 층(549)은 다음의 재료들 중 임의의 재료를 포함할 수 있지만, 이에 제한되지는 않는다: UV 또는 화학적 작용에 의해 탈착가능한 임시 막, 또는 UV 및 접착 층 둘 모두를 포함하는 이중 층 막 구조.
[0103] 제2 금속배선 구조(540)는 패시베이션 층(549), 접착 층(545), 및 제1 캐리어(543) 위에 형성된다. 제2 금속배선 구조(540)는 복수의 유전체 층들(546) 및 복수의 금속 상호연결부들(542)을 포함한다. 복수의 유전체 층들(546)은 패시베이션 층(549) 위에 형성된다. 복수의 금속 상호연결부들(542)이 복수의 유전체 층들(546)에 형성(예컨대, 패터닝)된다. 복수의 금속 상호연결부들(542)은 임의의 알려진 방법들에 의해 형성될 수 있다. 복수의 금속 상호연결부들(542)은 패드들 또는 트레이스들 또는 둘 모두를 포함할 수 있다. 복수의 홀들(547)은 복수의 유전체 층들(546)의 최상부 유전체 층에 형성된다. 제2 금속배선 구조(540)는 하이브리드 패키지(500)의 제2 부분(502)이다.
[0104] 복수의 유전체 층들(546)을 위한 재료는 전기적 격리를 제공하도록 선택된다. 달리 언급되지 않는 한, 본 명세서 내에서 본원에서 언급된 복수의 유전체 층들(546) 및 임의의 다른 유전체 층들(예컨대, 유전체 층들, 복수의 제1 유전체 층들, 복수의 제2 유전체 층들 등)을 위한 재료는 다음을 포함할 수 있지만, 이에 제한되지 않는다: 폴리이미드, PBO, 또는 에폭시 기반일 수 있는 감광성 유전체. 달리 언급되지 않는 한, 본 명세서 내에서 본원에서 언급된 복수의 상호연결부들(542) 및 임의의 다른 상호연결부들(예컨대, 복수의 제1 상호연결부들, 복수의 제2 상호연결부들 등)을 위한 재료는 구리를 포함할 수 있지만, 이에 제한되지 않는다.
[0105] 도 5b는 제2 금속배선 구조(540) 상에 그리고 그 위에 형성된 제1 금속배선 구조(510)를 예시한다. 제1 금속배선 구조(510)는 제1 금속배선 구조(510)의 중앙에 또는 그 사이에 개구 또는 공간을 남겨두는 원형 또는 직사각형 또는 임의의 다른 형상이도록 형성될 수 있다(예컨대, 제1 기판 구조(130)에 의해 충전된 제1 금속배선 구조(110)의 개구를 예시하는 도 1b 참조).
[0106] 제1 금속배선 구조(510)는 복수의 유전체 층들(516), 복수의 금속 상호연결부들(512), 및 복수의 비아들(514)(예컨대, 복수의 제1 비아들(114))을 포함한다. 복수의 금속 상호연결부들(512)이 복수의 유전체 층들(516)에 형성된다. 복수의 금속 상호연결부들(512) 및 복수의 비아들(514)은 임의의 알려진 방법들(예컨대, 유전체 층을 형성하는 것, 유전체 층에 캐비티들을 형성하는 것, 금속 층을 시딩하는 것, 금속배선 구조(510)를 도금하는 것)에 의해 형성될 수 있다.
[0107] 제1 금속배선 구조(510)는 제2 금속배선 구조(540) 내의 복수의 비아들(544)을 통해 제2 금속배선 구조(540)에 커플링된다.
[0108] 도 5c는 복수의 금속 상호연결부들(550)이 형성되는 것을 예시한다. 복수의 금속 상호연결부들(550)은 복수의 제1 상호연결부들(512)의 최상부 제1 상호연결부 상에 형성되고 그에 커플링된다. 복수의 금속 상호연결부들(550)은 구리 필러, 또는 필러, 또는 원통형 범프일 수 있다.
[0109] 도 5d는 제2 금속배선 구조(540) 상에 그리고 그 위에 형성된 제1 기판 구조(530)를 예시한다. 제1 기판 구조(530)는 제1 금속배선 구조(110)가 제1 기판 구조(530)를 적어도 부분적으로 둘러싸거나 완전히 둘러싸도록 형성된다. 제1 기판 구조(530)는 제1 금속배선 구조(510)의 중앙의 또는 그 사이의 개구 또는 공간에 형성된다. 제1 기판 구조(530)는 복수의 홀들(647b) 내에 형성된 복수의 솔더 연결부들(548)을 통해 제2 금속배선 구조(540)에 커플링된다.
[0110] 복수의 기판 유전체 층들(536)이 형성된다. 복수의 기판 유전체 층들(536)에 복수의 기판 상호연결부들(532)(예컨대, 금속 상호연결부들)이 형성된다. 복수의 기판 비아들(534)은 복수의 기판 유전체 층들(536)의 개별 층들에 형성되는 복수의 기판 상호연결부들(532)을 커플링한다. 복수의 기판 상호연결부들(532)의 최상부 층 상에 복수의 금속 상호연결부들(554)이 형성된다.
[0111] 제1 기판 구조(530)는 수평 평면에서 제1 금속배선 구조(510)와 적어도 부분적으로 동일 평면 상에 있도록 형성되고, 제1 금속배선 구조(510)에 인접해 있다. 일 양상에서, 제1 금속배선 구조(510)의 최상부 부분은 제1 기판 구조(530)의 최상부 부분과 동일 평면 상에 있지 않지만, 제1 금속배선 구조(510)의 다른 부분들은 제1 기판 구조(530)와 동일 평면 상에 있다. 일 양상에서, 제1 금속배선 구조(510)의 최상부 부분은 복수의 제1 유전체 층들(516) 중 최상부 유전체 층이고, 제1 기판 구조(530)의 최상부 부분은 복수의 기판 유전체 층들(536) 중 최상부 기판 유전체 층이다. 본 명세서에서 사용되는 바와 같이, 최상부라는 용어는 제1 금속배선 구조(510)의 복수의 금속 상호연결부들(550) 또는 제1 기판 구조(530)의 복수의 금속 상호연결부들(554)과 같은 최상부 상호연결부들을 포함하지 않는데, 이들 금속 상호연결부들(예컨대, 550 및 554)이 서로에 대해 동일 평면 상에 있을 수 있기 때문이다.
[0112] 도 5e는 제1 몰드(580)(예컨대, 제1 몰드(180))를 예시한다. 제1 몰드(580)는 임의의 몰드 캡슐화재(예컨대, 열경화성 수지)일 수 있지만, 이에 제한되지 않는다. 제1 몰드(580)는 제1 몰드(580)가 제1 금속배선 구조(510) 및 제1 기판 구조(530)를 적어도 부분적으로 둘러싸도록 형성된다. 제1 몰드(580)는 제1 금속배선 구조(510)와 제1 기판 구조(530)를 물리적으로 분리하고 전기적으로 서로 절연시킨다. 제1 몰드(580)는 제1 금속배선 구조(510)와 제1 기판(530)에 대한 구조적 지지를 제공한다.
[0113] 제1 금속배선 구조(510), 제1 기판 구조(530) 및 제1 몰드(580)는 함께 하이브리드 패키지(500)의 제1 부분(501)을 형성한다.
[0114] 도 5f는 하이브리드 패키지(500)의 제4 부분(504)의 형성을 예시한다. 적어도 하나의 유전체 층(556)이 제1 부분(501) 위에 형성된다. 적어도 하나의 유전체 층(556)에 형성된 복수의 비아들(558a) 및 적어도 하나의 유전체 층(556) 위에 형성된 복수의 금속 상호연결부들(558b)(예컨대, 패드들)을 포함하는 복수의 금속 상호연결부들(558)이 형성된다. 복수의 솔더 볼들(552)이 복수의 금속 상호연결부들(558b) 상에 형성되어서, 솔더 볼들(552)의 일부는 제1 금속배선 구조(510)의 복수의 상호연결부들(550)에 전기적으로 커플링되고, 복수의 금속 상호연결부들(558b) 중 일부는 제1 기판 구조(530)의 복수의 상호연결부들(554)에 전기적으로 커플링된다.
[0115] 도 5g는 제4 부분(504) 위에 형성된 제2 캐리어(551)를 예시한다.
[0116] 도 5h는 뒤집힌 후 및 제2 금속배선(540)이 노출되도록 제1 캐리어(543)가 제거된 후의 도 5f를 예시한다.
[0117] 도 5i는 하이브리드 패키지(500)의 제3 부분(503)의 형성을 예시한다. 제3 부분은 다이(560)를 포함한다. 다이(560)는 복수의 금속 상호연결부들(562)을 통해 제2 금속배선(540)의 복수의 상호연결부들(542a)에 커플링된다. 복수의 금속 상호연결부들(562)은 플립 칩 범프들일 수 있고, 다이(560)는 플립 칩 다이일 수 있다. 하이브리드 패키지(500)가 PoP(package-on-package) 구성에서 제2 패키지(599)(도 5k 참조)에 커플링되기를 원하면, 선택적인 스루 몰드 비아들(564)이 형성되어 제2 금속배선 구조(540)의 복수의 금속 상호연결부들(542b)에 커플링된다.
[0118] 제2 몰드(582)는 다이(560), 복수의 금속 상호연결부들(562)(예컨대, 플립 칩 범프들), 및 스루 몰드 비아들(564) 위에 그리고 적어도 부분적으로 이를 둘러싸고 형성된다.
[0119] 도 5j는 하이브리드 패키지(500)의 제3 부분(503) 위에 형성된 선택적인 제3 금속배선 구조(570)를 예시한다. 선택적인 제3 금속배선 구조(570)는 하이브리드 패키지(500)를 PoP 구성의 제2 패키지(599)에 연결하기 위한 부가적인 금속 층들을 제공한다.
[0120] 제3 금속배선 구조(570)는 복수의 유전체 층들(576)(예컨대, 복수의 제5 유전체 층들(176))을 형성하는 것을 포함한다. 복수의 금속 상호연결부들(572)이 복수의 유전체 층들(576)에 형성된다. 복수의 비아들(574)은 복수의 유전체 층들(576)의 별개의 층들에 형성되는 복수의 금속 상호연결부들(572)을 커플링한다. 복수의 홀들(575)이 최상부 복수의 금속 상호연결부들(572)(예컨대, 527a) 위에 형성되고, 그에 따라, 원하는 경우, 선택적인 제2 패키지(599)(도 5k 참조)가 PoP 구성에서 임의의 알려진 방법들(예컨대, 솔더 볼들, 금속 상호연결부들)에 의해 제3 금속배선 구조(570)에 커플링될 수 있다.
[0121] 도 5k는, 뒤집히고 제2 캐리어(551)가 제거된 후의 도 5j를 예시한다. 도 5k는 제1 부분(501), 제2 부분(502), 제3 부분(503), 제4 부분(504), 및 선택적인 제5 부분(505)을 포함하는 하이브리드 패키지(500)를 예시한다.
[0122] 도 5k는 하이브리드 패키지(500)가 제2 패키지(599)에 커플링될 수 있음을 추가로 예시한다.
[0123] 도 6a 내지 도 6i는 도 3의 하이브리드 패키지(300)를 제조하기 위한 제조 프로세스 단계들의 시퀀스를 예시한다. 도 6a 내지 도 6i는 이제, 각각 스루 몰드 비아들인 복수의 금속 상호연결부들(650) 및 다른 복수의 금속 상호연결부들(354)을 포함하는 하이브리드 패키지(600)를 제조하는 맥락에서 설명될 것이다. 도 6a 내지 도 6i의 시퀀스는 시퀀스를 단순화 및/또는 명확화하기 위해 하나 이상의 스테이지들을 결합할 수 있음에 주목해야 한다. 일부 구현들에서, 프로세스들의 순서는 변경 또는 수정될 수 있다.
[0124] 도 6a는 도 5a와 유사하며, 따라서 간결성을 위해, 도 6a의 세부사항들은 도 5a에 대한 설명에서 발견될 수 있다. 도 6a는 복수의 유전체 층들(646), 복수의 홀들(647), 및 복수의 금속 상호연결부들(642)(예컨대, 642a 및 642b)을 포함하는 제2 금속배선 구조(640), 패시베이션 층(649), 접착 층(645), 제1 캐리어(643)를 포함한다.
[0125] 도 6b는 도 5b와 유사하며, 따라서 간결성을 위해, 도 6b의 세부사항들은 도 5a에 대한 설명에서 발견될 수 있다. 도 6b는 복수의 유전체 층들(616), 복수의 금속 상호연결부들(612), 및 복수의 비아들(614)을 포함하는 제1 금속배선 구조(610), 복수의 홀들(647), 복수의 비아들(644)을 포함한다.
[0126] 도 6c는, 도 6c가 도 5d 및 도 5e에 도시된 바와 같은 복수의 금속 상호연결부들(550)을 갖지 않는다는 점을 제외하고는, 도 5d 및 도 5e가 결합된 것과 같다. 따라서, 간결성을 위해, 도 6c의 세부사항들은 위에서 언급된 차이를 제외하고 도 5d 및 도 5e에 대한 설명들에서 발견될 수 있다.
[0127] 도 6c는 제2 금속배선 구조(640) 상에 그리고 그 위에, 그리고 제1 금속배선 구조(610) 사이에 형성된 제1 기판 구조(630)를 포함한다. 도 6c는 복수의 기판 유전체 층들(636), 복수의 기판 상호연결부들(632)(예컨대, 금속 상호연결부들), 복수의 기판 비아들(634), 및 제1 기판 구조(630)를 제2 금속배선 구조(640)에 전기적으로 커플링하기 위한 복수의 솔더 상호연결부들(648)을 포함한다. 제1 기판 구조(630)가 형성된 후에, 제1 몰드(680)가 제1 기판 구조(630) 및 제1 금속배선 구조(610) 위에 그리고 이들을 적어도 부분적으로 둘러싸고 형성된다.
[0128] 제1 금속배선 구조(610), 제1 기판 구조(630) 및 제1 몰드(680)는 함께 하이브리드 패키지(600)의 제1 부분(601)을 형성한다. 제2 금속배선 구조(640)는 하이브리드 패키지(600)의 제2 부분(602)을 형성한다.
[0129] 도 6d는 제1 몰드(680)에 형성된 홀들(603)을 예시한다. 홀들(603)은 제1 금속배선 구조(610) 내의 복수의 기판 상호연결부들(612)(구체적으로는 복수의 금속 상호연결부들(612)의 최상부 상호연결부들)을 노출시킨다. 도 6d는 복수의 기판 상호연결부들(632)의 복수의 기판 상호연결부들(632)(구체적으로는 최상부 기판 상호연결부들)을 노출시키는 홀들(603)을 추가로 예시한다.
[0130] 도 6e는 금속과 같은 전도성 재료로 충전되어 복수의 스루 몰드 비아들(660)을 형성하는 홀들(603)을 예시한다. 복수의 스루 몰드 비아들(660)은 제1 금속배선 구조(610)의 복수의 상호연결부들의 금속(612)과 전기적으로 그리고 물리적으로 접촉한다. 또한, 홀들(604)은 전도성 재료, 이를테면 금속으로 충전되어, 복수의 스루 몰드 비아들(654)을 형성한다. 복수의 스루 몰드 비아들(654)은 제1 기판 구조(630)의 복수의 상호연결부들(632)과 전기적으로 그리고 물리적으로 접촉한다.
[0131] 도 6e는 제1 몰드(680) 위에 및 스루 몰드 비아들(660) 위에 및 스루 몰드 비아들(654) 위에 형성된 복수의 금속 상호연결부들(658)(예컨대, 패드들 또는 트레이스들)을 추가로 예시한다. PCB(도시되지 않음)로의 전기 연결을 위해 복수의 금속 상호연결부들(658) 상에 복수의 솔더 볼들(652)이 형성된다. 복수의 금속 상호연결부들(658) 및 복수의 솔더 볼들(652)은 함께 하이브리드 패키지(600)의 제4 부분을 형성한다.
[0132] 도 6f는 도 6e에 예시된 구조 위에 배치된 탈착가능한 제2 캐리어(651)를 예시한다.
[0133] 도 6g는 제1 캐리어(643)가 제거되고 제2 금속배선 구조(640)가 상방을 향하도록 구조가 뒤집힌 후의 도 6f의 구조를 예시한다.
[0134] 도 6h는 제3 부분(603)의 형성 후의 도 6g의 구조를 예시한다. 제3 부분(603)은 다이(660)를 포함한다. 다이(660)는 복수의 금속 상호연결부들(662)을 통해 제2 금속배선(640)의 복수의 상호연결부들(642a)에 커플링된다. 복수의 금속 상호연결부들(662)은 플립 칩 범프들일 수 있고, 다이(660)는 플립 칩 다이일 수 있다. 제2 몰드(682)가 다이(660) 위에 그리고 제2 금속배선 구조(640) 위에 형성된다.
[0135] 하이브리드 패키지(600)가 PoP(package-on-package) 구성에서 제2 패키지(도시되지 않음)에 커플링되기를 원하면, 선택적인 스루 몰드 비아들(664)이 형성되어 제2 금속배선 구조(640)의 복수의 금속 상호연결부들(642b)에 커플링된다. 스루 몰드 비아들(664)은, 제2 몰드(682)에 홀들 또는 캐비티들을 만들고 금속과 같은 전도성 재료로 홀들을 충전함으로써 형성된다. 제2 몰드(682)는 다이(660), 복수의 금속 상호연결부들(662)(예컨대, 플립 칩 범프들), 및 스루 몰드 비아들(664)을 적어도 부분적으로 둘러싼다.
[0136] 도 6i는, 제2 캐리어(651)가 제거되고 선택적인 제3 금속배선 구조(670)가 형성된 후, 구조가 뒤집힌 후의 도 6h를 예시한다. 선택적인 제3 금속배선 구조(670)는 하이브리드 패키지(600)의 제3 부분(603) 아래에(즉, 도 6i에 예시된 배향에서 아래에) 형성된다. 선택적인 제3 금속배선 구조(670)는 하이브리드 패키지(600)를 PoP 구성의 제2 패키지(699)에 연결하기 위한 부가적인 금속 층들을 제공한다.
[0137] 제3 금속배선 구조(670)는 복수의 유전체 층들(676)을 형성함으로써 형성된다. 복수의 금속 상호연결부들(672)이 복수의 유전체 층들(676)에 형성된다. 복수의 비아들(674)은 복수의 유전체 층들(676)의 개별 층들에 형성되는 복수의 금속 상호연결부들(672)을 연결한다(예컨대, 전기적으로 연결함). 복수의 홀들(675)이 최상부 복수의 금속 상호연결부들(672)(예컨대, 672a) 위에 형성되고, 그에 따라, 원하는 경우, 선택적인 제2 패키지(699)가 PoP 구성에서 임의의 알려진 방법들(예컨대, 솔더 볼들, 금속 상호연결부들)에 의해 제3 금속배선 구조(670)에 커플링될 수 있다.
[0138] 선택적으로, 제2 패키지(699)가 하이브리드 패키지(600)에 커플링될 수 있다. 하이브리드 패키지(600)는 제3 금속배선 구조를 통해 제2 패키지(699)에 커플링될 수 있다.
하이브리드 패키지를 제작하기 위한 방법의 예시적인 흐름도
[0139] 일부 구현예들에서, 하이브리드 패키지를 제작하는 것은 몇몇 프로세스들을 포함한다. 도 7은 하이브리드 패키지를 제작하기 위한 방법(700)의 예시적인 흐름도를 예시한다. 일부 구현들에서, 도 7의 방법(700)은 본 개시내용에 설명된 바와 같이, 도 1a, 도 1b, 도 2, 도 3, 도 4, 도 5a-5k, 및 도 6a-6i의 하이브리드 패키지를 제작하기 위해 사용될 수 있다.
[0140] 도 7의 시퀀스는, 다이를 제공 또는 제작하기 위한 방법을 단순화 및/또는 명확화하기 위해 하나 이상의 프로세스들을 결합할 수 있음에 주목해야 한다. 일부 구현들에서, 프로세스들의 순서는 변경 또는 수정될 수 있다.
[0141] 방법은 702에서, 제1 금속배선 구조를 형성하는 단계를 포함한다.
[0142] 방법은 704에서, 제1 기판 구조를 형성하는 단계를 포함하며, 제1 기판 구조는 수평 평면 상에서 제1 금속배선 구조와 적어도 부분적으로 동일 평면 상에 있다.
[0143] 방법 706에서, 제1 금속배선 구조 및 제1 기판에 전기적으로 커플링된 다이를 형성하는 단계를 포함한다.
예시적인 전자 디바이스들
[0144] 도 8은 전술한 하이브리드 패키지들 중 임의의 것과 통합될 수 있는 다양한 전자 디바이스들을 예시한다. 예를 들어, 모바일 폰 디바이스(802), 랩톱 컴퓨터 디바이스(804), 고정 위치 단말 디바이스(806), 웨어러블 디바이스(808)는 본 명세서에 설명된 바와 같은 통합형 디바이스(800)를 포함할 수 있다. 통합형 디바이스(800)는 예컨대, 본원에서 설명된 기판, 집적 회로들, 다이들, 통합형 디바이스들, 통합형 디바이스 패키지들, 집적 회로 디바이스들, 디바이스 패키지들, IC(integrated circuit) 패키지들, 패키지-온-패키지 디바이스들 중 임의의 것일 수 있다 도 8에 예시된 디바이스들(802, 804, 806, 808)은 단지 예시적일 뿐이다. 다른 전자 디바이스들은 또한, 모바일 디바이스들, 핸드-헬드 개인용 통신 시스템(PCS) 유닛들, 휴대용 데이터 유닛들, 이를테면 개인 휴대 정보 단말들, 글로벌 포지셔닝 시스템(GPS) 인에이블 디바이스들, 내비게이션 디바이스들, 셋톱 박스들, 뮤직 플레이어들, 비디오 플레이어들, 엔터테인먼트 유닛들, 고정된 위치 데이터 유닛들, 이를테면 미터 판독 장비, 통신 디바이스들, 스마트폰들, 태블릿 컴퓨터들, 컴퓨터들, 웨어러블 디바이스들(예컨대, 손목시계들, 안경), IoT(Internet of things) 디바이스들, 서버들, 라우터들, 자동차들(예컨대, 자율주행 차량들)에 구현된 전자 디바이스들, 또는 데이터 또는 컴퓨터 명령들을 저장 또는 리트리브하는 임의의 다른 디바이스, 또는 이들의 임의의 조합을 포함하는 디바이스들(예컨대, 전자 디바이스들)의 그룹을 포함하지만 이에 제한되지는 않는 통합형 디바이스(800)를 특징으로 할 수 있다.
[0145] 도 1 내지 도 6(도 5는 도 5a 내지 도 5k를 포함하고 도 6은 도 6a 내지 도 6i를 포함함)에 예시된 컴포넌트들, 프로세스들, 특징들 및/또는 기능들 중 하나 이상은 단일 컴포넌트, 프로세스, 특징 또는 기능으로 재배열 및/또는 결합되거나, 몇몇 컴포넌트들, 프로세스들 또는 기능들에서 구현될 수 있다. 추가적인 엘리먼트들, 컴포넌트들, 프로세스들 및/또는 기능들은 또한 본 개시를 벗어나지 않으면서 추가될 수 있다. 또한, 본 개시내용의 도 1 내지 도 6 및 그의 대응하는 설명이 하이브리드 패키지로 제한되지 않음을 유의해야 한다. 몇몇 구현들에서, 도 1 내지 도 6 및 그의 대응하는 설명은 통합형 디바이스들을 제조, 생성, 제공, 및/또는 제작하기 위해 사용될 수 있다. 몇몇 구현들에서, 디바이스는 다이, 통합형 디바이스, 다이 패키지, IC(integrated circuit), 디바이스 패키지, IC(integrated circuit) 패키지, 웨이퍼, 반도체 디바이스, PoP(package on package) 디바이스, 및/또는 개재기(interposer)를 포함할 수 있다.
[0146] “예시적인”이라는 단어는, “예, 예증 또는 예시로서 기능하는” 것을 의미하도록 본원에서 사용된다. “예시적인” 것으로서 본원에서 설명된 임의의 구현 또는 양상은 본 개시내용의 다른 양상들에 비해 반드시 바람직하거나 유리한 것으로서 해석될 필요는 없다. 유사하게, “양상들”이라는 용어는, 본 개시내용의 모든 양상들이 논의된 특성, 이점 또는 동작 모드를 포함한다는 것을 요구하지는 않는다. 용어 “커플링된”은, 2개의 오브젝트들 사이에서의 직접적인 또는 간접적인 커플링을 지칭하기 위해 본원에서 사용된다. 예컨대, 오브젝트 A가 오브젝트 B를 물리적으로 터치하고 오브젝트 B가 오브젝트 C를 터치하면, 오브젝트들 A 및 C는, 그들이 서로를 물리적으로 직접 터치하지 않더라도, 서로 커플링된 것으로 여전히 고려될 수 있다.
[0147] 또한, 본 명세서에 포함된 다양한 개시들 흐름도, 흐름 다이어그램, 구조도, 또는 블록도로서 도시되는 프로세스로서 설명될 수 있음을 주목한다. 흐름도가 동작들을 순차적인 프로세스로서 설명할 수 있지만, 동작들의 대부분은 병렬로 또는 동시에 수행될 수 있다. 또한, 동작들의 순서는 재배열될 수 있다. 프로세스는, 그의 동작들이 완료되는 경우 종결된다.
[0148] 본 명세서에 설명된 본 개시의 다양한 특성들은 본 개시를 벗어나지 않으면서 상이한 시스템들에서 구현될 수 있다. 본 개시의 전술한 양상들은 단지 예들일 뿐이며, 본 개시를 제한하는 것으로서 해석되지 않음을 주목해야 한다. 본 개시의 양상들의 설명은, 청구항들의 범위를 제한하는 것이 아니라 예시적인 것으로 의도된다. 그러므로, 본 교시들은, 다른 타입들의 장치들에 용이하게 적용될 수 있으며, 많은 대안들, 변형들, 및 변경들은 당업자들에게 명백할 것이다.

Claims (24)

  1. 패키지로서,
    다이;
    제1 기판 구조; 및
    상기 제1 기판 구조와 적어도 부분적으로 동일 평면 상에 있는 제1 금속배선(metallization) 구조를 포함하고,
    상기 다이는 상기 제1 금속배선 구조 및 상기 제1 기판 구조에 전기적으로 커플링되는,
    패키지.
  2. 제1 항에 있어서,
    상기 제1 금속배선 구조는 수평 평면 상에서 상기 제1 기판 구조와 적어도 부분적으로 동일 평면 상에 있고, 그리고
    상기 제1 금속배선 구조는 상기 제1 기판 구조에 인접한,
    패키지.
  3. 제2 항에 있어서,
    상기 제1 금속배선 구조 및 상기 제1 기판 구조는 제1 몰드에 의해 적어도 부분적으로 분리되는,
    패키지.
  4. 제3 항에 있어서,
    상기 제1 몰드는 상기 제1 금속배선 구조와 상기 제1 기판 구조를 적어도 부분적으로 둘러싸는,
    패키지.
  5. 제3 항에 있어서,
    상기 제1 기판 구조는 상기 제1 금속배선 구조에 의해 둘러싸이는,
    패키지.
  6. 제5 항에 있어서,
    상기 다이, 상기 제1 기판 구조, 및 상기 제1 금속배선 구조에 전기적으로 커플링되는 제2 금속배선 구조를 더 포함하는,
    패키지.
  7. 제6 항에 있어서,
    상기 다이는, 상기 제2 금속배선 구조를 통해 상기 제1 금속배선 구조에 전기적으로 커플링되고, 그리고 상기 제2 금속배선 구조를 통해 상기 제1 기판 구조에 전기적으로 커플링되는,
    패키지.
  8. 제5 항에 있어서,
    상기 다이와 상기 제1 금속배선 구조 사이 및 상기 다이와 상기 제1 기판 구조 사이에 제2 금속배선 구조를 더 포함하는,
    패키지.
  9. 제2 항에 있어서,
    상기 다이와 상기 제1 금속배선 구조 사이 및 상기 다이와 상기 제1 기판 구조 사이에 제2 금속배선 구조를 더 포함하는,
    패키지.
  10. 제9 항에 있어서,
    상기 다이를 적어도 부분적으로 커버하는 제2 몰드; 및
    상기 제2 금속배선 구조에 직접 연결된, 상기 제2 몰드의 제1 측을 더 포함하는,
    패키지.
  11. 제10 항에 있어서,
    제3 금속배선 구조에 직접 연결된, 상기 제2 몰드의 제2 측을 더 포함하고, 상기 제3 금속배선 구조는 패키지-온-패키지 구성에서 제2 패키지에 커플링되도록 구성되는,
    패키지.
  12. 제7 항에 있어서,
    상기 제1 금속배선 구조는 데이터 시그널링을 위한 전기 경로를 제공하도록 구성되고,
    상기 제2 금속배선 구조는 접지 신호에 커플링되고, 그리고
    상기 제1 기판 구조는 전력을 위한 전기 경로를 제공하도록 구성되는,
    패키지.
  13. 제12 항에 있어서,
    상기 제1 금속배선 구조는, 제1 두께를 갖는 패드들을 포함하는 복수의 제1 상호연결부들을 포함하고, 그리고
    상기 제1 기판 구조는, 제2 두께를 갖는 패드들을 포함하는 복수의 기판 상호연결부들을 포함하고, 상기 제2 두께는 상기 제1 두께보다 더 큰,
    패키지.
  14. 제12 항에 있어서,
    상기 제1 금속배선 구조는 제1 비아 폭을 갖는 복수의 제1 비아들을 포함하고,
    상기 제1 기판 구조는 기판 비아 폭을 갖는 복수의 기판 비아들을 포함하며,
    상기 기판 비아 폭은 상기 제1 비아 폭보다 더 큰,
    패키지.
  15. 제1 항에 있어서,
    상기 제1 기판 구조의 최상부 측은 상기 제1 금속배선 구조의 최상부 측보다 더 높은,
    패키지.
  16. 제1 항에 있어서,
    상기 패키지는, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인 휴대 정보 단말, 고정된 위치 단말, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩톱 컴퓨터, 서버, IoT(internet of things) 디바이스, 및 자동차 내의 디바이스로 이루어진 그룹으로부터 선택된 디바이스에 통합되는,
    패키지.
  17. 패키지를 형성하는 방법으로서,
    제1 금속배선 구조를 형성하는 단계;
    제1 기판 구조를 형성하는 단계 ― 상기 제1 기판 구조는 수평 평면 상에서 상기 제1 금속배선 구조와 적어도 부분적으로 동일 평면 상에 있음 ―;
    상기 제1 금속배선 구조 및 상기 제1 기판 구조에 전기적으로 커플링되는 다이를 형성하는 단계를 포함하는,
    패키지를 형성하는 방법.
  18. 제17 항에 있어서,
    상기 제1 금속배선 구조를 형성하는 단계는, 상기 제1 기판 구조를 적어도 부분적으로 둘러싸도록 상기 제1 금속배선을 형성하는 단계를 포함하는,
    패키지를 형성하는 방법.
  19. 제17 항에 있어서,
    제2 금속배선 구조를 형성하는 단계 및 상기 제2 금속배선 구조를 상기 다이, 상기 제1 기판 구조, 및 상기 제1 금속배선 구조에 전기적으로 커플링하는 단계를 더 포함하는,
    패키지를 형성하는 방법.
  20. 제19 항에 있어서,
    상기 다이는, 상기 제2 금속배선 구조를 통해 상기 제1 금속배선 구조에 전기적으로 커플링되고, 그리고 상기 제2 금속배선 구조를 통해 상기 제1 기판 구조에 전기적으로 커플링되는,
    패키지를 형성하는 방법.
  21. 제20 항에 있어서,
    상기 제2 금속배선 구조를 접지 신호에 전기적으로 커플링하는 단계를 더 포함하고; 그리고
    상기 제1 금속배선 구조는 시그널링을 위한 전기 경로이고, 상기 제1 기판 구조는 전력을 위한 전기 경로인,
    패키지를 형성하는 방법.
  22. 제17 항에 있어서,
    상기 제1 금속배선 구조를 형성하는 단계는, 제1 두께를 갖는 패드들을 포함하는 복수의 제1 상호연결부들을 형성하는 단계를 포함하고, 그리고
    상기 제1 기판 구조를 형성하는 단계는, 제2 두께를 갖는 패드들을 포함하는 복수의 기판 상호연결부들을 형성하는 단계를 포함하고, 상기 제2 두께는 상기 제1 두께보다 더 큰,
    패키지를 형성하는 방법.
  23. 제22 항에 있어서,
    상기 제1 금속배선 구조를 형성하는 단계는, 제1 비아 폭을 갖는 복수의 제1 비아들을 형성하는 단계를 포함하고, 그리고
    상기 제1 기판 구조를 형성하는 단계는, 기판 비아 폭을 갖는 복수의 기판 비아들을 형성하는 단계를 포함하고, 상기 기판 비아 폭은 상기 제1 비아 폭보다 더 큰,
    패키지를 형성하는 방법.
  24. 제17 항에 있어서,
    상기 제1 기판 구조의 최상부 측은 상기 제1 금속배선 구조의 최상부 측보다 더 높은,
    패키지를 형성하는 방법.
KR1020227032665A 2020-03-31 2021-03-30 하이브리드 패키지 장치 및 제조 방법 KR20220162126A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063002750P 2020-03-31 2020-03-31
US63/002,750 2020-03-31
US17/211,164 2021-03-24
US17/211,164 US11948877B2 (en) 2020-03-31 2021-03-24 Hybrid package apparatus and method of fabricating
PCT/US2021/024783 WO2021202454A1 (en) 2020-03-31 2021-03-30 Hybrid package apparatus and method of fabricating

Publications (1)

Publication Number Publication Date
KR20220162126A true KR20220162126A (ko) 2022-12-07

Family

ID=77856598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227032665A KR20220162126A (ko) 2020-03-31 2021-03-30 하이브리드 패키지 장치 및 제조 방법

Country Status (7)

Country Link
US (1) US11948877B2 (ko)
EP (1) EP4128340A1 (ko)
KR (1) KR20220162126A (ko)
CN (1) CN115335989A (ko)
BR (1) BR112022018903A2 (ko)
TW (1) TW202145391A (ko)
WO (1) WO2021202454A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI803312B (zh) * 2021-12-23 2023-05-21 南亞科技股份有限公司 具有多堆疊載體結構之半導體元件
US20230307336A1 (en) * 2022-03-25 2023-09-28 Qualcomm Incorporated Package substrates employing pad metallization layer for increased signal routing capacity, and related integrated circuit (ic) packages and fabrication methods

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281446B1 (en) * 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
US20080239685A1 (en) 2007-03-27 2008-10-02 Tadahiko Kawabe Capacitor built-in wiring board
TWI492680B (zh) * 2011-08-05 2015-07-11 Unimicron Technology Corp 嵌埋有中介層之封裝基板及其製法
US8975726B2 (en) * 2012-10-11 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures and methods of forming the same
US10453785B2 (en) 2014-08-07 2019-10-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming double-sided fan-out wafer level package
CN108780785A (zh) * 2016-03-30 2018-11-09 英特尔公司 混合微电子基底
JP6815880B2 (ja) 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
KR102504293B1 (ko) 2017-11-29 2023-02-27 삼성전자 주식회사 패키지 온 패키지 형태의 반도체 패키지
US10163798B1 (en) * 2017-12-22 2018-12-25 Intel Corporation Embedded multi-die interconnect bridge packages with lithotgraphically formed bumps and methods of assembling same
TWI670824B (zh) * 2018-03-09 2019-09-01 欣興電子股份有限公司 封裝結構
CN110265384B (zh) * 2018-03-12 2021-07-16 欣兴电子股份有限公司 封装结构
US11373951B2 (en) * 2018-03-27 2022-06-28 Intel Corporation Via structures having tapered profiles for embedded interconnect bridge substrates
US20190393112A1 (en) * 2018-06-25 2019-12-26 Elizabeth Nofen Encapsulant material containing fluorophores for in-situ visualization of stress in an organic package
US11056438B2 (en) * 2019-06-27 2021-07-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and method of forming the same

Also Published As

Publication number Publication date
US20210305141A1 (en) 2021-09-30
CN115335989A (zh) 2022-11-11
TW202145391A (zh) 2021-12-01
EP4128340A1 (en) 2023-02-08
US11948877B2 (en) 2024-04-02
BR112022018903A2 (pt) 2022-11-08
WO2021202454A1 (en) 2021-10-07

Similar Documents

Publication Publication Date Title
KR102541861B1 (ko) 리소-에칭가능 층에 브리지를 포함하는 통합 디바이스 패키지
US8179689B2 (en) Printed circuit board, method of fabricating printed circuit board, and semiconductor device
US9633977B1 (en) Integrated device comprising flexible connector between integrated circuit (IC) packages
KR20190038563A (ko) 스위치들 및 필터들을 포함하는 패키지
TWI620269B (zh) 包括具有多個管腳且至少一個管腳橫越電容器極板的電容器的積體裝置
CN103620772A (zh) 具有堆叠的面朝下连接的裸片的多芯片模块
KR20120095357A (ko) 전자 디바이스, 전자 장치, 전자 디바이스 제조 방법
KR102558895B1 (ko) 패키지들의 콘택-콘택 커플링을 포함하는 디바이스
TW202017135A (zh) 包括核心層的嵌入式跡線襯底（ets）中的高密度互連
KR20220162126A (ko) 하이브리드 패키지 장치 및 제조 방법
CN113287196B (zh) 包括在第一方向上对齐的第一焊料互连和在第二方向上对齐的第二焊料互连的器件
KR20170028901A (ko) 동축 상호접속부를 포함하는 통합 디바이스
WO2016187593A1 (en) An integrated circuit package with a high aspect ratio interconnect soldered to a redistribution layer of a die or of a substrate and corresponding manufacturing method
EP4133521B1 (en) Package comprising a substrate with interconnect routing over solder resist layer
KR20050055122A (ko) 웨이퍼 레벨 모듈 및 그의 제조 방법
KR20220157943A (ko) 보드의 공동 위에 위치된 쉴드로서 구성된 패치 기판
US9859234B2 (en) Methods and structures to repair device warpage
KR20230038146A (ko) 전자기 간섭 차폐부로서 구성된 수동 디바이스를 포함하는 패키지
KR20220157959A (ko) 기판 및 기판에 커플링된 고밀도 인터커넥트 집적 디바이스를 포함하는 패키지
US8558353B2 (en) Integrated circuit having an uppermost layer comprising landing pads that are distributed thoughout one side of the integrated circuit
US11075260B2 (en) Substrate comprising recessed interconnects and a surface mounted passive component
KR100818116B1 (ko) 반도체 패키지
US20190252325A1 (en) Chip package structure and manufacturing method thereof
TW201921590A (zh) 具有保留互連部分之精細節距及間隔互連
CN108604585B (zh) 包括集成电路(ic)封装之间的柔性连接器的集成器件