KR20220157959A - 기판 및 기판에 커플링된 고밀도 인터커넥트 집적 디바이스를 포함하는 패키지 - Google Patents

기판 및 기판에 커플링된 고밀도 인터커넥트 집적 디바이스를 포함하는 패키지 Download PDF

Info

Publication number
KR20220157959A
KR20220157959A KR1020227032071A KR20227032071A KR20220157959A KR 20220157959 A KR20220157959 A KR 20220157959A KR 1020227032071 A KR1020227032071 A KR 1020227032071A KR 20227032071 A KR20227032071 A KR 20227032071A KR 20220157959 A KR20220157959 A KR 20220157959A
Authority
KR
South Korea
Prior art keywords
integrated device
substrate
interconnect
interconnects
coupled
Prior art date
Application number
KR1020227032071A
Other languages
English (en)
Inventor
라이언 레인
리-성 웡
찰스 데이비드 페인터
에릭 데이비드 포론다
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20220157959A publication Critical patent/KR20220157959A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

패키지는 집적 디바이스, 및 인터커넥트 집적 디바이스를 포함한다. 기판은 제 1 표면 및 제 2 표면을 포함한다. 기판은 복수의 인터커넥트들을 더 포함한다. 집적 디바이스는 기판에 커플링된다. 인터커넥트 집적 디바이스는 기판의 표면에 커플링된다. 집적 디바이스, 인터커넥트 집적 디바이스 및 기판은 적어도 기판을 통하여, 그 다음 인터커넥트 집적 디바이스를 통하여, 그리고 다시 기판을 통하여 연장되는, 집적 디바이스의 전기 신호에 대한 전기 경로를 제공하도록 구성된다.

Description

기판 및 기판에 커플링된 고밀도 인터커넥트 집적 디바이스를 포함하는 패키지
관련 출원에 대한 상호 참조
본 출원은 2020년 9월 10일자로 미국 특허청에 출원된 정규출원 제 17/017,361호, 및 2020년 3월 23일자로 미국 특허청에 출원된 가출원 제62/993,544호에 대한 우선권 및 그 이익을 주장하고, 그 출원들의 전체 내용들은 그 전체로 및 모든 적용가능한 목적들로 하기에서 충분히 개시된 바와 같이 본원에 참조로 통합된다.
기술 분야
다양한 특징들은 집적 디바이스를 포함하는 패키지에 관한 것이고, 보다 구체적으로, 집적 디바이스 및 기판을 포함하는 패키지들에 관한 것이다.
도 1 은 기판 (102), 집적 디바이스 (104), 집적 디바이스 (106), 및 캡슐화층 (108) 을 포함하는 패키지 (100) 를 예시한다. 기판 (102) 은 적어도 하나의 유전체 층 (120), 복수의 인터커넥트들 (122), 및 복수의 솔더 인터커넥트들 (124) 을 포함한다. 복수의 솔더 인터커넥트들 (144) 은 기판 (102) 및 집적 디바이스 (104) 에 커플링된다. 복수의 솔더 인터커넥트들 (164) 은 기판 (102) 및 집적 디바이스 (106) 에 커플링된다. 캡슐화 층 (108) 은 집적 디바이스 (104) 및 집적 디바이스 (106) 를 캡슐화한다. 고밀도 인터커넥트를 갖는 기판을 포함하는 소형 패키지를 제조하는 것은 도전과제일 수 있다. 고밀도 인터커넥트 및/또는 높은 핀 카운트를 수용할 수 있는 보다 컴팩트한 패키지를 제공하는 것이 계속 필요하다.
다양한 특징들은 집적 디바이스를 포함하는 패키지에 관한 것이고, 보다 구체적으로, 집적 디바이스 및 기판을 포함하는 패키지들에 관한 것이다.
하나의 예는 기판, 집적 디바이스, 및 인터커넥트 집적 디바이스를 포함하는 패키지를 제공한다. 기판은 제 1 표면 및 제 2 표면을 포함한다. 기판은 복수의 인터커넥트들을 더 포함한다. 집적 디바이스는 기판에 커플링된다. 인터커넥트 집적 디바이스는 기판의 표면에 커플링된다. 집적 디바이스, 인터커넥트 집적 디바이스 및 기판은 적어도 기판을 통하여 그 다음 인터커넥트 집적 디바이스를 통하여, 그리고 다시 기판을 통하여 연장되는 집적 디바이스의 전기 신호에 대한 전기 경로를 제공하도록 구성된다.
다른 예는 기판, 집적 디바이스, 및 집적 디바이스 상호접속을 위한 수단을 포함하는 장치를 제공한다. 기판은 제 1 표면 및 제 2 표면을 포함한다. 기판은 복수의 인터커넥트들을 더 포함한다. 집적 디바이스는 기판에 커플링된다. 집적 디바이스 상호접속을 위한 수단은 기판의 표면에 커플링된다. 집적 디바이스, 집적 디바이스 상호접속을 위한 수단 및 기판은 적어도 기판을 통하여 그 다음 집적 디바이스 상호접속을 위한 수단을 통하여, 그리고 다시 기판을 통하여 연장되는 집적 디바이스의 전기 신호에 대한 전기 경로를 제공하도록 구성된다.
다른 예는 패키지를 제조하는 방법을 제공한다. 본 방법은 제 1 표면 및 제 2 표면을 포함하는 기판을 제공하며, 여기서 기판은 복수의 인터커넥트들을 더 포함한다. 방법은 집적 디바이스를 기판에 커플링한다. 방법은 인터커넥트 집적 디바이스를 기판의 표면에 커플링한다. 집적 디바이스, 인터커넥트 집적 디바이스 및 기판은 적어도 기판을 통하여 그 다음 인터커넥트 집적 디바이스를 통하여, 그리고 다시 기판을 통하여 연장되는 집적 디바이스의 전기 신호에 대한 전기 경로를 제공하도록 구성된다.
다양한 특징들, 특성, 및 이점들은 도면들과 함께 취해질 경우에 하기에 기재된 상세한 설명으로부터 명백하게 될 수도 있으며, 도면들에서 동일한 참조 부호들은 전반에 걸쳐 대응하게 식별한다.
도 1 은 집적 디바이스 및 기판을 포함하는 패키지의 프로파일 뷰를 예시한다.
도 2 는 기판에 커플링된 고밀도 인터커넥트 집적 디바이스를 포함하는 패키지의 프로파일 뷰를 예시한다.
도 3 은 기판에 커플링된 고밀도 인터커넥트 집적 디바이스를 포함하는 패키지 내 가능한 전기 경로들의 뷰를 예시한다.
도 4 는 기판에 커플링된 고밀도 인터커넥트 집적 디바이스를 포함하는 패키지 내 가능한 전기 경로들의 뷰를 예시한다.
도 5 는 기판에 커플링된 고밀도 인터커넥트 집적 디바이스를 포함하는 패키지 내 가능한 전기 경로들의 뷰를 예시한다.
도 6 은 기판에 커플링된 고밀도 인터커넥트 집적 디바이스를 포함하는 패키지 온 패키지 (package on package; PoP) 의 가능한 전기 경로들의 뷰를 예시한다.
도 7 은 기판에 커플링된 고밀도 인터커넥트 집적 디바이스를 포함하는 패키지의 프로파일 뷰를 예시한다.
도 8a-8d 는 고밀도 인터커넥트 집적 디바이스를 제조하기 위한 예시적인 시퀀스를 예시한다.
도 9 는 고밀도 인터커넥트 집적 디바이스를 제조하기 위한 방법의 예시적인 흐름도를 예시한다.
도 10a-10c 는 기판을 제조하기 위한 예시적인 시퀀스를 예시한다.
도 11 은 기판을 제조하기 위한 방법의 예시적인 흐름도를 예시한다.
도 12a-12b 는 기판에 커플링된 고밀도 인터커넥트 집적 디바이스를 포함하는 패키지를 제조하기 위한 예시적인 시퀀스를 예시한다.
도 13 은 기판에 커플링된 고밀도 인터커넥트 집적 디바이스를 포함하는 패키지를 제조하기 위한 방법의 예시적인 흐름도를 예시한다.
도 14 는 다이, 전자 회로, 집적 디바이스, 집적된 패시브 디바이스 (IPD), 패시브 컴포넌트, 패키지, 및/또는 본 본원에 설명된 디바이스 패키지를 집적할 수 있는 여러 전자 디바이스를 예시한다.
다음의 설명에서, 특정 상세들은 본 개시의 다양한 양태들의 철저한 이해를 제공하기 위해 주어진다. 하지만, 그 양태들은 이들 특정 상세들없이도 실시될 수도 있음이 당업자에 의해 이해될 것이다. 예를 들어, 회로들은, 그 양태들을 불필요한 상세로 모호하게 하는 것을 회피하기 위해 블록 다이어그램들로 도시될 수도 있다. 다른 경우들에서, 널리 공지된 회로들, 구조들 및 기법들은 본 개시의 양태들을 모호하게 하지 않기 위해 상세히 도시되지 않을 수도 있다.
본 개시는 기판, 전자 회로 (집적 디바이스에 형성될 수 있음), 및 인터커넥트 집적 디바이스를 포함하는 패키지를 설명한다. 기판은 제 1 표면 및 제 2 표면을 포함한다. 기판은 보드에 대한 전기 접속을 제공하기 위한 복수의 인터커넥트들을 더 포함한다. 집적 디바이스는 기판의 제 1 표면 (또는 제 2 표면) 에 커플링된다. 인터커넥트 집적 디바이스는 기판의 제 1 표면 (또는 제 2 표면) 에 커플링된다. 집적 디바이스, 인터커넥트 집적 디바이스 및 기판은 적어도 기판을 통하여 그 다음 인터커넥트 집적 디바이스를 통하여, 그리고 다시 기판을 통하여 연장되는 집적 디바이스의 전기 신호에 대한 전기 경로를 제공하도록 구성된다. 집적 디바이스, 인터커넥트 집적 디바이스 및 기판은 집적 디바이스의 전기 신호에 대한 전기 경로가 기판을 통하여, 다음으로 인터커넥트 집적 디바이스를 통하여 그리고 다시 기판을 통하여 연장 (예를 들어, 진행) 하도록 구성되는 방식으로 함께 커플링된다. 인터커넥트 집적 디바이스는 기판에 커플링된 두 개의 집적 디바이스 사이에 적어도 하나의 전기 경로 (예를 들어, 전기 접속) 를 제공할 수 있다. 인터커넥트 집적 디바이스는 적어도 하나의 유전체 층 및 복수의 인터커넥트들을 포함하는 기판일 수 있다. 인터커넥트 집적 디바이스들은 기판으로부터의 인터커넥트들의 최소 피치보다 더 낮은 최소 피치를 갖는 인터커넥트들을 갖도록 구성되는 고밀도 인터커넥트 집적 디바이스일 수 있다. 인터커넥트 집적 디바이스는 패키지가 소형이고 컴팩트한 폼 팩터를 가질 수 있게 하면서, 또한 높은 입력/출력 (I/O) 핀 카운트를 제공할 수 있다. 인터커넥트 집적 디바이스는 집적 디바이스에 대한 개선된 전압 강하, 더 높은 커패시턴스 밀도, 집적 디바이스들 사이의 더 짧은 경로들 및/또는 더 낮은 인덕턴스를 제공할 수 있다.
기판에 커플링된 고밀도 인터커넥트 집적 디바이스를 포함하는 예시적인 패키지
도 2 는 고밀도 인터커넥트 집적 디바이스를 포함하는 패키지 (200) 의 프로파일 뷰를 예시한다. 패키지 (200) 는 복수의 솔더 인터커넥트 (280) 를 통해 보드 (290) (예를 들어, PCB (printed circuit board)) 에 커플링된다. 패키지 (200) 는 컴팩트한 작은 팩터를 가지면서 또한 높은 입력/출력 핀 카운트를 갖는 패키지를 제공한다. 패키지 (200) 는 개선된 커패시턴스 밀도, 집적 디바이스들 사이의 더 짧은 경로들, 더 낮은 인덕턴스, 및/또는 더 적은 라우팅 제약들을 제공하였다.
도 2 에 도시된 바와 같이, 패키지 (200) 는 기판 (202), 제 1 집적 디바이스 (204), 제 2 집적 디바이스 (206), 캡슐화 층 (208), 인터커넥트 집적 디바이스 (201), 집적 디바이스 (205), 및 집적 디바이스 (207) 를 포함한다. 인터커넥트 집적 디바이스 (201) 는 둘 이상의 집적 디바이스들 사이의 브릿지로서 구성될 수 있다. 아래에서 추가로 설명되는 바와 같이, 집적 디바이스 (예를 들어, 204, 206), 인터커넥트 집적 디바이스 (예를 들어, 201) 를 통하여), 및 기판 (202) 은 전기 신호 (예를 들어, 제 1 전기 신호, 제 2 전기 신호) 가 두 개의 집적 디바이스 (예를 들어, 204, 206) 와 보드 (예를 들어, 290) 사이에서 진행할 때, 전기 신호가 적어도 기판 (202) 을 통하여, 다음으로 인터커넥트 집적 디바이스 (예를 들어, 201) 를 통하여, 그리고 다시 기판 (202) 을 통하여 진행하도록 하는 방식으로 함께 커플링된다. 이것은 기판 (202) 에 의해 제공되는 제 1 전기 접점과 기판 (202) 에 의해 제공되는 제 2 전기 접점 사이에 적어도 하나의 전기 경로를 제공하는 인터커넥트 집적 디바이스 (예를 들어, 201) 에 의해 실현될 수 있으며, 여기서 제 1 접점은 집적 디바이스 (예를 들어, 204, 206) 에 전기적으로 접속되고 제 2 접점은 하나 이상의 인터커넥트에 전기적으로 접속된다. 위의 예에서, 인터커넥트 집적 디바이스 (201) 는 적어도 하나의 전기 신호가 두 개의 집적 디바이스 (예를 들어, 204, 206) 및/또는 보드 (예를 들어, 290) 사이에서 진행할 때, 적어도 하나의 전기 신호가 인터커넥트 집적 디바이스 (201) 를 통해 진행할 수 있도록 브릿지로서 구성될 수 있다. 적어도 하나의 전기 신호는 패키지, 집적 디바이스(들), 기판 및/또는 인터커넥트 집적 디바이스(들)의 인터커넥트들에 의해 정의되는 적어도 하나의 전기 경로를 통하여 진행할 수 있다.
기판 (202) 은 제 1 표면(예를 들어, 상부 표면) 및 제 2 표면 (예를 들어, 하부 표면)을 포함한다. 기판 (202) 은 적어도 하나의 유전체 층 (220), 복수의 인터커넥트 (222), 제 1 솔더 레지스트 층 (224) 및 제 2 솔더 레지스트 층 (226) 을 포함한다. 복수의 인터커넥트들 (222) 은 보드 (예를 들어, 290) 로 및/또는 보드로부터의 적어도 하나의 전기 경로를 제공하도록 구성될 수 있다. 복수의 인터커넥트들 (222) 은 적어도 하나의 집적 디바이스 (예를 들어, 204, 205, 206, 207) 에 대한 적어도 하나의 전기 경로를 제공할 수 있다. 복수의 인터커넥트들 (222) 은 둘 이상의 집적 디바이스들 (예를 들어, 204, 205, 206, 207) 사이에 적어도 하나의 전기 경로 (예를 들어, 전기 접속부) 를 제공할 수 있다. 복수의 인터커넥트들 (222) 은 제 1 최소 피치 및 제 1 최소 라인 및 간격 (L/S) 을 가질 수 있다. 일부 구현들에서, 복수의 인터커넥트들 (222) 에 대한 제 1 최소 피치는 대략 100-200 마이크로미터 (㎛) 의 범위에 있다. 일부 구현에서, 복수의 인터커넥트들 (222) 에 대한 제 1 최소 라인 및 간격 (L/S) 은 대략 9/9-12/12 마이크로미터 (㎛) (예를 들어, 대략 9-12 마이크로미터 (㎛) 의 최소 라인 폭, 대략 9-12 마이크로미터(㎛) 의 최소 간격) 의 범위에 있다. 상이한 구현은 상이한 기판을 사용할 수 있다. 기판 (202) 은 라미네이트 기판 (laminate substrate), 코어리스 기판 (coreless substrate), 유기 기판, 및 코어층을 포함하는 기판일 수 있다. 일부 구현에서, 적어도 하나의 유전체 층 (220) 은 코어 층 및/또는 프리프레그 층 (prepreg layer) 을 포함할 수 있다. 적어도 하나의 유전체 층 (220) 은 대략 3.5-3.7 범위의 유전 상수를 가질 수 있다. 적어도 하나의 유전체 층 (220) 은 기판 (202) 을 보강하기 위한 유리 직물을 포함할 수 있다. 기판을 제조하는 예는 아래 도 10a-10c 에서 더욱 설명된다. 아래에서 더 설명되는 바와 같이, 일부 구현에서, 기판 (202) 은 mSAP (modified semi-additive process) 또는 SAP (semi-additive process) 를 사용하여 제조될 수 있다.
인터커넥트 집적 디바이스 (204) 는 기판 (202) 의 제 1 표면 (또는 상부 표면) 에 커플링된다. 제 1 집적 디바이스 (204) 는 복수의 인터커넥트들 (240) 을 통해 기판에 커플링된다. 복수의 인터커넥트들 (240) 은 구리 필라 (pillar) 및/또는 솔더 인터커넥트들을 포함할 수 있다. 언더필 (underfill; 243) 은 기판 (202) 과 제 1 집적 디바이스 (204) 사이에 위치된다. 언더필 (243) 은 복수의 인터커넥트들 (240) 을 둘러쌀 수 있다. 제 2 집적 디바이스 (206) 는 기판 (202) 의 제 1 표면 (또는 상부 표면) 에 커플링된다. 제 2 집적 디바이스 (206) 는 복수의 인터커넥트들 (260) 을 통해 기판에 커플링된다. 복수의 인터커넥트들 (260) 은 구리 필라 (pillar) 및/또는 솔더 인터커넥트들을 포함할 수 있다. 언더필 (underfill; 263) 은 기판 (202) 과 제 2 집적 디바이스 (206) 사이에 위치된다. 언더필 (263) 은 복수의 인터커넥트들 (240) 을 둘러쌀 수 있다.
집적 디바이스 (205) 는 기판 (202) 의 제 2 표면 (예를 들어, 하부 표면) 에 커플링된다. 집적 디바이스 (205) 는 복수의 인터커넥트들 (250) 을 통해 기판에 커플링된다. 복수의 인터커넥트들 (250) 은 구리 필라 (pillar) 및/또는 솔더 인터커넥트들을 포함할 수 있다. 언더필 (253) 은 기판 (202) 과 집적 디바이스 (205) 사이에 위치된다. 언더필 (252) 은 복수의 인터커넥트들 (250) 을 둘러쌀 수 있다. 집적 디바이스 (207) 는 기판 (202) 의 제 2 표면 (예를 들어, 하부 표면) 에 커플링된다. 집적 디바이스 (207) 는 복수의 인터커넥트들 (270) 을 통해 기판에 커플링된다. 복수의 인터커넥트들 (270) 은 구리 필라 (pillar) 및/또는 솔더 인터커넥트들을 포함할 수 있다. 언더필 (272) 은 기판 (202) 과 집적 디바이스 (207) 사이에 위치된다. 언더필 (272) 은 복수의 인터커넥트들 (270) 을 둘러쌀 수 있다. 집적 디바이스 (205) 및 집적 디바이스 (207) 는 복수의 솔더 인터커넥트들 (280) 에 대해 측방향으로 위치될 수 있다.
인터커넥트 집적 디바이스 (201) 는 기판 (202) 의 제 1 표면에 커플링된다. 아래에서 더 설명되는 바와 같이, 인터커넥트 집적 디바이스 (201) 는 고밀도 인터커넥트 집적 디바이스일 수 있다. 인터커넥트 집적 디바이스 (201) 는 복수의 솔더 인터커넥트들 (210) 및/또는 필라 인터커넥트들 (예를 들어, 구리 필라 인터커넥트) 를 통해 기판 (202) 에 커플링될 수 있다. 인터커넥트 집적 디바이스 (201) 는 제 1 집적 디바이스 (204) 와 제 2 집적 디바이스 (206) 사이에 위치된다. 이러한 구성은 기판 (202) 에서의 라우팅 혼잡을 감소시키는 것에 의해 및/또는 집적 디바이스들 사이의 전류들 (예를 들어, 신호들) 에 대한 경로들을 감소시키는 것에 의해 패키지의 성능을 개선하는 것을 돕는다. 최종 결과는 보다 컴팩트한 폼 팩터를 가진 패키지이다. 또한, 인터커넥트 집적 디바이스 (201) 의 인터커넥트들이 니어 다이 브레이크 아웃 (near die break-out) 을 도울 것이기 때문에, 인터커넥트 집적 디바이스 (201) 는 기판 (202) 의 인터커넥트들이 니어 다이 브레이크-아웃을 실현하도록 함께 가까이 있을 (예를 들어 더 낮은 L/S) 필요가 없으므로 기판 (202) 의 비용을 낮추는 것을 도울 수 있다. 아래에서 더 설명되는 바와 같이, 적어도 하나의 인터커넥트 집적 디바이스는 기판 (202) 의 다른 표면 위에 위치될 수 있다. 일부 구현에서, 인터커넥트 집적 디바이스는 기판 (202) 내에 통합 또는 임베드될 수도 있다. 인터커넥트 집적 디바이스는 적어도 하나의 전기 신호에 대한 적어도 하나의 전기 경로를 제공하도록 구성될 수 있다. 아래에서 추가로 설명되는 바와 같이, 인터커넥트 집적 디바이스 (예를 들어, 201, 701) 는 브릿지로서 구성될 수 있다. 집적 디바이스 (예를 들어, 201, 701) 는 다이 (예를 들어, 패시브 디바이스 다이) 를 포함할 수도 있다. 브릿지 및/또는 패시브 디바이스 다이로서 구성되는 인터커넥트 집적 디바이스에는 트랜지스터와 같은 액티브 디바이스가 없을 수 있다. 브릿지 및/또는 패시브 디바이스 다이로서 구성되는 인터커넥트 집적 디바이스에는 트랜지스터와 같은 액티브 디바이스가 없을 수 있다.
캡슐화 층 (208) 은 기판 (202) 의 제 1 표면 (예를 들어, 상부 표면) 상에 위치되어, 캡슐화 층 (208) 이 제 1 집적 디바이스 (204), 제 2 집적 디바이스 (206) 및 인터커넥트 집적 디바이스 (201) 를 캡슐화하게 한다. 캡슐화 층 (208) 은 몰드, 수지, 에폭시 및/또는 폴리머를 포함할 수도 있다. 캡슐화 층 (208) 은 캡슐화 수단일 수도 있다.
집적 디바이스 (예를 들어, 204, 205, 206, 207) 는 다이 (예를 들어, 반도체 베어 다이 (semiconductor bare die)) 를 포함할 수도 있다. 집적 디바이스는 무선 주파수 (RF) 디바이스, 패시브 디바이스, 필터, 커패시터, 인덕터, 안테나, 송신기, 수신기, 갈륨 비소 (GaAs) 계 집적 디바이스, 표면 음향파 (SAW) 필터들, 벌크 음향 파 (BAW) 필터, 발광 다이어드 (LED) 집적 디바이스, 실리콘 (Si) 기반 집적 디바이스, 실리콘 카비드 (SiC) 계 집적 디바이스, 메모리, 전력 관리 프로세서, 및/또는 이들의 조합을 포함할 수도 있다. 집적 디바이스 (예를 들어, 204, 205, 206, 207) 는 적어도 하나의 전자 회로 (예를 들어, 제 1 전자 회로, 제 2 전자 회로 등) 를 포함할 수도 있다.
상이한 구현은 상이한 컴포넌트를 기판 (202) 에 커플링할 수 있다. 기판 (202) 에 커플링될 수 있는 다른 컴포넌트 (예를 들어, 표면 실장 컴포넌트) 는 패시브 디바이스 (예를 들어, 커패시터) 를 포함한다.
인터커넥트 집적 디바이스 (201) 는 제 2 최소 피치 및 제 2 최소 라인 및 간격 (L/S) 을 갖는 고밀도 인터커넥트 집적 디바이스일 수 있다. 일부 구현에서, 인터커넥트 집적 디바이스 (예를 들어, 201) 중의 인터커넥트에 대한 제 2 최소 피치는 대략 100-200 마이크로미터 (㎛) 의 범위에 있다. 일부 구현에서, 인터커넥트 집적 디바이스들 (예를 들어, 201, 701) 의 인터커넥트들에 대한 제 2 최소 라인 및 간격 (L/S) 은 대략 2/2-5/5 마이크로미터 (㎛) (예를 들어, 대략 2-5 마이크로미터 (㎛) 의 최소 라인 폭, 대략 2-5 마이크로미터 (㎛) 의 최소 간격) 의 범위에 있다. 예를 들어, 도 7 에 도시된 바와 같이, 인터커넥트 집적 디바이스 (201) 및 인터커넥트 집적 디바이스 (701) 는 각각 기판 (202) 의 제 1 최소 피치 미만인 개별적인 제 2 최소 피치를 갖는 인터커넥트들을 가질 수 있다. 이와 유사하게, 인터커넥트 집적 디바이스 (201) 및 상호 집적 디바이스 (701) 는 각각 기판 (202) 의 제 1 최소 라인 및 간격 (L/S) 미만인 개별적인 최소 피치를 갖는 인터커넥트들을 가질 수 있다. 피치는 두 개의 인접한 인터커넥트들 사이의 중심간 거리로서 정의될 수 있다. 인터커넥트 집적 디바이스 (예를 들어, 201, 701) 는 집적 디바이스 근처의 영역에 배치되도록 구성된 국부화된 집적 디바이스이다. 인터커넥트 집적 디바이스의 사이즈는 상이한 구현에 따라 달라질 수 있다. 그러나, 인터커넥트 집적 디바이스의 풋프린트는 기판 (202) 의 풋프린트보다 작을 것이다.
아래에서 추가로 설명되는 바와 같이, 집적 디바이스 (예를 들어, 204, 206) 로 들어오고 나가는 일부 전기 신호 (예를 들어, 제 1 전기 신호, 제 2 전기 신호) 는 인터커넥트 집적 디바이스 (201) 를 통해 진행하도록 구성될 수 있다. 고밀도 인터커넥트를 갖는 인터커넥트 집적 디바이스들은 패키지 (200) 의 사이즈를 증가시킬 필요 없이 패키지 (200) 가 더 많은 I/O 핀 카운트를 제공할 수 있게 한다. 예를 들어, 인터커넥트 집적 디바이스 (예를 들어, 201) 를 사용하는 것은 기판 (202) 이 더 적은 수의 금속 층을 갖을 수 있게 할 수 있고, 이는 패키지 (200) 의 전체 높이를 감소시키는 데 도움이 될 수 있다. 하나 이상의 인터커넥트 집적 디바이스 (예를 들어, 201) 는 높은 핀 카운트 수 및/또는 넷리스트 수로 인해 기판 (202) 의 특정 영역 (예를 들어, 집적 디바이스 근처 영역) 에서 혼잡 및/또는 얽힘을 줄이는데 도움이 될 수 있다. 인터커넥트 집적 디바이스 (201) 는 제 1 집적 디바이스 (204) 및/또는 제 2 집적 디바이스 (206) 보다 더 낮은 높이를 가질 수도 있다.
도 2 는 제 1 인터커넥트 집적 디바이스 (201) 가 적어도 하나의 유전체 층 (211), 복수의 인터커넥트들 (212), 패시베이션 층 (214) 및 기판 (216) 을 포함하는 것을 예시한다. 기판 (216) 은 실리콘 (Si), 유리, 또는 석영을 포함할 수 있다. 기판 (216) 은 다이 기판일 수도 있다. 인터커넥트 집적 디바이스 (201) 는 후면 (back side) 및 전면 (front side) 을 포함한다. 인터커넥트 집적 디바이스 (201) 의 후면은 기판 (216) 을 포함하는 측면일 수도 있다. 인터커넥트 집적 디바이스 (201) 의 전면은 패시베이션 층 (214) 을 포함하는 측면 및/또는 솔더 인터커넥트가 인터커넥트 집적 디바이스 (201) 에 커플링되는 측면일 수 있다. 인터커넥트 집적 디바이스의 전면은 인터커넥트 집적 디바이스의 후면에 대향할 수 있다. 아래에서 추가로 설명되는 바와 같이, 인터커넥트 집적 디바이스 (201)(및/또는 본 개시에서 설명된 인터커넥트 집적 디바이스의 임의의 것) 는 브릿지로서 구성될 수 있다. 인터커넥트 집적 디바이스 (201) 는 다이 (예를 들어, 패시브 디바이스 다이) 를 포함할 수도 있다. 브릿지 및/또는 패시브 디바이스 다이로서 구성되는 인터커넥트 집적 디바이스에는 트랜지스터와 같은 액티브 디바이스가 없을 수 있다. 브릿지 및/또는 패시브 디바이스 다이로서 구성되는 인터커넥트 집적 디바이스에는 트랜지스터와 같은 액티브 디바이스가 없을 수 있다. 위에 언급된 바와 같이, 인터커넥트 집적 디바이스의 인터커넥트들은 기판 (202) 의 인터커넥트들보다 더 높은 밀도 (예를 들어, 더 낮은 최소 피치 및/또는 더 낮은 최소 L/S) 를 가질 수 있다. 패시베이션 층 (214) 은 인터커넥트 집적 디바이스 (201) 의 제 1 표면 위에 위치된다. 복수의 솔더 인터커넥트들 (210) 은 인터커넥트 집적 디바이스 (201) 의 제 1 표면에 커플링된다.
위에 언급한 바와 같이, 인터커넥트 집적 디바이스는, 패키지 (200) 가 패키지 (200) 의 전체 사이즈를 증가시킬 필요 없이 더 많은 I/O 핀 카운트를 제공할 수 있도록 및/또는 집적 디바이스들 사이에 더 짧은 경로들을 제공할 수 있도록 기판 (202) 에 커플링되는 컴포넌트일 수도 있다. 일부 구현에서, 하나 이상의 집적 디바이스로의 또는 디바이스로부터의 하나 이상의 전기 신호는 하나 이상의 인터커넥트 집적 디바이스를 통해 진행할 수 있다. 하나 이상의 인터커넥트 집적 디바이스 (예를 들어, 201) 는 높은 핀 카운트 수 및/또는 넷리스트 수로 인해 기판의 특정 영역에서 혼잡 및/또는 얽힘을 줄이는데 도움이 될 수 있다. 넷리스트는 회로 컴포넌트의 배열이고 컴포넌트가 전기적으로 함께 커플링되는 방식이다. 하나 이상의 인터커넥트 집적 디바이스 (201) 는 개선된 커패시턴스 밀도를 갖고, 집적 디바이스들 사이의 더 짧은 경로들을 제공하고, 더 낮은 인덕턴스를 돕고/돕거나 라우팅 제약들을 감소시킨다.
일부 구현에서, 적어도 하나의 유전체 층 (211) 은 프리프레그 층 및/또는 포토 이미지화 가능한 (photo-imageable) 유전체 층을 포함할 수 있다. 적어도 하나의 유전체 층 (211) 은 대략 3.3-4.0 범위의 유전 상수를 가질 수 있다. 일부 구현에서, 인터커넥트 집적 디바이스의 적어도 하나의 유전체 층 (211) 은 유리 직물을 포함할 수 있다. 그러나, 그 유리 직물은 기판 (202) 의 적어도 하나의 유전체 층 (220) 에 있는 유리 직물보다 더 미세 (fine) 할 것이다.
도 3 은 전기 신호가 패키지에서 진행하도록 개념적으로 어떻게 구성될 수 있는지의 뷰를 예시한다. 도 3 은 (i) 제 1 전기 신호를 위한 제 1 전기 경로 (301), (ii) 제 2 전기 신호를 위한 제 2 전기 경로 (302), (iii) 제 3 전기 신호를 위한 제 3 전기 경로 (303), 및 (iv) 제 4 전기 신호를 위한 제 4 전기 경로 (304) 를 도시한다. 제 1 전기 경로 (301) 는 신호가 제 1 집적 디바이스 (204) 와 인터커넥트 집적 디바이스 (201) 사이에서 진행하게 하도록 구성될 수 있다. 제 2 전기 경로 (302) 는 신호가 제 2 집적 디바이스 (206) 와 인터커넥트 집적 디바이스 (201) 사이에서 진행하게 하도록 구성될 수 있다. 제 3 전기 경로 (303) 는 신호가 제 1 집적 디바이스 (204) 와 인터커넥트 집적 디바이스 (201) 사이에서 진행하게 하도록 구성될 수 있다. 제 4 전기 경로 (304) 는 신호가 제 2 집적 디바이스 (206) 와 인터커넥트 집적 디바이스 (201) 사이에서 진행하게 하도록 구성될 수 있다. 전기 경로 (311) 는 전기 경로 (301) 및 전기 경로 (302) 에 커플링될 수도 있다. 전기 경로 (313) 는 전기 경로 (303) 및 전기 경로 (304) 에 커플링될 수도 있다. 전기 경로 (311) 는 인터커넥트 집적 디바이스 (201) 로부터의 인터커넥트들을 포함할 수 있다. 전기 경로 (313) 는 인터커넥트 집적 디바이스 (201) 로부터의 인터커넥트들을 포함할 수 있다.
일부 구현들에서, 제 1 집적 디바이스 (204) 및 제 2 집적 디바이스 (206) 는 기판 (202) 및 인터커넥트 집적 디바이스 (201) 를 통해 서로 전기적으로 커플링되도록 구성될 수 있다. 예를 들어, 제 1 집적 디바이스 (204) 와 제 2 집적 디바이스 (206) 사이의 적어도 하나의 전류 (예를 들어, 전기 신호) 는 기판 (202), 인터커넥트 집적 디바이스 (201) 를 통하여 그리고 다시 기판을 통하여 진행할 수 있다.
하나의 예에서, 제 1 전기 경로 (301) 및 제 2 전기 경로 (302) 는 제 1 집적 디바이스 (204) 및 제 2 집적 디바이스 (206) 가 인터커넥트 집적 디바이스 (201) 를 통해 함께 전기적으로 커플링되도록 구성되도록 함께 커플링 (예를 들어, 전기적으로 커플링) 되도록 구성될 수 있다. 따라서, 일 예로서, 제 1 제 1 집적 디바이스 (204) 및 제 2 집적 디바이스 (206) 는, 제 1 집적 디바이스 (204) 와 제 2 집적 디바이스 (206) 사이에 적어도 하나의 전기 전류 (예를 들어, 전기 신호) 가 (i) 복수의 인터커넥트들 (240) 로부터의 제 1 인터커넥트(들) (ii) 기판 (202) 의 제 1 복수의 인터커넥트 (222) 인터커넥트(들) 로부터의 인터커넥트, (iii) 복수의 인터커넥트들 (210) 로부터의 제 1 솔더 인터커넥트(들), (iv) 인터커넥트 집적 디바이스 (201) 로부터의 제 1 인터커넥트(들) (예를 들어, 212), (v) 복수의 인터커넥트들 (210) 로부터의 제 2 솔더 인터커넥트(들), (vi) 기판 (202) 의 복수의 인터커넥트들 (222) 로부터의 제 2 인터커넥트(들), 및 (vii) 복수의 인터커넥트들 (260) 로부터의 제 1 솔더 인터커넥트를 통하여 진행하도록 함께 전기적으로 커플링되도록 구성된다.
제 1 전기 경로 (301) 는 (i) 복수의 인터커넥트들 (240) 로부터의 제 1 인터커넥트(들), (ii) 기판 (202) 의 복수의 인터커넥트들 (222) 로부터의 제 1 인터커넥트(들), (iii) 복수의 솔더 인터커넥트들 (210)로부터의 제 1 솔더 인터커넥트(들), 및/또는 (iv) 인터커넥트 집적 디바이스 (201) 로부터의 제 1 인터커넥트(들) (예를 들어, 212) 를 포함할 수도 있다.
제 2 전기 경로 (302) 는 (i) 복수의 인터커넥트들 (260) 로부터의 제 1 인터커넥트(들), (ii) 기판 (202) 의 복수의 인터커넥트들 (222) 로부터의 제 2 인터커넥트(들), (iii) 복수의 솔더 인터커넥트들 (210)로부터의 제 2 솔더 인터커넥트(들), 및/또는 (iv) 인터커넥트 집적 디바이스 (201) 로부터의 제 1 인터커넥트(들) (예를 들어, 212) 를 포함할 수도 있다.
제 3 전기 경로 (303) 는 (i) 복수의 인터커넥트들 (240) 로부터의 제 1 인터커넥트(들), (ii) 기판 (202) 의 복수의 인터커넥트들 (222) 로부터의 제 1 인터커넥트(들), (iii) 복수의 솔더 인터커넥트들 (210)로부터의 제 1 솔더 인터커넥트(들), 및/또는 (iv) 인터커넥트 집적 디바이스 (201) 로부터의 제 1 인터커넥트(들) (예를 들어, 212) 를 포함할 수도 있다.
제 4 전기 경로 (304) 는 (i) 복수의 인터커넥트들 (260) 로부터의 제 1 인터커넥트(들), (ii) 기판 (202) 의 복수의 인터커넥트들 (222) 로부터의 제 2 인터커넥트(들), (iii) 복수의 솔더 인터커넥트들 (210)로부터의 제 2 솔더 인터커넥트(들), 및/또는 (iv) 인터커넥트 집적 디바이스 (201) 로부터의 제 1 인터커넥트(들) (예를 들어, 212) 를 포함할 수도 있다.
본 개시에서 설명된 다양한 전기적 경로들 중 둘 이상은 서로 전기적으로 커플링되도록 구성될 수 있음을 주지한다. 예를 들어, 전기 경로 (303) 는 (예를 들어, 전기 경로 (313) 를 통하여) 전기 경로 (304) 에 전기적으로 커플링되도록 구성될 수도 있다. 다른 예에서, 전기 경로 (301) 는 (예를 들어, 전기 경로 (311) 를 통하여) 전기 경로 (302) 에 전기적으로 커플링되도록 구성될 수도 있다. 하나 이상의 신호에 대한 전기 경로(들)는 인터커넥트 집적 디바이스 (예를 들어, 201) 의 전면을 통하여 진입 및 출사할 수도 있음을 주지한다. 이는, 인터커넥트 집적 디바이스를 통해 진행하는 적어도 하나의 전기 신호가 (i) 인터커넥트 집적 디바이스의 전면을 통해 진입할 수 있고, (ii) 인터커넥트 집적 디바이스 내의 인터커넥트(들)을 통해 진행할 수 있고, (iii) 인터커넥트 집적 디바이스의 전면을 통해 출사할 수 있음을 의미한다. 예를 들어, 적어도 하나의 전기 신호는 전기 경로 (301) 를 통해 진입하고, 인터커넥트 집적 디바이스 (201) 를 통해 진행하고, 전기 경로 (302) 를 통해 출사할 수도 있거나 그 역으로 될 수도 있다. 상이한 구현은 상이한 집적 디바이스로 들어가고 나오는 상이한 수의 전기 신호를 가질 수도 있다. 이들 전기 신호의 경로는 달라질 수도 있다. 전기 신호는 I/O 신호를 포함할 수도 있다. I/O 신호 대신에, 본 개시에 도시된 예시적인 경로는 전력 및/또는 접지 (ground) 에도 마찬가지로 적용 가능할 수도 있다.
도 4 는 전기 신호가 어떻게 개념적으로 패키지를 통해 진행할 수 있는지의 다른 뷰를 예시한다. 도 4 는 기판 (402), 기판 (402) 에 커플링된 제 1 집적 디바이스 (204), 기판 (402) 에 커플링된 제 2 집적 디바이스 (206), 및 기판 (402) 에 커플링된 인터커넥트 집적 디바이스 (201) 를 예시한다. 기판 (402) 은 기판 (202) 과 유사할 수도 있고, 따라서 기판 (202) 과 유사한 컴포넌트들을 포함할 수도 있다. 기판 (402) 은 본 개시에서 설명된 패키지들 중 임의의 것으로 구현될 수 있다.
도 4 는 인터커넥트 집적 디바이스 (201) 가 제 1 집적 디바이스 (204) 와 제 2 집적 디바이스 (206) 사이에 위치됨을 예시한다. 제 1 집적 디바이스 (204), 제 2 집적 디바이스 (206) 및 제 1 인터커넥트 집적 디바이스 (201) 는 기판 (402) 의 표면 (예를 들어, 제 1 표면, 제 2 표면) 에 위치된다.
제 1 집적 디바이스 (204) 는 제 1 집적 디바이스 (204) 에 대한 전류 (예를 들어, 전기 신호) 를 위한 전기 경로 (410, 411, 412, 440, 441, 442 및 443) 를 포함한다. 전기 경로들 (410, 411, 412, 440, 441, 442 및 443) 은 제 1 집적 디바이스 (204) 로의 그리고 그로부터의 전류들을 위한 예시적인 경로들의 개념적 표현들일 수 있다. 전기 경로는 인터커넥트들 및/또는 솔더 인터커넥트들을 포함할 수 있다. 전기 경로들 (410, 411, 412, 443 및/또는 463) 은 적어도 하나의 전기 신호가 상호집적 집적 디바이스 (201) 의 전면을 통해 진입 및 출사할 수 있는 경로(들)를 예시할 수 있다.
제 2 집적 디바이스 (206) 는 제 2 집적 디바이스 (206) 에 대한 전류 (예를 들어, 전기 신호) 를 위한 전기 경로 (410, 411, 412, 460, 461, 462 및 463) 를 포함한다. 전기 경로들 (410, 411, 412, 460, 461, 462 및 463) 은 제 2 집적 디바이스 (206) 로의 그리고 그로부터의 전류들을 위한 예시적인 경로들의 개념적 표현들일 수 있다. 전기 경로는 인터커넥트들 및/또는 솔더 인터커넥트들을 포함할 수 있다.
도 4 에 도시된 바와 같이, 제 1 집적 디바이스 (204) 및 제 2 집적 디바이스 (206) 는 전기 경로들 (410, 411 및 412) 을 통해 함께 전기적으로 커플링되도록 구성될 수 있다. 전기 경로들 (410, 411 및 412) 은 전류들 (예를 들어, 신호들) 이 인터커넥트 집적 디바이스 (201) 를 통해 진행하는 전기적 경로들이다. 전기 경로들 (410, 411 및 412) 은 기판 (402) 내의 인터커넥트들 및 인터커넥트 집적 디바이스 (201) 내의 인터커넥트들을 포함할 수 있다. 전기 경로 (410, 411 및/또는 412) 는 도 3 의 전기 경로 (예를 들어, (301, 302, 311), (303, 304, 313)) 의 조합과 유사할 수 있다. 각각의 전기 경로 (440, 441, 442, 460, 461, 및 463) 는 기판 (402) 의 복수의 인터커넥트들 (222) 로부터의 그들 자신의 각각의 인터커넥트들을 포함할 수 있다.
도 4 는, 전기적 경로가 두 개의 집적 디바이스들 사이에 전기 경로를 제공하지 않더라도, 집적 디바이스에 대한 전기 경로가 인터커넥트 집적 디바이스 (201) 를 포함할 수 있다는 것을 예시한다. 예를 들어, 전기 경로 (443) 를 통해 진행하는 신호는, 신호가 제 2 집적 디바이스 (206) 로 종단되지 않더라도, 제 1 집적 디바이스(204) 로의 그리고 그로부터의 신호가 인터커넥트 집적 디바이스 (203) 를 통해 진행할 수 있다는 것을 의미할 수 있다. 이와 유사하게, 전기 경로 (463) 를 통해 진행하는 신호는, 신호가 제 1 집적 디바이스 (204) 로 종단되지 않더라도, 제 2 집적 디바이스(206) 로의 그리고 그로부터의 신호가 인터커넥트 집적 디바이스 (203) 를 통해 진행할 수 있다는 것을 의미할 수 있다.
상이한 구현들은 상이한 라우팅을 차지하는 상이한 전기 경로들의 수 및/또는 전기 경로들을 가질 수 있다.
도 5 는 전기 신호가 어떻게 개념적으로 패키지를 통해 진행할 수 있는지의 다른 뷰를 예시한다. 도 5 는 기판 (502), 기판 (502) 에 커플링된 제 1 집적 디바이스 (204), 기판 (502) 에 커플링된 제 2 집적 디바이스 (206), 기판 (502) 에 커플링된 인터커넥트 집적 디바이스 (201), 기판 (502) 에 커플링된 집적 디바이스 (504), 및 기판 (502) 에 커플링된 집적 디바이스 (506) 를 예시한다. 기판 (502) 은 기판 (202) 과 유사할 수도 있고, 따라서 기판 (202) 과 유사한 컴포넌트들을 포함할 수도 있다. 기판 (502) 은 본 개시에서 설명된 패키지들 중 임의의 것으로 구현될 수 있다.
도 5 는 제 1 집적 디바이스 (204) 가 전기 경로 (530, 531, 540 및 541) 를 포함하는 것을 예시한다. 제 2 집적 디바이스 (206) 는 전기 경로들 (530, 532 및 560) 을 포함한다. 집적 디바이스 (504) 는 전기 경로들 (533, 541 및 542) 을 포함한다. 집적 디바이스 (506) 는 전기 경로들 (531, 532, 533 및 561) 을 포함한다. 각각의 전기 경로 (540, 541, 542, 560, 및 561) 는 기판 (502) 의 복수의 인터커넥트들 (222) 로부터의 그들 자신의 각각의 인터커넥트들을 포함할 수 있다. 전기 경로들 (530, 531, 532 및/또는 533) 은 적어도 하나의 전기 신호가 상호집적 집적 디바이스 (201) 의 전면을 통해 진입 및 출사할 수 있는 경로(들)를 예시할 수 있다.
제 1 집적 디바이스 (204) 는 전기 경로 (541) 를 통해 집적 디바이스 (504) 에 커플링된다. 제 1 집적 디바이스 (204) 는 전기 경로 (530) 를 통해 제 2 집적 디바이스 (206) 에 커플링된다. 전기 경로 (530) 는 인터커넥트 집적 디바이스 (201) 로부터의 인터커넥트들을 포함한다. 따라서, 제 1 집적 디바이스 (204) 는 기판 (502) 및 인터커넥트 집적 디바이스 (201) 를 통해 제 2 집적 디바이스 (206) 에 커플링될 수 있다. 제 1 집적 디바이스 (204) 는 전기 경로 (531) 를 통해 집적 디바이스 (506) 에 커플링된다. 전기 경로 (531) 는 인터커넥트 집적 디바이스 (201) 로부터의 인터커넥트들을 포함한다. 따라서, 제 1 집적 디바이스 (204) 는 기판 (502) 및 인터커넥트 집적 디바이스 (201) 를 통해 집적 디바이스 (506) 에 커플링될 수 있다.
제 2 집적 디바이스 (206) 는 전기 경로 (532) 를 통해 집적 디바이스 (506) 에 커플링된다. 전기 경로 (532) 는 인터커넥트 집적 디바이스 (201) 로부터의 인터커넥트들을 포함한다. 따라서, 제 2 집적 디바이스 (206) 는 기판 (502) 및 인터커넥트 집적 디바이스 (201) 를 통해 집적 디바이스 (506) 에 커플링될 수 있다.
집적 디바이스 (504) 는 전기 경로 (533) 를 통해 집적 디바이스 (506) 에 커플링된다. 전기 경로 (533) 는 인터커넥트 집적 디바이스 (201) 로부터의 인터커넥트들을 포함한다. 따라서, 집적 디바이스 (504) 는 기판 (502) 및 인터커넥트 집적 디바이스 (201) 를 통해 집적 디바이스 (506) 에 커플링될 수 있다.
도 6 은 전기 신호가 어떻게 개념적으로 패키지를 통해 진행할 수 있는지의 다른 뷰를 예시한다. 도 6 는 기판 (602), 기판 (602) 에 커플링된 제 1 집적 디바이스 (204), 기판 (602) 에 커플링된 제 2 집적 디바이스 (206), 기판 (602) 에 커플링된 인터커넥트 집적 디바이스 (601a), 기판 (602) 에 커플링된 인터커넥트 집적 디바이스 (601b), 기판 (602) 에 커플링된 인터커넥트 집적 디바이스 (601c), 기판 (602) 에 커플링된 집적 디바이스 (504), 및 기판 (602) 에 커플링된 집적 디바이스 (506) 를 예시한다. 기판 (602) 은 기판 (202) 과 유사할 수도 있고, 따라서 기판 (202) 과 유사한 컴포넌트들을 포함할 수도 있다. 인터커넥트 집적 디바이스 (예를 들어, 601a, 601b, 601c) 는 인터커넥트 집적 디바이스 (201) 와 유사할 수 있고, 따라서 인터커넥트 집적 디바이스 (201) 와 유사한 컴포넌트들을 포함할 수 있다. 기판 (602) 및 인터커넥트 집적 디바이스들 (예를 들어, 601a, 601b, 601c) 은 본 개시에서 설명된 패키지들 중 임의의 것으로 구현될 수 있다.
도 6 은 제 1 집적 디바이스 (204) 가 전기 경로 (630) 를 통해 제 2 집적 디바이스 (206) 에 커플링됨을 예시한다. 전기 경로 (630) 는 기판 (602) 내의 인터커넥트 및 인터커넥트 집적 디바이스 (601a) 내의 인터커넥트들을 포함한다. 따라서, 제 1 집적 디바이스 (204) 는 기판 (602) 및 인터커넥트 집적 디바이스 (601a) 를 통해 제 2 집적 디바이스 (206) 에 커플링될 수 있다.
제 1 집적 디바이스 (204) 는 전기 경로 (631) 를 통해 집적 디바이스 (506) 에 커플링된다. 전기 경로 (631) 는 기판 (602) 내의 인터커넥트, 인터커넥트 집적 디바이스 (601a) 내의 인터커넥트들 및 인터커넥트 집적 디바이스 (601b) 내의 인터커넥트들을 포함한다. 따라서, 제 1 집적 디바이스 (204) 는 기판 (602), 인터커넥트 집적 디바이스 (601a) 및 인터커넥트 집적 디바이스 (601b) 를 통해 집적 디바이스 (506) 에 커플링될 수 있다.
제 2 집적 디바이스 (206) 는 전기 경로 (632) 를 통해 집적 디바이스 (506) 에 커플링된다. 전기 경로 (632) 는 기판 (602) 내의 인터커넥트 및 인터커넥트 집적 디바이스 (601c) 내의 인터커넥트들을 포함한다. 따라서, 제 2 집적 디바이스 (206) 는 기판 (602) 및 인터커넥트 집적 디바이스 (601c) 를 통해 집적 디바이스 (506) 에 커플링될 수 있다.
집적 디바이스 (504) 는 전기 경로 (633) 를 통해 집적 디바이스 (506) 에 커플링된다. 전기 경로 (633) 는 기판 (602) 내의 인터커넥트 및 인터커넥트 집적 디바이스 (601b) 내의 인터커넥트들을 포함한다. 따라서, 집적 디바이스 (504) 는 기판 (602) 및 인터커넥트 집적 디바이스 (601b) 를 통해 집적 디바이스 (506) 에 커플링될 수 있다.
전기 경로들 (630, 631, 632 및/또는 633) 은 적어도 하나의 전기 신호가 상호집적 집적 디바이스 (예를 들어, 601a, 601b, 601c) 의 전면을 통해 진입 및 출사할 수 있는 경로(들)를 예시할 수 있다. 다양한 전기 신호에 의해 취해지는 경로는 도 3에서 설명된 전기 경로와 유사할 수도 있다. 그러나, 본 개시에 보여진 전기 신호의 경로는 예시적 및/또는 개념적임에 유의한다. 상이한 구현은 전기 신호에 대해 상이한 경로를 사용할 수도 있다. 더욱이, 전기 신호 및/또는 전기 경로는 상이한 유형의 인터커넥트 (예를 들어, 비아, 트레이스, 패드, 필라), 솔더 인터커넥트 및/또는 컴포넌트 (예를 들어, 패시브 디바이스) 를 통해 진행할 수도 있다. 따라서, 예를 들어, 일부 구현들에서, 집적 디바이스와 인터커넥트 집적 디바이스 사이에서 진행하는 전기 신호는 집적 디바이스와 인터커넥트 집적 디바이스 사이에서 적어도 하나의 개재 컴포넌트 (예를 들어, 패시브 디바이스, 커패시터) 를 통해 진행할 수도 있다. 전기 신호에 대해 보여진 경로는 또한 전력 및/또는 접지에 적용될 수도 있다.
위에서 언급한 바와 같이, 패키지는 기판의 상이한 부분들 위에 위치되는 상이한 컴포넌트 및/또는 상이한 수의 컴포넌트를 포함할 수도 있다. 도 7 은 인터커넥트 집적 디바이스를 포함하는 패키지 (700) 를 예시한다. 패키지 (700) 는 도 2 의 패키지 (200) 와 유사하고, 패키지 (200) 와 유사한 컴포넌트들을 포함한다. 패키지 (700) 는 제 1 집적 디바이스 (204), 제 2 집적 디바이스 (206), 집적 디바이스 (705), 집적 디바이스 (707), 인터커넥트 집적 디바이스 (201), 및 인터커넥트 집적 디바이스 (701) 를 포함한다.
도 7 에 도시된 바와 같이, 집적 디바이스 (705), 집적 디바이스 (707) 및 인터커넥트 집적 디바이스 (701) 는 기판 (202) 의 제 2 표면 (예를 들어, 하부 표면) 에 커플링된다. 집적 디바이스 (705), 집적 디바이스 (707), 인터커넥트 집적 디바이스 (701) 는 복수의 솔더 인터커넥트들 (280) 에 대해 측방향으로 위치될 수 있다.
제 2 인터커넥트 집적 디바이스 (701) 는 인터커넥트 집적 디바이스 (201) 와 유사하다. 제 2 인터커넥트 집적 디바이스 (701) 는 인터커넥트 집적 디바이스 (201) 와 동일한 컴포넌트 및/또는 재료를 포함할 수 있다. 제 2 인터커넥트 집적 디바이스 (701) 는 인터커넥트 집적 디바이스 (201) 와 상이한 수의 금속 층들을 포함할 수 있다. 인터커넥트 집적 디바이스는 둘 이상의 집적 디바이스들 사이에 적어도 하나의 전기 경로를 제공하는데 사용될 수도 있다. 예를 들어, 제 1 집적 디바이스와 제 2 집적 디바이스 사이의 전기 신호는 기판을 통해 (예를 들어, 기판의 제 1 복수의 인터커넥트를 통해), 인터커넥트 집적 디바이스를 통해 (예를 들어, 인터커넥트 집적 디바이스의 복수의 인터커넥트를 통해) 그리고 다시 기판을 통해 (예를 들어, 기판의 제 2 복수의 인터커넥트를 통해) 진행할 수 있다. 제 1 집적 디바이스 및 제 2 집적 디바이스는 기판의 동일한 표면 위에 또는 기판의 상이한 표면 위에 위치될 수 있다. 기판의 "제 1 표면" 및 "제 2 표면" 이라는 용어는 임의적이며, 기판의 임의의 표면을 의미할 수 있다. 예를 들어, 기판의 제 1 표면은 기판의 바닥 표면일 수도 있고, 기판의 제 2 표면은 기판의 상부 표면일 수도 있다. 다른 예에서, 기판의 제 1 표면은 기판의 상부 표면일 수 있고, 기판의 제 2 표면은 기판의 바닥 표면일 수 있다. 인터커넥트 집적 디바이스 (예를 들어, 201, 701) 는 집적 디바이스 상호접속을 위한 수단일 수도 있다. 인터커넥트 집적 디바이스를 제작하기 위한 방법의 예가 아래 도 8a-8d에 예시되고 설명된다.
인터커넥트 집적 디바이스 (701) 는 복수의 인터커넥트들 (710) 을 통해 복수의 인터커넥트들 (222) 에 커플링될 수도 있다. 복수의 인터커넥트들 (710) 은 구리 필라 및/또는 솔더 인터커넥트들을 포함할 수 있다. 집적 디바이스 (705) 는 복수의 인터커넥트들 (750) 을 통해 복수의 인터커넥트들 (222) 에 커플링될 수도 있다. 복수의 인터커넥트들 (750) 은 구리 필라 및/또는 솔더 인터커넥트들을 포함할 수 있다. 집적 디바이스 (707) 는 복수의 인터커넥트들 (770) 을 통해 복수의 인터커넥트들 (222) 에 커플링될 수도 있다. 복수의 인터커넥트들 (770) 은 구리 필라 및/또는 솔더 인터커넥트들을 포함할 수 있다. 인터커넥트 집적 디바이스 (701) 는 집적 디바이스 (705) 와 집적 디바이스 (707) 사이에 위치된다. 집적 디바이스 (705) 및 집적 디바이스 (707) 는 인터커넥트 집적 디바이스 (701) 를 통해 서로 전기적으로 커플링되도록 구성될 수 있다.
집적 디바이스 (705) 는 전기 경로 (702) 를 통해 인터커넥트 집적 디바이스 (701) 에 커플링될 수도 있다. 집적 디바이스 (707) 는 전기 경로 (704) 를 통해 인터커넥트 집적 디바이스 (701) 에 커플링될 수도 있다. 집적 디바이스 (705) 는 전기 경로 (702) 및 전기 경로 (704) 를 통해 집적 디바이스 (707) 에 커플링될 수도 있다.
전기 경로 (702) 는 (i) 복수의 인터커넥트들 (750) 로부터의 제 1 인터커넥트(들), (ii) 기판 (202) 의 복수의 인터커넥트들 (222) 로부터의 제 1 인터커넥트(들), (iii) 복수의 인터커넥트들 (710) 로부터의 제 1 솔더 인터커넥트(들), 및/또는 (iv) 인터커넥트 집적 디바이스 (701) 로부터의 제 1 인터커넥트(들) (예를 들어, 212) 를 포함할 수도 있다.
전기 경로 (704) 는 (i) 복수의 인터커넥트들 (770) 로부터의 제 1 인터커넥트(들), (ii) 기판 (202) 의 복수의 인터커넥트들 (222) 로부터의 제 2 인터커넥트(들), (iii) 복수의 인터커넥트들 (710) 로부터의 제 2 솔더 인터커넥트(들), 및/또는 (iv) 인터커넥트 집적 디바이스 (701) 로부터의 제 1 인터커넥트(들) (예를 들어, 212) 를 포함할 수도 있다.
제 1 집적 디바이스 (204) 는 전기 경로 (706) 를 통해 집적 디바이스 (705) 에 커플링될 수도 있다. 전기 경로 (706) 는 (i) 복수의 인터커넥트들 (750) 로부터의 제 1 인터커넥트(들), (ii) 기판 (202) 의 복수의 인터커넥트들 (222) 로부터의 제 1 인터커넥트(들), 및/또는 (iii) 복수의 인터커넥트들 (250) 로부터의 제 1 솔더 인터커넥트(들) 를 포함할 수도 있다. 본 개시에서 설명된 다양한 전기적 경로들 중 둘 이상은 서로 전기적으로 커플링되도록 구성될 수 있음을 주지한다. 예를 들어, 전기 경로 (702) 는 전기 경로 (704) 에 전기적으로 커플링되도록 구성될 수도 있다. 다른 예에서, 전기 경로 (702) 는 전기 경로 (706) 에 전기적으로 커플링되도록 구성될 수도 있다. 하나 이상의 신호에 대한 전기 경로(들)는 인터커넥트 집적 디바이스 (예를 들어, 201, 601a, 601b, 601c, 701) 의 전면을 통하여 진입 및 출사할 수도 있음이 주지된다. 이는, 인터커넥트 집적 디바이스를 통해 진행하는 전기 신호가 (i) 인터커넥트 집적 디바이스의 전면을 통해 진입할 수 있고, (ii) 인터커넥트 집적 디바이스 내의 인터커넥트(들)을 통해 진행할 수 있고, (iii) 인터커넥트 집적 디바이스의 전면을 통해 출사할 수 있음을 의미한다. 예를 들어, 적어도 하나의 전기 신호는 전기 경로 (702) 를 통해 진입하고, 인터커넥트 집적 디바이스 (701) 를 통해 진행하고, 전기 경로 (704) 를 통해 출사할 수도 있거나 그 역으로 될 수도 있다.
도 4-6 에서 설명된 구성들 및 전기적 경로들은 도 7 의 구성에 적용가능할 수 있음에 주지된다. 본 개시에 설명된 임의의 패키지는 패키지 온 패키지 (package on package; PoP) 의 일부일 수 있음에 유의한다. 또한, 본 개시에 설명된 패키지(예를 들어, 200, 700) 는 인터포저에 커플링될 수 있다.
일부 구현들에서, 인터커넥트 집적 디바이스들 (예를 들어, 201, 701) 은 패시브 디바이스 (예를 들어, 커패시터) 를 포함하도록 구성될 수 있거나, 패시브 디바이스로서 구성될 수 있다. 예를 들어, 인터커넥트 집적 디바이스들은 디커플링 집적 디바이스로서 구성될 수 있다. 인터커넥트 집적 디바이스의 적어도 하나의 패시브 디바이스는 패키지에 대한 전력 분배 네트워크 (PDN) 에 대한 전기 디커플러로서 구성될 수 있다. 인터커넥트 집적 디바이스가 커패시터와 같은 적어도 하나의 패시브 디바이스를 포함할 때, 본 개시에 설명된 전기 경로들 중 하나 이상은 인터커넥트 집적 디바이스의 적어도 하나의 패시브 디바이스를 통해 진행할 수 있다.
커패시터와 같은 패시브 디바이스는 인터커넥트 집적 디바이스의 두 개의 금속 층들 상의 인터커넥트들에 기초하여 형성되는 금속 절연체 금속 (MIM) 커패시터일 수 있다. 하이 K 유전체 층은 MIM 커패시터를 정의하는 두 개의 금속 층들 상의 인터커넥트들 사이에 위치될 수 있다. 예를 들어, 인터커넥트 집적 디바이스 내의 MIM 커패시터는 복수의 인터커넥트들 (212) 로부터의 두 개의 금속 층들 상의 인터커넥트들에 의해 정의될 수 있다. 하이 K 유전체 층 (이는 유전체 층 (211) 으로부터 상이할 수도 있음) 은 MIM 커패시터를 정의하는 두 개의 금속 층들 상의 인터커넥트들 사이에 위치될 수 있다. 커패시터는 대략 25 nF/mm2 (nanofarad per millimeter squared) 내지 1000 nF/mm2 의 범위의 커패시턴스 밀도, 40 petahenry (pH) 이하인 등가 직렬 인덕턴스 (equivalent series inductance; ESL) 및 1 Gigahertz (GHz) 이상인 주파수 응답을 포함하는 고밀도 커패시터를 가질 수도 있다.
고밀도 인터커넥트 집적 디바이스를 제조하기 위한 예시적인 시퀀스
도 8a-8d 는 고밀도 인터커넥트 집적 디바이스를 제조 또는 제공하기 위한 예시적인 시퀀스를 예시한다. 일부 구현들에서, 도 8a-8d 의 시퀀스는 도 2 의 인터커넥트 집적 디바이스 (201) 또는 본 개시에 설명된 인터커넥트 집적 디바이스의 어느 것을 제조 또는 제공하는데 사용될 수도 있다.
도 8a 내지 도 8d 의 시퀀스는 인터커넥트 집적 디바이스로서 구성된 기판을 포함하는 패키지를 제공 또는 제조하기 위한 시퀀스를 단순화 및/또는 명료화하기 위해 하나 이상의 스테이지들을 결합할 수도 있음에 유의해야 한다. 일부 구현에서, 프로세스의 순서는 변경되거나 수정될 수도 있다. 일부 구현들에서, 프로세스들 중 하나 이상은 본 개시의 범위를 벗어나지 않고 대체되거나 치환될 수도 있다. 상이한 구현들이 인터커넥트 집적 디바이스를 상이하게 제조할 수도 있다.
도 8a 에 도시된 바와 같이 스테이지 1 은 기판 (216) 이 제공된 후의 상태를 예시한다. 기판 (216) 은 유리 및/또는 실리콘을 포함할 수도 있다.
스테이지 2 는, 복수의 인터커넥트들 (822) 이 기판 (216) 위에 형성된 이후의 상태를 예시한다. 복수의 인터커넥트들 (822) 은 트레이스들 및/또는 패드들을 포함할 수 있다. 복수의 인터커넥트 (822) 를 형성하는 것은 시드층을 형성하는 것, 리소그래피 프로세스, 도금 프로세스, 스트립핑 프로세스 및/또는 에칭 프로세스를 수행하는 것을 포함할 수도 있다. 복수의 인터커넥트들 (822) 은 복수의 인터커넥트들 (212) 의 부분일 수도 있다.
스테이지 3 은, 유전체 층 (830) 이 복수의 인터커넥트들 (822) 및 기판 (216) 위에 형성된 이후의 상태를 예시한다. 유전체 층 (830) 은 복수의 인터커넥트들 (822) 및 유전체 층 (820) 위에 성막 및/또는 코팅될 수도 있다. 유전체 층 (830) 은 폴리머를 포함할 수도 있다. 유전체 층 (830) 은 유전체 층 (211) 과 유사할 수도 있다.
스테이지 4 는 캐비티들 (831) 이 유전체 층 (830) 내에 형성된 후의 상태를 예시한다. 캐비티 (831) 를 형성하기 위해 에칭 프로세스가 사용될 수도 있다.
스테이지 5 는, 도 8b 에 도시된 바와 같이, 복수의 인터커넥트들 (832) 이 유전체 층 (830) 위에 형성된 이후의 상태를 예시한다. 복수의 인터커넥트들 (832) 은 비아 (via), 트레이스 및/또는 패드를 포함할 수도 있다. 복수의 인터커넥트들 (832) 을 형성하는 것은 리소그래피 프로세스, 도금 프로세스, 스트립핑 프로세스 및/또는 에칭 프로세스를 수행하는 것을 포함할 수도 있다. 복수의 인터커넥트들 (832) 은 복수의 인터커넥트들 (212) 의 부분일 수도 있다.
스테이지 6 은 유전체 층 (840) 이 복수의 인터커넥트 (832) 및 유전체 층 (830) 위에 형성된 후의 상태를 예시한다. 유전체 층 (840) 은 복수의 인터커넥트들 (832) 및 유전체 층 (830) 위에 성막 및/또는 코팅될 수도 있다. 유전체층 (840) 은 폴리머를 포함할 수도 있다. 유전체 층 (840) 은 유전체 층 (830) 과 유사할 수도 있다.
스테이지 7 는 캐비티들 (841) 이 유전체 층 (840) 내에 형성된 후의 상태를 예시한다. 에칭 프로세스가 캐비티들 (841) 을 형성하는데 사용될 수도 있다.
스테이지 8 는, 복수의 인터커넥트들 (842) 이 유전체 층 (840) 위에 형성된 이후의 상태를 예시한다. 복수의 인터커넥트들 (842) 은 비아, 트레이스 및/또는 패드를 포함할 수도 있다. 복수의 인터커넥트들 (842) 을 형성하는 것은 리소그래피 프로세스, 도금 프로세스, 스트립핑 프로세스 및/또는 에칭 프로세스를 수행하는 것을 포함할 수도 있다. 복수의 인터커넥트들 (842) 은 복수의 인터커넥트들 (212) 의 부분일 수도 있다.
스테이지 9 는 도 8c 에 도시된 바와 같이, 유전체 층 (850) 이 복수의 인터커넥트 (842) 및 유전체 층 (840) 위에 형성된 후의 상태를 예시한다. 유전체 층 (850) 은 복수의 인터커넥트들 (842) 및 유전체 층 (840) 위에 성막 및/또는 코팅될 수도 있다. 유전체층 (850) 은 폴리머를 포함할 수도 있다. 유전체 층 (850) 은 유전체 층 (840) 과 유사할 수도 있다.
스테이지 10 는 캐비티들 (851) 이 유전체 층 (850) 내에 형성된 후의 상태를 예시한다. 에칭 프로세스가 캐비티들 (851) 을 형성하는데 사용될 수도 있다.
스테이지 11 는, 복수의 인터커넥트들 (852) 이 유전체 층 (850) 위에 형성된 이후의 상태를 예시한다. 복수의 인터커넥트들 (852) 은 비아, 트레이스 및/또는 패드를 포함할 수도 있다. 복수의 인터커넥트들 (852) 을 형성하는 것은 리소그래피 프로세스, 도금 프로세스, 스트립핑 프로세스 및/또는 에칭 프로세스를 수행하는 것을 포함할 수도 있다. 복수의 인터커넥트들 (852) 은 복수의 인터커넥트들 (212) 의 부분일 수도 있다.
스테이지 12 는 도 8d 에 도시된 바와 같이, 패시베이션 층 (214) 이 적어도 하나의 유전체 층 (211) 위에 형성된 후의 상태를 예시한다. 적어도 하나의 유전체층 (211) 은 유전체층들 (830, 840 및 850) 을 나타낼 수도 있다. 스테이지 12 는 복수의 인터커넥트들 (832, 842 및/또는 852) 을 포함할 수도 있는 복수의 인터커넥트들 (212) 를 예시할 수도 있다.
스테이지 13 은, 복수의 인터커넥트들 (210) 이 인터커넥트 집적 디바이스 (201) 위에 커플링된 이후의 상태를 예시한다. 스테이지 13 은 도 2 에 설명된 바와 같은 인터커넥트 집적 디바이스 (201) 의 예를 예시할 수 있다. 일부 구현에서, 인터커넥트 집적 디바이스 (201) 는 웨이퍼의 부분이고, 웨이퍼를 개별 인터커넥트 집적 디바이스들로 절단하기 위해 개편화 (singulation) 가 수행될 수 있다. 일부 구현들에서, 도 8a-8d의 시퀀스는 인터커넥트 집적 디바이스 (701) 를 제조하는 데 사용될 수 있다.
위에 언급된 바와 같이, 인터커넥트 집적 디바이스는 적어도 하나의 패시브 디바이스를 포함하도록 구성될 수 있거나 패시브 디바이스로서 구성될 수 있다. 커패시터와 같은 패시브 디바이스는 인터커넥트 집적 디바이스의 두 개의 금속 층들로부터의 인터커넥트들 (예를 들어, 822, 832, 842) 에 기초하여 형성되는 금속 절연체 금속 (MIM) 커패시터일 수 있다. 하이 K 유전체 층 (이는 유전체 층 (830, 840 및/또는 850) 으로부터 상이할 수도 있음) 은 인터커넥트 집적 디바이스의 두 개의 금속 층들로부터 인터커넥트들 사이에 형성될 수 있다. 하이 K 유전체 층은 상술된 유전체 층들의 어느 것과 유사한 방법으로 형성될 수 있다. 다른 유전체 층들 (예를 들어, 830, 840, 850) 은 하이 K 유전체 층을 둘러쌀 수 있다. 인터커넥트 집적 디바이스의 적어도 하나의 패시브 디바이스는 패키지에 대한 전력 분배 네트워크 (PDN) 에 대한 전기 디커플러로서 구성될 수 있다.
고밀도 인터커넥트 집적 디바이스를 제조하기 위한 방법의 예시적인 흐름도
일부 구현에서, 고밀도 인터커넥트 집적 디바이스를 포함하는 패키지를 제작하는 것은 여러 프로세스를 포함한다. 도 9 는 고밀도 인터커넥트 집적 디바이스를 제조 또는 제공하기 위한 방법 (900) 의 예시적인 흐름도를 예시한다. 일부 구현들에서, 도 9 의 방법 (900) 은 본 개시에 설명된 도 2 및/또는 도 7 의 고밀도 인터커넥트 집적 디바이스 (예를 들어, 201, 701) 를 제공 또는 제조하는데 사용될 수도 있다. 그러나, 방법 (900) 은 본 개시에 설명된 인터커넥트 집적 디바이스들 중 어느 것을 제공하거나 제작하는 데 사용될 수도 있다.
도 9 의 방법은 인터커넥트 집적 디바이스를 제공 또는 제조하기 위한 방법을 단순화 및/또는 명료화하기 위해 하나 이상의 프로세스들을 결합할 수도 있음에 유의해야 한다. 일부 구현에서, 프로세스의 순서는 변경되거나 수정될 수도 있다. 도 9 는 재분배 인터커넥트들을 제조하는 관점에서 설명될 것이다. 그러나, 도 9 의 방법은 임의의 유형의 인터커넥트를 제조하는 데 사용될 수도 있다.
방법은 (905 에서) 기판 (예를 들어, 216) 을 제공한다. 기판 (216) 은 유리, 석영 및/또는 실리콘을 포함할 수도 있다. 도 8a 의 스테이지 1 은 기판의 일 예를 예시한다.
본 방법은 (910 에서) 기판 (예를 들어, 216) 상에 복수의 인터커넥트들 (예를 들어, 822) 을 형성하는 것에 의해 제 1 금속 층을 형성한다. 복수의 인터커넥트들을 형성하는 것은 리소그래피 프로세스를 수행하는 것, 도금 프로세스를 수행하는 것, 스트립핑 프로세스를 수행하는 것 및/또는 에칭 프로세스를 수행하는 것을 포함할 수도 있다. 도 8a 의 스테이지 2 는 고밀도 인터커넥트 집적 디바이스를 위한 제 1 금속 층을 형성하는 예를 예시한다.
방법은 (915 에서) 유전체 층 (예를 들어, 830) 및 복수의 인터커넥트 (832) 를 제 1 금속 층 위에 형성하는 것에 의해 제 2 금속 층을 형성한다. 유전체 층은 폴리머를 포함할 수도 있다. 유전체 층 및 복수의 인터커넥트들을 형성하는 것은 유전체 층 (820) 및 인터커넥트 (822) 위에 유전체 층 (830) 을 배치하는 것, 리소그래피 프로세스를 수행하는 것, 도금 프로세스를 수행하는 것, 스트립핑 프로세스를 수행하는 것 및/또는 에칭 프로세스를 수행하는 것을 포함할 수도 있다. 도 8a-8b 의 스테이지 3-5 는 고밀도 인터커넥트 집적 디바이스를 위한 제 2 금속 층 (예를 들어, 재분배 층, 재분배 금속 층) 을 형성하는 예를 예시한다. 재분배 층 (RDL) 은 금속화 층의 형태일 수 있다. RDL 은 U-형상 또는 V-형상을 포함하는 인터커넥트들을 포함할 수 있다. "U자형" 및 "V자형" 이라는 용어는 서로 교환 가능하다. "U자형" 및 "V자형"이라는 용어는 인터커넥트 및/또는 재분배 인터커넥트의 측면 프로파일 형상을 지칭할 수도 있다. U자형 인터커넥트 및 V자형 인터커넥트는 상단 부 및 바닥 부를 가질 수도 있다. U자형 인터커넥트(또는 V자형 인터커넥트)의 바닥 부는 다른 U자형 인터커넥트(또는 V자형 인터커넥트)의 상단 부에 커플링될 수도 있다. 금속층 및 유전체 층을 형성하는 것은 BEOL (back end of line) 프로세스를 사용하는 것을 포함할 수 있다.
방법은 (920 에서) 하나 이상의 유전체 층 (예를 들어, 840, 850) 및 복수의 인터커넥트 (예를 들어, 842, 852) 를 제 2 금속 층 위에 형성하는 것에 의해 추가 금속 층(들) 을 형성한다. 유전체 층은 폴리머를 포함할 수도 있다. 유전체 층 및 복수의 인터커넥트들을 형성하는 것은 유전체 층 (830) 및 인터커넥트 (832) 위에 하나 이상의 유전체 층 (예를 들어, 840, 850) 을 배치하는 것, 리소그래피 프로세스를 수행하는 것, 도금 프로세스를 수행하는 것, 스트립핑 프로세스를 수행하는 것 및/또는 에칭 프로세스를 수행하는 것을 포함할 수도 있다. 도 8b-8c 의 스테이지 7-11 는 고밀도 인터커넥트 집적 디바이스를 위한 추가적인 금속 층을 형성하는 예를 예시한다. 추가적인 금속층 및 추가적인 유전체 층을 형성하는 것은 BEOL (back end of line) 프로세스를 사용하는 것을 포함할 수 있다.
본 방법은 (925 에서) 인터커넥트 집적 디바이스 (201) 의 유전체 층 위에 패시베이션 층 (예를 들어, 214) 을 형성한다. 패시베이션 층 (예를 들어, 214) 은 유전체 층 (211) 상에 배치될 수도 있다. 도 8d 의 스테이지 12 는 인터커넥트 집적 디바이스의 유전체 층 위에 형성된 패시베이션 층의 예를 예시한다.
본 방법은 (930 에서) 복수의 솔더 인터커넥트 (예를 들어, 210) 를 인터커넥트 집적 디바이스 (예를 들어, 201) 에 커플링한다. 도 8d 의 스테이지 13 은 인터커넥트 집적 디바이스에 커플링된 솔더 인터커넥트들의 예를 예시할 수도 있다.
일부 구현들에서, 인터커넥트 집적 디바이스 (201) 는 웨이퍼의 부분이고, 웨이퍼를 개별 인터커넥트 집적 디바이스들로 절단하기 위해 개편화가 수행될 수 있다. 방법 (900) 은 복수의 인터커넥트들 (212) 을 포함하는 인터커넥트 집적 디바이스 (201) 를 제조하는 데 사용될 수 있다.
기판을 제조하기 위한 예시적인 시퀀스
일부 구현에서, 기판을 제조하는 것은 여러 프로세스를 포함한다. 도 10a-10c 는 기판을 제조 또는 제공하기 위한 예시적인 시퀀스를 예시한다. 일부 구현들에서, 도 10a-10c의 시퀀스는 도 2 의 기판 (202) 을 제조 또는 제공하는 데 사용될 수 있다. 그러나, 도 10a-10c 의 프로세스는 본 개시에 설명된 임의의 기판을 제조하는 데 사용될 수도 있다.
도 10a-10c 의 시퀀스는 기판을 제공 또는 제조하기 위한 시퀀스를 단순화 및/또는 명료화하기 위해 하나 이상의 스테이지들을 결합할 수도 있음에 유의해야 한다. 일부 구현에서, 프로세스의 순서는 변경되거나 수정될 수도 있다. 일부 구현들에서, 프로세스들 중 하나 이상은 본 개시의 범위를 벗어나지 않고 대체되거나 치환될 수도 있다.
스테이지 1 은, 도 10a 에 도시된 바와 같이, 캐리어 (1000) 가 제공되고 캐리어 (1000) 상에 금속층이 형성된 후의 상태를 예시한다. 금속층은 인터커넥트 (1002) 를 형성하기 위해 패터닝될 수도 있다. 도금 프로세스 및 에칭 프로세스를 사용하여 금속층 및 인터커넥트를 형성할 수도 있다.
스테이지 2 는 유전체 층 (1020) 이 캐리어 (1000) 및 인터커넥트 (1002) 위에 형성된 후의 상태를 예시한다. 유전체 층 (1020) 은 폴리이미드를 포함할 수도 있다. 그러나, 상이한 구현은 유전체 층에 대해 상이한 재료를 사용할 수도 있다.
스테이지 3 은, 복수의 캐비티 (1010) 가 유전체 층 (1020) 내에 형성된 후의 상태를 예시한다. 복수의 캐비티 (1010) 는 에칭 프로세스 (예를 들어, 포토 에칭 프로세스) 또는 레이저 프로세스를 이용하여 형성될 수도 있다.
스테이지 4 는, 유전체 층 (1020) 내에 그리고 그 위에 인터커넥트 (1012) 가 형성된 후의 상태를 예시한다. 예를 들어, 비아, 패드 및/또는 트레이스가 형성될 수도 있다. 인터커넥트를 형성하기 위해 도금 프로세스가 사용될 수도 있다.
스테이지 5 는 다른 유전체 층 (1022) 이 유전체 층 (1020) 위에 형성된 후의 상태를 예시한다. 유전체 층 (1022) 은 유전체 층 (1020) 과 동일한 재료일 수도 있다. 그러나, 상이한 구현은 유전체 층에 대해 상이한 재료를 사용할 수도 있다.
스테이지 6 는, 도 10b 에 도시된 바와 같이, 복수의 캐비티들 (1030) 이 유전체 층 (1022) 위에 형성된 이후의 상태를 예시한다. 캐비티 (1030) 를 형성하기 위해 에칭 프로세스 또는 레이저 프로세스가 사용될 수도 있다.
스테이지 7 은, 유전체 층 (1022) 내에 그리고 그 위에 인터커넥트 (1014) 가 형성된 후의 상태를 예시한다. 예를 들어, 비아, 패드 및/또는 트레이스가 형성될 수도 있다. 인터커넥트를 형성하기 위해 도금 프로세스가 사용될 수도 있다.
스테이지 8 은 다른 유전체 층 (1024) 이 유전체 층 (1022) 위에 형성된 후의 상태를 예시한다. 유전체 층 (1024) 은 유전체 층 (1020) 과 동일한 재료일 수도 있다. 그러나, 상이한 구현은 유전체 층에 대해 상이한 재료를 사용할 수도 있다.
스테이지 9 는 복수의 캐비티 (1040) 가 유전체 층 (1024) 내에 형성된 후의 상태를 예시한다. 캐비티 (1040) 를 형성하기 위해 에칭 프로세스 또는 레이저 프로세스가 사용될 수도 있다.
스테이지 10 은, 도 10c 에 도시된 바와 같이, 유전체 층 (1024) 내에 그리고 그 위에 인터커넥트 (1016) 가 형성된 후의 상태를 예시한다. 예를 들어, 비아, 패드 및/또는 트레이스가 형성될 수도 있다. 인터커넥트를 형성하기 위해 도금 프로세스가 사용될 수도 있다.
인터커넥트 (1002, 1012, 1014 및/또는 1016) 의 일부 또는 전부는 기판 (202) 의 복수의 인터커넥트 (222) 를 정의할 수도 있다. 유전체 층 (1020, 1022, 1024) 은 적어도 하나의 유전체 층 (220) 으로 표현될 수도 있다.
스테이지 11 은 캐리어 (1000) 가 유전체 층 (220) 으로부터 분리 (예를 들어, 제거, 연마) 되어 기판 (202) 을 남긴 후의 상태를 예시한다.
스테이지 12 는, 제 1 솔더 레지스트 층 (224) 및 제 2 솔더 레지스트 층 (226) 이 기판 (202) 위에 형성된 후의 상태를 예시한다.
상이한 구현은 금속 층(들)을 형성하기 위해 상이한 프로세스를 사용할 수도 있다. 일부 구현에서, 금속 층(들)을 형성하기 위한 화학 기상 증착(CVD) 프로세스 및/또는 물리 기상 증착 (PVD) 프로세스. 예를 들어, 스퍼터링 프로세스, 스프레이 코팅 프로세스, 및/또는 도금 프로세스가 금속 층(들)을 형성하기 위해 사용될 수도 있다.
기판을 제조하기 위한 방법의 예시적인 흐름도
일부 구현에서, 기판을 제조하는 것은 여러 프로세스를 포함한다. 도 11는 기판을 제공 또는 제작하기 위한 방법 (1100) 의 예시적인 흐름도를 예시한다. 일부 구현들에서, 도 11 의 방법 (1100) 은 도 2 의 기판을 제조 또는 제공하는 데 사용될 수 있다. 예를 들어, 도 11의 방법은 기판 (202) 을 제조하는 데 사용될 수도 있다.
도 11 의 방법은 기판을 제공 또는 제조하기 위한 방법을 단순화 및/또는 명료화하기 위해 하나 이상의 프로세스들을 결합할 수도 있음에 유의해야 한다. 일부 구현에서, 프로세스의 순서는 변경되거나 수정될 수도 있다.
방법은 (1105 에서) 캐리어 (1000) 를 제공한다. 상이한 구현은 캐리어 대해 상이한 재료를 사용할 수도 있다. 캐리어는 기판, 유리, 석영 및/또는 캐리어 테이프를 포함할 수도 있다. 도 10a 의 스테이지 1 은 캐리어가 제공된 후의 상태를 예시한다.
방법은 (1110 에서) 캐리어 (1000) 위에 금속 층을 형성한다. 금속층은 인터커넥트를 형성하기 위해 패터닝될 수도 있다. 도금 프로세스를 사용하여 금속층 및 인터커넥트를 형성할 수도 있다. 도 10a 의 스테이지 1 은 금속층 및 인터커넥트 (1002) 가 형성된 후의 상태를 예시한다.
방법은 (1115 에서) 유전체 층 (1020) 을 캐리어 (1000) 및 인터커넥트 (1002) 위에 형성한다. 유전체 층 (1020) 은 폴리이미드를 포함할 수도 있다. 유전체 층을 형성하는 것은 또한 유전체 층 (1020) 에 복수의 캐비티 (예를 들어, 1010) 을 형성하는 것을 포함할 수도 있다. 복수의 캐비티는 에칭 프로세스 (예를 들어, 포토 에칭) 또는 레이저 프로세스를 이용하여 형성될 수도 있다. 도 10a 의 스테이지 2-3 는 유전체 층을 형성하고 유전체 층에 캐비티를 형성하는 것을 예시한다.
방법은 (1120 에서) 유전체 층 내에 그리고 그 위에 인터커넥트를 형성한다. 예를 들어, 인터커넥트 (1012) 는 유전체 층(1020) 내에 그리고 그 위에 형성될 수도 있다. 인터커넥트를 형성하기 위해 도금 프로세스가 사용될 수도 있다. 인터커넥트를 형성하는 것은 유전체 층 위에 및/또는 그 내에 패터닝된 금속층을 제공하는 것을 포함할 수도 있다. 도 10a 의 스테이지 4 는 유전층 내에 그리고 그 위에 인터커넥트를 형성하는 예를 예시한다.
방법은 (1125 에서) 유전체 층 (1022) 을 유전체 층 (1020) 및 인터커넥트 위에 형성한다. 유전체 층 (1022) 은 폴리이미드를 포함할 수도 있다. 유전체 층을 형성하는 것은 또한 유전체 층 (1022) 에 복수의 캐비티 (예를 들어, 1030) 을 형성하는 것을 포함할 수도 있다. 복수의 캐비티는 에칭 프로세스 또는 레이저 프로세스를 이용하여 형성될 수도 있다. 도 10a-10b 의 스테이지 5-6 는 유전체 층을 형성하고 유전체 층에 캐비티를 형성하는 것을 예시한다.
방법은 (1130 에서) 유전체 층 내에 및/또는 그 위에 인터커넥트를 형성한다. 예를 들어, 인터커넥트 (1014) 가 형성될 수도 있다. 인터커넥트를 형성하기 위해 도금 프로세스가 사용될 수도 있다. 인터커넥트를 형성하는 것은 유전체 층 위에 및/또는 그 내에 패터닝된 금속층을 제공하는 것을 포함할 수도 있다. 도 10b 의 스테이지 7 는 유전층 내에 그리고 그 위에 인터커넥트를 형성하는 예를 예시한다.
방법은 1125 및 1130 에 설명된 바와 같이 추가 유전체 층(들) 및 추가 인터커넥트를 형성할 수도 있다. 도 10b-10c 의 스테이지 8-10 는 유전층 내에 그리고 그 위에 인터커넥트를 형성하는 예를 예시한다.
모든 유전체 층(들) 및 추가 인터커넥트가 형성되면, 방법은 유전체 층 (1020) 으로부터 캐리어 (예를 들면, 1000) 를 분리 (예를 들면, 제거, 연마) 하여, 기판을 남길 수 있다. 일부 구현에서, 방법은 기판 위에 솔더 레지스트 층들 (예를 들어, 224, 226) 을 형성할 수도 있다.
상이한 구현은 금속 층(들)을 형성하기 위해 상이한 프로세스를 사용할 수도 있다. 일부 구현에서, 금속 층(들)을 형성하기 위한 화학 기상 증착(CVD) 프로세스 및/또는 물리 기상 증착 (PVD) 프로세스. 예를 들어, 스퍼터링 프로세스, 스프레이 코팅 프로세스, 및/또는 도금 프로세스가 금속 층(들)을 형성하기 위해 사용될 수도 있다.
기판에 커플링된 고밀도 인터커넥트 집적 디바이스를 포함하는 패키지를 제조하기 위한 예시적인 시퀀스
도 12a-12b 는 기판에 커플링된 고밀도 인터커넥트 집적 디바이스를 포함하는 패키지를 제공 또는 제조하기 위한 예시적인 시퀀스를 예시한다. 일부 구현들에서, 도 12a-12b 의 시퀀스는 도 2 의 기판 (202) 및 인터커넥트 집적 디바이스 (201) 를 포함하는 패키지 (200) 또는 본 개시에 설명된 패키지들의 어느 것을 제조 또는 제공하는데 사용될 수도 있다.
도 12a-12b 의 시퀀스는 패키지를 제공 또는 제조하기 위한 시퀀스를 단순화 및/또는 명료화하기 위해 하나 이상의 스테이지들을 결합할 수도 있음에 유의해야 한다. 일부 구현에서, 프로세스의 순서는 변경되거나 수정될 수도 있다. 일부 구현들에서, 프로세스들 중 하나 이상은 본 개시의 범위를 벗어나지 않고 대체되거나 치환될 수도 있다. 도 12a-12b 의 시퀀스는 한번에 하나의 패키지 또는 수 개의 패키지들을 (웨이퍼의 부분으로서) 제조하는데 사용될 수도 있다.
도 12a 에 도시된 바와 같이 스테이지 1 은 기판 (202) 이 제공된 후의 상태를 예시한다. 기판 (202) 은 공급자에 의해 제공될 수 있거나 또는 제조될 수도 있다. 도 10a-10c 에 도시된 프로세스와 유사한 프로세스가 기판 (202) 을 제조하는데 사용될 수도 있다. 그러나, 상이한 구현은 상이한 프로세스를 사용하여 기판 (202) 을 제조할 수도 있다. 기판 (202) 을 제조하기 위해 사용될 수도 있는 프로세스의 예는 SAP (semi-additive process) 및 mSAP (modified semi-additive process) 를 포함한다. 기판 (202) 은 적어도 하나의 유전체 층 (220) 및 복수의 인터커넥트 (222) 를 포함한다. 기판 (202) 은 라미네이트 기판 (laminate substrate), 코어리스 기판 (coreless substrate), 유기 기판, 및 코어층을 포함하는 기판일 수 있다. 일부 구현에서, 적어도 하나의 유전체 층 (220) 은 코어 층 및/또는 프리프레그 층 (prepreg layer) 을 포함할 수 있다.
집적 디바이스 (205) 및 집적 디바이스 (207) 가 기판 (202) 의 제 2 표면 (예를 들어, 하부 표면) 에 커플링된 후의 상태를 예시한다. 집적 디바이스 (205) 는 복수의 인터커넥트들 (250) 을 통해 기판 (202) 에 커플링된다. 복수의 인터커넥트 (250) 는 기판 (202) 의 복수의 인터커넥트 (222) 로부터의 인터커넥트에 커플링될 수도 있다. 집적 디바이스 (205) 는집적 디바이스 (205) 의 전면 (예를 들어, 활성 면) 이 기판 (202) 을 대향하도록 기판 (202) 에 커플링될 수도 있다. 집적 디바이스 (207) 는 복수의 인터커넥트들 (270) 을 통해 기판 (202) 에 커플링된다. 복수의 인터커넥트 (270) 는 기판 (202) 의 복수의 인터커넥트 (222) 로부터의 인터커넥트에 커플링될 수도 있다. 집적 디바이스 (207) 는 집적 디바이스 (207) 의 전면 (예를 들어, 활성 측) 이 기판 (202) 을 대향하도록 기판 (202) 에 커플링될 수도 있다.
스테이지 3 은 언더필 (252) 이 기판 (202) 과 집적 디바이스 (205) 사이에 제공되고, 언더필 (272) 이 기판 (202) 과 집적 디바이스 (207) 사이에 제공된 후의 상태를 예시한다. 언더필은 기판 (202) 과 개별적인 집적 디바이스 사이에 배치될 수도 있다.
스테이지 4 는 복수의 솔더 인터커넥트들 (280) 이 기판 (202) 의 제 2 표면 위에 커플링된 이후의 상태를 예시한다. 복수의 솔더 인터커넥트 (280) 는 기판 (202) 의 복수의 인터커넥트 (222) 로부터의 인터커넥트에 커플링될 수도 있다. 복수의 솔더 인터커넥트들 (280) 을 기판 (202) 에 커플링하기 위해 리플로우 프로세스가 사용될 수도 있다.
스테이지 5 는, 도 12b 에 도시된 바와 같이, 집적 디바이스 (205), 집적 디바이스 (207) 및 복수의 솔더 인터커넥트 (280) 를 갖는 기판 (202) 이 플립된 후의 상태를 예시한다.
스테이지 6 은 제 1 집적 디바이스 (204), 제 2 집적 디바이스 (206) 및 인터커넥트 집적 디바이스 (201) 가 기판 (202) 의 제 1 표면 (예를 들어, 상부 표면) 에 커플링된 후의 상태를 예시한다. 제 1 집적 디바이스 (204) 는 복수의 인터커넥트들 (240) 을 통해 기판 (202) 에 커플링될 수도 있다. 제 2 집적 디바이스 (206) 는 복수의 인터커넥트들 (260) 을 통해 기판 (202) 에 커플링될 수도 있다. 인터커넥트 집적 디바이스 (201) 는 복수의 솔더 인터커넥트들 (210) 을 통해 기판 (202) 에 커플링될 수도 있다.
스테이지 6 은 또한 언더필이 집적 디바이스와 기판 (202) 사이에 형성된 후의 상태를 예시할 수 있다. 예를 들어, 언더필 (243) 은 제 1 집적 디바이스 (204) 와 기판 (202) 사이에 배치될 수 있고, 언더필 (263) 은 제 2 집적 디바이스 (206) 와 기판 (202) 사이에 배치될 수 있고, 언더필 (213) 은 인터커넥트 집적 디바이스 (201) 와 기판 (202) 사이에 배치될 수 있다.
스테이지 7 은, 캡슐화 층 (208) 이 제 1 집적 디바이스 (204), 제 2 집적 디바이스 (206) 및 인터커넥트 집적 디바이스 (201) 를 캡슐화하도록 캡슐화 층 (208) 이 기판 (202) 의 제 1 표면 위에 형성된 후의 상태를 예시한다. 캡슐화 층 (208) 을 형성 및/또는 배치하는 프로세스는 압축 및 전사 성형 프로세스, 시트 성형 프로세스, 또는 액체 성형 프로세스를 사용하는 것을 포함할 수 있다. 스테이지 8 은 적어도 도 2 에 설명된 바와 같이, 기판 (202), 제 1 집적 디바이스 (204), 제 2 집적 디바이스 (206), 인터커넥트 집적 디바이스 (201), 집적 디바이스 (205), 집적 디바이스 (207) 및 캡슐화 층 (208) 을 포함하는 패키지 (200) 를 예시할 수 있다.
본 개시에 설명된 패키지 (예를 들어, 200, 700) 는 한 번에 하나씩 제조될 수 있거나 또는 하나 이상의 웨이퍼의 일부로서 함께 제조된 다음 개별 패키지로 개편화될 수 있다.
기판에 연결된 고밀도 인터커넥트 집적 디바이스를 포함하는 패키지를 제작하기 위한 방법의 예시적인 흐름도
일부 구현에서, 기판에 연결된 고밀도 인터커넥트 집적 디바이스를 포함하는 패키지를 제작하는 것은 여러 프로세스를 포함한다. 도 13 은 기판에 연결된 고밀도 인터커넥트 집적 디바이스를 포함하는 패키지를 제공 또는 제작하기 위한 방법 (1300) 의 예시적인 흐름도를 예시한다. 일부 구현들에서, 도 13 의 방법 (1300) 은 본 개시에 설명된 도 2 의 패키지 (200) 를 제공 또는 제조하는데 사용될 수도 있다. 그러나, 방법 (1300) 은 본 개시에 기재된 패키지를 중 어느 것을 제공하거나 제조하는 데 사용될 수도 있다.
도 13 의 방법은 기판에 연결된 고밀도 인터커넥트 집적 디바이스를 포함하는 패키지를 제공하거나 제작하기 위한 방법을 단순화 및/또는 명료화하기 위해 하나 이상의 프로세스를 결합할 수도 있음에 유의한다. 일부 구현들에서, 프로세스의 순서는 변경되거나 수정될 수도 있다.
방법은 (1305 에서) 기판 (예를 들어, 202) 을 제공한다. 기판 (202) 은 공급자에 의해 제공될 수 있거나 또는 제조될 수도 있다. 기판 (202) 은 제 1 표면 및 제 2 표면을 포함한다. 기판 (202) 은 적어도 하나의 유전체 층 (220) 및 복수의 인터커넥트 (222) 를 포함한다. 상이한 구현은 상이한 기판을 제공할 수도 있다. 도 10a-10c 에 도시된 프로세스와 유사한 프로세스가 기판 (202) 을 제조하는데 사용될 수도 있다. 그러나, 상이한 구현은 상이한 프로세스를 사용하여 기판 (202) 을 제조할 수도 있다. 도 12a 의 스테이지 1 은 기판을 제공하는 일 예를 예시하고 설명한다.
방법은 (1310 에서) 컴포넌트를 기판 (202) 의 제 2 표면에 커플링한다. 상이한 구현은 상이한 컴포넌트 및/또는 상이한 수의 컴포넌트를 커플링할 수도 있다. 컴포넌트들은 집적 디바이스 (205), 집적 디바이스 (207), 및/또는 패시브 디바이스들 (예를 들어, 이산 커패시터들) 을 포함할 수 있다. 컴포넌트들을 커플링하는 것은 집적 디바이스와 기판 사이에 언더필을 제공하는 것을 포함할 수 있다. 도 12b 의 스테이지 2-3 은 기판의 제 2 표면에 커플링되는 다양한 컴포넌트의 예를 예시하고 설명한다.
방법은 (1315 에서) 복수의 솔더 인터커넥트 (예를 들어, 280) 를 기판 (예를 들어, 202) 의 제 2 표면에 커플링한다. 도 12a 의 스테이지 4 은 솔더 인터커넥트를 기판에 커플링하는 일 예를 예시하고 설명한다.
방법은 (1320 에서) 적어도 하나의 집적 디바이스 (예를 들어, 204, 206) 및 인터커넥트 집적 디바이스 (예를 들어 201) 를 기판 (예를 들어 202) 의 제 1 표면에 커플링한다. 제 1 집적 디바이스 (204) 는 복수의 인터커넥트 (240) 를 통해 기판 (202) 에 커플링될 수도 있다. 복수의 인터커넥트 (240) 는 기판 (202) 의 복수의 인터커넥트 (222) 로부터의 인터커넥트에 커플링될 수도 있다. 제 1 집적 디바이스 (204) 는 제 1 집적 디바이스 (204) 의 전면 측 (예를 들어, 활성 측) 이 기판 (202) 을 향하도록 기판 (202) 에 커플링될 수도 있다. 일 예로서, 제 1 집적 디바이스 (204) 및 인터커넥트 집적 디바이스 (201) 는, 제 1 전기 신호가 집적 디바이스와 보드 (예를 들어, 290) 사이에서 이동할 때, 제 1 전기 신호가 기판 (202) 을 통해, 다음으로 인터커넥트 집적 디바이스 (201) 를 통해 그리고 다시 기판 (202) 을 통해 진행하는 방식으로, 집적 디바이스, 인터커넥트 집적 디바이스, 및 기판이 함께 커플링되도록, 기판 (202) 에 커플링될 수도 있다. 기판 (202) 은 집적 디바이스들이 기판 (202) 에 커플링되기 전에 플립될 수 있다.
제 2 집적 디바이스 (206) 는 복수의 인터커넥트들 (260) 을 통해 기판 (202) 에 커플링될 수도 있다. 복수의 인터커넥트 (640) 는 기판 (202) 의 복수의 인터커넥트 (222) 로부터의 인터커넥트에 커플링될 수도 있다. 제 2 집적 디바이스 (206) 는 제 2 집적 디바이스 (206) 의 전면 측 (예를 들어, 활성 측) 이 기판 (202) 에 대향하도록 기판 (202) 에 커플링될 수도 있다.
일 예로서, 제 1 집적 디바이스 (204), 제 2 집적 디바이스 (206) 및 인터커넥트 집적 디바이스 (201) 는 제 1 전기 신호가 제 1 집적 디바이스 (204) 와 제 2 집적 디바이스 (206) 사이에 진행할 때 인터커넥트 집적 디바이스 (201) 를 통해 진행하도록 하는 방식으로 집적 디바이스, 인터커넥트 집적 디바이스, 및 기판이 함께 커플링되도록 기판 (202) 에 커플링될 수도 있다. 예를 들어, 제 1 집적 디바이스 (204) 와 제 2 집적 디바이스 (206) 사이의 제 1 전기 신호는 기판 (202) 을 통하여 그리고나서, 인터커넥트 집적 디바이스 (201) 를 통하여 그리고 다시 기판 (202) 을 통하여 진행할 수 있다. 도 12b 의 스테이지 6 는 기판에 연결된 집적 디바이스 및 인터커넥트 집적 디바이스의 예를 예시하고 설명한다. 집적 디바이스를 기판에 커플링하는 것은 또한 개별적인 집적 디바이스 (예를 들어, 204, 206) 와 기판 (202) 사이에 언더 필 (예를 들어, 213, 243, 263) 을 제공하는 것을 포함할 수도 있다. 도 12b 의 스테이지 6 은 언더필을 제공하는 일 예를 예시하고 설명한다.
방법은 (1325 에서) 캡슐화 층 (예를 들어, 208) 이 제 1 집적 디바이스 (204), 제 2 집적 디바이스 (206) 및 인터커넥트 집적 디바이스 (201) 를 캡슐화하도록 기판 (예를 들어 202) 의 제 2 표면 위에 캡슐화 층 (예를 들어 208) 을 형성한다. 캡슐화 층 (208) 을 형성 및/또는 배치하는 프로세스는 압축 및 전사 성형 프로세스, 시트 성형 프로세스, 또는 액체 성형 프로세스를 사용하는 것을 포함할 수 있다. 도 12b 의 스테이지 7 은 기판 위에 위치되고 집적 디바이스를 캡슐화하는 캡슐화 층의 예를 예시하고 설명한다.
예시적인 전자 디바이스
도 14 은 상술한 디바이스들, 집적 디바이스, 집적 회로 (IC) 패키지, 집적 회로 (IC) 디바이스, 반도체 디바이스, 집적 회로, 다이, 인터포저, 패키지, 패키지-온-패키지 (PoP), 시스템 인 패키지 (SiP), 또는 시스템 온 칩 (SoC) 의 어느 것과 통합될 수도 있는 여러 전자 디바이스들을 예시한다. 예를 들어, 모바일 폰 디바이스(1402), 랩탑 컴퓨터 디바이스 (1404), 고정 위치 단말 디바이스 (1406), 웨어러블 디바이스 (1408), 또는 자동차 차량 (1410) 은 여기에 설명된 디바이스 (1400) 를 포함할 수 있다. 디바이스 (1400) 는, 예를 들어, 여기에서 설명된 디바이스 및/또는 집적 회로 (IC) 패키지 중 임의의 것일 수도 있다. 도 14 에 예시된 디바이스들 (1402, 1404, 1406 및 1408) 및 비히클 (1410) 은 단지 예시적이다. 다른 전자 디바이스들은 또한, 모바일 디바이스, 핸드헬드 개인 통신 시스템 (PCS) 유닛, 휴대용 데이터 유닛 이를테면 PDA (personal digital assistants), GPS (Global Positioning System) 가능 디바이스, 네비게이션 디바이스, 셋톱 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 고정 위치 데이터 유닛 이를테면 미터 판독 장비, 통신 디바이스, 스마트 폰, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스 (예를 들어, 시계, 안경), 사물 인터넷 (IoT) 디바이스, 서버, 라우터, 자동차 차량 (예를 들어, 자율주행 차량) 에 구현된 전자 디바이스, 또는 데이터 또는 컴퓨터 명령을 저장하거나 또는 취출하는 임의의 다른 디바이스 또는 이들의 임의의 조합을 포함하는 디바이스들 (예를 들어, 전자 디바이스들) 의 그룹을 포함하지만 이들에 한정되지 않는 디바이스 (1400) 를 특징으로 할 수도 있다.
도 2-7, 8a-8d, 9, 10a-10c, 11, 12a-12b 및/또는 13-14 에 예시된 컴포넌트들, 프로세스들, 피처들 및/또는 기능들의 하나 이상은 단일의 컴포넌트, 프로세스, 피처 또는 기능부 내에서 재배열 및/또는 결합될 수도 있거나 또는 수개의 컴포넌트들, 프로세스들 또는 기능들로 구현될 수도 있다. 추가적인 엘리먼트들, 컴포넌트들, 프로세스들, 및/또는 기능들이 또한, 본 개시로부터 일탈함 없이 추가될 수도 있다. 또한, 도 2-7, 8a-8d, 9, 10a-10c, 11, 12a-12b, 및/또는 13-14 및 본 개시에서 그의 대응하는 설명은 다이 및/또는 IC에 한정되지 않는다는 것에 유의해야 한다. 일부 구현에서, 도 2-7, 8a-8d, 9, 10a-10c, 11, 12a-12b, 및/또는 13-14 및 그의 대응하는 설명은 디바이스 및/또는 집적 디바이스를 제조, 생성, 제공 및/또는 생산하는데 사용될 수도 있다. 일부 구현들에서, 디바이스는 다이, 집적 디바이스, 집적 액티브 디바이스 (IPD), 다이 패키지, 집적 회로 (IC) 디바이스, 디바이스 패키지, 집적 회로 (IC) 패키지, 웨이퍼, 반도체 디바이스, 패키지-온-패키지 (PoP) 디바이스, 열 소산 디바이스 및/또는 인터포저를 포함할 수도 있다.
본 개시에서의 도면들은 다양한 부분들, 컴포넌트들, 오브젝트들, 디바이스들, 패키지들, 집적 디바이스들, 집적 회로들, 및/또는 트랜지스터들의 실제 표현들 및/또는 개념적 표현들을 나타낼 수도 있음을 유의한다. 일부 경우들에서, 도면들은 스케일링되지 않을 수도 있다. 일부 경우들에서, 명확성을 위해, 모든 컴포넌트들 및/또는 부분들이 도시되는 것은 아닐 수도 있다. 일부 경우들에서, 도면들에서 다양한 부분들 및/또는 컴포넌트들의 포지션, 위치, 사이즈들, 및/또는 형상들은 예시적일 수도 있다. 일부 구현들에서, 도면들에서의 다양한 컴포넌트들 및/또는 부분들은 선택적일 수도 있다.
단어 "예시적인" 은 "예, 사례, 또는 예시로서 기능함" 을 의미하도록 본원에서 사용된다. "예시적인" 것으로서 본원에서 설명된 임의의 구현 또는 양태는 본 개시의 다른 양태들에 비해 반드시 선호되거나 유리한 것으로서 해석될 필요는 없다. 유사하게, 용어 "양태들" 은 본 개시의 모든 양태들이 논의된 피처, 이점 또는 동작 모드를 포함할 것을 요구하지는 않는다. 용어 "커플링된" 은 2 개의 오브젝트들 간의 직접 또는 간접적인 커플링 (예를 들어, 기계적 커플링) 을 지칭하도록 본원에서 사용된다. 예를 들면, 오브젝트 A 가 오브젝트 B 와 물리적으로 접촉하고, 오브젝트 B 가 오브젝트 C 와 접촉한다면, 오브젝트들 A 및 C 는 - 그들이 서로 직접 물리적으로 접촉하지 않더라도 - 여전히 서로 커플링된 것으로 간주될 수도 있다. 용어 "전기적으로 커플링된" 은 전류 (예를 들어, 신호, 전력, 접지) 가 2 개의 오브젝트들 사이에서 진행할 수도 있도록 2 개의 오브젝트들이 함께 직접 또는 간접적으로 커플링되는 것을 의미할 수도 있다. 전기적으로 커플링되는 2 개의 오브젝트들은 2 개의 오브젝트들 사이에서 진행하는 전류를 가질 수도 있거나 갖지 않을 수도 있다. 용어들 "제 1", "제 2", "제 3" 및 "제 4" (및/또는 제 4 이상의 임의의 것) 의 사용은 임의적이다. 설명된 컴포넌트들 중 임의의 것은 제 1 컴포넌트, 제 2 컴포넌트, 제 3 컴포넌트 또는 제 4 컴포넌트일 수도 있다. 예를 들어, 제 2 컴포넌트로 지칭되는 컴포넌트는 제 1 컴포넌트, 제 2 컴포넌트, 제 3 컴포넌트 또는 제 4 컴포넌트일 수도 있다. 용어 "캡슐화"는, 오브젝트가 다른 오브젝트를 부분적으로 캡슐화하거나 완전히 캡슐화할 수도 있음을 의미한다. 용어 "상부" 및 "하부"은 임의적이다. 상부에 위치되는 컴포넌트는 하부에 위치되는 컴포넌트 위에 위치될 수도 있다. 상부 컴포넌트는 하부 컴포넌트로 간주될 수도 있으며, 그 반대도 마찬가지이다. 본 개시에서 설명된 바와 같이, 제 2 컴포넌트 "위에" 위치되는 제 1 컴포넌트는, 하부 또는 상부이 어떻게 임의적으로 정의되는지에 따라, 제 1 컴포넌트가 제 2 컴포넌트 위에 또는 아래에 위치되는 것을 의미할 수 있다. 다른 예에서, 제 1 컴포넌트는 제 2 컴포넌트의 제 1 표면 위에 (예를 들어, 상에) 위치될 수 있고, 제 3 컴포넌트는 제 2 컴포넌트의 제 2 표면 위에 (예를 들어, 아래에) 위치될 수 있으며, 여기서 제 2 표면은 제 1 표면에 대향한다. 다른 컴포넌트 위에 위치된 하나의 컴포넌트의 맥락에서 본 출원에서 사용된 바와 같은 용어 "위에 (over)" 는 다른 컴포넌트 상에 및/또는 다른 컴포넌트 내에 있는 (예를 들어, 컴포넌트의 표면 상에 있거나 또는 컴포넌트 내에 내장된) 컴포넌트를 의미하는데 사용될 수도 있음에 또한 유의한다. 따라서, 예를 들어, 제 2 컴포넌트 위에 있는 제 1 컴포넌트는 (1) 제 1 컴포넌트가 제 2 컴포넌트 위에 있지만 제 2 컴포넌트와 직접 접촉하지 않는 것, (2) 제 1 컴포넌트가 제 2 컴포넌트 상에 (예컨대, 그의 표면 상에) 있는 것, 및/또는 (3) 제 1 컴포넌트가 제 2 컴포넌트 내에 있는 것 (예컨대, 그 내에 내장됨) 을 의미할 수도 있다. 제 2 컴포넌트 "내에" 위치되는 제 1 컴포넌트는 제 2 컴포넌트 내에 부분적으로 위치되거나 제 2 컴포넌트 내에 완전히 위치될 수도 있다. 본 개시에서 사용된 바와 같은, 용어 "약 '값 X'", 또는 "대략 값 X" 는 '값 X' 의 10 퍼센트 이내를 의미한다. 예를 들어, 약 1 또는 대략 1 의 값은 0.9-1.1 의 범위의 값을 의미할 것이다.
일부 구현들에서, 인터커넥트는 2 개의 포인트들, 엘리먼트들 및/또는 컴포넌트들 사이의 전기적 커넥션을 허용 또는 용이하게 하는 디바이스 또는 패키지의 엘리먼트 또는 컴포넌트이다. 일부 구현들에서, 인터커넥트는 트레이스, 비아, 패드, 필러, 금속화 층, 재분배 층, 및/또는 UBM (under bump metallization) 층/인터커넥트를 포함할 수도 있다. 일부 구현들에서, 인터커넥트는 신호 (예를 들어, 데이터 신호), 접지 및/또는 전력에 대한 전기적 경로를 제공하도록 구성될 수도 있는 전기 전도성 재료를 포함할 수도 있다. 인터커넥트는 1 초과의 엘리먼트 또는 컴포넌트를 포함할 수도 있다. 인터커넥트는 하나 이상의 인터커넥트들에 의해 정의될 수도 있다. 인터커넥트는 하나 이상의 금속 층들을 포함할 수도 있다. 인터커넥트는 회로의 일부일 수도 있다. 상이한 구현들은 인터커넥트들을 형성하기 위한 상이한 프로세스들 및/또는 시퀀스들을 사용할 수도 있다. 일부 구현들에서, 화학 기상 증착 (CVD) 프로세스, 물리 기상 증착 (PVD) 프로세스, 스퍼터링 프로세스, 스프레이 코팅, 및/또는 도금 프로세스가 인터커넥트들을 형성하기 위해 사용될 수도 있다.
또한, 본원에 포함된 다양한 개시들은, 플로우차트, 플로우 다이어그램, 구조 다이어그램, 또는 블록 다이어그램으로서 도시되는 프로세스로서 설명될 수도 있음에 유의한다. 비록 플로우차트가 동작들을 순차적인 프로세스로서 설명할 수도 있지만, 동작들 대부분은 병렬로 또는 동시에 수행될 수 있다. 또한, 동작들의 순서는 재배열될 수도 있다. 프로세스는 그 동작들이 완료될 때 종료된다.
다음에서, 추가의 예들이 본 발명의 이해를 용이하게 하는데 설명된다.
제 1 추가 예에서, 패키지가 설명되며, 패키지는 복수의 인터커넥트들을 포함하는 기판, 기판에 커플링된 집적 디바이스, 및 기판의 표면에 커플링된 인터커넥트 집적 디바이스를 포함하고, 집적 디바이스, 인터커넥트 집적 디바이스 및 기판은 적어도 기판을 통하여 그 다음 인터커넥트 집적 디바이스를 통하여, 그리고 다시 기판을 통하여 연장되는 (예를 들어, 진행하는) 집적 디바이스의 제 1 전기 신호에 대한 제 1 전기 경로를 제공하도록 구성된다. 또한 기판의 복수의 인터커넥트들은 제 1 최소 피치를 포함하고, 인터커넥트 집적 디바이스는 제 1 최소 피치 미만인 제 2 최소 피치를 갖는 복수의 인터커넥트들을 포함한다. 또한, 인터커넥트 집적 디바이스는 다이 기판, 적어도 하나의 유전체 층 및 복수의 인터커넥트들을 포함할 수도 있다. 또한, 다이 기판은 실리콘, 유리 및/또는 석영을 포함할 수 있다. 또한, 인터커넥트 집적 디바이스는 트랜지스터가 없는 다이를 포함할 수 있다. 또한, 패키지는 기판의 표면에 커플링된 제 2 집적 디바이스를 포함할 수 있고, 인터커넥트 집적 디바이스는 집적 디바이스와 제 2 집적 디바이스 사이에 위치될 수 있다. 또한, 집적 디바이스, 인터커넥트 집적 디바이스, 제 2 집적 디바이스 및 기판은 집적 디바이스와 제 2 집적 디바이스 사이에서, 적어도 기판을 통해, 그 다음, 인터커넥트 집적 디바이스를 통해 그리고 다시 기판을 통해 연장되는 제 1 전기 신호에 대한 제 1 전기 경로를 제공하도록 구성될 수 있고, 인터커넥트 집적 디바이스는 적어도 제 1 전기 신호에 대해, 집적 디바이스와 제 2 집적 디바이스 사이의 브릿지로서 구성될 수 있다. 또한, 집적 디바이스 및 인터커넥트 집적 디바이스는 기판의 제 1 표면에 커플링될 수 있다. 또한, 집적 디바이스 및 인터커넥트 집적 디바이스는 기판의 제 2 표면에 커플링될 수 있다. 또한, 인터커넥트 집적 디바이스는 복수의 인터커넥트들을 갖는 제 2 기판을 포함한다. 또한, 집적 디바이스, 인터커넥트 집적 디바이스 및 기판은, (i) 인터커넥트 집적 디바이스의 전면을 통해 연장 (예를 들어, 진입) 되고, (ii) 인터커넥트 집적 디바이스 내의 적어도 하나의 인터커넥트를 통해 연장 (예를 들어, 진행) 되고, (iii) 인터커넥트 집적 디바이스의 전면을 통해 연장 (예를 들어, 출사) 되는 집적 디바이스의 제 1 전기 신호에 대한 제 1 전기 경로를 제공하도록 구성될 수 있다. 진입, 진행 및/또는 출사는 전기 경로 및/또는 전기 신호에 적용가능할 수 있다.
다른 추가 예에서, 장치가 설명되며, 장치는 복수의 인터커넥트들을 포함하는 기판, 기판에 커플링된 집적 디바이스, 및 기판의 표면에 커플링된 집적 디바이스 상호접속을 위한 수단을 포함하고, 집적 디바이스, 집적 디바이스 상호접속을 위한 수단 및 기판은 적어도 기판을 통하여 그 다음 집적 디바이스 상호접속을 위한 수단을 통하여, 그리고 다시 기판을 통하여 연장되는 (예를 들어, 진행하는) 집적 디바이스의 제 1 전기 신호에 대한 제 1 전기 경로를 제공하도록 구성된다. 또한 기판의 복수의 인터커넥트들은 제 1 최소 피치를 포함하고, 집적 디바이스 상호접속을 위한 수단은 제 1 최소 피치 미만인 제 2 최소 피치를 갖는 복수의 인터커넥트들을 포함한다. 또한, 집적 디바이스 상호접속을 위한 수단은 다이 기판, 적어도 하나의 유전체 층 및 복수의 인터커넥트들을 포함할 수도 있다. 또한, 다이 기판은 실리콘, 유리 및/또는 석영을 포함할 수 있다. 또한, 집적 디바이스 상호접속을 위한 수단은 트랜지스터가 없는 다이를 포함할 수 있다. 또한, 장치는 기판의 표면에 커플링된 제 2 집적 디바이스를 포함할 수 있고, 집적 디바이스 상호접속을 위한 수단은 집적 디바이스와 제 2 집적 디바이스 사이에 위치될 수 있다. 또한, 집적 디바이스, 집적 디바이스 상호접속을 위한 수단, 제 2 집적 디바이스 및 기판은 집적 디바이스와 제 2 집적 디바이스 사이에서, 적어도 기판을 통해, 그 다음, 집적 디바이스 상호접속을 위한 수단을 통해 그리고 다시 기판을 통해 연장되는 제 1 전기 신호에 대한 제 1 전기 경로를 제공하도록 구성될 수 있고, 집적 디바이스 상호접속을 위한 수단은 적어도 제 1 전기 신호에 대해, 집적 디바이스와 제 2 집적 디바이스 사이의 브릿지로서 구성될 수 있다. 또한, 집적 디바이스 및 집적 디바이스 상호접속을 위한 수단은 기판의 제 1 표면 또는 기판의 제 2 표면에 커플링될 수 있다. 또한, 인터커넥트 집적 디바이스는 복수의 인터커넥트들을 갖는 제 2 기판을 포함할 수도 있다. 또한, 집적 디바이스, 집적 디바이스 상호접속을 위한 수단 및 기판은, (i) 집적 디바이스 상호접속을 위한 수단의 전면을 통해 연장 (예를 들어, 진입) 되고, (ii) 집적 디바이스 상호접속을 위한 수단 내의 적어도 하나의 인터커넥트를 통해 연장 (예를 들어, 진행) 되고, (iii) 집적 디바이스 상호접속을 위한 수단의 전면을 통해 연장 (예를 들어, 출사) 되는 제 1 전기 신호에 대한 제 1 전기 경로를 제공하도록 구성될 수 있다. 진입, 진행 및/또는 출사는 전기 경로 및/또는 전기 신호에 적용가능할 수 있다.
다른 추가의 예에서, 패키지를 제조하기 위한 방법이 설명되고, 방법은, 복수의 인터커넥트들을 포함하는 기판을 제공하는 단계, 집적 디바이스를 기판에 커플링하는 단계, 및 인터커넥트 집적 디바이스를 기판의 표면에 커플링하는 단계를 포함하고, 집적 디바이스, 인터커넥트 집적 디바이스 및 기판은 적어도 기판을 통하여 그 다음 인터커넥트 집적 디바이스를 통하여, 그리고 다시 기판을 통하여 연장되는 (예를 들어, 진행하는) 집적 디바이스의 제 1 전기 신호에 대한 제 1 전기 경로를 제공하도록 구성된다. 또한, 기판의 복수의 인터커넥트들은 제 1 최소 피치를 포함할 수도 있고, 인터커넥트 집적 디바이스는 제 1 최소 피치 미만인 제 2 최소 피치를 갖는 복수의 인터커넥트들을 포함할 수도 있다. 또한, 인터커넥트 집적 디바이스는 다이 기판, 적어도 하나의 유전체 층 및 복수의 인터커넥트들을 포함할 수도 있다. 또한, 집적 디바이스, 인터커넥트 집적 디바이스 및 기판은, (i) 인터커넥트 집적 디바이스의 전면을 통해 연장 (예를 들어, 진입) 되고, (ii) 인터커넥트 집적 디바이스 내의 적어도 하나의 인터커넥트를 통해 연장 (예를 들어, 진행) 되고, (iii) 인터커넥트 집적 디바이스의 전면을 통해 연장 (예를 들어, 출사) 되는 집적 디바이스의 제 1 전기 신호에 대한 제 1 전기 경로를 제공하도록 구성될 수 있다. 진입, 진행 및/또는 출사는 전기 경로 및/또는 전기 신호에 적용가능할 수 있다.
본원에서 설명된 본 개시의 다양한 특징들은 본 개시로부터 일탈함 없이 상이한 시스템들에서 구현될 수 있다. 본 개시의 전술한 양태들은 단지 예들일 뿐이며, 본 개시를 제한하는 것으로서 해석되지 않아야 함에 유의해야 한다. 본 개시의 양태들의 설명은 예시적인 것으로 의도되며 청구항들의 범위를 제한하도록 의도되지 않는다. 그에 따라, 본 교시들은 다른 유형들의 장치들에 용이하게 적용될 수 있으며, 다수의 대안들, 수정들, 및 변동들은 당업자에게 명백할 것이다.

Claims (26)

  1. 패키지로서,
    복수의 인터커넥트들을 포함하는 기판;
    상기 기판에 커플링된 집적 디바이스; 및
    상기 기판의 표면에 커플링된 인터커넥트 집적 디바이스를 포함하고,
    상기 집적 디바이스, 상기 인터커넥트 집적 디바이스 및 상기 기판은 적어도 상기 기판을 통하여, 그 다음 상기 인터커넥트 집적 디바이스를 통하여, 그리고 다시 상기 기판을 통하여 연장되는, 상기 집적 디바이스의 전기 신호에 대한 전기 경로를 제공하도록 구성되는, 패키지.
  2. 제 1 항에 있어서,
    상기 기판의 복수의 인터커넥트들은 제 1 최소 피치를 포함하고,
    상기 인터커넥트 집적 디바이스는 상기 제 1 최소 피치 미만인 제 2 최소 피치를 갖는 복수의 인터커넥트들을 포함하는, 패키지.
  3. 제 1 항에 있어서,
    상기 인터커넥트 집적 디바이스는 다이 기판, 적어도 하나의 유전체 층 및 복수의 인터커넥트들을 포함하는, 패키지.
  4. 제 3 항에 있어서,
    상기 다이 기판은 실리콘, 유리 및/또는 석영을 포함하는, 패키지.
  5. 제 1 항에 있어서,
    상기 인터커넥트 집적 디바이스는 트랜지스터가 없는 다이를 포함하는, 패키지.
  6. 제 1 항에 있어서,
    상기 기판의 표면에 커플링된 제 2 집적 디바이스를 더 포함하고, 상기 인터커넥트 집적 디바이스는 상기 집적 디바이스와 상기 제 2 집적 디바이스 사이에 위치되는, 패키지.
  7. 제 6 항에 있어서,
    상기 집적 디바이스, 상기 인터커넥트 집적 디바이스, 상기 제 2 집적 디바이스 및 상기 기판은 적어도 상기 기판을 통하여, 그 다음 상기 인터커넥트 집적 디바이스를 통하여, 그리고 다시 상기 기판을 통하여 연장되는, 상기 집적 디바이스와 상기 제 2 집적 디바이스 사이에서의 상기 집적 디바이스의 전기 신호에 대한 전기 경로를 제공하도록 구성되고, 그리고
    상기 인터커넥트 집적 디바이스는 적어도 전기 신호에 대해 상기 집적 디바이스와 상기 제 2 집적 디바이스 사이의 브릿지로서 구성되는, 패키지.
  8. 제 1 항에 있어서,
    상기 집적 디바이스 및 상기 인터커넥트 집적 디바이스는 상기 기판의 제 1 표면에 커플링되는, 패키지.
  9. 제 1 항에 있어서,
    상기 기판은 제 1 표면 및 제 2 표면을 포함하고,
    상기 집적 디바이스 및 상기 인터커넥트 집적 디바이스는 상기 기판의 제 2 표면에 커플링되는, 패키지.
  10. 제 1 항에 있어서,
    상기 집적 디바이스, 상기 인터커넥트 집적 디바이스 및 상기 기판은, (i) 상기 인터커넥트 집적 디바이스의 전면을 통해 진입하고, (ii) 상기 인터커넥트 집적 디바이스 내의 적어도 하나의 인터커넥트를 통해 진행하고, (iii) 상기 인터커넥트 집적 디바이스의 전면을 통해 출사되는, 상기 집적 디바이스의 전기 신호에 대한 전기 경로를 제공하도록 구성되는, 패키지.
  11. 제 1 항에 있어서,
    상기 패키지는 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인 휴대정보 단말기, 고정 위치 단말기, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩톱 컴퓨터, 서버, 사물 인터넷 (IoT) 디바이스, 및 자동차 내 디바이스로 구성된 그룹으로부터 선택된 디바이스 내에 통합되는, 패키지.
  12. 장치로서,
    복수의 인터커넥트들을 포함하는 기판;
    상기 기판에 커플링된 집적 디바이스; 및
    상기 기판의 표면에 커플링된 집적 디바이스 상호접속을 위한 수단을 포함하고,
    상기 집적 디바이스, 상기 집적 디바이스 상호접속을 위한 수단 및 상기 기판은 적어도 상기 기판을 통하여 그 다음 상기 집적 디바이스 상호접속을 위한 수단을 통하여, 그리고 다시 상기 기판을 통하여 연장되는, 상기 집적 디바이스의 전기 신호에 대한 전기 경로를 제공하도록 구성되는, 장치.
  13. 제 12 항에 있어서,
    상기 기판의 복수의 인터커넥트들은 제 1 최소 피치를 포함하고,
    상기 집적 디바이스 상호접속을 위한 수단은 상기 제 1 최소 피치 미만인 제 2 최소 피치를 갖는 복수의 인터커넥트들을 포함하는, 장치.
  14. 제 12 항에 있어서,
    상기 집적 디바이스 상호접속을 위한 수단은 다이 기판, 적어도 하나의 유전체 층 및 복수의 인터커넥트들을 포함하는, 장치.
  15. 제 14 항에 있어서,
    상기 다이 기판은 실리콘, 유리 및/또는 석영을 포함하는, 장치.
  16. 제 12 항에 있어서,
    상기 집적 디바이스 상호접속을 위한 수단은 트랜지스터가 없는 다이를 포함하는, 장치.
  17. 제 12 항에 있어서,
    상기 기판의 표면에 커플링된 제 2 집적 디바이스를 더 포함하고, 상기 집적 디바이스 상호접속을 위한 수단은 상기 집적 디바이스와 상기 제 2 집적 디바이스 사이에 위치되는, 장치.
  18. 제 17 항에 있어서,
    상기 집적 디바이스, 상기 집적 디바이스 상호접속을 위한 수단, 상기 제 2 집적 디바이스 및 상기 기판은 적어도 상기 기판을 통하여, 그 다음 상기 집적 디바이스 상호접속을 위한 수단을 통하여, 그리고 다시 상기 기판을 통하여 진행하는, 상기 집적 디바이스와 상기 제 2 집적 디바이스 사이에서의 상기 집적 디바이스의 전기 신호에 대한 전기 경로를 제공하도록 구성되고, 그리고
    상기 집적 디바이스 상호접속을 위한 수단은 적어도 전기 신호에 대한 전기 경로에 대해 상기 집적 디바이스와 상기 제 2 집적 디바이스 사이의 브릿지로서 구성되는, 장치.
  19. 제 12 항에 있어서,
    상기 집적 디바이스 및 상기 집적 디바이스 상호접속을 위한 수단은 상기 기판의 제 1 표면에 커플링되는, 장치.
  20. 제 12 항에 있어서,
    상기 집적 디바이스 및 상기 집적 디바이스 상호접속을 위한 수단은 상기 기판의 제 2 표면에 커플링되는, 장치.
  21. 제 12 항에 있어서,
    상기 집적 디바이스, 상기 집적 디바이스 상호접속을 위한 수단 및 상기 기판은, (i) 상기 집적 디바이스 상호접속을 위한 수단의 전면을 통해 진입하고, (ii) 상기 집적 디바이스 상호접속을 위한 수단 내의 적어도 하나의 인터커넥트를 통해 진행하고, (iii) 상기 집적 디바이스 상호접속을 위한 수단의 전면을 통해 출사되는 전기 신호에 대한 전기 경로를 제공하도록 구성되는, 장치.
  22. 제 12 항에 있어서,
    상기 장치는 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인 휴대정보 단말기, 고정 위치 단말기, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩톱 컴퓨터, 서버, 사물 인터넷 (IoT) 디바이스, 및 자동차 내 디바이스로 구성된 그룹으로부터 선택된 디바이스 내에 통합되는, 장치.
  23. 패키지를 제조하는 방법으로서,
    복수의 인터커넥트들을 포함하는 기판을 제공하는 단계;
    집적 디바이스를 상기 기판에 커플링하는 단계; 및
    인터커넥트 집적 디바이스를 상기 기판의 표면에 커플링하는 단계를 포함하고,
    상기 집적 디바이스, 상기 인터커넥트 집적 디바이스 및 상기 기판은 적어도 상기 기판을 통하여, 그 다음 상기 인터커넥트 집적 디바이스를 통하여, 그리고 다시 상기 기판을 통하여 연장되는, 상기 집적 디바이스의 전기 신호에 대한 전기 경로를 제공하도록 구성되는, 패키지를 제조하는 방법.
  24. 제 23 항에 있어서,
    상기 기판의 상기 복수의 인터커넥트들은 제 1 최소 피치를 포함하고,
    상기 인터커넥트 집적 디바이스는 상기 제 1 최소 피치 미만인 제 2 최소 피치를 갖는 복수의 인터커넥트들을 포함하는, 패키지를 제조하는 방법.
  25. 제 23 항에 있어서,
    상기 인터커넥트 집적 디바이스는 다이 기판, 적어도 하나의 유전체 층 및 복수의 인터커넥트들을 포함하는, 패키지를 제조하는 방법.
  26. 제 23 항에 있어서,
    상기 집적 디바이스, 상기 인터커넥트 집적 디바이스 및 상기 기판은, (i) 상기 인터커넥트 집적 디바이스의 전면을 통해 진입하고, (ii) 상기 인터커넥트 집적 디바이스 내의 적어도 하나의 인터커넥트를 통해 진행하고, (iii) 상기 인터커넥트 집적 디바이스의 전면을 통해 출사되는, 상기 집적 디바이스의 전기 신호에 대한 전기 경로를 제공하도록 구성되는, 패키지를 제조하는 방법.
KR1020227032071A 2020-03-23 2021-03-18 기판 및 기판에 커플링된 고밀도 인터커넥트 집적 디바이스를 포함하는 패키지 KR20220157959A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202062993544P 2020-03-23 2020-03-23
US62/993,544 2020-03-23
US17/017,361 US11605594B2 (en) 2020-03-23 2020-09-10 Package comprising a substrate and a high-density interconnect integrated device coupled to the substrate
US17/017,361 2020-09-10
PCT/US2021/023035 WO2021194857A1 (en) 2020-03-23 2021-03-18 Package comprising a substrate and a high-density interconnect integrated device coupled to the substrate

Publications (1)

Publication Number Publication Date
KR20220157959A true KR20220157959A (ko) 2022-11-29

Family

ID=77748271

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227032071A KR20220157959A (ko) 2020-03-23 2021-03-18 기판 및 기판에 커플링된 고밀도 인터커넥트 집적 디바이스를 포함하는 패키지

Country Status (8)

Country Link
US (1) US11605594B2 (ko)
EP (1) EP4128347A1 (ko)
JP (1) JP2023519145A (ko)
KR (1) KR20220157959A (ko)
CN (1) CN115298819A (ko)
BR (1) BR112022018379A2 (ko)
TW (1) TW202141711A (ko)
WO (1) WO2021194857A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI738525B (zh) * 2020-09-24 2021-09-01 矽品精密工業股份有限公司 電子封裝件及其製法
US11658123B2 (en) * 2020-09-25 2023-05-23 Advanced Micro Devices, Inc. Hybrid bridged fanout chiplet connectivity

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006011320A1 (ja) 2004-07-30 2006-02-02 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法
US9059179B2 (en) 2011-12-28 2015-06-16 Broadcom Corporation Semiconductor package with a bridge interposer
US9666559B2 (en) 2014-09-05 2017-05-30 Invensas Corporation Multichip modules and methods of fabrication
US9761533B2 (en) 2015-10-16 2017-09-12 Xilinx, Inc. Interposer-less stack die interconnect
US9799616B2 (en) 2016-03-08 2017-10-24 Dyi-chung Hu Package substrate with double sided fine line RDL
WO2017164810A1 (en) 2016-03-21 2017-09-28 Agency For Science, Technology And Research Semiconductor package and method of forming the same
CN108780785A (zh) 2016-03-30 2018-11-09 英特尔公司 混合微电子基底
US10510721B2 (en) 2017-08-11 2019-12-17 Advanced Micro Devices, Inc. Molded chip combination
DE112017008327T5 (de) 2017-12-29 2020-10-08 Intel Corporation Mikroelektronische anordnungen
US10580738B2 (en) 2018-03-20 2020-03-03 International Business Machines Corporation Direct bonded heterogeneous integration packaging structures
US11869842B2 (en) * 2019-07-24 2024-01-09 Intel Corporation Scalable high speed high bandwidth IO signaling package architecture and method of making
US11289453B2 (en) * 2020-02-27 2022-03-29 Qualcomm Incorporated Package comprising a substrate and a high-density interconnect structure coupled to the substrate

Also Published As

Publication number Publication date
WO2021194857A1 (en) 2021-09-30
JP2023519145A (ja) 2023-05-10
US11605594B2 (en) 2023-03-14
BR112022018379A2 (pt) 2022-11-08
TW202141711A (zh) 2021-11-01
EP4128347A1 (en) 2023-02-08
CN115298819A (zh) 2022-11-04
US20210296246A1 (en) 2021-09-23

Similar Documents

Publication Publication Date Title
US11502049B2 (en) Package comprising multi-level vertically stacked redistribution portions
KR102558895B1 (ko) 패키지들의 콘택-콘택 커플링을 포함하는 디바이스
US11289453B2 (en) Package comprising a substrate and a high-density interconnect structure coupled to the substrate
US20220149005A1 (en) Package comprising a substrate and a high-density interconnect integrated device
KR20220165246A (ko) 솔더 레지스트 층 위에 상호연결 라우팅을 갖는 기판을 포함하는 패키지
KR20220157959A (ko) 기판 및 기판에 커플링된 고밀도 인터커넥트 집적 디바이스를 포함하는 패키지
KR20230130634A (ko) 대각 라우팅을 위해 구성된 기판 및 상호연결 디바이스를포함하는 패키지
KR20230167361A (ko) 개선된 전력 분배 네트워크 (pdn) 성능을 위한 기판들 사이의 패시브 컴포넌트를 포함한 패키지
US20220375838A1 (en) Package comprising integrated devices coupled through a bridge
US11552015B2 (en) Substrate comprising a high-density interconnect portion embedded in a core layer
CN117413358A (zh) 包括集成器件和耦合集成器件的顶侧的桥的封装
US20210210452A1 (en) Integrated passive device (ipd) coupled to front side of integrated device
US20230073823A1 (en) Package comprising a substrate with high-density interconnects
CN116783706A (zh) 具有包括外围互连件的衬底的封装件
WO2024044429A1 (en) Package comprising a chiplet located between an integrated device and a metallization portion
KR20240057411A (ko) 고밀도 상호연결부들을 갖는 기판을 포함하는 패키지
KR20240104099A (ko) 솔더 상호연결부들 사이에 위치된 채널 상호연결부들을 포함하는 패키지