KR20220107907A - 저전력 디스플레이용 버퍼 ic - Google Patents

저전력 디스플레이용 버퍼 ic Download PDF

Info

Publication number
KR20220107907A
KR20220107907A KR1020210103270A KR20210103270A KR20220107907A KR 20220107907 A KR20220107907 A KR 20220107907A KR 1020210103270 A KR1020210103270 A KR 1020210103270A KR 20210103270 A KR20210103270 A KR 20210103270A KR 20220107907 A KR20220107907 A KR 20220107907A
Authority
KR
South Korea
Prior art keywords
buffer
display
present specification
potential terminal
potential
Prior art date
Application number
KR1020210103270A
Other languages
English (en)
Inventor
이재훈
장진웅
Original Assignee
주식회사 사피엔반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 사피엔반도체 filed Critical 주식회사 사피엔반도체
Priority to KR1020210103270A priority Critical patent/KR20220107907A/ko
Publication of KR20220107907A publication Critical patent/KR20220107907A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

본 명세서는 종래 기술에 비해 전력 소모량이 적은 디스플레이용 버터 IC를 제공하는 것을 목적으로 한다. 본 명세서에 따른 디스플레이용 버퍼 IC는 IC 패키징에서 신호 출력 핀(out)과 제1 전위 단자(gndl) 또는 신호 출력 핀(out)과 제2 전위 단자(vddl) 사이의 간격을 가깝게 배치하여 Ohmic Impedance를 가장 작아지도록 최적화할 수 있다.

Description

저전력 디스플레이용 버퍼 IC{LOW POWER CONSUMPTION BUFFER IC FOR DISPLAY}
본 발명은 디스플레이에 관한 것이며, 보다 상세하게는 디스플레이의 전력 소모량을 감소시키는 버퍼 회로에 관한 것이다.
이 부분에 기술된 내용은 단순히 본 명세서에 기재된 실시예에 대한 배경 정보를 제공할 뿐 반드시 종래 기술을 구성하는 것은 아니다.
디스플레이를 구성하는 종래 픽셀은 4개의 접점이 필요하다. 픽셀의 구동에 필요한 전력과 관련된 2개의 접점(Vcc, GND), 가로 방향으로 배열된 픽셀을 동시에 턴온(turn on) 시키는 로우 라인과 연결되는 접점(Row) 및 세로 방향으로 배열된 컬럼 라인과 연결되어 비디오 데이터 신호가 입력되는 접점(Column)이다.
이러한 종래 픽셀은 일반적으로 반도체 웨이퍼 상에 증착 방법 등을 통해 구현하는데, 접점의 수가 많을 수록 전사 효율이 낮아질 수 있다. 또한, 최근 마이크로 LED를 이용한 디스플레이 패널에 대한 관심이 증가하면서, 종래 픽셀보다 작은 픽셀회로의 크기가 작아졌다. 따라서, 전력과 관련된 2개의 접점(Vcc, GND)과 픽셀 구동에 필요한 신호(Row, Cloumn)를 함께 공급하여 접점의 개수가 줄어든 픽셀 회로가 제시되고 있다.
도 1은 접점이 2개인 픽셀의 전력 공급에 대한 참고도이다.
도 1을 참고하면, 픽셀은 고전위와 비디오 데이터 신호가 입력되는 하나의 접점(Column & Vcc)과 저전위와 가로 방향으로 배열된 픽셀을 동시에 턴온(turn on) 시키는 신호가 입력되는 나머지 접점(Row & GND)를 확인할 수 있다. 일반적으로 픽셀에 구동 능력을 향상시키기 위해서 OP-AMP로 구성된 회로를 통해 픽셀에 전력을 공급한다.
하지만, OP-AMP는 구동 전류가 증가하면 포화 영역에서 동작하기 때문에 OP-AMP 내 출력 트랜지스터의 드레인 단자에서 전력의 소모가 발생한다. 도 1에 도시된 예시에서 디스플레이 패널이 39x35 픽셀로 구성되어 있고, 각 픽셀당 1mA의 전류를 소모한다고 가정할 경우, 디스플레이 패널 내 1 채널이 소모하는 전력량은 아래와 같다.
Column 측 소모 전력량 : P = (6.1V-4.3V) x (1mA x 39개) = 58.5mW
Row 측 소모 전력량 : P = 1.5V x (1mA x 35개) = 52.5mW
상기와 같이 상당한 량의 전력을 소모하는바 소모 전력량을 감소시킬 수 있는 방법이 필요하다.
등록특허공보 제10-2137636호
본 명세서는 종래 기술에 비해 전력 소모량이 적은 디스플레이용 버터 IC를 제공하는 것을 목적으로 한다.
본 명세서는 상기 언급된 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상술한 과제를 해결하기 위한 본 명세서에 따른 디스플레이용 버퍼 IC는 2K개의 신호 입력 핀 및 2K개의 신호 출력 핀을 가진 디스플레이용 버퍼 IC로서, 상기 2K개의 신호 입력 핀과 2K개의 신호 출력 핀 사이에 배치된 K+1개의 제1 전위 단자; 상기 2K개의 신호 입력 핀과 2K개의 신호 출력 핀 사이에 배치된 K개의 제2 전위 단자; 및 상기 각 신호 입력 핀 및 각 신호 출력 핀 사이에 연결된 2K개의 버퍼부;를 포함할 수 있다.
본 명세서의 일 실시예에 따르면, 각 버퍼부는 인접한 다른 버퍼부와 상기 제1 전위 단자 또는 상기 제2 전위 단자 중 적어도 하나를 공유할 수 있다.
본 명세서의 일 실시예에 따르면, 각 버퍼부는, 2개의 전원단자, 입력 단자 및 출력 단자를 가진 제1 OP-AMP; 및 2개의 전원단자, 입력 단자 및 출력 단자를 가진 제2 OP-AMP;를 포함할 수 있다.
본 명세서의 일 실시예에 따르면, 상기 제1 OP-AMP의 입력단자는 각 신호 입력 핀과 1:1로 연결되고, 상기 제1 OP-AMP의 출력단자는 각 제2 OP-AMP의 입력단자과 1:1로 연결되고, 상기 제2 OP-AMP의 출력단자는 각 신호 출력 핀과 1:1로 연결될 수 있다.
본 명세서의 일 실시예에 따르면, 상기 제2 OP-AMP에 포함된 트랜지스터의 채널 넓이 대 채널 길이의 비율(이하 '제2 W/L 비율')이 상기 제1 OP-AMP에 포함된 트랜지스터의 채널 넓이 대 채널 길이의 비율(이하 '제1 W/L 비율')보다 클 수 있다.
본 명세서의 일 실시예에 따르면, 상기 제2 W/L 비율이 제1 W/L 비율보다 2배 이상일 수 있다.
본 명세서의 일 실시예에 따르면, 상기 제1 전위 단자는 상기 제2 전위 단자보다 낮은 전위와 연결되는 단자일 수 있다.
본 명세서에 따른 디스플레이용 버퍼 IC는 제3 전위 단자; 제4 전위 단자; 및 상기 각 버퍼부와 각 신호 입력 핀 사이에 연결된 보조 버퍼부;를 더 포함할 수 있다.
본 명세서의 일 실시예에 따르면, 상기 보조 버퍼부는, 입력단이 상기 신호 입력 핀과 연결되고, 상기 제3 전위 단자와 제4 전위 단자와 연결된 레벨 시프트; 및 출력단이 상기 버퍼부와 연결되고, 상기 제2 전위 단자와 상기 제3 전위 단자와 연결된 제3 OP-AMP;를 포함할 수 있다.
본 명세서의 일 실시예에 따르면, 상기 제3 전위 단자는 상기 제4 전위 단자보다 낮은 전위와 연결되는 단자일 수 있다.
본 명세서에 따른 디스플레이용 버퍼 IC는, M x N개(M, N은 자연수)의 픽셀을 포함하는 픽셀 어레이; 상기 픽셀 어레이에 포함된 픽셀들 중 로우 방향으로 배열된 픽셀들을 연결하는 M개의 로우 라인; 상기 픽셀 어레이에 포함된 픽셀들 중 컬럼 방향으로 배열된 픽셀들을 연결하는 N개의 컬럼 라인; 상기 M개의 로우 라인과 연결된 디스플레이용 버퍼 IC; 및 상기 N개의 컬럼 라인과 연결된 디스플레이용 버퍼 IC;를 포함하는 디스플레이 패널의 일 구성요소가 될 수 있다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 명세서의 일 측면에 따르면, 종래 기술에 비해 전력 소모량이 작은 디스플레이를 제조할 수 있다.
본 명세서의 다른 측면에 따르면, 종래 디스플레이 장치의 변형없이 본 명세서에 따른 버퍼 IC가 포함된 디스플레이 패널만 사용하여 디스플레이 장치를 제조할 수 있다.
본 발명의 효과들은 이상에서 언급된 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
도 1은 접점이 2개인 픽셀의 전력 공급에 대한 참고도이다.
도 2는 본 명세서의 일 실시예에 따른 디스플레이용 버퍼 IC의 참고도이다.
도 3은 본 명세서의 일 실시예에 따른 디스플레이용 버퍼 IC가 픽셀 어레이와 연결된 예시도이다.
도 4는 본 명세서의 다른 실시예에 따른 디스플레이용 버퍼 IC의 참고도이다.
도 5는 본 명세서의 다른 실시예에 따른 디스플레이용 버퍼 IC가 픽셀 어레이와 연결된 예시도이다.
도 6은 본 명세서에 따른 디스플레이용 패널을 이용하여 디스플레이 장치를 구성하는 예시도이다.
본 명세서에 개시된 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서가 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하고, 본 명세서가 속하는 기술 분야의 통상의 기술자(이하 '당업자')에게 본 명세서의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서의 권리 범위는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 명세서의 권리 범위를 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
명세서 전체에 걸쳐 동일한 도면 부호는 동일한 구성 요소를 지칭하며, "및/또는"은 언급된 구성요소들의 각각 및 하나 이상의 모든 조합을 포함한다. 비록 "제1", "제2" 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 명세서가 속하는 기술분야의 통상의 기술자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또한, 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
하나의 소자와 다른 소자가 연결된이란 전기적 연결을 의미한다. 이 경우, 하나의 소자와 다른 소자가 직접 연결된 경우와 중간에 다른 소자가 연결된 경우를 모두 포함한다. 또한, 소자의 상태와 관련하여 "온(ON)"은 소자의 활성화된 상태를 지칭하고, "오프(OFF)"는 소자의 비활성화된 상태를 지칭할 수 있다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다.
도 2는 본 명세서의 일 실시예에 따른 디스플레이용 버퍼 IC의 참고도이다.
도 2를 참조하면, 본 명세서의 일 실시예에 따른 디스플레이용 버퍼 IC(100)는 복수 개의 신호 입력 핀, 복수 개의 신호 출력 핀, 복수 개의 제1 전위 단자, 복수 개의 제2 전위 단자 및 복수 개의 버퍼부를 포함할 수 있다. 이해와 설명의 편의를 위해 도 2에 도시된 예시에 K=3이다.
상기 신호 입력 핀(in)은 2K개 일 수 있다. 도 2에서 K=3이므로, 신호 입력 핀(in)은 'in1~in6'까지 6개일 수 있다.
상기 신호 출력 핀(out)은 2K개 일 수 있다. 도 2에서 K=3이므로, 신호 출력 핀(out)은 'out1~out6'까지 6개일 수 있다.
상기 제1 전위 단자(gndl)는 K+1개 일 수 있다. 도 2에서 K=3이므로, 제1 전위 단자(gndl)는 4개일 수 있다. 상기 제2 전위 단자(vddl)는 K개 일 수 있다. 도 2에서 K=3이므로, 제2 전위 단자(vddl)는 3개일 수 있다. 상기 제1 전위 단자(gndl)와 상기 상기 제2 전위 단자(vddl) 상기 복수 개의 신호 입력 핀과 복수 개의 신호 출력 핀 사이에 배치될 수 있다. 도 2에 도시된 예시에는 상기 제1 전위 단자(gndl)가 상기 제2 전위 단자(vddl)보다 낮은 전위와 연결되는 단자인 것으로 설정하였다. 그러나 상기 제1 전위 단자와 상기 제2 전위 단자의 개수 및/또는 연결되는 전위의 높고 낮음은 반대로 설정될 수도 있다. 따라서, 본 명세서의 일 실시예에 따른 디스플레이용 버퍼 IC(100)가 반드시 상기 예시에 제한되는 것은 아니다.
상기 버퍼부(110)는 2K개 일 수 있다. 도 2에서 K=3이므로, 버퍼부(110)는 6개일 수 있다. 상기 버퍼부(110)는 각 신호 입력 핀 및 각 신호 출력 핀 사이에 연결될 수 있다.
상기 각 버퍼부는 인접한 다른 버퍼부와 상기 제1 전위 단자 또는 상기 제2 전위 단자 중 적어도 하나를 공유할 수 있다. 도 2를 참조하면, 4번째 신호 입력 핀(in4)과 4번째 신호 출력 핀(out4) 사이에 연결된 제4 버퍼부(110-4), 5번째 신호 입력 핀(in5)과 5번째 신호 출력 핀(out5) 사이에 연결된 제5 버퍼부(110-5), 6번째 신호 입력 핀(in6)과 6번째 신호 출력 핀(out6) 사이에 연결된 제6 버퍼부(110-6)를 표시한 것을 확인할 수 있다. 각 버퍼부(110)는 제1 전위 단자(gndl)과 제2 전위 단자(vdddl)과 연결된다. 이때, 제5 버퍼부(110-5)가 연결된 제1 전위 단자(gndl)는 제4 버퍼부(110-4)와도 연결될 수 있다. 또한, 제5 버퍼부(110-5)가 연결된 제2 전위 단자(vddl)는 제6 버퍼부(110-6)와도 연결될 수 있다. 따라서, 제1 전위 단자(gndl)과 제2 전위 단자(vddl)은, 도 2에 도시된 바와 같이, 교대로 번갈아가면서 배치될 수 있다.
상기 각 버퍼부(110)는 제1 OP-AMP(111) 및 제2 OP-AMP(112)를 포함할 수 있다. OP-AMP는 당업자에게 잘 알려져 있다시피, 2개의 전원단자, 입력 단자 및 출력 단자를 가진다. OP-AMP에 포함된 2개의 전원단자는 제1 전위 단자(gndl) 또는 제2 전위 단자(vddl)와 연결된다. 상기 제1 OP-AMP(111)의 입력단자는 각 신호 입력 핀과 1:1로 연결되고, 상기 제1 OP-AMP(111)의 출력단자는 각 제2 OP-AMP(112)의 입력단자과 1:1로 연결되고, 상기 제2 OP-AMP(112)의 출력단자는 각 신호 출력 핀과 1:1로 연결될 수 있다. 따라서, 각 버퍼부(110)에 입력된 신호는 제1 OP-AMP(111) 및 제2 OP-AMP(112)를 거쳐서 출력될 수 있다.
한편, 당업자에게 알려져 있다시피, OP-AMP는 다수의 트랜지스터로 구성될 수 있다. 각각의 트랜지스터는 채널을 구성하는 물질의 넓이와 길이 비율(W/L 비율)에 따라 동작 특성이 달라질 수 있다. 본 명세서의 일 실시예에 따르면, 상기 제2 OP-AMP(112)에 포함된 트랜지스터의 채널 넓이 대 채널 길이의 비율(이하 '제2 W/L 비율')이 상기 제1 OP-AMP(111)에 포함된 트랜지스터의 채널 넓이 대 채널 길이의 비율(이하 '제1 W/L 비율')보다 클 수 있다. 이를 표현하기 위해 도 2에는 제2 OP-AMP(112)의 크기가 제1 OP-AMP(111)의 크기보다 상대적으로 크게 도시하였다. 상기 제2 W/L 비율이 제1 W/L 비율보다 2배 이상일 수 있으며, 일 예로 제2 W/L 비율은 제1 W/L 비율보다 2.7배일 수 있다.
한편, 도 2에 도시된 버퍼부(110)에서 '1Ω'으로 표시된 부분은 배선 저항이며, '2Ω'으로 표시된 부분은 트랜지스터 동작시 발생하는 'ON 저항'을 나타낸다.
도 3은 본 명세서의 일 실시예에 따른 디스플레이용 버퍼 IC가 픽셀 어레이와 연결된 예시도이다.
도 3을 참조하면, 본 명세서에 따른 디스플레이 패널은 M x N개(M, N은 자연수)의 픽셀을 포함하는 픽셀 어레이 및 디스플레이용 버퍼 IC를 포함할 수 있다. 상기 픽셀 어레이에 포함된 픽셀들 중 로우(Row) 방향으로 배열된 픽셀들은 M개의 로우 라인(Row line)을 통해 연결될 수 있다. 따라서 동일한 로우 라인에 연결된 픽셀들은 동시에 턴온될 수 있다. 상기 픽셀 어레이에 포함된 픽셀들 중 컬럼(Column) 방향으로 배열된 픽셀들은 N개의 컬럼 라인(Column line)을 통해 연결될 있다. 도 3에 도시된 예시에서, 'M=39', 'N=35'이다. 그러나 도 3에 도시된 예시에 본 명세서에 따른 디스플레이 패널이 제한되는 것은 아니다.
도 1과 동일하게 각 픽셀당 1mA의 전류를 소모한다고 가정할 경우, 도 3에 도시된 디스플레이 패널에서 소모될 수 있는 전력량을 산출하면 아래와 같다.
Column 측 소모 전력량 : P = IR2 = (4Ω) x (1mA x 39개)2 = 6mW
Row 측 소모 전력량 : P = IR2 = (4Ω) x (1mA x 35개)2 = 4.9mW
도 1에 도시된 종래 디스플레이 패널과 비교할 때, 전력소모량이 현저하게 줄어든 것을 확인할 수 있다. 이와 같은 효과는 IC 패키징에서 신호 출력 핀(out)과 제1 전위 단자(gndl) 또는 신호 출력 핀(out)과 제2 전위 단자(vddl) 사이의 간격을 가깝게 배치하여 Ohmic Impedance를 가장 작아지도록 최적화 할 수 있기 때문이다.
도 4는 본 명세서의 다른 실시예에 따른 디스플레이용 버퍼 IC의 참고도이다.
도 4를 참조하면, 도 2와 달리 K=5인 실시예인 것을 확인할 수 있다. 따라서 도 4에 도시된 실시예는 10개의 신호 입력 핀(in1~in10), 10개의 신호 출력 핀(out1~out10)를 포함할 수 있다. 도 2에 도시된 실시예와 달리, 도 4에 도시된 실시예에서 제1 전위 단자는 6개의 'vccl'로 표시되며, 제2 전위 단자는 5개의 'vcch'로 표시된다. 상기 제1 전위 단자(vccl)와 상기 제2 전위 단자(vcch)는 상기 신호 입력 핀(in)과 신호 출력 핀(out) 사이에 배치되는 것과 교대로 번갈아가며 배치될 수 있는 점은 도 2에 도시된 실시예와 동일하다. 또한 마찬가지로, 신호 출력 핀(out)과 제2 전위 단자(vcch) 사이의 간격을 가깝게 배치하여 Ohmic Impedance를 가장 작아지도록 최적화될 수 있다.
반면 도 2에 도시된 실시예와 달리, 본 명세서의 다른 실시예에 따른 디스플레이용 버퍼 IC(200)는 제3 전위 단자(gndl), 제4 전위 단자(vddl) 및 상기 각 버퍼부(110)와 각 신호 입력 핀 사이에 연결된 보조 버퍼부(120)를 더 포함할 수 있다. 상기 제3 전위 단자(gndl)와 제4 전위 단자(vddl)의 개수는 상기 신호 입력 핀 또는 신호 출력 핀의 개수와 반드시 연관이 있을 필요는 없으며, 도 4에 도시된 바와 같이, 디스플레이용 버퍼 IC(200)의 양 끝 부분에 한 쌍씩 배치될 수 있다.
한편, 상기 제3 전위 단자(gndl)는 상기 제4 전위 단자(vddl)보다 낮은 전위와 연결되는 단자로 설정하였다. 그러나 상기 제3 전위 단자(gndl)와 상기 제4 전위 단자(vddl)의 개수 및/또는 연결되는 전위의 높고 낮음은 반대로 설정될 수도 있다. 따라서, 본 명세서의 다른 실시예에 따른 디스플레이용 버퍼 IC(200)가 반드시 상기 예시에 제한되는 것은 아니다.
상기 보조 버퍼부(110)는 입력단이 상기 신호 입력 핀(in)과 연결되고, 상기 제3 전위 단자(gndl)와 제4 전위 단자(vddl)와 연결된 레벨 시프트(L/S) 및 출력단이 상기 버퍼부(110)와 연결되고, 상기 제2 전위 단자(vcch)와 상기 제3 전위 단자(gndl)와 연결된 제3 OP-AMP(113)를 포함할 수 있다. 도 4에 도시된 예시에서 제1 OP-AMP(111)과 제3 OP-AMP(113)는 반전 버퍼로 도시되어 있으나, 이 역시 일 실시예임을 이해해야 한다.
도 5는 본 명세서의 다른 실시예에 따른 디스플레이용 버퍼 IC가 픽셀 어레이와 연결된 예시도이다.
도 5를 참조하면, 도 3에 도시된 실시예와 달리 컬럼 라인(Cloumn line)측에 본 명세서의 다른 실시예에 따른 디스플레이용 버퍼 IC(200)가 연결된 차이점을 확인할 수 있다. 앞서 '발명의 배경이 되는 기술'에서 언급하였듯이, 점이 2개인 픽셀은 고전위와 비디오 데이터 신호가 입력되는 하나의 접점(Column & Vcc)과 저전위와 가로 방향으로 배열된 픽셀을 동시에 턴온(turn on) 시키는 신호가 입력되는 나머지 접점(Row & GND)을 가질 수 있다. 이때, 디스플레이 패널의 일반적인 비디오 데이터 신호가 약 0~1.8V 사이의 전압 신호가 고전위 신호로서 보다 잘 전달하기 위해 본 명세서의 다른 실시예에 따른 디스플레이용 버퍼 IC(200)가 N개의 컬럼 라인과 연결될 수 있다.
도 6은 본 명세서에 따른 디스플레이용 패널을 이용하여 디스플레이 장치를 구성하는 예시도이다.
도 6을 참조하면, 도 3 또는 도 5에 도시된 35x39 디스플레이용 패널을 8개 사용하여 140x78 해상도를 가진 디스플레이 장치를 구성한 것을 확인할 수 있다. 본 명세서에 따른 디스플레이용 패널은 종래 비디오 신호 및 로우 신호를 출력하는 장치를 변형시키기 않고, 디스플레이 장치를 구성할 수 있는 장점이 있다.
이상, 첨부된 도면을 참조로 하여 본 명세서의 실시예를 설명하였지만, 본 명세서가 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며, 제한적이 아닌 것으로 이해해야만 한다.
100, 200 : 디스플레이용 버퍼 IC
110 : 버퍼부
111 : 제1 OP-AMP
112 : 제2 OP-AMP
113 : 제3 OP-AMP

Claims (1)

  1. 2K개의 신호 입력 핀 및 2K개의 신호 출력 핀을 가진 디스플레이용 버퍼 IC로서,
    상기 2K개의 신호 입력 핀과 2K개의 신호 출력 핀 사이에 배치된 K+1개의 제1 전위 단자;
    상기 2K개의 신호 입력 핀과 2K개의 신호 출력 핀 사이에 배치된 K개의 제2 전위 단자; 및
    상기 각 신호 입력 핀 및 각 신호 출력 핀 사이에 연결된 2K개의 버퍼부;를 포함하는,디스플레이용 버퍼 IC.
KR1020210103270A 2021-01-26 2021-08-05 저전력 디스플레이용 버퍼 ic KR20220107907A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210103270A KR20220107907A (ko) 2021-01-26 2021-08-05 저전력 디스플레이용 버퍼 ic

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210010751A KR102292045B1 (ko) 2021-01-26 2021-01-26 저전력 디스플레이용 버퍼 ic
KR1020210103270A KR20220107907A (ko) 2021-01-26 2021-08-05 저전력 디스플레이용 버퍼 ic

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020210010751A Division KR102292045B1 (ko) 2021-01-26 2021-01-26 저전력 디스플레이용 버퍼 ic

Publications (1)

Publication Number Publication Date
KR20220107907A true KR20220107907A (ko) 2022-08-02

Family

ID=77499163

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020210010751A KR102292045B1 (ko) 2021-01-26 2021-01-26 저전력 디스플레이용 버퍼 ic
KR1020210103270A KR20220107907A (ko) 2021-01-26 2021-08-05 저전력 디스플레이용 버퍼 ic

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020210010751A KR102292045B1 (ko) 2021-01-26 2021-01-26 저전력 디스플레이용 버퍼 ic

Country Status (1)

Country Link
KR (2) KR102292045B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102137636B1 (ko) 2019-12-18 2020-07-27 주식회사 사피엔반도체 접점 수가 감소한 픽셀 및 디지털 구동 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100360298B1 (ko) * 2000-05-17 2002-11-08 주식회사 실리콘웍스 디지털-아날로그 변환 장치 및 그를 이용한 액정표시장치의 데이터 구동회로
KR101037561B1 (ko) * 2009-02-18 2011-05-27 주식회사 실리콘웍스 전류소모가 적은 액정디스플레이 구동회로
KR101962900B1 (ko) * 2012-03-07 2019-03-29 삼성디스플레이 주식회사 전원공급부 및 이를 포함한 유기전계발광 표시장치
KR20150006160A (ko) * 2013-07-08 2015-01-16 주식회사 실리콘웍스 디스플레이 구동회로 및 디스플레이 장치
US10223960B2 (en) * 2016-08-30 2019-03-05 Semiconductor Energy Laboratory Co., Ltd. Receiver for receiving differential signal, IC including receiver, and display device
KR102575248B1 (ko) * 2018-08-01 2023-09-07 주식회사 디비하이텍 반전력 버퍼 증폭기, 데이터 드라이버, 및 디스플레이 장치
KR102554201B1 (ko) * 2018-09-20 2023-07-12 주식회사 디비하이텍 디스플레이 드라이버 ic 및 이를 포함하는 디스플레이 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102137636B1 (ko) 2019-12-18 2020-07-27 주식회사 사피엔반도체 접점 수가 감소한 픽셀 및 디지털 구동 방법

Also Published As

Publication number Publication date
KR102292045B1 (ko) 2021-08-23

Similar Documents

Publication Publication Date Title
CN109148548B (zh) 阵列基板及显示面板
US9685127B2 (en) Array substrate, method for driving array substrate, and display device
US20150171833A1 (en) Gate driver circuit outputting superimposed pulses
JP6914270B2 (ja) シフトレジスタユニット及びその駆動方法、ゲート駆動回路
KR101064186B1 (ko) 레벨쉬프터와, 이를 갖는 표시장치
KR100490623B1 (ko) 버퍼 회로 및 이를 이용한 액티브 매트릭스 표시 장치
US9524665B2 (en) Display panel and gate driver
CN107017875A (zh) 电平移位电路以及显示驱动器
US20150054802A1 (en) Buffer circuit, scanning circuit, display device, and electronic equipment
US11289054B2 (en) Emission controller, driving method, and display device
US9858884B2 (en) Source driver and display apparatus including the same
US20180130415A1 (en) Gate driving circuit, unit thereof, and display device
US8884865B2 (en) Scanning line driving circuit, display device, and scanning line driving method
CN103106869A (zh) 电平移位电路、扫描电路、显示装置和电子设备
CN108766377B (zh) 显示面板和显示装置
CN1728223B (zh) 显示设备驱动电路
JP4831657B2 (ja) 液晶表示駆動用半導体集積回路
CN102446485B (zh) 显示装置的驱动装置
JP2002084184A (ja) レベルシフト回路及びそれを用いた半導体装置
US5376926A (en) Liquid crystal driver circuit
JPH0869577A (ja) 駆動制御装置
KR102043135B1 (ko) 스캔 신호 구동 장치
JP2007312385A (ja) レベルシフタ
CN207425328U (zh) 一种多路选择电路
KR102292045B1 (ko) 저전력 디스플레이용 버퍼 ic