JPH0869577A - 駆動制御装置 - Google Patents
駆動制御装置Info
- Publication number
- JPH0869577A JPH0869577A JP20554694A JP20554694A JPH0869577A JP H0869577 A JPH0869577 A JP H0869577A JP 20554694 A JP20554694 A JP 20554694A JP 20554694 A JP20554694 A JP 20554694A JP H0869577 A JPH0869577 A JP H0869577A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- output stage
- transistors
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
Landscapes
- Led Devices (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Audible And Visible Signals (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ＬＥＤ素子等の電流駆動型素子を
複数並列に接続配置した発光又表示アレイを駆動制御す
る駆動制御装置において、高速応答性を備えた駆動制御
を行える駆動制御装置を提供することを目的とする。 【構成】本発明に係る駆動制御装置は、電圧源の出力イ
ンピーダンスを低減するオペアンプを介して出力段トラ
ンジスタに制御電圧を供給するとともに、該出力段トラ
ンジスタの導通によって電流反転動作するカレントミラ
ー回路を介してその反転電流を各電流駆動型素子に駆動
電流として供給することによって、該出力段トランジス
タのＯＮ時の応答時間を短縮して電流駆動制御の高速応
答性の向上を実現するようにしたことを特徴とする。
複数並列に接続配置した発光又表示アレイを駆動制御す
る駆動制御装置において、高速応答性を備えた駆動制御
を行える駆動制御装置を提供することを目的とする。 【構成】本発明に係る駆動制御装置は、電圧源の出力イ
ンピーダンスを低減するオペアンプを介して出力段トラ
ンジスタに制御電圧を供給するとともに、該出力段トラ
ンジスタの導通によって電流反転動作するカレントミラ
ー回路を介してその反転電流を各電流駆動型素子に駆動
電流として供給することによって、該出力段トランジス
タのＯＮ時の応答時間を短縮して電流駆動制御の高速応
答性の向上を実現するようにしたことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、ゲーム機器等の各種電
気機器のプリンタやディスプレイに使用され、複数の電
流駆動型発光または表示素子を並列接続した発光又は表
示アレイを駆動する発光又は表示素子の駆動制御装置に
関する。
気機器のプリンタやディスプレイに使用され、複数の電
流駆動型発光または表示素子を並列接続した発光又は表
示アレイを駆動する発光又は表示素子の駆動制御装置に
関する。
【０００２】
【従来の技術】図６は、この種駆動制御装置に用いるＭ
ＯＳドライブ回路を示す。同図において、ｎ個の電流駆
動型素子１1〜１nが並列接続されており、発光又は表示
アレイを構成している。この例では電流駆動型素子とし
てＬＥＤ素子を用いている。各電流駆動型素子には出力
段ＭＯＳトランジスタ２1〜２nが直列に接続され、それ
を介して各素子にＬＥＤ駆動電流が供給される。各出力
段トランジスタのソースとゲートの端子間にスイッチン
グ用トランジスタ３1〜３nが接続されている。電源電圧
Ｖccは分圧点Ｂで分圧抵抗Ｒ１とＲ２とで分圧され、そ
の分圧点Ｂと各出力段トランジスタのゲートＡとの間に
はスイッチング回路４1〜４nが設けられている。コント
ローラ５はマイクロコンピュータ（図示せず）からのデ
ータ入力信号ＤＩＮに基づいてスイッチング用トランジ
スタ３1〜３n及びスイッチング回路４1〜４nをＯＮ、Ｏ
ＦＦ制御する。
ＯＳドライブ回路を示す。同図において、ｎ個の電流駆
動型素子１1〜１nが並列接続されており、発光又は表示
アレイを構成している。この例では電流駆動型素子とし
てＬＥＤ素子を用いている。各電流駆動型素子には出力
段ＭＯＳトランジスタ２1〜２nが直列に接続され、それ
を介して各素子にＬＥＤ駆動電流が供給される。各出力
段トランジスタのソースとゲートの端子間にスイッチン
グ用トランジスタ３1〜３nが接続されている。電源電圧
Ｖccは分圧点Ｂで分圧抵抗Ｒ１とＲ２とで分圧され、そ
の分圧点Ｂと各出力段トランジスタのゲートＡとの間に
はスイッチング回路４1〜４nが設けられている。コント
ローラ５はマイクロコンピュータ（図示せず）からのデ
ータ入力信号ＤＩＮに基づいてスイッチング用トランジ
スタ３1〜３n及びスイッチング回路４1〜４nをＯＮ、Ｏ
ＦＦ制御する。
【０００３】上記従来のドライブ回路のＬＥＤ駆動制御
動作を説明する。例えば、電流駆動型素子１1を点灯さ
せる場合、まずスイッチング用トランジスタ３1が導通
して、出力段トランジスタ２1のゲートに電源電圧Ｖc
c、例えば５Ｖが印加され、該トランジスタが不導通と
なるとき、データ入力信号ＤＩＮに基づいてコントロー
ラ５からの出力信号でスイッチング回路４1がＯＮにな
る。これによって、分圧点Ｂの分圧電圧、例えば３Ｖが
出力段トランジスタ２1のゲートＡに給電される。ま
た、このとき、コントローラ５の出力信号でスイッチン
グ用トランジスタ３1を不導通にし、出力段トランジス
タ２1のゲートに電源電圧Ｖccが与えられなくなるた
め、該ゲートＡには該分圧電圧のみ給電され、該トラン
ジスタが導通することになる。この導通によって、該ト
ランジスタに直列接続されているＬＥＤ素子１1に駆動
電流が供給され、該素子が点灯する。ついで、これを消
灯させるには、コントローラ５の出力信号でスイッチン
グ用トランジスタ３1を導通させる（このとき、スイッ
チング回路４1はＯＦＦ）。これにより、出力段トラン
ジスタ２1のゲートＡへの印加電圧が電源電圧Ｖccに上
昇し、該トランジスタの導通スレッショルド電圧、例え
ば４Ｖを越え、該トランジスタが不導通となり、ＬＥＤ
素子１1に駆動電流が流れなくなり、該素子が消灯す
る。以上のようにして、データ入力信号ＤＩＮに基づい
たコントローラ５からの出力信号によって、出力段トラ
ンジスタ２1〜２nがＯＮ、ＯＦＦ制御され、各ＬＥＤ素
子の点灯・消灯制御が行われる。
動作を説明する。例えば、電流駆動型素子１1を点灯さ
せる場合、まずスイッチング用トランジスタ３1が導通
して、出力段トランジスタ２1のゲートに電源電圧Ｖc
c、例えば５Ｖが印加され、該トランジスタが不導通と
なるとき、データ入力信号ＤＩＮに基づいてコントロー
ラ５からの出力信号でスイッチング回路４1がＯＮにな
る。これによって、分圧点Ｂの分圧電圧、例えば３Ｖが
出力段トランジスタ２1のゲートＡに給電される。ま
た、このとき、コントローラ５の出力信号でスイッチン
グ用トランジスタ３1を不導通にし、出力段トランジス
タ２1のゲートに電源電圧Ｖccが与えられなくなるた
め、該ゲートＡには該分圧電圧のみ給電され、該トラン
ジスタが導通することになる。この導通によって、該ト
ランジスタに直列接続されているＬＥＤ素子１1に駆動
電流が供給され、該素子が点灯する。ついで、これを消
灯させるには、コントローラ５の出力信号でスイッチン
グ用トランジスタ３1を導通させる（このとき、スイッ
チング回路４1はＯＦＦ）。これにより、出力段トラン
ジスタ２1のゲートＡへの印加電圧が電源電圧Ｖccに上
昇し、該トランジスタの導通スレッショルド電圧、例え
ば４Ｖを越え、該トランジスタが不導通となり、ＬＥＤ
素子１1に駆動電流が流れなくなり、該素子が消灯す
る。以上のようにして、データ入力信号ＤＩＮに基づい
たコントローラ５からの出力信号によって、出力段トラ
ンジスタ２1〜２nがＯＮ、ＯＦＦ制御され、各ＬＥＤ素
子の点灯・消灯制御が行われる。
【０００４】上記出力段トランジスタ２1〜２nのＯＮ動
作を図７によって説明する。ゲートＡへの印加電圧が電
源電圧Ｖcc（５Ｖ）から、上記導通スレッショルド電圧
（４Ｖ）よりさらに下がり、分圧点Ｂでの分圧電圧（３
Ｖ）まで低下すると、出力段トランジスタはＯＦＦ状態
からＯＮ状態になる。このように出力段トランジスタが
ＯＦＦからＯＮに移行するために、そのゲート印加電圧
が５Ｖから３Ｖに２Ｖ変化するのに要する時間は、電圧
源の出力インピーダンス、つまり分圧点Ｂの抵抗Ｒ（Ｒ
１とＲ２の合成抵抗）と、出力段トランジスタの全体の
内部容量（ゲート容量）Ｃとの積（τ＝ＲＣ）によって
決まる時間τから約2.6τと近似的に求められる。
作を図７によって説明する。ゲートＡへの印加電圧が電
源電圧Ｖcc（５Ｖ）から、上記導通スレッショルド電圧
（４Ｖ）よりさらに下がり、分圧点Ｂでの分圧電圧（３
Ｖ）まで低下すると、出力段トランジスタはＯＦＦ状態
からＯＮ状態になる。このように出力段トランジスタが
ＯＦＦからＯＮに移行するために、そのゲート印加電圧
が５Ｖから３Ｖに２Ｖ変化するのに要する時間は、電圧
源の出力インピーダンス、つまり分圧点Ｂの抵抗Ｒ（Ｒ
１とＲ２の合成抵抗）と、出力段トランジスタの全体の
内部容量（ゲート容量）Ｃとの積（τ＝ＲＣ）によって
決まる時間τから約2.6τと近似的に求められる。
【０００５】各出力段トランジスタ自体のゲート容量は
例えば３ｐＦ程度であるが、通常、ドライブ回路用とし
て１００個程度の出力段トランジスタを並列接続したア
レイ構成を形成しており、出力段トランジスタ２1〜２n
全体では３００ｐＦとなる。また、分圧点Ｂの抵抗Ｒは
数ｋΩであり、これを例えば２ｋΩとすると、上記時間
τは、τ＝２×１０3×３００×１０ー12＝６００nsecと
なる。従って、該出力段トランジスタがＯＦＦからＯＮ
に移行する実際の動作遅延時間は約2.6τ（＝１５６０n
sec）と近似される。
例えば３ｐＦ程度であるが、通常、ドライブ回路用とし
て１００個程度の出力段トランジスタを並列接続したア
レイ構成を形成しており、出力段トランジスタ２1〜２n
全体では３００ｐＦとなる。また、分圧点Ｂの抵抗Ｒは
数ｋΩであり、これを例えば２ｋΩとすると、上記時間
τは、τ＝２×１０3×３００×１０ー12＝６００nsecと
なる。従って、該出力段トランジスタがＯＦＦからＯＮ
に移行する実際の動作遅延時間は約2.6τ（＝１５６０n
sec）と近似される。
【０００６】
【発明が解決しようとする課題】しかしながら、抵抗分
割による分圧点Ｂの出力インピーダンスや出力段トラン
ジスタの容量が比較的大きく、また出力段トランジスタ
の並列アレイ化によってもその合成容量が大きくなるた
め、出力段トランジスタがＯＮになる速さが遅くなり、
ＬＥＤ素子駆動の高速化の向上が妨げられるという問題
があった。しかも、出力段に使用するトランジスタには
電流能力、静電破壊対策等を考慮して大きいサイズのＭ
ＯＳトランジスタを必要とされており、例えば１mＡ以
上の駆動電流を流すには、設計サイズＷ／Ｌ（Ｗ：ゲー
ト長、Ｌ：ゲート幅）が640/6のトランジスタを用いる
と、その場合の容量は４ｐＦと大きくなってしまいＬＥ
Ｄ素子駆動の高速化向上のネックとなっていた。殊に、
上記の例のように、時間τが６００nsec程度となると、
例えばゲーム機器等の発光又は表示アレイを駆動する場
合には遅すぎて実用化に適さなかった。
割による分圧点Ｂの出力インピーダンスや出力段トラン
ジスタの容量が比較的大きく、また出力段トランジスタ
の並列アレイ化によってもその合成容量が大きくなるた
め、出力段トランジスタがＯＮになる速さが遅くなり、
ＬＥＤ素子駆動の高速化の向上が妨げられるという問題
があった。しかも、出力段に使用するトランジスタには
電流能力、静電破壊対策等を考慮して大きいサイズのＭ
ＯＳトランジスタを必要とされており、例えば１mＡ以
上の駆動電流を流すには、設計サイズＷ／Ｌ（Ｗ：ゲー
ト長、Ｌ：ゲート幅）が640/6のトランジスタを用いる
と、その場合の容量は４ｐＦと大きくなってしまいＬＥ
Ｄ素子駆動の高速化向上のネックとなっていた。殊に、
上記の例のように、時間τが６００nsec程度となると、
例えばゲーム機器等の発光又は表示アレイを駆動する場
合には遅すぎて実用化に適さなかった。
【０００７】本発明は、上記従来の問題点を解決し、出
力段トランジスタのＯＮ動作の高速化を図ることのでき
る駆動制御装置を提供することを目的とするものであ
る。
力段トランジスタのＯＮ動作の高速化を図ることのでき
る駆動制御装置を提供することを目的とするものであ
る。
【０００８】
【課題を解決するための手段】本出願における発明者
は、上記のように発光又は表示アレイの駆動制御におけ
る応答速度が電圧源の出力インピーダンス及び並置され
る出力段トランジスタの全体の容量に依存することに鑑
み、出力段トランジスタのゲート電圧を低インピーダン
ス電源で駆動制御することを提示しているが（特願平６
ー１１６８８６号、特願平６ー１１６８８７号参照）、
本出願においては出力段トランジスタの容量低減にも着
目し高速応答性を実現したものである。
は、上記のように発光又は表示アレイの駆動制御におけ
る応答速度が電圧源の出力インピーダンス及び並置され
る出力段トランジスタの全体の容量に依存することに鑑
み、出力段トランジスタのゲート電圧を低インピーダン
ス電源で駆動制御することを提示しているが（特願平６
ー１１６８８６号、特願平６ー１１６８８７号参照）、
本出願においては出力段トランジスタの容量低減にも着
目し高速応答性を実現したものである。
【０００９】上記目的を達成するために、請求項１の発
明に係る駆動制御装置は、複数の電流駆動型素子を並列
に接続した発光又は表示アレイを駆動制御する駆動制御
装置において、前記複数の電流駆動型素子のそれぞれに
対応して設けられ、各素子にそれぞれ駆動電流を供給す
る複数の電流反転回路（カレントミラー回路）と、前記
複数の電流反転回路のそれぞれに対応して設けられ、そ
れぞれ導通することによって各電流反転回路を電流反転
動作させる複数のトランジスタと、前記複数のトランジ
スタのそれぞれに対応して設けられ、それぞれ入力信号
に応じて各トランジスタを個別に導通または非導通状態
に切り換える複数のスイッチング回路と、前記複数のス
イッチング回路を介して前記複数のトランジスタのそれ
ぞれに制御電圧を供給する電圧源と、前記電圧源と前記
複数のスイッチング回路との間に設けられ、前記各トラ
ンジスタに作用するインピーダンスを低減させるインピ
ーダンス低減回路とを有することを特徴とする。
明に係る駆動制御装置は、複数の電流駆動型素子を並列
に接続した発光又は表示アレイを駆動制御する駆動制御
装置において、前記複数の電流駆動型素子のそれぞれに
対応して設けられ、各素子にそれぞれ駆動電流を供給す
る複数の電流反転回路（カレントミラー回路）と、前記
複数の電流反転回路のそれぞれに対応して設けられ、そ
れぞれ導通することによって各電流反転回路を電流反転
動作させる複数のトランジスタと、前記複数のトランジ
スタのそれぞれに対応して設けられ、それぞれ入力信号
に応じて各トランジスタを個別に導通または非導通状態
に切り換える複数のスイッチング回路と、前記複数のス
イッチング回路を介して前記複数のトランジスタのそれ
ぞれに制御電圧を供給する電圧源と、前記電圧源と前記
複数のスイッチング回路との間に設けられ、前記各トラ
ンジスタに作用するインピーダンスを低減させるインピ
ーダンス低減回路とを有することを特徴とする。
【００１０】請求項２の発明に係る駆動制御装置におい
ては、少なくとも前記複数の電流反転回路及び前記複数
のトランジスタをＭＯＳトランジスタ素子で構成したこ
とを特徴とする。請求項３の発明に係る駆動制御装置に
おいては、前記インピーダンス低減回路を全帰還型増幅
器で構成したことを特徴とする。
ては、少なくとも前記複数の電流反転回路及び前記複数
のトランジスタをＭＯＳトランジスタ素子で構成したこ
とを特徴とする。請求項３の発明に係る駆動制御装置に
おいては、前記インピーダンス低減回路を全帰還型増幅
器で構成したことを特徴とする。
【００１１】請求項４の発明に係る駆動制御装置におい
ては、前記発光又は表示アレイが複数のＬＥＤ素子を並
列接続したＬＥＤ発光回路であることを特徴とする。
ては、前記発光又は表示アレイが複数のＬＥＤ素子を並
列接続したＬＥＤ発光回路であることを特徴とする。
【００１２】
【作用】請求項１の発明においては、前記電圧源と前記
複数のスイッチング回路との間に設けられた前記インピ
ーダンス低減回路によって、前記各トランジスタに作用
するインピーダンスを低減させるとともに、前記電流反
転回路の反転電流を駆動電流として前記電流駆動型素子
に供給し、該駆動電流に応じた電流反転比（カレントミ
ラー比）の設定によって前記各トランジスタの素子容量
および動作電流を低減させる。
複数のスイッチング回路との間に設けられた前記インピ
ーダンス低減回路によって、前記各トランジスタに作用
するインピーダンスを低減させるとともに、前記電流反
転回路の反転電流を駆動電流として前記電流駆動型素子
に供給し、該駆動電流に応じた電流反転比（カレントミ
ラー比）の設定によって前記各トランジスタの素子容量
および動作電流を低減させる。
【００１３】請求項２記載の本発明の表示制御装置にお
いては、前記複数の電流反転回路及び前記複数のトラン
ジスタをＭＯＳトランジスタ素子で構成し、上記Ｗ／Ｌ
の素子サイズの設計によって電流反転比（カレントミラ
ー比）、前記各トランジスタの素子容量および動作電流
の設定を行う。請求項３記載の本発明の表示制御装置に
おいては、前記全帰還型増幅器によって前記電圧源の出
力インピーダンスを低減させるとともに、前記電圧源を
制御電圧として前記各スイッチング回路を介して前記各
トランジスタに供給する。
いては、前記複数の電流反転回路及び前記複数のトラン
ジスタをＭＯＳトランジスタ素子で構成し、上記Ｗ／Ｌ
の素子サイズの設計によって電流反転比（カレントミラ
ー比）、前記各トランジスタの素子容量および動作電流
の設定を行う。請求項３記載の本発明の表示制御装置に
おいては、前記全帰還型増幅器によって前記電圧源の出
力インピーダンスを低減させるとともに、前記電圧源を
制御電圧として前記各スイッチング回路を介して前記各
トランジスタに供給する。
【００１４】請求項４記載の本発明の表示制御装置にお
いては、前記ＬＥＤ発光回路によりプリンタやディスプ
レイに適したＬＥＤ発光駆動を行う。
いては、前記ＬＥＤ発光回路によりプリンタやディスプ
レイに適したＬＥＤ発光駆動を行う。
【００１５】
【発明の効果】請求項１の発明によれば、前記各トラン
ジスタに作用するインピーダンスを低減させるととも
に、前記電流反転回路の反転電流を駆動電流として前記
電流駆動型素子に供給し、該駆動電流に応じた電流反転
比（カレントミラー比）の設定によって前記各トランジ
スタの素子容量および動作電流を低減させるため、出力
段トランジスタとしての前記各トランジスタがＯＦＦか
らＯＮするときの応答時間を大幅に短縮することがで
き、前記電流反転回路の介挿による応答時間も該トラン
ジスタの動作電流低減に応じて最小限のものにすること
ができる、全体として該トランジスタのＯＮ時の遅延時
間が大幅に小さくなり、高速応答性を実現させることが
できる。
ジスタに作用するインピーダンスを低減させるととも
に、前記電流反転回路の反転電流を駆動電流として前記
電流駆動型素子に供給し、該駆動電流に応じた電流反転
比（カレントミラー比）の設定によって前記各トランジ
スタの素子容量および動作電流を低減させるため、出力
段トランジスタとしての前記各トランジスタがＯＦＦか
らＯＮするときの応答時間を大幅に短縮することがで
き、前記電流反転回路の介挿による応答時間も該トラン
ジスタの動作電流低減に応じて最小限のものにすること
ができる、全体として該トランジスタのＯＮ時の遅延時
間が大幅に小さくなり、高速応答性を実現させることが
できる。
【００１６】請求項２の発明によれば、ＭＯＳトランジ
スタ素子のＷ／Ｌの素子サイズ設計によって、電流反転
比（カレントミラー比）、前記各トランジスタの素子容
量および動作電流の設定を該高速応答性向上に適したも
のに簡易に行うことができる。請求項３の発明によれ
ば、前記電圧源の内部インピーダンスを低減させ、かつ
記電圧源を制御電圧として前記各スイッチング回路を介
して前記各トランジスタに供給する前記全帰還型増幅器
を用いることによって、構成簡単で、高速応答性を備え
た駆動制御装置を得ることができる。
スタ素子のＷ／Ｌの素子サイズ設計によって、電流反転
比（カレントミラー比）、前記各トランジスタの素子容
量および動作電流の設定を該高速応答性向上に適したも
のに簡易に行うことができる。請求項３の発明によれ
ば、前記電圧源の内部インピーダンスを低減させ、かつ
記電圧源を制御電圧として前記各スイッチング回路を介
して前記各トランジスタに供給する前記全帰還型増幅器
を用いることによって、構成簡単で、高速応答性を備え
た駆動制御装置を得ることができる。
【００１７】請求項４の発明によれば、上記請求項１乃
至３の発明に前記ＬＥＤ発光回路を適用することによっ
て高速駆動が可能なＬＥＤ発光駆動制御装置を得ること
ができる。
至３の発明に前記ＬＥＤ発光回路を適用することによっ
て高速駆動が可能なＬＥＤ発光駆動制御装置を得ること
ができる。
【００１８】
【実施例】以下、本発明の実施例を図面によって説明す
る。
る。
【００１９】図１は本発明の実施例であるＬＥＤ表示駆
動制御装置を示す。同図における、この実施例に用いた
ＭＯＳドライブ回路においては、前記図６の従来回路と
同一部分に同一の符号を付して説明を省略する。ｎ個の
ＬＥＤ素子１1〜１nが並列接続されており、各ＬＥＤ素
子はカレントミラー回路１１1〜１１nを介して出力段Ｍ
ＯＳトランジスタ１４1〜１４nに接続されている。カレ
ントミラー回路１１1〜１１nはそれぞれ、ミラー接続さ
れた一対のＭＯＳトランジスタ１２1〜１２n及び１３1
〜１３nからなり、ＭＯＳトランジスタ１２1〜１２nは
それぞれ出力段ＭＯＳトランジスタ１４1〜１４nに直列
に接続されている。分圧抵抗Ｒ１，Ｒ２からなるバイア
ス回路による電源電圧ＶCCの分圧点Ｂには、オペアンプ
１５が接続されており、該オペアンプの出力端子はスイ
ッチング回路１６1〜１６nに接続するとともに該出力端
子と反転入力端子とが接続され全帰還型オペアンプを構
成している。上記出力段トランジスタ１４1〜１４nのゲ
ートＧにはスイッチング回路１６1〜１６nの出力が接続
され、分圧点Ｂの分圧バイアス電圧がスイッチング回路
１６1〜１６nを介して制御電圧として供給されるととも
に、該ゲートＧとスイッチング回路１６1〜１６n間に
は、スイッチング用トランジスタ１７1〜１７nが接続さ
れている。スイッチング回路１６ 1〜１６n及びスイッチ
ング用トランジスタ１７1〜１７nはマイクロコンピュー
タ（図示せず）からのコントローラ５へのデータ入力信
号ＤＩＮに基づいてＯＮ、ＯＦＦ制御される。
動制御装置を示す。同図における、この実施例に用いた
ＭＯＳドライブ回路においては、前記図６の従来回路と
同一部分に同一の符号を付して説明を省略する。ｎ個の
ＬＥＤ素子１1〜１nが並列接続されており、各ＬＥＤ素
子はカレントミラー回路１１1〜１１nを介して出力段Ｍ
ＯＳトランジスタ１４1〜１４nに接続されている。カレ
ントミラー回路１１1〜１１nはそれぞれ、ミラー接続さ
れた一対のＭＯＳトランジスタ１２1〜１２n及び１３1
〜１３nからなり、ＭＯＳトランジスタ１２1〜１２nは
それぞれ出力段ＭＯＳトランジスタ１４1〜１４nに直列
に接続されている。分圧抵抗Ｒ１，Ｒ２からなるバイア
ス回路による電源電圧ＶCCの分圧点Ｂには、オペアンプ
１５が接続されており、該オペアンプの出力端子はスイ
ッチング回路１６1〜１６nに接続するとともに該出力端
子と反転入力端子とが接続され全帰還型オペアンプを構
成している。上記出力段トランジスタ１４1〜１４nのゲ
ートＧにはスイッチング回路１６1〜１６nの出力が接続
され、分圧点Ｂの分圧バイアス電圧がスイッチング回路
１６1〜１６nを介して制御電圧として供給されるととも
に、該ゲートＧとスイッチング回路１６1〜１６n間に
は、スイッチング用トランジスタ１７1〜１７nが接続さ
れている。スイッチング回路１６ 1〜１６n及びスイッチ
ング用トランジスタ１７1〜１７nはマイクロコンピュー
タ（図示せず）からのコントローラ５へのデータ入力信
号ＤＩＮに基づいてＯＮ、ＯＦＦ制御される。
【００２０】上記オペアンプ１５は、電圧源の出力イン
ピーダンスを低減すべく、つまり、出力段トランジスタ
１４1〜１４nのゲートＧに作用する分圧点Ｂの出力抵抗
を小さくするために設けられたものであり、図２の具体
的構成例に示すように、差動回路６１、この差動回路６
１の差動対トランジスタ６１ａ、６１ｂに電流を流すた
めの定電流源となるカレントミラー回路６２、差動回路
６１の出力段トランジスタ６４に電流を供給する電流源
トランジスタ６３、発振防止用コンデンサ６５、各部に
電流を与える安定電流源を形成するカレントミラー回路
６６とで構成されている。入力ＶＳに分圧点Ｂの分圧が
与えられ、また出力ＶＧはスイッチング回路１６1〜１
６nに共通に接続される。このような全帰還型オペアン
プを介して出力段トランジスタ１４1〜１４nのゲートＧ
に分圧電圧を供給することにより、ゲートＧに作用する
出力抵抗を数１０Ωにすることができる。尚、この例は
Ｎチャンネルトランジスタベースの全帰還型オペアンプ
であるが、Ｐチャンネルトランジスタベースの全帰還型
オペアンプであってもよい。
ピーダンスを低減すべく、つまり、出力段トランジスタ
１４1〜１４nのゲートＧに作用する分圧点Ｂの出力抵抗
を小さくするために設けられたものであり、図２の具体
的構成例に示すように、差動回路６１、この差動回路６
１の差動対トランジスタ６１ａ、６１ｂに電流を流すた
めの定電流源となるカレントミラー回路６２、差動回路
６１の出力段トランジスタ６４に電流を供給する電流源
トランジスタ６３、発振防止用コンデンサ６５、各部に
電流を与える安定電流源を形成するカレントミラー回路
６６とで構成されている。入力ＶＳに分圧点Ｂの分圧が
与えられ、また出力ＶＧはスイッチング回路１６1〜１
６nに共通に接続される。このような全帰還型オペアン
プを介して出力段トランジスタ１４1〜１４nのゲートＧ
に分圧電圧を供給することにより、ゲートＧに作用する
出力抵抗を数１０Ωにすることができる。尚、この例は
Ｎチャンネルトランジスタベースの全帰還型オペアンプ
であるが、Ｐチャンネルトランジスタベースの全帰還型
オペアンプであってもよい。
【００２１】また、スイッチング回路１６1〜１６n及び
ＬＥＤ駆動出力段回路の具体的構成を説明する。図３
は、ＬＥＤ素子１1に対する該駆動出力段回路の一例で
ある。スイッチング回路１６1は、ソースとドレインを
共通に接続したＭＯＳトランジスタ対７１、７２を有
し、両トランジスタ間に入力されたオペアンプ１５出力
ＶＧをコントローラ５からのコントロール信号ＣＩＮに
応じて該出力段側に伝送するアナログスイッチである。
Ｎチャンネルトランジスタ７１のサブストレート側には
スイッチング応答性を高めるためトランジスタ７３、７
４が設けられており、トランジスタ７４のソース・ドレ
インは、該サブストレートと、両トランジスタ７１、７
２の共通接続されたオペアンプ１５出力ＶＧの入力側と
の間に設けられている。Ｐチャンネルトランジスタ７２
及びトランジスタ７３のゲートにはコントロール信号Ｃ
ＩＮがインバータ６９を介して与えられる。Ｎチャンネ
ルトランジスタ７１及びトランジスタ７４のゲートには
該コントロール信号ＣＩＮがインバータ６９及び７０を
介して与えられる。
ＬＥＤ駆動出力段回路の具体的構成を説明する。図３
は、ＬＥＤ素子１1に対する該駆動出力段回路の一例で
ある。スイッチング回路１６1は、ソースとドレインを
共通に接続したＭＯＳトランジスタ対７１、７２を有
し、両トランジスタ間に入力されたオペアンプ１５出力
ＶＧをコントローラ５からのコントロール信号ＣＩＮに
応じて該出力段側に伝送するアナログスイッチである。
Ｎチャンネルトランジスタ７１のサブストレート側には
スイッチング応答性を高めるためトランジスタ７３、７
４が設けられており、トランジスタ７４のソース・ドレ
インは、該サブストレートと、両トランジスタ７１、７
２の共通接続されたオペアンプ１５出力ＶＧの入力側と
の間に設けられている。Ｐチャンネルトランジスタ７２
及びトランジスタ７３のゲートにはコントロール信号Ｃ
ＩＮがインバータ６９を介して与えられる。Ｎチャンネ
ルトランジスタ７１及びトランジスタ７４のゲートには
該コントロール信号ＣＩＮがインバータ６９及び７０を
介して与えられる。
【００２２】ＬＥＤ駆動出力段の出力段トランジスタ１
４1のゲートＧは、トランジスタ対７１、７２の一方の
共通接続点側に接続されているとともに、カレントミラ
ー回路１１1の一方のダイオード接続された、トランジ
スタ１２1と接続している。トランジスタ１２1とカレン
トミラー接続された、他方のトランジスタ１３1はＬＥ
Ｄ素子１1のアノード側に接続されている。また、トラ
ンジスタ１４1のゲートと、ＬＥＤ素子１1のカソード
（接地）間にソース・ドレインを接続した、Ｎチャンネ
ルＭＯＳのスイッチングトランジスタ１７1が設けられ
ており、該トランジスタのゲートにはコントロール信号
ＣＩＮがインバータ６９を介して与えられる。
４1のゲートＧは、トランジスタ対７１、７２の一方の
共通接続点側に接続されているとともに、カレントミラ
ー回路１１1の一方のダイオード接続された、トランジ
スタ１２1と接続している。トランジスタ１２1とカレン
トミラー接続された、他方のトランジスタ１３1はＬＥ
Ｄ素子１1のアノード側に接続されている。また、トラ
ンジスタ１４1のゲートと、ＬＥＤ素子１1のカソード
（接地）間にソース・ドレインを接続した、Ｎチャンネ
ルＭＯＳのスイッチングトランジスタ１７1が設けられ
ており、該トランジスタのゲートにはコントロール信号
ＣＩＮがインバータ６９を介して与えられる。
【００２３】次に、本実施例のＬＥＤ駆動制御動作を説
明する。ここで、出力段トランジスタ１４1の導通スレ
ッショルド電圧を４Ｖ、電源電圧ＶCCを５Ｖとし、また
分圧点Ｂの分圧電圧、すなわちオペアンプ１５の出力電
圧を２Ｖに設定し、コントロール信号ＣＩＮのＯＮ時の
波高値を電源電圧ＶCCと同様に５Ｖとする。例えば、電
流駆動型素子１1を点灯させる場合、コントロール信号
ＣＩＮ（”Ｈ”信号）によってスイッチング用トランジ
スタ１７1を不導通にするとともに、スイッチング回路
１６1をＯＮにし、出力段トランジスタ１７1のゲートＧ
にオペアンプ１５の出力電圧２Ｖが印加され、該トラン
ジスタが導通する。この導通によって、カレントミラー
回路１１1を介して電流供給が行われるので、ＬＥＤ素
子１1にトランジスタ１３1を通じて反転電流が駆動電流
として与えられ該ＬＥＤ素子の点灯が行われる。
明する。ここで、出力段トランジスタ１４1の導通スレ
ッショルド電圧を４Ｖ、電源電圧ＶCCを５Ｖとし、また
分圧点Ｂの分圧電圧、すなわちオペアンプ１５の出力電
圧を２Ｖに設定し、コントロール信号ＣＩＮのＯＮ時の
波高値を電源電圧ＶCCと同様に５Ｖとする。例えば、電
流駆動型素子１1を点灯させる場合、コントロール信号
ＣＩＮ（”Ｈ”信号）によってスイッチング用トランジ
スタ１７1を不導通にするとともに、スイッチング回路
１６1をＯＮにし、出力段トランジスタ１７1のゲートＧ
にオペアンプ１５の出力電圧２Ｖが印加され、該トラン
ジスタが導通する。この導通によって、カレントミラー
回路１１1を介して電流供給が行われるので、ＬＥＤ素
子１1にトランジスタ１３1を通じて反転電流が駆動電流
として与えられ該ＬＥＤ素子の点灯が行われる。
【００２４】また、該ＬＥＤ素子を消灯する場合、コン
トロール信号ＣＩＮ（”Ｌ”信号）によってスイッチン
グ用トランジスタ１７1を導通させるとともに、スイッ
チング回路１６1をＯＦＦにする。このトランジスタ１
７1の導通によって、出力段トランジスタ１４1との接続
点、つまりスイッチング回路１６1と該出力段トランジ
スタのゲートＧとの間の電位が低下し、Ｎチャンネルト
ランジスタ１４1がＯＦＦになることによって、ＬＥＤ
素子１1への電流が流れなくなり該ＬＥＤ素子の消灯が
行われる。
トロール信号ＣＩＮ（”Ｌ”信号）によってスイッチン
グ用トランジスタ１７1を導通させるとともに、スイッ
チング回路１６1をＯＦＦにする。このトランジスタ１
７1の導通によって、出力段トランジスタ１４1との接続
点、つまりスイッチング回路１６1と該出力段トランジ
スタのゲートＧとの間の電位が低下し、Ｎチャンネルト
ランジスタ１４1がＯＦＦになることによって、ＬＥＤ
素子１1への電流が流れなくなり該ＬＥＤ素子の消灯が
行われる。
【００２５】本実施例では、消灯時に出力段トランジス
タ１４1のゲートＧ電圧を低下させ、ＯＦＦするスイッ
チング用トランジスタ１７1を接続配置したが、カレン
トミラー回路１１1のＬＥＤ素子のアノード側のトラン
ジスタ１３1のゲート電圧を切り換える位置に接続配置
したスイッチング用トランジスタを用いてもよい。次
に、本実施例における出力段トランジスタの動作応答
性、即ちＯＦＦからＯＮへの移行時の応答時間特性につ
いて、図４及び図５を参照して説明する。
タ１４1のゲートＧ電圧を低下させ、ＯＦＦするスイッ
チング用トランジスタ１７1を接続配置したが、カレン
トミラー回路１１1のＬＥＤ素子のアノード側のトラン
ジスタ１３1のゲート電圧を切り換える位置に接続配置
したスイッチング用トランジスタを用いてもよい。次
に、本実施例における出力段トランジスタの動作応答
性、即ちＯＦＦからＯＮへの移行時の応答時間特性につ
いて、図４及び図５を参照して説明する。
【００２６】本実施例における動作応答性を、前記図６
の従来回路で分圧点Ｂにオペアンプ１５を介挿するのみ
で電圧源の出力インピーダンスを低減させるにとどめる
場合との比較によって説明する。前記図６及び図７にお
いて示したように、該出力段トランジスタをＯＦＦから
ＯＮにするためにゲート印加電圧が所定値まで低下する
のに要する応答時間を再掲すると、2.6τ（＝2.6ＲＣ，
Ｒ：分圧点Ｂの抵抗、Ｃ：全出力段トランジスタの合計
ゲート容量）である。従って、この従来回路の分圧点Ｂ
にオペアンプ１５のみを介挿すると、その場合のＯＦＦ
からＯＮへの動作遅延時間Ｔ１は近似的に、次式（１）
で表される。
の従来回路で分圧点Ｂにオペアンプ１５を介挿するのみ
で電圧源の出力インピーダンスを低減させるにとどめる
場合との比較によって説明する。前記図６及び図７にお
いて示したように、該出力段トランジスタをＯＦＦから
ＯＮにするためにゲート印加電圧が所定値まで低下する
のに要する応答時間を再掲すると、2.6τ（＝2.6ＲＣ，
Ｒ：分圧点Ｂの抵抗、Ｃ：全出力段トランジスタの合計
ゲート容量）である。従って、この従来回路の分圧点Ｂ
にオペアンプ１５のみを介挿すると、その場合のＯＦＦ
からＯＮへの動作遅延時間Ｔ１は近似的に、次式（１）
で表される。
【００２７】 Ｔ１＝2.6τ１ ＝2.6（ＺOUT＋Ｒs／ｎ）×ｎＣc … ……… （１） ここで、τ１はゲート印加電圧変化時の応答時間、ＺOU
Tはオペアンプ１５の出力抵抗、Ｒsはスイッチング回路
１６1〜１６nの各回路抵抗（Ｒs／ｎ：ｎ個全体の並列
抵抗）、Ｃcは出力段トランジスタ２1〜２n（図６参
照）の各容量である。係数2.6は出力段トランジスタが
ＯＦＦからＯＮに９０％以上移行する時の理論上の変換
係数である。この理論設計については、例えば、「半導
体回路設計技術」（昭和63年日経マグロウヒル社発行、
Ｐ３０〜３５）等で詳細が示されている。
Tはオペアンプ１５の出力抵抗、Ｒsはスイッチング回路
１６1〜１６nの各回路抵抗（Ｒs／ｎ：ｎ個全体の並列
抵抗）、Ｃcは出力段トランジスタ２1〜２n（図６参
照）の各容量である。係数2.6は出力段トランジスタが
ＯＦＦからＯＮに９０％以上移行する時の理論上の変換
係数である。この理論設計については、例えば、「半導
体回路設計技術」（昭和63年日経マグロウヒル社発行、
Ｐ３０〜３５）等で詳細が示されている。
【００２８】そして、１２８個（ｎ＝１２８）のＬＥＤ
素子をドライブする場合で、かつＺOUT＝１００Ω、Ｒs
＝５００Ω、Ｃc＝４ｐＦとし、上記式（１）に基づ
き、遅延時間Ｔ１の理論値を具体的に求めると、次のよ
うになる。 Ｔ１＝2.6×（１００＋５００／１２８）×１２８×４×１０ー12 ＝１３８ （nsec） … ……… （２） 上記の場合に対し、本実施例におけるＯＦＦからＯＮへ
の動作遅延時間Ｔ２は近似的に、次式（３）で表され
る。なお、このＴ２には、出力段トランジスタ１４1が
ＯＮしてから、カレントミラー回路１１1を介してＬＥ
Ｄ素子を電流駆動するときの遅延時間Ｔ３を付加され
る。
素子をドライブする場合で、かつＺOUT＝１００Ω、Ｒs
＝５００Ω、Ｃc＝４ｐＦとし、上記式（１）に基づ
き、遅延時間Ｔ１の理論値を具体的に求めると、次のよ
うになる。 Ｔ１＝2.6×（１００＋５００／１２８）×１２８×４×１０ー12 ＝１３８ （nsec） … ……… （２） 上記の場合に対し、本実施例におけるＯＦＦからＯＮへ
の動作遅延時間Ｔ２は近似的に、次式（３）で表され
る。なお、このＴ２には、出力段トランジスタ１４1が
ＯＮしてから、カレントミラー回路１１1を介してＬＥ
Ｄ素子を電流駆動するときの遅延時間Ｔ３を付加され
る。
【００２９】 Ｔ２＝2.6τ２＋Ｔ３ ＝2.6（ＺOUT＋Ｒs／ｎ）×ｎＣa＋Ｔ３ ……… （３） ここで、τ２はこの実施例におけるゲート印加電圧変化
時の応答時間、Ｃaは出力段トランジスタ１４1〜１４n
の各容量である。また、Ｔ３はトランジスタ１３1の容
量（Ｃcと同じ値、４ｐＦに設定）、スイッチング用ト
ランジスタ１７1の印加電圧、つまりオペアンプ１５の
出力電圧Ｖ（この場合２Ｖに設定）及び出力段トランジ
スタ１４1の導通電流Ｉによって、Ｔ３＝ＣcＶ／Ｉで求
められる。
時の応答時間、Ｃaは出力段トランジスタ１４1〜１４n
の各容量である。また、Ｔ３はトランジスタ１３1の容
量（Ｃcと同じ値、４ｐＦに設定）、スイッチング用ト
ランジスタ１７1の印加電圧、つまりオペアンプ１５の
出力電圧Ｖ（この場合２Ｖに設定）及び出力段トランジ
スタ１４1の導通電流Ｉによって、Ｔ３＝ＣcＶ／Ｉで求
められる。
【００３０】そして、上記同様１２８個（ｎ＝１２８）
のＬＥＤ素子をドライブする場合における遅延時間Ｔ２
の理論値を具体的に求めるが、ＺOUT及びＲsはそれぞれ
上記と同様に、１００、５００Ωとする。本実施例の場
合、カレントミラー回路１１1を介してＬＥＤ素子を電
流駆動するため、その駆動電流をトランジスタ対１
２1、１３1のカレントミラー比で設定する。例えば、Ｌ
ＥＤ素子の駆動電流を2.5ｍＡ供給するとき、トランジ
スタ対１２1、１３1のカレントミラー比を１：５にし該
出力段トランジスタ１４1には、0.5ｍＡ程度の電流Ｉが
流れるようにする。このようにＬＥＤ駆動電流をカレン
トミラー回路による反転電流で得ることによって、前記
図６の従来の出力段トランジスタ２1でＬＥＤ素子を直
接駆動する場合と比較して、出力段トランジスタ１４1
のＭＯＳデバイスとしての電流能力は大幅に小さくな
り、ＭＯＳデバイスのゲートサイズＷ／Ｌ（Ｗ：ゲート
長、Ｌ：ゲート幅）を約1/10程度に小さく設計できる。
即ち、トランジスタ対１２1、１３1及び出力段トランジ
スタ１４1のＷ（ゲート幅）／Ｌ（ゲート長）の設計サ
イズのシュミレーション例としては、それぞれ、36/1.
8、640/6、18/1.8になる。さらに、トランジスタ１
２1、出力段トランジスタ１４1の電流能力がトランジス
タ１３1に比べ小さくなるので、各容量も0.07ｐＦ、0.0
3ｐＦ（＝Ｃa）と設定できる。
のＬＥＤ素子をドライブする場合における遅延時間Ｔ２
の理論値を具体的に求めるが、ＺOUT及びＲsはそれぞれ
上記と同様に、１００、５００Ωとする。本実施例の場
合、カレントミラー回路１１1を介してＬＥＤ素子を電
流駆動するため、その駆動電流をトランジスタ対１
２1、１３1のカレントミラー比で設定する。例えば、Ｌ
ＥＤ素子の駆動電流を2.5ｍＡ供給するとき、トランジ
スタ対１２1、１３1のカレントミラー比を１：５にし該
出力段トランジスタ１４1には、0.5ｍＡ程度の電流Ｉが
流れるようにする。このようにＬＥＤ駆動電流をカレン
トミラー回路による反転電流で得ることによって、前記
図６の従来の出力段トランジスタ２1でＬＥＤ素子を直
接駆動する場合と比較して、出力段トランジスタ１４1
のＭＯＳデバイスとしての電流能力は大幅に小さくな
り、ＭＯＳデバイスのゲートサイズＷ／Ｌ（Ｗ：ゲート
長、Ｌ：ゲート幅）を約1/10程度に小さく設計できる。
即ち、トランジスタ対１２1、１３1及び出力段トランジ
スタ１４1のＷ（ゲート幅）／Ｌ（ゲート長）の設計サ
イズのシュミレーション例としては、それぞれ、36/1.
8、640/6、18/1.8になる。さらに、トランジスタ１
２1、出力段トランジスタ１４1の電流能力がトランジス
タ１３1に比べ小さくなるので、各容量も0.07ｐＦ、0.0
3ｐＦ（＝Ｃa）と設定できる。
【００３１】上記の設定条件を式（３）に適用して、遅
延時間Ｔ２を求めると次のようになる。 Ｔ２＝2.6×（１００＋５００／１２８）×１２８×0.0
3×１０ー12＋Ｔ３ 一方、Ｔ３＝４×１０ー12×2／0.5×１０ー3＝１６（nse
c）であるから、 Ｔ２＝１＋１６＝１７（nsec） ……… （４） 以上のように、出力段トランジスタのＯＦＦからＯＮに
なる応答遅延時間を比較すると（式（２）、（４）参
照）、本実施例の場合、単にオペアンプ１５で出力抵抗
を低減させた場合より約１／１０近くまで大幅に低下さ
せることができる。即ち、カレントミラー回路１１1〜
１１nを介してＬＥＤ素子を電流駆動することによっ
て、容量が小さく、かつ動作電流が少なくて済む出力段
トランジスタ１４ 1〜１４nを用いることができるため、
該トランジスタに関する応答時間（Ｔ３を除くＴ２）が
大幅に短縮され、また反転電流をＬＥＤ駆動電流として
流す反転側トランジスタ３1〜１３nに関する応答時間
（Ｔ３）が遅延時間Ｔ２に主として影響することになる
が、該出力段トランジスタに流れる電流が小さいため、
それに応じて小さくなり全体として高速応答性を実現で
きることになる。
延時間Ｔ２を求めると次のようになる。 Ｔ２＝2.6×（１００＋５００／１２８）×１２８×0.0
3×１０ー12＋Ｔ３ 一方、Ｔ３＝４×１０ー12×2／0.5×１０ー3＝１６（nse
c）であるから、 Ｔ２＝１＋１６＝１７（nsec） ……… （４） 以上のように、出力段トランジスタのＯＦＦからＯＮに
なる応答遅延時間を比較すると（式（２）、（４）参
照）、本実施例の場合、単にオペアンプ１５で出力抵抗
を低減させた場合より約１／１０近くまで大幅に低下さ
せることができる。即ち、カレントミラー回路１１1〜
１１nを介してＬＥＤ素子を電流駆動することによっ
て、容量が小さく、かつ動作電流が少なくて済む出力段
トランジスタ１４ 1〜１４nを用いることができるため、
該トランジスタに関する応答時間（Ｔ３を除くＴ２）が
大幅に短縮され、また反転電流をＬＥＤ駆動電流として
流す反転側トランジスタ３1〜１３nに関する応答時間
（Ｔ３）が遅延時間Ｔ２に主として影響することになる
が、該出力段トランジスタに流れる電流が小さいため、
それに応じて小さくなり全体として高速応答性を実現で
きることになる。
【００３２】この遅延時間の差異は、上記の条件の下で
得られた図４及び図５のシュミレーション波形図によっ
てより明らかになる。両図において、縦軸及び横軸はそ
れぞれ電圧、時間を示し、図４は式（３）及び（４）で
説明した本実施例、図５は式（１）及び（２）で説明し
たオペアンプ１５のみの場合のそれぞれのＬＥＤ素子１
1の非駆動から駆動状態への移行を示す。４１、５１
は、電源電圧ＶCCと同様に設定された波高値５Ｖのコン
トロール信号ＣＩＮのＯＮ動作状態を、また４２、５２
はＬＥＤ素子１1のアノードーカソード間印加電圧変化
をそれぞれ示している。
得られた図４及び図５のシュミレーション波形図によっ
てより明らかになる。両図において、縦軸及び横軸はそ
れぞれ電圧、時間を示し、図４は式（３）及び（４）で
説明した本実施例、図５は式（１）及び（２）で説明し
たオペアンプ１５のみの場合のそれぞれのＬＥＤ素子１
1の非駆動から駆動状態への移行を示す。４１、５１
は、電源電圧ＶCCと同様に設定された波高値５Ｖのコン
トロール信号ＣＩＮのＯＮ動作状態を、また４２、５２
はＬＥＤ素子１1のアノードーカソード間印加電圧変化
をそれぞれ示している。
【００３３】図４の場合、コントロール信号ＣＩＮがｔ
１からｔ２の期間でＯＮになり、その０ＮによってＬＥ
Ｄ素子は立ち上がり時間（Ｔ２’）で駆動状態に急峻に
立ち上がり、このＴ２’は上記式（４）の理論値と同程
度の約１６nsecである。一方、図５では、コントロール
信号ＣＩＮがｔ３からｔ４の期間でＯＮになり、その０
ＮによってＬＥＤ素子は立ち上がり時間（Ｔ１’）で緩
やかに駆動状態に立ち上がり、このＴ１’は上記式
（２）の理論値より若干長い約１７０nsecである。
１からｔ２の期間でＯＮになり、その０ＮによってＬＥ
Ｄ素子は立ち上がり時間（Ｔ２’）で駆動状態に急峻に
立ち上がり、このＴ２’は上記式（４）の理論値と同程
度の約１６nsecである。一方、図５では、コントロール
信号ＣＩＮがｔ３からｔ４の期間でＯＮになり、その０
ＮによってＬＥＤ素子は立ち上がり時間（Ｔ１’）で緩
やかに駆動状態に立ち上がり、このＴ１’は上記式
（２）の理論値より若干長い約１７０nsecである。
【００３４】
【図１】図１は本発明の実施例であるＬＥＤ表示駆動制
御装置を示す回路ブロック図である。
御装置を示す回路ブロック図である。
【図２】図２は上記実施例に用いるオペアンプ１５の回
路構成例を示す回路図である。
路構成例を示す回路図である。
【図３】図３は上記実施例における出力段トランジスタ
周辺の回路構成を示す回路図である。
周辺の回路構成を示す回路図である。
【図４】図４は上記実施例の出力段トランジスタの動作
応答性を示す電圧ー時間特性図である。
応答性を示す電圧ー時間特性図である。
【図５】図５は図４の動作応答性を説明するための比較
例における電圧ー時間特性図である。
例における電圧ー時間特性図である。
【図６】図６は従来のＬＥＤ表示駆動制御装置を示す回
路ブロック図である。
路ブロック図である。
【図７】図７は図６の出力段トランジスタの動作応答性
を示す電圧ー時間特性図である。
を示す電圧ー時間特性図である。
１1〜１n ＬＥＤ素子 １１1〜１１n カレントミラー回路 １４1〜１４n 出力段ＭＯＳトランジスタ １５ オペアンプ １６1〜１６n スイッチング回路 ＶCC 電源電圧
Claims (4)
- 【請求項１】 複数の電流駆動型素子を並列に接続した
発光又は表示アレイを駆動制御する駆動制御装置におい
て、 前記複数の電流駆動型素子のそれぞれに対応して設けら
れ、各素子にそれぞれ駆動電流を供給する複数の電流反
転回路と、 前記複数の電流反転回路のそれぞれに対応して設けら
れ、それぞれ導通することによって各電流反転回路を電
流反転動作させる複数のトランジスタと、 前記複数のトランジスタのそれぞれに対応して設けら
れ、それぞれ入力信号に応じて各トランジスタを個別に
導通または非導通状態に切り換える複数のスイッチング
回路と、 前記複数のスイッチング回路を介して前記複数のトラン
ジスタのそれぞれに制御電圧を供給する電圧源と、 前記電圧源と前記複数のスイッチング回路との間に設け
られ、前記各トランジスタに作用するインピーダンスを
低減させるインピーダンス低減回路とを有することを特
徴とする駆動制御装置。 - 【請求項２】 少なくとも前記複数の電流反転回路及び
前記複数のトランジスタをＭＯＳトランジスタ素子で構
成したことを特徴とする、請求項１記載の駆動制御装
置。 - 【請求項３】 前記インピーダンス低減回路を全帰還型
増幅器で構成したことを特徴とする、請求項１または２
記載の駆動制御装置。 - 【請求項４】 前記発光又は表示アレイが複数のＬＥＤ
素子を並列接続したＬＥＤ発光回路であることを特徴と
する、請求項１、２又は３記載の駆動制御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20554694A JPH0869577A (ja) | 1994-08-30 | 1994-08-30 | 駆動制御装置 |
| US08/519,700 US5608339A (en) | 1994-08-30 | 1995-08-28 | Device for driving a LED display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20554694A JPH0869577A (ja) | 1994-08-30 | 1994-08-30 | 駆動制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0869577A true JPH0869577A (ja) | 1996-03-12 |
Family
ID=16508688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20554694A Pending JPH0869577A (ja) | 1994-08-30 | 1994-08-30 | 駆動制御装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5608339A (ja) |
| JP (1) | JPH0869577A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006350608A (ja) * | 2005-06-15 | 2006-12-28 | Rohm Co Ltd | 定電流回路および電子機器 |
| US7489310B2 (en) | 2001-08-02 | 2009-02-10 | Seiko Epson Corporation | Supply of a programming current to a pixel |
| JP2011528168A (ja) * | 2008-07-04 | 2011-11-10 | オスラム アクチエンゲゼルシャフト | 少なくとも第１ｌｅｄおよび第２ｌｅｄを作動するための回路装置および方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3732345B2 (ja) * | 1998-02-10 | 2006-01-05 | 株式会社沖データ | 駆動回路、ｌｅｄヘッド及びプリンタ |
| CA2242720C (en) * | 1998-07-09 | 2000-05-16 | Ibm Canada Limited-Ibm Canada Limitee | Programmable led driver |
| JP4138102B2 (ja) * | 1998-10-13 | 2008-08-20 | セイコーエプソン株式会社 | 表示装置及び電子機器 |
| US6404223B1 (en) | 2001-01-22 | 2002-06-11 | Mayo Foundation For Medical Education And Research | Self-terminating current mirror transceiver logic |
| US6191534B1 (en) * | 1999-07-21 | 2001-02-20 | Infineon Technologies North America Corp. | Low current drive of light emitting devices |
| JP4376385B2 (ja) * | 1999-11-15 | 2009-12-02 | 富士通株式会社 | 発光素子駆動回路 |
| US6323598B1 (en) * | 2000-09-29 | 2001-11-27 | Aerospace Optics, Inc. | Enhanced trim resolution voltage-controlled dimming led driver |
| DE20104111U1 (de) * | 2001-03-08 | 2002-07-18 | Ic Haus Gmbh | Schaltungsanordnung zum Überstrom freien Ein- und Ausschalten eines Stromes |
| US6667580B2 (en) * | 2001-07-06 | 2003-12-23 | Lg Electronics Inc. | Circuit and method for driving display of current driven type |
| CN100352068C (zh) * | 2003-08-20 | 2007-11-28 | 沛亨半导体股份有限公司 | 以电流镜驱动发光二极管的方法 |
| US7317447B2 (en) * | 2003-11-21 | 2008-01-08 | Avago Technologies Ecbu Id (Singapore) Pte Ltd | Pointing device with adaptive illumination level |
| US7906915B2 (en) * | 2008-04-19 | 2011-03-15 | Aerospace Optics, Inc. | Enhanced trim resolution voltage-controlled dimming LED driving circuit |
| CN112562574B (zh) * | 2020-12-01 | 2022-06-10 | Tcl华星光电技术有限公司 | 一种开关模块及显示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4274014A (en) * | 1978-12-01 | 1981-06-16 | Rca Corporation | Switched current source for current limiting complementary symmetry inverter |
| US4605907A (en) * | 1985-05-20 | 1986-08-12 | Teledyne Industries, Inc. | Precisely adjustable voltage controlled current mirror amplifier |
| JP2953005B2 (ja) * | 1990-09-14 | 1999-09-27 | 日本電気株式会社 | Ｂｉ―ＣＭＯＳ回路 |
| US5362988A (en) * | 1992-05-01 | 1994-11-08 | Texas Instruments Incorporated | Local mid-rail generator circuit |
| US5493235A (en) * | 1994-09-14 | 1996-02-20 | Unitrode Corporation | Programmable and stable threshold CMOS inverter |
-
1994
- 1994-08-30 JP JP20554694A patent/JPH0869577A/ja active Pending
-
1995
- 1995-08-28 US US08/519,700 patent/US5608339A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7489310B2 (en) | 2001-08-02 | 2009-02-10 | Seiko Epson Corporation | Supply of a programming current to a pixel |
| JP2006350608A (ja) * | 2005-06-15 | 2006-12-28 | Rohm Co Ltd | 定電流回路および電子機器 |
| JP2011528168A (ja) * | 2008-07-04 | 2011-11-10 | オスラム アクチエンゲゼルシャフト | 少なくとも第１ｌｅｄおよび第２ｌｅｄを作動するための回路装置および方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5608339A (en) | 1997-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100443238B1 (ko) | 전류구동회로 및 영상표시장치 | |
| JP4917571B2 (ja) | 分散されたゲートドライバを備えた電源集積回路及びｍｏｓトランジスタを駆動するための方法 | |
| JPH0869577A (ja) | 駆動制御装置 | |
| KR940001251B1 (ko) | 전압 제어회로 | |
| US6380793B1 (en) | Very high voltage switch | |
| US6753708B2 (en) | Driver circuit connected to pulse shaping circuitry and method of operating same | |
| WO2021184893A1 (zh) | 像素电路及其驱动方法、显示基板、显示装置 | |
| US10355685B2 (en) | Output circuit | |
| KR900008802B1 (ko) | Bimos 논리회로 | |
| KR100385780B1 (ko) | 용량성 부하 구동회로 및 구동회로 시스템 | |
| US5237212A (en) | Level converting circuit | |
| CN113632168A (zh) | 配备有电源门控电路的驱动电路 | |
| CN114203103A (zh) | 发光电路、背光模组以及显示面板 | |
| US4072937A (en) | MOS transistor driver circuits for plasma panels and similar matrix display devices | |
| KR100243824B1 (ko) | 디스플레이 드라이버 | |
| JPH0252460B2 (ja) | ||
| KR100432573B1 (ko) | 임피던스 조절이 가능한 출력 구동 회로를 갖는 반도체 장치 | |
| US8228115B1 (en) | Circuit for biasing a well from three voltages | |
| JPH0646360A (ja) | エレクトロルミネッセンス表示パネル駆動回路 | |
| JP2638016B2 (ja) | 半導体回路 | |
| US11558043B2 (en) | Voltage adjust circuit and operation method thereof | |
| CN220190674U (zh) | 一种开关电源的驱动电路及开关电源 | |
| JP2853280B2 (ja) | 出力回路 | |
| JPH0737385A (ja) | 内部電源用降圧回路 | |
| KR920002672B1 (ko) | 전류스위치회로 |