KR100243824B1 - 디스플레이 드라이버 - Google Patents

디스플레이 드라이버 Download PDF

Info

Publication number
KR100243824B1
KR100243824B1 KR1019970048690A KR19970048690A KR100243824B1 KR 100243824 B1 KR100243824 B1 KR 100243824B1 KR 1019970048690 A KR1019970048690 A KR 1019970048690A KR 19970048690 A KR19970048690 A KR 19970048690A KR 100243824 B1 KR100243824 B1 KR 100243824B1
Authority
KR
South Korea
Prior art keywords
potential
output
driver
circuit
power supply
Prior art date
Application number
KR1019970048690A
Other languages
English (en)
Other versions
KR19980024952A (ko
Inventor
오까모또고헤이
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19980024952A publication Critical patent/KR19980024952A/ko
Application granted granted Critical
Publication of KR100243824B1 publication Critical patent/KR100243824B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3692—Details of drivers for data electrodes suitable for passive matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Electronic Switches (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 전원 회로의 구성에 있어서 간소화되고 전력 소비가 감소된 디스플레이 드라이버를 제공하기 위한 것이다. 디스플레이 드라이버는 디코더 및 복수의 아날로그 스위치를 포함한 컬럼 드라이버를 포함한다. 최저 전위의 전압을 출력하는 아날로그 스위치들 중의 하나는 출력될 최저 전위의 전위 공급점 및 출력점 사이에 전류 경로를 형성하도록 접속되는 nMOS 전계 효과 트랜지스터로부터 형성된다. MOS 전계 효과 트랜지스터의 백 게이트 전극은 최저 전위의 전위 공급점에 접속된다. 레벨 시프트 회로의 레벨은 디코더의 출력 신호들 중에서의 저위측 전위를 출력될 최저 전위로 시프트하고, 이 레벨 시프트 신호를 MOS 전계 효과 트랜지스터의 게이트 전극에 제공한다. 컬럼에 속해 있는 디스플레이 소자에 공급될 최저 전위가 반드시 접지 전위로 고정될 필요는 없기 때문에, 전원 회로의 구성은 간소해질 수 있으며, 전원 회로의 전류 감소 및 회로 부품 수의 감소가 실현 가능하다.

Description

디스플레이 드라이버
본 발명은 액정 디스플레이(LCD) 드라이버 등의 디스플레이 드라이버에 관한 것이다.
여러 가지 디스플레이 드라이버가 공지되어 있으며, 종래의 LCD 드라이버 중에서 예시되는 하나의 드라이버의 시스템 구조가 도 4에 블록도로 도시되어 있다.
LCD 드라이버는 일반적으로, 널리 사용되는 IAPT(Improved Alt and Pleshko Technique)를 이용하는 드라이버, 및 예컨대, 「Vol. 24/3, p259의 SID의 회보」에 또는, 「1988 International Display Research Conference, IEEE, p.80에 대한 드래프트 모음집」에 개시된 IHAT(Improved Hybrid Addressing Technique)를 사용하는 LCD 드라이버를 포함하는 두 형태로 분할된다.
도 4를 참조하면, LCD 드라이버가 IAPT에 기초한 형태로 도시되어 있는 경우, 로우 드라이버(2)는 각각의 한 라인에 대한 선택을 출력하고, 그 선택된 라인에 대응하는 데이터는 컬럼 드라이버(3)로부터 출력된다. IAPT가 사용되는 경우, 컬럼 드라이버 및 로우 드라이버는 모두, 예를 들어, 약 20V에 대해 고전압 내성을 갖는 것이 요구된다.
한편, 도 4에 도시된 LCD 드라이버가 IHAT에 기초한 형태로 되어 있을 경우, 로우 드라이버(2)는 복수의 각각의 라인 예컨대, 각 두 라인에 대해 선택 신호를 출력한다. 이는 컬럼 드라이버가 예컨대, 약 5V에 대해 전압 내성을 가질 수 있도록 한다(로우 드라이버는 약 35V에 대해 전압 내성을 갖도록 요구된다). IHAT가 사용되는 경우, 컬럼 드라이버가 5V 계의 프로세스로 실현가능하므로, IHPT가 사용되는 그러한 컬럼 드라이버의 통상 외부에 제공되는 제어 회로, 디스플레이 RAM(랜덤 액세스 메모리) 및 어떤 다른 회로가 컬럼 드라이버에 내장될 수 있다. 도 4의 회로에서, 컬럼 드라이버(3: 마스터 칩) 내의 제어 회로는 컬럼 드라이버(4: 슬래이브 칩) 및 로우 드라이버(2)를 제어 신호에 의해 제어한다. 한편, CPU(도시 생략)에서 나온 디스플레이 데이터는 컬럼 드라이버(3 및 4) 내의 디스플레이 RAM에 직접 저장된다.
도 4에 도시된 LCD 드라이버는 도 5에 예시된 바와 같이 다종류의 전압을 필요로 한다. 도 5를 참조하면, 컬럼 드라이버(3 및 4)에 있어서, 로직용 접지 전위(GND) 및 로직용 전원 전압(VCC2)이 CPU 인터페이스(I/F)용의 로직계를 위해 사용된다. 한편, LCD 구동계에 있어서, LCD 구동용 전압(V1), 다른 LCD 구동용 전압(V2), 및 LCD 구동용 전원 전압(VCC1)이 필요하다. 여기에서, 로직용 접지 전위(GND) 및 LCD 구동용 전원 전압(VCC1)은 로우 드라이버(2)로의 제어 신호의 출력으로서도 사용된다. 한편, 로우 드라이버(2)에 있어서, 로직용 접지 전위(GND) 및 LCD 구동용 전원 전압(VCC1)은 컬럼 드라이버(3)로부터의 제어 신호의 인터페이스용의 로직계를 위해 사용된다. 한편, LCD 구동계에 있어서 LCD 구동용 전압(VSS), LCD 구동용 전압(V1) 및 LCD 구동용 전압(VDD)이 필요하다.
계속해서, LCD의 구동 방법에 관하여 설명하겠다. 로우 드라이버(2)는 비선택시 LCD 구동용 전압(V1)을 출력하지만, 선택시 LCD 구동용 전압(VDD) 및 LCD 구동용 전압(VSS)을 출력한다. 선택시 전압(VDD)이 출력되는지 또는 전압(VSS)이 출력되는지의 여부는 소정의 패턴에 기초한다. 이러한 패턴은 컬럼 드라이버 내의 제어 회로에 통합되어, 제어 신호의 사용에 의해 로우 드라이버에 전송된다.
한편, 각각의 컬럼 드라이버는 디스플레이 데이터 및 로우 드라이버의 출력 패턴에 기초하여 계산을 행하고, 계산 결과에 따라서 전압(V0, V1및 V2) 중의 하나를 선택하여 출력한다. 출력 스위치 선택은 컬럼 드라이버 내에서 출력 전압의 그러한 선택을 행한다. 출력 스위치 선택의 일례의 등가 회로가 도 6에 도시되어 있다. 도 6을 참조하면, 출력 스위치 선택부에는 컬럼 드라이버 내에서 로직로부터 신호를 디코딩하기 위한 디코딩 회로(6), 및 디코더 회로(6)의 출력 신호들에 응답하여 개방되거나 폐쇄되는 아날로그 스위치(7A, 7B 및 7C)를 포함한다. 도 6에 도시된 회로를 집적 회로로 실현하기 위해서, 각각의 아날로그 스위치(7A, 7B 및 7C)는 도 7에 도시된 바와 같이 병렬 접속된 p 채널 MOS 트랜지스터(pMOS 트랜지스터: QP1) 및 n 채널 MOS 트랜지스터(nMOS 트랜지스터: QN1)로부터 형성된다. pMOS 트랜지스터(QP1)의 백 게이트 전극(예컨대, 기판에 형성된 실리콘 결정 기판 등으로 채널이 형성되어 있는 MOS 트랜지스터의 영역에 통해 있는 전극)은 LCD 구동용 전원 전압(VCC1)에 접속된다. 한편, nMOS 트랜지스터(QN1)의 백 게이트 전극은 로직용 접지 전위(GND)에 접속된다. 디코더 회로로부터의 신호(C)는 비반전 및 반전 상태에서 두 MOS 트랜지스터(QP1및 QN1)의 게이트 전극에 입력된다. 이에 따라, 두 MOS 트랜지스터(QP1및 QN1)는 이들 모두가, 신호(C)에 응답하여 온 또는 오프 상태를 나타내도록 동일한 도통 상태를 나타내어, [전압(V0, V1및 V2)가 공급되어 있는] 입력점(IN) 및 출력점(OUT)을 접속시키거나 상호 분리시킨다.
상술한 종래의 LCD 드라이버에 있어서, 컬럼 드라이버를 위한 로직용 접지 전위(GND) 및 컬럼 드라이버를 위한 LCD 구동용 전압(V0)은 반드시 GND ≤ V0의 관계를 가져야 한다. 이는 이하에 설명되어 있다.
먼저, 도 6에 도시된 컬럼 드라이버의 출력 스위치부의 아날로그 스위치(7C)가 로직용 접지 전위(GND)보다 낮은 전위(V0)에 있는 것으로 가정된다. 이 예에서, 도 7에 도시된 아날로그 스위치의 입력점(IN)에서의 전위는 로직용 접지 전위(GND)보다 낮다. 특히, 도 7의 nMOS 트랜지스터(QN1)에서, [입력점(IN)에 접속되는) n+영역(소스 영역 또는 드레인 영역)에서의 전위는 접지 전위(GND)에 있는 영역(채널 영역)보다 낮은 전위를 나타낸다. 결과적으로, 채널 영역 및 입력점(IN) 간의 pn 접합이 순방향으로 바이어스되고, 전류는 접지로부터 입력점(IN)을 향하는 방향으로 흘러, IC의 동작 불량, 성능 열화 또는 파괴를 초래한다. 이에 대한 대책으로서, 컬럼 드라이버의 접지 전위(GND)가 LCD 구동용 전압(V0)와 함께 －전위로 설정될 경우, 그 결과는 CPU 인터페이스(I/F)에서의 레벨과 일치하지 않게 되고, 디스플레이 데이터 전송이 불가능하게 한다. 결국, 전위(V0)는 반드시 로직용 접지 전위(GND)보다 큰 값으로 유지되어야 한다.
또한, LCD의 콘트라스트를 조정하기 위하여, 전압(V1)으로부터 전위(V0, V2, VDD및 VSS)의 전위차가 변하게 된다. 여기에서, 전위(V0)가 가변적인 것으로 설정될 경우, 콘트라스트의 조정에 의존하여, 전위(V0)는 접지 전위(GND)보다 낮아질 가능성이 있다. 이에 따라, LCD 구동용 전원 회로(1)에서는 도 8에 도시된 바와 같이 전위(V0)를 접지 전위(GND)로 유지하는 것이 필요하다. 한편, LCD의 레벨 전원에 있어서는, ±수 ㎷의 허용 오차(tolerance)가 요구된다. 따라서, 전위(V0)가 접지 전위(GND)로 고정되면, 로직용 접지 전위(GND)에 대하여 전위(V1, V2, VDD및 VEE)의 각각의 절대치에 고정밀도가 요구된다. 하지만, 통상, DC/DC 컨버터에 ± 수 ㎷의 허용 오차를 요구하는 것은 곤란하다. 결국, DC/DC 컨버터(8)의 출력들을 전위(VDD및 VSS)로서 직접 사용될 수 없으며, 버퍼 증폭기(9A 및 9B), 및 전위(VDD및 VSS)를 조정하기 위한 기준 회로(10)가 필요하다. 결과적으로, 전원 회로의 부품 수가 증가함은 물론, 전원 회로의 소비 전류가 증가하는 문제점이 있다.
본 발명의 목적은 버퍼 증폭기 및 기준 회로가 전원 회로로부터 배제되어 전력 소비의 감소와 회로 및 장치 구조의 단순화를 가능케 하도록 GND≤V0의 제한을 없애는 LCD 드라이버 등의 디스플레이 드라이버를 제공하는 것이다.
상술한 목적 달성을 위해, 본 발명에 따라, 로우 및 컬럼 매트릭스로 배치된 복수의 디스플레이 소자를 포함하는 디스플레이 유닛에 대한 디스플레이 드라이버가 제공되는데, 이 디스플레이 드라이버는 컬럼들 중 하나의 컬럼 상의 디스플레이 소자에 복수의 전압 중 하나를 전환가능하게 출력하기 위한 것으로, 반도체 스위치로부터 각각 형성되고, 디코더, 및 디코더의 출력 신호에 의해 개방 또는 폐쇄되도록 제어되는 복수의 아날로그 스위치를 포함하는 컬럼 드라이버; 출력될 최저 전위의 전위 공급점 및 출력점 사이에 전류 경로를 형성하도록 접속되는 MOS 전계 효과 트랜지스터(최저 전위의 전위 공급점에 접속되는 백 게이트 전극을 가짐)로부터 형성되는 최저 전위의 전압을 출력하는 아날로그 스위치 중의 하나; 및 출력될 최저 전위에 디코더의 출력 신호들 중에서의 저위측 전위(lower side potential)를 레벨 시프트하고, MOS 전계 효과 트랜지스터의 게이트 전극에 레벨 시프트 신호를 제공하기 위한 레벨 시프트 회로를 포함한다.
디스플레이 드라이버에서, 컬럼 드라이버에서 최저 전위를 선택하기 위한 스위치는 상술한(도 4 및 7 참조) 종래의 LCD 드라이버에 사용되는 바와 같은 그러한 아날로그 스위치로부터가 아니라 MOS 전계 효과 트랜지스터로부터 형성된다. MOS 전계 효과 트랜지스터는 예컨대, 소스 전극에서 뿐만 아니라 백 게이트에서 출력될 최저 전위의 전위 공급점에 접속된다. 또한, 레벨 시프트 회로는 MOS 전계 효과 트랜지스터로의 저위측 전위가 최저 전위로 레벨 시프트되도록 MOS 전계 효과 트랜지스터 및 디코더 사이에 보간된다.
결과적으로, 접지 전위보다 낮은 전위가 최저 전위로서 인가되어도, 최저 전위의 전위 공급점을 향한 순방향 전류는 MOS 트랜지스터의 백 게이트 전극 및 소스 전극 사이에 접속되는 다이오드에 흐르지 않는다. 달리 말하면, 최저 전위(V0)는 접지 전위(GND)보다 낮은 전위로 설정될 수 있으며, 접지 전위로 고정될 필요는 없다. 결국, 다른 전위들(VDD및 VSS)이 접지 전위에 대해 높은 절대 정밀도를 가질 필요는 없다.
따라서, 디스플레이 드라이버에 있어서, 컬럼에 속해 있는 디스플레이 소자에 공급될 최저 전위는 반드시 접지 전위로 고정될 필요는 없다. 결과적으로, 전원 회로의 구조의 간소화, 및 회로 소자 수의 감소가 달성될 수 있다.
본 발명의 상기 및 다른 목적, 특성, 및 이점들은 동일 부품 또는 소자들이 동일 기준 부호에 의해 표시되어 있는 첨부한 도면과 관련하여, 다음의 설명 및 수반되는 청구 범위로부터 명백해질 것이다.
도 1은 본 발명이 적용되는 디스플레이 드라이버의 컬럼 드라이버의 출력 스위치 선택의 등가 회로도.
도 2는 디스플레이 드라이버에 사용되는 여러 가지 전압을 예시한 도표도.
도 3은 디스플레이 드라이버의 LCD 구동 전원 회로의 회로도.
도 4는 LCD 드라이버의 시스템 구성을 도시한 블록도.
도 5는 종래의 LCD 드라이버에 사용되는 서로 다른 전압들을 예시한 도표도.
도 6은 종래의 컬럼 드라이버의 출력 스위치부의 등가 회로도.
도 7은 도 6에 도시된 출력 스위치부에 사용되는 아날로그 스위치의 회로도.
도 6은 종래의 LCD 구동 전원 회로의 회로도.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : LCD 구동용 전원 회로
2 : 로우 드라이버
3, 4 : 컬럼 드라이버
5 : LCD
6 : 디코더 회로
7A, 7B, 7C, 7D : 아날로그 스위치
8 : DC/DC 컨버터
9A, 9B, 9C, 9D, 9E, 9F, 9G : 버퍼 증폭기
10 : 기준 회로
11 : 레벨 시프트 회로
본 발명이 적용되는 디스플레이 드라이버에 관하여 첨부한 도면을 참조로 이하에 설명된다. 디스플레이 드라이버는 도 4를 참조하여 설명된 종래의 LCD 드라이버의 구성과 동일한 시스템 구성을 갖는 LCD 드라이버로서 적용된다. 하지만, 본 실시예의 LCD 드라이버는 컬럼 드라이버(3 및 4)의 구성에 있어 종래의 LCD 드라이버와 다르다. 컬럼 드라이버(3 및 4)의 출력 스위치부의 등가 회로가 도 1에 도시되어 있다. 특히, 도 1을 참조하면, 본 실시예의 LCD 드라이버는 nMOS 트랜지스터(QN0)가 전위(V0)의 선택 회로에 사용되는 점과, 디코더 회로(6)의 출력 신호가 레벨 시프트 회로(11)를 통해 nMOS 트랜지스터(QN0)의 게이트 전극에 입력된다는 점에서 종래의 LCD 드라이버와 다르다.
nMOS 트랜지스터(QN0)가 드레인 전극에서는 출력점(Y)에 접속되고, 소스 전극 및 백 게이트 전극에서는 입력점(전위 V0)에 접속되며, 게이트 전극에서는 레벨 시프트 회로(11)에 접속된다. 레벨 시프트 회로(11)는 디코더 회로(6)의 출력 신호의 진폭 VCC1－GND를 진폭 VCC1－V0로 변환하여 출력한다.
본 실시예의 LCD 드라이버에서의 전압들을 도 2에 예시하고 있다. 각각의 컬럼 드라이버의 로직계는 종래의 LCD 드라이버에서와 같은 동일하게 로직용 접지 전위(GND) 및 로직용 전원 전압(VCC2)으로 동작한다. LCD 구동계에서, LCD 구동용 전압(V1), LCD 구동용 전압(V2) 및 LCD 구동용 전원 전압(VCC1)은 종래의 LCD 드라이버에서와 같지만, LCD 구동용 전압(V0)이 로직용 접지 전위(GND)와 같은 레벨로 설정될 필요는 없으며, 로직용 접지 전위(GND)보다 높거나 낮아질 수 있다.
로우 드라이버로의 제어 신호의 출력에 있어서, LCD 구동용 전원 전압(VCC1) 및 로직용 접지 전위(GND)가 사용된다. 로우 드라이버에 관한 전압은 종래의 LCD 드라이버에서와 같다.
본 실시예에서, 전위(V0)가 접지 전위(GND)로 고정될 필요는 없으며, 결국, 전위(VDD및 VSS)가 접지 전위(GND)에 대하여 높은 절대 정밀도를 가질 필요는 없다. 이에 따라, LCD 구동용 전원 회로(1)의 구성은 도 3에 도시된 바와 같이 간소해질 수 있으며, 전원 회로의 전류의 감소 및 회로 부품 수의 감소가 실현 가능하다.
본 실시예에서, DC/DC 컨버터(8)의 출력들은 전위(VDD및 VSS)로서 사용되며, 전위(V0, V1및 V2)의 레벨은 전위(VDD및 VSS) 간의 차의 저항 전위 분할에 의해 실현된다. 각 레벨의 정밀도는 저항(R1, …, 및 R4)의 상대 정밀도에 의해 결정된다. 도 3에 도시된 본 실시예에서의 전원 회로 및 도 8을 참조로 상술된 종래의 LCD 구동용 전원 회로 간의 비교는 두 버퍼 증폭기(9A 및 9B), 기준 회로(10) 및 4개의 저항(RA1, RA2, RB1및 RB2)이 본 실시예에서 전원 회로에 삭제되어 있음을 보여준다. 한편, 본 실시예에서의 전원 회로는 버퍼 증폭기(9G)를 추가로 포함한다. LCD 구동용 전압(VDD)에 근사한 전원 전압이 종래의 전원 회로의 버퍼 증폭기를 위해 사용되는 한편, 본 실시예의 버퍼 증폭기(9G)는 VCC1의 전원 전압으로 사용된다. 결국, 하나의 버퍼 증폭기의 전원 전류를 삭제할 수 있게 된다.
결과적으로, 하나의 버퍼 증폭기, 하나의 기준 회로 및 4개의 저항에 대한 회로 구성 및 회로 전류는 종래의 LCD 드라이버에 비해 감소될 수 있다.
본 발명에 관하여 상세하게 설명하였으나, 당업자의 한 사람이라면 본 명세서에 개시된 바와 같은 본 발명의 사상 및 범위를 벗어나지 않고서 여러 가지 변경 및 수정이 가능함을 명백하게 알 수 있을 것이다.

Claims (1)

  1. 로우 및 컬럼 매트릭스로 배치된 복수의 디스플레이 소자를 포함하는 디스플레이 유닛용 디스플레이 드라이버(display driver)에 있어서,
    컬럼들 중 하나의 컬럼 상의 디스플레이 소자에 복수의 전압들 중 하나의 전압을 전환가능하게 출력하며, 디코더, 및 각각이 반도체 스위치로부터 형성되고 상기 디코더의 출력 신호에 의해 개방 또는 폐쇄되도록 제어되는 복수의 아날로그 스위치를 포함하는 컬럼 드라이버(column driver);
    출력될 최저 전위의 전위 공급점 및 출력점 사이에 전류 경로를 형성하도록 접속되는 MOS 전계 효과 트랜지스터로부터 형성되는 최저 전위의 전압을 출력하는 상기 아날로그 스위치 중 하나의 아날로그 스위치;
    상기 최저 전위의 전위 공급점에 접속되는 백 게이트 전극을 갖는 상기 MOS 전계 효과 트랜지스터; 및
    상기 디코더의 출력 신호들 중에서의 저위측 전위(lower side potential)를 출력될 최저 전위로 레벨 시프트하고, 상기 레벨 시프트된 신호를 상기 MOS 전계 효과 트랜지스터의 게이트 전극에 제공하는 레벨 시프트 회로
    를 포함하는 디스플레이 드라이버.
KR1019970048690A 1996-09-26 1997-09-25 디스플레이 드라이버 KR100243824B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-254433 1996-09-26
JP8254433A JP2792511B2 (ja) 1996-09-26 1996-09-26 表示ドライバ

Publications (2)

Publication Number Publication Date
KR19980024952A KR19980024952A (ko) 1998-07-06
KR100243824B1 true KR100243824B1 (ko) 2000-02-01

Family

ID=17264930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970048690A KR100243824B1 (ko) 1996-09-26 1997-09-25 디스플레이 드라이버

Country Status (4)

Country Link
US (1) US6031515A (ko)
EP (1) EP0834857A1 (ko)
JP (1) JP2792511B2 (ko)
KR (1) KR100243824B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999004384A1 (fr) * 1997-07-14 1999-01-28 Seiko Epson Corporation Dispositif a cristaux liquides, procede d'excitation de ce dispositif et ecran de projection et equipement electronique fabriques au moyen de ce dispositif
US6154085A (en) * 1998-09-08 2000-11-28 Maxim Integrated Products, Inc. Constant gate drive MOS analog switch
JP3500322B2 (ja) * 1999-04-09 2004-02-23 シャープ株式会社 定電流駆動装置および定電流駆動半導体集積回路
US7088330B2 (en) * 2000-12-25 2006-08-08 Sharp Kabushiki Kaisha Active matrix substrate, display device and method for driving the display device
TW548613B (en) * 2001-11-23 2003-08-21 Winbond Electronics Corp Multiple power source control circuit
US8269761B2 (en) * 2005-04-07 2012-09-18 Sharp Kabushiki Kaisha Display device and method of controlling the same
JP2009014971A (ja) * 2007-07-04 2009-01-22 Nec Electronics Corp 表示ドライバ回路
JP6031954B2 (ja) * 2012-11-14 2016-11-24 ソニー株式会社 発光素子、表示装置及び電子機器
TWI560684B (en) * 2013-02-22 2016-12-01 Au Optronics Corp Level shift circuit and driving method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3936676A (en) * 1974-05-16 1976-02-03 Hitachi, Ltd. Multi-level voltage supply circuit for liquid crystal display device
JP2625976B2 (ja) * 1987-11-10 1997-07-02 セイコーエプソン株式会社 平板表示装置の駆動方法
US5229761A (en) * 1989-12-28 1993-07-20 Casio Computer Co., Ltd. Voltage generating circuit for driving liquid crystal display device
DE69214206T2 (de) * 1991-07-08 1997-03-13 Asahi Glass Co. Ltd., Tokio/Tokyo Steuerverfahren für ein Flüssigkristallanzeigeelement
US5489919A (en) * 1991-07-08 1996-02-06 Asashi Glass Company Ltd. Driving method of driving a liquid crystal display element
TW222698B (ko) * 1992-07-29 1994-04-21 Asahi Glass Co Ltd
JP2836412B2 (ja) * 1992-12-04 1998-12-14 日本電気株式会社 レベル変換回路
US5404081A (en) * 1993-01-22 1995-04-04 Motorola, Inc. Field emission device with switch and current source in the emitter circuit
JP2715943B2 (ja) * 1994-12-02 1998-02-18 日本電気株式会社 液晶表示装置の駆動回路

Also Published As

Publication number Publication date
JP2792511B2 (ja) 1998-09-03
EP0834857A1 (en) 1998-04-08
JPH10104568A (ja) 1998-04-24
US6031515A (en) 2000-02-29
KR19980024952A (ko) 1998-07-06

Similar Documents

Publication Publication Date Title
US6646469B2 (en) High voltage level shifter via capacitors
JP3092506B2 (ja) 半導体装置およびこれを用いた表示駆動装置
US5117131A (en) Buffer circuit having a voltage drop means for the purpose of reducing peak current and through-current
US7253663B2 (en) Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications
US7911437B1 (en) Stacked amplifier with charge sharing
KR100296003B1 (ko) 매트릭스형표시장치의구동용전압생성회로
JP3204690B2 (ja) マルチモード入力回路
KR100490623B1 (ko) 버퍼 회로 및 이를 이용한 액티브 매트릭스 표시 장치
US6426744B2 (en) Display driving apparatus having variable driving ability
US6107857A (en) Level converting circuit
KR100243824B1 (ko) 디스플레이 드라이버
KR100327636B1 (ko) 중간전위생성회로
US7359277B2 (en) High speed power-gating technique for integrated circuit devices incorporating a sleep mode of operation
US5376926A (en) Liquid crystal driver circuit
KR100420088B1 (ko) 반도체 장치
KR20030038329A (ko) 반도체 장치
KR100395831B1 (ko) 차동 증폭 장치, 반도체 장치, 전원회로 및 이를 이용한전자기기
KR19980701946A (ko) 멀티플렉서 회로
KR20180018877A (ko) 레벨 쉬프터 및 그 동작 방법
US20030222701A1 (en) Level shifter having plurality of outputs
KR100415472B1 (ko) 반도체 회로
CN101471021A (zh) 数据线驱动电路、驱动器ic和显示装置
JPS5924464B2 (ja) 電子式表示装置
JP3425926B2 (ja) 出力回路
KR100256225B1 (ko) 엘씨디 신호 생성 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041109

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee