KR20220104119A - 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램 - Google Patents

기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램 Download PDF

Info

Publication number
KR20220104119A
KR20220104119A KR1020220086290A KR20220086290A KR20220104119A KR 20220104119 A KR20220104119 A KR 20220104119A KR 1020220086290 A KR1020220086290 A KR 1020220086290A KR 20220086290 A KR20220086290 A KR 20220086290A KR 20220104119 A KR20220104119 A KR 20220104119A
Authority
KR
South Korea
Prior art keywords
film
gas
substrate
silicon
containing gas
Prior art date
Application number
KR1020220086290A
Other languages
English (en)
Inventor
요시토모 하시모토
다츠루 마츠오카
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20220104119A publication Critical patent/KR20220104119A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은, 기판 상에 형성되는 막을 저유전율막으로 하면서, 하지의 산화를 억제한다. (a) 도전성의 금속 원소 함유막 및 질화막 중 적어도 어느 것의 하지가 표면에 노출된 기판에 대하여, 산화 가스 비함유의 제1 처리 가스를 공급함으로써, 하지 상에, 실리콘, 탄소 및 질소를 포함하고 산소 비함유의 제1 막을 제1 두께로 형성하는 공정과, (b) 기판에 대하여 산화 가스를 포함하는 제2 처리 가스를 공급함으로써, 제1 막 상에, 실리콘, 산소 및 질소를 포함하는 제2 막을 제1 두께보다도 두꺼운 제2 두께로 형성하는 공정을 갖고, (b)에서, 제1 막의 표면으로부터 하지를 향해서 확산하는 산화 가스 유래의 산소 원자를, 제1 막에 의해 흡수하여, 제1 막을 개질시킨다.

Description

기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램{SUBSTRATE PROCESSING METHOD, METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS, AND PROGRAM}
본 개시는, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램에 관한 것이다.
반도체 장치의 제조 공정의 일 공정으로서, 하지가 노출된 기판 상에 막을 형성하는 공정이 행하여지는 경우가 있다(예를 들어 특허문헌 1 참조).
일본 특허 공개 제2017-028171호 공보
본 개시는, 기판 상에 형성되는 막을 저유전율막으로 하면서, 하지의 산화를 억제하는 것이 가능한 기술을 제공하는 것을 목적으로 한다.
본 개시의 일 양태에 의하면,
(a) 도전성의 금속 원소 함유막 및 질화막 중 적어도 어느 것의 하지가 표면에 노출된 기판에 대하여, 산화 가스 비함유의 제1 처리 가스를 공급함으로써, 상기 하지 상에 실리콘, 탄소, 및 질소를 포함하고 산소 비함유의 제1 막을 제1 두께로 형성하는 공정과,
(b) 상기 기판에 대하여, 산화 가스를 포함하는 제2 처리 가스를 공급함으로써, 상기 제1 막 상에, 실리콘, 산소, 및 질소를 포함하는 제2 막을 상기 제1 두께보다도 두꺼운 제2 두께로 형성하는 공정
을 갖고, (b)에서, 상기 제1 막의 표면으로부터 상기 하지를 향해서 확산하는 상기 산화 가스 유래의 산소 원자를, 상기 제1 막에 의해 흡수하여, 상기 제1 막을 개질시키는 기술이 제공된다.
본 개시에 의하면, 기판 상에 형성되는 막을 저유전율막으로 하면서, 하지의 산화를 억제하는 것이 가능한 기술을 제공하는 것이 가능하게 된다.
도 1은 본 개시의 일 양태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 종단면도로 나타내는 도면이다.
도 2는 본 개시의 일 양태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 도 1의 A-A선 단면도로 나타내는 도면이다.
도 3은 본 개시의 일 양태에서 적합하게 사용되는 기판 처리 장치의 컨트롤러의 개략 구성도이며, 컨트롤러의 제어계를 블록도로 나타내는 도면이다.
도 4는 본 개시의 일 양태에서의 제1 성막에서의 가스 공급 시퀀스를 도시하는 도면이다.
도 5는 본 개시의 일 양태에서의 제2 성막에서의 가스 공급 시퀀스를 도시하는 도면이다.
도 6의 (a)는 표면에 W막 및 SiN막이 각각 노출된 처리 대상의 웨이퍼의 표면에서의 단면 부분 확대도이며, (b)는 제1 성막을 실시해서 W막 상 및 SiN막 상 각각에 SiCN막을 형성한 후의 웨이퍼의 표면에서의 단면 부분 확대도이며, (c)는 제2 성막을 실시해서 SiCN막 상에 SiOCN막을 형성함과 함께, 제1 성막으로 형성한 SiCN막을 SiOCN막 또는 SiON막으로 개질시킨 후의 웨이퍼의 표면에서의 단면 부분 확대도이다.
도 7의 (a)는 표면에 SiN막이 노출된 처리 대상의 웨이퍼의 표면에서의 단면 부분 확대도이며, (b)는 제1 성막을 실시해서 SiN막 상에 SiCN막을 형성한 후의 웨이퍼의 표면에서의 단면 부분 확대도이며, (c)는 제2 성막을 실시해서 SiCN막 상에 SiON막을 형성함과 함께, 제1 성막으로 형성한 SiCN막을 SiOCN막 또는 SiON막으로 개질시킨 후의 웨이퍼의 표면에서의 단면 부분 확대도이다.
<본 개시의 제1 양태>
이하, 본 개시의 제1 양태에 대해서, 주로, 도 1 내지 도 5, 도 6의 (a) 내지 도 6의 (c)를 사용해서 설명한다.
(1) 기판 처리 장치의 구성
도 1에 도시한 바와 같이, 처리로(202)는, 가열 기구(온도 조정부)로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 보유 지지판에 지지됨으로써 수직으로 거치되어 있다. 히터(207)는, 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원형으로 반응관(203)이 배치되어 있다.
반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화실리콘(SiC) 등의 내열성 재료에 의해 구성되고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 하방에는, 반응관(203)과 동심원형으로, 매니폴드(209)가 배치되어 있다. 매니폴드(209)는, 예를 들어 스테인리스강(SUS) 등의 금속 재료에 의해 구성되고, 상단 및 하단이 개구된 원통 형상으로 형성되어 있다. 매니폴드(209)의 상단부는, 반응관(203)의 하단부에 걸림 결합하고 있어, 반응관(203)을 지지하도록 구성되어 있다. 매니폴드(209)와 반응관(203)의 사이에는, 시일 부재로서의 O링(220a)이 마련되어 있다. 반응관(203)은, 히터(207)와 마찬가지로 수직으로 거치되어 있다. 주로, 반응관(203)과 매니폴드(209)에 의해 처리 용기(반응 용기)가 구성된다. 처리 용기의 통 중공부에는 처리실(201)이 형성된다. 처리실(201)은, 기판으로서의 웨이퍼(200)를 수용 가능하게 구성되어 있다. 이 처리실(201) 내에서 웨이퍼(200)에 대한 처리가 행하여진다.
처리실(201) 내에는, 제1 공급부, 제2 공급부로서의 노즐(249a, 249b)이, 매니폴드(209)의 측벽을 관통하도록 각각 마련되어 있다. 노즐(249a, 249b)을 각각 제1 노즐, 제2 노즐이라고도 칭한다. 노즐(249a, 249b)은 각각, 석영 또는 SiC 등의 내열성 재료인 비금속 재료에 의해 구성되어 있다. 노즐(249a, 249b)은 각각, 복수종의 가스의 공급에 사용되는 공용 노즐로서 구성되어 있다.
노즐(249a, 249b)에는, 제1 배관, 제2 배관으로서의 가스 공급관(232a, 232b)이 각각 접속되어 있다. 가스 공급관(232a, 232b)은 각각, 복수종의 가스의 공급에 사용되는 공용 배관으로서 구성되어 있다. 가스 공급관(232a, 232b)에는, 가스류의 상류측부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a, 241b) 및 개폐 밸브인 밸브(243a, 243b)가 각각 마련되어 있다. 가스 공급관(232a)의 밸브(243a)보다도 하류측에는, 가스 공급관(232f)이 접속되어 있다. 가스 공급관(232f)에는, 가스류의 상류측부터 순서대로 MFC(241f), 밸브(243f)가 마련되어 있다. 가스 공급관(232b)의 밸브(243b)보다도 하류측에는, 가스 공급관(232c 내지 232e, 232g)이 각각 접속되어 있다.
가스 공급관(232c 내지 232e, 232g)에는, 가스류의 상류측부터 순서대로, MFC(241c 내지 241e, 241g), 밸브(243c 내지 243e, 243g)가 각각 마련되어 있다. 가스 공급관(232a 내지 232g)은, 예를 들어 SUS 등의 금속 재료에 의해 구성되어 있다.
도 2에 도시한 바와 같이, 노즐(249a, 249b)은, 반응관(203)의 내벽과 웨이퍼(200)의 사이에서의 평면으로 보아 원환형의 공간에, 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 배열 방향 상방을 향해서 직립되도록 각각 마련되어 있다. 즉, 노즐(249a, 249b)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 각각 마련되어 있다. 노즐(249a, 249b)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a, 250b)이 각각 마련되어 있다. 가스 공급 구멍(250a, 250b)은, 각각이, 평면으로 보아 웨이퍼(200)의 중심을 향해서 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a, 250b)은 반응관(203)의 하부로부터 상부에 걸쳐 복수 마련되어 있다.
가스 공급관(232a)으로부터는, 원료 가스로서, 예를 들어 막을 구성하는 주 원소(소정 원소)로서의 Si 및 할로겐 원소를 포함하는 할로실란계 가스가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. 원료 가스란, 기체 상태의 원료, 예를 들어 상온 상압 하에서 액체 상태인 원료를 기화시킴으로써 얻어지는 가스나, 상온 상압 하에서 기체 상태인 원료 등이다. 할로실란이란, 할로겐 원소를 포함하는 실란이다. 할로겐 원소는, 염소(Cl), 불소(F), 브롬(Br), 요오드(I) 등을 포함한다. 할로실란계 가스로서는, 예를 들어 Si 및 Cl을 포함하는 원료 가스, 즉, 클로로실란계 가스를 사용할 수 있다. 클로로실란계 가스로서는, 예를 들어 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스를 사용할 수 있다. HCDS 가스는, Si원으로서 작용한다.
가스 공급관(232b)으로부터는, 반응 가스로서, 질소(N) 함유 가스의 하나인 N 및 탄소(C) 함유 가스가, MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. N 및 C 함유 가스로서는, 예를 들어 아민계 가스인 트리에틸아민((C2H5)3N, 약칭: TEA) 가스를 사용할 수 있다. TEA 가스는, N원으로서, 또한 C원으로서 작용한다.
가스 공급관(232c)으로부터는, 반응 가스로서, 산소(O) 함유 가스가, MFC(241c), 밸브(243c), 가스 공급관(232b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. O 함유 가스로서는, 예를 들어 산소(O2) 가스를 사용할 수 있다. O2 가스는, 산화 가스, 즉, O원으로서 작용한다.
가스 공급관(232d)으로부터는, 반응 가스로서, N 함유 가스의 하나인 N 및 수소(H) 함유 가스가, MFC(241d), 밸브(243d), 가스 공급관(232b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. N 및 H 함유 가스로서는, 예를 들어 질화수소계 가스인 암모니아(NH3) 가스를 사용할 수 있다. NH3 가스는, 질화 가스, 즉, N원으로서 작용한다.
가스 공급관(232e)으로부터는, 반응 가스로서, C 함유 가스가, MFC(241e), 밸브(243e), 가스 공급관(232b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. C 함유 가스로서는, 예를 들어 탄화수소계 가스인 프로필렌(C3H6) 가스를 사용할 수 있다. C3H6 가스는, C원으로서 작용한다. 또한, 가스 공급관(232e), MFC(241e), 밸브(243e) 등은, 후술하는 다른 양태에 있어서, C3H6 가스가 사용될 때 사용되게 된다.
가스 공급관(232f, 232g)으로부터는, 불활성 가스로서, 예를 들어 질소(N2) 가스가 각각, MFC(241f, 241g), 밸브(243f, 243g), 가스 공급관(232a, 232b), 노즐(249a, 249b)을 통해서 처리실(201) 내에 공급된다. N2 가스는, 퍼지 가스, 캐리어 가스, 희석 가스 등으로서 작용한다.
주로, 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해, 원료 가스 공급계(Si원 공급계)가 구성된다. 주로, 가스 공급관(232b 내지 232e), MFC(241b 내지 241e), 밸브(243b 내지 243e)에 의해, 반응 가스 공급계(N 및 C원 공급계, O원 공급계, N원 공급계, C원 공급계)가 구성된다. 주로, 가스 공급관(232f, 232g), MFC(241f, 241g), 밸브(243f, 243g)에 의해, 불활성 가스 공급계가 구성된다.
후술하는 제1 성막에서 사용하는 원료 가스 및 반응 가스를 총칭하여, 제1 처리 가스라고도 칭한다. 또한, 제1 성막에서 사용하는 원료 가스 공급계 및 반응 가스 공급계를 총칭하여, 제1 처리 가스 공급계라고도 칭한다. 또한, 후술하는 제2 성막에서 사용하는 원료 가스 및 반응 가스를 총칭하여, 제2 처리 가스라고도 칭한다. 또한, 제2 성막에서 사용하는 원료 가스 공급계 및 반응 가스 공급계를 총칭하여, 제2 처리 가스 공급계라고도 칭한다.
상술한 각종 공급계 중, 어느 것, 혹은 모든 공급계는, 밸브(243a 내지 243g)나 MFC(241a 내지 241g) 등이 집적되어 이루어지는 집적형 공급 시스템(248)으로서 구성되어 있어도 된다. 집적형 공급 시스템(248)은, 가스 공급관(232a 내지 232g) 각각에 대하여 접속되어, 가스 공급관(232a 내지 232g) 내의 각종 가스의 공급 동작, 즉, 밸브(243a 내지 243g)의 개폐 동작이나 MFC(241a 내지 241g)에 의한 유량 조정 동작 등이, 후술하는 컨트롤러(121)에 의해 제어되도록 구성되어 있다. 집적형 공급 시스템(248)은, 일체형, 혹은 분할형의 집적 유닛으로서 구성되어 있으며, 가스 공급관(232a 내지 232g) 등에 대하여 집적 유닛 단위로 착탈을 행할 수 있어, 집적형 공급 시스템(248)의 메인터넌스, 교환, 증설 등을, 집적 유닛 단위로 행하는 것이 가능하게 구성되어 있다.
반응관(203)의 측벽 하방에는, 처리실(201) 내의 분위기를 배기하는 배기구(231a)가 마련되어 있다. 배기구(231a)는, 반응관(203)의 측벽의 하부로부터 상부를 따라, 즉, 웨이퍼 배열 영역을 따라서 마련되어 있어도 된다. 배기구(231a)에는 배기관(231)이 접속되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 통해서, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있다. 주로, 배기관(231), APC 밸브(244), 압력 센서(245)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함해서 생각해도 된다.
매니폴드(209)의 하방에는, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 마련되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속 재료에 의해 구성되고, 원반형으로 형성되어 있다. 시일 캡(219)의 상면에는, 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220b)이 마련되어 있다. 시일 캡(219)의 하방에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 예를 들어 SUS 등의 금속 재료에 의해 구성되고, 시일 캡(219)을 관통해서 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 웨이퍼(200)를 처리실(201) 내외로 반입 및 반출(반송)하는 반송계(반송 기구)로서 구성되어 있다.
매니폴드(209)의 하방에는, 시일 캡(219)을 강하시켜 보트(217)를 처리실(201) 내로부터 반출한 상태에서, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 셔터(219s)가 마련되어 있다. 셔터(219s)는, 예를 들어 SUS 등의 금속 재료에 의해 구성되고, 원반형으로 형성되어 있다. 셔터(219s)의 상면에는, 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220c)이 마련되어 있다. 셔터(219s)의 개폐 동작(승강 동작이나 회동 동작 등)은, 셔터 개폐 기구(115s)에 의해 제어된다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를, 수평 자세이면서 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성된다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성되는 단열판(218)이 다단으로 지지되어 있다.
반응관(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)에 대한 통전 정도를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포로 된다. 온도 센서(263)는, 반응관(203)의 내벽을 따라 마련되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는, 내부 버스(121e)를 통해서, CPU(121a)와 데이터 교환 가능하게 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 기판 처리에서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있게 조합된 것이며, 프로그램으로서 기능한다. 이하, 제어 프로그램, 프로세스 레시피 등을 총칭하여, 간단히 프로그램이라고도 한다. 또한, 프로세스 레시피를, 간단히 레시피라고도 한다. 본 명세서에서 프로그램이라는 말을 사용한 경우에는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보유되는 메모리 영역(워크 에어리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(241a 내지 241g), 밸브(243a 내지 243g), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 온도 센서(263), 히터(207), 회전 기구(267), 보트 엘리베이터(115), 셔터 개폐 기구(115s) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 레시피를 판독하도록 구성되어 있다. CPU(121a)는, 판독한 레시피의 내용을 따르도록, MFC(241a 내지 241g)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243g)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작, 셔터 개폐 기구(115s)에 의한 셔터(219s)의 개폐 동작 등을 제어하도록 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(123)에 저장된 상술한 프로그램을, 컴퓨터에 인스톨함으로써 구성할 수 있다. 외부 기억 장치(123)는, 예를 들어 HDD 등의 자기 디스크, CD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리 등의 반도체 메모리 등을 포함한다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 간단히 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 말을 사용한 경우에는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. 또한, 컴퓨터에의 프로그램의 제공은, 외부 기억 장치(123)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용해서 행해도 된다.
(2) 기판 처리 공정
상술한 기판 처리 장치를 사용하여, 반도체 장치의 제조 공정의 일 공정으로서, 도전성의 금속 원소 함유막(이하, 간단히 금속 함유막이라고도 함) 및 질화막 중 적어도 어느 것의 하지가 표면에 노출된 기판으로서의 웨이퍼(200) 상에, 하지의 산화를 억제하면서 저유전율막을 형성하는 기판 처리 시퀀스 예에 대해서, 주로 도 4, 도 5, 도 6의 (a) 내지 도 6의 (c)를 사용해서 설명한다. 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
본 양태에서의 기판 처리 시퀀스에서는,
도전성의 금속 원소 함유막으로서의 텅스텐막(W막) 및 질화막으로서의 실리콘 질화막(SiN막)중 적어도 어느 것(여기서는 양쪽)의 하지가 표면에 노출된 웨이퍼(200)에 대하여, 산화 가스 비함유의 제1 처리 가스로서, HCDS 가스 및 TEA 가스를 공급함으로써, 하지 상에 Si, C 및 N을 포함하고 O 비함유의 제1 막으로서, 실리콘 탄질화막(SiCN막)을 제1 두께로 형성하는 스텝(제1 성막)과,
웨이퍼(200)에 대하여, 산화 가스를 포함하는 제2 처리 가스로서, HCDS 가스, TEA 가스 및 O2 가스를 공급함으로써, SiCN막 상에, Si, O 및 N을 포함하는 제2 막으로서, Si, O, C 및 N을 포함하는 막인 실리콘 산탄질화막(SiOCN막)을 제1 두께보다도 두꺼운 제2 두께로 형성하는 스텝(제2 성막)
을 행하고, 제2 성막에 있어서, SiCN막의 표면으로부터 하지를 향해서 확산하는 산화 가스 유래의 O 원자를, SiCN막에 의해 흡수하여, SiCN막을 개질시킨다.
또한, 상술한 제1 성막에서는, 웨이퍼(200)에 대하여 HCDS 가스 및 TEA 가스를 공급하는 사이클을 소정 횟수 행한다. 도 4에 도시하는 가스 공급 시퀀스는, 제1 성막에 있어서, 웨이퍼(200)에 대하여 HCDS 가스 및 TEA 가스를 간헐적이면서 또한 비동시에 공급하는 사이클을, m회(m은 1 이상 3 이하의 정수) 행하는 시퀀스 예를 나타내고 있다.
또한, 상술한 제2 성막에서는, 웨이퍼(200)에 대하여 HCDS 가스, TEA 가스 및 O2 가스를 공급하는 사이클을 소정 횟수 행한다. 도 5에 도시하는 가스 공급 시퀀스는, 제2 성막에 있어서, 웨이퍼(200)에 대하여 HCDS 가스, TEA 가스 및 O2 가스를 간헐적이면서 또한 비동시에 공급하는 사이클을, n회(n은 1 이상의 정수) 행하는 시퀀스 예를 나타내고 있다.
본 명세서에서는, 도 4에 도시하는 제1 성막의 가스 공급 시퀀스, 및 도 5에 도시하는 제2 성막의 가스 공급 시퀀스를, 각각 편의상, 이하와 같이 나타내는 경우도 있다. 이하의 다른 양태의 설명에서도 마찬가지의 표기를 사용하는 것으로 한다.
(HCDS→TEA)×m ⇒ SiCN
(HCDS→TEA→O2)×n ⇒ SiOCN
본 명세서에서 「웨이퍼」라는 말을 사용한 경우에는, 웨이퍼 그 자체를 의미하는 경우나, 웨이퍼와 그 표면에 형성된 소정의 층이나 막의 적층체를 의미하는 경우가 있다. 본 명세서에서 「웨이퍼의 표면」이라는 말을 사용한 경우에는, 웨이퍼 그 자체의 표면을 의미하는 경우나, 웨이퍼 상에 형성된 소정의 층 등의 표면을 의미하는 경우가 있다. 본 명세서에서 「웨이퍼 상에 소정의 층을 형성한다」라고 기재한 경우에는, 웨이퍼 그 자체의 표면 상에 소정의 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼 상에 형성되어 있는 층 등의 위에 소정의 층을 형성하는 것을 의미하는 경우가 있다. 본 명세서에서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 동의이다.
(웨이퍼 차지, 보트 로드)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)되면, 셔터 개폐 기구(115s)에 의해 셔터(219s)가 이동되어, 매니폴드(209)의 하단 개구가 개방된다(셔터 오픈). 그 후, 도 1에 도시한 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져서 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은 O링(220b)을 통하여 매니폴드(209)의 하단을 시일한 상태가 된다.
웨이퍼(200)로서는, 예를 들어 단결정 Si에 의해 구성된 Si 기판, 혹은 표면에 단결정 Si막이 형성된 기판을 사용할 수 있다. 도 6의 (a)에 도시하는 바와 같이, 웨이퍼(200)의 표면의 적어도 일부에는, 하지로서, 도전성의 금속 원소 함유막인 W막과, 질화막인 SiN막 각각이, 미리 마련되어 있다. W막 중 적어도 일부, 및 SiN막 중 적어도 일부는, 각각 노출된 상태로 되어 있다.
(압력·온도 조정 스텝)
처리실(201) 내, 즉, 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)으로 되도록, 진공 펌프(246)에 의해 진공 배기(감압 배기)된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다(압력 조정). 또한, 처리실(201) 내의 웨이퍼(200)가 원하는 온도로 되도록 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포로 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)에 대한 통전 정도가 피드백 제어된다(온도 조정). 또한, 회전 기구(267)에 의한 보트(217) 및 웨이퍼(200)의 회전을 개시한다. 진공 펌프(246)의 가동, 웨이퍼(200)의 가열 및 회전은, 모두, 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다.
(제1 성막)
그 후, 다음의 스텝 A1, A2를 순차 실행한다.
[스텝 A1]
이 스텝에서는, 처리실(201) 내의 웨이퍼(200)에 대하여 HCDS 가스를 공급한다(HCDS 가스 공급). 구체적으로는, 밸브(243a)를 개방하여, 가스 공급관(232a) 내에 HCDS 가스를 흘린다. HCDS 가스는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되고, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)에 대하여 HCDS 가스가 공급된다. 이때, 밸브(243f, 243g)를 개방하여, 노즐(249a, 249b)을 통해서 처리실(201) 내에 N2 가스를 공급하도록 해도 된다.
본 스텝에서의 처리 조건으로서는,
HCDS 가스 공급 유량: 0.01 내지 2slm, 바람직하게는 0.1 내지 1slm
N2 가스 공급 유량(가스 공급관마다): 0 내지 10slm
각 가스 공급 시간: 1 내지 120초, 바람직하게는 1 내지 60초
처리 온도: 400 내지 800℃, 바람직하게는 600 내지 700℃
처리 압력: 1 내지 2666Pa, 바람직하게는 67 내지 1333Pa
이 예시된다.
또한, 본 명세서에서의 「1 내지 2666Pa」과 같은 수치 범위의 표기는, 하한값 및 상한값이 그 범위에 포함되는 것을 의미한다. 따라서, 예를 들어 「1 내지 2666Pa」이란 「1Pa 이상 2666Pa 이하」를 의미한다. 다른 수치 범위에 대해서도 마찬가지이다.
상술한 조건 하에서 웨이퍼(200)에 대하여 HCDS 가스를 공급함으로써, 웨이퍼(200)의 최표면 상에, Cl을 포함하는 Si 함유층이 형성된다. Cl을 포함하는 Si 함유층은, 웨이퍼(200)의 최표면에의, HCDS의 물리 흡착이나 화학 흡착, HCDS의 일부가 분해한 물질(이하, SixCly)의 화학 흡착, HCDS의 열분해에 의한 Si의 퇴적 등에 의해 형성된다. Cl을 포함하는 Si 함유층은, HCDS나 SixCly의 흡착층(물리 흡착층이나 화학 흡착층)이어도 되고, Cl을 포함하는 Si의 퇴적층이어도 된다. 본 명세서에서는, Cl을 포함하는 Si 함유층을, 간단히 Si 함유층이라고도 칭한다.
Si 함유층이 형성된 후, 밸브(243a)를 닫아, 처리실(201) 내의 HCDS 가스의 공급을 정지한다. 그리고, 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지). 이때, 밸브(243f, 243g)를 개방하여, 처리실(201) 내에 N2 가스를 공급한다. N2 가스는 퍼지 가스로서 작용한다.
원료 가스로서는, HCDS 가스 외에, 모노클로로실란(SiH3Cl, 약칭: MCS) 가스, 디클로로실란(SiH2Cl2, 약칭: DCS) 가스, 트리클로로실란(SiHCl3, 약칭: TCS) 가스, 테트라클로로실란(SiCl4, 약칭: STC) 가스, 옥타클로로트리실란(Si3Cl8, 약칭: OCTS) 가스 등의 클로로실란계 가스나, 테트라플루오로실란(SiF4) 가스 등의 플루오로실란계 가스나, 테트라브로모실란(SiBr4) 가스 등의 브로모실란계 가스나, 테트라요오도실란(SiI4) 가스 등의 요오도실란계 가스를 사용할 수 있다. 이 점은, 후술하는 스텝 B1 등에서도 마찬가지이다.
불활성 가스로서는, N2 가스 외에, Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다. 이 점은, 후술하는 각 스텝에서도 마찬가지이다.
[스텝 A2]
스텝 A1이 종료된 후, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 Si 함유층에 대하여 TEA 가스를 공급한다(TEA 가스 공급). 구체적으로는, 밸브(243b)를 개방하여, 가스 공급관(232b) 내에 TEA 가스를 흘린다. TEA 가스는, MFC(241b)에 의해 유량 조정되어, 노즐(249b)을 통해서 처리실(201) 내에 공급되고, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)에 대하여 TEA 가스가 공급된다. 이때, 밸브(243f, 243g)를 개방하여, 노즐(249a, 249b)을 통해서 처리실(201) 내에 N2 가스를 공급하도록 해도 된다.
본 스텝에서의 처리 조건으로서는,
TEA 가스 공급 유량: 0.1 내지 10slm
TEA 가스 공급 시간: 1 내지 120초, 바람직하게는 1 내지 60초
처리 압력: 1 내지 4000Pa, 바람직하게는 1 내지 3000Pa
이 예시된다. 다른 처리 조건은, 스텝 A1에서의 처리 조건과 마찬가지의 처리 조건으로 한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 TEA 가스를 공급함으로써, 웨이퍼(200) 상에 형성된 Si 함유층과 TEA 가스를 반응시켜, TEA 가스에 포함되는 N 성분 및 C 성분을 Si 함유층 중에 각각 도입시켜, Si 함유층을 개질시키는 것이 가능하게 된다. 결과로서, 웨이퍼(200) 상에 Si, C 및 N을 포함하고 O 비함유의 층으로서, 실리콘 탄질화층(SiCN층)이 형성된다. 또한, 본 스텝에서는, 반응 가스로서 아민계 가스인 TEA 가스를 사용함으로써, SiCN층 중으로의 C 성분의 첨가량을 많게 할 수 있어, 예를 들어 SiCN층 중으로의 N 성분의 첨가량보다도 많게 하는 것이 가능하게 된다. 결과로서, SiCN층에서의 C 농도를, 이 층에서의 N 농도보다도 높게 하는 것이 가능하게 된다.
SiCN층을 형성할 때, Si 함유층에 포함되어 있던 Cl 등의 불순물은, TEA 가스에 의한 Si 함유층의 개질 반응의 과정에서, 적어도 Cl을 포함하는 가스 상태 물질을 구성하여, 처리실(201) 내로부터 배출된다. 이에 의해, SiCN층은, 스텝 A1에서 형성된 Si 함유층에 비하여 Cl 등의 불순물이 적은 층으로 된다.
SiCN층이 형성된 후, 밸브(243b)를 닫아, 처리실(201) 내의 TEA 가스의 공급을 정지한다. 그리고, 스텝 A1에서의 퍼지와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지).
반응 가스(N 및 C 함유 가스)로서는, TEA 가스 외에, 예를 들어 디에틸아민((C2H5)2NH, 약칭: DEA) 가스, 모노에틸아민(C2H5NH2, 약칭: MEA) 가스 등의 에틸아민계 가스나, 트리메틸아민((CH3)3N, 약칭: TMA) 가스, 디메틸아민((CH3)2NH, 약칭: DMA) 가스, 모노메틸아민(CH3NH2, 약칭: MMA) 가스 등의 메틸아민계 가스 등을 사용할 수 있다. 또한, N 및 C를 포함하는 가스로서는, 아민계 가스 외에, 트리메틸히드라진((CH3)2N2(CH3)H, 약칭: TMH) 가스, 디메틸히드라진((CH3)2N2H2, 약칭: DMH) 가스, 모노메틸히드라진((CH3)HN2H2, 약칭: MMH) 가스 등의 유기 히드라진계 가스를 사용할 수 있다. 이 점은, 후술하는 스텝 B2 등에서도 마찬가지이다.
[소정 횟수 실시]
상술한 스텝 A1, A2를 비동시에, 즉, 동기시키지 않고 행하는 사이클을 소정 횟수(m회, m은 1 이상 3 이하의 정수) 행함으로써, 도 6의 (b)에 도시하는 바와 같이, 웨이퍼(200) 상, 즉, 웨이퍼(200)의 표면에 노출된 W막 및 SiN막 각각의 위에, 소정 조성 및 소정 막 두께의 SiCN막이 형성된다.
상술한 바와 같이, 제1 성막에서는, 웨이퍼(200) 상에 형성되는 SiCN막에서의 C 농도를, 이 막에서의 N 농도보다도 높게 하는 것이 가능하게 된다. 제1 성막이 완료된 시점에서, SiCN막에서의 C 농도를, 예를 들어 30 내지 50at％의 범위 내의 소정의 농도로 하는 것이 가능하게 된다. SiCN막에서의 C 농도를 이렇게 높게 함으로써, 후술하는 산화 블록 효과가 적정하게 얻어지게 된다.
또한, SiCN막에서의 C 농도가 30at％ 미만이 되면, 후술하는 O 원자 트랩 효과가 불충분해짐으로써, 후술하는 산화 블록 효과가 불충분해져서, 후술하는 제2 성막에서, 하지(W막이나 SiN막)의 일부가 산화되어버리는 경우가 있다. SiCN막에서의 C 농도를 30at％ 이상으로 함으로써, O 원자 트랩 효과가 충분히 얻어져서, 산화 블록 효과가 충분히 얻어지게 되어, 제2 성막에서 하지의 산화를 회피하는 것이 가능하게 된다.
또한, SiCN막에서의 C 농도가 50at％를 초과하면, 후술하는 제2 성막에서 개질된 후의 SiCN막(SiOCN막 또는 SiON막)에 잔류하는 C의 양이 많아져, 누설 전류가 증대하는 경우가 있다. SiCN막에서의 C 농도를 50at％ 이하로 함으로써, 개질 후의 SiCN막(SiOCN막 또는 SiON막)에 잔류하는 C의 양을 저감할 수 있어, 누설 전류를 억제하는 것이 가능하게 된다.
SiCN막의 두께(제1 두께)는, 예를 들어 0.05nm 이상 0.15nm 이하의 범위 내의 두께로 한다.
SiCN막의 두께가 0.05nm 미만이 되면, 후술하는 산화 블록 효과가 불충분해져서, 후술하는 제2 성막에서, 하지(W막이나 SiN막)의 일부가 산화되어버리는 경우가 있다. SiCN막의 두께를 0.05nm 이상의 두께로 함으로써, 산화 블록 효과가 충분히 얻어지게 되어, 제2 성막에서, 하지의 산화를 회피하는 것이 가능하게 된다.
SiCN막의 두께가 0.15nm 초과가 되면, 후술하는 적층막의 총 유전율이 증가해버리는 경우가 있다. SiCN막의 두께를 0.15nm 이하의 두께로 함으로써, 후술하는 적층막의 총 유전율의 증가를 억제하는 것이 가능하게 된다.
상술한 사이클은, 복수회 반복하는 것이 바람직하다. 즉, 상술한 사이클을 1회 행할 때 형성되는 SiCN층의 두께를 원하는 막 두께보다도 얇게 하여, SiCN층을 적층함으로써 형성되는 SiCN막의 막 두께가 원하는 막 두께로 될 때까지, 상술한 사이클을 복수회 반복하는 것이 바람직하다. 상술한 사이클의 실시 횟수를 1회 이상 3회 이하의 소정의 횟수로 함으로써, SiCN막의 두께를, 상술한 범위 내의 두께로 하는 것이 가능하게 된다.
(제2 성막)
그 후, 다음의 스텝 B1 내지 B3을 순차 실행한다.
[스텝 B1]
이 스텝에서는, 상술한 스텝 A1에서의 처리 수순, 처리 조건과 마찬가지의 처리 수순, 처리 조건에 의해, 처리실(201) 내의 웨이퍼(200)에 대하여 HCDS 가스를 공급한다(HCDS 가스 공급). 이에 의해, 웨이퍼(200) 상, 즉, 웨이퍼(200) 상에 형성된 SiCN막 상에 Si 함유층이 형성된다. Si 함유층이 형성된 후, 처리실(201) 내의 HCDS 가스의 공급을 정지하고, 스텝 A1에서의 퍼지와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지).
[스텝 B2]
스텝 B1이 종료된 후, 상술한 스텝 A2에서의 처리 수순, 처리 조건과 마찬가지의 처리 수순, 처리 조건에 의해, 처리실(201) 내의 웨이퍼(200)에 대하여 TEA 가스를 공급한다(TEA 가스 공급). 이에 의해, 스텝 B1에서 형성된 Si 함유층이 TEA 가스에 의해 개질되어, 웨이퍼(200) 상, 즉, 웨이퍼(200) 상에 형성된 SiCN막 상에 SiCN층이 형성된다. SiCN층이 형성된 후, 처리실(201) 내의 TEA 가스의 공급을 정지하고, 스텝 A1에서의 퍼지와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지).
[스텝 B3]
스텝 B2가 종료된 후, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상의 SiCN막 상에 형성된 SiCN층에 대하여 O2 가스를 공급한다(O2 가스 공급). 구체적으로는, 밸브(243c)를 개방하여, 가스 공급관(232c) 내에 O2 가스를 흘린다. O2 가스는, MFC(241c)에 의해 유량 조정되어, 가스 공급관(232b), 노즐(249b)을 통해서 처리실(201) 내에 공급되고, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)에 대하여 O2 가스가 공급된다. 이때, 밸브(243f, 243g)를 개방하여, 노즐(249a, 249b)을 통해서 처리실(201) 내에 N2 가스를 공급하도록 해도 된다.
본 스텝에서의 처리 조건으로서는,
O2 가스 공급 유량: 0.1 내지 10slm
O2 가스 공급 시간: 1 내지 120초, 바람직하게는 1 내지 60초
처리 압력: 1 내지 4000Pa, 바람직하게는 1 내지 3000Pa
이 예시된다. 다른 처리 조건은, 스텝 A1에서의 처리 조건과 마찬가지의 처리 조건으로 한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 O2 가스를 공급함으로써, 웨이퍼(200) 상의 SiCN막 상에 형성된 SiCN층의 적어도 일부가 산화(개질)된다. 결과로서, 웨이퍼(200) 상, 즉, 웨이퍼(200) 상에 형성된 SiCN막 상에, Si, O 및 N을 포함하는 층으로서, Si, O, C 및 N을 포함하는 층인 실리콘 산탄질화층(SiOCN층)이 형성된다. SiOCN층을 형성할 때, SiCN층에 포함되어 있던 Cl 등의 불순물은, O2 가스에 의한 SiCN층의 개질 반응의 과정에서, 적어도 Cl을 포함하는 가스 상태 물질을 구성하여, 처리실(201) 내로부터 배출된다. 이에 의해, SiOCN층은, 스텝 B1에서 형성된 Si 함유층이나 스텝 B2에서 형성된 SiCN층에 비하여, Cl 등의 불순물이 적은 층으로 된다.
SiOCN층이 형성된 후, 밸브(243c)를 닫아, 처리실(201) 내의 O2 가스의 공급을 정지한다. 그리고, 스텝 A1에서의 퍼지와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지).
반응 가스(O 함유 가스)로서는, O2 가스 외에, 예를 들어 오존(O3) 가스, 수증기(H2O 가스), 일산화질소(NO) 가스, 아산화질소(N2O) 가스 등을 사용할 수 있다.
[소정 횟수 실시]
상술한 스텝 B1 내지 B3을 비동시에, 즉, 동기시키지 않고 행하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 행함으로써, 웨이퍼(200) 상, 즉, 제1 성막을 행함으로써 웨이퍼(200) 상에 형성된 SiCN막 상에, 소정 조성 및 소정 막 두께의 SiOCN막이 형성된다.
또한, 제2 성막에서는, SiOCN막을 형성하는 과정에서, 산화 가스(여기서는 O2 가스) 유래의 O 원자, 예를 들어 웨이퍼(200)에 대하여 공급되는 산화 가스에 포함되는 O 성분의 일부나, 웨이퍼(200) 상에 형성되는 SiOCN층에 포함되는 O 성분의 일부를, 제2 성막의 하지가 되는 SiCN막에 대해서도 공급하는 것이 가능하게 된다. 이에 의해, 제2 성막의 하지가 되는 SiCN막에 포함되는 C 원자의 적어도 일부를 O 원자로 치환시키고, 이 막 중에 O 성분을 확산시켜서 첨가하여, 이 막을, SiCN막보다도 유전율이 낮은 SiOCN막으로 개질(산화)시키는 것이 가능하게 된다. 이때, 조건에 따라서는, 이 막을, O 농도가 N 농도보다도 높은 SiOCN막으로 개질시키는 것도 가능하게 된다. 또한, 조건에 따라서는, 이 막을, C 비함유의 실리콘 산질화막(SiON막)으로 개질시키는 것도 가능하게 되고, 나아가, O 농도가 N 농도보다도 높은 SiON막으로 개질시키는 것도 가능하게 된다.
또한, 제2 성막에서는, 제2 성막이 완료된 시점에서, SiCN막 전체를, SiOCN막 또는 SiON막으로 개질시킨 상태로 하는 것이 가능하게 된다. 이에 의해, 도 6의 (c)에 도시하는 바와 같이, 웨이퍼(200) 상, 즉, 웨이퍼(200) 상에 노출된 W막 및 SiN막 각각의 위에, 유전율이 각각 낮은 제1 막(SiOCN막 또는 SiON막)과 제2 막(SiOCN막)이 이 순서대로 적층되어 이루어지는 적층막을 형성하는 것이 가능하게 된다. 이 적층막은, 소위 저유전율막(Low-k막)이 된다.
또한, 제2 성막을 행할 때, SiCN막, 즉, 적층막을 형성할 때의 하지측(W막측, SiN막측)으로 확산하려고 하는 산화 가스 유래의 O 원자(O 성분)는, SiCN막 자체가 산화됨으로써 트랩되어, 하지측으로의 확산이 블록된다. 이와 같이, 하지측으로의 O 성분의 확산을 SiCN막에 의해 제한함으로써, 하지로서의 W막 및 SiN막 각각의 산화를 억제하는 것이 가능하게 된다. 본 명세서에서는, SiCN막에 의해 얻어지는 이 O 성분의 하지로의 확산 블록 효과, 즉, 하지의 산화 억제 효과를, 산화 블록 효과라고도 칭한다. 또한, 상술한 바와 같이, 제1 성막에서는, SiCN막에서의 C 농도를, N 농도보다도 높게 하는 것이 가능하게 된다. 이렇게 함으로써, 제2 성막에서의 SiCN막에 의한 O 원자의 트랩 효과를 향상시킬 수 있어, 제2 성막에서 얻어지는 하지의 산화 블록 효과를 보다 높여서, 하지의 산화를 보다 억제하는 것이 가능하게 된다.
또한, 제2 성막에서 형성하는 SiOCN막의 두께(제2 두께)는, 제1 성막에서 형성된 SiCN막의 두께(제1 두께)보다도 두껍게 하는 것이 바람직하다. 즉, 제1 성막에서 형성하는 SiCN막의 두께는, 제2 성막에서 형성하는 SiOCN막의 두께보다도 얇게 하는 것이 바람직하다. 이렇게 함으로써, 제2 성막을 행할 때, 제1 성막에서 형성된 SiCN막 전체를 산화시켜서 SiOCN막 또는 SiON막으로 개질시키는 것이 가능하게 되어, 제1 성막에서 형성된 SiCN막 전체를 저유전율막으로 개질시키는 것이 가능하게 된다. 결과로서, 제1 막과 제2 막이 적층되어 이루어지는 적층막의 총 유전율을 저하시키는 것이 가능하게 된다. 또한, 적층막의 총 막 두께 중, 유전율이 제1 막의 유전율보다도 낮아지는 경향이 있는 제2 막이 차지하는 두께의 비율을 크게 함으로써, 즉, 유전율이 제2 막의 유전율보다도 높아지는 경향이 있는 제1 막이 차지하는 두께의 비율을 작게 함으로써, 적층막의 평균적인 유전율을 보다 저하시키는 것이 가능하게 된다.
상술한 사이클은, 복수회 반복하는 것이 바람직하다. 즉, 상술한 사이클을 1회 행할 때 형성되는 SiOCN층의 두께를 원하는 막 두께보다도 얇게 하여, SiOCN층을 적층함으로써 형성되는 SiOCN막의 막 두께가 원하는 막 두께로 될 때까지, 상술한 사이클을 복수회 반복하는 것이 바람직하다.
(애프터 퍼지 및 대기압 복귀)
제2 막으로서의 SiOCN막의 형성, 및 제1 막으로서 형성된 SiCN막의 SiOCN막 또는 SiON막으로의 개질이 각각 종료된 후, 노즐(249a, 249b) 각각으로부터, 퍼지 가스로서의 N2 가스를 처리실(201) 내에 공급하여, 배기구(231a)로부터 배기한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드, 웨이퍼 디스차지)
보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되어, 매니폴드(209)의 하단이 개구된다. 그리고, 처리가 끝난 웨이퍼(200)가 보트(217)에 지지된 상태에서 매니폴드(209)의 하단으로부터 반응관(203)의 외부로 반출(보트 언로드)된다. 보트 언로드 후에는 셔터(219s)가 이동되어, 매니폴드(209)의 하단 개구가 O링(220c)을 통하여 셔터(219s)에 의해 시일된다(셔터 클로즈). 처리가 끝난 웨이퍼(200)는, 반응관(203)의 외부로 반출된 후, 보트(217)로부터 취출된다(웨이퍼 디스차지).
(3) 본 양태에 의한 효과
본 양태에 의하면, 이하에 나타내는 하나 또는 복수의 효과가 얻어진다.
(a) 제2 성막을 행하기 전에 제1 성막을 행함으로써, 제2 성막을 행할 때, SiCN막보다도 하방으로 확산하려고 하는 산화 가스 유래의 O 원자(O 성분), 즉, 하지에 도달하려고 하는 O 성분을 블록하는 것이 가능하게 된다. 이 SiCN막에 의한 O 성분의 확산 블록 작용에 의해, 하지의 산화를 억제하는 것이 가능하게 된다. 또한, 하지인 W막의 표면이 산화되면, W막의 저항이 상승하는 경우가 있지만, 본 양태에 의하면, 이 과제를 회피하는 것이 가능하게 된다. 또한, 하지인 SiN막의 표면이 산화되면, SiN막이 갖는 차지 트랩 특성이 열화되는 경우가 있지만, 본 양태에 의하면, 이 과제를 회피하는 것이 가능하게 된다.
(b) 제1 성막에서는, SiCN막에서의 C 농도를 N 농도보다도 높고 할 수 있고, 이렇게 함으로써, 제2 성막에서 얻어지는 하지의 산화 블록 효과를 보다 높여서, 하지의 산화를 보다 억제하는 것이 가능하게 된다.
(c) 제2 성막에서는, 산화 가스를 포함하는 제2 처리 가스를 사용함으로써, 웨이퍼(200) 상에 유전율이 낮은 SiOCN막을 형성하는 것이 가능하게 된다. 또한, 제2 성막을 행함으로써, 제1 성막에서 형성된 SiCN막을 산화시켜, 유전율이 낮은 SiOCN막 또는 SiON막으로 개질시키는 것이 가능하게 된다. 이에 의해, 제1 막과 제2 막이 적층되어 이루어지는 적층막을, 저유전율막으로 하는 것이 가능하게 된다.
(d) 제2 성막에서 형성하는 SiOCN막의 두께를, 제1 성막에서 형성하는 SiCN막의 두께보다도 두껍게 함으로써, SiCN막의 산화를 재촉할 수 있어, 제1 막과 제2 막이 적층되어 이루어지는 적층막의 유전율을 보다 저하시키는 것이 가능하게 된다. 또한, 적층막의 총 막 두께 중, 유전율이 제1 막의 유전율보다도 낮아지는 경향이 있는 제2 막이 차지하는 두께의 비율을 크게 함으로써, 즉, 유전율이 제2 막의 유전율보다도 높아지는 경향이 있는 제1 막이 차지하는 두께의 비율을 작게 함으로써, 적층막의 평균적인 유전율을 보다 저하시키는 것이 가능하게 된다.
(e) 이상 서술한 바와 같이 본 양태에 의하면, 하지(W막 및 SiN막) 상에 형성되는 산화막(제1 막과 제2 막의 적층막)을 저유전율막으로 하면서도, 하지의 산화를 억제하는 것이 가능하게 된다. 본 양태의 방법에 의해 형성한 적층막은, 예를 들어 MPU 등의 로직 디바이스나, DRAM이나 3DNAND 등의 메모리 디바이스에서의 사이드 월 스페이서나 하드마스크나 에치 스토퍼 등에 적합하게 적용할 수 있다.
(f) 제1 성막과 제2 성막에서 온도 조건을 동일하게 함으로써, 제1 성막과 제2 성막의 사이에 웨이퍼(200)의 온도를 변경하는 공정(승온 공정 또는 강온 공정)을 마련할 필요가 없어져서, 기판 처리의 스루풋을 향상시키는 것이 가능하게 된다.
(g) 본 양태의 효과는, HCDS 가스 이외의 원료 가스를 사용하는 경우나, TEA 가스 이외의 N 및 C 함유 가스를 사용하는 경우나, O2 가스 이외의 O 함유 가스를 사용하는 경우나, N2 가스 이외의 불활성 가스를 사용하는 경우에도, 마찬가지로 얻을 수 있다.
<본 개시의 제2 양태>
이하, 본 개시의 제2 양태에 대해서, 주로, 도 7의 (a) 내지 도 7의 (c)를 사용해서 설명한다.
도 7의 (a)에 도시하는 바와 같이, 본 양태에서의 웨이퍼(200)의 표면의 적어도 일부에는, 하지로서, 질화막인 SiN막이 미리 마련되어 있다. SiN막 중 적어도 일부는 웨이퍼(200)의 표면에서 노출된 상태로 되어 있다.
(제1 성막)
제1 성막은, 이하에 나타내는 성막 시퀀스와 같이, 상술한 양태에서의 제1 성막과 마찬가지로 행한다. 그 결과, 도 7의 (b)에 도시하는 바와 같이, 웨이퍼(200) 상, 즉, 웨이퍼(200)의 표면에 노출된 SiN막 상에 소정 조성 및 소정 막 두께의 SiCN막이 형성된다.
(HCDS→TEA)×m ⇒ SiCN
(제2 성막)
제2 성막에서는, 이하에 나타내는 성막 시퀀스와 같이, 다음의 스텝 C1 내지 C3을 순서대로 행한다.
(HCDS→NH3→O2)×n ⇒ SiON
[스텝 C1]
스텝 C1에서는, 상술한 스텝 A1에서의 처리 수순, 처리 조건과 마찬가지의 처리 수순, 처리 조건에 의해, 처리실(201) 내의 웨이퍼(200)에 대하여 HCDS 가스를 공급한다(HCDS 가스 공급). 이에 의해, 웨이퍼(200) 상, 즉, 웨이퍼(200) 상에 형성된 SiCN막 상에 Si 함유층이 형성된다. Si 함유층이 형성된 후, 처리실(201) 내의 HCDS 가스의 공급을 정지하고, 스텝 A1에서의 퍼지와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지).
[스텝 C2]
스텝 C1이 종료된 후, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상의 SiCN막 상에 형성된 Si 함유층에 대하여 NH3 가스를 공급한다(NH3 가스 공급). 구체적으로는, 밸브(243d)를 개방하여, 가스 공급관(232d) 내에 NH3 가스를 흘린다. NH3 가스는, MFC(241d)에 의해 유량 조정되어, 가스 공급관(232b), 노즐(249b)을 통해서 처리실(201) 내에 공급되고, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)에 대하여 NH3 가스가 공급된다. 이때, 밸브(243f, 243g)를 개방하여, 노즐(249a, 249b)을 통해서 처리실(201) 내에 N2 가스를 공급하도록 해도 된다.
본 스텝에서의 처리 조건으로서는,
NH3 가스 공급 유량: 0.1 내지 10slm
NH3 가스 공급 시간: 1 내지 120초, 바람직하게는 1 내지 60초
처리 압력: 1 내지 4000Pa, 바람직하게는 1 내지 3000Pa
이 예시된다. 다른 처리 조건은, 상술한 양태의 스텝 A1에서의 처리 조건과 마찬가지의 처리 조건으로 한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 NH3 가스를 공급함으로써, 웨이퍼(200) 상의 SiCN막 상에 형성된 Si 함유층의 적어도 일부가 질화(개질)된다. Si 함유층이 개질됨으로써, 웨이퍼(200) 상에 Si 및 N을 포함하는 층, 즉, 실리콘 질화층(SiN층)이 형성된다. SiN층을 형성할 때, Si 함유층에 포함되어 있던 Cl 등의 불순물은, NH3 가스에 의한 Si 함유층의 개질 반응의 과정에서, 적어도 Cl을 포함하는 가스 상태 물질을 구성하여, 처리실(201) 내로부터 배출된다. 이에 의해, SiN층은, 스텝 C1에서 형성된 Si 함유층에 비하여 Cl 등의 불순물이 적은 층으로 된다.
SiN층이 형성된 후, 밸브(243d)를 닫아, 처리실(201) 내의 NH3 가스의 공급을 정지한다. 그리고, 스텝 A1에서의 퍼지와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지).
반응 가스(N 및 H 함유 가스)로서는, NH3 가스 외에, 예를 들어 디아젠(N2H2) 가스, 히드라진(N2H4) 가스, N3H8 가스 등의 질화수소계 가스를 사용할 수 있다.
[스텝 C3]
스텝 C2가 종료된 후, 상술한 스텝 B3에서의 처리 수순, 처리 조건과 마찬가지의 처리 수순, 처리 조건에 의해, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상의 SiCN막 상에 형성된 SiN층에 대하여 O2 가스를 공급한다(O2 가스 공급). 이에 의해, 웨이퍼(200) 상의 SiCN막 상에 형성된 SiN층의 적어도 일부가 산화(개질)되어, 웨이퍼(200) 상, 즉, 웨이퍼(200) 상의 SiCN막 상에, Si, O 및 N을 포함하는 층으로서, 실리콘 산질화층(SiON층)이 형성된다. SiON층을 형성할 때, SiN층에 포함되어 있던 Cl 등의 불순물은, O2 가스에 의한 SiN층의 개질 반응의 과정에서, 적어도 Cl을 포함하는 가스 상태 물질을 구성하여, 처리실(201) 내로부터 배출된다. 이에 의해, SiON층은, 스텝 C1에서 형성된 Si 함유층이나 스텝 C2에서 형성된 SiN층에 비하여, Cl 등의 불순물이 적은 층으로 된다.
SiCN막 상에 SiON층이 형성된 후, 처리실(201) 내의 NH3 가스의 공급을 정지하고, 스텝 A1에서의 퍼지와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지).
[소정 횟수 실시]
스텝 C1 내지 C3을 비동시에, 즉, 동기시키지 않고 행하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 행함으로써, 웨이퍼(200) 상, 즉, 제1 성막을 행함으로써 웨이퍼(200) 상에 형성된 SiCN막 상에, 소정 조성 및 소정 막 두께의 SiON막을 형성하는 것이 가능하게 된다.
또한, 제2 성막에서는, SiON막을 형성하는 과정에서, 산화 가스(여기서는 O2 가스) 유래의 O 원자, 예를 들어 웨이퍼(200)에 대하여 공급되는 산화 가스에 포함되는 O 성분의 일부나, 웨이퍼(200) 상에 형성되는 SiON층에 포함되는 O 성분의 일부를, 제2 성막의 하지가 되는 SiCN막에 대해서도 공급하는 것이 가능하게 된다. 이에 의해, 제2 성막의 하지가 되는 SiCN막에 포함되는 C 원자의 적어도 일부를 O 원자로 치환시키고, 이 막 중에 O 성분을 확산시켜서 첨가하여, 이 막을, SiCN막보다도 유전율이 낮은 SiOCN막으로 개질(산화)시키는 것이 가능하게 된다. 이때, 조건에 따라서는, 이 막을, O 농도가 N 농도보다도 높은 SiOCN막으로 개질시키는 것도 가능하게 된다. 또한, 조건에 따라서는, 이 막을, C 비함유의 SiON막으로 개질시키는 것도 가능하게 되고, 나아가, O 농도가 N 농도보다도 높은 SiON막으로 개질시키는 것도 가능하게 된다.
또한, 제2 성막에서는, 제2 성막이 완료된 시점에서, SiCN막의 전체를, SiOCN막 또는 SiON막으로 개질시킨 상태로 하는 것이 가능하게 된다. 이에 의해, 도 7의 (c)에 도시하는 바와 같이, 웨이퍼(200) 상, 즉, 웨이퍼(200) 상에 노출된 SiN막 상에 유전율이 각각 낮은 제1 막(SiOCN막 또는 SiON막)과 제2 막(SiON막)이 이 순서대로 적층되어 이루어지는 적층막을 형성하는 것이 가능하게 된다. 이 적층막은, 소위 Low-k막이 된다.
본 양태에서도, 상술한 양태와 마찬가지의 효과가 얻어진다.
즉, 제2 성막을 행하기 전에 제1 성막을 행함으로써, 제2 성막을 행할 때, SiCN막보다도 하방으로 확산하려고 하는 산화 가스 유래의 O 원자(O 성분), 즉, 하지에 도달하려고 하는 O 성분을 블록하는 것이 가능하게 된다. 이 SiCN막에 의한 O 성분의 확산 블록 작용에 의해, 하지의 산화를 억제하는 것이 가능하게 된다.
또한, 제1 성막에서는, SiCN막에서의 C 농도를 N 농도보다도 높게 할 수 있고, 이렇게 함으로써, 제2 성막에서 얻어지는 하지의 산화 블록 효과를 보다 높여서, 하지의 산화를 보다 억제하는 것이 가능하게 된다.
또한, 제2 성막에서는, 산화 가스를 포함하는 제2 처리 가스를 사용함으로써, 웨이퍼(200) 상에 유전율이 낮은 SiON막을 형성하는 것이 가능하게 된다.
또한, 제2 성막을 행함으로써, 제1 성막에서 형성된 SiCN막을 산화시켜, 유전율이 낮은 SiOCN막 또는 SiON막으로 개질하는 것이 가능하게 된다. 이에 의해, 제1 막과 제2 막이 적층되어 이루어지는 적층막을, 저유전율막으로 하는 것이 가능하게 된다.
또한, 제2 성막에서 형성하는 SiON막의 두께를 제1 성막에서 형성하는 SiCN막의 두께보다도 두껍게 함으로써, SiCN막의 산화를 재촉할 수 있어, 제1 막과 제2 막이 적층되어 이루어지는 적층막의 유전율을 보다 저하시키는 것이 가능하게 된다. 또한, 적층막의 총 막 두께 중, 제2 막이 차지하는 두께의 비율을 크게 함으로써, 적층막의 평균적인 유전율을 제2 막의 유전율에 접근시키는 것이 가능하게 된다.
이와 같이, 본 양태에서도, 하지(SiN막) 상에 형성되는 산화막(제1 막과 제2 막의 적층막)을 저유전율막으로 하면서도, 하지의 산화를 억제하는 것이 가능하게 된다.
또한, 본 양태에서도, 제1 성막과 제2 성막에서 온도 조건을 동일하게 함으로써, 기판 처리의 스루풋을 향상시키는 것이 가능하게 된다.
또한, 본 양태의 효과는, HCDS 가스 이외의 원료 가스를 사용하는 경우나, NH3 가스 이외의 N 함유 가스를 사용하는 경우나, O2 가스 이외의 O 함유 가스를 사용하는 경우나, N2 가스 이외의 불활성 가스를 사용하는 경우에도, 마찬가지로 얻을 수 있다.
<본 개시의 다른 양태>
이상, 본 개시의 양태를 구체적으로 설명하였다. 그러나, 본 개시는 상술한 양태에 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
예를 들어, 상술한 양태에서는, 표면에 하지(W막이나 SiN막)가 미리 형성되어 있는 웨이퍼를 준비하고, 그 웨이퍼를 처리실 내에 반입해서 제1 성막과 제2 성막을 행하는 예, 즉, 하지의 형성과, 하지 상에의 적층막의 형성(제1 성막, 제2 성막)을 각각 별도의 처리실 내에서(ex-situ에서) 행하는 예에 대해서 설명하였다. 그러나, 예를 들어 이하에 나타내는 성막 시퀀스와 같이, 하지로서의 SiN막의 형성과, 하지 상에의 적층막의 형성을 동일한 처리실 내에서(in-situ에서) 행하도록 해도 된다. 또한, 이하의 성막 시퀀스에서의 l, n은 각각 1 이상의 정수를 나타내고 있고, m은 1 이상 3 이하의 정수를 나타내고 있다.
(HCDS→NH3)×l→(HCDS→TEA)×m→(HCDS→NH3→O2)×n
또한 예를 들어, 이하에 나타내는 성막 시퀀스와 같이, 하지의 형성과 제1 성막을 in-situ에서 행하고, 제1 성막과 제2 성막을 ex-situ에서 행하도록 해도 된다.
(HCDS→NH3)×l→(HCDS→TEA)×m
(HCDS→NH3→O2)×n
또한 예를 들어, 이하에 나타내는 성막 시퀀스와 같이, 하지의 형성과 제1 성막을 ex-situ에서 행하고, 제1 성막과 제2 성막을 ex-situ에서 행하도록 해도 된다.
(HCDS→NH3)×l
(HCDS→TEA)×m
(HCDS→NH3→O2)×n
이들 경우에도, 상술한 양태와 마찬가지의 효과가 얻어진다. 또한, 하지의 형성과, 하지 상에의 적층막의 형성을 in-situ에서 행하는 경우, 하지와 제1 막의 계면 및 제1 막과 제2 막의 계면을 청정한 상태로 유지하는 것이 용이하게 된다.
또한 예를 들어, 제2 성막을 행한 후, 제1 성막과 마찬가지의 처리 수순, 처리 조건에서 성막 처리를 행함으로써, 제2 막 상, 즉, 적층막의 최표면 상에, Si, C 및 N을 포함하고 O 비함유의 제3막(캡층)으로서, SiCN막을 형성하도록 해도 된다. 이에 의해, 캡층을 포함하는 적층막의 애싱 내성 및 습식 에칭 내성을, 균형있게 향상시키는 것이 가능하게 된다. 또한, 캡층을 포함하는 적층막에서의 총 유전율의 증가를 회피하기 위해서, 제3 막의 두께(제3 두께)는, 제2 막의 두께(제2 두께)보다도 얇게 하는 것이 바람직하다.
상술한 양태에서는, 기판의 표면에 노출되어 있는 도전성의 금속 함유막으로서, 금속 단체 막인 W막을 예시했지만, 본 개시는 이러한 양태에 한정되지 않는다. 예를 들어, 기판의 표면에 노출되어 있는 도전성의 금속 함유막은, 티타늄 질화막(TiN막), 텅스텐 질화막(WN막) 등의 금속 질화막이어도 되고, 알루미늄막(Al막), 코발트막(Co막), 니켈막(Ni막), 백금막(Pt막), 구리막(Cu막) 등의 금속 단체 막이어도 된다. 이들 경우에도, 상술한 양태와 마찬가지의 효과가 얻어진다. 또한, 본 명세서에서는, TiN막이나 W막 등의 도전성의 금속 함유막을, 간단히 금속막이라고도 칭한다.
제1 성막에서는, 제1 처리 가스(원료 가스)로서, HCDS 가스 등의 상술한 각종 할로실란계 가스 외에, 1,1,2,2-테트라클로로-1,2-디메틸디실란((CH3)2Si2Cl4, 약칭: TCDMDS) 가스 등의 알킬할로실란계 가스나, 헥사메틸디실란((CH3)3-Si-Si-(CH3)3, 약칭: HMDS) 가스 등의 알킬실란계 가스나, 1,4-디실란부탄(Si2C2H10, 약칭: DSB) 가스 등의 알킬렌실란계 가스를 사용해도 된다. 또한, 제1 처리 가스(반응 가스)로서, TEA 가스 등의 상술한 각종 N 및 C 함유 가스 외에, NH3 가스 등의 N 함유 가스나 C3H6 가스 등의 C 함유 가스를 사용해도 된다. 그리고, 이하에 나타내는 가스 공급 시퀀스에 의해, 도전성의 금속 함유막 및 질화막 중 적어도 어느 것의 하지가 표면에 노출된 웨이퍼 상에, 제1 막으로서, SiCN막을 형성하도록 해도 된다. 이들 경우에도, 상술한 양태와 마찬가지의 효과가 얻어진다. 또한, 알킬할로실란계 가스, 알킬실란계 가스 및 알킬렌실란계 가스는, 각각 Si원 및 C원으로서 작용하는 가스이다.
(TCDMDS→NH3)×m ⇒ SiCN
(HMDS→NH3)×m ⇒ SiCN
(DSB→NH3)×m ⇒ SiCN
(HCDS→C3H6→NH3)×m ⇒ SiCN
제2 성막에서는, 제2 처리 가스(원료 가스)로서, HCDS 가스 등의 상술한 각종 할로실란계 가스 외에, TCDMDS 가스 등의 알킬할로실란계 가스나, HMDS 가스 등의 알킬실란계 가스나, DSB 가스 등의 알킬렌실란계 가스를 사용해도 된다. 또한, 제2 처리 가스(반응 가스)로서, TEA 가스, NH3 가스, O2 가스 등의 상술한 각종 N 및 C 함유 가스, N 함유 가스, O 함유 가스 외에, C3H6 가스 등의 C 함유 가스를 사용해도 된다. 그리고, 이하에 나타내는 가스 공급 시퀀스에 의해, 웨이퍼(200) 상, 즉, 제1 막 상에, 제2 막으로서, SiOCN막 또는 SiON막을 형성하도록 해도 된다. 이들 경우에도, 상술한 양태와 마찬가지의 효과가 얻어진다.
(HCDS→O2→TEA)×n ⇒ SiOCN
(HCDS→C3H6→NH3→O2)×n ⇒ SiOCN
(HCDS→C3H6→O2→NH3)×n ⇒ SiOCN
(TCDMDS→NH3→O2)×n ⇒ SiOCN
(TCDMDS→O2→NH3)×n ⇒ SiOCN
(HCDS→O2→NH3)×n ⇒ SiON
(DCS→NH3→O2)×n ⇒ SiON
(DCS→O2→NH3)×n ⇒ SiON
각 처리에 사용되는 레시피는, 처리 내용에 따라 개별로 준비하여, 전기 통신 회선이나 외부 기억 장치(123)를 통해서 기억 장치(121c) 내에 저장해 두는 것이 바람직하다. 그리고, 각 처리를 개시할 때, CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서, 처리 내용에 따라 적정한 레시피를 적절히 선택하는 것이 바람직하다. 이에 의해, 1대의 기판 처리 장치에서 다양한 막종, 조성비, 막질, 막 두께의 막을, 재현성 좋게 형성할 수 있게 된다. 또한, 오퍼레이터의 부담을 저감할 수 있어, 조작 미스를 회피하면서, 각 처리를 신속하게 개시할 수 있게 된다.
상술한 레시피는, 새롭게 작성하는 경우에 한하지 않고, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비해도 된다. 레시피를 변경하는 경우에는, 변경 후의 레시피를, 전기 통신 회선이나 당해 레시피를 기록한 기록 매체를 통해서, 기판 처리 장치에 인스톨해도 된다. 또한, 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경해도 된다.
상술한 양태에서는, 한번에 복수매의 기판을 처리하는 뱃치식 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명하였다. 본 개시는 상술한 양태에 한정되지 않고, 예를 들어 한번에 1매 또는 수매의 기판을 처리하는 매엽식 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다. 또한, 상술한 양태에서는, 핫월형의 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명하였다. 본 개시는 상술한 양태에 한정되지 않고, 콜드월형의 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다.
이들 기판 처리 장치를 사용하는 경우에도, 상술한 양태와 마찬가지의 처리 수순, 처리 조건에서 각 처리를 행할 수 있고, 상술한 양태와 마찬가지의 효과가 얻어진다.
또한, 상술한 양태는, 적절히 조합해서 사용할 수 있다. 이때의 처리 수순, 처리 조건은, 예를 들어 상술한 양태의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.

Claims (23)

  1. (a) 기판에 대하여, 실리콘 함유 가스와, 질소 및 탄소 함유 가스를 포함하는 제1 처리 가스를 공급함으로써, 상기 기판의 표면에서의 하지 상에 실리콘, 탄소 및 질소를 포함하는 제1 막을 제1 두께로 형성한 상기 기판을 제공하는 공정과,
    (b) 상기 기판에 대하여, 산소 함유 가스를 포함하는 제2 처리 가스를 공급함으로써, 상기 제1 막 상에, 실리콘 및 산소를 포함하는 제2 막을 상기 제1 두께보다도 두꺼운 제2 두께로 형성하는 공정
    을 갖고, (b)에서, 상기 제1 막의 표면으로부터 상기 하지를 향해서 확산하는 상기 산소 함유 가스 유래의 산소 원자를, 상기 제1 막에 의해 흡수하여, 상기 제1 막을 개질시키는, 기판 처리 방법.
  2. 제1항에 있어서, (a)에서 형성하는 상기 제1 막에서의 탄소 농도를 질소 농도보다도 높게 하는, 기판 처리 방법.
  3. 제1항에 있어서,
    (a)에서는, 상기 실리콘 함유 가스와, 상기 질소 및 탄소 함유 가스를 상기 기판에 대하여 비동시에 공급함으로써, 상기 제1 막으로서, 실리콘 탄질화막을 형성하는, 기판 처리 방법.
  4. 제1항에 있어서, 상기 실리콘 함유 가스는 할로실란계 가스를 포함하고, 상기 질소 및 탄소 함유 가스는 아민계 가스 및 유기 히드라진계 가스 중 적어도 어느 것을 포함하는, 기판 처리 방법.
  5. 제1항에 있어서, 상기 제1 두께를 0.05nm 이상 0.15nm 이하로 하는, 기판 처리 방법.
  6. 제1항에 있어서, 상기 제2 처리 가스는, 실리콘 함유 가스와, 질소 함유 가스와, 상기 산소 함유 가스를 포함하고,
    (b)에서는, 상기 기판에 대하여, 상기 실리콘 함유 가스와, 상기 질소 함유 가스와, 상기 산소 함유 가스를 비동시에 공급함으로써, 상기 제2 막으로서, 실리콘 산탄질화막 또는 실리콘 산질화막을 형성하는, 기판 처리 방법.
  7. 제6항에 있어서, 상기 질소 함유 가스는 질소 및 탄소 함유 가스를 포함하고,
    (b)에서는, 상기 제2 막으로서, 실리콘 산탄질화막을 형성하는, 기판 처리 방법.
  8. 제7항에 있어서, 상기 실리콘 함유 가스는 할로실란계 가스를 포함하고, 상기 질소 및 탄소 함유 가스는 아민계 가스 및 유기 히드라진계 가스 중 적어도 어느 것을 포함하는, 기판 처리 방법.
  9. 제6항에 있어서, 상기 질소 함유 가스는 질소 및 수소 함유 가스를 포함하고,
    (b)에서는, 상기 제2 막으로서, 실리콘 산질화막을 형성하는, 기판 처리 방법.
  10. 제9항에 있어서, 상기 실리콘 함유 가스는 할로실란계 가스를 포함하고, 상기 질소 및 수소 함유 가스는 질화수소계 가스를 포함하는, 기판 처리 방법.
  11. 제1항에 있어서, (b)에서는, 상기 제1 막에 포함되는 탄소 원자의 적어도 일부를 산소 원자로 치환시키는, 기판 처리 방법.
  12. 제1항에 있어서, (b)에서는, 상기 제1 막을, 실리콘 산탄질화막 또는 실리콘 산질화막으로 개질시키는, 기판 처리 방법.
  13. 제1항에 있어서, (b)에서는, 상기 제1 막을, 산소 농도가 질소 농도보다도 높은 실리콘 산탄질화막 또는 실리콘 산질화막으로 개질시키는, 기판 처리 방법.
  14. 제1항에 있어서, (b)가 완료된 시점에서, 상기 제1 막 전체를, 실리콘 산탄질화막 또는 실리콘 산질화막으로 개질시킨 상태로 하는, 기판 처리 방법.
  15. 제1항에 있어서, (b)에서는, 상기 제1 막을, 탄소 비함유의 실리콘 산질화막으로 개질시키는, 기판 처리 방법.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서, (a) 및 (b)를 동일 처리실 내에서 행하는, 기판 처리 방법.
  17. 제1항 내지 제15항 중 어느 한 항에 있어서, (a)를 행하기 전에, 상기 기판의 표면에, 상기 하지로서, 상기 질화막을 형성하는 공정을 더 갖고,
    상기 기판의 표면에의 상기 하지로서의 상기 질화막의 형성과, 상기 하지 상에의 상기 제1 막의 형성을 이 순서대로, 제1 처리실 내에서 행하는, 기판 처리 방법.
  18. 제17항에 있어서, (b)를, 상기 제1 처리실과는 다른 제2 처리실 내에서 행하는, 기판 처리 방법.
  19. 제1항에 있어서, (b)를 행한 후에, 상기 제1 처리 가스를 공급함으로써, 상기 제2 막 상에, 실리콘, 탄소 및 질소를 포함하는 제3막을 상기 제2 두께보다도 얇은 제3 두께로 형성하는 공정을 더 갖는, 기판 처리 방법.
  20. 제1항에 있어서, 상기 하지는, 도전성의 금속 원소 함유막 및 질화막 중 적어도 어느 것을 포함하는, 기판 처리 방법.
  21. (a) 기판에 대하여, 실리콘 함유 가스와, 질소 및 탄소 함유 가스를 포함하는 제1 처리 가스를 공급함으로써, 상기 기판의 표면에서의 하지 상에, 실리콘, 탄소 및 질소를 포함하는 제1 막을 제1 두께로 형성한 상기 기판을 제공하는 공정과,
    (b) 상기 기판에 대하여, 산소 함유 가스를 포함하는 제2 처리 가스를 공급함으로써, 상기 제1 막 상에, 실리콘 및 산소를 포함하는 제2 막을 상기 제1 두께보다도 두꺼운 제2 두께로 형성하는 공정
    을 갖고, (b)에서, 상기 제1 막의 표면으로부터 상기 하지를 향해서 확산하는 상기 산소 함유 가스 유래의 산소 원자를, 상기 제1 막에 의해 흡수하여, 상기 제1 막을 개질시키는, 반도체 장치의 제조 방법.
  22. 기판이 처리되는 처리실과,
    상기 처리실 내의 기판에 대하여 처리 가스를 공급하는 처리 가스 공급계와,
    제어부
    를 갖는 기판 처리 장치로서,
    상기 제어부는, (a) 기판에 대하여, 실리콘 함유 가스와, 질소 및 탄소 함유 가스를 포함하는 제1 처리 가스를 공급함으로써, 상기 기판의 표면에서의 하지 상에, 실리콘, 탄소 및 질소를 포함하는 제1 막을 제1 두께로 형성한 상기 기판을 처리실 내에 제공하는 처리와, (b) 상기 처리실 내의 상기 기판에 대하여, 산소 함유 가스를 포함하는 제2 처리 가스를 공급함으로써, 상기 제1 막 상에, 실리콘 및 산소를 포함하는 제2 막을 상기 제1 두께보다도 두꺼운 제2 두께로 형성하는 처리를 행하게 하고, (b)에서, 상기 제1 막의 표면으로부터 상기 하지를 향해서 확산하는 상기 산소 함유 가스 유래의 산소 원자를, 상기 제1 막에 의해 흡수하여, 상기 제1 막을 개질시키도록, 상기 기판 처리 장치의 동작을 제어하는 것이 가능하게 구성되는 기판 처리 장치.
  23. (a) 기판에 대하여, 실리콘 함유 가스와, 질소 및 탄소 함유 가스를 포함하는 제1 처리 가스를 공급함으로써, 상기 기판의 표면에서의 하지 상에, 실리콘, 탄소 및 질소를 포함하는 제1 막을 제1 두께로 형성한 상기 기판을 제공하는 수순과,
    (b) 상기 기판에 대하여, 산소 함유 가스를 포함하는 제2 처리 가스를 공급함으로써, 상기 제1 막 상에, 실리콘 및 산소를 포함하는 제2 막을 상기 제1 두께보다도 두꺼운 제2 두께로 형성하는 수순과,
    (b)에서, 상기 제1 막의 표면으로부터 상기 하지를 향해서 확산하는 상기 산소 함유 가스 유래의 산소 원자를, 상기 제1 막에 의해 흡수하여, 상기 제1 막을 개질시키는 수순
    을 컴퓨터에 의해 기판 처리 장치에 실행시키는, 컴퓨터 판독 가능한 기록 매체에 기록된 프로그램.
KR1020220086290A 2019-06-20 2022-07-13 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램 KR20220104119A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2019-114560 2019-06-20
JP2019114560A JP6946374B2 (ja) 2019-06-20 2019-06-20 半導体装置の製造方法、基板処理装置、およびプログラム
KR1020210188333A KR102422162B1 (ko) 2019-06-20 2021-12-27 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020210188333A Division KR102422162B1 (ko) 2019-06-20 2021-12-27 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램

Publications (1)

Publication Number Publication Date
KR20220104119A true KR20220104119A (ko) 2022-07-26

Family

ID=73798882

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020200074218A KR102345397B1 (ko) 2019-06-20 2020-06-18 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
KR1020210188333A KR102422162B1 (ko) 2019-06-20 2021-12-27 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
KR1020220086290A KR20220104119A (ko) 2019-06-20 2022-07-13 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020200074218A KR102345397B1 (ko) 2019-06-20 2020-06-18 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
KR1020210188333A KR102422162B1 (ko) 2019-06-20 2021-12-27 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램

Country Status (6)

Country Link
US (3) US11515143B2 (ko)
JP (3) JP6946374B2 (ko)
KR (3) KR102345397B1 (ko)
CN (2) CN112117182B (ko)
SG (1) SG10202005751RA (ko)
TW (1) TWI733492B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7175210B2 (ja) * 2019-02-04 2022-11-18 東京エレクトロン株式会社 排気装置、処理システム及び処理方法
JP6946374B2 (ja) * 2019-06-20 2021-10-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP2022130162A (ja) * 2021-02-25 2022-09-06 株式会社デンソー 窒化物半導体装置とその製造方法
JP7436438B2 (ja) * 2021-09-29 2024-02-21 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7461396B2 (ja) 2022-03-24 2024-04-03 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置
JP7460676B2 (ja) 2022-03-24 2024-04-02 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、および、プログラム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017028171A (ja) 2015-07-24 2017-02-02 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142579A (ja) * 2001-11-07 2003-05-16 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP4142941B2 (ja) 2002-12-06 2008-09-03 株式会社東芝 半導体装置の製造方法
US7091133B2 (en) * 2003-01-27 2006-08-15 Asm Japan K.K. Two-step formation of etch stop layer
JP2006135363A (ja) * 2006-02-14 2006-05-25 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP5806612B2 (ja) 2011-12-27 2015-11-10 東京エレクトロン株式会社 シリコン酸炭窒化膜の形成方法
JP2014075491A (ja) * 2012-10-04 2014-04-24 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP6024484B2 (ja) * 2013-01-29 2016-11-16 東京エレクトロン株式会社 成膜方法及び成膜装置
JP6035166B2 (ja) * 2013-02-26 2016-11-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5855691B2 (ja) * 2014-02-25 2016-02-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP5883049B2 (ja) * 2014-03-04 2016-03-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
US9607825B2 (en) * 2014-04-08 2017-03-28 International Business Machines Corporation Hydrogen-free silicon-based deposited dielectric films for nano device fabrication
JP6086934B2 (ja) * 2015-01-14 2017-03-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US10153351B2 (en) * 2016-01-29 2018-12-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
US9735005B1 (en) * 2016-03-11 2017-08-15 International Business Machines Corporation Robust high performance low hydrogen silicon carbon nitride (SiCNH) dielectrics for nano electronic devices
JP6568508B2 (ja) 2016-09-14 2019-08-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6817845B2 (ja) * 2017-02-22 2021-01-20 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
KR102379950B1 (ko) 2017-03-02 2022-03-29 주성엔지니어링(주) 반도체 소자 및 그 제조 방법
US10355111B2 (en) * 2017-04-26 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Deposition selectivity enhancement and manufacturing method thereof
JP6842988B2 (ja) * 2017-05-19 2021-03-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6853116B2 (ja) 2017-05-31 2021-03-31 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US10629496B2 (en) * 2017-07-31 2020-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming transistor gates with hafnium oxide layers and lanthanum oxide layers
JP6653308B2 (ja) * 2017-11-15 2020-02-26 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
US11417566B2 (en) * 2018-07-31 2022-08-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device structure with interconnect structure and method for forming the same
JP6980624B2 (ja) * 2018-09-13 2021-12-15 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
CN113243042B (zh) 2019-03-05 2024-04-09 株式会社国际电气 半导体器件的制造方法、衬底处理方法、衬底处理装置及记录介质
JP6946374B2 (ja) * 2019-06-20 2021-10-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017028171A (ja) 2015-07-24 2017-02-02 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Also Published As

Publication number Publication date
JP2021002556A (ja) 2021-01-07
CN118053739A (zh) 2024-05-17
SG10202005751RA (en) 2021-01-28
US11515143B2 (en) 2022-11-29
CN112117182B (zh) 2024-03-05
KR102422162B1 (ko) 2022-07-18
CN112117182A (zh) 2020-12-22
JP7368427B2 (ja) 2023-10-24
US20230049006A1 (en) 2023-02-16
US11967499B2 (en) 2024-04-23
JP6946374B2 (ja) 2021-10-06
KR20220000889A (ko) 2022-01-04
TW202105475A (zh) 2021-02-01
KR20200145740A (ko) 2020-12-30
JP2023178365A (ja) 2023-12-14
US20240242961A1 (en) 2024-07-18
JP2021193748A (ja) 2021-12-23
US20200402788A1 (en) 2020-12-24
KR102345397B1 (ko) 2021-12-31
TWI733492B (zh) 2021-07-11

Similar Documents

Publication Publication Date Title
KR102422162B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
KR102430053B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
KR102368311B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
KR102345313B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102559830B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
JP7149407B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7328293B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理システム、およびプログラム
CN113363151B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
KR20220110072A (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
KR102458130B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
JP7349033B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7186909B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR20220107024A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right