KR20220086640A - 기판 처리 방법 및 기판 처리 시스템 - Google Patents

기판 처리 방법 및 기판 처리 시스템 Download PDF

Info

Publication number
KR20220086640A
KR20220086640A KR1020227016941A KR20227016941A KR20220086640A KR 20220086640 A KR20220086640 A KR 20220086640A KR 1020227016941 A KR1020227016941 A KR 1020227016941A KR 20227016941 A KR20227016941 A KR 20227016941A KR 20220086640 A KR20220086640 A KR 20220086640A
Authority
KR
South Korea
Prior art keywords
substrate
crack
wafer
modified layer
peripheral
Prior art date
Application number
KR1020227016941A
Other languages
English (en)
Inventor
하야토 타노우에
요헤이 야마시타
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20220086640A publication Critical patent/KR20220086640A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00—Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/04—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor involving a rotary work-table
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting

Abstract

제 1 기판과 제 2 기판이 접합된 중합 기판을 처리하는 방법으로서, 상기 제 1 기판의 제거 대상의 주연부와, 상기 제 1 기판의 중앙부의 경계를 따라 주연 개질층을 형성하는 것과, 상기 주연부에 있어서의 상기 제 1 기판과 상기 제 2 기판의 접합 강도를 약하게 하는 미접합 영역을 형성하는 것과, 상기 주연 개질층을 기점으로 상기 주연부를 제거하는 것을 포함하고, 상기 주연 개질층으로부터 상기 제 2 기판을 향해 제 1 균열을 신전시키고, 상기 주연 개질층은, 상기 제 1 균열의 하단이 상기 미접합 영역보다 상방, 또한, 상기 미접합 영역의 내단이 상기 제 1 균열보다 직경 방향 외측이 되도록 형성한다.

Description

기판 처리 방법 및 기판 처리 시스템
본 개시는 기판 처리 방법 및 기판 처리 시스템에 관한 것이다.
특허 문헌 1에는, 웨이퍼의 일방의 면측으로부터 외주연보다 정해진 양 내측의 위치에서 외주연을 따라 레이저 광선을 조사하여, 웨이퍼의 외주부를 제거하는 공정과, 외주부가 제거된 웨이퍼의 피연삭면을 연삭하여 정해진 마무리 두께로 형성하는 공정을 포함하는 웨이퍼의 연삭 방법이 개시되어 있다.
일본특허공개공보 2006-108532호
본 개시에 따른 기술은, 기판끼리가 접합된 중합 기판에 있어서, 제 1 기판의 주연부를 적절하게 제거한다.
본 개시의 일태양은, 제 1 기판과 제 2 기판이 접합된 중합 기판을 처리하는 방법으로서, 상기 제 1 기판의 제거 대상의 주연부와, 상기 제 1 기판의 중앙부의 경계를 따라 주연 개질층을 형성하는 것과, 상기 주연부에 있어서의 상기 제 1 기판과 상기 제 2 기판의 접합 강도를 약하게 하는 미접합 영역을 형성하는 것과, 상기 주연 개질층을 기점으로 상기 주연부를 제거하는 것을 포함하고, 상기 주연 개질층으로부터 상기 제 2 기판을 향해 제 1 균열을 신전시키고, 상기 주연 개질층은, 상기 제 1 균열의 하단이 상기 미접합 영역보다 상방, 또한, 상기 미접합 영역의 내단(內端)이 상기 제 1 균열보다 직경 방향 외측이 되도록 형성한다.
본 개시에 따르면, 기판끼리가 접합된 중합 기판에 있어서, 제 1 기판의 주연부를 적절하게 제거할 수 있다.
도 1은 웨이퍼 처리 시스템에 있어서 처리되는 중합 웨이퍼의 구성의 일례를 나타내는 설명도이다.
도 2는 웨이퍼 처리 시스템의 구성의 일례를 모식적으로 나타내는 평면도이다.
도 3은 웨이퍼 처리의 주요 공정의 일례를 나타내는 순서도이다.
도 4는 웨이퍼 처리의 주요 공정의 일례를 나타내는 설명도이다.
도 5는 웨이퍼 처리의 주요 공정의 일례를 나타내는 설명도이다.
도 6은 제 1 웨이퍼의 내부에 발생하는 응력에 따른 영향의 설명도이다.
도 7은 제 1 웨이퍼의 분리의 다른 방법의 일례를 나타내는 설명도이다.
최근, 반도체 디바이스의 제조 공정에 있어서는, 기판끼리가 접합된 중합 기판에 있어서, 표면에 복수의 전자 회로 등의 디바이스가 형성된 반도체 기판(이하, '웨이퍼'라 함)에 대하여, 당해 웨이퍼의 이면을 연삭하여, 웨이퍼를 박화하는 것이 행해지고 있다.
그런데, 통상, 웨이퍼의 주연부는 면취 가공이 되어 있는데, 상술한 바와 같이 웨이퍼에 연삭 처리를 행하면, 웨이퍼의 주연부가 날카롭게 뾰족한 형상(이른바 나이프 엣지 형상)이 된다. 그러면, 웨이퍼의 주연부에서 치핑이 발생하여, 웨이퍼가 손상을 입을 우려가 있다. 따라서, 연삭 처리 전에 미리 웨이퍼의 주연부를 깎는, 이른바 엣지트림이 행해지고 있다.
상술한 특허 문헌 1에 기재된 연삭 방법은, 웨이퍼(제 1 웨이퍼)의 외주부에 이 나이프 엣지 형상이 형성되는 것을 억제하기 위한 연삭 방법이다. 그러나 특허 문헌 1에 기재된 방법으로 제 2 웨이퍼에 접합된 제 1 웨이퍼의 엣지트림(외주부의 제거)을 행할 경우, 당해 외주부가 제 2 웨이퍼와 접합된 상태이기 때문에, 적절하게 외주부를 제거할 수 없는 경우가 있었다. 구체적으로, 예를 들면 외주부의 일부가 제 1 웨이퍼로부터 적절하게 박리되지 않고 잔존하여, 제 1 웨이퍼의 이면에 흠집을 형성하거나, 장치를 고장내는 원인이 되는 경우가 있었다. 따라서, 종래의 엣지트림에는 개선의 여지가 있다.
따라서 본 개시에 따른 기술은, 기판끼리가 접합된 중합 기판에 있어서, 제 1 기판의 주연부를 적절하게 제거한다. 이하, 본 실시 형태에 따른 기판 처리 시스템으로서의 웨이퍼 처리 시스템, 및 기판 처리 방법으로서의 웨이퍼 처리 방법에 대하여, 도면을 참조하여 설명한다. 또한 본 명세서 및 도면에 있어서, 실질적으로 동일한 기능 구성을 가지는 요소에 있어서는, 동일한 부호를 부여함으로써 중복 설명을 생략한다.
본 실시 형태에 따른 후술하는 웨이퍼 처리 시스템(1)에서는, 도 1에 나타내는 바와 같이 제 1 기판으로서의 제 1 웨이퍼(W1)와 제 2 기판으로서의 제 2 웨이퍼(W2)가 접합된 중합 기판으로서의 중합 웨이퍼(T)에 대하여 처리를 행한다. 그리고 웨이퍼 처리 시스템(1)에서는, 제 1 웨이퍼(W1)의 주연부(We)를 제거하면서, 당해 제 1 웨이퍼(W1)를 박화한다. 이하, 제 1 웨이퍼(W1)에 있어서, 제 2 웨이퍼(W2)에 접합되는 측의 면을 표면(W1a)이라 하고, 표면(W1a)과 반대측의 면을 이면(W1b)이라 한다. 마찬가지로, 제 2 웨이퍼(W2)에 있어서, 제 1 웨이퍼(W1)에 접합되는 측의 면을 표면(W2a)이라 하고, 표면(W2a)과 반대측의 면을 이면(W2b)이라 한다.
제 1 웨이퍼(W1)는, 예를 들면 실리콘 기판 등의 반도체 웨이퍼로서, 표면(W1a)에 복수의 디바이스를 포함하는 디바이스층(D)이 형성되어 있다. 디바이스층(D)에는 또한 표면막(F)이 형성되고, 당해 표면막(F)을 개재하여 제 2 웨이퍼(W2)와 접합되어 있다. 표면막(F)으로서는, 예를 들면 산화막(SiO2막, TEOS막), SiC막, SiCN막 또는 접착제 등을 들 수 있다. 또한, 제 1 웨이퍼(W1)의 주연부(We)는 면취 가공이 되어 있고, 주연부(We)의 단면은 그 선단을 향해 두께가 작아지고 있다. 또한, 주연부(We)는 후술하는 엣지트림에 있어서 제거되는 부분이며, 예를 들면 제 1 웨이퍼(W1)의 외단부로부터 직경 방향으로 0.5 mm ~ 3 mm의 범위이다.
제 2 웨이퍼(W2)는, 예를 들면 제 1 웨이퍼(W1)와 동일한 구성을 가지고 있으며, 표면(W2a)에는 디바이스층(D) 및 표면막(F)이 형성되고, 주연부는 면취 가공이 되어 있다. 또한, 제 2 웨이퍼(W2)는 디바이스층(D)이 형성된 디바이스 웨이퍼일 필요는 없으며, 예를 들면 제 1 웨이퍼(W1)를 지지하는 지지 웨이퍼여도 된다. 이러한 경우, 제 2 웨이퍼(W2)는 제 1 웨이퍼(W1)의 표면(W1a)의 디바이스층(D)을 보호하는 보호재로서 기능한다.
또한, 본 실시 형태의 웨이퍼 처리 시스템(1)에서는, 후술하는 도 5의 (c)에 나타내는 바와 같이, 중합 웨이퍼(T)에 있어서의 제 1 웨이퍼(W1)를, 표면(W1a)측과 이면(W1b)측으로 분리함으로써 박화한다. 이하의 설명에 있어서는, 분리된 표면(W1a)측의 제 1 웨이퍼(W1)를 제 1 분리 웨이퍼(Wd1)라 하고, 분리된 이면(W1b)측의 제 1 웨이퍼(W1)를 제 2 분리 웨이퍼(Wd2)라 한다. 제 1 분리 웨이퍼(Wd1)는 디바이스층(D)을 가지고 제품화된다. 제 2 분리 웨이퍼(Wd2)는 재이용된다. 또한, 제 1 분리 웨이퍼(Wd1)는 제 2 웨이퍼(W2)와 접합된 상태의 제 1 웨이퍼(W1)를 가리키고, 제 2 웨이퍼(W2)를 포함하여 제 1 분리 웨이퍼(Wd1)라 하는 경우가 있다. 또한, 제 1 분리 웨이퍼(Wd1) 및 제 2 분리 웨이퍼(Wd2)에 있어서 분리된 면을 각각 분리면이라 하는 경우가 있다.
도 2에 나타내는 바와 같이 웨이퍼 처리 시스템(1)은, 반입반출 스테이션(2)과 처리 스테이션(3)을 일체로 접속한 구성을 가지고 있다. 반입반출 스테이션(2)은, 예를 들면 외부와의 사이에서 복수의 중합 웨이퍼(T), 복수의 제 1 분리 웨이퍼(Wd1), 복수의 제 2 분리 웨이퍼(Wd2)를 각각 수용 가능한 카세트(Ct, Cw1, Cw2)가 각각 반입반출된다. 처리 스테이션(3)은, 중합 웨이퍼(T)에 대하여 원하는 처리를 실시하는 각종 처리 장치를 구비하고 있다.
또한, 본 실시 형태에서는, 카세트(Ct)와 카세트(Cw1)를 각기 마련했지만, 동일한 카세트로 해도 된다. 즉, 처리 전의 중합 웨이퍼(T)를 수용하는 카세트와, 처리 후의 제 1 분리 웨이퍼(Wd1)를 수용하는 카세트를 공통으로 이용해도 된다.
반입반출 스테이션(2)에는, 카세트 배치대(10)가 마련되어 있다. 도시의 예에서는, 카세트 배치대(10)에는 복수, 예를 들면 3 개의 카세트(Ct, Cw1, Cw2)를 Y축 방향으로 일렬로 배치 가능하게 되어 있다. 또한, 카세트 배치대(10)에 배치되는 카세트(Ct, Cw1, Cw2)의 개수는, 본 실시 형태에 한정되지 않고, 임의로 결정할 수 있다.
반입반출 스테이션(2)에는, 카세트 배치대(10)의 X축 부방향측에 있어서, 당해 카세트 배치대(10)에 인접하여 웨이퍼 반송 장치(20)가 마련되어 있다. 웨이퍼 반송 장치(20)는, Y축 방향으로 연신하는 반송로(21) 상을 이동 가능하게 구성되어 있다. 또한, 웨이퍼 반송 장치(20)는, 중합 웨이퍼(T)를 유지하여 반송하는, 예를 들면 2 개의 반송 암(22, 22)을 가지고 있다. 각 반송 암(22)은 수평 방향, 연직 방향, 수평축 둘레 및 연직축 둘레로 이동 가능하게 구성되어 있다. 또한, 반송 암(22)의 구성은 본 실시 형태에 한정되지 않고, 임의의 구성을 취할 수 있다. 그리고, 웨이퍼 반송 장치(20)는, 카세트 배치대(10)의 카세트(Ct, Cw1, Cw2), 및 후술하는 트랜지션 장치(30)에 대하여, 중합 웨이퍼(T)를 반송 가능하게 구성되어 있다.
반입반출 스테이션(2)에는, 웨이퍼 반송 장치(20)의 X축 부방향측에 있어서, 당해 웨이퍼 반송 장치(20)에 인접하여, 중합 웨이퍼(T)를 전달하기 위한 트랜지션 장치(30)가 마련되어 있다.
처리 스테이션(3)에는, 예를 들면 3 개의 처리 블록(G1 ~ G3)이 마련되어 있다. 제 1 처리 블록(G1), 제 2 처리 블록(G2) 및 제 3 처리 블록(G3)은, X축 정방향측(반입반출 스테이션(2)측)으로부터 부방향측으로 이 순으로 배열되어 배치되어 있다.
제 1 처리 블록(G1)에는 에칭 장치(40), 세정 장치(41) 및 웨이퍼 반송 장치(50)가 마련되어 있다. 에칭 장치(40)와 세정 장치(41)는 적층하여 배치되어 있다. 또한, 에칭 장치(40)와 세정 장치(41)의 수 및 배치는 이에 한정되지 않는다. 예를 들면, 에칭 장치(40)와 세정 장치(41)는 각각 X축 방향으로 배열되어 배치되어 있어도 된다. 또한, 이들 에칭 장치(40)와 세정 장치(41)는 각각 적층되어 있어도 된다.
에칭 장치(40)는, 후술하는 가공 장치(80)로 연삭된 제 1 웨이퍼(W1)의 연삭면을 에칭 처리한다. 예를 들면, 연삭면에 대하여 약액(에칭액)을 공급하여, 당해 연삭면을 웨트 에칭한다. 약액에는, 예를 들면 HF, HNO3, H3PO4, TMAH, Choline, KOH 등이 이용된다.
세정 장치(41)는, 후술하는 가공 장치(80)로 연삭된 제 1 웨이퍼(W1)의 연삭면을 세정한다. 예를 들면 연삭면에 브러시를 접촉시켜, 당해 연삭면을 스크럽 세정한다. 또한, 연삭면의 세정에는, 가압된 세정액을 이용해도 된다. 또한, 세정 장치(41)는, 제 1 웨이퍼(W1)의 연삭면과 함께, 제 2 웨이퍼(W2)의 이면(W2b)을 세정하는 구성을 가지고 있어도 된다.
웨이퍼 반송 장치(50)는, 예를 들면 에칭 장치(40)와 세정 장치(41)의 Y축 부방향측에 배치되어 있다. 웨이퍼 반송 장치(50)는, 중합 웨이퍼(T)를 유지하여 반송하는, 예를 들면 2 개의 반송 암(51, 51)을 가지고 있다. 각 반송 암(51)은 수평 방향, 연직 방향, 수평축 둘레 및 연직축 둘레로 이동 가능하게 구성되어 있다. 또한, 반송 암(51)의 구성은 본 실시 형태에 한정되지 않고, 임의의 구성을 취할 수 있다. 그리고, 웨이퍼 반송 장치(50)는, 트랜지션 장치(30), 에칭 장치(40), 세정 장치(41), 후술하는 계면 개질 장치(60), 후술하는 내부 개질 장치(61) 및 후술하는 주연 제거 장치(62)에 대하여, 중합 웨이퍼(T)를 반송 가능하게 구성되어 있다.
제 2 처리 블록(G2)에는, 제 2 개질부로서의 계면 개질 장치(60), 제 1 개질부 및 제 3 개질부로서의 내부 개질 장치(61), 제거부로서의 주연 제거 장치(62) 및 웨이퍼 반송 장치(70)가 마련되어 있다. 계면 개질 장치(60), 내부 개질 장치(61) 및 주연 제거 장치(62)는 적층하여 배치되어 있다. 또한, 계면 개질 장치(60), 내부 개질 장치(61) 및 주연 제거 장치(62)의 수 및 배치는 이에 한정되지 않는다. 예를 들면, 계면 개질 장치(60), 내부 개질 장치(61) 및 주연 제거 장치(62)는 각각 X축 방향으로 배열되어 배치되어 있어도 된다. 또한, 이들 계면 개질 장치(60), 내부 개질 장치(61) 및 주연 제거 장치(62)는 각각, 적층되어 있어도 된다.
계면 개질 장치(60)는, 예를 들면 제 1 웨이퍼(W1)의 디바이스층(D)의 외주부에 레이저광(계면용 레이저광, 예를 들면 CO2 레이저)을 조사하여, 당해 디바이스층(D)의 외주부를 개질한다. 보다 구체적으로, 제거 대상으로서의 제 1 웨이퍼(W1)의 주연부(We)에 있어서의 제 1 웨이퍼(W1)와 디바이스층(D)의 계면을 개질한다. 이에 의해, 제 1 웨이퍼(W1)의 주연부(We)에는, 제 1 웨이퍼(W1)와 제 2 웨이퍼(W2)와의 접합 강도가 저하된 미접합 영역(Ae)이 형성된다.
내부 개질 장치(61)는, 제 1 웨이퍼(W1)의 내부에 레이저광(내부용 레이저광, 예를 들면 YAG 레이저)을 조사하여, 주연 개질층(M1), 분할 개질층(M2) 및 내부면 개질층(M3)을 형성한다. 주연 개질층(M1)은, 후술하는 엣지트림에 있어서 주연부(We)를 박리할 시의 기점이 되는 것이다. 분할 개질층(M2)은, 제거되는 주연부(We)를 소편화하기 위한 기점이 되는 것이다. 내부면 개질층(M3)은, 제 1 웨이퍼(W1)를 제 1 분리 웨이퍼(Wd1)와 제 2 분리 웨이퍼(Wd2)로 분리할 시의 기점이 되는 것이다.
주연 제거 장치(62)는, 내부 개질 장치(61)에 있어서 형성된 주연 개질층(M1) 및 분할 개질층(M2)을 기점으로서, 제 1 웨이퍼(W1)의 주연부(We)의 제거, 즉 엣지트림을 행한다. 엣지트림의 방법은, 임의로 선택할 수 있다.
웨이퍼 반송 장치(70)는, 예를 들면 계면 개질 장치(60), 내부 개질 장치(61) 및 주연 제거 장치(62)의 Y축 정방향측에 배치되어 있다. 웨이퍼 반송 장치(70)는, 중합 웨이퍼(T)를 도시하지 않는 흡착 유지면에 의해 흡착 유지하여 반송하는, 예를 들면 2 개의 반송 암(71, 71)을 가지고 있다. 각 반송 암(71)은, 다관절의 암 부재(72)에 지지되어, 수평 방향, 연직 방향, 수평축 둘레 및 연직축 둘레로 이동 가능하게 구성되어 있다. 또한, 반송 암(71)의 구성은 본 실시 형태에 한정되지 않고, 임의의 구성을 취할 수 있다. 그리고, 웨이퍼 반송 장치(70)는 에칭 장치(40), 세정 장치(41), 계면 개질 장치(60), 내부 개질 장치(61), 주연 제거 장치(62) 및 후술하는 가공 장치(80)에 대하여, 중합 웨이퍼(T)를 반송 가능하게 구성되어 있다.
제 3 처리 블록(G3)에는, 가공 장치(80)가 마련되어 있다. 또한, 가공 장치(80)의 수 및 배치는 도시의 예에 한정되지 않고, 복수의 가공 장치(80)가 임의로 배치되어 있어도 된다.
가공 장치(80)는, 회전 테이블(81)을 가지고 있다. 회전 테이블(81)은, 회전 기구(도시하지 않음)에 의해, 연직인 회전 중심선(82)을 중심으로 회전 가능하게 구성되어 있다. 회전 테이블(81) 상에는, 중합 웨이퍼(T)를 흡착 유지하는 척(83)이 2 개 마련되어 있다. 척(83)은, 회전 테이블(81)과 동일 원주 상에 균등하게 배치되어 있다. 2 개의 척(83)은, 회전 테이블(81)이 회전함으로써, 전달 위치(A0) 및 가공 위치(A1)로 이동 가능하게 되어 있다. 또한, 2 개의 척(83)은 각각, 회전 기구(도시하지 않음)에 의해 연직축 둘레로 회전 가능하게 구성되어 있다.
전달 위치(A0)에서는, 중합 웨이퍼(T)의 전달이 행해진다. 가공 위치(A1)에는, 연삭 유닛(84)이 배치되어, 제 1 웨이퍼(W1)를 연삭한다. 연삭 유닛(84)은, 환상(環狀) 형상으로 회전 가능한 연삭 숫돌(도시하지 않음)을 구비한 연삭부(85)를 가지고 있다. 또한, 연삭부(85)는, 지주(支柱)(86)를 따라 연직 방향으로 이동 가능하게 구성되어 있다. 그리고, 척(83)에 유지된 중합 웨이퍼(T)에 연삭 숫돌에 접촉시킨 상태에서, 척(83)과 연삭 숫돌을 각각 회전시킨다.
이상의 웨이퍼 처리 시스템(1)에는, 제어 장치(90)가 마련되어 있다. 제어 장치(90)는 예를 들면 컴퓨터이며, 프로그램 저장부(도시하지 않음)를 가지고 있다. 프로그램 저장부에는, 웨이퍼 처리 시스템(1)에 있어서의 중합 웨이퍼(T)의 처리를 제어하는 프로그램이 저장되어 있다. 또한, 프로그램 저장부에는, 상술한 각종 처리 장치 및 반송 장치 등의 구동계의 동작을 제어하여, 웨이퍼 처리 시스템(1)에 있어서의 후술하는 웨이퍼 처리를 실현시키기 위한 프로그램도 저장되어 있다. 또한 상기 프로그램은, 컴퓨터에 판독 가능한 기억 매체(H)에 기록되어 있던 것으로, 당해 기억 매체(H)로부터 제어 장치(90)에 인스톨된 것이어도 된다.
이어서, 이상과 같이 구성된 웨이퍼 처리 시스템(1)을 이용하여 행해지는 웨이퍼 처리에 대하여 설명한다. 또한, 본 실시 형태에서는, 웨이퍼 처리 시스템(1)의 외부의 접합 장치(도시하지 않음)에 있어서, 제 1 웨이퍼(W1)와 제 2 웨이퍼(W2)가 접합되어, 미리 중합 웨이퍼(T)가 형성되어 있다.
먼저, 도 4의 (a)에 나타내는 중합 웨이퍼(T)를 복수 수납한 카세트(Ct)가, 반입반출 스테이션(2)의 카세트 배치대(10)에 배치된다.
이어서, 웨이퍼 반송 장치(20)에 의해 카세트(Ct) 내의 중합 웨이퍼(T)가 취출되어, 트랜지션 장치(30)로 반송된다.
계속하여, 웨이퍼 반송 장치(50)에 의해, 트랜지션 장치(30)의 중합 웨이퍼(T)가 취출되어, 계면 개질 장치(60)로 반송된다. 계면 개질 장치(60)에서는, 도 4의 (b)에 나타내는 바와 같이 제 1 웨이퍼(W1)와 디바이스층(D)의 계면에 레이저광을 조사하여, 당해 계면을 개질한다(도 3의 단계(S1)).
단계(S1)에 있어서 제 1 웨이퍼(W1)와 디바이스층(D)의 계면을 개질하면 제 1 웨이퍼(W1)와 제 2 웨이퍼(W2)의 접합 강도가 저하된다. 이에 의해 제 1 웨이퍼(W1)와 디바이스층(D)의 계면에는, 제 1 웨이퍼(W1)와 제 2 웨이퍼(W2)가 접합된 접합 영역(Ac)과, 접합 영역(Ac)의 직경 방향 외측에서 접합 강도가 저하된 영역인 미접합 영역(Ae)이 형성된다. 후술하는 엣지트림에 있어서는, 제거 대상인 제 1 웨이퍼(W1)의 주연부(We)가 제거되지만, 이와 같이 미접합 영역(Ae)이 존재함으로써, 이러한 주연부(We)를 적절하게 제거(박리)할 수 있다.
또한, 미접합 영역(Ae)의 형성에 있어서는, 중합 웨이퍼(T)(제 1 웨이퍼(W1))의 중심축을 회전축으로서 회전시키면서, 레이저광을 조사한다. 이에 의해, 미접합 영역(Ae)은 중합 웨이퍼(T)(제 1 웨이퍼(W1))와 동심원 형상으로 형성된다. 또한, 미접합 영역(Ae)의 직경 방향 내측 단부(이하, '내단'이라 함)는, 실제로 제거되는 주연부(We)의 내단, 즉 후술하는 내부 개질 장치(61)에 있어서 형성되는 주연 개질층(M1)의 형성 위치보다, 약간 직경 방향 외측에 위치한다.
또한, 도시의 예에 있어서 미접합 영역(Ae)은 제 1 웨이퍼(W1)와 디바이스층(D)의 계면에 형성되었지만, 미접합 영역(Ae)의 형성 위치는, 중합 웨이퍼(T)의 내부로서, 제 1 웨이퍼(W1)와 제 2 웨이퍼(W2)의 접합 강도를 저하시킬 수 있는 것이면 이에 한정되는 것은 아니다. 예를 들면, 미접합 영역(Ae)은 제 2 웨이퍼(W2)와 디바이스층(D)의 계면에 형성되어도 되고, 예를 들면 제 1 웨이퍼(W1)와 제 2 웨이퍼(W2)가 실제로 접합되는 각각의 표면막(F)의 계면에 형성되어도 된다.
또한 미접합 영역(Ae)은, 예를 들면 제 2 웨이퍼(W2)와 디바이스층(D)과의 계면에 형성되는 경우, 반전된 중합 웨이퍼(T)의 상방, 즉, 제 2 웨이퍼(W2)측으로부터 레이저광을 조사함으로써 형성해도 된다.
여기서, 후의 엣지트림 처리에 있어서, 미접합 영역(Ae)을 경계로 하는 주연부(We)의 제거를 효과적으로 촉진시키기 위해서는, 계면용 레이저광의 파장이 8.9 μm ~ 11 μm의 파장대를 가지는 것이 바람직하다. 구체적으로, 예를 들면 표면막(F)이 SiO2막으로 이루어지는 경우, 가장 효율적으로 광을 흡수하는 것은, 흡수 계수가 가장 큰 비대칭 신축 피크인 것이 알려져 있으며, 이러한 비대칭 신축 피크에서 광을 흡수시키기 위해서는, 레이저광의 파장이 8.9 μm ~ 11 μm의 사이에 있는 것이 바람직하다.
본 실시 형태에 있어서 계면용 레이저광으로서 사용되는 CO2 레이저는, 8.9 μm ~ 11 μm의 파장대에 많은 발진선을 가지고 있다. 즉, 상기 사정을 감안하여, SiO2막으로 이루어지는 표면막(F)에 미접합 영역(Ae)을 형성하기 위해서는, 계면용 레이저광으로서 CO2 레이저를 사용하는 것이 바람직하고, 보다 적절하게는, 파장이 9.3 μm정도의 CO2 레이저광인 것이 바람직하다.
미접합 영역(Ae)이 형성된 중합 웨이퍼(T)는, 이어서, 웨이퍼 반송 장치(70)에 의해 내부 개질 장치(61)로 반송된다. 내부 개질 장치(61)에서는, 도 4의 (c)에 나타내는 바와 같이 제 1 웨이퍼(W1)의 내부에 주연 개질층(M1)과 분할 개질층(M2)이 순차 형성되고(도 3의 단계(S2)), 또한 도 5의 (a)에 나타내는 바와 같이 내부면 개질층(M3)이 형성된다(도 3의 단계(S3)). 또한, 도시의 번잡함을 회피하기 위하여, 도 4의 (c) 이후의 도면에 있어서는, 분할 개질층(M2)의 도시를 생략하고 있다.
주연 개질층(M1)의 형성에 있어서는, 중합 웨이퍼(T)(제 1 웨이퍼(W1))를 회전시키면서, 레이저 헤드(도시하지 않음)로부터 제 1 웨이퍼(W1)의 내부에 레이저광을 주기적으로 조사한다. 이에 의해, 주연 개질층(M1)은 접합 영역(Ac)(미접합 영역(Ae))과 동심원 형상의 환상으로 형성된다. 또한, 제 1 웨이퍼(W1)의 두께 방향에 있어서의 주연 개질층(M1)의 형성 수는 도시의 예에는 한정되지 않고, 임의로 결정할 수 있다.
여기서 주연 개질층(M1)은, 전술한 바와 같이 미접합 영역(Ae)의 내단보다 약간 직경 방향 내측에 형성된다. 주연 개질층(M1)은, 접합 영역(Ac)과 미접합 영역(Ae)과의 경계(이하, 단순히 '경계'라 함)와 겹치는 위치에 형성되는 것이 이상이지만, 예를 들면 가공 오차 등에 의해 주연 개질층(M1)이 어긋나 형성되는 경우가 있다. 그리고, 이에 의해 주연 개질층(M1)이 경계로부터 직경 방향 외측으로 떨어진 위치, 즉 미접합 영역(Ae)에 형성되면, 주연부(We)가 제거된 후에 제 2 웨이퍼(W2)에 대하여 제 1 웨이퍼(W1)가 뜬 상태가 되는 경우가 있다. 그리고, 이와 같이 제 1 웨이퍼(W1)가 뜬 상태가 된 경우, 이후의 웨이퍼 처리 및 웨이퍼 반송에 있어서 제 1 웨이퍼(W1)의 엣지가 깨져, 컨태미네이션을 발생시키는 원인이 될 수 있다.
이 점, 도 4의 (c)에 나타낸 바와 같이 주연 개질층(M1)을 경계보다 직경 방향 내측에 형성하도록 제어함으로써, 예를 들면 가공 오차에 의해 형성 위치가 어긋났다 하더라도, 경계와 겹치는 위치, 또는 경계보다 직경 방향 내측이라도 당해 경계에 근접한 위치에 주연 개질층(M1)을 형성할 수 있어, 경계로부터 직경 방향 외측으로 떨어진 위치에 주연 개질층(M1)이 형성되는 것을 억제할 수 있다.
또한 제 1 웨이퍼(W1)의 내부에는, 주연 개질층(M1)으로부터 두께 방향(이하, '상하 방향'이라 하는 경우가 있고, 제 1 웨이퍼(W1)의 이면(W1b)측을 '상방', 표면(W1a)측을 '하방'이라 함)으로 제 1 균열로서의 크랙(C1)이 신전한다. 주연 개질층(M1)으로부터 상방으로 신전하는 크랙(C1)은, 예를 들면 제 1 웨이퍼(W1)의 이면(W1b)에 도달시킨다. 한편, 하방으로 신전하는 크랙(C1)은, 제 1 웨이퍼(W1)의 표면(W1a)에 도달시키지 않는다. 구체적으로, 크랙(C1)의 하단이, 적어도 미접합 영역(Ae)의 내단보다 상방에 위치하도록, 크랙(C1)의 신전을 제어한다. 크랙(C1)의 신전은, 예를 들면 제 1 웨이퍼(W1)의 두께 방향에 있어서의 주연 개질층(M1)의 형성 위치를 조절함으로써, 또는, 예를 들면 주연 개질층(M1)의 형성 시에 있어서의 레이저광의 출력 또는 블러(blur) 상태를 조절함으로써 제어된다.
예를 들면, 크랙(C1)이 미접합 영역(Ae)의 내단보다 하방까지 신전한 경우, 주연부(We)의 제거가 적절하게 행해지지 않는 경우가 있다. 구체적으로, 미접합 영역(Ae)의 형성에 있어서는, 계면에 대한 레이저의 조사 시에 어블레이션이 발생하고, 미접합 영역(Ae)의 형성 부분에 내부 응력(σ)이 축적된다. 그리고, 미접합 영역(Ae)이 형성된 제 1 웨이퍼(W1)의 외주부에 있어서는, 이러한 내부 응력(σ)에 의해 박리 방향(상하 방향)의 힘이 작용한다. 이 때문에, 도 6에 나타내는 바와 같이, 제 1 웨이퍼(W1)의 외주부에는 크랙(C1)과는 별개로, 미접합 영역(Ae)의 내단으로부터 기울기 상방으로 크랙(C2)이 신전하는 경우가 있다. 그리고, 이와 같이 크랙(C1)과 크랙(C2)이 연결되지 않는 경우, 또는 크랙(C1)이 제 1 웨이퍼(W1)의 표면(W1a)까지 신전해 버린 경우, 주연부(We)의 제거에 있어서는 박리가 안정되지 않고, 주연부(We)가 크랙(C1)을 기점으로 제거되는 부분과, 크랙(C2)을 기점으로 제거되는 부분이 존재해 버려, 주연부(We)의 박리면이 전둘레에 있어서 불균일해지는 것을 본 발명자들은 발견했다.
이 점, 본 실시 형태에 따르면, 크랙(C1)의 하단이 적어도 미접합 영역(Ae)의 내단부보다 상방에 위치하고, 또한, 미접합 영역(Ae)의 내단이 주연 개질층(M1)보다 직경 방향 외측에 위치하기 때문에, 미접합 영역(Ae)의 내단으로부터 기울기 상방으로 신전하는 크랙(C2)은, 크랙(C1)과 연결된다. 즉, 도 4의 (d)에 나타내는 바와 같이, 주연 개질층(M1)으로부터 수직 방향 하방으로 디바이스층(D)까지 신전하는 크랙(C1)이 없어지고, 미접합 영역(Ae)의 내단으로부터 기울기 상방으로 크랙(C1)까지 신전하는 크랙(C2)이 제 1 웨이퍼(W1)의 전둘레에 걸쳐 형성된다. 이와 같이, 크랙(C1)과 크랙(C2)이 일원화되기 때문에, 안정적으로 주연부(We)의 박리 단면을 형성할 수 있다.
여기서 크랙(C2)은, 도 4의 (d)에 나타낸 바와 같이 크랙(C1)의 하단부에 연결되어, 크랙(C1)과 크랙(C2)이 일원화되는 것이 바람직하지만, 크랙(C1)과 크랙(C2)의 연결부는 반드시 크랙(C1)의 하단부가 아니어도 된다. 구체적으로, 크랙(C1)의 하단부를 제 1 웨이퍼(W1)의 후술하는 박리면(보다 구체적으로 후술하는 연삭면)보다 상방에 위치시키면, 주연부(We)의 제거 시에 있어서 박리가 안정되지 않는 경우라도, 박화 후(연삭 후)의 제 1 분리 웨이퍼(Wd1)에 주연부(We)가 남지 않는다. 즉, 크랙(C1)의 하단부를 박리면(연삭면)보다 상방으로 함으로써, 크랙(C1)과 크랙(C2)의 연결부가 크랙(C1)의 하단부가 아닌 경우라도, 주연부(We)의 제거 및 제 1 웨이퍼(W1)의 박화를 적절하게 행할 수 있다.
또한, 주연 개질층(M1)의 형성 시에 있어서 주연 개질층(M1)으로부터 하방으로 크랙(C1)이 신전하지 않도록 제어를 행한 경우, 또는 크랙(C1)의 하단부가 후술하는 박리면보다 상방에 위치하는 경우에 있어서는, 크랙(C2)을 주연 개질층(M1)과 연결시키도록 해도 된다.
또한, 이러한 크랙(C1)과 미접합 영역(Ae)의 내단을 연결하는 크랙(C2)은, 주연 개질층(M1)의 형성 시에 있어서의 레이저 조사의 충격, 또는 이후의 웨이퍼 처리 또는 웨이퍼 반송에 의해 부여되는 충격 등에 의해 상기 내부 응력이 개방됨으로써 신전한다.
주연 개질층(M1)이 형성되면, 레이저 헤드(도시하지 않음)를 이동시켜, 주연 개질층(M1)의 직경 방향 외측에, 제 1 웨이퍼(W1)의 직경 방향으로 연신하는 분할 개질층(M2)을 형성한다. 또한 도 1 및 도 4의 (c)의 예에 있어서는, 분할 개질층(M2)은 제 1 웨이퍼(W1)의 원주 방향으로 8 개소, 두께 방향으로 3 개소 형성되어 있지만, 이 분할 개질층(M2)의 수는 임의이다.
이어서, 도 5의 (a)에 나타내는 바와 같이 제 1 웨이퍼(W1)의 내부에는 내부면 개질층(M3)이 형성된다. 내부면 개질층(M3)의 형성에 있어서는, 중합 웨이퍼(T)(제 1 웨이퍼(W1))를 회전시키면서 레이저 헤드(도시하지 않음)로부터 레이저광을 주기적으로 조사하고, 또한 레이저 헤드를 제 1 웨이퍼(W1)의 직경 방향 내측으로 상대적으로 이동시킨다. 이에 의해, 제 1 웨이퍼(W1)의 내부에는, 면 방향을 따라 전면에 내부면 개질층(M3)이 형성된다. 또한 제 1 웨이퍼(W1)의 내부에는, 내부면 개질층(M3)으로부터 면 방향으로 크랙(C3)이 신전한다. 크랙(C3)은, 주연 개질층(M1)의 직경 방향 내측으로만 신전한다.
또한, 형성되는 내부면 개질층(M3)의 하단은, 분리 후의 제 1 분리 웨이퍼(Wd1)의 최종 마무리 처리 후의 표면보다 상방에 위치하고 있다. 즉, 연삭 후의 제 1 분리 웨이퍼(Wd1)에 내부면 개질층(M3)이 남지 않도록 형성 위치가 조절된다.
제 1 웨이퍼(W1)의 내부에 내부면 개질층(M3)이 형성되면, 이어서, 웨이퍼 반송 장치(70)에 의해 중합 웨이퍼(T)가 내부 개질 장치(61)로부터 주연 제거 장치(62)로 반송된다.
주연 제거 장치(62)에 있어서는, 도 5의 (b)에 나타내는 바와 같이, 주연 개질층(M1)(크랙(C1)), 미접합 영역(Ae) 및 크랙(C2)을 기점으로, 제 1 웨이퍼(W1)의 주연부(We)가 제거된다(도 3의 단계(S4)).
주연부(We)의 제거에 있어서는, 중합 웨이퍼(T)를 형성하는 제 1 웨이퍼(W1)와 제 2 웨이퍼(W2)와의 접합 계면에, 예를 들면 쐐기 형상으로 이루어지는 삽입 부재로서의 블레이드를 삽입해도 된다. 이에 의해, 주연부(We)의 제거에 있어서는 블레이드 삽입 시의 충격에 의해 적절하게 주연부(We)가 주연 개질층(M1)을 기점으로 박리된다. 또한, 이러한 경우, 상술한 주연 개질층(M1)의 형성 시에 있어서 크랙(C1)의 하단과 미접합 영역(Ae)의 내단이 크랙(C2)에 의해 연결되어 있지 않았던 경우라도, 당해 블레이드의 삽입 시의 충격에 의해, 적절하게 크랙(C2)을 신전시켜, 크랙(C1)과 미접합 영역(Ae)의 내단을 연결할 수 있다. 그리고 이 때, 상술한 바와 같이 제 1 웨이퍼(W1)의 내부에는 크랙(C1) 및 크랙(C2)이 일원화되어 형성되고, 또한 미접합 영역(Ae)에 의해 제 2 웨이퍼(W2)와의 접합 강도가 저하되어 있기 때문에, 주연부(We)가 적절하게 제거된다.
제 1 웨이퍼(W1)의 주연부(We)가 제거된 중합 웨이퍼(T)는, 이어서, 웨이퍼 반송 장치(70)에 의해 주연 제거 장치(62)로부터 가공 장치(80)로 반송된다. 가공 장치(80)에서는, 먼저, 도 5의 (c)에 나타내는 바와 같이 내부면 개질층(M3)(크랙(C3))을 기점으로, 제 1 웨이퍼(W1)가 제 1 분리 웨이퍼(Wd1)와 제 2 분리 웨이퍼(Wd2)로 분리된다(도 3의 단계(S5)).
제 1 웨이퍼(W1)의 분리에 있어서는, 제 1 웨이퍼(W1)의 이면(W1b)을 반송 암(71)으로 흡착 유지하고, 또한 제 2 웨이퍼(W2)의 이면(W2b)을 척(83)으로 흡착 유지한 상태에서, 반송 암(71)을 상승시킨다. 이에 의해 제 1 웨이퍼(W1)는 내부면 개질층(M3)을 기점으로서 제 1 분리 웨이퍼(Wd1)와 제 2 분리 웨이퍼(Wd2)로 분리되고, 제 2 분리 웨이퍼(Wd2)가 반송 암(71)에 유지된 상태에서 상방으로 들어올려진다.
또한, 분리된 제 2 분리 웨이퍼(Wd2)는, 예를 들면 전달 위치(A0) 상에 배치하여 반송 암(71)의 흡착 유지면에 의해 흡인 흡착한 후, 웨이퍼 처리 시스템(1)의 외부로 회수된다. 또한 예를 들면, 반송 암(71)의 가동 범위 내에 회수부(도시하지 않음)를 마련하고, 당해 회수부에 있어서 제 2 분리 웨이퍼(Wd2)의 흡착 유지를 해제함으로써, 분리된 제 2 분리 웨이퍼(Wd2)를 회수해도 된다.
또한, 본 실시 형태에서는, 반송 암(71)의 상승에 의해 제 1 웨이퍼(W1)를 분리했지만, 반송 암(71)을 회전시킴으로써 내부면 개질층(M3)을 경계로 제 2 분리 웨이퍼(Wd2)를 자른 후, 반송 암(71)을 상승시켜도 된다. 또한 예를 들면, 반송 암(71)에 압력 센서(도시하지 않음)를 마련하고, 제 2 분리 웨이퍼(Wd2)를 흡인하는 압력을 측정함으로써, 제 2 분리 웨이퍼(Wd2)의 유무를 검지하여, 제 1 웨이퍼(W1)가 분리되었는지 여부를 확인해도 된다.
이어서, 척(83)을 가공 위치(A1)로 이동시킨다. 그리고, 연삭 유닛(84)에 의해, 도 5의 (d)에 나타내는 바와 같이 척(83)에 유지된 분리 후의 중합 웨이퍼(T), 즉 제 1 분리 웨이퍼(Wd1)의 분리면을 연삭하여, 당해 분리면에 남는 주연 개질층(M1)과 내부면 개질층(M3)을 제거한다(도 3의 단계(S6)). 단계(S6)에서는, 분리면에 연삭 숫돌을 접촉시킨 상태에서, 중합 웨이퍼(T)(제 1 분리 웨이퍼(Wd1))와 연삭 숫돌을 각각 회전시켜, 분리면을 연삭한다. 또한 이 후, 세정액 노즐(도시하지 않음)을 이용하여, 제 1 분리 웨이퍼(Wd1)의 연삭면이 세정액에 의해 세정되어도 된다.
이어서, 중합 웨이퍼(T)는 웨이퍼 반송 장치(70)에 의해 세정 장치(41)로 반송된다. 세정 장치(41)에서는 제 1 분리 웨이퍼(Wd1)의 연삭면이 스크럽 세정된다(도 3의 단계(S7)). 또한 세정 장치(41)에서는, 제 1 분리 웨이퍼(Wd1)의 연삭면과 함께, 제 2 웨이퍼(W2)의 이면(W2b)이 세정되어도 된다.
이어서, 중합 웨이퍼(T)는 웨이퍼 반송 장치(50)에 의해 에칭 장치(40)로 반송된다. 에칭 장치(40)에서는 제 1 분리 웨이퍼(Wd1)의 연삭면이 약액에 의해 웨트 에칭된다(도 3의 단계(S8)). 상술한 가공 장치(80)로 연삭된 연삭면에는, 연삭흔이 형성되는 경우가 있다. 본 단계(S8)에서는, 웨트 에칭함으로써 연삭흔을 제거할 수 있어, 연삭면을 평활화할 수 있다.
이 후, 모든 처리가 실시된 중합 웨이퍼(T)는, 웨이퍼 반송 장치(50)에 의해 트랜지션 장치(30)로 반송되고, 또한 웨이퍼 반송 장치(20)에 의해 카세트 배치대(10)의 카세트(Cw1)로 반송된다. 이렇게 하여, 웨이퍼 처리 시스템(1)에 있어서의 일련의 웨이퍼 처리가 종료된다.
이상의 실시 형태에 따르면, 주연 개질층(M1)으로부터 신전하는 크랙(C1)의 하단이 적어도 미접합 영역(Ae)보다 상방에 위치하고, 또한 미접합 영역(Ae)의 내단이 크랙(C1)의 하단부보다 직경 방향 외측에 위치하기 때문에, 크랙(C1)의 하단과 미접합 영역(Ae)의 내단을 적절하게 크랙(C2)에 의해 연결할 수 있다. 그리고 이에 의해, 제 1 웨이퍼(W1)의 내부에 크랙(C1)과 크랙(C2)이 병행하여 신전하는 것이 억제되기 때문에, 주연부(We)의 제거를 전둘레에 있어서 안정적으로, 즉, 제거 대상으로서의 주연부(We)의 일부가 중합 웨이퍼(T)에 잔존하는 것을 억제할 수 있다.
또한, 이와 같이 제 1 분리 웨이퍼(Wd1)에 주연부(We)가 잔존하는 것이 억제되기 때문에, 후의 웨이퍼 처리에 있어서의 치핑 및 파티클의 발생이 억제되어, 중합 웨이퍼(T) 및 각종 처리 장치의 손상을 적절하게 억제할 수 있다.
또한, 미접합 영역(Ae)의 내단이 크랙(C1)의 하단보다 직경 방향 외측에 위치하기 때문에, 주연부(We)가 제거된 후에 제 2 웨이퍼(W2)에 대하여 제 1 웨이퍼(W1)가 뜬 상태가 되어 버리는 것을 적절하게 억제할 수 있다.
또한 주연 개질층(M1)의 하단은, 미접합 영역(Ae)과 더불어, 또한 내부면 개질층(M3)보다 상방에 위치하는 것이 바람직하다. 본 실시 형태에 있어서는, 주연 개질층(M1)으로부터 신전하는 크랙(C1)의 하단을 적어도 미접합 영역(Ae)보다 상방으로 함으로써, 적절하게 엣지트림을 행할 수 있다. 그러나, 여기서 주연 개질층(M1)의 하단이 내부면 개질층(M3)보다 하방에 위치하는 경우, 엣지트림의 품질이 저하될 우려가 있다. 구체적으로, 예를 들면 주연 개질층(M1)이 분리 후의 제 1 분리 웨이퍼(Wd1)의 최종 마무리 처리 후의 표면 또는 측면에 남음으로써, 마무리면이 거칠어질 우려가 있다. 이러한 관점으로부터, 제 1 분리 웨이퍼(Wd1)의 최종 마무리면 상에 주연 개질층(M1)이 남지 않도록 하기 위하여, 주연 개질층(M1)의 하단은, 내부면 개질층(M3)보다 상방에 위치하는 것이 바람직하다.
또한, 상술한 실시 형태에 있어서는 제 1 웨이퍼(W1)와 디바이스층(D)의 계면에 미접합 영역(Ae)을 형성(도 3의 단계(S1))한 후, 제 1 웨이퍼(W1)의 내부에 주연 개질층(M1)을 형성(도 3의 단계(S2))했지만, 웨이퍼 처리 공정의 순서는 이에 한정되지 않는다. 즉, 예를 들면 제 1 웨이퍼(W1)의 내부에 주연 개질층(M1)을 형성한 후, 당해 주연 개질층(M1)보다 직경 방향 외측에 미접합 영역(Ae)을 형성하도록 해도 된다. 이러한 경우, 크랙(C1)과 미접합 영역(Ae)의 내단을 연결하는 크랙(C2)은, 예를 들면 미접합 영역(Ae)의 형성 시에 있어서 신전한다.
또한, 상술한 실시 형태에 있어서는 웨이퍼 처리 시스템(1)에 마련된 계면 개질 장치(60)에 있어서 미접합 영역(Ae)을 형성했지만, 미접합 영역(Ae)은 웨이퍼 처리 시스템(1)의 외부에 있어서 형성해도 된다. 또한, 제 2 웨이퍼(W2)와 접합 전의 제 1 웨이퍼(W1)에 미접합 영역(Ae)을 형성해도 된다.
또한 상기의 실시 형태에 있어서는, 주연 개질층(M1)으로부터 상방으로 신전하는 크랙(C1)을 제 1 웨이퍼(W1)의 이면(W1b)까지 도달시켰지만, 도 7의 (a)에 나타내는 바와 같이, 크랙(C1)을 이면(W1b)까지 도달시키지 않고, 내부면 개질층(M3)으로부터 면 방향으로 신전하는 크랙(C3)과 연결시켜도 된다. 이러한 경우, 제 1 웨이퍼(W1)의 분리에 있어서는, 도 7의 (b)에 나타내는 바와 같이 제 2 분리 웨이퍼(Wd2)는 주연부(We)와 일체로 분리된다. 즉 주연부(We)의 제거와 제 1 웨이퍼(W1)의 분리가 동시에 행해진다. 또한, 이와 같이 제 2 분리 웨이퍼(Wd2)와 주연부(We)를 일체로 분리하는 경우에는, 상술한 실시 형태에 있어서의 도 3의 단계(S2)에 있어서, 분할 개질층(M2)은 형성하지 않아도 된다.
또한, 상기 실시 형태에 있어서는, 제 1 웨이퍼(W1)의 내부에 내부면 개질층(M3)을 형성함으로써, 당해 내부면 개질층(M3)을 기점으로서 제 1 웨이퍼(W1)를 분리(박화)했지만, 제 1 웨이퍼(W1)의 박화 방법은 이에 한정되지 않는다. 예를 들면, 중합 웨이퍼(T)에 미접합 영역(Ae), 주연 개질층(M1) 및 분할 개질층(M2)을 형성하고, 제 1 웨이퍼(W1)의 주연부(We)를 제거한 후, 연삭부로서의 가공 장치(80)에 있어서의 연삭 처리에 의해 제 1 웨이퍼(W1)를 박화해도 된다.
금회 개시된 실시 형태는 모든 점에서 예시로 제한적인 것은 아니라고 생각되어야 한다. 상기의 실시 형태는, 첨부한 청구의 범위 및 그 주지를 일탈하지 않고, 다양한 형태로 생략, 치환, 변경되어도 된다.
1 : 웨이퍼 처리 시스템
60 : 계면 개질 장치
61 : 내부 개질 장치
62 : 주연 제거 장치
90 : 제어 장치
Ae : 미접합 영역
C1 : 크랙
M1 : 주연 개질층
T : 중합 웨이퍼
W1 : 제 1 웨이퍼
W2 : 제 2 웨이퍼
Wc : 중심부
We : 주연부

Claims (20)

  1. 제 1 기판과 제 2 기판이 접합된 중합 기판을 처리하는 방법으로서,
    상기 제 1 기판의 제거 대상의 주연부와, 상기 제 1 기판의 중앙부의 경계를 따라 주연 개질층을 형성하는 것과,
    상기 주연부에 있어서의 상기 제 1 기판과 상기 제 2 기판의 접합 강도를 약하게 하는 미접합 영역을 형성하는 것과,
    상기 주연 개질층을 기점으로 상기 주연부를 제거하는 것을 포함하고,
    상기 주연 개질층으로부터 상기 제 2 기판을 향해 제 1 균열을 신전시키고,
    상기 주연 개질층은,
    상기 제 1 균열의 하단이 상기 미접합 영역보다 상방, 또한, 상기 미접합 영역의 내단이 상기 제 1 균열보다 직경 방향 외측이 되도록 형성하는, 기판 처리 방법.
  2. 제 1 항에 있어서,
    상기 주연부의 내부에 레이저광을 조사하여 상기 제 1 기판의 직경 방향으로 연신하는 복수의 분할 개질층을 형성하는 것을 포함하는, 기판 처리 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 미접합 영역은 상기 주연 개질층보다 후에 형성되고,
    상기 미접합 영역의 형성 시에 있어서, 상기 제 1 균열과 상기 미접합 영역의 내단을, 제 2 균열에 의해 연결하는, 기판 처리 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 주연 개질층은 상기 미접합 영역보다 후에 형성되고,
    상기 주연 개질층의 형성 시에 있어서, 상기 제 1 균열과 상기 미접합 영역의 내단을, 제 2 균열에 의해 연결하는, 기판 처리 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 기판과 상기 제 2 기판과의 계면에 삽입 부재를 삽입하는 것을 포함하고,
    상기 삽입 부재의 삽입 시에 있어서, 상기 제 1 균열과 상기 미접합 영역의 내단을, 제 2 균열에 의해 연결하는, 기판 처리 방법.
  6. 제 3 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 1 균열과 상기 제 2 균열의 연결부는, 상기 제 1 균열의 하단인, 기판 처리 방법.
  7. 제 3 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 1 기판의 이면을 연삭함으로써, 상기 제 1 기판을 박화하는 것을 포함하고,
    상기 주연 개질층은, 상기 제 1 균열의 하단이 상기 제 1 기판의 연삭 후의 연삭면보다 상방이 되도록 형성하고,
    상기 제 1 균열과 상기 제 2 균열을, 상기 연삭면보다 상방에서 연결하는, 기판 처리 방법.
  8. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 1 기판의 면 방향을 따라, 상기 제 1 기판의 분리의 기점이 되는 내부면 개질층을 형성하는 것을 포함하는, 기판 처리 방법.
  9. 제 8 항에 있어서,
    상기 주연 개질층의 하단이 상기 내부면 개질층보다 상방이 되도록, 상기 주연 개질층을 형성하는, 기판 처리 방법.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 주연부를, 상기 제 1 기판의 분리 시에 있어서 일체로 제거하는, 기판 처리 방법.
  11. 제 1 기판과 제 2 기판이 접합된 중합 기판을 처리하는 기판 처리 시스템으로서,
    상기 제 1 기판의 제거 대상의 주연부와, 상기 제 1 기판의 중앙부의 경계를 따라 주연 개질층을 형성하는 제 1 개질부와,
    상기 주연부에 있어서의 상기 제 1 기판과 상기 제 2 기판의 접합 강도를 약하게 하는 미접합 영역을 형성하는 제 2 개질부와,
    상기 주연 개질층을 기점으로 상기 주연부를 제거하는 제거부와,
    상기 제 1 개질부 및 상기 제 2 개질부의 동작을 제어하는 제어부를 구비하고,
    상기 제어부는,
    상기 주연 개질층으로부터 상기 제 2 기판을 향해 신전하는 제 1 균열의 하단이 상기 미접합 영역보다 상방,
    상기 미접합 영역의 내단이 상기 제 1 균열보다 직경 방향 외측에 각각 위치하도록, 상기 제 1 개질부 및 상기 제 2 개질부의 동작을 제어하는, 기판 처리 시스템.
  12. 제 11 항에 있어서,
    상기 제어부는,
    상기 주연부의 내부에 레이저광을 조사하여 상기 제 1 기판의 직경 방향으로 연신하는 복수의 분할 개질층을 형성하도록, 상기 제 1 개질부의 동작을 제어하는, 기판 처리 시스템.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 제어부는,
    상기 미접합 영역을 상기 주연 개질층보다 후에 형성하고,
    상기 미접합 영역의 형성 시에 있어서, 상기 제 1 균열의 하단과 상기 미접합 영역의 내단을, 제 2 균열에 의해 연결하도록, 상기 미접합 영역의 형성 동작을 제어하는, 기판 처리 시스템.
  14. 제 11 항 또는 제 12 항에 있어서,
    상기 제어부는,
    상기 주연 개질층을 상기 미접합 영역보다 후에 형성하고,
    상기 주연 개질층의 형성 시에 있어서, 상기 제 1 균열의 하단과 상기 미접합 영역의 내단을, 제 2 균열에 의해 연결하도록, 상기 주연 개질층의 형성 동작을 제어하는, 기판 처리 시스템.
  15. 제 11 항 또는 제 12 항에 있어서,
    상기 제어부는,
    상기 제 1 기판과 상기 제 2 기판과의 계면에 삽입 부재를 삽입하고,
    상기 삽입 부재의 삽입 시에 있어서, 상기 제 1 균열의 하단과 상기 미접합 영역의 내단을, 제 2 균열에 의해 연결하도록, 상기 제거부의 동작을 제어하는, 기판 처리 시스템.
  16. 제 13 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 제 1 균열과 상기 제 2 균열을, 상기 제 1 균열의 하단에서 연결하는, 기판 처리 시스템.
  17. 제 13 항 내지 제 16 항 중 어느 한 항에 있어서,
    연삭 숫돌에 의해 상기 제 1 기판의 이면을 연삭함으로써, 상기 제 1 기판을 박화하는 연삭부를 구비하고,
    상기 제 1 개질부는, 상기 제 1 균열의 하단이 상기 제 1 기판의 연삭 후의 연삭면보다 상방이 되도록 상기 주연 개질층을 형성하고,
    상기 제 1 균열과 상기 제 2 균열을, 상기 연삭면보다 상방에서 연결하는, 기판 처리 시스템.
  18. 제 11 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 제 1 기판의 면 방향을 따라, 상기 제 1 기판의 분리의 기점이 되는 내부면 개질층을 형성하는 제 3 개질부를 구비하는, 기판 처리 시스템.
  19. 제 18 항에 있어서,
    상기 제어부는, 상기 주연 개질층의 하단이 상기 내부면 개질층보다 상방이 되도록, 상기 제 3 개질부의 동작을 제어하는, 기판 처리 시스템.
  20. 제 18 항 또는 제 19 항에 있어서,
    상기 제어부는,
    상기 주연부를 상기 제 1 기판의 분리 시에 있어서 일체로 제거하도록, 상기 제 1 개질부, 상기 제 3 개질부 및 상기 제거부의 동작을 제어하는, 기판 처리 시스템.
KR1020227016941A 2019-10-28 2020-09-11 기판 처리 방법 및 기판 처리 시스템 KR20220086640A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019195287 2019-10-28
JPJP-P-2019-195287 2019-10-28
PCT/JP2020/034427 WO2021084934A1 (ja) 2019-10-28 2020-09-11 基板処理方法及び基板処理システム

Publications (1)

Publication Number Publication Date
KR20220086640A true KR20220086640A (ko) 2022-06-23

Family

ID=75716180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227016941A KR20220086640A (ko) 2019-10-28 2020-09-11 기판 처리 방법 및 기판 처리 시스템

Country Status (6)

Country Link
US (1) US20220406602A1 (ko)
JP (2) JP7258175B2 (ko)
KR (1) KR20220086640A (ko)
CN (2) CN114599479B (ko)
TW (1) TW202129734A (ko)
WO (1) WO2021084934A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108532A (ja) 2004-10-08 2006-04-20 Disco Abrasive Syst Ltd ウエーハの研削方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111606A (ja) 2002-09-18 2004-04-08 Tokyo Seimitsu Co Ltd ウェーハの加工方法
JP5841738B2 (ja) * 2011-04-05 2016-01-13 株式会社ディスコ ウェーハの研削方法
JP6345530B2 (ja) 2014-08-04 2018-06-20 株式会社ディスコ ウエーハの加工方法
JP2018075694A (ja) * 2016-11-11 2018-05-17 株式会社ディスコ 基板の製造方法
WO2019176589A1 (ja) 2018-03-14 2019-09-19 東京エレクトロン株式会社 基板処理システム、基板処理方法及びコンピュータ記憶媒体

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108532A (ja) 2004-10-08 2006-04-20 Disco Abrasive Syst Ltd ウエーハの研削方法

Also Published As

Publication number Publication date
JP2023090717A (ja) 2023-06-29
US20220406602A1 (en) 2022-12-22
TW202129734A (zh) 2021-08-01
CN114599479B (zh) 2024-01-09
CN114599479A (zh) 2022-06-07
CN117620786A (zh) 2024-03-01
JP7258175B2 (ja) 2023-04-14
WO2021084934A1 (ja) 2021-05-06
JPWO2021084934A1 (ko) 2021-05-06

Similar Documents

Publication Publication Date Title
WO2019176589A1 (ja) 基板処理システム、基板処理方法及びコンピュータ記憶媒体
KR102656400B1 (ko) 기판 처리 시스템 및 기판 처리 방법
JP7386075B2 (ja) 基板処理方法及び基板処理システム
KR20210033485A (ko) 기판 처리 시스템 및 기판 처리 방법
JP7229353B2 (ja) 分離装置及び分離方法
JP7412131B2 (ja) 基板処理方法及び基板処理システム
JP7398242B2 (ja) 基板処理方法及び基板処理システム
JP7412161B2 (ja) 基板処理装置及び基板処理方法
JP2021068869A (ja) 基板処理方法及び基板処理システム
JP2020136448A (ja) 基板処理装置及び基板処理方法
KR20220086640A (ko) 기판 처리 방법 및 기판 처리 시스템
JP7257218B2 (ja) 処理装置及び処理方法
JP7086201B2 (ja) 基板処理システム及び基板処理方法
JP7291470B2 (ja) 基板処理装置及び基板処理方法
WO2021172085A1 (ja) 基板処理方法及び基板処理装置
JP7308265B2 (ja) 分離装置及び分離方法
JP7093855B2 (ja) 基板処理装置及び基板処理方法
JP2023143077A (ja) 処理方法及び処理システム
JP2021040075A (ja) 基板処理装置及び基板処理方法
JP2021040077A (ja) 基板処理装置及び基板処理方法
KR20210143175A (ko) 처리 장치 및 처리 방법
JP2017199781A (ja) ウエーハの加工方法