KR20210033485A - 기판 처리 시스템 및 기판 처리 방법 - Google Patents

기판 처리 시스템 및 기판 처리 방법 Download PDF

Info

Publication number
KR20210033485A
KR20210033485A KR1020217003912A KR20217003912A KR20210033485A KR 20210033485 A KR20210033485 A KR 20210033485A KR 1020217003912 A KR1020217003912 A KR 1020217003912A KR 20217003912 A KR20217003912 A KR 20217003912A KR 20210033485 A KR20210033485 A KR 20210033485A
Authority
KR
South Korea
Prior art keywords
substrate
wafer
layer
peripheral
modified layer
Prior art date
Application number
KR1020217003912A
Other languages
English (en)
Inventor
하야토 타노우에
타카시 우노
사토시 오오카와
스구루 에노키다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20210033485A publication Critical patent/KR20210033485A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/0823—Devices involving rotation of the workpiece
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B23K26/402—Removing material taking account of the properties of the material involved involving non-metallic material, e.g. isolators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02098—Cleaning only involving lasers, e.g. laser ablation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67057—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

기판을 처리하는 기판 처리 시스템으로서, 제 1 기판의 표면과 제 2 기판의 표면이 접합된 중합 기판에 대하여, 상기 제 1 기판의 내부에 있어서 면 방향으로 중심부로부터 적어도 당해 제 1 기판의 제거 대상인 주연부를 향해 연신하는 내부면 개질층을 형성하는 제 1 개질 장치와, 상기 제 1 기판의 내부에 있어서, 상기 주연부와 중앙부와의 경계를 따라 두께 방향으로 연신하는 주연 개질층을 형성하는 제 2 개질 장치와, 상기 내부면 개질층을 기점으로 상기 제 1 기판의 이면측을 분리하는 분리 장치를 가진다.

Description

기판 처리 시스템 및 기판 처리 방법
본 개시는 기판 처리 시스템 및 기판 처리 방법에 관한 것이다.
특허 문헌 1에는 적층형 반도체 장치의 제조 방법이 개시되어 있다. 이 제조 방법에서는 2 이상의 반도체 웨이퍼를 적층하여 적층형 반도체 장치를 제조한다. 이 때, 각 반도체 웨이퍼는 다른 반도체 웨이퍼에 적층된 후, 원하는 두께를 가지도록 이면 연삭된다.
일본특허공개공보 2012-069736호
본 개시에 따른 기술은, 기판끼리가 접합된 중합 기판에 있어서, 하나의 기판을 효율적으로 박화한다.
본 개시의 일태양은, 기판을 처리하는 기판 처리 시스템으로서, 제 1 기판의 표면과 제 2 기판의 표면이 접합된 중합 기판에 대하여, 상기 제 1 기판의 내부에 있어서 면 방향으로 중심부로부터 적어도 상기 제 1 기판의 제거 대상인 주연부를 향해 연신하는 내부면 개질층을 형성하는 제 1 개질 장치와, 상기 제 1 기판의 내부에 있어서, 상기 주연부와 중앙부와의 경계를 따라 두께 방향으로 연신하는 주연 개질층을 형성하는 제 2 개질 장치와, 상기 내부면 개질층을 기점으로 상기 제 1 기판의 이면측을 분리하는 분리 장치를 가진다.
본 개시에 따르면, 기판끼리가 접합된 중합 기판에 있어서, 하나의 기판을 효율적으로 박화할 수 있다.
도 1은 본 실시 형태에 따른 웨이퍼 처리 시스템의 구성의 개략을 모식적으로 나타내는 평면도이다.
도 2는 중합 웨이퍼의 구성의 개략을 나타내는 측면도이다.
도 3은 중합 웨이퍼의 일부의 구성의 개략을 나타내는 측면도이다.
도 4는 개질 장치의 구성의 개략을 나타내는 측면도이다.
도 5는 제 1 실시 형태에 따른 웨이퍼 처리의 주요 공정을 나타내는 순서도이다.
도 6은 제 1 실시 형태에 따른 웨이퍼 처리의 주요 공정의 설명도이다.
도 7은 개질 장치에 있어서 미접합 영역을 형성한 모습을 나타내는 설명도이다.
도 8은 개질 장치에 있어서 처리 웨이퍼에 주연 개질층과 분할 개질층을 형성하는 모습을 나타내는 종단면도이다.
도 9는 개질 장치에 있어서 처리 웨이퍼에 주연 개질층과 분할 개질층을 형성하는 모습을 나타내는 평면도이다.
도 10은 주연 제거 장치에 있어서 처리 웨이퍼의 주연부를 제거하는 모습을 나타내는 설명도이다.
도 11은 개질 장치에 있어서 처리 웨이퍼에 내부면 개질층을 형성하는 모습을 나타내는 종단면도이다.
도 12는 개질 장치에 있어서 처리 웨이퍼에 내부면 개질층을 형성하는 모습을 나타내는 평면도이다.
도 13은 개질 장치에 있어서 처리 웨이퍼에 내부면 개질층을 형성하는 모습을 나타내는 평면도이다.
도 14는 보호막 형성 장치에 있어서 보호막을 형성한 모습을 나타내는 설명도이다.
도 15는 보호막 형성 장치의 구성의 개략을 나타내는 측면도이다.
도 16은 분리 장치에 있어서 처리 웨이퍼로부터 이면 웨이퍼를 분리하는 모습을 나타내는 설명도이다.
도 17은 미접합 영역의 다른 형성예를 나타내는 설명도이다.
도 18은 미접합 영역의 다른 형성예를 나타내는 설명도이다.
도 19는 미접합 영역의 다른 형성예를 나타내는 설명도이다.
도 20은 접합 전에 있어서의 미접합 영역의 형성예를 나타내는 설명도이다.
도 21은 제 2 실시 형태에 따른 웨이퍼 처리의 주요 공정을 나타내는 순서도이다.
도 22는 제 2 실시 형태에 따른 웨이퍼 처리의 주요 공정의 설명도이다.
도 23은 개질 장치에 있어서 처리 웨이퍼에 내부면 개질층을 형성하는 모습을 나타내는 종단면도이다.
도 24는 제 3 실시 형태에 따른 웨이퍼 처리의 주요 공정의 설명도이다.
도 25는 다른 실시 형태에 따른 웨이퍼 처리 시스템의 구성의 개략을 모식적으로 나타내는 평면도이다.
반도체 디바이스의 제조 공정에 있어서는, 예를 들면 특허 문헌 1에 개시된 방법과 같이, 표면에 복수의 전자 회로 등의 디바이스가 형성된 반도체 웨이퍼(이하, 웨이퍼라 함)에 대하여, 당해 웨이퍼의 이면을 연삭 가공하여, 웨이퍼를 박화하는 것이 행해지고 있다.
웨이퍼의 이면의 연삭 가공은, 예를 들면 당해 이면에 연삭 숫돌을 접촉시킨 상태에서, 웨이퍼와 연삭 숫돌을 각각 회전시키고, 또한 연삭 숫돌을 하강시켜 행해진다. 이러한 경우, 연삭 숫돌이 마모되어, 정기적인 교환이 필요해진다. 또한, 연삭 가공에 있어서는, 연삭수를 사용하여, 그 폐액 처리도 필요해진다. 이 때문에, 러닝 코스트가 소요된다. 따라서, 종래의 웨이퍼의 박화 처리에는 개선의 여지가 있다.
또한 통상, 웨이퍼의 주연부는 면취 가공이 되어 있지만, 상술한 바와 같이 웨이퍼의 이면에 연삭 처리를 행하면, 웨이퍼의 주연부가 날카롭게 뾰족한 형상(이른바 나이프 엣지 형상)이 된다. 그러면, 웨이퍼의 주연부에서 치핑이 발생하여, 웨이퍼가 손상을 입을 우려가 있다. 따라서, 연삭 처리 전에 미리 웨이퍼의 주연부를 제거하는, 이른바 엣지 트림이 행해지고 있다. 그리고, 예를 들면 특허 문헌 1에 개시된 방법에서는, 웨이퍼의 주연부를 부분적으로 연삭 또는 절삭하여, 이 엣지 트림을 행하고 있다.
본 개시에 따른 기술은, 웨이퍼의 박화 처리를 효율적으로 행한다. 이하, 본 실시 형태에 따른 기판 처리 시스템으로서의 웨이퍼 처리 시스템, 및 기판 처리 방법으로서의 웨이퍼 처리 방법에 대하여, 도면을 참조하여 설명한다. 또한, 본 명세서 및 도면에서 실질적으로 동일한 기능 구성을 가지는 요소에 있어서는, 동일한 부호를 부여함으로써 중복 설명을 생략한다.
먼저, 본 실시 형태에 따른 웨이퍼 처리 시스템의 구성에 대하여 설명한다. 도 1은 웨이퍼 처리 시스템(1)의 구성의 개략을 모식적으로 나타내는 평면도이다.
웨이퍼 처리 시스템(1)에서는, 도 2 및 도 3에 나타내는 바와 같이 제 1 기판으로서의 처리 웨이퍼(W)와 제 2 기판으로서의 지지 웨이퍼(S)가 접합된 중합 기판으로서의 중합 웨이퍼(T)에 대하여 원하는 처리를 행하여, 처리 웨이퍼(W)를 박화한다. 이하, 처리 웨이퍼(W)에 있어서, 지지 웨이퍼(S)에 접합된 면을 표면(Wa)이라 하고, 표면(Wa)과 반대측의 면을 이면(Wb)이라 한다. 마찬가지로, 지지 웨이퍼(S)에 있어서, 처리 웨이퍼(W)에 접합된 면을 표면(Sa)이라 하고, 표면(Sa)과 반대측의 면을 이면(Sb)이라 한다.
처리 웨이퍼(W)는, 예를 들면 실리콘 웨이퍼 등의 반도체 웨이퍼로서, 표면(Wa)에 복수의 디바이스를 포함하는 디바이스층(D)이 형성되어 있다. 또한, 디바이스층(D)에는 또한 산화막(Fw), 예를 들면 SiO2막(TEOS막)이 형성되어 있다. 또한, 처리 웨이퍼(W)의 주연부는 면취 가공이 되어 있어, 주연부의 단면은 그 선단을 향해 두께가 작아지고 있다.
지지 웨이퍼(S)는 처리 웨이퍼(W)를 지지하는 웨이퍼이다. 지지 웨이퍼(S)의 표면(Sa)에는 산화막(Fs), 예를 들면 SiO2막(TEOS막)이 형성되어 있다. 또한, 지지 웨이퍼(S)는 처리 웨이퍼(W)의 표면(Wa)의 디바이스를 보호하는 보호재로서 기능한다. 또한, 지지 웨이퍼(S)의 표면(Sa)의 복수의 디바이스가 형성되어 있는 경우에는, 처리 웨이퍼(W)와 마찬가지로 표면(Sa)에 디바이스층(도시하지 않음)이 형성된다.
또한 도 2에 있어서는, 도시의 번잡함을 회피하기 위하여, 디바이스층(D)과 산화막(Fw, Fs)의 도시를 생략하고 있다. 또한, 이하의 설명에서 이용되는 다른 도면에 있어서도 마찬가지로, 이들 디바이스층(D)과 산화막(Fw, Fs)의 도시를 생략하는 경우가 있다.
도 1에 나타내는 바와 같이 웨이퍼 처리 시스템(1)은, 반입반출 스테이션(2)과 처리 스테이션(3)을 일체로 접속한 구성을 가지고 있다. 반입반출 스테이션(2)은, 예를 들면 외부와의 사이에서 복수의 중합 웨이퍼(T)를 수용 가능한 카세트(Ct)가 반입반출된다. 처리 스테이션(3)은 중합 웨이퍼(T)에 대하여 원하는 처리를 실시하는 각종 처리 장치를 구비하고 있다.
반입반출 스테이션(2)에는 카세트 배치대(10)가 마련되어 있다. 도시의 예에서는, 카세트 배치대(10)에는 복수, 예를 들면 4 개의 카세트(Ct)를 X축 방향으로 일렬로 배치 가능하게 되어 있다. 또한, 카세트 배치대(10)에 배치되는 카세트(Ct)의 개수는 본 실시 형태에 한정되지 않으며, 임의로 결정할 수 있다.
반입반출 스테이션(2)에는 카세트 배치대(10)에 인접하여 웨이퍼 반송 영역(20)이 마련되어 있다. 웨이퍼 반송 영역(20)에는 X축 방향으로 연신하는 반송로(21) 상을 이동 가능한 웨이퍼 반송 장치(22)가 마련되어 있다. 웨이퍼 반송 장치(22)는 중합 웨이퍼(T)를 유지하여 반송하는, 예를 들면 2 개의 반송 암(23, 23)을 가지고 있다. 각 반송 암(23)은 수평 방향, 연직 방향, 수평축 둘레 및 연직축 둘레로 이동 가능하게 구성되어 있다. 또한, 반송 암(23)의 구성은 본 실시 형태에 한정되지 않으며, 임의의 구성을 취할 수 있다.
처리 스테이션(3)에는 웨이퍼 반송 영역(30)이 마련되어 있다. 웨이퍼 반송 영역(30)에는, X축 방향으로 연신하는 반송로(31) 상을 이동 가능한 웨이퍼 반송 장치(32)가 마련되어 있다. 웨이퍼 반송 장치(32)는 후술하는 트랜지션 장치(34), 개질 장치(40), 주연 제거 장치(41), 웨트 에칭 장치(42), 보호막 형성 장치(43), 분리 장치(44), 보호막 제거 장치(45), 연삭 장치(46)에 대하여 중합 웨이퍼(T)를 반송 가능하게 구성되어 있다. 또한, 웨이퍼 반송 장치(32)는 중합 웨이퍼(T)를 유지하여 반송하는, 예를 들면 2 개의 반송 암(33, 33)을 가지고 있다. 각 반송 암(33)은 수평 방향, 연직 방향, 수평축 둘레 및 연직축 둘레로 이동 가능하게 구성되어 있다. 또한, 반송 암(33)의 구성은 본 실시 형태에 한정되지 않으며, 임의의 구성을 취할 수 있다.
웨이퍼 반송 영역(20)과 웨이퍼 반송 영역(30) 사이에는, 중합 웨이퍼(T)를 전달하기 위한 트랜지션 장치(34)가 마련되어 있다.
웨이퍼 반송 영역(30)의 Y축 정방향측에는 개질 장치(40), 주연 제거 장치(41), 웨트 에칭 장치(42)가, 반입반출 스테이션(2)측으로부터 X축 방향으로 이 순으로 배열되어 배치되어 있다. 웨이퍼 반송 영역(30)의 Y축 부방향측에는 보호막 형성 장치(43), 분리 장치(44), 보호막 제거 장치(45)가, 반입반출 스테이션(2)측으로부터 X축 방향으로 이 순으로 배열되어 배치되어 있다. 웨이퍼 반송 영역(30)의 X축 정방향측에는 연삭 장치(46)가 배치되어 있다. 또한 본 실시 형태에서는, 웨트 에칭 장치(42)와 연삭 장치(46)가 각각 데미지 처리 장치를 구성하고 있다. 또한, 보호막 형성 장치(43)는 보호층 형성 장치를 구성하고, 보호막 제거 장치(45)는 보호층 제거 장치를 구성하고 있다.
개질 장치(40)는 처리 웨이퍼(W)의 내부에 레이저광을 조사하여, 후술하는 내부면 개질층, 주연 개질층 및 분할 개질층을 형성한다. 개질 장치(40)는, 도 4에 나타내는 바와 같이 처리 웨이퍼(W)가 상측이며 지지 웨이퍼(S)가 하측에 배치된 상태로, 중합 웨이퍼(T)를 유지하는 척(50)을 가지고 있다. 척(50)은, 이동 기구(51)에 의해 X축 방향 및 Y축 방향으로 이동 가능하게 구성되어 있다. 이동 기구(51)는 일반적인 정밀 XY 스테이지로 구성되어 있다. 또한, 척(50)은 회전 기구(52)에 의해 연직축 둘레로 회전 가능하게 구성되어 있다. 또한, 본 실시 형태의 개질 장치(40)에서는, 내부면 개질층, 주연 개질층 및 분할 개질층을 형성하고 있고, 본 개시에 있어서의 제 1 개질 장치와 제 2 개질 장치를 겸하고 있다. 한편, 내부면 개질층은 제 1 개질 장치로 형성되고, 주연 개질층 및 분할 개질층은 제 1 개질 장치와는 다른 제 2 개질 장치로 형성되어도 된다.
척(50)의 상방에는, 처리 웨이퍼(W)의 내부에 레이저광을 조사하는 레이저 헤드(53)가 마련되어 있다. 레이저 헤드(53)는 레이저광 발진기(도시하지 않음)로부터 발진된 고주파의 펄스 형상의 레이저광으로서, 처리 웨이퍼(W)에 대하여 투과성을 가지는 파장의 레이저광(예를 들면 YAG 레이저)을, 처리 웨이퍼(W)의 내부의 미리 정해진 위치에 집광하여 조사한다. 이에 의해, 처리 웨이퍼(W)의 내부에 있어서 레이저광(L)이 집광된 부분이 개질되어, 개질층이 형성된다. 레이저 헤드(53)는 이동 기구(54)에 의해 X축 방향 및 Y축 방향으로 이동 가능하게 구성되어 있어도 된다. 이동 기구(54)는 일반적인 정밀 XY 스테이지로 구성되어 있다. 또한 레이저 헤드(53)는, 승강 기구(55)에 의해 Z축 방향으로 이동 가능하게 구성되어 있어도 된다.
또한 개질 장치(40)에서는, 처리 웨이퍼(W)의 계면에 레이저광(L)을 조사하여, 엣지 트림에 있어서의 제거 대상으로 한 주연부에 미접합 영역을 형성한다. 구체적으로, 예를 들면 처리 웨이퍼(W)의 접합면인 표면(Wa)까지 레이저광(L)을 투과시켜, 각 계면에서 어블레이션을 일으킨다. 그리고, 후술하는 바와 같이 제거되는 주연부에 상당하는 부분의 계면에 있어서의, 처리 웨이퍼(W)와 지지 웨이퍼(S)의 접합력을 저하시킨 미접합 영역을 형성함으로써, 주연부를 효율적으로 제거한다. 이러한 경우, 척(50)의 상방에는, 미접합 영역을 형성하는 제 2 레이저 헤드(56)가 마련되어 있다. 제 2 레이저 헤드(56)는, 레이저광 발진기(도시하지 않음)로부터 발진된 고주파의 펄스 형상의 레이저광으로서, 처리 웨이퍼(W)에 대하여 투과성을 가지는 파장의 레이저광(예를 들면 CO2 레이저)을, 처리 웨이퍼(W)의 계면의 미리 정해진 위치에 집광하여 조사한다. 이에 의해, 처리 웨이퍼(W)의 계면에 있어서 레이저광이 집광된 부분이 개질(조면화, 제거)된다. 제 2 레이저 헤드(56)는 이동 기구(57)에 의해 X축 방향 및 Y축 방향으로 이동 가능하게 구성되어 있다. 이동 기구(57)는 일반적인 정밀 XY 스테이지로 구성되어 있다. 또한 제 2 레이저 헤드(56)는, 승강 기구(58)에 의해 Z축 방향으로 이동 가능하게 구성되어 있다.
또한, 본 실시 형태에 따른 처리 웨이퍼(W)의 계면에는 처리 웨이퍼(W)의 내부, 디바이스층(D)의 내부, 산화막(Fw)의 내부 등이 포함되는 것으로 한다. 즉, 처리 웨이퍼(W)의 주연부에 있어서의 처리 웨이퍼(W)와 지지 웨이퍼(S) 간의 접합력을 적절히 저하시킬 수 있으면, 미접합 영역은 처리 웨이퍼(W)의 계면 근방의 임의의 위치에 형성될 수 있다.
도 1에 나타내는 주연 제거 장치(41)는, 개질 장치(40)로 형성된 주연 개질층을 기점으로 처리 웨이퍼(W)의 주연부를 제거한다.
웨트 에칭 장치(42)는, 처리 웨이퍼(W)의 이면(Wb)에 대하여 약액(에칭액)을 공급한다. 그리고, 연삭 장치(46)로 연삭된 이면(Wb)을 에칭 처리한다. 또한, 이면(Wb)에는 연삭흔이 형성되는 경우가 있으며, 당해 이면(Wb)은 데미지면을 구성한다. 또한, 약액에는 예를 들면 HF, HNO3, H3PO4, TMAH, Choline, KOH 등이 이용된다.
보호막 형성 장치(43)는, 주연 제거 장치(41)에 있어서의 처리 웨이퍼(W)의 주연부의 제거에 의해 노출된 디바이스층(D)의 측벽부를 보호하도록 보호막을 형성한다. 또한, 후술하는 바와 같이 본 실시 형태에서는, 보호막 형성 장치(43)는 기체 상태의 보호재를 공급함으로써 보호막을 형성하며, 디바이스층(D)의 측벽부뿐 아니라, 처리 웨이퍼(W)의 이면에도 보호막이 형성된다. 이와 같이 형성된 보호막은 열 처리에 의해 소성(燒成)되어도 된다.
분리 장치(44)는, 개질 장치(40)로 형성된 내부면 개질층을 기점으로 처리 웨이퍼(W)의 이면(Wb)측을 분리한다.
보호막 제거 장치(45)는 보호막 형성 장치(43)로 형성된 보호막을 제거한다. 구체적으로, 예를 들면 보호막에 유기 용제를 공급하여, 당해 보호막을 제거한다.
연삭 장치(46)는 처리 웨이퍼(W)의 이면(Wb)을 연삭한다. 그리고, 내부면 개질층이 형성된 이면(Wb)에 있어서, 당해 내부면 개질층을 제거하고, 또한 주연 개질층을 제거한다.
구체적으로, 연삭 장치(46)는 이면(Wb)에 연삭 숫돌을 접촉시킨 상태에서, 처리 웨이퍼(W)(중합 웨이퍼(T))와 연삭 숫돌을 각각 회전시키고, 또한 연삭 숫돌을 하강시켜 행해진다. 또한, 상술한 내부면 개질층과 주연 개질층은 데미지를 받은 층으로, 이면(Wb)은 데미지면을 구성한다.
이상의 웨이퍼 처리 시스템(1)에는 제어 장치(60)가 마련되어 있다. 제어 장치(60)는 예를 들면 컴퓨터이며, 프로그램 저장부(도시하지 않음)를 가지고 있다. 프로그램 저장부에는, 웨이퍼 처리 시스템(1)에 있어서의 중합 웨이퍼(T)의 처리를 제어하는 프로그램이 저장되어 있다. 또한, 프로그램 저장부에는 상술한 각종 처리 장치 또는 반송 장치 등의 구동계의 동작을 제어하여, 웨이퍼 처리 시스템(1)에 있어서의 후술하는 기판 처리를 실현시키기 위한 프로그램도 저장되어 있다. 또한, 상기 프로그램은 컴퓨터에 판독 가능한 기억 매체(H)에 기록되어 있던 것으로서, 당해 기억 매체(H)로부터 제어 장치(60)에 인스톨된 것이어도 된다.
이어서, 이상과 같이 구성된 웨이퍼 처리 시스템(1)을 이용하여 행해지는, 제 1 실시 형태에 따른 웨이퍼 처리에 대하여 설명한다. 도 5는 웨이퍼 처리의 주요 공정을 나타내는 순서도이다. 또한 본 실시 형태에서는, 웨이퍼 처리 시스템(1)의 외부의 접합 장치(도시하지 않음)에 있어서, 처리 웨이퍼(W)와 지지 웨이퍼(S)가 반데르발스력 및 수소 결합(분자간력)에 의해 접합되어, 미리 중합 웨이퍼(T)가 형성되어 있다.
먼저, 도 6의 (a)에 나타내는 바와 같이 중합 웨이퍼(T)를 복수 수납한 카세트(Ct)가, 반입반출 스테이션(2)의 카세트 배치대(10)에 배치된다.
이어서, 웨이퍼 반송 장치(22)에 의해 카세트(Ct) 내의 중합 웨이퍼(T)가 취출되어, 트랜지션 장치(34)로 반송된다. 이어서, 웨이퍼 반송 장치(32)에 의해, 트랜지션 장치(34)의 중합 웨이퍼(T)가 취출되어, 개질 장치(40)로 반송된다. 개질 장치(40)에서는, 먼저 도 7에 나타내는 바와 같이 주연부(We)에 상당하는 부분에 있어서의 처리 웨이퍼(W)와 디바이스층(D)의 계면에 미접합 영역(Ae)이 형성된다(도 5의 단계(A1)). 이어서, 도 6의 (b)에 나타내는 바와 같이 처리 웨이퍼(W)의 내부에 주연 개질층(M1)이 형성되고(도 5의 단계(A2)), 분할 개질층(M2)이 형성된다(도 5의 단계(A3)).
개질 장치(40)에 있어서 중합 웨이퍼(T)는, 척(50)으로 전달되어 유지된다. 이 후, 도 7에 나타내는 바와 같이 제 2 레이저 헤드(56)를, 처리 웨이퍼(W)의 주연부(We)의 상방으로 이동시킨다. 이 후, 회전 기구(52)에 의해 척(50)을 회전시키면서, 제 2 레이저 헤드(56)로부터 레이저광(L)을 조사하여, 주연부(We)에 상당하는 부분에 있어서의 처리 웨이퍼(W)와 디바이스층(D)의 계면에 미접합 영역(Ae)을 형성한다(도 5의 단계(A1)).
이어서, 동일한 개질 장치(40)에 있어서 도 8에 나타내는 바와 같이 레이저 헤드(53)를, 처리 웨이퍼(W)의 상방으로서, 당해 처리 웨이퍼(W)의 주연부(We)와 중앙부(Wc)의 경계로 이동시킨다. 이 후, 회전 기구(52)에 의해 척(50)을 회전시키면서, 레이저 헤드(53)로부터 처리 웨이퍼(W)의 내부로 레이저광(L)을 조사하여, 처리 웨이퍼(W)의 내부에 주연 개질층(M1)을 형성한다(도 5의 단계(A2)).
주연 개질층(M1)은, 엣지 트림에 있어서 주연부(We)를 제거할 시의 기점이 되는 것으로, 도 8 및 도 9에 나타내는 바와 같이 처리 웨이퍼(W)에 있어서의 제거 대상인 주연부(We)와 중앙부(Wc)와의 경계를 따라 환상으로 형성된다. 또한, 주연부(We)는 예를 들면 처리 웨이퍼(W)의 외단부로부터 직경 방향으로 1 mm ~ 5 mm의 범위이며, 면취부가 포함된다.
또한, 주연 개질층(M1)은 두께 방향으로 연신하여 세로로 긴 애스펙트비를 가진다. 주연 개질층(M1)의 하단은, 연삭 후의 처리 웨이퍼(W)의 목표 표면(도 8 중의 점선)보다 상방에 위치하고 있다. 즉, 주연 개질층(M1)의 하단과 처리 웨이퍼(W)의 표면(Wa) 사이의 거리(H1)는, 연삭 후의 처리 웨이퍼(W)의 목표 두께(H2)보다 크다. 이러한 경우, 연삭 후의 처리 웨이퍼(W)에 주연 개질층(M1)이 남지 않는다.
또한 처리 웨이퍼(W)의 내부에는, 주연 개질층(M1)으로부터 크랙(C1)이 진전하여, 표면(Wa)과 이면(Wb)에 도달하고 있다. 또한, 주연 개질층(M1)은 두께 방향으로 복수 형성되어 있어도 된다.
이어서, 동일한 개질 장치(40)에 있어서 레이저 헤드(53)를 이동시켜, 도 8에 나타내는 바와 같이 처리 웨이퍼(W)의 내부로서, 주연 개질층(M1)의 직경 방향 외측에 분할 개질층(M2)을 형성한다(도 5의 단계(A3)). 분할 개질층(M2)도, 주연 개질층(M1)과 마찬가지로 두께 방향으로 연신하여, 세로로 긴 애스펙트비를 가진다. 또한, 분할 개질층(M2)으로부터 크랙(C2)이 진전하여, 표면(Wa)과 이면(Wb)에 도달하고 있다. 또한, 분할 개질층(M2)도 두께 방향으로 복수 형성되어 있어도 된다.
그리고, 분할 개질층(M2) 및 크랙(C2)을 직경 방향으로 수 μm의 피치로 복수 형성함으로써, 도 9에 나타내는 바와 같이 주연 개질층(M1)으로부터 직경 방향 외측으로 연신하는, 1 라인의 분할 개질층(M2)이 형성된다. 또한 도시의 예에 있어서는, 직경 방향으로 연신하는 라인의 분할 개질층(M2)은 8 개소에 형성되어 있지만, 이 분할 개질층(M2)의 수는 임의이다. 적어도, 분할 개질층(M2)이 2 개소에 형성되어 있으면, 주연부(We)는 제거할 수 있다. 이러한 경우, 엣지 트림에 있어서 주연부(We)를 제거할 시, 당해 주연부(We)는 환상의 주연 개질층(M1)을 기점으로 분리하면서, 분할 개질층(M2)에 의해 복수로 분할된다. 그러면, 제거되는 주연부(We)가 소편화되어, 보다 용이하게 제거할 수 있다.
이어서, 중합 웨이퍼(T)는 웨이퍼 반송 장치(32)에 의해 주연 제거 장치(41)로 반송된다. 주연 제거 장치(41)에서는, 도 6의 (c)에 나타내는 바와 같이 주연 개질층(M1)을 기점으로, 처리 웨이퍼(W)의 주연부(We)를 제거한다(도 5의 단계(A4)).
주연 제거 장치(41)에서는, 예를 들면 도 10에 나타내는 바와 같이 테이프(70)를 확장(익스팬드)함으로써, 주연부(We)를 제거한다. 먼저, 도 10의 (a)에 나타내는 바와 같이 확장 가능한 테이프(70)를 처리 웨이퍼(W)의 이면(Wb)에 부착한다. 이어서, 도 10의 (b)에 나타내는 바와 같이 테이프(70)를 처리 웨이퍼(W)의 직경 방향으로 확장시켜, 주연 개질층(M1)을 기점으로, 처리 웨이퍼(W)로부터 주연부(We)를 분리한다. 또한 이 때, 분할 개질층(M2)을 기점으로, 주연부(We)는 소편화하여 분리된다. 이 후, 도 10의 (c)에 나타내는 바와 같이 테이프(70)를 상승시켜 처리 웨이퍼(W)로부터 박리하여, 주연부(We)를 제거한다. 또한 이 때, 이 테이프(70)의 박리를 용이하게 하기 위하여, 테이프(70)의 점착력을 저하시키는 처리, 예를 들면 자외선 조사 처리 등을 행해도 된다.
또한, 이 주연부(We)의 제거에 있어서, 주연부(We)에 상당하는 부분에 있어서의 처리 웨이퍼(W)와 지지 웨이퍼(S)의 계면에는 미접합 영역(Ae)이 형성되어 있으므로, 주연부(We)를 적절히 제거할 수 있다.
또한, 주연부(We)를 제거하는 방법은, 본 실시 형태에 한정되지 않는다. 예를 들면, 주연부(We)에 대하여 에어 블로우 또는 워터 제트를 분사하여, 당해 주연부(We)를 눌러 제거해도 된다. 혹은, 예를 들면 핀셋과 같은 지그를 주연부(We)에 접촉시켜, 당해 주연부(We)를 물리적으로 제거해도 된다.
이어서, 중합 웨이퍼(T)는 웨이퍼 반송 장치(32)에 의해 다시 개질 장치(40)로 반송된다. 개질 장치(40)에서는, 도 6의 (d)에 나타내는 바와 같이 처리 웨이퍼(W)의 내부에 내부면 개질층(M3)이 형성된다(도 5의 단계(A5)).
도 11에 나타내는 바와 같이 레이저 헤드(53)로부터 처리 웨이퍼(W)의 내부로 레이저광(L)을 조사하여, 내부면 개질층(M3)을 형성한다. 내부면 개질층(M3)은, 면 방향으로 연신하여 가로로 긴 애스펙트비를 가진다. 내부면 개질층(M3)의 하단은, 연삭 후의 처리 웨이퍼(W)의 목표 표면(도 11 중의 점선)보다 약간 상방에 위치하고 있다. 즉, 내부면 개질층(M3)의 하단과 처리 웨이퍼(W)의 표면(Wa) 사이의 거리(H3)는, 연삭 후의 처리 웨이퍼(W)의 목표 두께(H2)보다 약간 크다. 또한, 내부면 개질층(M3)은 세로로 긴 애스펙트비를 가지며, 복수의 내부면 개질층(M3)의 피치를 작게 하여 배치해도 된다. 또한, 내부면 개질층(M3)으로부터는 면 방향으로 크랙(C3)이 진전한다. 또한, 내부면 개질층(M3)의 피치가 작은 경우에는, 크랙(C3)이 없어도 된다.
그리고, 도 11 및 도 12에 나타내는 바와 같이 레이저 헤드(53)와 중합 웨이퍼(T)를 상대적으로 수평 방향으로 이동시켜, 복수의 내부면 개질층(M3)을 처리 웨이퍼(W)의 중앙부(Wc)의 내부에 형성한다. 구체적으로, 먼저, 레이저 헤드(53)를 X축 방향으로 이동시켜, 일렬의 내부면 개질층(M3)을 형성한다. 이 후, 레이저 헤드(53)를 Y축 방향으로 비켜 놓고, 또한 당해 레이저 헤드(53)를 X축 방향으로 이동시켜, 다른 열의 내부면 개질층(M3)을 형성한다. 이들 복수의 내부면 개질층(M3)은 동일한 높이에 형성한다. 그러면, 중앙부(Wc)에 있어서의 내부면 전면에 내부면 개질층(M3)이 형성된다.
또한 개질 장치(40)에서는, 척(50)을 회전시키면서, 레이저 헤드(53)를 수평 방향으로 이동시켜도 된다. 이러한 경우, 내부면 개질층(M3)은 평면에서 봤을 때 소용돌이 형상으로 형성된다. 그리고 예를 들면 도 13에 나타내는 바와 같이, 처리 웨이퍼(W)의 동심원 방향 및 직경 방향으로, 복수의 내부면 개질층(M3)의 피치를 바꾸어도 된다. 도 13의 예에 있어서는, 처리 웨이퍼(W)의 중심에 대하여 대칭으로, 복수의 내부면 개질층(M3)이 형성된다.
이어서, 중합 웨이퍼(T)는 웨이퍼 반송 장치(32)에 의해 보호막 형성 장치(43)로 반송된다. 보호막 형성 장치(43)에서는, 도 6의 (e)에 나타내는 바와 같이 처리 웨이퍼(W)에 대하여 보호막(P1)이 형성된다(도 5의 단계(A6)).
단계(A4)에서 주연부(We)가 제거된 처리 웨이퍼(W)에 있어서, 도 14에 나타내는 바와 같이 디바이스층(D)의 측벽부(De)가 노출되어 있다. 이 상태에서, 후술하는 바와 같이 웨트 에칭을 행하면, 디바이스층(D)의 측벽부(De)가 손상을 입을 우려가 있다. 따라서, 단계(A6)에 있어서, 적어도 디바이스층(D)의 측벽부(De)를 보호하도록 보호막(P1)을 형성한다. 또한, 보호막(P1)의 재료에는, 웨트 에칭에서 이용되는 약액에 대하여, 내약성이 있는 재료가 이용된다.
보호막 형성 장치(43)에서는, 예를 들면 기체 상태의 보호재를 공급함으로써 보호막(P1)을 형성한다. 예를 들면 도 15에 나타내는 바와 같이 보호막 형성 장치(43)는, 중합 웨이퍼(T)를 수용하는 처리 용기(80)를 가지고 있다. 처리 용기(80)의 저면에는, 처리 웨이퍼(W)의 이면(Wb)이 상방을 향한 상태로 중합 웨이퍼(T)를 상면에 배치하는 배치대(81)가 마련되어 있다. 또한, 처리 용기(80)의 천장면에는, 처리 용기(80)의 내부에 배치된 중합 웨이퍼(T)에, 보호막(P1)을 형성하기 위한 기체 상태의 보호재(이하, 보호재 가스라고 함)를 공급하기 위한 가스 공급구(82)가 형성되어 있다. 가스 공급구(82)는, 보호재 가스를 저류하여 공급하는 보호재 가스 공급원(83)에 연통하고 있다.
보호막 형성 장치(43)에 있어서는, 배치대(81) 상에 배치된 중합 웨이퍼(T)의 전면, 즉 이면(Wb) 및 엣지 트림에 의해 노출된 중합 웨이퍼(T)의 측벽부(디바이스층(D)의 측벽부(De)를 포함함)에 대하여, 보호재 가스가 공급된다. 그리고, 이면(Wb)의 전면과 처리 웨이퍼(W), 디바이스층(D) 및 산화막(Fw)의 측벽부에 보호막(P1)이 형성된다.
또한 단계(A6)에서는, 상술한 바와 같이 보호재 가스에 의해 보호막(P1)이 중합 웨이퍼(T)의 전면에 형성되기 때문에, 당해 보호재 가스에 의한 보호막(P1)의 형성은, 후술하는 단계(A8)에 있어서의 이면(Wb)의 연삭보다 전에 행해지는 것이 바람직하다. 이에 의해, 디바이스층(D)의 측벽부(De)에 대하여 적절히 보호막(P1)을 형성할 수 있다. 또한, 보호막 형성 장치(43)에서는, 보호막(P1)을 측벽부(De)의 전 둘레에 걸쳐 균등하게 형성할 수 있다.
또한, 보호막(P1)을 형성하는 방법은, 본 실시 형태에 한정되지 않는다. 예를 들면 스핀 도포법에 의해 보호막(P1)을 형성해도 된다. 이러한 경우, 예를 들면 처리 웨이퍼(W)를 척(도시하지 않음)으로 회전 유지한 상태에서, 이면(Wb)의 중심부 상방에 배치된 노즐(도시하지 않음)로부터 액체 상태의 보호재를 공급한다. 이면(Wb)의 중심에 공급된 보호재는 이면(Wb)을 확산되고, 또한 처리 웨이퍼(W), 디바이스층(D) 및 산화막(Fw)의 각각의 측벽부로 돌아 들어간다. 그리고, 이면(Wb)의 전면과 처리 웨이퍼(W), 디바이스층(D) 및 산화막(Fw)의 측벽부에 보호막(P1)이 형성된다. 또한, 상술한 바와 같이 보호막(P1)의 목적은 디바이스층(D)의 측벽부(De)의 보호이기 때문에, 당해 디바이스층(D)의 측벽부(De)에 대해서만 보호막(P1)을 형성해도 된다. 또한 예를 들면, 보호재 대신에, 측벽부(De)를 덮도록 수지를 코팅해도 된다. 이러한 형태에 있어서의 수지로서는, 예를 들면 UV 경화계 수지 또는 불소계 수지를 이용할 수 있다. 이와 같이 수지에 의해서도, 측벽부(De)를 보호할 수 있다.
이어서, 중합 웨이퍼(T)는 웨이퍼 반송 장치(32)에 의해 분리 장치(44)로 반송된다. 분리 장치(44)에서는, 도 6의 (f)에 나타내는 바와 같이 내부면 개질층(M3)을 기점으로, 처리 웨이퍼(W)의 이면(Wb)측(이하, 이면 웨이퍼(Wb1)라 함)을 분리한다(도 5의 단계(A7)).
분리 장치(44)에서는, 예를 들면 먼저, 도 16의 (a)에 나타내는 바와 같이 순수조(90)의 내부에 저류된 순수(91) 중에 중합 웨이퍼(T)를 침지시킨다. 이 후, 순수(91) 중의 중합 웨이퍼(T)에 대하여, 초음파 발진원(92)으로부터 초음파를 발진한다. 그러면, 처리 웨이퍼(W)에 대하여 초음파 처리가 행해져, 내부면 개질층(M3)을 기점으로 이면 웨이퍼(Wb1)가 분리되기 쉬워진다. 이어서, 순수조(90)로부터 중합 웨이퍼(T)를 취출하여, 도 16의 (b)에 나타내는 바와 같이 처리 웨이퍼(W)의 이면(Wb), 보다 상세하게는 보호막(P1)을, 흡착 패드(93)로 흡착 유지한다. 흡착 패드(93)는 연직 방향으로 승강 가능, 또한 회전 가능하게 구성되어 있다. 그리고, 흡착 패드(93)를 회전시켜, 내부면 개질층(M3)을 경계로 이면 웨이퍼(Wb1)가 절연된다. 이 후, 도 16의 (c)에 나타내는 바와 같이 흡착 패드(93)가 이면 웨이퍼(Wb1)를 흡착 유지한 상태에서, 당해 흡착 패드(93)를 상승시켜, 처리 웨이퍼(W)로부터 이면 웨이퍼(Wb1)를 분리한다.
또한, 이면 웨이퍼(Wb1)를 분리하는 방법은, 본 실시 형태에 한정되지 않는다. 예를 들면 흡착 패드(93) 대신에 테이프(도시하지 않음)를 이용하여, 당해 테이프로 이면 웨이퍼(Wb1)를 유지하여 분리해도 된다. 또한, 예를 들면 도 16의 (a)로 나타낸 초음파 처리만으로 이면 웨이퍼(Wb1)를 분리할 수 있는 경우에는, 흡착 패드(93) 또는 테이프에 의한 분리 처리를 생략해도 된다. 혹은, 예를 들면 처리 웨이퍼(W)의 표면(Wa)과 이면(Wb)에서 온도차를 부여하여, 당해 처리 웨이퍼(W)를 뒤틀리게 함으로써, 이면 웨이퍼(Wb1)를 분리해도 된다.
이어서, 중합 웨이퍼(T)는 웨이퍼 반송 장치(32)에 의해 연삭 장치(46)로 반송된다. 연삭 장치(46)에서는, 도 6의 (g)에 나타내는 바와 같이 처리 웨이퍼(W)의 이면(Wb)(데미지면)을 연삭하고, 당해 이면(Wb)에 남은 내부면 개질층(M3)과 주연 개질층(M1)을 제거한다(도 5의 단계(A8)). 구체적으로, 이면(Wb)에 연삭 숫돌을 접촉시킨 상태에서, 처리 웨이퍼(W)와 연삭 숫돌을 각각 회전시키고, 또한 연삭 숫돌을 하강시킴으로써, 이면(Wb)이 연삭된다. 또한, 단계(A8)에 있어서의 이면(Wb)의 연삭 후, 후술하는 단계(A9)의 웨트 에칭 전에, 이면(Wb)을 세정해도 된다. 이면(Wb)의 세정 처리에는, 예를 들면 브러시를 이용해도 되고, 혹은 가압된 세정액을 이용해도 된다.
이어서, 중합 웨이퍼(T)는 웨이퍼 반송 장치(32)에 의해 웨트 에칭 장치(42)로 반송된다. 웨트 에칭 장치(42)에서는, 처리 웨이퍼(W)의 이면(Wb)(데미지면)에 약액을 공급하여 웨트 에칭한다(도 5의 단계(A9)). 상술한 연삭 장치(46)로 연삭된 이면(Wb)에는, 연삭흔이 형성되는 경우가 있다. 본 단계(A9)에서는, 웨트 에칭함으로써 연삭흔을 제거할 수 있어, 이면(Wb)을 평활화할 수 있다.
또한 본 실시 형태에서는, 단계(A8)에 있어서의 이면(Wb)의 연삭과, 단계(A9)에 있어서의 이면(Wb)의 웨트 에칭이, 당해 이면(Wb)(데미지면)의 처리 공정을 구성하고 있다.
이어서, 중합 웨이퍼(T)는 웨이퍼 반송 장치(32)에 의해 보호막 제거 장치(45)로 반송된다. 보호막 제거 장치(45)에서는, 도 6의 (h)에 나타내는 바와 같이 중합 웨이퍼(T)에 남는 보호막(P1)을 제거한다(도 5의 단계(A10)). 구체적으로, 보호막(P1)에 유기 용제를 공급하여, 당해 보호막(P1)을 제거한다. 또한, 중합 웨이퍼(T)에 남는 보호막(P1)이, 그 후의 공정에서 영향을 주지 않는 경우에는, 당해 단계(A10)에 있어서의 보호막(P1)의 제거를 생략해도 된다.
이 후, 모든 처리가 실시된 중합 웨이퍼(T)는, 웨이퍼 반송 장치(32)에 의해 트랜지션 장치(34)로 반송되고, 또한 웨이퍼 반송 장치(22)에 의해 카세트 배치대(10)의 카세트(Ct)로 반송된다. 이렇게 하여, 웨이퍼 처리 시스템(1)에 있어서의 일련의 웨이퍼 처리가 종료된다.
이상의 제 1 실시 형태에 따르면, 단계(A5)에 있어서 처리 웨이퍼(W)의 내부에 내부면 개질층(M3)을 형성한 후, 단계(A7)에 있어서 내부면 개질층(M3)을 기점으로 이면 웨이퍼(Wb1)를 분리하고 있다. 예를 들면 상술한 특허 문헌 1에 개시된 바와 같이, 처리 웨이퍼(W)의 이면(Wb)을 연삭하는 경우, 연삭 숫돌이 마모되고, 또한 연삭수를 사용하기 때문에, 폐액 처리도 필요해진다. 이에 대하여, 본 실시 형태에서는, 레이저 헤드(53) 자체가 경시적으로 열화되지 않아, 소모품이 적어지기 때문에, 메인터넌스 빈도를 저감할 수 있다. 또한, 레이저를 이용한 드라이 프로세스이기 때문에, 연삭수 및 폐수 처리가 불필요해진다. 이 때문에, 러닝 코스트를 저렴화할 수 있다. 또한, 연삭수가 지지 웨이퍼(S)측으로 돌아 들어가는 경우가 없기 때문에, 지지 웨이퍼(S)가 오염되는 것을 억제할 수 있다.
또한 본 실시 형태에서는, 단계(A8)에 있어서 이면(Wb)(데미지면)의 연삭을 행하고 있지만, 이 연삭은 내부면 개질층(M3) 및 주연 개질층(M1)을 제거하면 되며, 그 연삭량은 수십 μm 정도로 적다. 이에 대하여, 종래와 같이 처리 웨이퍼(W)를 박화하기 위하여 이면(Wb)을 연삭하는 경우, 그 연삭량은 예를 들면 700 μm 이상으로 많아, 연삭 숫돌의 마모 정도가 크다. 이 때문에, 본 실시 형태에서는 역시 메인터넌스 빈도를 저감할 수 있다.
또한, 본 실시 형태에 따르면 엣지 트림을 행함에 있어, 단계(A2)에 있어서 처리 웨이퍼(W)의 내부에 주연 개질층(M1)을 형성한 후, 단계(A4)에 있어서 주연 개질층(M1)을 기점으로, 주연부(We)를 제거하고 있다. 예를 들면 상술한 특허 문헌 1에 개시된 방법에서는, 주연부(We)를 연삭 또는 절삭하고 있어, 연삭 숫돌이 마모되어 정기적인 교환이 필요해진다. 이에 대하여, 본 실시 형태에서는, 레이저 헤드(53) 자체가 경시적으로 열화되지 않아, 메인터넌스 빈도를 저감할 수 있다.
단, 본 개시는, 연삭에 의한 엣지 트림을 제외하는 것은 아니다. 후술하는 제 2 실시 형태 및 제 2 실시 형태에 있어서도 동일하다.
또한 본 실시 형태에 따르면, 단계(A3)에 있어서 분할 개질층(M2)을 형성하고 있으므로, 단계(A4)에서 제거되는 주연부(We)를 소편화할 수 있다. 따라서, 엣지 트림을 더 용이하게 행할 수 있다.
게다가, 단계(A2)에 있어서의 주연 개질층(M1)의 형성, 단계(A3)에 있어서의 분할 개질층(M2)의 형성 및 단계(A5)에 있어서의 내부면 개질층(M3)의 형성은 동일한 개질 장치(40)에 있어서 행할 수 있다. 따라서, 설비 코스트도 저렴화할 수 있다. 또한, 이들 주연 개질층(M1)의 형성, 분할 개질층(M2)의 형성, 내부면 개질층(M3)의 형성을 별개의 장치로 형성해도 물론 된다.
또한 본 실시 형태에 따르면, 단계(A1)에 있어서 미접합 영역(Ae)을 형성하고 있으므로, 단계(A4)에 있어서의 주연부(We)의 제거를 보다 효과적으로 행할 수 있다. 따라서, 엣지 트림을 더 용이하게 행할 수 있다.
또한 도 7에 나타낸 예에 있어서는, 미접합 영역(Ae)은 처리 웨이퍼(W)와의 계면인 디바이스층(D)의 일부(두께 방향의 일부)를 개질함으로써 형성했지만, 미접합 영역(Ae)의 형성 위치는 이에 한정되지 않는다. 예를 들면, 도 17에 나타내는 바와 같이, 미접합 영역(Ae)은 주연부(We)에 상당하는 부분에 있어서의 디바이스층(D)의 전부를 제거해도 되고, 도 18에 나타내는 바와 같이, 디바이스층(D) 상에 형성된 산화막(Fw)과 함께 제거되어도 된다.
또한 예를 들면, 도 19의 (a)에 나타내는 바와 같이 디바이스층(D)이 처리 웨이퍼(W)의 주연부(We)까지 형성되어 있지 않고, 산화막(Fw)이 디바이스층(D)의 단부를 피복하여 형성되어 있는 경우, 미접합 영역(Ae)은 표면(Wa)과의 계면인 산화막(Fw)의 일부를 개질하여 형성되어도 된다. 또한 당연히, 미접합 영역(Ae)은 주연부(We)에 대응하는 위치에 있어서의 산화막(Fw)의 전부를 제거해도 된다.
또한, 처리 웨이퍼(W)에 대한 미접합 영역(Ae)의 형성은, 상술한 바와 같이 제 3 개질 장치를 겸하는 개질 장치(40)에 있어서 행해져도 되고, 미접합 영역(Ae)을 형성하기 위한 제 3 개질 장치로서의 계면 개질 장치(도시하지 않음)를 웨이퍼 처리 시스템(1)에 더 마련하여 행해도 된다.
또한 본 실시 형태에 따르면, 미접합 영역(Ae)은 처리 웨이퍼(W)의 접합 후, 즉 중합 웨이퍼(T)에 대하여 레이저광을 조사함으로써 형성했지만, 처리 웨이퍼(W)의 접합 전에 형성되어도 된다. 구체적으로, 접합 전의 처리 웨이퍼(W)의 주연부(We)에 상당하는 부분에 있어서의 산화막(Fw)의 개질을 행하여 미접합 영역(Ae)을 형성하고, 이러한 미접합 영역(Ae)이 형성된 처리 웨이퍼(W)와 지지 웨이퍼(S)를 접합하여, 도 20에 나타내는 것과 같은 중합 웨이퍼(T)를 형성한다.
또한, 접합 전에 미접합 영역(Ae)을 형성하는 경우, 미접합 영역(Ae)의 형성 방법은 레이저광의 조사에 의한 접합 계면의 개질(조면화, 제거)에는 한정되지 않는다. 예를 들면, 접합 전의 처리 웨이퍼(W)에 대한 연마 또는 웨트 에칭 등에 의한 접합 계면의 제거, 접합 계면의 소수화 등에 의해 미접합 영역(Ae)을 형성할 수 있다. 또한 본 실시 형태에 있어서는, 이러한 처리 웨이퍼(W)의 계 접합면의 조면화, 제거, 연마, 소수화 등을 총칭하여 '개질'이라 한다. 또한, 미접합 영역(Ae)이 형성되는 상기 '접합 계면'은, 도 20에 나타낸 것과 같은 산화막(Fw)인 경우에 한정되는 것이 아니며, 처리 웨이퍼(W)에 있어서의 실제로 지지 웨이퍼(S)와 접합되는 계면을 형성하는 부분을 말한다.
또한 본 실시 형태에 따르면, 단계(A8)에 있어서 이면(Wb)(데미지면)을 연삭하여, 내부면 개질층(M3) 및 주연 개질층(M1)을 제거하므로, 제품인 처리 웨이퍼(W)의 수율을 향상시킬 수 있다. 게다가, 단계(A9)에서 이면(Wb)(데미지면)을 웨트 에칭함에 앞서, 단계(A6)에 있어서 보호막(P1)을 형성하므로, 디바이스층(D)을 보호할 수 있다. 따라서, 수율을 더 향상시킬 수 있다.
또한 제 1 실시 형태에서는, 단계(A1 ~ A10)의 처리 순서를 변경하는 것이 가능하다.
변형예 1로서, 단계(A4)의 주연부(We)의 제거와 단계(A5)의 내부면 개질층(M3)의 형성의 순서를 바꿔도 된다. 이러한 경우, 웨이퍼 처리는 단계(A1 ~ A3, A5, A4, A6 ~ A10)의 순으로 행해진다.
변형예 2로서, 단계(A5)의 내부면 개질층(M3) 형성을 단계(A2)의 주연 개질층(M1)의 형성 전에 행해도 된다. 이러한 경우, 웨이퍼 처리는 단계(A5, A1 ~ A4, A6 ~ A10)의 순으로 행해진다.
변형예 3으로서, 단계(A6)의 보호막(P1)의 형성과 단계(A7)의 이면 웨이퍼(Wb1)의 분리의 순서를 바꿔도 된다. 이러한 경우, 웨이퍼 처리는 단계(A1 ~ A5, A7, A6, A8 ~ A10)의 순으로 행해진다.
변형예 4로서, 변형예 1과 변형예 3을 조합해도 된다. 즉, 웨이퍼 처리는 단계(A1 ~ A3, A5, A4, A7, A6, A8 ~ A10)의 순으로 행해진다.
또한 변형예 5로서, 변형예 2와 변형예 3을 조합해도 된다. 즉, 웨이퍼 처리는 단계(A5, A1 ~ A4, A7, A6, A8 ~ A10)의 순으로 행해진다.
변형예 6으로서, 단계(A1)의 미접합 영역(Ae)의 형성을 단계(A2)의 주연 개질층(M1)의 형성 후에 행해도 된다. 이러한 경우, 웨이퍼 처리는 단계(A2, A1, A3, A4 ~ A10)의 순으로 행해진다.
그 외에, 임의의 순서에 따라 웨이퍼 처리를 행할 수 있다.
이어서, 웨이퍼 처리 시스템(1)을 이용하여 행해지는, 제 2 실시 형태에 따른 웨이퍼 처리에 대하여 설명한다. 도 21은 웨이퍼 처리의 주요 공정을 나타내는 순서도이다. 또한, 본 실시 형태에서 제 1 실시 형태와 동일한 처리에 대해서는 상세한 설명을 생략한다.
먼저, 도 22의 (a)에 나타내는 바와 같이 중합 웨이퍼(T)를 복수 수납한 카세트(Ct)가, 반입반출 스테이션(2)의 카세트 배치대(10)에 배치된다.
이어서, 웨이퍼 반송 장치(22)에 의해 카세트(Ct) 내의 중합 웨이퍼(T)가 취출되어, 트랜지션 장치(34)로 반송된다. 이어서, 웨이퍼 반송 장치(32)에 의해, 트랜지션 장치(34)의 중합 웨이퍼(T)가 취출되어, 개질 장치(40)로 반송된다. 개질 장치(40)에서는, 주연부(We)에 상당하는 부분에 있어서의 처리 웨이퍼(W)와 디바이스층(D)의 계면에 미접합 영역(Ae)이 형성된다(도 21의 단계(B1)). 또한, 미접합 영역(Ae)의 형성 방법은, 상기 단계(A1)에 있어서의 미접합 영역(Ae)의 형성 방법과 동일하다.
이어서 개질 장치(40)에 있어서, 도 22의 (b)에 나타내는 바와 같이 처리 웨이퍼(W)의 내부에 주연 개질층(M4)이 형성된다(도 21의 단계(B2)).
개질 장치(40)에서는, 도 23에 나타내는 바와 같이 레이저 헤드(53)를, 처리 웨이퍼(W)의 상방으로서, 당해 처리 웨이퍼(W)의 주연부(We)와 중앙부(Wc)의 경계로 이동시킨다. 이 후, 회전 기구(52)에 의해 척(50)을 회전시키면서, 레이저 헤드(53)로부터 처리 웨이퍼(W)의 내부에 레이저광(L)을 조사한다. 그리고, 주연부(We)와 중앙부(Wc)와의 경계를 따라, 환상의 주연 개질층(M4)을 형성한다.
제 1 실시 형태의 주연 개질층(M1)과 마찬가지로, 주연 개질층(M4)은 두께 방향으로 연신하고, 당해 주연 개질층(M4)의 하단은, 연삭 후의 처리 웨이퍼(W)의 목표 표면(도 23 중의 점선)보다 상방에 위치하고 있다. 또한 주연 개질층(M4)은, 후술하는 내부면 개질층(M5)과 동일한 높이에 형성된다.
단, 제 1 실시 형태의 주연 개질층(M1)에서는 크랙(C1)이 표면(Wa)과 이면(Wb)까지 진전하고 있던 것에 반해, 주연 개질층(M4)으로부터의 크랙(C4)은 표면(Wa)까지만 진전하여, 이면(Wb)에는 도달하지 않는다.
이어서, 개질 장치(40)에 있어서, 도 22의 (c)에 나타내는 바와 같이 처리 웨이퍼(W)의 내부에 내부면 개질층(M5)이 형성된다(도 21의 단계(B3)). 제 1 실시 형태의 내부면 개질층(M3)과 마찬가지로, 내부면 개질층(M5)은 처리 웨이퍼(W)의 면 방향으로 연신하고 있다. 또한, 내부면 개질층(M5)은 주연 개질층(M4)과 동일한 높이에 형성되고, 당해 내부면 개질층(M5)의 하단은, 연삭 후의 처리 웨이퍼(W)의 목표 표면보다 상방에 위치하고 있다. 그리고, 내부면 개질층(M5)은 면 방향으로 복수 형성되고, 당해 복수의 내부면 개질층(M5)은, 면 방향으로 중심부로부터 주연 개질층(M4)까지, 즉 중앙부(Wc)에 형성된다. 또한, 내부면 개질층(M5)의 형성 방법은, 상기 단계(A5)에 있어서의 내부면 개질층(M3)의 형성 방법과 동일하다. 또한, 내부면 개질층(M5)으로부터는 면 방향으로 크랙(C5)이 진전한다. 또한, 내부면 개질층(M5)의 피치가 작은 경우에는, 크랙(C5)이 없어도 된다.
이어서, 중합 웨이퍼(T)는 웨이퍼 반송 장치(32)에 의해 분리 장치(44)로 반송된다. 분리 장치(44)에서는, 도 22의 (d)에 나타내는 바와 같이 내부면 개질층(M5) 및 주연 개질층(M4)을 기점으로, 처리 웨이퍼(W)의 이면(Wb)측(이하, 이면 웨이퍼(Wb2)라 함)을 분리한다(도 21의 단계(B4)). 이 때, 내부면 개질층(M5)과 주연 개질층(M4)이 동일한 높이에 형성되어 있기 때문에, 이 이면 웨이퍼(Wb2)는 주연부(We)와 일체가 되어 분리된다. 또한, 이면 웨이퍼(Wb2)의 분리 방법은, 상기 단계(A7)에 있어서의 이면 웨이퍼(Wb1)의 분리 방법과 동일하다.
또한, 이 주연부(We)의 제거에 있어서, 주연부(We)에 상당하는 부분에 있어서의 처리 웨이퍼(W)와 지지 웨이퍼(S)의 계면에는 미접합 영역(Ae)이 형성되어 있으므로, 주연부(We)를 용이하게 박리할 수 있기 때문에, 적절히 이면 웨이퍼(Wb2)의 분리를 행할 수 있다.
이어서, 중합 웨이퍼(T)는 웨이퍼 반송 장치(32)에 의해 보호막 형성 장치(43)로 반송된다. 보호막 형성 장치(43)에서는, 도 22의 (e)에 나타내는 바와 같이 처리 웨이퍼(W)에 대하여 보호막(P2)이 형성된다(도 21의 단계(B5)). 보호막(P2)은 이면(Wb)의 전면과 처리 웨이퍼(W), 디바이스층(D) 및 산화막(Fw)의 측벽부에 형성된다. 또한, 보호막(P2)의 형성 방법은, 상기 단계(A6)에 있어서의 보호막(P2)의 형성 방법과 동일하다.
이어서, 중합 웨이퍼(T)는 웨이퍼 반송 장치(32)에 의해 연삭 장치(46)로 반송된다. 연삭 장치(46)에서는, 도 22의 (f)에 나타내는 바와 같이 처리 웨이퍼(W)의 이면(Wb)(데미지면)을 연삭하여, 당해 이면(Wb)에 남는 내부면 개질층(M5)과 주연 개질층(M4)을 제거한다(도 21의 단계(B6)). 또한, 이면(Wb)의 연삭 방법은, 상기 단계(A8)에 있어서의 이면(Wb)의 연삭 방법과 동일하다.
이어서, 중합 웨이퍼(T)는 웨이퍼 반송 장치(32)에 의해 웨트 에칭 장치(42)로 반송된다. 웨트 에칭 장치(42)에서는, 처리 웨이퍼(W)의 이면(Wb)(데미지면)에 약액을 공급하여 웨트 에칭한다(도 21의 단계(B7)). 또한, 이면(Wb)의 웨트 에칭 방법은, 상기 단계(A9)에 있어서의 이면(Wb)의 웨트 에칭 방법과 동일하다.
이어서, 중합 웨이퍼(T)는 웨이퍼 반송 장치(32)에 의해 보호막 제거 장치(45)로 반송된다. 보호막 제거 장치(45)에서는, 도 22의 (g)에 나타내는 바와 같이 중합 웨이퍼(T)에 남는 보호막(P2)을 제거한다(도 21의 단계(B8)). 또한, 보호막(P2)의 제거 방법은, 상기 단계(A10)에 있어서의 보호막(P1)의 제거 방법과 동일하다.
이 후, 모든 처리가 실시된 중합 웨이퍼(T)는, 웨이퍼 반송 장치(32)에 의해 트랜지션 장치(34)로 반송되고, 또한 웨이퍼 반송 장치(22)에 의해 카세트 배치대(10)의 카세트(Ct)로 반송된다. 이렇게 하여, 웨이퍼 처리 시스템(1)에 있어서의 일련의 웨이퍼 처리가 종료된다.
이상의 제 2 실시 형태에 있어서도, 상기 제 1 실시 형태와 동일한 효과를 얻을 수 있다. 게다가 본 실시 형태에서는, 이면 웨이퍼(Wb2)의 직경은, 처리 전의 처리 웨이퍼(W)의 직경과 다르지 않기 때문에, 당해 이면 웨이퍼(Wb2)를 재이용하는 것도 가능하다. 그리고 웨이퍼 처리 시스템(1)에는, 분리된 이면 웨이퍼(Wb2)를 회수하는 회수부, 및 이면 웨이퍼(Wb2)를 세정하는 세정부를 마련해도 된다. 또한, 이면 웨이퍼(Wb2)의 회수와 세정에 더불어, 당해 이면 웨이퍼(Wb2)를 연삭해도 되며, 이러한 경우, 웨이퍼 처리 시스템(1)에는 연삭부를 마련해도 된다. 또한, 이면 웨이퍼(Wb2)를 웨트 에칭해도 되며, 이러한 경우, 웨이퍼 처리 시스템(1)에는 웨트 에칭부를 마련해도 된다.
또한 제 2 실시 형태에서는, 단계(B1 ~ B8)의 처리 순서를 변경하는 것이 가능하다.
변형예 1로서, 단계(B2)의 주연 개질층(M4)의 형성과 단계(B3)의 내부면 개질층(M5)의 형성의 순서를 바꿔도 된다. 이러한 경우, 웨이퍼 처리는 단계(B1), 단계(B3, B2, B3 ~ B8)의 순으로 행해진다.
변형예 2로서, 단계(B1)의 미접합 영역(Ae)의 형성은, 단계(B2)의 주연 개질층(M4)의 형성 후에 행해져도 된다. 이러한 경우, 웨이퍼 처리는 단계(B2), 단계(B1), 단계(B3 ~ B8)의 순으로 행해진다.
변형예 3으로서, 단계(B1)의 미접합 영역(Ae)의 형성은, 단계(B3)의 내부면 개질층(M5)의 형성 후에 행해져도 된다. 이러한 경우, 웨이퍼 처리는 단계(B2 ~ B3), 단계(B1), 단계(B4 ~ B8)의 순으로 행해진다.
이어서, 웨이퍼 처리 시스템(1)을 이용하여 행해지는, 제 3 실시 형태에 따른 웨이퍼 처리에 대하여 설명한다. 제 3 실시 형태는 제 2 실시 형태와 대략 동일하지만, 단계(B3)에서 형성되는 내부면 개질층이 상이하다.
단계(B3)에서는, 도 24의 (c)에 나타내는 바와 같이 처리 웨이퍼(W)의 내부에 내부면 개질층(M6)이 형성된다. 제 2 실시 형태의 내부면 개질층(M5)이 주연 개질층(M4)까지 형성된 것에 반해, 본 실시 형태의 내부면 개질층(M6)은, 면 방향으로 중심부로부터 외단부까지 연신하여 형성된다. 또한, 내부면 개질층(M6)으로부터는 면 방향으로 크랙(C6)이 진전한다. 또한, 내부면 개질층(M6)의 피치가 작은 경우에는, 크랙(C6)이 없어도 된다.
이러한 경우, 단계(B4)에서는, 도 24의 (d)에 나타내는 바와 같이 내부면 개질층(M6)보다 상방의 이면 웨이퍼(Wb2)와, 내부면 개질층(M6)보다 하방의 주연부(We)가 따로 따로 분리된다. 즉, 이면 웨이퍼(Wb2)는 내부면 개질층(M6)을 기점으로 분리되고, 주연부(We)는 주연 개질층(M4)을 기점으로 분리된다. 또한, 그 외의 단계(B1 ~ B2, B5 ~ B8)는 제 2 실시 형태와 동일하다.
이상의 제 3 실시 형태에 있어서도, 상기 제 1 실시 형태 및 제 2 실시 형태와 동일한 효과를 얻을 수 있다.
또한 이상의 실시 형태에서는, 디바이스층(D)의 측벽부(De)를 보호하는 보호층으로서 보호막(P1, P2)을 형성했지만, 보호층은 이에 한정되지 않는다. 예를 들면 웨트 에칭 장치(42)에 있어서의 웨트 에칭 처리 중, 약액이 디바이스층(D)의 측벽부(De)에 공급되지 않도록, 당해 측벽부(De)에 저해액을 공급해도 된다.
또한 이상의 실시 형태의 개질 장치(40)에서는, 복수의 내부면 개질층(M3, M5, M6)을 형성함에 있어, 1 개의 레이저 헤드(53)(광원)로부터의 레이저광을, 예를 들면 렌즈 등으로 복수로 나누어 동시에 조사해도 된다. 혹은, 복수의 레이저 헤드(53)(광원)로부터 복수 점에 동시에 레이저광을 조사해도 된다.
또한, 이상의 실시 형태의 웨이퍼 처리 시스템(1)에 있어서, 처리 웨이퍼(W)의 노치에 맞추어 트리밍을 행해도 된다.
이어서, 다른 실시 형태에 따른 웨이퍼 처리 시스템의 구성에 대하여 설명한다.
도 25에 나타내는 바와 같이 웨이퍼 처리 시스템(100)은 웨트 에칭 장치(42) 대신에, CMP 장치(110)(CMP : Chemical Mechanical Polishing, 화학 기계 연마)를 가지고 있다. 이 CMP 장치(110)는 웨트 에칭 장치(42)와 마찬가지로 데미지 처리 장치로서 기능한다. 즉, CMP 장치(110)에서는, 연삭 장치(46)로 연삭된 이면(Wb)(데미지면)을 연마 처리한다. 그리고, 연삭 장치(46)로 이면(Wb)에 형성된 연삭흔을 제거하여, 당해 이면(Wb)을 평활화한다.
또한 웨이퍼 처리 시스템(100)에서는, 웨트 에칭 장치(42)에 있어서의 웨트 에칭 처리가 행해지지 않기 때문에, 약액으로부터 디바이스층(D)의 측벽부(De)를 보호할 필요가 없다. 이 때문에, 보호막 형성 장치(43)와 보호막 제거 장치(45)를 생략할 수 있다.
또한, 상술한 바와 같이 데미지 처리 장치로서의 연삭 장치(46)에서는, 이면(Wb)을 연삭하여 내부면 개질층과 주연 개질층을 제거했다. 이 점, 웨트 에칭 장치(42) 또는 CMP 장치(110)만으로 이들 내부면 개질층과 주연 개질층을 제거할 수 있는 경우에는, 연삭 장치(46)를 생략해도 된다. 또한, 이면(Wb)(데미지면)의 처리는 연삭 장치(46)만으로 행해지는 경우도 있으며, 이러한 경우에는 웨트 에칭 장치(42) 또는 CMP 장치(110)를 생략해도 된다.
또한 웨이퍼 처리 시스템(1, 100)에서는, 처리 웨이퍼(W)와 지지 웨이퍼(S)의 접합은 웨이퍼 처리 시스템(1, 100)의 외부의 접합 장치로 행해지고 있었지만, 이러한 접합 장치는 웨이퍼 처리 시스템(1, 100)의 내부에 마련되어도 된다. 이러한 경우, 반입반출 스테이션(2)에는 복수의 처리 웨이퍼(W), 복수의 지지 웨이퍼(S), 복수의 중합 웨이퍼(T)를 각각 수용 가능한 카세트(Cw, Cs, Ct)가 반입반출된다. 그리고, 카세트 배치대(10)에는 이들 카세트(Cw, Cs, Ct)가 X축 방향으로 일렬로 배치 가능하게 구성된다.
또한, 처리 웨이퍼(W)와 지지 웨이퍼(S)를 접합할 시, 주연부(We)에 있어서 산화막(Fw, Fs)도 접합되어 버리는 경우에는, 접합 처리 전에, 당해 산화막(Fw, Fs)에 대하여 전처리를 행해도 된다. 전처리로서는, 예를 들면 주연부(We)에 있어서의 산화막(Fw)의 표층을 제거해도 되고, 혹은 산화막(Fw)을 돌출시켜도 된다. 혹은, 산화막(Fw)의 표면을 거칠게 하여 조면화해도 된다. 이러한 전처리를 행함으로써, 주연부(We)에 있어서 산화막(Fw, Fs)이 접합되는 것을 억제할 수 있어, 주연부(We)를 적절히 제거할 수 있다.
또한, 내부면 개질층 및 주연 개질층을 형성하기 위한 레이저광의 입사면인 처리 웨이퍼(W)의 이면(Wb)에는, 이면막(예를 들면 산화막 또는 질화막)이 형성되어 있는 경우가 있다. 또한, 당해 이면막으로서는, 예를 들면 처리 웨이퍼(W)의 공기 중에 대한 노출에 의해 형성되는 자연 산화막, 처리 웨이퍼(W)의 이면(Wb) 보호를 위하여 형성되는 보호막, 처리 웨이퍼(W)의 뒤틀림량 조절을 위하여 형성되는 조정막 등이 상정된다. 그리고, 이와 같이 처리 웨이퍼(W)에 이면막이 형성되어 있는 경우, 당해 이면막에 레이저광이 반사, 흡수되어, 상술한 내부면 개질층 및 주연 개질층을 적절히 형성할 수 없는 경우가 있다. 또한 이에 의해, 내부면 개질층 및 주연 개질층의 가공 높이를 적절히 제어할 수 없을 우려가 있다.
따라서, 이러한 개질층의 형성에 있어서의 레이저광의 조사에 앞서, 처리 웨이퍼(W)의 이면막의 제거가 행해져도 된다. 당해 이면막의 제거는, 예를 들면 웨트 에칭 또는 플라즈마 에칭 등 임의의 방법에 의해 행해진다.
이와 같이, 레이저광의 조사에 앞서, 즉 개질층의 형성 전에 이면막의 제거를 행함에 따라, 개질층을 형성하기 위한 레이저광이 흡수, 반사되는 것이 억제되어, 원하는 위치, 높이에 내부면 개질층 및 주연 개질층을 적절히 형성할 수 있다. 또한 이에 의해, 적절히 이면 웨이퍼(Wb1, Wb2)의 분리 및 주연부(We)의 제거를 행할 수 있다. 또한, 예를 들면 상술한 바와 같이 미접합 영역(Ae)을 처리 웨이퍼(W)의 접합 후에 형성하는 경우에 있어서는, 당해 미접합 영역(Ae)을 형성하기 위한 레이저광이 흡수, 반사되는 것이 억제된다.
또한, 이러한 이면막의 제거는, 이면막 제거 장치를 겸하는 웨트 에칭 장치(42)에 있어서 행해져도 되고, 이면막 제거 장치로서의 이면막 제거 장치(도시하지 않음)를 웨이퍼 처리 시스템(1)에 더 마련하여 행해도 된다.
이상의 실시 형태에서는, 처리 웨이퍼(W)와 지지 웨이퍼(S)를 직접 접합하는 경우에 대하여 설명했지만, 이들 처리 웨이퍼(W)와 지지 웨이퍼(S)는 접착제를 개재하여 접합되어도 된다.
금회 개시된 실시 형태는 모든 점에서 예시로 제한적인 것은 아니라고 생각되어야 한다. 상기한 실시 형태는 첨부한 청구의 범위 및 그 주지를 일탈하지 않고, 다양한 형태로 생략, 치환, 변경되어도 된다.
1, 100 : 웨이퍼 처리 시스템
40 : 개질 장치
44 : 분리 장치
M3, M5, M6 : 내부면 개질층
S : 지지 웨이퍼
T : 중합 웨이퍼
W : 처리 웨이퍼

Claims (25)

  1. 기판을 처리하는 기판 처리 시스템으로서,
    제 1 기판의 표면과 제 2 기판의 표면이 접합된 중합 기판에 대하여, 상기 제 1 기판의 내부에 있어서 면 방향으로 중심부로부터 적어도 상기 제 1 기판의 제거 대상인 주연부를 향해 연신하는 내부면 개질층을 형성하는 제 1 개질 장치와,
    상기 제 1 기판의 내부에 있어서, 상기 주연부와 중앙부와의 경계를 따라 두께 방향으로 연신하는 주연 개질층을 형성하는 제 2 개질 장치와,
    상기 내부면 개질층을 기점으로 상기 제 1 기판의 이면측을 분리하는 분리 장치를 가지는, 기판 처리 시스템.
  2. 제 1 항에 있어서,
    상기 주연부에 상당하는 부분에 있어서의 상기 제 1 기판과 상기 제 2 기판의 접합력을 저하시키는 미접합 영역을 형성하는 제 3 개질 장치를 가지는, 기판 처리 시스템.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 개질 장치는, 상기 주연 개질층으로부터 상기 제 1 기판의 두께 방향으로 형성되는 크랙을, 상기 제 1 기판의 표면과 이면까지 진전시키도록 상기 주연 개질층을 형성하는, 기판 처리 시스템.
  4. 제 3 항에 있어서,
    상기 주연 개질층을 기점으로 상기 주연부를 제거하는 주연 제거 장치를 가지는, 기판 처리 시스템.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 2 개질 장치는, 상기 제 1 기판의 내부에 있어서 상기 주연 개질층으로부터 직경 방향 외측으로 연신하는 분할 개질층을 형성하는, 기판 처리 시스템.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 개질 장치는, 상기 제 1 기판의 내부에 있어서 면 방향으로 중심부로부터 상기 주연 개질층까지 연신하도록 형성하고,
    상기 제 2 개질 장치는, 상기 주연 개질층으로부터 상기 제 1 기판의 두께 방향으로 형성되는 크랙을, 상기 제 1 기판의 표면까지 진전시키도록 상기 주연 개질층을 형성하는, 기판 처리 시스템.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 개질 장치는, 상기 제 1 기판의 내부에 있어서 면 방향으로 중심부로부터 외단부를 향해 연신하도록 형성하고,
    제 2 개질 장치는, 상기 주연 개질층으로부터 상기 제 1 기판의 두께 방향으로 형성되는 크랙을, 상기 제 1 기판의 표면까지 진전시키도록 상기 주연 개질층을 형성하는, 기판 처리 시스템.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제 1 개질 장치와 상기 제 2 개질 장치는 동일한 장치인, 기판 처리 시스템.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 분리 장치로 분리 후인 상기 제 1 기판에 있어서, 상기 내부면 개질층이 형성된 데미지면을 처리하는 데미지 처리 장치를 가지는, 기판 처리 시스템.
  10. 제 9 항에 있어서,
    제 1 기판의 표면에 형성된 디바이스층을 보호하는 보호층을 형성하는 보호층 형성 장치를 가지고,
    상기 데미지 처리 장치는, 상기 데미지면에 대하여 웨트 에칭을 행하고,
    상기 보호층 형성 장치는, 적어도 상기 제 1 기판의 주연부의 제거에 의해 노출된 상기 디바이스층의 측벽부를 보호하도록 상기 보호층을 형성하는, 기판 처리 시스템.
  11. 제 10 항에 있어서,
    상기 보호층을 제거하는 보호층 제거 장치를 가지는, 기판 처리 시스템.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 제 1 기판에 대한 개질층의 형성 전에, 상기 제 1 기판의 이면에 형성된 이면막의 제거를 행하는 이면막 제거 장치를 가지는, 기판 처리 시스템.
  13. 기판을 처리하는 기판 처리 방법으로서,
    제 1 기판의 표면과 제 2 기판의 표면이 접합된 중합 기판에 대하여, 상기 제 1 기판의 내부에 있어서 면 방향으로 중심부로부터 적어도 상기 제 1 기판의 제거 대상인 주연부를 향해 연신하는 내부면 개질층을 형성하는 것과,
    상기 제 1 기판의 내부에 있어서, 상기 주연부와 중앙부와의 경계를 따라 두께 방향으로 연신하는 주연 개질층을 형성하는 것과,
    상기 내부면 개질층을 기점으로 상기 제 1 기판의 이면측을 분리하는 것을 가지는, 기판 처리 방법.
  14. 제 13 항에 있어서,
    상기 주연부에 상당하는 부분에 있어서의 상기 제 1 기판과 상기 제 2 기판의 접합력을 저하시키는 미접합 영역을 형성하는 것을 가지는, 기판 처리 방법.
  15. 제 14 항에 있어서,
    상기 미접합 영역의 형성은, 상기 제 1 기판과 상기 제 2 기판의 접합 전에 행해지는, 기판 처리 방법.
  16. 제 14 항에 있어서,
    상기 미접합 영역의 형성은, 상기 제 1 기판과 상기 제 2 기판의 접합 후에 행해지는, 기판 처리 방법.
  17. 제 13 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 주연 개질층의 형성에 있어서는, 상기 주연 개질층으로부터 상기 제 1 기판의 두께 방향으로 형성되는 크랙을, 상기 제 1 기판의 표면과 이면까지 진전시키도록 상기 주연 개질층을 형성하는, 기판 처리 방법.
  18. 제 17 항에 있어서,
    상기 주연 개질층을 기점으로 상기 주연부를 제거하는 것을 가지는, 기판 처리 방법.
  19. 제 13 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 제 1 기판의 내부에 있어서 상기 주연 개질층으로부터 직경 방향 외측으로 연신한 분할 개질층을 형성하는 것을 가지는, 기판 처리 방법.
  20. 제 13 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 내부면 개질층의 형성에 있어서는, 상기 제 1 기판의 내부에 있어서 면 방향으로 중심부로부터 상기 주연 개질층까지 연신하도록 형성하고,
    상기 주연 개질층의 형성에 있어서는, 상기 주연 개질층으로부터 상기 제 1 기판의 두께 방향으로 형성되는 크랙을, 상기 제 1 기판의 표면까지 진전시키도록 상기 주연 개질층을 형성하는, 기판 처리 방법.
  21. 제 13 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 내부면 개질층의 형성에 있어서는, 상기 제 1 기판의 내부에 있어서 면 방향으로 중심부로부터 외단부를 향해 연신하도록 형성하고,
    상기 주연 개질층의 형성에 있어서는, 상기 주연 개질층으로부터 상기 제 1 기판의 두께 방향으로 형성되는 크랙을, 상기 제 1 기판의 표면까지 진전시키도록 상기 주연 개질층을 형성하는, 기판 처리 방법.
  22. 제 13 항 내지 제 21 항 중 어느 한 항에 있어서,
    분리 후의 상기 제 1 기판에 있어서, 상기 내부면 개질층이 형성된 데미지면을 처리하는 것을 가지는, 기판 처리 방법.
  23. 제 22 항에 있어서,
    제 1 기판의 표면에 형성된 디바이스층을 보호하는 보호층을 형성하는 것을 가지고,
    상기 데미지면의 처리에 있어서, 상기 데미지면에 대하여 웨트 에칭을 행하고,
    상기 보호층의 형성에 있어서는, 적어도 상기 제 1 기판의 주연부의 제거에 의해 노출된 상기 디바이스층의 측벽부를 보호하도록 상기 보호층을 형성하는, 기판 처리 방법.
  24. 제 23 항에 있어서,
    상기 보호층을 제거하는 것을 가지는, 기판 처리 방법.
  25. 제 13 항 내지 제 24 항 중 어느 한 항에 있어서,
    상기 제 1 기판에 대한 개질층의 형성 전에, 상기 제 1 기판의 이면에 형성된 이면막의 제거를 행하는 것을 가지는, 기판 처리 방법.
KR1020217003912A 2018-07-19 2019-07-18 기판 처리 시스템 및 기판 처리 방법 KR20210033485A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-135424 2018-07-19
JP2018135424 2018-07-19
PCT/JP2019/028310 WO2020017599A1 (ja) 2018-07-19 2019-07-18 基板処理システム及び基板処理方法

Publications (1)

Publication Number Publication Date
KR20210033485A true KR20210033485A (ko) 2021-03-26

Family

ID=69164475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217003912A KR20210033485A (ko) 2018-07-19 2019-07-18 기판 처리 시스템 및 기판 처리 방법

Country Status (6)

Country Link
US (1) US20210296119A1 (ko)
JP (1) JP7058738B2 (ko)
KR (1) KR20210033485A (ko)
CN (1) CN112400217B (ko)
TW (1) TWI837149B (ko)
WO (1) WO2020017599A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200127078A (ko) * 2019-04-30 2020-11-10 세메스 주식회사 기판 처리 방법, 기판 처리 장치 및 기판 처리 설비
WO2021172085A1 (ja) * 2020-02-28 2021-09-02 東京エレクトロン株式会社 基板処理方法及び基板処理装置
CN115335979A (zh) * 2020-03-24 2022-11-11 东京毅力科创株式会社 基板处理方法和基板处理装置
JP7499845B2 (ja) * 2020-03-24 2024-06-14 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7515292B2 (ja) 2020-04-28 2024-07-12 株式会社ディスコ チップの製造方法及びエッジトリミング装置
KR20230002491A (ko) * 2020-04-30 2023-01-05 린텍 가부시키가이샤 시트 박리 방법 및 시트 박리 장치, 그리고, 분할 방법 및 분할 장치
JP7515336B2 (ja) 2020-07-31 2024-07-12 浜松ホトニクス株式会社 レーザ加工装置及びレーザ加工方法
CN113070563B (zh) * 2021-04-19 2022-07-19 重庆科技学院 一种航空航天用厚壁管的焊接工艺及其设备
JP2022167037A (ja) 2021-04-22 2022-11-04 キオクシア株式会社 半導体製造装置および半導体装置の製造方法
CN118613347A (zh) * 2022-01-31 2024-09-06 东京毅力科创株式会社 基板处理方法和基板处理装置
CN115255681A (zh) * 2022-06-29 2022-11-01 上海启镨新材料有限公司 一种利用飞秒激光从内层剥离金刚石晶体的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069736A (ja) 2010-09-24 2012-04-05 Elpida Memory Inc 半導体装置の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128281A (en) * 1991-06-05 1992-07-07 Texas Instruments Incorporated Method for polishing semiconductor wafer edges
JP2005322745A (ja) * 2004-05-07 2005-11-17 Sony Corp 半導体素子、半導体素子の製造方法、固体撮像素子、並びに固体撮像素子の製造方法
JP2006108532A (ja) * 2004-10-08 2006-04-20 Disco Abrasive Syst Ltd ウエーハの研削方法
US7943485B2 (en) * 2007-01-22 2011-05-17 Group4 Labs, Llc Composite wafers having bulk-quality semiconductor layers and method of manufacturing thereof
JP5134928B2 (ja) * 2007-11-30 2013-01-30 浜松ホトニクス株式会社 加工対象物研削方法
JP5654206B2 (ja) * 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
JP5552276B2 (ja) * 2008-08-01 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5707889B2 (ja) * 2010-11-16 2015-04-30 株式会社東京精密 半導体基板の切断方法及び半導体基板の切断装置
JP5917862B2 (ja) * 2011-08-30 2016-05-18 浜松ホトニクス株式会社 加工対象物切断方法
WO2013126927A2 (en) * 2012-02-26 2013-08-29 Solexel, Inc. Systems and methods for laser splitting and device layer transfer
US8669166B1 (en) * 2012-08-15 2014-03-11 Globalfoundries Inc. Methods of thinning and/or dicing semiconducting substrates having integrated circuit products formed thereon
JP2014056910A (ja) * 2012-09-12 2014-03-27 Tokyo Electron Ltd 塗布処理装置、接合システム、塗布処理方法、プログラム及びコンピュータ記憶媒体
JP6155745B2 (ja) * 2013-03-26 2017-07-05 住友電気工業株式会社 半導体装置の製造方法及び半導体基板の製造方法
JP2015088620A (ja) * 2013-10-30 2015-05-07 東京エレクトロン株式会社 剥離システム、剥離方法、プログラム及びコンピュータ記憶媒体
JP6230422B2 (ja) * 2014-01-15 2017-11-15 株式会社ディスコ ウエーハの加工方法
JP6198618B2 (ja) * 2014-01-24 2017-09-20 株式会社ディスコ ウェーハの加工方法
JP6472347B2 (ja) * 2015-07-21 2019-02-20 株式会社ディスコ ウエーハの薄化方法
JP6482425B2 (ja) * 2015-07-21 2019-03-13 株式会社ディスコ ウエーハの薄化方法
JP6512986B2 (ja) * 2015-08-03 2019-05-15 東京エレクトロン株式会社 接合装置及び接合システム
JP6486239B2 (ja) * 2015-08-18 2019-03-20 株式会社ディスコ ウエーハの加工方法
JP6908464B2 (ja) * 2016-09-15 2021-07-28 株式会社荏原製作所 基板加工方法および基板加工装置
JP6773506B2 (ja) * 2016-09-29 2020-10-21 株式会社ディスコ ウエーハ生成方法
JP6778092B2 (ja) * 2016-11-28 2020-10-28 株式会社ディスコ ウェーハの加工方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069736A (ja) 2010-09-24 2012-04-05 Elpida Memory Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
CN112400217B (zh) 2024-08-13
US20210296119A1 (en) 2021-09-23
JPWO2020017599A1 (ja) 2021-08-02
TWI837149B (zh) 2024-04-01
TW202022939A (zh) 2020-06-16
JP7058738B2 (ja) 2022-04-22
WO2020017599A1 (ja) 2020-01-23
CN112400217A (zh) 2021-02-23

Similar Documents

Publication Publication Date Title
KR20210033485A (ko) 기판 처리 시스템 및 기판 처리 방법
TWI836786B (zh) 基板處理系統、基板處理方法及電腦記錄媒體
JP7149393B2 (ja) 基板処理システム及び基板処理方法
JP7109537B2 (ja) 基板処理システム及び基板処理方法
JP7133633B2 (ja) 処理システム及び処理方法
JP7386075B2 (ja) 基板処理方法及び基板処理システム
WO2020012986A1 (ja) 基板処理システム及び基板処理方法
JP7086201B2 (ja) 基板処理システム及び基板処理方法
JP7412131B2 (ja) 基板処理方法及び基板処理システム
JP2021100071A (ja) 基板処理装置及び基板処理方法
KR102719938B1 (ko) 기판 처리 시스템, 기판 처리 방법 및 컴퓨터 기억 매체
JP2024149565A (ja) 基板加工装置及び基板加工方法
JP2024149563A (ja) 基板加工装置及び基板加工方法
KR20240153415A (ko) 기판 처리 시스템 및 기판 처리 방법
KR20240153416A (ko) 기판 가공 장치 및 기판 가공 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right