KR20220079951A - 랩 어라운드 전극들을 형성하기 위한 시스템들 및 방법들 - Google Patents

랩 어라운드 전극들을 형성하기 위한 시스템들 및 방법들 Download PDF

Info

Publication number
KR20220079951A
KR20220079951A KR1020227015725A KR20227015725A KR20220079951A KR 20220079951 A KR20220079951 A KR 20220079951A KR 1020227015725 A KR1020227015725 A KR 1020227015725A KR 20227015725 A KR20227015725 A KR 20227015725A KR 20220079951 A KR20220079951 A KR 20220079951A
Authority
KR
South Korea
Prior art keywords
substrate
electrode
display
around
electrodes
Prior art date
Application number
KR1020227015725A
Other languages
English (en)
Inventor
야-후에이 창
주니어 다니엘 웨인 르베스크
젠-치에 린
루 장
Original Assignee
코닝 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닝 인코포레이티드 filed Critical 코닝 인코포레이티드
Publication of KR20220079951A publication Critical patent/KR20220079951A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13336—Combining plural substrates to produce large-area displays, e.g. tiled displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3023—Segmented electronic displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/3293—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L51/0009—
    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/162—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using laser ablation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Abstract

실시예들은 일반적으로 디스플레이 소자들에 관련되며, 보다 상세하게는 기판의 제1 표면으로부터 제2 표면으로 연장되는 전극들을 갖는 디스플레이들 또는 디스플레이 타일들에 관련된다.

Description

랩 어라운드 전극들을 형성하기 위한 시스템들 및 방법들
본 출원은 2019년 10월 10일 출원된 미국 예비 출원 일련번호 62/913,369의 35 U.S.C §119 하의 우선권의 이익을 주장하며, 그 내용은 전체로서 참조로 본 명세서에 통합된다.
실시예들은 일반적으로 디스플레이 소자들에 관련되며, 보다 상세하게는 기판의 제1 표면으로부터 제2 표면으로 연장되는 전극들을 갖는 디스플레이들 또는 디스플레이 타일들에 관련된다.
여러 개의 개별 디스플레이 타일들이 타일형 디스플레이(tiled display)라고 때때로 지칭되는 단일의 대형 디스플레이에 결합될 수 있다. 예를 들어, 여러 개의 디스플레이 타일들로 구성된 비디오 월(wall)들은 임팩트가 높은 결합과 멋진 영상으로 알려져 있으며, 소매업 환경, 관제실, 공항, 텔레비전 스튜디오, 강당 및 경기장을 포함하여, 다양한 장소들서 활용된다.
디스플레이 타일들의 디자인은 타일형 디스플레이의 해상도 및 성능에 영향을 미친다. 도 1은 타일형 디스플레이를 형성하기 위해 다른 디스플레이 타일들과 결합될 수 있는 종래 기술의 디스플레이 타일(50)을 도시한다. 디스플레이 타일(50)은 제1 표면(55) 및 외주(56)를 갖는 제1 기판(52)을 포함한다. 디스플레이 타일(50)은 픽셀 요소들의 로우(row)(60)들 및 픽셀 요소(58)들의 칼럼(column)(70)들을 포함한다. 픽셀 요소(58)의 각 로우(60)는 로우 전극 및 픽셀 요소(58)들의 복수의 칼럼(70)들에 의해 연결되며, 픽셀 요소(58)들의 각 칼럼(70)은 칼럼 전극(72)에 의해 연결된다. 디스플레이 타일(50)은 픽셀 요소(58)들의 로우(60)들을 활성화하는 적어도 하나의 로우 드라이버(65) 및 픽셀 요소(58)들의 칼럼(70)들을 활성화하는 적어도 하나의 칼럼 드라이버(75)를 더 포함한다. 종래의 디스플레이 타일(50)에서는, 로우 드라이버(65) 및 칼럼 드라이버(75)는 픽셀 요소들의 동일한 측 상의 제1 표면(55) 상에 위치되어, 로우 드라이버(65)들 및 칼럼 드라이버(75)들을 덮기 위해 베젤(bezel, 도시되지 않음)이 요구된다.
미학적인 이유로 평판 디스플레이 제조사들은 디스플레이 상의 영상을 둘러싸는 베젤의 크기를 최소화함으로써 영상 시청 영역을 최대화하고 미학적으로 더 보기 좋은 외관을 제공하기 위해 노력하고 있다. 그러나 이러한 최소화에는 실제적인 한계가 있으며, 현재 베젤 크기는 폭이 3 mm에서 10 mm 정도이다.
베젤이 거의 또는 전혀 없는 디스플레이 타일들로 구성된 타일형 디스플레이를 달성하기 위한 산업계의 노력이 있어 왔다. 베젤이 없는 디스플레이 타일들을 사용하면 거슬리는 흑색 간격들 없이 다양한 타일형 디스플레이를 구성할 수 있다. 베젤이 없는 디스플레이 타일을 달성하려면, 디스플레이 타일들의 에지들에 매우 근접한 픽셀 요소들을 갖는 것이 유리할 수 있다. 이러한 픽셀 요소들은 디스플레이 타일 기판의 전면 측에 위치할 수 있고, 제어 전자 장치는 후면 측에 위치할 수 있다. 그 결과, 디스플레이 타일 기판의 전면 측과 후면 측을 전기적으로 상호 연결해야 할 필요가 있다.
유리로 만들어진 디스플레이 타일 기판에서 이러한 상호 연결을 달성하는 한 가지 방법은 금속화된 관통 유리 비아("TGV(through glass via)")를 사용하는 것이다. 이러한 TGV들은 제로 베젤 마이크로LED 디스플레이를 제조하는 데 사용할 수 있지만, TGV들은 적어도 각 홀의 레이저 손상(직렬 프로세스) 후 식각을 포함하는 현재 방법들을 사용하여 제조하는 데 상당히 비싸다. 그런 다음 금속화를 위해 비아들이 추가로 처리될 필요가 있다.
TGV들의 구현은 전체 제조 공정 순서에 대한 과제를 제시한다. 타일 기판의 전면에 박막 트랜지스터(TFT) 어레이가 있어야 하는 경우, 유리 비아들을 만들고 금속화할 때 문제가 발생한다. TFT 어레이 제조는 전통적으로 깨끗한 유리 표면에서 수행되기 때문에 식각 및 금속화는 TFT 제조 후에 가장 잘 수행될 수 있다. 결과적으로, 어레이는 식각으로부터 보호되어야 하고, 또한 금속화 기술과도 호환되어야 한다. 또한, TGV의 경우 Cu가 TFT 소자로 확산되어 소자 성능이 저하될 수 있다.
따라서, 적어도 전술한 이유들 때문에, 다중-타일 디스플레이를 제조하기 위한 개선된 시스템들 및 방법들이 당업계에 요구된다.
실시예들은 일반적으로 디스플레이 소자들에 관련되며, 보다 상세하게는 기판의 제1 표면으로부터 제2 표면으로 연장되는 전극들을 갖는 디스플레이들 또는 디스플레이 타일들에 관련된다.
본 요약은 일부 실시예들의 일반적인 개요들만을 제공한다. "일 실시예에서", "일 실시예에 따라", "다양한 실시예들에서", "하나 이상의 실시예들에서", "특정 실시예들에서" 등의 어구들은 일반적으로 상기 어구에 이어지는 특정 피쳐(feature), 구조, 또는 특징이 적어도 하나의 실시예에 포함되고, 하나 이상의 실시예에 포함될 수 있다는 것을 의미한다. 중요하게는, 이러한 어구들은 반드시 동일한 실시예를 나타내는 것은 아니다. 많은 다른 실시예들이 이어지는 상세한 설명, 첨부된 청구항들 및 첨부하는 도면들로부터 더욱 완전히 명백해질 것이다.
본 명세서에 설명된 다양한 실시예들의 추가 이해는 명세서의 나머지 부분들에서 설명된 도면들을 참조하여 실현될 수 있다. 도면들에서, 유사한 참조 번호들은 유사한 구성요소들을 나타내기 위해 여러 도면들에 걸쳐 사용된다. 어떤 경우들에서는 소문자로 구성된 하위 라벨이 참조 번호와 관련되어 다수의 유사한 구성요소들 중의 하나를 나타낸다. 존재하는 하위 라벨에 대한 설명 없이 참조 번호에 대한 참조가 이루어질 때, 이는 모든 그러한 다수의 유사한 구성요소들을 지칭하도록 의도된다.
도 1은 종래 기술의 디스플레이의 개략적인 상부 사시도이다.
도 2는 일부 실시예들에 따라 랩 어라운드 전극들(wrap around electrodes)에 의해 연결된 디스플레이 타일의 반대쪽 표면 상의 하나 이상의 칼럼/로우 드라이버 회로들에 측부 전극들을 사용하여 연결된 디스플레이 타일의 한 표면 상의 픽셀 요소들을 포함하는 디스플레이 타일의 개략적인 상부 사시도이다.
도 3은 도 2의 디스플레이 타일의 측부 사시도이다.
도 4는 도 2의 디스플레이 타일의 개략적인 저면 사시도이다.
도 5a 내지 5c는 일부 실시예들에 따른 랩 어라운드 에지 전극들의 상세도를 도시한다.
도 6은 각각의 디스플레이 타일들 상의 측부 전극들을 수용하기 위해 서로 충분한 거리로 이격된 다수의 디스플레이 타일들을 포함하는 디스플레이의 상부 사시도이다.
도 7은 레이저 제거 공정을 사용하여 랩-어라운드, 에지 전극들을 형성하기 위한 일부 실시예들에 따른 방법을 나타내는 흐름도이다.
도 8a 내지 8g는 도 7의 처리의 다양한 단계들에서의 디스플레이 타일을 도시한다.
도 9는 레이저 제거 공정 및 재료 첨가 공정을 사용하여 랩-어라운드, 에지 전극들을 형성하기 위한 일부 실시예들에 따른 방법을 나타내는 흐름도이다.
도 10a 내지 10h는 도 9의 처리의 다양한 단계들에서의 디스플레이 타일을 도시한다.
도 11a 및 11b는 수직 또는 수평 배향으로 내부에 배치된 디스플레이 타일들을 갖는 도금 욕조를 도시한다.
도 12는 레이저 제거 공정 및 재료 첨가 공정을 사용하여 랩-어라운드, 에지 전극들을 형성하기 위한 다른 실시예들에 따른 다른 방법을 나타내는 흐름도이다.
도 13a 내지 13j는 처리 도 12의 다양한 단계들에서의 디스플레이 타일을 도시한다.
도 14는 레이저 제거 공정 및 재료 첨가 공정을 사용하여 랩-어라운드, 에지 전극들을 형성하기 위한 다른 실시예들에 따른 또 다른 방법을 나타내는 흐름도이다.
도 15a 내지 15d는 도 14의 처리의 다양한 단계들에서의 디스플레이 타일을 도시한다.
실시예들은 일반적으로 디스플레이 소자들에 관련되며, 보다 상세하게는 기판의 제1 표면으로부터 제2 표면으로 연장되는 전극들을 갖는 디스플레이들 또는 디스플레이 타일들에 관련된다.
다양한 실시예들은 다수의 디스플레이 타일들로 형성된 디스플레이들을 제조하기 위한 방법들을 제공한다. 각각의 디스플레이 타일들은 디스플레이 타일의 주위와 에지를 감싸고 디스플레이 타일의 한 측면 상의 회로를 디스플레이 타일의 다른 측면 상의 전기 회로와 전기적으로 연결하는 전극들을 포함한다. 전극들의 형성은 디스플레이 타일의 기판 상에 형성된 재료의 레이저 제거를 포함한다.
다른 실시예들은 기판 및 전극을 포함하는 디스플레이 타일들을 제공한다. 기판은 제1 표면 및 제2 표면, 및 기판의 외주의 일부를 따라 제1 표면과 제2 표면 사이에서 연장하는 측면을 포함한다. 전극은 상기 측면 둘레의 기판의 제1 표면 상의 제1 접촉 위치로부터 제2 표면 상의 제2 접촉 위치까지 연장된다. 전극에 수직하고 제1 표면에 평행하게 측정된 전극의 단면 폭은 200 마이크로미터 이하이고, 제1 표면에서 반대쪽 표면까지 제1 표면에 수직으로 측정된 전극의 최소 두께는 200 나노미터 이상이다. 일부 경우들에, 전극의 제1 표면에서 반대쪽 표면까지 제1 표면에 수직으로 측정된 전극의 최소 두께는 5 마이크로미터 이상이다. 다양한 경우에, 전극의 제1 표면에서 반대쪽 표면까지 제1 표면에 수직으로 측정된 전극의 최소 두께는 8 마이크로미터 이상이다.
전술한 실시예들의 일부 경우들에서, 디스플레이 타일은 제2 표면 상에 또는 그 부근에 배치된 회로, 및 제1 표면 상에 또는 그 부근에 배치된 전기 요소를 더 포함한다. 전극은 상기 회로와 상기 전기 요소를 전기적으로 연결한다. 일부 경우들에서, 상기 회로는 로우 드라이버이고 상기 전기 요소는 픽셀 요소이다. 다양한 경우들에서, 픽셀 요소는 LED, 마이크로LED, LCD 디스플레이 요소, OLED 디스플레이 요소, CMOS(Complementary Metal-Oxide-Semiconductor) 요소 또는 트랜지스터 요소이다.
전술한 실시예들의 다양한 경우들에서, 기판은 유리-기반 기판이다. 전술한 실시예들의 일부 경우들에서, 제1 표면에 수직이고 제1 표면과 제2 표면 사이에서 연장하는 라인을 따른 거리로서 측정된 측면의 두께는 3 밀리미터 이하이다. 전술한 실시예들의 일부 경우들에서, 전극은 순수 금속으로 형성된다. 일부 실시예들에서, 금속 퇴적은 순수 구리(Cu), 은(Ag), 금(Au), 니켈(Ni), 또는 이들의 조합들을 스퍼터링하는 것을 포함한다. 다른 경우들에서, 상기 순수 금속은 Ti/Cu, TiW/Cu, TiN/Cu, Cr/Cu와 같은 이중층 구조이며, 여기서 Ti, TiW, TiN 또는 Cr은 순수 금속과 기판 사이의 접착층이다.
또 다른 실시예들은 다중-기판 장치를 제조하기 위한 방법을 제공한다. 상기 방법들은 적어도 기판의 제1 표면, 기판의 제2 표면, 및 기판의 외주의 일부를 따라 제1 표면과 제2 표면 사이에서 연장하는 기판의 측면 위에 도전성 재료를 퇴적하는 단계; 및 제1 표면 상의 제1 접촉 위치를 제2 표면 상의 제2 접촉 위치에 전기적으로 연결하는 도전성 재료로 형성된 복수의 전극을 남기고 상기 측면 주위의 상기 기판의 제1 표면으로부터 제2 표면으로 연장하는 상기 도전성 재료의 일부를 레이저 제거하는 단계를 포함한다.
전술한 실시예들의 일부 예에서, 전극에 수직으로 그리고 제1 표면에 평행하게 측정된 전극의 단면 폭은 200 마이크로미터 이하이고, 제1 표면으로부터 전극의 반대 표면까지의 상기 제1 표면에 수직으로 측정된 전극의 최소 두께는 200 나노미터 이하이다. 전술한 실시예들의 다양한 예에서, 상기 방법들은 제2 표면 상에 또는 그 근방에 회로를 형성하는 단계, 및 제1 표면 상에 또는 그 근방에 전기 요소를 연결하는 단계를 더 포함한다. 전극은 상기 회로와 상기 전기 요소를 전기적으로 연결한다. 일부 경우들에서, 상기 회로는 로우 드라이버이고 상기 전기 요소는 픽셀 요소이다. 다양한 경우들에서, 픽셀 요소자는 LED, 마이크로LED, LCD 디스플레이 소자 또는 OLED 디스플레이 소자이다.
전술한 실시예들의 다양한 경우들에서, 상기 방법들은 제1 표면에서 전극의 반대 표면까지 제1 표면에 수직으로 측정된 전극의 최소 두께가 3 마이크로미터 이상이 되도록 도금 재료로 상기 전극을 도금하는 단계를 더 포함한다. 이러한 도금은 전기도금, 무전해 도금, 또는 무전해 도금과 전기도금의 조합일 수 있다. 일부 경우에, 제1 표면에서 전극의 반대 표면까지 제1 표면에 수직으로 측정된 전극의 최소 두께는 5 마이크로미터 이상이다. 다양한 경우에, 제1 표면으로부터 전극의 반대 표면까지 제1 표면에 수직으로 측정된 전극의 최소 두께는 8 마이크로미터 이상이다. 전술한 실시예들의 일부 경우에, 기판은 예를 들어 유리 또는 유리-세라믹과 같은 유리-기반 기판이다. 다른 경우에, 기판은 세라믹, 사파이어, 실리콘, 폴리머 또는 인쇄 회로 기판(PCB)-기반 기판이다. 전술한 실시예들의 다양한 예에서, 도금 재료는 순수 금속이다. 일부 실시예에서, 금속 퇴적은 순수 구리(Cu), 은(Ag), 금(Au), 니켈(Ni), 또는 이들의 조합을 스퍼터링하는 단계를 포함한다. 다른 경우들에서, 순수 금속은 Ti/Cu, TiW/Cu, TiN/Cu, Cr/Cu와 같은 이중층 구조이며, 여기서 Ti, TiW, TiN 또는 Cr은 순수 금속과 기판 사이의 접착층이다.
또 다른 실시예들은 다중-기판 장치를 제조하기 위한 방법을 제공한다. 상기 방법들은 기판의 제1 표면, 기판의 제2 표면, 및 상기 기판의 외주의 일부를 따라 제1 표면과 제2 표면 사이에서 연장하는 기판의 측부 표면의 적어도 일부 위에 도전성 재료를 형성하는 단계; 상기 제1 표면, 제2 표면 및 측면 각각의 적어도 일부 위에 보호층을 형성하는 단계; 복수의 전극 사이의 개방 영역에 대응하는 보호층의 일부를 레이저 제거하는 단계; 및 복수의 전극 각각이 상기 측면 둘레의 상기 기판의 제1 표면 상의 제1 접촉 위치로부터 제2 표면 상의 제2 접촉 위치까지 연장하도록 복수의 전극을 남기도록 상기 레이저 제거 단계에 의해 노출된 영역으로부터 도전성 재료를 제거하기 위해 식각하는 단계를 포함한다.
전술한 실시예들의 일부 예에서, 기판의 제1 표면, 기판의 제2 표면, 및 기판의 측면의 적어도 일부 위에 도전성 재료를 형성하는 단계는 금속 스퍼터링 및 금속 도금의 조합을 포함한다. 일부 경우들에서, 금속 도금은 전기 도금, 무전해 도금 또는 무전해 도금과 전기 도금의 조합이다.
또 다른 실시예들은 다중-기판 장치를 제조하기 위한 방법들을 제공한다. 상기 방법들은 기판의 제1 표면, 기판의 제2 표면, 및 기판의 외주의 일부를 따라 제1 표면과 제2 표면 사이에서 연장하는 기판의 측면의 적어도 일부 위에 보호층을 형성하는 단계; 복수의 전극 사이의 개방 영역에 대응하는 보호층의 일부를 레이저로 제거하는 단계; 기판의 제1 표면, 기판의 제2 표면, 및 기판의 측면의 일부의 적어도 서브세트(subset) 위에 도전성 재료를 형성하는 단계; 및 도전성 재료로 형성된 복수의 전극을 남기기 위해 보호층을 제거하는 단계를 포함한다. 복수의 전극들 각각은 측면 주위의 기판의 제1 표면 상의 제1 접촉 위치로부터 제2 표면 상의 제2 접촉 위치까지 연장된다.
도 2-4를 참조하면, 제1 표면(155), 제1 표면(155)의 반대편의 제2 표면(157), 및 제1 표면(155)과 제2 표면(157) 사이의 에지 표면(154)을 포함하는 제1 기판(152)을 포함하는 디스플레이 타일(150)이 도시되어 있으며, 상기 에지 표면은 디스플레이 타일의 외주(156)를 정의한다.
하나 이상의 실시예에 따라 본 명세서에 설명된 디스플레이 타일(150)은 디스플레이 타일을 생성하기에 적절한 임의의 원하는 크기 및/또는 모양를 갖는 임의의 적절한 재료의 기판(152), 예를 들어, 폴리머 기판, 인쇄 회로 기판, 또는 금속, 유리-기반, 세라믹, 사파이어, 실리콘 기판을 포함할 수 있다. 제1 표면(155) 및 제2 표면(157)은, 특정 실시예들에서, 평면 또는 실질적으로 평면, 예를 들어 실질적으로 평탄할 수 있다. 제1 표면(155) 및 제2 표면(157)은, 다양한 실시예에서, 평행하거나 실질적으로 평행할 수 있다. 일부 실시예에 따른 기판(152)은 도 2 내지 도 4에 예시된 바와 같이 4개의 에지를 포함할 수 있거나, 또는 4개 초과의 에지들, 예를 들어 다면 다각형을 포함할 수 있다. 다른 실시예들에서, 디스플레이 타일(150)은 4개 미만의 에지, 예를 들어 삼각형을 포함할 수 있다. 비제한적인 예로서, 기판(152)은 4개의 에지를 갖는 직사각형, 정사각형 또는 장사방형(rhomboid) 시트를 포함할 수 있지만, 다른 형상들 및 구성들은 하나 이상의 곡선 부분들 또는 에지들을 갖는 것을 포함하여 본 개시의 범위 내에 포함되도록 의도된다.
특정 실시예들에서, 기판(152)은 약 3mm 이하의 두께(d1)를 가질 수 있다. 일부 실시예에서, 두께(d1)는 0.01mm와 3mm 사이이다. 일부 실시예에서, 두께(d1)는 0.1mm와 2.5mm 사이이다. 다양한 실시예에서, 두께(d1)는 0.3mm와 2mm 사이이다. 일부 실시예에서, 두께(d1)는 0.3mm와 1.5mm 사이이다. 일부 실시예에서, 두께(d1)는 0.3mm와 1mm 사이이다. 일부 실시예에서, 두께(d1)는 0.3mm와 0.7mm 사이이다. 일부 실시예에서, 두께(d1)는 0.3mm와 0.5mm 사이이다.
디스플레이 타일을 제조하는데 사용되는 유리-기반 기판은 디스플레이 장치에 사용하기 위해 당업계에 공지된 임의의 유리-기반 재료를 포함할 수 있다. 예를 들어, 유리-기반 기판은 알루미노실리케이트, 알칼리-알루미노실리케이트, 보로실리케이트, 알칼리-보로실리케이트, 알루미노보로실리케이트, 알칼리-알루미노보로실리케이트, 소다 석회, 또는 다른 적합한 유리를 포함할 수 있다. 유리 기판으로 사용하기에 적합한 상업적으로 입수 가능한 유리의 비제한적 예는, 예를 들어 Corning Incorporated의 EAGLE XG®, LotusTM, Willow®, 및 AstraTM 유리를 포함한다.
디스플레이 타일(150)의 제1 표면(155)은 픽셀 요소(158)의 복수의 로우(160) 및 픽셀 요소(158)의 복수의 칼럼(170)으로 배열된 픽셀 요소(158)들의 어레이를 포함한다. 픽셀 요소(158)들의 각 로우(160)는 로우 전극(162)에 의해 연결되고, 픽셀 요소(158)들의 각 칼럼(170)은 칼럼 전극(172)에 의해 연결된다. 교차하는 픽셀 요소들의 로우(160)들 및 칼럼(170)들은 동일한 픽셀 요소(158)들의 일부를 포함한다는 것이 이해될 것이다. 따라서, 픽셀 요소(158)의 2개의 분리된 세트가 아니라, 분리된 로우 전극 및 칼럼 전극에 모두 연결된 픽셀 요소(158)들을 포함하는 픽셀 요소(158)들의 하나의 어레이가 있다. 하나 이상의 실시예들에 따른 디스플레이 타일은 픽셀 요소(158)들의 로우(160)들을 전기적으로 활성화하는 적어도 하나의 로우 드라이버(165) 및 픽셀 요소(158)들의 칼럼(170)들을 활성화하는 적어도 하나의 칼럼 드라이버(175)를 포함하며, 상기 로우 드라이버(165) 및 상기 칼럼 드라이버(175)는 제1 표면(155) 반대편에 위치된다. 도 2 내지 도 4에 도시된 실시예에서, 로우 드라이버(165) 및 칼럼 드라이버(175)는 기판(152)의 제2 표면(157) 상에 위치된다. 다른 실시예들에서, 로우 드라이버(165) 및 칼럼 드라이버(175)는, 제1 표면(155) 반대편에 배치된 분리 구조, 예를 들어 분리된 기판(미도시) 또는 기타 적절한 구조 상에 위치할 수 있다. 일부 그러한 일부 경우에, 전기 접점들은 기판 제1 표면(157) 반대편에 위치되며, 이 표면은 플렉스 커넥터, 솔더 연결 또는 다른 적절한 방법으로 로우 드라이버 및 칼럼 드라이버에 전기적으로 연결된다. 하나의 표면으로부터 로우 드라이버 또는 칼럼 드라이버에 궁극적으로 연결되는 반대편 표면 상의 전기 접점에 전기적으로 결합하는 것은 로우 드라이버 또는 칼럼 드라이버에 전기적으로 결합하는 것으로 간주된다.
인식되는 바와 같이, 로우 드라이버(165) 및 칼럼 드라이버(175)는 픽셀 요소(158)들을 활성화하기 위해 로우 전극(162)들 및 칼럼 전극(172)들에 연결된다. 복수의 로우 전극 커넥터(164)들이 제공되고, 각각의 로우 전극 커넥터(164)들은 에지 표면(154) 주위를 감싸고, 로우 전극(162), 픽셀 요소(158)들의 로우(160) 및 로우 드라이버(165)를 전기적으로 연결한다. 도시된 디스플레이 타일은 복수의 칼럼 전극 커넥터(174)를 더 포함하고, 각각의 칼럼 전극 커넥터(174)는 에지 표면(154) 주위를 감싸고, 그리고 칼럼 전극(172), 픽셀 요소(158)들의 칼럼(170) 및 칼럼 드라이버(175)를 전기적으로 연결한다. 도시된 실시예에서, 각각의 로우 드라이버(165)는 로우 전극들의 3개의 로우(160)들을 픽셀 요소(158)들에 연결하는 것으로 도시되고, 각각의 칼럼 드라이버는 칼럼 전극(172)들의 4개의 칼럼(170)들을 픽셀 요소(158)들에 연결하는 것으로 도시된다. 이 배열은 단지 예시를 위한 것이며, 본 개시는 로우 드라이버 및 칼럼 드라이버에 의해 각각 구동되는 임의의 특정 수의 로우 드라이버들, 칼럼 드라이버들의 수, 또는 로우 드라이버들 및 칼럼 드라이버들에 의해 각각 구동된 로우 전극 또는 칼럼 전극의 수로 제한되지 않는다. 예를 들어, 전극 커넥터들은 특정 디스플레이 디자인 및 레이아웃에 기초하여 하나 또는 다수의 에지 표면(154)들에만 존재할 수 있다. 또한, 본 개시는 기판(152)의 제1 표면(155) 상의 픽셀 요소(158)들의 임의의 특정 수 또는 배열로 제한되지 않는다. 매트릭스 백플레인(backplane) 설계가 설명되었지만, 대안적인 구성들도 가능하다. 로우 및 칼럼 매트릭스들로 설명된 전기 백플레인 회로는 수동 매트릭스 또는 능동 매트릭스 설계가 될 수 있다. 능동 매트릭스인 경우, 박막 트랜지스터 어레이는 제1 표면, 제2 표면 중의 하나에, 또는 두 기판 표면들 모두에 존재할 수 있다. 대안적으로, 디스플레이 백플레인은 픽셀들과 직접 통신하는 드라이버 또는 마이크로-드라이버 집적 회로(IC)를 포함할 수 있다. 이들 드라이버 또는 마이크로-드라이버 IC는 제1 표면, 제2 표면 상에, 또는 두 기판 표면들 상에, 또는 기판의 제2 표면에 전기적으로 연결된 별도의 기판 상에 위치될 수 있다.
로우 전극 커넥터(164)들 및 칼럼 전극 커넥터(174)들을 제공하기 위해 임의의 적합한 커넥터 유형이 이용될 수 있다. 또한, 모든 전극 커넥터들이 동일한 유형 또는 디자인일 필요는 없다. 하나 이상의 실시예에서, 적어도 하나의 로우 전극 커넥터(164) 및 적어도 하나의 칼럼 전극 커넥터(174)는, 예를 들어 도 7과 관련하여 아래에서 논의되는 공정을 사용하여 형성된 얇은 전극을 포함한다. 다양한 실시예들에서, 적어도 하나의 로우 전극 커넥터(164) 및 적어도 하나의 칼럼 전극 커넥터(174)는, 예를 들어 도 9와 관련하여 아래에서 논의되는 공정을 사용하여 형성된 두꺼운 전극을 포함한다. 일부 실시예들에서, 적어도 하나의 로우 전극 커넥터(164) 및 적어도 하나의 칼럼 전극 커넥터(174)는, 예를 들어 도 12와 관련하여 아래에서 논의되는 공정을 사용하여 형성된 두꺼운 전극을 포함한다.
도 5a-5b를 참조하면, 기판(152)의 대향 표면들을 연결하기 위해 기판(306)의 에지 주위로 연장하는 다수의 도전체(304)를 포함하는 디스플레이 타일(150)의 에지의 일부의 단부도(300) 및 평면도(301)가 도시될 수 있다. 이들 도전체(304)들은 로우 전극 커넥터(164)들 및/또는 칼럼 전극 커넥터(174)들 중 하나 이상을 구현하기 위해 사용될 수 있다. 도시된 바와 같이, 도전체(304)들은 도전체 폭(Wc) 및 도전체 두께(T)를 나타낸다. 도전체 두께(T)는 도 5c에 도시된 바와 같이 표면(155, 157)들을 따른 두께(T표면), 에지(154)를 따른 두께(T에지) 및 코너에서의 두께(T코너)로 추가로 정의될 수 있다. 두께(T) 측정이 T표면, T에지 또는 T코너에 대한 특정 참조 없이 논의되는 경우, 측정은 T에지를 참조한다. 도전체(304)들은 다른 도전체(304)들로부터 간격(S)만큼 분리된다.
일부 실시예들에서, 간격(S)은 200 ㎛ 이하이다. 다른 실시예들에서, 간격(S)은 100 ㎛ 이하이다. 또 다른 실시예들에서, 간격(S)은 5 ㎛ 이하이다. 또 다른 실시예에서, 간격(S)은 1 ㎛ 이하이다. 일부 실시예에서, 간격(S)은 250 nm 이하이다. 다양한 실시예에서, 간격(S)은 120 nm 이하이다.
일부 실시예들에서, 도전체 두께(T)는 2 ㎛ 이하이다. 이러한 두께를 나타내는 전극들은 본 명세서에서 "얇은 전극"으로 지칭된다. 다양한 실시예에서, 도전체 두께(T)는 1 ㎛ 이하이다. 다른 실시예에서, 도전체 두께(T)는 600 nm 이하이다. 다른 실시예에서, 도전체 두께(T)는 400 nm 이하이다. 또 다른 실시예에서, 도전체 두께(T)는 200 nm 이하이다.
다른 실시예에서, 도전체 두께(T)는 2 ㎛보다 크다. 이러한 두께를 나타내는 전극은 본 명세서에서 "두꺼운 전극"으로 지칭된다. 다양한 실시예에서, 도전체 두께(T)는 4 ㎛ 이상이다. 추가 실시예에서, 도전체 두께(T)는 6 ㎛ 이상이다. 일부 실시예에서, 도전체 두께(T)는 10 ㎛ 이상이다.
일부 실시예들에서, 도전체 폭(Wc)은 200 ㎛ 이하이다. 다른 실시예들에서, 도전체 폭(Wc)은 100 ㎛ 이하이다. 또 다른 실시예에서, 도전체 폭(Wc)은 5 ㎛ 이하이다. 또 다른 실시예에서, 도전체 폭(Wc)은 1 ㎛ 이하이다. 일부 실시예에서, 도전체 폭(Wc)은 250 nm 이하이다. 다양한 실시예에서, 도전체 폭(Wc)은 120 nm 이하이다.
도 5c를 참조하면, 단일 전극(304)의 상세도(302)가 도시되어 있는데, 여기서 표면(155, 157)을 따른 두께(T표면) 및 에지(154)를 따른 두께(T에지)는 표면(155, 157)들과 에지(154) 사이의 천이에서의 두께(T코너)보다 크다. 일부 실시예에서, T표면은 T코너의 200% 이하이다. 다른 실시예에서, T표면은 T코너의 150% 이하이다. 또 다른 실시예에서, T표면은 T코너의 125% 이하이다. 또 다른 실시예에서, T표면은 T코너의 115% 이하이다. 일부 실시예에서, T에지는 T코너의 250% 이하이다. 다른 실시예에서, T에지는 T코너의 160% 이하이다. 또 다른 실시예에서, T에지는 T코너의 125% 이하이다. 또 다른 추가 실시예에서, T에지는 T코너의 115% 이하이다. T코너는 수직/수평 도금에 따라 T표면보다 얇거나 두꺼울 수 있다. 일반적으로 T코너가 두꺼울수록 전기적 불연속성이 줄어들 수 있지만; 그러나 두께가 너무 두꺼우면 높은 응력을 유발할 수 있다.
도 6을 참조하면, 각각의 디스플레이 타일들 상의 측면 전극들을 수용하기 위해 서로 충분한 거리로 이격된 다수의 디스플레이 타일(250)들을 포함하는 디스플레이(400)(즉, 타일형 디스플레이)의 상부 투시도이다. 각 디스플레이 타일(250)은 폭(Dx)와 높이(Dy)를 나타낸다. 각각의 디스플레이 타일(250)은 다음 디스플레이 타일과 간격(Da)으로 분리된다. Da에 대한 0이 아닌 값은 디스플레이 타일들 간의 천이(transition)에서 픽셀 피치(즉, 인접 픽셀 간의 거리)의 증가를 가져온다. 거리 Da를 줄임으로써, 디스플레이 타일들 사이의 천이에서의 픽셀 피치와 전체 디스플레이 영역(즉, 비-유효 디스플레이 영역과 유효 디스플레이 영역의 합)에 대한 비-유효 디스플레이 영역의 비율이 감소한다. 거리 Da를 대략 0으로 줄임으로써, 전술한 비율은 0에 접근하고 이러한 디스플레이를 사용할 때 더 나은 시각적 경험을 제공한다.
예를 들어, 도전체(304)가 디스플레이 타일들의 2개의 인접한 측면 주위를 감싸도록 디스플레이 타일(250)들이 도 5a 내지 도 5c의 디스플레이 타일들에 따라 제조되는 경우, 간격(Da)은 디스플레이 타일의 단부에서 전극들의 두께(T에지)보다 약간 더 크게 감소될 수 있다. 다른 예로서, 도전체(304)가 디스플레이 타일들의 모든 측면 주위를 감싸도록 디스플레이 타일(250)들이 도 5a 내지 도 5c의 디스플레이 타일들에 따라 제조되는 경우, 간격(Da)은 디스플레이 타일의 단부에서 전극들의 두께(T에지)의 2배보다 약간 더 크게 감소될 수 있다.
디스플레이(400)는, 이에 제한되지 않지만, 액정 디스플레이(LCD), 발광 다이오드(LED) 디스플레이, 마이크로LED, 전기영동 디스플레이, 전자종이 디스플레이, 및 유기 발광 다이오드(OLED) 디스플레이를 포함하는 임의의 디스플레이 유형일 수 있다. 일부 실시예들에서, 디스플레이는 LED이고 픽셀 요소들은 적어도 하나의 디스플레이 타일(250)의 에지 표면의 500 마이크로미터 내에 위치된 마이크로LED이다. 일부 실시예들에서, 디스플레이는 LED 디스플레이이고 픽셀 요소들은 적어도 하나의 디스플레이 타일(250)의 에지 표면의 300 마이크로미터 내에 위치된 마이크로LED이다. 일부 실시예들에서, 디스플레이는 LED 디스플레이이고 픽셀 요소들은 적어도 하나의 디스플레이 타일(250)의 에지 표면의 200 마이크로미터 내에 위치된 마이크로LED이다. 다양한 실시예에서, 디스플레이는 LED 디스플레이이고 픽셀 요소는 적어도 하나의 디스플레이 타일(250)의 에지 표면의 100 마이크로미터 내에 위치된 마이크로LED이다. 일부 실시예들에서, 디스플레이는 LED 디스플레이이고, 픽셀 요소들은 적어도 하나의 디스플레이 타일(250)의 에지 표면의 20 마이크로미터 내에 위치된 마이크로LED이다. 도 6에 도시된 바와 같은 타일형 디스플레이에 대안적으로, 단일의 개별 기판이 디스플레이 장치 내에서 사용될 수 있다.
도 7을 참조하면, 흐름도(700)는 레이저 제거 공정을 사용하여 랩-어라운드(wrap-around), 에지 전극들을 형성하기 위한 일부 실시예들에 따른 방법을 도시한다. 흐름도(700)에 따라, 디스플레이 기판의 상부 및/또는 하부 표면 상에 구조체가 형성된다(블록 702). 구조체에는 코어 회로 및 랩-어라운드 에지 전극들의 표면 전극 부분들이 포함된다. 상기 코어 회로 및 랩-어라운드 에지 전극들의 표면 전극 부분들은 당업계에 공지된 임의의 적절한 기술을 사용하여 형성될 수 있다.
디스플레이 기판은, 디스플레이 타일을 생성하기에 적절한 임의의 원하는 크기 및/또는 형상을 갖는 임의의 적절한 재료, 예를 들어, 폴리머 기판, 인쇄 회로 기판, 금속, 또는 유리-기반 기판으로 제조될 수 있다. 일부 실시예들에서, 기판은 4개의 에지를 갖는 직사각형, 정사각형 또는 장사방형 시트일 수 있지만 이에 제한되지는 않으며, 하나 이상의 곡선 부분들 또는 에지들을 갖는 것을 포함하는 다른 형상들 및 구성들이 본 개시 내용의 범위 내에 속하는 것으로 의도된다. 다양한 실시예들에서, 기판은 약 3mm 이하의 두께(d1)를 가질 수 있다. 일부 실시예에서, 기판의 두께는 0.01 mm 내지 3 mm이다. 일부 실시예에서, 기판 두께는 0.1 mm와 2.5 mm 사이이다. 다양한 실시예에서, 기판 두께는 0.3 mm와 2 mm 사이이다. 일부 실시예에서, 기판 두께는 0.3 mm와 1.5 mm 사이이다. 일부 실시예에서, 기판 두께는 0.3 mm와 1 mm 사이이다. 일부 실시예에서, 기판 두께는 0.3 mm와 0.7 mm 사이이다. 다양한 실시예에서, 기판 두께는 0.3 mm와 0.5 mm 사이이다.
일부 실시예들에서, 기판은 유리-기반 기판이다. 예를 들어, 이러한 유리-기반 기판은 알루미노실리케이트, 알칼리-알루미노실리케이트, 보로실리케이트, 알칼리-보로실리케이트, 알루미노보로실리케이트, 알칼리-알루미노보로실리케이트, 소다 석회, 또는 다른 적합한 유리를 포함할 수 있다. 유리 기판으로 사용하기에 적합한 상업적으로 입수 가능한 유리의 비제한적 예는 예를 들어 Corning Incorporated의 EAGLE XG®, LotusTM, Willow®, 및 AstraTM 유리를 포함한다.
코어 회로는 칼럼 드라이버 회로, 로우 드라이버 회로, 발광 다이오드들, 및 기판의 상부 표면 및 하부 표면 중 하나 또는 둘 모두의 중앙 영역에 형성되거나 배치된 도전성 상호연결부를 포함할 수 있지만 이에 제한되지 않는다. 일부 경우에는, 박막 트랜지스터 기술이 코어 회로의 적어도 일부를 형성하는 데 사용된다. 본 명세서에 제공된 개시 내용에 기초하여, 당업자는 코어 회로에 통합될 수 있는 다양한 회로 및/또는 상호연결부를 인식할 것이다. 다양한 랩-어라운드 에지 전극들의 표면 전극 부분은 기판의 주변부 주위에 형성되고 코어 회로 내의 접촉 위치들로부터 기판의 에지로 연장된다. 도 8a를 참조하면, 중앙 영역에 코어 회로(820)를 포함하는 기판과 기판의 주변부 주위에 랩-어라운드 에지 전극들의 표면 전극 부분(810)들을 포함하는 디스플레이 타일(800)의 예가 도시되어 있다.
도 7로 돌아가면, 제1 보호층이 디스플레이 기판의 외주 상에 형성되어 표면 전극 부분들을 보호한다(블록 704). 제1 보호 층은 표면 전극 부분들을 노출시키기 위하여 상기 재료의 궁극적인 제거를 포함하는 다양한 공정들 동안 표면 전극 부분들을 보호할 수 있는 임의의 재료로 제조될 수 있다. 또한, 제1 보호 재료의 재료의 적용(application)은 당업계에 공지된 임의의 적합한 적용 공정을 사용하여 수행될 수 있다. 일부 실시예에서, 폴리이미드(PI) 테이프는 표면 전극 부분들을 보호하기 위해 기판의 주변부 주위에 적용된다. 다른 실시예에서, PI, 폴리우레탄(PU), 및/또는 환형 올레핀 공중합체들 중 하나 이상의 조합이 기판의 주변부 주위에 적용되어 표면 전극 부분들을 보호한다. 본 명세서에 제공된 개시 내용에 기초하여, 당업자는 상이한 실시예들에 따라 제1 보호층을 형성하기 위해 사용될 수 있는 다양한 재료들 및 적용 공정들을 인식할 것이다. 도 8b를 참조하면, 중앙 영역에 코어 회로(820)를 포함하는 기판 및 제1 보호 층(811)에 의해 덮인 표면 전극 부분들(도시되지 않음)을 갖는 디스플레이 타일(801)의 예가 도시되어 있다.
도 7로 돌아가면, 공정 동안 코어 회로, 상호연결부 및 다른 구조체를 보호하기 위해 기판의 코어 구조체 위에 제2 보호층이 형성된다(블록 706). 제2 보호 층은 제1 보호 층 및 제2 보호 층의 재료의 궁극적인 제거를 포함하는 다양한 공정 동안 코어 구조체를 보호할 수 있는 임의의 재료로 제조될 수 있다. 또한, 제2 보호 재료의 재료의 적용은 당업계에 공지된 임의의 적절한 적용 공정을 사용하여 수행될 수 있다. 일부 실시예에서, 표준 박막 트랜지스터 보호 재료는 코어 구조체 위에 퇴적된다. 본 명세서에 제공된 개시내용에 기초하여, 당업자는 상이한 실시예들에 따라 제2 보호층을 형성하기 위해 사용될 수 있는 다양한 재료들 및 적용 공정들을 인식할 것이다. 도 8c를 참조하면, 제2 보호 층(821)에 의해 덮인 코어 회로(도시되지 않음)를 갖는 기판을 갖는 디스플레이 타일(802)의 예가 도시된다. 일부 실시예에서 제2 보호층은 코어 구조체와 제1 보호층의 적어도 일부를 모두 덮는다는 점에 유의해야 한다.
도 7로 돌아가면, 표면 전극 부분들이 노출된 채로 남도록 제1 보호층이 제거된다(블록 708). 이것은 코어 구조체 위에 제2 보호층을 남기면서 제1 보호층을 제거하는 화학적 및/또는 기계적 공정으로 디스플레이 기판을 노출시킴으로써 행해진다. 예를 들어, 제1 보호층이 PI 테이프인 경우, 제1 보호층의 제거는 디스플레이 타일에서 PI 테이프를 벗겨서 수행된다. 제2 보호층이 제1 보호층을 적어도 부분적으로 덮은 경우, 제1 보호층의 제거는 제1 보호층 위에 배치된 제2 보호층의 임의의 부분을 제거한다. 도 8d를 참조하면, 제2 보호층(821)으로 덮인 코어 회로(도시되지 않음)를 갖는 기판 및 노출된 표면 전극 부분(810)을 갖는 디스플레이 타일(803)의 예가 도시되어 있다.
도 7로 돌아가면, 디스플레이 타일의 모든 표면 위에 금속이 퇴적된다(블록 710). 금속을 퇴적하는 모든 공정이 사용될 수 있다. 일부 실시예에서, 금속 퇴적은 순수 구리(Cu), 은(Ag), 금(Au), 니켈(Ni), 또는 이들의 조합을 스퍼터링하는 것을 포함한다. 본 명세서에 제공된 개시 내용에 기초하여, 당업자는 상이한 실시예와 관련하여 사용될 수 있는 다양한 금속 또는 기타 도전성 재료, 및/또는 선택한 금속 또는 기타 도전성 재료로 디스플레이 타일을 덮는 데 사용될 수 있는 다양한 공정들을 인식할 것이다. 도 8e를 참조하면, 코어 회로(도시되지 않음)를 갖는 기판 및 퇴적된 금속(830)에 의해 덮인 표면 전극 부분(도시되지 않음)을 갖는 디스플레이 타일(804)의 예가 도시된다. 퇴적된 금속(830)은 디스플레이 타일의 모든 측면을 덮는다.
도 7로 돌아가면, 랩-어라운드, 에지 전극을 정의하기 위해 퇴적된 금속의 일부에 대한 레이저 제거가 수행된다(블록 712). 이러한 레이저 제거는 디스플레이 타일의 주변부를 따라 수행되며, 랩-어라운드 전극이 요구되지 않는, 디스플레이 장치의 에지를 가로질러 디스플레이 장치의 제1 표면으로부터 디스플레이 장치의 제2 표면까지 연장되는 영역으로부터 모든 금속 또는 기타 도전성 재료의 제거를 포함한다. 일부 실시예에서, 이러한 레이저 제거 공정은 디스플레이 타일이 레이저 에너지 소스에 대해 3차원으로 이동할 수 있도록 레이저 에너지 소스에 대해 디스플레이 타일을 장착함으로써 수행된다. 금속에 레이저 에너지를 적용하면 금속이 제거되고, 어떤 경우에는 금속 아래에 있는 기판의 일부가 제거된다. 도 8f를 참조하면, 제2 보호층(821) 및/또는 코어 부분(831) 위에 남아 있는 퇴적 금속에 의해 덮인 코어 회로(도시되지 않음)를 갖는 기판 및 레이저로 정의된 랩-어라운드, 에지 전극(840)들을 갖는 디스플레이 타일(805)의 예가 도시되어 있다. 랩-어라운드, 에지 전극(840)들은 디스플레이 타일(805)의 에지를 가로질러 디스플레이 타일(805)의 표면으로부터 디스플레이 타일(805)의 반대편 표면으로 연장된다. 일부 실시예에서, 랩-어라운드, 에지 전극(840)의 두께는 또는 2 마이크로미터(㎛) 이하이다. 다양한 실시예에서, 랩-어라운드 에지 전극(840)의 두께는 1 마이크로미터 이하이다. 다른 실시예에서, 랩-어라운드 에지 전극(840)의 두께는 600 nm 이하이다. 다른 실시예에서, 랩-어라운드 에지 전극(840)의 두께는 400 nm 이하이다. 또 다른 실시예에서, 랩 어라운드 에지 전극(840)의 두께는 200 nm 이하이다.
이러한 레이저 제거 처리를 사용하면 접근 방식들과 비교할 때 미세한 라인 폭 및 간격을 생성할 수 있다. 일부 실시예들에서, 100 ㎛ 이하의 랩-어라운드, 에지 전극들 사이의 간격이 달성된다. 일부 실시예들에서, 50 ㎛ 이하의 랩-어라운드, 에지 전극들 사이의 간격이 달성된다. 일부 실시예들에서, 2개의 광자 흡수에 의존하는 펨토초(fs) 레이저가 사용되는 경우 5 ㎛ 이하의 랩-어라운드, 에지 전극들 사이의 간격이 달성된다. 일부 실시예들에서, 2개의 광자 흡수에 의존하는 펨토초(fs) 레이저가 사용되는 경우 1 ㎛ 이하의 랩-어라운드, 에지 전극들 사이의 간격이 달성된다. 일부 실시예들에서, 2개의 광자 흡수에 의존하는 펨토초(fs) 레이저가 사용되는 경우 250 nm 이하의 랩-어라운드, 에지 전극들 사이의 간격이 달성된다. 일부 실시예들에서, 2개의 광자 흡수에 의존하는 펨토초(fs) 레이저가 사용되는 경우 120 nm 이하의 랩-어라운드, 에지 전극들 사이의 간격이 달성된다. 일부 실시예들에서, 100 ㎛ 이하의 랩-어라운드 에지 전극의 폭이 달성된다. 다른 실시예에서, 50 ㎛ 이하의 랩-어라운드 에지 전극의 폭이 달성된다. 또 다른 실시예에서, 2개의 광자 흡수에 의존하는 펨토초(fs) 레이저가 사용되는 경우 5 ㎛ 이하의 랩-어라운드 에지 전극의 폭이 달성된다. 또 다른 실시예에서, 2개의 광자 흡수에 의존하는 펨토초(fs) 레이저가 사용되는 경우 1 ㎛ 이하의 랩-어라운드 에지 전극의 폭이 달성된다. 일부 실시예에서, 2개의 광자 흡수에 의존하는 펨토초(fs) 레이저가 사용되는 경우 250 nm 이하의 랩-어라운드 에지 전극의 폭이 달성된다. 다양한 실시예에서, 2개의 광자 흡수에 의존하는 펨토초(fs) 레이저가 사용되는 경우 120 nm 이하의 랩-어라운드 에지 전극의 폭이 달성된다. 또한, 이러한 레이저 제거 공정을 사용하면 일반적으로 100 ㎛ 초과의 치수로 제한되는 펜 디스펜싱(pen dispensing)과 비교할 때 더 작은 랩-어라운드, 에지 전극 폭 및 더 높은 순도 금속을 제공한다. 레이저 절제(ablation) 후, 절제 영역의 금속성 잔류물을 완전히 제거하는 데 도움이 되는 습식 세정 프로세스가 필요할 수 있다.
도 7로 돌아가면, 제2 보호층(및 금속의 상부 층)은 코어 회로 및/또는 구조체를 갖는 디스플레이 타일의 중앙 부분을 노출시키기 위해 제거된다(블록 714). 이는 디스플레이 타일을 제2 보호층의 재료에 선택적으로 영향을 미치도록 설계된 용매에 노출시킴으로써 수행될 수 있다. 일부 경우에, 제2 보호층의 재료가 완전히 가교되거나(cross-linked) 부분적으로 가교된 PU(폴리우레탄)와 같은 중합체인 경우, 용매는 제2 보호층의 재료를 팽창시켜 디스플레이 타일로부터 폴리머를 제거하게 하는 알코올, 아세톤 또는 물이다. 일부 경우에, 트렌치들이 남도록 아래에 있는 디스플레이 기판의 일부 양을 제거하기 위해, 랩-어라운드, 에지 전극이 계속되는 영역들로부터 금속을 제거하기 위해 레이저 절제가 수행된다. 이러한 트렌치들은 퇴적된 금속으로 덮인 제2 보호층 아래로 이동하기 위해 적용된 용매의 능력을 더욱 향상시킨다. 본 명세서에 제공된 개시에 기초하여, 당업자는 제2 보호층을 제거하기 위해 사용될 수 있는 다양한 제거 재료들 및/또는 제거 공정들을 인식할 것이다. 도 8g를 참조하면, 노출된 코어 회로(820) 및 랩-어라운드, 에지 전극(840)들을 구비하는 기판을 갖는 디스플레이 타일(806)의 예이다.
도 7과 관련하여 논의된 공정에 대한 대안으로서, 박막 트랜지스터 공정은 제2 보호층의 형성(즉, 블록 706) 및 제1 보호층의 제거(즉, 블록 708) 후에 랩-어라운드 측면 전극을 형성하는데 사용될 수 있다. 그러한 접근에서, 제2 보호층의 폴리머는 레이저 제거(즉, 블록 712)의 영역을 감소시킨다. 이를 통해 금속에 선택적인 용매를 적용하여 랩-어라운드, 에지 전극들이 요구되는 영역들에서 금속을 비교적 빠르게 제거할 수 있다.
도 9를 참조하면, 흐름도(900)는 레이저 제거 공정을 사용하여 랩-어라운드, 에지 전극들을 형성하기 위한 일부 실시예들에 따른 방법을 도시한다. 흐름도(900)에 따라, 디스플레이 기판의 상부 및/또는 하부 표면 상에 구조체가 형성된다(블록 902). 구조체에는 코어 회로 및 랩-어라운드 에지 전극들의 표면 전극 부분들이 포함된다. 상기 코어 회로 및 랩-어라운드 에지 전극들의 표면 전극 부분들은 당업계에 공지된 임의의 적절한 기술을 사용하여 형성될 수 있다.
디스플레이 기판은, 디스플레이 타일을 생성하기에 적절한 임의의 원하는 크기 및/또는 형상을 갖는 임의의 적절한 재료, 예를 들어, 폴리머 기판, 인쇄 회로 기판, 금속, 유리-기반, 세라믹, 사파이처, 또는 실리콘 기판으로 제조될 수 있다. 일부 실시예들에서, 기판은 4개의 에지를 갖는 직사각형, 정사각형 또는 장사방형 시트일 수 있지만 이에 제한되지는 않으며, 하나 이상의 곡선 부분들 또는 에지들을 갖는 것을 포함하는 다른 형상들 및 구성들이 본 개시 내용의 범위 내에 속하는 것으로 의도된다. 다양한 실시예들에서, 기판은 약 3 mm 이하의 두께(d1)를 가질 수 있다. 일부 실시예에서, 기판의 두께는 0.01 mm 내지 3 mm이다. 일부 실시예에서, 기판 두께는 0.1 mm와 2.5 mm 사이이다. 다양한 실시예에서, 기판 두께는 0.3 mm와 2 mm 사이이다. 일부 실시예에서, 기판 두께는 0.3 mm와 1.5 mm 사이이다. 일부 실시예에서, 기판 두께는 0.3 mm와 1 mm 사이이다. 일부 실시예에서, 기판 두께는 0.3 mm와 0.7 mm 사이이다. 다양한 실시예에서, 기판 두께는 0.3 mm와 0.5 mm 사이이다.
일부 실시예들에서, 기판은 유리-기반, 세라믹, 사파이어, Si, 폴리머, 인쇄 회로 기판(PCB)-기반 기판이다. 예를 들어, 이러한 유리-기반 기판은 알루미노실리케이트, 알칼리-알루미노실리케이트, 보로실리케이트, 알칼리-보로실리케이트, 알루미노보로실리케이트, 알칼리-알루미노보로실리케이트, 소다 석회, 또는 다른 적합한 유리를 포함할 수 있다. 유리 기판으로 사용하기에 적합한 상업적으로 입수 가능한 유리의 비제한적 예는 예를 들어 Corning Incorporated의 EAGLE XG®, LotusTM, Willow®, 및 AstraTM 유리를 포함한다.
코어 회로는 칼럼 드라이버 회로, 로우 드라이버 회로, 발광 다이오드들, 및 기판의 상부 표면 및 하부 표면 중 하나 또는 둘 모두의 중앙 영역에 형성되거나 배치된 도전성 상호연결부를 포함할 수 있지만 이에 제한되지 않는다. 일부 경우에는, 박막 트랜지스터 기술이 코어 회로의 적어도 일부를 형성하는 데 사용된다. 본 명세서에 제공된 개시 내용에 기초하여, 당업자는 코어 회로에 통합될 수 있는 다양한 회로 및/또는 상호연결부를 인식할 것이다. 다양한 랩-어라운드 에지 전극들의 표면 전극 부분은 기판의 주변부 주위에 형성되고 코어 회로 내의 접촉 위치들로부터 기판의 에지로 연장된다. 도 10a를 참조하면, 중앙 영역에 코어 회로(1020)를 포함하는 기판과 기판의 주변부 주위에 랩-어라운드 에지 전극들의 표면 전극 부분(1010)들을 포함하는 디스플레이 타일(1000)의 예가 도시되어 있다.
도 9로 돌아가면, 제1 보호층이 디스플레이 기판의 외주 상에 형성되어 표면 전극 부분들을 보호한다(블록 904). 제1 보호층은 표면 전극 부분들을 노출시키기 위하여 상기 재료의 궁극적인 제거를 포함하는 다양한 공정들 동안 표면 전극 부분들을 보호할 수 있는 임의의 재료로 제조될 수 있다. 또한, 제1 보호 재료의 재료의 적용은 당업계에 공지된 임의의 적합한 적용 공정을 사용하여 수행될 수 있다. 일부 실시예에서, 폴리이미드(PI) 테이프는 표면 전극 부분들을 보호하기 위해 기판의 주변부 주위에 적용된다. 다른 실시예에서, PI, 폴리우레탄(PU), 및/또는 환형 올레핀 공중합체들 중 하나 이상의 조합이 기판의 주변부 주위에 적용되어 표면 전극 부분들을 보호한다. 본 명세서에 제공된 개시 내용에 기초하여, 당업자는 상이한 실시예들에 따라 제1 보호층을 형성하기 위해 사용될 수 있는 다양한 재료들 및 적용 공정들을 인식할 것이다. 도 10b를 참조하면, 중앙 영역에 코어 회로(1020)를 포함하는 기판 및 제1 보호 층(1011)에 의해 덮인 표면 전극 부분들(도시되지 않음)을 갖는 디스플레이 타일(1001)의 예가 도시되어 있다.
도 9로 돌아가서, 공정 동안 코어 회로, 상호연결부 및 다른 구조체를 보호하기 위해 기판의 코어 구조체 위에 제2 보호층이 형성된다(블록 906). 제2 보호층은 제1 보호층 및 제2 보호층의 재료의 궁극적인 제거를 포함하는 다양한 공정 동안 코어 구조체를 보호할 수 있는 임의의 재료로 제조될 수 있다. 또한, 제2 보호 재료의 재료의 적용은 당업계에 공지된 임의의 적절한 적용 공정을 사용하여 수행될 수 있다. 일부 실시예에서, 표준 박막 트랜지스터 보호 재료는 코어 구조체 위에 퇴적된다. 본 명세서에 제공된 개시내용에 기초하여, 당업자는 상이한 실시예들에 따라 제2 보호층을 형성하기 위해 사용될 수 있는 다양한 재료들 및 적용 공정들을 인식할 것이다. 도 10c를 참조하면, 제2 보호층(1021)에 의해 덮인 코어 회로(도시되지 않음)를 갖는 기판을 갖는 디스플레이 타일(1002)의 예가 도시된다. 일부 실시예에서 제2 보호층은 코어 구조체와 제1 보호층의 적어도 일부를 모두 덮는다는 점에 유의해야 한다.
도 9로 돌아가면, 표면 전극 부분들이 노출된 채로 남도록 제1 보호층이 제거된다(블록 908). 이것은 코어 구조체 위에 제2 보호층을 남기면서 제1 보호층을 제거하는 화학적 및/또는 기계적 공정으로 디스플레이 기판을 노출시킴으로써 행해진다. 예를 들어, 제1 보호층이 PI 테이프인 경우, 제1 보호층의 제거는 디스플레이 타일에서 PI 테이프를 벗겨서 수행된다. 제2 보호층이 제1 보호층을 적어도 부분적으로 덮은 경우, 제1 보호층의 제거는 제1 보호층 위에 배치된 제2 보호층의 임의의 부분을 제거한다. 도 10d를 참조하면, 제2 보호층(1021)으로 덮인 코어 회로(도시되지 않음)를 갖는 기판 및 노출된 표면 전극 부분(1010)을 갖는 디스플레이 타일(803)의 예가 도시되어 있다.
도 9로 돌아가면, 얇은 금속 코팅(즉, 2 ㎛ 이하의 두께)을 생성하기 위해 디스플레이 타일의 모든 표면 위에 금속이 퇴적된다(블록 910). 금속을 퇴적하는 모든 공정이 사용될 수 있다. 일부 실시예에서, 금속 퇴적은 순수 구리(Cu), 은(Ag), 금(Au), 니켈(Ni), 또는 이들의 조합을 스퍼터링하는 것을 포함한다. 다른 경우에, 순수 금속은 Ti/Cu, TiW/Cu, TiN/Cu, Cr/Cu와 같은 이중층 구조이며, 여기서 Ti, TiW, TiN 또는 Cr은 순수 금속과 기판 사이의 접착층이다 본 명세서에 제공된 개시 내용에 기초하여, 당업자는 상이한 실시예와 관련하여 사용될 수 있는 다양한 금속 또는 기타 도전성 재료, 및/또는 선택한 금속 또는 기타 도전성 재료로 디스플레이 타일을 덮는 데 사용될 수 있는 다양한 공정들을 인식할 것이다. 도 10e를 참조하면, 코어 회로(도시되지 않음)를 갖는 기판 및 퇴적된 금속(1030)에 의해 덮인 표면 전극 부분(도시되지 않음)을 갖는 디스플레이 타일(1004)의 예가 도시된다. 퇴적된 금속(1030)은 디스플레이 타일의 모든 측면을 덮는다.
도 9로 돌아가면, 랩-어라운드, 에지 전극을 정의하기 위해 디스플레이 기판의 주변부 주위에 퇴적된 금속의 일부에 대한 레이저 제거가 수행된다(블록 912). 이 레이저 제거는 랩-어라운드, 에지 전극들 사이에 전기적 연결을 초래하는 상기 정의된 랩-어라운드, 에지 전극들에 거의 수직하게 연장되는 금속 트레이스를 남긴다. 이러한 레이저 제거는 이전에 퇴적된 금속 층의 두께와 대략적인 얇은 전극들을 남긴다. 이러한 레이저 제거는 디스플레이 타일의 주변부를 따라 수행되며, 랩-어라운드 전극이 요구되지 않는, 디스플레이 장치의 에지를 가로질러 디스플레이 장치의 제1 표면으로부터 디스플레이 장치의 제2 표면까지 연장되는 영역으로부터 모든 금속 또는 기타 도전성 재료의 제거를 포함한다. 일부 실시예에서, 이러한 레이저 제거 공정은 디스플레이 타일이 레이저 에너지 소스에 대해 3차원으로 이동할 수 있도록 레이저 에너지 소스에 대해 디스플레이 타일을 장착함으로써 수행된다. 금속에 레이저 에너지를 적용하면 금속이 제거되고, 어떤 경우에는 금속 아래에 있는 기판의 일부가 제거된다. 도 10f를 참조하면, 제2 보호층(1021) 및/또는 코어 부분(1031) 위에 남아 있는 퇴적 금속에 의해 덮인 코어 회로(도시되지 않음)를 갖는 기판, 레이저 정의된 랩-어라운드, 에지 전극(1040)들, 및 상기 랩-어라운드, 에지 전극(1040)들에 전기적으로 연결된 금속 트레이스(1041)를 갖는 디스플레이 타일(1005)의 예가 도시되어 있다. 랩-어라운드, 에지 전극(1040)들은 디스플레이 타일(1005)의 에지를 가로질러 디스플레이 타일(1005)의 표면으로부터 디스플레이 타일(1005)의 반대편 표면으로 연장된다. 일부 실시예에서, 랩-어라운드, 에지 전극(1040)의 두께는 또는 2 마이크로미터(㎛) 이하이다. 다양한 실시예에서, 랩-어라운드 에지 전극(1040)의 두께는 1 마이크로미터 이하이다. 다른 실시예에서, 랩-어라운드 에지 전극(1040)의 두께는 600 nm 이하이다. 다른 실시예에서, 랩-어라운드 에지 전극(1040)의 두께는 400 nm 이하이다. 또 다른 실시예에서, 랩 어라운드 에지 전극(1040)의 두께는 200 nm 이하이다.
두꺼운 금속층(즉, 두께가 2 ㎛ 이상)으로 디스플레이 기판의 전체 표면을 덮도록 전기도금 또는 무전해 도금이 적용된다(블록 914). 전기 도금이 수행되는 경우 랩-어라운드 에지 전극들을 전기적으로 연결하는 금속 트레이스가 도금용 전극들을 충전하는 데 사용된다.
이러한 전기도금은 디스플레이 기판이 수평 또는 수직 배향으로 도금 욕조에 매달리는 도금 욕조에서 수행될 수 있다. 도 11a를 참조하면, 디스플레이 기판(1150)이 캐리어(1106)에 부착되고 2개의 전극들(1102, 1104) 사이에서 수직 배향으로 도금 용액(1108)에 매달려 있는 도금 욕조(1180)이 도시된다. 도 11b를 참조하면, 디스플레이 기판(1150)이 중간(1106)에 캐비티를 갖는 캐리어에 부착되고, 2개의 포텐셜(potential)(1102, 1104) 사이의 수평 배향으로 도금 용액(1108)에 매달려 있는 도금 욕조(1190)가 도시된다.
일부 경우에 전기도금하는 동안, 코너에서 랩-어라운드 에지 전극의 두께(도 5c에서의 T코너)에서의 차이는 에지 표면에서 랩-어라운드 에지 전극의 두께(도 5c에서의 T에지), 또는 표면에서의 두께(도 5c에서의 T표면)보다 현저히 작지 않은 것으로 확인된다. 코너 두께(T코너)가 너무 작은 경우, 나중에 식각 공정 후 또는 랩-어라운드, 에지 전극을 통해 전류를 인가한 후 불연속성이 초래될 수 있다. 실험 데이터에 따르면 디스플레이 기판이 도금 욕조에 수직 방향으로 매달려 있을 때 두께 차이가 가장 크다. 이 방향에서 표면의 두께(T표면)는 코너의 두께(T코너)의 150%가 될 수 있고 에지 표면의 두께(T에지)는 코너의 두께(T코너)의 225%가 될 수 있다. 대조적으로, 수평 방향에서, 표면의 두께(T표면)는 코너의 두께(T코너)의 120% 미만일 수 있고, 에지 표면의 두께(T에지)는 코너의 두께(T코너)의 120% 미만이 될 수 있다.
도 9로 돌아가면, 랩-어라운드, 에지 전극들을 연결한 금속 트레이스의 레이저 제거가 수행된다(블록 916). 무전해 도금을 하는 경우에는 금속 트레이스가 포함되지 않기 때문에 무전해 도금에 의존하는 공정에서는 이 공정을 수행하지 않는다. 이 제거 공정은 서로 전기적으로 절연된 인접한 랩-어라운드, 에지 전극들을 남기면서 인접한 랩-어라운드, 에지 전극들 사이에 배치된 모든 금속을 제거한다. 일부 경우에, 이 공정은 랩-어라운드, 에지 전극들 사이에 위치한 기판의 일부를 추가로 제거하여 이후 공정에서 용매가 제2 보호층 아래로 이동할 수 있는 채널을 남긴다. 도 10g를 참조하면, 남아있는 퇴적된 금속 부분(1031)에 의해 덮인 코어 회로(도시되지 않음)를 갖는 기판, 및 두꺼운 랩-어라운드, 에지 전극(1042)들을 갖는 디스플레이 타일(1006)의 예가 도시된다. 참고로, 금속 트레이스(1041)는 제거되었다. 다양한 실시예에서, 랩-어라운드 에지 전극(1042)들의 두께는 3 ㎛ 이상이다. 일부 실시예에서, 랩-어라운드 에지 전극(1042)들의 두께는 4 ㎛ 이상이다. 추가 실시예에서, 랩-어라운드 에지 전극(1042)의 두께는 5 ㎛ 이상이다. 일부 실시예에서, 랩-어라운드 에지 전극(1042)의 두께는 10 ㎛ 이상이다.
도 9로 돌아가면, 제3 보호층의 레이저 제거에 의해 노출된 모든 금속을 제거하기 위해 습식 식각이 디스플레이 타일에 적용된다(블록 918). 구리 식각의 경우, 아세트산, 또는 과산화수소(H2O2)와의 혼합 인산(HPO3) 또는 과산화수소(H2O2)와의 혼합 황산(H2SO4) 또는 HCl과의 혼합 FeCl3가 적용된다. 티타늄 식각의 경우, 버퍼 산화물 에칭(BOE:buffer oxide etching), 희석 HF, 또는 혼합 과산화수소, 인산수소나트륨과 불화규산나트륨이 사용된다. 이 식각은 디스플레이 타일의 주변부 주위에 정의된 두꺼운 랩-어라운드, 에지 전극들을 남긴다. 다음으로, 제2 보호층 및 제3 보호층이 제거된다(블록 920). 제2 및 제3 보호층들이 폴리머 층인 경우, 예를 들어 알코올, 아세톤, 또는 물과 같은 용매가 초음파 처리 여부에 관계없이 사용될 수 있다. 도 10h를 참조하면, 코어 회로(1020) 및 두꺼운 랩-어라운드 에지 전극들을 갖는 기판을 갖는 디스플레이 타일(1007)의 예가 도시되어 있다.
도 12를 참조하면, 흐름도(1200)는 레이저 제거 공정을 사용하여 랩-어라운드, 에지 전극들을 형성하기 위한 일부 실시예들에 따른 방법을 도시한다. 흐름도(1200)에 따라, 디스플레이 기판의 상부 및/또는 하부 표면 상에 구조체가 형성된다(블록 1202). 구조체에는 코어 회로 및 랩-어라운드 에지 전극들의 표면 전극 부분들이 포함된다. 상기 코어 회로 및 랩-어라운드 에지 전극들의 표면 전극 부분들은 당업계에 공지된 임의의 적절한 기술을 사용하여 형성될 수 있다.
디스플레이 기판은, 디스플레이 타일을 생성하기에 적절한 임의의 원하는 크기 및/또는 형상을 갖는 임의의 적절한 재료, 예를 들어, 폴리머 기판, 인쇄 회로 기판, 금속, 유리-기반, 세라믹, 사파이처, 또는 실리콘 기판으로 제조될 수 있다. 일부 실시예들에서, 기판은 4개의 에지를 갖는 직사각형, 정사각형 또는 장사방형 시트일 수 있지만 이에 제한되지는 않으며, 하나 이상의 곡선 부분들 또는 에지들을 갖는 것을 포함하는 다른 형상들 및 구성들이 본 개시 내용의 범위 내에 속하는 것으로 의도된다. 다양한 실시예들에서, 기판은 약 3 mm 이하의 두께(d1)를 가질 수 있다. 일부 실시예에서, 기판의 두께는 0.01 mm 내지 3 mm이다. 일부 실시예에서, 기판 두께는 0.1 mm와 2.5 mm 사이이다. 다양한 실시예에서, 기판 두께는 0.3 mm와 2 mm 사이이다. 일부 실시예에서, 기판 두께는 0.3 mm와 1.5 mm 사이이다. 일부 실시예에서, 기판 두께는 0.3 mm와 1 mm 사이이다. 일부 실시예에서, 기판 두께는 0.3 mm와 0.7 mm 사이이다. 다양한 실시예에서, 기판 두께는 0.3 mm와 0.5 mm 사이이다.
일부 실시예들에서, 기판은 유리-기반 기판이다. 예를 들어, 이러한 유리-기반 기판은 알루미노실리케이트, 알칼리-알루미노실리케이트, 보로실리케이트, 알칼리-보로실리케이트, 알루미노보로실리케이트, 알칼리-알루미노보로실리케이트, 소다 석회, 또는 다른 적합한 유리를 포함할 수 있다. 유리 기판으로 사용하기에 적합한 상업적으로 입수 가능한 유리의 비제한적 예는 예를 들어 Corning Incorporated의 EAGLE XG®, LotusTM, Willow®, 및 AstraTM 유리를 포함한다.
코어 회로는 칼럼 드라이버 회로, 로우 드라이버 회로, 발광 다이오드들, 및 기판의 상부 표면 및 하부 표면 중 하나 또는 둘 모두의 중앙 영역에 형성되거나 배치된 도전성 상호연결부를 포함할 수 있지만 이에 제한되지 않는다. 일부 경우에는, 박막 트랜지스터 기술이 코어 회로의 적어도 일부를 형성하는 데 사용된다. 본 명세서에 제공된 개시 내용에 기초하여, 당업자는 코어 회로에 통합될 수 있는 다양한 회로 및/또는 상호연결부를 인식할 것이다. 다양한 랩-어라운드 에지 전극들의 표면 전극 부분은 기판의 주변부 주위에 형성되고 코어 회로 내의 접촉 위치들로부터 기판의 에지로 연장된다. 도 13a를 참조하면, 중앙 영역에 코어 회로(1320)를 포함하는 기판과 기판의 주변부 주위에 랩-어라운드 에지 전극들의 표면 전극 부분(1310)들을 포함하는 디스플레이 타일(1300)의 예가 도시되어 있다.
도 12로 돌아가면, 제1 보호층이 디스플레이 기판의 외주 상에 형성되어 표면 전극 부분들을 보호한다(블록 1204). 제1 보호층은 표면 전극 부분들을 노출시키기 위하여 상기 재료의 궁극적인 제거를 포함하는 다양한 공정들 동안 표면 전극 부분들을 보호할 수 있는 임의의 재료로 제조될 수 있다. 또한, 제1 보호 재료의 재료의 적용은 당업계에 공지된 임의의 적합한 적용 공정을 사용하여 수행될 수 있다. 일부 실시예에서, 폴리이미드(PI) 테이프는 표면 전극 부분들을 보호하기 위해 기판의 주변부 주위에 적용된다. 다른 실시예에서, PI, 폴리우레탄(PU), 및/또는 환형 올레핀 공중합체들 중 하나 이상의 조합이 기판의 주변부 주위에 적용되어 표면 전극 부분들을 보호한다. 본 명세서에 제공된 개시 내용에 기초하여, 당업자는 상이한 실시예들에 따라 제1 보호층을 형성하기 위해 사용될 수 있는 다양한 재료들 및 적용 공정들을 인식할 것이다. 도 13b를 참조하면, 중앙 영역에 코어 회로(1320)를 포함하는 기판 및 제1 보호 층(1311)에 의해 덮인 표면 전극 부분들(도시되지 않음)을 갖는 디스플레이 타일(1301)의 예가 도시되어 있다.
도 12로 돌아가면, 공정 동안 코어 회로, 상호연결부 및 다른 구조체를 보호하기 위해 기판의 코어 구조체 위에 제2 보호층이 형성된다(블록 1206). 제2 보호층은 제1 보호층 및 제2 보호층의 재료의 궁극적인 제거를 포함하는 다양한 공정 동안 코어 구조체를 보호할 수 있는 임의의 재료로 제조될 수 있다. 또한, 제2 보호 재료의 재료의 적용은 당업계에 공지된 임의의 적절한 적용 공정을 사용하여 수행될 수 있다. 일부 실시예에서, 표준 박막 트랜지스터 보호 재료는 코어 구조체 위에 퇴적된다. 본 명세서에 제공된 개시내용에 기초하여, 당업자는 상이한 실시예들에 따라 제2 보호층을 형성하기 위해 사용될 수 있는 다양한 재료들 및 적용 공정들을 인식할 것이다. 도 13c를 참조하면, 제2 보호층(1321)에 의해 덮인 코어 회로(도시되지 않음)를 갖는 기판을 갖는 디스플레이 타일(1302)의 예가 도시된다. 일부 실시예에서 제2 보호층은 코어 구조체와 제1 보호층의 적어도 일부를 모두 덮는다는 점에 유의해야 한다.
도 12로 돌아가면, 표면 전극 부분들이 노출된 채로 남도록 제1 보호층이 제거된다(블록 1208). 이것은 코어 구조체 위에 제2 보호층을 남기면서 제1 보호층을 제거하는 화학적 및/또는 기계적 공정으로 디스플레이 기판을 노출시킴으로써 행해진다. 예를 들어, 제1 보호층이 PI 테이프인 경우, 제1 보호층의 제거는 디스플레이 타일에서 PI 테이프를 벗겨서 수행된다. 제2 보호층이 제1 보호층을 적어도 부분적으로 덮은 경우, 제1 보호층의 제거는 제1 보호층 위에 배치된 제2 보호층의 임의의 부분을 제거한다. 도 13d를 참조하면, 제2 보호층(1321)으로 덮인 코어 회로(도시되지 않음)를 갖는 기판 및 노출된 표면 전극 부분(1310)을 갖는 디스플레이 타일(1303)의 예가 도시되어 있다.
도 12로 돌아가면, 얇은 금속 코팅(즉, 2 ㎛ 이하의 두께)을 생성하기 위해 디스플레이 타일의 모든 표면 위에 금속이 퇴적된다(블록 1210). 금속을 퇴적하는 모든 공정이 사용될 수 있다. 일부 실시예에서, 금속 퇴적은 순수 구리(Cu), 은(Ag), 금(Au), 니켈(Ni), 또는 이들의 조합을 스퍼터링하는 것을 포함한다. 다른 경우에, 순수 금속은 Ti/Cu, TiW/Cu, TiN/Cu, Cr/Cu와 같은 이중층 구조이며, 여기서 Ti, TiW, TiN 또는 Cr은 순수 금속과 기판 사이의 접착층이다 본 명세서에 제공된 개시 내용에 기초하여, 당업자는 상이한 실시예와 관련하여 사용될 수 있는 다양한 금속 또는 기타 도전성 재료, 및/또는 선택한 금속 또는 기타 도전성 재료로 디스플레이 타일을 덮는 데 사용될 수 있는 다양한 공정들을 인식할 것이다. 도 13e를 참조하면, 코어 회로(도시되지 않음)를 갖는 기판 및 퇴적된 금속(1330)에 의해 덮인 표면 전극 부분(도시되지 않음)을 갖는 디스플레이 타일(1304)의 예가 도시된다. 퇴적된 금속(1330)은 디스플레이 타일의 모든 측면을 덮는다.
도 12로 돌아가면, 두꺼운 금속층(즉, 두께가 2 ㎛ 이상)으로 디스플레이 기판의 전체 표면을 덮도록 전기도금 또는 무전해 도금이 적용된다(블록 1212). 도 13f를 참조하면, 도금된 금속(1331)에 의해 덮인 코어 회로(도시되지 않음)와 표면 전극 부분들(도시되지 않음)을 갖는 기판을 갖는 디스플레이 타일(1305)의 예가 도시된다. 도금된 금속(1331)은 디스플레이 타일의 모든 측면을 덮는다.
도 12로 돌아가면, 제3 보호층이 디스플레이 기판의 전체 표면 위에 형성된다(블록 1214). 일부 실시예에서, 제3 보호층의 재료는 식각 공정 동안 높은 식각 내성을 나타내는 유기 재료이다. 도 13g를 참조하면, 제3 보호층(1360)에 의해 덮인 코어 회로(도시되지 않음)와 표면 전극 부분(도시되지 않음)을 갖는 기판을 갖는 디스플레이 타일(1305)의 예가 도시된다. 제3 보호층(1360)은 표시 타일의 모든 측면을 덮는다.
도 12로 돌아가면, 제3 보호층의 일부의 레이저 제거가 수행되어 디스플레이 기판의 주변부 주위에 랩-어라운드, 에지 전극들의 위치를 정의한다(블록 1216). 이러한 레이저 제거는 디스플레이 타일의 주변부을 따라 수행되고, 랩-어라운드 전극이 요구되지 않는, 디스플레이 장치의 에지를 가로질러 디스플레이 장치의 제1 표면으로부터 디스플레이 장치의 제2 표면까지 연장되는 영역들로부터 제3 보호층 모두의 제거를 포함한다. 일부 실시예에서, 이러한 레이저 제거 공정은 디스플레이 타일이 레이저 에너지 소스에 대해 3차원으로 이동할 수 있도록 레이저 에너지 소스에 대해 디스플레이 타일을 장착함으로써 수행된다. 금속에 레이저 에너지를 가하면 제3 보호층의 재료가 제거된다. 도 13h를 참조하면, 제3 보호층(1360)으로 덮인 코어 회로(도시되지 않음) 및 랩-어라운드, 에지 전극들이 요구되지 않는 두꺼운 퇴적 금속(1331)의 노출된 부분(1312)들을 갖는 기판을 갖는 디스플레이 타일(1307)의 예가 도시된다.
제3 보호층의 레이저 제거에 의해 노출된 모든 금속을 제거하기 위해 습식 식각이 디스플레이 타일에 적용된다(블록 1218). 구리 식각의 경우, 아세트산, 또는 과산화수소(H2O2)와의 혼합 인산(HPO3) 또는 과산화수소(H2O2)와의 혼합 황산(H2SO4) 또는 HCl과의 혼합 FeCl3가 적용된다. 티타늄 식각의 경우, 버퍼 산화물 에칭(BOE:buffer oxide etching), 희석 HF, 또는 혼합 과산화수소, 인산수소나트륨과 불화규산나트륨이 사용된다. 이 식각은 디스플레이 타일의 주변부 주위에 정의된 두꺼운 랩-어라운드, 에지 전극들을 남긴다. 도 13i를 참조하면, 제3 보호층(1360)에 의해 덮인 코어 회로(도시되지 않음) 및 디스플레이 타일의 주변부 주위에 정의된 두꺼운 랩-어라운드, 에지 전극들(1313)을 갖는 기판을 갖는 디스플레이 타일(1308)의 예가 도시된다. 도 12를 다시 참조하면, 제3 보호층 및 제2 보호층이 제거된다(블록 1220). 제2 및 제3 보호층들이 폴리머 층인 경우, 예를 들어 알코올, 아세톤, 또는 물과 같은 용매가 초음파 처리 여부에 관계없이 사용될 수 있다. 도 13j를 참조하면, 코어 회로(1320) 및 디스플레이 타일의 주변부 주위에 정의된 두꺼운 랩-어라운드 에지 전극(1313)들을 갖는 기판을 갖는 디스플레이 타일(1007)의 예가 도시되어 있다.
도 14를 참조하면, 흐름도(1400)는 레이저 제거 공정을 사용하여 랩-어라운드, 에지 전극들을 형성하기 위한 일부 실시예들에 따른 방법을 도시한다. 흐름도(1400)에 따라, 디스플레이 기판의 상부 및/또는 하부 표면 상에 코어 회로가 형성된다(블록 1402). 상기 코어 회로는 당업계에 공지된 임의의 적절한 기술을 사용하여 형성될 수 있다.
디스플레이 기판은, 디스플레이 타일을 생성하기에 적절한 임의의 원하는 크기 및/또는 형상을 갖는 임의의 적절한 재료, 예를 들어, 폴리머 기판, 인쇄 회로 기판, 금속, 유리-기반, 세라믹, 사파이처, 또는 실리콘 기판으로 제조될 수 있다. 일부 실시예들에서, 기판은 4개의 에지를 갖는 직사각형, 정사각형 또는 장사방형 시트일 수 있지만 이에 제한되지는 않으며, 하나 이상의 곡선 부분들 또는 에지들을 갖는 것을 포함하는 다른 형상들 및 구성들이 본 개시 내용의 범위 내에 속하는 것으로 의도된다. 다양한 실시예들에서, 기판은 약 3 mm 이하의 두께(d1)를 가질 수 있다. 일부 실시예에서, 기판의 두께는 0.01 mm 내지 3 mm이다. 일부 실시예에서, 기판 두께는 0.1 mm와 2.5 mm 사이이다. 다양한 실시예에서, 기판 두께는 0.3 mm와 2 mm 사이이다. 일부 실시예에서, 기판 두께는 0.3 mm와 1.5 mm 사이이다. 일부 실시예에서, 기판 두께는 0.3 mm와 1 mm 사이이다. 일부 실시예에서, 기판 두께는 0.3 mm와 0.7 mm 사이이다. 다양한 실시예에서, 기판 두께는 0.3 mm와 0.5 mm 사이이다.
일부 실시예들에서, 기판은 유리-기반 기판이다. 예를 들어, 이러한 유리-기반 기판은 알루미노실리케이트, 알칼리-알루미노실리케이트, 보로실리케이트, 알칼리-보로실리케이트, 알루미노보로실리케이트, 알칼리-알루미노보로실리케이트, 소다 석회, 또는 다른 적합한 유리를 포함할 수 있다. 유리 기판으로 사용하기에 적합한 상업적으로 입수 가능한 유리의 비제한적 예는 예를 들어 Corning Incorporated의 EAGLE XG®, LotusTM, Willow®, 및 AstraTM 유리를 포함한다.
코어 회로는 칼럼 드라이버 회로, 로우 드라이버 회로, 발광 다이오드들, 및 기판의 상부 표면 및 하부 표면 중 하나 또는 둘 모두의 중앙 영역에 형성되거나 배치된 도전성 상호연결부를 포함할 수 있지만 이에 제한되지 않는다. 일부 경우에는, 박막 트랜지스터 기술이 코어 회로의 적어도 일부를 형성하는 데 사용된다. 본 명세서에 제공된 개시 내용에 기초하여, 당업자는 코어 회로에 통합될 수 있는 다양한 회로 및/또는 상호연결부를 인식할 것이다. 다양한 랩-어라운드 에지 전극들의 표면 전극 부분은 기판의 주변부 주위에 형성되고 코어 회로 내의 접촉 위치들로부터 기판의 에지로 연장된다. 도 15a를 참조하면, 중앙 영역에 코어 회로(1520)를 포함하는 기판과 기판의 주변부 주위에 랩-어라운드 에지 전극들의 표면 전극 부분(1510)들을 포함하는 디스플레이 타일(1500)의 예가 도시되어 있다.
도 14로 돌아가면, 보호층이 디스플레이 기판의 모든 표면 위에 형성된다(블록 1404). 도 15b를 참조하면, 디스플레이 기판의 모든 표면 위에 형성된 보호층(1560)과 함께 중앙 영역에 코어 회로(도시되지 않음)를 포함하는 기판을 갖는 디스플레이 타일(1501)의 예가 도시되어 있다.
도 14로 돌아가면, 보호층의 일부의 레이저 제거가 수행되어 디스플레이 기판의 주변부 주위의 랩-어라운드 에지 전극의 위치들을 정의한다(블록 1406). 전기도금이 이후 공정들에서 사용되는 경우, 이 레이저 제거는 랩-어라운드, 에지 전극들 사이의 전기적 연결을 초래하는 정의된 랩-어라운드, 에지 전극들에 대략 수직으로 연장되는 금속 트레이스를 남긴다. 이러한 레이저 제거는 디스플레이 타일의 주변부를 따라 수행되고, 랩-어라운드 전극이 요구되지 않는, 디스플레이 장치의 에지를 가로질러 디스플레이 장치의 제1 표면으로부터 디스플레이 장치의 제2 표면까지 연장되는 영역들로부터 제3 보호층 모두의 제거를 포함한다. 일부 실시예에서, 이러한 레이저 제거 공정은 디스플레이 타일이 레이저 에너지 소스에 대해 3차원으로 이동할 수 있도록 레이저 에너지 소스에 대해 디스플레이 타일을 장착함으로써 수행된다. 금속에 레이저 에너지를 가하면 제3 보호층의 재료가 제거된다. 도 15c를 참조하면, 보호층(1560)으로 덮인 코어 회로(도시되지 않음) 및 랩-어라운드, 에지 전극들이 요구되는 노출된 부분(1512)들을 갖는 기판을 갖는 디스플레이 타일(1502)의 예가 도시되어 있다.
도 14로 돌아가면, 얇은 금속 코팅(즉, 2 ㎛ 이하의 두께)을 생성하기 위해 디스플레이 타일의 모든 표면 위에 금속이 퇴적된다(블록 1408). 금속을 퇴적하는 모든 공정이 사용될 수 있다. 일부 실시예에서, 금속 퇴적은 순수 구리(Cu), 은(Ag), 금(Au), 니켈(Ni), 또는 이들의 조합을 스퍼터링하는 것을 포함한다. 다른 경우에, 순수 금속은 Ti/Cu, TiW/Cu, TiN/Cu, Cr/Cu와 같은 이중층 구조이며, 여기서 Ti, TiW, TiN 또는 Cr은 순수 금속과 기판 사이의 접착층이다 본 명세서에 제공된 개시 내용에 기초하여, 당업자는 상이한 실시예와 관련하여 사용될 수 있는 다양한 금속 또는 기타 도전성 재료, 및/또는 선택한 금속 또는 기타 도전성 재료로 디스플레이 타일을 덮는 데 사용될 수 있는 다양한 공정들을 인식할 것이다. 이후에, 두꺼운 금속층(즉, 두께가 2 ㎛ 이상)으로 디스플레이 기판의 전체 표면을 덮도록 전기도금 또는 무전해 도금이 적용된다(블록 1410). 금속 트레이스가 전기 도금에서의 사용을 위해 포함되는 경우, 이것은 레이저 절제에 의해 제거된다.
도 14로 돌아가면, 제3 보호층이 제거된다(블록 1412). 보호층이 폴리머 층인 경우, 예를 들어 알코올 및 아세톤과 같은 용매가 초음파 처리 여부에 관계없이 사용될 수 있다. 도 15c를 참조하면, 코어 회로(1520) 및 디스플레이 타일의 주변부 주위에 정의된 두꺼운 랩-어라운드 에지 전극(1513)들을 갖는 기판을 갖는 디스플레이 타일(1509)의 예가 도시되어 있다.
결론적으로, 에지 전극들을 위한 다양한 신규 시스템들, 장치들, 방법들 및 배열들이 있다. 하나 이상의 실시예들에 대한 상세한 설명이 위에서 제공되어지만, 다양한 대안들, 수정들, 및 균등물들이 본 개시의 정신을 벗어나지 않고 당업자에게 명백할 것이다. 따라서, 상기의 설명은 청구된 청구범위에 의해 정의되는 본 개시의 범위를 제한하는 것으로서 간주되어서는 안된다.

Claims (28)

  1. 디스플레이 타일로서, 상기 디스플레이 타일은,
    기판으로서, 제1 표면과 제2 표면, 및 상기 기판의 외주의 일부를 따라 상기 제1 표면과 상기 제2 표면 사이에서 연장하는 측면을 포함하는, 상기 기판; 및
    상기 측면 주위에 상기 기판의 상기 제1 표면 상의 제1 접촉 위치로부터 상기 제2 표면 상의 제2 접촉 위치까지 연장되는 전극;을 포함하며,
    상기 전극에 수직하게 그리고 상기 제1 표면에 평행하게 측정된 상기 전극의 단면 폭은 200 마이크로미터 이하이고, 상기 제1 표면으로부터 상기 전극의 반대편 표면까지 상기 제1 표면에 수직하게 측정된 상기 전극의 최소 두께는 200 나노미터 이상인, 디스플레이 타일.
  2. 청구항 1에 있어서, 상기 디스플레이 타일은,
    상기 제2 표면 상에 또는 그 근방에 배치된 회로;
    상기 제1 표면 상에 또는 그 근방에 배치된 전기 요소;를 더 포함하며,
    상기 전극은 상기 회로를 상기 전기 요소와 전기적으로 연결하는 것을 특징으로 하는 디스플레이 타일.
  3. 청구항 2에 있어서,
    상기 회로는 로우(row) 드라이버이고, 상기 전기 요소는 픽셀 요소인 것을 특징으로 하는 디스플레이 타일.
  4. 청구항 3에 있어서,
    상기 픽셀 요소는 LED, 마이크로LED, LCD 디스플레이 요소, OLED 디스플레이 요소, CMOS 요소, 및 트랜지스터 요소로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 디스플레이 타일.
  5. 청구항 1에 있어서,
    상기 제1 표면으로부터 상기 전극의 상기 반대편 표면까지 상기 제1 표면에 수직하게 측정된 상기 전극의 상기 최소 두께는 5 마이크로미터 이상인 것을 특징으로 하는 디스플레이 타일.
  6. 청구항 1에 있어서,
    상기 제1 표면으로부터 상기 전극의 상기 반대편 표면까지 상기 제1 표면에 수직하게 측정된 상기 전극의 상기 최소 두께는 8 마이크로미터 이상인 것을 특징으로 하는 디스플레이 타일.
  7. 청구항 1에 있어서,
    상기 기판은 유리-기반 기판인 것을 특징으로 하는 디스플레이 타일.
  8. 청구항 1에 있어서,
    상기 제1 표면에 수직인 라인을 따른 거리로서 측정되며 상기 제1 표면과 상기 제2 표면 사이에서 연장되는 상기 측면의 두께는 3 밀리미터 이하인 것을 특징으로 하는 디스플레이 타일.
  9. 청구항 1에 있어서,
    상기 전극은 98% 초과의 순수 금속으로 형성되는 것을 특징으로 하는 디스플레이 타일.
  10. 청구항 1에 있어서,
    상기 순수 금속은 구리(Cu), 은(Ag), 금(Au), 니켈(Ni), 또는 구리(Cu), 은(Ag), 금(Au), 니켈(Ni)의 임의의 조합으로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 디스플레이 타일.
  11. 다중-기판 장치의 제조 방법으로서, 상기 방법은,
    적어도 기판의 제1 표면, 상기 기판의 제2 표면, 및 상기 기판의 외주의 일부를 따라 상기 제1 표면과 상기 제2 표면 사이에서 연장되는 상기 기판의 측면 위에 도전성 재료를 퇴적하는 단계; 및
    상기 제1 표면 상의 제1 접속 위치를 상기 제2 표면 상의 제2 접속 위치에 전기적으로 연결하는 상기 도전성 재료로 형성된 복수의 전극들을 남기면서 상기 측면 주위의 상기 기판의 상기 제1 표면으로부터 상기 제2 표면으로 연장되는 상기 도전성 재료의 일부를 레이저 제거하는 단계;를 포함하는 방법.
  12. 청구항 11에 있어서,
    상기 전극에 수직하게 그리고 상기 제1 표면에 평행하게 측정된 상기 전극의 단면 폭은 200 마이크로미터 이하이고, 상기 제1 표면으로부터 상기 전극의 반대편 표면까지 상기 제1 표면에 수직하게 측정된 상기 전극의 최소 두께는 2 마이크로미터 이하인 것을 특징으로 하는 방법.
  13. 청구항 11에 있어서, 상기 방법은,
    상기 제2 표면 상에 또는 그 근방에 회로를 형성하는 단계;
    상기 제1 표면 상에 또는 그 근방에 전기 요소를 연결하는 단계;를 더 포함하며, 그리고
    상기 전극은 상기 회로를 상기 전기 요소와 전기적으로 연결하는 것을 특징으로 하는 방법.
  14. 청구항 13에 있어서,
    상기 회로는 로우 드라이버이고, 상기 전기 요소는 픽셀 요소인 것을 특징으로 하는 방법.
  15. 청구항 13에 있어서,
    상기 픽셀 요소는 LED, 마이크로LED, LCD 디스플레이 요소, OLED 디스플레이 요소, CMOS 요소, 및 트랜지스터 요소로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 방법.
  16. 청구항 11에 있어서, 상기 방법은,
    상기 제1 표면으로부터 상기 전극의 상기 반대편 표면까지 상기 제1 표면에 수직하게 측정된 상기 전극의 상기 최소 두께가 3 마이크로미터 이상이 되도록 도금 재료로 상기 전극을 도금하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  17. 청구항 16에 있어서,
    상기 도금하는 단계는 전기 도금 및 무전해 도금으로 구성된 그룹으로부터 선택된 도금 공정을 사용하여 이루어지는 것을 특징으로 하는 방법.
  18. 청구항 16에 있어서,
    상기 제1 표면으로부터 상기 전극의 상기 반대편 표면까지 상기 제1 표면에 수직하게 측정된 상기 전극의 상기 최소 두께가 5 마이크로미터 이상인 것을 특징으로 하는 방법.
  19. 청구항 16에 있어서,
    상기 제1 표면으로부터 상기 전극의 상기 반대편 표면까지 상기 제1 표면에 수직하게 측정된 상기 전극의 상기 최소 두께가 8 마이크로미터 이상인 것을 특징으로 하는 방법.
  20. 청구항 16에 있어서,
    상기 기판은 유리-기반 기판인 것을 특징으로 하는 방법.
  21. 청구항 16에 있어서,
    상기 도금 재료는 순수 금속인 것을 특징으로 하는 방법.
  22. 청구항 16에 있어서,
    상기 순수 금속은 구리(Cu), 은(Ag), 금(Au), 니켈(Ni), 또는 구리(Cu), 은(Ag), 금(Au), 니켈(Ni)의 임의의 조합으로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 방법.
  23. 다중-기판 장치의 제조 방법으로서, 상기 방법은,
    기판의 제1 표면, 상기 기판의 제2 표면, 및 상기 기판의 외주의 일부를 따라 상기 제1 표면과 상기 제2 표면 사이에서 연장되는 상기 기판의 측면의 적어도 일부 위에 도전성 재료를 형성하는 단계;
    상기 제1 표면, 상기 제2 표면 및 상기 측면의 각각의 적어도 일부 위에 보호층을 형성하는 단계;
    복수의 전극들 사이의 개방 영역에 대응하여 상기 보호층의 일부를 레이저 제거하는 단계; 및
    상기 복수의 전극들을 남기도록 상기 레이저 제거하는 단계에 의해 노출된 상기 영역으로부터 상기 도전성 재료를 제거하기 위해 식각하는 단계;를 포함하며,
    상기 복수의 전극들의 각각은 상기 측면 주위의 상기 기판의 상기 제1 표면 상의 제1 접속 위치로부터 상기 제2 표면 상의 제2 접속 위치로 연장되는, 방법.
  24. 청구항 23에 있어서,
    기판의 제1 표면, 상기 기판의 상기 제2 표면, 및 상기 기판의 상기 측면의 적어도 일부 위에 상기 도전성 재료를 형성하는 단계는 금속 스퍼터링 및 금속 도금의 조합을 포함하는 것을 특징으로 하는 방법.
  25. 청구항 24에 있어서,
    상기 금속 도금은 전기 도금 및 무전해 도금으로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 방법.
  26. 다중-기판 장치의 제조 방법으로서, 상기 방법은,
    기판의 제1 표면, 상기 기판의 제2 표면, 및 상기 기판의 외주의 일부를 따라 상기 제1 표면과 상기 제2 표면 사이에서 연장되는 상기 기판의 측면의 적어도 일부 위에 보호층을 형성하는 단계;
    복수의 전극들 사이의 개방 영역에 대응하여 상기 보호층의 일부를 레이저 제거하는 단계;
    상기 기판의 상기 제1 표면, 상기 기판의 상기 제2 표면, 및 상기 기판의 상기 측면의 상기 일부의 적어도 서브세트 위에 도전성 재료를 형성하는 단계; 및
    상기 도전성 재료로 형성된 상기 복수의 전극들을 남기도록 상기 보호층을 제거하는 단계;를 포함하며,
    상기 복수의 전극들의 각각은 상기 측면 주위의 상기 기판의 상기 제1 표면 상의 제1 접속 위치로부터 상기 제2 표면 상의 제2 접속 위치로 연장되는, 방법.
  27. 청구항 26에 있어서,
    기판의 상기 제1 표면, 상기 기판의 상기 제2 표면, 및 상기 기판의 상기 측면의 상기 일부의 적어도 상기 서브세트 위에 상기 도전성 재료를 형성하는 단계는 금속 스퍼터링 및 금속 도금의 조합을 포함하는 것을 특징으로 하는 방법.
  28. 청구항 27에 있어서,
    상기 금속 도금은 전기 도금 및 무전해 도금으로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 방법.
KR1020227015725A 2019-10-10 2020-09-23 랩 어라운드 전극들을 형성하기 위한 시스템들 및 방법들 KR20220079951A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962913369P 2019-10-10 2019-10-10
US62/913,369 2019-10-10
PCT/US2020/052132 WO2021071672A1 (en) 2019-10-10 2020-09-23 Systems and methods for forming wrap around electrodes

Publications (1)

Publication Number Publication Date
KR20220079951A true KR20220079951A (ko) 2022-06-14

Family

ID=75437479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227015725A KR20220079951A (ko) 2019-10-10 2020-09-23 랩 어라운드 전극들을 형성하기 위한 시스템들 및 방법들

Country Status (6)

Country Link
US (1) US20230341986A1 (ko)
JP (1) JP2022552799A (ko)
KR (1) KR20220079951A (ko)
CN (1) CN114616515A (ko)
TW (1) TW202125056A (ko)
WO (1) WO2021071672A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202205240A (zh) * 2020-04-06 2022-02-01 美商瑞克斯姆股份有限公司 顯示器組合件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1376212A1 (fr) * 2002-06-21 2004-01-02 Asulab S.A. Cellule d'affichage, notamment à cristal liquide, ou cellule photovoltaique comprenant des moyens pour sa connexion à électronique de commande
US7189991B2 (en) * 2004-12-29 2007-03-13 E. I. Du Pont De Nemours And Company Electronic devices comprising conductive members that connect electrodes to other conductive members within a substrate and processes for forming the electronic devices
KR101884346B1 (ko) * 2011-08-17 2018-08-02 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
TWI671721B (zh) * 2014-09-15 2019-09-11 比利時商巴而可公司 顯示磚、用於顯示磚的框架及其製作方法
KR20170059523A (ko) * 2015-11-20 2017-05-31 삼성디스플레이 주식회사 표시 장치, 타일형 표시 장치 및 이의 제조 방법
KR102612998B1 (ko) * 2016-12-30 2023-12-11 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR20180079078A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
TW202326261A (zh) * 2017-10-16 2023-07-01 美商康寧公司 具有邊緣包覆之導體的無框顯示圖塊及製造方法

Also Published As

Publication number Publication date
JP2022552799A (ja) 2022-12-20
CN114616515A (zh) 2022-06-10
US20230341986A1 (en) 2023-10-26
TW202125056A (zh) 2021-07-01
WO2021071672A1 (en) 2021-04-15

Similar Documents

Publication Publication Date Title
EP3205187B1 (en) Signal trace patterns for flexible substrates
JP7223766B2 (ja) 縁部に巻きつけられた導体を備えたベゼルフリーディスプレイタイル及びその製造方法
JP7239481B2 (ja) アレイ基板、その製造方法及び表示装置
US7903192B2 (en) Display device and method of manufacturing the same
KR20100080469A (ko) 정전용량 방식 터치 패널
TWI512582B (zh) 觸控面板與觸控顯示面板
CN112930516B (zh) 显示模组和显示装置
CN108255362A (zh) 金属网格触控显示结构及其制作方法
CN109560086A (zh) 显示面板
CN106019751A (zh) 阵列基板及其制造方法、显示装置
KR20170025963A (ko) 연성 인쇄 회로 필름 및 그를 이용한 디스플레이 장치
KR20220079951A (ko) 랩 어라운드 전극들을 형성하기 위한 시스템들 및 방법들
CN109860143B (zh) 阵列基板、显示装置及制备方法、拼接显示装置
KR20210068124A (ko) 리세스된 측면 전극들을 포함하는 디스플레이들을 제조하기 위한 시스템들 및 방법들
US20090231300A1 (en) Methods and apparatus for improved electrical connection for touch screen display devices
CN101908478B (zh) 铜电极结构的制造方法及其应用
KR20090078527A (ko) 표시 기판
CN104485428A (zh) 一种oled及其制作方法
US10304855B2 (en) Display panel, touch display device and wire structure
CN114114762B (zh) 显示基板及其制作方法、显示装置
CN114280862A (zh) 显示面板及其制备方法
CN115691350A (zh) 一种驱动基板及其制备方法、发光装置
KR101427131B1 (ko) 영상표시장치용 연성인쇄회로
CN111090357B (zh) 触控模组及其制备方法、电子设备
KR100531151B1 (ko) 플라즈마 표시장치의 유지전극 형성방법 및 플라즈마 표시장치