KR20220070019A - 고속 충전 및 방전을 지원하는 부트스트랩 회로 및 칩 - Google Patents

고속 충전 및 방전을 지원하는 부트스트랩 회로 및 칩 Download PDF

Info

Publication number
KR20220070019A
KR20220070019A KR1020227014154A KR20227014154A KR20220070019A KR 20220070019 A KR20220070019 A KR 20220070019A KR 1020227014154 A KR1020227014154 A KR 1020227014154A KR 20227014154 A KR20227014154 A KR 20227014154A KR 20220070019 A KR20220070019 A KR 20220070019A
Authority
KR
South Korea
Prior art keywords
field effect
effect transistor
voltage
terminal
connection node
Prior art date
Application number
KR1020227014154A
Other languages
English (en)
Other versions
KR102662063B1 (ko
Inventor
지페이 양
하이준 장
리밍 두
지안타오 쳉
홍준 순
융칭 차오
Original Assignee
상하이 어위닉 테크놀러지 컴퍼니., 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 상하이 어위닉 테크놀러지 컴퍼니., 리미티드 filed Critical 상하이 어위닉 테크놀러지 컴퍼니., 리미티드
Publication of KR20220070019A publication Critical patent/KR20220070019A/ko
Application granted granted Critical
Publication of KR102662063B1 publication Critical patent/KR102662063B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

고속 충전 및 방전을 지원하는 부트스트랩 회로 및 칩. 전압 측정 모듈(12)과 스위치 모듈(11)이 배치되고, 전압 측정 모듈(12)은 스위치 모듈(11)의 작동 상태를 제어하고; 충전하는 동안, 특정 조건 하에서, 스위치 모듈(11)이 온 상태이도록 활성화되어 전압 출력 단부의 급속 충전을 달성하고; 방전하는 동안, 부트스트랩 회로에 배치된 제2 전계 효과 트랜지스터를 통해 고속 방전의 목적이 달성된다.

Description

고속 충전 및 방전을 지원하는 부트스트랩 회로 및 칩
본 개시내용은 2019년 9월 29일자로 중국 국가지식재산권국에 출원된 발명의 명칭이 "BOOTSTRAP CIRCUIT SUPPORTING FAST CHARGING AND DISCHARGING AND CHIP"인 중국 특허 출원 제201910931718.5호에 대한 우선권을 주장하며, 이 중국 출원은 그 전체 내용이 본원에 인용되어 포함된다.
본 개시내용은 집적회로의 기술 분야에 관한 것이며, 특히 고속 충전 및 방전을 지원하는 부트스트랩 회로 및 칩에 관한 것이다.
과학과 기술의 계속적인 발전으로, D 클래스 전력 증폭기, 모터 드라이브 등과 같은 파워 칩이 점점 더 많은 제품에 적용된다. 이러한 파워 칩은 고전압, 큰 구동 능력 및 저비용의 장점을 갖는다.
구동 능력을 보장하면서 칩의 사이즈와 비용을 감소시키기 위해서, 출력 파워 스테이지(output power stage) 상의 PMOS 트랜지스터는 전통적인 기술의 NMOS 트랜지스터로 대체되었다. 고전압 DMOS의 프로세스에서, DNMOS 트랜지스터와 DPMOS 트랜지스터가 동일한 On-저항(on-resistance)을 가질 때, DNMOS 트랜지스터의 사이즈는 DPMOS 트랜지스터의 사이즈보다 3배 내지 4배 더 작을 것이고, 따라서 칩의 사이즈는 DNMOS 트랜지스터를 사용함으로써 크게 감소된다.
칩의 부트스트랩 회로는 먼저 커패시터를 완전히 충전시키고, 다음으로, 증폭기 회로의 특정 부분이 부트스트랩 현상을 생성하게 하며, 이는 부트스트랩 회로의 전압을 높이고, 부트스트랩 회로의 출력의 동적 범위를 확장시킬 수 있다. 따라서, 커패시터 전압과 전원 전압이 중첩되고, 부트스트랩 회로의 전압 출력 단자에서의 전압이 높아진다.
그러나, 현재 부트스트랩 회로는 급속 충전 및 방전의 능력을 갖지 않는다.
이를 고려하여, 신속한 충전 및 방전을 지원하는 부트스트랩 회로 및 칩이 상술된 문제점을 해결하기 위해서 본 개시내용에 따라 제공된다. 이하, 본 개시내용의 실시형태에 따른 기술적 해결책이 설명된다.
신속한 충전 및 방전을 지원하는 부트스트랩 회로는, 제1 전계 효과 트랜지스터, 제2 전계 효과 트랜지스터, 커패시터, 스위치 모듈, 전압 검출 모듈 및 전압차 생성 모듈을 포함하며,
제1 전계 효과 트랜지스터의 소스는 제1 연결 노드를 통해 제2 전계 효과 트랜지스터의 소스에 연결되고, 제1 연결 노드는 부트스트랩 회로의 전압 출력 단자에 연결되고,
제2 전계 효과 트랜지스터의 드레인은 부트스트랩 회로의 제1 전압 입력 단자에 연결되고, 제1 전계 효과 트랜지스터의 드레인은 부트스트랩 회로의 제2 전압 입력 단자에 연결되고,
제1 전계 효과 트랜지스터의 게이트는 제2 연결 노드를 통해 제2 전계 효과 트랜지스터의 게이트에 연결되고, 제2 연결 노드는 전압차 생성 모듈의 제1 단자에 연결되고, 전압차 생성 모듈의 제2 단자는 제1 전압 입력 단자에 연결되고, 커패시터의 하나의 단자는 전압 출력 단자에 연결되고, 커패시터의 다른 하나의 단자는 제1 전압 입력 단자에 연결되고,
스위치 모듈의 제1 단자는 제2 전압 입력 단자에 연결되고, 스위치 모듈의 제2 단자는 전압 출력 단자에 연결되고, 스위치 모듈의 제3 단자는 전압 검출 모듈의 하나의 단자에 연결되고,
전압 검출 모듈의 다른 하나의 단자는 제2 전압 입력 단자에 연결되고, 제1 전계 효과 트랜지스터의 게이트와 전압차 생성 모듈의 연결 노드에 연결되고,
제1 전압 입력 단자에서의 전압이 상승 상태인 경우, 전압 검출 모듈이, 제2 연결 노드와 제2 전압 입력 단자 사이의 전압차가 미리 설정된 전압 값을 충족한다고 판단하면, 스위치 모듈은 온(on) 상태가 되도록 제어되고, 커패시터는 스위치 모듈을 통해 제2 전압 입력 단자에 의해서 충전되고,
제1 전압 입력 단자에서의 전압이 강하 상태인 경우, 제2 연결 노드에서의 전압이 전압 출력 단자에서의 전압보다 작으면, 제2 전계 효과 트랜지스터는 온(on) 상태이고, 커패시터는 제2 전계 효과 트랜지스터를 통해 방전된다.
바람직하게는, 부트스트랩 회로에서, 전압 검출 모듈은, 제3 전계 효과 트랜지스터, 제4 전계 효과 트랜지스터, 제5 전계 효과 트랜지스터, 제6 전계 효과 트랜지스터, 제1 전류원, 제2 전류원 및 제3 전류원을 포함하고,
제3 전계 효과 트랜지스터의 게이트는 제3 연결 노드를 통해 제4 전계 효과 트랜지스터의 게이트에 연결되고, 제3 연결 노드는 제2 전류원과 제5 전계 효과 트랜지스터의 연결 노드에 연결되고,
제3 전계 효과 트랜지스터의 드레인은 제4 연결 노드를 통해 제4 전계 효과 트랜지스터의 드레인에 연결되고, 제4 연결 노드는 스위치 모듈에 연결되고,
제3 전계 효과 트랜지스터의 소스는 제1 전류원과 제6 전계 효과 트랜지스터의 연결 노드에 연결되고, 제4 전계 효과 트랜지스터의 소스는 제2 전압 입력 단자에 연결되고,
제2 전류원의 하나의 단자는 제5 전계 효과 트랜지스터의 소스에 연결되고, 제2 전류원의 다른 하나의 단자는 제2 전압 입력 단자에 연결되고,
제5 전계 효과 트랜지스터의 드레인은 전압차 생성 모듈의 제1 단자에 연결되고, 제5 전계 효과 트랜지스터의 게이트는 제6 전계 효과 트랜지스터의 게이트에 연결되고, 바이어스 전압 단자에 연결되고,
제1 전류원의 하나의 단자는 제6 전계 효과 트랜지스터의 소스에 연결되고, 제1 전류원의 다른 하나의 단자는 제2 전압 입력 단자에 연결되고,
제6 전계 효과 트랜지스터의 드레인은 제3 전류원을 통해 그라운드된다.
바람직하게는, 제1 전류원과 제3 전류원은 동일하다.
바람직하게는, 제3 전계 효과 트랜지스터는 N형 전계 효과 트랜지스터이고,
제4 전계 효과 트랜지스터, 제5 전계 효과 트랜지스터, 및 제6 전계 효과 트랜지스터는 모두 P형 전계 효과 트랜지스터이다.
바람직하게는, 부트스트랩 회로에서, 전압차 생성 모듈은, 제1 저항, 제7 전계 효과 트랜지스터, 제8 전계 효과 트랜지스터, 및 제9 전계 효과 트랜지스터를 포함하고,
제7 전계 효과 트랜지스터의 게이트와 드레인은 전압차 생성 모듈의 제1 단자로서 기능하도록 연결되고,
제7 전계 효과 트랜지스터의 소스는 제8 전계 효과 트랜지스터의 소스에 연결되고,
제8 전계 효과 트랜지스터의 게이트와 드레인은 제5 연결 노드를 통해 연결되고, 제5 연결 노드는 제9 전계 효과 트랜지스터의 드레인에 연결되고,
제9 전계 효과 트랜지스터의 게이트와 드레인이 연결되고, 제9 전계 효과 트랜지스터의 소스가 제1 저항의 제1 단자에 연결되고,
제1 저항의 제2 단자는 전압차 생성 모듈의 제2 단자로서 기능하고, 제1 전압 입력 단자에 연결된다.
바람직하게는, 부트스트랩 회로에서, 제7 전계 효과 트랜지스터 및 제9 전계 효과 트랜지스터는 모두 N형 전계 효과 트랜지스터이고,
제8 전계 효과 트랜지스터는 P형 전계 효과 트랜지스터이다.
바람직하게는, 부트스트랩 회로에서, 스위치 모듈은 제10 전계 효과 트랜지스터, 및 제4 전류원을 포함하고,
제10 전계 효과 트랜지스터의 소스는 제2 전압 입력 단자에 연결되고,
제10 전계 효과 트랜지스터의 드레인은 전압 출력 단자에 연결되고,
제10 전계 효과 트랜지스터의 게이트는 전압 검출 모듈에 연결되고,
제4 전류원은 제10 전계 효과 트랜지스터와 병렬로 연결된다.
바람직하게는, 부트스트랩 회로에서, 제10 전계 효과 트랜지스터는 P형 전계 효과 트랜지스터이다.
바람직하게는, 부트스트랩 회로에서, 제1 전계 효과 트랜지스터는 N형 전계 효과 트랜지스터이고,
제2 전계 효과 트랜지스터는 P형 전계 효과 트랜지스터이다.
칩은 전술된 부트스트랩 회로를 포함한다.
종래 기술과 비교하여, 본 개시내용의 기술적 해결책의 유익한 효과는 다음과 같이 설명된다.
본 개시내용의 실시형태에 따른 부트스트랩 회로는 전압 검출 모듈 및 스위치 모듈을 구비하고, 스위치 모듈의 작동 상태는 전압 검출 모듈에 의해 제어된다. 충전 프로세스에서, 스위치 모듈은 전압 출력 단자의 빠른 충전을 실현하기 위해 특정 조건 하에서 온(on) 상태이다. 방전 프로세스에서, 고속 방전은 부트스트랩 회로에 제공된 제2 전계 효과 트랜지스터에 의해서 실현된다.
이하, 본 개시내용의 실시형태에서 또는 종래 기술에서 기술적 해결책을 보다 명확하게 예시하기 위해, 실시형태 또는 종래 기술의 설명에 사용된 도면이 이하에서 간략히 소개된다. 명백하게, 다음에 설명되는 도면은 본 개시내용의 일부 실시형태를 예시하고, 다른 도면은 창의적인 노력 없이 이러한 도면에 기초하여 당업자에 의해 얻어질 수 있다.
도 1은 본 개시내용의 일 실시형태에 따른 부트스트랩 회로의 구조적 개략도이다.
도 2는 본 개시내용의 다른 실시형태에 따른 부트스트랩 회로의 구조적 개략도이다.
도 3은 본 개시내용의 일 실시형태에 따른 전압차 발생 모듈의 구조적 개략도이다.
도 4는 본 개시내용의 다른 실시형태에 따른 부트스트랩 회로의 구조적 개략도이다.
도 5는 본 개시내용의 일 실시형태에 따른 부트스트랩 회로의 파형 개략도이다.
이하, 본 개시내용의 실시형태에서 기술적 해결책은 도면과 함께 본 개시내용의 실시형태로 이하에서 명확하고 완전하게 설명된다. 명백하게, 설명된 실시형태는 본 개시내용의 모든 실시형태가 아니라 실시형태의 일부일 뿐이다. 본 개시내용의 실시형태에 기반하여, 본 기술분야의 통상의 지식을 가진 자에 의해서 어떠한 창조적 노력 없이 만들어진 다른 모든 실시형태는 본 개시내용의 보호 범위에 속한다.
본 개시내용의 위 목적, 특징부 및 장점을 보다 명확하게 하고 이해하기 쉽게 하기 위해, 본 개시내용의 실시형태에 따른 기술적 해결책은 도면과 함께 본 개시내용의 실시형태로 이하에서 상세하게 설명된다.
도 1을 참조하면, 도 1은 본 개시내용의 실시형태에 따른 부트스트랩 회로의 구조적 개략도이다.
부트스트랩 회로는 제1 전계 효과 트랜지스터(MN1), 제2 전계 효과 트랜지스터(MP5), 커패시터(CBTSP), 스위치 모듈(11), 전압 검출 모듈(12) 및 전압차 생성 모듈(13)을 포함한다.
제1 전계 효과 트랜지스터(MN1)의 소스는 제1 연결 노드를 통해 제2 전계 효과 트랜지스터(MP5)의 소스에 연결되고, 제1 연결 노드는 부트스트랩 회로의 전압 출력 단자에 연결된다.
제1 전계 효과 트랜지스터(MN1)의 게이트는 제2 연결 노드를 통해 제2 전계 효과 트랜지스터(MP5)의 게이트에 연결되고, 제2 연결 노드는 전압차 생성 모듈(13)의 제1 단자에 연결되고, 전압차 생성 모듈(13)의 제2 단자는 제1 전압 입력 단자에 연결된다. 커패시터(CBTSP)의 하나의 단자는 전압 출력 단자에 연결되고, 커패시터(CBTSP)의 다른 하나의 단자는 제1 전압 입력 단자에 연결된다.
스위치 모듈(11)의 제1 단자는 제2 전압 입력 단자에 연결되고, 스위치 모듈(11)의 제2 단자는 전압 출력 단자에 연결되고, 스위치 모듈(11)의 제3 단자는 전압 검출 모듈(12)의 하나의 단자에 연결된다.
전압 검출 모듈(12)의 다른 하나의 단자는 제2 전압 입력 단자에 연결되고, 제1 전계 효과 트랜지스터(MN1)의 게이트와 전압차 생성 모듈(13)의 연결 노드에 연결된다.
제1 전압 입력 단자에서의 전압이 상승 상태인 경우, 전압 검출 모듈(12)이 제2 연결 노드와 제2 전압 입력 단자 사이의 전압차가 미리 설정된 전압 값을 충족한다고 판단하면, 스위치 모듈(11)은 온 상태가 되도록 제어되고, 커패시터는 스위치 모듈(11)을 통해 제2 전압 입력 단자에 의해 충전된다.
제1 전압 입력 단자에서의 전압이 강하 상태인 경우, 제2 연결 노드에서의 전압이 전압 출력 단자에서의 전압보다 작으면, 제2 전계 효과 트랜지스터(MP5)는 온 상태이고, 커패시터(CBTSP)는 제2 전계 효과 트랜지스터(MP5)를 통해 방전된다.
제1 전계 효과 트랜지스터(MN1)는 N형 전계 효과 트랜지스터이고, 제2 전계 효과 트랜지스터(MP5)는 P형 전계 효과 트랜지스터이다.
실시형태에서, 전압 검출 모듈 및 스위치 모듈이 제공되고, 스위치 모듈의 작동 상태는 전압 검출 모듈에 의해서 제어된다. 충전 프로세스에서, 스위치 모듈은 전압 출력 단자의 빠른 충전을 실현하기 위해 특정 조건 하에서 온(on) 상태이다. 방전 프로세스에서, 고속 방전은 부트스트랩 회로에 제공된 제2 전계 효과 트랜지스터에 의해서 실현된다.
부트스트랩 회로의 특정 작동 프로세스는 이하에서 예시된다.
전압 출력 단자에서 전압이 낮으면, 제1 전계 효과 트랜지스터(MN1)가 턴온(turn on)되고, 커패시터(CBTSP)는 제1 전계 효과 트랜지스터(MN1)를 통해 제2 전압 입력 단자에 의해서 충전된다. 커패시터(CBTSP)의 상측 플레이트에서 전압이 VIN+VBN1-VTH1의 값에 가깝게 충전될 때까지, 제1 전계 효과 트랜지스터(MN1)는 점진적으로 턴오프(turn off)되고; VIN+VBN1-VTH1의 값이 도달되면, 제1 전계 효과 트랜지스터(MN1)는 턴오프된다. 제1 전계 효과 트랜지스터(MN1)를 점진적으로 턴오프하는 프로세스에서, 커패시터(CBTSP)의 충전 전류는 점진적으로 감소된다. VIN은 제1 전압 입력 단자에서의 전압을 나타내고, VBN1은 전압차 생성 모듈(13)에 의해서 제공되는 전압을 나타내고, VTH1은 제1 전계 효과 트랜지스터(MN1)의 턴온 임계 전압을 나타낸다.
제1 전압 입력 단자에서의 전압(VIN)이 상승되면, 커패시터(CBTSP)의 두 단자 사이의 전압차로 인해 전압 출력 단자에서의 전압(VBTSP)이 상승되고, 따라서 제2 연결 노드에서의 전압이 또한 상승되며, 여기서 제2 연결 노드에서의 전압은 VBN1+ VIN의 값과 동일하다.
제2 연결 노드와 제2 전압 입력 단자 사이에 전류원이 제공되기 때문에, 제2 연결 노드에서의 전압이 제2 전압 입력 단자의 전압(VREG)까지 상승될 가능성은 낮다. 또한, 제1 전계 효과 트랜지스터(MN1)의 턴온 임계 전압(VTH1)으로 인해, 전압 출력 단자에서의 전압(VBTSP)이 VIN+VBN1-VTH1의 값으로 상승되면, 제1 전계 효과 트랜지스터(MN1)가 턴오프될 것이다. 이 경우, 전압 출력 단자에서의 전압(VBTSP)은 또한 전압(VREG)까지 상승될 가능성은 낮다.
본 개시내용의 일 실시형태에서, 전압 검출 모듈(12)은 제2 연결 노드에서의 전압 값을 검출하기 위해 제공된다. 제1 전압 입력 단자에서의 전압(VIN)이 상승되는 프로세스에서, 제2 연결 노드에서의 전압이 특정 값으로 상승되는 것으로 검출되면, 예를 들어, 제2 연결 노드에서의 전압과 제2 전압 입력 단자에서의 전압(VRGE) 사이의 전압차가 미리 설정된 전압 값을 충족하고, 스위치 모듈(11)은 온 상태이고, 커패시터(CBTSP)는 스위치 모듈(11)의 분기(branch)를 통해 제2 전압 입력 단자에 의해 연속적으로 충전된다. 전압 출력 단자의 전압(VBTSP)은 VREG로 충전된다. 따라서, 커패시터(CBTSP)의 전압차는 VREG-VIN과 동일하여, 고속 충전의 목적을 달성한다.
충전 프로세스의 초기 단계에서, 제1 전계 효과 트랜지스터(MN1)는 온 상태이고, 커패시터(CBTSP)는 제2 전압 입력 단자에 의해서 충전된다. 전압 출력 단자에서의 전압이 계속 상승되면, 제1 전계 효과 트랜지스터(MN1)는 턴오프된다. 이에 대응하여, 스위치 모듈(11)은 전압 검출 모듈(12)의 판단에 기초하여 온 상태에 있다. 따라서, 커패시터(CBTSP)는 제2 전압 입력 단자에 의해서 연속적으로 충전된다. 제2 전계 효과 트랜지스터(MP5)는 커패시터(CBTSP)의 충전 프로세스에서 연속적으로 오프 상태에 있다.
제1 전압 입력 단자에서의 입력 전압(VIN)이 떨어질 때, VBTSP는 VIN이 떨어지짐에 따라 시간 내에 강하되지 못하고, VBTSP-VIN은 VBN1보다 더 크다. 즉, 제2 연결 노드에서의 전압은 전압 출력 단자에서의 전압보다 작다. 이 경우, 제2 전계 효과 트랜지스터(MP5)가 턴온되고, 커패시터(CBTSP)는 제2 전계 효과 트랜지스터(MP5)를 통해 방전될 것이므로, VIN이 떨어짐에 따라 VBTSP가 감소될 것이고, 고속 방전의 목적이 달성될 수 있다.
방전 프로세스에서, 제1 전계 효과 트랜지스터(MN1)는 계속해서 오프 상태이고, 스위치 모듈은 폐쇄된다.
본 개시내용의 전술된 실시형태에 기초하여, 도 2를 참조하면, 다른 부트스트랩 회로가 제공된다. 도 2는 본 개시내용의 다른 실시형태에 따른 부트스트랩 회로의 구조적 개략도이다.
전압 검출 모듈(12)은 제3 전계 효과 트랜지스터(MN2), 제4 전계 효과 트랜지스터(MP3), 제5 전계 효과 트랜지스터(MP2), 제6 전계 효과 트랜지스터(MP1), 제1 전류원(IB1), 제2 전류원(IB2), 및 제3 전류원(IB3)을 포함한다.
제3 전계 효과 트랜지스터(MN2)의 게이트는 제3 연결 노드를 통해 제4 전계 효과 트랜지스터(MP3)의 게이트에 연결되고, 제3 연결 노드는 제2 전류원(IB2)과 제5 전계 효과 트랜지스터(MP2)의 연결 노드에 연결된다.
제3 전계 효과 트랜지스터(MN2)의 드레인은 제4 연결 노드를 통해 제4 전계 효과 트랜지스터(MP3)의 드레인에 연결되고, 제4 연결 노드는 스위치 모듈(11)에 연결된다.
제3 전계 효과 트랜지스터(MN2)의 소스는 제1 전류원(IB1)과 제6 전계 효과 트랜지스터(MP1)의 연결 노드에 연결되고, 제4 전계 효과 트랜지스터(MP3)의 소스는 제2 전압 입력 단자(VREG)에 연결된다.
제2 전류원(IB2)의 하나의 단자는 제5 전계 효과 트랜지스터(MP2)의 소스에 연결되고, 제2 전류원(IB2)의 다른 하나의 단자는 제2 전압 입력 단자(VREG)에 연결된다.
제5 전계 효과 트랜지스터(MP2)의 드레인은 전압차 생성 모듈(13)의 제1 단자에 연결되고, 제5 전계 효과 트랜지스터(MP2)의 게이트는 제6 전계 효과 트랜지스터(MP1)의 게이트에 연결되고, 바이어스 전압 단자(VBP1)에 연결된다.
제1 전류원(IB1)의 하나의 단자는 제6 전계 효과 트랜지스터(MP1)의 소스에 연결되고, 제1 전류원(IB1)의 다른 하나의 단자는 제2 전압 입력 단자(VREG)에 연결된다.
제6 전계 효과 트랜지스터(MP1)의 드레인은 제3 전류원(IB3)을 통해 그라운드된다.
제1 전류원(IB1)과 제3 전류원(IB3)은 동일하다.
제3 전계 효과 트랜지스터(MN1)는 N형 전계 효과 트랜지스터이고; 제4 전계 효과 트랜지스터(MP3), 제5 전계 효과 트랜지스터(MP2) 및 제6 전계 효과 트랜지스터(MP1)는 모두 P형 전계 효과 트랜지스터이다.
본 개시내용의 전술된 실시형태에 기초하여, 도 3을 참조하면, 전압차 생성 모듈이 제공된다. 도 3은 본 개시내용의 일 실시형태에 따른 전압차 발생 모듈의 구조적 개략도이다.
전압차 생성 모듈은 제1 저항(R1), 제7 전계 효과 트랜지스터(MN3), 제8 전계 효과 트랜지스터(MP6) 및 제9 전계 효과 트랜지스터(MN4)를 포함한다.
제7 전계 효과 트랜지스터(MN3)의 게이트와 드레인은 전압차 생성 모듈의 제1 단자로서 기능하도록 연결된다.
제7 전계 효과 트랜지스터(MN3)의 소스는 제8 전계 효과 트랜지스터(MP6)의 소스에 연결된다.
제8 전계 효과 트랜지스터(MP6)의 게이트와 드레인은 제5 연결 노드를 통해 연결되고, 제5 연결 노드는 제9 전계 효과 트랜지스터(MN4)의 드레인에 연결된다.
제9 전계 효과 트랜지스터(MN4)의 게이트는 제9 전계 효과 트랜지스터(MN4)의 드레인에 연결되고, 제9 전계 효과 트랜지스터(MN4)의 소스는 제1 저항(R1)의 제1 단자에 연결된다.
제1 저항(R1)의 제2 단자는 전압차 생성 모듈(13)의 제2 단자로서 기능하고, 제1 전압 입력 단자에 연결된다.
제7 전계 효과 트랜지스터(MN3) 및 제9 전계 효과 트랜지스터(MN4)는 모두 N형 전계 효과 트랜지스터이고; 제8 전계 효과 트랜지스터(MP6)는 P형 전계 효과 트랜지스터이다.
이 실시형태에서, VBN1은 IB2*R1와 3개의 전계 효과 트랜지스터의 |VGS| 값의 합을 중첩함으로써, 즉 VBN1=VGS_N3+VGS_P6+VGS_N4+IB2*R1에 의해서 얻어진다.
3개의 전계 효과 트랜지스터가 직렬로 연결되고, 따라서 IB2와 R1의 요구되는 값이 작으며, 이로써 소비 전력과 저항 사이즈를 절약할 수 있다.
본 개시내용의 전술된 실시형태에 기초하여, 도 4를 참조하면, 다른 부트스트랩 회로가 제공된다. 도 4는 본 개시내용의 일 실시형태에 따른 부트스트랩 회로의 구조적 개략도이다.
스위치 모듈은 제10 전계 효과 트랜지스터(MP4) 및 제4 전류원(IB4)을 포함한다.
제10 전계 효과 트랜지스터(MP4)의 소스는 제2 전압 입력 단자에 연결된다.
제10 전계 효과 트랜지스터(MP4)의 드레인은 전압 출력 단자에 연결된다.
제10 전계 효과 트랜지스터(MP4)의 게이트는 전압 검출 모듈에 연결된다.
제4 전류원(IB4)은 제10 전계 효과 트랜지스터(MP4)와 병렬로 연결된다.
제10 전계 효과 트랜지스터(MP4)는 P형 전계 효과 트랜지스터이다.
본 실시형태에서, 제1 전압 입력 단자가 하이 레벨(high level)(VH2)로부터 VL2로 감소되는 프로세스에서, VBTSP는 제10 전계 효과 트랜지스터(MP4) 및 제4 전류원(IB4)에 의한 VIN의 감소에 빠르게 응답하며, 이로써 VBTSP의 방전 속도를 향상시킨다.
방전 프로세스가 완료된 후, 제4 전류원(IB4)으로부터의 전류만이 제2 전계 효과 트랜지스터(MP5)를 통해 흐른다.
부트스트랩 회로의 특정 작동 프로세스는 이하에서 예시된다.
본 개시내용의 일 실시형태에 따른 부트스트랩 회로의 파형 개략도인 도 5를 참조한다.
제2 전압 입력 단자에서의 전압(VREG)이 수식 VREG=VBN1+VH2으로서 표현된다고 가정된다. 수식에서, VH2는 제1 전압 입력 단자에서의 하이 레벨 전압을 나타낸다.
VBP1은 제5 전계 효과 트랜지스터(MP2)와 제6 전계 효과 트랜지스터(MP1) 사이의 바이어스 전압이다. VBP1, MP1 및 MP2를 설계함으로써, IB2:IB1=M:1, (W/L)MP2:(W/L)MP1=M:1이다. 제1 전압 입력 단자에서의 전압(VIN)이 로우 레벨(low level)(VL2)인 경우, VREG-|VGS_MP1|>|Vthp|, VREG-|VGS_MP2|>|Vthp| 및 VREG-VBP2>Vthn이다. 위 설정의 목적은 다음과 같다.
제1 전압 입력 단자에서의 전압(VIN)이 일정 레벨까지 상승되면, 제5 전계 효과 트랜지스터(MP2)는 선형 영역으로 진입하여 VBP3-VBP2>Vthn을 유발한다. 트랜지스터(MP3)는 턴오프될 수 있고, 트랜지스터(MN2)는 턴온될 수 있다. 이 경우, 트랜지스터(MP4)는 턴온될 수 있고, 전압 출력 단자에서의 전압(VBTSP)은 빠르게 풀업(pulled up)된다.
전압차 생성 모듈은 전압(VBN1), 즉 부트스트랩 커패시터의 전압차(VBTSP-VIN)를 생성하기 위해서 사용된다.
제1 전압 입력 단자에서의 전압(VIN)이 로우 레벨(low level)(VL2)인 경우, IB2의 전류는 트랜지스터(MP2) 및 전압차 생성 모듈을 통해 흐른다. MN1의 게이트 전압은 VBN1+VIN과 같고, 트랜지스터 MN1은 턴온되어 부트스트랩 커패시터 CBTSP를 충전한다. 이 경우, VBTSP-VIN = VBN1이다. MN1의 게이트 전압(VBN1+VL2)이 상대적으로 낮기 때문에, MP2는 포화 영역에서 작동된다. IB2:IB1=M:1 및 (W/L)MP2:(W/L)MP1=M:1이므로, 전압(VBP2)은 전압(VBP3)과 동일하다. MN2는 턴오프되고, MP3는 턴온되고, MP4의 게이트 전압은 제2 전압 입력 단자에서의 전압(VREG)으로 풀다운(pulled down)되어, 트랜지스터(MP4)가 턴오프된다.
제1 전압 입력 단자에서의 전압(VIN)이 로우 레벨(VL2)로부터 하이 레벨(VH2)로 상승되면, 트랜지스터(MN1)가 부트스트랩 커패시터(CBTSP)를 충전하도록 턴온될 수 있다.
제1 전압 입력단에서의 전압(VIN)이 로우 레벨(VL2)로부터 하이 레벨(VH2)로 상승될 때, 부트스트랩 커패시터(CBTSP)의 상측 플레이트 전압이 VBN1+VH2-Vthn 값 부근까지 상승하는 프로세스에서, MN1은 하위 임계값 영역 또는 턴오프 영역에 들어갈 수 있다. 트랜지스터(MP4)가 제공되지 않으면, 부트스트랩 커패시터(CBTSP)의 상측 플레이트의 전압은 더 이상 상승하지 않을 것이며, 그 결과 부트스트랩 커패시터(CBTSP)의 상측 플레이트와 하측 플레이트 사이의 전압차가 VBN1보다 더 작다.
그러나, 본 개시내용의 실시형태에서 트랜지스터(MP4)가 제공되는 경우, MN1의 게이트 전압 VBN1+VIN이 VBN1+VH2가 될 수 있으면, MP2는 회로 설계 VREG=VH2+VBBN1로 인해 선형 영역에 들어갈 것이다. 이러한 방식으로, VBP3 전압은 VREG=VBN1+ VH2 근처로 상승되고, 따라서 MN2의 VGS_N2는 다음과 같다:
VGS_N2=VBP3-VBP2=VREG-VBP2＞Vthn.
이 때, MP2는 턴온되고, 트랜지스터 MP4의 게이트 전압은 VBP2에 연결된다. VBP1의 바이어스로 인해 VREG-|VGS_MP1|>|Vthp|이므로, MP4가 턴온되고, 부트스트랩 커패시터(CBTSP)가 VREG로 빠르게 충전될 것이다. 이러한 방식으로, 부트스트랩 커패시터(CBTSP)의 두 개의 단자 사이의 전압차는 VBN1으로 빠르게 상승하며, 이로써 부트스트랩 커패시터(CBTSP)의 응답 속도를 향상시킨다.
한편, 제1 전압 입력 단자의 전압(VIN)이 하이 레벨(VH2)로부터 로우 레벨(VL2)로 변경될 때, 부트스트랩 커패시터(CBTSP) 상측 플레이트의 전압(VBTSP)은, 커패시터의 두 개의 단자 사이의 전압차가 갑자기 변하지 않기 때문에, 전압(VIN)에 따라 감소된다. 반면에, 트랜지스터(MP5)가 턴온되고, 부트스트랩 커패시터 상측 플레이트의 전압(VBTSP)은 전압(VIN)에 따라 급격히 떨어지고, 따라서 커패시터의 두 개의 단자 사이의 전압차는 갑자기 변하지 않을 것이다.
또한, 도 5에 도시된 바와 같이, 전압 출력 단자의 전압(VBTSP)은 제1 전압 입력 단자에서의 VIN이 증가/감소됨에 따라 증가/감소될 수 있고, 부트스트랩 커패시터(CBTSP)의 두 개의 단자 사이의 전압차는 항상 VBN1의 값과 동일하다.
본 개시내용의 전술된 모든 실시형태에 기초하여, 본 개시내용의 일 실시형태에 따른 칩이 더 제공된다. 칩은 신속한 충전 및 방전의 목적을 달성할 수 있는 전술된 부트스트랩 회로를 포함한다.
본 개시내용의 실시형태에 따른 급속 충전 및 방전을 지원하는 부트스트랩 회로 및 칩은 위 내용에서 상세히 설명되었다. 본 개시내용의 원리 및 구현예는 명세서의 특정 실시형태에 의해 설명된다. 실시형태에 대한 위의 설명은 본 개시내용의 방법 및 핵심 개념을 이해하는 것을 돕기 위한 것일 뿐이다. 당업자의 경우, 상술된 바와 같은 본 개시내용의 개념에 기초하여 특정 실시형태 및 본원의 범위가 수정될 수 있으며, 본 명세서가 본 개시내용을 한정하는 것으로 이해되어서는 안 된다.
본 명세서의 실시형태는 점진적인 방식으로 설명된다. 실시형태들 간의 동일하거나 유사한 부분에 대해서는, 다른 실시형태의 설명을 참조할 수 있다. 각각의 실시형태는 다른 실시형태와의 차이점을 강조한다. 시스템 실시형태는 방법 실시형태와 유사하기 때문에, 시스템 실시형태에 대한 설명은 비교적 간단하다. 관련된 부분에 대해서는, 방법 실시형태의 설명이 참조될 수 있다.
"제1", "제2" 등과 같은 관계 용어가, 엔티티들 또는 작업들 사이에 실제 관계 또는 순서가 존재함을 필요로 하거나 암시하기보다는, 하나의 엔티티 또는 작업을 다른 것과 구별하기 위해서만 본원에서 사용되는 것이 또한 주의되어야 한다. 또한, 용어 "가지다", "포함하다" 또는 이들의 임의의 변형은, 일련의 요소를 포함하는 프로세스, 방법, 물품 또는 디바이스가 이러한 요소뿐만 아니라, 명확히 나열되지 않은 다른 요소 또는 프로세스, 방법, 물품 또는 디바이스에 내재하는 요소(들)도 포함하도록 비배타적 포함을 포괄하도록 의도된다. 또한, 요소가 정의되는 "??을 포함하는"이라는 표현은, 추가로 정의되지 않는 한, 정의된 요소(들)를 포함하는 프로세스, 방법, 물품 또는 디바이스에서 추가적인 동일한 요소(들)의 존재를 배제하지 않을 것이다.
개시된 실시형태의 위 설명에 기초하여, 당업자는 본 개시내용을 실시하거나 사용할 수 있다. 당업자가 이러한 실시형태에 대해 많은 수정을 가하는 것은 자명하다. 본원에 정의된 일반적인 원리는 본 개시내용의 사상 또는 범위를 벗어나지 않으면서 다른 실시형태에 적용될 수 있다. 따라서, 본 개시내용은 본원에서 예시되는 실시형태에 한정되지 않고, 본원에서 개시되는 원리 및 신규한 특징부와 일관된 가장 넓은 범위에 의해서 정의되어야 한다.

Claims (10)

  1. 신속한 충전 및 방전을 지원하는 부트스트랩 회로(bootstrap circuit)에 있어서, 제1 전계 효과 트랜지스터, 제2 전계 효과 트랜지스터, 커패시터, 스위치 모듈, 전압 검출 모듈 및 전압차 생성 모듈을 포함하되,
    상기 제1 전계 효과 트랜지스터의 소스는 제1 연결 노드를 통해 상기 제2 전계 효과 트랜지스터의 소스에 연결되고, 상기 제1 연결 노드는 상기 부트스트랩 회로의 전압 출력 단자에 연결되고,
    상기 제2 전계 효과 트랜지스터의 드레인은 상기 부트스트랩 회로의 제1 전압 입력 단자에 연결되고, 상기 제1 전계 효과 트랜지스터의 드레인은 상기 부트스트랩 회로의 제2 전압 입력 단자에 연결되고,
    상기 제1 전계 효과 트랜지스터의 게이트는 제2 연결 노드를 통해 상기 제2 전계 효과 트랜지스터의 게이트에 연결되고, 상기 제2 연결 노드는 상기 전압차 생성 모듈의 제1 단자에 연결되고, 상기 전압차 생성 모듈의 제2 단자는 상기 제1 전압 입력 단자에 연결되고, 상기 커패시터의 하나의 단자는 상기 전압 출력 단자에 연결되고, 상기 커패시터의 다른 하나의 단자는 상기 제1 전압 입력 단자에 연결되고,
    상기 스위치 모듈의 제1 단자는 상기 제2 전압 입력 단자에 연결되고, 상기 스위치 모듈의 제2 단자는 상기 전압 출력 단자에 연결되고, 상기 스위치 모듈의 제3 단자는 상기 전압 검출 모듈의 하나의 단자에 연결되고,
    상기 전압 검출 모듈의 다른 하나의 단자는 상기 제2 전압 입력 단자에 연결되고, 상기 제1 전계 효과 트랜지스터의 상기 게이트와 상기 전압차 생성 모듈의 연결 노드에 연결되고,
    상기 제1 전압 입력 단자에서의 전압이 상승 상태인 경우, 상기 전압 검출 모듈이, 상기 제2 연결 노드와 상기 제2 전압 입력 단자 사이의 전압차가 미리 설정된 전압 값을 충족한다고 판단하면, 상기 스위치 모듈은 온(on) 상태가 되도록 제어되고, 상기 커패시터는 상기 스위치 모듈을 통해 상기 제2 전압 입력 단자에 의해서 충전되고,
    상기 제1 전압 입력 단자에서의 전압이 강하 상태인 경우, 상기 제2 연결 노드에서의 전압이 상기 전압 출력 단자에서의 전압보다 작으면, 상기 제2 전계 효과 트랜지스터는 온(on) 상태이고, 상기 커패시터는 상기 제2 전계 효과 트랜지스터를 통해 방전되는, 부트스트랩 회로.
  2. 제1항에 있어서,
    상기 전압 검출 모듈은, 제3 전계 효과 트랜지스터, 제4 전계 효과 트랜지스터, 제5 전계 효과 트랜지스터, 제6 전계 효과 트랜지스터, 제1 전류원, 제2 전류원, 및 제3 전류원을 포함하고,
    상기 제3 전계 효과 트랜지스터의 게이트는 제3 연결 노드를 통해 상기 제4 전계 효과 트랜지스터의 게이트에 연결되고, 상기 제3 연결 노드는 상기 제2 전류원과 상기 제5 전계 효과 트랜지스터의 연결 노드에 연결되고,
    상기 제3 전계 효과 트랜지스터의 드레인은 제4 연결 노드를 통해 상기 제4 전계 효과 트랜지스터의 드레인에 연결되고, 상기 제4 연결 노드는 상기 스위치 모듈에 연결되고,
    상기 제3 전계 효과 트랜지스터의 소스는 상기 제1 전류원과 상기 제6 전계 효과 트랜지스터 사이의 연결 노드에 연결되고, 상기 제4 전계 효과 트랜지스터의 소스는 상기 제2 전압 입력 단자에 연결되고,
    상기 제2 전류원의 하나의 단자는 상기 제5 전계 효과 트랜지스터의 소스에 연결되고, 상기 제2 전류원의 다른 하나의 단자는 상기 제2 전압 입력 단자에 연결되고,
    상기 제5 전계 효과 트랜지스터의 드레인은 상기 전압차 생성 모듈의 상기 제1 단자에 연결되고, 상기 제5 전계 효과 트랜지스터의 게이트는 상기 제6 전계 효과 트랜지스터의 게이트에 연결되고, 바이어스 전압 단자에 연결되고,
    상기 제1 전류원의 하나의 단자는 상기 제6 전계 효과 트랜지스터의 소스에 연결되고, 상기 제1 전류원의 다른 하나의 단자는 상기 제2 전압 입력 단자에 연결되고,
    상기 제6 전계 효과 트랜지스터의 드레인은 상기 제3 전류원을 통해 그라운드된, 부트스트랩 회로.
  3. 제2항에 있어서,
    상기 제1 전류원과 상기 제3 전류원은 동일한, 부트스트랩 회로.
  4. 제2항에 있어서,
    상기 제3 전계 효과 트랜지스터는 N형 전계 효과 트랜지스터이고,
    상기 제4 전계 효과 트랜지스터, 상기 제5 전계 효과 트랜지스터, 및 상기 제6 전계 효과 트랜지스터는 모두 P형 전계 효과 트랜지스터인, 부트스트랩 회로.
  5. 제1항에 있어서,
    상기 전압차 생성 모듈은, 제1 저항, 제7 전계 효과 트랜지스터, 제8 전계 효과 트랜지스터, 및 제9 전계 효과 트랜지스터를 포함하고,
    상기 제7 전계 효과 트랜지스터의 게이트와 드레인은 상기 전압차 생성 모듈의 상기 제1 단자로서 기능하도록 연결되고,
    상기 제7 전계 효과 트랜지스터의 소스는 상기 제8 전계 효과 트랜지스터의 소스에 연결되고,
    상기 제8 전계 효과 트랜지스터의 게이트와 드레인은 제5 연결 노드를 통해 연결되고, 상기 제5 연결 노드는 상기 제9 전계 효과 트랜지스터의 드레인에 연결되고,
    상기 제9 전계 효과 트랜지스터의 게이트와 드레인이 연결되고, 상기 제9 전계 효과 트랜지스터의 소스가 상기 제1 저항의 제1 단자에 연결되고,
    상기 제1 저항의 제2 단자는 상기 전압차 생성 모듈의 상기 제2 단자로서 기능하고, 상기 제1 전압 입력 단자에 연결된, 부트스트랩 회로.
  6. 제5항에 있어서,
    상기 제7 전계 효과 트랜지스터 및 상기 제9 전계 효과 트랜지스터는 모두 N형 전계 효과 트랜지스터이고,
    상기 제8 전계 효과 트랜지스터는 P형 전계 효과 트랜지스터인, 부트스트랩 회로.
  7. 제1항에 있어서,
    상기 스위치 모듈은 제10 전계 효과 트랜지스터, 및 제4 전류원을 포함하고,
    상기 제10 전계 효과 트랜지스터의 소스는 상기 제2 전압 입력 단자에 연결되고,
    상기 제10 전계 효과 트랜지스터의 드레인은 상기 전압 출력 단자에 연결되고,
    상기 제10 전계 효과 트랜지스터의 게이트는 상기 전압 검출 모듈에 연결되고,
    상기 제4 전류원은 상기 제10 전계 효과 트랜지스터와 병렬로 연결된, 부트스트랩 회로.
  8. 제7항에 있어서,
    상기 제10 전계 효과 트랜지스터는 P형 전계 효과 트랜지스터인, 부트스트랩 회로.
  9. 제1항에 있어서,
    상기 제1 전계 효과 트랜지스터는 N형 전계 효과 트랜지스터이고,
    상기 제2 전계 효과 트랜지스터는 P형 전계 효과 트랜지스터인, 부트스트랩 회로.
  10. 제1항 내지 제9항 중 어느 한 항에 따른 부트스트랩 회로를 포함하는 칩.
KR1020227014154A 2019-09-29 2020-09-22 고속 충전 및 방전을 지원하는 부트스트랩 회로 및 칩 KR102662063B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201910931718.5 2019-09-29
CN201910931718.5A CN110729990B (zh) 2019-09-29 2019-09-29 一种支持快速充放电的自举电路及芯片
PCT/CN2020/116657 WO2021057687A1 (zh) 2019-09-29 2020-09-22 一种支持快速充放电的自举电路及芯片

Publications (2)

Publication Number Publication Date
KR20220070019A true KR20220070019A (ko) 2022-05-27
KR102662063B1 KR102662063B1 (ko) 2024-04-29

Family

ID=69219638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227014154A KR102662063B1 (ko) 2019-09-29 2020-09-22 고속 충전 및 방전을 지원하는 부트스트랩 회로 및 칩

Country Status (4)

Country Link
US (1) US11770120B2 (ko)
KR (1) KR102662063B1 (ko)
CN (1) CN110729990B (ko)
WO (1) WO2021057687A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110729990B (zh) 2019-09-29 2023-08-22 上海艾为电子技术股份有限公司 一种支持快速充放电的自举电路及芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080191798A1 (en) * 2007-02-12 2008-08-14 Shao-Yu Chou Bootstrap voltage generating circuits
JP2010124083A (ja) * 2008-11-18 2010-06-03 New Japan Radio Co Ltd ブートストラップ回路
CN104821716A (zh) * 2014-01-30 2015-08-05 登丰微电子股份有限公司 恒定导通时间控制器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7233194B2 (en) * 2003-01-06 2007-06-19 Texas Instruments Incorporated CMOS voltage booster circuits
JP5200738B2 (ja) 2008-07-31 2013-06-05 ダイキン工業株式会社 インバータ回路
JP5341780B2 (ja) 2010-01-04 2013-11-13 ルネサスエレクトロニクス株式会社 電力供給制御回路
CN104467371A (zh) * 2014-12-12 2015-03-25 上海数明半导体有限公司 一种自举电路
US20180159418A1 (en) 2016-12-06 2018-06-07 Indian Institute Of Science Gate driver circuit for power converters incorporating normally on transistors and method thereof
CN108768142A (zh) * 2018-08-17 2018-11-06 广州金升阳科技有限公司 一种自举电路
CN109495095B (zh) * 2018-11-27 2022-08-30 黄山市祁门新飞电子科技发展有限公司 带保护功能的增强型GaN功率器件栅驱动电路
US10680596B1 (en) * 2018-12-28 2020-06-09 Qualcomm Incorporated Bootstrapped switch circuit with improved speed
CN110149111B (zh) * 2019-04-18 2023-05-02 珠海亿智电子科技有限公司 一种自举开关电路及其控制方法
CN110729990B (zh) * 2019-09-29 2023-08-22 上海艾为电子技术股份有限公司 一种支持快速充放电的自举电路及芯片
CN113726321B (zh) * 2021-09-06 2023-09-22 联合微电子中心有限责任公司 一种自举开关电路和模数转换器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080191798A1 (en) * 2007-02-12 2008-08-14 Shao-Yu Chou Bootstrap voltage generating circuits
JP2010124083A (ja) * 2008-11-18 2010-06-03 New Japan Radio Co Ltd ブートストラップ回路
CN104821716A (zh) * 2014-01-30 2015-08-05 登丰微电子股份有限公司 恒定导通时间控制器

Also Published As

Publication number Publication date
KR102662063B1 (ko) 2024-04-29
WO2021057687A1 (zh) 2021-04-01
US11770120B2 (en) 2023-09-26
CN110729990B (zh) 2023-08-22
CN110729990A (zh) 2020-01-24
US20220352883A1 (en) 2022-11-03

Similar Documents

Publication Publication Date Title
WO2016015566A1 (zh) 软启动方法及电路
US8537515B2 (en) Driving circuit and semiconductor device with the driving circuit
KR102022355B1 (ko) 파워 게이팅 회로
JP5823717B2 (ja) ボルテージレギュレータ
JP5539587B2 (ja) 電力用半導体装置
JP2017070051A (ja) 負荷駆動装置
JP2017079534A (ja) ゲート制御回路
US9791916B2 (en) Control circuit including load switch, electronic apparatus including the load switch, and control method thereof
KR102662063B1 (ko) 고속 충전 및 방전을 지원하는 부트스트랩 회로 및 칩
KR101420538B1 (ko) 게이트 드라이버
US9312848B2 (en) Glitch suppression in an amplifier
JP4909364B2 (ja) 電圧制御型トランジスタをスイッチングするための回路
TW201633706A (zh) 弛緩振盪器
US11082242B2 (en) Transistor-based physically unclonable function
JP2012080380A (ja) 半導体集積回路
CN110676902B (zh) 一种支持快速充电的自举电路及芯片
US11264955B2 (en) Semiconductor amplifier circuit and semiconductor circuit
US20130181764A1 (en) Semiconductor integrated circuit
JP6734007B2 (ja) パワーモジュール
KR20130108942A (ko) 부트스트랩 스위치 회로 및 그 구동 방법
US8928366B2 (en) Method and apparatus for reducing crowbar current
AU2012101414B4 (en) Opto-coupler speedup circuit
JP5354044B2 (ja) 電圧駆動型素子を駆動するための駆動回路
CN107241087B (zh) 一种延时电路
JP2012010566A (ja) 電力変換装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant