KR20220066051A - 회로 기판 및 이것을 구비하는 모듈 - Google Patents

회로 기판 및 이것을 구비하는 모듈 Download PDF

Info

Publication number
KR20220066051A
KR20220066051A KR1020227008266A KR20227008266A KR20220066051A KR 20220066051 A KR20220066051 A KR 20220066051A KR 1020227008266 A KR1020227008266 A KR 1020227008266A KR 20227008266 A KR20227008266 A KR 20227008266A KR 20220066051 A KR20220066051 A KR 20220066051A
Authority
KR
South Korea
Prior art keywords
circuit board
ceramic substrate
circuit
solder
bonding surface
Prior art date
Application number
KR1020227008266A
Other languages
English (en)
Inventor
아키마사 유아사
세이지 고바시
고지 니시무라
Original Assignee
덴카 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 덴카 주식회사 filed Critical 덴카 주식회사
Publication of KR20220066051A publication Critical patent/KR20220066051A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

회로 기판은, 세라믹스 기판 (10) 과, 세라믹스 기판 (10) 에 접합되어 있는 1 개 또는 복수의 회로판 (20) 과, 적어도 1 개의 회로판 (20) 의 표면에 땜납 레지스트 (30) 를 구비한다. 상기 표면에 땜납 레지스트 (30) 가 형성되어 있는 회로판 (20) 과 세라믹스 기판 (10) 의 접합면 (20a) 에 직교하는 단면에서 보았을 때에, 회로판 (20) 의 회로단 (25) 과 땜납 레지스트 (30) 의 내측 단부 (30A) 의 접합면 (20a) 을 따른 거리 (L1) 는 1.0 ㎜ 이상이다.

Description

회로 기판 및 이것을 구비하는 모듈
본 개시는 회로 기판 및 이것을 구비하는 모듈에 관한 것이다.
로봇 및 모터 등의 산업 기기의 고성능화에 수반하여, 파워 모듈에 탑재되는 반도체 소자로부터 발생하는 열도 증가의 일로를 걷고 있다. 이 열을 효율적으로 방산시키기 위해서, 양호한 열 전도를 갖는 세라믹스 기판을 구비하는 회로 기판이 이용되고 있다. 이와 같은 회로 기판에는, 세라믹스 기판과 금속판의 접합시에 있어서의 가열 및 냉각 공정, 및 사용시의 히트 사이클에 의해 열 응력이 발생한다. 이것에 수반하여, 세라믹스 기판에 크랙이 발생하거나, 금속판이 박리되는 경우가 있다.
그래서, 세라믹스 회로 기판에 발생하는 열 응력을 완화하기 위해서, 특허문헌 1 에서는, 세라믹스 기판의 일방면에 형성된 금속 회로의 회로 단부의 각도를 소정 범위로 하는 것이 제안되어 있다. 특허문헌 2 에서는, 열 사이클에 의한 내구성을 향상시키기 위해서, 구리판의 단부의 형상을 특정한 것으로 하는 것이 제안되어 있다.
일본 공개특허공보 2013-175525호 국제 공개 제2013/094213호
회로 기판은, 사용되는 용도에 따라, 신뢰성이 충분히 우수한 것이 요구된다. 예를 들어, 전철의 구동부 및 전기 자동차 등의 파워 모듈의 분야에서는, 히트 사이클이 가혹한 조건이 되어도, 우수한 신뢰성을 유지하는 것이 요구된다. 한편으로, 회로 기판을 예를 들어 모듈화할 때에 땜납을 사용하여 회로판에 전극을 접속하면, 회로판의 표면에 도포한 땜납에서 기인하여 세라믹스 기판에 열 응력 (인장 응력) 이 발생한다. 이 열 응력은, 세라믹스 기판에 있어서의 회로판의 회로단 근방에 집중하고, 이것이 히트 사이클에 있어서의 내구성 저하의 요인이 되고 있었다.
그래서, 본 개시는, 히트 사이클에 대한 내구성이 우수한 회로 기판, 및 모듈을 제공한다.
본 개시의 일 측면에 관련된 회로 기판은, 세라믹스 기판과, 세라믹스 기판에 접합되어 있는 1 개 또는 2 개 이상의 회로판과, 적어도 1 개의 회로판의 표면에 땜납 레지스트를 구비하고, 표면에 땜납 레지스트가 형성되어 있는 회로판과 세라믹스 기판의 접합면에 직교하는 단면에서 보았을 때에, 회로판의 회로단과 땜납 레지스트의 내측 단부의 접합면을 따른 거리 (L1) 가 1.0 ㎜ 이상이다.
상기 회로 기판은, 적어도 1 개의 회로판의 표면에 땜납의 유동을 억제하는 땜납 레지스트를 구비한다. 이 때문에, 땜납이 회로판의 회로단의 근방에 유출되는 것을 억제할 수 있다. 그리고, 회로판의 회로단과 땜납 레지스트의 내측 단부의 거리 (L1) 가 1.0 ㎜ 이상인 것으로부터, 땜납이 회로단 부근에까지 유출되는 것이 억제된다. 이로써, 세라믹스 기판에 있어서 회로판의 회로단 부근에 생기는 열 응력이 저감되고, 히트 사이클에 대한 내구성을 향상시킬 수 있다.
상기 단면에서 보았을 때에, 상기 회로판은, 측부에 접합면에 근접함에 따라 확대되는 구배부를 가지고 있어도 된다. 이로써, 세라믹스 기판에 있어서 회로판의 회로단 부근에 생기는 열 응력이 분산되고, 히트 사이클에 대한 내구성을 더욱 향상시킬 수 있다.
상기 단면에서 보았을 때에, 상기 회로판의 측부의 전체가 접합면에 근접함에 따라 확대되도록 형성되어 있어도 된다. 이로써, 세라믹스 기판에 있어서 회로판의 회로단 부근에 생기는 열 응력이 분산되고, 히트 사이클에 대한 내구성을 더욱 향상시킬 수 있다.
상기 단면에서 보았을 때에, 상기 회로판은, 상기 접합면측으로부터, 측부에 상기 접합면에 근접함에 따라 확대되는 구배부와, 상기 접합면으로부터 멀어짐에 따라 확대되는 역구배부를, 이 순서로 가지고 있어도 된다.
상기 회로판의 표면은, 니켈 및 인을 함유하는 도금막으로 구성되어 있어도 된다. 표면이 상기 도금막으로 구성되어 있는 회로판은, 땜납의 젖음성이 양호하여 땜납이 유동하기 쉽다. 상기 서술한 회로 기판은, 땜납 레지스트를 구비함과 함께 거리 (L1) 가 소정치 이상인 것으로부터, 회로판의 표면이 도금막으로 구성되어 있어도, 땜납이 회로단 근방까지 유출되는 것을 억제할 수 있다. 따라서, 히트 사이클에 대한 내구성을 향상시킬 수 있다.
상기 회로 기판은, 금속부와, 당해 금속부와 세라믹스 기판을 접합하는 납재층을 갖고, 납재층은, Ag, Cu, Sn 및 Ti 를 포함하고, Ag 와 Cu 의 합계 100 질량부에 대하여, Sn 을 4 질량부 이상 포함해도 된다. 이와 같은 납재층을 갖는 접합부는, 세라믹스 기판과 회로판을 충분히 강고하게 접합시킬 수 있다.
본 개시의 일 측면에 관련된 모듈은, 상기 서술한 어느 회로 기판과, 땜납에 의해 회로판과 전기적으로 접속되어 있는 전극과, 회로 기판의 금속층측과는 반대측에 방열부를 구비한다. 상기 회로 기판은 회로판의 표면에 땜납 레지스트를 구비하고, 거리 (L1) 가 소정치 이상인 것으로부터, 땜납이 회로판의 회로단 근방에까지 유출되는 것을 억제할 수 있다. 따라서, 세라믹스 기판에 있어서 회로판의 회로단 부근에 생기는 열 응력이 저감되고, 모듈의 히트 사이클에 대한 내구성을 향상시킬 수 있다.
본 개시에 의하면, 히트 사이클에 대한 내구성이 우수한 회로 기판, 및 모듈을 제공할 수 있다.
도 1 은, 일 실시형태에 관련된 회로 기판의 평면도이다.
도 2 는, 도 1 의 II-II 선 단면도이다.
도 3 은, 일 실시형태에 관련된 회로 기판에 있어서의 회로판의 회로단 근방을 나타내는 확대 단면도이다.
도 4 는, 다른 실시형태에 관련된 회로 기판에 있어서의 회로판의 회로단 근방의 단면을 나타내는 확대 단면도이다.
도 5 는, 또 다른 실시형태에 관련된 회로 기판에 있어서의 회로판의 회로단 근방의 단면을 나타내는 확대 단면도이다.
도 6 은, 일 실시형태에 관련된 모듈을 모식적으로 나타내는 단면도이다.
이하, 경우에 따라 도면을 참조하여, 본 개시의 일 실시형태에 대하여 설명한다. 단, 이하의 실시형태는, 본 개시를 설명하기 위한 예시이고, 본 개시를 이하의 내용으로 한정하는 취지는 아니다. 설명에 있어서, 동일 요소 또는 동일 기능을 갖는 요소에는 동일 부호를 이용하고, 경우에 따라 중복되는 설명은 생략한다. 또한, 상하 좌우 등의 위치 관계는, 특별히 언급하지 않는 한, 도면에 나타내는 위치 관계에 기초하는 것으로 한다. 또한, 각 요소의 치수 비율은 도시한 비율에 한정되는 것은 아니다.
도 1 은, 본 실시형태의 회로 기판의 평면도이다. 회로 기판 (100) 은, 세라믹스 기판 (10) 과 세라믹스 기판 (10) 의 표면 (10A) 에 접합되어 있는 3 개의 회로판 (20) 과, 회로판 (20) 의 표면에 땜납 레지스트 (30) 를 구비한다. 땜납 레지스트 (30) 는, 회로판 (20) 의 표면에 있어서 땜납 도포 영역 (32) 을 구획하도록 회로판 (20) 의 표면의 상측 가장자리를 따라 형성되어 있다. 본 개시에서는, 회로판 (20) 과 세라믹스 기판 (10) 의 접합면에 있어서의 회로판 (20) 의 외측 가장자리를 회로단 (25) 이라고 칭한다.
도 2 는, 도 1 의 II-II 선 단면도이다. 회로판 (20) 은 접합면 (20a) 에 있어서 세라믹스 기판 (10) 과 접합하고 있다. 도 2 는, 접합면 (20a) 에 직교하는 면으로 절단했을 때의 회로 기판 (100) 의 단면을 나타내고 있다. 세라믹스 기판 (10) 의 표면 (10A) 에는 회로판 (20) 이 접합되고, 이면 (10B) 에는 방열판 (40) 이 접합되어 있다. 회로판 (20) 과 방열판 (40) 은 동일한 재질로 구성되어 있어도 되고, 상이한 재질로 구성되어 있어도 된다. 도전성 및 방열성을 향상시키는 관점에서, 예를 들어 주성분으로서 Cu 를 함유해도 된다. 회로판 (20) 은 전기 신호를 전달하는 기능을 갖는 데에 반하여, 방열판 (40) 은 열을 전달하는 기능을 갖는 것이어도 된다. 단, 방열판 (40) 은, 전기 신호를 전달하는 기능을 가져도 된다.
회로판 (20) 및 방열판 (40) 은, 각각, 납재층 (24) 을 가지고 있다. 회로판 (20) 및 방열판 (40) 은, 납재층 (24) 에 의해, 세라믹스 기판 (10) 의 표면 (10A) 및 이면 (10B) 에 접합되어 있다. 회로판 (20) 및 방열판 (40) 은 접합하는 납재층 (24) 의 재질 및 두께는 동일해도 되고, 상이해도 된다.
회로판 (20) 은, 측부 (28) 의 전체가, 세라믹스 기판 (10) 과 회로판 (20) 의 접합면 (20a) 에 근접함에 따라 확대되도록 형성되어 있다. 방열판 (40) 의 측부 (48) 도 동일하게 세라믹스 기판 (10) 과 방열판 (40) 의 접합면 (40a) 에 근접함에 따라 확대되도록 형성되어 있다. 세라믹스 기판 (10) 의 두께는 예를 들어 0.5 ∼ 2 ㎜ 여도 되고, 0.9 ∼ 1.1 ㎜ 여도 된다. 회로판 (20) 의 두께는, 예를 들어 0.1 ∼ 1 ㎜ 여도 되고, 0.2 ∼ 0.5 ㎜ 여도 된다. 방열판 (40) 의 두께는, 예를 들어 0.1 ∼ 1 ㎜ 여도 되고, 0.2 ∼ 0.4 ㎜ 여도 된다.
도 3 은, 회로 기판 (100) 에 있어서의 회로판 (20) 의 회로단 (25) 근방을 나타내는 확대 단면도이다. 도 3 은 도 2 와 마찬가지로 접합면 (20a) 에 직교하는 면으로 절단했을 때의 단면을 나타내고 있다. 회로판 (20) 은, 측부 (28) 에, 세라믹스 기판 (10) 과 회로판 (20) 의 접합면 (20a) 에 근접함에 따라 확대되는 구배부 (29) 를 갖는다. 회로판 (20) 은, 측부 (28) 의 전체가 접합면 (20a) 에 근접함에 따라 확대되도록 형성되어 있다.
회로단 (25) 과 땜납 레지스트 (30) 의 내측 단부 (30A) 의 접합면 (20a) 을 따른 거리 (L1) 는, 1.0 ㎜ 이상이다. 이로써, 세라믹스 기판 (10) 에 있어서 회로판 (20) 의 회로단 (25) 부근에 생기는 열 응력이 저감되고, 히트 사이클에 대한 내구성을 향상시킬 수 있다. 동일한 관점에서, 거리 (L1) 는, 1.5 ㎜ 이상이어도 된다. 한편, 땜납 도포 영역 (32) 의 충분한 사이즈를 확보하는 관점에서, 거리 (L1) 는 5 ㎜ 이하여도 되고, 4 ㎜ 이하여도 된다.
땜납 도포 영역 (32) 의 충분한 사이즈를 확보하면서, 땜납 도포 영역 (32) 의 외부로 땜납이 유출되는 것을 충분히 억제하는 관점에서, 땜납 레지스트 (30) 의 폭, 즉, 땜납 레지스트 (30) 의 내측 단부 (30A) 와 외측 단부 (30B) 사이의 거리 (L2) 는, 0.5 ㎜ ∼ 3 ㎜ 여도 되고, 1.0 ∼ 2.0 ㎜ 여도 된다. 거리 (L1) 와 거리 (L2) 의 차 (L1 - L2) 는, 0.3 ∼ 1.5 ㎜ 여도 된다. 이로써, 열 응력의 저감 작용을 충분히 유지하면서, 땜납 도포 영역 (32) 으로부터 땜납이 유출되는 것을 충분히 억제할 수 있다.
땜납 레지스트 (30) 는, 통상적인 재료를 사용하여 형성하는 것이 가능하고, 예를 들어, 에폭시 수지 등의 수지 성분과 무기 입자를 함유한다. 회로판 (20) 은, 내부에 금속부 (27) 와, 금속부 (27) 를 덮는 도금막 (22) 과, 세라믹스 기판 (10) 측에 납재층 (24) 을 갖는다. 금속부 (27) 는, 도전성 및 열 전도성을 향상시키는 관점에서, 예를 들어 구리, 알루미늄 또는 이것들의 합금으로 구성되어 있어도 된다.
도금막 (22) 은, 땜납의 젖음성을 향상시키는 관점에서, 무전해 Ni 도금막이어도 된다. 무전해 Ni 도금막은, 니켈을 1 ∼ 12 질량％ 함유하는 니켈-인 도금막이어도 된다. 이와 같은 무전해 Ni 도금막을 구비하는 것에 의해, 히트 사이클에 대한 내구성이 우수하면서, 땜납의 젖음성도 우수한 회로 기판 (100) 으로 할 수 있다.
세라믹스 기판 (10) 은, 질화알루미늄을 함유하는 것이어도 된다. 세라믹스 기판 (10) 과 회로판 (20) 을 접합하는 기능을 갖는 납재층 (24) 은, 납재를 가열하여 생성되는 것이어도 된다. 납재층 (24) 은, 예를 들어, Ag, Cu, Sn 및 Ti 를 포함한다. Ti 는 질화알루미늄과 반응하는 것으로부터, Ti 를 함유하는 것에 의해, 질화알루미늄을 함유하는 세라믹스 기판 (10) 과 회로판 (20) 의 접합 강도를 충분히 높게 할 수 있다. 상기 반응을 촉진시키는 관점에서, Ti 는 수소화물 (TiH2) 로서 포함되어 있어도 된다. Ag 와 Cu 의 합계 100 질량에 대한 TiH2 의 함유량은 예를 들어 1 ∼ 8 질량부여도 된다. 또한, 세라믹스 기판 (10) 과 회로판 (20) 사이에 발생하는 열 응력을 완화시키는 관점에서, Ag 와 Cu 의 합계 100 질량에 대한 Zr 의 함유량은 2 질량부 미만이어도 되고, 1 질량부 미만이어도 된다.
납재층 (24) 은, Sn 을 함유하는 것에 의해 낮은 온도에서 세라믹스 기판 (10) 과 회로판 (20) 을 접합할 수 있다. 이 때문에, Ag 와 Cu 의 합계 100 질량에 대한 Sn 의 함유량은 4 질량부 이상이어도 되고, 8 질량부 이상이어도 된다. 또한, Sn 이 지나치게 많으면, Ti 와 Si 의 화합물이 발생하여, 접합 불량부가 부분적으로 발생하는 경우가 있다. 이 때문에, Ag 와 Cu 의 합계 100 질량에 대한 Sn 의 함유량은 30 질량부 이하여도 되고, 20 질량부 이하여도 된다. 납재층 (24) 의 두께는, 3 ∼ 20 ㎛ 여도 되고, 5 ∼ 15 ㎛ 여도 된다. 도금막 (22) 의 두께는 1 ∼ 8 ㎛ 여도 되고, 2 ∼ 6 ㎛ 여도 된다.
도 4 는 다른 실시형태에 관련된 회로 기판에 있어서의 회로판의 회로단 근방의 단면을 나타내는 확대 단면도이다. 도 4 는, 도 3 과 마찬가지로 접합면 (20a) 에 직교하는 단면을 나타내고 있다. 도 4 의 회로판 (21) 은, 도 3 의 회로판 (20) 과 마찬가지로, 측부 (21A) 에 접합면 (20a) 에 근접함에 따라 확대되는 구배부 (29) 를 갖는다. 회로판 (21) 도, 측부 (28) 의 전체가 접합면 (20a) 에 근접함에 따라 확대되도록 형성되어 있다.
본 실시형태에 관련된 회로 기판은, 이와 같은 형상을 갖는 회로판 (21) 이, 회로판 (20) 대신에 세라믹스 기판 (10) 에 접합된다. 이와 같은 회로 기판에서는, 세라믹스 기판 (10) 에 있어서 회로판 (21) 의 회로단 (25) 부근에 생기는 열 응력이 분산되고, 회로 기판의 히트 사이클에 대한 내구성을 더욱 향상시킬 수 있다. 회로판 (21) 의 측부 (21A) 의 윤곽은, 도 4 에 나타내는 바와 같이 변곡점을 2 개 갖는 곡선상이어도 되고, 변곡점을 3 개 이상 갖는 곡선상이어도 되고, 계단상이어도 된다. 회로판 (21) 은, 도 3 의 회로판 (20) 과 마찬가지로 도금막 (22), 금속부 (27) 및 납재층 (24) 을 갖는다.
도 5 는 또 다른 실시형태에 관련된 회로 기판에 있어서의 회로판의 회로단 근방의 단면을 나타내는 확대 단면도이다. 도 5 도, 도 3 과 마찬가지로 접합면 (20a) 에 직교하는 단면을 나타내고 있다. 도 5 의 회로판 (23) 의 측부 (23A) 는, 회로판 (23) 의 상단 및 하단 사이에, 상단 및 하단보다, 회로판 (23) 의 내부측에 움푹 패여 있는 패임부 (70) 가 형성되어 있다. 회로판 (23) 은, 측부 (23A) 에, 접합면 (20a) 측으로부터, 세라믹스 기판 (10) 과 회로판 (23) 의 접합면 (20a) 에 근접함에 따라 확대되는 구배부 (29), 및, 접합면 (20a) 으로부터 멀어짐에 따라 확대되는 역구배부 (29A) 를, 이 순서로 갖는다. 또한, 도 3 및 도 4 의 회로판 (20) 및 회로판 (21) 은, 역구배부를 가지지 않는다.
본 실시형태에 관련된 회로 기판은, 이와 같은 형상을 갖는 회로판 (23) 이, 회로판 (20) 대신에 세라믹스 기판 (10) 에 접합된다. 이와 같은 회로 기판이어도, 거리 (L1) 가 상기 서술한 범위에 있음으로써, 세라믹스 기판 (10) 에 있어서 회로판 (23) 의 회로단 (25) 부근에 생기는 열 응력이 저감되고, 회로 기판의 히트 사이클에 대한 내구성을 향상시킬 수 있다. 회로판 (23) 은, 도 3 의 회로판 (20) 과 마찬가지로 도금막 (22), 금속부 (27) 및 납재층 (24) 을 갖는다.
본 개시의 회로 기판의 제조 방법의 일례를 설명한다. 먼저, 무기 화합물의 분말, 바인더 수지, 소결 보조제, 가소제, 분산제, 및 용매 등을 포함하는 슬러리를 성형하여 그린 시트를 얻는 공정을 실시한다.
무기 화합물의 예로는, 질화알루미늄 (AlN), 질화규소 (Si3N4), 탄화규소, 및 산화알루미늄 등을 들 수 있다. 소결 보조제로는, 희토류 금속, 알칼리 토금속, 금속 산화물, 불화물, 염화물, 질산염, 및 황산염 등을 들 수 있다. 이것들은 1 종만 사용해도 되고 2 종 이상을 병용해도 된다. 소결 보조제를 사용함으로써, 무기 화합물 분말의 소결을 촉진시킬 수 있다. 바인더 수지의 예로는, 메틸셀룰로오스, 에틸셀룰로오스, 폴리비닐알코올, 폴리비닐부티랄, 및 (메트)아크릴계 수지 등을 들 수 있다.
가소제의 예로는, 정제 글리세린, 글리세린트리올레이트, 디에틸렌글리콜, 디-n-부틸프탈레이트 등의 프탈산계 가소제, 세바크산디-2-에틸헥실 등의 2 염기산계 가소제 등을 들 수 있다. 분산제의 예로는, 폴리(메트)아크릴산염, 및 (메트)아크릴산-말레산염 코폴리머를 들 수 있다. 용매로는, 에탄올 및 톨루엔 등의 유기 용매를 들 수 있다.
슬러리의 성형 방법의 예로는, 닥터 블레이드법 및 압출 성형법을 들 수 있다. 다음으로, 성형하여 얻어진 그린 시트를 탈지하여 소결하는 공정을 실시한다. 탈지는, 예를 들어, 400 ∼ 800 ℃ 에서, 0.5 ∼ 20 시간 가열하여 실시해도 된다. 이로써, 무기 화합물의 산화 및 열화를 억제하면서, 유기물 (탄소) 의 잔류량을 저감시킬 수 있다. 소결은, 질소, 아르곤, 암모니아 또는 수소 등의 비산화성 가스 분위기하, 1700 ∼ 1900 ℃ 로 가열하여 실시한다. 이로써, 세라믹스 기판 (10) 을 얻을 수 있다. 필요에 따라 세라믹스 기판 (10) 은 레이저 가공에 의해 단부를 절단하여, 형상을 정돈해도 된다.
상기 서술한 탈지 및 소결은, 그린 시트를 복수 적층한 상태에서 실시해도 된다. 적층하여 탈지 및 소결을 실시하는 경우, 소성 후의 기재의 분리를 원활하게 하기 위해서, 그린 시트 사이에 이형제에 의한 이형층을 형성해도 된다. 이형제로는, 예를 들어, 질화붕소 (BN) 를 사용할 수 있다. 이형층은, 예를 들어, 질화붕소의 분말의 슬러리를, 스프레이, 브러시, 롤 코트, 또는 스크린 인쇄 등의 방법에 의해 도포하여 형성해도 된다. 적층하는 그린 시트의 장 수는, 세라믹스 기판의 양산을 효율적으로 실시하면서, 탈지를 충분히 진행시키는 관점에서, 예를 들어 5 ∼ 100 장이어도 되고, 10 ∼ 70 장이어도 된다.
이와 같이 하여, 도 1 및 도 2 에 나타내는 바와 같은 세라믹스 기판 (10) 이 얻어진다. 계속해서, 세라믹스 기판 (10) 과, 1 쌍의 금속 기판을 사용하여 복합 기판을 얻는 공정을 실시한다. 구체적으로는, 먼저, 납재를 개재하여, 세라믹스 기판 (10) 의 표면 (10A) 및 이면 (10B) 에 1 쌍의 금속 기판을 각각 첩합한다. 금속 기판은, 세라믹스 기판 (10) 과 동일한 평판 형상이어도 된다. 납재는, 세라믹스 기판 (10) 의 표면 (10A) 및 이면 (10B) 에, 롤 코터법, 스크린 인쇄법, 또는 전사법 등의 방법에 의해 도포한다. 납재는, 예를 들어, Ag, Cu, Sn 및 TiH2 등의 금속 및 금속 화합물 성분, 유기 용매, 및 바인더 등을 함유한다. 납재의 점도는, 예를 들어 5 ∼ 20 Pa·s 여도 된다. 납재에 있어서의 유기 용매의 함유량은, 예를 들어, 5 ∼ 25 질량％, 바인더량의 함유량은, 예를 들어, 2 ∼ 15 질량％ 여도 된다.
납재가 도포된 세라믹스 기판 (10) 의 표면 (10A) 및 이면 (10B) 에, 금속 기판을 첩합한 후, 가열로에서 가열하여 세라믹스 기판 (10) 과 금속 기판을 충분히 접합시켜 복합 기판을 얻는다. 가열 온도는 예를 들어 700 ∼ 900 ℃ 여도 된다. 노 내의 분위기는 질소 등의 불활성 가스여도 되고, 대기압 미만의 감압하에서 실시해도 되고, 진공하에서 실시해도 된다. 가열로는, 복수의 접합체를 연속적으로 제조하는 연속식의 것이어도 되고, 1 개 또는 복수의 접합체를 배치식으로 제조하는 것이어도 된다. 가열은, 접합체를 적층 방향으로 가압하면서 실시해도 된다.
다음으로, 복합 기판에 있어서의 금속 기판의 일부를 제거하여 회로판 (20) 을 형성하는 공정을 실시한다. 이 공정은, 예를 들어, 포토 리소그래피에 의해 실시해도 된다. 구체적으로는, 먼저, 복합 기판의 표면에 감광성을 갖는 레지스트를 인쇄한다. 그리고, 노광 장치를 사용하여, 소정 형상을 갖는 레지스트 패턴을 형성한다. 레지스트는 네거티브형이어도 되고 포지티브형이어도 된다. 미경화의 레지스트는, 예를 들어 세정에 의해 제거한다.
레지스트 패턴을 형성한 후, 에칭에 의해, 금속 기판 중 레지스트 패턴에 덮여 있지 않은 부분을 제거한다. 이로써, 당해 부분에는 세라믹스 기판 (10) 의 표면 (10A) 및 이면 (10B) 의 일부가 노출된다. 그 후, 레지스트 패턴을 제거하면, 회로 기판 (100) 이 얻어진다. 이상, 회로 기판 (100) 의 제조 방법의 일례를 설명했지만, 이것으로 한정되는 것은 아니다. 또한, 에칭의 조건 또는 에칭의 횟수를 바꾸는 것에 의해, 회로판 (20) 의 측부 (28) 의 형상을 조정할 수 있다.
도 6 은, 일 실시형태에 관련된 모듈을 모식적으로 나타내는 단면도이다. 도 6 의 모듈 (200) 은, 히트 사이클에 대한 내구성이 우수한 것으로부터, 예를 들어 대전류를 취급하는 파워 모듈이어도 된다. 모듈 (200) 은, 회로 기판 (100) 과, 회로 기판 (100) 의 방열판 (40) 측에 땜납 접속부 (52) 를 개재하여 방열부 (80) 가 접합되어 있다. 방열부 (80) 는, 회로판 (20) 및 방열판 (40) 보다 높은 열 전도율을 갖는다. 이와 같은 방열부 (80) 를 구비하는 것에 의해, 전극 (60) 에 접속되는 반도체 소자 등을 효율적으로 냉각시킬 수 있다. 방열부는 알루미늄 등의 금속과 SiC 등의 세라믹스의 복합 재료로 구성되어 있어도 된다. 땜납 접속부 (52) 는, Pb 프리 땜납이어도 되고, Sn 과 Pb 의 공정 (共晶) 땜납이어도 된다.
모듈 (200) 에 있어서의 회로 기판 (100) 의 회로판 (20) 에는, 땜납 (50) 에 의해 L 자형의 전극 (60) 이 전기적으로 접속되어 있다. 전극 (60) 은 도시되지 않은 반도체 소자에 접속되어 있어도 된다. 즉, 모듈 (200) 은 반도체 모듈이어도 된다. 땜납 (50) 으로는, Pb 프리 땜납이어도 되고, Sn 과 Pb 의 공정 땜납이어도 된다. 땜납 (50) 은, 땜납 도포 영역 (32) 내에 형성되어 있다. 회로 기판 (100) 의 거리 (L1) 가 소정치 이상인 것으로부터, 땜납 (50) 이 회로판 (20) 의 회로단 (25) 근방에 형성되는 것을 억제할 수 있다. 따라서, 세라믹스 기판 (10) 에 있어서 회로판 (20) 의 회로단 (25) 부근에 생기는 열 응력이 저감되고, 모듈 (200) 의 히트 사이클에 대한 내구성을 향상시킬 수 있다.
이상, 본 개시의 실시형태를 설명했지만, 본 개시는 상기 실시형태에 전혀 한정되는 것이 아니다. 예를 들어, 모듈 (200) 에 있어서의 회로 기판은 회로판 (20) 이 아니라, 도 4 의 회로판 (21), 도 5 의 회로판 (23) 또는 이들과는 상이한 형상의 회로판을 구비하는 것이어도 된다. 또한, 세라믹스 기판 (10) 의 이면 (10B) 에 형성되는 방열판 (40) 은, 회로판 (20), 회로판 (21), 또는 회로판 (23) 과 동일한 형상을 가지고 있어도 된다. 또한, 회로 기판에 있어서의 모든 회로판에 있어서의 거리 (L1) 가 상기 서술한 범위일 필요는 없고, 적어도 1 개의 회로판에 있어서의 거리 (L1) 가 상기 서술한 범위이면 된다.
실시예
실시예 및 비교예를 참조하여 본 개시의 내용을 보다 상세하게 설명하지만, 본 개시는 하기의 실시예로 한정되는 것은 아니다.
[회로 기판의 제작]
(실시예 1-1)
도 2 에 나타내는 바와 같은 단면 구조를 갖는 회로 기판을 이하의 순서로 제작하였다. 두께 1 ㎜ 의 질화알루미늄제의 세라믹스 기판, 두께 0.3 ㎜ 의 구리판 (A), 및 두께 0.25 ㎜ 의 구리판 (B) 을 준비하였다. 세라믹스 기판의 양면의 소정 지점에 납재 (a) 를 도포하였다. 납재 (a) 의 조성은, 표 1 에 나타내는 바와 같았다. 또한, 표 1 중의 숫자는, Ag 와 Cu 의 합계를 100 질량부로 했을 때의 각 성분의 질량부를 나타내고 있다.
납재 (a) 를 개재하여, 구리판 (A), 세라믹스 기판 및 구리판 (B) 을 이 순서로 첩합하고, 진공 중, 800 ℃ 에서 1 시간 가열하였다. 이와 같이 하여 세라믹스 기판에 구리판 (A) 및 구리판 (B) 을 접합하여 복합 기판을 얻었다. 노광 장치를 사용하여 구리판 (A) 상에 소정 형상을 갖는 레지스트 패턴을 형성한 후, 염화구리 수용액, 이어서 과산화수소와 산성 불화암모늄의 혼합액을 사용하여 에칭을 실시하여, 레지스트 패턴으로 덮여 있지 않은 부분을 제거하였다. 그 후, 알칼리 박리액으로 레지스트 패턴을 제거하였다.
그 후, 염화구리 수용액으로 2 회째의 에칭을 실시하여, 세라믹스 기판 상에 있어서 회로판의 구성 부분이 되는 금속부의 형상을 정돈하였다. 그 후, Ni-P 도금액 (인 농도 : 8 ∼ 12 질량％) 을 사용하여 무전해 도금 처리를 실시하여, 세라믹스 기판 상에 도금막을 갖는 회로판을 형성하였다. 이 회로판은, 도 4 에 나타내는 바와 같이, 측부의 전체가 접합면에 근접함에 따라 확대되도록 형성되어 있었다.
회로판의 상면의 소정 위치에 땜납 레지스트를 도포하여 건조시켜, 도 3 에 나타내는 바와 같은 단면 구조를 갖는 회로 기판을 얻었다. 도 3 에 있어서의 거리 (L1) 및 거리 (L2) 는, 표 2 에 나타내는 바와 같이 하였다.
(실시예 1-2)
납재 (a) 대신에 표 1 의 납재 (b) 를 사용한 것 이외에는, 실시예 1-1 과 동일하게 하여 회로 기판을 제작하였다.
(실시예 1-3)
염화구리 수용액을 사용하는 2 회째의 에칭을 실시하지 않은 것 이외에는, 실시예 1-1 과 동일하게 하여 회로 기판을 제작하였다. 회로판의 측부에는, 도 5 에 나타내는 바와 같이, 회로판 (23) 의 상단 및 하단 사이에, 상단 및 하단보다, 회로판 (23) 의 내부측으로 움푹 패여 있는 패임부가 형성되어 있었다. 즉, 회로판은, 접합면측으로부터, 측부에 접합면에 근접함에 따라 확대되는 구배부와, 접합면으로부터 멀어짐에 따라 확대되는 역구배부를, 이 순서로 가지고 있었다.
(실시예 2-1)
땜납 레지스트의 위치를 조정하여, 거리 (L1) 및 거리 (L2) 를, 표 2 에 나타내는 바와 같이 한 것 이외에는, 실시예 1-1 과 동일하게 하여 회로 기판을 제작하였다.
(실시예 2-2)
땜납 레지스트의 위치를 조정하여, 거리 (L1) 및 거리 (L2) 를, 표 2 에 나타내는 바와 같이 한 것 이외에는, 실시예 1-2 와 동일하게 하여 회로 기판을 제작하였다.
(실시예 2-3)
땜납 레지스트의 위치를 조정하여, 거리 (L1) 및 거리 (L2) 를, 표 2 에 나타내는 바와 같이 한 것 이외에는, 실시예 1-3 과 동일하게 하여 회로 기판을 제작하였다.
(비교예 1-1)
땜납 레지스트의 위치를 조정하여, 거리 (L1) 및 거리 (L2) 를, 표 2 에 나타내는 바와 같이 한 것 이외에는, 실시예 1-1 과 동일하게 하여 회로 기판을 제작하였다.
(비교예 1-2)
땜납 레지스트의 위치를 조정하여, 거리 (L1) 및 거리 (L2) 를, 표 2 에 나타내는 바와 같이 한 것 이외에는, 실시예 1-2 와 동일하게 하여 회로 기판을 제작하였다.
(비교예 1-3)
땜납 레지스트의 위치를 조정하여, 거리 (L1) 및 거리 (L2) 를, 표 2 에 나타내는 바와 같이 한 것 이외에는, 실시예 1-3 과 동일하게 하여 회로 기판을 제작하였다.
(비교예 2-1)
거리 (L1) 및 거리 (L2) 를, 표 2 에 나타내는 바와 같이 한 것 이외에는, 실시예 1-1 과 동일하게 하여 회로 기판을 제작하였다. 즉, 땜납 레지스트를 형성하지 않은 것 이외에는, 실시예 1-1 과 동일하게 하여 회로 기판을 제작하였다.
(비교예 2-2)
거리 (L1) 및 거리 (L2) 를, 표 2 에 나타내는 바와 같이 한 것 이외에는, 실시예 1-2 와 동일하게 하여 회로 기판을 제작하였다. 즉, 땜납 레지스트를 형성하지 않은 것 이외에는, 실시예 1-2 와 동일하게 하여 회로 기판을 제작하였다.
(비교예 2-3)
거리 (L1) 및 거리 (L2) 를, 표 2 에 나타내는 바와 같이 한 것 이외에는, 실시예 1-3 과 동일하게 하여 회로 기판을 제작하였다. 즉, 땜납 레지스트를 형성하지 않은 것 이외에는, 실시예 1-3 과 동일하게 하여 회로 기판을 제작하였다.
Figure pct00001
[히트 사이클에 대한 내구성의 평가]
L 형 형상을 갖는 구리 전극을 준비하였다. 공정 땜납을 사용하여, 각 실시예 및 각 비교예의 회로 기판의 회로판에 구리 전극을 접속하였다. 이 때, 공정 땜납은 회로판의 땜납 도포 영역의 외측으로 돌출되지 않도록 하였다. 비교예 2-1 ∼ 2-3 에서는, 공정 땜납이 회로판의 측부로까지 돌출되지 않도록 하였다.
구리 전극이 땜납으로 접속된 각 회로 기판의 히트 사이클에 대한 내구성을 이하의 순서로 평가하였다. 각 회로 기판을, -40 ℃ 에서 30 분간 냉각시킨 후, 125 ℃ 에서 30 분간 가열하는 일련의 공정을 1 사이클로 하여, 당해 사이클을 100 회 반복하였다. 그 후, 세라믹스 기판 이외를 에칭 처리로 제거하고, 세라믹스 기판의 표면 중 회로판의 회로단 부근을 광학 현미경 (배율 : 20 배) 으로 관찰하여, 크랙의 유무를 평가하였다. 각 실시예 및 각 비교예에 대하여, 2 개씩 회로 기판을 제작하여 평가를 실시하였다. 크랙이 발생해 있던 회로 기판의 개수를 표 2 의 「조건 1」 의 난에 나타낸다.
상기 사이클을 200 회 반복하여 실시한 후, 상기 서술한 순서와 동일하게 하여 크랙의 유무를 평가하였다. 크랙이 발생해 있던 회로 기판의 개수를 표 2 의 「조건 2」 의 난에 나타낸다.
Figure pct00002
표 2 에는, 납재의 종류 및 회로판의 측부의 형상도 함께 나타냈다. 비교예 2-1 ∼ 2-3 에서는, 내구성의 평가에 있어서 어느 경우에도 크랙이 발생해 있었다. 비교예 1-1 ∼ 1-3 에서는, 납재의 종류 및 측부의 형상에 따라 크랙의 발생 수가 변동하였다. 한편, 실시예 1-1 ∼ 1-3 및 실시 2-1 ∼ 2-3 에서는, 어느 경우에도 크랙이 발생하지 않았다. 즉, 표 2 에 나타내는 바와 같이, 회로판의 회로단과 땜납 레지스트의 내측 단부의 접합면을 따른 거리 (L1) 를 1.0 ㎜ 이상으로 함으로써, 히트 사이클에 대한 내구성이 향상되는 것이 확인되었다.
본 개시에 의하면, 히트 사이클에 대한 내구성이 우수한 회로 기판, 및 모듈이 제공된다.
10 ; 세라믹스 기판
10A ; 표면
10B ; 이면
20, 21, 23 ; 회로판
40 ; 방열판
20a, 40a ; 접합면
21A, 23A, 28 ; 측부
22 ; 도금막
24 ; 납재층
25 ; 회로단
27 ; 금속부
29 ; 구배부
29A ; 역구배부
30 ; 땜납 레지스트
30A ; 내측 단부
30B ; 외측 단부
32 ; 땜납 도포 영역
48 ; 측부
50 ; 땜납
52 ; 땜납 접속부
60 ; 전극
70 ; 패임부
80 ; 방열부
100 ; 회로 기판
200 ; 모듈

Claims (7)

  1. 세라믹스 기판과, 상기 세라믹스 기판에 접합되어 있는 1 개 또는 복수의 회로판과, 적어도 1개의 상기 회로판의 표면에 땜납 레지스트를 구비하고,
    상기 표면에 상기 땜납 레지스트가 형성되어 있는 상기 회로판과 상기 세라믹스 기판의 접합면에 직교하는 단면에서 보았을 때에, 상기 회로판의 회로단과 상기 땜납 레지스트의 내측 단부의 상기 접합면을 따른 거리 (L1) 가 1.0 ㎜ 이상인, 회로 기판.
  2. 제 1 항에 있어서,
    상기 단면에서 보았을 때에, 상기 회로판은 측부에 상기 접합면에 근접함에 따라 확대되는 구배부를 갖는, 회로 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 단면에서 보았을 때에, 상기 회로판의 측부의 전체가 상기 접합면에 근접함에 따라 확대되도록 형성되어 있는, 회로 기판.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 단면에서 보았을 때에, 상기 회로판은, 상기 접합면측으로부터, 측부에 상기 접합면에 근접함에 따라 확대되는 구배부와, 상기 접합면으로부터 멀어짐에 따라 확대되는 역구배부를, 이 순서로 갖는, 회로 기판.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 회로판의 상기 표면은, 니켈 및 인을 함유하는 도금막으로 구성되는, 회로 기판.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 회로판은, 금속부와, 당해 금속부와 상기 세라믹스 기판을 접합하는 납재층, 을 갖고,
    상기 납재층은, Ag, Cu, Sn 및 Ti 를 포함하고,
    Ag 와 Cu 의 합계 100 질량부에 대하여, Sn 을 4 질량부 이상 포함하는, 회로 기판.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 회로 기판과, 땜납에 의해 상기 회로판과 전기적으로 접속되어 있는 전극과, 상기 회로 기판의 상기 회로판측과는 반대측에 방열부를 구비하는, 모듈.
KR1020227008266A 2019-09-20 2020-09-15 회로 기판 및 이것을 구비하는 모듈 KR20220066051A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2019-171912 2019-09-20
JP2019171912 2019-09-20
PCT/JP2020/034891 WO2021054316A1 (ja) 2019-09-20 2020-09-15 回路基板及びこれを備えるモジュール

Publications (1)

Publication Number Publication Date
KR20220066051A true KR20220066051A (ko) 2022-05-23

Family

ID=74883753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227008266A KR20220066051A (ko) 2019-09-20 2020-09-15 회로 기판 및 이것을 구비하는 모듈

Country Status (5)

Country Link
EP (1) EP4033524A4 (ko)
JP (1) JP7441234B2 (ko)
KR (1) KR20220066051A (ko)
CN (1) CN114375495A (ko)
WO (1) WO2021054316A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013094213A1 (ja) 2011-12-20 2013-06-27 株式会社 東芝 セラミックス銅回路基板とそれを用いた半導体装置
JP2013175525A (ja) 2012-02-24 2013-09-05 Denki Kagaku Kogyo Kk セラミックス回路基板の製造方法およびその回路基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4439432B2 (ja) * 2005-05-30 2010-03-24 株式会社東芝 セラミックス回路基板製造方法
EP3125286B1 (en) * 2014-03-26 2019-05-08 Kyocera Corporation Circuit board and electronic device provided with same
CN109075136B (zh) * 2016-04-28 2022-08-02 电化株式会社 陶瓷电路基板及其制造方法
KR102521140B1 (ko) * 2017-07-25 2023-04-12 덴카 주식회사 세라믹스 회로 기판 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013094213A1 (ja) 2011-12-20 2013-06-27 株式会社 東芝 セラミックス銅回路基板とそれを用いた半導体装置
JP2013175525A (ja) 2012-02-24 2013-09-05 Denki Kagaku Kogyo Kk セラミックス回路基板の製造方法およびその回路基板

Also Published As

Publication number Publication date
WO2021054316A1 (ja) 2021-03-25
CN114375495A (zh) 2022-04-19
EP4033524A4 (en) 2022-12-28
EP4033524A1 (en) 2022-07-27
JPWO2021054316A1 (ko) 2021-03-25
JP7441234B2 (ja) 2024-02-29

Similar Documents

Publication Publication Date Title
KR102422607B1 (ko) 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 및 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 히트 싱크의 제조 방법
CN105189109B (zh) 接合体、功率模块用基板及自带散热器的功率模块用基板
EP3208839B1 (en) Substrate with cooler for power modules and method for producing same
KR102154889B1 (ko) 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법
KR102220852B1 (ko) 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법
JP5759902B2 (ja) 積層材およびその製造方法
KR20120098637A (ko) 파워 모듈용 기판, 히트싱크가 부착된 파워 모듈용 기판, 파워 모듈, 파워 모듈용 기판의 제조 방법 및 히트싱크가 부착된 파워 모듈용 기판의 제조 방법
JP4104253B2 (ja) 基板一体型構造体
JP2021150455A (ja) 金属部材の仮止め方法、接合体の製造方法、及び、絶縁回路基板の製造方法
JP6904094B2 (ja) 絶縁回路基板の製造方法
KR20200083455A (ko) 접합체, 및, 절연 회로 기판
KR102380037B1 (ko) Ag 하지층이 형성된 파워 모듈용 기판 및 파워 모듈
KR20220066051A (ko) 회로 기판 및 이것을 구비하는 모듈
KR20220160540A (ko) 회로 기판, 접합체, 및 이들의 제조 방법
JP6481409B2 (ja) パワーモジュール用基板及びパワーモジュール
JP6020256B2 (ja) ヒートシンク付パワーモジュール用基板の製造方法
WO2020218193A1 (ja) セラミックス回路基板および電子部品モジュール
JP2013211545A (ja) セラミックス回路基板及びその製造方法、半導体モジュール
JP2011183797A (ja) 積層材およびその製造方法
WO2023190253A1 (ja) 回路基板及びその製造方法、並びにパワーモジュール
JP7281603B2 (ja) 複合基板
JP7330382B2 (ja) 複合基板
WO2023190255A1 (ja) 回路基板及びその製造方法、並びにパワーモジュール
WO2023190246A1 (ja) 回路基板及びその製造方法、並びにパワーモジュール
JP2019087608A (ja) 接合体、絶縁回路基板、ヒートシンク付絶縁回路基板、ヒートシンク、及び、接合体の製造方法、絶縁回路基板の製造方法、ヒートシンク付絶縁回路基板の製造方法、ヒートシンクの製造方法