JP7441234B2 - 回路基板及びこれを備えるモジュール - Google Patents

回路基板及びこれを備えるモジュール Download PDF

Info

Publication number
JP7441234B2
JP7441234B2 JP2021546908A JP2021546908A JP7441234B2 JP 7441234 B2 JP7441234 B2 JP 7441234B2 JP 2021546908 A JP2021546908 A JP 2021546908A JP 2021546908 A JP2021546908 A JP 2021546908A JP 7441234 B2 JP7441234 B2 JP 7441234B2
Authority
JP
Japan
Prior art keywords
circuit board
ceramic substrate
circuit
solder
solder resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021546908A
Other languages
English (en)
Other versions
JPWO2021054316A1 (ja
Inventor
晃正 湯浅
聖治 小橋
浩二 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denka Co Ltd
Original Assignee
Denka Co Ltd
Denki Kagaku Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denka Co Ltd, Denki Kagaku Kogyo KK filed Critical Denka Co Ltd
Publication of JPWO2021054316A1 publication Critical patent/JPWO2021054316A1/ja
Application granted granted Critical
Publication of JP7441234B2 publication Critical patent/JP7441234B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Description

本開示は回路基板及びこれを備えるモジュールに関する。
ロボット及びモーター等の産業機器の高性能化に伴い、パワーモジュールに搭載される半導体素子から発生する熱も増加の一途を辿っている。この熱を効率よく放散させるため、良好な熱伝導を有するセラミックス基板を備える回路基板が用いられている。このような回路基板には、セラミックス基板と金属板の接合時における加熱及び冷却工程、及び使用時のヒートサイクルによって熱応力が発生する。これに伴って、セラミックス基板にクラックが発生したり、金属板が剥離したりする場合がある。
そこで、セラミックス回路基板に発生する熱応力を緩和するため、特許文献１では、セラミックス基板の一方面に設けられた金属回路の回路端部の角度を所定の範囲にすることが提案されている。特許文献２では、熱サイクルによる耐久性を向上するため、銅板の端部の形状を特定のものにすることが提案されている。
特開２０１３－１７５５２５号公報 国際公開第２０１３／０９４２１３号
回路基板は、用いられる用途に応じて、信頼性に十分に優れることが求められる。例えば、電車の駆動部及び電気自動車等のパワーモジュールの分野では、ヒートサイクルが過酷な条件となっても、優れた信頼性を維持することが求められる。一方で、回路基板を例えばモジュール化する際に半田を用いて回路板に電極を接続すると、回路板の表面に塗布した半田に起因してセラミックス基板に熱応力（引張応力）が生じる。この熱応力は、セラミックス基板における回路板の回路端近傍に集中し、これがヒートサイクルにおける耐久性低下の要因となっていた。
そこで、本開示は、ヒートサイクルに対する耐久性に優れる回路基板、及びモジュールを提供する。
本開示の一側面に係る回路基板は、セラミックス基板と、セラミックス基板に接合されている一つ又は二つ以上の回路板と、少なくとも一つの回路板の表面に半田レジストと、を備え、表面に半田レジストが設けられている回路板とセラミックス基板との接合面に直交する断面でみたときに、回路板の回路端と半田レジストの内側端部との接合面に沿う距離Ｌ１が１．０ｍｍ以上である。
上記回路基板は、少なくとも一つの回路板の表面に半田の流動を抑制する半田レジストを備える。このため、半田が回路板の回路端の近傍に流出すること抑制できる。そして、回路板の回路端と半田レジストの内側端部との距離Ｌ１が１．０ｍｍ以上であることから、半田が回路端付近にまで流出することが抑制される。これによって、セラミックス基板において回路板の回路端付近に生じる熱応力が低減され、ヒートサイクルに対する耐久性を向上することができる。
上記断面でみたときに、上記回路板は、側部に接合面に近接するにつれて拡がる勾配部を有していてよい。これによって、セラミックス基板において回路板の回路端付近に生じる熱応力が分散され、ヒートサイクルに対する耐久性を一層向上することができる。
上記断面でみたときに、上記回路板の側部の全体が接合面に近接するにつれて拡がるように形成されていてよい。これによって、セラミックス基板において回路板の回路端付近に生じる熱応力が分散され、ヒートサイクルに対する耐久性を一層向上することができる。
上記断面でみたときに、上記回路板は、上記接合面側から、側部に上記接合面に近接するにつれて拡がる勾配部と、上記接合面から離れるにつれて拡がる逆勾配部とを、この順に有していてもよい。
上記回路板の表面は、ニッケル及びリンを含有するめっき膜で構成されていてよい。表面が上記めっき膜で構成されている回路板は、半田のぬれ性が良く半田が流動し易い。上述の回路基板は、半田レジストを備えるとともに距離Ｌ１が所定値以上であることから、回路板の表面がめっき膜で構成されていても、半田が回路端近傍まで流出することを抑制できる。したがって、ヒートサイクルに対する耐久性を向上することができる。
上記回路基板は、金属部と、当該金属部とセラミックス基板とを接合するろう材層と、を有し、ろう材層は、Ａｇ、Ｃｕ、Ｓｎ及びＴｉを含み、ＡｇとＣｕの合計１００質量部に対し、Ｓｎを４質量部以上含んでよい。このようなろう材層を有する接合部は、セラミックス基板と回路板とを十分強固に接合させることができる。
本開示の一側面に係るモジュールは、上述のいずれかの回路基板と、半田によって回路板と電気的に接続されている電極と、回路基板の金属層側とは反対側に放熱部と、を備える。上記回路基板は回路板の表面に半田レジストを備え、距離Ｌ１が所定値以上であることから、半田が回路板の回路端近傍にまで流出することを抑制できる。したがって、セラミックス基板において回路板の回路端付近に生じる熱応力が低減され、モジュールのヒートサイクルに対する耐久性を向上することができる。
本開示によれば、ヒートサイクルに対する耐久性に優れる回路基板、及びモジュールを提供することができる。
図１は、一実施形態に係る回路基板の平面図である。 図２は、図１のＩＩ－ＩＩ線断面図である。 図３は、一実施形態に係る回路基板における回路板の回路端近傍を示す拡大断面図である。 図４は、別の実施形態に係る回路基板における回路板の回路端近傍の断面を示す拡大断面図である。 図５は、さらに別の実施形態に係る回路基板における回路板の回路端近傍の断面を示す拡大断面図である。 図６は、一実施形態に係るモジュールを模式的に示す断面図である。
以下、場合により図面を参照して、本開示の一実施形態について説明する。ただし、以下の実施形態は、本開示を説明するための例示であり、本開示を以下の内容に限定する趣旨ではない。説明において、同一要素又は同一機能を有する要素には同一符号を用い、場合により重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、各要素の寸法比率は図示の比率に限られるものではない。
図１は、本実施形態の回路基板の平面図である。回路基板１００は、セラミックス基板１０とセラミックス基板１０の表面１０Ａに接合されている３つの回路板２０と、回路板２０の表面に半田レジスト３０と、を備える。半田レジスト３０は、回路板２０の表面において半田塗布領域３２を区画するように回路板２０の表面の上縁に沿って設けられている。本開示では、回路板２０とセラミックス基板１０との接合面における回路板２０の外縁を回路端２５と称する。
図２は、図１のＩＩ－ＩＩ線断面図である。回路板２０は接合面２０ａにおいてセラミックス基板１０と接合している。図２は、接合面２０ａに直交する面で切断したときの回路基板１００の断面を示している。セラミックス基板１０の表面１０Ａには回路板２０が接合され、裏面１０Ｂには放熱板４０が接合されている。回路板２０と放熱板４０は同じ材質で構成されていてもよいし、異なる材質で構成されていてもよい。導電性及び放熱性を向上する観点から、例えば主成分としてＣｕを含有してよい。回路板２０は電気信号を伝達する機能を有するのに対し、放熱板４０は熱を伝達する機能を有するものであってよい。ただし、放熱板４０は、電気信号を伝達する機能を有してもよい。
回路板２０及び放熱板４０は、それぞれ、ろう材層２４を有している。回路板２０及び放熱板４０は、ろう材層２４によって、セラミックス基板１０の表面１０Ａ及び裏面１０Ｂに接合されている。回路板２０及び放熱板４０は接合するろう材層２４の材質及び厚みは同じであってもよいし、異なっていてもよい。
回路板２０は、側部２８の全体が、セラミックス基板１０と回路板２０との接合面２０ａに近接するにつれて拡がるように形成されている。放熱板４０の側部４８も同様にセラミックス基板１０と放熱板４０との接合面４０ａに近接するにつれて拡がるように形成されている。セラミックス基板１０の厚みは例えば０．５～２ｍｍであってよく、０．９～１．１ｍｍであってもよい。回路板２０の厚みは、例えば０．１～１ｍｍであってよく、０．２～０．５ｍｍであってもよい。放熱板４０の厚みは、例えば０．１～１ｍｍであってよく、０．２～０．４ｍｍであってもよい。
図３は、回路基板１００における回路板２０の回路端２５近傍を示す拡大断面図である。図３は図２と同様に接合面２０ａに直交する面で切断したときの断面を示している。回路板２０は、側部２８に、セラミックス基板１０と回路板２０との接合面２０ａに近接するにつれて拡がる勾配部２９を有する。回路板２０は、側部２８の全体が接合面２０ａに近接するにつれて拡がるように形成されている。
回路端２５と半田レジスト３０の内側端部３０Ａとの接合面２０ａに沿う距離Ｌ１は、１．０ｍｍ以上である。これによって、セラミックス基板１０において回路板２０の回路端２５付近に生じる熱応力が低減され、ヒートサイクルに対する耐久性を向上することができる。同様の観点から、距離Ｌ１は、１．５ｍｍ以上であってよい。一方、半田塗布領域３２の十分なサイズを確保する観点から、距離Ｌ１は５ｍｍ以下であってよく、４ｍｍ以下であってもよい。
半田塗布領域３２の十分なサイズを確保しつつ、半田塗布領域３２の外部に半田が流出することを十分に抑制する観点から、半田レジスト３０の幅、すなわち、半田レジスト３０の内側端部３０Ａと外側端部３０Ｂとの間の距離Ｌ２は、０．５ｍｍ～３ｍｍであってよく、１．０～２．０ｍｍであってもよい。距離Ｌ１と距離Ｌ２の差（Ｌ１－Ｌ２）は、０．３～１．５ｍｍであってよい。これによって、熱応力の低減作用を十分に維持しつつ、半田塗布領域３２から半田が流出することを十分に抑制することができる。
半田レジスト３０は、通常の材料を用いて形成することが可能であり、例えば、エポキシ樹脂等の樹脂成分と無機粒子とを含有する。回路板２０は、内部に金属部２７と、金属部２７を覆うめっき膜２２と、セラミックス基板１０側にろう材層２４とを有する。金属部２７は、導電性及び熱伝導性を向上する観点から、例えば銅、アルミニウム又はこれらの合金で構成されていてよい。
めっき膜２２は、半田のぬれ性を向上する観点から、無電解Ｎｉめっき膜であってよい。無電解Ｎｉめっき膜は、ニッケルを１～１２質量％含有するニッケル－リンめっき膜であってよい。このような無電解Ｎｉめっき膜を備えることによって、ヒートサイクルに対する耐久性に優れつつ、半田のぬれ性にも優れる回路基板１００とすることができる。
セラミックス基板１０は、窒化アルミニウムを含有するものであってよい。セラミックス基板１０と回路板２０とを接合する機能を有するろう材層２４は、ろう材を加熱して生成されるものであってよい。ろう材層２４は、例えば、Ａｇ、Ｃｕ、Ｓｎ及びＴｉを含む。Ｔｉは窒化アルミニウムと反応することから、Ｔｉを含有することによって、窒化アルミニウムを含有するセラミックス基板１０と回路板２０との接合強度を十分に高くすることができる。上記反応を促進する観点から、Ｔｉは水素化物（ＴｉＨ２）として含まれていてよい。ＡｇとＣｕの合計１００質量に対するＴｉＨ２の含有量は例えば１～８質量部であってよい。また、セラミックス基板１０と回路板２０との間に発生する熱応力を緩和する観点から、ＡｇとＣｕの合計１００質量に対するＺｒの含有量は２質量部未満であってよく、１質量部未満であってもよい。
ろう材層２４は、Ｓｎを含有することによって低い温度でセラミックス基板１０と回路板２０とを接合することができる。このため、ＡｇとＣｕの合計１００質量に対するＳｎの含有量は４質量部以上であってよく、８質量部以上であってもよい。なお、Ｓｎが多すぎると、ＴｉとＳｉの化合物が生じ、接合不良部が部分的に発生する場合がある。このため、ＡｇとＣｕの合計１００質量に対するＳｎの含有量は３０質量部以下であってよく、２０質量部以下であってもよい。ろう材層２４の厚みは、３～２０μｍであってよく、５～１５μｍであってよい。めっき膜２２の厚みは１～８μｍであってよく、２～６μｍであってもよい。
図４は別の実施形態に係る回路基板における回路板の回路端近傍の断面を示す拡大断面図である。図４は、図３と同様に接合面２０ａに直交する断面を示している。図４の回路板２１は、図３の回路板２０と同様に、側部２１Ａに接合面２０ａに近接するにつれて拡がる勾配部２９を有する。回路板２１も、側部２８の全体が接合面２０ａに近接するにつれて拡がるように形成されている。
本実施形態に係る回路基板は、このような形状を有する回路板２１が、回路板２０の代わりにセラミックス基板１０に接合される。このような回路基板では、セラミックス基板１０において回路板２１の回路端２５付近に生じる熱応力が分散され、回路基板のヒートサイクルに対する耐久性を一層向上することができる。回路板２１の側部２１Ａの輪郭は、図４に示すように変曲点を２つ有する曲線状であってよく、変曲点を３つ以上有する曲線状であってよく、階段状であってもよい。回路板２１は、図３の回路板２０と同様にめっき膜２２、金属部２７及びろう材層２４を有する。
図５はさらに別の実施形態に係る回路基板における回路板の回路端近傍の断面を示す拡大断面図である。図５も、図３と同様に接合面２０ａに直交する断面を示している。図５の回路板２３の側部２３Ａは、回路板２３の上端及び下端の間に、上端及び下端よりも、回路板２３の内部側に窪んでいる窪み部７０が形成されている。回路板２３は、側部２３Ａに、接合面２０ａ側から、セラミックス基板１０と回路板２３との接合面２０ａに近接するにつれて拡がる勾配部２９、及び、接合面２０ａから離れるにつれて拡がる逆勾配部２９Ａを、この順に有する。なお、図３及び図４の回路板２０及び回路板２１は、逆勾配部を有しない。
本実施形態に係る回路基板は、このような形状を有する回路板２３が、回路板２０の代わりにセラミックス基板１０に接合される。このような回路基板であっても、距離Ｌ１が上述の範囲にあることによって、セラミックス基板１０において回路板２３の回路端２５付近に生じる熱応力が低減され、回路基板のヒートサイクルに対する耐久性を向上することができる。回路板２３は、図３の回路板２０と同様にめっき膜２２、金属部２７及びろう材層２４を有する。
本開示の回路基板の製造方法の一例を説明する。まず、無機化合物の粉末、バインダ樹脂、焼結助剤、可塑剤、分散剤、及び溶媒等を含むスラリーを成形してグリーンシートを得る工程を行う。
無機化合物の例としては、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ３Ｎ４）、炭化ケイ素、及び酸化アルミニウム等が挙げられる。焼結助剤としては、希土類金属、アルカリ土類金属、金属酸化物、フッ化物、塩化物、硝酸塩、及び硫酸塩等が挙げられる。これらは一種のみ用いてもよいし二種以上を併用してもよい。焼結助剤を用いることにより、無機化合物粉末の焼結を促進させることができる。バインダ樹脂の例としては、メチルセルロース、エチルセルロース、ポリビニルアルコール、ポリビニルブチラール、及び（メタ）アクリル系樹脂等が挙げられる。
可塑剤の例としては、精製グリセリン、グリセリントリオレート、ジエチレングリコール、ジ－ｎ－ブチルフタレート等のフタル酸系可塑剤、セバシン酸ジ－２－エチルヘキシル等の二塩基酸系可塑剤等が挙げられる。分散剤の例としては、ポリ（メタ）アクリル酸塩、及び（メタ）アクリル酸－マレイン酸塩コポリマーが挙げられる。溶媒としては、エタノール及びトルエン等の有機溶媒が挙げられる。
スラリーの成形方法の例としては、ドクターブレード法及び押出成形法が挙げられる。次に、成形して得られたグリーンシートを脱脂して焼結する工程を行う。脱脂は、例えば、４００～８００℃で、０．５～２０時間加熱して行ってよい。これによって、無機化合物の酸化及び劣化を抑制しつつ、有機物（炭素）の残留量を低減することができる。焼結は、窒素、アルゴン、アンモニア又は水素等の非酸化性ガス雰囲気下、１７００～１９００℃に加熱して行う。これによって、セラミックス基板１０を得ることができる。必要に応じてセラミックス基板１０はレーザー加工によって端部を切断し、形状を整えてもよい。
上述の脱脂及び焼結は、グリーンシートを複数積層した状態で行ってもよい。積層して脱脂及び焼結を行う場合、焼成後の基材の分離を円滑にするため、グリーンシート間に離型剤による離型層を設けてよい。離型剤としては、例えば、窒化ホウ素（ＢＮ）を用いることができる。離型層は、例えば、窒化ホウ素の粉末のスラリーを、スプレー、ブラシ、ロールコート、又はスクリーン印刷等の方法により塗布して形成してよい。積層するグリーンシートの枚数は、セラミックス基板の量産を効率的に行いつつ、脱脂を十分に進行させる観点から、例えば５～１００枚であってよく、１０～７０枚であってもよい。
このようにして、図１及び図２に示すようなセラミックス基板１０が得られる。続いて、セラミックス基板１０と、一対の金属基板を用いて複合基板を得る工程を行う。具体的には、まず、ろう材を介して、セラミックス基板１０の表面１０Ａ及び裏面１０Ｂに一対の金属基板をそれぞれ貼り合わせる。金属基板は、セラミックス基板１０と同様の平板形状であってよい。ろう材は、セラミックス基板１０の表面１０Ａ及び裏面１０Ｂに、ロールコーター法、スクリーン印刷法、又は転写法等の方法によって塗布する。ろう材は、例えば、Ａｇ、Ｃｕ、Ｓｎ及びＴｉＨ２等の金属及び金属化合物成分、有機溶媒、及びバインダ等を含有する。ろう材の粘度は、例えば５～２０Ｐａ・ｓであってよい。ろう材における有機溶媒の含有量は、例えば、５～２５質量％、バインダ量の含有量は、例えば、２～１５質量％であってよい。
ろう材が塗布されたセラミックス基板１０の表面１０Ａ及び裏面１０Ｂに、金属基板を貼り合わせた後、加熱炉で加熱してセラミックス基板１０と金属基板とを十分に接合させて複合基板を得る。加熱温度は例えば７００～９００℃であってよい。炉内の雰囲気は窒素等の不活性ガスであってよく、大気圧未満の減圧下で行ってもよいし、真空下で行ってもよい。加熱炉は、複数の接合体を連続的に製造する連続式のものであってもよいし、一つ又は複数の接合体をバッチ式で製造するものであってもよい。加熱は、接合体を積層方向に押圧しながら行ってもよい。
次に、複合基板における金属基板の一部を除去して回路板２０を形成する工程を行う。この工程は、例えば、フォトリソグラフィによって行ってよい。具体的には、まず、複合基板の表面に感光性を有するレジストを印刷する。そして、露光装置を用いて、所定形状を有するレジストパターンを形成する。レジストはネガ型であってもよいしポジ型であってもよい。未硬化のレジストは、例えば洗浄によって除去する。
レジストパターンを形成した後、エッチングによって、金属基板のうちレジストパターンに覆われていない部分を除去する。これによって、当該部分にはセラミックス基板１０の表面１０Ａ及び裏面１０Ｂの一部が露出する。その後、レジストパターンを除去すれば、回路基板１００が得られる。以上、回路基板１００の製造方法の一例を説明したが、これに限定されるものではない。なお、エッチングの条件又はエッチングの回数を変えることによって、回路板２０の側部２８の形状を調整することができる。
図６は、一実施形態に係るモジュールを模式的に示す断面図である。図６のモジュール２００は、ヒートサイクルに対する耐久性に優れることから、例えば大電流を扱うパワーモジュールであってよい。モジュール２００は、回路基板１００と、回路基板１００の放熱板４０側に半田接続部５２を介して放熱部８０が接合されている。放熱部８０は、回路板２０及び放熱板４０よりも高い熱伝導率を有する。このような放熱部８０を備えることによって、電極６０に接続される半導体素子等を効率よく冷却することができる。放熱部はアルミニウム等の金属とＳｉＣ等のセラミックスとの複合材料で構成されていてよい。半田接続部５２は、Ｐｂフリー半田であってよく、ＳｎとＰｂの共晶半田であってもよい。
モジュール２００における回路基板１００の回路板２０には、半田５０によってＬ字型の電極６０が電気的に接続されている。電極６０は図示しない半導体素子に接続されていてもよい。すなわち、モジュール２００は半導体モジュールであってよい。半田５０としては、Ｐｂフリー半田であってよく、ＳｎとＰｂの共晶半田であってもよい。半田５０は、半田塗布領域３２内に設けられている。回路基板１００の距離Ｌ１が所定値以上であることから、半田５０が回路板２０の回路端２５近傍に形成されることを抑制できる。したがって、セラミックス基板１０において回路板２０の回路端２５付近に生じる熱応力が低減され、モジュール２００のヒートサイクルに対する耐久性を向上することができる。
以上、本開示の実施形態を説明したが、本開示は上記実施形態に何ら限定されるものではない。例えば、モジュール２００における回路基板は回路板２０ではなく、図４の回路板２１、図５の回路板２３又はこれらとは異なる形状の回路板を備えるものであってよい。また、セラミックス基板１０の裏面１０Ｂに設けられる放熱板４０は、回路板２０、回路板２１、又は回路板２３と同様の形状を有していてもよい。また、回路基板における全ての回路板における距離Ｌ１が上述の範囲である必要はなく、少なくとも一つの回路板における距離Ｌ１が上述の範囲であればよい。
実施例及び比較例を参照して本開示の内容をより詳細に説明するが、本開示は下記の実施例に限定されるものではない。
［回路基板の作製］
（実施例１－１）
図２に示すような断面構造を有する回路基板を以下の手順で作製した。厚さ１ｍｍの窒化アルミニウム製のセラミックス基板、厚さ０．３ｍｍの銅板Ａ、及び厚さ０．２５ｍｍの銅板Ｂを準備した。セラミックス基板の両面の所定箇所にろう材ａを塗布した。ろう材ａの組成は、表１に示すとおりであった。なお、表１中の数字は、ＡｇとＣｕの合計を１００質量部としたときの各成分の質量部を示している。
ろう材ａを介して、銅板Ａ、セラミックス基板及び銅板Ｂをこの順に貼り合わせ、真空中、８００℃で１時間加熱した。このようにしてセラミックス基板に銅板Ａ及び銅板Ｂを接合して複合基板を得た。露光装置を用いて銅板Ａの上に所定形状を有するレジストパターンを形成した後、塩化銅水溶液、次いで過酸化水素と酸性フッ化アンモニウムの混合液を用いてエッチングを行い、レジストパターンに覆われていない部分を除去した。その後、アルカリ剥離液でレジストパターンを除去した。
その後、塩化銅水溶液にて２回目のエッチングを行って、セラミックス基板上において回路板の構成部分となる金属部の形状を整えた。その後、Ｎｉ－Ｐめっき液（リン濃度：８～１２質量％）を用いて無電解メッキ処理を行い、セラミックス基板上にめっき膜を有する回路板を形成した。この回路板は、図４に示すように、側部の全体が接合面に近接するにつれて拡がるように形成されていた。
回路板の上面の所定位置に半田レジストを塗布して乾燥させ、図３に示すような断面構造を有する回路基板を得た。図３における距離Ｌ１及び距離Ｌ２は、表２に示すとおりとした。
（実施例１－２）
ろう材ａの代わりに表１のろう材ｂを用いたこと以外は、実施例１－１と同様にして回路基板を作製した。
（実施例１－３）
塩化銅水溶液を用いる２回目のエッチングを行わなかったこと以外は、実施例１－１と同様にして回路基板を作製した。回路板の側部には、図５に示すように、回路板２３の上端及び下端の間に、上端及び下端よりも、回路板２３の内部側に窪んでいる窪み部が形成されていた。すなわち、回路板は、接合面側から、側部に接合面に近接するにつれて拡がる勾配部と、接合面から離れるにつれて拡がる逆勾配部とを、この順に有していた。
（実施例２－１）
半田レジストの位置を調整し、距離Ｌ１及び距離Ｌ２を、表２に示すとおりにしたこと以外は、実施例１－１と同様にして回路基板を作製した。
（実施例２－２）
半田レジストの位置を調整し、距離Ｌ１及び距離Ｌ２を、表２に示すとおりにしたこと以外は、実施例１－２と同様にして回路基板を作製した。
（実施例２－３）
半田レジストの位置を調整し、距離Ｌ１及び距離Ｌ２を、表２に示すとおりにしたこと以外は、実施例１－３と同様にして回路基板を作製した。
（比較例１－１）
半田レジストの位置を調整し、距離Ｌ１及び距離Ｌ２を、表２に示すとおりにしたこと以外は、実施例１－１と同様にして回路基板を作製した。
（比較例１－２）
半田レジストの位置を調整し、距離Ｌ１及び距離Ｌ２を、表２に示すとおりにしたこと以外は、実施例１－２と同様にして回路基板を作製した。
（比較例１－３）
半田レジストの位置を調整し、距離Ｌ１及び距離Ｌ２を、表２に示すとおりにしたこと以外は、実施例１－３と同様にして回路基板を作製した。
（比較例２－１）
距離Ｌ１及び距離Ｌ２を、表２に示すとおりにしたこと以外は、実施例１－１と同様にして回路基板を作製した。すなわち、半田レジストを設けなかったこと以外は、実施例１－１と同様にして回路基板を作製した。
（比較例２－２）
距離Ｌ１及び距離Ｌ２を、表２に示すとおりにしたこと以外は、実施例１－２と同様にして回路基板を作製した。すなわち、半田レジストを設けなかったこと以外は、実施例１－２と同様にして回路基板を作製した。
（比較例２－３）
距離Ｌ１及び距離Ｌ２を、表２に示すとおりにしたこと以外は、実施例１－３と同様にして回路基板を作製した。すなわち、半田レジストを設けなかったこと以外は、実施例１－３と同様にして回路基板を作製した。
Figure 0007441234000001
［ヒートサイクルに対する耐久性の評価］
Ｌ型形状を有する銅電極を準備した。共晶半田を用いて、各実施例及び各比較例の回路基板の回路板に銅電極を接続した。このとき、共晶半田は回路板の半田塗布領域の外側にはみ出ないようにした。比較例２－１～２－３では、共晶半田が回路板の側部にまではみ出ないようにした。
銅電極が半田で接続された各回路基板のヒートサイクルに対する耐久性を以下の手順で評価した。各回路基板を、－４０℃で３０分間冷却した後、１２５℃で３０分間加熱する一連の工程を１サイクルとして、当該サイクルを１００回繰り返した。その後、セラミックス基板以外をエッチング処理にて除去し、セラミックス基板の表面のうち回路板の回路端付近を光学顕微鏡（倍率：２０倍）で観察して、クラックの有無を評価した。各実施例及び各比較例について、２個ずつ回路基板を作製して評価を行った。クラックが発生していた回路基板の個数を表２の「条件１」の欄に示す。
上記サイクルを２００回繰り返して行った後、上述の手順と同様にしてクラックの有無を評価した。クラックが発生していた回路基板の個数を表２の「条件２」の欄に示す。
Figure 0007441234000002
表２には、ろう材の種類及び回路板の側部の形状も合わせて示した。比較例２－１～２－３では、耐久性の評価においていずれの場合もクラックが発生していた。比較例１－１～１－３では、ろう材の種類及び側部の形状に応じてクラックの発生数が変動した。一方、実施例１－１～１－３及び実施２－１～２－３では、いずれの場合もクラックが発生しなかった。すなわち、表２に示すとおり、回路板の回路端と半田レジストの内側端部との接合面に沿う距離Ｌ１を１．０ｍｍ以上にすることによって、ヒートサイクルに対する耐久性が向上することが確認された。
本開示によれば、ヒートサイクルに対する耐久性に優れる回路基板、及びモジュールが提供される。
１０…セラミックス基板、１０Ａ…表面、１０Ｂ…裏面、２０，２１，２３…回路板、４０…放熱板、２０ａ，４０ａ…接合面、２１Ａ，２３Ａ，２８…側部、２２…めっき膜、２４…ろう材層、２５…回路端、２７…金属部、２９…勾配部、２９Ａ…逆勾配部、３０…半田レジスト、３０Ａ…内側端部、３０Ｂ…外側端部、３２…半田塗布領域、４８…側部、５０…半田、５２…半田接続部、６０…電極、７０…窪み部、８０…放熱部、１００…回路基板、２００…モジュール。

Claims (7)

  1. セラミックス基板と、前記セラミックス基板に接合されている一つ又は複数の回路板と、少なくとも一つの前記回路板の表面に半田レジストと、を備え、
    前記表面に前記半田レジストが設けられている前記回路板と前記セラミックス基板との接合面に直交する断面でみたときに、前記回路板の回路端と前記半田レジストの内側端部との前記接合面に沿う距離Ｌ１が１．０ｍｍ以上であり、
    前記距離Ｌ １ と、前記半田レジストの内側端部と外側端部との間の距離Ｌ ２ との差が、０．３～１．５ｍｍである、回路基板。
  2. 前記断面でみたときに、前記回路板は側部に前記接合面に近接するにつれて拡がる勾配部を有する、請求項１に記載の回路基板。
  3. 前記断面でみたときに、前記回路板の側部の全体が前記接合面に近接するにつれて拡がるように形成されている、請求項１又は２に記載の回路基板。
  4. 前記断面でみたときに、前記回路板は、前記接合面側から、側部に前記接合面に近接するにつれて拡がる勾配部と、前記接合面から離れるにつれて拡がる逆勾配部とを、この順に有する、請求項１又は２に記載の回路基板。
  5. 前記回路板の前記表面は、ニッケル及びリンを含有するめっき膜で構成される、請求項１～４のいずれか一項に記載の回路基板。
  6. 前記回路板は、金属部と、当該金属部と前記セラミックス基板とを接合するろう材層と、を有し、
    前記ろう材層は、Ａｇ、Ｃｕ、Ｓｎ及びＴｉを含み、
    ＡｇとＣｕの合計１００質量部に対し、Ｓｎを４質量部以上含む、請求項１～５のいずれか一項に記載の回路基板。
  7. 請求項１～６のいずれか一項に記載の回路基板と、半田によって前記回路板と電気的に接続されている電極と、前記回路基板の前記回路板側とは反対側に放熱部と、を備えるモジュール。
JP2021546908A 2019-09-20 2020-09-15 回路基板及びこれを備えるモジュール Active JP7441234B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019171912 2019-09-20
JP2019171912 2019-09-20
PCT/JP2020/034891 WO2021054316A1 (ja) 2019-09-20 2020-09-15 回路基板及びこれを備えるモジュール

Publications (2)

Publication Number Publication Date
JPWO2021054316A1 JPWO2021054316A1 (ja) 2021-03-25
JP7441234B2 true JP7441234B2 (ja) 2024-02-29

Family

ID=74883753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021546908A Active JP7441234B2 (ja) 2019-09-20 2020-09-15 回路基板及びこれを備えるモジュール

Country Status (5)

Country Link
EP (1) EP4033524A4 (ja)
JP (1) JP7441234B2 (ja)
KR (1) KR20220066051A (ja)
CN (1) CN114375495A (ja)
WO (1) WO2021054316A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268824A (ja) 2005-05-30 2005-09-29 Toshiba Corp セラミックス回路基板
WO2013094213A1 (ja) 2011-12-20 2013-06-27 株式会社 東芝 セラミックス銅回路基板とそれを用いた半導体装置
WO2015147193A1 (ja) 2014-03-26 2015-10-01 京セラ株式会社 回路基板およびこれを備える電子装置
WO2017188273A1 (ja) 2016-04-28 2017-11-02 デンカ株式会社 セラミック回路基板及びその製造方法
WO2019022133A1 (ja) 2017-07-25 2019-01-31 デンカ株式会社 セラミックス回路基板及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013175525A (ja) 2012-02-24 2013-09-05 Denki Kagaku Kogyo Kk セラミックス回路基板の製造方法およびその回路基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268824A (ja) 2005-05-30 2005-09-29 Toshiba Corp セラミックス回路基板
WO2013094213A1 (ja) 2011-12-20 2013-06-27 株式会社 東芝 セラミックス銅回路基板とそれを用いた半導体装置
WO2015147193A1 (ja) 2014-03-26 2015-10-01 京セラ株式会社 回路基板およびこれを備える電子装置
WO2017188273A1 (ja) 2016-04-28 2017-11-02 デンカ株式会社 セラミック回路基板及びその製造方法
WO2019022133A1 (ja) 2017-07-25 2019-01-31 デンカ株式会社 セラミックス回路基板及びその製造方法

Also Published As

Publication number Publication date
CN114375495A (zh) 2022-04-19
KR20220066051A (ko) 2022-05-23
EP4033524A4 (en) 2022-12-28
JPWO2021054316A1 (ja) 2021-03-25
WO2021054316A1 (ja) 2021-03-25
EP4033524A1 (en) 2022-07-27

Similar Documents

Publication Publication Date Title
TWI550790B (zh) 電源模組用基板、附散熱塊之電源模組用基板、電源模組、及電源模組用基板之製造方法
WO1991016805A1 (en) Ceramic circuit board
JP5759902B2 (ja) 積層材およびその製造方法
JP5002614B2 (ja) セラミックス回路基板の製造方法
JP7441234B2 (ja) 回路基板及びこれを備えるモジュール
WO2021200866A1 (ja) 回路基板、接合体、及びこれらの製造方法
JP5640569B2 (ja) パワーモジュール用基板の製造方法
JP6432373B2 (ja) ヒートシンク付パワーモジュール用基板、パワーモジュール、及び、ヒートシンク付パワーモジュール用基板の製造方法
JPH09181423A (ja) セラミックス回路基板
JP6182903B2 (ja) セラミック回路基板の製造方法
JP6020256B2 (ja) ヒートシンク付パワーモジュール用基板の製造方法
JP3933287B2 (ja) ヒートシンク付き回路基板
WO2023190253A1 (ja) 回路基板及びその製造方法、並びにパワーモジュール
JP7330382B2 (ja) 複合基板
WO2023188670A1 (ja) 回路基板及びその製造方法
JP7281603B2 (ja) 複合基板
WO2023190255A1 (ja) 回路基板及びその製造方法、並びにパワーモジュール
JP3190282B2 (ja) 回路基板の製造方法
JP3729637B2 (ja) 電子部品
JP4668476B2 (ja) 接合体の製造方法
JP7431388B1 (ja) セラミック複合基板、及びセラミック複合基板の製造方法
WO2021200801A1 (ja) セラミックス回路基板、電子デバイス、金属部材、及びセラミックス回路基板の製造方法
JP7431387B1 (ja) セラミック複合基板、及びセラミック複合基板の製造方法
JP2023040786A (ja) セラミック複合基板
JPH11354698A (ja) ヒートシンク付き回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231221

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20240125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240216

R150 Certificate of patent or registration of utility model

Ref document number: 7441234

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150