KR20220063830A - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR20220063830A
KR20220063830A KR1020200149213A KR20200149213A KR20220063830A KR 20220063830 A KR20220063830 A KR 20220063830A KR 1020200149213 A KR1020200149213 A KR 1020200149213A KR 20200149213 A KR20200149213 A KR 20200149213A KR 20220063830 A KR20220063830 A KR 20220063830A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
separation structure
isolation
separation
isolation structure
Prior art date
Application number
KR1020200149213A
Other languages
English (en)
Inventor
강동훈
오광영
장종광
김진영
이태헌
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200149213A priority Critical patent/KR20220063830A/ko
Priority to US17/515,769 priority patent/US20220149089A1/en
Priority to CN202111303999.3A priority patent/CN114464636A/zh
Publication of KR20220063830A publication Critical patent/KR20220063830A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

이미지 센서를 제공한다. 이 이미지 센서는 제1 면 및 상기 제1 면과 대향하는 제2 면을 갖는 반도체 기판; 상기 반도체 기판의 상기 제1 면 아래의 회로 및 배선 구조물; 상기 반도체 기판의 상기 제2 면 상의 컬러 필터들 및 마이크로 렌즈들; 상기 반도체 기판의 제1 영역 내에서, 서로 수직한 제1 방향 및 제2 방향을 따라 배열되는 복수의 광전 변환 영역들; 및 상기 반도체 기판의 상기 제1 영역 내에서, 상기 복수의 광전 변환 영역들 사이에 배치되는 제1 분리 구조물을 포함한다. 상기 제1 분리 구조물은 하부 분리 구조물 및 상기 하부 분리 구조물 상의 상부 분리 구조물을 포함하고, 상기 제1 분리 구조물은 상기 복수의 광전 변환 영역들 사이에 위치하고 상기 제1 방향으로 연장되는 라인 부분을 포함하고, 상기 제1 분리 구조물의 상기 라인 부분의 상기 제1 방향의 단면 구조에서, 상기 하부 분리 구조물의 상부면 및 상기 상부 분리 구조물의 하부면 중 적어도 하나는 상기 반도체 기판의 상기 제1 면을 향하는 방향으로 휘어진 복수의 부분들을 포함한다.

Description

이미지 센서{IMAGE SENSOR}
본 발명은 이미지 센서에 관한 것이다.
화상을 촬영하여 전기적 신호로 변환하는 이미지 센서 칩은 디지털 카메라, 휴대전화용 카메라 및 휴대용 캠코더 등과 같은 일반 소비자용 전자기기뿐만 아니라, 자동차, 보안장치 및 로봇 등에 장착되는 카메라에도 사용되고 있다. 이러한 이미지 센서 칩은 소형화 및 높은 해상도가 요구되고 있기 때문에, 이러한 이미지 센서 칩의 소형화 및 높은 해상도의 요구를 충족시키기 위한 다양한 연구들이 수행되고 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 소형화를 구현할 수 있는 이미지 센서를 제공하는데 있다.
본 발명의 기술적 사상의 일 실시 예에 따른 이미지 센서를 제공한다. 이 이미지 센서는 하부 기판, 상기 하부 기판 상의 하부 배선 구조물, 상기 하부 기판 상에서 상기 하부 배선 구조물을 덮는 하부 절연 층을 포함하는 제1 칩 구조물; 및 상기 하부 칩 상의 제2 칩 구조물을 포함한다. 상기 제2 칩 구조물은, 상기 제1 칩 구조물과 마주보는 제1 면 및 상기 제1 면과 대향하는 제2 면을 갖는 반도체 기판; 상기 반도체 기판 내에서, 서로 수직한 제1 방향 및 제2 방향을 따라 배열되는 복수의 광전 변환 영역들; 상기 반도체 기판 내에서, 상기 복수의 광전 변환 영역들 사이에 배치되는 분리 구조물; 상기 반도체 기판의 상기 제1 면과 상기 제1 구조물 사이에 배치되는 상부 배선 구조물 및 상부 절연 층; 및 상기 반도체 기판의 상기 제2 면 상에서 상기 복수의 광전 변환 영역들과 중첩하는 컬러 필터들 및 마이크로 렌즈들을 포함한다. 상기 상부 절연 층은 상기 하부 절연 층과 접촉하고, 상기 분리 구조물은 하부 분리 구조물 및 상기 하부 분리 구조물 상의 상부 분리 구조물을 포함하고, 상기 분리 구조물은 상기 복수의 광전 변환 영역들 사이에 위치하고 상기 제1 방향으로 연장되는 라인 부분을 포함하고, 상기 분리 구조물의 상기 라인 부분의 상기 제1 방향의 단면 구조에서, 상기 하부 분리 구조물의 상부면은 오목한 복수의 제1 부분들을 포함한다.
본 발명의 기술적 사상의 일 실시 예에 따른 이미지 센서를 제공한다. 이 이미지 센서는 제1 면 및 상기 제1 면과 대향하는 제2 면을 갖는 반도체 기판; 상기 반도체 기판의 상기 제1 면 아래의 회로 및 배선 구조물; 상기 반도체 기판의 상기 제2 면 상의 컬러 필터들 및 마이크로 렌즈들; 상기 반도체 기판의 제1 영역 내에서, 서로 수직한 제1 방향 및 제2 방향을 따라 배열되는 복수의 광전 변환 영역들; 및 상기 반도체 기판의 상기 제1 영역 내에서, 상기 복수의 광전 변환 영역들 사이에 배치되는 제1 분리 구조물을 포함한다. 상기 제1 분리 구조물은 하부 분리 구조물 및 상기 하부 분리 구조물 상의 상부 분리 구조물을 포함하고, 상기 제1 분리 구조물은 상기 복수의 광전 변환 영역들 사이에 위치하고 상기 제1 방향으로 연장되는 라인 부분을 포함하고, 상기 제1 분리 구조물의 상기 라인 부분의 상기 제1 방향의 단면 구조에서, 상기 하부 분리 구조물의 상부면 및 상기 상부 분리 구조물의 하부면 중 적어도 하나는 상기 반도체 기판의 상기 제1 면을 향하는 방향으로 휘어진 복수의 부분들을 포함한다.
본 발명의 기술적 사상의 일 실시 예에 따른 이미지 센서를 제공한다. 이 이미지 센서는 하부 기판, 상기 하부 기판 상의 하부 배선 구조물, 상기 하부 기판 상에서 상기 하부 배선 구조물을 덮는 하부 절연 층을 포함하는 제1 칩 구조물; 및 상기 하부 칩 상의 제2 칩 구조물을 포함한다. 상기 제2 칩 구조물은, 상기 제1 칩 구조물과 마주보는 제1 면 및 상기 제1 면과 대향하는 제2 면을 갖는 반도체 기판; 상기 반도체 기판의 제1 영역 내에서, 서로 수직한 제1 방향 및 제2 방향을 따라 배열되고 서로 이격되는 복수의 광전 변환 영역들; 상기 반도체 기판의 제2 영역 내에서, 서로 이격되는 제1 레퍼런스 영역 및 제2 레퍼런스 영역; 상기 반도체 기판의 상기 제2 면 상의 후면 절연 층; 상기 후면 절연 층 상에서, 상기 복수의 광전 변환 영역들과 중첩하는 컬러 필터들; 상기 컬러 필터들 상의 마이크로 렌즈들; 상기 후면 절연 층 상에서, 상기 제1 및 제2 레퍼런스 영역들과 중첩하는 차광 패턴; 상기 반도체 기판의 상기 제1 영역 내에서, 각각의 상기 복수의 광전 변환 영역들을 둘러싸는 제1 분리 구조물; 상기 반도체 기판의 상기 제2 영역 내에서, 각각의 상기 제1 및 제2 레퍼런스 영역들을 둘러싸는 제2 분리 구조물; 및 상기 반도체 기판의 상기 제1 면과 상기 제1 구조물 사이에 배치되는 상부 배선 구조물 및 상부 절연 층을 포함하고, 상기 제1 및 제2 분리 구조물들의 각각은 하부 분리 구조물 및 상기 하부 분리 구조물 상의 상부 분리 구조물을 포함하고, 상기 제1 분리 구조물은 상기 복수의 광전 변환 영역들 사이에 위치하고 상기 제1 방향으로 연장되는 라인 부분을 포함하고, 상기 제1 분리 구조물의 상기 라인 부분의 상기 제1 방향의 단면 구조에서, 상기 하부 분리 구조물의 상부면 및 상기 상부 분리 구조물의 하부면 중 적어도 하나는 상기 제1 방향을 따라 반복적으로 배열되고, 서로 다른 기울기를 갖는 제1 경사면 및 제2 경사면을 포함한다.
본 발명의 기술적 사상의 실시 예들에 따르면, 반도체 기판의 광전 변환 영역들 사이에 배치되는 분리 구조물을 포함하는 이미지 센서를 제공할 수 있다. 상기 분리 구조물은 하부 분리 구조물 및 상기 하부 분리 구조물 상의 상부 분리 구조물을 포함할 수 있다. 상기 분리 구조물을 하나의 구조물이 아닌, 두 개의 상기 하부 분리 구조물 및 상기 상부 분리 구조물로 구성함으로써, 이미지 센서를 보다 소형화할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 이미지 센서를 나타낸 개략적인 분해 사시도이다.
도 2a는 본 발명의 일 실시예에 따른 이미지 센서를 나타낸 개략적인 단면도이다.
도 2b는 도 2a의 일부를 확대한 부분 확대 단면도이다.
도 3은 도 1의 일부 구성요소의 일부를 확대한 부분 확대 단면도이다.
도 4 내지 도 11c는 본 발명의 일 실시예에 따른 이미지 센서의 변형 예들을 각각 나타낸 부분 확대 단면도들이다.
도 12a 내지 도 12c는 본 발명의 일 실시예에 따른 이미지 센서를 나타낸 개략적인 단면도들이다.
도 13은 본 발명의 일 실시예에 따른 이미지 센서의 형성 방법을 개략적으로 나타낸 공정 흐름도이다.
이하에서, '상', '상부', '상면', '하', '하부', '하면', '측면','상단', '하단' 등의 용어는 도면부호로 표기되어 별도로 지칭되는 경우를 제외하고, 도면을 기준으로 지칭하는 것으로 이해될 수 있다.
도 1을 참조하여, 본 발명의 일 실시예에 따른 이미지 센서의 예시적인 예를 설명하기로 한다. 도 1은 본 발명의 일 실시예에 따른 이미지 센서를 개념적으로 나타낸 사시도이다.
도 1을 참조하면, 일 실시예에 따른 이미지 센서(1)는 하부 칩(10) 및 상기 하부 칩(10) 상의 상부 칩(50)을 포함할 수 있다. 상기 하부 칩(10)은 제1 칩 구조물로 지칭될 수 있고, 상기 상부 칩(50)은 제2 칩 구조물로 지칭될 수 있다.
예시적인 예에서, 상기 이미지 센서(1)는 제1 영역(도 1의 CA), 제2 영역(도 1의 EA) 및 제3 영역(도 1의 PA)을 포함할 수 있다.
예시적인 예에서, 상기 제3 영역(PA)은 상기 제1 영역(CA) 및 상기 제2 영역(EA)을 포함하는 중심 영역의 적어도 어느 한 측에 배치될 수 있다. 예를 들어, 상기 제3 영역(PA)은 상기 제1 영역(CA) 및 상기 제2 영역(EA)을 포함하는 중심 영역의 양 측에 배치되거나, 또는 상기 중심 영역을 둘러싸도록 배치될 수 있다. 상기 제2 영역(EA)은 상기 제1 영역(CA)의 적어도 어느 한 측에 배치될 수 있다. 예를 들어, 상기 제2 영역(EA)은 상기 제1 영역(CA)의 어느 한 측에 배치되거나, 상기 제1 영역(CA)의 양 측에 배치되거나, 또는 상기 제1 영역(CA)을 둘러싸도록 배치될 수 있다.
예시적인 예에서, 상기 제1 영역(CA)은 액티브 픽셀 센서 어레이(Active Pixel Sensor Array) 영역을 포함할 수 있고, 상기 제2 영역(EA)은 옵티컬 블랙 영역(OB) 및 칩들간 연결 영역(CB)을 포함할 수 있고, 상기 제3 영역(PA)은 입/출력 패드들이 배치되는 패드 영역을 포함할 수 있다. 상기 제1 영역(CA)은 빛이 입사되는 영역일 수 있고, 상기 제2 영역(EA)의 상기 옵티컬 블랙 영역(OB)은 빛이 입사되지 않는 영역일 수 있고, 상기 제2 영역(EA)의 상기 칩들간 연결 영역(CB)은 상기 하부 칩(10)의 하부 배선 구조물과 상기 상부 칩(50)의 상부 배선 구조물을 전기적으로 연결하는 영역일 수 있다. 실시예들에서, 상기 옵티컬 블랙 영역(OB) 및 상기 칩들간 연결 영역(CB)은 다양한 형태로 배치될 수 있다.
이하에서, 도 2a, 도 2b 및 도 3을 참조하여, 상기 이미지 센서(1)의 상기 제1 영역(CA)의 단면 구조의 예시적인 예를 설명하고, 도 12a를 참조하여, 상기 이미지 센서(1)의 상기 제2 영역(EA)의 옵티컬 블랙 영역(OB)의 단면 구조의 예시적인 예를 설명하고, 도 12b를 참조하여, 상기 이미지 센서(1)의 상기 제2 영역(EA)의 칩들간 연결 영역(CB)의 단면 구조의 예시적인 예를 설명하고, 도 12c를 참조하여, 상기 이미지 센서(1)의 상기 제3 영역(PA)의 단면 구조의 예시적인 예를 설명하기로 한다.
우선, 도 2a, 도 2b 및 도 3을 참조하여, 상기 이미지 센서(1)의 상기 제1 영역(CA)의 단면 구조의 예시적인 예를 설명하기로 한다. 도 2a는 도 1의 I-I'선을 따라 취해진 영역을 개략적으로 나타낸 단면도이고, 도 2b는 도 2a의 'A'로 표시된 영역을 개략적으로 나타낸 부분 확대도이고, 도 3은 도 2의 II-II'선을 따라 취해진 영역의 일부를 개략적으로 나타낸 부분 확대 단면도이다.
도 1, 도 2a, 도 2b 및 도 3을 참조하면, 상기 하부 칩(10)은 로직 반도체 칩일 수 있고, 상기 상부 칩(50)은 복수의 픽셀 영역들(PX)을 포함하는 이미지 센서 칩일 수 있다.
예시적인 예에서, 상기 하부 칩(10)은 서로 대향하는 제1 면(15s1) 및 제2 면(15s2)을 갖는 하부 기판(15), 상기 하부 기판(15)의 상기 제1 면(15s1)에서 하부 활성 영역(20a)을 한정하는 하부 소자분리 막(20s), 상기 하부 기판(15)의 상기 제1 면(15s1) 상의 하부 소자(26g, 26a) 및 하부 배선 구조물(32), 및 상기 하부 기판(15)의 상기 제1 면(15s1) 상에서 상기 하부 소자(23) 및 상기 하부 배선 구조물(32)을 덮는 하부 절연 층(40)을 포함할 수 있다.
예시적인 예에서, 상기 하부 기판(15)은 반도체 기판, 예를 들어 단결정 실리콘 기판일 수 있다.
예시적인 예에서, 상기 하부 기판(15)의 상기 제1 면(15s1)은 상기 하부 활성 영역(20a)의 상부 표면으로 정의될 수 있다.
예시적인 예에서, 상기 하부 소자(26a, 26g)는 하부 게이트(26g) 및 상기 하부 게이트(26g) 옆의 상기 하부 활성 영역(20a) 내의 하부 소스/드레인 영역(26a)을 포함하는 회로 트랜지스터를 포함할 수 있다.
상기 상부 칩(50)의 상기 복수의 픽셀 영역들(PX)은 제1 광전 변환 소자들(150a)을 포함할 수 있다. 예를 들어, 상기 제1 광전 변환 소자들(150a)은 입사관에 대응하는 전하를 생성 및 축적할 수 있다. 예를 들어, 상기 제1 광전 변환 소자들(150a)은 포토 다이오드, 포토 트랜지스터, 포토 게이트, 핀드 포토 다이오드(pinned photo diode; PPD) 및 이들의 조합을 포함할 수 있다.
상기 상부 칩(50)은 서로 대향하는 제1 면(105s1) 및 제2 면(105s2)을 갖는 반도체 기판(105), 상기 반도체 기판(105)의 상기 제1 면(105s1) 상에 배치되며 상부 활성 영역(108a)을 한정하는 상부 소자분리 막(108s), 상기 반도체 기판(105)의 상기 제1 면(105s1) 상의 상부 소자(112) 및 상부 배선 구조물(121), 상기 반도체 기판(105)의 상기 제1 면(105s1) 상에서 상기 상부 소자(112) 및 상기 상부 배선 구조물(121)을 덮는 상부 절연 층(125)을 포함할 수 있다.
상기 제1 광전 변환 소자들(150a)은 상기 반도체 기판(105) 내부에 형성될 수 있으며, 서로 이격될 수 있다.
상기 반도체 기판(105)의 상기 제1 면(105s1) 및 상기 하부 기판(15)의 상기 제1 면(15s1)은 서로 마주볼 수 있다.
상기 상부 소자(112)는 트랜지스퍼 게이트(TG) 및 부유확산 영역(FD)을 포함할 수 있다. 상기 트랜스퍼 게이트(TG)는 상기 반도체 기판(105)의 상기 상부 활성 영역(108a)의 표면, 예를 들어 상기 반도체 기판(105)의 상기 제1 면(105s1)으로부터 상기 반도체 기판(105) 내부로 연장되는 부분을 포함하는 수직 트랜지스터 게이트 모양일 수 있다. 상기 부유확산 영역(FD)은 상기 트랜스퍼 게이트(TG) 옆의 상기 상부 활성 영역(108a) 내에 형성될 수 있다.
상기 상부 소자(112)는 제2 게이트(116a) 및 상기 제2 게이트(116a) 옆의 상기 상부 활성 영역(108a) 내에 형성되는 제2 불순물 영역(116b)을 포함하는 트랜지스터(116)를 더 포함할 수 있다. 상기 트랜지스터(116)는 소스 팔로워 트래랜스터, 리셋 트랜지스터 및 선택 트랜지스터 중 적어도 하나일 수 있다.
상기 상부 배선 구조물(121)은 서로 다른 높이 레벨에 위치하는 다층의 배선들 및 상기 다층의 배선들을 전기적으로 연결하고 상기 다층의 배선들을 상기 상부 소자(112)와 전기적으로 연결하는 비아들을 포함할 수 있다.
상기 상부 절연 층(125)은 상기 반도체 기판(105)의 상기 제1 면(105s1) 상에서 상기 상부 소자(112) 및 상기 상부 배선 구조물(121)을 덮을 수 있다.
상기 상부 절연 층(125)은 서로 다른 종류의 절연성 층들을 포함하는 다층으로 형성될 수 있다. 예를 들어, 상기 상부 절연 층(125)은 실리콘 산화물 층, 저유전체 층 및 실리콘 질화물 층 중 적어도 두 종류 이상을 포함하는 다층으로 형성될 수 있다.
일 에에서, 상기 제1 광전 변환 소자들(150a)은 이미지 센서(1)의 포토 다이오드일 수 있다. 예를 들어, 상기 제1 광전 변환 소자들(150a)은 PN 포토 다이오드일 수 있다.
일 예에서, 상기 상부 칩(50)은 상기 반도체 기판(105)을 관통하는 제1 분리 트렌치(127) 및 상기 제1 분리 트렌치(127) 내의 제1 분리 구조물(148)을 더 포함할 수 있다.
예시적인 예에서, 상기 제1 분리 구조물(148)은 각각의 상기 제1 광전 변환 소자들(150a, 150b)을 둘러싸도록 배치될 수 있다.
예시적인 예에서, 상기 상부 칩(50)은 상기 반도체 기판(105)의 상기 제2 면(105s2) 상의 후면 절연 층(153), 상기 후면 절연 층(153) 상의 컬러 필터들(172), 상기 컬러 필터들(172) 사이에 배치되는 필터 분리 패턴들(169), 상기 컬러 필터들(172) 상의 마이크로 렌즈들(175)을 더 포함할 수 있다.
상기 후면 절연 층(153)은 차례로 적층된 복수의 층들(153a, 153b, 153c)을 포함할 수 있다. 예를 들어, 상기 후면 절연 층(153)은 알루미늄 산화물 층, 하프늄 산화물 층, 실리콘 산화물 층 및 실리콘 질화물 층 중 적어도 둘 이상을 포함할 수 있다.
다시, 도 2b를 중심으로 참조하여, 상기 제1 분리 트렌치(127) 및 상기 제1 분리 구조물(148)을 중심으로 설명하기로 한다.
도 2b를 참조하면, 상기 제1 분리 트렌치(127)는 상기 소자분리 막(108)의 하부면(108sb)으로부터 상기 반도체 기판(105)의 상기 제2 면(105s2)을 향하는 방향으로 연장되는 하부 분리 트렌치(130) 및 상기 반도체 기판(105)의 상기 제2 면(105s2)으로부터 상기 반도체 기판(105)의 상기 제1 면(105s1)을 향하는 방향으로 연장되는 상부 분리 트렌치(130)을 포함할 수 있다.
상기 제1 분리 구조물(148)은 상기 하부 분리 트렌치(130) 내에 배치되는 하부 분리 구조물(136) 및 상기 상부 분리 트렌치(139) 내에 배치되는 상부 분리 구조물(146)을 포함할 수 있다.
예시적인 예에서, 상기 하부 분리 구조물(136)은 상기 상부 소자분리 막(108s)과 접촉할 수 있다.
예시적인 예에서, 상기 하부 분리 구조물(136)은 하부 물질 패턴(134) 및 하부 물질 층(132)을 포함할 수 있다. 상기 하부 물질 층(132)의 적어도 일부는 상기 하부 물질 패턴(134)과 상기 반도체 기판(105) 사이에 개재될 수 있다. 상기 하부 물질 층(132)은 상기 하부 물질 패턴(134)과 상기 반도체 기판(105) 사이에 개재된 부분으로부터 상기 하부 물질 패턴(134)과 상기 상부 분리 구조물(146) 사이로 연장된 부분을 더 포함할 수 있다.
예시적인 예에서, 상기 하부 물질 패턴(134)은 폴리 실리콘 물질을 포함할 수 있고, 상기 하부 물질 층(132)은 절연성 물질을 포함할 수 있다. 일 예에서, 상기 하부 물질 층(132)은 상기 반도체 기판(105)을 열 산화시키어 형성될 수 있는 실리콘 산화물 층을 포함할 수 있다. 다른 예에서, 상기 하부 물질 층(132)은 증착 공정으로 상기 하부 트렌치(130)의 내벽을 콘포멀하게 덮도록 형성될 수 있는 실리콘 산화물 층, 실리콘 산질화물 층, 실리콘 질화물 층 또는 고유전체 층을 포함할 수 있다.
예시적인 예에서, 상기 상부 분리 구조물(146)은 상부 물질 패턴(144) 및 상부 물질 층(142)을 포함할 수 있다. 상기 상부 물질 층(142)의 적어도 일부는 상기 상부 물질 패턴(144)과 상기 반도체 기판(105) 사이에 개재될 수 있다. 상기 상부 물질 층(142)은 상기 상부 물질 패턴(144)과 상기 반도체 기판(105) 사이에 개재된 부분으로부터 상기 상부 물질 패턴(144)과 상기 하부 분리 구조물(136) 사이로 연장된 부분을 더 포함할 수 있다.
예시적인 예에서, 상기 상부 물질 패턴(144)은 폴리 실리콘 물질을 포함할 수 있고, 상기 상부 물질 층(142)은 절연성 물질을 포함할 수 있다. 일 예에서, 상기 상부 물질 층(142)은 상기 반도체 기판(105)을 열 산화시키어 형성될 수 있는 실리콘 산화물 층을 포함할 수 있다. 다른 예에서, 상기 상부 물질 층(142)은 증착 공정으로 상기 상부 트렌치(140)의 내벽을 콘포멀하게 덮도록 형성될 수 있는 실리콘 산화물 층, 실리콘 산질화물 층, 실리콘 질화물 층 또는 고유전체 층을 포함할 수 있다.
예시적인 예에서, 상기 하부 분리 구조물(136)은 서로 대향하는 제1 측면(136s1)및 제2 측면(136s2)을 가질 수 있고, 상기 상부 분리 구조물(146)은 서로 대향하는 제1 측면(146s1)및 제2 측면(146s2)을 가질 수 있다.
예시적인 예에서, 상기 하부 분리 구조물(136)의 상기 제1 및 제2 측면들(136s1, 136s2) 사이의 중심을 지나는 제1 수직 중심 축(C1z)은 상기 상부 분리 구조물(146)의 상기 제1 및 제2 측면들(146s1, 146s2) 사이의 중심을 지나는 제2 수직 중심 축(C2z)과 수직 정렬되지 않을 수 있다.
예시적인 예에서, 상기 상부 분리 구조물(146)은 상기 하부 분리 구조물(136)과 중첩하며 접촉하는 부분 및 상기 하부 분리 구조물(136)과 중첩하지 않으며 상기 하부 분리 구조물(136)과 접촉하지 않는 부분을 포함할 수 있다.
예시적인 예에서, 상기 상부 분리 구조물(146)은 상기 하부 분리 구조물(136)과 수직 방향으로 중첩하지 않으면서 상기 반도체 기판(105)의 상기 제1 면(105s1)을 향하는 방향으로 연장되는 하부 연장 부(146E)를 더 포함할 수 있다. 상기 하부 연장 부(146E)는 상기 하부 분리 구조물(136)의 상기 제2 측면(136s2)과 이격된 부분을 포함할 수 있다. 상기 하부 분리 구조물(136)의 상기 제2 측면(136s2)은 상기 상부 분리 구조물(146)과 중첩할 수 있다.
실시예에서, 도 2b에서, 도면부호 136U은 상기 하부 분리 구조물(136)의 상부면 또는 상기 하부 분리 구조물(136)의 상부면과 접촉하는 상기 하부 분리 구조물(136)의 하부면으로 지칭될 수 있다. 또는, 도면부호 136U은 상기 하부 분리 구조물(136)의 상단으로 지칭될 수 있다. 이하에서, 도면부호 136U는 상기 하부 분리 구조물(136)의 상단으로 지칭하여 설명하기로 한다.
예시적인 예에서, 상기 반도체 기판(105)의 상기 제1 면(105s1)과 인접하는 상기 하부 분리 구조물(136)의 제1 폭(W1a)은 상기 상부 분리 구조물(146)과 인접하는 상기 하부 분리 구조물(136)의 제2 폭(W1b) 보다 클 수 있다. 상기 반도체 기판(105)의 상기 제2 면(105s2)과 인접하는 상기 상부 분리 구조물(146)의 제3 폭(W2a)은 상기 하부 분리 구조물(136)과 인접하는 상기 상부 분리 구조물(146)의 제4 폭(W2b) 보다 클 수 있다.
예시적인 예에서, 각각의 상기 제3 폭(W2a) 및 상기 제4 폭(W2b)은 상기 제1 폭(W1a) 보다 클 수 있다. 각각의 상기 제3 폭(W2a) 및 상기 제4 폭(W2b)은 상기 제2 폭(W2a) 보다 클 수 있다.
예시적인 예에서, 상기 제3 폭(W3a)과 상기 제4 폭(W2b) 사이의 차이는 상기 제1 폭(W1a)과 상기 제2 폭(W1b) 사이의 차이 보다 클 수 있다.
예시적인 예에서, 상기 하부 분리 구조물(136)의 상기 제1 및 제2 측면들(136s1, 136s2) 각각은 실질적으로 수직한 기울기를 가질 수 있다. 다른 예에서, 도 2b의 단면 구조를 기준으로 보았을 때, 상기 하부 분리 구조물(136)의 상기 제1 및 제2 측면들(136s1, 136s2) 각각은 양의 기울기를 가질 수 있다. 예를 들어, 상기 하부 분리 구조물(136)은 상기 반도체 기판(105)의 상기 제1 면(105s1)으로부터 상기 반도체 기판(105)의 상기 제2 면(105s2)을 향하는 방향으로 폭이 점차적으로 감소할 수 있다.
예시적인 예에서, 도 2b의 단면 구조를 기준으로 보았을 때, 상기 상부 분리 구조물(146)의 상기 제1 및 제2 측면들(146s1, 146s2) 각각은 음의 경사를 갖는 기울기를 가질 수 있다. 예를 들어, 상기 상부 분리 구조물(146)은 상기 반도체 기판(105)의 상기 제2 면(105s2)으로부터 상기 반도체 기판(105)의 상기 제1 면(105s1)을 향하는 방향으로 폭이 점차적으로 감소할 수 있다.
예시적인 예에서, 상기 상부 분리 구조물(146)의 상기 제1 및 제2 측면들(146s1, 146s2)의 각각은 상기 제1 기울기를 갖고, 상기 하부 분리 구조물(136)의 상기 제1 및 제2 측면들(136s1, 136s2)의 각각은 상기 제1 기울기 보다 가파른 제2 기울기를 가질 수 있다.
예시적인 예에서, 상기 하부 분리 구조물(136)의 상단(136U)과 상기 상부 분리 구조물(146)의 하단(146L)은 서로 다른 높이 레벨에 위치할 수 있다.
예시적인 예에서, 상기 상부 분리 구조물(146)의 상기 하부 연장 부(146E)의 하단은 상기 상부 분리 구조물(146)의 하단(146L)일 수 있다.
예시적인 예에서, 상기 상부 분리 구조물(146)의 상기 하부 연장 부(146E)의 상기 하단(146L)과 상기 하부 분리 구조물(136)의 상기 상단(136U) 사이의 높이 차이는 상기 반도체 기판(105)의 상기 제1 면(105s1)과 인접하는 상기 하부 분리 구조물(136)의 상기 제1 폭(W1a) 보다 클 수 있다.
예시적인 예에서, 상기 상부 분리 구조물(146)의 상기 하부 연장 부(146E)의 상기 하단(146L)과 상기 하부 분리 구조물(136)의 상기 상단(136U) 사이의 높이 차이는 상기 반도체 기판(105)의 상기 제2 면(105s2)과 인접하는 상기 상부 분리 구조물(146)의 상기 제3 폭(W2a) 보다 클 수 있다.
예시적인 예에서, 상기 상부 분리 구조물(146)의 상기 하부 연장 부(146E)의 상기 하단(146L)은 상기 반도체 기판(105)의 상기 제1 면(105s1)과 상기 반도체 기판(105)의 상기 제2 면(105s2) 사이의 중심을 지나는 수평 중심 축(Ch) 보다 높은 레벨에 위치할 수 있다. 상기 하부 분리 구조물(136)의 상기 상단(136U)은 상기 수평 중심 축(Ch) 보다 높은 레벨에 위치할 수 있다
예시적인 예에서, 상기 상부 분리 구조물(146)의 상기 하부 연장 부(146E)의 상기 하단(146L)과 상기 반도체 기판(105)의 상기 제2 면(105s2) 사이의 거리는 상기 상부 분리 구조물(146)의 상기 하부 연장 부(146E)의 상기 하단(146L)과 상기 수평 중심 축(Ch) 사이의 거리 보다 클 수 있다.
다음으로, 도 3을 중심으로 참조하여, 상기 복수의 픽셀 영역들(PX) 사이에서, 상기 하부 분리 구조물(136)과 상기 상부 분리 구조물(146) 사이의 경계면을 중심으로 설명하기로 한다.
도 1, 도 2a 및 도 2b와 함께, 도 3을 참조하면, 상기 복수의 광전 변환 영역들(150a)은 상기 복수의 픽셀 영역들(PX) 내에 배치될 수 있다. 따라서, 상기 복수의 광전 변환 영역들(150a)은 서로 수직한 제1 방향(D1) 및 제2 방향(D2)을 따라 배열될 수 있다. 여기서, 상기 제1 방향(D1) 및 상기 제2 방향(D2)은 상기 반도체 기판(105)의 상기 제1 면(105s1)과 평행할 수 있다.
상기 제1 분리 구조물(148)은 상기 복수의 광전 변환 영역들(150a) 사이에 위치하고 상기 제1 방향(D1)으로 연장되는 라인 부분을 포함할 수 있다. 여기서, 상기 제1 방향(D1)으로 연장되는 상기 제1 분리 구조물(148)의 상기 라인 부분은 도 1의 II-II'로 표시되는 부분으로 이해될 수 있다.
도 3은 상기 제1 분리 구조물(148)의 상기 라인 부분의 상기 제1 방향(D1)의 단면 구조의 일부를 나타낼 수 있다. 예를 들어, 도 3은 상기 제1 분리 구조물(148)의 상기 라인 부분의 상기 제1 방향(D1)의 단면 구조에서, 상기 하부 구조물(136)의 상부면과 상기 상부 구조물(146)의 하부면 사이의 경계면(136T)을 중심으로 나타낼 수 있다. 상기 경계면(136T)은 상기 하부 구조물(136)의 상부면 또는 상기 상부 구조물(146)의 하부면으로 지칭될 수도 있다.
상기 제1 분리 구조물(148)의 상기 라인 부분의 상기 제1 방향(D1)의 단면 구조에서, 상기 하부 분리 구조물(136)의 상부면(136T)은 오목한 복수의 제1 부분들(P1)을 포함할 수 있다. 상기 오목한 복수의 제1 부분들(P1) 중 적어도 하나는 서로 다른 기울기의 제1 경사면(S1)과 상기 제2 경사면(S2)이 만나면서 형성될 수 있다.
상기 제1 분리 구조물(148)의 상기 라인 부분의 상기 제1 방향(D1)의 단면 구조에서, 상기 하부 분리 구조물(136))의 상부면 및 상기 상부 분리 구조물의 하부면 중 적어도 하나는 상기 반도체 기판(105)의 상기 제1 면(105s1)을 향하는 방향으로 휘어진 복수의 부분들(P1)을 포함할 수 있다.
상기 제1 분리 구조물(148)의 상기 라인 부분의 상기 제1 방향(D1)의 단면 구조에서, 상기 하부 분리 구조물(136))의 상부면 및 상기 상부 분리 구조물의 하부면 중 적어도 하나는 상기 제1 방향(D1)을 따라 반복적으로 배열되고, 서로 다른 기울기를 갖는 제1 경사면(S1) 및 제2 경사면(S2)을 포함할 수 있다.
상기 라인 부분의 상기 제1 방향의 단면 구조에서, 상기 하부 분리 구조물(136)의 상기 상부면(136T)은 서로 인접하는 상기 오목한 복수의 제1 부분들(P1) 중 한 쌍의 제1 부분들 사이에서 볼록한 제2 부분(P2)을 포함할 수 있고, 상기 오목한 복수의 제1 부분들(P1)은 상기 제2 방향(D2)으로 서로 인접하는 상기 복수의 광전 변환 영역들(150a) 사이에 배치될 수 있다.
다음으로, 도 4 내지 도 11c를 참조하여, 상기 제1 분리 구조물(148)의 다양한 변형 예들에 대하여 설명하기로 한다. 이하에서, 각각의 도 4 내지 도 11c는 도 2b의 부분 확대 단면도에 대응하는 부분 확대 단면도들로써, 도 2b에서의 상기 제1 분리 구조물(148)의 다양한 변형 예들을 나타낼 수 있다. 이하에서, 도 4 내지 도 11c의 변형 예들에서의 제1 분리 구조물의 구성요소들 중에서 별도의 설명이 없는 구성요소 또는 간략한 설명만 있는 구성요소는 도 2b에서의 상기 제1 분리 구조물(148)의 구성요소들에 대한 설명 부분로부터 이해될 수 있다. 따라서, 이하에서, 각각의 도 4 내지 도 11c를 참조하여 제1 분리 구조물의 변형 예를 설명함에 있어서, 도 2b로부터 쉽게 이해될 수 있는 제1 분리 구조물의 내용에 대한 설명은 생략하고, 제1 분리 구조물의 변형된 부분 또는 대체될 수 있는 부분을 중심으로 설명하기로 한다. 또한, 이하에서, 각각의 도 4 내지 도 11c를 참조하여 제1 분리 구조물의 변형 예를 설명함에 있어서, 도 3에서와 같은 상기 제1 분리 구조물(148)의 상기 라인 부분의 상기 제1 방향(D1)의 단면 구조에 대한 설명은 생략하기로 한다. 예를 들어, 도 4 내지 도 11c를 참조하여 설명하는 다양한 변형예의 제1 분리 구조물은 도 3과 동일한 또는 유사한 단면 구조를 가질 수 있다.
변형 예에서, 도 4를 참조하면, 변형 예에서의 제1 분리 구조물(148a)은 하부 분리 트렌치(130a) 내의 하부 분리 구조물(136a) 및 상부 분리 트렌치(139a) 내의 상부 분리 구조물(146a)을 포함할 수 있다. 상기 하부 분리 구조물(136a)은 도 2b에서 설명한 상기 하부 분리 구조물(136)의 상단(136U) 보다 낮아진 상단(136Ua)을 가질 수 있고, 상기 상부 분리 구조물(146a)은 도 2b에서 설명한 상기 상부 분리 구조물(146)의 상기 하부 연장 부(146E)의 상기 하단(146L) 보다 낮아진 하부 연장 부(146Ea)의 하단(146La)을 가질 수 있다. 예를 들어, 상기 하부 분리 구조물(136b)의 상기 상단(136Ub)은 상기 수평 중심 축(Ch) 보다 높은 레벨에 위치할 수 있고, 상기 상부 분리 구조물(146a)의 상기 하부 연장 부(146Ea)의 상기 하단(146La)은 상기 수평 중심 축(Ch) 보다 낮은 레벨에 위치할 수 있다.
변형 예에서, 도 5를 참조하면, 변형 예에서의 제1 분리 구조물(148b)은 하부 분리 트렌치(130b) 내의 하부 분리 구조물(136b) 및 상부 분리 트렌치(139b) 내의 상부 분리 구조물(146b)을 포함할 수 있다. 상기 하부 분리 구조물(136b)은 도 2b에서 설명한 상기 하부 분리 구조물(136)의 상단(136U) 보다 낮아진 상단(136Ub)을 가질 수 있고, 상기 상부 분리 구조물(146b)은 도 2b에서 설명한 상기 상부 분리 구조물(146)의 상기 하부 연장 부(146E)의 상기 하단(146L) 보다 낮아진 하부 연장 부(146Eb)의 하단(146Lb)을 가질 수 있다. 예를 들어, 상기 하부 분리 구조물(136b)의 상기 상단(136Ub)은 상기 수평 중심 축(Ch) 보다 낮은 레벨에 위치할 수 있고, 상기 상부 분리 구조물(146b)의 상기 하부 연장 부(146Eb)의 상기 하단(146Lb)은 상기 하부 분리 구조물(136b)의 상기 상단(136Ub) 및 상기 수평 중심 축(Ch) 보다 낮은 레벨에 위치할 수 있다.
변형 예에서, 도 6a를 참조하면, 도 2b의 상기 제1 분리 구조물(148)에서, 상기 상부 분리 구조물(146)의 상기 상부 물질 층(도 2b의 142)은 두께가 감소된 상부 물질 층(142a)으로 대체될 수 있다. 따라서, 상기 상부 분리 구조물(146)의 상기 상부 물질 층(142a)의 두께는 상기 하부 분리 구조물(136)의 상기 하부 물질 층(132)의 두께 보다 작을 수 있다.
변형 예에서, 도 6b를 참조하면, 도 2b의 상기 제1 분리 구조물(148)에서, 상기 하부 분리 구조물(136)의 상기 하부 물질 층(도 2b의 132)은 두께가 감소된 하부 물질 층(132a)으로 대체될 수 있다. 따라서, 상기 하부 분리 구조물(136)의 상기 하부 물질 층(132a)의 두께는 상기 상부 분리 구조물(146)의 상기 상부 물질 층(142)의 두께 보다 작을 수 있다.
변형 예에서, 도 6c를 참조하면, 도 2b의 상기 제1 분리 구조물(148)에서, 서로 다른 종류의 물질 층들을 포함하는 상기 상부 분리 구조물(도 2b의 146)은 단일 종류의 물질 층을 포함하는 상부 분리 구조물(146')로 대체될 수 있다. 예를 들어, 상기 상부 분리 구조물(146')은 상기 상부 분리 트렌치(139)를 채우는 실리콘 산화물을 포함할 수 있다.
변형 예에서, 도 6d를 참조하면, 도 2b의 상기 제1 분리 구조물(148)의 상기 상부 분리 구조물(146)의 상기 하부 연장 부(도 2b의 146E)는 상기 하부 분리 구조물(136)과 접촉하는 하부 연장 부(146Ec)로 대체될 수 있다. 상기 하부 연장 부(146Ec)의 하단(146Lc)은 상기 하부 분리 구조물(136)과 접촉하는 부분일 수 있다.
변형 예에서, 도 7a를 참조하면, 변형 예에서의 제1 분리 구조물(248)은 하부 분리 구조물(236) 및 상기 하부 분리 구조물(236) 상의 상부 분리 구조물(246)을 포함할 수 있다.
상기 하부 분리 구조물(236)은 도 2b에서 설명한 상기 하부 물질 패턴(도 2b의 134)와 실질적으로 동일한 하부 물질 패턴(234) 및 상기 하부 물질 패턴(234)과 상기 반도체 기판(105) 사이에 개재된 하부 물질 층(232)을 포함할 수 있다. 상기 상부 분리 구조물(246)은 도 2b에서 설명한 상기 상부 물질 패턴(도 2b의 144)과 실질적으로 동일한 상부 물질 패턴(244) 및 상기 상부 물질 패턴(244)과 상기 반도체 기판(105) 사이에 개재되며 상기 상부 물질 패턴(244)과 상기 하부 분리 구조물(236)과 상기 상부 물질 패턴(244) 사이에 개재되는 상부 물질 층(242)을 포함할 수 있다. 상기 상부 물질 층(242)은 상기 상부 물질 패턴(244) 및 상기 상부 물질 패턴(234)과 접촉할 수 있다.
변형 예에서, 도 7b를 참조하면, 변형 예에서의 제1 분리 구조물(248a)은 하부 분리 구조물(236a) 및 상기 하부 분리 구조물(236a) 상의 상부 분리 구조물(246a)을 포함할 수 있다.
상기 하부 분리 구조물(236a)은 하부 물질 패턴(234) 및 상기 하부 물질 패턴(234)과 상기 반도체 기판(105) 사이의 하부 물질 층(232)을 포함할 수 있다. 상기 상부 분리 구조물(246a)은 상부 물질 패턴(244), 및 상기 상부 물질 패턴(244)과 상기 반도체 기판(105) 사이 및 상기 상부 물질 패턴(244)과 상기 하부 물질 패턴(234) 사이에 개재되는 상부 물질 층(242)을포함할 수 있다.
상기 상부 분리 구조물(246a)은 서로 대향하는 제1 측면(246s1) 및 제2 측면(246s2)을 가질 수 있다. 상기 상부 분리 구조물(246a)에서, 적어도 상기 제1 측면(246s1)의 일부는 상기 하부 분리 구조물(236a)과 중첩할 수 있고, 상기 제2 측면(246s2)은 상기 하부 분리 구조물(236a)과 중첩하지 않을 수 있다.
상기 상부 분리 구조물(246a)에서, 상기 제2 측면(246s2)은 제1 경사를 갖는 제1 부분(246s2a), 제2 경사를 갖는 제2 부분(246s2b), 및 상기 제1 부분(246s2a)과 상기 제2 부분(246s2b) 사이의 제3 부분(246s2c)를 포함할 수 있다.
상기 상부 분리 구조물(246a)은 상기 하부 분리 구조물(236a)과 수직 방향으로 중첩하지 않으면서 하부로 연장되는 하부 연장 부(246E)를 더 포함할 수 있다. 상기 하부 연장 부(246E)는 상기 상부 분리 구조물(246a)과 중첩하는 상기 하부 분리 구조물(236a)의 제2 측면(136s2)과 이격된 부분을 포함할 수 있다.
상기 상부 분리 구조물(246a)의 상기 제2 측면(246s2)에서, 상기 제1 부분(246s2a)은 음의 기울기를 가질 수 있고, 상기 제2 부분(246s2b)의 양의 기울기를 가질 수 있고, 상기 제3 부분(246s2c)은 양의 기울기에서 음의 기울기로 변화하는 부분일 수 있으며, 곡선 형태로 휘어진 모양일 수 있다. 상기 상부 분리 구조물(246a)의 상기 제2 측면(246s2)에서, 상기 제3 부분(246s2c)은 상기 상부 분리 구조물(246a)의 상기 수직 중심 축(C2z) 방향으로 리세스된 모양일 수 있다.
상기 상부 분리 구조물(246a)의 상기 제2 측면(246s2)에서, 상기 제2 부분(246s2b)은 상기 하부 연장 부(246Ea)의 외측면의 적어도 일부일 수 있다.
상기 상부 분리 구조물(246a)의 상기 제2 측면(246s2)에서, 상기 제2 부분(246s2b)은 상기 하부 분리 구조물(236a)과 수평 방향으로 중첩할 수 있다.
상기 상부 분리 구조물(246a)의 상기 제2 측면(246s2)에서, 상기 제2 부분(246s2b)은 상기 하부 분리 구조물(236a)의 상기 상단(236Ua) 보다 낮은 레벨에 위치할 수 있다.
상기 상부 분리 구조물(246a)의 상기 제2 측면(246s2)에서, 상기 제3 부분(246s2c)은 상기 하부 분리 구조물(236a)의 상기 상단(236Ua) 보다 낮은 레벨에 위치할 수 있다.
상기 하부 분리 구조물(236a)은 상기 상단(236Ua)으로부터 리세스된 상부면(236Ub)을 가질 수 있다. 여기서, 상기 하부 분리 구조물(236a)의 상기 리세스된 상부면(236Ub)은 상기 상부 분리 구조물(246a)과 접촉할 수 있고, 상기 하부 분리 구조물(236a)의 상기 상단(236Ua)의 수직 방향의 표면은 상기 상부 분리 구조물(246a)과 접촉하지 않을 수 있다.
상기 상부 분리 구조물(246a)과 접촉하는 상기 하부 분리 구조물(236a)의 상기 리세스된 상부면(236Ub)은 상기 상부 분리 구조물(246a)의 상기 하부 연장 부(246Ea)의 하단(246La) 보다 높은 레벨에 위치할 수 있다. 여기서, 상기 하부 연장 부(246Ea)는 외측 하부 연장 부로 지칭할 수 있다.
변형 예에서, 도 7c를 참조하면, 도 7b의 제1 분리 구조물(248a)에서, 상기 하부 분리 구조물(236a)의 상기 리세스된 상부면(도 7b의 236Ub)은 상기 하부 연장 부(246Ea)의 하단(246La) 보다 낮은 레벨에 위치하는 리세스된 상부면(236Uc)로 대체될 수 있다.
도 7b의 제1 분리 구조물(248a)에서, 상기 상부 분리 구조물(246a)은 상기 리세스된 상부면(236Uc)과 접촉하는 내측 하부 연장 부(246Eb)를 더 포함할 수 있다. 상기 내측 하부 연장 부(246Eb)의 하단은 상기 외측 하부 연장 부(246Ea)의 하단(246La) 보다 낮은 레벨에 위치할 수 있다. 상기 내측 하부 연장 부(246Eb)의 하단은 도 7b의 도면부호 236Ua로 지칭될 수도 있다.
변형 예에서, 도 8a를 참조하면, 도 2b의 상기 제1 분리 구조물(148)에서, 상부 분리 구조물(146)은 도 8a에서와 같은 상부 분리 구조물(346)으로 대체될 수 있다. 예를 들어, 상기 상부 분리 구조물(346)은 상부 분리 트렌치(339) 내에 배치될 수 있다.
상기 상부 분리 구조물(346)은 서로 대향하는 제1 측면(346s1) 및 제2 측면(346s2)을 가질 수 있다. 상기 제1 측면(346s1) 및 상기 제2 측면(346s2)은 음의 기울기를 가질 수 있다. 상기 상부 분리 구조물(346)에서, 상기 반도체 기판(105)의 상기 제2 면(105s2)과 인접하는 상기 상부 분리 구조물(346)의 제3 폭(W2aa)은 상기 하부 분리 구조물(136)과 인접하는 상기 상부 분리 구조물(346)의 제4 폭(W2ba) 보다 클 수 있다. 각각의 상기 제3 폭(W2a)은 각각의 상기 제1 폭(W1a) 및 상기 제2 폭(W2a) 보다 클 수 있다.
상기 제1 측면(346s1) 및 상기 제2 측면(346s2) 사이의 중심을 지나는 상기 상부 분리 구조물(346)의 제2 수직 중심 축(C2z)은 상기 하부 분리 구조물(136)의 상기 제1 수직 중심 축(C1z)와 실질적으로 수직 정렬될 수 있다.
상기 상부 분리 구조물(346)은 도 2b에서 설명한 상기 상부 물질 층(142) 및 상기 상부 물질 패턴(144)에 각각 대응하는 상부 물질 층(342) 및 상부 물질 패턴(344)을 포함할 수 있다.
상기 하부 분리 구조물(136)의 상부면(136U)은 위를 향하는 방향으로 볼록한 모양일 수 있고, 상기 상부 분리 구조물(346)의 전체 하부면은 상기 하부 분리 구조물(136)의 상기 상부면(136U)과 접촉할 수 있다.
변형 예에서, 도 8b를 참조하면, 도 8a에서 설명한 상기 상부 분리 구조물(346)의 상기 상부 물질 층(도 8b의 342)은 상기 하부 분리 구조물(136)의 상기 하부 물질 층(132)을 관통하며 상기 하부 물질 패턴(134)과 접촉하는 상부 물질 층(342a)으로 대체될 수 있다.
변형 예에서, 도 8c를 참조하면, 도 8b에서의 상기 하부 분리 구조물(136)은 양 측면들(146s1, 146s2)과 인접한 영역에서 돌출된 모양의 상단들(336Ua) 및 상기 상단들(336Ua) 사이에서 리세스된 상부면(336Ub)을 갖는 하부 분리 구조물(336)로 대체될 수 있다. 도 8b에서의 상기 상부 분리 구조물(346)은 상기 하부 분리 구조물(346)의 상기 상단들(336Ua) 사이의 상기 리세스된 상부면(336Ub)과 접촉하며 아래를 향하는 방향으로 볼록한 모양을 갖는 상부 분리 구조물(346a)로 대체될 수 있다. 여기서, 볼록한 모양은 곡선 형태일 수 있지만, 본 발명은 이에 한정되지 않는다. 예를 들어, 상기 상부 분리 구조물(346a)은 아래 방향으로 뽀족한 모양을 가질 수 있다.
변형 예에서, 도 9a를 참조하면, 도 2b의 상기 제1 분리 구조물(148)에서, 상기 상부 분리 구조물(146)은 폭이 증가된 상부 분리 구조물(446)으로 대체될 수 있다. 예를 들어, 상기 상부 분리 구조물(446)은 상부 분리 트렌치(439) 내에 배치될 수 있으며, 서로 대향하는 제1 측면(446s1) 및 제2 측면(446s2)을 가질 수 있다. 상기 상부 분리 구조물(446)에서, 상기 제1 측면(446s1) 및 상기 제2 측면(446s2)은 상기 하부 분리 구조물(136)과 수직 방향으로 중첩하지 않을 수 있다.
상기 상부 분리 구조물(446)에서, 상기 반도체 기판(105)의 상기 제2 면(105s2)과 인접하는 상기 상부 분리 구조물(446)의 제3 폭(W2ab)은 상기 하부 분리 구조물(136)과 인접하는 상기 상부 분리 구조물(346)의 제4 폭(W2bb) 보다 클 수 있다. 상기 제4 폭(W2bb)은 각각의 상기 제1 폭(W1a) 및 상기 제2 폭(W2a) 보다 클 수 있다.
상기 상부 분리 구조물(446)은 상기 하부 분리 구조물(136)과 수직 방향으로 중첩하지 않으면서 상기 반도체 기판(105)의 상기 제1 면(105s1)을 향하는 방향으로 연장되는 제1 하부 연장 부(446Ea) 및 제2 하부 연장 부(446Eb)를 포함할 수 있다.
상기 제1 하부 연장 부(446Ea)와 상기 제2 하부 연장 부(446Eb) 사이에, 상기 하부 분리 구조물(136)의 일부가 개재될 수 있다.
상기 제1 하부 연장 부(446Ea) 및 상기 제2 하부 연장 부(446Eb) 중 적어도 하나는 상기 하부 분리 구조물(136)의 측면들과 이격된 부분을 포함할 수 있다.
상기 제1 하부 연장 부(446Ea) 및 상기 제2 하부 연장 부(446Eb)의 하단들(446L)은 상기 하부 분리 구조물(136)의 상단(136U) 보다 높은 레벨에 위치할 수 있다.
상기 상부 분리 구조물(446)은 도 2b에서 설명한 상기 상부 물질 층(142) 및 상기 상부 물질 패턴(144)에 각각 대응하는 상부 물질 층(442) 및 상부 물질 패턴(444)을 포함할 수 있다.
변형 예에서, 도 9b를 참조하면, 도 9a에서 설명한 상기 상부 분리 구조물(446)의 상기 상부 물질 층(도 9a의 442)은 상기 하부 분리 구조물(136)의 상기 하부 물질 층(132)을 관통하며 상기 하부 물질 패턴(134)과 접촉하는 상부 물질 층(442a)으로 대체될 수 있다.
변형 예에서, 도 9c를 참조하면, 도 9b에서의 상기 하부 분리 구조물(136)은 양 측면들(146s1, 146s2)과 인접한 영역에서 돌출된 모양의 상단들(436Ua) 및 상기 상단들(436Ua) 사이에서 리세스된 상부면(436Ub)을 갖는 하부 분리 구조물(446)로 대체될 수 있다. 도 9b에서의 상기 상부 분리 구조물(446)은 상기 하부 분리 구조물(336)의 상기 상단들(336Ua) 사이의 상기 리세스된 상부면(336Ub)과 접촉하며 아래를 향하는 방향으로 볼록한 모양을 갖는 내측 하부 연장 부(446Eb)를 갖는 상부 분리 구조물(446a)로 대체될 수 있다. 여기서, 볼록한 모양은 곡선 형태일 수 있지만, 본 발명은 이에 한정되지 않는다. 예를 들어, 상기 상부 분리 구조물(446a)의 상기 내측 하부 연장 부(446Ec)는 아래 방향으로 뽀족한 모양을 가질 수 있다. 따라서, 상기 상부 분리 구조물(446a)은 상기 제1 및 제2 하부 연장 부들(446Ea, 446Eb)과 함께, 상기 내측 하부 연장 부(446Ec)를 가질 수 있다. 여기서, 상기 제1 및 제2 하부 연장 부들(446Ea, 446Eb)은 외측 하부 연장 부로 지칭될 수도 있다.
예시적인 예에서, 상기 내측 하부 연장 부(446Ec)의 하단은 상기 제1 및 제2 하부 연장 부들(446Ea, 446Eb)의 하단들 보다 높은 레벨에 위치할 수 있다.
변형 예에서, 도 9d를 참조하면, 도 9a에서의 상부 분리 구조물(446)은 상기 하부 구조물(136)의 상기 제1 수직 중심 축(C1z)과 수직 정렬되지 않은 제2 수직 중심 축(C2z)을 갖는 상부 분리 구조물(446b)로 대체될 수 있다. 도 9a에서의 제1 하부 연장 부(446Ea) 및 제2 하부 연장 부(446Eb)은 각각 서로 다른 높이 레벨에 위치하는 하단을 갖는 제1 하부 연장 부(446Ea') 및 상기 제2 하부 연장 부(446Eb')로 대체될 수 있다. 상기 제1 하부 연장 부(446Ea')의 하단(446La)은 상기 제2 하부 연장 부(446Eb')의 하단(446Lb) 보다 높은 레벨에 위치할 수 있다. 상기 제2 하부 연장 부(446Eb')의 폭은 상기 제1 하부 연장 부(446Ea')의 폭 보다 클 수 있다.
실시예들에서, 도 9b 및 도 9c의 상부 분리 구조물은 상기 상부 분리 구조물(446b)과 유사하게 변형될 수 있다.
변형 예에서, 도 10a를 참조하면, 도 2b의 상기 제1 분리 구조물(148)에서, 상부 분리 구조물(146)은 실질적으로 수직한 측면들(546s1, 546s2)를 갖는 상부 분리 구조물(546)으로 대체될 수 있다. 상기 상부 분리 구조물(546)은 도 2b에서 설명한 상기 상부 물질 층(142) 및 상기 상부 물질 패턴(144)에 각각 대응하는 상부 물질 층(542) 및 상부 물질 패턴(544)을 포함할 수 있다. 상기 상부 분리 구조물(546)은 상기 하부 분리 구조물(136)과 실질적으로 동일한 폭을 가질 수 있다. 상기 상부 분리 구조물(546)의 수직 중심 축은 상기 하부 분리 구조물(136)의 수직 중심 축과 수직 방향으로 정렬되지 않을 수 있다. 상기 상부 분리 구조물(546)은 도 2b에서의 상기 하부 연장 부(도 2b의 146E)에 대응하는 하부 연장 부(546E)를 가질 수 있다. 상기 하부 연장 부(546E)의 하단(546L)은 상기 하부 분리 구조물(136)의 상단(136U) 보다 낮은 레벨에 위치할 수 있다.
변형 예에서, 도 10b를 참조하면, 도 7b에서 설명한 제1 분리 구조물(248a)에서의 상기 상부 분리 구조물(도 7b의 246a)은 도 10b에서와 같은 상기 하부 분리 구조물(236b)과 실질적으로 동일한 폭을 갖는 상부 분리 구조물(546a)으로 대체될 수 있다. 상기 상부 분리 구조물(546a)은 도 10a에서 설명한 것과 실질적으로 동일한 하부 연장 부(546E)을 가질 수 있다. 상기 상부 분리 구조물(546a)의 상기 하부 연장 부(546E)은 도 7b에서의 하부 연장 부(246Ea)로 변형될 수도 있다.
변형 예에서, 도 10c를 참조하면, 변형 예에서의 제1 분리 구조물(548b)은 하부 분리 구조물(536b) 및 상기 하부 분리 구조물(536b) 상의 상부 분리 구조물(546b)을 포함할 수 있다. 상기 상부 분리 구조물(546b)은 도 10a에서의 상기 상부 분리 구조물(도 10a의 546)의 변형 예일 수 있다.
상기 하부 분리 구조물(536b)은 도 2b에서 설명한 상기 하부 물질 패턴(도 2b의 134)와 실질적으로 동일한 물질의 하부 물질 패턴(534) 및 상기 하부 물질 패턴(534)과 상기 반도체 기판(105) 사이에 개재된 하부 물질 층(532)을 포함할 수 있다.
상기 하부 분리 구조물(536b)은 상기 상부 분리 구조물(536b)과 중첩 또는 접촉하지 않는 상부 표면의 상단(536Ua) 및 상기 상단(536a) 보다 낮은 높이 레벨의 리세스된 상부면(536Uc)을 가질 수 있다. 여기서, 상기 하부 분리 구조물(536b)의 상기 리세스된 상부면(536Uc)은 상기 상부 분리 구조물(546b)과 접촉할 수 있다.
상기 하부 분리 구조물(536b)의 상기 리세스된 상부면(536Uc)은 상기 하부 연장 부(546Ea)의 하단 보다 낮은 레벨에 위치할 수 있다.
상기 상부 분리 구조물(546b)은 상기 리세스된 상부면(536Uc)과 접촉하는 내측 하부 연장 부(546Eb)를 더 포함할 수 있다. 상기 내측 하부 연장 부(546Eb)의 하단(-도면부호 536Uc로 지칭 가능-)은 상기 하부 연장 부(546Ea)의 하단 보다 낮은 레벨에 위치할 수 있다.
변형 예에서, 도 10d를 참조하면, 도 10b에서의 상기 상부 분리 구조물(546a)의 상기 하부 연장 부(546E)는 도 10에서와 같이 상기 하부 분리 구조물(136)과 접촉하는 하부 연장 부(546Ec)로 대체될 수 있다. 예를 들어, 도 10b에서의 상기 하부 연장 부(도 10b의 546E)의 하단은 상기 하부 분리 구조물(136)과 이격될 수 있고, 도 10d에서의 상기 하부 연장 부(546Ec)의 하단은 상기 하부 분리 구조물(136)과 접촉할 수 있다.
변형 예에서, 도 11a를 참조하면, 도 2b에서의 서로 연결되는 상기 하부 분리 트렌치(130) 및 상기 상부 분리 트렌치(139)는 서로 이격되는 하부 분리 트렌치(630) 및 상부 분리 트렌치(639)로 각각 대체될 수 있다. 도 2b에서의 서로 접촉하는 상기 하부 분리 구조물(136) 및 상기 상부 분리 구조물(146)을 포함하는 상기 제1 분리 구조물(148)은 서로 이격되는 하부 분리 구조물(636) 및 상부 분리 구조물(646)을 포함하는 제1 분리 구조물(648)로 대체될 수 있다. 상기 하부 분리 구조물(636)은 도 2b에서 설명한 하부 물질 패턴(134) 및 하부 물질 층(132)에 각각 대응할 수 있는 하부 물질 패턴(634) 및 하부 물질 층(632)을 포함할 수 있다. 상기 상부 분리 구조물(646)은 도 2b에서 설명한 상부 물질 패턴(144) 및 상부 물질 층(142)에 각각 대응할 수 있는 상부 물질 패턴(644) 및 상부 물질 층(642)을 포함할 수 있다.
상기 하부 분리 구조물(636)의 양 측면들(636s1, 636s2) 사이의 중심을 지나는 수직 중심 축(C1z)은 상기 상부 분리 구조물(646)의 양 측면들(646s1, 646s2) 사이의 중심을 지나는 수직 중심 축(C2z)과 수직 정렬되지 않을 수 있다.
상기 하부 분리 구조물(636)의 상단(636U)은 상기 상부 분리 구조물(646)의 하단(646L) 보다 높은 레벨에 위치할 수 있다.
변형 예에서, 도 11b를 참조하면, 도 11a에서의 상기 하부 분리 구조물(636)은 제1 높이 레벨에 위치하는 상단(636Ua)을 갖는 하부 분리 구조물(636a)로 대체될 수 있고, 도 11b에서의 상기 상부 분리 구조물(646)은 상기 제1 높이 레벨 보다 높은 제2 높이 레벨에 위치하는 하단(646La)을 갖는 상부 분리 구조물(646a)로 대체될 수 있다.
상기 하부 분리 구조물(636b)의 상부면은 상기 상부 분리 구조물(646b)의 하부면과 중첩하지 않을 수 있다.
변형 예에서, 도 11c를 참조하면, 도 11b에서의 서로 중첩하지 않는 상기 하부 분리 구조물(636a) 및 상기 상부 분리 구조물(646a)은 서로 중첩하는 하부 분리 구조물(636b) 및 상부 분리 구조물(646b)로 대체될 수 있다. 예를 들어, 상기 하부 분리 구조물(636b)의 상부면의 적어도 일부와 상기 상부 분리 구조물(646b)의 하부면의 적어도 일부는 중첩할 수 있다.
다음으로, 도 12a를 참조하여, 상기 이미지 센서(1)의 상기 제2 영역(EA)의 옵티컬 블랙 영역(OB)의 단면 구조의 예시적인 예, 상기 제2 영역(EA)의 칩들간 연결 영역(CB)의 단면 구조의 예시적인 예 및 상기 제3 영역(PA)의 단면 구조의 예시적인 예를 설명하기로 한다. 도 12a는 도 1의 상기 이미지 센서(1)의 상기 제2 영역(ER)의 상기 옵티컬 블랙 영역(OB)의 III-III'선을 따라 취해진 영역을 나타낼 수 있고, 도 12b는 도 1의 상기 이미지 센서(1)의 상기 제2 영역(ER)의 상기 칩들간 연결 영역(CB)의 IV-IV'선을 따라 취해진 영역을 나타낼 수 있고, 도 12c는 도 1의 상기 이미지 센서(1)의 상기 제3 영역(PA)의 V-V'선을 따라 취해진 영역을 나타낼 수 있다. 이하에서, 각각의 도 12a 내지 도 12c를 참조하여 이미지 센서(1)의 상기 제2 영역(EA) 및 상기 제3 영역(PA)의 단면 구조들을 설명함에 있어서, 도 1 내지 도 3을 참조하여 설명한 내용으로부터 쉽게 이해될 수 있는 구성요소들에 대한 설명은 생략하기로 한다.
우선, 도 12a를 참조하면, 상기 상부 칩(50)의 옵티컬 블랙 영역(OB)은 상기 제1 분리 구조물(148)과 실질적으로 동일한 단면 구조를 갖는 제2 분리 구조물(1148)을 포함할 수 있다. 예를 들어, 상기 제2 분리 구조물(1148)은 상기 제1 분리 구조물(148)의 상기 하부 분리 구조물(136) 및 상기 상부 분리 구조물(146)에 각각 대응하는 하부 분리 구조물(1136) 및 상부 분리 구조물(1146)을 포함할 수 있다. 상기 제2 분리 구조물(1148)은 도 4 내지 도 11c에서 설명한 상기 제1 분리 구조물(148)의 다양한 변형 예들과 동일하게 변형될 수 있다. 예를 들어, 상기 제1 분리 구조물(148)이 도 7b에서와 같은 제1 분리 구조물(248a)로 변형되는 경우에, 상기 제2 분리 구조물(1148)은 도 7b에서와 같은 제1 분리 구조물(248a)과 동일한 구조로 변형될 수 있다.
상기 이미지 센서(1)의 상기 제2 영역(EA)의 상기 옵티컬 블랙 영역(OB)에서, 상기 상부 칩(50)은 상기 반도체 기판(105)내에 배치되고 상기 제2 분리 구조물(1148)에 의해 둘러싸이는 제1 레퍼런스 영역(150b) 및 제2 레퍼런스 영역(150c)을 더 포함할 수 있다.
예시적인 예에서, 상기 제1 레퍼런스 영역(150b)은 상기 제1 광전 변환 소자(150a)의 포토 다이오드와 동일한 포토 다이오드를 포함하는 영역일 수 있다. 예를 들어, 상기 제1 레퍼런스 영역(150b) 및 상기 제1 광전 변환 소자(150a)는 서로 동일할 수 있다.
예시적인 예예서, 상기 제2 레퍼런스 영역(150c)은 상기 제1 광전 변환 소자(150a)와 다른 영역일 수 있다. 예를 들어, 상기 제2 레퍼런스 영역(150c)은 상기 제1 광전 변환 소자(150a)를 포함하지 않는 비교 영역 또는 상기 제1 광전 변환 소자(150a)의 포토다이오드를 포함하지 않는 비교 영역일 수 있다.
상기 이미지 센서(1)의 상기 제2 영역(EA)의 상기 옵티컬 블랙 영역(OB) 내에서 상기 상부 칩(50)은 상기 반도체 기판(105)의 상기 제2 면(105s2) 상에 차례로 적층되는 후면 절연 층(153), 차광 도전 층(156), 제1 차광 컬러 필터 층(170), 및 상부 캐핑 층(176)을 더 포함할 수 있다.
상기 차광 도전 층(156) 및 상기 차광 도전 층(156) 상의 상기 제1 차광 컬러 필터 층(170)은 차광 패턴을 구성할 수 있다. 상기 차광 도전 층(156) 및 상기 제1 차광 컬러 필터 층(170)은 빛을 차단하는 층들로써, 이들 상기 차광 도전 층(156) 및 상기 제1 차광 컬러 필터 층(170)은 상기 제1 레퍼런스 영역(150b) 및 상기 제2 레퍼런스 영역(150c) 내에 빛이 들어오는 것을 효과적으로 차단할 수 있다.
예시적인 예에서, 상기 차광 도전 층(156)은 금속 물질을 포함할 수 있다. 예를 들어, 상기 차광 도전 층(156)은 차례로 적층된 금속 질화물 층(e.g., TiN 또는 WN 등) 및 금속 층(e.g., W 등)을 포함할 수 있다.
예시적인 예에서, 상기 제1 차광 컬러 필터 층(170)은 블루 컬러 필터 층을 포함할 수 있다.
실시예에서, 상기 옵티컬 블랙 영역(OB)은 암전류에 의한 노이즈 신호를 제거하는데 이용될 수 있다. 예를 들어, 상기 차광 도전 층(156) 및 상기 제1 차광 컬러 필터 층(170)에 의해 빛이 차단된 상태에서, 포토 다이오드를 포함하는 상기 제1 레퍼런스 영역(150b)은 포토 다이오드에 의한 노이즈 제거를 위한 기준 픽셀로 이용될 수 있다. 또한, 상기 차광 도전 층(156) 및 상기 제1 차광 컬러 필터 층(170)에 의해 빛이 차단된 상태에서, 포토 다이오드를 포함하지 않는 상기 제2 레퍼런스 영역(150c)은 포토 다이오드가 아닌, 다른 구성요소들에 의한 노이즈 제거를 위한 공정 노이즈를 체크하기 위한 영역일 수 있다.
다음으로, 도 12a와 함께, 도 12b 및 도 12c를 참조하면, 상기 제2 영역(EA)의 상기 칩들간 연결 영역(CB) 내에서 상기 상부 칩(50)의 적어도 일부를 관통하며 상기 하부 칩(10) 내로 연장되는 제1 비아 홀(155a) 및 상기 제3 영역(PA) 내에서 상기 상부 칩(50)의 적어도 일부를 관통하며 상기 하부 칩(10) 내로 연장되는 제2 비아 홀(155b)을 포함할 수 있다.
상기 제1 비아 홀(155a)은 상기 상부 칩(50)의 상기 후면 절연 층(153) 및 상기 반도체 기판(105)을 관통하며 아래로 연장되어 상기 상부 배선 구조물(121)의 일부 및 상기 하부 배선 구조물(32)의 일부를 노출시킬 수 있고, 상기 제2 비아 홀(155b)은 상기 상부 칩(50)의 상기 후면 절연 층(153) 및 상기 반도체 기판(105)을 관통하며 아래로 연장되어 상기 하부 배선 구조물(32)의 일부를 노출시킬 수 있다.
상기 이미지 센서(1)는 상기 제1 비아 홀(155a) 내의 제1 연결 도전 층(157) 및 상기 제2 비아 홀(155b) 내의 제2 연결 도전 층(158a)을 포함할 수 있다.
상기 제1 연결 도전 층(157)은 상기 상부 배선 구조물(121) 및 상기 하부 배선 구조물(32)과 접촉하면서 상기 상부 배선 구조물(121)과 상기 하부 배선 구조물(32)을 전기적으로 연결할 수 있다. 상기 제2 연결 도전 층(158a)은 상기 하부 배선 구조물(32)과 접촉하면서 상기 하부 배선 구조물(32)을 전기적으로 연결할 수 있다.
상기 제1 및 제2 연결 도전 층들(157, 158a)은 상기 차광 도전 층(156)과 동일한 물질로 형성될 수 있다.
상기 이미지 센서(1)는 상기 제1 및 제2 연결 도전 층들(157, 158a) 상에서 상기 제1 및 제2 비아 홀들(155, 156)을 각각 채우며 오목한 상부면을 갖는 갭필 절연 층(159) 및 상기 갭필 절연 층(159)을 덮으며 상기 후면 절연 층(153)의 상부면 보다 높은 레벨에 위치하는 상부면을 갖는 버퍼 절연 층(162)을 더 포함할 수 있다. 상기 버퍼 절연 층(162)은 경화된 포토레지스트 물질을 포함할 수 있다.
상기 이미지 센서(1)는 상기 제2 영역(EA)의 상기 칩들간 연결 영역(CB) 상에서 상기 버퍼 절연 층(162)을 덮는 제2 차광 컬러 필터 층(173)을 더 포함할 수 있다. 상기 제2 영역(EA)의 상기 칩들간 연결 영역(CB) 상의 상기 제2 차광 컬러 필터 층(173)은 상기 제2 영역(EA)의 상기 옵티컬 블랙 영역(OB) 상의 상기 제1 차광 컬러 필터 층(170)으로부터 연장된 모양일 수 있다. 상기 제1 및 제2 차광 컬러 필터 층들(170, 173)은 서로 동일한 물질, 예를 들어 블루 컬러 필터 층일 수 있다.
상기 이미지 센서(1)는 상기 제3 영역(PA)에서, 도전성 패드(160)를 더 포함할 수 있다. 상기 도전성 패드(160)는 상기 제2 연결 도전 층(158a)으로부터 연장된 패드 도전 층(158b) 및 상기 패드 도전 층(158b) 상의 도전성 패드 패턴(164)을 포함할 수 있다.
예시적인 예에서, 상기 도전성 패드(160)의 적어도 일부는 상기 반도체 기판(105) 내에 매립될 수 있다. 예를 들어, 상기 도전성 패드(160)는 상기 반도체 기판(105)의 제2 면 보다 높은 레벨에 위치하는 상부면 및 상기 반도체 기판(105)의 상기 제2 면 보다 낮은 레벨에 위치하는 상부면을 가질 수 있다.
예시적인 예에서, 상기 도전성 패드(160)와 상기 반도체 기판(105) 사이에 절연 층이 배치될 수 있다. 상기 도전성 패드(160)와 상기 반도체 기판(105) 사이에 배치되는 상기 절연 층은 상기 후면 절연 층(153)의 적어도 일부 층을 포함할 수 있다.
상기 제2 영역(EA)의 상기 옵티컬 블랙 영역(OB) 상의 상기 상부 캐핑 층(176)은 상기 제2 영역(EA)의 상기 칩들간 연결 영역(CB) 및 상기 제3 영역(PA) 상으로 연장될 수 있다. 상기 상부 캐핑 층(176)은 상기 제2 영역(EA)의 상기 칩들간 연결 영역(CB)을 덮고, 상기 제3 영역(PA) 상에서 상기 도전성 패드(160)를 노출시키면서 상기 제3 영역(PA)의 나머지 부분을 덮을 수 있다.
다음으로, 도 13을 참조하여, 상기 이미지 센서(1) 형성 방법의 예시적인 예를 설명하기로 한다. 도 13은 상기 이미지 센서(1) 형성 방법의 예시적인 예를 설명하기 위한 공정 흐름도이다.
도 1, 도 2a 및 도 2b와 함께, 도 13을 참조하면, 반도체 칩을 형성할 수 있다 (S10). 상기 반도체 칩은 도 1, 도 2a, 도 12a 내지 도 12c에서와 같은 상기 하부 칩(10)일 수 있다. 반도체 기판 내부에 하부 분리 구조물을 형성할 수 있다 (S20). 여기서, 상기 반도체 기판은 도 2a에서의 상기 반도체 기판(105)일 수 있고, 상기 하부 분리 구조물은 도 2a에서의 상기 하부 분리 구조물(136)일 수 있다. 예를 들어, 상기 하부 분리 구조물(136)을 형성하는 것은 상기 반도체 기판(105)의 상기 제1 면(105s1)에 상부 소자분리 막(108s)을 형성하고, 상기 상부 소자분리 막(108s)을 관통하며 상기 반도체 기판(105) 내부로 연장되는 하부 분리 트렌치(130)를 형성하고, 상기 하부 분리 트렌치(130)의 내벽을 덮는 하부 물질 층(132)을 형성하고, 상기 하부 물질 층(132) 상에 상기 하부 분리 트렌치(130)를 채우는 하부 물질 패턴(134)을 형성하고, 상기 상부 소자분리 막(108s)의 관통된 부분을 채우는 절연 층을 형성하는 것을 포함할 수 있다. 반도체 기판의 제1 면 상에 회로 및 배선 구조물을 포함하는 전면 구조물을 형성할 수 있다 (S30). 상기 전면 구조물은 도 2a에서의 상기 상부 소자(112), 상기 상부 배선 구조물(121) 및 상기 상부 절연 층(125)을 포함할 수 있다. 상기 상부 소자(112)는 회로 구조물일 수 있다. 반도체 칩과 전면 구조물을 접합할 수 있다 (S40). 예를 들어, 도 2a에서와 같은 반도체 칩, 즉 상기 하부 칩(10)의 상기 하부 절연 층(40)과 상기 상부 절연 층(125)을 접합시킬 수 있다. 반도체 기판의 두께를 감소시키어, 반도체 기판의 제2 면을 형성할 수 있다. 상기 반도체 기판의 상기 제2 면은 도 2a에서의 상기 반도체 기판(105)의 상기 제2 면(105s2)일 수 있다.
반도체 기판의 제2 면으로부터 반도체 기판의 제1 면을 향하는 방향으로 연장되는 상부 분리 구조물을 형성하여, 하부 분리 구조물 및 상부 분리 구조물을 포함하는 분리 구조물을 형성할 수 있다 (S60). 상기 분리 구조물은 도 2a에서의 상기 제1 분리 구조물(148) 및 도 12a에서의 상기 제2 분리 구조물(1148)일 수 있다.
후면 구조물을 형성할 수 있다 (S70). 상기 후면 구조물(S170)은 앞에서 설명한 상기 후면 절연 층(150), 상기 필터 분리 패턴들(169), 상기 컬러 필터들(172), 상기 마이크로 렌즈들(175), 상기 차광 도전 층(156), 상기 제1 차광 컬러 필터 층(170), 상기 제1 및 제2 연결 도전 층들(157, 158a), 상기 도전성 패드(160) 및 상기 상부 캐핑 층(176) 등을 포함할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 하부 기판, 상기 하부 기판 상의 하부 배선 구조물, 상기 하부 기판 상에서 상기 하부 배선 구조물을 덮는 하부 절연 층을 포함하는 제1 칩 구조물; 및
    상기 제1 칩 구조물 상의 제2 칩 구조물을 포함하되,
    상기 제2 칩 구조물은,
    상기 제1 칩 구조물과 마주보는 제1 면 및 상기 제1 면과 대향하는 제2 면을 갖는 반도체 기판;
    상기 반도체 기판 내에서, 서로 수직한 제1 방향 및 제2 방향을 따라 배열되는 복수의 광전 변환 영역들;
    상기 반도체 기판 내에서, 상기 복수의 광전 변환 영역들 사이에 배치되는 분리 구조물;
    상기 반도체 기판의 상기 제1 면과 상기 제1 칩 구조물 사이에 배치되는 상부 배선 구조물 및 상부 절연 층; 및
    상기 반도체 기판의 상기 제2 면 상에서 상기 복수의 광전 변환 영역들과 중첩하는 컬러 필터들 및 마이크로 렌즈들을 포함하고,
    상기 상부 절연 층은 상기 하부 절연 층과 접촉하고,
    상기 분리 구조물은 하부 분리 구조물 및 상기 하부 분리 구조물 상의 상부 분리 구조물을 포함하고,
    상기 분리 구조물은 상기 복수의 광전 변환 영역들 사이에 위치하고 상기 제1 방향으로 연장되는 라인 부분을 포함하고,
    상기 분리 구조물의 상기 라인 부분의 상기 제1 방향의 단면 구조에서, 상기 하부 분리 구조물의 상부면은 오목한 복수의 제1 부분들을 포함하는 이미지 센서.
  2. 제 1 항에 있어서,
    상기 오목한 복수의 제1 부분들 중 적어도 하나는 서로 다른 기울기의 제1 경사면과 제2 경사면이 만나면서 형성되는 이미지 센서.
  3. 제 1 항에 있어서,
    상기 라인 부분의 상기 제1 방향의 단면 구조에서, 상기 하부 분리 구조물의 상기 상부면은 서로 인접하는 상기 오목한 복수의 제1 부분들 중 한 쌍의 제1 부분들 사이에서 볼록한 제2 부분을 포함하고,
    상기 오목한 복수의 제1 부분들은 상기 제2 방향으로 서로 인접하는 상기 복수의 광전 변환 영역들 사이에 배치되는 이미지 센서.
  4. 제 1 항에 있어서,
    상기 하부 분리 구조물과 상기 상부 분리 구조물은 서로 접촉하는 이미지 센서.
  5. 제 4 항에 있어서,
    상기 분리 구조물의 상기 라인 부분의 상기 제2 방향의 단면 구조에서, 상기 상부 분리 구조물은 상기 하부 분리 구조물과 수직 방향으로 중첩하지 않으면서 상기 반도체 기판의 상기 제1 면을 향하는 방향으로 연장되는 하부 연장 부를 포함하는 이미지 센서.
  6. 제 5 항에 있어서,
    상기 하부 연장 부는 상기 상부 분리 구조물과 중첩하는 상기 하부 분리 구조물의 측면과 이격된 부분을 포함하는 이미지 센서.
  7. 제 5 항에 있어서,
    상기 상부 분리 구조물의 상기 하부 연장 부의 하단과 상기 하부 분리 구조물의 상단 사이의 높이 차이는 상기 반도체 기판의 상기 제1 면과 인접하는 상기 하부 분리 구조물의 폭 보다 큰 이미지 센서.
  8. 제 1 항에 있어서,
    상기 하부 분리 구조물의 양 측면들 사이의 제1 수직 중심 축과, 상기 상부 분리 구조물의 양 측면들 사이의 제2 수직 중심 축은 수직 정렬되지 않는 이미지 센서.
  9. 제 1 항에 있어서,
    상기 상부 분리 구조물의 측면은 제1 기울기를 갖고,
    상기 하부 분리 구조물의 측면은 상기 제1 기울기 보다 가파른 제2 기울기를 갖는 이미지 센서.
  10. 제 1 항에 있어서,
    상기 분리 구조물의 상기 라인 부분의 상기 제2 방향의 단면 구조에서,
    상기 상부 분리 구조물은 서로 대향하는 제1 측면 및 제2 측면을 갖고,
    상기 상부 분리 구조물의 상기 제1 측면은 상기 하부 분리 구조물과 중첩하고,
    상기 상부 분리 구조물의 상기 제2 측면은 상기 하부 분리 구조물과 중첩하지 않는 이미지 센서.
  11. 제 10 항에 있어서,
    상기 상부 분리 구조물의 상기 제2 측면은 양의 기울기를 갖는 제1 부분 및 음의 기울기를 갖는 제2 부분, 상기 제1 부분과 상기 제2 부분 사이의 변곡 부분을 포함하는 이미지 센서.
  12. 제 11 항에 있어서,
    상기 상부 분리 구조물의 상기 제2 측에서, 상기 변곡 부분은 상기 상부 분리 구조물의 최하단과, 상기 하부 분리 구조물의 최상단 사이의 높이 레벨에 위치하는 이미지 센서.
  13. 제 1 항에 있어서,
    상기 하부 분리 구조물 및 상기 상부 분리 구조물은 서로 이격되는 이미지 센서.
  14. 제 1 항에 있어서,
    상기 반도체 기판의 상기 제1 면과 상기 반도체 기판의 상기 제2 면 사이의 중간을 지나는 수평 중심 축을 기준으로 보았을 때,
    상기 하부 분리 구조물의 상단은 상기 수평 중심 축과 상기 반도체 기판의 상기 제2 면 사이에 위치하는 이미지 센서.
  15. 제 1 항에 있어서,
    상기 제2 칩 구조물은 상기 반도체 기판의 상기 제1 면으로부터 상기 반도체 기판 내부로 연장되는 소자분리 막; 및
    상기 반도체 기판 내의 분리 트렌치를 더 포함하되,
    상기 분리 트렌치는 상기 소자분리 막과 접하는 상기 반도체 기판의 표면으로부터 상기 반도체 기판의 상기 제2 면을 향하는 방향으로 연장되는 하부 분리 트렌치, 및 상기 반도체 기판의 상기 제2 면으로부터 상기 반도체 기판의 상기 제1 면을 향하도록 연장되는 상부 분리 트렌치를 포함하고,
    상기 하부 분리 구조물은 상기 하부 분리 트렌치 내에 배치되고,
    상기 상부 분리 구조물은 상기 상부 분리 트렌치 내에 배치되는 이미지 센서.
  16. 제 1 항에 있어서,
    상기 하부 분리 구조물은 하부 물질 패턴 및 상기 하부 물질 패턴과 상기 반도체 기판 사이에 개재되는 하부 물질 층을 포함하고,
    상기 하부 물질 패턴은 폴리 실리콘 물질을 포함하고,
    상기 하부 물질 층은 절연성 물질을 포함하고,
    상기 상부 분리 구조물은 상부 물질 패턴 및 상기 상부 물질 패턴과 상기 반도체 기판 사이의 상부 물질 층을 포함하는 이미지 센서.
  17. 제1 면 및 상기 제1 면과 대향하는 제2 면을 갖는 반도체 기판;
    상기 반도체 기판의 상기 제1 면 아래의 회로 및 배선 구조물;
    상기 반도체 기판의 상기 제2 면 상의 컬러 필터들 및 마이크로 렌즈들;
    상기 반도체 기판의 제1 영역 내에서, 서로 수직한 제1 방향 및 제2 방향을 따라 배열되는 복수의 광전 변환 영역들; 및
    상기 반도체 기판의 상기 제1 영역 내에서, 상기 복수의 광전 변환 영역들 사이에 배치되는 제1 분리 구조물을 포함하되,
    상기 제1 분리 구조물은 하부 분리 구조물 및 상기 하부 분리 구조물 상의 상부 분리 구조물을 포함하고,
    상기 제1 분리 구조물은 상기 복수의 광전 변환 영역들 사이에 위치하고 상기 제1 방향으로 연장되는 라인 부분을 포함하고,
    상기 제1 분리 구조물의 상기 라인 부분의 상기 제1 방향의 단면 구조에서, 상기 하부 분리 구조물의 상부면 및 상기 상부 분리 구조물의 하부면 중 적어도 하나는 상기 반도체 기판의 상기 제1 면을 향하는 방향으로 휘어진 복수의 부분들을 포함하는 이미지 센서.
  18. 제 17 항에 있어서,
    상기 하부 분리 구조물과 상기 상부 분리 구조물은 접촉하고,
    상기 하부 분리 구조물의 양 측면들 사이의 제1 수직 중심 축과, 상기 상부 분리 구조물의 양 측면들 사이의 제2 수직 중심 축은 수직 정렬되지 않는 이미지 센서.
  19. 하부 기판, 상기 하부 기판 상의 하부 배선 구조물, 상기 하부 기판 상에서 상기 하부 배선 구조물을 덮는 하부 절연 층을 포함하는 제1 칩 구조물; 및
    상기 제1 칩 구조물 상의 제2 칩 구조물을 포함하되,
    상기 제2 칩 구조물은,
    상기 제1 칩 구조물과 마주보는 제1 면 및 상기 제1 면과 대향하는 제2 면을 갖는 반도체 기판;
    상기 반도체 기판의 제1 영역 내에서, 서로 수직한 제1 방향 및 제2 방향을 따라 배열되고 서로 이격되는 복수의 광전 변환 영역들;
    상기 반도체 기판의 제2 영역 내에서, 서로 이격되는 제1 레퍼런스 영역 및 제2 레퍼런스 영역;
    상기 반도체 기판의 상기 제2 면 상의 후면 절연 층;
    상기 후면 절연 층 상에서, 상기 복수의 광전 변환 영역들과 중첩하는 컬러 필터들;
    상기 컬러 필터들 상의 마이크로 렌즈들;
    상기 후면 절연 층 상에서, 상기 제1 및 제2 레퍼런스 영역들과 중첩하는 차광 패턴;
    상기 반도체 기판의 상기 제1 영역 내에서, 각각의 상기 복수의 광전 변환 영역들을 둘러싸는 제1 분리 구조물;
    상기 반도체 기판의 상기 제2 영역 내에서, 각각의 상기 제1 및 제2 레퍼런스 영역들을 둘러싸는 제2 분리 구조물; 및
    상기 반도체 기판의 상기 제1 면과 상기 제1 칩 구조물 사이에 배치되는 상부 배선 구조물 및 상부 절연 층을 포함하고,
    상기 제1 및 제2 분리 구조물들의 각각은 하부 분리 구조물 및 상기 하부 분리 구조물 상의 상부 분리 구조물을 포함하고,
    상기 제1 분리 구조물은 상기 복수의 광전 변환 영역들 사이에 위치하고 상기 제1 방향으로 연장되는 라인 부분을 포함하고,
    상기 제1 분리 구조물의 상기 라인 부분의 상기 제1 방향의 단면 구조에서, 상기 하부 분리 구조물의 상부면 및 상기 상부 분리 구조물의 하부면 중 적어도 하나는 상기 제1 방향을 따라 반복적으로 배열되고 서로 다른 기울기를 갖는 제1 경사면 및 제2 경사면을 포함하는 이미지 센서.
  20. 제 19 항에 있어서,
    상기 후면 절연 층 및 상기 반도체 기판을 관통하며 아래로 연장되어 상기 상부 배선 구조물의 일부 및 상기 하부 배선 구조물의 일부를 노출시키는 제1 비아 홀;
    상기 후면 절연 층 및 상기 반도체 기판을 관통하며 아래로 연장되어 상기 하부 배선 구조물의 일부를 노출시키는 제2 비아 홀;
    상기 제1 비아 홀 내에 배치되며 상기 상부 배선 구조물 및 상기 하부 배선 구조물과 전기적으로 연결되는 제1 연결 도전 층;
    상기 제1 비아 홀 내에 배치되며 상기 하부 배선 구조물과 전기적으로 연결되는 제2 연결 도전 층; 및
    상기 제2 연결 도전 층으로부터 연장되는 패드 도전 층 및 상기 패드 도전 층 상의 도전성 패턴을 포함하는 입/출력 패드를 더 포함하고,
    상기 차광 패턴은 차광 도전 층 및 상기 차광 도전 층 상의 차광 컬러 필터 층을 포함하고,
    상기 제1 및 제2 연결 도전 층 및 상기 차광 도전 층은 동일한 도전성 물질 층을 포함하고,
    상기 차광 컬러 필터 층은 블루 컬러 필터 층을 포함하고,
    상기 제1 레퍼런스 영역 및 상기 복수의 광전 변환 영역들은 동일한 포토 다이오드를 포함하고,
    상기 제2 레퍼런스 영역은 상기 포토 다이오드를 포함하지 않는 이미지 센서.

KR1020200149213A 2020-11-10 2020-11-10 이미지 센서 KR20220063830A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200149213A KR20220063830A (ko) 2020-11-10 2020-11-10 이미지 센서
US17/515,769 US20220149089A1 (en) 2020-11-10 2021-11-01 Image sensor
CN202111303999.3A CN114464636A (zh) 2020-11-10 2021-11-05 图像传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200149213A KR20220063830A (ko) 2020-11-10 2020-11-10 이미지 센서

Publications (1)

Publication Number Publication Date
KR20220063830A true KR20220063830A (ko) 2022-05-18

Family

ID=81405499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200149213A KR20220063830A (ko) 2020-11-10 2020-11-10 이미지 센서

Country Status (3)

Country Link
US (1) US20220149089A1 (ko)
KR (1) KR20220063830A (ko)
CN (1) CN114464636A (ko)

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8101981B2 (en) * 2007-08-10 2012-01-24 Array Optronix, Inc. Back-illuminated, thin photodiode arrays with isolating etched trenches between elements
JP5173496B2 (ja) * 2008-03-06 2013-04-03 キヤノン株式会社 撮像装置及び撮像システム
US7902618B2 (en) * 2008-11-17 2011-03-08 Omni Vision Technologies, Inc. Backside illuminated imaging sensor with improved angular response
US8941204B2 (en) * 2012-04-27 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for reducing cross talk in image sensors
KR102083402B1 (ko) * 2013-02-25 2020-03-02 삼성전자주식회사 이미지 센서 및 이의 형성 방법
KR102034482B1 (ko) * 2013-03-04 2019-10-21 삼성전자주식회사 이미지 센서 및 이의 형성 방법
KR102011102B1 (ko) * 2013-03-13 2019-08-14 삼성전자주식회사 이미지 센서
JP2015029013A (ja) * 2013-07-30 2015-02-12 ソニー株式会社 撮像素子、電子機器、および撮像素子の製造方法
KR102168173B1 (ko) * 2014-01-24 2020-10-20 삼성전자주식회사 적층형 이미지 센서
KR102209097B1 (ko) * 2014-02-27 2021-01-28 삼성전자주식회사 이미지 센서 및 이의 제조 방법
KR102268714B1 (ko) * 2014-06-23 2021-06-28 삼성전자주식회사 이미지 센서 및 이의 제조 방법
KR102306670B1 (ko) * 2014-08-29 2021-09-29 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR102367384B1 (ko) * 2015-01-13 2022-02-25 삼성전자주식회사 이미지 센서 및 그 형성 방법
US9431452B1 (en) * 2015-05-13 2016-08-30 Omnivision Technologies, Inc. Back side illuminated image sensor pixel with dielectric layer reflecting ring
KR102471159B1 (ko) * 2015-10-12 2022-11-25 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR102466415B1 (ko) * 2016-01-20 2022-11-15 삼성전자주식회사 이미지 센서
US10510788B2 (en) * 2017-10-31 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor image sensor
US10468444B2 (en) * 2017-11-09 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device and method for forming the same
JP7250427B2 (ja) * 2018-02-09 2023-04-03 キヤノン株式会社 光電変換装置、撮像システム、および移動体
KR102549400B1 (ko) * 2018-03-21 2023-06-30 에스케이하이닉스 주식회사 Pd 바이어스 패턴들을 갖는 이미지 센서
WO2020003681A1 (ja) * 2018-06-29 2020-01-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子装置
CN110729314A (zh) * 2018-07-17 2020-01-24 联华电子股份有限公司 光学感测装置
KR102589608B1 (ko) * 2018-10-22 2023-10-16 삼성전자주식회사 이미지 센서 및 이의 제조 방법
KR102651721B1 (ko) * 2019-01-09 2024-03-26 삼성전자주식회사 이미지 센서
CN110120399B (zh) * 2019-05-27 2021-04-13 德淮半导体有限公司 图像传感器及其制造方法以及成像装置
US11437420B2 (en) * 2020-01-03 2022-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor with overlap of backside trench isolation structure and vertical transfer gate
KR20210122526A (ko) * 2020-04-01 2021-10-12 에스케이하이닉스 주식회사 이미지 센서 장치
US11869761B2 (en) * 2020-04-24 2024-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Back-side deep trench isolation structure for image sensor
KR20210137269A (ko) * 2020-05-07 2021-11-17 삼성전자주식회사 이미지 센서 칩
KR20210137677A (ko) * 2020-05-11 2021-11-18 에스케이하이닉스 주식회사 이미지 센서 장치

Also Published As

Publication number Publication date
CN114464636A (zh) 2022-05-10
US20220149089A1 (en) 2022-05-12

Similar Documents

Publication Publication Date Title
JP5451547B2 (ja) 固体撮像装置
US10367022B2 (en) Solid-state imaging device, members for the same, and imaging system
KR102411698B1 (ko) 이미지 센서 및 이의 형성 방법
US20160126267A1 (en) Imaging systems with backside isolation trenches
KR20060108378A (ko) 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법
CN114551484A (zh) 图像传感器
KR20220063830A (ko) 이미지 센서
US11776982B2 (en) Image sensor chip
CN114078890A (zh) 图像传感器
US20220238583A1 (en) Image sensor including separation structure
US20220231064A1 (en) Image sensor with multiple color filters
US20220231063A1 (en) Image sensor
US20230420476A1 (en) Image sensors and methods of manufacturing the same
US12027549B2 (en) Image sensor
KR20240013563A (ko) 이미지 센서 칩 및 이를 포함하는 반도체 패키지
KR20220075117A (ko) 이미지 센서
KR20240079965A (ko) 3층 적층형 이미지 센서 및 그 제조방법
KR20230174592A (ko) 이미지 센서
KR20240071975A (ko) 이미지 센서 및 그 제조방법
KR20230000681A (ko) 적층 구조의 이미지 센서
KR20220108918A (ko) 이미지 센서
KR20200142440A (ko) 이미지 센서
KR20230079871A (ko) 이미지 센서 및 그 제조 방법
CN117641963A (zh) 包括具有与栅极电极相同材料的着陆结构的图像传感器
KR100871795B1 (ko) 이미지센서 및 그 제조방법