WO2020003681A1 - 固体撮像装置及び電子装置 - Google Patents

固体撮像装置及び電子装置 Download PDF

Info

Publication number
WO2020003681A1
WO2020003681A1 PCT/JP2019/014799 JP2019014799W WO2020003681A1 WO 2020003681 A1 WO2020003681 A1 WO 2020003681A1 JP 2019014799 W JP2019014799 W JP 2019014799W WO 2020003681 A1 WO2020003681 A1 WO 2020003681A1
Authority
WO
WIPO (PCT)
Prior art keywords
width
layer
light incident
incident side
partition
Prior art date
Application number
PCT/JP2019/014799
Other languages
English (en)
French (fr)
Inventor
鉄也 山口
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to US17/250,237 priority Critical patent/US12009378B2/en
Publication of WO2020003681A1 publication Critical patent/WO2020003681A1/ja
Priority to US18/045,211 priority patent/US20230057815A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Definitions

  • This technology relates to a solid-state imaging device and an electronic device.
  • CMOS Complementary Metal Oxide Semiconductor
  • CCDs Charge Coupled Devices
  • Patent Document 1 For example, a solid-state imaging device including a partition grid has been proposed (see Patent Document 1).
  • Patent Document 1 may not be able to further improve the image quality.
  • the present technology has been made in view of such a situation, and has as its main object to provide a solid-state imaging device capable of further improving image quality and an electronic device equipped with the solid-state imaging device. .
  • the present inventors have conducted intensive research to solve the above-mentioned object, and as a result, have succeeded in dramatically improving the image quality, and have completed the present technology.
  • a pixel array unit in which a plurality of pixels are arranged one-dimensionally or two-dimensionally,
  • the pixel array unit includes, for each pixel, a color filter and a semiconductor substrate, A partition layer is formed between the color filters,
  • the partition layer has a first width and a second width in order from the light incident side,
  • a solid-state imaging device in which the first width is different from the second width.
  • the second width may be larger than the first width.
  • the first width may be larger than the second width.
  • the partition layer may be formed of a plurality of layers having a light incident side as an uppermost layer and a side opposite to the light incident side as a lowermost layer,
  • the uppermost layer may have a width on the light incident side and a width opposite to the light incident side, the width of the uppermost layer on the light incident side may be a first width
  • the lowermost layer may have a width on the light incident side and a width opposite to the light incident side, and the width of the lowermost layer on the side opposite to the light incident side may be a second width.
  • the partition layer may be formed of two layers having a light incident side as a first layer and an opposite side to the light incident side as a second layer
  • the first layer may have a width on the light incident side and a width opposite to the light incident side
  • the width of the first layer on the light incident side may be a first width
  • the first layer The width of the side opposite to the light incident side may be a third width
  • the second layer may have a width on the light incident side and a width opposite to the light incident side
  • the width of the second layer on the light incident side may be a fourth width
  • the second layer The width on the side opposite to the light incident side may be the second width.
  • the partition layer may be configured of a plurality of stages with the light incident side being the uppermost stage and the side opposite to the light incident side being the lowermost stage,
  • the uppermost stage may have a width on the light incident side and a width on the opposite side to the light incident side, the width of the uppermost stage on the light incident side may be a first width,
  • the lowermost stage may have a width on the light incident side and a width opposite to the light incident side, and the lowermost stage may have a second width opposite to the light incident side.
  • the partition layer may be configured to have two stages, a first stage on a light incident side and a second stage on a side opposite to the light incident side,
  • the first stage may have a width on the light incident side and a width opposite to the light incident side, the width of the first stage on the light incident side may be a first width, and The width of the side opposite to the light incident side may be a fifth width
  • the second stage may have a width on the light incident side and a width opposite to the light incident side, the width of the second stage on the light incident side may be a sixth width, and
  • the width on the side opposite to the light incident side may be the second width.
  • the cross-sectional shape of the partition layer formed at the center of the pixel array section may be substantially symmetrical.
  • the cross-sectional shape of the partition layer formed around the pixel array unit may be asymmetric in the left-right direction.
  • the partition layer may include an oxide film and a metal film, and the metal film may be covered with the oxide film.
  • the solid-state imaging device Equipped with a pixel array unit in which a plurality of pixels are arranged one-dimensionally or two-dimensionally,
  • the pixel array unit includes, for each pixel, a color filter and a semiconductor substrate, A partition layer is formed between the color filters,
  • the partition layer has a first width and a second width in order from the light incident side,
  • An electronic device is provided, wherein the first width and the second width are different.
  • the image quality can be further improved.
  • the effects described here are not necessarily limited, and may be any of the effects described in the present disclosure.
  • FIG. 2 is a cross-sectional view illustrating a configuration example of a partition layer provided in the solid-state imaging device according to the first embodiment to which the present technology is applied.
  • FIG. 2 is a cross-sectional view illustrating a configuration example of a partition layer provided in the solid-state imaging device according to the first embodiment to which the present technology is applied.
  • FIG. 2 is a cross-sectional view illustrating a configuration example of peripheral pixels of the solid-state imaging device according to the first embodiment to which the present technology is applied.
  • FIG. 4 is a cross-sectional view illustrating a configuration example of peripheral pixels on the right side of the solid-state imaging device on which pupil correction has been performed.
  • FIG. 10 is a diagram illustrating the results of sensitivity and color mixing of peripheral pixels on the right side of the solid-state imaging device on which pupil correction has been performed.
  • FIG. 4 is a diagram illustrating a relationship between a height of a partition layer and a width of the partition layer.
  • FIG. 7 is a cross-sectional view illustrating an example of a method for manufacturing a partition layer provided in the solid-state imaging device according to the first embodiment to which the present technology is applied.
  • FIG. 7 is a cross-sectional view illustrating an example of a method for manufacturing a partition layer provided in the solid-state imaging device according to the first embodiment to which the present technology is applied.
  • FIG. 7 is a cross-sectional view illustrating an example of a method for manufacturing a partition layer provided in the solid-state imaging device according to the first embodiment to which the present technology is applied.
  • FIG. 7 is a cross-sectional view illustrating an example of a method for manufacturing a partition layer provided in the solid-state imaging device according to the first embodiment to which the present technology is applied.
  • FIG. 7 is a cross-sectional view illustrating an example of a method for manufacturing a partition layer provided in the solid-state imaging device according to the first embodiment to which the present technology is applied.
  • FIG. 11 is a cross-sectional view illustrating a configuration example of a partition layer provided in a solid-state imaging device according to a second embodiment to which the present technology is applied.
  • FIG. 14 is a diagram illustrating a usage example of the solid-state imaging device according to the first and second embodiments to which the present technology is applied. It is a functional block diagram of an example of an electronic device according to a third embodiment to which the present technology is applied
  • the color filter can be separated by a material having a smaller refractive index than the color filter, such as an oxide film.
  • a material having a lower refractive index than the color filter By forming the separation material (oxide film, etc.) with a material having a lower refractive index than the color filter and separating, light is totally reflected at the interface between the color filter material and the separation material, so that sensitivity improvement and color mixing reduction are expected. Is done.
  • the structure of the partition layer may be a structure having one oxide film, or a structure having a metal in the center and surrounding the metal with an oxide film or the like.
  • the partition layer may be a single layer (one step) or may have a structure in which the width of the CF partition material is the same. If the partition layer is a single layer and has the same vertical width, it is good at the center of the imaging region, but it may be difficult to take measures against shading around the imaging region.
  • As a countermeasure there is a method of shifting a micro lens (on-chip lens), a CF partition layer, or an opening defining layer toward the center of the imaging region (Scaling, pupil correction, or the like).
  • the width of the CF partition layer is large, light may be kicked by the CF partition layer, which may cause a decrease in sensitivity.
  • the partition layer according to the present technology (also referred to as a CF (color filter) partition layer; the same applies hereinafter) is characterized in that it is left-right asymmetrical in the periphery of the imaging region (pixel array section) of the CMOS sensor.
  • the CF partition layer may be composed of a metal layer (metal layer) and an oxide film covering the metal layer.
  • the shape of the CF partition layer may be a forward tapered shape or a reverse tapered shape.
  • the CF partition wall layer may have a single-layer structure, a stacked structure of two or more layers (a plurality of layers), or may have a single-stage structure, a structure of two or more layers (a plurality of layers).
  • the width of the lower layer of the CF partition layer (closer to the semiconductor substrate or closer to the semiconductor substrate and also referred to as a second layer) is equal to the width of the upper layer (the light incident surface side, (Also referred to as a first layer). Further, the width of the CF partition layer differs in the chip plane, and at least one of the ends of the CF partition layer is between pixels (including a pixel boundary) or within its own pixel region (including a pixel boundary). It is preferable that the partition layer is not completely formed in the adjacent pixels.
  • the effects of the present technology include, for example, the following four points. -Reflection of light at the interface between the color filter (CF) and the oxide film, and light shielding by metal in the CF partition walls, suppresses light leakage to adjacent pixels, suppresses sensitivity reduction, reduces color mixing, and reduces shading. Can be suppressed.
  • a CF partition wall layer composed of an upper layer (first layer) on the light incident side and a lower layer (second layer) on the semiconductor substrate side, an upper section (first step) on the light incident side and a lower section (first layer) on the semiconductor substrate side
  • the upper layer (the first layer) or the upper stage (the first stage) can be moved, so that more appropriate pupil correction can be performed. That is, the upper layer (first layer) or the upper layer (first step) expands the pupil correction range by the CF partition layer.
  • the width of the lower layer (for example, the second layer) or the lower layer (for example, the second step) when the width of the lower layer (for example, the second layer) or the lower layer (for example, the second step) is larger than the upper layer, light leakage to an adjacent pixel due to oblique light incidence can be suppressed.
  • the production stability can be ensured (the partition layer does not fall down during the production).
  • the width of the CF partition layer is different between the central portion and the peripheral portion of the imaging region (pixel array portion), color mixing due to oblique light can be more appropriately suppressed in the peripheral portion. That is, the width of the partition layer differs for each pixel in the chip surface.
  • the solid-state imaging device according to the first embodiment includes a pixel array unit in which a plurality of pixels are arranged one-dimensionally or two-dimensionally.
  • a color filter and a semiconductor substrate a partition layer is formed between the color filters, and the partition layer has a first width and a second width in order from the light incident side, and has a first width and a second width.
  • the first width is a width on the light incident side, and is substantially parallel to the surface of the semiconductor substrate. Further, the first width may be substantially parallel to the surface of the flattening layer that may be arranged on the color filter.
  • the second width is a width on the semiconductor substrate side, and is substantially parallel to the surface of the semiconductor substrate.
  • image quality is improved.
  • shading can be suppressed, sensitivity reduction can be suppressed, and color mixing can be suppressed.
  • FIG. 1 is a cross-sectional view of a partition layer provided in the solid-state imaging device according to the first embodiment of the present technology.
  • FIG. 1A shows a partition layer 1-a-1 and a partition layer 1-a-2 formed between pixels (for example, between left end pixels) in a left peripheral portion of a pixel array section (imaging area).
  • FIG. 1B shows a partition layer 1-b-1 and a partition layer 1-b-2 formed between pixels (for example, between central pixels) in the center of a pixel array section (imaging area).
  • FIG. 1C shows a partition layer 1-c-1 and a partition layer 1-c-2 formed between pixels (for example, between right pixels) in the right peripheral portion of the pixel array section (imaging area).
  • the partition layer 1-a-1 is disposed on the left side of the color filter 4-a (for example, a color filter for green light), and is covered with the oxide films 2-a-1-1 and 2-a-1-2. It is composed of the layer 3-a-1.
  • the second width d2 is larger than the first width d1, has a forward tapered shape, and is asymmetric with respect to the center line L.
  • the refractive indexes of the oxide films 2-a-1-1 and 2-a-1-2 are preferably smaller than the refractive index of the color filter 4-a. According to this preferred embodiment, light can be totally reflected at the interface between the color filter 4-a and the oxide film 2-a-1-2.
  • the partition layer 1-a-2 is disposed on the right side of the color filter 4-a and includes a metal layer 3-a-2 covered with oxide films 2-a-2-1 and 2-a-2-2. You.
  • the second width d2 is larger than the first width d1, has a forward tapered shape, and is asymmetric with respect to the center line L.
  • the refractive indexes of the oxide films 2-a-2-1 and 2-a-2-2 are preferably smaller than the refractive index of the color filter 4-a. According to this preferred embodiment, light can be totally reflected at the interface between the color filter 4-a and the oxide film 2-a-2-1.
  • the partition layers 1-a-1 and 1-a-2 shift rightward, which is the direction of the center of the image pickup area (pixel array section), and have an opening area (color filter).
  • the area 4-a on the light receiving side) extends rightward.
  • the partition layer 1-b-1 is disposed on the left side of the color filter 4-b (for example, a color filter for green light), and is covered with the oxide films 2-b-1-1 and 2-b-1-2. It is composed of the layer 3-b-1.
  • the second width d2 is larger than the first width d1, has a forward tapered shape, and is substantially symmetric with respect to the center line L.
  • the refractive indexes of the oxide films 2-b-1-1 and 2-b-1-2 are preferably smaller than the refractive index of the color filter 4-b. According to this preferred mode, light can be totally reflected at the interface between the color filter 4-b and the oxide film 2-b-1-2.
  • the partition layer 1-b-2 is disposed on the right side of the color filter 4-b, and includes a metal layer 3-b-2 covered with oxide films 2-b-2-1 and 2-b-2-2. You.
  • the second width d2 is larger than the first width d1, has a forward tapered shape, and is substantially symmetric with respect to the center line L.
  • the refractive indexes of the oxide films 2-b-2-1 and 2-b-2-2 are preferably smaller than the refractive index of the color filter 4-b. According to this preferred mode, light can be totally reflected at the interface between the color filter 4-b and the oxide film 2-b-2-1.
  • the partition layers 1-b-1 and 1-b-2 do not shift in the left-right direction, and the area of the opening (the area on the light receiving side of the color filter 4-b) expands in the left-right direction. Not.
  • the partition layer 1-c-1 is disposed on the left side of the color filter 4-c (for example, a color filter for green light), and is covered with the oxide films 2-c-1-1 and 2-c-1-2. It is composed of the layer 3-c-1.
  • the second width d2 is larger than the first width d1, has a forward tapered shape, and is asymmetric with respect to the center line L.
  • the refractive indexes of the oxide films 2-c-1-1 and 2-c-1-2 are preferably smaller than the refractive index of the color filter 4-c. According to this preferred embodiment, light can be totally reflected at the interface between the color filter 4-c and the oxide film 2-c-1-2.
  • the partition layer 1-c-2 is disposed on the right side of the color filter 4-c and includes a metal layer 3-c-2 covered with the oxide films 2-c-2-1 and 2-c-2-2. You.
  • the second width d2 is larger than the first width d1, has a forward tapered shape, and is asymmetric with respect to the center line L.
  • the refractive indexes of the oxide films 2-c-2-1 and 2-c-2-2 are preferably smaller than the refractive index of the color filter 4-c. According to this preferred embodiment, light can be totally reflected at the interface between the color filter 4-c and the oxide film 2-c-2-1.
  • the partition layers 1-c-1 and 1-c-2 shift to the left, which is the direction of the center of the imaging area (pixel array section), and the area of the opening (color filter 4 ⁇ c on the light receiving side) extends to the left.
  • FIG. 2 is a cross-sectional view of a partition layer provided in the solid-state imaging device according to the first embodiment of the present technology.
  • FIG. 2A shows a partition layer 9-a-1 and a partition layer 9-a-2 formed between pixels (for example, between central pixels) at the center of a pixel array section (imaging area).
  • FIG. 2B shows a partition layer 9-b-1 and a partition layer 9-b-2 formed between pixels (for example, between right end pixels) in the right peripheral portion of the pixel array section (imaging area).
  • the flattening layer 19a and the color filters 17-a for example, a color filter for green light
  • 18-a-1 for example, for red light
  • the semiconductor substrate 20-a is provided with a color filter) and 18-a-2 (for example, a color filter for red light).
  • a partition layer 9-a-1 is disposed between the color filters 18-a-1 and 17-a (between pixels or boundaries between pixels), and is disposed between the color filters 17-a and 18-a-2.
  • a partition layer 9-a-2 is disposed (between pixels or boundaries between pixels).
  • the partition layer 9-a-1 has a two-layer structure and includes a first layer 10-a-1 on the light incident Ra side and a second layer 14-a-1 on the semiconductor substrate 20-a side.
  • the first width of the first layer 10-a-1 on the light incident side is d1
  • the third width of the semiconductor substrate side is d3
  • the second layer 14-a-1 is on the light incident Ra side.
  • the second width on the semiconductor substrate side is d2.
  • the first width and the third width of the first layer 10-a-1 and the second width and the fourth width of the second layer 14-a-1 are equal to the planarization layer 19-a and the semiconductor substrate. It is substantially parallel to the 20-a side.
  • the first width and the fifth width of the first stage (the width opposite to the light incident side Ra, that is, the semiconductor substrate 20-a).
  • the second width and the sixth width (width of the light incident side Ra) of the second step are also substantially parallel to the planarization layer 19-a and the semiconductor substrate 20-a.
  • d2 and d4 are larger than d1 and d3.
  • the first layer 10-a-1 is composed of a metal layer 13-a-1 covered with oxide films 11-a-1-1 to 11-a-1-2 and 12-a-1.
  • the two layers 14-a-1 are composed of a metal layer 16-a-1 covered with an oxide film 12-a-1 and 15-a-1-1 to 15-a-1-2.
  • the partition layer 9-a-2 has a two-layer structure and includes a first layer 10-a-2 on the light incident Ra side and a second layer 14-a-2 on the semiconductor substrate 20-a side.
  • the first width of the first layer 10-a-2 on the light incident Ra side is d1
  • the third width on the semiconductor substrate 20-a side is d3
  • the first width of the second layer 14-a-2 is d3.
  • the fourth width on the light incident side is d4
  • the second width on the semiconductor substrate side is d2.
  • the first width and the third width of the first layer 10-a-2 and the second width and the fourth width of the second layer 14-a-2 are equal to the planarization layer 19-a and the semiconductor substrate. It is substantially parallel to 20-a.
  • the first width and the fifth width of the first stage (the width opposite to the light incident side Ra, that is, the semiconductor substrate 20-a).
  • the second width and the sixth width (width of the light incident side Ra) of the second step are also substantially parallel to the planarization layer 19-a and the semiconductor substrate 20-a.
  • d2 and d4 are larger than d1 and d3.
  • the first layer 10-a-2 includes a metal layer 13-a-2 covered with oxide films 11-a-2-1 to 11-a-2-2 and 12-a-2.
  • the two layers 14-a-2 include a metal layer 16-a-2 covered with an oxide film 12-a-2 and 15-a-2-1 to 15-a-2-2.
  • the light is focused at the center of the pixel without pupil correction because it is the center of the pixel array section (imaging area) (Sa).
  • the flattening layer 19b and the color filter 17-b for example, a color filter for green light
  • 18-b-1 for example, for red light
  • a color filter) and 18-b-2 for example, a color filter for red light
  • a semiconductor substrate 20-b are provided.
  • a partition layer 9-b-1 is provided between the color filters 18-b-1 and 17-b
  • a partition layer 9-b- is provided between the color filters 17-b and 18-b-2. Two are arranged.
  • the partition layer 9-b-1 has a two-layer structure and includes a first layer 10-b-1 on the light incident Rb side and a second layer 14-b-1 on the semiconductor substrate 20-b side.
  • the first width of the first layer 10-b-1 on the light incident side is d1
  • the third width of the semiconductor substrate side is d3
  • the second layer 14-b-1 is on the light incident Rb side.
  • the second width on the semiconductor substrate 20-b side is d2.
  • the first and third widths of the first layer 10-b-1 and the second and fourth widths of the second layer 14-b-1 are equal to the planarization layer 19-b and the semiconductor substrate. It is substantially parallel to 20-b.
  • the first width and the fifth width of the first stage (the width opposite to the light incident side Rb, that is, the semiconductor substrate 20-b).
  • the second width and the sixth width (width of the light incident side Rb) of the second stage are also substantially parallel to the planarization layer 19-b and the semiconductor substrate 20-b.
  • d2 and d4 are larger than d1 and d3.
  • the first layer 10-b-1 is composed of a metal layer 13-b-1 covered with oxide films 11-b-1-1 to 11-b-1-2 and 12-b-1.
  • the two layers 14-b-1 include a metal layer 16-b-1 covered with an oxide film 12-b-1 and 15-b-1-1 to 15-b-1-2.
  • the partition layer 9-b-2 has a two-layer structure and includes a first layer 10-b-2 on the light incident Rb side and a second layer 14-b-2 on the semiconductor substrate 20-b side.
  • the first width of the first layer 10-b-2 on the light incident Rb side is d1
  • the third width on the semiconductor substrate 20-b side is d3
  • the second layer 14-a-2 has a width of d3.
  • the fourth width on the light incident Rb side is d4
  • the second width on the semiconductor substrate 20-b side is d2.
  • the first width and the third width of the first layer 10-b-2 and the second width and the fourth width of the second layer 14-b-2 are equal to the planarization layer 19-b and the semiconductor substrate. It is substantially parallel to 20-b.
  • the first width and the fifth width of the first stage (the width opposite to the light incident side Rb, that is, the semiconductor substrate 20-b).
  • the second width and the sixth width (width on the light incident Rb side) of the second stage are also substantially parallel to the flattening layer 19-b and the semiconductor substrate 20-b.
  • d2 and d4 are larger than d1 and d3.
  • the first layer 10-b-2 is composed of a metal layer 13-b-2 covered with oxide films 11-b-2-1 to 11-b-2-2 and 12-b-2.
  • the two layers 14-b-2 are composed of a metal layer 16-b-2 covered with an oxide film 12-b-2 and 15-b-2-1 to 15-b-2-2.
  • the pixel is the right peripheral portion of the pixel array section (imaging area), and thus the first layer 10-b-1 and the first layer 10-b-1 of the partition layers 9-b-1 and 9-b-2 are corrected by pupil correction.
  • 10-b-2 is shifted leftward (toward the center of the imaging region (pixel array unit)) in FIG. 2B, and the opening is shifted to the left in FIG. 2B (imaging region (pixel array)).
  • the opening area is enlarged to the central part side of the part), and the light is condensed at the pixel center (Sb).
  • the partition layer formed in the periphery of the imaging region has a factor of deteriorating sensitivity due to oblique light.
  • a metal layer or a microlens that normally defines an opening is shifted toward the center of the imaging area.
  • the metal film and the microlens that define the opening are located at the pixel center position and do not need to be shifted.
  • the shape of the upper layer of the CF partition layer is made asymmetric such that the center of the opening position that defines the opening of the upper partition layer where the light enters is closer to the center of the imaging region.
  • the partition layer is preferably a multilayer structure having a plurality of layers (for example, two layers) or a plurality of layers (for example, two layers) or a multi-layer structure.
  • the first width on the light incident side of the upper layer (for example, the first layer, the first step) is different from the second width of the lower layer (for example, the second layer, the second step) on the semiconductor substrate side.
  • this structure it is possible to prevent oblique light (principal ray) from the center of the imaging region from being kicked by the partition layer in the periphery of the imaging region (the periphery of the pixel array unit).
  • the width of the upper layer of the partition layer is smaller than the width of the lower layer, the range in which the upper layer can be shifted (shifted) is widened.
  • FIG. 3 is a cross-sectional view of a configuration example of peripheral pixels of the solid-state imaging device according to the first embodiment of the present technology. Pupil correction is performed on the peripheral pixels shown in FIG.
  • FIG. 3A is a sectional view of two pixels (pixels 401-a to 402-a) at the right end of the solid-state imaging device 400-a.
  • FIG. 3B is a cross-sectional view of two pixels (pixels 401-b to 402-b) at the left end of the solid-state imaging device 400-b.
  • the on-chip lens (microlens) 26-a and the red light (red light) are transmitted through the pixel 401-a of the solid-state imaging device 400-a in order from the light incident side (upper side in FIG. 3A).
  • a color filter 25-a, an insulating layer 28-a-4 (for example, a silicon oxide film), and a semiconductor substrate 27-a-1 are provided.
  • a photodiode (not shown) for red light (red light) is formed in the semiconductor substrate 27-a-1, and is embedded in the silicon (Si) layer of the semiconductor substrate 27-a-1.
  • the pixel 402-a has an on-chip lens (microlens) 26-a and a color filter 24-a through which green light (green light) passes, in order from the light incident side (upper side in FIG. 3A). And an insulating layer 28-a-4 (for example, a silicon oxide film) and a semiconductor substrate 27-a-2.
  • a photodiode (not shown) for green light (green light) is formed in the semiconductor substrate 27-a-2, and is embedded in the silicon (Si) layer of the semiconductor substrate 27-a-2.
  • the insulating films 28-a-1 to 28-a-4 form the semiconductor substrates 27-a- 1 and 27-a-2.
  • the insulating films 28-a-1 to 28-a-4 are, for example, silicon oxide films.
  • the insulating film 28-a-2 is formed so as to partition between two pixels (pixels 401-a to 402-a).
  • the insulating film 28-a-1 is formed so as to partition between the pixel 401-a and a pixel (not shown) on the left side of the pixel 401-a.
  • the insulating film 28-a-3 is formed so as to partition between the pixel 402-a and a pixel (not shown) on the right side of the pixel 402-a.
  • a wiring layer 403-a is formed on the surface (lower surface in FIG. 3A) of the semiconductor substrates 27-a-1 and 27-a-2, and the wiring layer 403-a is an interlayer film (for example, (SiO 2 ) 404-a and metal wiring.
  • the solid-state imaging device 400-a includes partition layers 21-a-1 to 21-a-3.
  • the partition layer 21-a-2 is formed on the insulating layer 28-a-4 and between the pixel 401-a and the pixel 402-a. Further, the partition layer 21-a-2 may be formed at a pixel boundary between the pixel 401-a and the pixel 402-a.
  • the partition layer 21-a-1 is formed on the insulating layer 28-a-4 and between the pixel 401-a and a pixel (not shown) to the left of the pixel 401-a. Further, the partition layer 21-a-1 may be formed at a pixel boundary between the pixel 401-a and a pixel (not shown) on the left of the pixel 401-a.
  • the partition layer 21-a-3 is formed on the insulating layer 28-a-4 and between the pixel 402-a and a pixel (not shown) on the right of the pixel 402-a. Further, the partition layer 21-a-3 may be formed at a pixel boundary between the pixel 402-a and a pixel (not shown) on the right of the pixel 402-a.
  • the partition layer 21-a-2 is composed of a metal layer 23-a-2 covered with an oxide film (for example, an insulating film) 22-a-2.
  • the partition layer 21-a-2 has a two-stage structure, and the width of the first stage (light incident side) is smaller than the width of the second stage (semiconductor substrate side).
  • the partition layer 21-a-2 may be configured in a plurality of stages.
  • the partition layer 21-a-3 includes a metal layer 23-a-3 covered with an oxide film (for example, an insulating film) 22-a-3.
  • the partition layer 21-a-3 has a two-stage structure, and the width of the first stage (light incident side) is smaller than the width of the second stage (semiconductor substrate side).
  • the partition layer 21-a-3 may be configured in a plurality of stages.
  • the partition layer 21-a-1 is composed of a metal layer (not shown) covered with an oxide film (for example, an insulating film) (not shown).
  • the partition layer 21-a-1 has a two-stage structure, and the width of the first stage (light incident side) is smaller than the width of the second stage (semiconductor substrate side).
  • the partition layer 21-a-1 may be composed of a plurality of stages.
  • the solid-state imaging device 400-b will be described.
  • the on-chip lens (microlens) 26-b and the green light (green light) pass through the pixel 401-b of the solid-state imaging device 400-b in order from the light incident side (the upper side in FIG. 3B).
  • a color filter 24-b, an insulating layer 28-b-4 (for example, a silicon oxide film), and a semiconductor substrate 27-b-1 are provided.
  • a photodiode (not shown) for green light (green light) is formed in the semiconductor substrate 27-b-1, and is embedded in the silicon (Si) layer of the semiconductor substrate 27-b-1.
  • the pixel 402-b includes an on-chip lens (microlens) 26-b and a color filter 25- through which red light (red light) passes, in order from the light incident side (the upper side in FIG. 3B). b, an insulating layer 28-b-4 (eg, a silicon oxide film), and a semiconductor substrate 27-b-2.
  • a photodiode (not shown) for red light (green light) is formed in the semiconductor substrate 27-b-2, and is embedded in the silicon (Si) layer of the semiconductor substrate 27-b-2.
  • the insulating films 28-b-1 to 28-b-4 form the semiconductor substrate 27-b- 1 and 27-b-2.
  • the insulating films 28-b-1 to 28-b-4 are, for example, silicon oxide films.
  • the insulating film -b-2 is formed so as to partition between two pixels (pixels 401-b to 402-b).
  • the insulating film 28-b-1 is formed so as to partition between the pixel 401-b and a pixel (not shown) on the left side of the pixel 401-b.
  • the insulating film 28-b-3 is formed so as to partition between the pixel 402-b and a pixel (not shown) on the right side of the pixel 402-b.
  • a wiring layer 403-b is formed on the surface (lower surface in FIG. 3A) of the semiconductor substrates 27-b-1 and 27-b-2, and the wiring layer 403-b is an interlayer film (for example, (SiO 2 ) 404-b and metal wiring.
  • the solid-state imaging device 400-b includes partition layers 21-b-1 to 21-b-3.
  • the partition layer 21-b-2 is formed on the insulating layer 28-b-4 and between the pixel 401-b and the pixel 402-b. Further, the partition layer 21-b-2 may be formed at a pixel boundary between the pixel 401-b and the pixel 402-b.
  • the partition layer 21-b-1 is formed on the insulating layer 28-b-4 and between the pixel 401-b and a pixel (not shown) to the left of the pixel 401-b. Further, the partition layer 21-b-1 may be formed at a pixel boundary between the pixel 401-b and a pixel (not shown) on the left of the pixel 401-b.
  • the partition layer 21-b-3 is formed on the insulating layer 28-b-4 and between the pixel 402-b and a pixel (not shown) on the right of the pixel 402-b. Further, the partition layer 21-b-3 may be formed at a pixel boundary between the pixel 402-b and a pixel (not shown) on the right of the pixel 402-b.
  • the partition layer 21-b-2 is composed of a metal layer 23-b-2 covered with an oxide film (for example, an insulating film) 22-b-2.
  • the partition layer 21-b-2 has a two-stage structure, and the width of the first stage (light incident side) is smaller than the width of the second stage (semiconductor substrate side).
  • the partition layer 21-b-2 may be configured in a plurality of stages.
  • the partition layer 21-b-1 is composed of a metal layer 23-b-1 covered with an oxide film (for example, an insulating film) 22-b-1.
  • the partition layer 21-b-1 has a two-stage structure, and the width of the first stage (light incident side) is smaller than the width of the second stage (semiconductor substrate side).
  • the partition wall layer 21-b-1 may be composed of a plurality of stages.
  • the partition layer 21-b-3 is composed of a metal layer (not shown) covered with an oxide film (for example, an insulating film) (not shown).
  • the partition layer 21-b-3 has a two-stage structure, and the width of the first stage (light incident side) is smaller than the width of the second stage (semiconductor substrate side).
  • the partition layer 21-a-1 may be composed of a plurality of stages.
  • the partition layer at the rightmost pixel position has the shape shown in FIG.
  • the partition layer of the left end pixel has a shape shown in FIG.
  • the upper partition layer has a structure in which it is mounted on a lower partition layer (here, the second step on the semiconductor substrate side, the same in the description of FIG. 3), and has the same width from the upper end to the lower end of the partition layer. If the width of the upper partition layer is smaller than the width of the lower partition layer compared to the structure of the partition layer, the upper partition layer may have a wider range in which the upper partition layer can be freely shifted over the lower partition layer width. Therefore, the degree of freedom for shifting the upper CF partition layer increases accordingly.
  • FIG. 4 is a cross-sectional view illustrating a configuration example of peripheral pixels on the right side of the solid-state imaging device. Pupil correction is performed on the right peripheral pixels shown in FIG.
  • FIG. 4A is a cross-sectional view of two pixels (pixels 501-a to 502-a) at the right end of the solid-state imaging device 500-a.
  • FIG. 4B is a cross-sectional view of two pixels (pixels 501-b to 502-b) at the right end of the solid-state imaging device 500-b.
  • FIG. 4C is a cross-sectional view of two pixels (pixels 501-c to 502-c) at the right end of the solid-state imaging device 500-c.
  • the pixel 501-a of the solid-state imaging device 500-a has an on-chip lens (microlens) 34-a and a color through which red light (red light) is transmitted in order from the light incident side (the oblique light Ta side).
  • a filter 33-a, an insulating layer 36-a-4 (for example, a silicon oxide film), and a semiconductor substrate 35-a-1 are provided.
  • a photodiode (not shown) for red light (red light) is formed in the semiconductor substrate 35-a-1, and is embedded in the silicon (Si) layer of the semiconductor substrate 35-a-1.
  • the pixel 502-a has an on-chip lens (microlens) 34-a, a color filter 32-a through which green light (green light) passes, and an insulating layer 36-a-4 (for example, a silicon oxide film) and a semiconductor substrate 35-a-2 are provided.
  • a photodiode (not shown) for green light (green light) is formed in the semiconductor substrate 35-a-2, and is embedded in the silicon (Si) layer of the semiconductor substrate 35-a-2.
  • the insulating films 36-a-1 to 36-a-4 form the semiconductor substrate 35-a-. 1 and 35-a-2.
  • the insulating films 36-a-1 to 36-a-4 are, for example, silicon oxide films.
  • the insulating film 36-a-2 is formed so as to partition between two pixels (pixels 501-a to 502-a).
  • the insulating film 36-a-1 is formed so as to partition between the pixel 501-a and a pixel (not shown) on the left side of the pixel 501-a.
  • the insulating film 36-a-3 is formed so as to partition between the pixel 502-a and a pixel (not shown) on the right side of the pixel 502-a.
  • a wiring layer 503-a is formed, and the wiring layer 503-a is an interlayer film (for example, (SiO 2 ) 504-a and metal wiring.
  • the solid-state imaging device 500-a includes partition layers 29-a-1 to 29-a-3.
  • the partition layer 29-a-2 is formed on the insulating layer 36-a-4 and between the pixel 501-a and the pixel 502-a. Further, the partition layer 29-a-2 may be formed at a pixel boundary between the pixel 501-a and the pixel 502-a.
  • the partition layer 29-a-1 is formed on the insulating layer 36-a-4 and between the pixel 501-a and a pixel (not shown) to the left of the pixel 501-a. Further, the partition layer 29-a-1 may be formed at a pixel boundary between the pixel 501-a and a pixel (not shown) on the left of the pixel 501-a.
  • the partition layer 29-a-3 is formed on the insulating layer 36-a-4 and between the pixel 502-a and a pixel (not shown) on the right of the pixel 502-a. Further, the partition layer 29-a-3 may be formed at a pixel boundary between the pixel 502-a and a pixel (not shown) on the right of the pixel 502-a.
  • the partition layer 29-a-2 includes a metal layer 31-a-2 covered with an oxide film (eg, an insulating film) 30-a-2.
  • the partition layer 29-a-2 has a one-stage structure, and has the same width from the upper end to the lower end. The width of the partition layer 29-a-2 is small, for example, the width is 0.08 ⁇ m.
  • the partition layer 29-a-3 is composed of a metal layer (not shown) covered with an oxide film (for example, an insulating film) (not shown).
  • the partition layer 29-a-3 has a one-stage structure, and has the same width from the upper end to the lower end.
  • the width of the partition layer 29-a-3 is small, for example, the width is 0.08 ⁇ m.
  • the partition layer 29-a-1 is composed of a metal layer (not shown) covered with an oxide film (for example, an insulating film) (not shown).
  • the partition layer 29-a-1 has a one-stage structure, and has the same width from the upper end to the lower end.
  • the width of the partition layer 29-a-1 is small, for example, the width is 0.08 ⁇ m.
  • the solid-state imaging device 500-b will be described.
  • the pixel 501-b of the solid-state imaging device 500-b has an on-chip lens (microlens) 34-b and a color through which red light (red light) is transmitted in order from the light incident side (oblique light Tb side).
  • a filter 33-b, an insulating layer 36-b-4 (for example, a silicon oxide film), and a semiconductor substrate 35-b-1 are provided.
  • a photodiode (not shown) for red light (red light) is formed in the semiconductor substrate 35-b-1, and is embedded in the silicon (Si) layer of the semiconductor substrate 35-b-1.
  • the pixel 502-b includes, in order from the light incident side, an on-chip lens (microlens) 34-b, a color filter 32-b through which green light (green light) passes, and an insulating layer 36-b-4 (for example, a silicon oxide film) and a semiconductor substrate 35-b-2 are provided.
  • a photodiode (not shown) for green light (green light) is formed in the semiconductor substrate 35-b-2, and is embedded in the silicon (Si) layer of the semiconductor substrate 35-b-2.
  • the insulating films 36-b-1 to 36-b-4 form the semiconductor substrate 35-b- 1 and 35-b-2.
  • the insulating films 36-b-1 to 36-b-4 are, for example, silicon oxide films.
  • the insulating film 36-b-2 is formed so as to partition between two pixels (pixels 501-b to 502-b).
  • the insulating film 36-b-1 is formed so as to partition between the pixel 501-b and a pixel (not shown) on the left side of the pixel 501-b.
  • the insulating film 36-b-3 is formed so as to partition between the pixel 502-b and a pixel (not shown) on the right side of the pixel 502-b.
  • a wiring layer 503-b is formed, and the wiring layer 503-b is an interlayer film (for example, (SiO 2 ) 504-b and metal wiring.
  • the solid-state imaging device 500-b includes partition layers 29-b-1 to 29-b-3.
  • the partition layer 29-b-2 is formed on the insulating layer 36-b-4 and between the pixel 501-b and the pixel 502-b. Further, the partition layer 21-b-2 may be formed at a pixel boundary between the pixel 501-b and the pixel 502-b.
  • the partition layer 29-b-1 is formed on the insulating layer 36-b-4 and between the pixel 501-b and a pixel (not shown) to the left of the pixel 501-b. Further, the partition layer 29-b-1 may be formed at a pixel boundary between the pixel 501-b and a pixel (not shown) on the left of the pixel 501-b.
  • the partition layer 29-b-3 is formed on the insulating layer 36-b-4 and between the pixel 502-b and a pixel (not shown) on the right of the pixel 502-b. Further, the partition layer 29-b-3 may be formed at a pixel boundary between the pixel 502-b and a pixel (not shown) on the right of the pixel 502-b.
  • the partition layer 29-b-2 is composed of a metal layer 31-b-2 covered with an oxide film (for example, an insulating film) 30-b-2.
  • the partition layer 29-b-2 has a one-stage structure, and has the same width from the upper end to the lower end. The width of the partition layer 29-b-2 is large, for example, the width is 0.16 ⁇ m.
  • the partition layer 29-b-3 is composed of a metal layer 31-b-2 covered with an oxide film (for example, an insulating film) 30-b-2.
  • the partition layer 29-b-3 has a one-stage structure, and has the same width from the upper end to the lower end.
  • the width of the partition layer 29-b-3 is small, for example, the width is 0.08 ⁇ m.
  • the partition layer 29-b-1 is composed of a metal layer (not shown) covered with an oxide film (for example, an insulating film) (not shown).
  • the partition layer 29-b-1 has a one-stage structure, and has the same width from the upper end to the lower end.
  • the width of the partition layer 29-b-1 is large, for example, the width is 0.16 ⁇ m.
  • the solid-state imaging device 500-c will be described.
  • the pixel 501-c of the solid-state imaging device 500-c has an on-chip lens (microlens) 34-c and a color through which red light (red light) is transmitted in order from the light incident side (the oblique light Tc side).
  • a filter 33-c, an insulating layer 36-c-4 (for example, a silicon oxide film), and a semiconductor substrate 35-c-1 are provided.
  • a photodiode (not shown) for red light (red light) is formed in the semiconductor substrate 35-c-1, and is embedded in the silicon (Si) layer of the semiconductor substrate 35-c-1.
  • the pixel 502-c has an on-chip lens (microlens) 34-c, a color filter 32-c through which green light (green light) passes, and an insulating layer 36-c-4 (for example, a silicon oxide film) and a semiconductor substrate 35-c-2 are provided.
  • a photodiode (not shown) for green light (green light) is formed in the semiconductor substrate 35-c-2, and is embedded in the silicon (Si) layer of the semiconductor substrate 35-c-2.
  • the insulating films 36-c-1 to 36-c-4 form the semiconductor substrate 35-c- 1 and 35-c-2.
  • the insulating films 36-c-1 to 36-c-4 are, for example, silicon oxide films.
  • the insulating film 36-c-2 is formed so as to partition between two pixels (pixels 501-c to 502-c).
  • the insulating film 36-c-1 is formed so as to partition between the pixel 501-c and a pixel (not shown) on the left side of the pixel 501-c.
  • the insulating film 36-c-3 is formed so as to partition between the pixel 502-c and a pixel (not shown) on the right side of the pixel 502-c.
  • the wiring layer 503-c is an interlayer film (for example, (SiO 2 ) 504-c and metal wiring.
  • the solid-state imaging device 500-c includes partition layers 29-c-1 to 29-c-3.
  • the partition layer 29-c-2 is formed on the insulating layer 36-c-4 and between the pixel 501-c and the pixel 502-c. Further, the partition layer 21-c-2 may be formed at a pixel boundary between the pixel 501-c and the pixel 502-c.
  • the partition layer 29-c-1 is formed on the insulating layer 36-c-4 and between the pixel 501-c and a pixel (not shown) to the left of the pixel 501-c. Further, the partition layer 29-c-1 may be formed at a pixel boundary between the pixel 501-c and a pixel (not shown) on the left side of the pixel 501-c.
  • the partition layer 29-c-3 is formed on the insulating layer 36-c-4 and between the pixel 502-c and the right pixel (not shown) of the pixel 502-c. Further, the partition layer 29-c-3 may be formed at a pixel boundary between the pixel 502-c and a pixel (not shown) on the right of the pixel 502-c.
  • the partition layer 29-c-2 is composed of a metal layer 31-c-2 covered with an oxide film (for example, an insulating film) 30-c-2.
  • the partition layer 29-c-2 has a two-stage structure, and the width of the first stage (light incident side) is smaller than the width of the second stage (semiconductor substrate side). Note that the partition layer 29-c-2 may be composed of a plurality of stages.
  • the partition layer 29-c-3 is composed of a metal layer 31-c-3 covered with an oxide film (for example, an insulating film) 30-c-3. Further, the partition layer 29-c-3 has a two-stage structure, and the width of the first stage (light incident side) is smaller than the width of the second stage (semiconductor substrate side). Note that the partition layer 29-c-3 may be configured in a plurality of stages.
  • the partition layer 29-c-1 is composed of a metal layer (not shown) covered with an oxide film (for example, an insulating film) (not shown).
  • the partition layer 29-c-1 has a two-stage structure, and the width of the first stage (light incident side) is smaller than the width of the second stage (semiconductor substrate side). Note that the partition wall layer 29-c-1 may be composed of a plurality of stages.
  • the partition layers 29-c-1 to 29-c-3 since the width of the lower layer of the second layer (or the lower layer of the second stage) is large, the upper layer of the first layer (which is smaller than the width of the lower layer) is used. (The upper layer of the first stage may be used.)
  • the partition wall width is large (for example, the partition layers 29-b-1 to 29-b-3)
  • the aperture decreases and the sensitivity decreases, but in the partition layers 29-c-1 to 29-c-3, Since the opening is wide, a decrease in sensitivity can be suppressed.
  • FIG. 5 is a diagram illustrating sensitivity and color mixing results of peripheral pixels on the right side of the solid-state imaging device that have undergone pupil correction.
  • FIG. 5 is data indicating a mixed color (B / G) of blue (B) of the solid-state imaging device 500-b, and b-2 is green (solid) of the solid-state imaging device 500-b.
  • G) Data indicating pixel sensitivity
  • b-3 is data indicating mixed color (R / G) of red (R) of the solid-state imaging device 500-b.
  • C-1 shown on the horizontal axis of FIG. 5 is data indicating a mixed color (B / G) of blue (B) of the solid-state imaging device 500-c
  • c-2 is green (-) of the solid-state imaging device 500-c.
  • G Data indicating pixel sensitivity
  • c-3 is data indicating mixed color (R / G) of red (R) of the solid-state imaging device 500-c.
  • the left vertical axis in FIG. 5 indicates the value of the green (G) pixel sensitivity
  • the right vertical axis in FIG. 5 indicates the value (%) of the color mixture.
  • a-1 color mixture (B / G)
  • FIG. 5 can be read from the value of the right vertical axis (color mixture (%)) in FIG.
  • A-2 green (G) pixel sensitivity (QE)
  • shown on the horizontal axis in FIG. 5 is the left vertical axis (green (G) pixel sensitivity (QE)) in FIG.
  • A-3 (mixed color (R / G)) shown on the horizontal axis of FIG. 5 corresponds to the right vertical axis (mixed color (%)) of FIG. 5 in the direction of arrow W-3. Can be read from the value.
  • the b-1 to b-3 and c-1 to c-3 shown on the abscissa of FIG. 5 also have the green (G) pixel sensitivity (QE) and the color mixture ((B / G) (R / G)) can be read.
  • the structure of the solid-state imaging device 500-c has substantially the same sensitivity as the structure of the solid-state imaging device 500-a. Further, the structure of the solid-state imaging device 500-c is characterized in that the color mixture upon irradiation with light of 530 nm (G light) is less than that of the structure of the solid-state imaging device 500-b. From the above results, it can be seen that the solid-state imaging device 500-c can be improved from the comprehensive viewpoint of sensitivity and color mixing, as compared with the solid-state imaging devices 500-a and 500-b.
  • FIG. 6 is a diagram showing the relationship between the height of the partition layer and the width of the partition layer.
  • the partition layer 61 shown in FIG. 6 has a two-layer structure including a first layer (upper layer) 61-1 and a second layer (lower layer) 61-2.
  • the partition layer 61 has a narrow structure in which the width W of the first layer (upper layer) 61-1 on the incident light side is smaller than the width Z of the second layer (lower layer) 61-2. With this structure, the opening area can be increased. By increasing the opening area, when oblique light (for example, incident light in FIG. 6) is irradiated on the solid-state imaging device (Device) in the periphery of the imaging region or the like, the oblique light is kicked by the edge of the partition layer or the like. Can be suppressed.
  • oblique light for example, incident light in FIG. 6
  • the width Z of the second layer (lower layer) 61-2 and the width of the first layer Any width may be used as long as the difference X from the width W of the layer (upper layer) is smaller than the height Y ⁇ tan ⁇ (principal ray angle) of the first layer (upper layer). That is, the following equation may be satisfied.
  • ⁇ is the chief ray angle.
  • Y is larger than X.
  • FIG. 7 to 11 are cross-sectional views illustrating an example of a method for manufacturing a partition layer provided in the solid-state imaging device according to the first embodiment of the present technology.
  • Example 1 of the method for manufacturing the partition layer will be described with reference to FIGS. 7 and 8.
  • a metal layer (metal layer) 51-a is formed on a Si substrate (semiconductor substrate) 50-a by sputtering or CVD to a desired height (a second layer excluding the oxide film of the partition layer). (E.g., 350 nm).
  • a polymer such as a resin may be deposited on the Si substrate (semiconductor substrate) 50-a to manufacture a partition layer containing the polymer.
  • a resist is applied on the metal layer 51-b formed on the semiconductor substrate 50-b, and the resists 52-b-1 to 52-b-3 are patterned (FIG. 7B).
  • metal layers 51-c-1 to 51-c-3 resists 52-c-1 to 52-c-3) are formed on the semiconductor substrate 50-c by RIE or the like.
  • FIG. 7C metal layers 51-c-1 to 51-c-3 (resists 52-c-1 to 52-c-3) are formed on the semiconductor substrate 50-c by RIE or the like.
  • the resists 52-c-1 to 52-c-3 patterned as shown in FIG. 7C are removed by an asher or the like, and a metal layer (metal layer) 51-d- is formed on the semiconductor substrate 50-d. 1 to 51-d-3 are formed (FIG. 7D).
  • the oxide films 53-e-1 to 53-e-5 are formed on the Si substrate (semiconductor substrate) 50-e by metal layers (metal layers) 51-e-1 to 51-e by the CVD method or the like. Deposit about 20 nm on e-5 (FIG. 7E).
  • a metal layer (metal layer) for the first layer (upper layer) of the partition layer is formed by a CVD method, a sputtering method, or the like.
  • a metal layer) 54-f is deposited on the oxide films 53-f-1 to 53-f-5 at, for example, 350 nm (FIG. 7F). Note that, as shown in FIG.
  • the oxide film 53-f-1 is formed on the metal layer 51-f-1 on the semiconductor substrate 50-f
  • the oxide film 53-f-2 is
  • the oxide film 53-f-3 is formed on the metal layer 51-f-2 on the semiconductor substrate 50-f
  • the oxide film 53-f-3 is formed on the metal layer 51-f-3 on the semiconductor substrate 50-f.
  • -F-4 is formed on the semiconductor substrate 50-f
  • the oxide film 53-f-5 is formed on the semiconductor substrate 50-f.
  • the metal layer 54-g is formed on the oxide films 53-g-1 to 53-g-5.
  • the oxide film 53-g-1 is formed on the metal layer 51-g-1 on the semiconductor substrate 50-g
  • the oxide film 53-g-2 is formed on the metal layer 51-g- on the semiconductor substrate 50-g.
  • the oxide film 53-g-3 is formed on the metal layer 51-g-3 on the semiconductor substrate 50-g
  • the oxide film 53-g-4 is formed on the semiconductor substrate 50-g.
  • the formed oxide film 53-g-5 is formed on the semiconductor substrate 50-g.
  • the second layer (lower layer) metal layers (metal layers) 51-h-1 to 51-h-3 and the oxide film 53-h) formed on the Si substrate (semiconductor substrate) 50-h by RIE or the like. -1 to 53-h-3 are stacked in this order.
  • Metal layers (metal layers) 54-h-1 to 54-h- for the first layer (upper layer) formed thereon. 3 resist 55-h-1 to 55-h-3) is processed (FIG. 7 (h)). As shown in FIG. 7H, the oxide films 53-h-4 and 53-h-5 are formed on the semiconductor substrate 50-h.
  • the patterned resists 55-h-1 to 55-h-3 shown in FIG. 7H are peeled off by an asher or the like (FIG. 8I).
  • a second layer (lower layer) metal layers (metal layers) 51-i-1 to 51-i-3 and a second layer (lower layer) formed on a Si substrate (semiconductor substrate) 50-i.
  • Oxide films 53-i-1 to 53-i-3 are stacked in this order.
  • metal layers (metal layers) 54-i-1 to 54 for the first layer (upper layer) are formed.
  • -I-3 is formed.
  • the oxide films 53-i-4 and 53-i-5 are formed on the semiconductor substrate 50-i.
  • Oxide films 56-j-1 to 56-j-5 are formed on the metal layers (metal layers) 51-e-1 to 51-e-5 of the first layer (upper layer) at a thickness of about 20 nm by a CVD method or the like. By depositing, a desired partition layer can be formed (FIG. 8 (j)). In FIG.
  • a first layer (upper layer) composed of a metal layer 54-j-1 covered with an oxide film 56-j-1 and a metal layer covered with an oxide film 53-j-1 A first layer (upper layer) composed of a partition layer composed of a second layer (lower layer) composed of 51-j-1 and a metal layer 54-j-2 covered with an oxide film 56-j-2
  • the three partition layers have a two-layer configuration as described above, and the center line of the first layer (the light incident side) (the vertical direction in FIG. 8 (j), not shown) is the second layer (the semiconductor substrate side). 8) is shifted leftward in FIG. 8 (j) with respect to the center line (vertical direction in FIG. 8 (j), not shown), and two openings (FIG. 8) formed from these three partition layers.
  • the portions corresponding to the color filter (CF) layers 57-k and 58-k in (k)) extend to the left in FIG. 8 (j). Therefore, these three partition layers can be applied to the right end pixel (right peripheral pixel) of the pixel array section for pupil correction, for example.
  • color filter (CF) layers 57-k for example, a green color filter
  • 58-k for example, a red color filter
  • FIG. 8 (k) the color filter (CF) layer 57-k is a first layer (upper layer) composed of a metal layer 54-k-1 covered with an oxide film 56-k-1.
  • a partition layer formed on the semiconductor substrate 50-k comprising a second layer (lower layer) composed of a metal layer 51-k-1 covered with the oxide film 53-k-1, and an oxide film 56
  • the color filter (CF) layer 58-k includes a first layer (upper layer) composed of a metal layer 54-k-2 covered with an oxide film 56-k-2 and an oxide film 53-k-2.
  • a partition layer formed on the semiconductor substrate 50-k comprising a second layer (lower layer) composed of the covered metal layer 51-k-2, and a metal covered with the oxide film 56-k-3.
  • a semiconductor comprising a first layer (upper layer) composed of a layer 54-k-3 and a second layer (lower layer) composed of a metal layer 51-k-3 covered with an oxide film 53-k-3 It is arranged between a partition wall layer formed on the substrate 50-k.
  • a flattening layer is formed on the color filter (CF) layer 57-1 (for example, a green color filter) and the color filter (CF) layer 58-1 (for example, a red color filter) by using a known method.
  • the solid-state imaging device is manufactured by forming microlenses 59-1-1 and 59-1-2 on the flattening layer 60-l (FIG. 8 (l)).
  • the color filter (CF) layer 57-1 is a first layer (upper layer) composed of a metal layer 54-1-1 covered with an oxide film 56-1-1.
  • the color filter (CF) layer 58-1 is composed of a first layer (upper layer) composed of a metal layer 54-1-2 covered with an oxide film 56-1-2 and an oxide film 53-1-2.
  • a partition layer formed on the semiconductor substrate 50-1 consisting of a second layer (lower layer) composed of the covered metal layer 51-1-2, and a metal covered with the oxide film 56-1-3
  • a semiconductor comprising a first layer (upper layer) composed of a layer 54-1-3 and a second layer (lower layer) composed of a metal layer 51-1-3 covered with an oxide film 53-1-3. It is arranged between the partition wall layer formed on the substrate 50-1.
  • the partition layer manufactured in Example 1 of the manufacturing method has an oxide film between partition walls (for example, between the second layer (lower layer) and the first layer (upper layer) between partition walls). It is sandwiched.
  • FIG. 9 a method for manufacturing a partition layer composed of two steps will be described.
  • a metal layer (metal layer) 63-a is deposited on a Si substrate (semiconductor substrate) 62-a (FIG. 9A).
  • a resist is applied on the metal layer 63-b formed on the semiconductor substrate 62-b, and the resists 64-b-1 to 64-b-3 are patterned (FIG. 9B).
  • metal layers (metal layers) 63-c-1 to 63-c-4 resist 64-c-1 to 64-c-) are formed on the semiconductor substrate 62-c at a specified time using RIE. Etching is performed so that 3) is formed (FIG. 9C).
  • the resists 64-c-1 to 64-c-3 shown in FIG. 9C are removed, and metal layers (metal layers) 63-d-1 to 63-d are formed on the semiconductor substrate 62-d. -4 is formed (FIG. 9D).
  • a resist is applied to the metal layers 63-e-1 to 63-e-4 formed on the semiconductor substrate 62-e, and the resists 65-e-1 to 65-e-7 are patterned (FIG. 9).
  • Etching is performed by RIE so that metal layers (metal layers) 63-f-1 to 63-f-3 (resists 65-f-1 to 65-f-7) are formed on the semiconductor substrate 62-f. (FIG. 9 (f)).
  • the resists 65-f-1 to 65-f-7 are peeled off, and a metal layer (metal layer) composed of two steps of 63-g-1 and 63-g-2, 63-g-3 And a metal layer (metal layer) composed of two steps of 63-g-4 and 63-g-6, ie, three metal layers (metal layer) composed of two steps of 63-g-5 and 63-g-6.
  • a metal layer (metal layer) composed of two steps is formed on the semiconductor substrate 62-g (FIG. 9G).
  • an oxide film for example, a silicon oxide film
  • An oxide film (for example, a silicon oxide film) 66-h-2 is deposited on the metal layer (metal layer) composed of steps by CVD or the like so as to cover about 20 nm, and furthermore, 63-h-5
  • An oxide film (for example, a silicon oxide film) 66-h- is formed on a metal layer (metal layer) composed of two steps of (second step) and 63-h-6 (first step) by a CVD method or the like. 9 is deposited so as to cover about 20 nm, and in FIG. It is formed on a semiconductor substrate 62-h.
  • the three partition layers have a two-stage configuration as described above, and the center line of the first stage (the light incident side) (the vertical direction in FIG. 9H, not shown) is the second stage (the semiconductor substrate side). 9) is shifted leftward in FIG. 9H with respect to the center line (the vertical direction in FIG. 9H, not shown), and the two openings formed by the three partition layers are shown in FIG. 9 (h), it spreads to the left. Therefore, these three partition layers can be applied, for example, to the right end pixel (right peripheral pixel) of the pixel array section for pupil correction.
  • these three partition layers have a structure in which there is no oxide film or the like between the metal layers (metal layers) or in the metal layers (metal layers), they are present between the metal layers (metal layers) or in the metal layers (metal layers). If there is light leakage through the oxide film, the light leakage can be suppressed.
  • Example 3 of the method for manufacturing a partition layer having a trapezoidal shape (a forward tapered shape) will be described with reference to FIGS.
  • the partition layer having a trapezoidal shape has a structure in which the second width on the semiconductor substrate side is large and the first width on the light incident side is small. If the partition layer having a trapezoidal shape is used between neighboring pixels (for example, between the rightmost pixels or between the leftmost pixels) of the pixel array and has a substantially symmetrical structure, between the central pixels (for example, between the central pixels) of the pixel array portion Used for
  • a metal layer for example, a metal layer made of tungsten (W)
  • a Si substrate semiconductor substrate
  • a resist 69-b is applied on the metal layer 68-b formed on the semiconductor substrate 67-b.
  • patterning is performed using a grating mask so that trapezoidal shapes 69-c-1 to 69-c-3 of the resist formed on the flat portions 69-c-4 of the resist are formed (FIG. 10). (C)).
  • the grating mask in FIG. 10C is formed by a flat portion 69-c-4 of the resist and a trapezoidal shape 69-c- of the resist formed on the metal layer 68-c on the semiconductor substrate 67-c. 1-69-c-3.
  • metal layers 68-d-1 to 68-d-3 formed at the center of the partition layer are formed on the semiconductor substrate 67-d. Can be formed.
  • the width of each of the metal layers 68-d-1 to 68-d-3 is determined by the angle of the side of the recess between the trapezoidal shapes 69-c-1 and 69-c-2 and the width of the bottom of the recess.
  • the width (shape) that varies depending on the length (width of the recess), the angle of the side of the recess between trapezoidal shapes 69-c-2 and 69-c-3, and the length of the bottom of the recess (width of the recess) Can be Thereafter, the resists 69-d-1 to 69-d-3 are peeled off to form metal layers 68-e-1 to 68-e-3 on the semiconductor substrate 67-e (FIG. 10E). Subsequently, an oxide film 69-f is deposited, for example, to a thickness of 20 nm by a CVD method or the like, thereby forming a metal layer 68-f-1 covered with the oxide film 69-f as shown in FIG.
  • a partition layer having a trapezoidal shape composed of -f-3, that is, a total of three partition layers is formed.
  • Example 4 of the method for manufacturing the partition layer is a manufacturing method using a nanoimprint manufacturing method.
  • the nanoimprint manufacturing method changes the level of left-right asymmetry to left-right asymmetry from the center to the periphery (right end or left end of the pixel array) from the center of the imaging area (pixel array) to manufacture the partition layer. can do.
  • a mold 70-a is prepared in advance that reflects the desired partition wall width and partition wall height.
  • the mold 70-a has an uneven shape of, for example, tens to hundreds of nanometers.
  • a resin material 72-b to be a partition layer is deposited on the Si substrate (semiconductor substrate) 71-b.
  • a metal material for example, tungsten (W)
  • W tungsten
  • the mold 70-c is pressed against the resin material to transfer the shape of the mold to the resin material, and the resin material 72-c-1 is placed on the semiconductor substrate 71-c.
  • the resin material 72-c-1 is placed on the semiconductor substrate 71-c.
  • 72-c-4 are formed.
  • partition layers 72-d-1 to 72-d-4 having a desired shape can be formed on the semiconductor substrate 71-d.
  • a color filter layer 73-e-1 (for example, a color filter for red) is formed, and between the partition layer 72-e-2 and the partition layer 72-e-3, on the semiconductor substrate 71-e. Then, a color filter layer 74-e (for example, a color filter for blue) is formed on the semiconductor substrate 71-e between the partition layer 72-e-3 and the partition layer 72-e-4. In addition, a color filter layer 73-e-2 (for example, a red color filter) can be formed.
  • the solid-state imaging device according to the second embodiment includes a pixel array unit in which a plurality of pixels are arranged one-dimensionally or two-dimensionally.
  • a color filter and a semiconductor substrate a partition layer is formed between the color filters, and the partition layer has a first width and a second width in order from the light incident side, and has a first width and a second width.
  • the solid-state imaging device according to claim 1 wherein the first width is different from the second width and the first width is larger than the second width.
  • the first width is a width on the light incident side, and is substantially parallel to the surface of the semiconductor substrate. Further, the first width may be substantially parallel to the surface of the flattening layer that may be arranged on the color filter.
  • the second width is a width on the semiconductor substrate side, and is substantially parallel to the surface of the semiconductor substrate.
  • the image quality is improved.
  • shading is suppressed, sensitivity reduction is suppressed, and color mixing can be suppressed.
  • FIG. 12 is a cross-sectional view of a partition layer provided in the solid-state imaging device according to the second embodiment of the present technology.
  • FIG. 12A shows a partition layer 5-a-1 and a partition layer 5-a-2 formed between pixels (for example, between left pixels) in a left peripheral portion of a pixel array section (imaging area).
  • FIG. 12B shows a partition layer 5-b-1 and a partition layer 5-b-2 formed between pixels (for example, between central pixels) at the center of the pixel array section (imaging area).
  • FIG. 12C shows a partition layer 5-c-1 and a partition layer 5-c-2 formed between pixels (for example, between right end pixels) in the right peripheral portion of the pixel array section (imaging area).
  • the partition layer 5-a-1 is disposed on the left side of the color filter 8-a (for example, a color filter for green light), and is covered with the oxide films 6-a-1-1 and 6-a-1-2. It is composed of the layer 7-a-1.
  • the first width d1 is larger than the second width d2, has an inverse tapered shape, and is asymmetric with respect to the center line L. It is preferable that the refractive indexes of the oxide films 6-a-1-1 and 6-a-1-2 are smaller than the refractive index of the color filter 8-a. According to this preferred embodiment, light can be totally reflected at the interface between the color filter 8-a and the oxide film 6-a-1-2.
  • the partition layer 5-a-2 is disposed on the right side of the color filter 8-a, and includes a metal layer 7-a-2 covered with oxide films 6-a-2-1 and 6-a-2-2. You.
  • the first width d1 is larger than the second width d2, has a reverse tapered shape, and is asymmetric with respect to the center line L.
  • the refractive indexes of the oxide films 6-a-2-1 and 6-a-2-2 are preferably smaller than the refractive index of the color filter 8-a. According to this preferred aspect, light can be totally reflected at the interface between the color filter 8-a and the oxide film 6-a-2-1.
  • the partition layers 5-a-1 and 5-a-2 shift rightward, that is, the center direction of the imaging area (pixel array section), and change the area of the opening (color filter).
  • the area 8-a on the light-receiving side extends rightward.
  • the partition layer 5-b-1 is disposed on the left side of the color filter 8-b (for example, a color filter for green light), and is covered with the oxide films 6-b-1-1 and 6-b-1-2. It is composed of the layer 7-b-1.
  • the first width d1 is larger than the second width d2 and has a reverse tapered shape, and is substantially symmetric with respect to the center line L. It is preferable that the refractive indexes of the oxide films 6-b-1-1 and 6-b-1-2 are smaller than the refractive index of the color filter 8-b. According to this preferred embodiment, light can be totally reflected at the interface between the color filter 8-b and the oxide film 6-b-1-2.
  • the partition layer 5-b-2 is disposed on the right side of the color filter 8-b, and includes a metal layer 7-b-2 covered with oxide films 6-b-2-1 and 6-b-2-2. You.
  • the first width d1 is larger than the second width d2, has a reverse tapered shape, and is substantially symmetric with respect to the center line L.
  • the refractive indexes of the oxide films 6-b-2-1 and 6-b-2-2 are preferably smaller than the refractive index of the color filter 8-b. According to this preferred embodiment, light can be totally reflected at the interface between the color filter 8-b and the oxide film 6-b-2-1.
  • the partition layers 5-b-1 and 5-b-2 do not shift in the left-right direction with respect to the vertical light Qb, and the area of the opening (the area on the light receiving side of the color filter 8-b) expands in the left-right direction. Not.
  • the partition layer 5-c-1 is disposed on the left side of the color filter 8-c (for example, a color filter for green light), and is covered with a metal covered with the oxide films 6-c-1-1 and 6-c-1-2. It is composed of the layer 7-c-1.
  • the first width d1 is larger than the second width d2, has a reverse tapered shape, and is asymmetric with respect to the center line L.
  • the refractive indexes of the oxide films 6-c-1-1 and 6-c-1-2 are preferably smaller than the refractive index of the color filter 8-c. According to this preferred embodiment, light can be totally reflected at the interface between the color filter 8-c and the oxide film 6-c-1-2.
  • the partition layer 5-c-2 is disposed on the right side of the color filter 8-c and includes a metal layer 7-c-2 covered with oxide films 6-c-2-1 and 6-c-2-2. You.
  • the first width d1 is larger than the second width d2, has an inverse tapered shape, and is asymmetric with respect to the center line L.
  • the refractive indexes of the oxide films 6-c-2-1 and 6-c-2-2 are preferably smaller than the refractive index of the color filter 8-c. According to this preferred embodiment, light can be totally reflected at the interface between the color filter 8-c and the oxide film 6-c-2-1.
  • the partition layers 5-c-1 and 5-c-2 shift to the left, which is the direction of the center of the imaging area (pixel array section), and the area of the opening (color filter 8 ⁇ c on the light receiving side) extends to the left.
  • An electronic device includes a solid-state imaging device, and the solid-state imaging device includes a pixel array unit in which a plurality of pixels are arranged one-dimensionally or two-dimensionally.
  • the portion includes a color filter and a semiconductor substrate for each pixel, a partition layer is formed between the color filters, and the partition layer has a first width and a second width in order from the light incident side.
  • An electronic device having the first width and the second width different from each other.
  • the electronic device according to the third embodiment of the present technology is an electronic device on which the solid-state imaging device according to the first embodiment or the solid-state imaging device according to the second embodiment according to the present technology is mounted.
  • FIG. 13 is a diagram illustrating a use example of the solid-state imaging device according to the first or second embodiment of the present technology as an image sensor.
  • the solid-state imaging devices according to the first and second embodiments described above can be used in various cases for sensing light such as visible light, infrared light, ultraviolet light, and X-ray, for example, as described below. it can. That is, as shown in FIG. 13, for example, a field of appreciation for capturing an image used for appreciation, a field of transportation, a field of home appliances, a field of medical / healthcare, a field of security, a field of beauty, and a field of sports Using the solid-state imaging device according to any one of the first and second embodiments as an apparatus (for example, the electronic device according to the third embodiment described above) used in the field of agriculture, the field of agriculture, and the like. Can be.
  • a device for photographing an image provided for appreciation such as a digital camera, a smart phone, or a mobile phone with a camera function
  • a device for photographing an image provided for appreciation such as a digital camera, a smart phone, or a mobile phone with a camera function
  • the solid-state imaging device of any one of the embodiments can be used.
  • in-vehicle sensors for photographing the front, back, surroundings, and the inside of a vehicle, and monitoring of traveling vehicles and roads, for example, for safe driving such as automatic stop and recognition of a driver's condition.
  • the solid-state imaging device according to any one of the first and second embodiments is used for a device provided for traffic, such as a surveillance camera, a distance measuring sensor for measuring a distance between vehicles, or the like. be able to.
  • a device used for home appliances such as a television receiver, a refrigerator, and an air conditioner for photographing a gesture of a user and performing device operation according to the gesture.
  • the solid-state imaging device according to any one of the second embodiments can be used.
  • the first and second embodiments are applied to devices used for medical care and health care such as endoscopes and devices for performing blood vessel imaging by receiving infrared light.
  • the solid-state imaging device of any one of the embodiments can be used.
  • a solid-state device In the field of security, for example, a solid-state device according to any one of the first and second embodiments is used for an apparatus provided for security, such as a security camera for security use or a camera for personal authentication.
  • An imaging device can be used.
  • a device used for beauty such as a skin measuring device for photographing the skin or a microscope for photographing the scalp, is provided with any one of the first and second embodiments.
  • a solid-state imaging device of the form can be used.
  • a solid-state imaging device according to any one of the first and second embodiments is applied to an apparatus provided for sports, such as an action camera or a wearable camera for sports use. Can be used.
  • a solid-state imaging device In the field of agriculture, for example, a solid-state imaging device according to any one of the first and second embodiments is provided for a device provided for agriculture, such as a camera for monitoring the condition of a field or a crop.
  • the device can be used.
  • the solid-state imaging device according to any one of the first and second embodiments described above includes, as the solid-state imaging device 101, a camera system such as a digital still camera or a video camera, or an imaging function.
  • the present invention can be applied to any type of electronic device having an imaging function, such as a mobile phone having the same.
  • FIG. 14 shows a schematic configuration of an electronic device 102 (camera) as an example.
  • the electronic device 102 is, for example, a video camera capable of capturing a still image or a moving image, and drives the solid-state imaging device 101, an optical system (optical lens) 310, a shutter device 311, and the solid-state imaging device 101 and the shutter device 311. And a signal processing unit 312.
  • the optical system 310 guides image light (incident light) from a subject to the pixel portion 101 a of the solid-state imaging device 101.
  • This optical system 310 may be composed of a plurality of optical lenses.
  • the shutter device 311 controls a light irradiation period and a light blocking period to the solid-state imaging device 101.
  • the drive unit 313 controls the transfer operation of the solid-state imaging device 101 and the shutter operation of the shutter device 311.
  • the signal processing unit 312 performs various kinds of signal processing on a signal output from the solid-state imaging device 101.
  • the video signal Dout after the signal processing is It is stored in a storage medium such as a memory or output to a monitor or the like.
  • a plurality of pixels include a pixel array unit arranged one-dimensionally or two-dimensionally,
  • the pixel array unit includes, for each pixel, a color filter and a semiconductor substrate,
  • a partition layer is formed between the color filters,
  • the partition layer has a first width and a second width in order from the light incident side,
  • the solid-state imaging device wherein the first width and the second width are different.
  • the partition layer is composed of a plurality of layers, the light incident side being the uppermost layer and the side opposite to the light incident side being the lowermost layer,
  • the uppermost layer has a width on the light incident side and a width opposite to the light incident side, and the width of the uppermost layer on the light incident side is a first width;
  • the lowermost layer has a width on the light incident side and a width opposite to the light incident side, and the width of the lowermost layer on the opposite side to the light incident side is a second width, from [1].
  • the solid-state imaging device according to any one of [3].
  • the partition layer is composed of two layers having a light incident side as a first layer and an opposite side to the light incident side as a second layer,
  • the first layer has a width on the light incident side and a width opposite to the light incident side, and the width of the first layer on the light incident side is a first width;
  • the width on the side opposite to the light incident side is a third width
  • the second layer has a width on the light incident side and a width opposite to the light incident side, the width of the second layer on the light incident side is a fourth width, and the second layer has a width.
  • the solid-state imaging device according to any one of [1] to [3], wherein the width on the side opposite to the light incident side is a second width.
  • the partition layer is composed of a plurality of stages with the light incident side as the uppermost stage and the side opposite to the light incident side as the lowermost stage,
  • the uppermost stage has a width on the light incident side and a width opposite to the light incident side, and the width of the uppermost stage on the light incident side is a first width;
  • the lowermost stage has a width on the light incident side and a width opposite to the light incident side, and the width of the lowermost stage on the opposite side to the light incident side is a second width, from [1].
  • the solid-state imaging device according to any one of [3].
  • the partition layer is composed of two stages in which a light incident side is a first stage and a side opposite to the light incident side is a second stage,
  • the first stage has a width on the light incident side and a width opposite to the light incident side, and the width of the first stage on the light incident side is a first width;
  • the width on the side opposite to the light incident side is a fifth width
  • the second stage has a width on the light incident side and a width opposite to the light incident side, the width of the second stage on the light incident side is a sixth width, and the second stage has a width.
  • the solid-state imaging device according to any one of [1] to [3], wherein the width on the side opposite to the light incident side is a second width.
  • a plurality of pixels include a pixel array unit arranged one-dimensionally or two-dimensionally,
  • the pixel array unit includes, for each pixel, a color filter and a semiconductor substrate,
  • a partition layer is formed between the color filters,
  • the partition layer has a first width and a second width in order from the light incident side,
  • the electronic device wherein the first width is different from the second width.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

画質を向上させることができる固体撮像装置及び固体撮像装置を搭載した電子装置を提供すること。　複数の画素が一次元又は二次元に配列された画素アレイ部を備え、該画素アレイ部は、該画素毎に、カラーフィルタと半導体基板とを含み、該カラーフィルタ間に隔壁層が形成され、該隔壁層が、光入射側から順に、第１の幅と第２の幅とを有し、該第１の幅と該第２の幅とが異なり、前記第２の幅が前記第１の幅よりも大きい、固体撮像装置を提供し、さらに、その固体撮像装置を搭載した電子装置を提供する。

Description

固体撮像装置及び電子装置
　本技術は、固体撮像装置及び電子装置に関する。
　一般的に、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサやＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）などの固体撮像装置は、デジタルスチルカメラやデジタルビデオカメラなどに広く用いられている。
　近年、固体撮像装置の画質の向上を図るために、様々な研究・開発が行われている。
　例えば、隔壁グリッドを含む固体撮像装置が提案されている（特許文献１を参照）。
特開２０１６－０６３１７１号公報
　しかしながら、特許文献１で提案された技術では、画質の更なる向上が図れないおそれがある。
　そこで、本技術は、このような状況に鑑みてなされたものであり、画質を更に、向上させることができる固体撮像装置、及び固体撮像装置を搭載した電子装置を提供することを主目的とする。
　本発明者らは、上述の目的を解決するために鋭意研究を行った結果、画質を飛躍的に向上させることに成功し、本技術を完成するに至った。
　すなわち、本技術では、まず、複数の画素が一次元又は二次元に配列された画素アレイ部を備え、
　該画素アレイ部は、該画素毎に、カラーフィルタと半導体基板とを含み、
　該カラーフィルタ間に隔壁層が形成され、
　該隔壁層が、光入射側から順に、第１の幅と第２の幅とを有し、
　該第１の幅と該第２の幅とが異なる、固体撮像装置を提供する。
　本技術に係る固体撮像素子において、前記第２の幅が前記第１の幅よりも大きくてよい。
　本技術に係る固体撮像素子において、前記第１の幅が前記第２の幅よりも大きくてよい。
　本技術に係る固体撮像素子において、前記隔壁層が、光入射側を最上層とし光入射側の反対側を最下層とした複数層から構成されてよく、
　該最上層が光入射側の幅と光入射側とは反対側の幅とを有してよく、該最上層の該光入射側の幅が第１の幅でよく、
　該最下層が光入射側の幅と光入射側とは反対側の幅とを有し、該最下層の該光入射側とは反対側の幅が第２の幅でよい。
　本技術に係る固体撮像素子において、前記隔壁層が、光入射側を第１層とし、光入射側の反対側を第２層とした、２層から構成されてよく、
　該第１層が光入射側の幅と光入射側とは反対側の幅とを有してよく、該第１層の該光入射側の幅が第１の幅でよく、該第１層の該光入射側とは反対側の幅が第３の幅でよく、
　該第２層が光入射側の幅と光入射側とは反対側の幅とを有してよく、該第２層の該光入射側の幅が第４の幅でよく、該第２層の該光入射側とは反対側の幅が第２の幅でよい。
　本技術に係る固体撮像素子において、前記隔壁層が、光入射側を最上段とし光入射側の反対側を最下段とした複数段から構成されてよく、
　該最上段が光入射側の幅と光入射側とは反対側の幅とを有してよく、該最上段の該光入射側の幅が第１の幅でよく、
　該最下段が光入射側の幅と光入射側とは反対側の幅とを有してよく、該最下段の該光入射側とは反対側の幅が第２の幅でよい。
　本技術に係る固体撮像素子において、前記隔壁層が、光入射側を第１段とし光入射側の反対側を第２段とした２段から構成されてよく、
　該第１段が光入射側の幅と光入射側とは反対側の幅とを有してよく、該第１段の該光入射側の幅が第１の幅でよく、該第１段の該光入射側とは反対側の幅が第５の幅でよく、
　該第２段が光入射側の幅と光入射側とは反対側の幅とを有してよく、該第２段の該光入射側の幅が第６の幅でよく、該第２段の該光入射側とは反対側の幅が第２の幅でよい。
　本技術に係る固体撮像素子において、前記画素アレイ部の中央部に形成される前記隔壁層の断面形状が略左右対称でよい。
　本技術に係る固体撮像素子において、前記画素アレイ部の周辺部に形成される前記隔壁層の断面形状が左右非対称でよい。
　本技術に係る固体撮像素子において、前記隔壁層が酸化膜と金属膜とから構成されてよく、前記金属膜が前記酸化膜に覆われていてよい。
　さらに、本技術では、
　固体撮像装置が搭載されて、
　該固体撮像装置が、
　複数の画素が一次元又は二次元に配列された画素アレイ部を備え、
　該画素アレイ部は、該画素毎に、カラーフィルタと半導体基板とを含み、
　該カラーフィルタ間に隔壁層が形成され、
　該隔壁層が、光入射側から順に、第１の幅と第２の幅とを有し、
　該第１の幅と該第２の幅とが異なる、電子装置を提供する。
　本技術によれば、更に、画質を向上させることができる。なお、ここに記載された効果は、必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術を適用した第１の実施形態の固体撮像装置に備えられる隔壁層の構成例を示す断面図である。 本技術を適用した第１の実施形態の固体撮像装置に備えられる隔壁層の構成例を示す断面図である。 本技術を適用した第１の実施形態の固体撮像装置の周辺画素の構成例を示す断面図である。 瞳補正がされた固体撮像装置の右側の周辺画素の構成例を示す断面図である。 瞳補正がされた固体撮像装置の右側の周辺画素の感度及び混色の結果を示す図である。 隔壁層の高さと隔壁層の幅との関係を示す図である。 本技術を適用した第１の実施形態の固体撮像装置に備えられる隔壁層の製造方法の一例を示す断面図である。 本技術を適用した第１の実施形態の固体撮像装置に備えられる隔壁層の製造方法の一例を示す断面図である。 本技術を適用した第１の実施形態の固体撮像装置に備えられる隔壁層の製造方法の一例を示す断面図である。 本技術を適用した第１の実施形態の固体撮像装置に備えられる隔壁層の製造方法の一例を示す断面図である。 本技術を適用した第１の実施形態の固体撮像装置に備えられる隔壁層の製造方法の一例を示す断面図である。 本技術を適用した第２の実施形態の固体撮像装置に備えられる隔壁層の構成例を示す断面図である。 本技術を適用した第１～第２の実施形態の固体撮像装置の使用例を示す図である。 本技術を適用した第３の実施形態に係る電子装置の一例の機能ブロック図である。
　以下、本技術を実施するための好適な形態について説明する。以下に説明する実施形態は、本技術の代表的な実施形態の一例を示したものであり、これにより本技術の範囲が狭く解釈されることはない。なお、特に断りがない限り、図面の説明において、「上」を含む用語は、図中の上方向、上側又は上部を意味し、「下」を含む用語は、図中の下方向、下側又は下部を意味し、「左」を含む用語は、図中の左方向、左側又は左部を意味し、「右」を含む用語は、図中の右方向、右側又は右部を意味する。
　なお、説明は以下の順序で行う。
　１．本技術の概要
　２．第１の実施形態（固体撮像装置の例１）
　３．第２の実施形態（固体撮像装置の例２）
　４．第３の実施形態（電子装置の例）
　５．本技術を適用した固体撮像装置の使用例
＜１．本技術の概要＞
　カラーフィルタ（ＣＦ）を光学的に分離する方法として、酸化膜等でカラーフィルタよりも屈折率の小さい材料でカラーフィルタを分離することができる。分離材（酸化膜等）をカラーフィルタよりも屈折率の小さい材料で構成して分離することで、カラーフィルタ材と分離材との界面で光が全反射するので、感度向上、混色低減が期待される。
　例えば、隔壁層の構造は、酸化膜１層を有する構造であったり、中心部に金属を有して、金属の周りを酸化膜等で覆う構造であったりする。隔壁層は、単層（１段）であったり、ＣＦ隔壁材の幅が同じである構造であったりする。隔壁層が単層で上下幅が同じであると、撮像領域中心部ではよいが、撮像領域周辺部でシェーディング（Ｓｈａｄｉｎｇ）対策が困難となる場合がある。この対策として、マイクロレンズ（オンチップレンズ）やＣＦ隔壁層や開口規定層を撮像領域の中心部方向にずらす方法（Ｓｃａｌｉｎｇや瞳補正など）がある。しかし、ＣＦ隔壁層の幅が大きいとＣＦ隔壁層で光が蹴られたりする場合があるので、感度低下を招くおそれがある。
　本技術は上記の事情を鑑みてなされたものである。本技術に係る隔壁層（ＣＦ（カラーフィルタ）隔壁層ともいう。以下同じ。）は、ＣＭＯＳセンサの撮像領域（画素アレイ部）周辺部で、左右非対称になっていることを特徴とする。ＣＦ隔壁層は、金属層（ｍｅｔａｌ層）とそれを覆う酸化膜から構成されてよい。ＣＦ隔壁層の形状は順テーパー状でもよいし、逆テーパー状でもよい。ＣＦ隔壁層は、単層構造、２層以上（複数層）の積層構造で形成されていてもよく、単段構造、２段以上（複数段）の構造で形成されてもよい。ＣＦ隔壁層が２層構造であるとき、ＣＦ隔壁層の下層（半導体基板側又は半導体基板に近い方であって第２層ともいう。）の幅は、上層（光入射面側であって、第１層ともいう。）の幅よりも広くてよい。また、ＣＦ隔壁層の幅は、チップ面内で異なり、少なくともＣＦ隔壁層の端部の一方は、画素間（画素境界を含む。）又は自画素領域内（画素境界を含む）にあり、ＣＦ隔壁層が隣接画素に完全にはみ出して形成されないことが好ましい。
　本技術の効果としては、例えば、以下の４点がある。
　・カラーフィルタ（ＣＦ）と酸化膜との界面での光の反射、および、ＣＦ隔壁中の金属による遮光により隣接画素への光漏れを抑制し、感度低下を抑制し、混色を低減し、シェーディングを抑制することができる。
　・例えば、光入射側の上層（第１層）と半導体基板側の下層（第２層）とから構成されるＣＦ隔壁層、光入射側の上段（第１段）と半導体基板側の下段（第２段）とから構成されるＣＦ隔壁層では、上層（第１層）又は上段（第１段）を動かせるのでより適正な瞳補正を行うことができる。すなわち、上層（第１層）又は上段（第１段）により、ＣＦ隔壁層による瞳補正可能な範囲が拡がる。
　・ＣＦ隔壁層において、下層（例えば、第２層）又は下段（例えば、第２段）の幅が上層より大きいとき、斜め光入射による隣接画素への光漏れを抑制することができ、また、製造の安定性を担保することができる（製造中、隔壁層が倒れない。）。
　・撮像領域（画素アレイ部）の中央部と周辺部とでＣＦ隔壁層の幅が異なるので、周辺部において斜め光による混色をより適正に抑制できる。すなわち、チップ面内の画素毎に隔壁層の幅が異なる。
　以下に、本技術について詳細に説明をする。
＜２．第１の実施形態（固体撮像装置の例１）＞
　本技術に係る第１の実施形態（固体撮像装置の例１）の固体撮像装置は、複数の画素が一次元又は二次元に配列された画素アレイ部を備え、画素アレイ部は、画素毎に、カラーフィルタと半導体基板とを含み、カラーフィルタ間に隔壁層が形成され、隔壁層が、光入射側から順に、第１の幅と第２の幅とを有し、第１の幅と第２の幅とが異なり、第２の幅が前記第１の幅よりも大きい、固体撮像装置である。第１の幅は、光入射側の幅であり、半導体基板の表面と略平行である。また、第１の幅は、カラーフィルタの上に配されてもよい平坦化層の表面と略平行でもよい。第２の幅は、半導体基板側の幅であり、半導体基板の表面と略平行である。
　本技術に係る第１の実施形態の固体撮像装置によれば、画質が向上する。特には、本技術に係る第１の実施形態の固体撮像装置によれば、シェーディングが抑制され、感度低下が抑制され、混色が抑制され得る。
　図１に、本技術に係る第１の実施形態の固体撮像装置に備えられる隔壁層の断面図を示す。図１（ａ）は、画素アレイ部（撮像領域）の左周辺部の画素間（例えば、左端画素間）に形成される隔壁層１－ａ－１及び隔壁層１－ａ－２を示す。図１（ｂ）は、画素アレイ部（撮像領域）の中央部の画素間（例えば、中央画素間）に形成される隔壁層１－ｂ－１及び隔壁層１－ｂ－２を示す。図１（ｃ）は、画素アレイ部（撮像領域）の右周辺部の画素間（例えば、右端画素間）に形成される隔壁層１－ｃ－１及び隔壁層１－ｃ－２を示す。
　隔壁層１－ａ－１はカラーフィルタ４－ａ（例えば緑色光用のカラーフィルタ）の左側に配され、酸化膜２－ａ－１－１及び２－ａ－１－２に覆われた金属層３－ａ－１から構成される。隔壁層１－ａ－１において、第２の幅ｄ２は第１の幅ｄ１より大きく、順テーパーの形状であり、中心線Ｌに対して非対称である。酸化膜２－ａ－１－１及び２－ａ－１－２の屈折率はカラーフィルタ４－ａの屈折率よりも小さいことが好ましい。この好ましい態様により、カラーフィルタ４－ａと酸化膜２－ａ－１－２との界面で光を全反射することができる。
　隔壁層１－ａ－２はカラーフィルタ４－ａの右側に配され、酸化膜２－ａ－２－１及び２－ａ－２－２に覆われた金属層３－ａ－２から構成される。隔壁層１－ａ－２において、第２の幅ｄ２は第１の幅ｄ１より大きく、順テーパーの形状であり、中心線Ｌに対して非対称である。酸化膜２－ａ－２－１及び２－ａ－２－２の屈折率はカラーフィルタ４－ａの屈折率よりも小さいことが好ましい。この好ましい態様により、カラーフィルタ４－ａと酸化膜２－ａ－２－１との界面で光を全反射することができる。
　斜め光Ｐ－ａに対して、隔壁層１－ａ－１及び１－ａ－２は、撮像領域（画素アレイ部）の中央部方向である右方向にシフトして、開口の面積（カラーフィルタ４－ａの受光側の面積）は右方向に拡がっている。
　隔壁層１－ｂ－１はカラーフィルタ４－ｂ（例えば緑色光用のカラーフィルタ）の左側に配され、酸化膜２－ｂ－１－１及び２－ｂ－１－２に覆われた金属層３－ｂ－１から構成される。隔壁層１－ｂ－１において、第２の幅ｄ２は第１の幅ｄ１より大きく、順テーパーの形状であり、中心線Ｌに対して略対称である。酸化膜２－ｂ－１－１及び２－ｂ－１－２の屈折率はカラーフィルタ４－ｂの屈折率よりも小さいことが好ましい。この好ましい態様により、カラーフィルタ４－ｂと酸化膜２－ｂ－１－２との界面で光を全反射することができる。
　隔壁層１－ｂ－２はカラーフィルタ４－ｂの右側に配され、酸化膜２－ｂ－２－１及び２－ｂ－２－２に覆われた金属層３－ｂ－２から構成される。隔壁層１－ｂ－２において、第２の幅ｄ２は第１の幅ｄ１より大きく、順テーパーの形状であり、中心線Ｌに対して略対称である。酸化膜２－ｂ－２－１及び２－ｂ－２－２の屈折率はカラーフィルタ４－ｂの屈折率よりも小さいことが好ましい。この好ましい態様により、カラーフィルタ４－ｂと酸化膜２－ｂ－２－１との界面で光を全反射することができる。
　垂直光Ｐ－ｂに対して、隔壁層１－ｂ－１及び１－ｂ－２は左右方向にシフトしないで、開口の面積（カラーフィルタ４－ｂの受光側の面積）は左右方向に拡がっていない。
　隔壁層１－ｃ－１はカラーフィルタ４－ｃ（例えば緑色光用のカラーフィルタ）の左側に配され、酸化膜２－ｃ－１－１及び２－ｃ－１－２に覆われた金属層３－ｃ－１から構成される。隔壁層１－ｃ－１において、第２の幅ｄ２は第１の幅ｄ１より大きく、順テーパーの形状であり、中心線Ｌに対して非対称である。酸化膜２－ｃ－１－１及び２－ｃ－１－２の屈折率はカラーフィルタ４－ｃの屈折率よりも小さいことが好ましい。この好ましい態様により、カラーフィルタ４－ｃと酸化膜２－ｃ－１－２との界面で光を全反射することができる。
　隔壁層１－ｃ－２はカラーフィルタ４－ｃの右側に配され、酸化膜２－ｃ－２－１及び２－ｃ－２－２に覆われた金属層３－ｃ－２から構成される。隔壁層１－ｃ－２において、第２の幅ｄ２は第１の幅ｄ１より大きく、順テーパーの形状であり、中心線Ｌに対して非対称である。酸化膜２－ｃ－２－１及び２－ｃ－２－２の屈折率はカラーフィルタ４－ｃの屈折率よりも小さいことが好ましい。この好ましい態様により、カラーフィルタ４－ｃと酸化膜２－ｃ－２－１との界面で光を全反射することができる。
　斜め光Ｐ－ｃに対して、隔壁層１－ｃ－１及び１－ｃ－２は撮像領域（画素アレイ部）の中央部方向である左方向にシフトして、開口の面積（カラーフィルタ４－ｃの受光側の面積）は左方向に拡がっている。
　図２に、本技術に係る第１の実施形態の固体撮像装置に備えられる隔壁層の断面図を示す。図２（ａ）は、画素アレイ部（撮像領域）の中央部の画素間（例えば、中央画素間）に形成される隔壁層９－ａ－１及び隔壁層９－ａ－２を示す。図２（ｂ）は、画素アレイ部（撮像領域）の右周辺部の画素間（例えば、右端画素間）に形成される隔壁層９－ｂ－１及び隔壁層９－ｂ－２を示す。
　図２（ａ）を参照する。図２（ａ）では、光入射Ｒ－ａ（垂直光入射）から順に平坦化層１９ａとカラーフィルタ１７－ａ（例えば緑色光用のカラーフィルタ）、１８－ａ―１（例えば赤色光用のカラーフィルタ）及び１８－ａ―２（例えば赤色光用のカラーフィルタ）と半導体基板２０－ａとが配される。カラーフィルタ１８－ａ－１と１７－ａとの間（画素間又は画素の境界）には隔壁層９－ａ－１が配されて、カラーフィルタ１７－ａと１８－ａ－２との間（画素間又は画素の境界）には隔壁層９－ａ－２が配されている。
　隔壁層９－ａ－１は、２層構造であり、光入射Ｒ－ａ側の第１層１０－ａ―１と半導体基板２０－ａ側の第２層１４－ａ－１とから構成される。第１層１０－ａ―１の光入射側の第１の幅はｄ１であり、半導体基板側の第３の幅はｄ３であり、第２層１４－ａ―１の光入射Ｒ－ａ側の第４の幅はｄ４であり、半導体基板側の第２の幅はｄ２である。第１層１０－ａ―１が有する第１の幅及び第３の幅、並びに第２層１４－ａ－１が有する第２の幅及び第４の幅は平坦化層１９－ａ及び半導体基板２０－ａ側と略平行である。なお、隔壁層９－ａ－１が２段構造である場合、第１段が有する第１の幅及び第５の幅（光入射側Ｒ－ａとは反対側の幅、すなわち半導体基板２０－ａ側）、並びに第２段が有する第２の幅及び第６の幅（光入射側Ｒ－ａの幅）も平坦化層１９－ａ及び半導体基板２０－ａと略平行である。ｄ２及びｄ４はｄ１及びｄ３より大きい。第１層１０－ａ―１は、酸化膜１１－ａ－１－１～１１－ａ－１－２及び１２－ａ－１で覆われた金属層１３－ａ－１から構成されて、第２層１４－ａ―１は、酸化膜１２－ａ－１及び１５－ａ－１－１～１５－ａ－１－２で覆われた金属層１６－ａ－１から構成されている。
　隔壁層９－ａ－２は、２層構造であり、光入射Ｒ－ａ側の第１層１０－ａ―２と半導体基板２０－ａ側の第２層１４－ａ－２とから構成される。第１層１０－ａ―２の光入射Ｒ－ａ側の第１の幅はｄ１であり、半導体基板２０－ａ側の第３の幅はｄ３であり、第２層１４－ａ―２の光入射側の第４の幅はｄ４であり、半導体基板側の第２の幅はｄ２である。第１層１０－ａ―２が有する第１の幅及び第３の幅、並びに第２層１４－ａ－２が有する第２の幅及び第４の幅は平坦化層１９－ａ及び半導体基板２０－ａと略平行である。なお、隔壁層９－ａ－２が２段構造である場合、第１段が有する第１の幅及び第５の幅（光入射側Ｒ－ａとは反対側の幅、すなわち半導体基板２０－ａ側）、並びに第２段が有する第２の幅及び第６の幅（光入射側Ｒ－ａの幅）も平坦化層１９－ａ及び半導体基板２０－ａと略平行である。ｄ２及びｄ４はｄ１及びｄ３より大きい。第１層１０－ａ―２は、酸化膜１１－ａ－２－１～１１－ａ－２－２及び１２－ａ－２で覆われた金属層１３－ａ－２から構成されて、第２層１４－ａ―２は、酸化膜１２－ａ－２及び１５－ａ－２－１～１５－ａ－２－２で覆われた金属層１６－ａ－２から構成されている。
　図２（ａ）においては、画素アレイ部（撮像領域）の中央部なので、瞳補正なしで、集光が画素中心となっている（Ｓ－ａ）。
　図２（ｂ）を参照する。図２（ｂ）では、光入射Ｒ－ｂ（斜め光入射）から順に平坦化層１９ｂとカラーフィルタ１７－ｂ（例えば緑色光用のカラーフィルタ）、１８－ｂ－１（例えば赤色光用のカラーフィルタ）及び１８－ｂ－２（例えば赤色光用のカラーフィルタ）と半導体基板２０－ｂとが配される。カラーフィルタ１８－ｂ－１と１７－ｂとの間には隔壁層９－ｂ－１が配されて、カラーフィルタ１７－ｂと１８－ｂ－２との間には隔壁層９－ｂ－２が配されている。
　隔壁層９－ｂ－１は、２層構造であり、光入射Ｒ－ｂ側の第１層１０－ｂ―１と半導体基板２０－ｂ側の第２層１４－ｂ－１とから構成される。第１層１０－ｂ―１の光入射側の第１の幅はｄ１であり、半導体基板側の第３の幅はｄ３であり、第２層１４－ｂ―１の光入射Ｒ－ｂ側の第４の幅はｄ４であり、半導体基板２０－ｂ側の第２の幅はｄ２である。第１層１０－ｂ―１が有する第１の幅及び第３の幅、並びに第２層１４－ｂ－１が有する第２の幅及び第４の幅は平坦化層１９－ｂ及び半導体基板２０－ｂと略平行である。なお、隔壁層９－ｂ－１が２段構造である場合、第１段が有する第１の幅及び第５の幅（光入射側Ｒ－ｂとは反対側の幅、すなわち半導体基板２０－ｂ側）、並びに第２段が有する第２の幅及び第６の幅（光入射側Ｒ－ｂの幅）も平坦化層１９－ｂ及び半導体基板２０－ｂと略平行である。ｄ２及びｄ４はｄ１及びｄ３より大きい。第１層１０－ｂ―１は、酸化膜１１－ｂ－１－１～１１－ｂ－１－２及び１２－ｂ－１で覆われた金属層１３－ｂ－１から構成されて、第２層１４－ｂ―１は、酸化膜１２－ｂ－１及び１５－ｂ－１－１～１５－ｂ－１－２で覆われた金属層１６－ｂ－１から構成されている。
　隔壁層９－ｂ－２は、２層構造であり、光入射Ｒ－ｂ側の第１層１０－ｂ―２と半導体基板２０－ｂ側の第２層１４－ｂ－２とから構成される。第１層１０－ｂ―２の光入射Ｒ－ｂ側の第１の幅はｄ１であり、半導体基板２０－ｂ側の第３の幅はｄ３であり、第２層１４－ａ―２の光入射Ｒ－ｂ側の第４の幅はｄ４であり、半導体基板２０－ｂ側の第２の幅はｄ２である。第１層１０－ｂ―２が有する第１の幅及び第３の幅、並びに第２層１４－ｂ－２が有する第２の幅及び第４の幅は平坦化層１９－ｂ及び半導体基板２０－ｂと略平行である。なお、隔壁層９－ｂ－２が２段構造である場合、第１段が有する第１の幅及び第５の幅（光入射側Ｒ－ｂとは反対側の幅、すなわち半導体基板２０－ｂ側）、並びに第２段が有する第２の幅及び第６の幅（光入射Ｒ－ｂ側の幅）も平坦化層１９－ｂ及び半導体基板２０－ｂと略平行である。ｄ２及びｄ４はｄ１及びｄ３より大きい。第１層１０－ｂ―２は、酸化膜１１－ｂ－２－１～１１－ｂ－２－２及び１２－ｂ－２で覆われた金属層１３－ｂ－２から構成されて、第２層１４－ｂ―２は、酸化膜１２－ｂ－２及び１５－ｂ－２－１～１５－ｂ－２－２で覆われた金属層１６－ｂ－２から構成されている。
　図２（ｂ）においては、画素は、画素アレイ部（撮像領域）の右周辺部なので、瞳補正により隔壁層９－ｂ－１及び９－ｂ－２の第１層１０－ｂ－１及び１０－ｂ－２が、図２（ｂ）中では左方向（撮像領域（画素アレイ部）の中央部方向）にシフトして、開口が図２（ｂ）中では左側（撮像領域（画素アレイ部）の中央部側）に拡がって開口面積が大きくなり、集光が画素中心となっている（Ｓ－ｂ）。
　撮像領域周辺部に形成される隔壁層は、斜め光による感度低下要因がある。この対策として、通常開口を規定する金属層やマイクロレンズを撮像領域中心部の方向にシフトさせる（ずらす）ことが行われる。撮像領域中央部では、開口を規定する金属膜やマイクロレンズは、画素中心位置にあり、ずらす必要はない。周辺画素において開口中心を撮像領域中心部の方向にシフトさせることで、斜め光入射において焦点を画素中心にさせ、感度低下を抑制する。この開口中心をシフトさせることについてＣＦ隔壁層全体を撮像領域中心部の方向にシフトさせることもできるが、本技術では、例えば、図２で示される２層以上に積層された隔壁層などで光が入射する上層の隔壁層の開口部を規定する開口位置中心が撮像領域中心部に近づく様にＣＦ隔壁層の上層形状を非対称にする。
　隔壁層は、複数層（例えば２層）又は複数段（例えば２段）の多層構造又は多段構造が好ましい。そして、上層（例えば第１層、第１段）の光入射側の第１の幅と下層（例えば第２層、第２段）の半導体基板側の第２の幅とが異なる。この構造により、撮像領域周辺部（画素アレイ部の周辺部）において、撮像領域中心部方向からの斜め光（主光線）が隔壁層で蹴られないにすることができる。隔壁層の上層の幅が下層の幅より小さいと上層をシフト（ずらす）ことのできる範囲が広がるので、隔壁層による光のけられを抑制できるので好ましい。
　図３に、本技術に係る第１の実施形態の固体撮像装置の周辺画素の構成例の断面図を示す。図３に示される周辺画素においては瞳補正がされている。図３（ａ）は、固体撮像素子４００－ａの右端の２画素分（画素４０１－ａ～４０２－a）の断面図である。図３（ｂ）は、固体撮像素子４００－ｂの左端の２画素分（画素４０１－ｂ～４０２－ｂ）の断面図である。
　まず、固体撮像装置４００－ａについて説明をする。固体撮像素子４００－ａの画素４０１－ａには、光入射側（図３（ａ）中の上側）から順に、オンチップレンズ（マイクロレンズ）２６－ａと、赤色光（赤光）が透過するカラーフィルタ２５－ａと、絶縁層２８－ａ－４（例えばシリコン酸化膜）と、半導体基板２７－ａ－１とが配されている。半導体基板２７－ａ－１には、赤色光（赤光）用のフォトダイオード（不図示）が形成され、半導体基板２７－ａ－１のシリコン（Ｓｉ）層に埋め込まれている。また、画素４０２－ａには、光入射側（図３（ａ）中の上側）から順に、オンチップレンズ（マイクロレンズ）２６－ａと、緑色光（緑光）が透過するカラーフィルタ２４－ａと、絶縁層２８－ａ－４（例えばシリコン酸化膜）と、半導体基板２７－ａ－２とが配されている。半導体基板２７－ａ－２には、緑色光（緑光）用のフォトダイオード（不図示）が形成され、半導体基板２７－ａ－２のシリコン（Ｓｉ）層に埋め込まれている。
　半導体基板２７－ａ－１及び２７－ａ－２の裏面（図３（ａ）中では上面）の側において、絶縁膜２８－ａ－１～２８－ａ－４が、半導体基板２７－ａ－１及び２７－ａ－２の内部に埋め込まれて形成されている。絶縁膜２８－ａ－１～２８－ａ－４は、例えばシリコン酸化膜である。絶縁膜２８－ａ－２は、２つの画素（画素４０１－ａ～４０２－ａ）の間を区画するように形成されている。絶縁膜２８－ａ－１は、画素４０１－ａと画素４０１－ａに対して左側の画素（不図示）との間を区画するように形成されている。絶縁膜２８－ａ－３は、画素４０２－ａと画素４０２－ａに対して右側の画素（不図示）との間を区画するように形成されている。
　半導体基板２７－ａ－１及び２７－ａ－２の表面（図３（ａ）中では下面）の側においては、配線層４０３－ａが形成され、配線層４０３－ａは、層間膜（例えばＳｉＯ２）４０４－ａと金属配線とから構成されている。
　固体撮像素子４００－ａは、隔壁層２１－ａ－１～２１－ａ－３を備える。隔壁層２１－ａ－２は、絶縁層２８－ａ－４上であって、画素４０１－ａと画素４０２－ａとの間に形成される。また、隔壁層２１－ａ－２は、画素４０１－ａと画素４０２－ａとの画素境界に形成されてもよい。隔壁層２１－ａ－１は、絶縁層２８－ａ－４上であって、画素４０１－ａと画素４０１－ａの左画素（不図示）との間に形成される。また、隔壁層２１－ａ－１は、画素４０１－ａと画素４０１－ａの左画素（不図示）との画素境界に形成されてもよい。隔壁層２１－ａ－３は、絶縁層２８－ａ－４上であって、画素４０２－ａと画素４０２－ａの右画素（不図示）との間に形成される。また、隔壁層２１－ａ－３は、画素４０２－ａと画素４０２－ａの右画素（不図示）との画素境界に形成されてもよい。隔壁層２１－ａ－２は、酸化膜（例えば絶縁膜）２２－ａ－２に覆われた金属層２３－ａ－２とから構成されている。また、隔壁層２１－ａ－２は、２段構造であり、第１段（光入射側）の幅は第２段（半導体基板側）の幅よりも小さい。なお、隔壁層２１－ａ－２は複数段で構成されてもよい。隔壁層２１－ａ－３は、酸化膜（例えば絶縁膜）２２－ａ－３に覆われた金属層２３－ａ－３とから構成されている。また、隔壁層２１－ａ－３は、２段構造であり、第１段（光入射側）の幅は第２段（半導体基板側）の幅よりも小さい。なお、隔壁層２１－ａ－３は複数段で構成されてもよい。隔壁層２１－ａ－１は、酸化膜（例えば絶縁膜）（不図示）に覆われた金属層（不図示）とから構成されている。また、隔壁層２１－ａ－１は、２段構造であり、第１段（光入射側）の幅は第２段（半導体基板側）の幅よりも小さい。なお、隔壁層２１－ａ－１は複数段で構成されてもよい。
　固体撮像装置４００－ｂについて説明をする。固体撮像素子４００－ｂの画素４０１－ｂには、光入射側（図３（ｂ）中の上側）から順に、オンチップレンズ（マイクロレンズ）２６－ｂと、緑色光（緑光）が透過するカラーフィルタ２４－ｂと、絶縁層２８－ｂ－４（例えばシリコン酸化膜）と、半導体基板２７－ｂ－１とが配されている。半導体基板２７－ｂ－１には、緑色光（緑光）用のフォトダイオード（不図示）が形成され、半導体基板２７－ｂ－１のシリコン（Ｓｉ）層に埋め込まれている。また、画素４０２－ｂには、光入射側（図３（ｂ）中の上側）から順に、オンチップレンズ（マイクロレンズ）２６－ｂと、赤色光（赤光）が透過するカラーフィルタ２５－ｂと、絶縁層２８－ｂ－４（例えばシリコン酸化膜）と、半導体基板２７－ｂ－２とが配されている。半導体基板２７－ｂ－２には、赤色光（緑光）用のフォトダイオード（不図示）が形成され、半導体基板２７－ｂ－２のシリコン（Ｓｉ）層に埋め込まれている。
　半導体基板２７－ｂ－１及び２７－ｂ－２の裏面（図３（ｂ）中では上面）の側において、絶縁膜２８－ｂ－１～２８－ｂ－４が、半導体基板２７－ｂ－１及び２７－ｂ－２の内部に埋め込まれて形成されている。絶縁膜２８－ｂ－１～２８－ｂ－４は、例えばシリコン酸化膜である。絶縁膜２８－ｂ－２は、２つの画素（画素４０１－ｂ～４０２－ｂ）の間を区画するように形成されている。絶縁膜２８－ｂ－１は、画素４０１－ｂと画素４０１－ｂに対して左側の画素（不図示）との間を区画するように形成されている。絶縁膜２８－ｂ－３は、画素４０２－ｂと画素４０２－ｂに対して右側の画素（不図示）との間を区画するように形成されている。
　半導体基板２７－ｂ－１及び２７－ｂ－２の表面（図３（ａ）中では下面）の側においては、配線層４０３－ｂが形成され、配線層４０３－ｂは、層間膜（例えばＳｉＯ２）４０４－ｂと金属配線とから構成されている。
　固体撮像素子４００－ｂは、隔壁層２１－ｂ－１～２１－ｂ－３を備える。隔壁層２１－ｂ－２は、絶縁層２８－ｂ－４上であって、画素４０１－ｂと画素４０２－ｂとの間に形成される。また、隔壁層２１－ｂ－２は、画素４０１－ｂと画素４０２－ｂとの画素境界に形成されてもよい。隔壁層２１－ｂ－１は、絶縁層２８－ｂ－４上であって、画素４０１－ｂと画素４０１－ｂの左画素（不図示）との間に形成される。また、隔壁層２１－ｂ－１は、画素４０１－ｂと画素４０１－ｂの左画素（不図示）との画素境界に形成されてもよい。隔壁層２１－ｂ－３は、絶縁層２８－ｂ－４上であって、画素４０２－ｂと画素４０２－ｂの右画素（不図示）との間に形成される。また、隔壁層２１－ｂ－３は、画素４０２－ｂと画素４０２－ｂの右画素（不図示）との画素境界に形成されてもよい。隔壁層２１－ｂ－２は、酸化膜（例えば絶縁膜）２２－ｂ－２に覆われた金属層２３－ｂ－２とから構成されている。また、隔壁層２１－ｂ－２は、２段構造であり、第１段（光入射側）の幅は第２段（半導体基板側）の幅よりも小さい。なお、隔壁層２１－ｂ－２は複数段で構成されてもよい。隔壁層２１－ｂ－１は、酸化膜（例えば絶縁膜）２２－ｂ－１に覆われた金属層２３－ｂ－１とから構成されている。また、隔壁層２１－ｂ－１は、２段構造であり、第１段（光入射側）の幅は第２段（半導体基板側）の幅よりも小さい。なお、隔壁層２１－ｂ－１は複数段で構成されてもよい。隔壁層２１－ｂ－３は、酸化膜（例えば絶縁膜）（不図示）に覆われた金属層（不図示）とから構成されている。また、隔壁層２１－ｂ－３は、２段構造であり、第１段（光入射側）の幅は第２段（半導体基板側）の幅よりも小さい。なお、隔壁層２１－ａ－１は複数段で構成されてもよい。
　上述したように、右端画素位置の隔壁層は、図３（ａ）に示された形状にする。また、左端画素の隔壁層は、図３（ｂ）に示された形状にする。このような隔壁層構造にすることで、実質的に開口位置を撮像領域中心位置方向にずらすことができ、上層（ここでは光入射側の第１段、図３の説明では同じ。）の隔壁層の幅が狭くなった分開口が広がるので感度改善にもつながる。
　また、上層の隔壁層は、下層（ここでは半導体基板側の第２段、図３の説明では同じ。）の隔壁層に乗った構造になっており、隔壁層の上端から下端まで同じ幅の隔壁層の構造に比べて、上層の隔壁層の幅が下層の隔壁層幅に比べて小さい構造だと上層の隔壁層は、下層の隔壁層幅上を自由にシフトさせる範囲が広くすることができるので、それだけ上層のCF隔壁層をシフトさせる自由度が増えることとなる。
　図４は、固体撮像装置の右側の周辺画素の構成例を示す断面図である。図４に示される右側の周辺画素においては瞳補正がされている。図４（ａ）は、固体撮像素子５００－ａの右端の２画素分（画素５０１－ａ～５０２－a）の断面図である。図４（ｂ）は、固体撮像素子５００－ｂの右端の２画素分（画素５０１－ｂ～５０２－ｂ）の断面図である。図４（ｃ）は、固体撮像素子５００－ｃの右端の２画素分（画素５０１－ｃ～５０２－ｃ）の断面図である。
　まず、固体撮像装置５００－ａについて説明をする。固体撮像素子５００－ａの画素５０１－ａには、光入射側（斜め光Ｔ－ａ側）から順に、オンチップレンズ（マイクロレンズ）３４－ａと、赤色光（赤光）が透過するカラーフィルタ３３－ａと、絶縁層３６－ａ－４（例えばシリコン酸化膜）と、半導体基板３５－ａ－１とが配されている。半導体基板３５－ａ－１には、赤色光（赤光）用のフォトダイオード（不図示）が形成され、半導体基板３５－ａ－１のシリコン（Ｓｉ）層に埋め込まれている。また、画素５０２－ａには、光入射側から順に、オンチップレンズ（マイクロレンズ）３４－ａと、緑色光（緑光）が透過するカラーフィルタ３２－ａと、絶縁層３６－ａ－４（例えばシリコン酸化膜）と、半導体基板３５－ａ－２とが配されている。半導体基板３５－ａ－２には、緑色光（緑光）用のフォトダイオード（不図示）が形成され、半導体基板３５－ａ－２のシリコン（Ｓｉ）層に埋め込まれている。
　半導体基板３５－ａ－１及び３５－ａ－２の裏面（図４（ａ）中では上面）の側において、絶縁膜３６－ａ－１～３６－ａ－４が、半導体基板３５－ａ－１及び３５－ａ－２の内部に埋め込まれて形成されている。絶縁膜３６－ａ－１～３６－ａ－４は、例えばシリコン酸化膜である。絶縁膜３６－ａ－２は、２つの画素（画素５０１－ａ～５０２－ａ）の間を区画するように形成されている。絶縁膜３６－ａ－１は、画素５０１－ａと画素５０１－ａに対して左側の画素（不図示）との間を区画するように形成されている。絶縁膜３６－ａ－３は、画素５０２－ａと画素５０２－ａに対して右側の画素（不図示）との間を区画するように形成されている。
　半導体基板３５－ａ－１及び３５－ａ－２の表面（図４（ａ）中では下面）の側においては、配線層５０３－ａが形成され、配線層５０３－ａは、層間膜（例えばＳｉＯ２）５０４－ａと金属配線とから構成されている。
　固体撮像素子５００－ａは、隔壁層２９－ａ－１～２９－ａ－３を備える。隔壁層２９－ａ－２は、絶縁層３６－ａ－４上であって、画素５０１－ａと画素５０２－ａとの間に形成される。また、隔壁層２９－ａ－２は、画素５０１－ａと画素５０２－ａとの画素境界に形成されてもよい。隔壁層２９－ａ－１は、絶縁層３６－ａ－４上であって、画素５０１－ａと画素５０１－ａの左画素（不図示）との間に形成される。また、隔壁層２９－ａ－１は、画素５０１－ａと画素５０１－ａの左画素（不図示）との画素境界に形成されてもよい。隔壁層２９－ａ－３は、絶縁層３６－ａ－４上であって、画素５０２－ａと画素５０２－ａの右画素（不図示）との間に形成される。また、隔壁層２９－ａ－３は、画素５０２－ａと画素５０２－ａの右画素（不図示）との画素境界に形成されてもよい。隔壁層２９－ａ－２は、酸化膜（例えば絶縁膜）３０－ａ－２に覆われた金属層３１－ａ－２とから構成されている。また、隔壁層２９－ａ－２は、１段構造であり、上端部から下端部まで同じ幅の構造である。隔壁層２９－ａ－２の幅は小さく、例えば幅の大きさは０．０８μｍである。隔壁層２９－ａ－３は、酸化膜（例えば絶縁膜）（不図示）に覆われた金属層（不図示）とから構成されている。また、隔壁層２９－ａ－３は、１段構造であり、上端部から下端部まで同じ幅の構造である。隔壁層２９－ａ－３の幅は小さく、例えば幅の大きさは０．０８μｍである。
隔壁層２９－ａ－１は、酸化膜（例えば絶縁膜）（不図示）に覆われた金属層（不図示）とから構成されている。また、隔壁層２９－ａ－１は、１段構造であり、上端部から下端部まで同じ幅の構造である。隔壁層２９－ａ－１の幅は小さく、例えば幅の大きさは０．０８μｍである。
　固体撮像装置５００－ｂについて説明をする。固体撮像素子５００－ｂの画素５０１－ｂには、光入射側（斜め光Ｔ－ｂ側）から順に、オンチップレンズ（マイクロレンズ）３４－ｂと、赤色光（赤光）が透過するカラーフィルタ３３－ｂと、絶縁層３６－ｂ－４（例えばシリコン酸化膜）と、半導体基板３５－ｂ－１とが配されている。半導体基板３５－ｂ－１には、赤色光（赤光）用のフォトダイオード（不図示）が形成され、半導体基板３５－ｂ－１のシリコン（Ｓｉ）層に埋め込まれている。また、画素５０２－ｂには、光入射側から順に、オンチップレンズ（マイクロレンズ）３４－ｂと、緑色光（緑光）が透過するカラーフィルタ３２－ｂと、絶縁層３６－ｂ－４（例えばシリコン酸化膜）と、半導体基板３５－ｂ－２とが配されている。半導体基板３５－ｂ－２には、緑色光（緑光）用のフォトダイオード（不図示）が形成され、半導体基板３５－ｂ－２のシリコン（Ｓｉ）層に埋め込まれている。
　半導体基板３５－ｂ－１及び３５－ｂ－２の裏面（図４（ｂ）中では上面）の側において、絶縁膜３６－ｂ－１～３６－ｂ－４が、半導体基板３５－ｂ－１及び３５－ｂ－２の内部に埋め込まれて形成されている。絶縁膜３６－ｂ－１～３６－ｂ－４は、例えばシリコン酸化膜である。絶縁膜３６－ｂ－２は、２つの画素（画素５０１－ｂ～５０２－ｂ）の間を区画するように形成されている。絶縁膜３６－ｂ－１は、画素５０１－ｂと画素５０１－ｂに対して左側の画素（不図示）との間を区画するように形成されている。絶縁膜３６－ｂ－３は、画素５０２－ｂと画素５０２－ｂに対して右側の画素（不図示）との間を区画するように形成されている。
　半導体基板３５－ｂ－１及び３５－ｂ－２の表面（図４（ｂ）中では下面）の側においては、配線層５０３－ｂが形成され、配線層５０３－ｂは、層間膜（例えばＳｉＯ２）５０４－ｂと金属配線とから構成されている。
　固体撮像素子５００－ｂは、隔壁層２９－ｂ－１～２９－ｂ－３を備える。隔壁層２９－ｂ－２は、絶縁層３６－ｂ－４上であって、画素５０１－ｂと画素５０２－ｂとの間に形成される。また、隔壁層２１－ｂ－２は、画素５０１－ｂと画素５０２－ｂとの画素境界に形成されてもよい。隔壁層２９－ｂ－１は、絶縁層３６－ｂ－４上であって、画素５０１－ｂと画素５０１－ｂの左画素（不図示）との間に形成される。また、隔壁層２９－ｂ－１は、画素５０１－ｂと画素５０１－ｂの左画素（不図示）との画素境界に形成されてもよい。隔壁層２９－ｂ－３は、絶縁層３６－ｂ－４上であって、画素５０２－ｂと画素５０２－ｂの右画素（不図示）との間に形成される。また、隔壁層２９－ｂ－３は、画素５０２－ｂと画素５０２－ｂの右画素（不図示）との画素境界に形成されてもよい。隔壁層２９－ｂ－２は、酸化膜（例えば絶縁膜）３０－ｂ－２に覆われた金属層３１－ｂ－２とから構成されている。また、隔壁層２９－ｂ－２は、１段構造であり、上端部から下端部まで同じ幅の構造である。隔壁層２９－ｂ－２の幅は大きく、例えば幅の大きさは０．１６μｍである。隔壁層２９－ｂ－３は、酸化膜（例えば絶縁膜）３０－ｂ－２に覆われた金属層３１－ｂ－２とから構成されている。また、隔壁層２９－ｂ－３は、１段構造であり、上端部から下端部まで同じ幅の構造である。隔壁層２９－ｂ－３の幅は小さく、例えば幅の大きさは０．０８μｍである。隔壁層２９－ｂ－１は、酸化膜（例えば絶縁膜）（不図示）に覆われた金属層（不図示）とから構成されている。また、隔壁層２９－ｂ－１は、１段構造であり、上端部から下端部まで同じ幅の構造である。隔壁層２９－ｂ－１の幅は大きく、例えば幅の大きさは０．１６μｍである。
　固体撮像装置５００－ｃについて説明をする。固体撮像素子５００－ｃの画素５０１－ｃには、光入射側（斜め光Ｔ－ｃ側）から順に、オンチップレンズ（マイクロレンズ）３４－ｃと、赤色光（赤光）が透過するカラーフィルタ３３－ｃと、絶縁層３６－ｃ－４（例えばシリコン酸化膜）と、半導体基板３５－ｃ－１とが配されている。半導体基板３５－ｃ－１には、赤色光（赤光）用のフォトダイオード（不図示）が形成され、半導体基板３５－ｃ－１のシリコン（Ｓｉ）層に埋め込まれている。また、画素５０２－ｃには、光入射側から順に、オンチップレンズ（マイクロレンズ）３４－ｃと、緑色光（緑光）が透過するカラーフィルタ３２－ｃと、絶縁層３６－ｃ－４（例えばシリコン酸化膜）と、半導体基板３５－ｃ－２とが配されている。半導体基板３５－ｃ－２には、緑色光（緑光）用のフォトダイオード（不図示）が形成され、半導体基板３５－ｃ－２のシリコン（Ｓｉ）層に埋め込まれている。
　半導体基板３５－ｃ－１及び３５－ｃ－２の裏面（図４（ｃ）中では上面）の側において、絶縁膜３６－ｃ－１～３６－ｃ－４が、半導体基板３５－ｃ－１及び３５－ｃ－２の内部に埋め込まれて形成されている。絶縁膜３６－ｃ－１～３６－ｃ－４は、例えばシリコン酸化膜である。絶縁膜３６－ｃ－２は、２つの画素（画素５０１－ｃ～５０２－ｃ）の間を区画するように形成されている。絶縁膜３６－ｃ－１は、画素５０１－ｃと画素５０１－ｃに対して左側の画素（不図示）との間を区画するように形成されている。絶縁膜３６－ｃ－３は、画素５０２－ｃと画素５０２－ｃに対して右側の画素（不図示）との間を区画するように形成されている。
　半導体基板３５－ｃ－１及び３５－ｃ－２の表面（図４（ｃ）中では下面）の側においては、配線層５０３－ｃが形成され、配線層５０３－ｃは、層間膜（例えばＳｉＯ２）５０４－ｃと金属配線とから構成されている。
　固体撮像素子５００－ｃは、隔壁層２９－ｃ－１～２９－ｃ－３を備える。隔壁層２９－ｃ－２は、絶縁層３６－ｃ－４上であって、画素５０１－ｃと画素５０２－ｃとの間に形成される。また、隔壁層２１－ｃ－２は、画素５０１－ｃと画素５０２－ｃとの画素境界に形成されてもよい。隔壁層２９－ｃ－１は、絶縁層３６－ｃ－４上であって、画素５０１－ｃと画素５０１－ｃの左画素（不図示）との間に形成される。また、隔壁層２９－ｃ－１は、画素５０１－ｃと画素５０１－ｃの左画素（不図示）との画素境界に形成されてもよい。隔壁層２９－ｃ－３は、絶縁層３６－ｃ－４上であって、画素５０２－ｃと画素５０２－ｃの右画素（不図示）との間に形成される。また、隔壁層２９－ｃ－３は、画素５０２－ｃと画素５０２－ｃの右画素（不図示）との画素境界に形成されてもよい。隔壁層２９－ｃ－２は、酸化膜（例えば絶縁膜）３０－ｃ－２に覆われた金属層３１－ｃ－２とから構成されている。また、隔壁層２９－ｃ－２は、２段構造であり、第１段（光入射側）の幅は第２段（半導体基板側）の幅よりも小さい。なお、隔壁層２９－ｃ－２は複数段で構成されてもよい。隔壁層２９－ｃ－３は、酸化膜（例えば絶縁膜）３０－ｃ－３に覆われた金属層３１－ｃ－３とから構成されている。また、隔壁層２９－ｃ－３は、２段構造であり、第１段（光入射側）の幅は第２段（半導体基板側）の幅よりも小さい。なお、隔壁層２９－ｃ－３は複数段で構成されてもよい。隔壁層２９－ｃ－１は、酸化膜（例えば絶縁膜）（不図示）に覆われた金属層（不図示）とから構成されている。また、隔壁層２９－ｃ－１は、２段構造であり、第１段（光入射側）の幅は第２段（半導体基板側）の幅よりも小さい。なお、隔壁層２９－ｃ－１は複数段で構成されてもよい。
　隔壁層２９－ｃ－１～２９－ｃ－３の構造では、第２層の下層（第２段の下層でもよい。）の幅が大きいので、下層の幅よりも小さい第１層の上層（第１段の上層でもよい）で瞳補正のために動かせる範囲が広がる。一方、隔壁幅が大きい（例えば、隔壁層２９－ｂ－１～２９－ｂ－３）と、開口が狭くなるので感度低下するが、隔壁層２９－ｃ－１～２９－ｃ－３では、開口部が広いので感度低下を抑制することができる。
　図５は、瞳補正がされた固体撮像装置の右側の周辺画素の感度及び混色の結果を示す図である。
　図５は、上記で説明をした、図４で示される固体撮像装置５００－ａ～５００－ｃについて、５３０ｎｍ光であって、ＣＲＡ＝２０ｄｅｇである光を照射した場合についての感度と混色とをシミュレーションして、比較した結果である。詳細に説明をすると、図５の横軸に示されるａ－１は、固体撮像装置５００－ａの青色（Ｂ）の混色（Ｂ／Ｇ）を示すデータであり、ａ－２は固体撮像装置５００－ａの緑色（Ｇ）画素感度（ＱＥ）を示すデータであり、ａ－３は固体撮像装置５００－ａの赤色（Ｒ）の混色（Ｒ／Ｇ）を示すデータである。図５の横軸に示されるｂ－１は、固体撮像装置５００－ｂの青色（Ｂ）の混色（Ｂ／Ｇ）を示すデータであり、ｂ－２は固体撮像装置５００－ｂの緑色（Ｇ）画素感度を示すデータであり、ｂ－３は固体撮像装置５００－ｂの赤色（Ｒ）の混色（Ｒ／Ｇ）を示すデータである。図５の横軸に示されるｃ－１は、固体撮像装置５００－ｃの青色（Ｂ）の混色（Ｂ／Ｇ）を示すデータであり、ｃ－２は固体撮像装置５００－ｃの緑色（Ｇ）画素感度を示すデータであり、ｃ－３は固体撮像装置５００－ｃの赤色（Ｒ）の混色（Ｒ／Ｇ）を示すデータである。図５中の左の縦軸は、緑色（Ｇ）画素感度の値を示し、図５中の右の縦軸は、混色の値（％）を示す。例えば、図５の横軸に示されるａ－１（混色（Ｂ／Ｇ））は、矢印Ｗ－１方向の図５中の右の縦軸（混色（％））の値から読みとることができ、図５の横軸に示されるａ－２（緑色（Ｇ）画素感度（ＱＥ））は、矢印Ｗ－２方向の図５中の左の縦軸（緑色（Ｇ）画素感度（ＱＥ））の値から読みとることができ、図５の横軸に示されるａ－３（混色（Ｒ／Ｇ））は、矢印Ｗ－３方向の図５中の右の縦軸（混色（％））の値から読みとることができる。図５の横軸に示されるｂ－１～ｂ－３及びｃ－１～ｃ－３も上記と同様な方法で緑色（Ｇ）画素感度（ＱＥ）及び混色（（Ｂ／Ｇ）（Ｒ／Ｇ））の値を読みとることができる。
　固体撮像装置５００－ｃの構造は、固体撮像装置５００－ａの構造と比較して、感度が略同感度である。また、固体撮像装置５００－ｃの構造は、固体撮像装置５００－ｂの構造と比較して、５３０ｎｍ（Ｇ光）の光照射時の混色が少ない特性である。以上の結果から、固体撮像装置５００－ｃは、固体撮像装置５００－ａ及び５００－ｂと比較して、感度・混色についての総合的な観点から改善できることがわかる。
　図６は、隔壁層の高さと隔壁層の幅との関係を示す図である。
　図６に示される隔壁層６１は、第１層（上層）６１－１及び第２層（下層）６１－２からなる２層構造で形成されている。隔壁層６１は、入射光側の第１層（上層）６１－１の幅Ｗは、第２層（下層）６１－２の幅Ｚよりも小さい狭い構造である。この構造により、開口面積を稼ぐことができる。開口面積を稼ぐことによって、撮像領域周辺部等で、斜め光（例えば、図６中の入射光）が固体撮像装置（Ｄｅｖｉｃｅ）に照射された場合に、斜め光が隔壁層の端などで蹴られることを抑制することができる。
　隔壁層の幅と隔壁層の高さとの関係は、入射光が隔壁層で蹴られない様にする要件を満たす必要があるので、第２層（下層）６１－２の幅Ｚと、第１層（上層）の幅Ｗとの差Ｘが、第１層（上層）高さＹ×ｔａｎθ（主光線角度）よりも小さくなる条件を満たす幅であればよい。すなわち、下記の式を満たせばよい。θは、主光線角度である。
　Ｘ＜Ｙｔａｎθ
　なお、ＹはＸよい大きいことが好ましい。
　図７～図１１は、本技術に係る第１の実施形態の固体撮像装置に備えられる隔壁層の製造方法の例を示す断面図である。
　まず、図７及び図８を用いて、隔壁層の製造方法の例１を説明する。
　図７（ａ）において、Ｓｉ基板（半導体基板）５０－ａにｍｅｔａｌ層（金属層）５１－ａをスパッタリング、または、ＣＶＤ法などで所望の高さ（隔壁層の酸化膜を除いた第２層（下層）の高さとなる。例えば３５０ｎｍ）を堆積する。なお、Ｓｉ基板（半導体基板）５０－ａに樹脂等のポリマーを堆積させて、ポリマーを含む隔壁層を製造してもよい。その後、半導体基板５０－ｂ上に形成されたｍｅｔａｌ層５１－ｂ上にレジストを塗布し、レジスト５２－ｂ－１～５２－ｂ－３のパターニングを行う（図７（ｂ））。そして、レジストのパターニング後に、ＲＩＥなどで、半導体基板５０－ｃ上に、ｍｅｔａｌ層５１－ｃ－１～５１－ｃ－３（レジスト５２－ｃ－１～５２－ｃ－３）が形成されるようにエッチングする（図７（ｃ））。
　アッシャーなどで、パターニングされた、図７（ｃ）に示されるレジスト５２－ｃ－１～５２－ｃ－３の剥離を行い、半導体基板５０－ｄ上にｍｅｔａｌ層（金属層）５１－ｄ－１～５１－ｄ－３が形成される（図７（ｄ））。ＣＶＤ法などで、例えば、酸化膜５３－ｅ－１～５３－ｅ－５を、Ｓｉ基板（半導体基板）５０－ｅ上に形成されたｍｅｔａｌ層（金属層）５１－ｅ－１～５１－ｅ－５上に、２０ｎｍ程度で堆積させる（図７（ｅ））。次に、再度、隔壁層の第１層（上層）分のｍｅｔａｌ層（金属層）を形成するため、ＣＶＤ法、または、スパッタリング法などで隔壁層の第１層（上層）分のｍｅｔａｌ層（金属層）５４－ｆを、例えば３５０ｎｍで、酸化膜５３－ｆ－１～５３－ｆ－５上に堆積する（図７（ｆ））。なお、図７（ｆ）に示されるように、酸化膜５３－ｆ－１は、半導体基板５０－ｆ上のｍｅｔａｌ層５１－ｆ－１上に形成され、酸化膜５３－ｆ－２は、半導体基板５０－ｆ上のｍｅｔａｌ層５１－ｆ－２上に形成され、酸化膜５３－ｆ－３は、半導体基板５０－ｆ上のｍｅｔａｌ層５１－ｆ－３上に形成され、酸化膜５３－ｆ－４は、半導体基板５０－ｆ上に形成され、酸化膜５３－ｆ－５は、半導体基板５０－ｆ上に形成される。
　この後、再度、ｍｅｔａｌ層５４－ｇ上にレジスト塗布し、レジスト５５－ｇ－１～５５－ｇ－３のパターニングを行う（図７（ｇ））。図７（ｇ）に示されるように、ｍｅｔａｌ層５４－ｇは、酸化膜５３－ｇ－１～５３－ｇ－５上に形成されている。酸化膜５３－ｇ－１は、半導体基板５０－ｇ上のｍｅｔａｌ層５１－ｇ－１上に形成され、酸化膜５３－ｇ－２は、半導体基板５０－ｇ上のｍｅｔａｌ層５１－ｇ－２上に形成され、酸化膜５３－ｇ－３は、半導体基板５０－ｇ上のｍｅｔａｌ層５１－ｇ－３上に形成され、酸化膜５３－ｇ－４は、半導体基板５０－ｇ上に形成され、酸化膜５３－ｇ－５は、半導体基板５０－ｇ上に形成される。
　その後、ＲＩＥなどで、Ｓｉ基板（半導体基板）５０－ｈ上に形成された第２層（下層）（ｍｅｔａｌ層（金属層）５１－ｈ－１～５１－ｈ－３と酸化膜５３－ｈ－１～５３－ｈ－３とがこの順で積層されて構成される。）上に形成された第１層（上層）分のｍｅｔａｌ層（金属層）５４－ｈ－１～５４－ｈ－３（レジスト５５－ｈ－１～５５－ｈ－３）を加工する（図７（ｈ））。図７（ｈ）に示されるように、酸化膜５３－ｈ－４及び５３－ｈ－５は、半導体基板５０－ｈ上に形成されている。
　そして、アッシャーなどで、図７（ｈ）に示される、パターニングされたレジスト５５－ｈ－１～５５－ｈ－３を剥離する（図８（ｉ））。図８（ｉ）に示されるように、Ｓｉ基板（半導体基板）５０－ｉ上に形成された第２層（下層）（ｍｅｔａｌ層（金属層）５１－ｉ－１～５１－ｉ－３と酸化膜５３－ｉ－１～５３－ｉ－３とがこの順で積層されて構成される。）上に、第１層（上層）分のｍｅｔａｌ層（金属層）５４－ｉ－１～５４－ｉ－３が形成されている。そして、酸化膜５３－ｉ－４及び５３－ｉ－５は、半導体基板５０－ｉ上に形成されている。
　ＣＶＤ法などで、酸化膜５６－ｊ－１～５６－ｊ－５を、第１層（上層）のｍｅｔａｌ層（金属層）５１－ｅ－１～５１－ｅ－５上に、２０ｎｍ程度で堆積して、所望の隔壁層を形成することができる（図８（ｊ））。図８（ｊ）中では、酸化膜５６－ｊ－１で覆われたｍｅｔａｌ層５４－ｊ－１から構成される第１層（上層）と酸化膜５３－ｊ－１で覆われたｍｅｔａｌ層５１－ｊ－１から構成される第２層（下層）とからなる隔壁層と、酸化膜５６－ｊ－２で覆われたｍｅｔａｌ層５４－ｊ－２から構成される第１層（上層）と酸化膜５３－ｊ－２で覆われたｍｅｔａｌ層５１－ｊ－２から構成される第２層（下層）とからなる隔壁層と、酸化膜５６－ｊ－３で覆われたｍｅｔａｌ層５４－ｊ－３から構成される第１層（上層）と、酸化膜５３－ｊ－３で覆われたｍｅｔａｌ層５１－ｊ－３から構成される第２層（下層）とからなる隔壁層、すなわち合計で３つの隔壁層が、半導体基板５０－ｊ上に形成されている。
　この３つの隔壁層は、上記のとおり２層構成であり、第１層（光入射側）の中心線（図８（ｊ）中の上下方向、不図示）は、第２層（半導体基板側）の中心線（図８（ｊ）中の上下方向、不図示）に対して、図８（ｊ）中では左方向にずれて、この３つの隔壁層から形成される２つの開口（図８（ｋ）中のカラーフィルタ（ＣＦ）層５７－ｋ及び５８―ｋに相当するところ）は、図８（ｊ）中では左方向に拡がる。したがって、この３つの隔壁層は、瞳補正用として、例えば、画素アレイ部の右端画素（右側の周辺画素）に適用することができる。
　そして、この後、例えば、公知の方法でカラーフィルタ（ＣＦ）層５７－ｋ（例えば、緑色用カラーフィルタ）及び５８―ｋ（例えば、赤色用カラーフィルタ）を形成する（図８（ｋ））。図８（ｋ）に示されるように、カラーフィルタ（ＣＦ）層５７－ｋは、酸化膜５６－ｋ－１で覆われたｍｅｔａｌ層５４－ｋ－１から構成される第１層（上層）と酸化膜５３－ｋ－１で覆われたｍｅｔａｌ層５１－ｋ－１から構成される第２層（下層）とからなる、半導体基板５０－ｋ上に形成された隔壁層と、酸化膜５６－ｋ－２で覆われたｍｅｔａｌ層５４－ｋ－２から構成される第１層（上層）と酸化膜５３－ｋ－２で覆われたｍｅｔａｌ層５１－ｋ－２から構成される第２層（下層）とからなる、半導体基板５０－ｋ上に形成された隔壁層との間に配されている。そして、カラーフィルタ（ＣＦ）層５８－ｋは、酸化膜５６－ｋ－２で覆われたｍｅｔａｌ層５４－ｋ－２から構成される第１層（上層）と酸化膜５３－ｋ－２で覆われたｍｅｔａｌ層５１－ｋ－２から構成される第２層（下層）とからなる、半導体基板５０－ｋ上に形成された隔壁層と、酸化膜５６－ｋ－３で覆われたｍｅｔａｌ層５４－ｋ－３から構成される第１層（上層）と酸化膜５３－ｋ－３で覆われたｍｅｔａｌ層５１－ｋ－３から構成される第２層（下層）とからなる、半導体基板５０－ｋ上に形成された隔壁層との間に配されている。
　その後、公知の方法を用いて、カラーフィルタ（ＣＦ）層５７－ｌ（例えば、緑色用カラーフィルタ）及びカラーフィルタ（ＣＦ）層５８－ｌ（例えば、赤色用カラーフィルタ）の上に平坦化層６０－ｌを形成し、平坦化層６０－ｌ上に、マイクロレンズ５９－ｌ－１～５９－ｌ－２を形成して、固体撮像装置が製造される（図８（ｌ））。
　図８（ｌ）に示されるように、カラーフィルタ（ＣＦ）層５７－ｌは、酸化膜５６－ｌ－１で覆われたｍｅｔａｌ層５４－ｌ－１から構成される第１層（上層）と酸化膜５３－ｌ－１で覆われたｍｅｔａｌ層５１－ｌ－１から構成される第２層（下層）とからなる、半導体基板５０－ｌ上に形成された隔壁層と、酸化膜５６－ｌ－２で覆われたｍｅｔａｌ層５４－ｌ－２から構成される第１層（上層）と酸化膜５３－ｌ－２で覆われたｍｅｔａｌ層５１－ｌ－２から構成される第２層（下層）とからなる、半導体基板５０－ｌ上に形成された隔壁層との間に配されている。そして、カラーフィルタ（ＣＦ）層５８－ｌは、酸化膜５６－ｌ－２で覆われたｍｅｔａｌ層５４－ｌ－２から構成される第１層（上層）と酸化膜５３－ｌ－２で覆われたｍｅｔａｌ層５１－ｌ－２から構成される第２層（下層）とからなる、半導体基板５０－ｌ上に形成された隔壁層と、酸化膜５６－ｌ－３で覆われたｍｅｔａｌ層５４－ｌ－３から構成される第１層（上層）と酸化膜５３－ｌ－３で覆われたｍｅｔａｌ層５１－ｌ－３から構成される第２層（下層）とからなる、半導体基板５０－ｌ上に形成された隔壁層との間に配されている。
　図９を用いて、隔壁層の製造方法の例２を説明する。
　図７～図８で説明したように、製造方法の例１で製造される隔壁層は、隔壁層間（例えば、第２層（下層）と第１層（上層）の隔壁層間）に酸化膜が挟まれている。図９では、２段から構成される隔壁層の製造方法について説明をする。
　例えば、ｍｅｔａｌ層（金属層）６３－ａを、Ｓｉ基板（半導体基板）６２－ａ上に堆積する(図９（ａ）)。半導体基板６２－ｂ上に形成されたｍｅｔａｌ層６３－ｂ上にレジストを塗布し、レジスト６４－ｂ－１～６４－ｂ－３のパターニングを行う（図９（ｂ））。レジストのパターニング後に、ＲＩＥを用いて時間指定で、半導体基板６２－ｃ上に、ｍｅｔａｌ層（金属層）６３－ｃ－１～６３－ｃ－４（レジスト６４－ｃ－１～６４－ｃ－３）が形成されるようにエッチングする(図９（ｃ）)。
　この後、図９（ｃ）に示されるレジスト６４－ｃ－１～６４－ｃ－３の剥離を行い、半導体基板６２－ｄ上にｍｅｔａｌ層（金属層）６３－ｄ－１～６３－ｄ－４が形成される（図９（ｄ））。再度、半導体基板６２－ｅ上に形成されたｍｅｔａｌ層６３－ｅ－１～６３－ｅ－４上にレジスト塗布し、レジスト６５－ｅ－１～６５－ｅ－７のパターニングを行う（図９（ｅ））。ＲＩＥにより、半導体基板６２－ｆ上にｍｅｔａｌ層（金属層）６３－ｆ－１～６３－ｆ－３（レジスト６５－ｆ－１～６５－ｆ－７）が形成されるようにエッチングを行う（図９（ｆ））。その後、レジスト６５－ｆ－１～６５－ｆ－７の剥離を行い、６３－ｇ－１と６３－ｇ－２との２段から構成されるｍｅｔａｌ層（金属層）、６３－ｇ－３と６３－ｇ－４との２段から構成されるｍｅｔａｌ層（金属層）及び６３－ｇ－５と６３－ｇ－６との２段から構成されるｍｅｔａｌ層（金属層）、すなわち３つの２段から構成されるｍｅｔａｌ層（金属層）が、半導体基板６２－ｇ上に形成される（図９（ｇ））。
　その後、図９（ｈ）により、６３－ｈ－１（第２段）と６３－ｈ－２（第１段）との２段から構成されるｍｅｔａｌ層（金属層）上に、ＣＶＤ法などで、酸化膜（例えばシリコン酸化膜）６６－ｈ－１を、２０ｎｍ程度で覆うように堆積させ、６３－ｈ－３（第２段）と６３－ｈ－４（第１段）との２段から構成されるｍｅｔａｌ層（金属層）上に、ＣＶＤ法などで、酸化膜（例えばシリコン酸化膜）６６－ｈ－２を、２０ｎｍ程度で覆うように堆積させ、さらに、６３－ｈ－５（第２段）と６３－ｈ－６（第１段）との２段から構成されるｍｅｔａｌ層（金属層）上に、ＣＶＤ法などで、酸化膜（例えばシリコン酸化膜）６６－ｈ－３を、２０ｎｍ程度で覆うように堆積させ、図９（ｈ）中では、合計で３つの２段から構成される隔壁層が、半導体基板６２－ｈ上に形成されている。
　この３つの隔壁層は、上記のとおり２段構成であり、第１段（光入射側）の中心線（図９（ｈ）中の上下方向、不図示）は、第２段（半導体基板側）の中心線（図９（ｈ）中の上下方向、不図示）に対して、図９（ｈ）中では左方向にずれて、この３つの隔壁層から形成される２つの開口は、図９（ｈ）中では左方向に拡がる。したがって、この３つの隔壁層は、例えば、瞳補正用として、画素アレイ部の右端画素（右側の周辺画素）に適用することができる。この３つの隔壁層は、ｍｅｔａｌ層（金属層）間又はｍｅｔａｌ層（金属層）中に酸化膜等がない構造であるので、ｍｅｔａｌ層（金属層）間又はｍｅｔａｌ層（金属層）中に存在する酸化膜を介しての光漏れがある場合にはその光漏れを抑制することができる。
　図１０を用いて、台形形状（順テーパー形状）を有する隔壁層の製造方法の例３を説明する。
　台形形状を有する隔壁層は、半導体基板側の第２の幅が大きく、光入射側の第１の幅が小さい構造であり、台形形状を有する隔壁層が左右非対称の構造であれば、画素アレイ部の周辺画素間（例えば、右端画素間又は左端画素間）に用いられ、台形形状を有する隔壁層が略左右対称の構造であれば、画素アレイ部の中央画素間（例えば、中心画素間）に用いられる。
　図１０（ａ）に示されるように、Ｓｉ基板（半導体基板）６７－ａ上にｍｅｔａｌ層(例えばタングステン（Ｗ）から構成される金属層)６８－ａをスパッタリング法などで堆積させる。この後、図１０（ｂ）に示されるように、半導体基板６７－ｂ上に形成されたｍｅｔａｌ層６８－ｂ上に、レジスト６９－ｂの塗布を行う。
　次に、レジストの平坦部６９－ｃ－４上に形成されたレジストの台形形状６９－ｃ－１～６９－ｃ－３が形成されるように、グレーティングマスクを用いてパターニングを行う（図１０（ｃ））。これにより、図１０（ｃ）に示されるように、チップ面内（半導体基板面内）でレジスト膜厚の異なるパターニングを行うことができる。なお、図１０（ｃ）中のクレーティングマスクは、半導体基板６７－ｃ上のｍｅｔａｌ層６８－ｃ上に形成された、レジストの平坦部６９－ｃ－４及びレジストの台形形状６９－ｃ－１～６９－ｃ－３上に配される。
　次にＲＩＥによるエッチバックを行い、図１０（ｄ）に示されるように、隔壁層の中心部に形成されるｍｅｔａｌ層６８－ｄ－１～６８－ｄ－３を半導体基板６７－ｄ上に形成することができる。このとき、ｍｅｔａｌ層６８－ｄ－１～６８－ｄ－３のそれぞれの幅は、台形形状６９－ｃ－１と６９－ｃ－２との間の凹部の側辺の角度及び凹部の底辺の長さ（凹部の幅）、並びに台形形状６９－ｃ－２と６９－ｃ－３との間の凹部の側辺の角度及び凹部の底辺の長さ（凹部の幅）によって異なる幅（形状）にすることができる。この後、レジスト６９－ｄ－１～６９－ｄ－３を剥離して、半導体基板６７－ｅ上にｍｅｔａｌ層６８－ｅ－１～６８－ｅ－３を形成し（図１０（ｅ）)、続いて、ＣＶＤ法などで酸化膜６９－ｆを、例えば、２０ｎｍ堆積させることで、図１０（ｆ）に示されるように、酸化膜６９－ｆで覆われたｍｅｔａｌ層６８－ｆ－１から構成される台形形状を有する隔壁層、酸化膜６９－ｆで覆われたｍｅｔａｌ層６８－ｆ－２から構成される台形形状を有する隔壁層及び酸化膜６９－ｆで覆われたｍｅｔａｌ層６８－ｆ－３から構成される台形形状を有する隔壁層、すなわち、合計で３つの隔壁層が形成される。
　図１１を用いて、隔壁層の製造方法の例４を説明する。
　隔壁層の製造方法の例４は、ナノインプリントの製法を使った製造方法である。ナノインプリントの製法は撮像領域（画素アレイ部）の中央部から周辺部（画素アレイ部の右端部又は左端部）に向かって、左右対称性から左右非対称性のレベル度合を変えて、隔壁層を製造することができる。
　あらかじめ、図１１（ａ）に示されるように、所望の隔壁幅、隔壁高さを反映させた金型７０－ａを準備する。金型７０－ａは、例えば、数十ナノメーターから数百ナノメーターの凸凹形状を有する。次にＳｉ基板（半導体基板）７１－ｂ上に隔壁層となる樹脂材料７２－ｂを堆積させる。なお、樹脂材料７２－ｂの代わりに、金属材料(例えばタングステン（Ｗ）)を用いてもよい（図１１（ｂ））。
　そして、図１１（ｃ）に示されるように、金型７０－ｃを樹脂材料に押し付けて金型の形状を樹脂材料に転写して、半導体基板７１－ｃ上に樹脂材料７２－ｃ－１～７２－ｃ－４を形成する。その結果として、図１１（ｄ）に示されるように、半導体基板７１－ｄ上に、所望の形状を有する隔壁層７２－ｄ－１～７２－ｄ－４を形成することできる。その後、図１１（ｅ）に示されるように、例えば、公知の方法で、隔壁層７２－ｅ―１と隔壁層７２－ｅ－２との間であって、半導体基板７１－ｅ上に、カラーフィルタ層７３－ｅ―１（例えば、赤色用カラーフィルタ）を形成し、また、隔壁層７２－ｅ―２と隔壁層７２－ｅ－３との間であって、半導体基板７１－ｅ上に、カラーフィルタ層７４－ｅ（例えば、青色用カラーフィルタ）を形成し、さらに、隔壁層７２－ｅ―３と隔壁層７２－ｅ－４との間であって、半導体基板７１－ｅ上に、にカラーフィルタ層７３－ｅ－２（例えば、赤色用カラーフィルタ）を形成することができる。
＜３．第２の実施形態（固体撮像装置の例２）＞
　本技術に係る第２の実施形態（固体撮像装置の例２）の固体撮像装置は、複数の画素が一次元又は二次元に配列された画素アレイ部を備え、画素アレイ部は、画素毎に、カラーフィルタと半導体基板とを含み、カラーフィルタ間に隔壁層が形成され、隔壁層が、光入射側から順に、第１の幅と第２の幅とを有し、第１の幅と第２の幅とが異なり、第１の幅が前記第２の幅よりも大きい、固体撮像装置である。第１の幅は、光入射側の幅であり、半導体基板の表面と略平行である。また、第１の幅は、カラーフィルタの上に配されてもよい平坦化層の表面と略平行でもよい。第２の幅は、半導体基板側の幅であり、半導体基板の表面と略平行である。
　本技術に係る第２の実施形態の固体撮像装置によれば、画質が向上する。特には、本技術に係る第２の実施形態の固体撮像装置によれば、シェーディングが抑制され、感度低下が抑制され、混色が抑制され得る。
　図１２に、本技術に係る第２の実施形態の固体撮像装置に備えられる隔壁層の断面図を示す。図１２（ａ）は、画素アレイ部（撮像領域）の左周辺部の画素間（例えば、左端画素間）に形成される隔壁層５－ａ－１及び隔壁層５－ａ－２を示す。図１２（ｂ）は、画素アレイ部（撮像領域）の中央部の画素間（例えば、中央画素間）に形成される隔壁層５－ｂ－１及び隔壁層５－ｂ－２を示す。図１２（ｃ）は、画素アレイ部（撮像領域）の右周辺部の画素間（例えば、右端画素間）に形成される隔壁層５－ｃ－１及び隔壁層５－ｃ－２を示す。
　隔壁層５－ａ－１はカラーフィルタ８－ａ（例えば緑色光用のカラーフィルタ）の左側に配され、酸化膜６－ａ－１－１及び６－ａ－１－２に覆われた金属層７－ａ－１から構成される。隔壁層５－ａ－１において、第１の幅ｄ１は第２の幅ｄ２より大きく、逆テーパーの形状であり、中心線Ｌに対して非対称である。酸化膜６－ａ－１－１及び６－ａ－１－２の屈折率はカラーフィルタ８－ａの屈折率よりも小さいことが好ましい。この好ましい態様により、カラーフィルタ８－ａと酸化膜６－ａ－１－２との界面で光を全反射することができる。
　隔壁層５－ａ－２はカラーフィルタ８－ａの右側に配され、酸化膜６－ａ－２－１及び６－ａ－２－２に覆われた金属層７－ａ－２から構成される。隔壁層５－ａ－２において、第１の幅ｄ１は第２の幅ｄ２より大きく、逆テーパーの形状であり、中心線Ｌに対して非対称である。酸化膜６－ａ－２－１及び６－ａ－２－２の屈折率はカラーフィルタ８－ａの屈折率よりも小さいことが好ましい。この好ましい態様により、カラーフィルタ８－ａと酸化膜６－ａ－２－１との界面で光を全反射することができる。
　斜め光Ｑ－ａに対して、隔壁層５－ａ－１及び５－ａ－２は、撮像領域（画素アレイ部）の中央部方向である右方向にシフトして、開口の面積（カラーフィルタ８－ａの受光側の面積）は右方向に拡がっている。
　隔壁層５－ｂ－１はカラーフィルタ８－ｂ（例えば緑色光用のカラーフィルタ）の左側に配され、酸化膜６－ｂ－１－１及び６－ｂ－１－２に覆われた金属層７－ｂ－１から構成される。隔壁層５－ｂ－１において、第１の幅ｄ１は第２の幅ｄ２より大きく逆順テーパーの形状であり、中心線Ｌに対して略対称である。酸化膜６－ｂ－１－１及び６－ｂ－１－２の屈折率はカラーフィルタ８－ｂの屈折率よりも小さいことが好ましい。この好ましい態様により、カラーフィルタ８－ｂと酸化膜６－ｂ－１－２との界面で光を全反射することができる。
　隔壁層５－ｂ－２はカラーフィルタ８－ｂの右側に配され、酸化膜６－ｂ－２－１及び６－ｂ－２－２に覆われた金属層７－ｂ－２から構成される。隔壁層５－ｂ－２において、第１の幅ｄ１は第２の幅ｄ２より大きく、逆テーパーの形状であり、中心線Ｌに対して略対称である。酸化膜６－ｂ－２－１及び６－ｂ－２－２の屈折率はカラーフィルタ８－ｂの屈折率よりも小さいことが好ましい。この好ましい態様により、カラーフィルタ８－ｂと酸化膜６－ｂ－２－１との界面で光を全反射することができる。
　垂直光Ｑ－ｂに対して、隔壁層５－ｂ－１及び５－ｂ－２は左右方向にシフトしないで、開口の面積（カラーフィルタ８－ｂの受光側の面積）は左右方向に拡がっていない。
　隔壁層５－ｃ－１はカラーフィルタ８－ｃ（例えば緑色光用のカラーフィルタ）の左側に配され、酸化膜６－ｃ－１－１及び６－ｃ－１－２に覆われた金属層７－ｃ－１から構成される。隔壁層７－ｃ－１において、第１の幅ｄ１は第２の幅ｄ２より大きく、逆テーパーの形状であり、中心線Ｌに対して非対称である。酸化膜６－ｃ－１－１及び６－ｃ－１－２の屈折率はカラーフィルタ８－ｃの屈折率よりも小さいことが好ましい。この好ましい態様により、カラーフィルタ８－ｃと酸化膜６－ｃ－１－２との界面で光を全反射することができる。
　隔壁層５－ｃ－２はカラーフィルタ８－ｃの右側に配され、酸化膜６－ｃ－２－１及び６－ｃ－２－２に覆われた金属層７－ｃ－２から構成される。隔壁層５－ｃ－２において、第１の幅ｄ１は第２の幅ｄ２より大きく、逆テーパーの形状であり、中心線Ｌに対して非対称である。酸化膜６－ｃ－２－１及び６－ｃ－２－２の屈折率はカラーフィルタ８－ｃの屈折率よりも小さいことが好ましい。この好ましい態様により、カラーフィルタ８－ｃと酸化膜６－ｃ－２－１との界面で光を全反射することができる。
　斜め光Ｑ－ｃに対して、隔壁層５－ｃ－１及び５－ｃ－２は撮像領域（画素アレイ部）の中央部方向である左方向にシフトして、開口の面積（カラーフィルタ８－ｃの受光側の面積）は左方向に拡がっている。
　上記で説明をしたこと以外は、本技術に係る第１の実施形態の固体撮像装置の欄で説明をした内容が、本技術に係る第２の実施形態の固体撮像装置にそのまま適用され得る。
＜４．第３の実施形態（電子装置の例）＞
　本技術に係る第３の実施形態の電子装置は、固体撮像素子が搭載されて、該固体撮像装置が、複数の画素が一次元又は二次元に配列された画素アレイ部を備え、該画素アレイ部は、該画素毎に、カラーフィルタと半導体基板とを含み、該カラーフィルタ間に隔壁層が形成され、該隔壁層が、光入射側から順に、第１の幅と第２の幅とを有し、該第１の幅と該第２の幅とが異なる、電子装置である。
　例えば、本技術に係る第３の実施形態の電子装置は、本技術に係る第１の実施形態の固体撮像装置又は第２の実施形態の固体撮像装置が搭載された電子装置である。
　＜５．本技術を適用した固体撮像素子の使用例＞
　図１３は、イメージセンサとしての本技術に係る第１～第２の実施形態の固体撮像装置の使用例を示す図である。
　上述した第１～第２の実施形態の固体撮像装置は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングするさまざまなケースに使用することができる。すなわち、図１３に示すように、例えば、鑑賞の用に供される画像を撮影する鑑賞の分野、交通の分野、家電の分野、医療・ヘルスケアの分野、セキュリティの分野、美容の分野、スポーツの分野、農業の分野等において用いられる装置（例えば、上述した第３の実施形態の電子装置）に、第１～第２の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
　具体的には、鑑賞の分野においては、例えば、デジタルカメラやスマートフォン、カメラ機能付きの携帯電話機等の、鑑賞の用に供される画像を撮影するための装置に、第１～第２の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
　交通の分野においては、例えば、自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置に、第１～第２の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
　家電の分野においては、例えば、ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビ受像機や冷蔵庫、エアーコンディショナ等の家電に供される装置で、第１～第２の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
　医療・ヘルスケアの分野においては、例えば、内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置に、第１～第２の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
　セキュリティの分野においては、例えば、防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置に、第１～第２の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
　美容の分野においては、例えば、肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置に、第１～第２の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
　スポーツの分野において、例えば、スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置に、第１～第２の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
　農業の分野においては、例えば、畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置に、第１～第２の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
　次に、本技術に係る第１～第２の実施形態の固体撮像装置の使用例を具体的に説明する。例えば、上述で説明をした第１～第２の実施形態のいずれか１つの実施形態の固体撮像装置は、固体撮像素子１０１として、例えばデジタルスチルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話など、撮像機能を備えたあらゆるタイプの電子機器に適用することができる。図１４に、その一例として、電子機器１０２（カメラ）の概略構成を示す。この電子機器１０２は、例えば静止画または動画を撮影可能なビデオカメラであり、固体撮像素子１０１と、光学系（光学レンズ）３１０と、シャッタ装置３１１と、固体撮像素子１０１およびシャッタ装置３１１を駆動する駆動部３１３と、信号処理部３１２とを有する。
　光学系３１０は、被写体からの像光（入射光）を固体撮像素子１０１の画素部１０１ａへ導くものである。この光学系３１０は、複数の光学レンズから構成されていてもよい。シャッタ装置３１１は、固体撮像素子１０１への光照射期間および遮光期間を制御するものである。駆動部３１３は、固体撮像素子１０１の転送動作およびシャッタ装置３１１のシャッタ動作を制御するものである。信号処理部３１２は、固体撮像素子１０１から出力された信号に対し、各種の信号処理を行うものである。信号処理後の映像信号Ｄoutは、
メモリなどの記憶媒体に記憶されるか、あるいは、モニタ等に出力される。
　なお、本技術に係る実施形態は、上述した実施形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
　また、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。
　また、本技術は、以下のような構成も取ることができる。
［１］
　複数の画素が一次元又は二次元に配列された画素アレイ部を備え、
　該画素アレイ部は、該画素毎に、カラーフィルタと半導体基板とを含み、
　該カラーフィルタ間に隔壁層が形成され、
　該隔壁層が、光入射側から順に、第１の幅と第２の幅とを有し、
　該第１の幅と該第２の幅とが異なる、固体撮像装置。
［２］
　前記第２の幅が前記第１の幅よりも大きい、［１］に記載の固体撮像装置。
［３］
　前記第１の幅が前記第２の幅よりも大きい、［１］に記載の固体撮像装置。
［４］
　前記隔壁層が、光入射側を最上層とし光入射側の反対側を最下層とした複数層から構成され、
　該最上層が光入射側の幅と光入射側とは反対側の幅とを有し、該最上層の該光入射側の幅が第１の幅であり、
　該最下層が光入射側の幅と光入射側とは反対側の幅とを有し、該最下層の該光入射側とは反対側の幅が第２の幅である、［１］から［３］のいずれか１つに記載の固体撮像装置。
［５］
　前記隔壁層が、光入射側を第１層とし光入射側の反対側を第２層とした２層から構成され、
　該第１層が光入射側の幅と光入射側とは反対側の幅とを有し、該第１層の該光入射側の幅が第１の幅であり、該第１層の該光入射側とは反対側の幅が第３の幅であり、
　該第２層が光入射側の幅と光入射側とは反対側の幅とを有し、該第２層の該光入射側の幅が第４の幅であり、該第２層の該光入射側とは反対側の幅が第２の幅である、［１］から［３］のいずれか１つに記載の固体撮像装置。
［６］
　前記隔壁層が、光入射側を最上段とし光入射側の反対側を最下段とした複数段から構成され、
　該最上段が光入射側の幅と光入射側とは反対側の幅とを有し、該最上段の該光入射側の幅が第１の幅であり、
　該最下段が光入射側の幅と光入射側とは反対側の幅とを有し、該最下段の該光入射側とは反対側の幅が第２の幅である、［１］から［３］のいずれか１つに記載の固体撮像装置。
［７］
　前記隔壁層が、光入射側を第１段とし光入射側の反対側を第２段とした２段から構成され、
　該第１段が光入射側の幅と光入射側とは反対側の幅とを有し、該第１段の該光入射側の幅が第１の幅であり、該第１段の該光入射側とは反対側の幅が第５の幅であり、
　該第２段が光入射側の幅と光入射側とは反対側の幅とを有し、該第２段の該光入射側の幅が第６の幅であり、該第２段の該光入射側とは反対側の幅が第２の幅である、［１］から［３］のいずれか１つに記載の固体撮像装置。
［８］
　前記画素アレイ部の中央部に形成される前記隔壁層の断面形状が略左右対称である、［１］から［７］のいずれか１つに記載の固体撮像装置。
［９］
　前記画素アレイ部の周辺部に形成される前記隔壁層の断面形状が左右非対称である、［１］から［８］のいずれか１つに記載の固体撮像装置。
［１０］
　前記隔壁層が酸化膜と金属層とから構成され、前記金属層が前記酸化膜に覆われている、［１］から［９］のいずれか１つに記載の固体撮像装置。
［１１］
　固体撮像装置が搭載されて、
　該固体撮像装置が、
　複数の画素が一次元又は二次元に配列された画素アレイ部を備え、
　該画素アレイ部は、該画素毎に、カラーフィルタと半導体基板とを含み、
　該カラーフィルタ間に隔壁層が形成され、
　該隔壁層が、光入射側から順に、第１の幅と第２の幅とを有し、
　該第１の幅と該第２の幅とが異なる、電子装置。
　１（１－ａ－２、１－ａ－２、１－ｂ－１、１－ｂ－２、１－ｃ－１、１－ｃ－２）・・・隔壁層、４（４－ａ、４－ｂ、４－ｃ）・・・カラーフィルタ、４００（４００－ａ、４００－ｂ）、５００（５００－ａ、５００－ｂ、５００－ｃ）・・・固体撮像装置。

Claims (11)

  1. 　複数の画素が一次元又は二次元に配列された画素アレイ部を備え、
    　該画素アレイ部は、該画素毎に、カラーフィルタと半導体基板とを含み、
    　該カラーフィルタ間に隔壁層が形成され、
    　該隔壁層が、光入射側から順に、第１の幅と第２の幅とを有し、
    　該第１の幅と該第２の幅とが異なる、固体撮像装置。
  2. 　前記第２の幅が前記第１の幅よりも大きい、請求項１に記載の固体撮像装置。
  3. 　前記第１の幅が前記第２の幅よりも大きい、請求項１に記載の固体撮像装置。
  4. 　前記隔壁層が、光入射側を最上層とし光入射側の反対側を最下層とした複数層から構成され、
    　該最上層が光入射側の幅と光入射側とは反対側の幅とを有し、該最上層の該光入射側の幅が第１の幅であり、
    　該最下層が光入射側の幅と光入射側とは反対側の幅とを有し、該最下層の該光入射側とは反対側の幅が第２の幅である、請求項１に記載の固体撮像装置。
  5. 　前記隔壁層が、光入射側を第１層とし光入射側の反対側を第２層とした２層から構成され、
    　該第１層が光入射側の幅と光入射側とは反対側の幅とを有し、該第１層の該光入射側の幅が第１の幅であり、該第１層の該光入射側とは反対側の幅が第３の幅であり、
    　該第２層が光入射側の幅と光入射側とは反対側の幅とを有し、該第２層の該光入射側の幅が第４の幅であり、該第２層の該光入射側とは反対側の幅が第２の幅である、請求項１に記載の固体撮像装置。
  6. 　前記隔壁層が、光入射側を最上段とし光入射側の反対側を最下段とした複数段から構成され、
    　該最上段が光入射側の幅と光入射側とは反対側の幅とを有し、該最上段の該光入射側の幅が第１の幅であり、
    　該最下段が光入射側の幅と光入射側とは反対側の幅とを有し、該最下段の該光入射側とは反対側の幅が第２の幅である、請求項１に記載の固体撮像装置。
  7. 　前記隔壁層が、光入射側を第１段とし光入射側の反対側を第２段とした２段から構成され、
    　該第１段が光入射側の幅と光入射側とは反対側の幅とを有し、該第１段の該光入射側の幅が第１の幅であり、該第１段の該光入射側とは反対側の幅が第５の幅であり、
    　該第２段が光入射側の幅と光入射側とは反対側の幅とを有し、該第２段の該光入射側の幅が第６の幅であり、該第２段の該光入射側とは反対側の幅が第２の幅である、請求項１に記載の固体撮像装置。
  8. 　前記画素アレイ部の中央部に形成される前記隔壁層の断面形状が略左右対称である、請求項１に記載の固体撮像装置。
  9. 　前記画素アレイ部の周辺部に形成される前記隔壁層の断面形状が左右非対称である、請求項１に記載の固体撮像装置。
  10. 　前記隔壁層が酸化膜と金属層とから構成され、前記金属層が前記酸化膜に覆われている、請求項１に記載の固体撮像装置。
  11. 　固体撮像装置が搭載されて、
    　該固体撮像装置が、
    　複数の画素が一次元又は二次元に配列された画素アレイ部を備え、
    　該画素アレイ部は、該画素毎に、カラーフィルタと半導体基板とを含み、
    　該カラーフィルタ間に隔壁層が形成され、
    　該隔壁層が、光入射側から順に、第１の幅と第２の幅とを有し、
    　該第１の幅と該第２の幅とが異なる、電子装置。
PCT/JP2019/014799 2018-06-29 2019-04-03 固体撮像装置及び電子装置 WO2020003681A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/250,237 US12009378B2 (en) 2018-06-29 2019-04-03 Solid-state imaging device and electronic apparatus
US18/045,211 US20230057815A1 (en) 2018-06-29 2022-10-10 Solid-state imaging device and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-124550 2018-06-29
JP2018124550 2018-06-29

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US17/250,237 A-371-Of-International US12009378B2 (en) 2018-06-29 2019-04-03 Solid-state imaging device and electronic apparatus
US18/045,211 Continuation US20230057815A1 (en) 2018-06-29 2022-10-10 Solid-state imaging device and electronic apparatus

Publications (1)

Publication Number Publication Date
WO2020003681A1 true WO2020003681A1 (ja) 2020-01-02

Family

ID=68986983

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/014799 WO2020003681A1 (ja) 2018-06-29 2019-04-03 固体撮像装置及び電子装置

Country Status (2)

Country Link
US (2) US12009378B2 (ja)
WO (1) WO2020003681A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220064865A (ko) * 2020-11-12 2022-05-19 비스에라 테크놀러지스 컴퍼니 리미티드 솔리드-스테이트 이미지 센서
WO2022270371A1 (ja) * 2021-06-23 2022-12-29 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
WO2023243237A1 (ja) * 2022-06-15 2023-12-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220063830A (ko) * 2020-11-10 2022-05-18 삼성전자주식회사 이미지 센서

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227476A (ja) * 2011-04-22 2012-11-15 Panasonic Corp 固体撮像装置およびその製造方法
WO2016052249A1 (ja) * 2014-10-03 2016-04-07 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
JP2016225324A (ja) * 2013-10-31 2016-12-28 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP2017011207A (ja) * 2015-06-25 2017-01-12 三重富士通セミコンダクター株式会社 固体撮像装置および遮光方法
WO2017073321A1 (ja) * 2015-10-26 2017-05-04 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
WO2017187855A1 (ja) * 2016-04-27 2017-11-02 ソニー株式会社 裏面照射型固体撮像素子及び電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011175910A (ja) * 2010-02-25 2011-09-08 Sumitomo Chemical Co Ltd 発光装置の製造方法
JP4872023B1 (ja) * 2011-04-22 2012-02-08 パナソニック株式会社 固体撮像装置およびその製造方法
JP2016063171A (ja) 2014-09-22 2016-04-25 国立大学法人 東京大学 層状化合物を含む電極材料
KR102499585B1 (ko) * 2015-01-13 2023-02-14 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자 및 그 제조 방법, 및 전자 기기
US10483310B2 (en) * 2017-03-03 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structure for reducing crosstalk between pixels and fabrication method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227476A (ja) * 2011-04-22 2012-11-15 Panasonic Corp 固体撮像装置およびその製造方法
JP2016225324A (ja) * 2013-10-31 2016-12-28 パナソニックＩｐマネジメント株式会社 固体撮像装置
WO2016052249A1 (ja) * 2014-10-03 2016-04-07 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
JP2017011207A (ja) * 2015-06-25 2017-01-12 三重富士通セミコンダクター株式会社 固体撮像装置および遮光方法
WO2017073321A1 (ja) * 2015-10-26 2017-05-04 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
WO2017187855A1 (ja) * 2016-04-27 2017-11-02 ソニー株式会社 裏面照射型固体撮像素子及び電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220064865A (ko) * 2020-11-12 2022-05-19 비스에라 테크놀러지스 컴퍼니 리미티드 솔리드-스테이트 이미지 센서
JP2022077951A (ja) * 2020-11-12 2022-05-24 采▲ぎょく▼科技股▲ふん▼有限公司 固体撮像素子
KR102497910B1 (ko) * 2020-11-12 2023-02-09 비스에라 테크놀러지스 컴퍼니 리미티드 솔리드-스테이트 이미지 센서
JP7301090B2 (ja) 2020-11-12 2023-06-30 采▲ぎょく▼科技股▲ふん▼有限公司 固体撮像素子
WO2022270371A1 (ja) * 2021-06-23 2022-12-29 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
WO2023243237A1 (ja) * 2022-06-15 2023-12-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Also Published As

Publication number Publication date
US12009378B2 (en) 2024-06-11
US20230057815A1 (en) 2023-02-23
US20210126031A1 (en) 2021-04-29

Similar Documents

Publication Publication Date Title
WO2020003681A1 (ja) 固体撮像装置及び電子装置
JP7218399B2 (ja) 固体撮像装置およびその製造方法、並びに電子機器
US10879287B2 (en) Solid-state imaging device, method of manufacturing the same, and electronic device
JP7375852B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
TWI654750B (zh) 固態影像擷取裝置及其製造方法與電子設備
JP2021097238A (ja) 光検出装置、および測距センサ
JP6288525B2 (ja) 固体撮像素子、撮像装置、電子装置、および製造方法
WO2016052249A1 (ja) 固体撮像素子および製造方法、並びに電子機器
JP2008066702A (ja) 固体撮像素子及びカメラ
JP2016096234A (ja) 固体撮像素子および電子機器
JP7472031B2 (ja) センサ素子および製造方法、並びに電子機器
JP2018046040A (ja) 固体撮像装置およびその製造方法、並びに、電子機器
TWI709340B (zh) 固體攝像元件及電子機器
JP2010098330A (ja) 固体撮像装置の製造方法
JPWO2019069733A1 (ja) 固体撮像素子、製造方法、および電子機器
JP2005101109A (ja) 固体撮像装置、その作製方法、画像保存装置および画像伝送装置
US11594564B2 (en) Solid-state imaging element, manufacturing method, and electronic apparatus
WO2023007796A1 (ja) 固体撮像素子、製造方法、および電子機器
WO2017073335A1 (ja) 固体撮像素子および製造方法、並びに電子機器
JP2023006303A (ja) 固体撮像素子および製造方法、並びに、電子機器
CN102569315A (zh) 固态成像器件、其制造方法和电子装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19824859

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19824859

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP