CN117641963A - 包括具有与栅极电极相同材料的着陆结构的图像传感器 - Google Patents

包括具有与栅极电极相同材料的着陆结构的图像传感器 Download PDF

Info

Publication number
CN117641963A
CN117641963A CN202311100420.2A CN202311100420A CN117641963A CN 117641963 A CN117641963 A CN 117641963A CN 202311100420 A CN202311100420 A CN 202311100420A CN 117641963 A CN117641963 A CN 117641963A
Authority
CN
China
Prior art keywords
substrate
circuit device
image sensor
bonding
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311100420.2A
Other languages
English (en)
Inventor
蒋玟澔
权杜原
金度延
林京太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN117641963A publication Critical patent/CN117641963A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/38—Interconnections, e.g. terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08123—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting directly to at least two bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一种图像传感器，包括具有第一表面和与第一表面相对的第二表面的下基底，设置在第一表面上的下电路器件，电连接到第一表面上的下电路器件的下布线结构，在第二表面上的下键合垫，在下键合垫和下布线结构之间穿过下基底的下键合过孔，设置在第一表面上并接触下键合过孔的着陆结构，在下键合垫上键合到下键合垫的上键合垫以及设置在上键合垫上并包括光电转换器件的上基底。着陆结构的至少一部分水平重叠下电路器件。

Description

包括具有与栅极电极相同材料的着陆结构的图像传感器
相关申请的交叉引用
要求于2022年8月31日在韩国知识产权局提交的第10-2022-0110185号韩国专利申请的优先权，其全部内容通过引用结合于此。
技术领域
本公开涉及图像传感器。
背景技术
图像传感器可以被配置为接收光并生成电信号的基于半导体的传感器。图像传感器通常可包括具有多个像素的像素阵列，以及驱动像素阵列并生成图像的逻辑电路。像素中的每一个可以包括光电二极管和将光电二极管生成的电荷转换成电信号的像素电路。
发明内容
本发明构思的实施例提供了一种具有增加的集成密度和改善的电特性的图像传感器。
本发明构思的实施例提供了一种图像传感器，包括：第一芯片结构，其包括第一基底、第一基底上的第一电路器件和电连接到第一电路器件的第一布线结构；第二芯片结构，其包括第二基底，设置在第一芯片结构上并具有面向第一芯片结构的第一表面和与第一表面相对的第二表面，第二电路器件，在第一表面和第一芯片结构之间，第二电路器件包括栅极电极，第二布线结构，在第二电路器件和第一芯片结构之间电连接到第二电路器件，下键合过孔，穿过第二基底，和下键合垫，在下键合过孔上；以及第三芯片结构，其包括第三基底，设置在第二基底的第二表面上并包括光电转换器件，第三电路器件，设置在第二表面和第三基底之间，第三布线结构，在第三电路器件和第二芯片结构之间电连接到第三电路器件，上键合过孔，电连接到第三布线结构，以及上键合垫，在上键合过孔下方键合到下键合垫。第二芯片结构还包括接触下键合过孔的下端的着陆结构，该着陆结构包括与第二电路器件的栅极电极相同的材料。
本发明构思的实施例还提供了一种图像传感器，该图像传感器包括下基底，具有第一表面和与第一表面相对的第二表面；下电路器件，设置在第一表面上；下布线结构，电连接到第一表面上的下电路器件；下键合垫，在第二表面上；下键合过孔，在下键合垫和下布线结构之间穿过下基底；着陆结构，设置在第一表面上并接触下键合过孔；上键合垫，在下键合垫上键合到下键合垫；以及上基底，设置在上键合垫上并包括光电转换器件。着陆结构的至少一部分水平重叠下电路器件。
本发明构思的实施例还提供了一种图像传感器，包括：第一芯片结构，其包括第一基底、第一基底上的第一电路器件和电连接到第一电路器件的第一布线结构；第二芯片结构，其包括第二基底，设置在第一芯片结构上并具有面向第一芯片结构的第一表面和与第一表面相对的第二表面，第二电路器件，在第一表面和第一芯片结构之间，第二电路器件包括栅极电极，第二布线结构，在第二电路器件和第一芯片结构之间电连接到第二电路器件，下键合过孔，穿过第二基底，以及下键合垫，在下键合过孔上；以及第三芯片结构，其包括第三基底，设置在第二基底的第二表面上并包括光电转换器件，第三电路器件，设置在第二表面和第三基底之间，第三布线结构，在第三电路器件和第二芯片结构之间电连接到第三电路器件，上键合过孔，电连接到第三布线结构，以及上键合垫，在上键合过孔下方键合到下键合垫。下键合过孔的下端设置在比第二电路器件的栅极电极的下表面更高的层面。
附图说明
从下面结合附图的详细描述中，将更清楚地理解本发明构思的上述和其他方面、特征和优点。
图1示出了根据本发明构思的实施例的图像传感器的示意框图。
图2示出了根据本发明构思的实施例的图像传感器的示意性透视图。
图3A示出了根据本发明构思的实施例的图像传感器的像素电路的示例的示意图。
图3B示出了根据本发明构思的实施例的图像传感器的像素电路的另一示例的示意图。
图4示出了根据本发明构思的实施例的图像传感器的示意平面图。
图5示出了根据本发明构思的实施例的图像传感器的另一示意平面图。
图6A示出了根据本发明构思的实施例的图像传感器的示意性截面图。
图6B示出根据本发明构思的实施例的图像传感器的另一示意性截面图。
图7A示出了根据本发明构思的实施例的图像传感器的一部分的局部放大图。
图7B示出了根据本发明构思的实施例的图像传感器的一部分的另一局部放大视图。
图8示出了根据本发明构思的实施例的图像传感器的示意平面图。
图9A示出了根据本发明构思的实施例的图像传感器的示意性截面图。
图9B示出根据本发明构思的实施例的图像传感器的另一示意性截面图。
图10示出了根据本发明构思的实施例的图像传感器的示意性截面图。
图11示出了根据本发明构思的实施例的制造图像传感器的方法的示意流程图。
图12A、图12B、图12C、图12D、图12E、图12F和图12G示出了根据示例实施例的制造图像传感器的方法的截面图。
图13A、图13B、图13C和图13D示出了根据示例实施例的制造图像传感器的方法的截面图。
具体实施方式
在下文中，将参照附图描述示例实施例。
在整个本公开中，诸如“上”、“中间”、“下”等方向性术语在此可用于描述一个元件或特征与另一个元件或特征的关系，并且本发明构思不应受这些术语的限制。因此，这些术语，例如“上”、“中间”、“下”等，可以用其他术语，例如“第一”、“第二”、“第三”等来代替，以描述元件和特征。
此外，如本发明构思的领域中的传统，可以根据执行所描述的一个或多个功能的块来描述和说明实施例。这些块在本文中可被称为单元或模块等，其由模拟和/或数字电路物理实现，模拟和/或数字电路为诸如逻辑门、集成电路、微处理器、微控制器、存储电路、无源电子组件、有源电子组件、光学组件、硬连线电路等，并且可选地由固件和/或软件驱动。例如，电路可以实现在一个或多个半导体芯片中，或者在诸如印刷电路板等的基底支架上。构成块的电路可以由专用硬件、或者由处理器(例如，一个或多个编程的微处理器和相关电路)、或者由执行块的一些功能的专用硬件和执行块的其他功能的处理器的组合来实现。在不脱离本发明构思的范围的情况下，实施例的每个块可以在物理上被分成两个或更多个相互作用且离散的块。同样，在不脱离本发明构思的范围的情况下，实施例的块可以物理地组合成更复杂的块。
图1示出了根据本发明构思的实施例的图像传感器的示意框图。
参考图1，图像传感器1可以包括像素阵列10、逻辑电路20等。例如，图像传感器1可以包括附加电路，尽管这里没有描述或示出。
像素阵列10可以包括以多行和多列的阵列形状布置的多个像素PX。多个像素PX中的每一个可以包括响应于光生成电荷的至少一个光电转换器件，以及生成与光电转换器件生成的电荷相对应的像素信号的像素电路。光电转换器件可以包括由半导体材料形成的光电二极管和/或由有机材料形成的有机光电二极管。例如，像素电路可以包括浮置扩散区、传输晶体管、重置晶体管、驱动晶体管和选择晶体管。
多个像素PX的配置可以根据示例实施例而变化。在示例中，多个像素PX中的每一个可以包括包含有机材料的有机光电二极管，或者可以被实现为数字像素。实现为数字像素的多个像素PX可以各自包括输出数字像素信号的模数转换器。
逻辑电路20可以包括控制像素阵列10的电路。在示例中，逻辑电路20可以包括行驱动器21、读出电路22、列驱动器23、控制逻辑(例如，控制逻辑电路)24等。例如，逻辑电路20可以包括这里没有描述或示出的附加电路。行驱动器21可以以行线为单位驱动像素阵列10。例如，行驱动器21可以生成控制像素电路的传输晶体管的传输控制信号、控制重置晶体管的重置控制信号和控制选择晶体管的选择控制信号，并且可以以行线为单位将生成的信号输入或提供给像素阵列10。
读出电路22可以包括相关双采样器(correlated double sampler，CDS)、模数转换器(ADC)等。例如，读出电路22可以包括这里没有描述或示出的附加电路。例如，相关双采样器可以通过列线连接到多个像素PX。相关双采样器可以通过列线从连接到由行驱动器21的行线选择信号选择的行线的多个像素PX读取像素信号。模数转换器可以将由对应的相关双采样器检测的像素信号转换成数字像素信号并且可以将该数字像素信号发送到列驱动器23。
列驱动器23可以包括用于临时存储数字像素信号的锁存或缓冲电路、放大器电路等，并且可以处理从读出电路22接收的数字像素信号。
行驱动器21、读出电路22和列驱动器23可以由控制逻辑24控制。控制逻辑24可以包括控制行驱动器21、读出电路22和列驱动器23的操作定时的定时控制器。
在多个像素PX中，在水平方向上布置在相同位置的像素PX可以共享相同的列线。例如，在垂直方向上设置在相同位置的像素PX可以被行驱动器21同时选择，并且可以通过列线输出像素信号。
在实施例中，读出电路22可以通过列线从由行驱动器21选择的多个像素PX同时获得像素信号。像素信号可以包括重置电压和像素电压，并且像素电压可以是在每个像素PX中响应于光生成的电荷被反映在重置电压中的电压。
将参照图2和图1描述根据示例实施例的图像传感器1的示例。图2示出了根据本发明构思的实施例的图像传感器1的示意性透视图。
参照图1和图2，根据示例实施例的图像传感器1可以包括顺序堆叠的多个芯片。例如，多个芯片包括上芯片CH_U、上芯片CH_U下方的第一下芯片CH_L1和第一下芯片CH_L1下方的第二下芯片CH_L2。
第一下芯片CH_L1和上芯片CH_U可以包括像素阵列10，第二下芯片CH_L2可以包括逻辑电路20。
构成像素阵列10的多个像素(图1中的PX)中的每一个的元件可以分开地设置在第一下芯片CH_L1和上芯片CH_U中。例如，上芯片CH_U可以包括第一像素区域PA1，第一下芯片CH_L1可以包括与第一像素区域PA1垂直重叠的第二像素区域PA2。
上芯片CH_U还可以包括设置在像素阵列10的至少一侧上的垫(pad)区PAD。
将参照图3A以及图1和图2描述根据示例实施例的图像传感器1的像素电路的示例；图3A示出了根据本发明构思的实施例的图像传感器的像素电路的示例的示意图。
参考图3A以及图1和图2，多个像素(图1中的PX)中的每一个可以包括光电转换器件PD和像素电路并且像素电路可以包括传输晶体管TX、重置晶体管RX、选择晶体管SX、驱动晶体管DX等。像素电路还可以包括浮置扩散区域FD，光电转换器件PD生成的电荷累积在该浮置扩散区域FD中。
在下文中，光电转换器件PD将被称为光电二极管(作为光电转换器件PD的示例)，并且将被描述。
光电二极管PD可以响应于外部入射光生成并累积电荷。根据示例实施例，光电二极管PD可以用光电晶体管、光电门(photogate)、钉扎光电二极管等代替。
传输晶体管TX可以通过输入到传输栅极(transfer gate)TG的传输控制信号来导通或截止。传输晶体管TX可以将光电二极管PD生成的电荷传输到浮置扩散区域FD。浮置扩散区域FD可以存储由光电二极管PD生成的电荷。从驱动晶体管DX输出的电压可以根据浮置扩散区域FD中累积的电荷量而变化。
重置晶体管RX可以通过去除累积在浮置扩散区域FD中的电荷来重置浮置扩散区域FD的电压。重置晶体管RX的漏极电极可以连接到浮置扩散区域FD，重置晶体管RX的源极电极可以连接到电源电压VDD。当重置晶体管RX响应于输入到重置栅极RG的重置控制信号而导通时，连接到重置晶体管RX的源极电极的电源电压VDD可以被施加到浮置扩散区域FD，并且重置晶体管RX可以去除累积在浮置扩散区域FD中的电荷。
驱动晶体管DX可以作为源极跟随器缓冲放大器操作。驱动晶体管DX可以放大浮置扩散区域FD的电压变化，并且可以将放大的变化输出到列线COL1和COL2中的单个列线。
选择晶体管SX可以从多个像素PX中选择要以行为单位读取的像素PX。当选择晶体管SX响应于输入到选择栅极SG的选择控制信号而导通时，驱动晶体管DX的电压可以输出到列线COL1和COL2之一。例如，当选择晶体管SX导通时，可以通过列线COL1和COL2输出重置电压或像素电压。
多个像素PX中的每一个还可以包括用于接收接地电压的接地区域GND。因此，多个像素PX中的每一个可以包括接地区域GND、光电二极管PD、传输晶体管TX、重置晶体管RX、选择晶体管SX和驱动晶体管DX。
在多个像素PX的每一个中，传输晶体管TX、包括接地区域GND的光电二极管PD和传输栅极TG可以设置在图2的上芯片CH_U的第一像素区域PA1中，并且重置晶体管RX、选择晶体管SX和驱动晶体管DX可以设置在图2的第一下芯片CH_L1的第二像素区域PA2中。
将参照图3B描述根据示例实施例的图像传感器1的像素电路的另一示例。图3B示出了根据本发明构思的实施例的图像传感器的像素电路的另一示例的示意图。
参考图1和图2以及图3B，两个或更多个相邻像素可以共享包括在像素电路中的晶体管的至少一部分。例如，四个相邻像素可以共享重置晶体管RX、驱动晶体管DX1和DX2以及选择晶体管SX。
四个相邻像素中的每一个可以包括光电二极管PD1至PD4、接地区域GND、具有传输栅极TG1至TG4的传输晶体管TX1至TX4以及浮置扩散区域FD1至FD4。
在示例中，其中设置有四个相邻像素中的第一像素的第一区域PA1a可以包括接地区域GND、第一光电二极管PD1、第一浮置扩散区域FD1和具有传输栅极TG1的第一传输晶体管TX1。在第一区域PA1a中，第一光电二极管PD1可以通过第一传输晶体管TX1连接到第一浮置扩散区域FD1。类似地，四个相邻像素中的第二像素至第四像素的第二光电二极管PD2至第四光电二极管PD4可以设置在第二区域PA1b至第四区域至PA1d中，并且可以分别通过具有四个传输栅极TG2至TG4的第二传输晶体管TX2至第四传输晶体管TX4连接到第二浮置扩散区域FD2至第四浮置扩散区域FD4。
在四个相邻像素中，第一浮置扩散区域FD1至第四浮置扩散区域FD4可以通过布线等彼此连接，以用作单个浮置扩散区域FD。第一传输晶体管TX1至第四传输晶体管TX4可以共同连接到将第一浮置扩散区域FD1至第四浮置扩散区域FD4彼此连接的单个浮置扩散区域FD。
像素电路可以包括重置晶体管RX、第一驱动晶体管DX1和第二驱动晶体管DX2以及选择晶体管SX。重置晶体管RX可以由输入到重置栅极RG的重置控制信号控制，而选择晶体管SX可以由输入到选择栅极SEL的选择控制信号控制。例如，除了传输晶体管TX之外，四个像素PX中的每一个还可以包括单个晶体管。在包括在四个像素中的四个附加晶体管中，两个晶体管可以彼此并联连接以提供第一驱动晶体管DX1和第二驱动晶体管DX2，并且剩余的两个晶体管中的一个可以被提供为选择晶体管SX，其另一个晶体管可以被配置为提供重置晶体管RX。
参考图3B描述的像素电路仅仅是示例，并且本发明构思不限于所示的像素电路类型。例如，除传输晶体管TX之外的四个附加晶体管中的一个可以被指定为驱动晶体管，而其另一个晶体管可以被指定为选择晶体管。此外，剩余的两个晶体管可以串联连接以被指定为第一重置晶体管和第二重置晶体管，因此可以实现用于调整像素的转换增益的图像传感器。可选地，像素电路可以根据每个像素PX中包括的晶体管的数量而变化。
在下文中，将参照图4、图5、图6A、图6B、图7A和图7B描述根据示例实施例的图像传感器1。
图4和图5是根据本发明构思的实施例的图像传感器的示意平面图。图4示出了单位区域的平面图，并示出了图2的上芯片CH_U的第一像素区域PA1的一部分。图5示出了单位区域的平面图，并示出了图2的第一下芯片CH_L1的第二像素区域PA2的一部分。
图6A和图6B示出了根据本发明构思的实施例的图像传感器的示意性截面图。图6A示出了沿图4和图5的线I-I’截取的截面图，图6B示出了沿图4和图5的线II-II’截取的截面图。
图7A和图7B示出了根据本发明构思的实施例的图像传感器的局部放大图。图7A示出了图6A的区域“A”的放大视图，图7B示出了图6B的区域“B”的放大视图。
参考图4、图5、图6A、图6B、图7A和图7B，根据示例实施例的图像传感器1可以包括包含第一基底101的第一芯片结构100、包含第二基底201的第二芯片结构200和包含第三基底301的第三芯片结构300。第二芯片结构200可以设置在第一芯片结构100上，第三芯片结构300可以设置在第二芯片结构200上。在示例实施例中，第一芯片结构100可以是逻辑芯片，第二芯片结构200和第三芯片结构300可以是包括多个像素PX的图像传感器芯片。第一芯片结构100可以是图2的第二下芯片CH_L2，第二芯片结构200可以是图2的第一下芯片CH_L1，第三芯片结构300可以是图2的上芯片CH_U。类似于参照图2和图3描述的，第二芯片结构200可以包括重置晶体管RX、选择晶体管SX和驱动晶体管DX，第三芯片结构300可以包括传输晶体管TX。
根据示例实施例，第一芯片结构100可以是包括逻辑芯片和存储器芯片的多层芯片结构。
除了第一基底101之外，根据示例实施例的图像传感器1的第一芯片结构100可以包括在第一基底101中限定有源区域的第一器件隔离层107、在第一基底101上的第一电路器件110、电连接到第一电路器件110的第一布线结构120、在第一布线结构120上的第一键合结构130、以及覆盖第一基底101上的第一电路器件110和第一布线结构120的第一绝缘层180。
第一基底101可以是半导体基底。例如，第一基底101可以是由半导体材料(例如单晶硅基底)形成的基底。第一电路器件110可以包括诸如晶体管的器件，该晶体管包括第一栅极电极115和第一源极/漏极区域113。
第一布线结构120可以向第一电路器件110施加电信号。第一布线结构120可以电连接到第一源极/漏极区域113，并且还可以在未示出的区域中电连接到第一栅极电极115。第一布线结构120可以包括设置为多层的下互连线121和123，以及设置在下互连线121和123之间或者下互连线121和123与第一基底101之间的下过孔(via)122和124。下过孔122和124中的每一个可以具有柱状形状(columnar shape)，并且可以具有倾斜的侧表面，该侧表面的宽度在朝向第一基底101的方向上减小。
在示例实施例中，第一布线结构120可以包括在第一基底101上(或上方)的第一下互连线121、在第一下互连线121和第一基底101之间的第一下过孔122、在第一下互连线121上(或上方)的第二下互连线123、以及在第一下互连线121和第二下互连线123之间的第二下过孔124。然而，构成第一布线结构120的互连线的数量、过孔的数量以及互连线的布置关系可以根据示例实施例而变化。
第一键合结构130可以电连接到第一布线结构120上的第一布线结构120。第一键合结构130可以包括诸如铜(Cu)的金属材料。第一键合结构130可以包括下键合垫131和电连接到第一键合垫131的第一键合过孔132。第一键合垫131和第一键合过孔132可以通过单镶嵌工艺单独形成，或者可以通过双镶嵌工艺整体形成。第一芯片结构100的第一键合垫131可以用作到第二芯片结构200的键合层，并且可以提供到第二芯片结构200的电连接路径。可以提供多个第一键合垫131。例如，第一键合垫131的一部分或一些可以不连接到下面的第一布线结构120，并且可以被设置为仅用于键合，如图6A所示。
第一绝缘层180可以覆盖第一键合结构130的一部分，同时覆盖第一电路器件110和第一布线结构120。第一绝缘层180可以暴露第一键合垫131的上表面，同时覆盖第一键合垫131的下表面和侧表面。例如，第一绝缘层180的上表面可以与第一键合垫131的上表面共面，或者基本上与第一键合垫131的上表面共面。在示例实施例中，第一绝缘层180可以包括从上表面起具有预定厚度的键合绝缘层(未示出)。键合绝缘层可以是用于电介质到电介质键合到第二芯片结构200的键合绝缘层的层。键合绝缘层可以用作第一键合垫231的扩散阻挡层，并且可以包括例如SiO、SiN、SiCN、SiOC、SION或SiOCN中的至少一种。
根据示例实施例的图像传感器1的第二芯片结构200可以包括具有面向第一芯片结构100的第一表面S1和与第一表面S1相对的第二表面S2的第二基底201(参见图7A)，在第二基底201中限定有源区域ACT的第二隔离层207，在第二基底201的第一表面S1上的第二电路器件210，电连接到第二电路器件210的第二布线结构220，在第二基底201的第一表面S1上(或上方)的第二下键合结构230，在第二基底201的第二表面S2上的第二上键合结构240，在第二基底201的第一表面S1上的第二下绝缘层280，以及在第二基底201的第二表面S2上的第二上绝缘层290。
第二基底201可以是半导体基底。例如，第二基底201可以是由半导体材料形成的基底，例如单晶硅基底。在本说明书中，第二基底201可以被称为“下基底”
参考图5和图6A，有源区域ACT可以由第二基底201中的第二隔离层207限定。第二源极/漏极区域213可以是形成在有源区域ACT中的掺杂区域。在示例实施例中，由第二隔离层207分隔的区域的一部分可以是不构成晶体管的虚拟有源区域。例如，虚拟有源区域可以包括与其中形成有着陆结构(landing structure)245或第三键合过孔242的区域相邻的区域。
第二电路器件210可以包括诸如晶体管的器件，该器件包括第二栅极电极215和第二源极/漏极区域213。第二栅极电极215可以包括半导体材料，诸如硅、锗或其组合。第二栅极电极215可以包括N型或P型掺杂层。可选地，第二栅极电极215可以包括未掺杂层。在示例实施例中，第二电路器件210可以包括第一中间器件211、第二中间器件212和第三中间器件214(例如，参见图5)。第一中间器件211可以是图3B的驱动晶体管DX1和DX2之一，第二中间器件212可以是图3B的重置晶体管RX，第三中间器件214可以是图3B的选择晶体管SX。然而，第二电路器件210的类型和布置关系可以变化。在本说明书中，第二电路器件210可以被称为“下电路器件”
第二布线结构220可以设置在第二基底201和第一芯片结构100之间。第二布线结构220可以向第二电路器件210施加电信号。第二布线结构220可以电连接到第二源极/漏极区域213，并且还可以在未示出的区域中电连接到第二栅极电极215。第二布线结构220可以包括设置为多层的中间互连线221、223和225，以及设置在中间互连线221、223和225之间或者中间线221、223和225与第二基底201之间的中间过孔222、224和226。中间过孔222、224和226的每个可以具有柱状形状，并且可以具有倾斜的侧表面，该侧表面的宽度在朝向第二基底201的方向上减小。在这种情况下，中间过孔222、224和226的侧表面倾斜的方向可以不同于下过孔122和124的侧表面倾斜的方向。然而，根据示例实施例，中间过孔222、224和226以及下过孔122和124可以具有垂直延伸的侧表面，同时具有恒定的宽度。
在示例实施例中，第二布线结构220可以包括在第二基底201的第一表面S1上(或上方)的第一中间互连线221、在第一中间互连线221和第二基底201之间的第一中间过孔222、在第一中间互连线221下方的第二中间互连线223、在第一中间互连线221和第二中间互连线223之间的第二中间过孔224、第二中间互连线223下方的第三中间互连线225、以及第二中间互连线223和第三中间互连线225之间的第三中间过孔226。然而，构成第二布线结构220的互连线和过孔的数量可以根据示例实施例而变化。在本说明书中，第二布线结构220可以被称为“下布线结构”
在示例实施例中，第二芯片结构200可以进一步包括第一绝缘衬垫(liner)281和第二绝缘衬垫282。第一绝缘衬垫281可以共形地(conformally)形成在第二基底201的第一表面S1上。第二绝缘衬垫282可以设置在第一绝缘衬垫281和第二栅极电极215以及第二下绝缘层280之间。第二绝缘衬垫282可以设置在着陆结构245和第二下绝缘层280之间。例如，第一绝缘衬垫281可以包括硅氧化物或低介电材料，第二绝缘衬垫282可以包括硅氮化物。第一绝缘衬垫281的一部分可以用作第二电路器件210的栅极电介质层，第二绝缘衬垫282可以用作第二布线结构220的蚀刻停止层。
第二下键合结构230可以在第二布线结构220下方电连接到第二布线结构220。第二下键合结构230可以是用于键合到第一芯片结构100的结构。第二下键合结构230可以包括诸如铜(Cu)的金属材料。第二下键合结构230可以包括第二键合垫231和电连接到第二键合垫231的第二键合过孔232。第二键合垫231和第二键合过孔232可以通过单镶嵌工艺单独形成，或者可以通过双镶嵌工艺整体形成。第二芯片结构200的第二键合垫231可以与第一芯片结构100的第一键合垫131接触。第二键合垫231可以用作键合层，并且可以提供到第一芯片结构100的电连接路径。可以提供多个第二键合垫231。例如，如图6A所示，第二键合垫231的一部分或一些可以仅设置用于键合，而不电连接到上第二布线结构220。
第二下绝缘层280可以覆盖第二下键合结构230的一部分，同时覆盖第二基底201的第一表面S1上的第二电路器件210和第二布线结构220。第二下绝缘层280可以暴露第二键合垫231的下表面，同时覆盖第二键合垫231的上表面和侧表面。例如，第二下绝缘层280的下表面可以与第二键合垫231的下表面基本共面。在示例实施例中，第二下绝缘层280可以包括从其下表面起具有预定厚度的键合绝缘层(未示出)。绝缘键合层可以是用于电介质到电介质键合(dielectric-to-dielectric bonding)到第一芯片结构100的绝缘键合层的层。
第二上键合结构240可以是用于键合到第三芯片结构300的结构。第二上键合结构240可以包括在第二基底201的第二表面S2上(或上方)的第三键合垫241和设置在第二基底201的第一表面S1上的着陆结构245，以及设置在第三键合垫241和着陆结构245之间的第三键合过孔242。第三键合垫241可以包括诸如铜(Cu)的金属材料，第三键合过孔242可以包括诸如铜(Cu)或钨(W)的金属材料。第三键合垫241可以包括与第三键合过孔242相同的金属材料，但是示例实施例不限于此。
第三键合垫241可以在第二基底201的第二表面S2上与第二基底201隔开。第三键合过孔242可以是穿透第二基底201的通孔(through-via)。第三键合过孔242的上端可以与第三键合垫241接触，第三键合过孔242的下端可以与着陆结构245接触。在本说明书中，“下端”可以指朝向第一基底101的方向上的一端，而“上端”可以指远离第一基底101的方向上的一端。第三键合过孔242的上端可以设置在比第二基底201的第二表面S2的层面高的层面上，第三键合过孔242的下端可以设置在比第一中间过孔222的下端的层面高的层面上。在本说明书中，“层面(level)”可以指距第一基底101的上表面的距离。第三键合过孔242的下端可以设置在比第二栅极电极215的下表面的水平高的水平上。第三键合过孔242可以具有柱状形状，该柱状形状具有垂直延伸的侧表面并具有恒定的宽度。然而，根据示例实施例，第三键合过孔242可以具有宽度在从下端朝向上端的方向上减小的形状，并且可以具有柱形形状(pillar shape)，该柱形形状具有倾斜侧表面。在本说明书中，第三键合垫241可以被称为“下键合垫”，第三键合过孔242可以被称为“下键合过孔”。
在示例实施例中，第二上键合结构240可以进一步包括第三键合过孔242和第二基底201之间的绝缘间隔物244。第三键合过孔242可以通过绝缘间隔物244与第二基底201隔开。绝缘间隔物244的外侧表面可以被第二基底201包围，绝缘间隔物244的下表面可以被着陆结构245覆盖。绝缘间隔物244的下表面可以与第二基底201的第一表面S1共面。
如图5所示，着陆结构245的平面面积可以大于第三键合过孔242的平面面积。在示例实施例中，着陆结构245的平面面积可以大于第三键合垫241的平面面积。然而，示例实施例不限于此，着陆结构245的平面面积可以小于第三键合垫241的平面面积。
着陆结构245可以设置在比第一中间互连线221的层面高的层面上。例如，与第一中间互连线221相比，着陆结构245可以设置成更靠近第二基底201。着陆结构245的下表面可以设置在比第一中间过孔222的下表面的层面高的层面上。着陆结构245可以包括在水平方向上与第二电路器件210的至少一部分重叠的部分。在示例实施例中，着陆结构245可以被设置为与第二电路器件210的第二栅极电极215在同一层面上或者与第二电路器件210的第二栅极电极215基本上在同一层面上平行于第二电路器件210。因此，着陆结构245的长度可以在垂直于第一基底101的垂直方向上与第二电路器件210的第二栅极电极215的长度相同，或者可以在垂直于第一基底101的垂直方向上与第二电路器件210的第二栅极电极215的长度基本相同。例如，在垂直方向上着陆结构245的厚度和第二电路器件210的厚度可以基本相同。
着陆结构245可以包括半导体材料。着陆结构245可以包括与每个第二电路器件210的第二栅极电极215相同的材料。着陆结构245可以包括例如多晶硅。
着陆结构245可以是用与第二电路器件210的第二栅极电极215相同的工艺形成的区域，并且通过图案化与第二电路器件210分离。因此，着陆结构245可以具有与第二栅极电极215相同的材料和相同的高度。
在示例实施例中，着陆结构245可以与第二电路器件210分隔开，但是示例实施例不限于此。
参考图5、图6A和图6B，着陆结构245设置在与第一中间互连线221的层面不同的层面上，例如比第一中间互连线221的层面高的层面上，从而可以提高第一中间互连线221的布线自由度。布线的自由度可以指例如布线布置的布局操作中布线之间的紧密程度或者布线形成操作中的工艺裕度(process margin)。因此，根据本发明构思的实施例，可以实现具有增加的集成度的图像传感器1。
在根据示例实施例的图像传感器1中，着陆结构245可以设置在与第一中间互连线221的层面不同的层面上，从而减小在着陆结构245形成在与中间互连线221相同的层面上的情况下可能形成的寄生电容。例如，可以使用根据本实施例的着陆结构245，而不是设置在与第一中间互连线221相同的层面上并且具有与图5的着陆结构245的面积相对应的平面面积的着陆导线，来提供具有改善的电特性的图像传感器1。此外，第三键合过孔242的下端可以设置在比第一中间互连线221的层面高的层面上，从而减小第三键合过孔242和第二布线结构220之间的寄生电容。因此，可以提供具有改善的电特性的图像传感器1。
第二上绝缘层290可以在第二基底201的第二表面S2上覆盖第二基底201。第二上绝缘层290可以暴露第三键合垫241的上表面，同时覆盖第三键合垫241的下表面和侧表面。例如，第二上绝缘层290的上表面可以与第三键合垫241的上表面基本共面。在示例实施例中，第三下绝缘层290可以包括从其上表面起具有预定厚度的键合绝缘层(未示出)。键合绝缘层可以是用于电介质到电介质键合到第三芯片结构300的键合绝缘层的层。
根据示例实施例的图像传感器1的第三芯片结构300可以包括具有面向第二芯片结构200的第三表面和与第三表面相对的第四表面的第三基底301、设置在第三基底301的第三表面上并限定有源区域的第三隔离层307、设置在第三基底301的第三表面上的第三电路器件310、电连接到第三电路器件310的第三布线结构320、在第三布线结构320下方的第三键合结构340、以及在第三基底301的第三表面和第二芯片结构200之间覆盖第三电路器件310和第三布线结构320的第三绝缘层380。
在示例实施例中，第三芯片结构300可以包括设置在第三基底301的第四表面上的水平绝缘层391、水平绝缘层391上的栅格图案392、覆盖绝缘层391和栅格图案392的水平滤色器393以及滤色器393上的微透镜395。
第三基底301可以是半导体基底。例如，第三基底301可以是由半导体材料形成的基底，例如单晶硅基底。第三基底301的第三表面可以与第三绝缘层380接触。
光电转换器件PD可以设置在第三基底301中。光电转换器件PD可以生成并累积与入射光相对应的电荷。例如，光电转换器件PD可以包括光电二极管、光电晶体管、光电门、钉扎光电二极管(PPD)和/或其组合。在本说明书中，第三基底301也可以被称为“上基底”
在示例实施例中，第三芯片结构300可以进一步包括分离结构PI。分离结构PI可以设置成围绕每个光电转换器件PD。分离结构PI的至少一部分可以穿透第三基底301。在一些实施例中，分离结构PI可以连接到第三隔离层307。分离结构PI可以包括多晶硅的分离图案和围绕分离图案的侧表面的硅氧化物的分离绝缘层，但是形成分离结构PI的材料及其层数不限于此，并且可以根据示例实施例而变化。
第三隔离层307可以设置在第三基底301的第三表面上，并且可以限定有源区域。有源区域的一部分可以包括浮置扩散区域FD。浮置扩散区域FD可以执行与图3B的浮置扩散区域FD的功能相同或相似的功能。
第三电路器件310中的每一个可以包括第三栅极电极315以及第三栅极电极和第三基底301之间的栅极电介质层312。每个第三电路器件310可以将电荷从相邻的光电转换器件PD传输到相邻的浮置扩散区域FD。在示例实施例中，每个第三电路器件310可以是图3B的传输晶体管TX。在本说明书中，第三电路器件310可以被称为“上电路器件”
第三布线结构320可以向第三电路器件310施加电信号。第三布线结构320可以包括设置在不同高度层面上的上互连线321和323以及上过孔322和324。上过孔322和324可以具有柱状形状。每个上过孔322和324可以具有倾斜的侧表面，该侧表面的宽度在朝向第三基底301的方向上减小，但是可以具有以恒定宽度垂直延伸的侧表面。
在示例实施例中，第三布线结构320可以包括在第三基底301的第三表面上(或上方)的第一上互连线321、在第一上互连线321和第三基底301之间的第一上过孔322、在第一上互连线321下方的第二上互连线323、以及在第一上互连线321和第二上互连线323之间的第二上过孔324。然而，构成第三布线结构320的互连线和过孔的数量可以根据示例实施例而变化。在本说明书中，第三布线结构320可以被称为“上布线结构”
第三键合结构340可以在第三布线结构320下方电连接到第三布线结构320。第三键合结构340可以是用于键合到第二芯片结构200的结构。第三键合结构340可以包括第四键合垫341和电连接到第四键合垫341的第四键合过孔342。第四键合垫341可以包括诸如铜(Cu)的金属材料，第四键合过孔342可以包括诸如铜(Cu)或钨(W)的金属材料。第四键合垫341可以包括与第四键合过孔342相同的金属材料，但是示例实施例不限于此。在本说明书中，第四键合垫341可以被称为“上键合垫”，第四键合过孔342可以被称为“上键合过孔”。
第四键合垫341可以与第三键合垫241接触。第四键合垫341可以用作键合层，并且可以提供到第二芯片结构200的电连接路径。
第三绝缘层380可以覆盖第三键合结构340的一部分，同时覆盖第三基底301的第三表面上的第三电路器件310和第三布线结构320。第三绝缘层380可以暴露第四键合垫341的下表面，同时覆盖第四键合垫341的上表面和侧表面。在示例实施例中，第三绝缘层380可以包括从其下表面起具有预定厚度的键合绝缘层。
水平绝缘层391可以在第三基底301的第四表面上覆盖第三基底301。水平绝缘层391可以覆盖分离结构PI。
在示例实施例中，水平绝缘层391可以包括顺序堆叠的多个层(未示出)。水平绝缘层391可以包括抗反射层，用于防止由于可以由硅形成的第三基底301的第四表面上的折射率的快速变化而可能发生的光反射。例如，水平绝缘层391可以包括铝氧化物层、铪氧化物层、硅氮氧化物层、硅氧化物层和硅氮化物层中的至少两层。例如，水平绝缘层391可以包括顺序堆叠的第一至第四层。第一层可以是铝氧化物层，第二和第四层中的每一层可以是铪氧化物层，第三层可以是硅氧化物层。
栅格图案392可以设置在水平绝缘层391上。在平面图中，栅格图案392可以设置在多个像素PX之间。栅格图案392的至少一部分可以垂直重叠分离结构PI。栅格图案392可以包括氧化物或氮化物，该氧化物或氮化物包括绝缘材料，诸如低折射率(LRI)材料，诸如Si、Al或其组合。此外，栅格图案392可以包括具有网络结构的多孔硅氧化物或硅纳米颗粒。
滤色器393可以设置在水平绝缘层391上以覆盖水平绝缘层391和栅格图案392。滤色器393可以使具有特定波长的光通过以到达光电转换器件PD。滤色器393中的每一个可以垂直重叠像素PX中的每一个。滤色器393可以由例如通过将树脂与包含金属或金属氧化物的颜料混合而获得的材料形成。
滤色器393可包括具有不同颜色的第一滤色器至第三滤色器，包括图6A和图6B所示的滤色器393a和393b，以及第三滤色器(未示出)。包括滤色器393a和393b以及第三滤色器(未示出)的第一滤色器至第三滤色器可包括具有第一颜色的第一滤色器393a、具有不同于第一颜色的第二颜色的第二滤色器393b以及具有不同于第一颜色和第二颜色的第三颜色的第三滤色器。例如，第一颜色可以是绿色，第二颜色可以是红色，第三颜色可以是蓝色。
微透镜395可以设置在滤色器393上。微透镜395中的每一个可以在远离第一芯片结构100的方向上具有凸起形状。微透镜395可以将入射光聚集到光电转换器件PD中。微透镜395可以由透明光致抗蚀剂材料或透明热固性树脂材料形成。例如，微透镜395可以由基于TMR的树脂(由Tokyo Ohka Kogo，Co.制造)或基于MFR的树脂(由日本合成橡胶公司制造)形成，但是示例实施例不限于这种材料。
在示例实施例中，微透镜395中的每一个可以与滤色器393中的每一个垂直重叠。
在下文中，将描述上述图像传感器的组件的各种修改示例。
图8示出了根据本发明构思的实施例的图像传感器的示意平面图。图8示出了显示与图5相对应的区域的平面图。
图9A和图9B示出了根据本发明构思的实施例的图像传感器的示意性截面图。图9A示出了沿图8的线II-II’截取的截面图，图9B示出了沿图8的线III-III’截取的截面图。在下文中，为了简洁起见，可以省略对图8、图9A和图9B中与图5、图6A和图6B中所示相似的结构特征的描述，并且描述将集中于图8、图9A和图9B的实施例相对于图5、图6A和图6B中所示的实施例之间的差异。
参照图8至图9B，根据示例实施例的图像传感器2可以包括与图4至图7B的图像传感器2不同的着陆结构245’和第二布线结构220’。
着陆结构245’可以包括垫部分245PP和从垫部分245PP延伸的连接部分245CP。垫部分245PP可以具有与参照图4至图7B描述的着陆结构相同或相似的特征。连接部分245CP可以连接垫部分245PP和第二电路器件210的至少一部分，例如第一中间器件211。连接部分245CP可以一体地连接到第一中间器件211的第二栅极电极215。在示例实施例中，第一中间器件211的垫部分245PP、连接部分245CP和栅极电极215可以设置在基本上相同的层面上，并且可以在垂直方向上具有相同的长度(即厚度)。例如，第一中间器件可以是图3B的驱动晶体管DX。
第二互连结构220’可以包括第一中间互连线221’和第一布线过孔222’，它们具有不同于图4至图7B的结构。在平面图中，第一中间互连线221’和第一中间过孔222’不与第一中间器件211重叠。第一中间器件211可以通过连接部分245CP电连接到第三芯片结构300，从而可以省略垫部分245PP和第一中间器件211之间的附加布线结构。因此，与图4至图7B的图像传感器1相比，图像传感器2可以具有增加的集成度和改善的电特性，诸如第二布线结构220’的布线自由度相对增加或者寄生电容相对减小。
图10示出了根据本发明构思的实施例的图像传感器的示意性截面图。图10示出了对应于图6A的横截面。在下文中，为了简洁起见，可以省略对图10中与图6A所示相似的结构特征的描述，并且描述将集中于图10的实施例相对于图6A所示的实施例之间的差异。
参照图10，在根据示例实施例的图像传感器3中，第三键合过孔242可以与第二隔离层207接触。与图6A相比，第二隔离层207可以设置在第二基底201中与着陆结构245相邻的区域中。在示例实施例中，第二隔离层207可以形成为在平面图中与整个着陆结构245重叠，但是示例实施例不限于此。第二隔离层207可以允许第三键合过孔242和第二基底201与绝缘间隔物244一起彼此间隔开。
图11示出了根据本发明构思的实施例的制造图像传感器的方法的示意流程图。
图12A、图12B、图12C、图12D、图12E、图12F和12G是示出根据示例实施例的制造图像传感器的方法的截面图。图12A至图12G示出了对应于图6A的区域。
参照图11和图12A，在操作S101中，第一芯片结构100和第二芯片结构200彼此键合。
形成第一芯片结构100。第一芯片结构100的形成可以包括：制备第一基底101；形成第一器件隔离层107以在第一基底101上限定有源区域；在第一基底101上形成第一电路器件110；以及在第一基底101上形成电连接到第一电路器件110的第一布线结构120、在第一布线结构120上形成第一键合结构130以及形成覆盖第一电路器件110和第一布线结构120的第一绝缘层180。执行平坦化工艺，使得第一绝缘层180的上表面和第一键合结构130的第一键合垫131的上表面基本上彼此共面。
形成第二芯片结构200。形成第二芯片结构200可以包括：制备第二基底201；形成第二隔离层207以在第二基底201上限定有源区域ACT；在第二基底201上形成第二电路器件210和着陆结构245；以及在第二基底201上形成电连接到第二电路器件210的第二布线结构220、在第二布线结构220上形成第二下键合结构230以及形成覆盖第二电路器件210和第二布线结构220的第二下绝缘层280。
第二电路器件210和着陆结构245可以通过在第二基底201上形成第一绝缘衬垫281，然后沉积半导体材料层并执行图案化工艺来形成。因此，着陆结构245包括与第二电路器件210的第二栅极电极215相同的材料，并且可以具有与第二电路器件210基本相同的高度(例如，厚度)。在示例实施例中，着陆结构245与第二栅极电极215间隔开，但是根据示例实施例，通过调整图案化工艺的工艺条件，着陆结构245可以形成为一体地连接到第二栅极电极215。
执行平坦化工艺，使得第二下绝缘层280的上表面和第二下键合结构230的第二键合垫231的上表面基本上彼此共面。
然后，通过翻转第二芯片结构200并在第一芯片结构100上执行键合工艺来键合第一芯片结构100和第二芯片结构200。键合工艺可包括铜-铜键合工艺，其中第一芯片结构100的第一键合垫131和第二芯片结构200的第二键合垫231彼此键合。此外，根据示例实施例，键合工艺可以进一步包括电介质到电介质键合工艺，其中第一绝缘层180和第二下绝缘层280彼此键合。
参照图11和图12B，在操作S102中，开口OP形成为向第二芯片结构200内部延伸。
可以执行研磨工艺以去除第二基底201的一部分。第二上绝缘层290和第一掩模M1顺序沉积在第二基底201上。使用第一掩模M1执行蚀刻工艺，以形成穿过第二上绝缘层290和第二基底201的开口OP。在形成开口OP之后，可以去除第一掩模M1。
参考图12C，在第二芯片结构200上形成预备(preliminary)绝缘间隔物244’。
可以通过沉积绝缘材料层以共形地覆盖第二上绝缘层290和开口OP来形成预备绝缘间隔物244’。绝缘材料层可以包括例如硅氧化物，但是示例实施例不限于此。预备绝缘间隔物244’覆盖开口OP的侧壁和底表面。
参考图12D，去除了预备绝缘间隔物244’的一部分。
可以使用附加的掩模层来执行各向异性蚀刻工艺，以去除设置在开口OP的底表面上的预备绝缘间隔物244’的一部分。可以通过各向异性蚀刻工艺来去除第一绝缘衬垫281，以暴露着陆结构245。根据示例实施例，着陆结构245的一部分可以通过该各向异性蚀刻工艺被一起去除。
参照图11和图12E，在操作S102中，在开口OP中形成绝缘间隔物244和下键合过孔242。
金属材料层可以沉积在开口OP内部和预备绝缘间隔物244’上，并且可以执行平坦化工艺，从而形成绝缘间隔物244和下键合过孔242。在示例实施例中，绝缘间隔物244是在通过平坦化工艺去除设置在第二上绝缘层290上的一部分之后剩余的预备绝缘间隔物244’的一部分，并且可以指围绕开口OP的侧壁的预备绝缘间隔物244’的一部分。根据一些实施例，第二上绝缘层290上的预备绝缘间隔物244’的一部分可能没有通过平坦化工艺完全去除，并且可能剩余。下键合过孔242可以指在通过平坦化工艺去除设置在第二预备绝缘间隔物244’的顶表面上的金属材料层的一部分之后，保留在开口OP中的金属材料层的一部分。金属材料层可以包括例如铜(Cu)或钨(W)。根据示例实施例，当在形成开口OP时去除一部分着陆结构245时，下键合过孔242的下端可以向着陆结构245内部延伸预定深度。
参照图11和图12F，在操作S103中，在下键合过孔242上形成下键合垫241。
进一步形成第二上绝缘层290以覆盖下键合过孔242和绝缘间隔物244。执行蚀刻工艺以在第二上绝缘层290中形成暴露下键合过孔242的开口。金属材料沉积在开口中，从而形成下键合垫241。金属材料可以包括例如铜(Cu)。
在一些实施例中，不同于关于图12E和图12F提供的描述，下键合过孔242和下键合垫241可以通过单个沉积工艺形成。
参照图11和图12G，在操作S104中，第二芯片结构200和第三芯片结构300被键合。
形成第三芯片结构300。第三芯片结构300的形成可以包括制备第三基底301，在第三基底301中形成分离结构PI和光电转换器件PD(例如，参见图6B)，形成第三隔离层307以限定第二基底301的有源区域，并且在第三基底301上形成第三电路器件310(例如，参见图6B)、电连接到第三电路器件310的第三布线结构320和覆盖第三布线结构320的第三绝缘层380，并形成第三键合结构340。可以不同地修改形成分离结构PI、光电转换器件PD和第三隔离层307的顺序。
然后，使用第三芯片结构300的第三键合结构340和第二芯片结构200的第二上键合结构240执行键合工艺，以将第二芯片结构200和第三芯片结构300彼此键合。
参考图6A和图6B，可以执行研磨工艺以去除第三基底301的一部分，并且形成水平绝缘层391、栅格图案392、滤色器393和微透镜395，从而可以制造图像传感器1。
图13A、图13B、图13C和图13D示出了根据本发明构思的实施例的制造图像传感器的方法的截面图。图13A至图13D示出了对应于图6A的区域。图13A至图13D示出了对应于图11的操作S102的操作或对应于图12B至图12E的操作的操作的修改示例的图。
参照图13A，开口OP形成为穿过第二基底201。
第一芯片结构100和第二芯片结构200可以以与图12A中描述的方式相同或相似的方式彼此键合，然后第二掩模层M2可以形成在第二基底201上。通过使用第二掩模层M2执行蚀刻工艺，第二基底201的一部分被去除以形成开口OP。然后，第二掩模层M2可以被去除。
参考图13B，形成预备绝缘间隔物244”。
可以通过沉积绝缘材料以覆盖第二基底201并填充开口OP来形成预备绝缘间隔物244”。可以形成预备绝缘间隔物244”以完全填充开口OP。预备绝缘间隔物244”可以包括例如硅氧化物。
参考图13C，使用第三掩模层M3暴露着陆结构245。
光致抗蚀剂材料可以沉积在预备绝缘间隔物244”上，并且可以执行曝光工艺以形成第三掩模层M3。通过使用第三掩模层M3执行蚀刻工艺，可以去除预备绝缘间隔物244”的一部分，并且可以暴露着陆结构245。通过执行蚀刻工艺，可以去除与预备绝缘间隔物244”的开口OP相对应的区域的一部分，并且可以一起去除第一绝缘衬垫281(例如，参见图12A)以暴露着陆结构245。
参考图13D，形成下键合过孔242。
金属材料可以沉积在对应于开口OP的区域中，以连接到暴露的着陆结构245，并且可以执行平坦化工艺以形成下键合过孔242。
然后，可以执行与图12F和图12G中描述的工艺相同或相似的后续工艺来制造图像传感器1。
如上所述，可以通过图案化工艺与栅极电极一起形成着陆结构。因此，可以提供具有增加的集成密度和改善的电特性的图像传感器。
虽然已经示出和描述了示例性实施例，但是对于本领域技术人员来说显而易见的是，在不脱离由所附权利要求限定的发明构思的范围的情况下，可以进行修改和变化。

Claims (20)

1.一种图像传感器，包括：
第一芯片结构，包括第一基底、第一基底上的第一电路器件和电连接到第一电路器件的第一布线结构；
第二芯片结构，包括：
第二基底，设置在第一芯片结构上，并具有面向第一芯片结构的第一表面和与第一表面相对的第二表面，
第二电路器件，在第一表面和第一芯片结构之间，第二电路器件包括栅极电极，
第二布线结构，在第二电路器件和第一芯片结构之间电连接到第二电路器件，
下键合过孔，穿过第二基底，和
下键合垫，在下键合过孔上；以及
第三芯片结构，包括：
第三基底，设置在第二基底的第二表面上并包括光电转换器件，
第三电路器件，设置在第二表面和第三基底之间，
第三布线结构，在第三电路器件和第二芯片结构之间电连接到第三电路器件，
上键合过孔，电连接到第三布线结构，和
上键合垫，在上键合过孔下方键合到下键合垫，
其中，第二芯片结构还包括接触下键合过孔的下端的着陆结构，并且
其中，着陆结构包括与第二电路器件的栅极电极相同的材料。
2.根据权利要求1所述的图像传感器，其中，着陆结构包括多晶硅。
3.根据权利要求1所述的图像传感器，其中，第二布线结构包括设置在多个层面上的中间互连线和中间过孔，
中间互连线包括设置在最靠近第二电路器件的层面上的第一中间互连线，并且着陆结构处于比第一中间互连线更高的层面上。
4.根据权利要求3所述的图像传感器，其中，中间过孔包括将第一中间互连线和第二电路器件中的第二电路器件彼此连接的第一中间过孔，并且
着陆结构的下表面处于比第一中间过孔的下端更高的层面。
5.根据权利要求4所述的图像传感器，其中，下键合过孔的下端处于比第一中间过孔的下端更高的层面。
6.根据权利要求1所述的图像传感器，其中，下键合过孔的上端处于比第二基底的第二表面更高的层面。
7.根据权利要求1所述的图像传感器，其中，着陆结构包括与第二电路器件的至少一部分水平重叠的部分。
8.根据权利要求1所述的图像传感器，其中，着陆结构具有与第二电路器件的栅极电极基本相同的厚度。
9.根据权利要求1所述的图像传感器，其中，着陆结构与第二电路器件间隔开。
10.根据权利要求1所述的图像传感器，其中，第二电路器件包括第一中间器件、第二中间器件和第三中间器件，
着陆结构还包括延伸到第一中间器件的连接部分，并且着陆结构的连接部分一体地连接到第一中间器件的栅极电极。
11.根据权利要求10所述的图像传感器，其中，第一中间器件是驱动晶体管，第二中间器件是重置晶体管，第三中间器件是选择晶体管。
12.根据权利要求10所述的图像传感器，其中，第二布线结构包括设置在多个层面上的中间互连线和中间过孔，
中间互连线包括设置在最靠近第二电路器件的层面的第一中间互连线，
中间过孔包括将第一中间互连线与第二中间器件和第三中间器件之一彼此连接的第一中间过孔，以及
第一中间互连线和第一中间过孔不与第一中间器件垂直重叠。
13.根据权利要求1所述的图像传感器，其中，第二芯片结构还包括位于下键合过孔和第二基底之间的绝缘间隔物，
绝缘间隔物的外侧表面被第二基底包围，并且绝缘间隔物的下表面被着陆结构覆盖。
14.根据权利要求13所述的图像传感器，其中，绝缘间隔物的下表面与第二基底的第一表面共面。
15.根据权利要求1所述的图像传感器，其中，第一芯片结构还包括在第一布线结构上的第一键合结构，
第二芯片结构还包括在第二布线结构下方的第二下键合结构，
第一键合结构和第二下键合结构中的每一个都包括铜(Cu)，并且
第一芯片结构和第二芯片结构通过第一键合结构和第二下键合结构彼此键合。
16.一种图像传感器，包括：
下基底，具有第一表面和与第一表面相对的第二表面；
下电路器件，设置在第一表面上；
下布线结构，电连接到第一表面上的下电路器件；
下键合垫，在第二表面上；
下键合过孔，在下键合垫和下布线结构之间穿过下基底；
着陆结构，设置在第一表面上并接触下键合过孔；
上键合垫，在下键合垫上键合到下键合垫；以及
上基底，设置在上键合垫上并包括光电转换器件，
其中，着陆结构的至少一部分与下电路器件水平重叠。
17.根据权利要求16所述的图像传感器，其中，着陆结构在垂直方向上的高度与下电路器件在垂直方向上的高度基本相同。
18.根据权利要求16所述的图像传感器，还包括位于上键合垫和上基底之间的上电路器件和上布线结构。
19.一种图像传感器，包括：
第一芯片结构，包括第一基底、第一基底上的第一电路器件和电连接到第一电路器件的第一布线结构；
第二芯片结构，包括：
第二基底，设置在第一芯片结构上，并具有面向第一芯片结构的第一表面和与第一表面相对的第二表面，
第二电路器件，在第一表面和第一芯片结构之间，第二电路器件包括栅极电极，
第二布线结构，在第二电路器件和第一芯片结构之间电连接到第二电路器件，
下键合过孔，穿过第二基底，和
下键合垫，在下键合过孔上；以及
第三芯片结构，包括：
第三基底，设置在第二基底的第二表面上并包括光电转换器件，
第三电路器件，设置在第二表面和第三基底之间，
第三布线结构，在第三电路器件和第二芯片结构之间电连接到第三电路器件，
上键合过孔，电连接到第三布线结构，和
上键合垫，在上键合过孔下方键合到下键合垫，
其中，下键合过孔的下端处于比第二电路器件的栅极电极的下表面更高的层面。
20.根据权利要求19所述的图像传感器，其中，上键合垫和下键合垫包括铜(Cu)。
CN202311100420.2A 2022-08-31 2023-08-29 包括具有与栅极电极相同材料的着陆结构的图像传感器 Pending CN117641963A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220110185A KR20240030755A (ko) 2022-08-31 2022-08-31 이미지 센서
KR10-2022-0110185 2022-08-31

Publications (1)

Publication Number Publication Date
CN117641963A true CN117641963A (zh) 2024-03-01

Family

ID=89997845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311100420.2A Pending CN117641963A (zh) 2022-08-31 2023-08-29 包括具有与栅极电极相同材料的着陆结构的图像传感器

Country Status (5)

Country Link
US (1) US20240072091A1 (zh)
JP (1) JP2024035163A (zh)
KR (1) KR20240030755A (zh)
CN (1) CN117641963A (zh)
TW (1) TW202412512A (zh)

Also Published As

Publication number Publication date
US20240072091A1 (en) 2024-02-29
KR20240030755A (ko) 2024-03-07
TW202412512A (zh) 2024-03-16
JP2024035163A (ja) 2024-03-13

Similar Documents

Publication Publication Date Title
US10115763B2 (en) Semiconductor device, manufacturing method thereof, and electronic apparatus
US8440954B2 (en) Solid-state image pickup device with a wiring becoming a light receiving surface, method of manufacturing the same, and electronic apparatus
CN110620122A (zh) 图像传感器
KR101476367B1 (ko) 이미지 센서의 제조 방법
US8716770B2 (en) Solid-state imaging apparatus that includes a local interconnect and method for manufacturing the same
CN114649352A (zh) 图像传感器
US20230187463A1 (en) Image sensor substrate and image sensor including the same
US20220375983A1 (en) Image sensor
CN117641963A (zh) 包括具有与栅极电极相同材料的着陆结构的图像传感器
US11417699B2 (en) Image sensor and method of fabricating the same
CN114551485A (zh) 图像传感器及其制造方法
US20230282668A1 (en) Image sensor
US11791362B2 (en) Image sensor and method of fabricating the same
US20240186348A1 (en) Image sensor
US20220231063A1 (en) Image sensor
US20240178255A1 (en) Image sensor
US20240290812A1 (en) Image sensor
US20230057857A1 (en) Image sensor including a light blocking film
WO2024101028A1 (ja) 光検出装置及び電子機器
US20230076351A1 (en) Image sensor
US20220173146A1 (en) Image sensor
KR20230053478A (ko) 이미지 센서
JP2024075482A (ja) イメージセンサー
KR20220108918A (ko) 이미지 센서
CN117316966A (zh) 图像传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication