KR20220030152A - 다층 기판 표면 처리층 구조 및 그 제조 방법 - Google Patents

다층 기판 표면 처리층 구조 및 그 제조 방법 Download PDF

Info

Publication number
KR20220030152A
KR20220030152A KR1020210040475A KR20210040475A KR20220030152A KR 20220030152 A KR20220030152 A KR 20220030152A KR 1020210040475 A KR1020210040475 A KR 1020210040475A KR 20210040475 A KR20210040475 A KR 20210040475A KR 20220030152 A KR20220030152 A KR 20220030152A
Authority
KR
South Korea
Prior art keywords
layer
pad
protective metal
metal layer
forming
Prior art date
Application number
KR1020210040475A
Other languages
English (en)
Other versions
KR102535762B1 (ko
Inventor
페이-량 추
Original Assignee
프린코 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프린코 코포레이션 filed Critical 프린코 코포레이션
Publication of KR20220030152A publication Critical patent/KR20220030152A/ko
Application granted granted Critical
Publication of KR102535762B1 publication Critical patent/KR102535762B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05561—On the entire surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent

Abstract

본 발명은, 다층 기판 표면 처리층 구조이며, 유전체층과, 해당 유전체층에 형성되거나 또는 해당 유전체층 내에 내측 끼움되는 적어도 하나의 패드층과, 해당 적어도 하나의 패드층에 형성되어 해당 패드층과 접합되고, 주로 해당 적어도 하나의 패드층의 상면만을 피복하고, 외부 소자와 용접 또는 접촉하는 영역으로 하는 적어도 하나의 보호 금속층과, 해당 유전체층에 형성되어 해당 적어도 하나의 보호 금속층을 노출시키기 위해 적어도 하나의 개공을 갖는 솔더 레지스트층을 포함한다.

Description

다층 기판 표면 처리층 구조 및 그 제조 방법{SURFACE FINISH STRUCTURE OF MULTI-LAYER SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은, 다층 기판의 기술 분야에 관한 것으로, 특히 다층 기판 표면 처리층 구조 및 제조 방법에 관한 것이다.
도 1에 도시한 바와 같이, 도 1은 종래 기술의 다층 기판 표면 처리층 구조를 나타내는 도면이다.
해당 다층 기판 표면 처리층 구조는 유전체층(100), 도전성 시드층(102), 패드층(pad layer)(104), 보호 금속층(106) 및 솔더 레지스트층(solder mask layer)(108)을 포함한다.
해당 다층 기판 표면 처리층 구조를 제조할 때, 포토레지스트층(도시하지 않음)에 의해 해당 유전체층(100)의 상방에 오목홈(110)을 형성하고, 스퍼터링 또는 증착 등의 건식법에 의해 해당 도전성 시드층(102)을 해당 오목홈(110)의 저부에 형성함과 함께, 해당 유전체층(100)과 접합되고, 해당 도전성 시드층(102)이 패드층(104)의 시드(seed)로서, 이어서 해당 포토레지스트층(도시하지 않음)을 제거하고, 전해 도금(electroplating) 또는 무전해 도금(electroless plating)에 의해, 해당 도전성 시드층(102)을 중심으로 상방 및 옆으로 해당 패드층(104)을 성장시켜, 전해 도금 또는 무전해 도금에 의해 해당 패드층(104)의 상방 및 옆으로 해당 패드층(104)을 완전히 피복하도록 해당 보호 금속층(106)을 형성하고, 마지막으로 해당 솔더 레지스트층(108)을 형성하여 해당 보호 금속층(106)의 일부 또는 전부를 노출시킨다.
외부 소자를 구리 재질의 패드층(104)에 용접하는 경우에, 땜납재 또는 다른 플럭스를 사용하여 해당 외부 소자와 해당 패드층(104)을 고착하고, 해당 보호 금속층(106)의 목적은 땜납재 또는 다른 플럭스와 해당 패드층(104)의 구리를 접촉하여 서로 용융하여 금속간 화합물(InterMetallicCompound, IMC)을 형성함으로써, 해당 다층 기판 표면 처리층의 구조가 약해져, 제품 신뢰도를 저감시키는 것을 방지하는 데에 있다.
도 2에 도시한 바와 같이, 도 2는 다른 종래 기술의 다층 기판 표면 처리층 구조를 나타내는 도면이다.
도 2의 다층 기판 표면 처리층 구조와 도 1의 다층 기판 표면 처리층 구조의 상이는, 해당 도전성 시드층(102)을 형성한 후에, 포토레지스트층(도시하지 않음)을 제거하지 않고, 전해 도금 또는 무전해 도금에 의해 헤당 도전성 시드층(102)에 해당 패드층(104)을 형성한 후, 해당 포토레지스트층(도시하지 않음)을 제거하는 데에 있다.
도 1 및 도 2의 다층 기판 표면 처리층 구조에 있어서, 해당 솔더 레지스트층(108)을 형성하고, 해당 솔더 레지스트층(108)에 오목홈(110)을 형성하고, 해당 오목홈(110)에 해당 도전성 시드층(102), 해당 패드층(104) 및 해당 보호 금속층(106)을 형성한다. 먼저 패드층(104) 및 보호 금속층(106)을 형성한 후 솔더 레지스트층(108)을 형성해도 되고, 솔더 레지스트층(108)에서 개구하여, 보호 금속층(106)을 노출시킨다.
그러나, 전해 도금 또는 무전해 도금에 의해 해당 패드층(104) 및 해당 보호 금속층(106)을 형성할 때, 해당 도전성 시드층(102)을 옆으로 넓어지게 함으로써, 도 1에 도시한 바와 같이, 해당 패드층(104) 및 해당 보호 금속층(106)이 넓어진다. 일반적으로, 해당 패드층(104)의 두께가 10마이크로미터(micrometer, ㎛)인 경우에, 해당 패드층(104)의 일단부의 폭이 해당 도전성 시드층(102)보다도 외측으로 2 내지 4마이크로미터 넓어지고, 즉 해당 패드층(104) 전체(양단부)의 폭이 해당 도전성 시드층(102)보다도 외측으로 4 내지 8마이크로미터 넓어진다. 해당 보호 금속층(106) 전체(양단부)의 폭이 해당 도전성 시드층(102)보다도 외측으로 6 내지 10마이크로미터 넓어진다.
도 2의 다층 기판 표면 처리층 구조에 있어서, 해당 보호 금속층(106) 전체(양단부)의 폭도 해당 도전성 시드층(102)보다도 외측으로 6 내지 10마이크로미터 넓어진다.
또한, 전해 도금 또는 무전해 도금에 의해 해당 패드층(104) 및 해당 보호 금속층(106)을 형성할 때, 용액 중에서 행할 필요가 있기 때문에, 농도, 온도, 재질 등을 포함하는 많은 요인이 해당 패드층(104) 및 해당 보호 금속층(106) 외측으로 넓어지는 범위에 영향을 주어, 최종적으로 보호 금속층을 포함하는 패드층의 크기의 제어가 곤란해진다.
또한, 집적 회로의 배선 거리가 급속하게 미세화가 되는 시대에, 초급속 집적 회로 웨이퍼의 미세화 속도에 대응하기 위해서, 인접하는 패드층의 횡방향 피치가 점점 작아지고, 미세화 속도는 4년 전에는 약 10나노미터(nanometer, nm)이며, 오늘날에는 약 5나노미터이며, 2026년 후에는 2나노미터 또는 1나노미터까지 진행될 것이 예상된다. 웨이퍼의 미세화에 대응하기 위해서, 다이셀의 인접하는 도전성 접점의 피치도 급속하게 축소되고, 현재의 80 내지 100마이크로미터로부터 5년 후에는 30마이크로미터 이하로 될 것으로 예상된다. 인접하는 패드층(다이셀의 도전성 접점과 전기적으로 접속하기 위한)의 피치가 30㎛ 이하인 경우에, 패드층의 폭이 18㎛ 미만이 되고, 전해 도금 또는 무전해 도금의 예측할 수 없는 넓이가, 도 1 및 도 2의 패드층(104) 및 보호 금속층(106)의 미세화의 장해가 된다.
그 때문에, 상기와 같은 종래 기술의 문제에 대하여 해결 방법을 제공할 필요가 있다.
본 발명은, 종래 기술에 있어서의 문제를 해결할 수 있는 다층 기판 표면 처리층 구조 및 그 제조 방법을 제공한다.
본 발명의 다층 기판 표면 처리층 구조는 유전체층과, 해당 유전체층에 형성되거나 또는 해당 유전체층 내에 부분이 내측 끼움(內嵌)되는 적어도 하나의 패드층과, 해당 적어도 하나의 패드층에 형성되어 해당 패드층과 접합되고, 주로 해당 적어도 하나의 패드층의 상면만을 피복하고, 외부 소자와 용접 또는 접촉하는 영역으로 하는 적어도 하나의 보호 금속층과, 해당 유전체층에 형성되어 해당 적어도 하나의 보호 금속층을 노출시키기 위해 적어도 하나의 개공을 갖는 솔더 레지스트층을 포함한다.
본 발명의 다층 기판 표면 처리층 구조는 유전체층과, 해당 유전체층에 내측 끼움되는 적어도 하나의 패드층과, 해당 적어도 하나의 패드층에 형성되어 해당 패드층과 접합되고, 주로 해당 적어도 하나의 패드층의 상면만을 피복하고, 외부 소자와 용접 또는 접촉하는 영역으로 하고 해당 유전체층 내에도 내측 끼움되는 적어도 하나의 보호 금속층을 포함한다.
본 발명의 다층 기판 표면 처리층 구조의 제조 방법은, 유전체층을 제공하는 스텝과, 해당 유전체층에 적어도 하나의 패드층을 형성하는 스텝과, 해당 적어도 하나의 패드층에 적어도 하나의 보호 금속층을 형성하는 스텝이며, 해당 적어도 하나의 보호 금속층이 주로 해당 적어도 하나의 패드층의 상면만을 피복하고, 해당 적어도 하나의 보호 금속층은 외부 소자와 용접 또는 접촉하는 영역으로 하는 스텝과, 해당 유전체층에 솔더 레지스트층을 형성하는 스텝이며, 해당 솔더 레지스트층이 해당 적어도 하나의 보호 금속층을 노출시키기 위해 적어도 하나의 개공을 갖는 스텝을 포함한다.
본 발명의 다층 기판 표면 처리층 구조의 제조 방법은, 유전체층을 제공하는 스텝과, 해당 유전체층에 적어도 하나의 오목홈을 형성하는 스텝과, 해당 적어도 하나의 오목홈에는 해당 유전체층에 내측 끼움되는 패드층을 형성하는 스텝과, 해당 적어도 하나의 패드층에 적어도 하나의 보호 금속층을 형성하는 스텝이며, 해당 적어도 하나의 보호 금속층이 주로 해당 적어도 하나의 패드층의 상면만을 피복하고, 해당 적어도 하나의 보호 금속층은 외부 소자와 용접 또는 접촉하는 영역으로하고 해당 적어도 하나의 보호 금속층이 해당 유전체층에도 내측 끼움되는 스텝을 포함한다.
본 발명의 다층 기판 표면 처리층 구조의 제조 방법은, 기판을 제공하는 스텝과, 해당 기판에 감광성 유전체층을 형성하는 스텝과, 해당 감광성 유전체층을 패턴화하여, 해당 감광성 유전체층에 적어도 하나의 오목홈을 형성하는 스텝과, 해당 적어도 하나의 오목홈에 적어도 하나의 패드층을 형성하는 스텝과, 해당 패드층에 적어도 하나의 보호 금속층을 형성하는 스텝이며, 해당 적어도 하나의 보호 금속층이 주로 해당 적어도 하나의 패드층의 상면만을 피복하고, 해당 적어도 하나의 보호 금속층은 외부 소자와 용접 또는 접촉하는 영역으로 하는 스텝을 포함한다.
본 발명의 다층 기판 표면 처리층 구조 및 그 제조 방법에 있어서, 보호 금속층이 주로 패드층의 상면만을 피복하고, 패드층의 양단부로부터 외측으로 넓어지지 않아, 해당 패드층 및 해당 보호 금속층의 본래의 기능에도 영향을 미치지 않기 때문에, 종래 기술에 있어서 패드층을 예측할 수 없을 정도로 넓어져서 미세화할 수 없다는 문제를 해결할 수 있다.
도 1은 종래 기술의 다층 기판 표면 처리층 구조를 나타내는 도면이다.
도 2는 다른 종래 기술의 다층 기판 표면 처리층 구조를 나타내는 도면이다.
도 3은 본 발명의 일 실시예에 관한 다층 기판 표면 처리층 구조를 나타내는 도면이다.
도 4는 본 발명의 다른 실시예에 관한 다층 기판 표면 처리층 구조를 나타내는 도면이다.
도 5는 본 발명의 또 다른 실시예에 관한 다층 기판 표면 처리층 구조를 나타내는 도면이다.
도 6은 본 발명의 추가의 일 실시예에 관한 다층 기판 표면 처리층 구조를 나타내는 도면이다.
도 7은 본 발명의 일 실시예에 관한 다층 기판 표면 처리층 구조의 제조 방법의 흐름도를 나타내는 도면이다.
도 8a 내지 도 8f는 본 발명의 일 실시예에 관한 다층 기판 표면 처리층 구조의 제조 방법의 상세한 흐름도를 나타내는 도면이다.
도 9a 내지 도 9g는 본 발명의 다른 실시예에 관한 다층 기판 표면 처리층 구조의 제조 방법의 상세한 흐름도를 나타내는 도면이다.
도 10a 내지 도 10d는 본 발명의 또 다른 실시예에 관한 다층 기판 표면 처리층 구조의 제조 방법의 상세한 흐름도를 나타내는 도면이다.
도 11a 내지 도 11e는 본 발명의 추가의 일 실시예에 관한 다층 기판 표면 처리층 구조의 제조 방법의 상세한 흐름도를 나타내는 도면이다.
도 12a 내지 도 12g는 본 발명의 추가의 다른 실시예에 관한 다층 기판 표면 처리층 구조의 제조 방법의 상세한 흐름도를 나타내는 도면이다.
본 발명의 목적, 기술적 해결 수단 및 효과를 보다 명료, 명확히 하기 위해서, 이하에서는 도면 및 실시예를 참조하면서 본 발명을 더욱 상세하게 설명한다. 본 명세서에서 설명되는 구체적인 실시예는, 본 발명을 해석하기 위한 것뿐이며, 본 발명의 명세서에서 사용되는 「실시예」라는 용어는, 실례, 예시 또는 예로서 도움이 되는 것을 의미하고, 본 발명을 한정하기 위한 것이 아닌 것을 이해하기 바란다. 또한, 본 발명의 명세서 및 첨부의 특허 청구 범위에서 사용되는 관사 「a」 및 「an」은, 단수형이 특별히 지정되지 않는 한, 또는 문맥으로부터 명백하게 특정되지 않는 한, 「1개 또는 복수」를 의미한다고 일반적으로 해석될 수 있다. 또한, 첨부 도면에 있어서, 유사 또는 동일한 구조, 기능을 갖는 요소는 동일한 요소 번호로 나타난다.
도 3을 참조하면, 도 3은 본 발명의 일 실시예에 관한 다층 기판 표면 처리층 구조(30)를 나타내는 도면이다.
해당 다층 기판 표면 처리층 구조(30)는 유전체층(300), 적어도 하나의 패드층(본 실시예에서는 패드층(302)을 포함함), 적어도 하나의 보호 금속층(본 실시예에서는 보호 금속층(304)을 포함함) 및 솔더 레지스트층(306)을 포함한다.
해당 유전체층(300)의 재질이 폴리이미드(Polyimide, PI)이다.
해당 패드층(302)이 해당 유전체층(300)에 형성된다. 해당 패드층(302)의 재질이 구리이다.
해당 보호 금속층(304)이 해당 패드층(302)에 형성되어 해당 패드층(302)과 접합되고, 해당 보호 금속층(304)이 주로 해당 패드층(302)의 상면만을 피복하고, 해당 보호 금속층(304)은 외부 소자와 용접 또는 접촉하는 영역으로 한다. 구체적으로는, 해당 보호 금속층(304)이 해당 패드층(302)의 양단부로부터 외측으로 넓어지지 않아, 해당 패드층(302) 및 해당 보호 금속층(304)의 본래 기능에 영향을 주지 않는다. 해당 보호 금속층(304)의 재질이 크롬, 니켈, 팔라듐 및 금으로 이루어지는 군에서 선택되는 하나이다.
해당 솔더 레지스트층(306)이 해당 유전체층(300)에 형성되어 해당 보호 금속층(304)을 노출시키기 위해 적어도 하나의 개공(본 실시예에서는 개공(308)을 포함함)을 갖는다. 본 실시예에서는, 해당 솔더 레지스트층(306)이 해당 보호 금속층(304)의 상면의 일부를 피복하고 해당 보호 금속층(304)의 해당 상면의 다른 부분을 노출시킨다. 해당 솔더 레지스트층(306)이 해당 보호 금속층(304)의 해당 상면의 일부를 피복하기 때문에, 해당 개공(308)의 하면의 면적이 해당 보호 금속층(304)의 면적보다도 작다. 해당 보호 금속층(304)의 면적이 해당 보호 금속층(304)의 상면의 면적 또는 해당 보호 금속층(304)의 하면의 면적이며, 해당 보호 금속층(304)의 상면의 면적이 해당 보호 금속층(304)의 하면의 면적과 동등하다.
도 4를 참조하면, 도 4는 본 발명의 다른 실시예에 관한 다층 기판 표면 처리층 구조(40)를 나타내는 도면이다.
해당 다층 기판 표면 처리층 구조(40)는 유전체층(400), 적어도 하나의 패드층(본 실시예에서는 패드층(402)을 포함함), 적어도 하나의 보호 금속층(본 실시예에서는 보호 금속층(404)을 포함함) 및 솔더 레지스트층(406)을 포함한다.
해당 유전체층(400)의 재질이 폴리이미드이다.
해당 패드층(402)이 해당 유전체층(400)에 형성된다. 해당 패드층(402)의 재질이 구리이다.
해당 보호 금속층(404)이 해당 패드층(402)에 형성되어 해당 패드층(402)과 접합되고, 해당 보호 금속층(404)이 주로 해당 패드층(402)의 상면만을 피복하고, 해당 보호 금속층(404)은 외부 소자와 용접 또는 접촉하는 영역으로 한다. 구체적으로는, 해당 보호 금속층(404)이 해당 패드층(402)의 양단부로부터 외측으로 넓어지지 않아, 해당 패드층(402) 및 해당 보호 금속층(404)의 본래 기능에 영향을 주지 않는다. 해당 보호 금속층(404)의 재질이 크롬, 니켈, 팔라듐 및 금으로 이루어지는 군에서 선택되는 하나이다.
해당 솔더 레지스트층(406)이 해당 유전체층(400)에 형성되어 해당 보호 금속층(404)의 상면을 노출시키기 위해 적어도 하나의 개공(본 실시예에서는 개공(408)을 포함함)을 갖는다. 본 실시예에서는, 해당 개공(408)의 하면의 면적이 해당 보호 금속층(404)의 면적과 동등하다. 즉, 해당 패드층(402)의 양단부 및 해당 보호 금속층(404)의 양단부가 해당 솔더 레지스트층(406)과 접합된다. 해당 보호 금속층(404)의 면적이 해당 보호 금속층(404)의 상면의 면적 또는 해당 보호 금속층(404)의 하면의 면적이며, 해당 보호 금속층(404)의 상면의 면적이 해당 보호 금속층(404)의 하면의 면적과 동등하다. 다른 실시예에서는, 해당 개공(408)의 하면의 면적이 해당 보호 금속층(404)의 면적보다도 커도 된다. 해당 솔더 레지스트층(406)의 상면이 해당 보호 금속층(404)의 상면보다도 높다.
도 5를 참조하면, 도 5는 본 발명의 또 다른 실시예에 관한 다층 기판 표면 처리층 구조(50)를 나타내는 도면이다.
해당 다층 기판 표면 처리층 구조(50)는 유전체층(500), 적어도 하나의 패드층(본 실시예에서는 패드층(502)을 포함함), 적어도 하나의 보호 금속층(본 실시예에서는 보호 금속층(504)을 포함함) 및 솔더 레지스트층(506)을 포함한다.
해당 유전체층(500)의 재질이 폴리이미드이다.
해당 패드층(502)이 해당 유전체층(500)에 형성된다. 해당 패드층(502)의 재질이 구리이다.
해당 보호 금속층(504)이 해당 패드층(502)에 형성되어 해당 패드층(502)과 접합되고, 해당 보호 금속층(504)이 주로 해당 패드층(502)의 상면만을 피복하고, 해당 보호 금속층(504)은 외부 소자와 용접 또는 접촉하는 영역으로 한다. 구체적으로는, 해당 보호 금속층(504)이 해당 패드층(502)의 양단부로부터 외측으로 넓어지지 않아, 해당 패드층(502) 및 해당 보호 금속층(504)의 본래 기능에 영향을 주지 않는다. 해당 보호 금속층(504)의 재질이 크롬, 니켈, 팔라듐 및 금으로 이루어지는 군에서 선택되는 하나이다.
해당 솔더 레지스트층(506)이 해당 유전체층(500)에 형성되어 해당 보호 금속층(504)의 상면 및 양단부를 노출시키고, 해당 패드층(502)의 양단부의 일부를 노출시키기 위해 적어도 하나의 개공(본 실시예에서는 개공(508)을 포함함)을 갖는다. 본 실시예에서는, 해당 솔더 레지스트층(506)의 상면이 해당 패드층(502)의 상면보다도 낮다. 즉, 해당 패드층(502)의 양단부의 일부가 해당 솔더 레지스트층(506)과 접합된다. 다른 실시예에서는, 해당 솔더 레지스트층(506)의 상면이 해당 보호 금속층(504)의 상면보다도 낮아도, 해당 패드층(502)의 상면보다도 높아도 된다. 즉, 해당 보호 금속층(504)의 양단부의 일부 및 해당 패드층(502)의 양단부가 해당 솔더 레지스트층(506)과 접합된다.
다른 실시예에서는, 해당 다층 기판 표면 처리층 구조(50)는 아래에서부터 위로 적층되어 이루어지는 복수의 패드층(502)을 포함하고, 해당 솔더 레지스트층(506)의 상면이 이들 패드층(502)의 상면보다도 낮다.
도 6을 참조하면, 도 6은 본 발명의 추가의 일 실시예에 관한 다층 기판 표면 처리층 구조(60)를 나타내는 도면이다.
해당 다층 기판 표면 처리층 구조(60)는 유전체층(600), 적어도 하나의 패드층(본 실시예에서는 패드층(602)을 포함함) 및 적어도 하나의 보호 금속층(본 실시예에서는 보호 금속층(604)을 포함함)을 포함한다.
해당 유전체층(600)의 재질이 폴리이미드이다.
해당 패드층(602)이 해당 유전체층(600)에 형성되어 내측 끼움된다. 해당 패드층(602)의 재질이 구리이다.
해당 보호 금속층(604)이 해당 패드층(602)에 형성되어 해당 패드층(602)과 접합되고, 해당 보호 금속층(604)이 주로 해당 패드층(602)의 상면만을 피복하고, 해당 보호 금속층(604)은 외부 소자와 용접 또는 접촉하는 영역으로 한다. 구체적으로는, 해당 보호 금속층(604)이 해당 패드층(602)의 양단부로부터 외측으로 넓어지지 않아, 해당 패드층(602) 및 해당 보호 금속층(604)의 본래 기능에 영향을 주지 않는다. 해당 보호 금속층(604)의 재질이 크롬, 니켈, 팔라듐 및 금으로 이루어지는 군에서 선택되는 하나이다. 본 실시예에서는, 해당 보호 금속층(604)이 유전체층(600)에도 내측 끼움된다.
해당 패드층(602) 및 해당 보호 금속층(604)이 모두 해당 유전체층(600)에 내측 끼움되기 때문에, 해당 패드층(602) 및 해당 보호 금속층(604)이 모두 해당 유전체층(600)에 제한되어, 양단부로 넓어지지 않는다. 또한 해당 패드층(602)의 양단부 및 해당 보호 금속층(604)의 양단부가 해당 유전체층(600)과 접합된다.
도 7을 참조하면, 도 7은 본 발명의 일 실시예에 관한 다층 기판 표면 처리층 구조의 제조 방법의 흐름도를 나타내는 도면이다.
스텝 S70에 있어서, 유전체층을 제공한다.
스텝 S72에 있어서, 해당 유전체층에 적어도 하나의 패드층을 형성한다.
스텝 S74에 있어서, 해당 적어도 하나의 패드층에 적어도 하나의 보호 금속층을 형성하고, 해당 적어도 하나의 보호 금속층이 주로 해당 적어도 하나의 패드층의 상면만을 피복하고, 해당 적어도 하나의 보호 금속층은 외부 소자와 용접 또는 접촉하는 영역으로 한다.
스텝 S76에 있어서, 해당 유전체층에 솔더 레지스트층을 형성하고, 해당 솔더 레지스트층이 해당 적어도 하나의 보호 금속층을 노출시키기 위해 적어도 하나의 개공을 갖는다.
도 8a 내지 도 8f를 참조하면, 도 8a 내지 도 8f는 본 발명의 일 실시예에 관한 다층 기판 표면 처리층 구조의 제조 방법의 상세한 흐름도를 나타내는 도면이다.
도 8a에 있어서, 유전체층(800)을 제공한다.
해당 유전체층(800)의 재질이 폴리이미드이다.
도 8b에 있어서, 해당 유전체층(800)에 포토레지스트층(820)을 형성하고, 해당 포토레지스트층(820)을 패턴화하여, 해당 포토레지스트층(820)에 적어도 하나의 오목홈(822)을 형성한다.
해당 포토레지스트층(820)을 패턴화하는 것은 해당 포토레지스트층(820)을 노광 및 현상하는 공정을 포함한다.
도 8c에 있어서, 해당 적어도 하나의 오목홈(822)에(해당 유전체층(800)에) 적어도 하나의 패드층(본 실시예에서는 패드층(802)을 포함함)을 형성한다.
해당 패드층(802)이 해당 포토레지스트층(820)의 오목홈(822)의 제한으로 양단부로부터 외측으로 넓어지지 않기 때문에, 해당 패드층(802)의 사이즈를 대폭 축소시킬 수 있고, 인접하는 패드층(802)의 단락의 문제를 방지할 수 있다. 해당 패드층(802)이 전해 도금(electroplating) 또는 무전해 도금(electroless plating)에 의해 형성되어도 된다. 또는, 해당 패드층(802)이 물리 기상 성장법(Physical Vapor Deposition, PVD)에 의해 형성되어도 된다. 해당 패드층(802)의 재질이 구리이다.
도 8d에 있어서, 해당 패드층(802)에 적어도 하나의 보호 금속층(본 실시예에서는 보호 금속층(804)을 포함함)을 형성하고, 해당 보호 금속층(804)이 주로 해당 패드층(802)의 상면만을 피복한다.
해당 보호 금속층(804)이 해당 포토레지스트층(820)의 오목홈(822)의 제한으로 해당 패드층(802)의 상면만을 피복하고, 해당 패드층(802)의 양단부로부터 외측으로 넓어지지 않기 때문에, 해당 보호 금속층(804)의 사이즈를 대폭 축소시킬 수 있고, 인접하는 보호 금속층(804) 또는 패드층(802)의 단락의 문제를 방지할 수 있다.
해당 보호 금속층(804)이 전해 도금 또는 무전해 도금에 의해 형성되어도 된다. 또는, 해당 보호 금속층(804)이 물리 기상 성장법에 의해 형성되어도 된다. 해당 보호 금속층(804)의 재질이 크롬, 니켈, 팔라듐 및 금으로 이루어지는 군에서 선택되는 하나이다.
도 8e에 있어서, 해당 포토레지스트층(820)을 제거한다.
도 8f에 있어서, 해당 유전체층(800)에 솔더 레지스트층(806)을 형성하고, 해당 솔더 레지스트층(806)이 해당 보호 금속층(804)을 노출시키기 위해 적어도 하나의 개공(808)을 갖는다.
본 실시예에서는, 해당 솔더 레지스트층(806)이 해당 보호 금속층(804)의 상면의 일부를 피복하고 해당 보호 금속층(804)의 해당 상면의 다른 부분을 노출시킨다. 해당 솔더 레지스트층(806)이 해당 보호 금속층(804)의 해당 상면의 일부를 피복하기 때문에, 해당 개공(808)의 하면의 면적이 해당 보호 금속층(804)의 면적보다도 작다.
다른 실시예에서는, 도 4와 유사하고, 해당 개공(808)의 하면의 면적이 해당 보호 금속층(804)의 면적과 동등해도 된다. 해당 보호 금속층(804)의 면적이 해당 보호 금속층(804)의 상면의 면적 또는 해당 보호 금속층(804)의 하면의 면적이며, 해당 보호 금속층(804)의 상면의 면적이 해당 보호 금속층(804)의 하면의 면적과 동등하다. 해당 솔더 레지스트층(806)의 상면이 해당 보호 금속층(804)의 상면보다도 높아도 된다. 즉, 해당 패드층(802)의 양단부 및 해당 보호 금속층(804)의 양단부가 해당 솔더 레지스트층(806)과 접합된다.
또 다른 실시예에서는, 해당 개공(808)의 하면의 면적이 해당 보호 금속층(804)의 면적보다도 커도 된다. 해당 솔더 레지스트층(806)의 상면이 해당 보호 금속층(804)의 상면보다도 높아도 된다.
또 다른 실시예에서는, 도 5와 유사하고, 해당 솔더 레지스트층(806)이 해당 유전체층(800)에 형성되어 해당 보호 금속층(804)의 상면 및 양단부를 노출시키고, 해당 패드층(802)의 양단부의 일부를 노출시키기 위해 적어도 하나의 개공(808)을 갖는다. 해당 솔더 레지스트층(806)의 상면이 해당 패드층(802)의 상면보다도 낮아도 된다. 즉, 해당 패드층(802)의 양단부의 일부가 해당 솔더 레지스트층(806)과 접합된다. 또는, 해당 솔더 레지스트층(806)의 상면이 해당 보호 금속층(804)의 상면보다도 낮아도, 해당 패드층(802)의 상면보다도 높아도 된다. 즉, 해당 보호 금속층(804)의 양단부의 일부 및 해당 패드층(802)의 양단부가 해당 솔더 레지스트층(806)과 접합된다.
일 실시예에서는, 도 8b의 스텝 후에, 다층 기판 표면 처리층 구조의 제조 방법이 또한 해당 유전체층(800)에 적어도 하나의 오목홈(오목홈(822)의 위치에 대응함)을 형성시키도록, 해당 오목홈(822) 아래의 해당 유전체층(800)의 일부 또는 전부를 제거하는 스텝을 포함하고, 이어서 도 8c 및 도 8d의 스텝에 있어서, 해당 패드층(802) 또는 해당 보호 금속층(804)의 전부를 해당 유전체층(800)에 형성시키도록, 해당 패드층(802) 및 해당 보호 금속층(804)이 해당 유전체층(800) 및 해당 포토레지스트층(820)에 의해 형성된 오목홈에 형성된다. 또는, 해당 패드층(802)의 일부가 해당 유전체층(800)에 형성된다. 또는, 해당 보호 금속층(804)의 일부가 해당 유전체층(800)에 형성된다. 해당 오목홈(822) 아래의 해당 유전체층(800)의 일부 또는 전부를 제거하는 것은, 레이저 조사 또는 반응성 이온 에칭(Reactive ion etching)법에 의해 완성할 수 있다.
일 실시예에 있어서, 도 8c의 스텝은 해당 유전체층(800)에 복수의 패드층(802)을 형성하는 것을 포함하고, 해당 솔더 레지스트층(806)의 상면이 이들 패드층(802)의 해당 상면보다도 낮으며, 이들 패드층(802) 및 해당 보호 금속층(804)이 웨이퍼 테스트의 프로브로 해도 되고, 해당 복수의 패드층(802)이 아래에서부터 위로 적층되어 이루어지고, 먼저 도 8c에 있어서의 패드층(802)을 형성하고, 다음에 도 8e에 의해 포토레지스트층을 제거하고, 또한 2번째의 도 8c의 패드층(802)을 형성하여 1번째의 패드층(802)에 적층하고, 또한 도 8e에 의해 포토레지스트층(820)을 제거하고, 상기 스텝을 반복해서 행하여 복수의 이들 패드층(802)을 형성하고, 마지막으로 보호 금속층(804)을 형성한다.
도 9a 내지 도 9g를 참조하면, 도 9a 내지 도 9g는 본 발명의 다른 실시예에 관한 다층 기판 표면 처리층 구조의 제조 방법의 상세한 흐름도를 나타내는 도면이다.
도 9a에 있어서, 유전체층(900)을 제공한다.
해당 유전체층(900)의 재질이 폴리이미드이다.
도 9b에 있어서, 해당 유전체층(900)에 적어도 하나의 오목홈(922)을 형성하고, 해당 오목홈(922)이 레이저 조사 또는 반응성 이온 에칭(Reactive Ion etching)에 의해 완성될 수 있다.
도 9c에 있어서, 오목홈(922)을 형성한 후에 해당 유전체층(900)에 포토레지스트층(920)을 형성하고, 해당 포토레지스트층(920)을 패턴화하여 해당 유전체층(900)의 오목홈(922)의 상방의 포토레지스트를 제거한다.
해당 포토레지스트층(920)을 패턴화하여 해당 유전체층(900)의 오목홈(922)의 상방의 포토레지스트를 제거하는 스텝은 해당 포토레지스트층(920)을 노광 및 현상하는 공정을 포함한다.
도 9d에 있어서, 해당 유전체층(900) 및 해당 포토레지스트층(920)에 의해 형성된 오목홈(922)에 적어도 하나의 패드층(902)을 형성한다.
해당 패드층(902)이 해당 유전체층(900) 및 해당 포토레지스트층(920)에 의해 형성된 오목홈(922)의 제한으로, 양단부로부터 외측으로 넓어지지 않기 때문에, 해당 패드층(902)의 사이즈를 대폭 축소할 수 있고, 인접하는 패드층(902)의 단락의 문제를 방지할 수 있다. 해당 패드층(902)이 전해 도금 또는 무전해 도금에 의해 형성되어도 된다. 또는, 해당 패드층(902)이 물리 기상 성장법에 의해 형성되어도 된다. 해당 패드층(902)의 재질이 구리이다.
도 9e에 있어서, 해당 패드층(902)에 적어도 하나의 보호 금속층(904)을 형성하고, 해당 보호 금속층(904)이 주로 해당 패드층(902)의 상면만을 피복한다.
해당 보호 금속층(904)이 해당 유전체층(900) 및 해당 포토레지스트층(920)에 의해 형성된 오목홈(922)의 제한으로, 양단부로부터 외측으로 넓어지지 않기 때문에, 해당 보호 금속층(904)의 사이즈를 제어 가능하게 하여, 대폭 축소시킬 수 있고, 인접하는 보호 금속층(904) 또는 패드층(902)의 단락의 문제를 방지할 수 있다.
해당 보호 금속층(904)이 전해 도금 또는 무전해 도금에 의해 형성되거나, 또는 해당 보호 금속층(904)이 물리 기상 성장법에 의해 형성되어도 된다. 해당 보호 금속층(904)의 재질이 크롬, 니켈, 팔라듐 및 금으로 이루어지는 군에서 선택되는 하나이다.
도 9f에 있어서, 해당 포토레지스트층(920)을 제거한다.
도 9g에 있어서, 해당 유전체층(900)에 솔더 레지스트층(906)을 형성하고, 해당 솔더 레지스트층(906)이 해당 보호 금속층(904)을 노출시키기 위해 적어도 하나의 개공(908)을 갖는다.
본 실시예에서는, 해당 솔더 레지스트층(906)이 해당 보호 금속층(904)의 상면의 일부를 피복하고, 해당 보호 금속층(904)의 해당 상면의 다른 부분을 노출시킨다. 해당 솔더 레지스트층(906)이 해당 보호 금속층(904)의 해당 상면의 일부를 피복하기 때문에, 해당 개공(908)의 하면의 면적이 해당 보호 금속층(904)의 면적보다도 작다. 해당 보호 금속층(904)의 면적이 해당 보호 금속층(904)의 상면의 면적 또는 해당 보호 금속층(904)의 하면의 면적이며, 해당 보호 금속층(904)의 상면의 면적이 해당 보호 금속층(904)의 하면의 면적과 동등하다.
해당 솔더 레지스트층(906)이 피복하는 면적 및 높이에 대하여, 본 실시예는 도 8a 내지 도 8f의 실시예와 동일하고, 단락(0054) 내지 0070)의 관련 설명을 참조할 수 있다.
도 10a 내지 도 10d에 나타내는 바와 같이, 도 10a 내지 10d는 본 발명의 또 다른 실시예에 관한 다층 기판 표면 처리층 구조의 제조 방법을 나타내는 도면이다.
도 10a에 있어서, 유전체층(1000)을 제공하고, 해당 유전체층의 재질이 폴리이미드이다.
도 10b에 있어서, 해당 유전체층(1000)에 적어도 하나의 오목홈(1022)을 형성하고, 해당 오목홈(1022)이 레이저 조사 또는 반응성 이온 에칭법 등에 의해 완성될 수 있다.
도 10c에 있어서, 해당 유전체층(1000)의 오목홈(1022)에 적어도 하나의 패드층(1002)을 형성하고, 또한 해당 패드층(1002)이 해당 유전체층(1000)에 내측 끼움되고, 즉 해당 패드층(1002)의 상면이 해당 유전체층(1000)의 상면보다도 낮다.
해당 패드층(1002)이 전해 도금 또는 무전해 도금에 의해 형성되어도 된다. 또는, 물리 기상 성장법에 의해 형성된다.
도 10c로부터 알 수 있는 바와 같이, 해당 패드층(1002) 형성 시에, 해당 유전체층(1000)에 있어서의 해당 오목홈(1022)의 제한에 의해, 외측으로 넓어질 수 없기 때문에, 그 사이즈를 제어 가능하게 하여, 해당 패드층(1002)의 사이즈를 용이하게 극소로 하고, 인접하는 양쪽 패드층(1002)도 단락의 문제를 방지할 수 있다. 해당 패드층(1002)의 재질이 구리이다.
도 10d에 있어서, 해당 적어도 하나의 패드층(1002)에 적어도 하나의 보호 금속층(1004)을 형성하고, 해당 적어도 하나의 보호 금속층(1004)이 주로 해당 적어도 하나의 패드층(1002)의 상면만을 피복하고, 해당 적어도 하나의 보호 금속층(1004)은 외부 소자와 용접 또는 접촉하는 영역으로 하고 해당 적어도 하나의 보호 금속층(1004)이 해당 유전체층(1000)에도 내측 끼움된다.
해당 보호 금속층(1004)이 전해 도금 또는 무전해 도금에 의해 형성되거나, 또는 물리 기상 성장법에 의해 형성된다.
도 10d로부터 알 수 있는 바와 같이, 해당 보호 금속층(1004)이 해당 유전체층(1000)에 내측 끼움되어, 해당 보호 금속층(1004) 형성 시에, 해당 유전체층(1000)에 있어서의 해당 오목홈(1022)의 제한에 의해, 외측으로 넓어질 수 없기 때문에, 그 사이즈를 제어 가능하게 하여, 해당 보호 금속층(1004)의 사이즈를 용이하게 극소로 하고, 인접하는 양쪽 패드층(1002) 또는 인접하는 양쪽 보호 금속층(1004)도 단락의 문제를 방지할 수 있다. 해당 적어도 하나의 보호 금속층(1004)의 재질이 크롬, 니켈, 팔라듐 및 금으로 이루어지는 군의 하나이다.
본 실시예에서는, 해당 보호 금속층(1004)이 완성된 후에, 필요에 따라서 해당 유전체층(1000)에 솔더 레지스트층(도시하지 않음)을 증가해도 되고, 해당 솔더 레지스트층이 해당 적어도 하나의 보호 금속층(1004)을 노출시키기 위해 적어도 하나의 개공을 갖는다.
해당 솔더 레지스트층의 면적 및 높이가 도 8a 내지 도 8f 및 도 9a 내지 도 9g의 실시예와 동일하며, 여기에서는 그 설명을 생략한다.
도 11a 내지 도 11e를 참조하면, 도 11a 내지 도 11e는 본 발명의 추가의 일 실시예에 관한 다층 기판 표면 처리층 구조의 제조 방법의 상세한 흐름도를 나타내는 도면이다.
도 11a에 있어서, 기판(1130)을 제공한다.
해당 기판(1130)이 단층 기판 또는 다층 기판이어도 된다.
도 11b에 있어서, 해당 기판(1130)에 감광성 유전체층(1100)을 형성하고, 해당 감광성 유전체층(1100)을 패턴화하여, 해당 감광성 유전체층(1100)에 적어도 하나의 오목홈(1122)을 형성한다.
해당 감광성 유전체층(1100)을 패턴화하는 것은 해당 감광성 유전체층(1100)을 노광 및 현상하는 공정을 포함한다. 해당 감광성 유전체층(1100)이 직접 노광 및 현상 공정을 행할 수 있기 때문에, 도 8b의 포토레지스트층(820)을 필요로 하지 않는다.
도 11c에 있어서, 해당 적어도 하나의 오목홈(1122)에 적어도 하나의 패드층(본 실시예에서는 패드층(1102)을 포함함)을 형성한다.
해당 패드층(1102)이 해당 감광성 유전체층(1100)의 오목홈(1122)의 제한으로 양단부로부터 외측으로 넓어지지 않기 때문에, 해당 패드층(1102)의 사이즈를 대폭 축소시킬 수 있어, 그 사이즈를 용이하게 제어하고, 인접하는 패드층(1102)의 단락의 문제를 방지할 수 있다. 본 실시예에서는, 해당 패드층(1102)이 해당 감광성 유전체층(1100)에 내측 끼움된다. 해당 패드층(1102)이 전해 도금 또는 무전해 도금에 의해 형성되어도 된다. 또는, 해당 패드층(1102)이 물리 기상 성장법에 의해 형성되어도 된다. 해당 패드층(1102)의 재질이 구리이다.
도 11d에 있어서, 해당 패드층(1102)에 적어도 하나의 보호 금속층(본 실시예에서는 보호 금속층(1104)을 포함함)을 형성하고, 해당 보호 금속층(1104)이 주로 해당 패드층(1102)의 상면만을 피복한다.
해당 보호 금속층(1104)이 해당 감광성 유전체층(1100)의 오목홈(1122)의 제한으로 해당 패드층(1102)의 상면만을 피복하고, 해당 패드층(1102)의 양단부로부터 외측으로 넓어지지 않기 때문에, 해당 보호 금속층(1104)의 사이즈를 대폭 축소시킬 수 있어, 그 사이즈를 용이하게 제어하고, 인접하는 보호 금속층(1104) 및 패드층(1102)간의 단락의 문제를 방지할 수도 있다. 해당 적어도 하나의 보호 금속층(1104)의 재질이 크롬, 니켈, 팔라듐 및 금으로 이루어지는 군의 하나이다.
도 11e에 있어서, 해당 감광성 유전체층(1100)에 솔더 레지스트층(1106)을 형성하고, 해당 솔더 레지스트층(1106)이 해당 보호 금속층(1104)을 노출시키기 위해 적어도 하나의 개공(1108)을 갖는다.
본 실시예에서는, 해당 솔더 레지스트층(1106)이 해당 보호 금속층(1104)의 상면의 일부를 피복하고 해당 보호 금속층(1104)의 해당 상면의 다른 부분을 노출시킨다. 해당 솔더 레지스트층(1106)이 해당 보호 금속층(1104)의 해당 상면의 일부를 피복하기 때문에, 해당 개공(1108)의 하면의 면적이 해당 보호 금속층(1104)의 면적보다도 작다. 해당 보호 금속층(1104)의 면적이 해당 보호 금속층(1104)의 상면의 면적 또는 해당 보호 금속층(1104)의 하면의 면적이며, 해당 보호 금속층(1104)의 상면의 면적이 해당 보호 금속층(904)의 하면의 면적과 동등하다.
본 실시예에서는, 솔더 레지스트층(1106)이 필요에 따라서 피복되어도 되고, 그 개구의 크기 및 높이가 상기 다층 기판 표면 처리층 구조의 제조 방법의 실시예의 설명 방법과 동일하다.
도 12a 내지 도 12g를 참조하면, 도 12a 내지 도 12g는 본 발명의 추가의 다른 실시예에 관한 다층 기판 표면 처리층 구조의 제조 방법의 상세한 흐름도를 나타내는 도면이다.
도 12a에 있어서, 기판(1230)을 제공한다.
해당 기판(1230)이 단층 기판 또는 다층 기판이어도 된다.
도 12b에 있어서, 해당 기판(1230)에 감광성 유전체층(1200)을 형성하고, 해당 감광성 유전체층(1200)을 패턴화하여, 해당 감광성 유전체층(1200)에 적어도 하나의 오목홈(1222)을 형성한다. 해당 감광성 유전체층(1200)의 주된 재질이 폴리이미드이다.
해당 감광성 유전체층(1200)을 패턴화하는 것은 해당 감광성 유전체층(1200)을 노광 및 현상하는 공정을 포함한다. 해당 감광성 유전체층(1200)이 직접 노광 현상 공정을 행할 수 있기 때문에, 도 8b의 포토레지스트층(820)을 필요로 하지 않는다.
도 12c에 있어서, 해당 패턴화한 감광성 유전체층(1200)에 포토레지스트층(1220)을 형성하고, 해당 포토레지스트층을 패턴화하여, 해당 감광성 유전체층(1200)의 오목홈(1222)에 있어서의 포토레지스트를 제거한다.
해당 포토레지스트층의 패턴화는 노광 현상 공정에 의해 완성할 수 있다.
도 12d에 있어서, 해당 적어도 하나의 오목홈(1222)에 적어도 하나의 패드층(1202)을 형성한다.
해당 패드층(1202)이 해당 감광성 유전체층(1200) 및 포토레지스트층(1220)에 의해 형성된 오목홈(1222)의 제한으로, 양단부로부터 외측으로 넓어지지 않기 때문에, 해당 패드층(1202)의 사이즈를 대폭 축소시킬 수 있어, 그 사이즈를 용이하게 제어하고, 인접하는 패드층(1202)의 단락의 문제도 방지할 수 있다.
본 실시예에서는, 해당 패드층(1202)의 일부가 감광성 유전체층(1200)에 내측 끼움된다. 해당 패드층(1202)이 전해 도금 또는 무전해 도금에 의해 형성되어도 된다. 또는, 해당 패드층(1202)이 물리 기상 성장법에 의해 형성되어도 된다. 해당 패드층(1202)의 재질이 구리이다.
도 12e에 있어서, 해당 패드층(1202)에 적어도 하나의 보호 금속층(1204)을 형성하고, 해당 보호 금속층(1204)이 주로 해당 패드층(1202)의 상면만을 피복한다. 해당 보호 금속층(1204)의 재질이 크롬, 니켈, 팔라듐 및 금으로 이루어지는 군의 하나이다.
보호 금속층(1204)이 해당 감광성 유전체층(1200) 및 해당 포토레지스트층(1220)에 의해 형성된 오목홈(1222)의 제한으로, 주로 해당 패드층(1202)의 상면만을 피복한다. 패드층(1202)의 양단부로부터 외측으로 넓어지지 않기 때문에, 해당 보호 금속층(1204)의 사이즈를 대폭 축소시킬 수 있어, 그 사이즈를 용이하게 제어하고, 인접하는 보호 금속층(1204) 및 인접하는 패드층(1202)간의 단락의 문제를 방지할 수도 있다.
도 12f에 있어서, 해당 포토레지스트층(1220)을 제거한다.
도 12g에 있어서, 해당 감광성 유전체층(1200)에 솔더 레지스트층(1206)을 형성하고, 해당 솔더 레지스트층(1206)이 해당 보호 금속층(1204)을 노출시키기 위한 개공(1208)을 갖는다.
본 실시예에서는, 솔더 레지스트층(1206)의 개구 크기 및 높이의 설명 방법이 상기 다층 기판 표면 처리층 구조의 제조 방법의 실시예와 동일하다.
본 발명의 다층 기판 표면 처리층 구조 및 그 제조 방법은, 보호 금속층이 주로 패드층의 상면만을 피복하고, 패드층의 양단부로부터 외측으로 넓어지지 않기 때문에, 종래 기술에 있어서 패드층 및 보호 금속층을 예측할 수 없을 정도로 넓어져서 미세화할 수 없다는 문제를 해결할 수 있다.
본 발명을 바람직한 실시예를 사용하여 상기와 같이 설명했지만, 이것은 본 발명을 한정하기 위한 것은 아니고, 당업자라면 본 발명의 정신 및 범위로부터 일탈하지 않는 한, 각종 변경이나 수정을 가할 수 있으며, 따라서 본 발명의 보호 범위는 첨부한 특허 청구 범위에서 지정한 것을 기준으로 한다.
30, 40, 50, 60 다층 기판 표면 처리층 구조
100, 300, 400, 500, 600, 800, 900, 1000 유전체층
102 도전성 시드층
104, 302, 402, 502, 602, 802, 902, 1002, 1102, 1202 패드층
106, 304, 404, 504, 604, 804, 904, 1004, 1104, 1204 보호 금속층
108, 306, 406, 506, 806, 906, 1106, 1206 솔더 레지스트층
110, 822, 922, 1022, 1122, 1222 오목홈
308, 408, 508, 808, 908, 1108 개공
820, 920, 1220 포토레지스트층
1100, 1200 감광성 유전체층
1130, 1230 기판
S70 내지 S76 스텝

Claims (40)

  1. 유전체층과,
    해당 유전체층에 형성되거나 또는 일부가 해당 유전체층에 내측 끼움되는 적어도 하나의 패드층과,
    해당 적어도 하나의 패드층에 형성되어 해당 패드층과 접합되고, 주로 해당 적어도 하나의 패드층의 상면만을 피복하고, 외부 소자와 용접 또는 접촉하는 영역으로 하는 적어도 하나의 보호 금속층과,
    해당 유전체층에 형성되어 해당 적어도 하나의 보호 금속층을 노출시키기 위해 적어도 하나의 개공을 갖는 솔더 레지스트층을 포함하는 다층 기판 표면 처리층 구조.
  2. 제1항에 있어서, 해당 솔더 레지스트층이 해당 적어도 하나의 보호 금속층의 상면의 일부를 피복하는 구조.
  3. 제1항에 있어서, 해당 적어도 하나의 개공 면적이 해당 적어도 하나의 보호 금속층의 면적과 동등하거나 또는 보다 넓은 구조.
  4. 제1항에 있어서, 해당 솔더 레지스트층의 상면이 해당 적어도 하나의 패드층의 해당 상면보다도 낮은 구조.
  5. 제1항에 있어서, 해당 솔더 레지스트층의 상면이 해당 적어도 하나의 보호 금속층의 상면보다도 낮으며 또한 해당 적어도 하나의 패드층의 해당 상면보다도 높은 구조.
  6. 제1항에 있어서, 해당 유전체층의 재질이 폴리이미드인 구조.
  7. 제1항에 있어서, 해당 적어도 하나의 패드층의 재질이 구리인 구조.
  8. 제1항에 있어서, 해당 적어도 하나의 보호 금속층의 재질이 크롬, 니켈, 팔라듐 및 금으로 이루어지는 군에서 선택되는 하나인 구조.
  9. 제1항에 있어서, 아래에서부터 위로 적층되어 이루어지는 복수의 패드층을 포함하고, 해당 솔더 레지스트층의 상면이 이들 패드층의 해당 상면보다도 낮은 구조.
  10. 유전체층과,
    해당 유전체층에 내측 끼움되는 적어도 하나의 패드층과,
    해당 적어도 하나의 패드층에 형성되어 해당 패드층과 접합되고, 주로 해당 적어도 하나의 패드층의 상면만을 피복하고, 외부 소자와 용접 또는 접촉하는 영역으로 하고, 해당 유전체층에도 내측 끼움되는 적어도 하나의 보호 금속층을 포함하는 다층 기판 표면 처리층 구조.
  11. 제10항에 있어서, 해당 유전체층에 형성되어 해당 적어도 하나의 보호 금속층을 노출시키기 위해 개공을 갖는 솔더 레지스트층을 더 포함하는 구조.
  12. 제10항에 있어서, 해당 유전체층의 재질이 폴리이미드인 구조.
  13. 제10항에 있어서, 해당 적어도 하나의 패드층의 재질이 구리인 구조.
  14. 제10항에 있어서, 해당 적어도 하나의 보호 금속층의 재질이 크롬, 니켈, 팔라듐 및 금으로 이루어지는 군에서 선택되는 하나인 구조.
  15. 유전체층을 제공하는 스텝과,
    해당 유전체층에 적어도 하나의 패드층을 형성하는 스텝과,
    해당 적어도 하나의 패드층에 적어도 하나의 보호 금속층을 형성하는 스텝이며, 해당 적어도 하나의 보호 금속층이 주로 해당 적어도 하나의 패드층의 상면만을 피복하고, 해당 적어도 하나의 보호 금속층은 외부 소자와 용접 또는 접촉하는 영역으로 하는 스텝과,
    해당 유전체층에 솔더 레지스트층을 형성하는 스텝이며, 해당 솔더 레지스트층이 해당 적어도 하나의 보호 금속층을 노출시키기 위해 적어도 하나의 개공을 갖는 스텝을 포함하는 다층 기판 표면 처리층 구조의 제조 방법.
  16. 제15항에 있어서, 해당 유전체층에 해당 적어도 하나의 패드층을 형성하는 스텝은,
    해당 유전체층에 포토레지스트층을 형성하는 것과,
    해당 포토레지스트층을 패턴화하여, 해당 포토레지스트층에 적어도 하나의 오목홈을 형성하는 것과, 해당 적어도 하나의 오목홈에 해당 적어도 하나의 패드층을 형성하는 것을 포함하고,
    해당 적어도 하나의 패드층에 해당 적어도 하나의 보호 금속층을 형성하는 스텝은,
    해당 적어도 하나의 패드층에 적어도 하나의 보호 금속층을 형성하는 것과,
    해당 포토레지스트층을 제거하는 것을 포함하는 방법.
  17. 제16항에 있어서, 해당 포토레지스트층을 패턴화하여, 해당 포토레지스트층에 해당 적어도 하나의 오목홈을 형성하는 스텝 후에,
    해당 적어도 하나의 패드층의 일부를 해당 유전체층에 형성시키도록, 해당 적어도 하나의 오목홈의 하방의 해당 유전체층의 일부 또는 전부를 제거하는 스텝을 더 포함하는 방법.
  18. 제15항에 있어서, 해당 유전체층에 해당 적어도 하나의 패드층을 형성하는 스텝은,
    해당 유전체층에 적어도 하나의 오목홈을 형성하는 것과,
    해당 적어도 하나의 오목홈을 형성한 유전체층에 포토레지스트층을 형성하는 것과,
    해당 포토레지스트층을 패턴화하여, 해당 유전체층의 오목홈의 상방의 포토레지스트를 제거하는 것과,
    해당 유전체층 및 해당 포토레지스트층에 의해 형성된 오목홈에 적어도 하나의 패드층을 형성하는 것을 포함하고,
    해당 적어도 하나의 패드층에 해당 적어도 하나의 보호 금속층을 형성하는 스텝은,
    해당 적어도 하나의 패드층에 적어도 하나의 보호 금속층을 형성하는 것과,
    해당 포토레지스트층을 제거하는 것을 포함하는 방법.
  19. 제15항에 있어서, 해당 적어도 하나의 패드층 및 해당 적어도 하나의 보호 금속층이 전해 도금, 무전해 도금 또는 물리 기상 성장법에 의해 형성되는 방법.
  20. 제15항에 있어서, 해당 유전체층에 해당 솔더 레지스트층을 형성하는 스텝은,
    해당 유전체층 및 해당 적어도 하나의 보호 금속층에 해당 솔더 레지스트층을 형성하는 것이며, 해당 솔더 레지스트층이 해당 유전체층 및 해당 적어도 하나의 보호 금속층을 피복하는 것과,
    해당 솔더 레지스트층에 해당 적어도 하나의 보호 금속층을 노출시키도록, 해당 솔더 레지스트층에 해당 적어도 하나의 개공을 형성하는 것을 포함하는 방법.
  21. 제15항에 있어서, 해당 솔더 레지스트층이 해당 적어도 하나의 보호 금속층의 상면의 일부를 피복하는 방법.
  22. 제15항에 있어서, 해당 적어도 하나의 개공 면적이 해당 적어도 하나의 보호 금속층의 면적과 동등하거나 또는 보다 넓은 방법.
  23. 제15항에 있어서, 해당 솔더 레지스트층의 상면이 해당 적어도 하나의 패드층의 해당 상면보다도 낮은 방법.
  24. 제15항에 있어서, 해당 솔더 레지스트층의 상면이 해당 적어도 하나의 보호 금속층의 상면보다도 낮으며 또한 해당 적어도 하나의 패드층의 해당 상면보다도 높은 방법.
  25. 제15항에 있어서, 해당 유전체층의 재질이 폴리이미드인 방법.
  26. 제15항에 있어서, 해당 적어도 하나의 패드층의 재질이 구리인 방법.
  27. 제15항에 있어서, 해당 적어도 하나의 보호 금속층의 재질이 크롬, 니켈, 팔라듐 및 금으로 이루어지는 군에서 선택되는 하나인 방법.
  28. 제15항에 있어서, 해당 유전체층에 해당 적어도 하나의 패드층을 형성하는 스텝은,
    해당 유전체층에 아래에서부터 위로 적층되어 이루어지는 복수의 패드층을 형성하는 것이며, 해당 솔더 레지스트층의 상면이 이들 패드층의 상면보다도 낮은 것을 포함하는 방법.
  29. 유전체층을 제공하는 스텝과,
    해당 유전체층에 적어도 하나의 오목홈을 형성하는 스텝과,
    해당 적어도 하나의 오목홈에 패드층을 형성하는 스텝이며, 해당 패드층이 해당 유전체층에 내측 끼움되는 스텝과,
    해당 적어도 하나의 패드층에 적어도 하나의 보호 금속층을 형성하는 스텝이며, 해당 적어도 하나의 보호 금속층이 주로 해당 적어도 하나의 패드층의 상면만을 피복하고, 해당 적어도 하나의 보호 금속층은 외부 소자와 용접 또는 접촉하는 영역으로 하고, 해당 적어도 하나의 보호 금속층이 해당 유전체층에도 내측 끼움되는 스텝을 포함하는 다층 기판 표면 처리층 구조의 제조 방법.
  30. 제29항에 있어서, 해당 적어도 하나의 보호 금속층을 형성하는 스텝 후에,
    해당 유전체층에 솔더 레지스트층을 형성하는 스텝이며, 해당 솔더 레지스트층이 해당 적어도 하나의 보호 금속층을 노출시키기 위해 적어도 하나의 개공을 갖는 스텝을 더 포함하는 방법.
  31. 제29항에 있어서, 해당 유전체층의 재질이 폴리이미드인 방법.
  32. 제29항에 있어서, 해당 적어도 하나의 패드층의 재질이 구리인 방법.
  33. 제29항에 있어서, 해당 적어도 하나의 보호 금속층의 재질이 크롬, 니켈, 팔라듐 및 금으로 이루어지는 군에서 선택되는 하나인 방법.
  34. 기판을 제공하는 스텝과,
    해당 기판에 감광성 유전체층을 형성하는 스텝과,
    해당 감광성 유전체층을 패턴화하여, 해당 감광성 유전체층에 적어도 하나의 오목홈을 형성하는 스텝과,
    해당 적어도 하나의 오목홈에 적어도 하나의 패드층을 형성하는 스텝과,
    해당 패드층에 적어도 하나의 보호 금속층을 형성하는 스텝이며, 해당 적어도 하나의 보호 금속층이 주로 해당 적어도 하나의 패드층의 상면만을 피복하고, 해당 적어도 하나의 보호 금속층은 외부 소자와 용접 또는 접촉하는 영역으로 하는 스텝을 포함하는 다층 기판 표면 처리층 구조의 제조 방법.
  35. 제34항에 있어서, 해당 감광성 유전체층에 해당 적어도 하나의 오목홈을 형성하는 스텝 후에,
    해당 감광성 유전체층에 포토레지스트층을 형성하는 스텝과,
    해당 포토레지스트층을 패턴화하여, 해당 감광성 유전체층의 해당 오목홈의 상방의 포토레지스트를 제거하는 스텝을 더 포함하고,
    해당 적어도 하나의 오목홈에 해당 적어도 하나의 패드층을 형성하는 스텝은,
    해당 감광성 유전체층 및 해당 포토레지스트층에 의해 형성된 적어도 하나의 오목홈에 있어서, 해당 적어도 하나의 패드층에 적어도 다른 패드층을 형성하는 것이며, 해당 적어도 다른 패드층의 상면이 해당 감광성 유전체층의 상면보다도 높은 것을 포함하고,
    해당 패드층에 해당 적어도 하나의 보호 금속층을 형성하는 스텝은,
    해당 다른 패드층에 적어도 하나의 보호 금속층을 형성하는 것과,
    해당 포토레지스트층을 제거하는 것을 포함하는 방법.
  36. 제34항에 있어서, 해당 적어도 하나의 보호 금속층을 형성하는 스텝 후에,
    해당 감광성 유전체층에 솔더 레지스트층을 형성하는 스텝이며, 해당 솔더 레지스트층이 해당 적어도 하나의 보호 금속층을 노출시키기 위해 적어도 하나의 개공을 갖는 스텝을 더 포함하는 방법.
  37. 제34항에 있어서, 해당 적어도 하나의 패드층 및 해당 적어도 하나의 보호 금속층이 전해 도금, 무전해 도금 또는 물리 기상 성장법에 의해 형성되는 방법.
  38. 제34항에 있어서, 해당 감광성 유전체층의 주된 재질이 폴리이미드인 방법.
  39. 제34항에 있어서, 해당 적어도 하나의 패드층의 재질이 구리인 방법.
  40. 제34항에 있어서, 해당 적어도 하나의 보호 금속층의 재질이 크롬, 니켈, 팔라듐 및 금으로 이루어지는 군에서 선택되는 하나인 방법.
KR1020210040475A 2020-08-28 2021-03-29 다층 기판 표면 처리층 구조 및 그 제조 방법 KR102535762B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109129659 2020-08-28
TW109129659A TWI743970B (zh) 2020-08-28 2020-08-28 多層基板表面處理層結構及其製造方法

Publications (2)

Publication Number Publication Date
KR20220030152A true KR20220030152A (ko) 2022-03-10
KR102535762B1 KR102535762B1 (ko) 2023-05-30

Family

ID=75690100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210040475A KR102535762B1 (ko) 2020-08-28 2021-03-29 다층 기판 표면 처리층 구조 및 그 제조 방법

Country Status (6)

Country Link
US (2) US20220068849A1 (ko)
EP (1) EP3961679A1 (ko)
JP (1) JP7212661B2 (ko)
KR (1) KR102535762B1 (ko)
CN (1) CN114121870A (ko)
TW (1) TWI743970B (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343931A (ja) * 2001-05-17 2002-11-29 Hitachi Ltd 配線基板およびその製造方法、マルチチップモジュールおよびその製造方法並びにマルチチップモジュール実装構造体
JP2004063929A (ja) * 2002-07-31 2004-02-26 Kyocera Corp 配線基板およびこれを用いた電子装置
JP2006093271A (ja) * 2004-09-22 2006-04-06 Toppan Printing Co Ltd 配線基板の製造方法
JP2013070043A (ja) * 2011-09-06 2013-04-18 Daisho Denshi Co Ltd 片面プリント配線板およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165575A (ja) * 2002-11-15 2004-06-10 Kyocera Corp 配線基板の製造方法
TWI286372B (en) * 2003-08-13 2007-09-01 Phoenix Prec Technology Corp Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same
JP2012506628A (ja) * 2008-10-21 2012-03-15 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 基板上にはんだ堆積物を形成する方法
US20130105329A1 (en) * 2010-08-02 2013-05-02 Atotech Deutschland Gmbh Method to form solder deposits and non-melting bump structures on substrates
JP6061369B2 (ja) * 2012-01-30 2017-01-18 凸版印刷株式会社 配線基板およびその製造方法、ならびにはんだ付き配線基板の製造方法
US20130241058A1 (en) * 2012-03-16 2013-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wire Bonding Structures for Integrated Circuits
JP5694241B2 (ja) 2012-06-20 2015-04-01 巨擘科技股▲ふん▼有限公司Ｐｒｉｎｃｏ Ｃｏｒｐｏｒａｔｉｏｎ 多層基板の表面処理層の構造及びその製造方法
CN103779284A (zh) * 2012-10-22 2014-05-07 欣兴电子股份有限公司 封装载板与芯片封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343931A (ja) * 2001-05-17 2002-11-29 Hitachi Ltd 配線基板およびその製造方法、マルチチップモジュールおよびその製造方法並びにマルチチップモジュール実装構造体
JP2004063929A (ja) * 2002-07-31 2004-02-26 Kyocera Corp 配線基板およびこれを用いた電子装置
JP2006093271A (ja) * 2004-09-22 2006-04-06 Toppan Printing Co Ltd 配線基板の製造方法
JP2013070043A (ja) * 2011-09-06 2013-04-18 Daisho Denshi Co Ltd 片面プリント配線板およびその製造方法

Also Published As

Publication number Publication date
EP3961679A1 (en) 2022-03-02
JP2022039889A (ja) 2022-03-10
TW202209601A (zh) 2022-03-01
KR102535762B1 (ko) 2023-05-30
TWI743970B (zh) 2021-10-21
US20220068849A1 (en) 2022-03-03
JP7212661B2 (ja) 2023-01-25
CN114121870A (zh) 2022-03-01
US20240047392A1 (en) 2024-02-08

Similar Documents

Publication Publication Date Title
US7705456B2 (en) Semiconductor package substrate
US20060219567A1 (en) Fabrication method of conductive bump structures of circuit board
US6036836A (en) Process to create metallic stand-offs on an electronic circuit
US20120231621A1 (en) Manufacturing Method Of A Semiconductor Load Board
US11419222B2 (en) Method of manufacturing circuit board
JP2005116632A (ja) 半導体装置の製造方法および半導体装置
KR20030008531A (ko) 도금인입선 없는 인쇄회로기판의 제조방법
JP3606769B2 (ja) 半導体装置
US7627946B2 (en) Method for fabricating a metal protection layer on electrically connecting pad of circuit board
US6396157B2 (en) Semiconductor integrated circuit device and manufacturing method thereof
KR102535762B1 (ko) 다층 기판 표면 처리층 구조 및 그 제조 방법
TWI669034B (zh) 印刷電路板結構及其形成方法
JP2004103911A (ja) 配線形成方法
JP3972211B2 (ja) 半導体装置及びその製造方法
KR20130132089A (ko) 인쇄회로기판 및 그 제조 방법
KR100325925B1 (ko) 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법
JPH11354578A (ja) 半導体装置及びその製造方法
CN107680942B (zh) 线路载板及其制作方法
KR100339414B1 (ko) 반도체 파워 라인 분석용 패드의 형성 방법
US20180235089A1 (en) Wiring board and manufacturing method of wiring board
JP2003347472A (ja) 半導体装置及びその製造方法
JP2022119619A (ja) 配線基板及びその製造方法
KR101092989B1 (ko) 금속막 구조물 및 이의 형성 방법
KR20230133169A (ko) 유도성 컴포넌트를 가진 반도체 디바이스 및 그 형성 방법
KR100609647B1 (ko) 이중 이미지 공정에 의한 무도금 패턴을 갖는 비오씨기판의 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant