JP2022039889A - 多層基板表面処理層構造及びその製造方法 - Google Patents

多層基板表面処理層構造及びその製造方法 Download PDF

Info

Publication number
JP2022039889A
JP2022039889A JP2020195834A JP2020195834A JP2022039889A JP 2022039889 A JP2022039889 A JP 2022039889A JP 2020195834 A JP2020195834 A JP 2020195834A JP 2020195834 A JP2020195834 A JP 2020195834A JP 2022039889 A JP2022039889 A JP 2022039889A
Authority
JP
Japan
Prior art keywords
layer
protective metal
pad
metal layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020195834A
Other languages
English (en)
Other versions
JP7212661B2 (ja
Inventor
丕良 邱
Pei-Iiang Chiu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Princo Corp
Original Assignee
Princo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Princo Corp filed Critical Princo Corp
Publication of JP2022039889A publication Critical patent/JP2022039889A/ja
Application granted granted Critical
Publication of JP7212661B2 publication Critical patent/JP7212661B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05561—On the entire surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】パッド層の上面のみを被覆し、パッド層の両端から広がることがなく微細化された多層基板表面処理層構造を提供する。【解決手段】多層基板表面処理層構造３０において、誘電体層３００と、該誘電体層に形成されるか又は該誘電体層内に内嵌される少なくとも１つのパッド層３０２と、該少なくとも１つのパッド層に形成されて該パッド層と接合され、主に該少なくとも１つのパッド層の上面のみを被覆し、外部素子と溶接又は接触する領域とする少なくとも１つの保護金属層３０４と、該誘電体層に形成されて該少なくとも１つの保護金属層を露出するために少なくとも１つの開孔を有するソルダーレジスト層３０６とを含む。【選択図】図３

Description

本発明は、多層基板の技術分野に関し、特に多層基板表面処理層構造及び製造方法に関する。
図１に示すように、図１は従来技術の多層基板表面処理層構造を示す図である。
該多層基板表面処理層構造は、誘電体層１００、導電性シード層１０２、パッド層（ｐａｄ ｌａｙｅｒ）１０４、保護金属層１０６及びソルダーレジスト層（ｓｏｌｄｅｒ ｍａｓｋ ｌａｙｅｒ）１０８を含む。
該多層基板表面処理層構造を製造する際に、フォトレジスト層（図示せず）により該誘電体層１００の上方に凹溝１１０を形成し、スパッタリング又は蒸着などの乾式法により該導電性シード層１０２を該凹溝１１０の底部に形成するとともに、該誘電体層１００と接合され、該導電性シード層１０２がパッド層１０４のシード（ｓｅｅｄ）として、次いで該フォトレジスト層（図示せず）を除去し、電解めっき（ｅｌｅｃｔｒｏｐｌａｔｉｎｇ）又は無電解めっき（ｅｌｅｃｔｒｏｌｅｓｓ ｐｌａｔｉｎｇ）により、該導電性シード層１０２を中心に上方及び傍へ該パッド層１０４を成長させ、電解めっき又は無電解めっきにより該パッド層１０４の上方及び傍に該パッド層１０４を完全に被覆するように該保護金属層１０６を形成し、最後に該ソルダーレジスト層１０８を形成して該保護金属層１０６の一部又は全部を露出させる。
外部素子を銅材質のパッド層１０４に溶接する場合に、半田材又は他のフラックスを用いて該外部素子と該パッド層１０４とを固着し、該保護金属層１０６の目的は半田材又は他のフラックスと該パッド層１０４の銅とを接触して互いに溶融して金属間化合物（ＩｎｔｅｒＭｅｔａｌｌｉｃＣｏｍｐｏｕｎｄ，ＩＭＣ）を形成することで、該多層基板表面処理層の構造が弱くなり、製品信頼度を低減させることを防止することにある。
図２に示すように、図２は別の従来技術の多層基板表面処理層構造を示す図である。
図２の多層基板表面処理層構造と図１の多層基板表面処理層構造との相違は、該導電性シード層１０２を形成した後に、フォトレジスト層（図示せず）を除去せずに、電解めっき又は無電解めっきにより該導電性シード層１０２に該パッド層１０４を形成した後、該フォトレジスト層（図示せず）を除去することにある。
図１及び図２の多層基板表面処理層構造において、該ソルダーレジスト層１０８を形成し、該ソルダーレジスト層１０８に凹溝１１０を形成し、該凹溝１１０に該導電性シード層１０２、該パッド層１０４及び該保護金属層１０６を形成する。先にパッド層１０４及び保護金属層１０６を形成した後ソルダーレジスト層１０８を形成してもよく、ソルダーレジスト層１０８で開口して、保護金属層１０６を露出させる。
しかしながら、電解めっき又は無電解めっきにより該パッド層１０４及び該保護金属層１０６を形成する際に、該導電性シード層１０２の傍に広がることで、図１に示すように、該パッド層１０４及び該保護金属層１０６が広くなる。一般的に、該パッド層１０４の厚さが１０マイクロメートル（ｍｉｃｒｏｍｅｔｅｒ，μｍ）である場合に、該パッド層１０４の一端の幅が該導電性シード層１０２よりも外へ２～４マイクロメートル広がり、つまり該パッド層１０４全体（両端）の幅が該導電性シード層１０２よりも外へ４～８マイクロメートル広がる。該保護金属層１０６全体（両端）の幅が該導電性シード層１０２よりも外へ６～１０マイクロメートル広がる。
図２の多層基板表面処理層構造において、該保護金属層１０６全体（両端）の幅も該導電性シード層１０２よりも外へ６～１０マイクロメートル広がる。
なお、電解メッキ又は無電解メッキにより該パッド層１０４及び該保護金属層１０６を形成する際に、溶液中で行う必要があるため、濃度、温度、材質などを含む多くの要因が該パッド層１０４及び該保護金属層１０６の外へ広がる範囲に影響を与え、最終的に保護金属層を含むパッド層の大きさの制御が困難になる。
また、集積回路の配線距離が急速に微細化になる時代に、超急速集積回路ウエハの微細化速度に対応するために、隣接するパッド層の横方向ピッチがますます小さくなり、微細化速度は、４年前には約１０ナノメートル（ｎａｎｏｍｅｔｅｒ，ｎｍ）であり、今日では約５ナノメートルであり、西暦２０２６年後には２ナノメートル又は１ナノメートルまで進むことが予想される。ウエハの微細化に対応するため、ダイセルの隣接する導電性接点のピッチも急速に縮小し、現在の８０～１００ミクロンから５年後には３０ミクロン以下になると予想される。隣り合うパッド層（ダイセルの導電性接点と電気的に接続するための）のピッチが３０μｍ以下である場合に、パッド層の幅が１８μｍ未満となり、電解めっき又は無電解めっきの予測できない広がりが、図１及び図２のパッド層１０４及び保護金属層１０６の微細化の障害となる。
そのため、上記のような従来技術の問題に対して解決方法を提供する必要がある。
本発明は、従来技術における問題を解決することができる多層基板表面処理層構造及びその製造方法を提供する。
本発明の多層基板表面処理層構造は、誘電体層と、該誘電体層に形成されるか又は該誘電体層内に部分が内嵌される少なくとも１つのパッド層と、該少なくとも１つのパッド層に形成されて該パッド層と接合され、主に該少なくとも１つのパッド層の上面のみを被覆し、外部素子と溶接又は接触する領域とする少なくとも１つの保護金属層と、該誘電体層に形成されて該少なくとも１つの保護金属層を露出するために少なくとも１つの開孔を有するソルダーレジスト層と、を含む。
本発明の多層基板表面処理層構造は、誘電体層と、該誘電体層に内嵌される少なくとも１つのパッド層と、該少なくとも１つのパッド層に形成されて該パッド層と接合され、主に該少なくとも１つのパッド層の上面のみを被覆し、外部素子と溶接又は接触する領域とし、該誘電体層内にも内嵌される少なくとも１つの保護金属層と、を含む。
本発明の多層基板表面処理層構造の製造方法は、誘電体層を提供するステップと、該誘電体層に少なくとも１つのパッド層を形成するステップと、該少なくとも１つのパッド層に少なくとも１つの保護金属層を形成するステップであって、該少なくとも１つの保護金属層が主に該少なくとも１つのパッド層の上面のみを被覆し、該少なくとも１つの保護金属層は外部素子と溶接又は接触する領域とするステップと、該誘電体層にソルダーレジスト層を形成するステップであって、該ソルダーレジスト層が該少なくとも１つの保護金属層を露出するために少なくとも１つの開孔を有するステップと、を含む。
本発明の多層基板表面処理層構造の製造方法は、誘電体層を提供するステップと、該誘電体層に少なくとも１つの凹溝を形成するステップと、該少なくとも１つの凹溝には該誘電体層に内嵌されるパッド層を形成するステップと、該少なくとも１つのパッド層に少なくとも１つの保護金属層を形成するステップであって、該少なくとも１つの保護金属層が主に該少なくとも１つのパッド層の上面のみを被覆し、該少なくとも１つの保護金属層は外部素子と溶接又は接触する領域とし、該少なくとも１つの保護金属層が該誘電体層にも内嵌されるステップと、を含む。
本発明の多層基板表面処理層構造の製造方法は、基板を提供するステップと、該基板に感光性誘電体層を形成するステップと、該感光性誘電体層をパターン化し、該感光性誘電体層に少なくとも１つの凹溝を形成するステップと、該少なくとも１つの凹溝に少なくとも１つのパッド層を形成するステップと、該パッド層に少なくとも１つの保護金属層を形成するステップであって、該少なくとも１つの保護金属層が主に該少なくとも１つのパッド層の上面のみを被覆し、該少なくとも１つの保護金属層は外部素子と溶接又は接触する領域とするステップと、を含む。
本発明の多層基板表面処理層構造及びその製造方法において、保護金属層が主にパッド層の上面のみを被覆し、パッド層の両端から外へ広がることがなく、該パッド層及び該保護金属層の本来の機能にも影響しないため、従来技術においてパッド層が予測できないほど広がって微細化できないという問題を解決することができる。
図１は従来技術の多層基板表面処理層構造を示す図である。 図２は別の従来技術の多層基板表面処理層構造を示す図である。 図３は本発明の一実施例に係る多層基板表面処理層構造を示す図である。 図４は本発明の別の実施例に係る多層基板表面処理層構造を示す図である。 図５は本発明のさらに別の実施例に係る多層基板表面処理層構造を示す図である。 図６は本発明のさらなる一実施例に係る多層基板表面処理層構造を示す図である。 図７は本発明の一実施例に係る多層基板表面処理層構造の製造方法のフローチャートを示す図である。 図８Ａは本発明の一実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。 図８Ｂは本発明の一実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。 図８Ｃは本発明の一実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。 図８Ｄは本発明の一実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。 図８Ｅは本発明の一実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。 図８Ｆは本発明の一実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。 図９Ａは本発明の別の実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。 図９Ｂは本発明の別の実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。 図９Ｃは本発明の別の実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。 図９Ｄは本発明の別の実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。 図９Ｅは本発明の別の実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。 図９Ｆは本発明の別の実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。 図９Ｇは本発明の別の実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。 図１０Ａは本発明のさらに別の実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。 図１０Ｂは本発明のさらに別の実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。 図１０Ｃは本発明のさらに別の実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。 図１０Ｄは本発明のさらに別の実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。 図１１Ａは本発明のさらなる一実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。 図１１Ｂは本発明のさらなる一実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。 図１１Ｃは本発明のさらなる一実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。 図１１Ｄは本発明のさらなる一実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。 図１１Ｅは本発明のさらなる一実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。 図１２Ａは本発明のさらなる別の実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。 図１２Ｂは本発明のさらなる別の実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。 図１２Ｃは本発明のさらなる別の実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。 図１２Ｄは本発明のさらなる別の実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。 図１２Ｅは本発明のさらなる別の実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。 図１２Ｆは本発明のさらなる別の実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。 図１２Ｇは本発明のさらなる別の実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。
本発明の目的、技術的解決手段及び効果をより明瞭、明確にするために、以下では図面及び実施例を参照しながら本発明をさらに詳細に説明する。本明細書で説明される具体的な実施例は、本発明を解釈するためだけのものであり、本発明の明細書で使用される「実施例」という用語は、実例、例示又は例として役立つことを意味し、本発明を限定するためのものではないことを理解されたい。さらに、本発明の明細書及び添付の特許請求の範囲で使用される冠詞「ａ」及び「ａｎ」は、単数形が特に指定されない限り、又は文脈から明らかに特定されない限り、「１つまたは複数」を意味すると一般的に解釈され得る。また、添付図面において、類似又は同一の構造、機能を持つ要素は、同じ要素番号で示される。
図３を参照すると、図３は本発明の一実施例に係る多層基板表面処理層構造３０を示す図である。
該多層基板表面処理層構造３０は、誘電体層３００、少なくとも１つのパッド層（本実施例ではパッド層３０２を含む）、少なくとも１つの保護金属層（本実施例では保護金属層３０４を含む）及びソルダーレジスト層３０６を含む。
該誘電体層３００の材質がポリイミド（Ｐｏｌｙｉｍｉｄｅ，ＰＩ）である。
該パッド層３０２が該誘電体層３００に形成される。該パッド層３０２の材質が銅である。
該保護金属層３０４が該パッド層３０２に形成されて該パッド層３０２と接合され、該保護金属層３０４が主に該パッド層３０２の上面のみを被覆し、該保護金属層３０４は外部素子と溶接又は接触する領域とする。具体的には、該保護金属層３０４が該パッド層３０２の両端から外へ広がることがなく、該パッド層３０２及び該保護金属層３０４の本来の機能に影響を与えることがない。該保護金属層３０４の材質がクロム、ニッケル、パラジウム及び金からなる群から選ばれる１つである。
該ソルダーレジスト層３０６が該誘電体層３００に形成されて該保護金属層３０４を露出するために少なくとも１つの開孔（本実施例では開孔３０８を含む）を有する。本実施例では、該ソルダーレジスト層３０６が該保護金属層３０４の上面の一部を被覆して該保護金属層３０４の該上面の他の部分を露出する。該ソルダーレジスト層３０６が該保護金属層３０４の該上面の一部を被覆するため、該開孔３０８の下面の面積が該保護金属層３０４の面積よりも小さい。該保護金属層３０４の面積が該保護金属層３０４の上面の面積又は該保護金属層３０４の下面の面積であり、該保護金属層３０４の上面の面積が該保護金属層３０４の下面の面積に等しい。
図４を参照すると、図４は本発明の別の実施例に係る多層基板表面処理層構造４０を示す図である。
該多層基板表面処理層構造４０は、誘電体層４００、少なくとも１つのパッド層（本実施例ではパッド層４０２を含む）、少なくとも１つの保護金属層（本実施例では保護金属層４０４を含む）及びソルダーレジスト層４０６を含む。
該誘電体層４００の材質がポリイミドである。
該パッド層４０２が該誘電体層４００に形成される。該パッド層４０２の材質が銅である。
該保護金属層４０４が該パッド層４０２に形成されて該パッド層４０２と接合され、該保護金属層４０４が主に該パッド層４０２の上面のみを被覆し、該保護金属層４０４は外部素子と溶接又は接触する領域とする。具体的には、該保護金属層４０４が該パッド層４０２の両端から外へ広がることがなく、該パッド層４０２及び該保護金属層４０４の本来の機能に影響を与えることがない。該保護金属層４０４の材質がクロム、ニッケル、パラジウム及び金からなる群から選ばれる１つである。
該ソルダーレジスト層４０６が該誘電体層４００に形成されて該保護金属層４０４の上面を露出するために少なくとも１つの開孔（本実施例では開孔４０８を含む）を有する。本実施例では、該開孔４０８の下面の面積が該保護金属層４０４の面積に等しい。つまり、該パッド層４０２の両端及び該保護金属層４０４の両端が該ソルダーレジスト層４０６と接合される。該保護金属層４０４の面積が該保護金属層４０４の上面の面積又は該保護金属層４０４の下面の面積であり、該保護金属層４０４の上面の面積が該保護金属層４０４の下面の面積に等しい。別の実施例では、該開孔４０８の下面の面積が該保護金属層４０４の面積よりも大きくてもよい。該ソルダーレジスト層４０６の上面が該保護金属層４０４の上面よりも高い。
図５を参照すると、図５は本発明のさらに別の実施例に係る多層基板表面処理層構造５０を示す図である。
該多層基板表面処理層構造５０は、誘電体層５００、少なくとも１つのパッド層（本実施例ではパッド層５０２を含む）、少なくとも１つの保護金属層（本実施例では保護金属層５０４を含む）及びソルダーレジスト層５０６を含む。
該誘電体層５００の材質がポリイミドである。
該パッド層５０２が該誘電体層５００に形成される。該パッド層５０２の材質が銅である。
該保護金属層５０４が該パッド層５０２に形成されて該パッド層５０２と接合され、該保護金属層５０４が主に該パッド層５０２の上面のみを被覆し、該保護金属層５０４は外部素子と溶接又は接触する領域とする。具体的には、該保護金属層５０４が該パッド層５０２の両端から外へ広がることがなく、該パッド層５０２及び該保護金属層５０４の本来の機能に影響を与えることがない。該保護金属層５０４の材質がクロム、ニッケル、パラジウム及び金からなる群から選ばれる１つである。
該ソルダーレジスト層５０６が該誘電体層５００に形成されて該保護金属層５０４の上面及び両端を露出して、該パッド層５０２の両端の一部を露出するために少なくとも１つの開孔（本実施例では開孔５０８を含む）を有する。本実施例では、該ソルダーレジスト層５０６の上面が該パッド層５０２の上面よりも低い。つまり、該パッド層５０２の両端の一部が該ソルダーレジスト層５０６と接合される。別の実施例では、該ソルダーレジスト層５０６の上面が該保護金属層５０４の上面よりも低く、該パッド層５０２の上面よりも高くてもよい。つまり、該保護金属層５０４の両端の一部及び該パッド層５０２の両端が該ソルダーレジスト層５０６と接合される。
別の実施例では、該多層基板表面処理層構造５０は、下から上に積層されてなる複数のパッド層５０２を含み、該ソルダーレジスト層５０６の上面がこれらのパッド層５０２の上面よりも低い。
図６を参照すると、図６は本発明のさらなる一実施例に係る多層基板表面処理層構造６０を示す図である。
該多層基板表面処理層構造６０は、誘電体層６００、少なくとも１つのパッド層（本実施例ではパッド層６０２を含む）及び少なくとも１つの保護金属層（本実施例では保護金属層６０４を含む）を含む。
該誘電体層６００の材質がポリイミドである。
該パッド層６０２が該誘電体層６００に形成されて内嵌される。該パッド層６０２の材質が銅である。
該保護金属層６０４が該パッド層６０２に形成されて該パッド層６０２と接合され、該保護金属層６０４が主に該パッド層６０２の上面のみを被覆し、該保護金属層６０４は外部素子と溶接又は接触する領域とする。具体的には、該保護金属層６０４が該パッド層６０２の両端から外へ広がることがなく、該パッド層６０２及び該保護金属層６０４の本来の機能に影響を与えることがない。該保護金属層６０４の材質がクロム、ニッケル、パラジウム及び金からなる群から選ばれる１つである。本実施例では、該保護金属層６０４が誘電体層６００にも内嵌される。
該パッド層６０２及び該保護金属層６０４がいずれも該誘電体層６００に内嵌されるため、該パッド層６０２及び該保護金属層６０４がいずれも該誘電体層６００に制限され、両端へ広がることがない。且つ該パッド層６０２の両端及び該保護金属層６０４の両端が該誘電体層６００と接合される。
図７を参照すると、図７は本発明の一実施例に係る多層基板表面処理層構造の製造方法のフローチャートを示す図である。
ステップＳ７０において、誘電体層を提供する。
ステップＳ７２において、該誘電体層に少なくとも１つのパッド層を形成する。
ステップＳ７４において、該少なくとも１つのパッド層に少なくとも１つの保護金属層を形成し、該少なくとも１つの保護金属層が主に該少なくとも１つのパッド層の上面のみを被覆し、該少なくとも１つの保護金属層は外部素子と溶接又は接触する領域とする。
ステップＳ７６において、該誘電体層にソルダーレジスト層を形成し、該ソルダーレジスト層が該少なくとも１つの保護金属層を露出するために少なくとも１つの開孔を有する。
図８Ａ～図８Ｆを参照すると、図８Ａ～図８Ｆは本発明の一実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。
図８Ａにおいて、誘電体層８００を提供する。
該誘電体層８００の材質がポリイミドである。
図８Ｂにおいて、該誘電体層８００にフォトレジスト層８２０を形成し、該フォトレジスト層８２０をパターン化し、該フォトレジスト層８２０に少なくとも１つの凹溝８２２を形成する。
該フォトレジスト層８２０をパターン化することは該フォトレジスト層８２０を露光及び現像する工程を含む。
図８Ｃにおいて、該少なくとも１つの凹溝８２２に（該誘電体層８００に）少なくとも１つのパッド層（本実施例ではパッド層８０２を含む）を形成する。
該パッド層８０２が該フォトレジスト層８２０の凹溝８２２の制限で両端から外へ広がることがないため、該パッド層８０２のサイズを大幅に縮小させることができ、隣り合うパッド層８０２の短絡の問題を防止することができる。該パッド層８０２が電解めっき（ｅｌｅｃｔｒｏｐｌａｔｉｎｇ）又は無電解めっき（ｅｌｅｃｔｒｏｌｅｓｓ ｐｌａｔｉｎｇ）により形成されてもよい。又は、該パッド層８０２が物理気相成長法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，ＰＶＤ）により形成されてもよい。該パッド層８０２の材質が銅である。
図８Ｄにおいて、該パッド層８０２に少なくとも１つの保護金属層（本実施例では保護金属層８０４を含む）を形成し、該保護金属層８０４が主に該パッド層８０２の上面のみを被覆する。
該保護金属層８０４が該フォトレジスト層８２０の凹溝８２２の制限で該パッド層８０２の上面のみを被覆し、該パッド層８０２の両端から外へ広がることがないため、該保護金属層８０４のサイズを大幅に縮小させることができ、隣り合う保護金属層８０４又はパッド層８０２の短絡の問題を防止することができる。
該保護金属層８０４が電解めっき又は無電解めっきにより形成されてもよい。又は、該保護金属層８０４が物理気相成長法により形成されてもよい。該保護金属層８０４の材質がクロム、ニッケル、パラジウム及び金からなる群から選ばれる１つである。
図８Ｅにおいて、該フォトレジスト層８２０を除去する。
図８Ｆにおいて、該誘電体層８００にソルダーレジスト層８０６を形成し、該ソルダーレジスト層８０６が該保護金属層８０４を露出するために少なくとも１つの開孔８０８を有する。
本実施例では、該ソルダーレジスト層８０６が該保護金属層８０４の上面の一部を被覆して該保護金属層８０４の該上面の他の部分を露出する。該ソルダーレジスト層８０６が該保護金属層８０４の該上面の一部を被覆するため、該開孔８０８の下面の面積が該保護金属層８０４の面積よりも小さい。
別の実施例では、図４と類似し、該開孔８０８の下面の面積が該保護金属層８０４の面積と等しくてもよい。該保護金属層８０４の面積が該保護金属層８０４の上面の面積又は該保護金属層８０４の下面の面積であり、該保護金属層８０４の上面の面積が該保護金属層８０４の下面の面積に等しい。該ソルダーレジスト層８０６の上面が該保護金属層８０４の上面よりも高くてもよい。つまり、該パッド層８０２の両端及び該保護金属層８０４の両端が該ソルダーレジスト層８０６と接合される。
さらに別の実施例では、該開孔８０８の下面の面積が該保護金属層８０４の面積よりも大きくてもよい。該ソルダーレジスト層８０６の上面が該保護金属層８０４の上面よりも高くてもよい。
さらに別の実施例では、図５と類似し、該ソルダーレジスト層８０６が該誘電体層８００に形成されて該保護金属層８０４の上面及び両端を露出して、該パッド層８０２の両端の一部を露出するために少なくとも１つの開孔８０８を有する。該ソルダーレジスト層８０６の上面が該パッド層８０２の上面よりも低くてもよい。つまり、該パッド層８０２の両端の一部が該ソルダーレジスト層８０６と接合される。又は、該ソルダーレジスト層８０６の上面が該保護金属層８０４の上面よりも低く、該パッド層８０２の上面よりも高くてもよい。つまり、該保護金属層８０４の両端の一部及び該パッド層８０２の両端が該ソルダーレジスト層８０６と接合される。
一実施例では、図８Ｂのステップの後に、多層基板表面処理層構造の製造方法がさらに該誘電体層８００に少なくとも１つの凹溝（凹溝８２２の位置に対応する）を形成させるように、該凹溝８２２の下の該誘電体層８００の一部又は全部を除去するステップを含み、次いで図８Ｃ及び図８Ｄのステップにおいて、該パッド層８０２又は該保護金属層８０４の全部を該誘電体層８００に形成させるように、該パッド層８０２及び該保護金属層８０４が該誘電体層８００及び該フォトレジスト層８２０により形成された凹溝に形成される。又は、該パッド層８０２の一部が該誘電体層８００に形成される。又は、該保護金属層８０４の一部が該誘電体層８００に形成される。該凹溝８２２の下の該誘電体層８００の一部又は全部を除去することは、レーザ照射又は反応性イオンエッチング（Ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）法により完成することができる。
一実施例において、図８Ｃのステップは該誘電体層８００に複数のパッド層８０２を形成することを含み、該ソルダーレジスト層８０６の上面がこれらのパッド層８０２の該上面よりも低く、これらのパッド層８０２及び該保護金属層８０４がウエハテストのプローブとしてもよく、該複数のパッド層８０２が下から上に積層されてなり、先に図８Ｃにおけるパッド層８０２を形成し、次に図８Ｅによってフォトレジスト層を除去し、さらに２番目の図８Ｃのパッド層８０２を形成して１番目のパッド層８０２に積層し、さらに図８Ｅによってフォトレジスト層８２０を除去し、上記ステップを繰り返し行って複数のこれらのパッド層８０２を形成し、最後に保護金属層８０４を形成する。
図９Ａ～図９Ｇを参照すると、図９Ａ～図９Ｇは本発明の別の実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。
図９Ａにおいて、誘電体層９００を提供する。
該誘電体層９００の材質がポリイミドである。
図９Ｂにおいて、該誘電体層９００に少なくとも１つの凹溝９２２を形成し、該凹溝９２２がレーザ照射又は反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ ｅｔｃｈｉｎｇ）により完成することができる。
図９Ｃにおいて、凹溝９２２を形成した後に該誘電体層９００にフォトレジスト層９２０を形成し、該フォトレジスト層９２０をパターン化して該誘電体層９００の凹溝９２２の上方のフォトレジストを除去する。
該フォトレジスト層９２０をパターン化して該誘電体層９００の凹溝９２２の上方のフォトレジストを除去するステップは該フォトレジスト層９２０を露光及び現像する工程を含む。
図９Ｄにおいて、該誘電体層９００及び該フォトレジスト層９２０により形成された凹溝９２２に少なくとも１つのパッド層９０２を形成する。
該パッド層９０２が該誘電体層９００及び該フォトレジスト層９２０により形成された凹溝９２２の制限で、両端から外へ広がることがないため、該パッド層９０２のサイズを大幅に縮小させることができ、隣り合うパッド層９０２の短絡の問題を防止することができる。該パッド層９０２が電解めっき又は無電解めっきにより形成されてもよい。又は、該パッド層９０２が物理気相成長法により形成されてもよい。該パッド層９０２の材質が銅である。
図９Ｅにおいて、該パッド層９０２に少なくとも１つの保護金属層９０４を形成し、該保護金属層９０４が主に該パッド層９０２の上面のみを被覆する。
該保護金属層９０４が該誘電体層９００及び該フォトレジスト層９２０により形成された凹溝９２２の制限で、両端から外へ広がることがないため、該保護金属層９０４のサイズを制御可能にし、大幅に縮小させることができ、隣り合う保護金属層９０４又はパッド層９０２の短絡の問題を防止することができる。
該保護金属層９０４が電解めっき又は無電解めっきにより形成されてもよいか、又は、該保護金属層９０４が物理気相成長法により形成されてもよい。該保護金属層９０４の材質がクロム、ニッケル、パラジウム及び金からなる群から選ばれる１つである。
図９Ｆにおいて、該フォトレジスト層９２０を除去する。
図９Ｇにおいて、該誘電体層９００にソルダーレジスト層９０６を形成し、該ソルダーレジスト層９０６が該保護金属層９０４を露出するために少なくとも１つの開孔９０８を有する。
本実施例では、該ソルダーレジスト層９０６が該保護金属層９０４の上面の一部を被覆して、該保護金属層９０４の該上面の他の部分を露出する。該ソルダーレジスト層９０６が該保護金属層９０４の該上面の一部を被覆するため、該開孔９０８の下面の面積が該保護金属層９０４の面積よりも小さい。該保護金属層９０４の面積が該保護金属層９０４の上面の面積又は該保護金属層９０４の下面の面積であり、該保護金属層９０４の上面の面積が該保護金属層９０４の下面の面積に等しい。
該ソルダーレジスト層９０６が被覆する面積及び高さについて、本実施例は図８Ａ～図８Ｆの実施例と同じであり、段落００５４～００７０の関連説明を参照することができる。
図１０Ａ～図１０Ｄに示すように、図１０Ａ～１０Ｄは本発明のさらに別の実施例に係る多層基板表面処理層構造の製造方法を示す図である。
図１０Ａにおいて、誘電体層１０００を提供し、該誘電体層の材質がポリイミドである。
図１０Ｂにおいて、該誘電体層１０００に少なくとも１つの凹溝１０２２を形成し、該凹溝１０２２がレーザ照射又は反応性イオンエッチング法などにより完成することができる。
図１０Ｃにおいて、該誘電体層１０００の凹溝１０２２に少なくとも１つのパッド層１００２を形成し、且つ該パッド層１００２が該誘電体層１０００に内嵌され、即ち該パッド層１００２の上面が該誘電体層１０００の上面よりも低い。
該パッド層１００２が電解めっき又は無電解めっきにより形成されてもよい。又は、物理気相成長法により形成される。
図１０Ｃから分かるように、該パッド層１００２形成時に、該誘電体層１０００における該凹溝１０２２の制限により、外へ広がることができないため、そのサイズを制御可能にし、該パッド層１００２のサイズを容易に極小にさせ、隣り合う両パッド層１００２も短絡の問題を防止することができる。該パッド層１００２の材質が銅である。
図１０Ｄにおいて、該少なくとも１つのパッド層１００２に少なくとも１つの保護金属層１００４を形成し、該少なくとも１つの保護金属層１００４が主に該少なくとも１つのパッド層１００２の上面のみを被覆し、該少なくとも１つの保護金属層１００４は外部素子と溶接又は接触する領域とし、該少なくとも１つの保護金属層１００４が該誘電体層１０００にも内嵌される。
該保護金属層１００４が電解めっき又は無電解めっきにより形成されてもよいか、又は、物理気相成長法により形成される。
図１０Ｄから分かるように、該保護金属層１００４が該誘電体層１０００に内嵌され、該保護金属層１００４形成時に、該誘電体層１０００における該凹溝１０２２の制限により、外へ広がることができないため、そのサイズを制御可能にし、該保護金属層１００４のサイズを容易に極小にさせ、隣り合う両パッド層１００２又は隣り合う両保護金属層１００４も短絡の問題を防止することができる。該少なくとも１つの保護金属層１００４の材質がクロム、ニッケル、パラジウム及び金からなる群の１つである。
本実施例では、該保護金属層１００４が完成した後に、必要に応じて該誘電体層１０００にソルダーレジスト層（図示せず）を増加してもよく、該ソルダーレジスト層が該少なくとも１つの保護金属層１００４を露出するために少なくとも１つの開孔を有する。
該ソルダーレジスト層の面積及び高さが図８Ａ～図８Ｆ及び図９Ａ～図９Ｇの実施例と同じであり、ここではその説明を省略する。
図１１Ａ～図１１Ｅを参照すると、図１１Ａ～図１１Ｅは本発明のさらなる一実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。
図１１Ａにおいて、基板１１３０を提供する。
該基板１１３０が単層基板又は多層基板であってもよい。
図１１Ｂにおいて、該基板１１３０に感光性誘電体層１１００を形成し、該感光性誘電体層１１００をパターン化し、該感光性誘電体層１１００に少なくとも１つの凹溝１１２２を形成する。
該感光性誘電体層１１００をパターン化することは該感光性誘電体層１１００を露光及び現像する工程を含む。該感光性誘電体層１１００が直接露光及び現像工程を行うことができるため、図８Ｂのフォトレジスト層８２０を必要としない。
図１１Ｃにおいて、該少なくとも１つの凹溝１１２２に少なくとも１つのパッド層（本実施例ではパッド層１１０２を含む）を形成する。
該パッド層１１０２が該感光性誘電体層１１００の凹溝１１２２の制限で両端から外へ広がることがないため、該パッド層１１０２のサイズを大幅に縮小させることができ、そのサイズを容易に制御し、隣り合うパッド層１１０２の短絡の問題を防止することができる。本実施例では、該パッド層１１０２が該感光性誘電体層１１００に内嵌される。該パッド層１１０２が電解めっき又は無電解めっきにより形成されてもよい。又は、該パッド層１１０２が物理気相成長法により形成されてもよい。該パッド層１１０２の材質が銅である。
図１１Ｄにおいて、該パッド層１１０２に少なくとも１つの保護金属層（本実施例では保護金属層１１０４を含む）を形成し、該保護金属層１１０４が主に該パッド層１１０２の上面のみを被覆する。
該保護金属層１１０４が該感光性誘電体層１１００の凹溝１１２２の制限で該パッド層１１０２の上面のみを被覆し、該パッド層１１０２の両端から外へ広がることがないため、該保護金属層１１０４のサイズを大幅に縮小させることができ、そのサイズを容易に制御し、隣り合う保護金属層１１０４及びパッド層１１０２の間の短絡の問題を防止することもできる。該少なくとも１つの保護金属層１１０４の材質がクロム、ニッケル、パラジウム及び金からなる群の１つである。
図１１Ｅにおいて、該感光性誘電体層１１００にソルダーレジスト層１１０６を形成し、該ソルダーレジスト層１１０６が該保護金属層１１０４を露出するために少なくとも１つの開孔１１０８を有する。
本実施例では、該ソルダーレジスト層１１０６が該保護金属層１１０４の上面の一部を被覆して該保護金属層１１０４の該上面の他の部分を露出する。該ソルダーレジスト層１１０６が該保護金属層１１０４の該上面の一部を被覆するため、該開孔１１０８の下面の面積が該保護金属層１１０４の面積よりも小さい。該保護金属層１１０４の面積が該保護金属層１１０４の上面の面積又は該保護金属層１１０４の下面の面積であり、該保護金属層１１０４の上面の面積が該保護金属層９０４の下面の面積に等しい。
本実施例では、ソルダーレジスト層１１０６が必要に応じて被覆してもよく、その開口の大きさ及び高さが前記多層基板表面処理層構造の製造方法の実施例の説明方法と同じである。
図１２Ａ～図１２Ｇを参照すると、図１２Ａ～図１２Ｇは本発明のさらなる別の実施例に係る多層基板表面処理層構造の製造方法の詳細なフローチャートを示す図である。
図１２Ａにおいて、基板１２３０を提供する。
該基板１２３０が単層基板又は多層基板であってもよい。
図１２Ｂにおいて、該基板１２３０に感光性誘電体層１２００を形成し、該感光性誘電体層１２００をパターン化し、該感光性誘電体層１２００に少なくとも１つの凹溝１２２２を形成する。該感光性誘電体層１２００の主な材質がポリイミドである。
該感光性誘電体層１２００をパターン化することは該感光性誘電体層１２００を露光及び現像する工程を含む。該感光性誘電体層１２００が直接露光現像工程を行うことができるため、図８Ｂのフォトレジスト層８２０を必要としない。
図１２Ｃにおいて、該パターン化した感光性誘電体層１２００にフォトレジスト層１２２０を形成し、該フォトレジスト層をパターン化して、該感光性誘電体層１２００の凹溝１２２２におけるフォトレジストを除去する。
該フォトレジスト層のパターン化は、露光現像工程により完成することができる。
図１２Ｄにおいて、該少なくとも１つの凹溝１２２２に少なくとも１つのパッド層１２０２を形成する。
該パッド層１２０２が該感光性誘電体層１２００及びフォトレジスト層１２２０により形成された凹溝１２２２の制限で、両端から外へ広がることがないため、該パッド層１２０２のサイズを大幅に縮小させることができ、そのサイズを容易に制御し、隣り合うパッド層１２０２の短絡の問題も防止することができる。
本実施例では、該パッド層１２０２の一部が感光性誘電体層１２００に内嵌される。該パッド層１２０２が電解めっき又は無電解めっきにより形成されてもよい。又は、該パッド層１２０２が物理気相成長法により形成されてもよい。該パッド層１２０２の材質が銅である。
図１２Ｅにおいて、該パッド層１２０２に少なくとも１つの保護金属層１２０４を形成し、該保護金属層１２０４が主に該パッド層１２０２の上面のみを被覆する。該保護金属層１２０４の材質がクロム、ニッケル、パラジウム及び金からなる群の１つである。
保護金属層１２０４が該感光性誘電体層１２００及び該フォトレジスト層１２２０により形成された凹溝１２２２の制限で、主に該パッド層１２０２の上面のみを被覆する。パッド層１２０２の両端から外へ広がることがないため、該保護金属層１２０４のサイズを大幅に縮小させることができ、そのサイズを容易に制御し、隣り合う保護金属層１２０４及び隣り合うパッド層１２０２の間の短絡の問題を防止することもできる。
図１２Ｆにおいて、該フォトレジスト層１２２０を除去する。
図１２Ｇにおいて、該感光性誘電体層１２００にソルダーレジスト層１２０６を形成し、該ソルダーレジスト層１２０６が該保護金属層１２０４を露出するための開孔１２０８を有する。
本実施例では、ソルダーレジスト層１２０６の開口の大きさ及び高さの説明方法が前記多層基板表面処理層構造の製造方法の実施例と同じである。
本発明の多層基板表面処理層構造及びその製造方法は、保護金属層が主にパッド層の上面のみを被覆し、パッド層の両端から外へ広がることがないため、従来技術においてパッド層及び保護金属層が予測できないほど広がって微細化できないという問題を解決することができる。
本発明を好ましい実施例を用いて上記の通りに説明したが、これは本発明を限定するためのものではなく、当業者であれば、本発明の精神及び範囲から逸脱しない限り、様々な変更や修正を加えることができ、したがって、本発明の保護範囲は、添付の特許請求の範囲で指定したものを基準とする。
３０、４０、５０、６０ 多層基板表面処理層構造
１００、３００、４００、５００、６００、８００、９００、１０００ 誘電体層
１０２ 導電性シード層
１０４、３０２、４０２、５０２、６０２、８０２、９０２、１００２、１１０２、１２０２ パッド層
１０６、３０４、４０４、５０４、６０４、８０４、９０４、１００４、１１０４、１２０４ 保護金属層
１０８、３０６、４０６、５０６、８０６、９０６、１１０６、１２０６ ソルダーレジスト層
１１０、８２２、９２２、１０２２、１１２２、１２２２ 凹溝
３０８、４０８、５０８、８０８、９０８、１１０８ 開孔
８２０、９２０、１２２０ フォトレジスト層
１１００、１２００ 感光性誘電体層
１１３０、１２３０ 基板
Ｓ７０～Ｓ７６ ステップ

Claims (40)

  1. 誘電体層と、
    該誘電体層に形成されるか又は一部が該誘電体層に内嵌される少なくとも１つのパッド層と、
    該少なくとも１つのパッド層に形成されて該パッド層と接合され、主に該少なくとも１つのパッド層の上面のみを被覆し、外部素子と溶接又は接触する領域とする少なくとも１つの保護金属層と、
    該誘電体層に形成されて該少なくとも１つの保護金属層を露出するために少なくとも１つの開孔を有するソルダーレジスト層と、を含む多層基板表面処理層構造。
  2. 該ソルダーレジスト層が該少なくとも１つの保護金属層の上面の一部を被覆する請求項１に記載の構造。
  3. 該少なくとも１つの開孔の面積が該少なくとも１つの保護金属層の面積と等しい又はより広い請求項１に記載の構造。
  4. 該ソルダーレジスト層の上面が該少なくとも１つのパッド層の該上面よりも低い請求項１に記載の構造。
  5. 該ソルダーレジスト層の上面が該少なくとも１つの保護金属層の上面よりも低く且つ該少なくとも１つのパッド層の該上面よりも高い請求項１に記載の構造。
  6. 該誘電体層の材質がポリイミドである請求項１に記載の構造。
  7. 該少なくとも１つのパッド層の材質が銅である請求項１に記載の構造。
  8. 該少なくとも１つの保護金属層の材質がクロム、ニッケル、パラジウム及び金からなる群から選ばれる１つである請求項１に記載の構造。
  9. 下から上に積層されてなる複数のパッド層を含み、該ソルダーレジスト層の上面がこれらのパッド層の該上面よりも低い請求項１に記載の構造。
  10. 誘電体層と、
    該誘電体層に内嵌される少なくとも１つのパッド層と、
    該少なくとも１つのパッド層に形成されて該パッド層と接合され、主に該少なくとも１つのパッド層の上面のみを被覆し、外部素子と溶接又は接触する領域とし、該誘電体層にも内嵌される少なくとも１つの保護金属層と、を含む多層基板表面処理層構造。
  11. 該誘電体層に形成されて該少なくとも１つの保護金属層を露出するために開孔を有するソルダーレジスト層をさらに含む請求項１０に記載の構造。
  12. 該誘電体層の材質がポリイミドである請求項１０に記載の構造。
  13. 該少なくとも１つのパッド層の材質が銅である請求項１０に記載の構造。
  14. 該少なくとも１つの保護金属層の材質がクロム、ニッケル、パラジウム及び金からなる群から選ばれる１つである請求項１０に記載の構造。
  15. 誘電体層を提供するステップと、
    該誘電体層に少なくとも１つのパッド層を形成するステップと、
    該少なくとも１つのパッド層に少なくとも１つの保護金属層を形成するステップであって、該少なくとも１つの保護金属層が主に該少なくとも１つのパッド層の上面のみを被覆し、該少なくとも１つの保護金属層は外部素子と溶接又は接触する領域とするステップと、
    該誘電体層にソルダーレジスト層を形成するステップであって、該ソルダーレジスト層が該少なくとも１つの保護金属層を露出するために少なくとも１つの開孔を有するステップと、を含む多層基板表面処理層構造の製造方法。
  16. 該誘電体層に該少なくとも１つのパッド層を形成するステップは、
    該誘電体層にフォトレジスト層を形成することと、
    該フォトレジスト層をパターン化し、該フォトレジスト層に少なくとも１つの凹溝を形成することと、該少なくとも１つの凹溝に該少なくとも１つのパッド層を形成することと、を含み、
    該少なくとも１つのパッド層に該少なくとも１つの保護金属層を形成するステップは、
    該少なくとも１つのパッド層に少なくとも１つの保護金属層を形成することと、
    該フォトレジスト層を除去することと、を含む請求項１５に記載の方法。
  17. 該フォトレジスト層をパターン化し、該フォトレジスト層に該少なくとも１つの凹溝を形成するステップの後に、
    該少なくとも１つのパッド層の一部を該誘電体層に形成させるように、該少なくとも１つの凹溝の下方の該誘電体層の一部又は全部を除去するステップをさらに含む請求項１６に記載の方法。
  18. 該誘電体層に該少なくとも１つのパッド層を形成するステップは、
    該誘電体層に少なくとも１つの凹溝を形成することと、
    該少なくとも１つの凹溝を形成した誘電体層にフォトレジスト層を形成することと、
    該フォトレジスト層をパターン化して、該誘電体層の凹溝の上方のフォトレジストを除去することと、
    該誘電体層及び該フォトレジスト層により形成された凹溝に少なくとも１つのパッド層を形成することと、を含み、
    該少なくとも１つのパッド層に該少なくとも１つの保護金属層を形成するステップは、
    該少なくとも１つのパッド層に少なくとも１つの保護金属層を形成することと、
    該フォトレジスト層を除去することと、を含む請求項１５に記載の方法。
  19. 該少なくとも１つのパッド層及び該少なくとも１つの保護金属層が電解めっき、無電解めっき又は物理気相成長法により形成される請求項１５に記載の方法。
  20. 該誘電体層に該ソルダーレジスト層を形成するステップは、
    該誘電体層及び該少なくとも１つの保護金属層に該ソルダーレジスト層を形成することであって、該ソルダーレジスト層が該誘電体層及び該少なくとも１つの保護金属層を被覆することと、
    該ソルダーレジスト層に該少なくとも１つの保護金属層を露出させるように、該ソルダーレジスト層に該少なくとも１つの開孔を形成することと、を含む請求項１５に記載の方法。
  21. 該ソルダーレジスト層が該少なくとも１つの保護金属層の上面の一部を被覆する請求項１５に記載の方法。
  22. 該少なくとも１つの開孔の面積が該少なくとも１つの保護金属層の面積と等しい又はより広い請求項１５に記載の方法。
  23. 該ソルダーレジスト層の上面が該少なくとも１つのパッド層の該上面よりも低い請求項１５に記載の方法。
  24. 該ソルダーレジスト層の上面が該少なくとも１つの保護金属層の上面よりも低く且つ該少なくとも１つのパッド層の該上面よりも高い請求項１５に記載の方法。
  25. 該誘電体層の材質がポリイミドである請求項１５に記載の方法。
  26. 該少なくとも１つのパッド層の材質が銅である請求項１５に記載の方法。
  27. 該少なくとも１つの保護金属層の材質がクロム、ニッケル、パラジウム及び金からなる群から選ばれる１つである請求項１５に記載の方法。
  28. 該誘電体層に該少なくとも１つのパッド層を形成するステップは、
    該誘電体層に下から上に積層されてなる複数のパッド層を形成することであって、該ソルダーレジスト層の上面がこれらのパッド層の上面よりも低いことを含む請求項１５に記載の方法。
  29. 誘電体層を提供するステップと、
    該誘電体層に少なくとも１つの凹溝を形成するステップと、
    該少なくとも１つの凹溝にパッド層を形成するステップであって、該パッド層が該誘電体層に内嵌されるステップと、
    該少なくとも１つのパッド層に少なくとも１つの保護金属層を形成するステップであって、該少なくとも１つの保護金属層が主に該少なくとも１つのパッド層の上面のみを被覆し、該少なくとも１つの保護金属層は外部素子と溶接又は接触する領域とし、該少なくとも１つの保護金属層が該誘電体層にも内嵌されるステップと、を含む多層基板表面処理層構造の製造方法。
  30. 該少なくとも１つの保護金属層を形成するステップの後に、
    該誘電体層にソルダーレジスト層を形成するステップであって、該ソルダーレジスト層が該少なくとも１つの保護金属層を露出するために少なくとも１つの開孔を有するステップをさらに含む請求項２９に記載の方法。
  31. 該誘電体層の材質がポリイミドである請求項２９に記載の方法。
  32. 該少なくとも１つのパッド層の材質が銅である請求項２９に記載の方法。
  33. 該少なくとも１つの保護金属層の材質がクロム、ニッケル、パラジウム及び金からなる群から選ばれる１つである請求項２９に記載の方法。
  34. 基板を提供するステップと、
    該基板に感光性誘電体層を形成するステップと、
    該感光性誘電体層をパターン化し、該感光性誘電体層に少なくとも１つの凹溝を形成するステップと、
    該少なくとも１つの凹溝に少なくとも１つのパッド層を形成するステップと、
    該パッド層に少なくとも１つの保護金属層を形成するステップであって、該少なくとも１つの保護金属層が主に該少なくとも１つのパッド層の上面のみを被覆し、該少なくとも１つの保護金属層は外部素子と溶接又は接触する領域とするステップと、を含む多層基板表面処理層構造の製造方法。
  35. 該感光性誘電体層に該少なくとも１つの凹溝を形成するステップの後に、
    該感光性誘電体層にフォトレジスト層を形成するステップと、
    該フォトレジスト層をパターン化して、該感光性誘電体層の該凹溝の上方のフォトレジストを除去するステップと、をさらに含み、
    該少なくとも１つの凹溝に該少なくとも１つのパッド層を形成するステップは、
    該感光性誘電体層及び該フォトレジスト層により形成された少なくとも１つの凹溝において、該少なくとも１つのパッド層に少なくとも別のパッド層を形成することであって、該少なくとも別のパッド層の上面が該感光性誘電体層の上面よりも高いことを含み、
    該パッド層に該少なくとも１つの保護金属層を形成するステップは、
    該別のパッド層に少なくとも１つの保護金属層を形成することと、
    該フォトレジスト層を除去することと、を含む請求項３４に記載の方法。
  36. 該少なくとも１つの保護金属層を形成するステップの後に、
    該感光性誘電体層にソルダーレジスト層を形成するステップであって、該ソルダーレジスト層が該少なくとも１つの保護金属層を露出するために少なくとも１つの開孔を有するステップをさらに含む請求項３４に記載の方法。
  37. 該少なくとも１つのパッド層及び該少なくとも１つの保護金属層が電解めっき、無電解めっき又は物理気相成長法により形成される請求項３４に記載の方法。
  38. 該感光性誘電体層の主な材質がポリイミドである請求項３４に記載の方法。
  39. 該少なくとも１つのパッド層の材質が銅である請求項３４に記載の方法。
  40. 該少なくとも１つの保護金属層の材質がクロム、ニッケル、パラジウム及び金からなる群から選ばれる１つである請求項３４に記載の方法。
JP2020195834A 2020-08-28 2020-11-26 多層基板表面処理層構造及びその製造方法 Active JP7212661B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109129659A TWI743970B (zh) 2020-08-28 2020-08-28 多層基板表面處理層結構及其製造方法
TW109129659 2020-08-28

Publications (2)

Publication Number Publication Date
JP2022039889A true JP2022039889A (ja) 2022-03-10
JP7212661B2 JP7212661B2 (ja) 2023-01-25

Family

ID=75690100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020195834A Active JP7212661B2 (ja) 2020-08-28 2020-11-26 多層基板表面処理層構造及びその製造方法

Country Status (6)

Country Link
US (2) US20220068849A1 (ja)
EP (1) EP3961679A1 (ja)
JP (1) JP7212661B2 (ja)
KR (1) KR102535762B1 (ja)
CN (1) CN114121870A (ja)
TW (1) TWI743970B (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343931A (ja) * 2001-05-17 2002-11-29 Hitachi Ltd 配線基板およびその製造方法、マルチチップモジュールおよびその製造方法並びにマルチチップモジュール実装構造体
JP2004063929A (ja) * 2002-07-31 2004-02-26 Kyocera Corp 配線基板およびこれを用いた電子装置
JP2006093271A (ja) * 2004-09-22 2006-04-06 Toppan Printing Co Ltd 配線基板の製造方法
JP2012212912A (ja) * 2012-06-20 2012-11-01 Princo Corp 多層基板の表面処理層の構造及びその製造方法
JP2013070043A (ja) * 2011-09-06 2013-04-18 Daisho Denshi Co Ltd 片面プリント配線板およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165575A (ja) * 2002-11-15 2004-06-10 Kyocera Corp 配線基板の製造方法
TWI286372B (en) * 2003-08-13 2007-09-01 Phoenix Prec Technology Corp Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same
KR20110070987A (ko) * 2008-10-21 2011-06-27 아토테크더치랜드게엠베하 기판 상에 땜납 용착물을 형성하는 방법
EP2601822B1 (en) * 2010-08-02 2019-07-10 ATOTECH Deutschland GmbH Method to form solder deposits and non-melting bump structures on substrates
JP6061369B2 (ja) * 2012-01-30 2017-01-18 凸版印刷株式会社 配線基板およびその製造方法、ならびにはんだ付き配線基板の製造方法
US20130241058A1 (en) * 2012-03-16 2013-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wire Bonding Structures for Integrated Circuits
CN103779284A (zh) * 2012-10-22 2014-05-07 欣兴电子股份有限公司 封装载板与芯片封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343931A (ja) * 2001-05-17 2002-11-29 Hitachi Ltd 配線基板およびその製造方法、マルチチップモジュールおよびその製造方法並びにマルチチップモジュール実装構造体
JP2004063929A (ja) * 2002-07-31 2004-02-26 Kyocera Corp 配線基板およびこれを用いた電子装置
JP2006093271A (ja) * 2004-09-22 2006-04-06 Toppan Printing Co Ltd 配線基板の製造方法
JP2013070043A (ja) * 2011-09-06 2013-04-18 Daisho Denshi Co Ltd 片面プリント配線板およびその製造方法
JP2012212912A (ja) * 2012-06-20 2012-11-01 Princo Corp 多層基板の表面処理層の構造及びその製造方法

Also Published As

Publication number Publication date
EP3961679A1 (en) 2022-03-02
CN114121870A (zh) 2022-03-01
TWI743970B (zh) 2021-10-21
US20220068849A1 (en) 2022-03-03
KR20220030152A (ko) 2022-03-10
TW202209601A (zh) 2022-03-01
US20240047392A1 (en) 2024-02-08
KR102535762B1 (ko) 2023-05-30
JP7212661B2 (ja) 2023-01-25

Similar Documents

Publication Publication Date Title
KR100577131B1 (ko) 초소형 전자 요소 접촉 구조물과 그 제조 및 사용 방법
US20060219567A1 (en) Fabrication method of conductive bump structures of circuit board
US6036836A (en) Process to create metallic stand-offs on an electronic circuit
US11419222B2 (en) Method of manufacturing circuit board
JP3606769B2 (ja) 半導体装置
US7627946B2 (en) Method for fabricating a metal protection layer on electrically connecting pad of circuit board
TW200841444A (en) Solder pad and method of making the same
TWI425889B (zh) 線路結構及其製作方法
JP3908610B2 (ja) 多層配線基板の製造方法
JP2022039889A (ja) 多層基板表面処理層構造及びその製造方法
US9041166B2 (en) Manufacturing method of circuit structure
US6396157B2 (en) Semiconductor integrated circuit device and manufacturing method thereof
CN107703722A (zh) 图案化光阻的形成方法
KR20230009334A (ko) 딥 캐비티 구조의 다층 인쇄회로기판 제조 방법
US7662662B2 (en) Method for manufacturing carrier substrate
TW200950018A (en) Circuit structure and manufactring method thereof
KR20130132089A (ko) 인쇄회로기판 및 그 제조 방법
JP3972211B2 (ja) 半導体装置及びその製造方法
JP4188752B2 (ja) 半導体パッケージ及びその製造方法
JPH1117315A (ja) 可撓性回路基板の製造法
KR101258869B1 (ko) 플립칩 실장을 위한 미세 피치의 금속 범프 제조 방법
CN107680942B (zh) 线路载板及其制作方法
JP3877691B2 (ja) 半導体装置
JP2003347472A (ja) 半導体装置及びその製造方法
TW201804879A (zh) 線路載板及其製作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230113

R150 Certificate of patent or registration of utility model

Ref document number: 7212661

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150