KR20220015951A

KR20220015951A - 플렉서블 전자 장치

Info

Publication number: KR20220015951A
Application number: KR1020210096928A
Authority: KR
Inventors: 유안-린 우; 치아-헝 시에
Original assignee: 이노럭스 코포레이션
Priority date: 2020-07-31
Filing date: 2021-07-23
Publication date: 2022-02-08
Also published as: US12029061B2; CN114071903A; CN114071903B; US20220036773A1; CN118175896A; EP3958337A1; PH12021050336A1

Abstract

본 개시에서는 플렉서블 전자 장치가 제공된다. 플렉서블 전자 장치에는 베이스 층, 전자 유닛 및 커버 층이 포함된다. 전자 유닛은 베이스 층에 배치되고 커버 층은 전자 유닛에 배치된다. 베이스 층은 두께 T1과 영률 E1을 가지고, 커버 층은 두께 T2와 영률 E2를 가지고, 두께 T1, 두께 T2, 영률 E1 및 영률 E2는 다음 식:

Description

플렉서블 전자 장치{FLEXIBLE ELECTRONIC DEVICE}

본 개시는 전자 장치(electronic device), 특히 베이스 층(base layer), 전자 유닛(electronic unit) 및 커버 층(cover layer)을 포함한 플렉서블 전자 장치(flexible electronic device)와 관련이 있다.

최근 몇 년 동안 접이식 전자 장치 또는 변형 가능한 전자 장치는 차세대 전자 기술의 개발 중심 중 하나가 되었다. 그러나 접이식 전자 장치의 수명 및/또는 신뢰성은 매우 중요한 문제이다. 따라서 재료 및/또는 구조물의 설계를 수정하여 전자 장치 자체의 원하는 변형 효과, 서비스 수명 및 주요 기능 효과 (디스플레이 효과, 터치 감지 효과 등)를 달성하는 방법은 관련 분야의 개발 방향이다.

공개 요약

플렉서블 전자 장치를 제공하는 것은 본 개시의 목표 중 하나이다. 베이스 층과 커버 층의 두께 및/또는 영률(Young's modulus)는 서로 일치시키고 전자 장치의 관련 특성을 개선하기 위해 조정된다.

플렉서블 전자 장치는 본 개시의 구체화에서 제공된다. 플렉서블 전자 장치에는 베이스 층(base layer), 전자 유닛(electronic unit) 및 커버 층(cover layer)이 포함된다. 전자 유닛은 베이스 층에 배치되고 커버 층은 전자 유닛에 배치된다. 베이스 층은 두께 T1과 영률 E1을 가지고 커버 층은 두께 T2와 영률 E2를 가지고 두께 T1, 두께 T2, 영률 E1 및 영률 E2는 다음과 같은 식을 준수한다.

본 개시의 이러한 목적과 다른 목표는 다양한 도면과 그림에 설명된 실시 예에 대한 다음과 같은 상세한 설명을 해당 기술분야의 당 업자에게 의심할 여지없이 분명해질 것이다.

도 1은 본 개시의 제1 실시 예에 따른 전자 장치의 단면 구조를 도시하는 회로도이다.
도 2는 본 개시의 실시 예에 따라 벤딩 조건 하에서 전자 장치의 단면 구조를 도시하는 회로도이다.
도 3은 본 개시의 실시 예에 따라 전자 장치의 커버 층과 베이스 층을 평가하는 방법의 순서도이다.
도 4는 본 개시의 실시 예에 따라 전자 장치의 커버 층과 베이스 층의 영률을 측정하는 조건을 보여주는 도식도이다.
도 5는 본 개시의 실시 예에 따른 전자 장치의 커버 층의 영률 비율과 두께 비율과 베이스 층 사이의 관계의 개략도이다.
도 6은 본 개시의 또 다른 실시 예에 따른 전자 장치의 커버 층의 영률 비율과 두께 비율과 베이스 층 사이의 관계의 개략도이다.
도 7은 본 개시의 제2 실시 예에 따른 전자 장치의 단면 구조를 도시하는 회로도이다.
도 8은 본 개시의 제3 실시 예에 따른 전자 장치의 단면 구조를 도시하는 회로도이다.

이 개시는 함께 제공되는 도면과 함께 다음 자세한 설명을 참조하여 이해할 수 있다. 독자가 쉽게 이해할 수 있도록 도면의 단순성을 위해 이 개시에 포함된 여러 도면은 전자 장치의 일부만 설명하며 도면의 특정 요소는 실제 배율에 따라 그려지지 않는다. 또한 도면의 각 요소의 수와 크기는 설명용으로만 사용되며 개시 범위를 제한하는 데 사용되지 않는다.

특정 용어는 설명과 다음 주장을 통해 특정 구성 요소를 가리키는 데 사용된다. 기술 분야에서 숙련된 사람이 이해할 수 있듯이 장비 제조업체는 부품을 다른 이름으로 지칭할 수 있다. 이 문서는 이름이 다르지만 기능하지 않는 구성 요소를 구분하려는 의도는 없다. 다음 설명과 청구항에서 "포함"과 "구성"이라는 용어는 개방형 방식으로 사용되므로 "포함하되 이에 제한되지 않음"을 의미하는 것으로 해석되어야 한다.

요소 또는 층을 다른 요소 또는 층에 "연결"하거나 "연결"할 때 다른 요소 또는 층에 직접 연결되거나 개입하는 요소 또는 층이 (간접적으로) 표시될 수 있음을 알 수 있다. 반면, 요소를 다른 요소 또는 층에 "직접 연결"하거나 "직접 연결"하는 경우 개입 요소 또는 층이 표시되지 않는다.

설명 및 청구항에 사용되는 "제1", "제2" 등과 같은 서수는 청구항의 요소를 수정하는 데 사용된다. 청구항에 이전 서수가 있다는 것을 암시하고 식하지 마십시오. 일부 주장된 요소와 다른 청구된 요소의 순서를 나타내지 마십시오. 이러한 서수를 사용하는 것은 특정 이름의 청구된 요소를 동일한 이름의 다른 소유권이 주장된 요소에서 명확하게 만드는 데에만 사용된다.

여기에서 "약", "대략", "실질적으로" 및 "본질적으로"라는 용어는 일반적으로 20% 이내, 10% 이내 또는 5% 이내, 3% 또는 2% 또는 1% 이내 또는 주어진 값 또는 범위의 0.5% 이내. 여기에 주어진 수량은 대략적인 수량이다. 즉, "약", "대략", "실질적으로" 및 "본질적으로"의 의미는 "약", "대략", "실질적으로"및 "본질적으로"라는 용어를 지정하지 않고 암시될 수 있다.

실시 예는 서로 다른 기술적 특징을 설명하기 위해 아래에 설명되어 있지만, 이러한 기술적 특징은 서로 충돌하지 않고 서로 다른 방식으로 사용되거나 서로 결합되도록 혼합될 수 있음을 이해해야 한다.

도 1 및 도 2를 참조하라. 도 1은 본 개시의 제1 실시 예에 따른 전자 장치(101)의 단면 구조를 도시하는 개략도이고, 도 2는 본 발명의 일 실시예에 따른 벤딩 조건(bending condition) 하에서의 전자 장치(예를 들어, 전자 장치(101), 단, 이에 제한되지 않음)의 단면 구조를 도시하는 개략도이다. 도 1에서 볼 수 있듯이 플렉서블 전자 장치(101)은 베이스 층 (10), 전자 유닛(30) 및 커버 층 (20)을 포함한다. 전자 유닛(30)은 베이스 층 (10)에 배치되고 커버 층 (20)은 전자 유닛(30)에 배치된다. 베이스 층 (10)은 두께 T1과 영률 E1을 가지고, 커버 층(20)은 두께 T2와 영률 E2를 가지고, 두께 T1, 두께 T2, 영률 E1 및 영률 E2는 다음 식 (I)을 준수한다.

(I)

위 식에서 영률 E1과 영률 E2는 동일한 단위이고, 영률의 단위는 예를 들어 메가 파스칼 (MPa) 또는 기가 파스칼 (gPa)이다. 두께 T1과 두께 T2는 동일한 단위이고, 두께 단위는 예를 들어 마이크로 미터 (um) 또는 옹스트롬 (Å)이지만 본 개시는 이에 제한되지 않는다.

상기 식 (I)을 준수하기 위해 베이스 층 (10)과 커버 층 (20) 사이의 두께 비율과 영률을 제어함으로써 전자 장치(101)이 구부러지면 전자 유닛(30)의 회로의 균열 문제가 개선될 수 있으며, 이에 따라 전자 장치(101)의 신뢰성 및/또는 서비스 수명이 개선될 수 있다.

도 2에 도시된 바와 같이, 일부 실시 예에서, 전자 장치(101)은 베이스 층(10)쪽으로 구부러지는 것과 같은 접이식 및/또는 구부릴 수 있는 전자 장치일 수 있지만, 이에 제한되지 않는다. 일부 실시 예에서, 전자 장치(101)은 일부 설계 고려 사항에 따라 커버 층(20)쪽으로 구부러질 수 있다. 또한 도 2에 표시된 곡률 R의 반경은 이 벤딩 조건에서 전자 유닛(30)에서 회로의 곡률 반경으로 간주될 수 있으며 전자 장치(101)의 구성 요소는 상대 위치의 차이로 인해 곡률 반경이 약간 다를 수 있다. 예를 들어, 곡률 R의 반지름은 실질적으로 1 밀리미터 (mm)에서 10mm까지 다양할 수 있지만 위에서 언급한 식 (I)은 곡률 R의 반경이 10mm보다 큰 조건에도 적용될 수 있다. 또한, 일부 실시 예에서 지지 구조 (40) 및 회로 구조 (50)이 벤딩 조건에서 전자 장치(101)의 내부에 배치될 수 있으며, 지지 구조 (40)는 이 벤딩 조건에서 지지 효과를 제공하는 데 사용될 수 있으며, 회로 구조(50)은 전자 장치(101)과 전기적으로 연결될 수 있지만, 이에 제한되지 않는다. 회로 구조(50)에는 인쇄 회로 기판 (PCB), 테이프 캐리어 패키지 (TCP) 구조, 칩 온 필름 (COF) 구조, 기타 적합한 회로 구조 또는 그 조합이 포함될 수 있다.

구체적으로, 도 1에 나타낸 바와 같이, 일부 실시 예에서, 베이스 층 (10)에는 여러 재질 층 (예를 들어, 도 1에 표시된 제1 층 (12) 및 도 1에 표시된 제2 층 (14)이 수직 방향 (예를 들어, 도 1에 표시된 제1 방향 D1)으로 적층되어 있을 수 있다. 커버 층에는 제1 방향 D1에 적층된 여러 재질 층 (예를 들어, 제1 층(22) 및 도 1에 표시된 제2 층 (24))이 포함될 수 있지만, 이에 제한되지 않는다. 베이스 층 (10)의 제1 층(12)와 제2 층(14)는 일부 설계 요구 사항에 따라 유사한 재료 또는 다른 재료를 가질 수 있으며 커버 층 (20)의 제1 층 (22) 및 제2 층 (24)은 일부 설계 요구 사항에 따라 유사한 재료 또는 다른 재료를 가질 수 있다. 일부 실시 예에서, 베이스 층 (10) 내의 제1 층 (12) 및 제2 층 (14)은 각각 지지 층(support layer) 및 플렉서블 기판(flexible substrate)을 포함할 수 있고, 커버 층 (20)의 제1 층(22)와 제2 층(24)은 각각 기능 층(functional layer)(편광 층(polarizing layer) 및/또는 지연 층(retardation layer) 과 같은) 및 보호 층(protection layer)을 포함할 수 있지만, 이에 제한되지 않는다. 일부 실시 예에서, 베이스 층 (10) 내의 제2 층(14)은 기능 층 (편광 층 및/또는 지연 층 등과 같은)을 포함할 수도 있고, 베이스 층 (10)은 상기 제1 층 (12) 과 제2 층 사이에 배치된 기능 층을 포함할 수 있다. 및 기타 재료 층 (예를 들어, 접착제 층, 기타 지지 구조 등)은 일부 설계 요구 사항에 따라 베이스 층(10) 및/또는 커버 층(20)의 적층 구조에 배치될 수 있다. 예를 들어, 커버 층(20)은 전자 유닛(30)과 제1 층(22) 사이에 배치되는 점착층을 추가로 포함할 수 있지만, 본 개시는 이에 제한되지 않는다. 일부 실시 예에서, 베이스 층 (10) 내의 제1 층 (12)의 재료는 폴리이미드 (PI), 폴리에틸렌 테레 프탈레이트 (PET), 기타 적합한 플렉서블 물질 또는 상기 물질의 조합 (예를 들어, 적층 구조) 과 같은 고분자 물질을 포함할 수 있고; 베이스 층(10)에서 제2 층(14)의 재료는 PI, 실리콘 및 산소를 함유한 플렉서블 재료, 기타 적합한 플렉서블 재료 또는 상기 재료의 조합 (예를 들어, 적층 구조)을 포함할 수 있고. 커버 층 (20)의 제1 층 (22)의 재료는 아크릴 레이트, 폴리 메틸 메타 크릴 레이트 (PMMA), 기타 적합한 플렉서블 재료 또는 상기 물질의 조합 (예를 들어, 적층 구조)을 포함할 수 있고; 커버 층 (20)의 제2 층 (24)의 재료는 아크릴 레이트, PET, PMMA, 탄소를 포함하는 플렉서블 재료, 산소, 질소, 실리콘, 불소, 황, 안티몬 및/또는 바륨, 기타 적합한 플렉서블 재료 또는 위에서 언급한 재료의 조합 (예를 들어, 적층 구조)을 포함할 수 있지만, 이에 제한되지는 않는다. 다른 실시 예에서, 전자 장치 (101)는 베이스 층 (10) 아래에 배치된 지지 층 (도시되지 않음)을 포함할 수 있고, 지지 층은 예를 들어 스테인리스 강판 및/또는 패턴화 된 금속판을 포함할 수 있지만, 본 개시는 이에 제한되지 않는다.

일부 실시 예에서, 베이스 층 (10) 과 커버 층 (20) 사이에 배치된 전자 유닛 (30)은 디스플레이 장치, 조명 장치, 터치 감지 장치, 센서 (예를 들어, 광학 센서, 방사 센서 등) 또는 다른 기능을 갖는 전자 유닛을 포함할 수 있고, 전자 장치에는 디스플레이 장치, 터치 감지 장치, 터치 디스플레이 장치, 센서 장치, 안테나 장치 또는 기타 기능이 있는 전자 장치가 포함될 수 있다. 전자 장치는 위에서 설명한 장치의 순열 및 조합 일 수 있지만, 이에 제한되지 않는다는 점에 유의해야 한다. 본 개시에서 전자 장치는 플렉서블 전자 장치 일 수 있으며 “플렉서블”은 전자 장치가 곡선, 구부러짐, 접힘, 압연, 연신 및/또는 기타 유사한 변형이 가능하다는 것을 의미한다. 다른 실시 예에서, 플렉서블 전자 장치는 벤딩 후 구부러진 형상을 유지하거나 벤딩 후 임의로 형상을 변경할 수 있다. 일부 실시 예에서, 전자 장치는, 예를 들어, 액정, 형광, 형광체, 발광 다이오드 (LED), 기타 적합한 디스플레이 매체 또는 이들의 조합을 포함할 수 있지만, 이에 제한되지 않는다. 발광 다이오드는 미니 LED, 마이크로 LED, 유기 LED (OLED), 퀀텀닷 (QD) LED (예를 들어, QLED 또는 QDLED) 또는 이들의 조합을 포함할 수 있다. 다른 실시 예에서, 전자 장치는 전기 영동 디스플레이 장치, MEMS 디스플레이 장치, 전자 잉크 디스플레이 장치 또는 이들의 조합을 포함할 수 있지만, 이에 제한되지 않는다. 일부 실시 예에서, 전자 유닛(30)는 커버 층 (20)을 향한 측에서 디스플레이 효과를 제공할 수 있지만, 이에 제한되지 않는다. 일부 실시 예에서, 전자 유닛(30)는 일부 설계 요건에 따라 베이스 층 (10)을 향한 측에서 디스플레이 효과를 제공할 수 있다. 즉, 전자 장치는 단면 디스플레이 장치, 양면 디스플레이 장치 또는 투명 디스플레이 장치로 간주될 수 있지만, 이에 제한되지 않는다.

일부 실시 예에서, 상기 상기 디스플레이 유닛(display unit)은 버퍼 층(buffer layer) (16), 유전체 층(dielectric layer) (32), 제어 요소(control element) TFT, 유전체 층(dielectric layer) (33), 평탄화 층(planarization layer)(34), 디스플레이 요소(display element) LE, 픽셀 정의 층(pixel defining layer)(35), 보호 층(protection layer)(36) 및 패키징 층(packaging layer)(37)을 포함할 수 있다. 각 제어 요소 TFT는 각각 소스/드레인 전극 SD에 연결된 반도체 층(semiconductor layer)(31), 2 개의 소스/드레인 전극 SD, 게이트 전극 GE 및/또는 접촉 구조 SC를 포함할 수 있다. 또한, 디스플레이 장치에는 제1 전극 BE, 제2 전극 TE 및 제1 전극 BE 및 제2 전극 TE 사이에 끼워진 발광 층(light emitting layer) EM이 추가로 포함될 수 있다. 각 디스플레이 요소 LE는 제1 전극 BE 부분, 제2 전극 TE의 일부 및 제1 전극 BE 및 제2 전극 TE 사이에 끼워진 발광 층 EM의 일부를 포함할 수 있다. 일부 실시 예에서, 픽셀 정의 층 (35)의 하단은 디스플레이 요소 LE의 점선 프레임과 같은 디스플레이 요소 LE 중 하나의 영역을 식별하기 위해 사용될 수 있지만, 이에 제한되지 않는다. 또한, 일부 실시 예에서, 버퍼 층 (16)은 산화 규소 또는 질화규소와 같은 유전체 재료의 단일 층을 포함할 수 있거나 버퍼 층 (16)은 산화 규소 및 질화규소를 포함한 다층 구조와 같은 상이한 유전체 재료의 다중 층을 포함할 수 있지만, 이에 제한되지 않는다. 반도체 층(31)은 버퍼 층 (16)에 배치될 수 있으며, 반도체 층(31)의 일부는 소스/드레인 전극 SD로 도핑 될 수 있으며, 즉 소스/드레인 전극 SD는 반도체 층(31)의 일부일 수 있지만, 이에 제한되지 않는다. 일부 실시 예에서, 반도체 층(31)은 폴리 실리콘 반도체 층, 금속 산화물 반도체 층 또는 기타 적합한 반도체 물질을 포함할 수 있고, 유전체 층(32)은 반도체 층(31)과 게이트 전극 GE 사이에 배치될 수 있고, 유전체 층(33)은 유전체 층(32) 및 게이트 전극 GE에 배치될 수 있다. 접촉 구조(contact structure) SC는 대응하는 소스/드레인 전극 SD와 전기적으로 연결되기 위해 유전체 층(33) 및 유전체 층(32)의 일부를 관통할 수 있으며, 평탄화 층(34)은 유전체 층(33) 및 접촉 구조 SC에 배치될 수 있다. 제1 전극 BE, 발광 층 EM, 제2 전극 TE 및 픽셀 정의 층(35)는 평탄화 층 (34) 상에 배치될 수 있으며, 발광 층 EM은 픽셀 정의 층(35)로 형성된 개구부에 위치할 수 있으며, 패키징 층(37)은 패키징 효과 및/또는 평탄화 효과를 제공하기 위해 디스플레이 요소 LE 및 픽셀 정의 층(35)에 배치될 수 있지만, 이에 제한되지 않는다.

게이트 전극 GE, 접촉 구조 SC, 제1 전극 BE 및 제2 전극 TE의 재료는 금속 전기 전도성 재료 (예를 들어, 알루미늄, 몰리브덴, 구리, 티타늄, 텅스텐, 강철, 철, 마그네슘, 금, 은, 납, 주석, 그 조합 또는 기타적합한 전도성 재료) 또는 투명한 전기 전도성 재료 (예를 들어, 인듐 주석 산화물 (ITO) 또는 기타 적합한 투명 전기 전도성 재료)를 포함할 수 있다. 유전체 층(32), 유전체 층(33), 보호 층 (36) 및 패키징 층(37)은 유전체 또는 절연 재료 (예를 들어, 산화 규소, 질화 규소, 산화 알루미늄 또는 기타 적합한 유전체 재료)를 포함한 다층 구조를 포함할 수 있다. 일부 실시 예에서, 게이트 전극 GE, 제1 전극 BE 및 제2 전극 TE는 각각 반사 전극, 투명 전극 또는 반투명 전극을 포함할 수 있다. 위에서 설명한 반사 전극(reflection electrode)은 은, 게르마늄, 알루미늄, 구리, 몰리브덴, 티타늄, 주석, 알루미늄 - 네오디뮴 (AlNd), 알루미늄 합금 (ACX) 또는 폴리머 알루미늄 (APC) 과 같은 재료로 형성될 수 있고; 위에서 설명한 투명 전극에는 인듐 주석 산화물 (ITO) 전극 또는 인듐 산화 아연 (IZO) 전극과 같은 투명 전도 산화물 (TCO) 전극을 포함할 수 있고; 위에서 설명한 반투명 전극에는 마그네슘은 합금 박막 전극, 금 박막 전극, 백금 박막 전극 및/또는 알루미늄 박막 전극과 같은 금속 박막 전극을 포함할 수 있지만, 이에 제한되지 않는다. 평탄화 층(34)의 재료와 픽셀 정의 층(35)의 재료는 각각 유기 유전체 물질 (예를 들어, 아크릴 중합체 재료 및/또는 실록산 중합체 물질) 또는 기타 적합한 물질을 포함할 수 있지만, 이에 제한되지 않는다. 본 개시의 디스플레이 장치의 구동 회로 (예를 들어, 제어 요소 TFT) 와 디스플레이 요소 LE는 도 1에 표시된 구조에 제한되지 않으며 다른 적합한 유형의 구동 회로 및/또는 디스플레이 요소가 일부 설계의 요구 사항에 따라 사용될 수 있다는 점은 주목할 가치가 있다.

또한, 일부 실시 예에서 전자 유닛(30)는 상기 복수의 감지 요소(sensing element) (38) 와 패키징 층 (37) 과 커버 층 (20)의 제1 층(22) 사이에 배치된 유전체 층 (39)을 포함한다. 감지 요소(38)는 디스플레이 요소 LE 사이에 위치하기 위해 수평 방향 (예를 들어, 도 1에 표시된 제2 방향 D2)으로 배열되고 간격을 둘 수 있지만, 이에 제한되지 않는다. 감지 요소(38)에는 저항 터치 감지 요소, 자체 정전 용량 터치 감지 요소, 상호 정전 용량 터치 감지 요소, 광학 터치 감지 요소, 힘 감지 요소 또는 기타 적합한 유형의 터치 감지 구조와 같은 터치 감지 요소가 포함될 수 있다. 일부 실시 예에서, 감지 요소(38)는 안테나, 이미지 센서, 압력 센서, 온도 센서 및/또는 가스 센서와 같은 다른 기능을 가질 수 있지만, 이에 제한되지 않는다. 즉, 감지 요소(38)는 일부 설계 요구 사항에 따라 하나 이상의 감지 기능을 가질 수 있다. 또한 감지 요소(38)에는 금속 전기 전도성 재료 (구리, 알루미늄, 몰리브덴, 티타늄, 텅스텐, 강철, 철, 마그네슘, 금, 은, 납, 주석, 조합 또는 기타 적합한 전도성 물질) 또는 투명한 전기 전도성 재료 (인듐 주석 산화물 (ITO) 또는 기타 적합한 투명 전기 전도성 재료)를 포함할 수 있다. 유전체 층(39)은 유전체 또는 절연 재료 (예를 들어, 산화 규소, 질화 규소, 산화 알루미늄 또는 기타 적절한 유전체 재료)를 포함하는 단일 층 또는 다층 구조를 포함할 수 있다. 일부 실시 예에서, 감지 요소(38)는 전자 유닛(30)의 일부로 간주될 수 있으며 전자 유닛(30)에는 구리, 알루미늄, 몰리브덴, 티타늄, 텅스텐, 강철, 철, 마그네슘, 금, 은, 납, 주석, 조합 또는 기타 적합한 금속 전기 전도성 재료로 만들어진 금속 층을 포함할 수 있다. 예를 들어, 금속 층(metal layer)은 적어도 게이트 전극 GE, 접촉 구조 SC, 제1 전극 BE, 제2 전극 TE 및/또는 위에서 설명한 감지 요소(38)의 일부와 같은 패턴 화 된 회로 층 일 수 있다. 또한 전자 유닛(30)에는 버퍼 층 (16)이 포함될 수 있고, 및 제1 방향 D1의 전자 유닛(30)의 두께 T3은 유전체 층 39의 상부 표면과 제1 방향 D1에서 버퍼 층 (16)의 하부 표면 사이의 거리로 간주될 수 있고; 베이스 층 (10)의 두께 T1은 제1 층 (12)의 두께와 제1 방향 D1에서 제2 층(14)의 두께를 포함할 수 있고; 커버 층 (20)의 두께 T2는 제1 층 (22)의 두께와 제1 방향 D1에서 제2 층 (24)의 두께를 포함할 수 있지만, 이에 제한되지 않는다. 또한, 본 개시에서, 각가의 두께를 측정하는 방법에는 단일 포인트 측정 결과 또는 다지점 측정의 평균값을 취하는 것이 포함될 수 있으며, 예를 들어 두께 측정 값의 평균값을 최소 세 가지 다른 위치 이상으로 취하되, 이에 제한되지 않는다. 일부 실시 예에서, 두께 측정은 초점 이온 빔 (FIB) 및/또는 스캐닝 전자 현미경 (SEM)에 의해 수행될 수 있다. 예를 들어, 전자 장치(101)은 제1 방향 D1에서 볼 수 있으며 전자 장치(101)은 디스플레이 영역 외부의 디스플레이 영역과 주변 영역을 가질 수 있다. 초점 이온 빔 (focused ion beam)(FIB) 및/또는 스캐닝 전자 현미경(scanning electron microscope)(SEM)을 사용하여 주변 영역에서 디스플레이 영역까지의 단면 구조 다이어그램을 가져올 수 있고, 디스플레이 영역의 횡단면 구조 다이어그램은 예를 들어 도 1에 표시된 것일 수 있고, 두께 측정은 도 1의 단면 구조 다이어그램에서 단일 포인트 측정 결과 또는 다점 측정의 평균값일 수 있지만, 본 개시는 이에 제한되지 않는다. 위에서 언급한 디스플레이 영역은, 예를 들어 디스플레이 요소 LE 사이의 연결선에 의해 형성된 외부 경계에 의해 정의되고, 즉, 디스플레이 영역에는 모든 디스플레이 요소 LE가 포함된다.

도 1과 도 3 내지 6을 참조한다. 도 3는 본 개시의 실시 예에 따라 전자 장치의 커버 층 및 베이스 층을 평가하는 방법의 순서도이고, 도 4는 본 개시의 실시 예에 따라 전자 장치의 커버 층과 베이스 층의 영률을 측정하는 조건을 보여주는 도식도이고, 도 5는 본 개시의 실시 예에 따른 전자 장치의 커버 층의 영률 비율과 두께 비율과 베이스 층 사이의 관계의 개략도이고, 도 6은 본 개시의 또 다른 실시 예에 따라 전자 장치의 커버 층의 영률 비율과 두께 비율과 베이스 층 사이의 관계의 개략도이다. 도 1 및 도 3에 도시된 바와 같이, 일부 실시 예에서, 전자 장치의 커버 층(20) 및 베이스 층 (10)을 평가하는 방법에는 다음 단계가 포함될 수 있지만, 이에 제한되지 않는다. 첫째, 단계 S11에서, 커버 층 (20) 및 베이스 층 (10)의 재료 및 두께는 보호, 내스크래치 성(scratch resistance), 지지대 및/또는 기타 기능에 대한 요구 사항에 따라 결정될 수 있다. 그 후, 단계 S12에서 커버 층(20)의 영률과 베이스 층 (10)의 영률을 측정할 수 있다. 단계 S13에서, 커버 층(20)과 베이스 층(10) 사이의 상대적인 영률 비율(예를 들어, 커버 층(20)의 영률 대 베이스 층(10)의 영률의 비율, E2/E1) 및 커버 층(20)과 베이스 층(10) 사이의 상대 두께 비율(예를 들어, 베이스 층(10)의 두께에 대한 커버 층(20)의 두께의 비, T2/T1)이 계산될 수 있다. 단계 S14에서, 단계 S15에서 커버 층(20)과 베이스 층(10)의 재료 및 두께 조합이 응력 안전 범위(stress safty range) 내에 있는지 여부를 결정하기 위해 커버 층 (20)과 베이스 층 (10) 사이의 상대 영률 비율과 커버 층 (20)과 베이스 층 (10) 사이의 상대 두께 비율은 응력 다이어그램 (예를 들어, 도 5 및/또는 도 6) 및/또는 식 (예를 들어, 위에서 설명한 식 (I) 및/또는 기타에 적용된다. 나중에 설명할 식)에 적용된다. 따라서, 단계 S15의 판단 결과가 커버 층(20) 및 베이스 층(10)의 재료 및/또는 두께를 추가로 수정하기 위한 응력 안전 범위 내에 있지 않은 경우, 단계 S16이 수행되고, 그후 단계 S11 내지 S15가 다시 수행될 수 있다. 이에 비해, 단계 S17는 단계 S15의 판단 결과가 커버 층(20) 및 베이스 층 (10)의 결정된 재료 및 두께 설계로 전자 장치의 생산을 시작하기 위한 응력 안전 범위 내에 있을 때 수행될 것이다.

[30]

구체적으로, 일부 실시 예에서, 커버 층(20)의 영률 대 베이스 층(10)의 영률은 인장 시험기(tensile testing machine), 범용 시험기(universal testing machine), 푸시풀 기계(push-pull machine) (기계 제조업체: 인스트론 코퍼레이션(INSTRON CORPORATION), 기계 모델: 5565) 또는 영률을 측정할 수 있는 기타 적합한 기계를 이용하여 측정할 수 있고 획득될 수 있다. 또한, 커버 층 (20) 및 베이스 층 (10)의 영률에 대한 테스트 방법은 ASTM (미국 테스트 및 재료 협회 (American Society for Testing and Materials)) 또는 기타 적합한 테스트 벤치 마크에 의해 설립된 ASTM D882 (플라스틱 시트의 인장 특성에 대한 표준 시험 방법)를 기반으로 할 수 있다. 예를 들어, 도 1과 도 4에 도시된 것처럼, 커버 층 (20)과 베이스 층 (10)을 도 4에 표시된 모양으로 테스트 조각으로 자르고 특정 점(specific point) (예를 들어, 점 P1, 점 P2, 점 P3 및 도 4에 표시된 점 P4)을 샘플에 표시할 수 있다. 그 후, 제3 방향 D3의 테스트 피스(test piece)의 두 반대면이 테스트 피스를 스트레칭 하기 위해 시험기의 고정 장치에 의해 클램핑 될 수 있다. 테스트 중에, 이미지 인식(image recognition)은 점 P1과 점 P2 사이의 거리의 변화와 점 P3과 점 P4 사이의 거리의 변화를 측정하는 데 사용될 수 있으며, 얼룩(stain)은 테스트 결과에 의해 계산되어 대응하는 영률을 얻을 수 있다. 일부 실시 예에서, 상기 측정에서 사용되는 테스트 피스는 전자 장치(101)을 분해함으로써 얻어질 수 있다. 따라서, 전자 유닛(30)의 일부가 커버 층 (20) 과 베이스 층 (10)의 테스트 피스에 부착될 수 있고, 부착된 전자 유닛(30)이 커버 층(20)의 영률 E2의 측정 결과에 미치는 영향과 베이스 층(10)의 영률 E1의 측정 결과에 미치는 영향은 첨부된 전자 유닛(30)의 두께의 비율이 상대적으로 작기 때문에 무시할 수 있다. 여러 층의 재료로 구성된 커버 층(20)의 포괄적인 영률과 다중 층으로 구성된 베이스 층(10)의 포괄적인 영률은 위의 측정 방법에 의해 구해질 수 있고, 즉, 베이스 층(10)의 영률 E1 및 커버 층(20)의 영률 E2는 베이스 층(10) 및 커버 층(20)의 특정 재료의 영률에 전적으로 의존하지 않지만, 베이스 층(10)과 커버 층(20)의 재료 층의 비율, 재료 층 사이의 결합 조건 및/또는 기타 요인(베이스 층(10) 및 커버 층(20)을 제조하기 위한 공정 조건 등)에 의해 영향을 받을 수 있다. 다시 말해, 베이스 층(10)의 단일 물질층의 영률은 베이스 층(10)의 영률 E1을 나타낼 수 없으며, 커버 층(20)의 단일 물질층의 영률은 커버 층(20)의 영률 E2를 나타낼 수 없다. 일부 실시예에서, 본 발명에서 설명하는 두께 측정은 앞서 설명된 테스트 피스 외부의 면적을 측정하는 것을 포함할 수 있지만, 이에 제한되는 것은 아니다.

도 1, 도 3, 도 5 및 도 6에 표시된 것처럼, 커버 층과 베이스 층을 평가하는 방법에 사용되는 응력 다이어그램에는 예를 들어 도 5의 조건 및/또는 도 6의 조건이 포함될 수 있다. 도 5와 도 6의 관계 라인 (예를 들어, 도 5의 라인 L11, 라인 L12, 라인 L13, 라인 L14 및 라인 L21, 라인 L22, 라인 L23 및 도 6의 라인 L24) 각각은 전자 장치가 구부러지거나 접힐 때 전자 유닛(30)의 금속 층에 발생하는 서로 다른 응력 조건을 나타낸다(예를 들어, 도 2에 도시된 벤딩 상황에 제한되지 않음). 도 5는 전자 유닛(30)의 금속 층의 영률이 70,000 메가파스칼(MPa)인 조건에서 얻은 시뮬레이션 된 응력 결과에 해당하고, 및 도 6은 전자 유닛(30)의 금속 층의 영률이 110,000 MPa인 조건에서 얻은 시뮬레이션 된 응력 결과에 해당한다. 응력 시뮬레이션 방법에는 안시스 기계(ANSYS Mechanical), 아마쿠스(ABAQUS), 알테어 옵티스트럭트(Altair Optistruct), MSC.MARC, 컴소(COMSO) 등과 같은 CAE (컴퓨터 지원 엔지니어링) 가 포함될 수 있지만, 이에 제한되지 않는다. 일부 실시 예에서, 응력 결과는 이론적 계산에 의해서도 시뮬레이션될 수 있다. 한 실시 예에서 CAE 절차에는 다음 단계가 포함될 수 있지만, 이에 제한되지 않는다. 첫째, 다층 구조의 외부 치수 (예를 들어, 커버 층 (20), 베이스 층 (10) 및 전자 유닛(30))에 따라 이산 네트워크 모델을 설정할 수 있다. 그 후, 다층 구조의 재료 특성에 따라 대응하는 재료 기계적 특성 파라미터 (예를 들어, 강도, 경도, 연성 등)를 입력할 수 있다. 그런 다음, 다층 구조의 응력 조건 (예를 들어, 다층 구조의 또는 롤링에 적용되는 힘)과 힘이 가해질 때 고정 위치에 따라 대응하는 경계 조건을 설정할 수 있다. 그 후, 컴퓨터로 수치 계산하여 응력 결과를 얻을 수 있다.

그런 다음, 위에서 언급한 시뮬레이션 방법에 따라 다른 설계 파라미터 (예를 들어, 영률 E1/영률 E2, 두께 T1/두께 T2)를 변경하여 대응하는 응력 값을 얻을 수 있고, 관계 다이어그램 (예를 들어, 도 5 및 도 6)을 어플리케이션 소프트웨어로 그릴 수 있고, 획득된 응력 값에 따라 이 응용 소프트웨어에는 미니텝(Minitab), 엑셀(Excel) 등이 포함될 수 있지만, 이에 제한되지 않는다. 다음은 도 5 및 도 6의 실시 예와 함께 설명되어 있다. 도 5에서 L11, 라인 L12, 라인 L13 및 L14 라인은 각각 전자 장치가 구부러지거나 접힐 때 전자 유닛(30)의 금속 층에 발생하는 응력이 33.3 MPa, 210 MPa, 400 MPa 및 500 MPa인 상태를 나타낸다. 따라서, 도 5에서 영역 RG11은 응력이 33.3 MPa 미만인 영역을 나타내고, 도 5에서 영역 RG12는 응력 범위가 33.3 MPa ~ 210 MPa인 영역을 나타내고, 도 5에서 영역 RG13은 응력 범위가 210 MPa ~ 400 MPa인 영역을 나타내고, 도 5에서 영역 RG14는 응력 범위가 400MPa에서 500MPa이고, 도 5에서 영역 RG15는 응력이 500MPa보다 큰 영역을 나타낸다. 소성 변형(Plastic deformation)은 위에서 설명한 응력 값이 금속 층의 항복 강도보다 클 때 금속 층에 발생하고, 위에서 설명한 응력 값이 금속 층의 인장 강도보다 클 때 금속 층에 금이 갈 수 있다. 따라서, 항복 강도(yield strength)가 실질적으로 33.3MPa이고 인장 강도(tensile strength)가 실질적으로 210MPa(예를 들어, 구리)인 금속 재료로 만들어진 금속 라인의 경우, 영역(RG12) 및 영역(RG11)에 대응하는 베이스 층(10)의 두께(T1)에 대한 커버 층(20)의 두께(T2)의 비(T2/T1)와 함께 베이스 층(10)의 영률(E1)에 대한 커버 층(20)의 영률(E2)의 비(E2/E1)는 응력 안전 범위 내에 있는 것으로 간주될 수 있으며, 영역(RG11)은 비교적 안전한 범위이다. 또한, 도 5의 관계 라인(relationship line)과 대응하는 식은 동일한 응력 수준에 대응하는 점의 회귀 분석(regression analysis)을 통해 생성될 수 있다. 회귀 분석은 미니텝(Minitab), 엑셀(Excel) 등을 포함할 수 있지만, 이에 제한되지 않는 어플리케이션 소프트웨어로 수행할 수 있다. 예를 들어, 라인 L12는 도 5의 라운드 점에 대한 회귀 분석을 수행하여 생성될 수 있다. 둥근 점(round point)은 각각 전자 유닛(30)의 금속 층에 생성되는 동일한 응력 (예를 들어, 210 MPa)이 영률 E2 대 영률 E1의 다른 비율과 두께 T2와 두께 T1의 다른 비율로 시뮬레이션 하여 계산되는 조건이고, 라인 L12에 대응하는 회귀 방정식은 다음과 같다:

마찬가지로, 라인 L11은 도 5의 삼각형 점에 대한 회귀 분석을 수행하여 생성될 수 있다. 삼각형 점은 각각 영률 E2 대 영률 E1의 다른 비율과 두께 T2와 두께 T1의 다른 비율로 시뮬레이션 하여 전자 유닛(30)의 금속 층에 생성된 동일한 응력 (예를 들어, 33.3 MPa)이 계산되는 조건이고, 라인 L11에 대응하는 회귀 방정식은 다음과 같다:

따라서, 전자 장치가 구부러지거나 접힐 때 전자 유닛(30)의 금속 층에 발생하는 응력을 안전 범위 내에서 유지하려면, 베이스 층 (10)의 두께 T1과 영률 E1의 조합과 커버 층(20)의 두께 T2와 영률 E2의 조합은 다음 식 (I)을 준수하기 위해 라인 L12(예를 들어, 영역 RG12 및 영역 RG11)에서 및 라인 L12 아래의 영역 내에서 유지될 수 있다:

(I)

상대적으로, 전자 장치가 구부러지거나 접힐 때 전자 유닛(30)에서 금속 층에 발생하는 응력을 더욱 감소시키기 위해 베이스 층 (10)의 두께 T1과 영률 E1의 조합과 커버 층(20)의 두께 T2와 영률 E2의 조합은 다음 식 (II)을 준수하기 위해 라인 L11에서 및 라인 L11 (예를 들어, 영역 RG11) 아래의 영역 내에서 유지될 수 있다:

(II)

또한, 도 6에서, 라인 L21, 라인 L22, 라인 L23 및 L24 라인은 전자소자가 구부러지거나 접힐 때 전자 유닛(30)에서 금속 층(금속 층의 영률이 110,000 MPa인 조건에서)이 11 MPa, 90 MPa, 200 MPa및 300MPa 인 조건을 각각 나타낸다. 따라서, 도 6의 영역 RG21은 응력이 11 MPa 미만인 영역을 나타내고, 도 6의 영역 RG22는 응력 범위가 11 MPa 내지 90 MPa인 영역을 나타내고, 도 6의 영역 RG23은 응력의 범위가 90 MPa 내지 200 MPa인 영역을 나타내고, 도 6의 영역 RG24는 응력 범위가 200 MPa 내지 300 MPa인 영역을 나타내고, 도 6의 영역 RG25는 응력이 300MPa보다 큰 영역을 나타낸다. 항복 강도가 대략 11 MPa이고 인장 강도가 대략 90 MPa인 금속 재료로 만들어진 금속 라인의 경우(예를 들어, 알루미늄), 영역(RG22) 및 영역(RG21)에 대응하는 베이스 층(10)의 두께(T1)에 대한 커버 층(20)의 두께(T2)의 비(T2/T1)와 함께 베이스 층(10)의 영률(E1)에 대한 커버 층(20)의 영률(E2)의 비(E2/E1)는 응력 안전 범위 내에 있는 것으로 간주될 수 있으며, 영역(RG21)은 비교적 안전한 범위이다. 또한, 도 6의 관계 라인과 대응하는 식은 동일한 응력 수준에 대응하는 점의 회귀 분석을 통해 생성될 수 있다. 예를 들어, 라인 L22는 도 6의 라운드 점에 대한 회귀 분석을 수행하여 생성될 수 있으며, 둥근 점은 각각 전자 유닛(30)의 금속 층에 대해 동일한 응력 (예를 들어, 90 MPa)이 영률 E2에 대 영률 E1의 상이한 비율 및 두께 T2 대 두께 T1의 상이한 비율로 시뮬레이션에 의해 계산되는 조건이고, 라인 L22에 대응하는 회귀 방정식은 다음과 같다:

마찬가지로, 라인 L21은 도 6의 삼각형 점에 대한 회귀 분석을 수행하여 생성될 수 있고, 삼각형 점은 각각 전자 유닛(30)의 금속 층에 생성된 동일한 응력 (예를 들어, 11 MPa)이 영률 E2 대 영률 E1의 상이한 비율과 두께 T2와 두께 T1의 상이한 비율로 시뮬레이션 하여 계산되는 조건이고, 라인 L21에 대응하는 회귀 방정식은 다음과 같다:

따라서, 전자 장치가 구부러지거나 접힐 때 전자 유닛(30)의 금속 층에 발생하는 응력을 안전 범위 내에서 유지하려면 베이스 층 (10)의 두께 T1과 영률 E1과 커버 층(20)의 두께 T2와 영률 E2의 조합은 다음 식 (III)을 준수하기 위해 라인 L22에서 및 라인 아래의 영역 내(예를 들어, 영역 RG22 및 영역 RG21)에서 유지될 수 있다:

(III)

상대적으로, 전자 장치가 구부러지거나 접힐 때 전자 유닛(30)에서 금속 층에 발생하는 응력을 더욱 감소시키기 위해, 베이스 층 (10)의 두께 T1과 영률 E1과 커버 층(20)의 두께 T2와 영률 E2의 조합은 다음 식 (IV)을 준수하기 위해 라인 L21에서 및 라인 L21 아래의 영역 내(예를 들어, 영역 RG21)에서 유지될 수 있다:

(IV)

따라서, 커버 층 (20)과 베이스 층 (10)이 평가될 때 (예를 들어, 도 3에 표시된 절차), 위에서 설명한 식 (I), 식 (II), 식 (III), 식 (IV), 도 5 및/또는 도 6은 설계 조합(design combination)이 응력 안전 범위 내에 있는지 여부를 결정하는 데 사용될 수 있고, 설계 조합이 응력 안전 범위 내에 있지 않을 때 도 5 및/또는 도 6을 사용하여 커버 층 (20) 및 베이스 층 (10)의 재료 및/또는 두께가 수정될 수 있다. 예를 들어, 전자 유닛(30)의 금속 층의 영률이 90,000 MPa보다 큰 경우 (예를 들어, 구리, 티타늄, 몰리브덴, 강철, 텅스텐 또는 철로 만들어진 금속 층 사용), 전술한 도 5, 식 (I) 및/또는 식 (II)은 커버 층(20)과 베이스 층(10)의 설계 조합이 응력 안전 범위 내에 있는지 여부를 결정하는 데 사용될 수 있고; 전자 유닛(30)에서 금속 층의 영률이 90,000 MPa 미만인 경우 (예를 들어, 알루미늄, 마그네슘, 금, 은, 납 또는 주석으로 만들어진 금속 층 사용), 전술한 도 6, 식 (III) 및/또는 식 (IV)은 커버 층(20)과 베이스 층 (10)의 설계 조합이 응력 안전 범위 내에 있는지 여부를 결정하는 데 사용될 수 있지만, 이에 제한되지 않는다. 일부 실시 예에서, 전자 유닛 (30)의 금속 층은 다층 구조 일 수 있고, 금속 층이 다층 구조 일 때 금속 층의 중간 층 또는 금속 층의 가장 두꺼운 층의 영률로서 간주될 수 있다. 예를 들어, 금속 층이 몰리브덴 (Mo) /알루미늄 (Al) /몰리브덴 (Mo)으로 구성된 다층 구조 인 경우, 알루미늄(중간 층)의 영률은 금속 층의 영률로 간주될 수 있고, 도 6, 식 (III) 및/또는 식 (IV)은 커버 층 (20)과 베이스 층 (10)의 설계 조합이 응력 안전 범위 내에 있는지 여부를 결정하는 데 사용될 수 있다. 또한, 도 5 및 도 6에 표시된 조건에 따라, 선택 가능한 재료의 범위는 베이스 층(10)의 두께(T1)에 대한 커버 층(20)의 두께(T2)의 비가 5보다 클 때 매우 작을 것이고, 이에 따라, 커버 층(20)의 두께(T2) 및 베이스 층(10)의 두께(T1)는 아래 식 (V)에 따라야 하나, 이에 제한되는 것은 아니다.

(V)

다음 설명은 본 개시의 다른 실시 예에 대해 자세히 설명한다. 설명을 단순화하기 위해, 다음 설명은 서로 다른 실시 예들 사이의 차이점을 자세히 설명하고 동일한 기능은 중복 설명되지 않을 것이다. 또한, 다음의 각 실시 예에서 동일한 구성 요소는 실시 예의 차이를 쉽게 이해할 수 있도록 동일한 기호로 표시된다. 각 실시 예의 특징은 본 개시의 정신에서 벗어나거나 서로 상충하지 않고 혼합되거나 결합될 수 있다.

도 7을 참조하라. 도 7은 본 개시의 제2 실시 예에 따른 전자 장치 (102)의 단면 구조를 보여주는 개략도이다. 도 7에 도시된 바와 같이, 전자 장치(102)에서, 각 제어 요소의 게이트 전극 GE TFT는 유전체 층(32)과 버퍼 층(16) 사이에 배치될 수 있고, 반도체 층(31)은 유전체 층(33)과 유전체층(32) 사이에 배치될 수 있고, 소스/드레인 전극 SD는반도체 층(31) 위에 배치될 수 있고, 전자 장치 (102)의 제어 요소 TFT는 하부 게이트 트랜지스터로 간주될 수 있지만, 이에 제한되지 않는다. 본 개시에서 전자 유닛(30)의 제어 요소의 구조는 전술한 도 1 및 도 7에 도시된 구조에 제한되지 않으며, 일부 설계 요구 사항에 따라 다른 적합한 유형의 제어 요소가 본 개시 내용에 적용될 수도 있다는 점에 주목할 가치가 있다.

도 8을 참조하라. 도 8은 본 개시의 제3 실시 예에 따른 전자 장치 103의 단면 구조를 보여주는 회로도. 도 8에서 볼 수 있듯이 전자 장치 (103)의 전자 유닛(30)에는 센서(sensor) (30S)가 포함될 수 있다. 센서(30S)는 예를 들어 센서 필름일 수 있다. 센서 (30S)에는 광학 센서, 방사 센서 또는 기타 적합한 유형의 센서가 포함될 수 있으며 전자 장치는 센서 플레이트로 간주되지만, 이에 제한되지 않는다.

위의 설명을 요약하기 위해, 본 개시의 전자 장치에서, 베이스 층과 커버 층 사이의 두께 비율과 영률 비는 특정 식을 준수하기 위해 제어될 수 있고, 전자 장치가 구부러지거나 접힐 때 전자 유닛의 금속 층에 발생하는 응력이 그에 따라 제어될 수 있다. 따라서, 전자 장치가 구부러지거나 접힐 때 전자 유닛의 회로의 균열 문제가 개선될 수 있으며 이에 따라 전자 장치의 신뢰성 및/또는 서비스 수명이 개선될 수 있다.

본 개시에 있어서의 실시 예 및 이점이 위와 같이 개시되었지만, 관련 기술 분야에서 평범한 지식을 가진 사람은 본 개시의 정신 및 범위를 벗어나지 않고 변경, 대체 및 장식을 할 수 있음을 이해해야 한다. 또한, 본 개시의 보호 범위의 범위는 설명에 기술된 특정 실시 예의 프로세스, 기계, 제조, 재료 구성, 장치, 방법 및 단계에 제한되지 않는다. 관련 기술 분야에서 평범한 지식을 가진 사람은 개시 내용의 프로세스, 기계, 제조, 재료 구성, 장치, 방법 및 단계의 현재 또는 미래의 개발을 이해할 수 있다. 따라서 본 개시의 보호 범위에는 위에서 언급한 프로세스, 기계, 제조, 재료 구성, 장치, 방법 및 단계가 포함된다. 또한, 각 청구는 별도의 실시 예를 구성하며, 본 개시의 보호 범위에는 청구항과 실시 예의 조합도 포함된다. 본 개시의 보호 범위는 아래 열거된 청구 범위에 따라 결정된다.

위의 설명은 본 발명의 실시 예와 관련이 있지만 본 발명을 제한하는 데는 사용되지 않는다. 예술에 숙련된 사람들은 본 발명이 수많은 수정과 변화를 가질 수 있음을 쉽게 관찰할 것이다. 본 발명의 영혼 및 원칙에 따라 만들어진 모든 수정, 등가물 대체, 개선 등은 본 발명의 추가 주장으로 해석되어야 한다.

기술 분야에서 숙련된 사람들은 개시의 가르침을 유지하면서 장치 및 방법의 수많은 수정과 변경이 이루어질 수 있음을 쉽게 관찰할 것이다. 따라서 위의 개시는 추가 청구서의 범위 및 범위에 의해서만 제한되는 것으로 해석되어야 한다.

Claims

플렉서블 전자 장치에 있어서,
두께 T1 및 영률 E1을 갖는 베이스 층;
상기 베이스 층 상에 배치된 전자 유닛; 및
상기 전자 유닛 상에 배치된 커버 층 - 상기 커버 층은 두께 T2 및 영률 E2를 갖음 - 을 포함하고,
상기 두께 T1, 상기 두께 T2, 상기 영률 E1 및 상기 영률 E2는 다음 식:

을 준수하는
플렉서블 전자 장치.
제1항에 있어서,
상기 전자 유닛은 구리로 만들어진 금속 층을 포함하는
플렉서블 전자 장치.
제1항에 있어서,
상기 두께 T1, 상기 두께 T2, 상기 영률 E1 및 상기 영률 E2는 다음 식:

을 더 준수하는
플렉서블 전자 장치.
제3항에 있어서,
상기 전자 유닛은 구리로 만들어진 금속 층을 포함하는
플렉서블 전자 장치.
제1항에 있어서,
상기 두께 T1, 두께 T2, 영률 E1 및 영률 E2는 다음 식:

을 더 준수하는
플렉서블 전자 장치.
제5항에 있어서,
상기 전자 유닛은 알루미늄으로 만들어진 금속 층을 포함하는
플렉서블 전자 장치.
제5항에 있어서,
상기 두께 T1, 상기 두께 T2, 상기 영률 E1 및 상기 영률 E2는 다음 식:

을 더 준수하는
플렉서블 전자 장치.
제7항에 있어서,
상기 전자 유닛은 알루미늄으로 만들어진 금속 층을 포함하는
플렉서블 전자 장치.
제1항에 있어서,
상기 두께 T1 및 상기 두께 T2는 다음 식:

을 준수하는
플렉서블 전자 장치.
제1항에 있어서,
상기 전자 유닛은 디스플레이 장치 인
플렉서블 전자 장치.
제1항에 있어서,
상기 전자 유닛(30)은:
제어 요소(TFT); 및
상기 제어 요소(TFT) 위에 배치된 디스플레이 요소(LE)
를 포함하는
플렉서블 전자 장치.
제11항에 있어서,
상기 제어 요소(TFT)는 트랜지스터를 포함하는
플렉서블 전자 장치.
제11항에 있어서,
상기 디스플레이 요소(LE)는
제1 전극(BE);
제2 전극(TE); 및
상기 제1 전극(BE)과 상기 제2 전극(TE) 사이에 끼워진 발광 층(EM)
을 포함하는
플렉서블 전자 장치.
제11항에 있어서,
상기 전자 유닛(30)은:
상기 디스플레이 요소(LE) 위에 배치된 감지 요소(38)을 더 포함하는
플렉서블 전자 장치.
제14항에 있어서,
상기 감지 요소(38)는 터치 감지 요소, 안테나, 이미지 센서, 압력 센서, 온도 센서, 및/또는 가스 센서를 포함하는
플렉서블 전자 장치.
제1항에 있어서,
상기 전자 유닛(30)은 센서(30S)를 포함하고, 상기 센서(30S)는 광학 센서 또는 방사선 센서를 포함하는
플렉서블 전자 장치.
제1항에 있어서,
상기 베이스 층(10)은:
지지 층(12); 및
상기 지지 층(12) 상에 배치된 플렉서블 기판(14)을 포함하는
플렉서블 전자 장치.
제17항에 있어서,
상기 지지 층(12)은 폴리이미드(PI) 또는 폴리에틸렌 테레프탈레이트(PET)를 포함하고, 상기 지지 층(14)은 폴리이미드 또는 실리콘 및 산소를 함유하는 플렉서블 재료를 포함하는
플렉서블 전자 장치.
제1항에 있어서,
상기 커버 층(20)은:
보호 층(24); 및
상기 보호 층(24) 위에 배치된 기능 층(22)
을 포함하는
플렉서블 전자 장치.
제19항에 있어서,
상기 기능 층(22)은 편광 층 또는 지연 층을 포함하는
플렉서블 전자 장치.