KR20220011243A - 표시 장치 - Google Patents
표시 장치 Download PDFInfo
- Publication number
- KR20220011243A KR20220011243A KR1020200089451A KR20200089451A KR20220011243A KR 20220011243 A KR20220011243 A KR 20220011243A KR 1020200089451 A KR1020200089451 A KR 1020200089451A KR 20200089451 A KR20200089451 A KR 20200089451A KR 20220011243 A KR20220011243 A KR 20220011243A
- Authority
- KR
- South Korea
- Prior art keywords
- contact
- line
- gate
- display device
- disposed
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims description 109
- 239000011229 interlayer Substances 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000005452 bending Methods 0.000 description 21
- 239000003990 capacitor Substances 0.000 description 18
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 17
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 17
- 229910045601 alloy Inorganic materials 0.000 description 13
- 239000000956 alloy Substances 0.000 description 13
- 238000003860 storage Methods 0.000 description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 9
- 101000822028 Homo sapiens Solute carrier family 28 member 3 Proteins 0.000 description 7
- 102100021470 Solute carrier family 28 member 3 Human genes 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 7
- 208000036252 interstitial lung disease 1 Diseases 0.000 description 7
- 208000036971 interstitial lung disease 2 Diseases 0.000 description 7
- 101000941901 Homo sapiens Leucine-rich repeat and coiled-coil domain-containing protein 1 Proteins 0.000 description 6
- 101000821827 Homo sapiens Sodium/nucleoside cotransporter 2 Proteins 0.000 description 6
- 102100032676 Leucine-rich repeat and coiled-coil domain-containing protein 1 Human genes 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 102100021541 Sodium/nucleoside cotransporter 2 Human genes 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 102100024165 G1/S-specific cyclin-D1 Human genes 0.000 description 5
- 101000980756 Homo sapiens G1/S-specific cyclin-D1 Proteins 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 102100021569 Apoptosis regulator Bcl-2 Human genes 0.000 description 4
- 101100365013 Arabidopsis thaliana SCL3 gene Proteins 0.000 description 4
- 108091012583 BCL2 Proteins 0.000 description 4
- 101150075681 SCL1 gene Proteins 0.000 description 4
- 101100328521 Schizosaccharomyces pombe (strain 972 / ATCC 24843) cnt6 gene Proteins 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000006185 dispersion Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 3
- 101100365014 Arabidopsis thaliana SCL4 gene Proteins 0.000 description 3
- 102100025238 CD302 antigen Human genes 0.000 description 3
- 239000002011 CNT10 Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 101100273718 Homo sapiens CD302 gene Proteins 0.000 description 3
- 101100496109 Mus musculus Clec2i gene Proteins 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- CXOWYMLTGOFURZ-UHFFFAOYSA-N azanylidynechromium Chemical compound [Cr]#N CXOWYMLTGOFURZ-UHFFFAOYSA-N 0.000 description 3
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 101150012655 dcl1 gene Proteins 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910052706 scandium Inorganic materials 0.000 description 3
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 102100040132 Complement factor H-related protein 1 Human genes 0.000 description 2
- 101150059979 DCL2 gene Proteins 0.000 description 2
- 101000890732 Homo sapiens Complement factor H-related protein 1 Proteins 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- -1 boron Ions Chemical class 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H01L27/3248—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H01L27/3262—
-
- H01L27/3276—
-
- H01L51/52—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
표시 장치는 기판 상에 배치되는 제1 액티브 패턴, 제1 액티브 패턴 상에 배치되는 제1 게이트 전극, 제1 게이트 전극 상에 배치되고 제1 게이트 전극과 전기적으로 연결되며 제1 방향으로 연장되는 연장부 및 연장부로부터 제1 방향과 교차하는 제2 방향으로 돌출되는 돌출부를 포함하는 제2 액티브 패턴, 및 제2 액티브 패턴 상에 배치되고 제1 방향으로 연장되며 돌출부와 중첩 영역에서 중첩하는 전압 배선을 포함한다. 전압 배선은 평면 상에서 볼 때 중첩 영역과 완전히 중첩하는 제1 콘택을 통해 돌출부와 접촉한다.
Description
본 발명은 표시 장치에 관한 것이다.
표시 장치는 표시 패널 및 패널 구동부(예를 들어, 데이터 구동부, 게이트 구동부 등)를 포함할 수 있다. 상기 표시 패널에는 복수의 도전 패턴들이 순차적으로 형성되고, 상기 도전 패턴들은 콘택을 통해 접촉할 수 있다. 상기 패널 구동부는 상기 표시 패널의 상기 도전 패턴들로 신호 및/또는 전압을 제공할 수 있다. 상기 도전 패턴들은 평면에서 볼 때 반복적인 단위 구조들을 갖도록 패터닝되고, 상기 단위 구조들 중 하나의 단위 구조를 갖는 상기 도전 패턴들은 화소 구조물로 정의될 수 있다. 한편, 상기 콘택을 통해 접촉하는 상기 도전 패턴들 사이에는 콘택 저항이 발생할 수 있다. 상기 콘택 저항값들의 산포가 증가됨에 따라, 상기 화소 구조물들의 전기적 특성들의 산포가 증가될 수 있다. 이는, 상기 표시 장치의 표시 품질을 저하시키는 원인이 된다.
본 발명의 목적은 표시 품질이 향상된 표시 장치를 제공하기 위한 것이다.
다만, 본 발명의 목적은 상술한 목적으로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 표시 장치는 기판 상에 배치되는 제1 액티브 패턴, 상기 제1 액티브 패턴 상에 배치되는 제1 게이트 전극, 상기 제1 게이트 전극 상에 배치되고, 상기 제1 게이트 전극과 전기적으로 연결되며, 제1 방향으로 연장되는 연장부 및 상기 연장부로부터 상기 제1 방향과 교차하는 제2 방향으로 돌출되는 돌출부를 포함하는 제2 액티브 패턴 및 상기 제2 액티브 패턴 상에 배치되고, 상기 제1 방향으로 연장되며, 상기 돌출부와 중첩 영역에서 중첩하는 전압 배선을 포함하고, 상기 전압 배선은 평면 상에서 볼 때 상기 중첩 영역과 완전히 중첩하는 제1 콘택을 통해 상기 돌출부와 접촉할 수 있다.
일 실시예에 의하면, 상기 제1 콘택의 평면 면적은 상기 중첩 영역의 평면 면적보다 작을 수 있다.
일 실시예에 의하면, 상기 전압 배선은 상기 제1 게이트 전극을 초기화 시키는 초기화 전압을 상기 돌출부로 제공할 수 있다.
일 실시예에 의하면, 상기 중첩 영역은 상기 연장부와 인접하고 상기 제1 방향으로 연장되는 제1 변, 상기 제1 변과 반대되고 상기 제1 방향으로 연장되는 제2 변, 상기 제1 변의 일측과 상기 제2 변의 일측을 연결하는 제3 변 및 상기 제1 변의 타측과 상기 제2 변의 타측을 연결하는 제4 변을 포함하는 직사각형 형상을 갖고, 상기 제1 변은 평면 상에서 볼 때 상기 제1 콘택으로부터 제1 거리만큼 이격될 수 있다.
일 실시예에 의하면, 상기 제1 거리는 1um 내지 10um 일 수 있다.
일 실시예에 의하면, 상기 제2 변은 평면 상에서 볼 때 상기 제1 콘택으로부터 제2 거리만큼 이격될 수 있다.
일 실시예에 의하면, 상기 제3 변은 평면 상에서 볼 때 상기 제1 콘택으로부터 제3 거리만큼 이격되고, 상기 제4 변은 평면 상에서 볼 때 상기 제1 콘택으로부터 제4 거리만큼 이격될 수 있다.
일 실시예에 의하면, 상기 제3 거리 및 상기 제4 거리는 서로 동일할 수 있다.
일 실시예에 의하면, 상기 제3 거리 및 상기 제4 거리는 1um 내지 3um 일 수 있다.
일 실시예에 의하면, 상기 제1 콘택의 상기 제1 방향의 폭은 1um 내지 3um 일 수 있다.
일 실시예에 의하면, 평면 상에서 볼 때, 상기 전압 배선은 상기 연장부와 이격될 수 있다.
일 실시예에 의하면, 상기 전압 배선은 상기 제1 콘택과 이격되는 제2 콘택을 통해 상기 돌출부와 접촉하고, 상기 제2 콘택은 평면 상에서 볼 때 상기 중첩 영역과 완전히 중첩할 수 있다.
일 실시예에 의하면, 상기 제2 콘택의 평면 면적은 상기 중첩 영역의 평면 면적보다 작을 수 있다.
일 실시예에 의하면, 상기 표시 장치는 상기 제1 게이트 전극 상에 배치되는 제1 층간 절연층 및 상기 전압 배선 상에 배치되는 제2 층간 절연층을 더 포함하고, 상기 전압 배선은 상기 제1 콘택과 이격되는 제2 콘택을 통해 상기 돌출부와 접촉하며, 상기 제2 층간 절연층은 상기 제2 콘택과 연결되는 제3 콘택을 통해 상기 제1 층간 절연층과 접촉할 수 있다.
일 실시예에 의하면, 상기 제3 콘택은 상기 연장부를 관통할 수 있다.
일 실시예에 의하면, 상기 표시 장치는 상기 제1 게이트 전극 상에 배치되고, 상기 제1 방향으로 연장되는 제1 게이트 배선 및 상기 제2 액티브 패턴 상에 배치되고, 상기 제1 게이트 배선과 중첩하는 제2 게이트 전극을 더 포함할 수 있다.
일 실시예에 의하면, 상기 제2 게이트 전극은 상기 제1 게이트 배선과 전기적으로 연결될 수 있다.
일 실시예에 의하면, 상기 돌출부는 상기 연장부의 일측과 인접하고 상기 전압 배선과 접촉하지 않는 제1 부분을 포함하고, 상기 제2 액티브 패턴은 상기 연장부의 타측과 인접하고 상기 제2 게이트 전극과 중첩하는 제2 부분을 포함하며, 상기 제1 부분의 면 저항값, 상기 연장부의 면 저항값 및 상기 제2 부분의 면 저항값은 서로 다를 수 있다.
일 실시예에 의하면, 상기 제2 부분의 상기 면 저항값은 상기 제1 부분의 상기 면 저항값보다 클 수 있다.
일 실시예에 의하면, 상기 표시 장치는 상기 제1 게이트 전극 상에 배치되고, 상기 제1 방향으로 연장되는 제2 게이트 배선 및 상기 제2 액티브 패턴 상에 배치되고, 상기 제1 방향으로 연장되며, 상기 제2 게이트 배선과 중첩하는 제3 게이트 배선을 더 포함할 수 있다.
일 실시예에 의하면, 상기 제3 게이트 배선은 상기 제2 게이트 배선과 전기적으로 연결될 수 있다.
일 실시예에 의하면, 상기 제1 액티브 패턴은 실리콘 반도체를 포함하고, 상기 제2 액티브 패턴은 산화물 반도체를 포함할 수 있다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 다른 실시예에 따른 표시 장치는 기판 상에 배치되는 제1 액티브 패턴, 상기 제1 액티브 패턴 상에 배치되는 제1 게이트 전극, 상기 제1 게이트 전극 상에 배치되는 제1 층간 절연층, 상기 제1 층간 절연층 상에 배치되고, 상기 제1 게이트 전극과 전기적으로 연결되며, 제1 방향으로 연장되는 연장부 및 상기 연장부로부터 상기 제1 방향과 교차하는 제2 방향으로 돌출되는 돌출부를 포함하는 제2 액티브 패턴, 상기 제2 액티브 패턴 상에 배치되고, 상기 제1 방향으로 연장되며, 중첩 영역에서 상기 돌출부와 중첩하는 전압 배선 및 상기 전압 배선 상에 배치되는 제2 층간 절연층을 포함하고, 상기 전압 배선은 상기 중첩 영역과 중첩하는 제1 콘택을 통해 상기 돌출부와 접촉하고, 상기 제2 층간 절연층은 상기 제1 콘택과 연결되는 제2 콘택을 통해 상기 제1 층간 절연층과 접촉할 수 있다.
일 실시예에 의하면, 상기 제2 콘택은 상기 연장부를 관통할 수 있다.
일 실시예에 의하면, 상기 전압 배선은 상기 제1 게이트 전극을 초기화시키는 초기화 전압을 상기 돌출부로 제공할 수 있다.
일 실시예에 의하면, 상기 전압 배선은 상기 제1 콘택과 이격되고 상기 중첩 영역과 중첩하는 제3 콘택을 통해 상기 돌출부와 접촉하고, 상기 제2 층간 절연층은 상기 제3 콘택과 연결되는 제4 콘택을 통해 상기 제1 층간 절연층과 접촉할 수 있다.
본 발명의 실시예들에 따른 표시 장치는 복수의 화소 구조물들을 포함할 수 있고, 각각의 상기 화소 구조물들은 제1 액티브 패턴, 제2 액티브 패턴 및 제1 방향으로 연장되는 전압 배선을 포함할 수 있다. 상기 제2 액티브 패턴은 제2 방향으로 연장되고 상기 전압 배선과 중첩 영역에서 중첩하는 돌출부를 포함할 수 있다. 상기 전압 배선은 상기 중첩 영역과 완전히 중첩하는 제1 콘택을 통해 상기 돌출부와 접촉할 수 있다. 그에 따라, 상기 화소 구조물들에 발생하는 상기 전압 배선 및 상기 돌출부의 콘택 저항값들의 산포가 감소될 수 있다. 또한, 상기 전압 배선은 상기 제1 콘택과 이격되는 제2 콘택을 통해 상기 돌출부와 접촉할 수 있다. 그에 따라, 상기 콘택 저항값이 감소될 수 있다. 따라서, 상기 콘택 저항값들의 산포가 감소될 수 있다.
다만, 본 발명의 효과는 상술한 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1a는 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1b는 도 1a의 표시 장치를 나타내는 평면도이다.
도 1c는 도 1b의 표시 장치에 포함되는 데이터 전달 배선들을 설명하기 위한 확대도이다.
도 2는 도 1a의 표시 장치에 포함된 화소 회로 및 유기 발광 다이오드의 일 예를 나타내는 회로도이다.
도 3 내지 도 11은 도 1a의 표시 장치에 포함되는 화소 구조물들을 설명하기 위한 레이아웃 도면들이다.
도 12는 도 9의 A 영역의 일 예를 확대한 확대도이다.
도 13은 도 9의 I-I' 선을 따라 절단한 단면도이다.
도 14 내지 도 17은 도 13의 화소 구조물을 제조하는 방법을 설명하기 위한 단면도들이다.
도 18은 도 9의 A 영역을 확대한 다른 예를 나타내는 확대도이다.
도 19는 도 18의 II-II' 선을 따라 절단한 단면도이다.
도 20 내지 도 24는 도 19의 화소 구조물을 제조하는 방법을 설명하기 위한 단면도들이다.
도 25는 도 9의 A 영역을 확대한 또 다른 예를 나타내는 확대도이다.
도 26은 도 9의 A 영역을 확대한 또 다른 예를 나타내는 확대도이다.
도 27은 도 9의 A 영역을 확대한 또 다른 예를 나타내는 확대도이다.
도 1b는 도 1a의 표시 장치를 나타내는 평면도이다.
도 1c는 도 1b의 표시 장치에 포함되는 데이터 전달 배선들을 설명하기 위한 확대도이다.
도 2는 도 1a의 표시 장치에 포함된 화소 회로 및 유기 발광 다이오드의 일 예를 나타내는 회로도이다.
도 3 내지 도 11은 도 1a의 표시 장치에 포함되는 화소 구조물들을 설명하기 위한 레이아웃 도면들이다.
도 12는 도 9의 A 영역의 일 예를 확대한 확대도이다.
도 13은 도 9의 I-I' 선을 따라 절단한 단면도이다.
도 14 내지 도 17은 도 13의 화소 구조물을 제조하는 방법을 설명하기 위한 단면도들이다.
도 18은 도 9의 A 영역을 확대한 다른 예를 나타내는 확대도이다.
도 19는 도 18의 II-II' 선을 따라 절단한 단면도이다.
도 20 내지 도 24는 도 19의 화소 구조물을 제조하는 방법을 설명하기 위한 단면도들이다.
도 25는 도 9의 A 영역을 확대한 또 다른 예를 나타내는 확대도이다.
도 26은 도 9의 A 영역을 확대한 또 다른 예를 나타내는 확대도이다.
도 27은 도 9의 A 영역을 확대한 또 다른 예를 나타내는 확대도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대하여는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대한 중복된 설명은 생략하기로 한다.
도 1a는 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이고, 도 1b는 도 1a의 표시 장치를 나타내는 평면도이며, 도 1c는 도 1b의 표시 장치에 포함되는 데이터 전달 배선들을 설명하기 위한 확대도이다. 예를 들어, 도 1c는 도 1b의 B 영역을 확대한 확대도일 수 있다.
도 1a를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(10)는 표시 패널(PNL), 데이터 구동부(DDV), 게이트 구동부(GDV) 및 제어부(CON)를 포함할 수 있다.
상기 표시 패널(PNL)은 복수의 화소 구조물(예를 들어, 도 2의 화소 구조물(PX))들을 포함할 수 있다. 예를 들어, 상기 표시 패널(PNL)은 제1 화소 구조물(PX1), 제2 화소 구조물(PX2), 제3 화소 구조물(PX3) 및 제4 화소 구조물(PX4)을 포함할 수 있다. 각각의 상기 제1 내지 제4 화소 구조물들(PX1, PX2, PX3, PX4) 은 데이터 전압(DATA), 게이트 신호(GS), 고전원 전압(ELVDD), 저전원 전압(ELVSS), 초기화 전압(VINT) 및 애노드 초기화 전압(AINT)을 제공받을 수 있다.
상기 데이터 구동부(DDV)는 출력 영상 데이터(ODAT) 및 데이터 제어 신호(DCTRL)에 기초하여 상기 데이터 전압(DATA)을 생성할 수 있다. 예를 들어, 상기 데이터 구동부(DDV)는 상기 출력 영상 데이터(ODAT)에 상응하는 상기 데이터 전압(DATA)을 생성하고, 상기 데이터 제어 신호(DCTRL)에 응답하여 상기 데이터 전압(DATA)을 출력할 수 있다. 상기 데이터 제어 신호(DCTRL)는 출력 데이터 인에이블 신호, 수평 개시 신호 및 로드 신호를 포함할 수 있다. 일 실시예에서, 상기 데이터 구동부(DDV)는 하나 이상의 집적 회로(integrated circuit; IC)로 상기 표시 패널(PNL)과 전기적으로 연결될 수 있다. 다른 실시예에서, 상기 데이터 구동부(DDV)는 상기 표시 패널(PNL)에 실장되거나, 상기 표시 패널(PNL)의 주변부에 집적(integrated)될 수도 있다.
상기 게이트 구동부(GDV)는 게이트 제어 신호(GCTRL)에 기초하여 상기 게이트 신호(GS)를 생성할 수 있다. 예를 들어, 상기 게이트 신호(GS)는 트랜지스터를 턴온시키는 게이트 온 전압 및 상기 트랜지스터를 턴오프시키는 게이트 오프 전압을 포함할 수 있다. 게이트 제어 신호(GCTRL)는 수직 개시 신호, 클록 신호 등을 포함할 수 있다. 일 실시예에서, 상기 게이트 구동부(GDV)는 상기 표시 패널(PNL) 에 실장될 수 있다. 다른 실시예에서, 상기 게이트 구동부(GDV)는 상기 COF 형태로 상기 표시 패널(PNL)과 전기적으로 연결될 수 있다.
상기 제어부(CON)(예를 들어, 타이밍 컨트롤러(T-CON))는 외부의 호스트 프로세서(예를 들어, GPU)로부터 입력 영상 데이터(IDAT) 및 제어 신호(CTRL)를 제공받을 수 있다. 예를 들어, 상기 입력 영상 데이터(IDAT)는 적색 영상 데이터, 녹색 영상 테이터 및 청색 영상 데이터를 포함하는 RGB 데이터일 수 있다. 상기 제어 신호(CTRL)는 수직 동기 신호, 수평 동기 신호, 입력 데이터 인에이블 신호, 마스터 클록 신호 등을 포함할 수 있다. 상기 제어부(CON)는 상기 입력 영상 데이터(IDAT) 및 상기 제어 신호(CTRL)에 기초하여, 상기 게이트 제어 신호(GCTRL), 상기 데이터 제어 신호(DCTRL) 및 상기 출력 영상 데이터(ODAT)를 생성할 수 있다.
도 1b 및 1c를 참조하면, 상기 표시 장치(10)는 표시 영역(DA), 상기 표시 영역(DA)을 둘러싸는 비표시 영역(NDA), 벤딩이 가능한 벤딩 영역(BA), 상기 표시 영역(DA)과 상기 벤딩 영역(BA) 사이의 주변 영역(SA) 및 패드 영역(PA)을 포함할 수 있다.
예를 들어, 상기 표시 영역(DA)에는 상기 화소 구조물(PX)이 배치될 수 있고, 상기 비표시 영역(NDA)에는 상기 화소 구조물(PX)을 구동하기 위한 구동부가 배치될 수 있다. 예를 들어, 상기 패드 영역(PA)에는 패드부(PD) 및 데이터 구동부(DDV)가 배치될 수 있고, 상기 벤딩 영역(BA)은 가상의 벤딩축을 기준으로 벤딩될 수 있다.
상기 표시 영역(DA)에는 상기 화소 구조물(PX) 및 상기 화소 구조물(PX)에 연결되는 데이터 배선(DL), 게이트 배선(GL), 고전원 전압 배선(PL) 및 데이터 전달 배선들(FL1, FL2)이 배치될 수 있다.
상기 데이터 배선(DL)은 상기 데이터 구동부(DDV)과 전기적으로 연결되고, 상기 제2 방향(D2)을 따라 연장될 수 있다. 상기 게이트 배선(GL)은 게이트 구동부(GDV)과 연결되고, 상기 제2 방향(D2)과 교차하는 제1 방향(D1)을 따라 연장될 수 있다. 상기 고전원 전압 배선(PL)은 상기 패드부(PD)와 연결되고, 상기 제2 방향(D2)을 따라 연장될 수 있다.
상기 데이터 전달 배선들(FL1, FL2)은 상기 데이터 구동부(DDV) 및 상기 데이터 배선(DL)과 전기적으로 연결될 수 있다. 상기 데이터 전달 배선들(FL1, FL2)은 상기 데이터 구동부(DDV) 및 상기 데이터 배선(DL)을 연결시킬 수 있다.
일 실시예에서, 도 1c에 도시된 바와 같이, 상기 표시 장치(10)에는 제1 내지 제4 데이터 배선들(DL1, DL2, DL3, DL4), 제1 데이터 전달 배선(FL1) 및 제2 데이터 전달 배선(FL2)이 배치될 수 있다. 예를 들어, 상기 제1 및 제2 데이터 전달 배선들(FL1, FL2)은 상기 데이터 구동부(DDV)와 상기 데이터 배선(DL)을 전기적으로 연결시키는 팬-아웃 배선일 수 있다.
일 실시예에서, 상기 제1 데이터 전달 배선(FL1)은 제1 데이터 전달 수직 배선(VFL1) 및 제1 데이터 전달 수평 배선(HFL1)을 포함할 수 있고, 상기 제2 데이터 전달 배선(FL2)은 제2 데이터 전달 수직 배선(VFL2) 및 제2 데이터 전달 수평 배선(HFL2)을 포함할 수 있다. 예를 들어, 상기 제1 및 제2 데이터 전달 수직 배선들(VFL1, VFL2)은 상기 제2 방향(D2)으로 연장할 수 있고, 상기 제1 및 제2 데이터 전달 수평 배선들(HFL1, HFL2)은 상기 제1 방향(D1)으로 연장할 수 있다.
상기 제1 데이터 전달 배선(FL1)은 상기 데이터 구동부(DDV)와 상기 제1 데이터 배선(DL1)을 전기적으로 연결시킬 수 있다. 예를 들어, 제1 데이터 전압은 상기 제1 데이터 전달 배선(FL1) 및 상기 제1 데이터 배선(DL1)을 통해 상기 제1 화소 구조물(PX1)로 제공될 수 있다.
구체적으로, 상기 제1 데이터 전달 수직 배선(VFL1)은 제1 연결 배선(SCL1)과 연결되고, 상기 제1 연결 배선(SCL1)은 제1 벤딩 연결 배선(BCL1)과 연결되며, 상기 제1 벤딩 연결 배선(BCL1)은 제1 데이터 연결 배선(DCL1)과 연결될 수 있다.
예를 들어, 상기 제1 데이터 전달 수직 배선(VFL1)은 상기 주변 영역(SA)으로부터 상기 표시 영역(DA)으로 연장되고, 제1 층(예를 들어, 도 11의 데이터 전달 수직 배선(1720)이 형성되는 층)에 형성될 수 있다. 상기 제1 연결 배선(SCL1)은 상기 주변 영역(SA)에 배치되고, 상기 제1 층보다 하부에 배치되는 제2 층에 형성될 수 있다. 상기 제1 벤딩 연결 배선(BCL1)은 상기 벤딩 영역(BA)에 배치되고, 상기 제1 층에 형성될 수 있다. 상기 제1 데이터 연결 배선(DCL1)은 상기 패드 영역(PA)에 배치되고, 상기 데이터 구동부(DDV)로부터 상기 제1 데이터 전압을 제공받을 수 있다.
상기 제2 데이터 전달 배선(FL2)은 상기 데이터 구동부(DDV)와 상기 제2 데이터 배선(DL2)을 전기적으로 연결시킬 수 있다. 예를 들어, 제2 데이터 전압은 상기 제2 데이터 전달 배선(FL2) 및 상기 제2 데이터 배선(DL2)을 통해 상기 제2 화소 구조물(PX2)로 제공될 수 있다.
구체적으로, 상기 제2 데이터 전달 수직 배선(VFL2)은 제2 연결 배선(SCL2)과 연결되고, 상기 제2 연결 배선(SCL2)은 제2 벤딩 연결 배선(BCL2)과 연결되며, 상기 제2 벤딩 연결 배선(BCL2)은 제2 데이터 연결 배선(DCL2)과 연결될 수 있다. 다만, 상기 제2 데이터 전달 수직 배선(VFL2), 상기 제2 연결 배선(SCL2), 상기 제2 벤딩 연결 배선(BCL2) 및 상기 제2 데이터 연결 배선(DCL2)의 구조는 상기 제1 데이터 전달 수직 배선(VFL1), 상기 제1 연결 배선(SCL1), 상기 제1 벤딩 연결 배선(BCL1) 및 상기 제1 데이터 연결 배선(DCL1)의 구조와 실질적으로 동일하므로, 자세한 설명은 생략하기로 한다.
상기 제3 데이터 배선(DL3)은 상기 데이터 구동부(DDV)와 연결될 수 있다. 예를 들어, 제3 데이터 전압은 상기 제3 데이터 배선(DL3)을 통해 상기 제3 화소 구조물(PX3)로 제공될 수 있다.
구체적으로, 상기 제3 데이터 배선(DL3)은 제3 연결 배선(SCL3)과 연결되고, 상기 제3 연결 배선(SCL3)은 제3 벤딩 연결 배선(BCL3)과 연결되며, 상기 제3 벤딩 연결 배선(BCL3)은 제3 데이터 연결 배선(DCL3)과 연결될 수 있다.
예를 들어, 상기 제3 데이터 배선(DL3)은 상기 주변 영역(SA)으로부터 상기 표시 영역(DA)으로 연장되고, 상기 제1 층에 형성될 수 있다. 상기 제3 연결 배선(SCL3)은 상기 주변 영역(SA)에 배치되고, 상기 제1 층보다 하부에 배치되는 제3 층에 형성될 수 있다. 상기 제3 벤딩 연결 배선(BCL3)은 상기 벤딩 영역(BA)에 배치되고, 상기 제1 층에 형성될 수 있다. 상기 제3 데이터 연결 배선(DCL3)은 상기 패드 영역(PA)에 배치되고, 상기 데이터 구동부(DDV)로부터 상기 제3 데이터 전압을 제공받을 수 있다.
상기 제4 데이터 배선(DL4)은 상기 데이터 구동부(DDV)와 연결될 수 있다. 예를 들어, 상기 제4 데이터 전압은 상기 제4 데이터 배선(DL4)을 통해 상기 제4 화소 구조물(PX4)로 제공될 수 있다.
구체적으로, 상기 제4 데이터 배선(DL4)은 제4 연결 배선(SCL4)과 연결되고, 상기 제4 연결 배선(SCL4)은 제4 벤딩 연결 배선(BCL4)과 연결되며, 상기 제4 벤딩 연결 배선(BCL4)은 제4 데이터 연결 배선(DCL4)과 연결될 수 있다. 다만, 상기 제4 데이터 배선(DL4), 상기 제4 연결 배선(SCL4), 상기 제4 벤딩 연결 배선(BCL4) 및 상기 제4 데이터 연결 배선(DCL4)의 구조는 상기 제3 데이터 배선(DL3), 상기 제3 연결 배선(SCL3), 상기 제3 벤딩 연결 배선(BCL3) 및 상기 제3 데이터 연결 배선(DCL3)의 구조와 실질적으로 동일하므로, 자세한 설명은 생략하기로 한다.
도 2는 도 1a의 표시 장치에 포함된 화소 회로 및 유기 발광 다이오드의 일 예를 나타내는 회로도이다.
도 1a 및 2를 참조하면, 상기 제1 화소 구조물(PX1)은 화소 회로(PC) 및 유기 발광 다이오드(OLED)를 통해 빛을 방출할 수 있다. 또한, 상기 제2 화소 구조물(PX2)은 상기 화소 회로(PC)와 실질적으로 동일한 회로 구조를 갖는 화소 회로 및 상기 유기 발광 다이오드(OLED)와 실질적으로 동일한 구조를 갖는 유기 발광 다이오드를 통해 빛을 방출할 수 있다. 이하에서는, 상기 제1 화소 구조물(PX1)의 상기 화소 회로(PC) 및 상기 유기 발광 다이오드(OLED)의 연결 구조에 대하여 설명하기로 한다.
상기 화소 회로(PC)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 스토리지 커패시터(CST) 및 부스팅 커패시터(CBS)를 포함할 수 있다. 상기 화소 회로(PC)는 상기 유기 발광 다이오드(OLED)와 전기적으로 연결되어, 상기 유기 발광 다이오드(OLED)로 구동 전류를 제공할 수 있다.
상기 유기 발광 다이오드(OLED)는 제1 단자(예를 들어, 애노드 단자) 및 제2 단자(예를 들어, 캐소드 단자)를 포함할 수 있으며, 상기 유기 발광 다이오드(OLED)의 상기 제1 단자는 상기 제6 트랜지스터(T6)을 매개로 상기 제1 트랜지스터(T1)에 연결되어 상기 구동 전류를 제공받고, 상기 제2 단자는 상기 저전원전압(ELVSS)을 제공받을 수 있다. 상기 유기 발광 다이오드(OLED)는 상기 구동 전류에 상응하는 휘도의 광을 생성할 수 있다.
상기 스토리지 커패시터(CST)는 제1 단자 및 제2 단자를 포함할 수 있다. 상기 스토리지 커패시터(CST)의 상기 제1 단자는 상기 제1 트랜지스터(T1)에 연결되고, 상기 스토리지 커패시터(CST)의 상기 제2 단자는 상기 고전원 전압(ELVDD)을 제공받을 수 있다.
상기 부스팅 커패시터(CBS)는 제1 단자 및 제2 단자를 포함할 수 있다. 상기 부스팅 커패시터(CBS)의 상기 제1 단자는 상기 스토리지 커패시터(CST)의 상기 제1 단자에 연결되고, 상기 부스팅 커패시터(CBS)의 상기 제2 단자는 상기 제1 게이트 신호(GW)를 제공받을 수 있다. 상기 부스팅 커패시터(CBS)는 상기 제1 게이트 신호(GW)의 제공이 중단되는 시점에서 상기 제1 트랜지스터(T1)의 게이트 단자의 전압을 상승시킴으로써, 상기 게이트 단자의 전압강하를 보상할 수 있다.
제1 트랜지스터(T1)는 상기 게이트 단자, 제1 단자(예를 들어, 소스 단자) 및 제2 단자(예를 들어, 드레인 단자)를 포함할 수 있다. 상기 제1 트랜지스터(T1)의 상기 게이트 단자는 상기 스토리지 커패시터(CST)의 제1 단자에 연결될 수 있다. 상기 제1 트랜지스터(T1)의 상기 제1 단자는 상기 제2 트랜지스터(T2)에 연결되어 상기 데이터 전압(DATA)을 제공받을 수 있다. 상기 제1 트랜지스터(T1)의 상기 제2 단자는 상기 유기 발광 다이오드(OLED)로 상기 구동 전류를 제공할 수 있다. 상기 제1 트랜지스터(T1)는 상기 게이트 단자와 상기 제1 단자 사이의 전압차에 기초하여 상기 구동 전류를 생성할 수 있다. 예를 들어, 상기 제1 트랜지스터(T1)는 구동 트랜지스터로 지칭될 수 있다. 일 실시예에서, 상기 제1 트랜지스터(T1)는 백-게이트(back-gate) 단자를 더 포함할 수 있다. 예를 들어, 상기 백-게이트 단자는 상기 제1 트랜지스터(T1)의 상기 게이트 단자 또는 상기 제1 단자와 싱크되거나 또는 전기적으로 플로팅될 수 있다. 상기 백-게이트 단자는 금속, 합금, 도전 금속 산화물, 투명 도전 물질, 도핑된 실리콘 반도체 등을 포함할 수 있다. 상기 백-게이트 단자는 상기 게이트 단자와 중첩하며 상기 게이트 단자의 하부에 구현될 수 있다.
상기 제2 트랜지스터(T2)는 게이트 단자, 제1 단자(예를 들어, 소스 단자) 및 제2 단자(예를 들어, 드레인 단자)를 포함할 수 있다. 상기 제2 트랜지스터(T2)의 상기 게이트 단자는 상기 제1 게이트 신호(GW)를 제공받을 수 있다. 상기 제2 트랜지스터(T2)의 상기 제1 단자는 상기 데이터 전압(DATA)을 제공받을 수 있다. 상기 제2 트랜지스터(T2)의 상기 제2 단자는 상기 제2 트랜지스터(T2)가 턴온되는 구간 동안, 상기 제1 트랜지스터(T1)의 상기 제1 단자로 상기 데이터 전압(DATA)을 제공할 수 있다.
상기 제2 트랜지스터(T2)는 상기 제1 게이트 신호(GW)에 응답하여 턴온 또는 턴오프될 수 있다. 예를 들어, 상기 제2 트랜지스터(T2)가 피모스(PMOS) 트랜지스터인 경우, 상기 제2 트랜지스터(T2)는 상기 제1 게이트 신호(GW)가 양의 전압 레벨을 가질 때 턴오프되고, 상기 제1 게이트 신호(GW)가 음의 전압 레벨을 가질 때 턴온될 수 있다. 예를 들어, 상기 제2 트랜지스터(T2)는 스위칭 트랜지스터로 지칭될 수 있다.
상기 제3 트랜지스터(T3)는 게이트 단자, 백-게이트(back-gate) 단자, 제1 단자(예를 들어, 소스 단자) 및 제2 단자(예를 들어, 드레인 단자)를 포함할 수 있다. 상기 제3 트랜지스터(T3)의 상기 게이트 단자 및 상기 백-게이트 단자는 제2 게이트 신호(GC)를 제공받을 수 있다. 상기 제3 트랜지스터(T3)가 듀얼-게이트(dual-gate) 구조를 가짐에 따라, 상기 제3 트랜지스터(T3)의 신뢰성이 향상될 수 있다. 상기 제3 트랜지스터(T3)의 상기 제1 단자는 상기 제1 트랜지스터(T1)의 상기 제2 단자에 연결될 수 있다. 상기 제3 트랜지스터(T3)의 상기 제2 단자는 상기 제1 트랜지스터(T1)의 상기 게이트 단자에 연결될 수 있다.
상기 제3 트랜지스터(T3)는 상기 제2 게이트 신호(GC)에 응답하여 턴온 또는 턴오프될 수 있다. 예를 들어, 상기 제3 트랜지스터(T3)가 엔모스(NMOS) 트랜지스터인 경우, 상기 제3 트랜지스터(T3)는 상기 제2 게이트 신호(GC)가 양의 전압 레벨을 가질 때 턴온되고, 상기 제2 게이트 신호(GC)가 음의 전압 레벨을 가질 때 턴오프될 수 있다.
상기 제2 게이트 신호(GC)에 응답하여 상기 제3 트랜지스터(T3)가 턴온되는 구간 동안, 상기 제3 트랜지스터(T3)는 상기 제1 트랜지스터(T1)를 다이오드 연결시킬 수 있다. 상기 제1 트랜지스터(T1)가 다이오드 연결되므로, 상기 제1 트랜지스터(T1)의 상기 게이트 단자와 상기 제1 트랜지스터(T1)의 제1 단자 사이에 상기 제1 트랜지스터(T1)의 문턱 전압만큼의 전압차가 발생할 수 있다. 이에 따라, 상기 제1 트랜지스터(T1)의 상기 게이트 단자에는 상기 전압차만큼 보상된 상기 데이터 전압(DATA)이 제공될 수 있다. 따라서, 상기 제3 트랜지스터(T3)는 상기 제1 트랜지스터(T1)의 문턱 전압을 보상할 수 있다. 예를 들어, 상기 제3 트랜지스터(T3)는 보상 트랜지스터로 지칭될 수 있다.
상기 제4 트랜지스터(T4)는 게이트 단자, 백-게이트 단자, 제1 단자(예를 들어, 소스 단자) 및 제2 단자(예를 들어, 드레인 단자)를 포함할 수 있다. 상기 제4 트랜지스터(T4)의 상기 게이트 단자 및 상기 백-게이트 단자는 제3 게이트 신호(GI)를 제공받을 수 있다. 상기 제4 트랜지스터(T4)가 듀얼-게이트 구조를 가짐에 따라, 상기 제4 트랜지스터(T4)의 신뢰성이 향상될 수 있다. 상기 제4 트랜지스터(T4)의 상기 제1 단자는 상기 초기화 전압(VINT)을 제공받을 수 있다. 상기 제4 트랜지스터(T4)의 상기 제2 단자는 상기 제1 트랜지스터(T1)의 상기 게이트 단자에 연결될 수 있다.
상기 제4 트랜지스터(T4)는 상기 제3 게이트 신호(GI)에 응답하여 턴온 또는 턴오프될 수 있다. 예를 들어, 상기 제4 트랜지스터(T4)가 엔모스 트랜지스터인 경우, 상기 제4 트랜지스터(T4)는 상기 제3 게이트 신호(GI)가 양의 전압 레벨을 가질 때 턴온되고, 상기 제3 게이트 신호(GI)가 음의 전압 레벨을 가질 때 턴오프될 수 있다.
상기 제4 트랜지스터(T4)가 상기 제3 게이트 신호(GI)에 턴온되는 구간 동안, 상기 제1 트랜지스터(T1)의 게이트 단자에는 상기 초기화 전압(VINT)이 제공될 수 있다. 이에 따라, 상기 제4 트랜지스터(T4)는 상기 제1 트랜지스터(T1)의 상기 게이트 단자를 상기 초기화 전압(VINT)으로 초기화시킬 수 있다. 예를 들어, 상기 제4 트랜지스터(T4)는 초기화 트랜지스터로 지칭될 수 있다.
상기 제5 트랜지스터(T5)는 게이트 단자, 제1 단자(예를 들어, 소스 단자) 및 제2 단자(예를 들어, 드레인 단자)를 포함할 수 있다. 상기 제5 트랜지스터(T5)의 상기 게이트 단자는 발광 제어 신호(EM)를 제공받을 수 있다. 상기 제5 트랜지스터(T5)의 상기 제1 단자는 상기 고전원 전압(ELVDD)을 제공받을 수 있다. 상기 제5 트랜지스터(T5)의 상기 제2 단자는 상기 제1 트랜지스터(T1)의 상기 제1 단자에 연결될 수 있다. 상기 발광 제어 신호(EM)에 응답하여 상기 제5 트랜지스터(T5)가 턴온되면, 상기 제5 트랜지스터(T5)는 상기 제1 트랜지스터(T1)에 상기 고전원 전압(ELVDD)을 제공할 수 있다.
상기 제6 트랜지스터(T6)는 게이트 단자, 제1 단자(예를 들어, 소스 단자) 및 제2 단자(예를 들어, 드레인 단자)를 포함할 수 있다. 상기 제6 트랜지스터(T6)의 상기 게이트 단자는 상기 발광 제어 신호(EM)를 제공받을 수 있다. 상기 제6 트랜지스터(T6)의 상기 제1 단자는 상기 제1 트랜지스터(T1)의 제2 단자에 연결될 수 있다. 상기 제6 트랜지스터(T6)의 상기 제2 단자는 상기 유기 발광 다이오드(OLED)의 제1 단자에 연결될 수 있다. 상기 발광 제어 신호(EM)에 응답하여 상기 제6 트랜지스터(T6)가 턴온되면, 상기 제6 트랜지스터(T6)는 상기 제1 트랜지스터(T1)가 생성한 상기 구동 전류를 상기 유기 발광 다이오드(OLED)로 제공할 수 있다.
상기 제7 트랜지스터(T7)는 게이트 단자, 제1 단자(예를 들어, 소스 단자) 및 제2 단자(예를 들어, 드레인 단자)를 포함할 수 있다. 상기 제7 트랜지스터(T7)의 상기 게이트 단자는 제4 게이트 신호(GB)를 제공받을 수 있다. 상기 제7 트랜지스터(T7)의 상기 제1 단자는 상기 애노드 초기화 전압(AINT)을 제공받을 수 있다. 상기 제7 트랜지스터(T7)의 상기 제2 단자는 상기 유기 발광 다이오드(OLED)의 제1 단자와 연결될 수 있다. 상기 제4 게이트 신호(GB)에 응답하여 상기 제7 트랜지스터(T7)가 턴온되면, 상기 제7 트랜지스터(T7)는 상기 유기 발광 다이오드(OLED)로 상기 애노드 초기화 전압(AINT)을 제공할 수 있다. 그에 따라, 상기 제7 트랜지스터(T7)는 상기 유기 발광 다이오드(OLED)의 제1 단자를 상기 애노드 초기화 전압(AINT)으로 초기화시킬 수 있다. 예를 들어, 상기 제7 트랜지스터(T7)는 애노드 초기화 트랜지스터로 지칭될 수 있다.
한편, 도 2에 도시된 상기 화소 회로(PC) 및 상기 유기 발광 다이오드(OLED)의 연결 구조는 예시적인 것이며, 다양하게 변경될 수 있다.
도 3 내지 도 11은 도 1a의 표시 장치에 포함되는 화소 구조물들을 설명하기 위한 레이아웃 도면들이다.
도 1a, 2 및 3을 참조하면, 상기 표시 장치(10)는 서로 인접하는 상기 제1 화소 구조물(PX1) 및 상기 제2 화소 구조물(PX2)을 포함할 수 있다. 예를 들어, 상기 제2 화소 구조물(PX2)은 상기 제1 화소 구조물(PX1)의 구조를 가상의 대칭 라인을 기준으로 대칭시킨 구조를 가질 수 있다.
기판(SUB)은 유리, 석영, 플라스틱 등을 포함할 수 있다. 일 실시예에서, 상기 기판(SUB)은 플라스틱을 포함할 수 있고, 이에 따라 상기 표시 장치(10)는 플렉서블한 특성을 가질 수 있다. 이 경우, 상기 기판(SUB)은 적어도 하나의 유기 필름층 및 적어도 하나의 배리어층이 번갈아 가며 적층된 구조를 가질 수 있다. 예를 들면, 상기 유기 필름층은 폴리이미드와 같은 유기 물질을 사용하여 형성될 수 있고, 상기 배리어층은 무기 물질을 사용하여 형성될 수 있다.
배리어층(예를 들어, 도 15의 배리어층(BRR))은 상기 기판(SUB) 상에 배치될 수 있다. 상기 배리어층은 상기 기판(SUB)으로부터 금속 원자들이나 불순물들이 상기 제1 액티브 패턴(1100)으로 확산되지 않도록 할 수 있다.
버퍼층(예를 들어, 도 15의 버퍼층(BFR))은 상기 기판(SUB) 상에 배치될 수 있다. 상기 버퍼층은 상기 기판(SUB)으로부터 금속 원자들이나 불순물들이 상기 제1 액티브 패턴 (1100)으로 확산되는 현상을 방지할 수 있다. 또한, 상기 버퍼층은 상기 제1 액티브 패턴(1100)을 형성하기 위한 결정화 공정 동안 열의 제공 속도를 조절할 수 있고, 상기 제1 액티브 패턴(1100)이 균일하게 형성될 수 있다.
상기 제1 액티브 패턴(1100)은 상기 버퍼층 상에 배치될 수 있다. 일 실시예에서, 상기 제1 액티브 패턴(1100)은 실리콘 반도체를 포함할 수 있다. 예를 들어, 상기 실리콘 반도체는 비정질 실리콘, 다결정 실리콘 등을 포함할 수 있다. 예를 들어, 상기 제1 액티브 패턴(1100)은 상기 비정질 실리콘이 결정화되어 형성된 상기 다결정 실리콘을 포함할 수 있다.
일 실시예에서, 상기 제1 액티브 패턴(1100)에는 이온이 주입될 수 있다. 예를 들어, 상기 제1, 제2, 제5, 제6 및 제7 트랜지스터들(T1, T2, T5, T6, T7)이 상기 피모스 트랜지스터들인 경우, 상기 제1 액티브 패턴(1100)에는 보론(boron) 등의 이온이 주입될 수 있다.
제1 게이트 절연층은 상기 제1 액티브 패턴(1100)을 덮으며, 상기 기판(SUB) 상에 배치될 수 있다. 상기 제1 게이트 절연층은 절연 물질을 포함할 수 있다. 예를 들어, 상기 제1 게이트 절연층은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물 등을 포함할 수 있다.
도 1a, 2 및 4를 참조하면, 제1 도전 패턴은 상기 제1 게이트 절연층 상에 배치될 수 있다. 상기 제1 도전 패턴은 제1 게이트 배선(1210), 게이트 전극(1220), 제2 게이트 배선(1230)을 포함할 수 있다.
상기 제1 게이트 배선(1210)은 제1 방향(D1)으로 연장될 수 있다. 상기 제1 게이트 배선(1210)은 상기 제1 액티브 패턴(1100)과 함께 상기 제2 트랜지스터(T2)를 구성할 수 있다. 예를 들어, 상기 제1 게이트 신호(GW)는 상기 제1 게이트 배선(1210)으로 제공될 수 있다. 또한, 상기 제1 게이트 배선(1210)은 상기 제1 액티브 패턴(1100)과 함께 상기 제7 트랜지스터(T7)을 구성할 수 있다. 예를 들어, 상기 제4 게이트 신호(GB)는 상기 제1 게이트 배선(1210)으로 제공될 수 있다. 상기 제1 게이트 신호(GW)와 상기 제4 게이트 신호(GB)는 시간차를 두고 실질적으로 동일한 파형을 가질 수 있다.
상기 제1 게이트 전극(1220)은 섬(island) 형상으로 배치될 수 있다. 상기 제1 게이트 전극(1220)은 상기 제1 액티브 패턴(1100)과 함께 상기 제1 트랜지스터(T1)를 구성할 수 있다.
상기 제2 게이트 배선(1230)은 상기 제1 방향(D1)으로 연장될 수 있다. 상기 제2 게이트 배선(1230)은 상기 제1 액티브 패턴(1100)과 함께 상기 제5 및 제6 트랜지스터들(T5, T6)을 구성할 수 있다. 예를 들어, 상기 발광 제어 신호(EM)는 상기 제2 게이트 배선(1230)으로 제공될 수 있다. 상기 제2 게이트 배선(1230)은 발광 제어 배선으로 지칭될 수 있다.
예를 들어, 상기 제1 도전 패턴은 금속, 합금, 도전 금속 산화물, 투명 도전 물질 등을 포함할 수 있다. 예를 들어, 상기 제1 도전 패턴은 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등을 포함할 수 있다.
제2 게이트 절연층은 상기 제1 도전 패턴을 덮으며, 상기 제1 게이트 절연층 상에 배치될 수 있다. 상기 제2 게이트 절연층은 절연 물질을 포함할 수 있다.
도 1a, 2 및 5를 참조하면, 제2 도전 패턴은 상기 제2 게이트 절연층 상에 배치될 수 있다. 상기 제2 도전 패턴은 제3 게이트 배선(1310), 제4 게이트 배선(1320) 및 스토리지 커패시터 전극(1330)을 포함할 수 있다.
상기 제3 게이트 배선(1310)은 상기 제1 방향(D1)으로 연장될 수 있다. 예를 들어, 상기 제3 게이트 배선(1310)은 평면 상에서 볼 때 상기 제1 게이트 배선(1210)과 이격될 수 있다. 상기 제3 게이트 신호(GI)는 상기 제3 게이트 배선(1310)으로 제공될 수 있다.
상기 제4 게이트 배선(1320)은 상기 제1 방향(D1)으로 연장될 수 있다. 예를 들어, 상기 제4 게이트 배선(1320)은 평면 상에서 볼 때 상기 제1 게이트 배선(1210) 및 상기 제3 게이트 배선(1310)과 이격될 수 있다. 상기 제2 게이트 신호(GC)는 상기 제4 게이트 배선(1320)으로 제공될 수 있다.
상기 스토리지 커패시터 전극(1330)은 상기 제1 게이트 전극(1220)과 중첩하며, 상기 제1 방향(D1)으로 연장될 수 있다. 예를 들어, 상기 스토리지 커패시터 전극(1330)은 상기 제1 게이트 전극(1220)과 함께 상기 스토리지 커패시터(CST)를 구성할 수 있다. 상기 고전원 전압(ELVDD)은 상기 스토리지 커패시터 전극(1330)으로 제공될 수 있다. 또한, 상기 스토리지 커패시터 전극(1330)에는 상기 스토리지 커패시터 전극(1330)을 관통하는 홀이 형성될 수 있으며, 상기 제1 게이트 전극(1220)은 상기 홀을 통해 노출될 수 있다.
예를 들어, 상기 제2 도전 패턴은 금속, 합금, 도전 금속 산화물, 투명 도전 물질 등을 포함할 수 있다.
제1 층간 절연층은 상기 제2 도전 패턴을 덮으며, 상기 제2 게이트 절연층 상에 배치될 수 있다. 상기 제1 층간 절연층은 절연 물질을 포함할 수 있다. 예를 들어, 상기 제1 층간 절연층은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물 등을 포함할 수 있다.
도 1a, 2, 6 및 7을 참조하면, 제2 액티브 패턴(1400)은 상기 제1 층간 절연층 상에 배치될 수 있다. 상기 제2 액티브 패턴(1400)은 산화물 반도체를 포함할 수 있다. 일 실시예에서, 상기 제2 액티브 패턴(1400)은 상기 제1 액티브 패턴(1100)과 다른 층에 배치되고, 상기 제1 액티브 패턴(1100)과 중첩하지 않을 수 있다. 다시 말하면, 상기 제2 액티브 패턴(1400)은 상기 제1 액티브 패턴(1100)과 별도로 형성될 수 있다.
상기 제2 액티브 패턴(1400)은 연장부(EXT) 및 돌출부(PTD)를 포함할 수 있다. 상기 연장부(EXT)는 상기 제1 방향(D1)으로 연장될 수 있다. 상기 돌출부(PTD)는 상기 연장부(EXT)로부터 상기 제2 방향(D2)으로 돌출될 수 있다.
제3 게이트 절연층은 상기 제2 액티브 패턴(1400)을 덮으며, 상기 제1 층간 절연층 상에 배치될 수 있다. 상기 제3 게이트 절연층은 절연 물질을 포함할 수 있다.
도 1a, 2, 8 및 9를 참조하면, 제3 도전 패턴은 상기 제3 게이트 절연층 상에 배치될 수 있다. 상기 제3 도전 패턴은 전압 배선(1510), 제2 게이트 전극(1520), 제5 게이트 배선(1530) 및 제1 전달 패턴(1540)을 포함할 수 있다.
상기 전압 배선(1510)은 상기 제1 방향(D1)으로 연장될 수 있다. 일 실시예에서, 상기 초기화 전압(VINT)은 상기 전압 배선(1510)으로 제공될 수 있다. 상기 전압 배선(1510)은 상기 초기화 전압(VINT)을 상기 돌출부(PTD)로 제공할 수 있다. 예를 들어, 상기 전압 배선(1510)은 상기 돌출부(PTD)와 중첩 영역(OLA)에서 중첩할 수 있다. 또한, 상기 전압 배선(1510)은 콘택(CNT)을 통해 상기 돌출부(PTD)와 접촉할 수 있다. 상기 콘택(CNT)은 도 12에 도시된 제1 콘택(CNT1), 도 18에 도시된 제2 및 제3 콘택(CNT2, CNT3) 등으로 구현될 수 있다. 상기 중첩 영역(OLA) 및 상기 콘택(CNT)에 대한 자세한 설명은 후술하기로 한다.
상기 제2 게이트 전극(1520)은 상기 제3 게이트 배선(1310) 및 상기 제2 액티브 패턴(1400)과 중첩할 수 있다. 상기 제2 게이트 전극(1520)은 상기 제3 게이트 배선(1310)과 전기적으로 연결될 수 있다. 예를 들어, 상기 제2 게이트 전극(1520)은 상기 제3 게이트 배선(1310)과 콘택을 통해 접촉할 수 있다. 상기 제3 게이트 신호(GC)는 상기 제2 게이트 전극(1520)으로 제공될 수 있다. 상기 제3 게이트 배선(1310), 상기 제2 액티브 패턴(1400) 및 상기 제2 게이트 전극(1520)은 상기 제4 트랜지스터(T4)를 구성할 수 있다. 예를 들어, 상기 제3 게이트 배선(1310)은 도 2를 참조하여 설명한 상기 제4 트랜지스터(T4)의 상기 백-게이트 단자와 대응하고, 상기 제2 게이트 전극(1520)은 도 2를 참조하여 설명한 상기 제4 트랜지스터의 상기 게이트 단자와 대응할 수 있다.
상기 제5 게이트 배선(1530)은 상기 제1 방향(D1)으로 연장될 수 있다. 상기 제5 게이트 배선(1530)은 상기 제4 게이트 배선(1320) 및 상기 제2 액티브 패턴(1400)과 중첩할 수 있다. 상기 제5 게이트 배선(1530)은 상기 제4 게이트 배선(1320)과 전기적으로 연결될 수 있다. 예를 들어, 상기 제5 게이트 배선(1530)은 상기 제4 게이트 배선(1320)과 콘택을 통해 접촉할 수 있다. 상기 제2 게이트 신호(GI)는 상기 제5 게이트 배선(1530)으로 제공될 수 있다. 상기 제4 게이트 배선(1320), 상기 제2 액티브 패턴(1400) 및 상기 제5 게이트 배선(1530)은 상기 제3 트랜지스터(T3)를 구성할 수 있다. 예를 들어, 상기 제4 게이트 배선(1320)은 도 2를 참조하여 설명한 상기 제3 트랜지스터(T3)의 상기 백-게이트 단자와 대응하고, 상기 제5 게이트 배선(1530)은 도 2를 참조하여 설명한 상기 제3 트랜지스터(T3)의 상기 게이트 단자와 대응할 수 있다.
상기 제1 전달 패턴(1540)은 노출된 상기 제1 게이트 전극(1220)과 접촉할 수 있다. 상기 제1 전달 패턴(1540)은 상기 초기화 전압(VINT)을 상기 제1 게이트 전극(1220)으로 전달할 수 있다.
제2 층간 절연층은 상기 제3 도전 패턴을 덮으며, 상기 제3 게이트 절연층 상에 배치될 수 있다. 상기 제3 층간 절연층은 절연 물질을 포함할 수 있다. 예를 들어, 상기 제3 층간 절연층은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물 등을 포함할 수 있다.
도 1a, 2 및 10을 참조하면, 제4 도전 패턴은 상기 제2 층간 절연층 상에 배치될 수 있다. 상기 제4 도전 패턴은 데이터 전달 수평 배선(1610), 제2 전달 패턴(1620), 애노드 초기화 전압 배선(1630), 제3 전달 패턴(1640), 제4 전달 패턴(1650), 제5 전달 패턴(1660) 및 제6 전달 패턴(1670)을 포함할 수 있다.
상기 데이터 전달 수평 배선(1610)은 상기 제1 방향(D1)으로 연장될 수 있다. 상기 데이터 전압(DATA)은 상기 데이터 전달 수평 배선(1610)으로 제공될 수 있다. 일 실시예에서, 상기 데이터 전달 수평 배선(1610)은 상기 전압 배선(1510)과 중첩할 수 있다. 예를 들어, 상기 전압 배선(1510)은 상기 데이터 전달 수평 배선(1610)을 차폐할 수 있다.
상기 제2 전달 패턴(1620)은 상기 제1 액티브 패턴(1100)과 접촉할 수 있다. 상기 데이터 전압(DATA)은 상기 제2 전달 패턴(1620)을 통해 상기 제1 액티브 패턴(1100)으로 전달될 수 있다.
상기 애노드 초기화 전압 배선(1630)은 상기 제1 방향(D1)으로 연장될 수 있다. 상기 애노드 초기화 전압(AINT)은 상기 애노드 초기화 전압 배선(1630)으로 제공될 수 있다. 상기 애노드 초기화 전압 배선(1630)은 상기 제1 액티브 패턴(1100)과 접촉할 수 있으며, 상기 애노드 초기화 전압(AINT)을 상기 제1 액티브 패턴(1100)으로 전달할 수 있다.
상기 제3 전달 패턴(1640)은 상기 제2 액티브 패턴(1400) 및 상기 제1 전달 패턴(1540)과 접촉할 수 있다. 상기 초기화 전압(VINT)은 상기 전압 배선(1510), 상기 제2 액티브 패턴(1400), 상기 제3 전달 패턴(1640) 및 상기 제1 전달 패턴(1540)을 통해 상기 제1 게이트 전극(1220)으로 전달될 수 있다.
상기 제4 전달 패턴(1650)은 상기 제2 액티브 패턴(1400) 및 상기 제1 액티브 패턴(1100)과 접촉할 수 있다. 상기 제4 전달 패턴(1650)은 상기 제2 액티브 패턴(1400) 및 상기 제1 액티브 패턴(1100)을 전기적으로 연결시킬 수 있다.
상기 제5 전달 패턴(1660)은 상기 제1 방향(D1)으로 연장될 수 있다. 상기 고전원 전압(ELVDD)은 상기 제5 전달 패턴(1660)으로 제공될 수 있다. 상기 제5 전달 패턴(1660)은 상기 제1 액티브 패턴(1100)과 접촉할 수 있으며, 상기 고전원 전압(ELVDD)을 상기 제1 액티브 패턴(1100)으로 전달할 수 있다.
상기 제6 전달 패턴(1670)은 상기 제1 액티브 패턴(1100)과 접촉할 수 있다. 상기 제6 전달 패턴(1670)은 상기 제1 액티브 패턴(1100)으로부터 상기 구동 전류 또는 상기 애노드 초기화 전압(AINT)을 상기 유기 발광 다이오드(OLED)로 전달할 수 있다.
제1 비아 절연층은 상기 제4 도전 패턴을 덮으며, 상기 제2 층간 절연층 상에 배치될 수 있다. 상기 제1 비아 절연층은 유기 절연 물질을 포함할 수 있다. 예를 들어, 상기 제1 비아 절연층은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지 등을 포함할 수 있다.
도 1a, 2 및 11을 참고하면, 제5 도전 패턴은 상기 제1 비아 절연층 상에 배치될 수 있다. 상기 제5 도전 패턴은 데이터 배선(1710), 데이터 전달 수직 배선(1720), 고전원 전압 배선(1730) 및 제7 전달 패턴(1740)을 포함할 수 있다.
상기 데이터 배선(1710)은 상기 제2 방향(D2)으로 연장될 수 있다. 상기 데이터 전압(DATA)은 상기 데이터 배선(1710) 및 상기 제2 전달 패턴(1620)을 통해 상기 제1 액티브 패턴(1100)으로 전달될 수 있다.
상기 데이터 전달 수직 배선(1720)은 상기 제2 방향(D2)으로 연장될 수 있다. 상기 데이터 전달 수직 배선(1720)은 상기 데이터 전달 수평 배선(1610)과 접촉할 수 있다. 일 실시예에서, 상기 데이터 전달 수직 배선(1720)은 상기 전압 배선(1510), 상기 애노드 초기화 전압 배선(1630) 및 상기 제5 전달 패턴(1660)과 중첩할 수 있다. 상기 전압 배선(1510), 상기 애노드 초기화 전압 배선(1630) 및 상기 제5 전달 패턴(1660)은 상기 데이터 전달 수직 배선(1720)을 차폐할 수 있다.
일 실시예에서, 상기 데이터 전달 수평 배선(1610)은 도 1c를 참조하여 설명한 상기 제1 데이터 전달 수평 배선(HFL1)과 대응하고, 상기 데이터 배선(1710)은 도 1c를 참조하여 설명한 상기 제4 데이터 배선(DL4)과 대응하며, 상기 데이터 전달 수직 배선(1720)은 도 1c를 참조하여 설명한 상기 제1 데이터 전달 수직 배선(VFL1)과 대응할 수 있다. 예를 들어, 상기 데이터 배선(1710) 및 상기 데이터 전달 수직 배선(1720)에는 서로 다른 데이터 전압들이 제공될 수 있다. 구체적으로, 제1 데이터 전압은 상기 데이터 배선(1710)을 통해 상기 제1 액티브 패턴(1100)으로 전달되고, 상기 제1 데이터 전압과 다른 제2 데이터 전압은 상기 데이터 전달 수직 배선(1720)을 통해 상기 데이터 전달 수평 배선(1610)으로 전달될 수 있다.
상기 제7 전달 패턴(1740)은 상기 제6 전달 패턴(1670)과 접촉할 수 있다. 상기 제7 전달 패턴(1740)은 상기 제6 전달 패턴(1670)으로부터 상기 구동 전류 또는 상기 애노드 초기화 전압(AINT)을 상기 유기 발광 다이오드(OLED)로 전달할 수 있다.
제2 비아 절연층은 상기 제5 도전 패턴을 덮으며, 상기 제1 비아 절연층 상에 배치될 수 있다. 상기 제2 비아 절연층은 유기 절연 물질을 포함할 수 있다.
도 12는 도 9의 A 영역의 일 예를 확대한 확대도이고, 도 13은 도 9의 I-I' 선을 따라 절단한 단면도이며, 도 14 내지 도 17은 도 13의 화소 구조물을 제조하는 방법을 설명하기 위한 단면도들이다.
도 9 및 12를 참조하면, 상기 전압 배선(1510)은 평면 상에서 볼 때 상기 돌출부(PTD)와 상기 중첩 영역(OLA)에서 중첩할 수 있다. 또한, 상기 전압 배선(1510)은 상기 연장부(EXT)와 이격될 수 있다. 일 실시예에서, 상기 중첩 영역(OLA)은 제1 변(S1), 제2 변(S2), 제3 변(S3) 및 제4 변(S4)을 포함하는 직사각형 형상을 가질 수 있다. 예를 들어, 상기 제1 변(S1)은 상기 연장부(EXT)와 인접하고, 상기 제1 방향(D1)으로 연장될 수 있다. 상기 제2 변(S2)은 상기 제1 변(S1)과 반대되고, 상기 제1 방향(D1)으로 연장될 수 있다. 상기 제3 변(S3)은 상기 제1 변(S1)의 일측과 상기 제2 변(S2)의 일측을 연결할 수 있다. 상기 제3 변(S3)은 상기 제2 방향(D2)으로 연장될 수 있다. 상기 제4 변은 상기 제1 변(S1)의 타측과 상기 제2 변(S2)의 타측을 연결할 수 있다. 상기 제4 변(S4)은 상기 제2 방향(D2)으로 연장될 수 있다.
일 실시예에서, 상기 전압 배선(1510)은 제1 콘택(CNT1)을 통해 상기 돌출부(PTD)와 접촉할 수 있다. 상기 제1 콘택(CNT1)은 상기 중첩 영역(OLA)와 완전히 중첩할 수 있다. 또한, 상기 제1 콘택(CNT1)의 평면 면적은 상기 중첩 영역(OLA)의 평면 면적보다 작을 수 있다. 예를 들어, 상기 제1 콘택(CNT1)의 상기 제1 방향(D1)의 폭은 약 1um 내지 약 3um 이고, 상기 제2 방향(D2)의 폭은 약 1um 내지 약 3um 일 수 있다. 다시 말하면, 상기 제1 변(S1)은 상기 제1 콘택(CNT1)으로부터 제1 거리(DT1)만큼 이격되고, 상기 제2 변(S2)은 상기 제1 콘택(CNT1)으로부터 제2 거리(DT2)만큼 이격되며, 상기 제3 변(S3)은 상기 제1 콘택(CNT1)으로부터 제3 거리(DT3)만큼 이격되고, 상기 제4 변(S4)은 상기 제1 콘택(CNT1)으로부터 제4 거리(DT4)만큼 이격될 수 있다. 예를 들어, 상기 제1 거리(DT1)은 약 1um 내지 약 10um 일 수 있다. 또한, 상기 제3 거리(DT3) 및 상기 제4 거리(DT4)는 각각 약 1um 내지 약 3um 이거나, 또는 서로 동일할 수 있다.
일 실시예에서, 상기 표시 장치(10)에 포함된 상기 제1 화소 구조물(PX1)들은 모두 동일한 구조를 갖고, 상기 제2 화소 구조물(PX2)들은 모두 동일한 구조를 가질 수 있다. 또한, 상기 제1 콘택(CNT1)은 상기 중첩 영역(OLA)와 완전히 중첩할 수 있다. 그에 따라, 상기 제1 콘택(CNT1)에 의해 노출되는 상기 돌출부(PTD)는 상기 전압 배선(1510)과 완전히 접촉할 수 있다. 따라서, 화소 구조물들에 발생하는 상기 전압 배선(1510) 및 상기 돌출부(PTD)의 콘택 저항값들의 산포가 감소될 수 있다.
도 9 및 13을 참조하면, 상기 제2 액티브 패턴(1400)은 제1 부분(a), 제2 부분(b), 제3 부분(c), 제4 부분(d) 및 제5 부분(e)를 포함할 수 있다. 상기 제1 부분(a)은 상기 전압 배선(1510)과 중첩하고, 상기 전압 배선(1510)과 접촉하지 않는 부분일 수 있다. 상기 제2 부분(b)은 상기 전압 배선(1510)과 접촉하는 부분일 수 있다. 상기 제3 부분(c)은 상기 연장부(EXT)의 일측과 인접하고, 상기 전압 배선(c)과 접촉하지 않는 부분일 수 있다. 상기 제1 내지 제3 부분들(a, b, c)은 상기 돌출부(PTD)와 대응될 수 있다. 상기 제4 부분(d)은 상기 전압 배선(1510) 및 상기 제2 게이트 전극(1520)과 중첩하지 않는 부분일 수 있다. 상기 제4 부분(d)은 상기 연결부(EXT)와 대응될 수 있다. 상기 제5 부분(e)은 상기 제2 게이트 전극(1520)과 중첩하는 부분일 수 있다. 상기 전압 배선(1510) 또는 상기 제2 게이트 전극(1520)과 중첩하는 상기 제1, 제2, 제3 및 제5 부분들(a, b, c, e)에는 이온이 도핑되지 않을 수 있고, 상기 전압 배선(1510) 및 상기 제2 게이트 전극(1520)과 중첩하지 않는 상기 제4 부분(d)에는 이온이 도핑될 수 있다.
일 실시예에서, 상기 제1 내지 제5 부분들(a, b, c, d, e)은 서로 다른 면 저항값들을 가질 수 있다. 예를 들어, 상기 제1 콘택(CNT1)이 형성되는 동안 상기 제2 액티브 패턴(1400)에서 산소 공공(oxygen vacancy)이 생성될 수 있고, 상기 산소 공공은 상기 제3 부분(c)으로 확산될 수 있다. 또한, 실리콘 산화물 및/또는 실리콘 질화물을 포함하는 상기 제2 층간 절연층(ILD2)으로부터 상기 제3 부분(c)으로 수소 이온이 확산될 수 있다. 그에 따라, 상기 제3 부분(c)의 면 저항값은 상기 제5 부분(d)의 면 저항값보다 작을 수 있다.
도 13 및 14를 참조하면, 상기 기판(SUB) 상에 버퍼층(BFR), 제1 게이트 절연층(GI1), 제2 게이트 절연층(GI2), 상기 제3 게이트 배선(1310), 제1 층간 절연층(ILD1), 상기 제2 액티브 패턴(1400) 및 제3 게이트 절연층(GI3)이 순차적으로 형성될 수 있다. 상기 제3 게이트 절연층(GI3)에는 상기 제3 게이트 절연층(GI3)을 관통하는 상기 제1 콘택(CNT1)이 형성될 수 있다. 상기 제1 콘택(CNT1)에 의해 상기 제2 액티브 패턴(1400)의 상면의 일부가 노출될 수 있다.
도 13 및 15를 참조하면, 상기 제3 게이트 절연층(GI3) 상에 예비 제3 도전 패턴(1500)이 형성될 수 있다. 상기 예비 제3 도전 패턴(1500)은 상기 제1 콘택(CNT1)을 완전히 커버하며, 실질적으로 동일한 두께를 가질 수 있다. 상기 예비 제3 도전 패턴은 금속, 합금, 도전 금속 산화물, 투명 도전 물질 등을 포함할 수 있다. 예를 들어, 상기 예비 제3 도전 패턴은 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등을 포함할 수 있다.
도 13 및 16을 참조하면, 상기 예비 제3 도전 패턴(1500) 상에 제1 포토레지스트(PR1) 및 제2 포토레지스트(PR2)가 형성될 수 있다. 상기 제1 포토레지스트(PR1)는 상기 중첩 영역(OLA)과 중첩할 수 있고, 상기 제1 콘택(CNT1)과 완전히 중첩할 수 있다. 상기 제2 포토레지스트(PR2)는 상기 제3 게이트 배선(1310)과 중첩할 수 있다.
도 13 및 17을 참조하면, 식각 공정을 통해 상기 예비 제3 도전 패턴(1500)이 패터닝될 수 있다. 예를 들어, 건식 식각 공정을 통해 상기 제1 및 제2 포토레지스트들(PR1, PR2)과 중첩하지 않는 상기 예비 제3 도전 패턴(1500)이 제거될 수 있다. 그에 따라, 상기 전압 배선(1510) 및 상기 제2 게이트 전극(1520)이 형성될 수 있다.
도 18은 도 9의 A 영역을 확대한 다른 예를 나타내는 확대도이고, 도 19는 도 18의 II-II' 선을 따라 절단한 단면도이며, 도 20 내지 도 24는 도 19의 화소 구조물을 제조하는 방법을 설명하기 위한 단면도들이다.
도 9 및 18을 참조하면, 상기 전압 배선(1510)은 평면 상에서 볼 때 상기 돌출부(PTD)와 상기 중첩 영역(OLA)에서 중첩할 수 있다. 또한, 상기 전압 배선(1510)은 상기 연장부(EXT)와 이격될 수 있다.
도 9, 18 및 19를 참조하면, 상기 전압 배선(1510)은 제2 콘택(CNT2)을 통해 상기 돌출부(PTD)와 접촉할 수 있고, 상기 제2 층간 절연층(ILD2)은 제3 콘택(CNT3)을 통해 상기 제1 층간 절연층(ILD1)과 접촉할 수 있다. 일 실시예에서, 상기 제2 콘택(CNT2)은 상기 중첩 영역(OLA)과 중첩할 수 있다. 상기 제3 콘택(CNT3)은 상기 제2 콘택(CNT2)과 연결될 수 있고, 상기 연장부(EXT)를 관통할 수 있다. 상기 제3 콘택(CNT3)이 상기 연장부(EXT)를 관통함에 따라, 상기 제2 액티브 패턴(1400)의 전기적 특성이 향상될 수 있다.
도 19 및 20을 참조하면, 상기 기판(SUB) 상에 상기 배리어층(BRR), 상기 버퍼층(BFR), 상기 제1 게이트 절연층(GI1), 상기 제2 게이트 절연층(GI2), 상기 제1 층간 절연층(ILD1), 상기 제2 액티브 패턴(1400) 및 상기 제3 게이트 절연층(GI3)이 순차적으로 형성될 수 있다. 상기 제3 게이트 절연층(GI3)에는 상기 제3 게이트 절연층(GI3)을 관통하는 예비 콘택(CNT')이 형성될 수 있다. 상기 예비 콘택(CNT')에 의해 상기 제2 액티브 패턴(1400)의 상면의 일부가 노출될 수 있다. 상기 예비 콘택(CNT')의 일부는 상기 제2 콘택(CNT2)을 형성하고, 상기 예비 콘택(CNT')의 다른 일부는 상기 제3 콘택(CNT3)을 형성할 수 있다.
도 19 및 21을 참조하면, 상기 제3 게이트 절연층(GI3) 상에 예비 제3 도전 패턴(1500)이 형성되고, 상기 예비 제3 도전 패턴(1500) 상에 포토레지스트(PR)가 형성될 수 있다. 상기 예비 제3 도전 패턴(1500)은 상기 제1 콘택(CNT1)을 완전히 커버하며, 실질적으로 동일한 두께를 가질 수 있다. 상기 포토레지스트(PR)는 상기 중첩 영역(OLA)과 중첩할 수 있고, 상기 예비 콘택(CNT')의 상기 일부와 완전히 중첩할 수 있다. 예를 들어, 상기 예비 제3 도전 패턴은 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등을 포함할 수 있다.
도 19 및 22를 참조하면, 식각 공정을 통해 상기 예비 제3 도전 패턴(1500)이 패터닝될 수 있다. 예를 들어, 건식 식각 공정을 통해 상기 포토레지스트(PR)와 중첩하지 않는 상기 예비 제3 도전 패턴(1500)이 제거될 수 있다. 그에 따라, 상기 제2 콘택(CNT2)을 통해 상기 돌출부(PTD)와 접촉하는 상기 전압 배선(1510)이 형성될 수 있다.
도 19 및 23을 참조하면, 상기 식각 공정을 통해 상기 제2 액티브 패턴(1400)이 패터닝될 수 있다. 예를 들어, 상기 건식 식각 공정을 통해 상기 제3 게이트 절연층(GI3)과 중첩하지 않는 상기 제2 액티브 패턴(1400)이 제거될 수 있다. 그에 따라, 상기 제2 액티브 패턴(1400)을 관통하는 제3 콘택(CNT3)이 형성될 수 있다.
도 19 및 24를 참조하면, 상기 제3 게이트 절연층(GI3) 상에 상기 제2 층간 절연층(ILD2)이 형성될 수 있다. 상기 제2 층간 절연층(ILD2)은 상기 제3 콘택(CNT3)을 통해 상기 제1 층간 절연층(ILD1)과 접촉할 수 있다.
도 25는 도 9의 A 영역을 확대한 또 다른 예를 나타내는 확대도이다.
도 9 및 25를 참조하면, 상기 전압 배선(1510)은 평면 상에서 볼 때 상기 돌출부(PTD)와 상기 중첩 영역(OLA)에서 중첩할 수 있다. 또한, 상기 전압 배선(1510)은 상기 연장부(EXT)와 이격될 수 있다.
상기 전압 배선(1510)은 제4 콘택(CNT4)을 통해 상기 돌출부(PTD)와 접촉할 수 있다. 상기 제4 콘택(CNT4)은 상기 중첩 영역(OLA)와 완전히 중첩할 수 있다. 또한, 상기 제1 콘택(CNT4)의 평면 면적은 상기 중첩 영역(OLA)의 평면 면적보다 작을 수 있다.
또한, 상기 전압 배선(1510)은 제5 콘택(CNT5)을 통해 상기 돌출부(PTD)와 접촉할 수 있다. 상기 제5 콘택(CNT5)는 상기 제4 콘택(CNT4)와 이격될 수 있다. 또한, 상기 제5 콘택(CNT5)은 상기 중첩 영역(OLA)와 완전히 중첩할 수 있고, 상기 제5 콘택(CNT5)의 평면 면적은 상기 중첩 영역(OLA)의 평면 면적보다 작을 수 있다.
상기 전압 배선(1510)이 상기 제4 및 제5 콘택들(CNT4, CNT5)을 통해 상기 돌출부(PTD)와 접촉함에 따라, 상기 화소 구조물에 발생하는 상기 전압 배선(1510) 및 상기 돌출부(PTD)의 상기 콘택 저항값이 감소될 수 있다. 그에 따라, 상기 화소 구조물들에 발생하는 상기 전압 배선(1510) 및 상기 돌출부(PTD)의 상기 콘택 저항값들의 상기 산포가 감소될 수 있다.
도 26은 도 9의 A 영역을 확대한 또 다른 예를 나타내는 확대도이다.
도 9 및 26을 참조하면, 상기 전압 배선(1510)은 평면 상에서 볼 때 상기 돌출부(PTD)와 상기 중첩 영역(OLA)에서 중첩할 수 있다. 또한, 상기 전압 배선(1510)은 상기 연장부(EXT)와 이격될 수 있다.
상기 전압 배선(1510)은 제6 콘택(CNT6)을 통해 상기 돌출부(PTD)와 접촉할 수 있다. 상기 제6 콘택(CNT6)은 상기 중첩 영역(OLA)와 완전히 중첩할 수 있다. 또한, 상기 제6 콘택(CNT6)의 평면 면적은 상기 중첩 영역(OLA)의 평면 면적보다 작을 수 있다.
또한, 상기 전압 배선(1510)은 제7 콘택(CNT7)을 통해 상기 돌출부(PTD)와 접촉할 수 있고, 상기 제2 층간 절연층(ILD2)은 제7 콘택(CNT8)을 통해 상기 제1 층간 절연층(ILD1)과 접촉할 수 있다. 일 실시예에서, 상기 제7 콘택(CNT7)은 상기 중첩 영역(OLA)과 중첩할 수 있다. 상기 제8 콘택(CNT8)은 상기 제2 콘택(CNT7)과 연결될 수 있고, 상기 연장부(EXT)를 관통할 수 있다.
상기 전압 배선(1510)이 상기 제6 및 7 콘택들(CNT6, CNT7)을 통해 상기 돌출부(PTD)와 접촉함에 따라, 상기 화소 구조물에 발생하는 상기 전압 배선(1510) 및 상기 돌출부(PTD)의 상기 콘택 저항값이 감소될 수 있다. 그에 따라, 상기 화소 구조물들에 발생하는 상기 전압 배선(1510) 및 상기 돌출부(PTD)의 상기 콘택 저항값들의 상기 산포가 감소될 수 있다. 또한, 상기 제8 콘택(CNT8)이 상기 연장부(EXT)를 관통함에 따라, 상기 제2 액티브 패턴(1400)의 상기 전기적 특성이 향상될 수 있다.
도 27은 도 9의 A 영역을 확대한 또 다른 예를 나타내는 확대도이다.
도 9 및 27을 참조하면, 상기 전압 배선(1510)은 제9 콘택(CNT9)을 통해 상기 돌출부(PTD)와 접촉할 수 있고, 상기 제2 층간 절연층(ILD2)은 제10 콘택(CNT10)을 통해 상기 제1 층간 절연층(ILD1)과 접촉할 수 있다. 일 실시예에서, 상기 제9 콘택(CNT9)은 상기 중첩 영역(OLA)과 중첩할 수 있다. 상기 제10 콘택(CNT10)은 상기 제9 콘택(CNT9)과 연결될 수 있고, 상기 연장부(EXT)를 관통할 수 있다.
또한, 상기 전압 배선(1510)은 제11 콘택(CNT11)을 통해 상기 돌출부(PTD)와 접촉할 수 있고, 상기 제2 층간 절연층(ILD2)은 제12 콘택(CNT12)을 통해 상기 제1 층간 절연층(ILD1)과 접촉할 수 있다. 일 실시예에서, 상기 제11 콘택(CNT11)은 상기 중첩 영역(OLA)과 중첩할 수 있다. 상기 제12 콘택(CNT12)은 상기 제11 콘택(CNT11)과 연결될 수 있고, 상기 연장부(EXT)를 관통할 수 있다.
상기 전압 배선(1510)이 상기 제9 및 11 콘택들(CNT9, CNT11)을 통해 상기 돌출부(PTD)와 접촉함에 따라, 상기 화소 구조물에 발생하는 상기 전압 배선(1510) 및 상기 돌출부(PTD)의 상기 콘택 저항값이 감소될 수 있다. 그에 따라, 상기 화소 구조물들에 발생하는 상기 전압 배선(1510) 및 상기 돌출부(PTD)의 상기 콘택 저항값들의 상기 산포가 감소될 수 있다. 또한, 상기 제10 및 제12 콘택들(CNT10, CNT12)이 상기 연장부(EXT)를 관통함에 따라, 상기 제2 액티브 패턴(1400)의 상기 전기적 특성이 향상될 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 고해상도 스마트폰, 휴대폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션 시스템, 텔레비전, 컴퓨터 모니터, 노트북 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 : 표시 장치
PNL : 표시 패널
PX1 : 제1 화소 구조물 PX2 : 제2 화소 구조물
1100 : 제1 액티브 패턴 1210 : 제1 게이트 배선
1220 : 제1 게이트 전극 1230 : 제2 게이트 배선
1310 : 제3 게이트 배선 1320 : 제4 게이트 배선
1400 : 제2 액티브 패턴 EXT : 연장부
PTD : 돌출부 1510 : 전압 배선
1520 : 제2 게이트 전극 1530 : 제5 게이트 배선
1610 : 데이터 전달 수평 배선 1720 : 데이터 전달 수직 배선
PX1 : 제1 화소 구조물 PX2 : 제2 화소 구조물
1100 : 제1 액티브 패턴 1210 : 제1 게이트 배선
1220 : 제1 게이트 전극 1230 : 제2 게이트 배선
1310 : 제3 게이트 배선 1320 : 제4 게이트 배선
1400 : 제2 액티브 패턴 EXT : 연장부
PTD : 돌출부 1510 : 전압 배선
1520 : 제2 게이트 전극 1530 : 제5 게이트 배선
1610 : 데이터 전달 수평 배선 1720 : 데이터 전달 수직 배선
Claims (28)
- 기판 상에 배치되는 제1 액티브 패턴;
상기 제1 액티브 패턴 상에 배치되는 제1 게이트 전극;
상기 제1 게이트 전극 상에 배치되고, 상기 제1 게이트 전극과 전기적으로 연결되며, 제1 방향으로 연장되는 연장부 및 상기 연장부로부터 상기 제1 방향과 교차하는 제2 방향으로 돌출되는 돌출부를 포함하는 제2 액티브 패턴; 및
상기 제2 액티브 패턴 상에 배치되고, 상기 제1 방향으로 연장되며, 상기 돌출부와 중첩 영역에서 중첩하는 전압 배선을 포함하고,
상기 전압 배선은 평면 상에서 볼 때 상기 중첩 영역과 완전히 중첩하는 제1 콘택을 통해 상기 돌출부와 접촉하는 표시 장치. - 제1 항에 있어서, 상기 제1 콘택의 평면 면적은 상기 중첩 영역의 평면 면적보다 작은 것을 특징으로 하는 표시 장치.
- 제1 항에 있어서, 상기 전압 배선은 상기 제1 게이트 전극을 초기화 시키는 초기화 전압을 상기 돌출부로 제공하는 것을 특징으로 하는 표시 장치.
- 제1 항에 있어서,
상기 중첩 영역은 상기 연장부와 인접하고 상기 제1 방향으로 연장되는 제1 변, 상기 제1 변과 반대되고 상기 제1 방향으로 연장되는 제2 변, 상기 제1 변의 일측과 상기 제2 변의 일측을 연결하는 제3 변 및 상기 제1 변의 타측과 상기 제2 변의 타측을 연결하는 제4 변을 포함하는 직사각형 형상을 갖고,
상기 제1 변은 평면 상에서 볼 때 상기 제1 콘택으로부터 제1 거리만큼 이격되는 것을 특징으로 하는 표시 장치. - 제4 항에 있어서, 상기 제1 거리는 1um 내지 10um 인 것을 특징으로 하는 표시 장치.
- 제4 항에 있어서, 상기 제2 변은 평면 상에서 볼 때 상기 제1 콘택으로부터 제2 거리만큼 이격되는 것을 특징으로 하는 표시 장치.
- 제4 항에 있어서, 상기 제3 변은 평면 상에서 볼 때 상기 제1 콘택으로부터 제3 거리만큼 이격되고,
상기 제4 변은 평면 상에서 볼 때 상기 제1 콘택으로부터 제4 거리만큼 이격되는 것을 특징으로 하는 표시 장치. - 제7 항에 있어서, 상기 제3 거리 및 상기 제4 거리는 서로 동일한 것을 특징으로 하는 표시 장치.
- 제7항에 있어서, 상기 제3 거리 및 상기 제4 거리는 1um 내지 3um 인 것을 특징으로 하는 표시 장치.
- 제1 항에 있어서, 상기 제1 콘택의 상기 제1 방향으로의 폭은 1um 내지 3um 인 것을 특징으로 하는 표시 장치.
- 제1 항에 있어서, 상기 전압 배선은 평면 상에서 볼 때 상기 연장부와 이격되는 것을 특징으로 하는 표시 장치.
- 제1 항에 있어서, 상기 전압 배선은 상기 제1 콘택과 이격되는 제2 콘택을 통해 상기 돌출부와 접촉하고,
상기 제2 콘택은 평면 상에서 볼 때 상기 중첩 영역과 완전히 중첩하는 것을 특징으로 하는 표시 장치. - 제12 항에 있어서, 상기 제2 콘택의 평면 면적은 상기 중첩 영역의 평면 면적보다 작은 것을 특징으로 하는 표시 장치.
- 제1 항에 있어서,
상기 제1 게이트 전극 상에 배치되는 제1 층간 절연층; 및
상기 전압 배선 상에 배치되는 제2 층간 절연층을 더 포함하고,
상기 전압 배선은 상기 제1 콘택과 이격되는 제2 콘택을 통해 상기 돌출부와 접촉하며,
상기 제2 층간 절연층은 상기 제2 콘택과 연결되는 제3 콘택을 통해 상기 제1 층간 절연층과 접촉하는 것을 특징으로 하는 표시 장치. - 제14 항에 있어서, 상기 제3 콘택은 상기 연장부를 관통하는 것을 특징으로 하는 표시 장치.
- 제1 항에 있어서,
상기 제1 게이트 전극 상에 배치되고, 상기 제1 방향으로 연장되는 제1 게이트 배선; 및
상기 제2 액티브 패턴 상에 배치되고, 상기 제1 게이트 배선과 중첩하는 제2 게이트 전극을 더 포함하는 것을 특징으로 하는 표시 장치. - 제16 항에 있어서, 상기 제2 게이트 전극은 상기 제1 게이트 배선과 전기적으로 연결되는 것을 특징으로 하는 표시 장치.
- 제16 항에 있어서, 상기 돌출부는 상기 연장부의 일측과 인접하고 상기 전압 배선과 접촉하지 않는 제1 부분을 포함하고,
상기 제2 액티브 패턴은 상기 연장부의 타측과 인접하고 상기 제2 게이트 전극과 중첩하는 제2 부분을 포함하며,
상기 제1 부분의 면 저항값, 상기 연장부의 면 저항값 및 상기 제2 부분의 면 저항값은 서로 다른 것을 특징으로 하는 표시 장치. - 제18 항에 있어서, 상기 제2 부분의 상기 면 저항값은 상기 제1 부분의 상기 면 저항값보다 큰 것을 특징으로 하는 표시 장치.
- 제16 항에 있어서,
상기 제1 게이트 전극 상에 배치되고, 상기 제1 방향으로 연장되는 제2 게이트 배선; 및
상기 제2 액티브 패턴 상에 배치되고, 상기 제1 방향으로 연장되며, 상기 제2 게이트 배선과 중첩하는 제3 게이트 배선을 더 포함하는 것을 특징으로 하는 표시 장치. - 제20 항에 있어서, 상기 제3 게이트 배선은 상기 제2 게이트 배선과 전기적으로 연결되는 것을 특징으로 하는 표시 장치.
- 제1 항에 있어서, 상기 제1 액티브 패턴은 실리콘 반도체를 포함하고,
상기 제2 액티브 패턴은 산화물 반도체를 포함하는 것을 특징으로 하는 표시 장치. - 제1 항에 있어서,
상기 전압 배선 상에 배치되고, 상기 제1 방향으로 연장되며, 상기 전압 배선과 중첩하는 데이터 전달 수평 배선;
상기 데이터 전달 수평 배선 상에 배치되고, 상기 제2 방향으로 연장되며, 상기 제1 액티브 패턴으로 제1 데이터 전압을 제공하는 데이터 배선; 및
상기 데이터 배선과 동일한 층에 배치되고, 상기 제2 방향으로 연장되며, 상기 데이터 전달 수평 배선으로 제2 데이터 전압을 제공하는 데이터 전달 수직 배선을 더 포함하는 것을 특징으로 하는 표시 장치. - 기판 상에 배치되는 제1 액티브 패턴;
상기 제1 액티브 패턴 상에 배치되는 제1 게이트 전극;
상기 제1 게이트 전극 상에 배치되는 제1 층간 절연층;
상기 제1 층간 절연층 상에 배치되고, 상기 제1 게이트 전극과 전기적으로 연결되며, 제1 방향으로 연장되는 연장부 및 상기 연장부로부터 상기 제1 방향과 교차하는 제2 방향으로 돌출되는 돌출부를 포함하는 제2 액티브 패턴;
상기 제2 액티브 패턴 상에 배치되고, 상기 제1 방향으로 연장되며, 중첩 영역에서 상기 돌출부와 중첩하는 전압 배선; 및
상기 전압 배선 상에 배치되는 제2 층간 절연층을 포함하고,
상기 전압 배선은 상기 중첩 영역과 중첩하는 제1 콘택을 통해 상기 돌출부와 접촉하고,
상기 제2 층간 절연층은 상기 제1 콘택과 연결되는 제2 콘택을 통해 상기 제1 층간 절연층과 접촉하는 것을 특징으로 하는 표시 장치. - 제24 항에 있어서, 상기 제2 콘택은 상기 연장부를 관통하는 것을 특징으로 하는 표시 장치.
- 제24 항에 있어서, 상기 전압 배선은 상기 제1 게이트 전극을 초기화시키는 초기화 전압을 상기 돌출부로 제공하는 것을 특징으로 하는 표시 장치.
- 제24 항에 있어서, 상기 전압 배선은 상기 제1 콘택과 이격되고 상기 중첩 영역과 중첩하는 제3 콘택을 통해 상기 돌출부와 접촉하고,
상기 제2 층간 절연층은 상기 제3 콘택과 연결되는 제4 콘택을 통해 상기 제1 층간 절연층과 접촉하는 것을 특징으로 하는 표시 장치. - 제24 항에 있어서, 상기 제2 층간 절연층 상에 배치되고, 상기 제1 방향으로 연장되며, 상기 전압 배선과 중첩하는 데이터 전달 수평 배선;
상기 데이터 전달 수평 배선 상에 배치되고, 상기 제2 방향으로 연장되며, 상기 제1 액티브 패턴으로 제1 데이터 전압을 제공하는 데이터 배선; 및
상기 데이터 배선과 동일한 층에 배치되고, 상기 제2 방향으로 연장되며, 상기 데이터 전달 수평 배선으로 제2 데이터 전압을 제공하는 데이터 전달 수직 배선을 더 포함하는 것을 특징으로 하는 표시 장치.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200089451A KR20220011243A (ko) | 2020-07-20 | 2020-07-20 | 표시 장치 |
| US17/209,222 US11737326B2 (en) | 2020-07-20 | 2021-03-23 | Display device with voltage line contact |
| CN202110570446.8A CN113964153A (zh) | 2020-07-20 | 2021-05-25 | 显示装置 |
| US18/226,229 US20230371326A1 (en) | 2020-07-20 | 2023-07-25 | Display device with voltage line contact |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200089451A KR20220011243A (ko) | 2020-07-20 | 2020-07-20 | 표시 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220011243A true KR20220011243A (ko) | 2022-01-28 |
Family
ID=79292814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200089451A KR20220011243A (ko) | 2020-07-20 | 2020-07-20 | 표시 장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US11737326B2 (ko) |
| KR (1) | KR20220011243A (ko) |
| CN (1) | CN113964153A (ko) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6909240B2 (en) * | 2002-01-18 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| TWI406228B (zh) * | 2010-07-08 | 2013-08-21 | Au Optronics Corp | 畫素結構以及有機發光元件的畫素結構 |
| TWI423310B (zh) * | 2011-06-10 | 2014-01-11 | Au Optronics Corp | 畫素結構 |
| KR101486038B1 (ko) | 2012-08-02 | 2015-01-26 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR101971925B1 (ko) * | 2012-09-19 | 2019-08-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 유기 발광 표시 장치 |
| KR101982074B1 (ko) * | 2012-10-08 | 2019-08-29 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR20150054210A (ko) * | 2013-11-11 | 2015-05-20 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR20190126963A (ko) * | 2018-05-02 | 2019-11-13 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102426708B1 (ko) | 2018-09-07 | 2022-07-29 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
-
2020
- 2020-07-20 KR KR1020200089451A patent/KR20220011243A/ko active Search and Examination
-
2021
- 2021-03-23 US US17/209,222 patent/US11737326B2/en active Active
- 2021-05-25 CN CN202110570446.8A patent/CN113964153A/zh active Pending
-
2023
- 2023-07-25 US US18/226,229 patent/US20230371326A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20230371326A1 (en) | 2023-11-16 |
| US20220020839A1 (en) | 2022-01-20 |
| US11737326B2 (en) | 2023-08-22 |
| CN113964153A (zh) | 2022-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11798956B2 (en) | Display device | |
| CN113129824A (zh) | 显示面板及其修复方法 | |
| CN112786662A (zh) | 有机发光显示装置 | |
| KR20210142045A (ko) | 표시 패널 및 이를 포함하는 표시 장치 | |
| JP2023030049A (ja) | 表示パネルとそのリペア方法 | |
| KR20220011243A (ko) | 표시 장치 | |
| KR20210113531A (ko) | 표시 장치 | |
| KR20220016351A (ko) | 표시 장치 | |
| KR20220045610A (ko) | 표시 패널 및 이를 포함하는 표시 장치 | |
| CN112838107A (zh) | 显示装置 | |
| US11315499B1 (en) | Display device | |
| KR20220085933A (ko) | 표시 장치 | |
| US11980060B2 (en) | Pixel circuit having increased capacitance and display device including the same | |
| KR20210113533A (ko) | 표시 장치 | |
| WO2024000249A1 (zh) | 显示基板及其制作方法、显示装置 | |
| KR20210112428A (ko) | 표시 장치 | |
| KR20220036416A (ko) | 표시 장치 및 이의 제조 방법 | |
| KR20230024485A (ko) | 표시 장치 | |
| KR20220034280A (ko) | 표시 장치 및 이의 제조 방법 | |
| KR20210149275A (ko) | 표시 패널 및 이를 포함하는 표시 장치 | |
| KR20220046749A (ko) | 표시 장치 | |
| KR20220117362A (ko) | 커버 필름 및 이를 포함하는 표시 장치 | |
| CN115588670A (zh) | 显示装置 | |
| KR20220078017A (ko) | 표시 패널 및 이를 포함하는 표시 장치 | |
| KR20240048030A (ko) | 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |