KR20220006561A - 반도체 장치 및 반도체 장치의 제작 방법 - Google Patents
반도체 장치 및 반도체 장치의 제작 방법 Download PDFInfo
- Publication number
- KR20220006561A KR20220006561A KR1020217039522A KR20217039522A KR20220006561A KR 20220006561 A KR20220006561 A KR 20220006561A KR 1020217039522 A KR1020217039522 A KR 1020217039522A KR 20217039522 A KR20217039522 A KR 20217039522A KR 20220006561 A KR20220006561 A KR 20220006561A
- Authority
- KR
- South Korea
- Prior art keywords
- insulator
- oxide
- conductor
- film
- transistor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 422
- 238000004519 manufacturing process Methods 0.000 title claims description 68
- 239000012212 insulator Substances 0.000 claims abstract description 1218
- 239000004020 conductor Substances 0.000 claims abstract description 560
- 229910052751 metal Inorganic materials 0.000 claims abstract description 60
- 239000002184 metal Substances 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims description 259
- 229910052739 hydrogen Inorganic materials 0.000 claims description 180
- 239000001257 hydrogen Substances 0.000 claims description 180
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 154
- 238000012545 processing Methods 0.000 claims description 125
- 239000011701 zinc Substances 0.000 claims description 49
- 229910052782 aluminium Inorganic materials 0.000 claims description 42
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 42
- 238000001312 dry etching Methods 0.000 claims description 34
- 229910052715 tantalum Inorganic materials 0.000 claims description 25
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 25
- 229910052738 indium Inorganic materials 0.000 claims description 16
- 229910052733 gallium Inorganic materials 0.000 claims description 14
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 14
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical group [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 12
- 229910052727 yttrium Inorganic materials 0.000 claims description 9
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical group [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims description 9
- 229910052725 zinc Inorganic materials 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052718 tin Chemical group 0.000 claims description 6
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 5
- 239000010408 film Substances 0.000 description 475
- 229910052760 oxygen Inorganic materials 0.000 description 278
- 239000001301 oxygen Substances 0.000 description 276
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 272
- 239000010410 layer Substances 0.000 description 254
- 239000000758 substrate Substances 0.000 description 175
- 230000006870 function Effects 0.000 description 146
- 230000015654 memory Effects 0.000 description 116
- 238000010438 heat treatment Methods 0.000 description 114
- 239000012535 impurity Substances 0.000 description 114
- 239000000463 material Substances 0.000 description 108
- 230000002829 reductive effect Effects 0.000 description 106
- 230000015572 biosynthetic process Effects 0.000 description 94
- 238000004544 sputter deposition Methods 0.000 description 85
- 238000012546 transfer Methods 0.000 description 83
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 77
- 239000007789 gas Substances 0.000 description 75
- 229910044991 metal oxide Inorganic materials 0.000 description 75
- 150000004706 metal oxides Chemical class 0.000 description 75
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 69
- 229910001868 water Inorganic materials 0.000 description 69
- 238000009792 diffusion process Methods 0.000 description 65
- 230000008569 process Effects 0.000 description 64
- 229910052581 Si3N4 Inorganic materials 0.000 description 63
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 63
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 62
- 229910052710 silicon Inorganic materials 0.000 description 62
- 239000010703 silicon Substances 0.000 description 62
- 239000012298 atmosphere Substances 0.000 description 56
- 239000013078 crystal Substances 0.000 description 56
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 53
- 238000005229 chemical vapour deposition Methods 0.000 description 53
- 229910052814 silicon oxide Inorganic materials 0.000 description 52
- 238000000231 atomic layer deposition Methods 0.000 description 50
- 239000003990 capacitor Substances 0.000 description 49
- 229910052735 hafnium Inorganic materials 0.000 description 38
- 238000003860 storage Methods 0.000 description 38
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 35
- 125000004429 atom Chemical group 0.000 description 33
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 32
- 229910052757 nitrogen Inorganic materials 0.000 description 31
- 230000007547 defect Effects 0.000 description 30
- 238000004549 pulsed laser deposition Methods 0.000 description 28
- 238000005530 etching Methods 0.000 description 27
- 238000001451 molecular beam epitaxy Methods 0.000 description 27
- 150000004767 nitrides Chemical class 0.000 description 27
- 150000002431 hydrogen Chemical class 0.000 description 26
- 239000000203 mixture Substances 0.000 description 25
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 24
- 238000007789 sealing Methods 0.000 description 24
- 230000004888 barrier function Effects 0.000 description 22
- 229910052799 carbon Inorganic materials 0.000 description 22
- 230000007423 decrease Effects 0.000 description 22
- -1 element M Chemical compound 0.000 description 22
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 19
- 229910052719 titanium Inorganic materials 0.000 description 19
- 239000010936 titanium Substances 0.000 description 19
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 17
- 238000010586 diagram Methods 0.000 description 17
- 229910052721 tungsten Inorganic materials 0.000 description 17
- 239000010937 tungsten Substances 0.000 description 17
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 16
- 239000002356 single layer Substances 0.000 description 16
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 16
- 238000009751 slip forming Methods 0.000 description 15
- 238000013473 artificial intelligence Methods 0.000 description 14
- 229910052802 copper Inorganic materials 0.000 description 14
- 239000010949 copper Substances 0.000 description 14
- 229910000449 hafnium oxide Inorganic materials 0.000 description 14
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 14
- 230000010354 integration Effects 0.000 description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 13
- 238000004140 cleaning Methods 0.000 description 13
- 229910001873 dinitrogen Inorganic materials 0.000 description 13
- 238000010894 electron beam technology Methods 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 13
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 13
- 238000005406 washing Methods 0.000 description 13
- 229910001928 zirconium oxide Inorganic materials 0.000 description 13
- 229910052707 ruthenium Inorganic materials 0.000 description 12
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 12
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 11
- 238000002441 X-ray diffraction Methods 0.000 description 11
- 230000005684 electric field Effects 0.000 description 11
- 239000011347 resin Substances 0.000 description 11
- 229920005989 resin Polymers 0.000 description 11
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 10
- 239000011261 inert gas Substances 0.000 description 10
- 230000007246 mechanism Effects 0.000 description 10
- 238000001039 wet etching Methods 0.000 description 10
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 9
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 9
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 229910052731 fluorine Inorganic materials 0.000 description 9
- 239000011737 fluorine Substances 0.000 description 9
- 229910001195 gallium oxide Inorganic materials 0.000 description 9
- 229910003437 indium oxide Inorganic materials 0.000 description 9
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 9
- 238000002156 mixing Methods 0.000 description 9
- 229910052750 molybdenum Inorganic materials 0.000 description 9
- 239000011733 molybdenum Substances 0.000 description 9
- 229910052759 nickel Inorganic materials 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 239000000969 carrier Substances 0.000 description 8
- 238000000151 deposition Methods 0.000 description 8
- 229910052746 lanthanum Inorganic materials 0.000 description 8
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 230000001590 oxidative effect Effects 0.000 description 8
- 125000004430 oxygen atom Chemical group O* 0.000 description 8
- 238000009832 plasma treatment Methods 0.000 description 8
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 7
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 7
- 238000013461 design Methods 0.000 description 7
- 229910052749 magnesium Inorganic materials 0.000 description 7
- 239000011777 magnesium Substances 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- 230000036961 partial effect Effects 0.000 description 7
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 7
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 7
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 7
- 238000001228 spectrum Methods 0.000 description 7
- 229910052726 zirconium Inorganic materials 0.000 description 7
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 239000000470 constituent Substances 0.000 description 6
- 229910001882 dioxygen Inorganic materials 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 6
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- PLDDOISOJJCEMH-UHFFFAOYSA-N neodymium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Nd+3].[Nd+3] PLDDOISOJJCEMH-UHFFFAOYSA-N 0.000 description 6
- 239000000047 product Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 235000011114 ammonium hydroxide Nutrition 0.000 description 5
- 239000007864 aqueous solution Substances 0.000 description 5
- 230000006399 behavior Effects 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 5
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 239000002159 nanocrystal Substances 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 238000000746 purification Methods 0.000 description 5
- 239000013589 supplement Substances 0.000 description 5
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 5
- 229910052779 Neodymium Inorganic materials 0.000 description 4
- 229910052783 alkali metal Inorganic materials 0.000 description 4
- 150000001340 alkali metals Chemical class 0.000 description 4
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 4
- 150000001342 alkaline earth metals Chemical class 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 150000004770 chalcogenides Chemical class 0.000 description 4
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 4
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 4
- 238000001341 grazing-angle X-ray diffraction Methods 0.000 description 4
- 230000020169 heat generation Effects 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 4
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 4
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 4
- 238000006213 oxygenation reaction Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 229910052712 strontium Inorganic materials 0.000 description 4
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 4
- 229910001936 tantalum oxide Inorganic materials 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910052723 transition metal Inorganic materials 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 238000013528 artificial neural network Methods 0.000 description 3
- 229910052790 beryllium Inorganic materials 0.000 description 3
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 3
- 238000005513 bias potential Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000007865 diluting Methods 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 3
- 239000000395 magnesium oxide Substances 0.000 description 3
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 3
- 125000004433 nitrogen atom Chemical group N* 0.000 description 3
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 3
- 239000012466 permeate Substances 0.000 description 3
- 229920001296 polysiloxane Polymers 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 229910052714 tellurium Inorganic materials 0.000 description 3
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- 229910001930 tungsten oxide Inorganic materials 0.000 description 3
- 229910052720 vanadium Inorganic materials 0.000 description 3
- GPPXJZIENCGNKB-UHFFFAOYSA-N vanadium Chemical compound [V]#[V] GPPXJZIENCGNKB-UHFFFAOYSA-N 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 206010021143 Hypoxia Diseases 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 2
- 241000209094 Oryza Species 0.000 description 2
- 235000007164 Oryza sativa Nutrition 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 239000002585 base Substances 0.000 description 2
- 229910052800 carbon group element Inorganic materials 0.000 description 2
- ZMIGMASIKSOYAM-UHFFFAOYSA-N cerium Chemical compound [Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce] ZMIGMASIKSOYAM-UHFFFAOYSA-N 0.000 description 2
- 229910052798 chalcogen Inorganic materials 0.000 description 2
- 150000001787 chalcogens Chemical class 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000013527 convolutional neural network Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000006356 dehydrogenation reaction Methods 0.000 description 2
- 238000002050 diffraction method Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 238000002003 electron diffraction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 239000013081 microcrystal Substances 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- 230000001151 other effect Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 235000009566 rice Nutrition 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052708 sodium Inorganic materials 0.000 description 2
- 239000011734 sodium Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000012916 structural analysis Methods 0.000 description 2
- 238000004506 ultrasonic cleaning Methods 0.000 description 2
- 238000010792 warming Methods 0.000 description 2
- 229910019311 (Ba,Sr)TiO Inorganic materials 0.000 description 1
- SDDGNMXIOGQCCH-UHFFFAOYSA-N 3-fluoro-n,n-dimethylaniline Chemical compound CN(C)C1=CC=CC(F)=C1 SDDGNMXIOGQCCH-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 235000015842 Hesperis Nutrition 0.000 description 1
- 235000012633 Iberis amara Nutrition 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 229910016001 MoSe Inorganic materials 0.000 description 1
- 241000699670 Mus sp. Species 0.000 description 1
- 239000004677 Nylon Substances 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000004760 aramid Substances 0.000 description 1
- 229920003235 aromatic polyamide Polymers 0.000 description 1
- WVMYSOZCZHQCSG-UHFFFAOYSA-N bis(sulfanylidene)zirconium Chemical compound S=[Zr]=S WVMYSOZCZHQCSG-UHFFFAOYSA-N 0.000 description 1
- 229910000416 bismuth oxide Inorganic materials 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 229910052795 boron group element Inorganic materials 0.000 description 1
- 235000012206 bottled water Nutrition 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000018044 dehydration Effects 0.000 description 1
- 238000006297 dehydration reaction Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- TYIXMATWDRGMPF-UHFFFAOYSA-N dibismuth;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Bi+3].[Bi+3] TYIXMATWDRGMPF-UHFFFAOYSA-N 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 235000013305 food Nutrition 0.000 description 1
- 235000012041 food component Nutrition 0.000 description 1
- 239000005417 food ingredient Substances 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- NRJVMVHUISHHQB-UHFFFAOYSA-N hafnium(4+);disulfide Chemical compound [S-2].[S-2].[Hf+4] NRJVMVHUISHHQB-UHFFFAOYSA-N 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000002173 high-resolution transmission electron microscopy Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 235000012054 meals Nutrition 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- MHWZQNGIEIYAQJ-UHFFFAOYSA-N molybdenum diselenide Chemical compound [Se]=[Mo]=[Se] MHWZQNGIEIYAQJ-UHFFFAOYSA-N 0.000 description 1
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical compound S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- 229910000484 niobium oxide Inorganic materials 0.000 description 1
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 229920001778 nylon Polymers 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 235000011007 phosphoric acid Nutrition 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052696 pnictogen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052699 polonium Inorganic materials 0.000 description 1
- HZEBHPIOVYHPMT-UHFFFAOYSA-N polonium atom Chemical compound [Po] HZEBHPIOVYHPMT-UHFFFAOYSA-N 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000011002 quantification Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000000306 recurrent effect Effects 0.000 description 1
- 238000005057 refrigeration Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000003362 replicative effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- HVEIXSLGUCQTMP-UHFFFAOYSA-N selenium(2-);zirconium(4+) Chemical compound [Se-2].[Se-2].[Zr+4] HVEIXSLGUCQTMP-UHFFFAOYSA-N 0.000 description 1
- 229910021428 silicene Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 229910002076 stabilized zirconia Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- ITRNXVSDJBHYNJ-UHFFFAOYSA-N tungsten disulfide Chemical compound S=[W]=S ITRNXVSDJBHYNJ-UHFFFAOYSA-N 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 230000003936 working memory Effects 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
- 229910001233 yttria-stabilized zirconia Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H01L21/8239—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
트랜지스터 특성의 편차가 적은 반도체 장치를 제공한다. 제 1 절연체와, 제 1 절연체 위의 제 1 산화물과, 제 1 산화물 위의 제 1 도전체 및 제 2 도전체와, 제 1 산화물의 측면에 접하는 제 1 층 및 제 2 층과, 제 1 절연체 위, 제 1 층 위, 제 2 층 위, 제 1 도전체 위, 및 제 2 도전체 위의 제 2 절연체와, 제 2 절연체 위의 제 3 절연체와, 제 1 도전체 및 제 2 도전체 사이에 배치되며 제 1 산화물 위에 배치되는 제 2 산화물과, 제 2 산화물 위의 제 4 절연체와, 제 4 절연체 위의 제 3 도전체를 가지고, 제 1 층, 제 2 층의 각각은 제 1 도전체 및 제 2 도전체에 포함되는 금속을 가지고, 제 2 절연체와 접하는 영역의 제 1 절연체는 제 1 층 또는 제 2 층보다 금속의 농도가 낮은 영역을 가지는, 반도체 장치이다.
Description
본 발명의 일 형태는 트랜지스터, 반도체 장치, 및 전자 기기에 관한 것이다. 또한 본 발명의 일 형태는 반도체 장치의 제작 방법에 관한 것이다. 또한 본 발명의 일 형태는 반도체 웨이퍼 및 모듈에 관한 것이다.
또한 본 명세서 등에서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다. 트랜지스터 등의 반도체 소자를 비롯하여, 반도체 회로, 연산 장치, 기억 장치는 반도체 장치의 일 형태이다. 표시 장치(액정 표시 장치, 발광 표시 장치 등), 투영 장치, 조명 장치, 전기 광학 장치, 축전 장치, 기억 장치, 반도체 회로, 촬상 장치, 전자 기기 등은 반도체 장치를 가진다고 할 수 있는 경우가 있다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 발명의 일 형태는 물건, 방법, 또는 제조 방법에 관한 것이다. 또한 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다.
절연 표면을 가지는 기판 위에 형성된 반도체 박막을 사용하여 트랜지스터를 구성하는 기술이 주목받고 있다. 상기 트랜지스터는 집적 회로(IC)나 화상 표시 장치(단순히 표시 장치라고도 표기함)와 같은 전자 디바이스에 널리 응용되고 있다. 트랜지스터에 적용할 수 있는 반도체 박막으로서 실리콘계 반도체 재료가 널리 알려져 있지만, 그 외의 재료로서 산화물 반도체가 주목받고 있다.
산화물 반도체에서 단결정도 비정질도 아닌 CAAC(c-axis aligned crystalline) 구조 및 nc(nanocrystalline) 구조가 발견되었다(비특허문헌 1 및 비특허문헌 2 참조).
비특허문헌 1 및 비특허문헌 2에는, CAAC 구조를 가지는 산화물 반도체를 사용하여 트랜지스터를 제작하는 기술이 개시되어 있다.
S. Yamazaki et al., "SID Symposium Digest of Technical Papers", 2012, volume 43, issue 1, p.183-186
S. Yamazaki et al., "Japanese Journal of Applied Physics", 2014, volume 53, Number 4S, p.04ED18-1-04ED18-10
본 발명의 일 형태는 트랜지스터 특성의 편차가 적은 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또한 본 발명의 일 형태는 신뢰성이 양호한 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또한, 본 발명의 일 형태는 전기 특성이 양호한 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또한 본 발명의 일 형태는 온 전류가 큰 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또한 본 발명의 일 형태는 미세화 또는 고집적화가 가능한 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또한 본 발명의 일 형태는 소비 전력이 낮은 반도체 장치를 제공하는 것을 과제 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 또한 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없는 것으로 한다. 또한 이들 외의 과제는 명세서, 도면, 청구항 등의 기재에서 저절로 명백해지는 것이며 명세서, 도면, 청구항 등의 기재에서 이들 외의 과제를 추출할 수 있다.
본 발명의 일 형태는 제 1 절연체와, 제 1 절연체 위의 제 1 산화물과, 제 1 산화물 위의 제 1 도전체 및 제 2 도전체와, 제 1 산화물의 측면에 접하는 제 1 층 및 제 2 층과, 제 1 절연체 위, 제 1 층 위, 제 2 층 위, 제 1 도전체 위, 및 제 2 도전체 위의 제 2 절연체와, 제 2 절연체 위의 제 3 절연체와, 제 1 도전체 및 제 2 도전체 사이에 배치되며 제 1 산화물 위에 배치되는 제 2 산화물과, 제 2 산화물 위의 제 4 절연체와, 제 4 절연체 위의 제 3 도전체를 가지고, 제 1 층, 제 2 층의 각각은 제 1 도전체 및 제 2 도전체에 포함되는 금속을 가지고, 제 2 절연체와 접하는 영역의 제 1 절연체는 제 1 층 또는 제 2 층보다 금속의 농도가 낮은 영역을 가지는, 반도체 장치이다.
상기 반도체 장치에 있어서, 제 1 층, 제 2 층의 각 두께는 0.5nm 이상 1.5nm 이하의 영역을 가지는 것이 바람직하다.
또한, 상기 반도체 장치에 있어서, 금속은 탄탈럼인 것이 바람직하다.
또한, 상기 반도체 장치에 있어서, 제 1 산화물은 인듐과, 원소 M(M은 갈륨, 알루미늄, 이트륨, 또는 주석)과, 아연을 가지는 것이 바람직하다.
본 발명의 다른 일 형태는 제 1 절연체를 형성하고, 제 1 절연체 위에 제 1 산화막을 형성하고, 제 1 산화막 위에 제 1 도전막을 형성하고, 제 1 도전막 위에 레지스트 마스크를 형성하고, 레지스트 마스크를 경화시키고, 제 1 산화막 및 제 1 도전막을 레지스트 마스크를 사용하여 가공함으로써, 섬 형상의 제 1 산화물 및 도전층을 형성하고, 가공에 의하여 제 1 절연체 위에 형성된 층을 드라이 에칭 처리를 수행함으로써 제거하고, 제 1 절연체 위, 제 1 산화물 위, 및 도전층 위에 제 2 절연체를 형성하고, 제 2 절연체 위에 제 3 절연체를 형성하고, 제 3 절연체, 제 2 절연체, 및 도전층에 제 1 산화물이 노출되는 개구를 형성함으로써 제 1 도전체 및 제 2 도전체를 형성하고, 제 1 절연체 위, 제 1 산화물 위, 및 제 3 절연체 위에 제 2 산화막을 형성하고, 제 2 산화막 위에 절연막을 형성하고, 절연막 위에 제 2 도전막을 형성하고, 제 2 산화막의 일부, 절연막의 일부, 및 제 2 도전막의 일부를 제 3 절연체가 노출될 때까지 제거하는, 반도체 장치의 제작 방법이다.
상기 반도체 장치의 제작 방법에 있어서, 레지스트 마스크를 경화시키는 공정과, 제 1 산화막 및 제 1 도전막을 레지스트 마스크를 사용하여 가공함으로써 섬 형상의 제 1 산화물 및 도전층을 형성하는 공정과, 가공에 의하여 제 1 절연체 위에 형성된 층을 드라이 에칭 처리를 수행함으로써 제거하는 공정은, 하나의 드라이 에칭 장치를 사용하여 연속적으로 수행되는 것이 바람직하다.
본 발명의 다른 일 형태는 제 1 메모리 디바이스를 가지는 제 1 층과, 제 2 메모리 디바이스를 가지는 제 2 층과, 제 1 절연체를 가지고, 제 2 층은 제 1 층의 위쪽에 제공되고, 제 1 메모리 디바이스는 제 1 트랜지스터와 제 1 용량 디바이스를 가지고, 제 2 메모리 디바이스는 제 2 트랜지스터와 제 2 용량 디바이스를 가지고, 제 1 트랜지스터는 제 2 절연체와, 제 2 절연체 위의 제 1 산화물과, 제 1 산화물 위의 제 1 도전체 및 제 2 도전체와, 제 1 절연체 위, 제 1 도전체 위, 및 제 2 도전체 위의 제 3 절연체와, 제 3 절연체 위의 제 4 절연체와, 제 1 도전체 및 제 2 도전체 사이에 배치되며 제 1 산화물 위에 배치되는 제 2 산화물과, 제 2 산화물 위의 제 5 절연체와, 제 5 절연체 위의 제 3 도전체를 가지고, 제 2 트랜지스터는 제 6 절연체와, 제 6 절연체 위의 제 3 산화물과, 제 3 산화물 위의 제 4 도전체 및 제 5 도전체와, 제 6 절연체 위, 제 4 도전체 위, 및 제 5 도전체 위의 제 7 절연체와, 제 7 절연체 위의 제 8 절연체와, 제 4 도전체 및 제 5 도전체 사이에 배치되며 제 3 산화물 위에 배치되는 제 4 산화물과, 제 4 산화물 위의 제 9 절연체와, 제 9 절연체 위의 제 6 도전체를 가지고, 제 1 절연체는 제 2 절연체의 측면, 제 3 절연체의 측면, 제 4 절연체의 측면, 제 6 절연체의 측면, 제 7 절연체의 측면, 및 제 8 절연체의 측면의 각각과 접하는 영역을 가지고, 제 1 산화물, 제 3 산화물 각각은 수소 농도가 1×1020atoms/cm3 미만인 영역을 가지는, 반도체 장치이다.
본 발명의 일 형태에 의하여 트랜지스터 특성의 편차가 적은 반도체 장치를 제공할 수 있다. 또한 본 발명의 일 형태에 의하여 신뢰성이 양호한 반도체 장치를 제공할 수 있다. 또한 본 발명의 일 형태에 의하여 전기 특성이 양호한 반도체 장치를 제공할 수 있다. 또한 본 발명의 일 형태에 의하여 온 전류가 큰 반도체 장치를 제공할 수 있다. 또한 본 발명의 일 형태에 의하여 미세화 또는 고집적화가 가능한 반도체 장치를 제공할 수 있다. 또한 본 발명의 일 형태에 의하여 소비 전력이 낮은 반도체 장치를 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것이 아니다. 또한 본 발명의 일 형태는 이들 효과 모두를 가질 필요는 없다. 또한 이들 외의 효과는 명세서, 도면, 청구항 등의 기재에서 저절로 명백해지는 것이며 명세서, 도면, 청구항 등의 기재에서 이들 외의 효과를 추출할 수 있다.
도 1의 (A)는 본 발명의 일 형태인 반도체 장치의 상면도이다. 도 1의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 단면도이다.
도 2는 본 발명의 일 형태인 반도체 장치의 단면도이다.
도 3의 (A)는 IGZO의 결정 구조의 분류를 설명하는 도면이다. 도 3의 (B)는 CAAC-IGZO막의 XRD 스펙트럼을 설명하는 도면이다. 도 3의 (C)는 CAAC-IGZO막의 극미 전자선 회절 패턴을 설명하는 도면이다.
도 4의 (A)는 본 발명의 일 형태인 반도체 장치의 상면도이다. 도 4의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 단면도이다.
도 5의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 5의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 6의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 6의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 7의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 7의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 8의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 8의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 9의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 9의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 10의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 10의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 11의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 11의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 12의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 12의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 13의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 13의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 14의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 14의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 15의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 15의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 16의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 16의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 17의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 17의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 18의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 18의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 19의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 19의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 20의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 20의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 21의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 21의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 22의 (A) 및 (B)는 본 발명의 일 형태에 따른 반도체 장치의 단면도이다.
도 23은 본 발명의 일 형태에 따른 기억 장치의 구성을 나타낸 단면도이다.
도 24는 본 발명의 일 형태에 따른 기억 장치의 구성을 나타낸 단면도이다.
도 25의 (A)는 본 발명의 일 형태인 반도체 장치의 상면도이다. 도 25의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 단면도이다.
도 26은 본 발명의 일 형태에 따른 반도체 장치의 단면도이다.
도 27은 본 발명의 일 형태에 따른 반도체 장치의 단면도이다.
도 28의 (A)는 본 발명의 일 형태에 따른 반도체 장치의 상면도이다. 도 28의 (B)는 본 발명의 일 형태에 따른 반도체 장치의 단면도이다.
도 29는 본 발명의 일 형태에 따른 반도체 장치의 단면도이다.
도 30은 본 발명의 일 형태의 반도체 장치를 제작하기 위한 장치를 설명하는 상면도이다.
도 31의 (A)는 본 발명의 일 형태에 따른 기억 장치의 구성예를 나타낸 블록도이다. 도 31의 (B)는 본 발명의 일 형태에 따른 기억 장치의 구성예를 나타낸 모식도이다.
도 32의 (A) 내지 (H)는 본 발명의 일 형태에 따른 기억 장치의 구성예를 나타낸 회로도이다.
도 33은 각종 기억 장치를 계층마다 나타낸 도면이다.
도 34의 (A)는 본 발명의 일 형태에 따른 반도체 장치의 블록도이다. 도 34의 (B)는 본 발명의 일 형태에 따른 반도체 장치의 모식도이다.
도 35의 (A) 및 (B)는 전자 부품의 일례를 설명하는 도면이다.
도 36의 (A) 내지 (E)는 본 발명의 일 형태에 따른 기억 장치의 모식도이다.
도 37의 (A) 내지 (H)는 본 발명의 일 형태에 따른 전자 기기를 나타낸 도면이다.
도 2는 본 발명의 일 형태인 반도체 장치의 단면도이다.
도 3의 (A)는 IGZO의 결정 구조의 분류를 설명하는 도면이다. 도 3의 (B)는 CAAC-IGZO막의 XRD 스펙트럼을 설명하는 도면이다. 도 3의 (C)는 CAAC-IGZO막의 극미 전자선 회절 패턴을 설명하는 도면이다.
도 4의 (A)는 본 발명의 일 형태인 반도체 장치의 상면도이다. 도 4의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 단면도이다.
도 5의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 5의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 6의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 6의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 7의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 7의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 8의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 8의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 9의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 9의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 10의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 10의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 11의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 11의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 12의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 12의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 13의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 13의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 14의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 14의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 15의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 15의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 16의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 16의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 17의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 17의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 18의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 18의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 19의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 19의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 20의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 20의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 21의 (A)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 상면도이다. 도 21의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 제작 방법을 나타낸 단면도이다.
도 22의 (A) 및 (B)는 본 발명의 일 형태에 따른 반도체 장치의 단면도이다.
도 23은 본 발명의 일 형태에 따른 기억 장치의 구성을 나타낸 단면도이다.
도 24는 본 발명의 일 형태에 따른 기억 장치의 구성을 나타낸 단면도이다.
도 25의 (A)는 본 발명의 일 형태인 반도체 장치의 상면도이다. 도 25의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 단면도이다.
도 26은 본 발명의 일 형태에 따른 반도체 장치의 단면도이다.
도 27은 본 발명의 일 형태에 따른 반도체 장치의 단면도이다.
도 28의 (A)는 본 발명의 일 형태에 따른 반도체 장치의 상면도이다. 도 28의 (B)는 본 발명의 일 형태에 따른 반도체 장치의 단면도이다.
도 29는 본 발명의 일 형태에 따른 반도체 장치의 단면도이다.
도 30은 본 발명의 일 형태의 반도체 장치를 제작하기 위한 장치를 설명하는 상면도이다.
도 31의 (A)는 본 발명의 일 형태에 따른 기억 장치의 구성예를 나타낸 블록도이다. 도 31의 (B)는 본 발명의 일 형태에 따른 기억 장치의 구성예를 나타낸 모식도이다.
도 32의 (A) 내지 (H)는 본 발명의 일 형태에 따른 기억 장치의 구성예를 나타낸 회로도이다.
도 33은 각종 기억 장치를 계층마다 나타낸 도면이다.
도 34의 (A)는 본 발명의 일 형태에 따른 반도체 장치의 블록도이다. 도 34의 (B)는 본 발명의 일 형태에 따른 반도체 장치의 모식도이다.
도 35의 (A) 및 (B)는 전자 부품의 일례를 설명하는 도면이다.
도 36의 (A) 내지 (E)는 본 발명의 일 형태에 따른 기억 장치의 모식도이다.
도 37의 (A) 내지 (H)는 본 발명의 일 형태에 따른 전자 기기를 나타낸 도면이다.
이하에서 실시형태에 대해서 도면을 참조하면서 설명한다. 다만 실시형태는 많은 상이한 형태로 실시할 수 있고, 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 이하의 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
또한 도면에서 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서 반드시 그 스케일에 한정되지는 않는다. 또한 도면은 이상적인 예를 모식적으로 나타낸 것이고, 도면에 나타낸 형상 또는 값 등에 한정되지 않는다. 예를 들어 실제의 제조 공정에서, 에칭 등의 처리에 의하여 층이나 레지스트 마스크 등이 의도하지 않게 감소되는 경우가 있지만, 이해를 용이하게 하기 위하여 도면에 반영하지 않은 경우가 있다. 또한 도면에서 동일한 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 상이한 도면 사이에서 공통적으로 사용하고, 이에 대한 반복적인 설명은 생략하는 경우가 있다. 또한 같은 기능을 가지는 부분을 가리키는 경우에는, 해치 패턴을 동일하게 하고, 특별히 부호를 붙이지 않는 경우가 있다.
또한 특히 상면도('평면도'라고도 함)나 사시도 등에서, 발명의 이해를 용이하게 하기 위하여 일부의 구성 요소의 기재를 생략하는 경우가 있다. 또한 일부의 숨은선 등의 기재를 생략하는 경우가 있다.
또한 본 명세서 등에서 제 1, 제 2 등으로 붙여지는 서수사는 편의상 사용되는 것이며, 공정 순서 또는 적층 순서를 나타내는 것이 아니다. 그러므로 예를 들어 '제 1'을 '제 2' 또는 '제 3' 등으로 적절히 바꿔 설명할 수 있다. 또한 본 명세서 등에 기재되는 서수사와, 본 발명의 일 형태를 특정하기 위하여 사용되는 서수사는 일치하지 않는 경우가 있다.
또한 본 명세서 등에서 '위에', '아래에' 등의 배치를 나타내는 말은 구성끼리의 위치 관계를 도면을 참조하여 설명하기 위하여 편의상 사용하고 있다. 또한 구성끼리의 위치 관계는 각 구성을 묘사하는 방향에 따라 적절히 변화된다. 그러므로 명세서에서 설명한 말에 한정되지 않고, 상황에 따라 적절히 환언할 수 있다.
예를 들어 본 명세서 등에서 X와 Y가 접속된다고 명시적으로 기재되는 경우에는, X와 Y가 전기적으로 접속되는 경우와, X와 Y가 기능적으로 접속되는 경우와, X와 Y가 직접 접속되는 경우가 본 명세서 등에 개시되어 있는 것으로 한다. 따라서 소정의 접속 관계, 예를 들어 도면 또는 문장에 나타낸 접속 관계에 한정되지 않고, 도면 또는 문장에 나타낸 접속 관계 이외의 것도 도면 또는 문장에 개시되어 있는 것으로 한다. 여기서 X, Y는 대상물(예를 들어 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)인 것으로 한다.
또한 본 명세서 등에서 트랜지스터란 게이트와 드레인과 소스를 포함하는 적어도 3개의 단자를 가지는 소자이다. 그리고 드레인(드레인 단자, 드레인 영역, 또는 드레인 전극)과 소스(소스 단자, 소스 영역, 또는 소스 전극) 사이에 채널이 형성되는 영역(이하에서는 채널 형성 영역이라고도 함)을 가지고, 채널 형성 영역을 통하여 소스와 드레인 사이에 전류를 흘릴 수 있는 것이다. 또한 본 명세서 등에서 채널 형성 영역이란 전류가 주로 흐르는 영역을 말한다.
또한 소스나 드레인의 기능은 상이한 극성의 트랜지스터를 채용하는 경우나, 회로 동작에서 전류의 방향이 변화되는 경우 등에는 서로 바뀌는 경우가 있다. 그러므로 본 명세서 등에서는 소스나 드레인이라는 용어는 서로 바꿔 사용할 수 있는 경우가 있다.
또한 채널 길이란, 예를 들어 트랜지스터의 상면도에서, 반도체(또는 트랜지스터가 온 상태일 때 반도체 내에서 전류가 흐르는 부분)와 게이트 전극이 서로 중첩되는 영역, 또는 채널 형성 영역에서의 소스(소스 영역 또는 소스 전극)와 드레인(드레인 영역 또는 드레인 전극) 사이의 거리를 말한다. 또한 하나의 트랜지스터에서, 채널 길이가 모든 영역에서 같은 값을 취한다고 할 수는 없다. 즉, 하나의 트랜지스터의 채널 길이는 하나의 값으로 정해지지 않는 경우가 있다. 따라서 본 명세서에서 채널 길이는 채널 형성 영역에서의 어느 하나의 값, 최댓값, 최솟값, 또는 평균값으로 한다.
채널 폭이란, 예를 들어 트랜지스터의 상면도에서, 반도체(또는 트랜지스터가 온 상태일 때 반도체 내에서 전류가 흐르는 부분)와 게이트 전극이 서로 중첩되는 영역, 또는 채널 형성 영역에서의 채널 길이 방향에 수직인 방향의 채널 형성 영역의 길이를 말한다. 또한 하나의 트랜지스터에서, 채널 폭이 모든 영역에서 같은 값을 취한다고 할 수는 없다. 즉, 하나의 트랜지스터의 채널 폭은 하나의 값으로 정해지지 않는 경우가 있다. 따라서 본 명세서에서 채널 폭은 채널 형성 영역에서의 어느 하나의 값, 최댓값, 최솟값, 또는 평균값으로 한다.
또한 본 명세서 등에서 트랜지스터의 구조에 따라서는, 실제로 채널이 형성되는 영역에서의 채널 폭(이하 '실효적인 채널 폭'이라고도 함)과 트랜지스터의 상면도에서 나타내는 채널 폭(이하 '외관상 채널 폭'이라고도 함)이 상이한 경우가 있다. 예를 들어 게이트 전극이 반도체의 측면을 덮는 경우, 실효적인 채널 폭이 외관상 채널 폭보다 커져, 그 영향을 무시할 수 없는 경우가 있다. 예를 들어 미세하고 게이트 전극이 반도체의 측면을 덮는 트랜지스터에서는, 반도체의 측면에 형성되는 채널 형성 영역의 비율이 커지는 경우가 있다. 이 경우에는 외관상 채널 폭보다 실효적인 채널 폭이 더 크다.
이러한 경우, 실효적인 채널 폭을 실측에 의하여 추정하기 어려운 경우가 있다. 예를 들어 설곗값으로부터 실효적인 채널 폭을 추정하기 위해서는, 반도체의 형상이 이미 알려져 있다는 가정이 필요하다. 따라서 반도체의 형상을 정확하게 알 수 없는 경우에는 실효적인 채널 폭을 정확하게 측정하기 어렵다.
본 명세서에서 단순히 채널 폭이라고 기재한 경우에는 외관상 채널 폭을 가리키는 경우가 있다. 또는 본 명세서에서 단순히 채널 폭이라고 기재한 경우에는 실효적인 채널 폭을 가리키는 경우가 있다. 또한 채널 길이, 채널 폭, 실효적인 채널 폭, 외관상 채널 폭 등은 단면 TEM 이미지 등을 해석하는 것 등에 의하여 값을 결정할 수 있다.
또한 반도체의 불순물이란, 예를 들어 반도체를 구성하는 주성분 외의 것을 말한다. 예를 들어 농도가 0.1atomic% 미만인 원소는 불순물이라고 할 수 있다. 불순물이 포함됨으로써, 예를 들어 반도체의 결함 준위 밀도가 높아지거나, 결정성의 저하 등이 일어나는 경우가 있다. 반도체가 산화물 반도체인 경우, 반도체의 특성을 변화시키는 불순물로서는, 예를 들어 1족 원소, 2족 원소, 13족 원소, 14족 원소, 15족 원소, 산화물 반도체의 주성분 외의 전이 금속(transition metal) 등이 있고, 예를 들어 수소, 리튬, 소듐, 실리콘, 붕소, 인, 탄소, 질소 등이 있다. 또한 물도 불순물로서 기능하는 경우가 있다. 또한 예를 들어 불순물의 혼입으로 인하여 산화물 반도체에 산소 결손(VO라고 표기하는 경우가 있음)이 형성되는 경우가 있다.
또한 본 명세서 등에서 산화질화 실리콘이란 그 조성으로서 질소보다 산소의 함유량이 많은 것을 말한다. 또한 질화산화 실리콘이란 그 조성으로서 산소보다 질소의 함유량이 많은 것을 말한다.
또한 본 명세서 등에서 '절연체'라는 용어를 절연막 또는 절연층이라고 환언할 수 있다. 또한 '도전체'라는 용어를 도전막 또는 도전층이라고 환언할 수 있다. 또한 '반도체'라는 용어를 반도체막 또는 반도체층이라고 환언할 수 있다.
또한 본 명세서 등에서 '평행'이란, 2개의 직선이 -10° 이상 10° 이하의 각도로 배치되어 있는 상태를 말한다. 따라서 -5° 이상 5° 이하의 경우도 포함된다. 또한 '실질적으로 평행'이란, 2개의 직선이 -30° 이상 30° 이하의 각도로 배치되어 있는 상태를 말한다. 또한 '수직'이란, 2개의 직선이 80° 이상 100° 이하의 각도로 배치되어 있는 상태를 말한다. 따라서 85° 이상 95° 이하의 경우도 포함된다. 또한 '실질적으로 수직'이란, 2개의 직선이 60° 이상 120° 이하의 각도로 배치되어 있는 상태를 말한다.
본 명세서 등에서 금속 산화물(metal oxide)이란, 넓은 의미로의 금속의 산화물이다. 금속 산화물은 산화물 절연체, 산화물 도전체(투명 산화물 도전체를 포함함), 산화물 반도체(Oxide Semiconductor 또는 단순히 OS라고도 함) 등으로 분류된다. 예를 들어 트랜지스터의 반도체층에 금속 산화물을 사용한 경우, 상기 금속 산화물을 산화물 반도체라고 하는 경우가 있다. 즉, OS 트랜지스터라고 기재하는 경우에는, 금속 산화물 또는 산화물 반도체를 가지는 트랜지스터라고 환언할 수 있다.
또한 본 명세서 등에서 노멀리 오프란 게이트에 전위를 인가하지 않거나, 또는 게이트에 접지 전위를 인가하였을 때, 트랜지스터를 흐르는 채널 폭 1μm당 드레인 전류가 실온에서 1×10-20A 이하, 85℃에서 1×10-18A 이하, 또는 125℃에서 1×10-16A 이하인 것을 말한다.
(실시형태 1)
본 실시형태에서는, 도 1 내지 도 22를 사용하여 본 발명의 일 형태에 따른 트랜지스터(200)를 가지는 반도체 장치의 일례 및 이의 제작 방법에 대하여 설명한다.
<반도체 장치의 구성예>
도 1의 (A) 내지 (D)를 사용하여 트랜지스터(200)를 가지는 반도체 장치의 구성을 설명한다. 도 1의 (A) 내지 (D)는 트랜지스터(200)를 가지는 반도체 장치의 상면도 및 단면도이다. 도 1의 (A)는 상기 반도체 장치의 상면도이다. 또한, 도 1의 (B) 내지 (D)는 상기 반도체 장치의 단면도이다. 여기서, 도 1의 (B)는 도 1의 (A)에서 A1-A2의 일점쇄선으로 나타낸 부분의 단면도이고, 트랜지스터(200)의 채널 길이 방향의 단면도이기도 하다. 또한, 도 1의 (C)는 도 1의 (A)에서 A3-A4의 일점쇄선으로 나타낸 부분의 단면도이고, 트랜지스터(200)의 채널 폭 방향의 단면도이기도 하다. 또한, 도 1의 (D)는 도 1의 (A)에서 A5-A6의 일점쇄선으로 나타낸 부분의 단면도이다. 또한, 도 1의 (A)의 상면도에서는, 도면의 명료화를 위하여 일부의 요소를 생략하였다.
본 발명의 일 형태의 반도체 장치는 기판(도시하지 않았음) 위의 절연체(211)와, 절연체(211) 위의 절연체(212)와, 절연체(212) 위의 절연체(214)와, 절연체(214) 위의 트랜지스터(200)와, 트랜지스터(200) 위의 절연체(280)와, 절연체(280) 위의 절연체(282)와, 절연체(282) 위의 절연체(283)와, 절연체(283) 위의 절연체(284)를 가진다. 절연체(211), 절연체(212), 절연체(214), 절연체(280), 절연체(282), 절연체(283), 및 절연체(284)는 층간막으로서 기능한다. 또한, 트랜지스터(200)에 전기적으로 접속되며 플러그로서 기능하는 도전체(240a) 및 도전체(240b)를 가진다. 또한, 플러그로서 기능하는 도전체(240a)의 측면에 접하여 절연체(241a)가 제공되고, 플러그로서 기능하는 도전체(240b)의 측면에 접하여 절연체(241b)가 제공된다. 또한, 절연체(284) 위, 도전체(240a) 위, 및 도전체(240b) 위에는 도전체(240a)에 전기적으로 접속되며 배선으로서 기능하는 도전체(246a)가 제공되고, 도전체(240b)에 전기적으로 접속되며 배선으로서 기능하는 도전체(246b)가 제공된다. 또한, 도전체(246a) 위, 도전체(246b) 위, 및 절연체(284) 위에는 절연체(286)가 제공된다.
절연체(280), 절연체(282), 절연체(283), 절연체(284) 등의 개구의 내벽에 접하여 절연체(241a)가 제공되고, 절연체(241a)의 측면에 접하여 도전체(240a)의 제 1 도전체가 제공되고, 더 내측에 도전체(240a)의 제 2 도전체가 제공되어 있다. 또한, 절연체(280), 절연체(282), 절연체(283), 절연체(284) 등의 개구의 내벽에 접하여 절연체(241b)가 제공되고, 절연체(241b)의 측면에 접하여 도전체(240b)의 제 1 도전체가 제공되고, 더 내측에 도전체(240b)의 제 2 도전체가 제공되어 있다. 여기서, 도전체(240a)의 상면의 높이와, 도전체(246a)와 중첩되는 영역에서의 절연체(284)의 상면의 높이는 같은 정도로 할 수 있다. 또한, 도전체(240b)의 상면의 높이와, 도전체(246b)와 중첩되는 영역에서의 절연체(284)의 상면의 높이는 같은 정도로 할 수 있다. 또한, 트랜지스터(200)에서는, 도전체(240a)의 제 1 도전체 및 제 2 도전체를 적층하고, 도전체(240b)의 제 1 도전체 및 제 2 도전체를 적층하는 구성을 나타내었지만, 본 발명은 이에 한정되는 것이 아니다. 예를 들어, 도전체(240a) 및 도전체(240b)의 각각을 단층, 또는 3층 이상의 적층 구조로서 제공하는 구성으로 하여도 좋다. 구조체가 적층 구조를 가지는 경우, 형성 순서로 서수를 붙여 구별하는 경우가 있다.
[트랜지스터(200)]
도 1의 (A) 내지 (D)에 나타낸 바와 같이, 트랜지스터(200)는 절연체(214) 위의 절연체(216)와, 절연체(214) 또는 절연체(216)에 매립되도록 배치된 도전체(205)(도전체(205a) 및 도전체(205b))와, 절연체(216) 위 및 도전체(205) 위의 절연체(222)와, 절연체(222) 위의 절연체(224)와, 절연체(224) 위의 산화물(230a)과, 산화물(230a) 위의 산화물(230b)과, 산화물(230b) 위의 산화물(243a), 산화물(243b), 및 산화물(230c)과, 산화물(243a) 위의 도전체(242a)와, 산화물(243b) 위의 도전체(242b)와, 산화물(230c) 위의 산화물(230d)과, 산화물(230d) 위의 절연체(250)와, 절연체(250) 위에 위치하고 산화물(230c)의 일부와 중첩되는 도전체(260)(도전체(260a) 및 도전체(260b))와, 산화물(230a)의 측면, 산화물(230b)의 측면, 산화물(243a)의 측면, 및 도전체(242a)의 측면과 접하는 층(244a)과, 산화물(230a)의 측면, 산화물(230b)의 측면, 산화물(243b)의 측면, 및 도전체(242b)의 측면과 접하는 층(244b)과, 절연체(224)의 상면, 층(244a)의 측면, 층(244b)의 측면, 도전체(242a)의 상면, 및 도전체(242b)의 상면과 접하는 절연체(254)를 가진다. 또한, 산화물(230c)은 산화물(243a)의 측면, 산화물(243b)의 측면, 도전체(242a)의 측면, 및 도전체(242b)의 측면과 접한다. 또한, 절연체(282)는 도전체(260), 절연체(250), 산화물(230d), 산화물(230c), 및 절연체(280)의 각각의 상면과 접한다.
절연체(280)에는 산화물(230b)에 도달하는 개구가 제공된다. 상기 개구 내에 산화물(230c), 산화물(230d), 절연체(250), 및 도전체(260)가 배치되어 있다. 또한, 트랜지스터(200)의 채널 길이 방향에 있어서, 도전체(242a) 및 산화물(243a)과, 도전체(242b) 및 산화물(243b) 사이에 도전체(260), 절연체(250), 산화물(230d), 및 산화물(230c)이 제공되어 있다. 절연체(250)는 도전체(260)의 측면과 접하는 영역과, 도전체(260)의 저면과 접하는 영역을 가진다. 또한, 산화물(230c)은 산화물(230b)과 접하는 영역과, 산화물(230d) 및 절연체(250)를 개재(介在)하여 도전체(260)의 측면과 중첩되는 영역과, 산화물(230d) 및 절연체(250)를 개재하여 도전체(260)의 저면과 중첩되는 영역을 가진다.
산화물(230)은 절연체(224) 위에 배치된 산화물(230a)과, 산화물(230a) 위에 배치된 산화물(230b)과, 산화물(230b) 위에 배치되며 적어도 일부가 산화물(230b)에 접하는 산화물(230c)과, 산화물(230c) 위에 배치된 산화물(230d)을 가지는 것이 바람직하다.
또한, 트랜지스터(200)에서는, 산화물(230)이 산화물(230a), 산화물(230b), 산화물(230c), 및 산화물(230d)의 4층을 적층하는 구성을 나타내었지만, 본 발명은 이에 한정되는 것이 아니다. 예를 들어, 산화물(230b)의 단층, 산화물(230a)과 산화물(230b)의 2층 구조, 산화물(230b)과 산화물(230c)의 2층 구조, 산화물(230a), 산화물(230b), 및 산화물(230c)의 3층 구조, 산화물(230a), 산화물(230b), 및 산화물(230d)의 3층 구조, 또는 5층 이상의 적층 구조를 제공하는 구성으로 하여도 좋고, 산화물(230a), 산화물(230b), 산화물(230c), 및 산화물(230d) 각각이 적층 구조를 가져도 좋다.
도전체(260)는 제 1 게이트(톱 게이트라고도 함) 전극으로서 기능하고, 도전체(205)는 제 2 게이트(백 게이트라고도 함) 전극으로서 기능한다. 또한, 절연체(250)는 제 1 게이트 절연체로서 기능하고, 절연체(224) 및 절연체(222)는 제 2 게이트 절연체로서 기능한다. 또한 도전체(242a)는 소스 및 드레인 중 한쪽으로서 기능하고, 도전체(242b)는 소스 및 드레인 중 다른 쪽으로서 기능한다. 또한 산화물(230)은 채널 형성 영역으로서 기능한다.
여기서, 도 1의 (B)에서의 채널 형성 영역 근방의 확대도를 도 2에 도시하였다. 도 2에 도시된 바와 같이, 산화물(230)은 트랜지스터(200)의 채널 형성 영역으로서 기능하는 영역(234)과, 영역(234)을 사이에 두고 제공되며 소스 영역 또는 드레인 영역으로서 기능하는 영역(236a) 및 영역(236b)을 가진다. 영역(234)은 적어도 일부가 도전체(260)와 중첩된다. 산화물(230b) 위에는 도전체(242a) 및 도전체(242b)가 제공되어 있고, 영역(236a)의 도전체(242a) 근방, 및 영역(236b)의 도전체(242b) 근방에, 저항이 더 낮은 영역이 형성되어 있다.
소스 영역 또는 드레인 영역으로서 기능하는 영역(236a) 및 영역(236b)은 산소 농도가 낮거나, 수소, 질소, 금속 원소 등의 불순물을 포함하는 것 등에 의하여 캐리어 농도가 증가하고, 저저항화한 영역이다. 즉, 영역(236a) 및 영역(236b)은 영역(234)과 비교하여 캐리어 농도가 높고 저항이 낮은 영역이다. 또한, 채널 형성 영역으로서 기능하는 영역(234)은 영역(236a) 및 영역(236b)보다 산소 농도가 높거나, 불순물 농도가 낮은 것 등에 의하여, 캐리어 농도가 저하되고 저항이 높은 영역이다. 또한, 영역(234)과 영역(236a)(영역(236b)) 사이에, 산소 농도가 영역(236a)(영역(236b))의 산소 농도와 동등하거나 이보다 높고, 영역(234)의 산소 농도와 동등하거나 이보다 낮은 영역이 형성되어 있어도 좋다.
또한, 도 2에서는 영역(234)의 채널 길이 방향의 폭이 도전체(260)의 폭과 일치되어 있지만, 본 발명의 일 형태는 이에 한정되는 것이 아니다. 영역(234)의 폭이 도전체(260)의 폭보다 짧아지는 경우, 또는 영역(234)의 폭이 도전체(260)의 폭보다 길어지는 경우도 있다.
또한 산화물(230)에서, 각 영역의 경계를 명확히 검출하기가 어려운 경우가 있다. 각 영역 내에서 검출되는 수소, 질소, 금속 원소 등의 불순물의 농도는 영역 단위의 단계적인 변화에 한정되지 않고, 각 영역 내에서도 연속적으로 변화되어도 좋다. 즉, 채널 형성 영역에 가까울수록 수소, 질소, 금속 원소 등의 불순물의 농도가 감소되어 있으면 좋다.
트랜지스터(200)는 채널 형성 영역을 포함하는 산화물(230)(산화물(230a), 산화물(230b), 산화물(230c), 및 산화물(230d))에 반도체로서 기능하는 금속 산화물(이하, 산화물 반도체라고도 함)을 사용하는 것이 바람직하다.
또한 반도체로서 기능하는 금속 산화물로서는, 밴드 갭이 2eV 이상의 것을 사용하는 것이 바람직하고, 2.5eV 이상의 것을 사용하는 것이 더 바람직하다. 이와 같이, 밴드 갭이 큰 금속 산화물을 사용함으로써 트랜지스터의 오프 전류를 저감할 수 있다.
산화물(230)로서, 예를 들어 인듐, 원소 M, 및 아연을 가지는 In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 구리, 바나듐, 베릴륨, 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 마그네슘, 코발트 등에서 선택된 1종류 또는 복수 종류) 등의 금속 산화물을 사용하는 것이 좋다. 또한, 산화물(230)로서, In-Ga 산화물, In-Zn 산화물, 산화 인듐을 사용하여도 좋다.
산화물(230)은 화학 조성이 상이한 복수의 산화물층의 적층 구조를 가지는 것이 바람직하다. 또한, 산화물(230)은 산소 이외에 공통되는 원소를 가지는(주성분으로 하는) 복수의 산화물층의 적층 구조를 가지는 것이 바람직하다.
구체적으로는, 산화물(230a) 또는 산화물(230d)에 사용하는 금속 산화물에서의 In에 대한 원소 M의 원자수비가, 산화물(230b) 또는 산화물(230c)에 사용하는 금속 산화물에서의 In에 대한 원소 M의 원자수비보다 큰 것이 바람직하다. In에 대한 원소 M의 원자수비가 클수록 불순물 또는 산소의 확산을 억제하기 쉬워진다. 따라서, 산화물(230b) 아래에 산화물(230a)을 가짐으로써, 산화물(230a)보다 아래쪽에 형성된 구조물로부터 산화물(230b)로 불순물이 확산되는 것을 억제할 수 있다. 또한, 산화물(230c) 위에 산화물(230d)을 가짐으로써, 산화물(230d)보다 위쪽에 형성된 구조물로부터 산화물(230c)로의 불순물의 확산을 억제할 수 있다.
환언하면, 산화물(230b) 또는 산화물(230c)에 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비가, 산화물(230a) 또는 산화물(230d)에 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비보다 큰 것이 바람직하다. 이때, 캐리어의 주된 경로는 산화물(230b), 산화물(230c), 또는 이들의 근방, 예를 들어 산화물(230b)과 산화물(230c)의 계면이다. 또한, 산화물(230b) 및 산화물(230c)이 산소 이외에 공통되는 원소를 가짐으로써(주성분으로 함으로써), 산화물(230b)과 산화물(230c)의 계면에서의 결함 준위 밀도를 낮출 수 있기 때문에, 계면 산란으로 인한 캐리어 전도에 대한 영향이 작고, 높은 온 전류가 얻어진다.
또한, 산화물(230c)을 캐리어의 주된 경로로 하기 위해서는, 산화물(230c)에서의 주성분인 금속 원소에 대한 인듐의 원자수비가, 산화물(230b)에서의 주성분인 금속 원소에 대한 인듐의 원자수비보다 큰 것이 바람직하다. 인듐의 함유량이 많은 금속 산화물을 채널 형성 영역에 사용함으로써, 트랜지스터의 온 전류를 증대시킬 수 있다. 따라서, 이와 같은 구성으로 함으로써, 산화물(230c)을 캐리어의 주된 경로로 할 수 있다.
또한, 산화물(230c)을 캐리어의 주된 경로로 하기 위해서, 산화물(230c)의 전도대 하단은 산화물(230a), 산화물(230b), 및 산화물(230d)의 전도대 하단보다 진공 준위로부터 떨어져 있는 것이 바람직하다. 환언하면, 산화물(230c)의 전자 친화력은 산화물(230a), 산화물(230b), 및 산화물(230d)의 전자 친화력보다 큰 것이 바람직하다.
산화물(230b) 및 산화물(230c)은 각각 결정성을 가지는 것이 바람직하다. 특히, 산화물(230b) 및 산화물(230c)로서, 후술하는 CAAC-OS(c-axis aligned crystalline oxide semiconductor)를 사용하는 것이 바람직하다. 또한, 산화물(230d)이 결정성을 가지는 구성으로 하여도 좋다.
CAAC-OS를 산화물(230b) 및 산화물(230c)에 사용함으로써, 산화물 반도체 내의 채널이 형성되는 영역에서 불순물 및 산소 결손의 저감을 도모할 수 있다. 이로써, 전기 특성의 변동이 억제되고, 안정된 전기 특성을 실현하면서 신뢰성을 향상시킨 트랜지스터를 제공할 수 있다.
또한, 소스 전극 또는 드레인 전극에 의한, 산화물(230b)로부터의 산소 추출을 억제할 수 있다. 이에 의하여, 열처리를 수행한 경우에도 산화물(230b)로부터 산소가 추출되는 것을 저감할 수 있기 때문에, 트랜지스터(200)는 제조 공정에서의 높은 온도(소위 thermal budget)에 대하여 안정적이다.
또한, CAAC-OS는 CAAC 구조가 가지는 결정의 c축에 대하여 수직 방향으로 산소를 이동시키기 쉽다는 성질을 가진다. 따라서 산화물(230c)에 포함되는 산소를 산화물(230b)에 효율적으로 공급할 수 있다.
CAAC-OS는 결정성이 높고 치밀한 구조를 가지고, 불순물이나 결함(산소 결손 등)이 적은 금속 산화물이다. 특히, 금속 산화물의 형성 후에, 금속 산화물이 다결정화되지 않을 정도의 온도(예를 들어, 400℃ 이상 600℃ 이하)에서 가열 처리함으로써, CAAC-OS를 결정성이 더 높고 치밀한 구조로 할 수 있다. 이와 같이, CAAC-OS의 밀도를 더 높임으로써, 상기 CAAC-OS 내의 불순물 또는 산소의 확산을 더 저감할 수 있다.
산화물 반도체를 사용한 트랜지스터는 산화물 반도체 내의 채널 형성 영역에 불순물 및 산소 결손이 존재하면, 전기 특성이 변동하기 쉬워 신뢰성이 떨어지는 경우가 있다. 또한, 산소 결손 근방의 수소가, 산소 결손에 수소가 들어간 결함(이하, VOH라고 부르는 경우가 있음)을 형성하고, 캐리어가 되는 전자를 생성하는 경우가 있다. 그러므로, 산화물 반도체 내의 채널 형성 영역에 산소 결손이 포함되어 있으면, 트랜지스터는 노멀리 온 특성(게이트 전극에 전압을 인가하지 않아도 채널이 존재하고, 트랜지스터에 전류가 흐르는 특성)이 되기 쉽다. 따라서, 산화물 반도체 내의 채널 형성 영역에서는 불순물 및 산소 결손은 가능한 한 저감되어 있는 것이 바람직하다. 환언하면, 산화물 반도체 내의 채널 형성 영역은 캐리어 농도가 저감되고, i형화(진성화) 또는 실질적으로 i형화되어 있는 것이 바람직하다.
이에 대하여, 가열에 의하여 이탈되는 산소(이하, 과잉 산소라고 부르는 경우가 있음)를 포함하는 절연체를 산화물 반도체의 근방에 제공하여, 열처리를 수행함으로써 상기 절연체로부터 산화물 반도체에 산소를 공급할 수 있는 구성으로 하면 좋다. 이로써, 산화물 반도체 내의 채널 형성 영역에 포함되는 산소 결손을 공급된 산소에 의하여 수복(修復)할 수 있다. 또한, 공급된 산소의 일부가 산화물 반도체 내에 잔존한 수소와 반응함으로써, 상기 수소를 H2O로서 제거(탈수화)할 수 있다. 이로써, 산화물 반도체에 VOH가 형성되는 것을 억제할 수 있다.
그러나, 소스 영역 또는 드레인 영역에 과잉량의 산소가 공급되면, 소스 영역 또는 드레인 영역의 캐리어 농도가 저감되고, 이는 트랜지스터(200)의 온 전류의 저하 또는 전계 효과 이동도의 저하를 일으킬 우려가 있다. 또한, 소스 영역 또는 드레인 영역에 공급되는 산소가 기판 면 내에 흐트러짐으로써, 트랜지스터를 가지는 반도체 장치의 특성에 편차가 생긴다.
따라서, 산화물 반도체 내에 있어서, 채널 형성 영역으로서 기능하는 영역(234)은 캐리어 농도가 저감되고, i형화 또는 실질적으로 i형화되어 있는 것이 바람직하지만, 소스 영역 또는 드레인 영역으로서 기능하는 영역(236a) 및 영역(236b)은 캐리어 농도가 높고, n형화되어 있는 것이 바람직하다. 즉, 산화물 반도체의 영역(234)에 산소를 공급하고, 영역(236a) 및 영역(236b)에는 과잉량의 산소가 공급되지 않도록 하는 것이 바람직하다.
예를 들어, 절연체(254)를, 스퍼터링법을 사용하여 성막함으로써, 절연체(224)에 산소를 주입할 수 있다. 그리고, 절연체(224)에 주입된 산소를, 산화물(230c)을 통하여, 산화물(230b)에 공급시킨다. 이로써, 영역(234)의 대부분을 차지하는 산화물(230c), 및 산화물(230b)의 산화물(230c)에 접하는 영역에 선택적으로 산소를 공급할 수 있다.
또한, 산화물(230b)로서, 상술한 바와 같은 치밀한 구조를 가지는 CAAC-OS를 사용함으로써, 산화물(230b) 내의 불순물 및 산소의 확산을 저감할 수 있다. 따라서, 산화물(230b)의 영역(234)에 공급된 산소가 산화물(230b)의 영역(236a) 및 영역(236b)으로 확산되는 것을 저감할 수 있다.
또한, 산화물(230c)로 확산된 과잉 산소의 일부는 산화물(230d)로도 확산된다. 산화물(230d)은 산화물(230c)과 비교하여 산소가 확산되기 어렵기 때문에, 절연체(250)로의 산소의 확산은 비교적 억제되어 있다. 이로써, 절연체(250)를 통하여 도전체(260)가 산화되는 것을 억제할 수 있다.
자세한 내용은 후술하지만, 산화물(230a) 및 산화물(230b)의 에칭 시에 절연체(224) 위 등에 층(244A)이 형성되는 경우가 있다(도 6의 (B) 내지 (D) 참조). 층(244A)이 절연체(224) 위에 형성됨으로써, 스퍼터링법을 사용한 절연체(254)의 성막에 의한, 절연체(224)로의 산소의 주입량이 저감된다. 또한, 층(244A)이 산소의 확산을 억제하는 기능을 가지는 경우, 절연체(280) 등에 포함되는 과잉 산소의 절연체(224)로의 확산이 억제된다. 이로써, 산화물(230)의 채널 형성 영역으로 공급되는 산소량이 감소될 우려가 있다.
또한, 절연체(224) 위의 층(244A)의 막 두께는 도전층(242B)에 가까울수록 두껍고, 도전층(242B)으로부터 멀어질수록 얇아지는 경향이 있다. 예를 들어, 트랜지스터의 집적도가 상이하면, 층(244A)의 막 두께의 분포가 상이한 경우가 있다. 따라서, 산화물(230)의 채널 형성 영역으로 공급되는 산소량에 편차가 생긴다.
그러므로, 본 발명의 일 형태에 따른 트랜지스터(200)에서는, 절연체(224) 위의 층(244A)을 제거하는 것이 바람직하다. 또한, 본 발명의 일 형태에 따른 트랜지스터(200)에서는 층(244A)의 형성을 억제하고, 절연체(224) 위의 층(244A)을 제거하는 것이 바람직하다.
층(244A)의 제거에는 드라이 에칭법 또는 웨트 에칭법을 사용하면 좋다. 특히, 드라이 에칭법을 사용하는 것이 바람직하다. 자세한 내용은 후술한다.
또한, 절연체(224) 위의 층(244A)을 제거함으로써, 층(244A)의 일부가 잔존하고, 산화물(230a), 산화물(230b) 등의 측면을 덮도록 층(244B)이 형성되는 경우가 있다(도 7의 (A) 내지 (D) 참조). 층(244B)이 산소의 확산을 억제하는 기능을 가지는 경우, 산화물(230a)의 측면 및 산화물(230b)의 측면에 형성되는 층(244B)은 영역(236a) 및 영역(236b)에 산소가 혼입하는 것을 억제할 수 있다. 따라서, 영역(236a) 및 영역(236b)은 저저항 영역을 유지할 수 있다.
그 후의 공정에 의하여, 산화물(230a)의 측면, 산화물(230b)의 측면, 산화물(243a) 및 도전체(242a)의 측면에 접하여 층(244a)이 배치된다(도 1의 (A), (B), 및 (D) 참조). 즉, 산화물(230a) 및 산화물(230b)은 절연체(254), 및 산소를 확산시키기 어려운 층(244a)에 의하여, 절연체(280)와 이격되어 있다. 이로써, 절연체(280)에 포함되는 과잉 산소가 산화물(230a) 및 산화물(230b)로 직접 확산되는 것을 억제할 수 있다. 또한, 위에서는 도전체(242a) 측(영역(236a) 측)에 대해서만 언급하였지만, 도전체(242b) 측(영역(236b) 측)도 마찬가지로 과잉 산소의 확산을 억제할 수 있다.
이러한 식으로, 산화물 반도체의 영역(234)에 선택적으로 산소를 공급하여 영역(234)의 i형화 또는 실질적인 i형화를 도모하며, 소스 영역 또는 드레인 영역으로서 기능하는 영역(236a) 및 영역(236b)으로 확산되는 산소를 억제하여 영역(236a) 및 영역(236b)의 n형화를 유지할 수 있다. 이로써, 트랜지스터(200)의 전기 특성의 변동을 억제하고, 기판 면 내에서 트랜지스터(200)의 전기 특성에 편차가 생기는 것을 억제할 수 있다.
상술한 바와 같은 구성으로 함으로써, 트랜지스터 특성의 편차가 적은 반도체 장치를 제공할 수 있다. 또한, 신뢰성이 양호한 반도체 장치를 제공할 수 있다. 또한, 양호한 전기 특성을 가지는 반도체 장치를 제공할 수 있다.
또한, 트랜지스터의 신뢰성을 평가하는 파라미터로서, 예를 들어 트랜지스터의 +GBT(Gate Bias Temperature) 스트레스 시험에서 측정되는 시프트 전압(Vsh)이 있다. Vsh는 트랜지스터의 드레인 전류(Id)-게이트 전압(Vg) 곡선에 있어서, 곡선상의 기울기가 최대인 점에서의 접선이 Id=1pA의 직선과 교차되는 Vg로 정의된다. 또한, Vsh의 변화량을 ΔVsh로 나타낸다.
트랜지스터의 +GBT 스트레스 시험에 있어서, ΔVsh는 시간 경과에 따라 음의 방향으로 시프트하는 경우가 있다. 또한 ΔVsh는 -방향(예를 들어 음의 방향)으로 변동되는 것이 아니라, 음의 방향과 양의 방향의 양쪽 방향으로 변동되는 거동을 나타내는 경우가 있다. 또한, 본 명세서 등에서, 상기 거동을 +GBT 스트레스 시험에서의 ΔVsh의 들쭉날쭉 거동(jagged behavior)이라고 부르는 경우가 있다.
산화물(230c)로서 원소 M을 주성분으로서 포함하지 않은 금속 산화물이나, 원소 M의 비율이 적은 금속 산화물을 사용함으로써, 예를 들어 ΔVsh를 저감하고, VshΔ의 들쭉날쭉 거동을 억제하여, 트랜지스터의 신뢰성의 향상을 도모할 수 있다.
또한, 산화물(230d)은 산화물(230c)에 사용되는 금속 산화물을 구성하는 금속 원소 중 적어도 하나를 포함하는 것이 바람직하고, 상기 금속 원소를 모두 포함하는 것이 더 바람직하다. 예를 들어, 산화물(230c)로서 In-M-Zn 산화물, In-Zn 산화물, 또는 산화 인듐을 사용하고, 산화물(230d)로서 In-M-Zn 산화물, M-Zn 산화물, 또는 원소 M의 산화물을 사용하는 것이 좋다. 이로써, 산화물(230c)과 산화물(230d)의 계면에서의 결함 준위 밀도를 낮출 수 있다.
또한, 산화물(230d)은 산화물(230c)보다 산소의 확산 또는 투과를 억제하는 금속 산화물인 것이 바람직하다. 절연체(250)와 산화물(230c) 사이에 산화물(230d)을 제공함으로써, 절연체(280)에 포함되는 산소가 절연체(250)로 확산되는 것을 억제할 수 있다. 따라서, 상기 산소는 산화물(230c)을 통하여 산화물(230b)에 효율적으로 공급할 수 있다.
또한, 산화물(230d)에 사용하는 금속 산화물에서의 주성분인 금속 원소에 대한 In의 원자수비를, 산화물(230c)에 사용하는 금속 산화물에서의 주성분인 금속 원소에 대한 In의 원자수비보다 작게 함으로써, In이 절연체(250) 측으로 확산되는 것을 억제할 수 있다. 절연체(250)는 게이트 절연체로서 기능하기 때문에, In이 절연체(250) 등에 혼입된 경우, 트랜지스터는 특성 불량을 일으킨다. 따라서, 산화물(230c)과 절연체(250) 사이에 산화물(230d)을 제공함으로써, 신뢰성이 높은 반도체 장치를 제공할 수 있게 된다.
여기서, 산화물(230a), 산화물(230b), 산화물(230c), 및 산화물(230d)의 접합부에 있어서, 전도대 하단은 완만하게 변화한다. 환언하면, 산화물(230a), 산화물(230b), 산화물(230c), 및 산화물(230d)의 접합부에서의 전도대 하단은 연속적으로 변화 또는 연속 접합한다고도 할 수 있다. 이와 같이 하기 위해서는, 산화물(230a)과 산화물(230b)의 계면, 산화물(230b)과 산화물(230c)의 계면, 및 산화물(230c)과 산화물(230d)의 계면에 형성되는 혼합층의 결함 준위 밀도를 낮추는 것이 좋다.
구체적으로는, 산화물(230a)과 산화물(230b), 산화물(230b)과 산화물(230c), 산화물(230c)과 산화물(230d)이 산소 이외에 공통되는 원소를 주성분으로서 가짐으로써, 결함 준위 밀도가 낮은 혼합층을 형성할 수 있다. 예를 들어, 산화물(230b)이 In-M-Zn 산화물인 경우, 산화물(230a), 산화물(230c), 및 산화물(230d)로서, In-M-Zn 산화물, M-Zn 산화물, 원소 M의 산화물, In-Zn 산화물, 산화 인듐 등을 사용하여도 좋다.
구체적으로는, 산화물(230a)로서, In:M:Zn=1:3:4[원자수비] 또는 그 근방의 조성, 또는 In:M:Zn=1:1:0.5[원자수비] 또는 그 근방의 조성의 금속 산화물을 사용하면 좋다. 또한, 산화물(230b)로서, In:M:Zn=1:1:1[원자수비] 또는 그 근방의 조성, 또는 In:M:Zn=4:2:3[원자수비] 또는 그 근방의 조성의 금속 산화물을 사용하면 좋다. 또한, 산화물(230c)로서, In:M:Zn=4:2:3[원자수비] 또는 그 근방의 조성, In:M:Zn=5:1:3[원자수비] 또는 그 근방의 조성, 또는 In:M:Zn=10:1:3[원자수비] 또는 그 근방의 조성의 금속 산화물, 혹은 산화 인듐을 사용하면 좋다. 또한, 산화물(230d)로서, In:M:Zn=1:3:4[원자수비] 또는 그 근방의 조성, M:Zn=2:1[원자수비] 또는 그 근방의 조성, 또는 M:Zn=2:5[원자수비] 또는 그 근방의 조성의 금속 산화물, 혹은 원소 M의 산화물을 사용하면 좋다. 또한 근방의 조성이란, 원하는 원자수비의 ±30%의 범위를 포함한 것이다. 또한 원소 M으로서 갈륨을 사용하는 것이 바람직하다.
산화물(230a), 산화물(230b), 산화물(230c), 및 산화물(230d)을 상술한 구성으로 함으로써, 산화물(230a)과 산화물(230b)의 계면, 산화물(230b)과 산화물(230c)의 계면, 및 산화물(230c)과 산화물(230d)의 계면에서의 결함 준위 밀도를 낮출 수 있다. 그러므로, 계면 산란으로 인한 캐리어 전도에 대한 영향이 작아지고, 트랜지스터(200)는 높은 온 전류 및 높은 주파수 특성을 얻을 수 있다.
또한, 트랜지스터의 채널 길이 방향의 단면에서 보았을 때, 산화물(230b)에 홈부를 제공하고, 상기 홈부에 CAAC-OS를 가지는 산화물(230c)을 매립하는 것이 바람직하다. 이때, 산화물(230c)은 상기 홈부의 내벽(측벽 및 저면)을 덮도록 배치된다.
또한, 산화물(230b)의 홈부의 깊이는, 산화물(230c)의 막 두께와 실질적으로 일치하는 것이 바람직하다. 환언하면, 산화물(230b)과 중첩되는 영역의 산화물(230c)의 상면이 산화물(230b)과 산화물(243a) 또는 산화물(243b)의 계면과 실질적으로 일치하도록 배치되는 것이 바람직하다. 예를 들어, 절연체(222)의 저면을 기준으로 하였을 때, 산화물(230b)과 산화물(243a) 또는 산화물(243b)의 계면의 높이와, 산화물(230c)과 산화물(230d)의 계면의 높이의 차이가 산화물(230c)의 막 두께 이하인 것이 바람직하고, 산화물(230c)의 막 두께의 절반 이하인 것이 더 바람직하다.
상기 구성으로 함으로써, 트랜지스터에 있어서, VOH 등의 결함이나 불순물의 영향을 저감하고 산화물(230c)에 채널을 형성할 수 있다. 이로써, 트랜지스터에 양호한 전기 특성을 부여할 수 있다. 또한, 트랜지스터 특성의 편차가 적고, 신뢰성이 양호한 반도체 장치를 제공할 수 있다.
또한, 산화물(230b)과 산화물(230c)의 계면 및 그 근방에서의 불순물이 저감 또는 제거되어 있는 것이 바람직하다. 특히, 알루미늄, 실리콘 등의 불순물은 산화물(230c) 및 산화물(230b)의 결정성 또는 c축 배향성의 향상을 저해하기 때문에, 저감 또는 제거되어 있는 것이 바람직하다. 예를 들어, 산화물(230b)과 산화물(230c)의 계면 및 그 근방에서의 알루미늄 원자의 농도는 2.0atomic% 이하가 바람직하고, 1.5atomic% 이하가 더 바람직하고, 1.0atomic% 이하가 더욱 바람직하다.
또한, 알루미늄, 실리콘 등의 불순물에 의하여 결정성 또는 c축 배향성의 향상이 저해되고, a-like OS(amorphous-like oxide semiconductor)가 된 금속 산화물의 영역을 비CAAC 영역이라고 부르는 경우가 있다. 비CAAC 영역에서는 VOH가 대량으로 형성되기 쉽다. 따라서, 비CAAC 영역이 채널 형성 영역에 형성되면, 트랜지스터가 노멀리 온화되기 쉬워지는 경우가 있다. 상술한 내용으로부터, 채널 형성 영역에 있어서, 비CAAC 영역은 축소 또는 제거되어 있는 것이 바람직하다.
이에 대하여, CAAC 구조를 가지는 산화물(230b) 및 산화물(230c)에서는 치밀한 결정 구조가 형성되어 있기 때문에, VOH는 안정적으로 존재하기 어려워진다. 또한, 후술하는 가산소화 처리에 있어서, 과잉 산소를 산화물(230b) 및 산화물(230c)에 공급함으로써, VOH→VO+H, VO+O→null이라는 반응을 진행시킬 수 있다. 이로써, 산화물(230b) 및 산화물(230c) 내의 VOH를 저감하고, VO도 저감할 수 있다. 이와 같이, 산화물(230b) 및 산화물(230c)이 CAAC 구조를 가짐으로써, 트랜지스터의 노멀리 온화를 억제할 수 있다.
또한, 도 2에서는 도전체(260) 등을 매립하는 개구의 측면이 산화물(230b)의 홈부도 포함하여 산화물(230b)의 피형성면에 대하여 실질적으로 수직인 구성을 나타내었지만, 본 발명의 일 형태는 이에 한정되는 것이 아니다. 상기 개구의 바닥부가 완만한 곡면을 가지는, U자형 형상이 되어 있어도 좋다.
여기서, 산화물(230c)에서 CAAC 구조가 가지는 결정의 c축은 산화물(230c)의 피형성면 또는 상면에 실질적으로 수직인 방향을 향하는 것이 바람직하다. 따라서, 상기 개구의 저면 및 측면에 대하여 실질적으로 평행이 되도록 결정의 층이 연장된 영역을 가진다. 또한, 산화물(230d)도 산화물(230c)과 같은 결정 구조를 가지면 더 바람직하다.
또한, 상기 홈부 내의 산화물(230c)의 CAAC 구조가 가지는 결정의 a-b면과, 산화물(230b)의 CAAC 구조가 가지는 결정의 a-b면이 이루는 각은 60° 이하인 것이 바람직하고, 45° 이하인 것이 더 바람직하고, 30° 이하인 것이 더욱 바람직하다. 이와 같이, 상기 홈부 내의 산화물(230c)의 CAAC 구조가 가지는 결정의 a-b면과, 산화물(230b)의 CAAC 구조가 가지는 결정의 a-b면이 이루는 각을 작게 함으로써, 상기 홈부에 있어서 산화물(230c)의 결정성을 높일 수 있다.
또한, 비CAAC 영역으로 이루어지는 산화물은 산화물(230b), 산화물(243a), 산화물(230c), 및 산화물(230d)에 둘러싸이도록 형성되는 경우에 한정되지 않고, 산화물(230b)과 산화물(230c)에 끼워지도록 형성되는 경우도 있다.
또한, 도 1의 (C)에 도시된 바와 같이, 트랜지스터(200)의 채널 폭 방향의 단면에서 보았을 때, 산화물(230b)의 측면과 산화물(230b)의 상면 사이에 만곡면을 가져도 좋다. 즉, 상기 측면의 단부와 상기 상면의 단부는 만곡되어도 좋다(이하, 라운드 형상이라고도 함).
상기 만곡면에서의 곡률 반경은 0nm보다 크고, 도전체(242a) 또는 도전체(242b)와 중첩되는 영역의 산화물(230b)의 막 두께보다 작거나, 산화물(230b)의 상면의 상기 만곡면을 가지지 않는 영역의 길이의 절반보다 작은 것이 바람직하다. 상기 만곡면에서의 곡률 반경은, 구체적으로는 0nm보다 크고 20nm 이하, 바람직하게는 1nm 이상 15nm 이하, 더 바람직하게는 2nm 이상 10nm 이하로 한다. 이와 같은 형상으로 함으로써, 추후의 공정에서 형성하는 절연체(250) 및 도전체(260)의 상기 홈부에 대한 피복성을 높일 수 있다. 또한, 산화물(230b)의 상면의 상기 만곡면을 가지지 않는 영역의 길이의 감소를 방지하고, 트랜지스터(200)의 온 전류, 이동도의 저하를 억제할 수 있다. 따라서, 양호한 전기 특성을 가지는 반도체 장치를 제공할 수 있다.
또한, 산화물(230c)은 각 트랜지스터(200)에 제공하여도 좋다. 즉, 트랜지스터(200)의 산화물(230c)과, 상기 트랜지스터(200)에 인접한 트랜지스터(200)의 산화물(230c)은 접하지 않아도 된다. 또한, 트랜지스터(200)의 산화물(230c)과, 상기 트랜지스터(200)에 인접한 트랜지스터(200)의 산화물(230c)을 이격하여도 좋다. 환언하면, 산화물(230c)이 트랜지스터(200)와 상기 트랜지스터(200)에 인접한 트랜지스터(200) 사이에 배치되지 않는 구성으로 하여도 좋다.
복수의 트랜지스터(200)가 채널 폭 방향으로 배치되어 있는 반도체 장치에 있어서, 상기 구성으로 함으로써 트랜지스터(200)에 산화물(230c)이 각각 독립적으로 제공된다. 따라서, 트랜지스터(200)와 상기 트랜지스터(200)에 인접한 트랜지스터(200) 사이에 기생 트랜지스터가 생기는 것을 억제하고, 도전체(260)를 따른 누설 경로가 생기는 것을 억제할 수 있다. 따라서, 양호한 전기 특성을 가지며 미세화 또는 고집적화가 가능한 반도체 장치를 제공할 수 있다.
예를 들어, 트랜지스터(200)의 채널 폭 방향에 있어서, 서로 대향되는 트랜지스터(200)의 산화물(230c)의 측단부와 상기 트랜지스터(200)에 인접한 트랜지스터(200)의 산화물(230c)의 측단부의 거리를 L1로 나타내었을 때, L1을 0nm보다 크게 한다. 또한, 트랜지스터(200)의 채널 폭 방향에 있어서, 서로 대향되는 트랜지스터(200)의 산화물(230a)의 측단부와 상기 트랜지스터(200)에 인접한 트랜지스터(200)의 산화물(230a)의 측단부의 거리를 L2로 나타내었을 때, L2에 대한 L1의 비율(L1/L2)의 값은 바람직하게는 0보다 크고 1 미만, 더 바람직하게는 0.1 이상 0.9 이하, 더 바람직하게는 0.2 이상 0.8 이하이다. 또한, L2는 서로 대향되는 트랜지스터(200)의 산화물(230b)의 측단부와 상기 트랜지스터(200)에 인접한 트랜지스터(200)의 산화물(230b)의 측단부의 거리이어도 좋다.
상기 L2에 대한 L1의 비율(L1/L2)을 작게 함으로써, 산화물(230c)이 트랜지스터(200)와 상기 트랜지스터(200)에 인접한 트랜지스터(200) 사이에 배치되지 않는 영역의 위치가 어긋난 경우에도, 트랜지스터(200)의 산화물(230c)과 상기 트랜지스터(200)에 인접한 트랜지스터(200)의 산화물(230c)을 이격할 수 있다.
또한, 상기 L2에 대한 L1의 비율(L1/L2)을 크게 함으로써, 트랜지스터(200)와 상기 트랜지스터(200)에 인접한 트랜지스터(200)의 간격을 좁혀도, 최소 가공 치수의 폭을 확보할 수 있어, 반도체 장치를 더 미세화 또는 고집적화하는 것을 도모할 수 있다.
또한, 도전체(260), 절연체(250) 각각은 인접한 트랜지스터(200)들 사이에서 공통적으로 사용되어도 좋다. 즉, 트랜지스터(200)의 도전체(260)는 상기 트랜지스터(200)에 인접한 트랜지스터(200)의 도전체(260)와 연속하여 제공된 영역을 가진다. 또한, 트랜지스터(200)의 절연체(250)는 상기 트랜지스터(200)에 인접한 트랜지스터(200)의 절연체(250)와 연속하여 제공된 영역을 가진다.
또한, 상기 구성으로 함으로써, 산화물(230d)은 트랜지스터(200)와 상기 트랜지스터(200)에 인접한 트랜지스터(200) 사이에, 절연체(224)에 접하는 영역을 가진다. 또한, 트랜지스터(200)의 산화물(230d)은 상기 트랜지스터(200)에 인접한 트랜지스터(200)의 산화물(230d)과 이격되는 구성으로 하여도 좋다. 이때, 절연체(250)는 트랜지스터(200)와, 상기 트랜지스터(200)에 인접한 트랜지스터(200) 사이에 절연체(224)에 접하는 영역을 가진다.
절연체(211), 절연체(212), 절연체(214), 절연체(254), 절연체(282), 절연체(283), 절연체(284), 및 절연체(286)는 물, 수소 등의 불순물이 기판 측으로부터, 또는 트랜지스터(200)의 위쪽으로부터 트랜지스터(200)로 확산되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 따라서, 절연체(211), 절연체(212), 절연체(214), 절연체(254), 절연체(282), 절연체(283), 절연체(284), 및 절연체(286)는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는(상기 불순물이 투과하기 어려운) 절연성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 절연성 재료를 사용하는 것이 바람직하다.
또한, 본 명세서에 있어서, 배리어 절연막이란, 배리어성을 가지는 절연막을 가리킨다. 본 명세서에 있어서, 배리어성이란, 대응하는 물질의 확산을 억제하는 기능(투과성이 낮다고도 함)으로 한다. 또는, 대응하는 물질을 포획 및 고착(게터링이라고도 함)하는 기능을 말한다.
예를 들어, 절연체(211), 절연체(212), 절연체(283), 및 절연체(284)로서 질화 실리콘 등을 사용하고, 절연체(214), 절연체(254), 및 절연체(282)로서 산화 알루미늄 등을 사용하는 것이 바람직하다. 이로써, 물, 수소 등의 불순물이 절연체(211), 절연체(212), 및 절연체(214)를 통하여 기판 측으로부터 트랜지스터(200) 측으로 확산되는 것을 억제할 수 있다. 또는, 절연체(224) 등에 포함되는 산소가 절연체(211), 절연체(212), 및 절연체(214)를 통하여 기판 측으로 확산되는 것을 억제할 수 있다. 이와 같이, 트랜지스터(200)를 물, 수소 등의 불순물 및 산소의 확산을 억제하는 기능을 가지는 절연체(211), 절연체(212), 절연체(214), 절연체(254), 절연체(282), 절연체(283), 및 절연체(284)로 둘러싸는 구조로 하는 것이 바람직하다.
또한 절연체(211), 절연체(284), 및 절연체(286)의 저항률을 낮게 하는 것이 바람직한 경우가 있다. 예를 들어, 절연체(211), 절연체(284), 및 절연체(286)의 저항률을 약 1×1013Ωcm로 함으로써, 반도체 장치 제작 공정의 플라스마 등을 사용하는 처리에 있어서, 절연체(211), 절연체(284), 및 절연체(286)가 도전체(205), 도전체(242a), 도전체(242b), 도전체(260), 도전체(246a), 또는 도전체(246b)의 차지 업을 완화할 수 있는 경우가 있다. 절연체(211), 절연체(284), 및 절연체(286)의 저항률은 바람직하게는 1×1010Ωcm 이상 1×1015Ωcm 이하로 한다.
또한 절연체(211) 또는 절연체(212)는 반드시 제공하지 않아도 되고, 절연체(283) 또는 절연체(284)는 반드시 제공하지 않아도 된다. 예를 들어, 수소 원자를 포함하지 않거나 또는 수소 원자의 함유량이 적은 화합물 가스를 사용하여 절연체(212) 및 절연체(284)를 CVD법으로 성막하는 경우를 말한다.
또한 절연체(216) 및 절연체(280)는 절연체(214)보다 유전율이 낮은 것이 바람직하다. 유전율이 낮은 재료를 층간막으로 함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 예를 들어 절연체(216) 및 절연체(280)로서, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공(空孔)을 가지는 산화 실리콘 등을 적절히 사용하면 좋다.
도전체(205)는 제 2 게이트 전극으로서 기능하는 경우가 있다. 이 경우, 도전체(205)에 인가하는 전위를 도전체(260)에 인가하는 전위와 연동시키지 않고 독립적으로 변화시킴으로써, 트랜지스터(200)의 문턱 전압(Vth)을 제어할 수 있다. 특히, 도전체(205)에 음의 전위를 인가함으로써, 트랜지스터(200)의 Vth를 크게 하고, 오프 전류를 저감할 수 있다. 따라서, 도전체(205)에 음의 전위를 인가하는 것이, 인가하지 않은 경우보다 도전체(260)에 인가하는 전위가 0V일 때의 드레인 전류를 더 작게 할 수 있다.
도전체(205)는 산화물(230) 및 도전체(260)와 중첩되도록 배치된다. 또한 도전체(205)는 절연체(214) 또는 절연체(216)에 매립되어 제공되는 것이 바람직하다.
또한 도전체(205)는 도 1의 (A)에 도시된 바와 같이, 산화물(230)에서의 도전체(242a) 및 도전체(242b)와 중첩되지 않는 영역의 크기보다 크게 제공되는 것이 좋다. 특히, 도 1의 (C)에 도시된 바와 같이, 도전체(205)는 산화물(230a) 및 산화물(230b)의 채널 폭 방향과 교차되는 단부보다 외측의 영역에 있어서도 연장되어 있는 것이 바람직하다. 즉, 산화물(230)의 채널 폭 방향에서의 측면의 외측에서 도전체(205)와 도전체(260)는 절연체를 개재하여 중첩되는 것이 바람직하다. 상기 구성을 가짐으로써, 제 1 게이트 전극으로서 기능하는 도전체(260)의 전계와 제 2 게이트 전극으로서 기능하는 도전체(205)의 전계에 의하여, 산화물(230)의 채널 형성 영역을 전기적으로 둘러쌀 수 있다. 본 명세서에서 제 1 게이트 및 제 2 게이트의 전계에 의하여 채널 형성 영역을 전기적으로 둘러싸는 트랜지스터의 구조를 surrounded channel(S-channel) 구조라고 부른다.
또한 본 명세서 등에서 S-channel 구조의 트랜지스터란, 한 쌍의 게이트 전극 중 한쪽 및 다른 쪽의 전계에 의하여 채널 형성 영역을 전기적으로 둘러싸는 트랜지스터의 구조를 말한다. 또한 본 명세서 등에서 개시하는 S-channel 구조는 Fin형 구조 및 플레이너형 구조와는 다르다. S-channel 구조를 채용함으로써, 단채널 효과에 대한 내성을 높일 수 있고, 환언하면 단채널 효과가 일어나기 어려운 트랜지스터로 할 수 있다.
또한, 도 1의 (C)에 도시된 바와 같이, 도전체(205)는 연장되어 배선으로서도 기능한다. 다만 이에 한정되지 않고, 도전체(205) 아래에 배선으로서 기능하는 도전체를 제공하는 구성으로 하여도 좋다. 또한 도전체(205)는 반드시 각 트랜지스터에 하나씩 제공될 필요는 없다. 예를 들어 도전체(205)를 복수의 트랜지스터로 공유하는 구성으로 하여도 좋다.
또한 트랜지스터(200)에서 도전체(205)가 도전체(205a)와 도전체(205b)를 적층하여 이루어지는 구성을 나타내었지만, 본 발명은 이에 한정되는 것이 아니다. 예를 들어, 도전체(205)를 단층 또는 3층 이상의 적층 구조로서 제공하는 구성으로 하여도 좋다. 구조체가 적층 구조를 가지는 경우, 형성 순서로 서수를 붙여 구별하는 경우가 있다.
여기서 도전체(205a)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다.
도전체(205a)에 산소의 확산을 억제하는 기능을 가지는 도전성 재료를 사용함으로써, 도전체(205b)가 산화되어 도전율이 저하되는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 가지는 도전성 재료로서는 예를 들어 탄탈럼, 질화 탄탈럼, 루테늄, 산화 루테늄 등을 사용하는 것이 바람직하다. 따라서 도전체(205a)는 상기 도전성 재료의 단층 또는 적층으로 하면 좋다. 예를 들어 도전체(205a)는 탄탈럼, 질화 탄탈럼, 루테늄, 또는 산화 루테늄과, 타이타늄 또는 질화 타이타늄의 적층으로 하여도 좋다.
또한 도전체(205b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한 도전체(205b)를 단층으로 도시하였지만 적층 구조로 하여도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층으로 하여도 좋다.
절연체(222)는 수소(예를 들어 수소 원자, 수소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 것이 바람직하다. 또한 절연체(222)는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 것이 바람직하다. 예를 들어 절연체(222)는 절연체(224)보다 수소 및 산소 중 한쪽 또는 양쪽의 확산을 더 억제하는 기능을 가지는 것이 바람직하다.
절연체(222)로서는 절연성 재료인 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 사용하는 것이 좋다. 상기 절연체로서 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 이와 같은 재료를 사용하여 절연체(222)를 형성한 경우, 절연체(222)는 산화물(230)로부터 기판 측으로의 산소의 방출이나, 트랜지스터(200)의 주변부로부터 산화물(230)로의 수소 등의 불순물의 확산을 억제하는 층으로서 기능한다. 따라서 절연체(222)를 제공함으로써, 수소 등의 불순물이 트랜지스터(200)의 내측으로 확산되는 것을 억제하고, 산화물(230) 내에 산소 결손이 생성되는 것을 억제할 수 있다. 또한 도전체(205)가 절연체(224)나 산화물(230)에 포함되는 산소와 반응하는 것을 억제할 수 있다.
또는 상기 절연체에, 예를 들어 산화 알루미늄, 산화 비스무트, 산화 저마늄, 산화 나이오븀, 산화 실리콘, 산화 타이타늄, 산화 텅스텐, 산화 이트륨, 산화 지르코늄을 첨가하여도 좋다. 또는 이들 절연체를 질화 처리하여도 좋다. 또한 절연체(222)로서는 이들 절연체에 산화 실리콘, 산화질화 실리콘, 또는 질화 실리콘을 적층시킨 것을 사용하여도 좋다.
또한 절연체(222)에는 예를 들어 산화 알루미늄, 산화 하프늄, 산화 탄탈럼, 산화 지르코늄, 타이타늄산 지르콘산 연(PZT), 타이타늄산 스트론튬(SrTiO3), (Ba,Sr)TiO3(BST) 등의 소위 high-k 재료를 포함한 절연체를 단층 또는 적층으로 사용하여도 좋다. 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연체가 박막화됨으로써 누설 전류 등의 문제가 발생하는 경우가 있다. 게이트 절연체로서 기능하는 절연체에 high-k 재료를 사용함으로써, 물리적 막 두께를 유지하면서 트랜지스터 동작 시의 게이트 전위를 저감할 수 있다.
산화물(230)과 접하는 절연체(224)는 가열에 의하여 산소가 이탈되는 것이 바람직하다. 예를 들어 절연체(224)에는 산화 실리콘, 산화질화 실리콘 등을 적절히 사용하면 좋다. 산소를 포함하는 절연체를 산화물(230)과 접하여 제공함으로써, 산화물(230) 내의 산소 결손을 저감하고 트랜지스터(200)의 신뢰성을 향상시킬 수 있다.
절연체(224)로서, 구체적으로는 가열에 의하여 일부의 산소가 이탈되는 산화물 재료, 환언하면 과잉 산소 영역을 가지는 절연체 재료를 사용하는 것이 바람직하다. 가열에 의하여 산소가 이탈되는 산화막이란, TDS(Thermal Desorption Spectroscopy) 분석에서 산소 분자의 이탈량이 1.0×1018molecules/cm3 이상, 바람직하게는 1.0×1019molecules/cm3 이상, 더 바람직하게는 2.0×1019molecules/cm3 이상 또는 3.0×1020molecules/cm3 이상인 산화막이다. 또한 상기 TDS 분석 시의 막의 표면 온도는 100℃ 이상 700℃ 이하, 또는 100℃ 이상 400℃ 이하의 범위가 바람직하다.
또한 상기 과잉 산소 영역을 가지는 절연체와, 산화물(230)이 접한 상태에서 가열 처리, 마이크로파 처리, 및 RF 처리 중 어느 하나 또는 복수를 수행하여도 좋다. 상기 처리를 수행함으로써, 산화물(230) 내의 물 또는 수소를 제거할 수 있다. 예를 들어, 산화물(230)에서 산소 결손에 수소가 들어간 결함(VOH)의 결합이 절단되는 반응, 환언하면 'VOH→VO+H'라는 반응이 일어나 탈수소화할 수 있다. 이때 발생한 수소의 일부는 산소와 결합되어 H2O로서 산화물(230) 또는 산화물(230) 근방의 절연체로부터 제거되는 경우가 있다. 또한, 수소의 일부는 도전체(242a) 또는 도전체(242b)로 확산 또는 포획(게터링이라고도 함)되는 경우가 있다.
상기 마이크로파 처리에는, 예를 들어 고밀도 플라스마를 발생시키는 전원을 가지는 장치 또는 기판 측에 RF를 인가하는 전원을 가지는 장치를 사용하는 것이 적합하다. 예를 들어 산소를 포함하는 가스를 사용하고, 또한 고밀도 플라스마를 사용함으로써, 고밀도의 산소 라디칼을 생성할 수 있고, 기판 측에 RF를 인가함으로써, 고밀도 플라스마에 의하여 생성된 산소 라디칼을 산화물(230) 또는 산화물(230) 근방의 절연체 내에 효율적으로 도입할 수 있다. 또한 상기 마이크로파 처리는 압력을 133Pa 이상, 바람직하게는 200Pa 이상, 더 바람직하게는 400Pa 이상으로 하면 좋다. 또한 마이크로파 처리를 수행하는 장치 내에 도입하는 가스로서 예를 들어 산소와 아르곤을 사용하고, 산소 유량비(O2/(O2+Ar)) 50% 이하, 바람직하게는 10% 이상 30% 이하에서 처리를 수행하면 좋다.
또한 트랜지스터(200)의 제작 공정 중에서, 산화물(230)의 표면이 노출된 상태에서 가열 처리를 수행하는 것이 적합하다. 상기 가열 처리는 예를 들어 100℃ 이상 450℃ 이하, 바람직하게는 350℃ 이상 400℃ 이하에서 수행하면 좋다. 또한 가열 처리는 질소 가스 또는 불활성 가스 분위기, 또는 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 수행한다. 예를 들어 가열 처리는 산소 분위기에서 수행하는 것이 바람직하다. 이로써, 산화물(230)에 산소가 공급되므로 산소 결손을 저감할 수 있다. 또한 가열 처리는 감압 상태에서 수행하여도 좋다. 또는 가열 처리는 질소 가스 또는 불활성 가스 분위기에서 가열 처리를 수행한 후에, 이탈된 산소를 보충하기 위하여 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 수행하여도 좋다. 또는 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 가열 처리를 수행한 후에, 연속하여 질소 가스 또는 불활성 가스 분위기에서 가열 처리를 수행하여도 좋다.
또한 산화물(230)에 대하여 가산소화 처리를 수행함으로써, 공급된 산소에 의하여 산화물(230) 내의 산소 결손을 수복할 수 있고, 환언하면 'VO+O→null'이라는 반응을 촉진할 수 있다. 또한 산화물(230) 내에 잔존한 수소와 공급된 산소가 반응함으로써, 상기 수소를 H2O로서 제거(탈수화)할 수 있다. 이에 의하여, 산화물(230) 내에 잔존한 수소가 산소 결손과 재결합되어 VOH가 형성되는 것을 억제할 수 있다.
또한 절연체(222) 및 절연체(224)가 2층 이상의 적층 구조를 가져도 좋다. 이 경우, 같은 재료로 이루어지는 적층 구조에 한정되지 않고, 상이한 재료로 이루어지는 적층 구조이어도 좋다.
산화물(243a) 및 산화물(243b)을 산화물(230b) 위에 제공하여도 좋다.
산화물(243a) 및 산화물(243b)은 산소의 투과를 억제하는 기능을 가지는 것이 바람직하다. 소스 전극이나 드레인 전극으로서 기능하는 도전체(242a)(도전체(242b))와 산화물(230b) 사이에 산소의 투과를 억제하는 기능을 가지는 산화물(243a)(산화물(243b))을 배치함으로써, 도전체(242a)(도전체(242b))와 산화물(230b) 사이의 전기 저항이 저감되기 때문에 바람직하다. 이와 같은 구성으로 함으로써, 트랜지스터(200)의 전기 특성 및 트랜지스터(200)의 신뢰성을 향상시킬 수 있다. 또한, 도전체(242a)(도전체(242b))와 산화물(230b) 사이의 전기 저항을 충분히 저감할 수 있는 경우, 산화물(243a)(산화물(243b))을 제공하지 않는 구성으로 하여도 좋다.
산화물(243a) 및 산화물(243b)로서 원소 M을 가지는 금속 산화물을 사용하여도 좋다. 특히 원소 M으로서는 알루미늄, 갈륨, 이트륨, 또는 주석을 사용하는 것이 좋다. 산화물(243a) 및 산화물(243b)은 산화물(230b)보다 원소 M의 농도가 높은 것이 바람직하다. 또한, 산화물(243a) 및 산화물(243b)로서, 산화 갈륨을 사용하여도 좋다. 또한, 산화물(243a) 및 산화물(243b)로서, In-M-Zn 산화물 등의 금속 산화물을 사용하여도 좋다. 구체적으로는, 산화물(243a) 및 산화물(243b)에 사용하는 금속 산화물에 있어서, In에 대한 원소 M의 원자수비가, 산화물(230b)에 사용하는 금속 산화물에서의 In에 대한 원소 M의 원자수비보다 큰 것이 바람직하다. 또한, 산화물(243a) 및 산화물(243b)의 막 두께는 0.5nm 이상 5nm 이하가 바람직하고, 더 바람직하게는 1nm 이상 3nm 이하, 더 바람직하게는 1nm 이상 2nm 이하이다. 또한, 산화물(243a) 및 산화물(243b)은 결정성을 가지는 것이 바람직하다. 산화물(243a) 및 산화물(243b)이 결정성을 가지는 경우, 산화물(230) 내의 산소의 방출을 적합하게 억제할 수 있다. 예를 들어, 산화물(243a) 및 산화물(243b)로서는, 육방정 등의 결정 구조이면 산화물(230) 내의 산소의 방출을 억제할 수 있는 경우가 있다.
도전체(242a)는 산화물(243a) 위에 제공되고, 도전체(242b)는 산화물(243b) 위에 제공된다. 도전체(242a) 및 도전체(242b)는 각각 트랜지스터(200)의 소스 전극 또는 드레인 전극으로서 기능한다.
도전체(242a) 및 도전체(242b)로서는, 예를 들어 탄탈럼을 포함하는 질화물, 타이타늄을 포함하는 질화물, 몰리브데넘을 포함하는 질화물, 텅스텐을 포함하는 질화물, 탄탈럼 및 알루미늄을 포함하는 질화물, 타이타늄 및 알루미늄을 포함하는 질화물 등을 사용하는 것이 바람직하다. 본 발명의 일 형태에서는 탄탈럼을 포함한 질화물이 특히 바람직하다. 또한 예를 들어 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물 등을 사용하여도 좋다. 이들 재료는 산화되기 어려운 도전성 재료 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다.
도전체(242a)의 측면과 도전체(242a)의 상면 사이, 및 도전체(242b)의 측면과 도전체(242b)의 상면 사이의 각각에 만곡면을 가지는 경우가 있다. 즉, 측면의 단부와 상면의 단부는 만곡되어 있는 경우가 있다. 만곡면은, 예를 들어 도전체(242a) 및 도전체(242b)의 단부에 있어서, 곡률 반경이 3nm 이상 10nm 이하, 바람직하게는 5nm 이상 6nm 이하로 한다. 단부에 각을 가지지 않으면, 추후 성막 공정에서의 막의 피복성이 향상된다.
또한, 산화물(243a)(산화물(243b))을 제공하지 않는 경우, 도전체(242a)(도전체(242b))와 산화물(230b) 또는 산화물(230c)이 접함으로써, 산화물(230b) 또는 산화물(230c) 내의 산소가 도전체(242a)(도전체(242b))로 확산되고, 도전체(242a)(도전체(242b))가 산화되는 경우가 있다. 도전체(242a) 및 도전체(242b)가 산화됨으로써, 도전체(242a) 및 도전체(242b)의 도전율이 저하하는 개연성이 높다. 또한, 산화물(230b) 또는 산화물(230c) 내의 산소가 도전체(242a) 및 도전체(242b)로 확산되는 것을 도전체(242a) 및 도전체(242b)가 산화물(230b) 또는 산화물(230c) 내의 산소를 흡수한다고 환언할 수 있다.
또한, 산화물(230b) 또는 산화물(230c) 내의 산소가 도전체(242a) 및 도전체(242b)로 확산됨으로써, 도전체(242a)와 산화물(230b) 사이 및 도전체(242b)와 산화물(230b) 사이, 또는 도전체(242a)와 산화물(230c) 사이 및 도전체(242b)와 산화물(230c) 사이에 층이 형성되는 경우가 있다. 상기 층은 도전체(242a) 또는 도전체(242b)보다 산소를 많이 포함하기 때문에, 상기 층은 절연성을 가지는 것으로 추정된다. 이때, 도전체(242a) 또는 도전체(242b)와, 상기 층과, 산화물(230b) 또는 산화물(230c)의 3층 구조는 금속-절연체-반도체로 이루어지는 3층 구조로 간주할 수 있어, MIS(Metal-Insulator-Semiconductor) 구조 또는 MIS 구조를 주로 가지는 다이오드 접합 구조로 간주할 수 있다.
또한, 산화물(230b), 산화물(230c) 등에 포함되는 수소가 도전체(242a) 또는 도전체(242b)로 확산되는 경우가 있다. 특히, 도전체(242a) 및 도전체(242b)에 탄탈럼을 포함하는 질화물을 사용함으로써, 산화물(230b), 산화물(230c) 등에 포함되는 수소는 도전체(242a) 또는 도전체(242b)로 확산되기 쉽고, 확산된 수소는 도전체(242a) 또는 도전체(242b)가 가지는 질소와 결합하는 경우가 있다. 즉, 산화물(230b), 산화물(230c) 등에 포함되는 수소는 도전체(242a) 또는 도전체(242b)에 흡수되는 경우가 있다.
층(244a)(층(244b))은 산화물(230a)의 측면, 산화물(230b)의 측면, 산화물(243a)(산화물(243b))의 측면, 및 도전체(242a)(도전체(242b))의 측면과 접한다.
층(244a) 및 층(244b)은 산소의 확산을 억제하는 기능을 가지는 경우가 있다. 상기 구성으로 함으로써, 절연체(280)에 포함되는 산소가 도전체(242a) 또는 도전체(242b)와 중첩되는 영역의 산화물(230b) 및 산화물(230a)의 측면으로부터 혼입되는 것을 억제할 수 있다. 이로써, 도전체(242a) 또는 도전체(242b)와 중첩되는 영역의 산화물(230b)의 측면 및 그 근방, 그리고 산화물(230a)의 측면 및 그 근방의 n형을 유지할 수 있다.
이와 같이, 소스 전극 및 드레인 전극으로서 기능하는 도전체(242a) 또는 도전체(242b)와 중첩되는 산화물(230a)의 측면 및 산화물(230b)의 측면을 n형으로 함으로써 트랜지스터(200)의 온 전류를 크게 할 수 있다.
층(244a) 및 층(244b)은 산화물(230a) 및 산화물(230b)의 에칭 시에 일부가 제거되는 막(도전층(242B) 등)의 주성분인 원소의 1종류 또는 복수 종류와, 산소를 가진다. 예를 들어, 도전층(242B)으로서 탄탈럼을 포함하는 질화물을 사용하는 경우, 층(244a) 및 층(244b)은 탄탈럼과 산소를 가지는 경우가 있다. 또한, 예를 들어 도전층(242B)으로서 타이타늄을 포함하는 질화물을 사용하는 경우, 층(244a) 및 층(244b)은 타이타늄과 산소를 가지는 경우가 있다. 탄탈럼을 포함하는 산화물, 타이타늄을 포함하는 산화물 등 금속 원소를 포함하는 산화물은 산소의 확산을 억제하는 기능을 가지기 때문에 바람직하다.
또한, 층(244a) 및 층(244b)의 막 두께는 0.1nm 이상 3.0nm 이하, 바람직하게는 0.2nm 이상 2.0nm 이하, 더 바람직하게는 0.5nm 이상 1.5nm 이하이다.
절연체(254)는 층(244a)(층(244b))을 개재하여, 산화물(230a)의 측면, 산화물(230b)의 측면, 산화물(243a)(산화물(243b))의 측면, 도전체(242a)(도전체(242b))의 측면, 및 도전체(242a)(도전체(242b))의 상면을 덮어 제공된다.
절연체(254)는 산소의 확산을 억제하는 기능을 가지는 것이 바람직하다. 예를 들어, 절연체(254)는 절연체(280)보다 산소의 확산을 억제하는 기능을 가지는 것이 바람직하다. 절연체(254)로서는, 예를 들어 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 성막하는 것이 좋다.
또한, 절연체(254)는 바이어스 스퍼터링법으로, 산소를 포함하는 분위기에서 산화 알루미늄 또는 산화 하프늄을 성막하는 것이 바람직하다. 바이어스 스퍼터링법이란, 기판에 RF 전력을 인가하면서 스퍼터링하는 방법이다. 기판에 RF 전력을 인가함으로써 기판의 전위는 플라스마 전위에 대하여 음의 전위(바이어스 전위라고도 함)가 되고, 플라스마 내의 +이온은 이 바이어스 전위로 가속되어 기판에 주입된다. 바이어스 전위는 기판에 인가하는 RF 전력의 크기에 의하여 제어할 수 있다. 따라서, 바이어스 스퍼터링법으로, 산소를 포함하는 분위기에서 산화 알루미늄 또는 산화 하프늄을 성막함으로써 절연체(224)에 산소를 주입할 수 있다.
또한, 바이어스 스퍼터링법에서는, 기판에 인가하는 RF 전력의 크기에 의하여 절연체(254)의 베이스가 되는 절연체(224)에 주입하는 산소량을 제어할 수 있다. 예를 들어, RF 전력으로서는 0.31W/cm2 이상, 바람직하게는 0.62W/cm2 이상, 더 바람직하게는 1.86W/cm2 이상의 바이어스를 기판에 인가하면 좋다. 즉, 절연체(254)를 성막할 때의 RF 전력에 의하여, 트랜지스터의 특성에 적절한 산소량으로 변화시켜 주입할 수 있다. 또한, 트랜지스터의 신뢰성 향상에 적절한 산소량을 주입할 수 있다. 또한, RF의 주파수는 10MHz 이상이 바람직하다. 대표적으로는 13.56MHz이다. RF의 주파수가 높을수록 기판에 대한 대미지를 작게 할 수 있다. 따라서, 기판에 인가하는 RF 전력을 조정함으로써 절연체(224)에 주입하는 산소량을 제어할 수 있기 때문에, 절연체(224)에 주입하는 산소량을 최적화할 수 있다.
상술한 바와 같이, 절연체(254)는 베이스가 되는 막에 산소를 주입하는 기능을 가지지만, 절연체(254) 자체는 산소의 투과를 억제하는 기능을 가진다. 따라서, 추후의 공정에서 절연체(254) 위에 절연체(280)를 형성하고, 절연체(280)로부터 산소를 확산시켰을 때, 절연체(280)로부터 산화물(230a), 산화물(230b), 산화물층(243B), 및 도전층(242B)으로 산소가 직접 확산되는 것을 방지할 수 있다.
상술한 바와 같은 절연체(254) 및 층(244a)(층(244b))을 제공함으로써, 산화물(230a), 산화물(230b), 산화물(243a)(산화물(243b)), 및 도전체(242a)(도전체(242b))를 절연체(280)로부터 이격할 수 있다. 따라서, 절연체(280)로부터 산화물(230a), 산화물(230b), 산화물(243a), 산화물(243b), 도전체(242a), 및 도전체(242b)로 산소가 직접 확산되는 것을 억제할 수 있다. 이로써, 산화물(230)의 소스 영역 및 드레인 영역에 과잉하게 산소가 공급되어, 소스 영역 및 드레인 영역의 캐리어 농도가 저감하는 것을 방지할 수 있다. 또한, 도전체(242a) 및 도전체(242b)가 과잉으로 산화됨으로써 저항률이 증대되어, 온 전류가 저감하는 것을 억제할 수 있다.
절연체(250)는 산화물(230d)의 적어도 일부에 접하여 배치되는 것이 바람직하다. 절연체(250)에는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 가지는 산화 실리콘 등을 사용할 수 있다. 특히 산화 실리콘 및 산화질화 실리콘은 열에 대하여 안정적이므로 바람직하다.
절연체(250)는 절연체(224)와 마찬가지로 가열에 의하여 산소가 방출되는 절연체를 사용하여 형성되는 것이 바람직하다. 가열에 의하여 산소가 방출되는 절연체를 절연체(250)로서 산화물(230d)의 적어도 일부에 접하여 제공함으로써, 산화물(230)의 채널 형성 영역에 효과적으로 산소를 공급하여, 산화물(230)의 채널 형성 영역의 산소 결손을 저감할 수 있다. 따라서, 전기 특성의 변동이 억제되고, 안정된 전기 특성을 실현하면서 신뢰성을 향상시킨 트랜지스터를 제공할 수 있다. 또한 절연체(224)와 마찬가지로 절연체(250) 내의 물, 수소 등의 불순물의 농도가 저감되어 있는 것이 바람직하다. 절연체(250)의 막 두께는 1nm 이상 20nm 이하로 하는 것이 바람직하다.
또한, 도 1의 (B) 및 (C)에서는 절연체(250)를 단층으로 도시하였지만, 2층 이상의 적층 구조로 하여도 좋다. 절연체(250)를 2층의 적층 구조로 하는 경우, 절연체(250)의 아래층은 가열에 의하여 산소가 방출되는 절연체를 사용하여 형성하고, 절연체(250)의 위층은 산소의 확산을 억제하는 기능을 가지는 절연체를 사용하여 형성하는 것이 바람직하다. 이와 같은 구성으로 함으로써, 절연체(250)의 아래층에 포함되는 산소가 도전체(260)로 확산되는 것을 억제할 수 있다. 즉, 산화물(230)에 공급하는 산소량의 감소를 억제할 수 있다. 또한, 절연체(250)의 아래층에 포함되는 산소로 인한 도전체(260)의 산화를 억제할 수 있다. 예를 들어, 절연체(250)의 아래층은 상술한 절연체(250)에 사용할 수 있는 재료를 사용하여 제공하고, 절연체(250)의 위층은 절연체(222)와 같은 재료를 사용하여 제공할 수 있다.
또한 절연체(250)의 아래층에 산화 실리콘이나 산화질화 실리콘 등을 사용하는 경우, 절연체(250)의 위층에는 비유전율이 높은 high-k 재료인 절연성 재료를 사용하여도 좋다. 게이트 절연체를 절연체(250)의 아래층과 절연체(250)의 위층의 적층 구조로 함으로써, 열에 대하여 안정적이며 비유전율이 높은 적층 구조로 할 수 있다. 따라서, 게이트 절연체의 물리적 막 두께를 유지한 채, 트랜지스터 동작 시에 인가하는 게이트 전위를 저감할 수 있게 된다. 또한 게이트 절연체로서 기능하는 절연체의 등가 산화막 두께(EOT)의 박막화가 가능하게 된다.
절연체(250)의 위층으로서 구체적으로는 하프늄, 알루미늄, 갈륨, 이트륨, 지르코늄, 텅스텐, 타이타늄, 탄탈럼, 니켈, 저마늄, 및 마그네슘 등 중에서 선택된 1종류 또는 2종류 이상이 포함된 금속 산화물, 또는 산화물(230)로서 사용할 수 있는 금속 산화물을 사용할 수 있다. 특히 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 사용하는 것이 바람직하다.
절연체(250)를 2층의 적층 구조로 함으로써, 절연체(250)의 물리적인 두께에 의하여, 도전체(260)와 산화물(230) 사이의 거리를 유지되기 때문에, 도전체(260)와 산화물(230) 사이의 누설 전류를 억제할 수 있다. 또한, 도전체(260)와 산화물(230) 사이의 물리적인 거리 및 도전체(260)로부터 산화물(230)에 가해지는 전계 강도를 용이하게 적절히 조정할 수 있다.
또한 절연체(250)와 도전체(260) 사이에 금속 산화물을 제공하여도 좋다. 상기 금속 산화물은 절연체(250)로부터 도전체(260)로의 산소 확산을 억제하는 것이 바람직하다. 산소 확산을 억제하는 금속 산화물을 제공함으로써, 절연체(250)로부터 도전체(260)로의 산소 확산이 억제된다. 즉, 산화물(230)에 공급하는 산소량의 감소를 억제할 수 있다. 또한 절연체(250)의 산소로 인한 도전체(260)의 산화를 억제할 수 있다.
또한 상기 금속 산화물은 제 1 게이트 전극의 일부로서의 기능을 가지는 것이 바람직하다. 예를 들어 산화물(230)로서 사용할 수 있는 금속 산화물을 상기 금속 산화물로서 사용할 수 있다. 이 경우, 도전체(260a)를 스퍼터링법으로 성막함으로써, 상기 금속 산화물의 전기 저항값을 저하시켜 도전체로 할 수 있다. 이를 OC(Oxide Conductor) 전극이라고 부를 수 있다.
상기 금속 산화물을 포함함으로써, 도전체(260)로부터의 전계의 영향을 감소시키지 않고, 트랜지스터(200)의 온 전류를 향상시킬 수 있다.
도전체(260)는 도전체(260a)와, 도전체(260a) 위에 배치된 도전체(260b)를 가지는 것이 바람직하다. 예를 들어 도전체(260a)는 도전체(260b)의 저면 및 측면을 감싸도록 배치되는 것이 바람직하다. 또한, 도 1의 (B) 및 (C)에 도시된 바와 같이, 도전체(260)의 상면은 절연체(250)의 상면, 산화물(230d)의 상면, 및 산화물(230c)의 상면과 대략 일치하여 배치된다. 또한, 도 1의 (B) 및 (C)에서는 도전체(260)는 도전체(260a)와 도전체(260b)의 2층 구조로 나타내었지만, 단층 구조이어도 좋고, 3층 이상의 적층 구조이어도 좋다.
도전체(260a)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자, 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다.
또한 도전체(260a)가 산소의 확산을 억제하는 기능을 가짐으로써, 절연체(250)에 포함되는 산소로 인하여 도전체(260b)가 산화되어 도전율이 저하되는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 가지는 도전성 재료로서는 예를 들어 탄탈럼, 질화 탄탈럼, 루테늄, 산화 루테늄 등을 사용하는 것이 바람직하다.
또한 도전체(260)는 배선으로서도 기능하기 때문에, 도전성이 높은 도전체를 사용하는 것이 바람직하다. 예를 들어 도전체(260b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용할 수 있다. 또한 도전체(260b)는 적층 구조로 하여도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층 구조로 하여도 좋다.
또한 트랜지스터(200)에서는 도전체(260)가 절연체(280) 등에 형성된 개구를 매립하도록 자기 정합(self-aligned)적으로 형성된다. 도전체(260)를 이와 같이 형성함으로써, 도전체(242a)와 도전체(242b) 사이의 영역에 도전체(260)를 위치 맞춤 없이 확실하게 배치할 수 있다.
또한, 도 1의 (C)에 나타낸 바와 같이, 트랜지스터(200)의 채널 폭 방향에서, 도전체(260)에서 도전체(260)와 산화물(230b)이 중첩되지 않는 영역의 저면은 산화물(230b)의 저면보다 낮은 것이 바람직하다. 게이트 전극으로서 기능하는 도전체(260)가 절연체(250) 등을 개재하여 산화물(230b)의 채널 형성 영역의 측면 및 상면을 덮는 구성으로 함으로써, 도전체(260)의 전계를 산화물(230b)의 채널 형성 영역 전체에 작용시키기 쉬워진다. 따라서 트랜지스터(200)의 온 전류를 증대시켜 주파수 특성을 향상시킬 수 있다. 절연체(222)의 저면을 기준으로 하였을 때, 산화물(230a) 및 산화물(230b)과 도전체(260)가 중첩되지 않는 영역에서의 도전체(260)의 저면의 높이와, 산화물(230b)의 저면의 높이의 차이는 0nm 이상 100nm 이하, 바람직하게는 3nm 이상 50nm 이하, 더 바람직하게는 5nm 이상 20nm 이하로 한다.
절연체(280)는 절연체(254) 위에 제공된다. 또한 절연체(280)의 상면은 평탄화되어도 좋다.
층간막으로서 기능하는 절연체(280)는 유전율이 낮은 것이 바람직하다. 유전율이 낮은 재료를 층간막으로 함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 절연체(280)는 예를 들어 절연체(216)와 같은 재료를 사용하여 제공되는 것이 바람직하다. 특히 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이므로 바람직하다. 특히, 산화 실리콘, 산화질화 실리콘, 공공을 가지는 산화 실리콘 등의 재료는 가열에 의하여 이탈되는 산소를 포함한 영역을 용이하게 형성할 수 있기 때문에 바람직하다.
또한 절연체(280) 내의 물, 수소 등의 불순물의 농도가 저감되어 있는 것이 바람직하다. 또한 절연체(280)는 수소 농도가 낮고, 과잉 산소 영역 또는 과잉 산소를 포함하는 것이 바람직하고, 예를 들어 절연체(216)와 같은 재료를 사용하여 제공되어도 좋다. 또한 절연체(280)는 상기 재료가 적층된 구조를 가져도 좋고, 예를 들어 스퍼터링법으로 성막된 산화 실리콘과, 그 위에 화학 기상 성장(CVD: Chemical Vapor Deposition)법에 의하여 성막된 산화질화 실리콘의 적층 구조로 하면 좋다. 또한 그 위에 질화 실리콘을 적층하여도 좋다.
절연체(282) 또는 절연체(283)는 물, 수소 등의 불순물이 위쪽으로부터 절연체(280)로 확산되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 또한, 절연체(282) 또는 절연체(283)는 산소의 투과를 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 절연체(282) 및 절연체(283)로서는, 예를 들어 산화 알루미늄, 질화 실리콘, 질화산화 실리콘 등의 절연체를 사용하면 좋다. 예를 들어, 절연체(282)로서, 산소에 대한 차단성이 높은 산화 알루미늄을 사용하고, 절연체(283)로서, 수소에 대한 차단성이 높은 질화 실리콘을 사용하면 좋다.
도전체(240a) 및 도전체(240b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다.
또한, 도전체(240a) 및 도전체(240b) 각각은 적층 구조로 하여도 좋다. 도전체(240a) 및 도전체(240b)의 각각을 적층 구조로 하는 경우, 절연체(284), 절연체(283), 절연체(282), 절연체(280), 및 절연체(254)와 접하는 도전체에는 물, 수소 등의 불순물의 투과를 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 예를 들어 탄탈럼, 질화 탄탈럼, 타이타늄, 질화 타이타늄, 루테늄, 산화 루테늄 등을 사용하는 것이 바람직하다. 또한 물, 수소 등의 불순물의 투과를 억제하는 기능을 가지는 도전성 재료를 단층 또는 적층으로 사용하여도 좋다. 또한 절연체(284)보다 위층에 포함되는 물, 수소 등의 불순물이 도전체(240a) 및 도전체(240b)를 통하여 산화물(230)에 혼입되는 것을 억제할 수 있다.
절연체(241a) 및 절연체(241b)로서는 예를 들어 질화 실리콘, 산화 알루미늄, 질화산화 실리콘 등 절연체를 사용하면 좋다. 절연체(241a) 및 절연체(241b)는 절연체(254)에 접하여 제공되기 때문에, 절연체(280) 등에 포함되는 물, 수소 등의 불순물이 도전체(240a) 및 도전체(240b)를 통하여 산화물(230)로 혼입되는 것을 억제할 수 있다. 특히 질화 실리콘은 수소에 대한 차단성이 높기 때문에 바람직하다. 또한 절연체(280)에 포함되는 산소가 도전체(240a) 및 도전체(240b)에 흡수되는 것을 방지할 수 있다.
또한, 도전체(240a)의 상면에 접하여 배선으로서 기능하는 도전체(246a) 및 도전체(240b)의 상면에 접하여 배선으로서 기능하는 도전체(246b)를 배치하여도 좋다. 도전체(246a) 및 도전체(246b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한 상기 도전체는 적층 구조로 하여도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층으로 하여도 좋다. 또한 상기 도전체는 절연체에 제공된 개구에 매립되도록 형성하여도 좋다.
절연체(286)는 도전체(246a) 위, 도전체(246b) 위, 및 절연체(284) 위에 제공된다. 이로써, 도전체(246a)의 상면, 도전체(246a)의 측면, 도전체(246b)의 상면, 및 도전체(246b)의 측면은 절연체(286)와 접하고, 도전체(246a)의 하면 및 도전체(246b)의 하면은 절연체(284)와 접한다. 즉, 도전체(246a) 및 도전체(246b)는 절연체(284) 및 절연체(286)로 감싸이는 구성으로 할 수 있다. 이와 같은 구성으로 함으로써, 외부로부터의 산소의 투과를 억제하고, 도전체(246a) 및 도전체(246b)의 산화를 방지할 수 있다. 또한, 도전체(246a) 및 도전체(246b)로부터 물, 수소 등의 불순물이 외부로 확산되는 것을 방지할 수 있기 때문에 바람직하다.
<반도체 장치의 구성 재료>
이하에서는, 반도체 장치에 사용할 수 있는 구성 재료에 대하여 설명한다.
<<기판>>
트랜지스터(200)를 형성하는 기판으로서는 예를 들어 절연체 기판, 반도체 기판, 또는 도전체 기판을 사용하면 좋다. 절연체 기판으로서는 예를 들어 유리 기판, 석영 기판, 사파이어 기판, 안정화 지르코니아 기판(이트리아 안정화 지르코니아 기판 등), 수지 기판 등이 있다. 또한 반도체 기판으로서는 예를 들어 실리콘, 저마늄을 재료로 한 반도체 기판, 또는 탄소화 실리콘, 실리콘 저마늄, 비소화 갈륨, 인화 인듐, 산화 아연, 산화 갈륨으로 이루어지는 화합물 반도체 기판 등이 있다. 또한 상술한 반도체 기판 내부에 절연체 영역을 가지는 반도체 기판, 예를 들어 SOI(Silicon On Insulator) 기판 등이 있다. 도전체 기판으로서는 흑연 기판, 금속 기판, 합금 기판, 도전성 수지 기판 등이 있다. 또는 금속의 질화물을 포함하는 기판, 금속의 산화물을 포함하는 기판 등이 있다. 또한 절연체 기판에 도전체 또는 반도체가 제공된 기판, 반도체 기판에 도전체 또는 절연체가 제공된 기판, 도전체 기판에 반도체 또는 절연체가 제공된 기판 등이 있다. 또는 이들 기판에 소자가 제공된 것을 사용하여도 좋다. 기판에 제공되는 소자로서는 용량 소자, 저항 소자, 스위칭 소자, 발광 소자, 기억 소자 등이 있다.
<<절연체>>
절연체로서는, 절연성을 가지는 산화물, 질화물, 산화질화물, 질화산화물, 금속 산화물, 금속 산화질화물, 금속 질화산화물 등이 있다.
예를 들어 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연체가 박막화됨으로써 누설 전류 등의 문제가 발생하는 경우가 있다. 게이트 절연체로서 기능하는 절연체에 high-k 재료를 사용함으로써, 물리적 막 두께를 유지하면서 트랜지스터 동작 시의 전압을 저감할 수 있다. 한편, 층간막으로서 기능하는 절연체에는 비유전율이 낮은 재료를 사용함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 따라서 절연체의 기능에 따라 재료를 선택하는 것이 좋다.
또한 비유전율이 높은 절연체로서는 산화 갈륨, 산화 하프늄, 산화 지르코늄, 알루미늄 및 하프늄을 포함한 산화물, 알루미늄 및 하프늄을 포함한 산화질화물, 실리콘 및 하프늄을 포함한 산화물, 실리콘 및 하프늄을 포함한 산화질화물, 또는 실리콘 및 하프늄을 포함한 질화물 등이 있다.
또한 비유전율이 낮은 절연체로서는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 가지는 산화 실리콘, 또는 수지 등이 있다.
또한 금속 산화물을 사용한 트랜지스터를, 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로 둘러쌈으로써, 트랜지스터의 전기 특성을 안정적으로 할 수 있다. 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로서는, 예를 들어 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄, 또는 탄탈럼을 포함한 절연체를 단층으로 또는 적층으로 사용하면 좋다. 구체적으로는, 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로서, 산화 알루미늄, 산화 마그네슘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 산화 탄탈럼 등의 금속 산화물, 질화 알루미늄, 질화산화 실리콘, 질화 실리콘 등의 금속 질화물을 사용할 수 있다.
또한 게이트 절연체로서 기능하는 절연체는, 가열에 의하여 이탈되는 산소를 포함한 영역을 가지는 절연체인 것이 바람직하다. 예를 들어 가열에 의하여 이탈되는 산소를 포함한 영역을 가지는 산화 실리콘 또는 산화질화 실리콘이 산화물(230)과 접하는 구조로 함으로써, 산화물(230)이 가지는 산소 결손을 보상할 수 있다.
<<도전체>>
도전체에는 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 및 란타넘 등 중에서 선택된 금속 원소, 또는 상술한 금속 원소를 성분으로 하는 합금이나, 상술한 금속 원소를 조합한 합금 등을 사용하는 것이 바람직하다. 예를 들어 질화 탄탈럼, 질화 타이타늄, 텅스텐, 타이타늄과 알루미늄을 포함한 질화물, 탄탈럼과 알루미늄을 포함한 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물 등을 사용하는 것이 바람직하다. 또한 질화 탄탈럼, 질화 타이타늄, 타이타늄과 알루미늄을 포함한 질화물, 탄탈럼과 알루미늄을 포함한 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물은 산화되기 어려운 도전성 재료, 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다. 또한 인 등의 불순물 원소를 함유시킨 다결정 실리콘으로 대표되는, 전기 전도도가 높은 반도체, 니켈실리사이드 등의 실리사이드를 사용하여도 좋다.
또한 상기 재료로 형성되는 도전층을 복수 적층하여 사용하여도 좋다. 예를 들어 상술한 금속 원소를 포함한 재료와 산소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다. 또한 상술한 금속 원소를 포함한 재료와 질소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다. 또한 상술한 금속 원소를 포함한 재료와, 산소를 포함한 도전성 재료와, 질소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다.
또한 트랜지스터의 채널 형성 영역에 산화물을 사용하는 경우, 게이트 전극으로서 기능하는 도전체에는 상술한 금속 원소를 포함한 재료와 산소를 포함한 도전성 재료를 조합한 적층 구조를 사용하는 것이 바람직하다. 이 경우에는, 산소를 포함한 도전성 재료를 채널 형성 영역 측에 제공하는 것이 좋다. 산소를 포함한 도전성 재료를 채널 형성 영역 측에 제공함으로써, 상기 도전성 재료로부터 이탈된 산소가 채널 형성 영역에 공급되기 쉬워진다.
특히, 게이트 전극으로서 기능하는 도전체에, 채널이 형성되는 금속 산화물에 포함되는 금속 원소 및 산소를 포함한 도전성 재료를 사용하는 것이 바람직하다. 또한 상술한 금속 원소 및 질소를 포함한 도전성 재료를 사용하여도 좋다. 예를 들어 질화 타이타늄, 질화 탄탈럼 등의 질소를 포함한 도전성 재료를 사용하여도 좋다. 또한, 인듐 주석 산화물, 산화 텅스텐을 포함하는 산화 인듐, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 산화 인듐, 산화 타이타늄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, 실리콘을 첨가한 인듐 주석 산화물을 사용하여도 좋다. 또한 질소를 포함한 인듐 갈륨 아연 산화물을 사용하여도 좋다. 이와 같은 재료를 사용함으로써, 채널이 형성되는 금속 산화물에 포함되는 수소를 포획할 수 있는 경우가 있다. 또는 외부의 절연체 등으로부터 혼입되는 수소를 포획할 수 있는 경우가 있다.
<<금속 산화물>>
산화물(230)로서는, 반도체로서 기능하는 금속 산화물(산화물 반도체)을 사용하는 것이 바람직하다. 이하에서는, 본 발명에 따른 산화물(230)에 적용할 수 있는 금속 산화물에 대하여 설명한다.
금속 산화물은 적어도 인듐 또는 아연을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다. 또한 이들에 더하여 알루미늄, 갈륨, 이트륨, 주석 등이 포함되는 것이 바람직하다. 또한 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 마그네슘, 코발트 등 중에서 선택된 1종류 또는 복수 종류가 포함되어도 좋다.
또한 본 명세서 등에서는 질소를 포함한 금속 산화물도 금속 산화물(metal oxide)이라고 총칭하는 경우가 있다. 또한 질소를 포함한 금속 산화물을 금속 산질화물(metal oxynitride)이라고 불러도 좋다.
<결정 구조의 분류>
우선, 산화물 반도체에서의, 결정 구조의 분류에 대하여 도 3의 (A)를 사용하여 설명한다. 도 3의 (A)는 산화물 반도체, 대표적으로는 IGZO(In과, Ga와, Zn을 포함하는 금속 산화물)의 결정 구조의 분류를 설명하는 도면이다.
도 3의 (A)에 나타낸 바와 같이, 산화물 반도체는 크게 나누어 'Amorphous(무정형)', 'Crystalline(결정성)', 'Crystal(결정)'로 분류된다. 또한 'Amorphous'의 범주에는 completely amorphous가 포함된다. 또한, 'Crystalline' 중에는 CAAC(c-axis-aligned crystalline), nc(nanocrystalline), 및 CAC(cloud-aligned composite)가 포함된다(excluding single crystal and poly crystal). 또한, 'Crystalline'의 분류에서는 single crystal, poly crystal, 및 completely amorphous는 제외된다. 또한 'Crystal'의 범주에는 single crystal 및 poly crystal이 포함된다.
또한, 도 3의 (A)에 도시된 굵은 테두리 내의 구조는 'Amorphous(무정형)'와 'Crystal(결정)' 사이의 중간 상태이며, 새로운 경계 영역(New crystalline phase)에 속하는 구조이다. 즉, 상기 구조는 에너지적으로 불안정한 'Amorphous(무정형)'나, 'Crystal(결정)'과는 전혀 다른 구조라고 할 수 있다.
또한 막 또는 기판의 결정 구조는 X선 회절(XRD: X-Ray Diffraction) 스펙트럼을 사용하여 평가할 수 있다. 여기서, 'Crystalline'에 분류되는 CAAC-IGZO막의 GIXD(Grazing-Incidence XRD) 측정으로 얻어지는 XRD 스펙트럼을 도 3의 (B)에 나타내었다. 또한 GIXD법은 박막법 또는 Seemann-Bohlin법이라고도 한다. 이후, 도 3의 (B)에 도시된 GIXD 측정으로 얻어지는 XRD 스펙트럼을 단순히 XRD 스펙트럼이라고 나타낸다. 또한, 도 3의 (B)에 도시된 CAAC-IGZO막의 조성은 In:Ga:Zn=4:2:3[원자수비] 근방이다. 또한, 도 3의 (B)에 도시된 CAAC-IGZO막의 두께는 500nm이다.
도 3의 (B)에 도시된 바와 같이, CAAC-IGZO막의 XRD 스펙트럼에서는 명확한 결정성을 나타내는 피크가 검출된다. 구체적으로는, CAAC-IGZO막의 XRD 스펙트럼에서는 2θ=31° 근방에 c축 배향을 나타내는 피크가 검출된다. 또한, 도 3의 (B)에 도시된 바와 같이, 2θ=31° 근방의 피크는 피크 강도가 검출된 각도를 축으로 하여 좌우 비대칭이다.
또한 막 또는 기판의 결정 구조는, 극미 전자선 회절법(NBED: Nano Beam Electron Diffraction)에 의하여 관찰되는 회절 패턴(극미 전자선 회절 패턴이라고도 함)으로 평가할 수 있다. CAAC-IGZO막의 회절 패턴을 도 3의 (C)에 도시하였다. 도 3의 (C)는 전자선을 기판에 대하여 평행하게 입사하는 NBED에 의하여 관찰되는 회절 패턴이다. 또한, 도 3의 (C)에 도시된 CAAC-IGZO막의 조성은 In:Ga:Zn=4:2:3[원자수비] 근방이다. 또한 극미 전자선 회절법에서는 프로브 직경을 1nm로 하여 전자선 회절이 수행된다.
도 3의 (C)에 도시된 바와 같이, CAAC-IGZO막의 회절 패턴에서는, c축 배향을 나타내는 복수의 스폿이 관찰된다.
<<산화물 반도체의 구조>>
또한, 산화물 반도체는 결정 구조에 주목한 경우, 도 3의 (A)와 상이한 분류가 되는 경우가 있다. 예를 들어, 산화물 반도체는 단결정 산화물 반도체와 이 외의 비단결정 산화물 반도체로 나누어진다. 비단결정 산화물 반도체로서는, 예를 들어 상술한 CAAC-OS 및 nc-OS가 있다. 또한 비단결정 산화물 반도체에는 다결정 산화물 반도체, a-like OS(amorphous-like oxide semiconductor), 비정질 산화물 반도체 등이 포함된다.
여기서, 상술한 CAAC-OS, nc-OS, 및 a-like OS의 자세한 내용에 대하여 설명한다.
[CAAC-OS]
CAAC-OS는 복수의 결정 영역을 가지고, 상기 복수의 결정 영역은 c축이 특정 방향으로 배향되는 산화물 반도체이다. 또한 특정 방향이란, CAAC-OS막의 두께 방향, CAAC-OS막의 피형성면의 법선 방향, 또는 CAAC-OS막의 표면의 법선 방향을 말한다. 또한 결정 영역이란, 원자 배열에 주기성을 가지는 영역이다. 또한 원자 배열을 격자 배열로 간주하면, 결정 영역은 격자 배열이 정렬된 영역이기도 하다. 또한 CAAC-OS는 a-b면 방향에서 복수의 결정 영역이 연결되는 영역을 가지고, 상기 영역은 변형을 가지는 경우가 있다. 또한 변형이란 복수의 결정 영역이 연결되는 영역에서, 격자 배열이 정렬된 영역과 격자 배열이 정렬된 다른 영역 사이에서 격자 배열의 방향이 변화되는 부분을 가리킨다. 즉, CAAC-OS는 c축 배향을 가지고, a-b면 방향으로는 명확한 배향을 가지지 않는 산화물 반도체이다.
또한 상기 복수의 결정 영역 각각은 하나 또는 복수의 미소한 결정(최대 직경이 10nm 미만인 결정)으로 구성된다. 결정 영역이 하나의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 최대 직경은 10nm 미만이 된다. 또한 결정 영역이 다수의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 크기는 수십nm 정도가 되는 경우가 있다.
또한, In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 타이타늄 등에서 선택된 1종류 또는 복수 종류)에서, CAAC-OS는 인듐(In) 및 산소를 가지는 층(이하, In층)과, 원소 M, 아연(Zn), 및 산소를 가지는 층(이하 (M, Zn)층)이 적층된 층상의 결정 구조(층상 구조라고도 함)를 가지는 경향이 있다. 또한 인듐과 원소 M은 서로 치환될 수 있다. 따라서 (M,Zn)층에는 인듐이 포함되는 경우가 있다. 또한 In층에는 원소 M이 포함되는 경우가 있다. 또한 In층에는 Zn이 포함되는 경우도 있다. 상기 층상 구조는 예를 들어 고분해능 TEM 이미지에서, 격자상(格子像)으로 관찰된다.
예를 들어, XRD 장치를 사용하여 CAAC-OS막의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는, c축 배향을 나타내는 피크가 2θ=31° 또는 그 근방에서 검출된다. 또한 c축 배향을 나타내는 피크의 위치(2θ의 값)는 CAAC-OS를 구성하는 금속 원소의 종류, 조성 등에 따라 변동되는 경우가 있다.
또한 예를 들어 CAAC-OS막의 전자선 회절 패턴에서, 복수의 휘점(스폿)이 관측된다. 또한 어떤 스폿과 다른 스폿은 시료를 투과한 입사 전자선의 스폿(다이렉트 스폿이라고도 함)을 대칭 중심으로 하여 점대칭의 위치에서 관측된다.
상기 특정 방향에서 결정 영역을 관찰한 경우, 상기 결정 영역 내의 격자 배열은 기본적으로 육방 격자이지만, 단위 격자는 정육각형에 한정되지 않고, 비정육각형인 경우가 있다. 또한 상기 변형에서 오각형, 칠각형 등의 격자 배열을 가지는 경우가 있다. 또한 CAAC-OS에서는, 변형 근방에서도 명확한 결정립계(그레인 바운더리라고도 함)를 확인할 수 없다. 즉, 격자 배열의 변형에 의하여 결정립계의 형성이 억제되어 있는 것을 알 수 있다. 이는, CAAC-OS가 a-b면 방향에서 산소 원자의 배열이 조밀하지 않거나, 금속 원자가 치환됨으로써 원자 사이의 결합 거리가 변화되는 것 등에 의하여, 변형을 허용할 수 있기 때문이라고 생각된다.
또한 명확한 결정립계가 확인되는 결정 구조는 소위 다결정(polycrystal)이다. 결정립계는 재결합 중심이 되고, 캐리어가 포획되어 트랜지스터의 온 전류의 저하, 전계 효과 이동도의 저하 등을 일으킬 가능성이 높다. 따라서 명확한 결정립계가 확인되지 않는 CAAC-OS는 트랜지스터의 반도체층에 적합한 결정 구조를 가지는 결정성 산화물의 하나이다. 또한 CAAC-OS를 구성하기 위해서는, Zn을 포함하는 구성이 바람직하다. 예를 들어, In-Zn 산화물 및 In-Ga-Zn 산화물은 산화 인듐보다 결정립계의 발생을 억제할 수 있기 때문에 적합하다.
CAAC-OS는 결정성이 높고, 명확한 결정립계가 확인되지 않는 산화물 반도체이다. 따라서, CAAC-OS는 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 또한 산화물 반도체의 결정성은 불순물의 혼입이나 결함의 생성 등으로 인하여 저하하는 경우가 있기 때문에, CAAC-OS는 불순물이나 결함(산소 결손 등)이 적은 산화물 반도체라고도 할 수 있다. 따라서 CAAC-OS를 가지는 산화물 반도체는 물리적 성질이 안정된다. 그러므로 CAAC-OS를 가지는 산화물 반도체는 열에 강하고 신뢰성이 높다. 또한 CAAC-OS는 제조 공정에서의 높은 온도(소위 thermal budget)에 대해서도 안정적이다. 따라서 OS 트랜지스터에 CAAC-OS를 사용하면, 제조 공정의 자유도를 넓힐 수 있다.
[nc-OS]
nc-OS는 미소한 영역(예를 들어 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 가진다. 환언하면, nc-OS는 미소한 결정을 가진다. 또한 상기 미소한 결정은 크기가 예를 들어 1nm 이상 10nm 이하, 특히 1nm 이상 3nm 이하이기 때문에 나노 결정이라고도 한다. 또한 nc-OS는 상이한 나노 결정 사이에서 결정 방위에 규칙성이 보이지 않는다. 따라서 막 전체에서 배향성이 보이지 않는다. 그러므로 nc-OS는 분석 방법에 따라서는 a-like OS나 비정질 산화물 반도체와 구별할 수 없는 경우가 있다. 예를 들어, XRD 장치를 사용하여 nc-OS막의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는, 결정성을 나타내는 피크가 검출되지 않는다. 또한 나노 결정보다 큰 프로브 직경(예를 들어 50nm 이상)의 전자선을 사용하는 전자선 회절(제한 시야 전자선 회절이라고도 함)을 nc-OS막에 대하여 수행하면 헤일로 패턴과 같은 회절 패턴이 관측된다. 한편, nc-OS막에 대하여 나노 결정의 크기와 가깝거나 나노 결정보다 작은 프로브 직경(예를 들어 1nm 이상 30nm 이하)의 전자선을 사용하는 전자선 회절(나노빔 전자선 회절이라고도 함)을 수행하면, 다이렉트 스폿을 중심으로 하는 링 형상의 영역 내에 복수의 스폿이 관측되는 전자선 회절 패턴이 취득되는 경우가 있다.
[a-like OS]
a-like OS는 nc-OS와 비정질 산화물 반도체의 중간의 구조를 가지는 산화물 반도체이다. a-like OS는 공동(void) 또는 저밀도 영역을 가진다. 즉, a-like OS는 nc-OS 및 CAAC-OS에 비하여 결정성이 낮다. 또한, a-like OS는 nc-OS 및 CAAC-OS에 비하여 막 내의 수소 농도가 높다.
<<산화물 반도체의 구성>>
다음으로, 상술한 CAC-OS에 대하여 자세히 설명한다. 또한 CAC-OS는 재료 구성에 관한 것이다.
[CAC-OS]
CAC-OS란, 예를 들어 금속 산화물을 구성하는 원소가 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기로 편재한 재료의 한 구성이다. 또한 아래에서는, 금속 산화물에 하나 또는 복수의 금속 원소가 편재하고, 상기 금속 원소를 가지는 영역이 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기로 혼합된 상태를 모자이크 패턴 또는 패치 패턴이라고도 한다.
또한 CAC-OS란, 재료가 제 1 영역과 제 2 영역으로 분리하여 모자이크 패턴을 형성하고, 상기 제 1 영역이 막 내에 분포된 구성(이하 클라우드상이라고도 함)이다. 즉, CAC-OS는 상기 제 1 영역과 상기 제 2 영역이 혼합된 구성을 가지는 복합 금속 산화물이다.
여기서, In-Ga-Zn 산화물에서의 CAC-OS를 구성하는 금속 원소에 대한 In, Ga, 및 Zn의 원자수비를 각각, [In], [Ga], 및 [Zn]으로 표기한다. 예를 들어, In-Ga-Zn 산화물에서의 CAC-OS에 있어서, 제 1 영역은 [In]이 CAC-OS막의 조성에서의 [In]보다 큰 영역이다. 또한, 제 2 영역은 [Ga]가 CAC-OS막의 조성에서의 [Ga]보다 큰 영역이다. 또는, 예를 들어 제 1 영역은 [In]이 제 2 영역에서의 [In]보다 크며, [Ga]가 제 2 영역에서의 [Ga]보다 작은 영역이다. 또한, 제 2 영역은 [Ga]가 제 1 영역에서의 [Ga]보다 크며, [In]이 제 1 영역에서의 [In]보다 작은 영역이다.
구체적으로는, 상기 제 1 영역은 산화 인듐, 인듐 아연 산화물 등이 주성분인 영역이다. 또한, 상기 제 2 영역은 산화 갈륨, 갈륨 아연 산화물 등이 주성분인 영역이다. 즉, 상기 제 1 영역을 In을 주성분으로 하는 영역이라고 환언할 수 있다. 또한 상기 제 2 영역을 Ga를 주성분으로 하는 영역이라고 환언할 수 있다.
또한 상기 제 1 영역과 상기 제 2 영역 사이에서 명확한 경계를 관찰할 수 없는 경우가 있다.
예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서는, 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray spectroscopy)을 사용하여 취득한 EDX 매핑으로부터, In을 주성분으로 하는 영역(제 1 영역)과, Ga를 주성분으로 하는 영역(제 2 영역)이 편재되고 혼합된 구조를 가지는 것을 확인할 수 있다.
CAC-OS를 트랜지스터에 사용하는 경우에는, 제 1 영역에 기인하는 도전성과 제 2 영역에 기인하는 절연성이 상보적으로 작용함으로써, 스위칭 기능(On/Off 기능)을 CAC-OS에 부여할 수 있다. 즉, CAC-OS는 재료의 일부에서는 도전성 기능을 가지고 재료의 다른 일부에서는 절연성 기능을 가지고, 재료의 전체로서는 반도체로서의 기능을 가진다. 도전성의 기능과 절연성의 기능을 분리함으로써, 양쪽의 기능을 최대한 높일 수 있다. 따라서 CAC-OS를 트랜지스터에 사용함으로써, 높은 온 전류(Ion), 높은 전계 효과 이동도(μ), 및 양호한 스위칭 동작을 실현할 수 있다.
산화물 반도체는 다양한 구조를 가지고, 각각이 상이한 특성을 가진다. 본 발명의 일 형태의 산화물 반도체는 비정질 산화물 반도체, 다결정 산화물 반도체, a-like OS, CAC-OS, nc-OS, CAAC-OS 중 2종류 이상을 가져도 좋다.
<산화물 반도체를 가지는 트랜지스터>
이어서, 상기 산화물 반도체를 트랜지스터에 사용하는 경우에 대하여 설명한다.
상기 산화물 반도체를 트랜지스터에 사용함으로써, 전계 효과 이동도가 높은 트랜지스터를 실현할 수 있다. 또한 신뢰성이 높은 트랜지스터를 실현할 수 있다.
트랜지스터에는 캐리어 농도가 낮은 산화물 반도체를 사용하는 것이 바람직하다. 예를 들어 산화물 반도체의 캐리어 농도는 1×1017cm-3 이하, 바람직하게는 1×1015cm-3 이하, 더 바람직하게는 1×1013cm-3 이하, 더욱 바람직하게는 1×1011cm-3 이하, 더욱더 바람직하게는 1×1010cm-3 미만이고, 1×10-9cm-3 이상이다. 또한, 산화물 반도체막의 캐리어 농도를 낮추는 경우에는, 산화물 반도체막 내의 불순물 농도를 낮추고, 결함 준위 밀도를 낮추면 좋다. 본 명세서 등에서, 불순물 농도가 낮고, 결함 준위 밀도가 낮은 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 한다. 또한, 캐리어 농도가 낮은 산화물 반도체를 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체라고 부르는 경우가 있다. 또한 본 명세서 등에서는, 채널 형성 영역의 금속 산화물의 캐리어 농도가 1×1016cm-3 이하인 경우를 실질적으로 고순도 진성이라고 정의한다.
또한 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 결함 준위 밀도가 낮기 때문에, 트랩 준위 밀도도 낮아지는 경우가 있다.
또한 산화물 반도체의 트랩 준위에 포획된 전하는 소실되는 데 걸리는 시간이 길어, 마치 고정 전하처럼 작용하는 경우가 있다. 그러므로 트랩 준위 밀도가 높은 산화물 반도체에 채널 형성 영역이 형성되는 트랜지스터는 전기 특성이 불안정해지는 경우가 있다.
또한 산화물 반도체를 사용한 트랜지스터는 산화물 반도체 내의 채널 형성 영역에 불순물 및 산소 결손이 존재하면, 상기 산화물 반도체가 저저항화되는 경우가 있다. 또한 전기 특성이 변동되기 쉬워 신뢰성이 저하되는 경우가 있다.
채널 형성 영역에 산화물 반도체를 사용한 트랜지스터에 있어서는, 채널 형성 영역에 저저항 영역이 형성되면 상기 저저항 영역에 트랜지스터의 소스 전극과 드레인 전극 사이의 누설 전류(기생 채널)가 발생하기 쉽다. 또한 상기 기생 채널에 의하여 트랜지스터의 노멀리 온화, 누설 전류의 증대, 스트레스 인가로 인한 문턱 전압의 변동(시프트) 등 트랜지스터의 특성 불량이 일어나기 쉬워진다. 또한 트랜지스터의 가공 정밀도가 낮으면 트랜지스터 간에서 상기 기생 채널에 편차가 생김으로써, 트랜지스터 특성에 편차가 생긴다.
따라서 트랜지스터의 전기 특성을 안정시키기 위해서는, 산화물 반도체 내의 불순물 농도를 저감하는 것이 유효하다. 또한 산화물 반도체 내의 불순물 농도를 저감하기 위해서는, 근접한 막 내의 불순물 농도도 저감하는 것이 바람직하다.
<불순물>
여기서, 산화물 반도체 내에서의 각 불순물의 영향에 대하여 설명한다.
산화물 반도체에 불순물이 혼입되면, 결함 준위 또는 산소 결손이 형성되는 경우가 있다. 따라서 산화물 반도체의 채널 형성 영역에 불순물이 혼입되면, 산화물 반도체를 사용한 트랜지스터의 전기 특성이 변동되기 쉽고, 신뢰성이 저하되는 경우가 있다. 또한 채널 형성 영역에 산소 결손이 포함되면, 트랜지스터는 노멀리 온 특성(게이트 전극에 전압을 인가하지 않아도 채널이 존재하고 트랜지스터에 전류가 흐르는 특성)을 가지기 쉽다.
금속 산화물을 사용한 트랜지스터는 금속 산화물 내의 불순물 및 산소 결손으로 인하여 그 전기 특성이 변동되어, 노멀리 온 특성을 가지기 쉽다. 또한 금속 산화물 내에 적당량을 넘은 과잉 산소를 포함한 상태에서 상기 트랜지스터를 구동한 경우, 과잉 산소 원자의 가수가 변화되고 상기 트랜지스터의 전기 특성이 변동되어, 신뢰성이 저하되는 경우가 있다.
또한 산화물 반도체의 채널 형성 영역에 불순물이 존재하면, 채널 형성 영역의 결정성이 낮아지는 경우가 있고, 채널 형성 영역과 접하여 제공되는 산화물의 결정성이 낮아지는 경우가 있다. 채널 형성 영역의 결정성이 낮으면, 트랜지스터의 안정성 또는 신뢰성이 저하되는 경향이 있다. 또한 채널 형성 영역과 접하여 제공되는 산화물의 결정성이 낮으면, 계면 준위가 형성되어 트랜지스터의 안정성 또는 신뢰성이 저하되는 경우가 있다.
금속 산화물 내의 불순물로서는, 예를 들어 수소, 질소, 알칼리 금속, 알칼리 토금속, 철, 니켈, 실리콘 등이 있다.
산화물 반도체에 14족 원소 중 하나인 실리콘이나 탄소가 포함되면, 산화물 반도체에서 결함 준위가 형성된다. 그러므로 산화물 반도체에서의 실리콘이나 탄소의 농도와 산화물 반도체와의 계면 근방의 실리콘이나 탄소의 농도(이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)에 의하여 얻어지는 농도)를 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 한다.
또한 산화물 반도체에 알칼리 금속 또는 알칼리 토금속이 포함되면, 결함 준위를 형성하고 캐리어를 생성하는 경우가 있다. 따라서 알칼리 금속 또는 알칼리 토금속이 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로, SIMS에 의하여 얻어지는 산화물 반도체 내의 알칼리 금속 또는 알칼리 토금속의 농도를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다.
또한 산화물 반도체에 질소가 포함되면, 캐리어인 전자가 발생하고 캐리어 농도가 증가되어 n형화되기 쉽다. 이 결과, 질소가 포함되어 있는 산화물 반도체를 반도체층에 사용한 트랜지스터는 노멀리 온 특성이 되기 쉽다. 또는 산화물 반도체에 질소가 포함되면, 트랩 준위가 형성되는 경우가 있다. 이 결과, 트랜지스터의 전기 특성이 불안정해지는 경우가 있다. 그러므로, SIMS에 의하여 얻어지는 산화물 반도체 내의 질소 농도를 5×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더욱 바람직하게는 5×1017atoms/cm3 이하로 한다.
또한 산화물 반도체에 포함되는 수소는 금속 원자와 결합하는 산소와 반응하여 물이 되기 때문에, 산소 결손을 형성하는 경우가 있다. 상기 산소 결손에 수소가 들어감으로써, 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합하는 산소와 결합하여, 캐리어인 전자를 생성하는 경우가 있다. 따라서 수소가 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 산화물 반도체 내의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는, 산화물 반도체에서 SIMS에 의하여 얻어지는 수소 농도를 1×1020atoms/cm3 미만, 바람직하게는 1×1019atoms/cm3 미만, 더 바람직하게는 5×1018atoms/cm3 미만, 더 바람직하게는 1×1018atoms/cm3 미만으로 한다.
산소 결손에 수소가 들어간 결함(VOH)은 금속 산화물의 도너로서 기능할 수 있다. 그러나 상기 결함을 정량적으로 평가하는 것은 어렵다. 그러므로 금속 산화물은 도너 농도가 아니라 캐리어 농도로 평가되는 경우가 있다. 따라서 본 명세서 등에서는 금속 산화물의 파라미터로서, 도너 농도 대신에 전계가 인가되지 않는 상태를 상정한 캐리어 농도를 사용하는 경우가 있다. 즉, 본 명세서 등에 기재된 '캐리어 농도'는 '도너 농도'라고 환언할 수 있는 경우가 있다. 또한 본 명세서 등에 기재된 '캐리어 농도'는 '캐리어 밀도'라고 환언할 수 있다.
불순물이 충분히 저감된 산화물 반도체를 트랜지스터의 채널 형성 영역에 사용함으로써, 안정된 전기 특성을 부여할 수 있다.
<<기타 반도체 재료>>
산화물(230)에 사용할 수 있는 반도체 재료는 상술한 금속 산화물에 한정되지 않는다. 산화물(230)로서, 밴드 갭을 가지는 반도체 재료(제로 갭 반도체가 아닌 반도체 재료)를 사용하여도 좋다. 예를 들어, 실리콘 등의 단체 원소의 반도체, 비소화 갈륨 등의 화합물 반도체, 반도체로서 기능하는 층상 물질(원자층 물질, 2차원 재료 등이라고도 함) 등을 반도체 재료에 사용하는 것이 바람직하다. 특히, 반도체로서 기능하는 층상 물질을 반도체 재료에 사용하면 적합하다.
여기서, 본 명세서 등에서 층상 물질이란 층상의 결정 구조를 가지는 재료군의 총칭이다. 층상의 결정 구조는 공유 결합이나 이온 결합에 의하여 형성되는 층이, 반데르발스 힘과 같은 공유 결합이나 이온 결합보다 약한 결합에 의하여 적층되는 구조이다. 층상 물질은 단위층 내에서의 전기 전도성이 높고, 즉 2차원 전기 전도성이 높다. 반도체로서 기능하고, 또한 2차원 전기 전도성이 높은 재료를 채널 형성 영역에 사용함으로써, 온 전류가 큰 트랜지스터를 제공할 수 있다.
층상 물질로서 그래핀, 실리센, 칼코젠화물 등이 있다. 칼코젠화물은 칼코젠을 포함하는 화합물이다. 또한 칼코젠이란 16족에 속하는 원소의 총칭이고, 산소, 황, 셀레늄, 텔루륨, 폴로늄, 리버모륨이 포함된다. 또한 칼코젠화물로서 전이 금속 칼코제나이드, 13족 칼코제나이드 등을 들 수 있다.
산화물(230)로서, 예를 들어 반도체로서 기능하는 전이 금속 칼코제나이드를 사용하는 것이 바람직하다. 산화물(230)로서 적용할 수 있는 전이 금속 칼코제나이드로서, 구체적으로는 황화 몰리브데넘(대표적으로는 MoS2), 셀레늄화 몰리브데넘(대표적으로는 MoSe2), 몰리브데넘 텔루륨(대표적으로는 MoTe2), 황화 텅스텐(대표적으로는 WS2), 셀레늄화 텅스텐(대표적으로는 WSe2), 텅스텐 텔루륨(대표적으로는 WTe2), 황화 하프늄(대표적으로는 HfS2), 셀레늄화 하프늄(대표적으로는 HfSe2), 황화 지르코늄(대표적으로는 ZrS2), 셀레늄화 지르코늄(대표적으로는 ZrSe2) 등을 들 수 있다.
<반도체 장치의 변형예>
이하에서는, 도 4의 (A) 내지 (D)를 사용하여 본 발명의 일 형태인 반도체 장치의 일례에 대하여 설명한다.
도 4의 (A)에는 반도체 장치의 상면도를 도시하였다. 또한, 도 4의 (B)는 도 4의 (A)에 A1-A2의 일점쇄선으로 나타낸 부분에 대응하는 단면도이다. 또한, 도 4의 (C)는 도 4의 (A)에 A3-A4의 일점쇄선으로 나타낸 부분에 대응하는 단면도이다. 또한, 도 4의 (D)는 도 4의 (A)에 A5-A6의 일점쇄선으로 나타낸 부분에 대응하는 단면도이다. 도 4의 (A)의 상면도에서는 도면의 명료화를 위하여 일부의 요소를 생략하였다.
또한, 도 4의 (A) 내지 (D)에 도시된 반도체 장치에 있어서, <반도체 장치의 구성예>에 나타낸 반도체 장치를 구성하는 구조와 같은 기능을 가지는 구조에는, 같은 부호를 부기한다. 또한 본 항목에서도 반도체 장치의 구성 재료로서는 <반도체 장치의 구성예>에서 자세히 설명한 재료를 사용할 수 있다.
<<반도체 장치의 변형예 1>>
도 4의 (A) 내지 (D)에 도시된 반도체 장치는 도 1의 (A) 내지 (D)에 도시된 반도체 장치의 변형예이다. 도 4의 (A) 내지 (D)에 도시된 반도체 장치는 도 1의 (A) 내지 (D)에 도시된 반도체 장치와 절연체(283) 및 절연체(284)의 형상이 상이하다. 또한 절연체(274) 및 절연체(287)를 가지는 점이 상이하다.
도 4의 (A) 내지 (D)에 도시된 반도체 장치에서는, 절연체(212), 절연체(214), 절연체(216), 절연체(222), 절연체(224), 절연체(254), 절연체(280), 및 절연체(282)가 패터닝되어 있고, 절연체(212), 절연체(214), 절연체(216), 절연체(222), 절연체(224), 절연체(254), 절연체(280), 및 절연체(282)의 측면에 접하여 절연체(287)가 제공된다. 또한, 절연체(283) 및 절연체(284)는 절연체(212), 절연체(214), 절연체(216), 절연체(222), 절연체(224), 절연체(254), 절연체(280), 절연체(282), 및 절연체(287)를 덮는 구조이다. 즉, 절연체(283)는 절연체(282)의 상면과, 절연체(287)의 상면 및 측면과, 절연체(211)의 상면에 접하고, 절연체(284)는 절연체(283)의 상면 및 측면에 접한다. 이로써, 산화물(230) 등을 포함하는 절연체(214), 절연체(216), 절연체(222), 절연체(224), 절연체(254), 절연체(280), 절연체(282), 및 절연체(287)는 절연체(283) 및 절연체(284)와 절연체(211)에 의하여, 외부로부터 격리된다. 환언하면, 트랜지스터(200)는 절연체(283) 및 절연체(284)와 절연체(211)로 밀봉된 영역 내에 배치된다.
예를 들어, 절연체(212), 절연체(214), 절연체(287), 및 절연체(282)를 수소를 포획 및 고착하는 기능을 가지는 재료를 사용하여 형성하고, 절연체(211), 절연체(283), 및 절연체(284)를 수소 및 산소의 확산을 억제하는 기능을 가지는 재료를 사용하여 형성하는 것이 바람직하다. 대표적으로는, 절연체(212), 절연체(214), 절연체(287), 및 절연체(282)로서는 산화 알루미늄을 사용할 수 있다. 또한 대표적으로는 절연체(211), 절연체(283), 및 절연체(284)로서는 질화 실리콘을 사용할 수 있다.
상기 구성으로 함으로써, 상기 밀봉된 영역 외에 포함되는 수소가 상기 밀봉된 영역 내에 혼입되는 것을 억제할 수 있다.
또한, 도 4의 (A) 내지 (D)에 도시된 트랜지스터(200)에서는 절연체(211), 절연체(283), 및 절연체(284)를 단층으로서 제공하는 구성을 나타내었지만, 본 발명은 이에 한정되는 것이 아니다. 예를 들어, 절연체(211), 절연체(283), 및 절연체(284) 각각을 2층 이상의 적층 구조로 제공하는 구성으로 하여도 좋다.
절연체(274)는 층간막으로서 기능한다. 절연체(274)는 절연체(214)보다 유전율이 낮은 것이 바람직하다. 유전율이 낮은 재료를 층간막으로 함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 절연체(274)는 예를 들어 절연체(280)와 같은 재료를 사용하여 제공할 수 있다.
<반도체 장치의 제작 방법>
다음으로, 도 4의 (A) 내지 (D)에 도시된 본 발명의 일 형태인 반도체 장치의 제작 방법을 도 5 내지 도 21을 사용하여 설명한다.
도 5의 (A), 도 6의 (A), 도 7의 (A), 도 8의 (A), 도 9의 (A), 도 10의 (A), 도 11의 (A), 도 12의 (A), 도 13의 (A), 도 14의 (A), 도 15의 (A), 도 16의 (A), 도 17의 (A), 도 18의 (A), 도 19의 (A), 도 20의 (A), 및 도 21의 (A)는 상면도를 나타낸 것이다. 또한, 도 5의 (B), 도 6의 (B), 도 7의 (B), 도 8의 (B), 도 9의 (B), 도 10의 (B), 도 11의 (B), 도 12의 (B), 도 13의 (B), 도 14의 (B), 도 15의 (B), 도 16의 (B), 도 17의 (B), 도 18의 (B), 도 19의 (B), 도 20의 (B), 및 도 21의 (B)는 각각, 도 5의 (A), 도 6의 (A), 도 7의 (A), 도 8의 (A), 도 9의 (A), 도 10의 (A), 도 11의 (A), 도 12의 (A), 도 13의 (A), 도 14의 (A), 도 15의 (A), 도 16의 (A), 도 17의 (A), 도 18의 (A), 도 19의 (A), 도 20의 (A), 및 도 21의 (A)에 A1-A2의 일점쇄선으로 나타낸 부분에 대응하는 단면도이고, 트랜지스터(200)의 채널 길이 방향의 단면도이기도 하다. 또한, 도 5의 (C), 도 6의 (C), 도 7의 (C), 도 8의 (C), 도 9의 (C), 도 10의 (C), 도 11의 (C), 도 12의 (C), 도 13의 (C), 도 14의 (C), 도 15의 (C), 도 16의 (C), 도 17의 (C), 도 18의 (C), 도 19의 (C), 도 20의 (C), 및 도 21의 (C)는 각각, 도 5의 (A), 도 6의 (A), 도 7의 (A), 도 8의 (A), 도 9의 (A), 도 10의 (A), 도 11의 (A), 도 12의 (A), 도 13의 (A), 도 14의 (A), 도 15의 (A), 도 16의 (A), 도 17의 (A), 도 18의 (A), 도 19의 (A), 도 20의 (A), 및 도 21의 (A)에 A3-A4의 일점쇄선으로 나타낸 부분에 대응하는 단면도이고, 트랜지스터(200)의 채널 폭 방향의 단면도이기도 하다. 또한, 도 5의 (D), 도 6의 (D), 도 7의 (D), 도 8의 (D), 도 9의 (D), 도 10의 (D), 도 11의 (D), 도 12의 (D), 도 13의 (D), 도 14의 (D), 도 15의 (D), 도 16의 (D), 도 17의 (D), 도 18의 (D), 도 19의 (D), 도 20의 (D), 및 도 21의 (D)는 각각, 도 5의 (A), 도 6의 (A), 도 7의 (A), 도 8의 (A), 도 9의 (A), 도 10의 (A), 도 11의 (A), 도 12의 (A), 도 13의 (A), 도 14의 (A), 도 15의 (A), 도 16의 (A), 도 17의 (A), 도 18의 (A), 도 19의 (A), 도 20의 (A), 및 도 21의 (A)에 A5-A6의 일점쇄선으로 나타낸 부분의 단면도이다. 또한, 도 5의 (A), 도 6의 (A), 도 7의 (A), 도 8의 (A), 도 9의 (A), 도 10의 (A), 도 11의 (A), 도 12의 (A), 도 13의 (A), 도 14의 (A), 도 15의 (A), 도 16의 (A), 도 17의 (A), 도 18의 (A), 도 19의 (A), 도 20의 (A), 및 도 21의 (A)의 상면도에서는, 도면의 명료화를 위하여 일부의 요소를 생략하였다.
우선, 기판(도시하지 않았음)을 준비하고, 상기 기판 위에 절연체(211)를 성막한다. 절연체(211)의 성막은 스퍼터링법, CVD법, 분자선 에피택시(MBE: Molecular Beam Epitaxy)법, 펄스 레이저 퇴적(PLD: Pulsed Laser Deposition)법, ALD법 등을 사용하여 수행할 수 있다.
또한 CVD법은 플라스마를 이용하는 플라스마 CVD(PECVD: Plasma Enhanced CVD)법, 열을 이용하는 열 CVD(TCVD: Thermal CVD)법, 광을 이용하는 광 CVD(Photo CVD)법 등으로 분류할 수 있다. 또한 사용하는 원료 가스에 따라 금속 CVD(MCVD: Metal CVD)법, 유기 금속 CVD(MOCVD: Metal Organic CVD)법으로 분류할 수 있다.
플라스마 CVD법으로, 비교적 낮은 온도에서 고품질의 막을 얻을 수 있다. 또한 열 CVD법은 플라스마를 사용하지 않기 때문에, 피처리물에 대한 플라스마 대미지를 작게 할 수 있는 성막 방법이다. 예를 들어 반도체 장치에 포함되는 배선, 전극, 소자(트랜지스터, 용량 소자 등) 등은 플라스마로부터 전하를 받아 차지 업하는 경우가 있다. 이때, 축적된 전하로 인하여 반도체 장치에 포함되는 배선, 전극, 소자 등이 파괴되는 경우가 있다. 한편, 플라스마를 사용하지 않는 열 CVD법의 경우, 이와 같은 플라스마 대미지가 생기지 않기 때문에 반도체 장치의 수율을 높일 수 있다. 또한 열 CVD법에서는 성막 시에 플라스마 대미지가 생기지 않기 때문에 결함이 적은 막을 얻을 수 있다.
또한 ALD법으로서는, 전구체 및 반응제의 반응을 열 에너지만으로 수행하는 열 ALD(Thermal ALD)법, 플라스마 여기된 반응제를 사용하는 PEALD(Plasma Enhanced ALD)법 등을 사용할 수 있다.
또한 ALD법에서는 원자의 성질인 자기 제어성을 이용하여 한 층씩 원자를 퇴적할 수 있기 때문에, 매우 얇게 성막할 수 있고, 종횡비가 높은 구조에 대한 성막이 가능하고, 핀홀 등의 결함이 적은 성막이 가능하고, 피복성이 우수한 성막이 가능하고, 저온에서의 성막이 가능하다는 등의 효과가 있다. PEALD(Plasma Enhanced ALD)법에서는 플라스마를 이용하면, 더 낮은 온도에서 성막할 수 있기 때문에 바람직한 경우가 있다. 또한 ALD법에서 사용하는 전구체에는 탄소 등의 불순물이 포함되는 경우가 있다. 그러므로 ALD법으로 제공된 막은, 다른 성막법으로 제공된 막과 비교하여 탄소 등의 불순물을 많이 포함하는 경우가 있다. 또한 불순물의 정량은 X선 광전자 분광법(XPS: X-ray Photoelectron Spectroscopy)을 사용하여 수행할 수 있다.
CVD법 및 ALD법은 타깃 등으로부터 방출되는 입자가 퇴적되는 성막 방법과는 달리, 피처리물의 표면에서의 반응에 의하여 막이 형성되는 성막 방법이다. 따라서 피처리물의 형상의 영향을 받기 어렵고, 단차 피복성이 양호한 성막 방법이다. 특히, ALD법은 우수한 단차 피복성과 우수한 두께 균일성을 가지기 때문에, 종횡비가 높은 개구부의 표면을 피복하는 경우 등에 적합하다. 다만 ALD법은 성막 속도가 비교적 느리기 때문에, 성막 속도가 빠른 CVD법 등의 다른 성막 방법과 조합하여 사용되는 것이 바람직한 경우도 있다.
CVD법 및 ALD법은 원료 가스의 유량비를 변화시킴으로써, 얻어지는 막의 조성을 제어할 수 있다. 예를 들어 CVD법 및 ALD법은 원료 가스의 유량비를 변화시킴으로써, 임의의 조성의 막을 성막할 수 있다. 또한 예를 들어 CVD법 및 ALD법은 성막하면서 원료 가스의 유량비를 변화시킴으로써, 조성이 연속적으로 변화된 막을 성막할 수 있다. 원료 가스의 유량비를 변화시키면서 성막하는 경우, 복수의 성막실을 사용하여 성막하는 경우에 비하여, 반송이나 압력 조정에 걸리는 시간이 불필요하기 때문에, 성막에 걸리는 시간을 단축할 수 있다. 따라서 반도체 장치의 생산성을 높일 수 있는 경우가 있다.
본 실시형태에서는, 절연체(211)로서 CVD법으로 질화 실리콘을 성막한다.
다음으로, 절연체(211) 위에 절연체(212)를 성막한다. 절연체(212)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 본 실시형태에서는, 절연체(212)로서 스퍼터링법으로 질화 실리콘을 성막한다.
이와 같이, 절연체(211) 및 절연체(212)로서 질화 실리콘 등 구리가 투과하기 어려운 절연체를 사용함으로써, 절연체(211)보다 아래층(도시하지 않았음)의 도전체에 구리 등 확산되기 쉬운 금속을 사용하여도, 상기 금속이 절연체(211) 및 절연체(212)를 통하여 위쪽으로 확산되는 것을 억제할 수 있다. 또한 질화 실리콘과 같은 물, 수소 등 불순물이 투과하기 어려운 절연체를 사용함으로써, 절연체(211)보다 아래층에 포함되는 물, 수소 등의 불순물의 확산을 억제할 수 있다.
다음으로, 절연체(212) 위에 절연체(214)를 성막한다. 절연체(214)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 본 실시형태에서는 절연체(214)로서 산화 알루미늄을 사용한다.
절연체(212)의 수소 농도는 절연체(211)의 수소 농도보다 낮고, 절연체(214)의 수소 농도는 절연체(212)의 수소 농도보다 낮은 것이 바람직하다. 절연체(212)로서 스퍼터링법으로 질화 실리콘을 성막함으로써, CVD법으로 질화 실리콘을 성막하는 절연체(211)보다 수소 농도가 낮은 질화 실리콘을 형성할 수 있다. 또한 절연체(214)를 산화 알루미늄으로 함으로써, 절연체(212)보다 수소 농도를 낮게 할 수 있다.
이 후의 공정에서 절연체(214) 위에 트랜지스터(200)를 형성하지만, 트랜지스터(200)에 근접되는 막은 수소 농도가 비교적 낮은 것이 바람직하고, 수소 농도가 비교적 높은 막은 트랜지스터(200)로부터 이격하여 배치하는 것이 바람직하다.
다음으로, 절연체(214) 위에 절연체(216)를 성막한다. 절연체(216)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 본 실시형태에서는 절연체(216)로서 산화 실리콘 또는 산화질화 실리콘을 사용한다. 또한 절연체(216)는 수소 원자가 저감 또는 제거된 가스를 사용한 성막 방법으로 성막하는 것이 바람직하다. 이로써, 절연체(216)의 수소 농도를 저감할 수 있다.
다음으로, 절연체(216)에, 절연체(214)에 도달하는 개구를 형성한다. 개구에는 예를 들어 홈이나 슬릿 등도 포함된다. 또한 개구가 형성된 영역을 가리켜 개구부라고 하는 경우가 있다. 개구의 형성에는 웨트 에칭을 사용하여도 좋지만, 드라이 에칭을 사용하는 것이 미세 가공을 하기 위해서는 더 바람직하다. 또한 절연체(214)로서는, 절연체(216)를 에칭하여 홈을 형성하는 경우의 에칭 스토퍼막으로서 기능하는 절연체를 선택하는 것이 바람직하다. 예를 들어 홈을 형성하는 절연체(216)에 산화 실리콘 또는 산화질화 실리콘을 사용한 경우에는, 절연체(214)에 질화 실리콘, 산화 알루미늄, 산화 하프늄을 사용하는 것이 좋다.
드라이 에칭 장치로서는 평행 평판형 전극을 가지는 용량 결합형 플라스마(CCP: Capacitively Coupled Plasma) 에칭 장치를 사용할 수 있다. 평행 평판형 전극을 가지는 용량 결합형 플라스마 에칭 장치는, 평행 평판형 전극 중 한쪽에 고주파 전압을 인가하는 구성을 가져도 좋다. 또는 평행 평판형 전극 중 한쪽에 복수의 상이한 고주파 전압을 인가하는 구성을 가져도 좋다. 또는 평행 평판형 전극의 각각에 주파수가 같은 고주파 전압을 인가하는 구성을 가져도 좋다. 또는 평행 평판형 전극의 각각에 주파수가 상이한 고주파 전압을 인가하는 구성을 가져도 좋다. 또는 고밀도 플라스마원을 가지는 드라이 에칭 장치를 사용할 수 있다. 고밀도 플라스마원을 가지는 드라이 에칭 장치로서는, 예를 들어 유도 결합형 플라스마(ICP: Inductively Coupled Plasma) 에칭 장치 등을 사용할 수 있다.
개구의 형성 후에, 도전체(205a)가 되는 도전막을 성막한다. 상기 도전막은 산소의 투과를 억제하는 기능을 가지는 도전체를 포함하는 것이 바람직하다. 예를 들어 질화 탄탈럼, 질화 텅스텐, 질화 타이타늄 등을 사용할 수 있다. 또는 산소의 투과를 억제하는 기능을 가지는 도전체와 탄탈럼, 텅스텐, 타이타늄, 몰리브데넘, 알루미늄, 구리, 몰리브데넘 텅스텐 합금과의 적층막으로 할 수 있다. 상기 도전막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다.
본 실시형태에서는, 도전체(205a)가 되는 도전막을 다층 구조로 한다. 우선, 스퍼터링법으로 질화 탄탈럼을 성막하고, 상기 질화 탄탈럼 위에 질화 타이타늄을 적층한다. 이러한 금속 질화물을 도전체(205b)의 아래층에 사용함으로써, 후술하는 도전체(205b)가 되는 도전막으로서 구리 등 확산되기 쉬운 금속을 사용하여도 상기 금속이 도전체(205a)로부터 외부로 확산되는 것을 방지할 수 있다.
다음으로, 도전체(205b)가 되는 도전막을 성막한다. 상기 도전막의 성막은 도금법, 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 본 실시형태에서는, 상기 도전막으로서 구리 등 저저항 도전성 재료를 성막한다.
다음으로 CMP 처리를 수행함으로써, 도전체(205a)가 되는 도전막, 그리고 도전체(205b)가 되는 도전막의 일부를 제거하여 절연체(216)를 노출시킨다. 그 결과, 개구부에만 도전체(205a) 및 도전체(205b)가 잔존한다. 이로써, 상면이 평탄한 도전체(205)를 형성할 수 있다(도 5의 (A) 내지 (D) 참조). 또한 상기 CMP 처리에 의하여 절연체(216)의 일부가 제거되는 경우가 있다.
또한, 상기에서는 도전체(205)를 절연체(216)의 개구에 매립되도록 형성하였지만, 본 발명의 일 형태는 이에 한정되는 것이 아니다. 예를 들어, 절연체(214) 위에 도전체(205)를 형성하고, 도전체(205) 위에 절연체(216)를 성막하고, 절연체(216)에 CMP 처리를 수행함으로써 절연체(216)의 일부를 제거하여 도전체(205)의 표면을 노출시키면 좋다.
다음으로, 절연체(216) 및 도전체(205) 위에 절연체(222)를 성막한다. 절연체(222)로서 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 성막하는 것이 좋다. 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체는 산소, 수소, 및 물에 대한 배리어성을 가진다. 절연체(222)가 수소 및 물에 대한 배리어성을 가짐으로써, 트랜지스터(200)의 주변에 제공된 구조체에 포함되는 수소 및 물이 절연체(222)를 통하여 트랜지스터(200)의 내측으로 확산되는 것이 억제되고, 산화물(230) 내의 산소 결손의 생성을 억제할 수 있다.
절연체(222)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다.
이어서 가열 처리를 수행하는 것이 바람직하다. 가열 처리는 250℃ 이상 650℃ 이하, 바람직하게는 300℃ 이상 500℃ 이하, 더 바람직하게는 320℃ 이상 450℃ 이하에서 수행하면 좋다. 또한 가열 처리는 질소 가스 또는 불활성 가스 분위기, 또는 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 수행한다. 예를 들어, 질소 가스와 산소 가스의 혼합 분위기에서 가열 처리를 하는 경우, 산소 가스를 20% 정도로 하면 좋다. 또한 가열 처리는 감압 상태에서 수행하여도 좋다. 또는 가열 처리는 질소 가스 또는 불활성 가스 분위기에서 가열 처리를 수행한 후에, 이탈된 산소를 보충하기 위하여 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 수행하여도 좋다.
또한, 상기 가열 처리에서 사용하는 가스는 고순도화되어 있는 것이 바람직하다. 예를 들어, 상기 가열 처리에서 사용하는 가스에 포함되는 수분량이 1ppb 이하, 바람직하게는 0.1ppb 이하, 더 바람직하게는 0.05ppb 이하로 하면 좋다. 고순도화된 가스를 사용하여 가열 처리를 수행함으로써, 절연체(222) 등에 수분 등이 들어가는 것을 가능한 한 방지할 수 있다.
본 실시형태에서는, 가열 처리로서, 절연체(222)의 성막 후에, 질소 가스의 유량을 4slm, 산소 가스의 유량을 1slm로 하고, 400℃의 온도에서 1시간의 처리를 수행한다. 상기 가열 처리에 의하여, 절연체(222)에 포함되는 물, 수소 등의 불순물을 제거하는 것 등이 가능하다. 또한, 절연체(222)로서, 하프늄을 포함하는 산화물을 사용하는 경우, 상기 가열 처리에 의하여 절연체(222)의 결정성을 향상시킬 수 있다. 또한 가열 처리는 절연체(224)의 성막 후 등의 타이밍에 수행할 수도 있다.
다음으로, 절연체(222) 위에 절연체(224)를 성막한다. 절연체(224)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 본 실시형태에서는, 절연체(224)로서 CVD법으로 산화 실리콘 또는 산화질화 실리콘을 성막한다. 절연체(224)는 수소 원자가 저감 또는 제거된 가스를 사용한 성막 방법으로 성막하는 것이 바람직하다. 이로써, 절연체(224)의 수소 농도를 저감할 수 있다. 절연체(224)는 추후의 공정에서 산화물(230a)과 접하는 절연체(224)가 되기 때문에, 이와 같이 수소 농도가 저감되어 있는 것이 적합하다.
여기서, 절연체(224)에 과잉 산소 영역을 형성하기 위하여, 감압 상태에서 산소를 포함한 플라스마 처리를 수행하여도 좋다. 산소를 포함한 플라스마 처리에는, 예를 들어 마이크로파를 사용한 고밀도 플라스마를 발생시키는 전원을 가지는 장치를 사용하는 것이 바람직하다. 또는 기판 측에 RF(Radio Frequency)를 인가하는 전원을 가져도 좋다. 고밀도 플라스마를 사용함으로써 고밀도의 산소 라디칼을 생성할 수 있고, 기판 측에 RF를 인가함으로써 고밀도 플라스마에 의하여 생성된 산소 라디칼을 절연체(224) 내에 효율적으로 도입할 수 있다. 또는 이 장치를 사용하여 불활성 가스를 포함한 플라스마 처리를 수행한 후에, 이탈된 산소를 보충하기 위하여 산소를 포함한 플라스마 처리를 수행하여도 좋다. 또한 상기 플라스마 처리의 조건을 적절히 선택함으로써, 절연체(224)에 포함되는 물, 수소 등의 불순물을 제거할 수 있다. 이 경우, 가열 처리는 수행하지 않아도 된다.
여기서, 절연체(224) 위에 예를 들어 스퍼터링법으로 산화 알루미늄을 성막한 후, 절연체(224)에 도달할 때까지 CMP 처리를 수행하여도 좋다. 상기 CMP 처리를 수행함으로써, 절연체(224)의 표면의 평탄화 및 평활화를 수행할 수 있다. 상기 산화 알루미늄을 절연체(224) 위에 배치하고 CMP 처리를 수행함으로써, CMP 처리의 종점 검출이 용이해진다. 또한 CMP 처리에 의하여 절연체(224)의 일부가 연마되어 절연체(224)의 막 두께가 얇아지는 경우가 있지만, 절연체(224)의 성막 시에 막 두께를 조정하면 좋다. 절연체(224)의 표면의 평탄화 및 평활화를 수행함으로써, 나중에 성막하는 산화물의 피복률의 악화를 방지하고, 반도체 장치의 수율 저하를 방지할 수 있는 경우가 있다. 또한 절연체(224) 위에 스퍼터링법으로 산화 알루미늄을 성막함으로써, 절연체(224)에 산소를 첨가할 수 있어 바람직하다.
다음으로, 절연체(224) 위에 산화막(230A)과 산화막(230B)을 이 순서대로 성막한다(도 5의 (A) 내지 (D) 참조). 또한, 산화막(230A) 및 산화막(230B)은 대기 환경에 노출시키지 않고 연속적으로 성막하는 것이 바람직하다. 대기 개방을 하지 않고 성막함으로써, 산화막(230A) 위 및 산화막(230B) 위에 대기 환경으로부터의 불순물 또는 수분이 부착되는 것을 방지할 수 있고, 산화막(230A)과 산화막(230B)의 계면 근방을 청정하게 유지할 수 있다.
산화막(230A) 및 산화막(230B)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다.
예를 들어 산화막(230A) 및 산화막(230B)을 스퍼터링법으로 성막하는 경우에는, 스퍼터링 가스로서 산소 또는 산소와 희가스의 혼합 가스를 사용한다. 스퍼터링 가스에 포함되는 산소의 비율을 높임으로써, 성막되는 산화막 내의 과잉 산소를 증가시킬 수 있다. 또한 상기 산화막을 스퍼터링법으로 성막하는 경우에는, 상기 In-M-Zn 산화물 타깃 등을 사용할 수 있다.
특히, 산화막(230A)의 성막 시에 스퍼터링 가스에 포함되는 산소의 일부가 절연체(224)에 공급되는 경우가 있다. 따라서 상기 스퍼터링 가스에 포함되는 산소의 비율은 70% 이상, 바람직하게는 80% 이상, 더 바람직하게는 100%로 하면 좋다.
또한 산화막(230B)을 스퍼터링법으로 형성하는 경우, 스퍼터링 가스에 포함되는 산소의 비율을 30% 초과 100% 이하, 바람직하게는 70% 이상 100% 이하로 하여 성막하면, 산소 과잉형 산화물 반도체가 형성된다. 산소 과잉형 산화물 반도체를 채널 형성 영역에 사용한 트랜지스터에서는 비교적 높은 신뢰성을 얻을 수 있다. 다만 본 발명의 일 형태는 이에 한정되지 않는다. 산화막(230B)을 스퍼터링법으로 형성하는 경우, 스퍼터링 가스에 포함되는 산소의 비율을 1% 이상 30% 이하, 바람직하게는 5% 이상 20% 이하로 하여 성막하면, 산소 결핍형 산화물 반도체가 형성된다. 산소 결핍형 산화물 반도체를 채널 형성 영역에 사용한 트랜지스터에서는 비교적 높은 전계 효과 이동도를 얻을 수 있다. 또한 기판을 가열하면서 성막함으로써 상기 산화막의 결정성을 향상시킬 수 있다.
본 실시형태에서는, 산화막(230A)을 스퍼터링법으로 In:Ga:Zn=1:3:4[원자수비]의 산화물 타깃을 사용하여 성막한다. 또한, 산화막(230B)을 스퍼터링법으로 In:Ga:Zn=4:2:4.1[원자수비]의 산화물 타깃을 사용하여 성막한다. 또한 각 산화막은, 성막 조건 및 원자수비를 적절히 선택함으로써 산화물(230a) 및 산화물(230b)에 요구되는 특성에 맞추어 형성되는 것이 좋다.
다음으로, 산화막(230B) 위에 산화막(243A)을 성막한다(도 5의 (A) 내지 (D) 참조). 산화막(243A)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 산화막(243A)은 In에 대한 Ga의 원자수비가 산화막(230B)의 In에 대한 Ga의 원자수비보다 높은 것이 바람직하다. 본 실시형태에서는, 산화막(243A)을 스퍼터링법으로 In:Ga:Zn=1:3:4[원자수비]의 산화물 타깃을 사용하여 성막한다.
또한 절연체(222), 절연체(224), 산화막(230A), 산화막(230B), 및 산화막(243A)을 대기에 노출시키지 않고 성막하는 것이 바람직하다. 예를 들어 멀티 체임버 방식의 성막 장치를 사용하면 좋다.
다음으로, 가열 처리를 수행하는 것이 바람직하다. 가열 처리는 산화막(230A), 산화막(230B), 및 산화막(243A)이 다결정화되지 않는 온도 범위에서 수행하는 것이 좋고, 250℃ 이상 650℃ 이하, 바람직하게는 400℃ 이상 600℃ 이하에서 수행하는 것이 좋다. 또한 가열 처리는 질소 가스 또는 불활성 가스 분위기, 또는 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 수행한다. 예를 들어, 질소 가스와 산소 가스의 혼합 분위기에서 가열 처리를 하는 경우, 산소 가스를 20% 정도로 하면 좋다. 또한 가열 처리는 감압 상태에서 수행하여도 좋다. 또는 가열 처리는 질소 가스 또는 불활성 가스 분위기에서 가열 처리를 수행한 후에, 이탈된 산소를 보충하기 위하여 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 수행하여도 좋다.
또한, 상기 가열 처리에서 사용하는 가스는 고순도화되어 있는 것이 바람직하다. 예를 들어, 상기 가열 처리에서 사용하는 가스에 포함되는 수분량이 1ppb 이하, 바람직하게는 0.1ppb 이하, 더 바람직하게는 0.05ppb 이하로 하면 좋다. 고순도화된 가스를 사용하여 가열 처리를 수행함으로써, 산화막(230A), 산화막(230B), 산화막(243A) 등에 수분 등이 들어가는 것을 가능한 한 방지할 수 있다.
본 실시형태에서는, 가열 처리로서 질소 분위기에 있어서 550℃의 온도에서 1시간의 처리를 수행한 후에, 연속적으로 산소 분위기에 있어서 550℃의 온도에서 1시간의 처리를 수행한다. 상기 가열 처리에 의하여, 산화막(230A) 내, 산화막(230B) 내, 및 산화막(243A) 내의 물, 수소 등의 불순물의 제거 등이 가능하다. 또한, 상기 가열 처리에 의하여 산화막(230B)의 결정성을 향상시켜, 밀도가 더 높고, 치밀한 구조로 할 수 있다. 이로써, 산화막(230B) 내에서의 산소 또는 불순물의 확산을 억제할 수 있다.
다음으로, 산화막(243A) 위에 도전막(242A)을 성막한다(도 5의 (A) 내지 (D) 참조). 도전막(242A)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 또한 도전막(242A)을 성막하기 전에 가열 처리를 수행하여도 좋다. 상기 가열 처리는 감압하에서 수행하고, 대기에 노출시키지 않고 연속하여 도전막(242A)을 성막하여도 좋다. 이와 같은 처리를 수행함으로써, 산화막(243A)의 표면 등에 흡착되어 있는 수분 및 수소를 제거하고, 또한 산화막(230A) 내, 산화막(230B) 내, 및 산화막(243A) 내의 수분 농도 및 수소 농도를 저감시킬 수 있다. 가열 처리의 온도는 100℃ 이상 400℃ 이하가 바람직하다. 본 실시형태에서는 가열 처리의 온도를 200℃로 한다.
다음으로, 리소그래피법을 사용하여 산화막(230A), 산화막(230B), 산화막(243A), 및 도전막(242A)을 섬 형상으로 가공한다.
우선, 도전막(242A) 위에 레지스트를 형성하고, 마스크를 통하여 상기 레지스트를 노광한다. 다음으로, 현상액을 사용하여 노광된 영역을 제거 또는 잔존시켜 레지스트 마스크(277)를 형성한다(도 5의 (A) 내지 (D) 참조).
예를 들어, KrF 엑시머 레이저 광, ArF 엑시머 레이저 광, EUV(Extreme Ultraviolet)광 등을 사용하여 상기 레지스트를 노광함으로써 레지스트 마스크(277)를 형성하면 좋다. 또한 기판과 투영 렌즈 사이에 액체(예를 들어 물)를 채우고 노광하는 액침 기술을 사용하여도 좋다. 또한 상술한 광 대신에 전자 빔이나 이온 빔을 사용하여도 좋다. 또한 전자 빔이나 이온 빔을 사용하는 경우에는 마스크는 불필요하다.
여기서, 레지스트 마스크(277)의 내열성이나 드라이 에칭 내성을 향상시켜도 좋다. 본 명세서에서는, 레지스트 마스크의 내열성이나 드라이 에칭 내성을 향상시키는 것을 레지스트 마스크를 경화시킨다고 하는 경우가 있다.
예를 들어, 레지스트 마스크에 자외광을 조사함으로써, 레지스트 분자가 가교되고, 레지스트 마스크의 내열성이나 드라이 에칭 내성을 향상시킬 수 있다. 상기 자외광으로서, 근자외광(파장이 200nm 이상 380nm 이하의 자외광임) 또는 원자외광(파장이 10nm 이상 200nm 이하의 자외광이고, 진공 자외광이라고도 함)을 사용하는 것이 바람직하고, 파장이 250nm 이상 300nm 이하의 자외광을 사용하는 것이 더 바람직하다. 또한, 상기 자외광을 조사한 후, 고온 열처리를 수행하여도 좋다.
또한, 예를 들어 레지스트 마스크를 플라스마에 노출시켜, 레지스트 표면 측의 막질을 개질함으로써, 레지스트 마스크의 내열성이나 드라이 에칭 내성을 향상시킬 수 있다. 상기 플라스마에는 H2 가스, H2와 Ar의 혼합 가스, CF4와 O2의 혼합 가스, C2HCl3과 O2의 혼합 가스 등을 사용하는 것이 좋다.
다음으로, 레지스트 마스크(277)를 통하여 에칭 처리함으로써, 산화막(230A), 산화막(230B), 산화막(243A), 및 도전막(242A)을 섬 형상으로 가공하여, 산화물(230a), 산화물(230b), 산화물층(243B), 및 도전층(242B)을 형성한다(도 6의 (A) 내지 (D) 참조). 또한, 상기 가공에는 드라이 에칭법이나 웨트 에칭법을 사용할 수 있다. 드라이 에칭법에 의한 가공은 미세 가공에 적합하다. 또한 산화막(230A), 산화막(230B), 산화막(243A), 및 도전막(242A)의 가공은 각각 다른 조건으로 수행하여도 좋다. 또한, 상기 공정에서, 절연체(224)의 산화물(230a)과 중첩되지 않는 영역의 막 두께가 얇아지는 경우가 있다.
여기서 산화물(230a), 산화물(230b), 산화물층(243B), 및 도전층(242B)은 적어도 일부가 도전체(205)와 중첩되도록 형성된다. 또한 산화물(230a), 산화물(230b), 산화물층(243B), 및 도전층(242B)의 측면은 절연체(222)의 상면에 대하여 실질적으로 수직인 것이 바람직하다. 산화물(230a), 산화물(230b), 산화물층(243B), 및 도전층(242B)의 측면을 절연체(222)의 상면에 대하여 실질적으로 수직으로 함으로써, 복수의 트랜지스터(200)를 제공할 때 면적을 축소하고 밀도를 높일 수 있다. 또는, 산화물(230a), 산화물(230b), 산화물층(243B), 및 도전층(242B)의 측면과, 절연체(222)의 상면이 이루는 각이 작은 각도가 되는 구성으로 하여도 좋다. 이와 같은 형상으로 함으로써, 추후의 공정에서 절연체(254) 등의 피복성이 향상되므로 공동 등의 결함을 저감할 수 있다.
또한, 도전층(242B)의 측면과 도전층(242B)의 상면 사이에 만곡면을 가진다. 즉, 상기 측면의 단부와 상기 상면의 단부는 만곡되어 있는 것이 바람직하다. 만곡면은, 예를 들어 도전층(242B)의 단부에서, 곡률 반경이 3nm 이상 10nm 이하, 바람직하게는 5nm 이상 6nm 이하로 한다. 단부에 각을 가지지 않으면, 추후 성막 공정에서의 막의 피복성이 향상된다.
상기 가공에 있어서, 절연체(224), 산화물(230a), 산화물(230b), 산화물층(243B), 및 도전층(242B) 위에 층(244A)이 형성된다(도 6의 (B) 내지 (D) 참조). 층(244A)은 도전층(242B)의 일부가 에칭되어 체임버 내에서 날리고, 다시 퇴적되어 형성된 층이다. 따라서, 층(244A)은 도전층(242B)의 주성분을 포함하는 산화물이다. 예를 들어, 도전층(242B)에 질화 탄탈럼을 사용한 경우, 층(244A)은 탄탈럼을 포함하는 산화물이 된다.
다음으로, 층(244A)을 이방성 에칭함으로써, 절연체(224) 및 도전층(242B) 위의 층(244A)을 제거한다. 이때, 층(244A)의 일부가 잔존하고, 층(244B)이 형성되는 경우가 있다(도 7의 (A) 내지 (D) 참조).
상기 이방성 에칭에 의하여, 절연체(224) 위의 층(244A)이 제거된다. 따라서, 절연체(224)와, 나중에 형성하는 절연체(254)의 계면 및 그 근방에 있어서, 층(244B)에 포함되는 금속의 농도가 검출 하한 이하가 된다. 또한, 상기 이방성 에칭의 방법 등에 따라서는, 상기 계면 및 그 근방에 있어서, 층(244B)에 포함되는 금속이 검출되는 경우가 있다. 어느 경우에도, 상기 계면 및 그 근방에서의 층(244B)에 포함되는 금속의 농도는 층(244B)에서의 상기 금속의 농도보다 낮아진다. 또는, 절연체(254)와 접하는 영역의 절연체(224)는 층(244B)으로 형성되는 층(244a) 또는 층(244b)보다 상기 금속의 농도가 낮은 영역을 가진다.
또한, 상기 이방성 에칭 후에 레지스트 마스크(277)가 잔존하는 경우가 있다. 잔존한 레지스트 마스크(277)는 애싱 등의 드라이 에칭 처리를 수행하거나, 웨트 에칭 처리를 수행하거나, 드라이 에칭 처리 후에 웨트 에칭 처리를 수행하거나, 또는 웨트 에칭 처리 후에 드라이 에칭 처리를 수행함으로써 제거할 수 있다.
또한, 레지스트 마스크(277)의 경화, 산화막(230A), 산화막(230B), 산화막(243A), 및 도전막(242A)의 섬 형상 가공, 그리고 층(244A)의 이방성 에칭은 모두, 하나의 드라이 에칭 장치를 사용하여 연속적으로 수행되는 것이 바람직하다. 또한, 상기 이방성 에칭 후에 레지스트 마스크(277)가 잔존하는 경우, 레지스트 마스크(277)의 경화, 산화막(230A), 산화막(230B), 산화막(243A), 및 도전막(242A)의 섬 형상 가공, 층(244A)의 이방성 에칭, 그리고 레지스트 마스크(277)의 제거(레지스트 박리라고도 함)는 모두, 하나의 드라이 에칭 장치를 사용하여 연속적으로 수행되는 것이 바람직하다. 이들 공정을 연속적으로 처리함으로써, 공정을 간략화할 수 있다. 또한, 이방성 에칭과 레지스트 박리 사이에 드라이 에칭 장치의 처리실 내벽의 부착물을 제거하는 공정(소위 체임버 클리닝 공정)을 수행하여도 좋다.
다음으로, 절연체(224), 층(244B), 및 도전층(242B) 위에 절연체(254)를 성막한다(도 8의 (B) 내지 (D) 참조). 절연체(254)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 본 실시형태에서는, 절연체(254)로서 스퍼터링법으로 산화 알루미늄을 성막한다.
다음으로, 절연체(254) 위에 절연체(280)가 되는 절연막을 성막한다. 상기 절연막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 예를 들어, 상기 절연막으로서 스퍼터링법으로 산화 실리콘막을 성막하고, 그 위에 PEALD법 또는 열 ALD법을 사용하여 산화 실리콘막을 성막하면 좋다. 또한 상기 절연막을 수소 원자가 저감 또는 제거된 가스를 사용한 성막 방법으로 성막하는 것이 바람직하다. 이로써, 절연체(280)의 수소 농도를 저감할 수 있다. 또한 상기 절연막을 성막하기 전에 가열 처리를 수행하여도 좋다. 가열 처리는 감압하에서 수행하고, 대기에 노출시키지 않고 연속하여 상기 절연막을 성막하여도 좋다. 이와 같은 처리를 수행함으로써, 절연체(254)의 표면 등에 흡착되어 있는 수분 및 수소를 제거하고, 또한 산화물(230a) 내, 산화물(230b) 내, 산화물층(243B) 내, 및 절연체(224) 내의 수분 농도 및 수소 농도를 저감시킬 수 있다. 또한, 가열 처리에는 상술한 가열 처리 조건을 사용할 수 있다.
다음으로, 상기 절연막에 CMP 처리를 수행하고, 상면이 평탄한 절연체(280)를 형성한다(도 8의 (B) 내지 (D) 참조). 또한, 절연체(224)와 마찬가지로, 절연체(280) 위에, 예를 들어 스퍼터링법으로 산화 알루미늄을 성막하고, 절연체(280)에 도달할 때까지 상기 산화 알루미늄에 CMP를 수행하여도 좋다.
여기서, 마이크로파 처리를 수행하여도 좋다. 마이크로파 처리는 산소를 포함하는 분위기하 및 감압하에서 수행하는 것이 바람직하다. 마이크로파 처리를 수행함으로써, 마이크로파에 의한 전계가 절연체(280), 산화물(230b), 산화물(230a) 등에 가해지므로, 산화물(230b) 및 산화물(230a) 내의 VOH를 산소 결손과 수소로 분단할 수 있다. 이때 분단된 수소의 일부는 절연체(280)가 가지는 산소와 결합되어 물 분자로서 제거되는 경우가 있다. 또한, 수소의 일부는 절연체(254)를 통하여 도전체(242a) 또는 도전체(242b)에 게터링되는 경우가 있다.
또한 마이크로파 처리 후에 감압 상태를 유지한 채 가열 처리를 수행하여도 좋다. 이러한 처리를 수행함으로써 절연체(280), 산화물(230b), 및 산화물(230a) 내의 수소를 효율적으로 제거할 수 있다. 또한 가열 처리의 온도는 300℃ 이상 500℃ 이하로 하는 것이 바람직하다.
또한 마이크로파 처리를 수행하면 절연체(280)의 막질이 개량되어 수소, 물, 불순물 등의 확산을 억제할 수 있다. 따라서, 절연체(280) 형성 후의 후공정 또는 열처리 등으로 인하여 절연체(280)를 통하여 수소, 물, 불순물 등이 산화물(230)로 확산되는 것을 억제할 수 있다.
다음으로, 절연체(280)의 일부, 절연체(254)의 일부, 도전층(242B)의 일부, 산화물층(243B)의 일부, 및 층(244B)의 일부를 가공하여, 산화물(230b)에 도달하는 개구를 형성한다. 상기 개구는 도전체(205)와 중첩되도록 형성되는 것이 바람직하다. 상기 개구의 형성에 의하여, 도전체(242a), 도전체(242b), 산화물(243a), 산화물(243b), 층(244a), 및 층(244b)을 형성한다(도 9의 (A) 내지 (D) 참조).
상기 개구를 형성할 때, 산화물(230b)의 상부가 제거된다. 산화물(230b)의 일부가 제거됨으로써 산화물(230b)에 홈부가 형성된다. 상기 홈부의 깊이에 따라서는 상기 홈부를 상기 개구의 형성 공정으로 형성하여도 좋고, 상기 개구의 형성 공정과 상이한 공정으로 형성하여도 좋다.
또한, 절연체(280)의 일부, 절연체(254)의 일부, 도전층(242B)의 일부, 산화물층(243B)의 일부, 층(244B)의 일부, 및 산화물(230b)의 일부의 가공에는 드라이 에칭법, 또는 웨트 에칭법을 사용할 수 있다. 드라이 에칭법에 의한 가공은 미세 가공에 적합하다. 또한 상기 가공은 각각 상이한 조건으로 수행하여도 좋다. 예를 들어, 절연체(280)의 일부를 드라이 에칭법으로 가공하고, 절연체(254)의 일부를 웨트 에칭법으로 가공하고, 산화물층(243B)의 일부, 도전층(242B)의 일부, 및 산화물(230b)의 일부를 드라이 에칭법으로 가공하여도 좋다. 또한, 산화물층(243B)의 일부 및 도전층(242B)의 일부의 가공과 산화물(230b)의 일부의 가공은 상이한 조건으로 수행하여도 좋다. 또한, 층(244B)의 일부는 절연체(254)의 일부를 가공할 때 가공하여도 좋고, 산화물층(243B)의 일부 및 도전층(242B)의 일부를 가공할 때 가공하여도 좋다.
여기서, 드라이 에칭법을 사용하여, 산화물(230b)의 일부를 제거하여 홈부를 형성할 때, 바이어스 전력을 강하게 하여 처리하는 것이 바람직하다. 예를 들어, 바이어스 전력의 전력 밀도를 0.03W/cm2 이상으로 하는 것이 바람직하고, 0.06W/cm2 이상으로 하는 것이 더 바람직하다. 또한, 드라이 에칭 처리 시간은 홈부의 깊이에 따라 적절히 설정하면 좋다.
상기 개구를 형성할 때, 개구의 바닥부에 해당되는 산화물(230b)의 표면이 손상되는 경우가 있다. 산화물(230b)의 손상 영역에서는 산소 결손 등의 결정 결함이 형성되어 있고, 불순물(수소, 질소, 실리콘, 알루미늄 등의 금속 원소)이 존재하는 경우가 있다. 손상 영역에서는 산소 결손과 수소 등의 불순물이 존재하기 쉽기 때문에, VO+H→VOH의 반응이 일어나기 쉽다. 이와 같이, 손상 영역에서는 VOH가 대량으로 형성된다. 따라서, 산화물(230b)의 손상 영역이 잔존한 채 그 위에 산화물(230c)을 형성하면, 트랜지스터는 노멀리 온 특성이 되기 쉬워진다. 또한, 손상 영역이 기판 면 내에서 편재함으로써, 트랜지스터를 가지는 반도체 장치의 특성에 편차가 생긴다.
여기서, 산화물(230a), 산화물(230b) 등의 표면에 부착되거나 또는 내부로 확산된 불순물을 제거하는 것이 바람직하다. 또한, 상기 드라이 에칭으로 산화물(230b) 표면에 형성되는 손상 영역을 제거하는 것이 바람직하다. 상기 불순물로서는, 절연체(280), 절연체(254), 층(244B), 및 도전층(242B)에 포함되는 성분, 상기 개구를 형성할 때 사용되는 장치에 사용되는 부재에 포함되는 성분, 에칭에 사용하는 가스 또는 액체에 포함되는 성분 등에 기인한 것을 들 수 있다. 상기 불순물로서는, 예를 들어 알루미늄, 실리콘, 탄탈럼, 플루오린, 염소 등이 있다.
상기 손상 영역, 상기 불순물 등을 제거하기 위하여 세정 처리를 수행한다. 세정 방법으로서는, 세정액 등을 사용한 웨트 세정, 플라스마를 사용한 플라스마 처리, 열처리에 의한 세정 등이 있고, 상기 세정을 적절히 조합하여 수행하여도 좋다. 또한, 상기 세정 처리에 의하여, 상기 홈부가 깊어지는 경우가 있다.
웨트 세정으로서는, 암모니아수, 옥살산, 인산, 플루오린화 수소산 등을 탄산수 또는 순수(純水)로 희석한 수용액, 순수, 탄산수 등을 사용하여 세정 처리를 수행하여도 좋다. 또는 이들 수용액, 순수, 또는 탄산수를 사용한 초음파 세정을 수행하여도 좋다. 또는 이들 세정을 적절히 조합하여 수행하여도 좋다.
또한, 본 명세서 등에서는, 시판되는 플루오린화 수소산을 순수로 희석한 수용액을 희석 플루오린화 수소산이라고 부르고, 시판되는 암모니아수를 순수로 희석한 수용액을 희석 암모니아수라고 부르는 경우가 있다. 또한, 상기 수용액의 농도, 온도 등은 제거하려고 하는 불순물, 세정되는 반도체 장치의 구성 등에 따라 적절히 조정하면 좋다. 희석 암모니아수의 암모니아 농도는 0.01% 이상 5% 이하, 바람직하게는 0.1% 이상 0.5% 이하로 하면 좋다. 또한, 희석 플루오린화 수소산의 플루오린화 수소 농도는 0.01ppm 이상 100ppm 이하, 바람직하게는 0.1ppm 이상 10ppm 이하로 하면 좋다.
또한, 초음파 세정에는 200kHz 이상, 바람직하게는 900kHz 이상의 주파수를 사용한다. 상기 주파수를 사용함으로써, 산화물(230b) 등에 대한 대미지를 저감할 수 있다.
또한, 상기 세정 처리를 복수회 수행하여도 좋고, 세정 처리마다 세정액을 변경하여도 좋다. 예를 들어, 제 1 세정 처리로서 희석 플루오린화 수소산 또는 희석 암모니아수를 사용한 처리를 수행하고, 제 2 세정 처리로서 순수 또는 탄산수를 사용한 처리를 수행하여도 좋다.
상기 세정 처리로서, 본 실시형태에서는, 희석 플루오린화 수소산을 사용하여 웨트 세정을 수행하고, 이어서 순수 또는 탄산수를 사용하여 웨트 세정을 수행한다. 상기 세정 처리를 수행함으로써, 산화물(230a), 산화물(230b) 등의 표면에 부착되거나 또는 내부로 확산된 불순물을 제거할 수 있다. 또한, 산화물(230b) 위에 형성되는 산화물(230c)의 결정성을 높일 수 있다.
여기까지 드라이 에칭 등의 가공 또는 상기 세정 처리에 의하여, 상기 개구와 중첩되고, 또한 산화물(230b)과 중첩되지 않는 영역의 절연체(224)의 막 두께가, 산화물(230b)과 중첩되는 영역의 절연체(224)의 막 두께보다 얇아지는 경우가 있다.
상기 에칭 후 또는 상기 세정 후에 가열 처리를 수행하여도 좋다. 가열 처리는 100℃ 이상 450℃ 이하, 바람직하게는 350℃ 이상 400℃ 이하에서 수행하면 좋다. 또한 가열 처리는 질소 가스 또는 불활성 가스 분위기, 또는 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 수행한다. 예를 들어 가열 처리는 산소 분위기에서 수행하는 것이 바람직하다. 이로써, 산화물(230a) 및 산화물(230b)에 산소를 공급하여, 산소 결손의 저감을 도모할 수 있다. 또한, 이와 같은 열처리를 수행함으로써, 산화물(230b)의 결정성을 향상시키고, 산화물(230b)의 홈부에 형성되는 산화물(230c)의 결정성도 향상시킬 수 있다. 또한 가열 처리는 감압 상태에서 수행하여도 좋다. 또는 산소 분위기에서 가열 처리를 수행한 후에, 대기에 노출시키지 않고 연속하여 질소 분위기에서 가열 처리를 수행하여도 좋다.
상기 손상 영역을 제거함으로써, 손상 영역을 제거한 산화물(230b)의 홈부에, CAAC-OS를 가지는 산화물(230c)을 형성할 수 있다. 또한, 트랜지스터의 채널 길이 방향의 단면에서 보았을 때, 산화물(230b) 상부에 홈부를 제공함으로써 상기 손상 영역을 제거하여도 좋다.
다음으로, 산화막(230C)을 성막한다(도 10의 (A) 내지 (D) 참조). 산화막(230C)의 성막 전에 가열 처리를 수행하여도 좋고, 상기 가열 처리는 감압하에서 수행하고, 대기에 노출시키지 않고 연속적으로 산화막(230C)을 성막하는 것이 바람직하다. 또한 상기 가열 처리는 산소를 포함하는 분위기에서 수행하는 것이 바람직하다. 이와 같은 처리를 수행함으로써, 산화물(230b)의 표면 등에 흡착되어 있는 수분 및 수소를 제거하고, 또한 산화물(230a) 내 및 산화물(230b) 내의 수분 농도 및 수소 농도를 저감시킬 수 있다. 가열 처리의 온도는 100℃ 이상 400℃ 이하가 바람직하다. 본 실시형태에서는 가열 처리의 온도를 200℃로 한다.
여기서, 산화막(230C)은 적어도 산화물(230b)에 형성된 홈부의 내벽, 산화물(243a)의 측면의 일부, 산화물(243b)의 측면의 일부, 도전체(242a)의 측면의 일부, 도전체(242b)의 측면의 일부, 절연체(254)의 측면의 일부, 및 절연체(280)의 측면의 일부와 접하도록 제공되는 것이 바람직하다. 도전체(242a)(도전체(242b))는 산화물(243a)(산화물(243b)), 절연체(254), 층(244a)(층(244b)), 및 산화막(230C)으로 둘러싸임으로써, 이후의 공정에 있어서 도전체(242a)(도전체(242b))의 산화로 인한 도전율의 저하를 억제할 수 있다.
산화막(230C)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 산화막(230C)에 요구되는 특성에 맞추어, 산화막(230A) 또는 산화막(230B)과 같은 성막 방법을 사용하여 산화막(230C)을 성막하면 좋다. 본 실시형태에서는, 산화막(230C)으로서 스퍼터링법으로 In:Ga:Zn=4:2:3[원자수비]의 산화물 타깃, In:Ga:Zn=5:1:3[원자수비]의 산화물 타깃, In:Ga:Zn=10:1:3[원자수비]의 산화물 타깃, 또는 산화 인듐 타깃을 사용하여 성막한다.
산화막(230C)의 성막 시에, 스퍼터링 가스에 포함되는 산소의 일부가 산화물(230a) 및 산화물(230b)에 공급되는 경우가 있다. 또는, 산화막(230C)의 성막 시에 스퍼터링 가스에 포함되는 산소의 일부가 절연체(280)에 공급되는 경우가 있다. 따라서, 산화막(230C)의 스퍼터링 가스에 포함되는 산소의 비율은 70% 이상, 바람직하게는 80% 이상, 더 바람직하게는 100%로 하면 좋다. 또한, 이와 같이 산소를 많이 포함하는 분위기에서 산화막(230C)을 성막함으로써, 산화막(230C)은 CAAC-OS가 되기 쉬워진다.
산화막(230C)의 성막은 기판을 가열하면서 수행하는 것이 바람직하다. 이때, 기판 온도를 200℃ 이상으로 함으로써, 산화막(230C) 및 산화물(230b) 내의 산소 결손을 저감할 수 있다. 기판을 가열하면서 성막함으로써, 산화막(230C) 및 산화물(230b)의 결정성의 향상을 도모할 수 있다.
다음으로, 산화막(230C) 위에 리소그래피법으로, 마스크를 형성한다. 또한, 상기 마스크로서 하드 마스크를 사용하여도 좋고, 레지스트 마스크를 사용하여도 좋다.
다음으로, 상기 마스크를 사용하여 산화막(230C)의 일부를 선택적으로 제거한다. 또한, 산화막(230C)의 일부는 웨트 에칭법 등을 사용하여 제거하는 것이 좋다. 본 공정에 의하여, 채널 폭 방향으로 인접한 트랜지스터(200) 사이에 위치하는 산화막(230C)의 일부를 제거할 수 있다.
또한, 상기 공정에 의하여, 산화막(230C)의 일부가 제거된 영역에서는, 절연체(224)의 표면, 절연체(280)의 표면이 노출된다. 이때, 상기 영역의 절연체(224)의 막 두께 및 절연체(280)의 막 두께가 얇아지는 경우가 있다. 또한, 상기 영역의 절연체(224)가 제거되어, 절연체(222)의 표면이 노출되는 경우가 있다. 또한, 상기 마스크를 형성하는 공정은 산화막(230C)의 일부를 제거하는 공정을 겸하여도 좋다.
다음으로, 상기 마스크를 제거한다(도 11의 (A), (C), 및 (D) 참조). 또한, 상기 마스크는 에칭법 등을 사용하여 제거하는 것이 좋다.
다음으로, 산화막(230D)을 성막한다(도 12의 (A) 내지 (D) 참조). 산화막(230D)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 산화막(230D)에 요구되는 특성에 맞추어, 산화막(230A) 또는 산화막(230B)과 같은 성막 방법을 사용하여 산화막(230D)을 성막하면 좋다. 본 실시형태에서는 산화막(230D)으로서 스퍼터링법으로 In:Ga:Zn=1:3:4[원자수비]의 산화물 타깃을 사용하여 성막한다.
산화막(230D)의 성막 시에 스퍼터링 가스에 포함되는 산소의 일부가 산화막(230C)에 공급되는 경우가 있다. 또는, 산화막(230D)의 성막 시에 스퍼터링 가스에 포함되는 산소의 일부가 절연체(280)에 공급되는 경우가 있다. 따라서, 산화막(230D)의 스퍼터링 가스에 포함되는 산소의 비율은 70% 이상, 바람직하게는 80% 이상, 더 바람직하게는 100%로 하면 좋다.
다음으로 절연막(250A)을 성막한다(도 12의 (A) 내지 (D) 참조). 절연막(250A)의 성막 전에 가열 처리를 수행하여도 좋고, 상기 가열 처리는 감압하에서 수행하고, 대기에 노출시키지 않고 연속하여 절연막(250A)을 성막하여도 좋다. 또한 상기 가열 처리는 산소를 포함하는 분위기에서 수행하는 것이 바람직하다. 이와 같은 처리를 수행함으로써, 산화막(230D)의 표면 등에 흡착되어 있는 수분 및 수소를 제거하고, 또한 산화물(230a) 내, 산화물(230b) 내, 산화막(230C) 내, 및 산화막(230D) 내의 수분 농도 및 수소 농도를 저감시킬 수 있다. 가열 처리의 온도는 100℃ 이상 400℃ 이하가 바람직하다.
절연막(250A)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 또한 절연막(250A)을 수소 원자가 저감 또는 제거된 가스를 사용한 성막 방법으로 성막하는 것이 바람직하다. 이로써, 절연막(250A)의 수소 농도를 저감할 수 있다. 절연막(250A)은 추후의 공정에서 산화물(230d)과 접하는 절연체(250)가 되기 때문에, 이와 같이 수소 농도가 저감되어 있는 것이 적합하다.
또한 절연체(250)를 2층의 적층 구조로 하는 경우, 절연체(250)의 아래층이 되는 절연막 및 절연체(250)의 위층이 되는 절연막은 대기 환경에 노출시키지 않고 연속하여 성막하는 것이 바람직하다. 대기 개방하지 않고 성막함으로써, 절연체(250)의 아래층이 되는 절연막 및 절연체(250)의 위층이 되는 절연막 위에 대기 환경으로부터의 불순물 또는 수분이 부착되는 것을 방지할 수 있어, 절연체(250)의 아래층이 되는 절연막과 절연체(250)의 위층이 되는 절연막의 계면 근방을 청정하게 유지할 수 있다.
여기서, 절연막(250A)을 성막한 후에, 산소를 포함한 분위기하 및 감압하에서 마이크로파 처리를 수행하여도 좋다. 마이크로파 처리를 수행함으로써, 마이크로파에 의한 전계가 절연막(250A), 산화막(230D), 산화막(230C), 산화물(230b), 산화물(230a) 등에 가해지므로, 산화막(230D) 내, 산화막(230C) 내, 산화물(230b) 내, 및 산화물(230a) 내의 VOH를 VO와 수소로 분단할 수 있다. 이때 분단된 수소의 일부는 산소와 결합되고 H2O로서 절연막(250A), 산화막(230D), 산화막(230C), 산화물(230b), 및 산화물(230a)로부터 제거되는 경우가 있다. 또한, 수소의 일부는 도전체(242a) 및 도전체(242b)에 게터링되는 경우가 있다. 이와 같이, 마이크로파 처리를 수행함으로써, 절연막(250A) 내, 산화막(230D) 내, 산화막(230C) 내, 산화물(230b) 내, 및 산화물(230a) 내의 수소 농도를 저감할 수 있다. 또한, 산화물(230a) 내, 산화물(230b) 내, 산화막(230C) 내, 및 산화막(230D) 내의 VOH를 VO와 수소로 분단한 후에 존재할 수 있는 VO에 산소가 공급됨으로써 VO를 수복 또는 보전할 수 있다.
또한 마이크로파 처리 후에 감압 상태를 유지한 채 가열 처리를 수행하여도 좋다. 이와 같은 처리를 수행함으로써, 절연막(250A) 내, 산화막(230D) 내, 산화막(230C) 내, 산화물(230b) 내, 및 산화물(230a) 내의 수소를 효율적으로 제거할 수 있다. 또한, 수소의 일부는 도전체(242a) 및 도전체(242b)에 게터링되는 경우가 있다. 또는 마이크로파 처리 후에 감압 상태를 유지한 채 가열 처리를 수행하는 단계를 복수 회 반복하여 수행하여도 좋다. 가열 처리를 반복적으로 수행함으로써, 절연막(250A) 내, 산화막(230D) 내, 산화막(230C) 내, 산화물(230b) 내, 및 산화물(230a) 내의 수소를 더 효율적으로 제거할 수 있다. 또한 가열 처리의 온도는 300℃ 이상 500℃ 이하로 하는 것이 바람직하다.
또한 마이크로파 처리를 수행하여 절연막(250A)의 막질을 개량함으로써, 수소, 물, 불순물 등의 확산을 억제할 수 있다. 따라서 도전체(260)가 되는 도전막의 성막 등의 후공정, 또는 열처리 등의 후처리로 인하여 절연체(250)를 통하여 수소, 물, 불순물 등이 산화물(230b), 산화물(230a) 등으로 확산되는 것을 억제할 수 있다.
다음으로, 도전막(260A), 도전막(260B)을 이 순서대로 성막한다(도 13의 (A) 내지 (D) 참조). 도전막(260A) 및 도전막(260B)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 본 실시형태에서는 ALD법을 사용하여 도전막(260A)을 성막하고, CVD법을 사용하여 도전막(260B)을 성막한다.
다음으로, CMP 처리에 의하여 산화막(230C), 산화막(230D), 절연막(250A), 도전막(260A), 및 도전막(260B)을 절연체(280)가 노출될 때까지 연마함으로써, 산화물(230c), 산화물(230d), 절연체(250), 및 도전체(260)(도전체(260a) 및 도전체(260b))를 형성한다(도 14의 (A) 내지 (D) 참조). 이로써, 산화물(230c)은 산화물(230b)에 도달하는 개구 및 산화물(230b)의 홈부의 내벽(측벽 및 저면)의 일부를 덮도록 배치된다. 또한, 산화물(230d)은 산화물(230c)을 통하여 상기 개구 및 상기 홈부의 내벽을 덮도록 배치된다. 또한, 절연체(250)는 산화물(230c) 및 산화물(230d)을 개재하여 상기 개구 및 상기 홈부의 내벽을 덮도록 배치된다. 또한, 도전체(260)는 산화물(230c), 산화물(230d), 및 절연체(250)를 개재하여 상기 개구 및 상기 홈부를 매립하도록 배치된다.
다음으로, 가열 처리를 수행하여도 좋다. 본 실시형태에서는, 질소 분위기에 있어서 400℃의 온도에서 1시간의 처리를 수행한다. 상기 가열 처리에 의하여 절연체(250) 및 절연체(280) 내의 수분 농도 및 수소 농도를 저감할 수 있다. 또한 상기 가열 처리 후, 대기에 노출시키지 않고 연속하여 절연체(282)의 성막을 수행하여도 좋다.
다음으로, 산화물(230c) 위, 산화물(230d) 위, 절연체(250) 위, 도전체(260) 위, 및 절연체(280) 위에 절연체(282)를 형성한다(도 15의 (B) 내지 (D) 참조). 절연체(282)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 절연체(282)로서는 예를 들어 스퍼터링법으로 산화 알루미늄을 성막하는 것이 바람직하다. 스퍼터링법을 사용하여 산소를 포함하는 분위기에서 절연체(282)의 성막을 수행함으로써, 성막하면서 절연체(280)에 산소를 첨가할 수 있다. 이때, 기판을 가열하면서 절연체(282)를 성막하는 것이 바람직하다. 또한 도전체(260)의 상면에 접하여 절연체(282)를 형성함으로써, 이 후의 가열 처리에 있어서 절연체(280)가 가지는 산소가 도전체(260)에 흡수되는 것을 억제할 수 있어 바람직하다.
다음으로, 절연체(282)의 일부, 절연체(280)의 일부, 절연체(254)의 일부, 절연체(224)의 일부, 절연체(222)의 일부, 절연체(216)의 일부, 절연체(214)의 일부, 및 절연체(212)의 일부를 가공하여, 절연체(211)에 도달하는 개구를 형성한다(도 16의 (A) 내지 (D) 참조). 상기 개구는 트랜지스터(200)를 둘러싸도록 형성되는 경우가 있다. 또는 상기 개구는 복수의 트랜지스터(200)를 둘러싸도록 형성되는 경우가 있다. 따라서, 상기 개구에 있어서, 절연체(282)의 측면의 일부, 절연체(280)의 측면의 일부, 절연체(254)의 측면의 일부, 절연체(224)의 측면의 일부, 절연체(222)의 측면의 일부, 절연체(216)의 측면의 일부, 절연체(214)의 측면의 일부, 및 절연체(212)의 측면의 일부가 노출된다.
절연체(282)의 일부, 절연체(280)의 일부, 절연체(254)의 일부, 절연체(224)의 일부, 절연체(222)의 일부, 절연체(216)의 일부, 및 절연체(214)의 일부, 절연체(212)의 일부의 가공에는 드라이 에칭법, 또는 웨트 에칭법을 사용할 수 있다. 드라이 에칭법에 의한 가공은 미세 가공에 적합하다. 또한 상기 가공은 각각 상이한 조건으로 수행하여도 좋다. 또한, 상기 공정에 있어서, 절연체(211)의 상기 개구와 중첩되는 영역의 막 두께가 얇아지는 경우가 있다.
다음으로, 절연체(282), 절연체(280), 절연체(254), 절연체(224), 절연체(222), 절연체(216), 절연체(214), 및 절연체(212)를 덮어 절연막(287A)을 형성한다(도 17의 (B) 내지 (D) 참조). 절연막(287A)은 절연체(282)와 같은 조건을 사용하여 형성하는 것이 바람직하다. 예를 들어, 절연막(287A)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다.
구체적으로는, 절연막(287A)으로서 예를 들어 스퍼터링법으로 산화 알루미늄막을 성막하는 것이 바람직하다. 스퍼터링법을 사용하여 산소를 포함하는 분위기에서 절연막(287A)을 성막함으로써, 성막하면서 절연체(280)에 산소를 첨가할 수 있다. 이때, 기판을 가열하면서 절연막(287A)을 성막하는 것이 바람직하다. 또한 도전체(260)의 상면과 접하여 절연체(282)가 형성되어 있기 때문에, 절연막(287A)의 성막 처리에서 절연체(280)에 포함되는 산소가 도전체(260)에 흡수되는 것을 억제할 수 있다.
이어서, 절연막(287A)에 대하여, 이방성 에칭 처리를 수행하고, 절연체(282), 절연체(280), 절연체(254), 절연체(224), 절연체(222), 절연체(216), 절연체(214), 및 절연체(212)의 측면에 절연체(287)를 형성한다(도 18의 (B) 내지 (D) 참조).
여기서, 절연체(282)의 측단부와 절연체(287)의 상단부가 접하고, 절연체(212)의 측단부와 절연체(287)의 하단부가 접함으로써, 트랜지스터(200) 및 절연체(280)를 밀봉하는 구조를 형성할 수 있다.
상기 이방성 에칭 처리로서는, 드라이 에칭 처리를 수행하는 것이 바람직하다. 이로써, 기판 면에 실질적으로 평행한 면에 성막된 상기 절연막을 제거하여, 절연체(287)를 자기 정합적으로 형성할 수 있다.
다음으로, 절연체(282), 절연체(287), 및 절연체(211)를 덮어, 절연체(283)를 형성한다(도 19의 (B) 내지 (D) 참조). 절연체(283)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 또한 절연체(283)는 다층으로 하여도 좋다. 예를 들어, 스퍼터링법을 사용하여 질화 실리콘을 성막하고, 상기 질화 실리콘 위에 CVD법을 사용하여 질화 실리콘을 성막하여도 좋다. 도 19의 (B) 내지 (D)에 도시된 바와 같이, 절연체(283)는 상기 개구의 저면에 있어서 절연체(211)와 접한다. 즉, 트랜지스터(200)는 상면 및 측면이 절연체(283)로, 하면이 절연체(211)로 둘러싸인다. 이와 같이, 배리어성이 높은 절연체(283) 및 절연체(211)로 트랜지스터(200)를 둘러쌈으로써, 외부로부터 수분 및 수소가 침입되는 것을 방지할 수 있다.
다음으로, 절연체(283) 위에 절연체(284)를 형성하여도 좋다(도 19의 (B) 내지 (D) 참조). 또한, 절연체(284)는 피막성이 높은 성막 방법을 사용하여 성막하는 것이 바람직하다. 예를 들어, 절연체(284)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 또한, 절연체(284)에는 절연체(212) 및 절연체(283)와 같은 재료를 사용하는 것이 바람직하다.
구체적으로는, CVD법을 사용하여 질화 실리콘을 성막하는 것이 좋다. 특히, 절연체(284)는 수소 원자를 포함하지 않거나, 또는 수소 원자의 함유량이 적은 화합물 가스를 사용하여 CVD법으로 성막하는 것이 좋다.
다음으로, 절연체(284) 위에 절연체(274)가 되는 절연막을 성막한다. 상기 절연막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 예를 들어, CVD법을 사용하여 산화 실리콘막을 성막하는 것이 좋다. 또한, 상기 절연막은 상술한 수소 원자가 저감 또는 제거된 가스를 사용한 성막 방법으로 성막하는 것이 바람직하다. 이로써, 상기 절연막의 수소 농도를 저감할 수 있다.
이어서, 절연체(274)가 되는 절연막에 CMP 처리를 수행하여, 상면이 평탄한 절연체(274)를 형성한다(도 19의 (B) 내지 (D) 참조).
다음으로, 가열 처리를 수행하여도 좋다. 본 실시형태에서는, 질소 분위기에 있어서 400℃의 온도에서 1시간의 처리를 수행한다. 상기 가열 처리에 의하여 절연체(282)의 성막에 의하여 첨가된 산소를 절연체(280)로 확산시키고, 또한 산화물(230c)을 통하여, 산화물(230a) 및 산화물(230b)에 공급할 수 있다. 또한, 상기 가열 처리는 절연체(274)의 형성 후에 한정되지 않고, 절연체(282)의 성막 후, 절연체(284)의 성막 후 등에 수행하여도 좋다.
다음으로, 절연체(254), 절연체(280), 절연체(282), 절연체(283), 및 절연체(284)에, 도전체(242a)에 도달하는 개구 및 도전체(242b)에 도달하는 개구를 형성한다(도 20의 (A) 및 (B) 참조). 상기 개구의 형성은 리소그래피법을 사용하여 수행하면 좋다. 또한, 도 20의 (A)에서 상기 개구의 형상을, 상면에서 보았을 때 원 형상이 되도록 하였지만, 이에 한정되는 것이 아니다. 예를 들어 상기 개구는, 상면에서 보았을 때 타원 등의 대략 원형인 형상, 사각형 등의 다각형, 사각형 등의 다각형의 모서리 부분을 둥글게 한 형상이어도 좋다.
다음으로, 절연체(241a) 및 절연체(241b)가 되는 절연막을 성막하고, 상기 절연막을 이방성 에칭하여 절연체(241a) 및 절연체(241b)를 형성한다(도 20의 (A) 및 (B) 참조). 상기 절연막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 상기 절연막으로서는 산소의 투과를 억제하는 기능을 가지는 절연막을 사용하는 것이 바람직하다. 예를 들어, ALD법을 사용하여 산화 알루미늄막을 성막하는 것이 바람직하다. 또는, PEALD법을 사용하여 질화 실리콘막을 성막하는 것이 바람직하다. 질화 실리콘은 수소에 대한 차단성이 높기 때문에 바람직하다.
또한, 절연체(241a) 및 절연체(241b)가 되는 절연막의 이방성 에칭으로서는, 예를 들어 드라이 에칭법 등을 사용하면 좋다. 개구의 측벽부에 절연체(241a) 또는 절연체(241b)를 제공함으로써, 외부로부터의 산소의 투과를 억제하여, 다음으로 형성하는 도전체(240a) 및 도전체(240b)의 산화를 방지할 수 있다. 또한 도전체(240a) 및 도전체(240b)로부터 물, 수소 등의 불순물이 외부로 확산되는 것을 방지할 수 있다.
다음으로, 도전체(240a) 및 도전체(240b)가 되는 도전막을 성막한다. 상기 도전막은 물, 수소 등의 불순물의 투과를 억제하는 기능을 가지는 도전체를 포함하는 적층 구조로 하는 것이 바람직하다. 예를 들어, 질화 탄탈럼, 질화 타이타늄 등과, 텅스텐, 몰리브데넘, 구리 등과의 적층으로 할 수 있다. 상기 도전막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다.
다음으로, CMP 처리를 수행함으로써, 도전체(240a) 및 도전체(240b)가 되는 도전막의 일부를 제거하여 절연체(284) 및 절연체(274)의 상면을 노출시킨다. 그 결과, 상기 도전막이 개구에만 잔존하므로 상면이 평탄한 도전체(240a) 및 도전체(240b)를 형성할 수 있다(도 20의 (A) 및 (B) 참조). 또한 상기 CMP 처리에 의하여 절연체(284)의 상면의 일부 및 절연체(274)의 상면의 일부가 제거되는 경우가 있다.
다음으로, 도전체(246a) 및 도전체(246b)가 되는 도전막을 성막한다. 상기 도전막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다.
다음으로, 도전체(246a) 및 도전체(246b)가 되는 도전막을 리소그래피법으로 가공하여, 도전체(240a)의 상면과 접하는 도전체(246a), 및 도전체(240b)의 상면과 접하는 도전체(246b)를 형성한다. 이때, 도전체(246a) 및 도전체(246b)와 절연체(284)가 중첩되지 않는 영역의 절연체(284)의 일부가 제거되는 경우가 있다(도 21의 (B) 내지 (D) 참조).
다음으로, 도전체(246a) 위, 도전체(246b) 위, 및 절연체(284) 위에 절연체(286)를 성막한다(도 4의 (A) 내지 (D) 참조). 절연체(286)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 또한 절연체(286)는 다층으로 하여도 좋다. 예를 들어, 스퍼터링법을 사용하여 질화 실리콘을 성막하고, 상기 질화 실리콘 위에 CVD법을 사용하여 질화 실리콘을 성막하여도 좋다.
상술한 바와 같이, 도 4의 (A) 내지 (D)에 도시된 트랜지스터(200)를 가지는 반도체 장치를 제작할 수 있다. 도 5 내지 도 21에 도시된 바와 같이, 본 실시형태에 나타낸 반도체 장치의 제작 방법을 사용함으로써, 트랜지스터(200)를 제작할 수 있다. 또한, 도 1의 (A) 내지 (D)에 도시된 트랜지스터(200)를 가지는 반도체 장치를 제작하는 경우에는, 도 16 내지 도 18에 도시된 공정을 수행하지 않고 반도체 장치를 제작하면 좋다.
<반도체 장치의 응용예>
이하에서는, 도 22의 (A) 및 (B)를 사용하여, 앞의 <반도체 장치의 구성예> 및 앞의 <반도체 장치의 변형예>에서 나타낸 것과 상이한, 본 발명의 일 형태에 따른 트랜지스터(200)를 가지는 반도체 장치의 일례에 대하여 설명한다. 또한, 도 22의 (A) 및 (B)에 도시된 반도체 장치에 있어서, <반도체 장치의 변형예>에 나타낸 반도체 장치(도 4의 (A) 내지 (D) 참조)를 구성하는 구조와 같은 기능을 가지는 구조에는, 같은 부호를 부기한다. 또한 본 항목에서 트랜지스터(200)의 구성 재료로서는 <반도체 장치의 구성예> 및 <반도체 장치의 변형예>에서 자세히 설명한 재료를 사용할 수 있다.
도 22의 (A) 및 (B)에 복수의 트랜지스터(트랜지스터(200_1) 내지 트랜지스터(200_n))를 절연체(283)와 절연체(211)로 포괄적으로 밀봉한 구성을 나타내었다. 또한, 도 22의 (A) 및 (B)에서, 복수의 트랜지스터는 채널 길이 방향으로 배열되어 있는 것으로 보이지만, 이에 한정되는 것이 아니다. 복수의 트랜지스터는 채널 폭 방향으로 배열되어 있어도 좋고, 매트릭스상으로 배치되어 있어도 좋다. 또한 설계에 따라 규칙성 없이 배치되어도 좋다.
도 22의 (A)에 도시된 바와 같이, 복수의 트랜지스터(트랜지스터(200_1) 내지 트랜지스터(200_n))의 외측에 있어서, 절연체(283)와 절연체(211)가 접하는 부분(이하, 밀봉부(265)라고 부르는 경우가 있음)이 형성되어 있다. 밀봉부(265)는 복수의 트랜지스터(트랜지스터군이라고도 함)를 둘러싸도록 형성되어 있다. 이와 같은 구조로 함으로써, 복수의 트랜지스터를 절연체(283)와 절연체(211)로 감쌀 수 있다. 따라서 밀봉부(265)로 둘러싸인 트랜지스터군이 기판 위에 복수 제공된다.
또한 밀봉부(265)에 중첩시켜 다이싱라인(스크라이브 라인, 분단 라인, 또는 절단 라인이라고 부르는 경우가 있음)을 제공하여도 좋다. 상기 기판은 다이싱라인에서 분단되기 때문에, 밀봉부(265)로 둘러싸인 트랜지스터군이 하나의 칩으로 꺼내진다.
또한, 도 22의 (A)에서는, 복수의 트랜지스터(트랜지스터(200_1) 내지 트랜지스터(200_n))를 하나의 밀봉부(265)로 둘러싸는 예를 나타내었지만, 이에 한정되는 것이 아니다. 도 22의 (B)에 도시된 바와 같이, 복수의 트랜지스터를 복수의 밀봉부로 둘러싸는 구성으로 하여도 좋다. 도 22의 (B)에서는, 복수의 트랜지스터를 밀봉부(265a)로 둘러싸고, 또한 외측의 밀봉부(265b)로도 둘러싸는 구성으로 하였다.
이와 같이, 복수의 밀봉부에서 복수의 트랜지스터(트랜지스터(200_1) 내지 트랜지스터(200_n))를 둘러싸는 구성으로 함으로써, 절연체(283)와 절연체(212)가 접하는 부분이 늘어나기 때문에, 절연체(283)와 절연체(212)의 밀착성을 더 향상시킬 수 있다. 이에 의하여, 더 확실하게 복수의 트랜지스터를 밀봉할 수 있다.
이 경우, 밀봉부(265a) 또는 밀봉부(265b)에 중첩시켜 다이싱라인을 제공하여도 좋고, 밀봉부(265a)와 밀봉부(265b) 사이에 다이싱라인을 제공하여도 좋다.
본 발명의 일 형태에 의하여 트랜지스터 특성의 편차가 적은 반도체 장치를 제공할 수 있다. 또한 본 발명의 일 형태에 의하여 신뢰성이 양호한 반도체 장치를 제공할 수 있다. 또한 본 발명의 일 형태에 의하여 전기 특성이 양호한 반도체 장치를 제공할 수 있다. 또한 본 발명의 일 형태에 의하여 온 전류가 큰 반도체 장치를 제공할 수 있다. 또한 본 발명의 일 형태에 의하여 미세화 또는 고집적화가 가능한 반도체 장치를 제공할 수 있다. 또한 본 발명의 일 형태에 의하여 소비 전력이 낮은 반도체 장치를 제공할 수 있다.
본 실시형태에서 상술한 구성, 방법 등은 다른 실시형태 등에 기재되는 구성, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 2)
본 실시형태에서는, 반도체 장치의 일 형태를 도 23 및 도 24를 사용하여 설명한다.
[기억 장치 1]
본 발명의 일 형태에 따른 반도체 장치(기억 장치)의 일례를 도 23에 나타내었다. 본 발명의 일 형태의 반도체 장치에서, 트랜지스터(200)는 트랜지스터(300)의 위쪽에 제공되고, 용량 소자(100)는 트랜지스터(300) 및 트랜지스터(200)의 위쪽에 제공되어 있다. 또한 트랜지스터(200)로서는, 앞의 실시형태에서 설명한 트랜지스터(200)를 사용할 수 있다.
트랜지스터(200)는 산화물 반도체를 가지는 반도체층에 채널이 형성되는 트랜지스터이다. 트랜지스터(200)는 오프 전류가 작기 때문에, 이를 기억 장치에 사용함으로써 장기간에 걸쳐 기억 내용을 유지할 수 있다. 즉, 리프레시 동작이 불필요하거나, 또는 리프레시 동작 빈도가 매우 낮기 때문에, 기억 장치의 소비 전력을 충분히 저감할 수 있다.
도 23에 나타내어진 반도체 장치에서, 배선(1001)은 트랜지스터(300)의 소스에 전기적으로 접속되고, 배선(1002)은 트랜지스터(300)의 드레인에 전기적으로 접속되어 있다. 또한 배선(1003)은 트랜지스터(200)의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 배선(1004)은 트랜지스터(200)의 제 1 게이트에 전기적으로 접속되고, 배선(1006)은 트랜지스터(200)의 제 2 게이트에 전기적으로 접속되어 있다. 그리고 트랜지스터(300)의 게이트, 및 트랜지스터(200)의 소스 및 드레인 중 다른 쪽은 용량 소자(100)의 한쪽 전극에 전기적으로 접속되고, 배선(1005)은 용량 소자(100)의 다른 쪽 전극에 전기적으로 접속되어 있다.
또한, 도 23에 나타내어진 기억 장치는 매트릭스상으로 배치함으로써 메모리 셀 어레이를 구성할 수 있다.
<트랜지스터(300)>
트랜지스터(300)는 기판(311) 위에 제공되고, 게이트로서 기능하는 도전체(316), 게이트 절연체로서 기능하는 절연체(315), 기판(311)의 일부로 이루어지는 반도체 영역(313), 및 소스 영역 또는 드레인 영역으로서 기능하는 저저항 영역(314a) 및 저저항 영역(314b)을 가진다. 트랜지스터(300)는 p채널형 및 n채널형 중 어느 것이어도 좋다.
여기서 도 23에 도시된 트랜지스터(300)는 채널이 형성되는 반도체 영역(313)(기판(311)의 일부)이 볼록 형상을 가진다. 또한 반도체 영역(313)의 측면 및 상면을, 절연체(315)를 개재하여 도전체(316)가 덮도록 제공되어 있다. 또한 도전체(316)에는 일함수를 조정하는 재료를 사용하여도 좋다. 이와 같은 트랜지스터(300)는 반도체 기판의 볼록부를 이용하기 때문에 FIN형 트랜지스터라고도 불린다. 또한 볼록부의 상부와 접하여, 볼록부를 형성하기 위한 마스크로서 기능하는 절연체를 가져도 좋다. 또한 여기서는 반도체 기판의 일부를 가공하여 볼록부를 형성하는 경우에 대하여 설명하였지만, SOI 기판을 가공하여 볼록 형상을 가지는 반도체막을 형성하여도 좋다.
또한, 도 23에 도시된 트랜지스터(300)는 일례이고, 그 구조에 한정되지 않고, 회로 구성이나 구동 방법에 따라 적절한 트랜지스터를 사용하면 좋다.
<용량 소자(100)>
용량 소자(100)는 트랜지스터(200)의 위쪽에 제공된다. 용량 소자(100)는 제 1 전극으로서 기능하는 도전체(110)와, 제 2 전극으로서 기능하는 도전체(120)와, 유전체로서 기능하는 절연체(130)를 가진다. 여기서, 절연체(130)로서는, 앞의 실시형태에서 설명한 절연체(286)로서 사용할 수 있는 절연체를 사용하는 것이 바람직하다.
또한 예를 들어 도전체(240) 위에 제공된 도전체(112)와 도전체(110)는 동시에 형성할 수 있다. 또한 도전체(112)는 용량 소자(100), 트랜지스터(200), 또는 트랜지스터(300)에 전기적으로 접속되는 플러그 또는 배선으로서의 기능을 가진다.
도 23에서는, 도전체(112) 및 도전체(110)를 단층 구조로 나타내었지만, 상기 구성에 한정되지 않고, 2층 이상의 적층 구조로 하여도 좋다. 예를 들어, 배리어성을 가지는 도전체와 도전성이 높은 도전체 사이에 배리어성을 가지는 도전체 및 도전성이 높은 도전체에 대하여 밀착성이 높은 도전체를 형성하여도 좋다.
또한 절연체(130)에는 예를 들어 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 질화 알루미늄, 산화 하프늄, 산화질화 하프늄, 질화산화 하프늄, 질화 하프늄 등을 사용하면 좋고, 적층 또는 단층으로 제공할 수 있다.
예를 들어, 절연체(130)에는 산화질화 실리콘 등의 절연 내력이 큰 재료와 고유전율(high-k) 재료의 적층 구조를 사용하는 것이 바람직하다. 상기 구성에 의하여, 용량 소자(100)는 고유전율(high-k)의 절연체를 가짐으로써 충분한 용량을 확보할 수 있고, 절연 내력이 큰 절연체를 가짐으로써 절연 내력이 향상되어 용량 소자(100)의 정전 파괴를 억제할 수 있다.
또한, 고유전율(high-k) 재료(비유전율이 높은 재료)로서는, 산화 갈륨, 산화 하프늄, 산화 지르코늄, 알루미늄 및 하프늄을 가지는 산화물, 알루미늄 및 하프늄을 가지는 산화질화물, 실리콘 및 하프늄을 가지는 산화물, 실리콘 및 하프늄을 가지는 산화질화물, 또는 실리콘 및 하프늄을 가지는 질화물 등이 있다.
한편, 절연 내력이 큰 재료(비유전율이 낮은 재료)로서는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 가지는 산화 실리콘, 또는 수지 등이 있다.
<배선층>
각 구조체 사이에는 층간막, 배선, 및 플러그 등이 제공된 배선층이 제공되어도 좋다. 또한 배선층은 설계에 따라 복수 층 제공할 수 있다. 여기서, 플러그 또는 배선으로서의 기능을 가지는 도전체에는, 복수의 구조를 합쳐서 동일한 부호를 부여하는 경우가 있다. 또한 본 명세서 등에서 배선과, 배선에 전기적으로 접속되는 플러그가 일체물이어도 좋다. 즉, 도전체의 일부가 배선으로서 기능하는 경우, 그리고 도전체의 일부가 플러그로서 기능하는 경우도 있다.
예를 들어 트랜지스터(300) 위에는 층간막으로서 절연체(320), 절연체(322), 절연체(324), 및 절연체(326)가 이 순서대로 적층되어 제공되어 있다. 또한 절연체(320), 절연체(322), 절연체(324), 및 절연체(326)에는, 용량 소자(100) 또는 트랜지스터(200)에 전기적으로 접속되는 도전체(328) 및 도전체(330) 등이 매립되어 있다. 또한 도전체(328) 및 도전체(330)는 플러그 또는 배선으로서 기능한다.
또한 층간막으로서 기능하는 절연체는 그 아래쪽의 요철 형상을 피복하는 평탄화막으로서 기능하여도 좋다. 예를 들어 절연체(322)의 상면은 평탄성을 높이기 위하여 화학 기계 연마(CMP)법 등을 사용한 평탄화 처리에 의하여 평탄화되어도 좋다.
절연체(326) 및 도전체(330) 위에 배선층을 제공하여도 좋다. 예를 들어 도 23에서 절연체(350), 절연체(352), 및 절연체(354)가 이 순서대로 적층되어 제공되어 있다. 또한 절연체(350), 절연체(352), 및 절연체(354)에는 도전체(356)가 형성되어 있다. 도전체(356)는 플러그 또는 배선으로서 기능한다.
마찬가지로, 절연체(210), 절연체(211), 절연체(212), 절연체(214), 및 절연체(216)에는 도전체(218), 및 트랜지스터(200)를 구성하는 도전체(도전치(205)) 등이 매립되어 있다. 또한 도전체(218)는 용량 소자(100) 또는 트랜지스터(300)에 전기적으로 접속되는 플러그 또는 배선으로서 기능을 가진다. 또한 도전체(120) 및 절연체(130) 위에는 절연체(150)가 제공되어 있다.
여기서, 상기 실시형태에 나타낸 절연체(241a) 및 절연체(241b)와 마찬가지로, 플러그로서 기능하는 도전체(218)의 측면에 접하여 절연체(217)가 제공된다. 절연체(217)는 절연체(210), 절연체(211), 절연체(212), 절연체(214), 및 절연체(216)에 형성된 개구의 내벽에 접하여 제공되어 있다. 즉, 절연체(217)는 도전체(218)와, 절연체(210), 절연체(211), 절연체(212), 절연체(214), 및 절연체(216) 사이에 제공되어 있다. 또한 도전체(205)는 도전체(218)와 병행하여 형성할 수 있기 때문에, 도전체(205)의 측면에 접하여 절연체(217)가 형성되는 경우도 있다.
절연체(217)로서는 예를 들어 질화 실리콘, 산화 알루미늄, 또는 질화산화 실리콘 등 절연체를 사용하면 좋다. 절연체(217)는 절연체(211), 절연체(212), 절연체(214), 및 절연체(222)에 접하여 제공되기 때문에, 절연체(210) 또는 절연체(216) 등으로부터 물 또는 수소 등의 불순물이 도전체(218)를 통하여 산화물(230)에 혼입되는 것을 억제할 수 있다. 특히 질화 실리콘은 수소에 대한 차단성이 높기 때문에 바람직하다. 또한 절연체(210) 또는 절연체(216)에 포함되는 산소가 도전체(218)에 흡수되는 것을 방지할 수 있다.
절연체(217)는 절연체(241a) 및 절연체(241b)와 같은 방법으로 형성할 수 있다. 예를 들어, PEALD법을 사용하여 질화 실리콘을 성막하고, 이방성 에칭을 사용하여 도전체(356)에 도달하는 개구를 형성하면 좋다.
층간막으로서 사용할 수 있는 절연체로서는, 절연성을 가지는 산화물, 질화물, 산화질화물, 질화산화물, 금속 산화물, 금속 산화질화물, 금속 질화산화물 등이 있다.
예를 들어, 층간막으로서 기능하는 절연체에 비유전율이 낮은 재료를 사용함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 따라서 절연체의 기능에 따라 재료를 선택하는 것이 좋다.
예를 들어 절연체(150), 절연체(210), 절연체(352), 및 절연체(354) 등은 비유전율이 낮은 절연체인 것이 바람직하다. 예를 들어 상기 절연체는 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 가지는 산화 실리콘, 또는 수지 등을 가지는 것이 바람직하다. 또는 상기 절연체는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 또는 공공을 가지는 산화 실리콘과, 수지의 적층 구조를 가지는 것이 바람직하다. 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이기 때문에, 수지와 조합함으로써 열적으로 안정적이며 비유전율이 낮은 적층 구조로 할 수 있다. 수지로서는, 예를 들어 폴리에스터, 폴리올레핀, 폴리아마이드(나일론, 아라미드 등), 폴리이미드, 폴리카보네이트, 또는 아크릴 등이 있다.
또한 산화물 반도체를 사용한 트랜지스터는, 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로 둘러쌈으로써, 트랜지스터의 전기 특성을 안정적으로 할 수 있다. 따라서 절연체(214), 절연체(211), 절연체(212), 및 절연체(350) 등으로서는 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체를 사용하면 좋다.
수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로서는 예를 들어 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄, 또는 탄탈럼을 포함한 절연체를 단층으로 또는 적층으로 사용하면 좋다. 구체적으로는, 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로서 산화 알루미늄, 산화 마그네슘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 또는 산화 탄탈럼 등의 금속 산화물, 질화산화 실리콘, 또는 질화 실리콘 등을 사용할 수 있다.
배선, 플러그에 사용할 수 있는 도전체에는 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 및 루테늄 등 중에서 선택된 금속 원소를 1종류 이상 포함하는 재료를 사용할 수 있다. 또한 인 등의 불순물 원소를 함유시킨 다결정 실리콘으로 대표되는, 전기 전도도가 높은 반도체, 니켈실리사이드 등의 실리사이드를 사용하여도 좋다.
예를 들어 도전체(328), 도전체(330), 도전체(356), 도전체(218), 및 도전체(112) 등으로서는, 상기 재료로 형성되는 금속 재료, 합금 재료, 금속 질화물 재료, 또는 금속 산화물 재료 등의 도전성 재료를 단층으로 또는 적층으로 사용할 수 있다. 내열성과 도전성을 양립하는 텅스텐이나 몰리브데넘 등의 고융점 재료를 사용하는 것이 바람직하고, 텅스텐을 사용하는 것이 특히 바람직하다. 또는 알루미늄이나 구리 등의 저저항 도전성 재료로 형성하는 것이 바람직하다. 저저항 도전성 재료를 사용함으로써 배선 저항을 낮게 할 수 있다.
<산화물 반도체가 제공된 층의 배선 또는 플러그>
또한 트랜지스터(200)에 산화물 반도체를 사용하는 경우, 산화물 반도체 근방에 과잉 산소 영역을 가지는 절연체를 제공하는 경우가 있다. 이 경우, 상기 과잉 산소 영역을 가지는 절연체와, 상기 과잉 산소 영역을 가지는 절연체에 제공하는 도전체 사이에 배리어성을 가지는 절연체를 제공하는 것이 바람직하다.
예를 들어, 도 23에서는 과잉 산소를 가지는 절연체(224) 및 절연체(280)와 도전체(240) 사이에 절연체(241)를 제공하는 것이 좋다. 절연체(241)와, 절연체(222), 절연체(282), 절연체(283), 및 절연체(284)가 접하여 제공됨으로써, 절연체(224) 및 트랜지스터(200)는 배리어성을 가지는 절연체에 의하여 밀봉되는 구조로 할 수 있다.
즉, 절연체(241)를 제공함으로써, 절연체(224) 및 절연체(280)에 포함되는 과잉 산소가 도전체(240)에 흡수되는 것을 억제할 수 있다. 또한 절연체(241)를 가짐으로써, 불순물인 수소가 도전체(240)를 통하여 트랜지스터(200)로 확산되는 것을 억제할 수 있다.
또한 절연체(241)로서는, 물 또는 수소 등의 불순물 및 산소의 확산을 억제하는 기능을 가지는 절연성 재료를 사용하는 것이 좋다. 예를 들어 질화 실리콘, 질화산화 실리콘, 산화 알루미늄, 또는 산화 하프늄 등을 사용하는 것이 바람직하다. 특히 질화 실리콘은 수소에 대한 차단성이 높기 때문에 바람직하다. 또한 이 외에도, 예를 들어 산화 마그네슘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 또는 산화 탄탈럼 등의 금속 산화물 등을 사용할 수 있다.
또한 앞의 실시형태와 마찬가지로, 트랜지스터(200)는 절연체(211), 절연체(212), 절연체(214), 절연체(287), 절연체(282), 절연체(283), 및 절연체(284)로 밀봉되는 것이 바람직하다. 이와 같은 구성으로 함으로써, 절연체(274), 절연체(150) 등에 포함되는 수소가 절연체(280) 등에 혼입되는 것을 저감할 수 있다.
여기서, 절연체(284), 절연체(283), 및 절연체(282)에는 도전체(240)가 관통되고, 절연체(214), 절연체(212), 및 절연체(211)에는 도전체(218)가 관통되어 있지만, 상술한 바와 같이, 절연체(241)가 도전체(240)에 접하여 제공되고, 절연체(217)가 도전체(218)에 접하여 제공되어 있다. 이에 의하여, 도전체(240) 및 도전체(218)를 통하여 절연체(211), 절연체(212), 절연체(214), 절연체(287), 절연체(282), 절연체(283), 및 절연체(284)의 내측에 혼입되는 수소를 저감할 수 있다. 이와 같이, 절연체(211), 절연체(212), 절연체(214), 절연체(287), 절연체(282), 절연체(283), 절연체(284), 절연체(241), 및 절연체(217)로 트랜지스터(200)를 더 확실하게 밀봉하고, 절연체(274) 등에 포함되는 수소 등의 불순물이 외측으로부터 혼입하는 것을 저감할 수 있다.
또한 절연체(216), 절연체(224), 절연체(280), 절연체(250), 및 절연체(274)는 앞의 실시형태에서 설명한 바와 같이, 수소 원자가 저감 또는 제거된 가스를 사용한 성막 방법으로 형성되는 것이 바람직하다. 이로써, 절연체(216), 절연체(224), 절연체(280), 절연체(250), 및 절연체(274)의 수소 농도를 저감할 수 있다.
이와 같이, 트랜지스터(200) 근방의 실리콘계 절연막의 수소 농도를 저감하여, 산화물(230)의 수소 농도를 저감할 수 있다.
<다이싱라인>
이하에서는, 대면적 기판을 반도체 소자마다 분단함으로써, 복수의 반도체 장치를 칩 형상으로 얻는 경우에 제공되는 다이싱라인(스크라이브 라인, 분단 라인, 또는 절단 라인이라고 부르는 경우가 있음)에 대하여 설명한다. 분단 방법으로서는, 예를 들어 우선 기판에 반도체 소자를 분단하기 위한 홈(다이싱라인)을 형성한 후, 다이싱라인에서 절단하여 복수의 반도체 장치로 분단(분할)하는 경우가 있다.
여기서, 예를 들어 도 23에 도시된 바와 같이, 절연체(283)와 절연체(211)가 접하는 영역이 다이싱라인과 중첩되도록 설계하는 것이 바람직하다. 즉, 복수의 트랜지스터(200)를 가지는 메모리 셀의 가장자리에 제공되는 다이싱라인이 되는 영역 근방에 있어서, 절연체(282), 절연체(280), 절연체(254), 절연체(224), 절연체(222), 절연체(216), 절연체(214), 및 절연체(212)에 개구를 제공한다.
즉, 절연체(282), 절연체(280), 절연체(254), 절연체(224), 절연체(222), 절연체(216), 절연체(214), 및 절연체(212)에 제공된 상기 개구에 있어서, 절연체(211)와 절연체(283)가 접한다. 또한, 절연체(282), 절연체(280), 절연체(254), 절연체(224), 절연체(222), 절연체(216), 및 절연체(214)에 개구를 제공하고, 절연체(212)와 절연체(283)가 접하는 구성으로 하여도 좋다. 예를 들어, 이때 절연체(212)와 절연체(283)를 동일한 재료 및 동일한 방법을 사용하여 형성하여도 좋다. 절연체(212) 및 절연체(283)를 동일한 재료 및 동일한 방법으로 제공함으로써 밀착성을 높일 수 있다. 예를 들어, 질화 실리콘을 사용하는 것이 바람직하다.
상기 구조에 의하여 절연체(211), 절연체(212), 절연체(214), 절연체(287), 절연체(282), 절연체(283), 및 절연체(284)로 트랜지스터(200)를 둘러쌀 수 있다. 절연체(211), 절연체(212), 절연체(214), 절연체(287), 절연체(282), 절연체(283), 및 절연체(284) 중 적어도 하나는 산소, 수소, 및 물의 확산을 억제하는 기능을 가지기 때문에, 본 실시형태에 나타내는 반도체 소자가 형성된 회로 영역마다 기판을 분단함으로써, 복수의 칩으로 가공하여도 분단된 기판의 측면 방향으로부터 수소 또는 물 등의 불순물이 혼입되어 트랜지스터(200)로 확산되는 것을 방지할 수 있다.
또한 상기 구조에 의하여, 절연체(280) 및 절연체(224)의 과잉 산소가 외부로 확산되는 것을 방지할 수 있다. 따라서, 절연체(280) 및 절연체(224)의 과잉 산소는 트랜지스터(200)에서의 채널이 형성되는 산화물에 효율적으로 공급된다. 상기 산소에 의하여, 트랜지스터(200)에서의 채널이 형성되는 산화물의 산소 결손을 저감할 수 있다. 이로써, 트랜지스터(200)에서의 채널이 형성되는 산화물을 결함 준위 밀도가 낮고 안정적인 특성을 가지는 산화물 반도체로 할 수 있다. 즉, 트랜지스터(200)의 전기 특성의 변동을 억제하면서 신뢰성을 향상시킬 수 있다.
또한, 도 23에 도시된 기억 장치에서는, 용량 소자(100)의 형상을 플레이너형으로 하였지만, 본 실시형태에 나타낸 기억 장치는 이에 한정되는 것이 아니다. 예를 들어, 도 24에 도시된 바와 같이, 용량 소자(100)의 형상을 실린더형으로 하여도 좋다. 또한, 도 24에 도시된 기억 장치에 있어서 절연체(150)보다 아래의 구성은 도 23에 도시된 반도체 장치와 같다.
도 24에 도시된 용량 소자(100)가 제공된 층은 절연체(130) 위의 절연체(150)와, 절연체(150) 위의 절연체(142)와, 절연체(150) 및 절연체(142)에 형성된 개구 내에 배치된 도전체(115)와, 도전체(115) 및 절연체(142) 위의 절연체(145)와, 절연체(145) 위의 도전체(125)와, 도전체(125) 및 절연체(145) 위의 절연체(152)를 가진다. 여기서, 절연체(150) 및 절연체(142)에 형성된 개구 내에 도전체(115), 절연체(145), 및 도전체(125) 중 적어도 일부가 배치된다.
도전체(115)는 용량 소자(100)의 하부 전극으로서 기능하고, 도전체(125)는 용량 소자(100)의 상부 전극으로서 기능하고, 절연체(145)는 용량 소자(100)의 유전체로서 기능한다. 용량 소자(100)는 절연체(150) 및 절연체(142)의 개구에서, 저면뿐만 아니라 측면에서도 상부 전극과 하부 전극이 유전체를 사이에 두고 대향하는 구성을 가지기 때문에, 단위 면적당 정전 용량을 크게 할 수 있다. 따라서 상기 개구의 깊이를 깊게 할수록, 용량 소자(100)의 정전 용량을 크게 할 수 있다. 이와 같이 용량 소자(100)의 단위 면적당 정전 용량을 크게 함으로써, 반도체 장치의 미세화 또는 고집적화를 추진할 수 있다.
절연체(152)로서는, 절연체(280)로서 사용할 수 있는 절연체를 사용하면 좋다. 또한 절연체(142)는 절연체(150)의 개구를 형성할 때의 에칭 스토퍼로서 기능하는 것이 바람직하고, 절연체(214)로서 사용할 수 있는 절연체를 사용하면 좋다.
절연체(150) 및 절연체(142)에 형성된 개구를 상면에서 본 형상은 사각형이어도 좋고, 사각형 이외의 다각형이어도 좋고, 다각형의 모서리 부분을 만곡시킨 형상이어도 좋고, 타원을 포함하는 원형이어도 좋다. 여기서, 상면에서 보았을 때, 상기 개구와 트랜지스터(200)가 중첩되는 면적이 큰 것이 바람직하다. 이와 같은 구성으로 함으로써, 용량 소자(100)와 트랜지스터(200)를 가지는 반도체 장치의 점유 면적을 감소시킬 수 있다.
도전체(115)는 절연체(142) 및 절연체(150)에 형성된 개구와 접하여 배치된다. 도전체(115)의 상면은 절연체(142)의 상면과 실질적으로 일치하는 것이 바람직하다. 또한 도전체(115)의 하면은 절연체(130)의 개구를 통하여 도전체(110)와 접한다. 도전체(115)는 ALD법 또는 CVD법 등을 사용하여 성막하는 것이 바람직하고, 예를 들어 도전체(205)로서 사용할 수 있는 도전체를 사용하면 좋다.
절연체(145)는 도전체(115) 및 절연체(142)를 덮도록 배치된다. 예를 들어 ALD법 또는 CVD법 등을 사용하여 절연체(145)를 성막하는 것이 바람직하다. 절연체(145)에는 예를 들어 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 지르코늄, 산화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 질화 알루미늄, 산화 하프늄, 산화질화 하프늄, 질화산화 하프늄, 질화 하프늄 등을 사용하면 좋고, 적층 또는 단층으로 제공할 수 있다. 예를 들어 절연체(145)로서는, 산화 지르코늄, 산화 알루미늄, 산화 지르코늄이 이 순서대로 적층된 절연막을 사용할 수 있다.
또한 절연체(145)에는 산화질화 실리콘 등의 절연 내력이 큰 재료 또는 고유전율(high-k) 재료를 사용하는 것이 바람직하다. 또는 절연 내력이 큰 재료와 고유전율(high-k) 재료의 적층 구조를 사용하여도 좋다.
또한 고유전율(high-k) 재료(비유전율이 높은 재료)로서는 산화 갈륨, 산화 하프늄, 산화 지르코늄, 알루미늄 및 하프늄을 포함한 산화물, 알루미늄 및 하프늄을 포함한 산화질화물, 실리콘 및 하프늄을 포함한 산화물, 실리콘 및 하프늄을 포함한 산화질화물, 실리콘 및 하프늄을 포함한 질화물 등이 있다. 이와 같은 high-k 재료를 사용함으로써, 절연체(145)를 두껍게 하여도 용량 소자(100)의 정전 용량을 충분히 확보할 수 있다. 절연체(145)를 두껍게 함으로써, 도전체(115)와 도전체(125) 사이에 발생하는 누설 전류를 억제할 수 있다.
한편, 절연 내력이 큰 재료로서는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 가지는 산화 실리콘, 수지 등이 있다. 예를 들어 ALD법을 사용하여 성막한 질화 실리콘, PEALD법을 사용하여 성막한 산화 실리콘, ALD법을 사용하여 성막한 질화 실리콘이 이 순서대로 적층된 절연막을 사용할 수 있다. 이와 같은 절연 내력이 큰 절연체를 사용함으로써, 절연 내력을 향상시키고 용량 소자(100)의 정전 파괴를 억제할 수 있다.
도전체(125)는 절연체(142) 및 절연체(150)에 형성된 개구를 매립하도록 배치된다. 또한 도전체(125)는 도전체(140) 및 도전체(153)를 통하여 배선(1005)에 전기적으로 접속되어 있다. 도전체(125)는 ALD법 또는 CVD법 등을 사용하여 성막하는 것이 바람직하고, 예를 들어 도전체(205)로서 사용할 수 있는 도전체를 사용하면 좋다.
또한 도전체(153)는 절연체(154) 위에 제공되어 있고, 절연체(156)로 덮여 있다. 도전체(153)로서는 도전체(112)로서 사용할 수 있는 도전체를 사용하면 좋고, 절연체(156)로서는 절연체(152)로서 사용할 수 있는 절연체를 사용하면 좋다. 여기서, 도전체(153)는 도전체(140)의 상면과 접하고, 용량 소자(100), 트랜지스터(200), 또는 트랜지스터(300)의 단자로서 기능한다.
본 실시형태에서 상술한 구성, 방법 등은 다른 실시형태 등에 기재되는 구성, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 3)
<반도체 장치의 변형예>
본 실시형태에서는, 도 25의 (A) 내지 (D)를 사용하여 본 발명의 일 형태인 반도체 장치의 일례에 대하여 설명한다.
도 25의 (A)는, 본 발명의 일 형태인 반도체 장치의 상면도를 나타낸 것이다. 또한, 도 25의 (B) 내지 (D)는 상기 반도체 장치의 단면도이다. 여기서, 도 25의 (B)는 도 25의 (A)에 A1-A2의 일점쇄선으로 나타낸 부분에 대응하는 단면도이다. 또한, 도 25의 (C)는 도 25의 (A)에 A3-A4의 일점쇄선으로 나타낸 부분에 대응하는 단면도이다. 또한, 도 25의 (D)는 도 25의 (A)에 A5-A6의 일점쇄선으로 나타낸 부분에 대응하는 단면도이다. 또한, 도 25의 (A)의 상면도에서는, 도면의 명료화를 위하여 일부의 요소를 생략하였다.
또한, 도 25의 (A) 내지 (D)에 도시된 반도체 장치에 있어서, 앞의 실시형태에 나타낸 반도체 장치를 구성하는 구조와 같은 기능을 가지는 구조에는, 같은 부호를 부기한다. 또한, 본 항목에 있어서도, 반도체 장치의 구성 재료에 대해서는 앞의 실시형태에서 자세히 설명한 재료를 사용할 수 있다.
<<반도체 장치의 변형예 2>>
도 25의 (A) 내지 (D)에 도시된 반도체 장치는 도 4의 (A) 내지 (D)에 도시된 반도체 장치의 변형예이다. 도 25의 (A) 내지 (D)에 도시된 반도체 장치는 절연체(211) 및 절연체(287)를 가지지 않는 점이 도 4의 (A) 내지 (D)에 도시된 반도체 장치와 상이하다.
도 25의 (A) 내지 (D)에 도시된 트랜지스터(200)를 구성하는 구조 중 적어도 일부 및 트랜지스터(200)의 주변에 제공된 구조의 일부를 스퍼터링법을 사용하여 성막하는 것이 바람직하다. 예를 들어, 절연체(212), 절연체(214), 절연체(216), 산화물(230a)이 되는 산화막, 산화물(230b)이 되는 산화막, 산화물(243a) 및 산화물(243b)이 되는 산화막, 절연체(254), 절연체(280)가 되는 절연막, 산화물(230c)이 되는 산화막, 산화물(230d)이 되는 산화막, 절연체(282), 절연체(283) 등을 스퍼터링법을 사용하여 성막하여도 좋다. 스퍼터링법을 사용하여 성막된 막은 막 내의 수소 농도가 낮기 때문에 바람직하다. 따라서, 수소 농도가 낮은 트랜지스터(200)를 제작할 수 있다.
또한, 절연체(222), 절연체(224), 절연체(250)가 되는 절연막, 절연체(284), 절연체(274), 도전체(242a) 및 도전체(242b)가 되는 도전막, 도전체(260)(도전체(260a) 및 도전체(260b))가 되는 도전막 등도 스퍼터링법을 사용하여 성막하여도 좋다.
상기 구성으로 함으로써, 수소를 포획 및 수소를 고착하는 기능을 가지는 재료를 사용하여 형성하는 절연체(287)를 제공하지 않아도, 수소 농도가 낮은 트랜지스터(200)를 제작할 수 있다. 또한, 가열 처리 등의, 막 내의 수소 농도를 저감하기 위한 공정을 줄일 수 있어, 반도체 장치의 제작 공정 시간을 단축할 수 있다.
절연체(212), 절연체(214), 및 절연체(216)는 대기 환경에 노출시키지 않고 연속적으로 성막하는 것이 바람직하다. 대기 개방을 하지 않고 성막함으로써, 절연체(212) 위, 절연체(214) 위, 및 절연체(216) 위에 대기 환경으로부터의 불순물 또는 수분이 부착되는 것을 방지할 수 있고, 절연체(212)와 절연체(214)의 계면 및 계면 근방, 절연체(214)와 절연체(216)의 계면 및 계면 근방을 청정하게 유지할 수 있기 때문에 바람직하다.
또한, 산화물(230a)이 되는 산화막, 산화물(230b)이 되는 산화막, 그리고 산화물(243a) 및 산화물(243b)이 되는 산화막의 성막은 대기 환경에 노출시키지 않고 연속적으로 성막하는 것이 바람직하다. 대기 개방을 하지 않고 성막함으로써, 산화물(230a)이 되는 산화막 위, 산화물(230b)이 되는 산화막 위, 그리고 산화물(243a) 및 산화물(243b)이 되는 산화막 위에 대기 환경으로부터의 불순물 또는 수분이 부착되는 것을 방지할 수 있고, 산화물(230a)이 되는 산화막과 산화물(230b)이 되는 산화막의 계면 및 계면 근방, 산화물(230b)이 되는 산화막과 산화물(243a) 및 산화물(243b)이 되는 산화막의 계면 및 계면 근방을 청정하게 유지할 수 있기 때문에 바람직하다.
또한, 절연체(254) 및 절연체(280)가 되는 절연막의 성막은, 대기 환경에 노출시키지 않고 연속적으로 성막하는 것이 바람직하다. 대기 개방을 하지 않고 성막함으로써, 절연체(254) 위 및 절연체(280)가 되는 절연막 위에 대기 환경으로부터의 불순물 또는 수분이 부착되는 것을 방지할 수 있고, 절연체(254)와, 절연체(280)가 되는 절연막의 계면 및 계면 근방을 청정하게 유지할 수 있기 때문에 바람직하다.
또한, 연속 성막은, 예를 들어 멀티 체임버 방식의 성막 장치를 사용하면 좋다. 연속 성막함으로써, 반도체 장치의 제작 공정 시간을 단축할 수 있어 바람직하다. 또한, 연속 성막할 수 있는 장치의 설명은 후술한다.
또한, 예를 들어 절연체(212) 및 절연체(283)로서 질화 실리콘 등을 사용하고, 절연체(214) 및 절연체(282)로서 산화 알루미늄 등을 사용하는 것이 바람직하다. 이로써, 물, 수소 등의 불순물이 절연체(212) 및 절연체(214)를 통하여 기판 측으로부터 트랜지스터(200) 측으로 확산되는 것을 억제할 수 있다. 또는, 절연체(224) 등에 포함되는 산소가 절연체(212) 및 절연체(214)를 통하여 기판 측으로 확산되는 것을 억제할 수 있다. 또한, 물, 수소 등의 불순물이 절연체(282) 및 절연체(283)를 통하여 트랜지스터(200)의 외부로부터 트랜지스터(200) 내에 혼입되는 것을 억제할 수 있다. 이와 같이, 트랜지스터(200)를 물, 수소 등의 불순물 및 산소의 확산을 억제하는 기능을 가지는 절연체(212), 절연체(214), 절연체(282), 및 절연체(283)로 둘러싸는 구조로 하는 것이 바람직하다.
상기 구성으로 함으로써, 트랜지스터(200) 내의 수소 농도를 낮출 수 있다. 예를 들어, 트랜지스터(200)는 SIMS에 의하여 얻어지는 수소 농도가 1×1020atoms/cm3 미만, 바람직하게는 1×1019atoms/cm3 미만인 영역을 가진다. 상기 영역은 구체적으로는, 절연체(224), 산화물(230a), 산화물(230c) 등에 포함된다. 즉, 절연체(224), 산화물(230a), 산화물(230b), 및 산화물(230c) 중 적어도 하나는 SIMS에 의하여 얻어지는 수소 농도가, 1×1020atoms/cm3 미만, 바람직하게는 1×1019atoms/cm3 미만인 영역을 가진다. 또한, 상기 영역은, 트랜지스터(200)에 한정되지 않고, 트랜지스터(200)의 주변에 제공된 구조에 포함되는 경우가 있다. 트랜지스터(200)의 주변에 제공된 구조로서, 예를 들어 절연체(280)가 있다.
도 25의 (A) 내지 (D)에 도시된 트랜지스터(200)에서는, 도 4의 (A) 내지 (D)에 도시된 층(244a) 및 층(244b)을 도시하지 않았다. 앞의 실시형태에 나타낸 층(244A)을 제거하는 방법에 따라서는, 층(244a) 및 층(244b)이 단면 TEM 등으로 관찰되지 않는 경우가 있다.
또한, 층(244a) 및 층(244b)은 EDX를 사용하여 검출할 수 있는 경우가 있다. 예를 들어, 도전체(242a) 또는 도전체(242b)와 중첩되는 영역의, 산화물(230b)의 측면에 있어서, EDX를 사용한 원소 분석에 의하여 얻어지는 층(244a) 또는 층(244b)의 주성분(산소를 제외함)의 농도가 검출 하한 이상 1.0atomic% 이하인 영역이 검출된다. 또는, 도전체(242a) 또는 도전체(242b)와 중첩되는 영역의, 산화물(230b)의 측면에서의 층(244a) 또는 층(244b)의 주성분(산소를 제외함)의 농도가 산화물(230b)과 중첩되지 않는 영역의, 절연체(224)의 상면에서의 층(244a) 또는 층(244b)의 주성분(산소를 제외함)의 농도보다 높다.
본 실시형태에서 상술한 구성, 방법 등은 다른 실시형태 등에 기재되는 구성, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 4)
본 실시형태에서는, 반도체 장치의 일 형태를 도 26 내지 도 29를 사용하여 설명한다.
[기억 장치 2]
본 발명의 일 형태에 따른 반도체 장치(기억 장치)의 일례를 도 26에 나타내었다.
<메모리 디바이스의 구성예>
도 26은 메모리 디바이스(290)를 가지는 반도체 장치의 단면도이다. 도 26에 도시된 메모리 디바이스(290)는 도 25의 (A) 내지 (D)에 도시된 트랜지스터(200)에 더하여, 용량 디바이스(292)를 가진다. 도 26은 트랜지스터(200)의 채널 길이 방향의 단면도에 상당한다.
또한, 도 26에 도시된 반도체 장치에 있어서, 앞의 실시형태에 나타낸 반도체 장치를 구성하는 구조와 같은 기능을 가지는 구조에는, 같은 부호를 부기한다. 또한, 본 항목에 있어서도, 반도체 장치의 구성 재료에 대해서는 앞의 실시형태에서 자세히 설명한 재료를 사용할 수 있다.
용량 디바이스(292)는 도전체(242b)와, 도전체(242b) 위에 제공된 절연체(293)와, 절연체(293) 위에 제공된 도전체(294)를 가진다. 즉, 용량 디바이스(292)는 MIM(Metal-Insulator-Metal) 용량 소자를 구성한다. 또한 용량 디바이스(292)가 가지는 한 쌍의 전극 중 한쪽, 즉 도전체(242b)는 트랜지스터의 소스 전극 또는 드레인 전극을 겸할 수 있다. 따라서, 용량 디바이스(292)의 제작 공정에 있어서, 트랜지스터의 제작 공정의 일부를 겸용할 수 있기 때문에 생산성이 높은 반도체 장치로 할 수 있다. 또한, 트랜지스터와 용량 디바이스가 배치되는 면적을 저감시킬 수 있다.
또한, 도전체(294)로서는, 예를 들어 도전체(240a) 및 도전체(240b)에 사용할 수 있는 재료를 사용하면 좋다.
절연체(293)로서는, 예를 들어 산화 지르코늄과, 산화 알루미늄과, 산화 지르코늄의 적층 구조를 사용하는 것이 좋다. 또한, 예를 들어 절연체(130)에 사용할 수 있는 재료를 사용하면 좋고, 적층 또는 단층으로 제공하는 것이 좋다.
또한, 메모리 디바이스(290) 위에 배선층을 제공하여도 좋다. 예를 들어, 도 26에서 트랜지스터(200) 및 용량 디바이스(292) 위에는 층간막으로서 절연체(284) 및 절연체(160)가 이 순서대로 적층되어 제공되어 있다. 또한, 절연체(283), 절연체(284), 및 절연체(160)에는 트랜지스터(200)에 전기적으로 접속되는 도전체(166)가 매립되어 있다. 또한, 도전체(166)는 플러그 또는 배선으로서 기능한다.
절연체(160) 및 도전체(166) 위에 배선층을 제공하여도 좋다. 예를 들어, 도 26에서 절연체(162) 및 절연체(164)가 이 순서대로 적층되어 제공되어 있다. 또한, 절연체(162) 및 절연체(164)에는 도전체(168)가 형성되어 있다. 도전체(168)는 플러그 또는 배선으로서 기능한다.
절연체(160) 및 절연체(164)에는 비유전율이 낮은 절연체를 가지는 것이 바람직하다. 예를 들어, 절연체(160) 및 절연체(164)에는 절연체(352) 등에 사용할 수 있는 절연체를 사용하면 좋다.
절연체(162)에는 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체를 사용하면 좋다. 예를 들어, 절연체(162)에는 절연체(350) 등에 사용할 수 있는 절연체를 사용하면 좋다.
또한, 상기 메모리 디바이스(290)는 적층하는 구성으로 하여도 좋다. 도 27에 메모리 디바이스(290)를 5층 적층하는 구성의 단면도를 도시하였다. 도 27에 도시된 바와 같이, 메모리 디바이스(290)는 도전체(240) 및 도전체(166)를 통하여 상이한 메모리 디바이스(290)에 전기적으로 접속된다.
또한, 도 27에 도시된 바와 같이, 복수의 메모리 디바이스(메모리 디바이스(290_1) 내지 메모리 디바이스(290_5))를 절연체(283)와 절연체(212)로 포괄적으로 밀봉하여도 좋다. 복수의 메모리 디바이스를 포괄적으로 밀봉함으로써, 공정을 간략화할 수 있다. 또한, 트랜지스터(200)를 구성하는 구조의 일부 및 트랜지스터(200)의 주변에 제공된 구조의 일부를 스퍼터링법을 사용하여 성막함으로써, 트랜지스터(200)의 수소 농도를 낮출 수 있다. 따라서, 트랜지스터(200)의 위쪽에 상이한 트랜지스터(200)를 제작하는 경우에도, 아래쪽에 위치하는 트랜지스터(200)의 수소 농도를 낮게 유지할 수 있다. 따라서, 메모리 디바이스(290)를 적층하는 구성으로 하는 경우, 메모리 디바이스(290)를 개별적으로 밀봉하지 않아도, 복수의 메모리 디바이스를 포괄적으로 밀봉함으로써, 트랜지스터(200) 내의 수소 농도를 낮출 수 있다.
또한, 절연체(283)와 절연체(212)에 의한 복수의 메모리 디바이스의 밀봉은 복수의 메모리 디바이스 전체에 대하여 포괄적으로 수행되어도 좋고, 일부분씩 포괄적으로 수행되어도 좋다.
또한, 복수의 메모리 디바이스는 채널 길이 방향으로 배열되어도 좋고, 채널 폭 방향으로 배열되어도 좋고, 매트릭스상으로 배치되어도 좋다. 또한 설계에 따라 규칙성 없이 배치되어도 좋다.
또한, 절연체(214)와 절연체(282)에 같은 재료를 사용하는 경우, 절연체(214) 및 절연체(282) 중 어느 한쪽은 제공하지 않아도 된다. 이로써, 공정 수를 삭감할 수 있다.
도 27에 도시된 바와 같이, 복수의 메모리 디바이스(메모리 디바이스(290_1) 내지 메모리 디바이스(290_5))를 적층함으로써, 메모리 디바이스의 점유 면적을 늘리지 않고, 메모리 디바이스를 집적하여 배치할 수 있다. 즉, 3D 메모리 디바이스를 구성할 수 있다.
또한, 도 27에서는, 각 층이 1개의 메모리 디바이스를 가지는 구성을 예시하였지만, 이에 한정되는 것이 아니다. 앞의 <반도체 장치의 응용예>에 나타낸 바와 같이, 각 층에 포함되는 메모리 디바이스는 복수이어도 좋고, 복수의 메모리 디바이스는 채널 길이 방향으로 배열되어도 좋고, 채널 폭 방향으로 배열되어도 좋고, 매트릭스상으로 배치되어도 좋다. 또한 설계에 따라 규칙성 없이 배치되어도 좋다.
<메모리 디바이스의 변형예>
이하에서는, 도 28의 (A), (B), 및 도 29를 사용하여, 앞의 <메모리 디바이스의 구성예>에서 나타낸 것과 상이한, 본 발명의 일 형태에 따른 트랜지스터(200) 및 용량 디바이스(292)를 가지는 반도체 장치의 일례에 대하여 설명한다. 또한, 도 28의 (A), (B), 및 도 29에 도시된 반도체 장치에 있어서, 앞의 실시형태 및 도 26에 나타낸 반도체 장치를 구성하는 구조와 같은 기능을 가지는 구조에는, 같은 부호를 부기한다. 또한, 본 항목에 있어서, 트랜지스터(200) 및 용량 디바이스(292)의 구성 재료에 대해서는, 앞의 실시형태 및 앞의 <메모리 디바이스의 구성예>에서 자세히 설명한 재료를 사용할 수 있다.
<<메모리 디바이스의 변형예 1>>
이하에서는, 메모리 디바이스(600)를 가지는 반도체 장치의 일례에 대해서 도 28의 (A) 및 (B)를 사용하여 설명한다. 메모리 디바이스(600)는 트랜지스터(200a), 트랜지스터(200b), 용량 디바이스(292a), 및 용량 디바이스(292b)를 가진다.
도 28의 (A)는 메모리 디바이스(600)를 가지는 반도체 장치의 상면도이다. 또한, 도 28의 (B)는 도 28의 (A)에 A1-A2의 일점쇄선으로 나타낸 부분의 단면도이고, 트랜지스터(200a) 및 트랜지스터(200b)의 채널 길이 방향의 단면도이기도 하다. 또한, 도 28의 (A)의 상면도에서는 도면의 명료화를 위하여 일부의 요소를 생략하였다.
메모리 디바이스(600)는, 도 28의 (B)에 도시된 바와 같이 A3-A4의 일점쇄선을 대칭축으로 한 선대칭의 구성이다. 트랜지스터(200a)의 소스 전극 및 드레인 전극 중 한쪽과, 트랜지스터(200b)의 소스 전극 및 드레인 전극 중 한쪽을 도전체(242c)가 겸하는 구성이다. 또한, 트랜지스터(200a)에 전기적으로 접속되며, 플러그로서 기능하는 도전체와, 트랜지스터(200b)에 전기적으로 접속되며, 플러그로서 기능하는 도전체를 도전체(240c)가 겸하는 구성이다. 이와 같이, 2개의 트랜지스터와, 2개의 용량 디바이스와, 배선과 플러그의 접속을 상술한 구성으로 함으로써, 미세화 또는 고집적화가 가능한 반도체 장치를 제공할 수 있다.
트랜지스터(200a), 트랜지스터(200b), 용량 디바이스(292a), 및 용량 디바이스(292b)의 각각의 구성 및 효과에 대해서는, 도 25의 (A) 내지 (D) 및 도 26에 도시된 반도체 장치의 구성예를 참작할 수 있다.
<<메모리 디바이스의 변형예 2>>
도 29는, 메모리 유닛(470)이 트랜지스터(200T)를 가지는 트랜지스터층(413)과, 4층의 메모리 디바이스층(메모리 디바이스층(415_1) 내지 메모리 디바이스층(415_4))을 가지는 예를 나타내었다.
메모리 디바이스층(415_1) 내지 메모리 디바이스층(415_4)은 각각 복수의 메모리 디바이스(420)를 가진다. 메모리 디바이스(420)에는, 예를 들어 도 26에 도시된 메모리 디바이스(290), 또는 도 28의 (A) 및 (B)에 도시된 메모리 디바이스(600)를 사용할 수 있다.
메모리 디바이스(420)는 도전체(424) 및 도전체(166)를 통하여 상이한 메모리 디바이스층이 가지는 메모리 디바이스(420) 및 트랜지스터층(413)이 가지는 트랜지스터(200T)에 전기적으로 접속한다.
메모리 유닛(470)은 절연체(212), 절연체(214), 절연체(282), 및 절연체(283)에 의하여 밀봉된다(이하에서는 편의상 밀봉 구조라고 부름). 절연체(283)의 주위에는 절연체(274)가 제공된다. 또한, 절연체(274), 절연체(283), 및 절연체(212)에는 도전체(440)가 제공되고, 이는 소자층(411)에 전기적으로 접속된다.
또한, 절연체(212) 및 절연체(283)는 수소에 대한 차단성이 높은 기능을 가지는 재료인 것이 적합하다. 또한, 절연체(214) 및 절연체(282)는 수소를 포획하거나 수소를 고착하는 기능을 가지는 재료인 것이 적합하다.
예를 들어, 상기 수소에 대한 차단성이 높은 기능을 가지는 재료로서는 질화 실리콘 또는 질화산화 실리콘 등을 들 수 있다. 또한 상기 수소를 포획 또는 고착하는 기능을 가지는 재료로서는 산화 알루미늄, 산화 하프늄, 그리고 알루미늄 및 하프늄을 포함하는 산화물(하프늄 알루미네이트) 등을 들 수 있다.
또한, 절연체(212), 절연체(214), 절연체(282), 및 절연체(283)에 사용하는 재료의 결정 구조에 대해서는 특별히 한정되지 않지만, 비정질 또는 결정성을 가지는 구조로 하면 좋다. 예를 들어, 수소를 포획 또는 고착하는 기능을 가지는 재료로서, 비정질의 산화 알루미늄막을 사용하는 것이 적합하다. 비정질의 산화 알루미늄은 결정성이 높은 산화 알루미늄보다 수소를 포획 및 고착하는 양이 많은 경우가 있다.
또한 밀봉 구조의 내부에는 절연체(280)가 제공된다. 절연체(280)는 가열에 의하여 산소를 방출하는 기능을 가진다. 또는 절연체(280)는 과잉 산소 영역을 가진다.
여기서, 절연체(280)와 접하는 산화물 반도체 내에서의 수소 확산에 대한 절연체(280) 내의 과잉 산소의 모델로서, 아래와 같은 것을 생각할 수 있다.
산화물 반도체 내에 존재하는 수소는 산화물 반도체에 접하는 절연체(280)를 통하여 다른 구조체로 확산된다. 상기 수소는 절연체(280) 내의 과잉 산소가 산화물 반도체 내의 수소와 반응하여 OH 결합을 형성하고, 절연체(280) 내에서 확산된다. OH 결합을 가진 수소 원자는 수소를 포획하거나 수소를 고착하는 기능을 가지는 재료(대표적으로는, 절연체(282))에 도달하였을 때, 수소 원자는 절연체(282) 내의 원자(예를 들어, 금속 원자 등)와 결합된 산소 원자와 반응하여, 절연체(282) 내에 포획되거나 고착된다. 한편, OH 결합을 가진 산소 원자는 과잉 산소로서 절연체(280) 내에 잔존하는 것으로 추측된다. 즉 상기 수소의 확산에 있어서, 절연체(280) 내의 과잉 산소가 중개적 역할을 할 개연성이 높다.
상기 모델을 만족시키기 위해서는 반도체 장치의 제작 공정이 중요한 요소 중 하나이다.
일례로서, 산화물 반도체에, 과잉 산소를 가지는 절연체(280)를 형성하고, 그 후 절연체(282)를 형성한다. 그 후에 가열 처리를 수행하는 것이 바람직하다. 상기 가열 처리는 구체적으로는 산소를 포함하는 분위기, 질소를 포함하는 분위기, 또는 산소와 질소의 혼합 분위기에서 350℃ 이상, 바람직하게는 400℃ 이상의 온도에서 수행한다. 가열 처리의 시간은 1시간 이상, 바람직하게는 4시간 이상, 더 바람직하게는 8시간 이상으로 한다.
상기 가열 처리에 의하여 산화물 반도체 내의 수소가 절연체(280) 및 절연체(282)를 통하여 외부로 확산될 수 있다. 즉, 산화물 반도체 및 상기 산화물 반도체 근방에 존재하는 수소의 절대량을 저감할 수 있다.
상기 가열 처리 후, 절연체(283)를 형성한다. 절연체(283)는 수소에 대한 차단성이 높은 기능을 가지는 재료이기 때문에 외부로 확산시킨 수소, 또는 외부에 존재하는 수소가 내부로, 구체적으로는 산화물 반도체 또는 절연체(280) 측으로 들어가는 것을 억제할 수 있다.
또한 상기 가열 처리에 대해서는 절연체(282)를 형성한 후에 수행하는 예를 나타내었지만, 이에 한정되지 않는다. 예를 들어, 트랜지스터층(413)을 형성한 후, 또는 메모리 디바이스층(415_1) 내지 메모리 디바이스층(415_3)을 형성한 후에 각각 상기 가열 처리를 수행하여도 좋다. 또한 상기 가열 처리에 의하여 수소를 외부로 확산시킬 때 트랜지스터층(413)의 위쪽 또는 가로 방향으로 수소가 확산된다. 마찬가지로, 메모리 디바이스층(415_1) 내지 메모리 디바이스층(415_3)을 형성한 후에 가열 처리를 수행하는 경우에는, 수소는 위쪽 또는 가로 방향으로 확산된다.
또한, 상기 제작 프로세스로 함으로써, 절연체(212)와 절연체(283)가 접착되어 상술한 밀봉 구조가 형성된다.
상술한 바와 같이, 상기 구조 및 상기 제작 공정으로 함으로써 수소 농도가 저감된 산화물 반도체를 사용한 반도체 장치를 제공할 수 있다. 예를 들어, 트랜지스터(200T) 또는 메모리 디바이스(420)에 포함되는 산화물(230b) 또는 산화물(230c)은 SIMS에 의하여 얻어지는 수소 농도가 1×1020atoms/cm3 미만, 바람직하게는 1×1019atoms/cm3 미만인 영역을 가진다.
이로써, 신뢰성이 양호한 반도체 장치를 제공할 수 있다. 또한 본 발명의 일 형태에 의하여 전기 특성이 양호한 반도체 장치를 제공할 수 있다.
본 실시형태에 나타낸 구성, 방법 등은 다른 실시형태 등에 기재되는 구성, 구조, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 5)
본 실시형태에서는, 본 발명의 일 형태의 반도체 장치를 제작할 때 사용할 수 있는 장치에 대하여 도 30을 참조하여 설명한다.
본 발명의 일 형태의 반도체 장치를 제작할 때에는, 상이한 막 종류를 연속적으로 성막할 수 있는 복수의 처리실을 가지는, 소위 멀티 체임버 장치를 사용하는 것이 바람직하다. 각 처리실에서는, 각각 스퍼터링, CVD, ALD 등에 의한 성막 처리를 수행할 수 있다. 예를 들어, 하나의 처리실을 스퍼터링을 수행하는 처리실(스퍼터링실이라고도 함)로 한 경우, 상기 스퍼터링실에는 가스 공급 장치, 상기 가스 공급 장치에 접속되는 가스 정제 장치, 진공 펌프, 타깃 등을 접속할 수 있다.
또한, 각 처리실에서는, 기판의 클리닝 처리, 플라스마 처리, 역 스퍼터링 처리, 에칭 처리, 애싱 처리, 가열 처리 등을 수행하여도 좋다. 각 처리실에 있어서, 적절히 상이한 처리를 수행함으로써, 절연막, 도전막, 및 반도체막을 대기 개방을 하지 않고 성막할 수 있다.
본 발명의 일 형태에 사용하는 반도체막으로서, 대표적으로는 산화물 반도체막을 들 수 있다. 특히, 불순물 농도가 낮고, 결함 준위 밀도가 낮은(산소 결손이 적은) 산화물 반도체막은 우수한 전기 특성을 가지는 트랜지스터를 제작할 수 있다. 여기서는, 불순물 농도가 낮고, 결함 준위 밀도가 낮은 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 부른다.
고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 캐리어 발생원이 적기 때문에, 캐리어 농도를 낮출 수 있다. 따라서, 상기 산화물 반도체막에 채널 형성 영역이 형성되는 트랜지스터는 문턱 전압이 음이 되는 전기 특성(노멀리 온이라고도 함)이 되는 경우가 적다. 또한, 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 결함 준위 밀도가 낮기 때문에, 트랩 준위 밀도도 낮아지는 경우가 있다. 또한, 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 오프 전류가 현저히 작고, 채널 폭이 1×106μm이고 채널 길이가 10μm인 소자이어도, 소스 전극과 드레인 전극 간의 전압(드레인 전압)이 1V 내지 10V인 범위에 있어서, 오프 전류가 반도체 파라미터 애널라이저의 측정 한계 이하, 즉 1×10-13A 이하인 특성을 얻을 수 있다.
또한, 산화물 반도체막 내의 불순물로서, 대표적으로는 물, 수소 등을 들 수 있다. 또한, 본 명세서 등에서, 산화물 반도체막 내에서 물 및 수소를 저감 또는 제거하는 것을, 탈수화, 탈수소화라고 나타내는 경우가 있다. 또한, 산화물 반도체막에 산소를 첨가하는 것을, 가산소화라고 나타내는 경우가 있고, 가산소화되며 화학량론적 조성보다 과잉으로 산소를 가지는 상태를 과잉 산소 상태라고 나타내는 경우가 있다.
여기서, 산화물 반도체와, 산화물 반도체의 아래층에 위치하는 절연체 또는 도전체와, 산화물 반도체의 위층에 위치하는 절연체 또는 도전체를 대기 개방을 하지 않고 상이한 막 종류를 연속 성막함으로써, 불순물(특히, 수소, 물)의 농도가 저감된, 실질적으로 고순도 진성인 산화물 반도체막을 성막할 수 있다.
우선, 본 발명의 일 형태의 반도체 장치를 제작할 때 사용할 수 있는 장치의 구성예의 자세한 내용에 대하여 도 30을 사용하여 설명한다. 도 30에 도시된 장치를 사용함으로써, 반도체막과, 반도체막의 아래층에 위치하는 절연체 또는 도전체와, 반도체막의 위층에 위치하는 절연막 또는 도전막을 연속 성막할 수 있다. 따라서, 반도체막 내에 들어갈 수 있는 불순물(특히 수소, 물)을 억제할 수 있다. 또한, 도 30에 도시된 장치는 반도체막을 가지는 적층 구조의 연속 성막에 한정되지 않고, 재료가 상이한 절연막의 연속 성막, 재료가 상이한 도전막의 연속 성막, 절연막과 도전막의 적층 구조의 연속 성막 등이 가능하다.
도 30은 매엽식의 멀티 체임버의 장치(4000)의 상면도를 모식적으로 도시한 것이다.
장치(4000)는 대기 측 기판 공급실(4010)과, 대기 측 기판 공급실(4010)로부터 기판을 반송하는 대기 측 기판 반송실(4012)과, 기판의 반입을 수행하며 실내의 압력을 대기압으로부터 감압하거나 감압으로부터 대기압으로 전환하는 로드록실(4020a)과, 기판의 반출을 수행하며 실내의 압력을 감압으로부터 대기압으로, 또는 대기압으로부터 감압으로 전환하는 언로드록실(4020b)과, 진공 중의 기판의 반송을 수행하는 반송실(4029) 및 반송실(4039)과, 반송실(4029)과 반송실(4039)을 접속하는 이송실(4030a) 및 이송실(4030b)과, 성막 또는 가열을 수행하는 처리실(4024a), 처리실(4024b), 처리실(4034a), 처리실(4034b), 처리실(4034c), 처리실(4034d), 및 처리실(4034e)을 가진다.
또한, 복수의 처리실은 각각, 상이한 처리를 병렬로 수행할 수 있다. 따라서, 상이한 막 종류의 적층 구조를 용이하게 제작할 수 있다. 또한, 병렬 처리는 최대 처리실 수만큼 수행할 수 있다. 예를 들어, 도 30에 도시된 장치(4000)는 7개의 처리실을 가지는 장치이다. 따라서, 하나의 장치를 사용하여(본 명세서에서는 in-situ라고도 함), 7개의 성막 처리를 대기 개방을 하지 않고 연속적으로 수행할 수 있다.
한편, 적층 구조에 있어서, 대기 개방하지 않고 제작할 수 있는 적층 수는 반드시 처리실의 개수와 동일하게 되는 것은 아니다. 예를 들어, 요구되는 적층 구조에서, 같은 재료의 층을 복수로 가지는 경우, 상기 층은 하나의 처리실로 제공할 수 있기 때문에, 설치된 처리실의 개수보다 적층 수가 많은 적층 구조를 제작할 수 있다.
또한, 대기 측 기판 공급실(4010)은 기판을 수용하는 카세트 포트(4014)와, 기판의 얼라인먼트를 수행하는 얼라인먼트 포트(4016)를 구비한다. 또한, 카세트 포트(4014)는, 복수(예를 들어, 도 30에서는 3개) 가지는 구성으로 하여도 좋다.
또한, 대기 측 기판 반송실(4012)은 로드록실(4020a) 및 언로드록실(4020b)과 접속된다. 반송실(4029)은 로드록실(4020a), 언로드록실(4020b), 이송실(4030a), 이송실(4030b), 처리실(4024a), 및 처리실(4024b)과 접속된다. 이송실(4030a) 및 이송실(4030b)은 반송실(4029) 및 반송실(4039)과 접속된다. 반송실(4039)은 이송실(4030a), 이송실(4030b), 처리실(4034a), 처리실(4034b), 처리실(4034c), 처리실(4034d), 및 처리실(4034e)과 접속된다.
또한, 각 실의 접속부에는 게이트 밸브(4028) 또는 게이트 밸브(4038)가 제공되어 있고, 대기 측 기판 공급실(4010)과 대기 측 기판 반송실(4012)을 제외하고, 각 실을 독립적으로 진공 상태로 유지할 수 있다. 또한, 대기 측 기판 반송실(4012)은 반송 로봇(4018)을 가진다. 반송실(4029)은 반송 로봇(4026)을 가지고, 반송실(4039)은 반송 로봇(4036)을 가진다. 반송 로봇(4018), 반송 로봇(4026), 및 반송 로봇(4036)은 복수의 가동부와 기판을 유지하는 암을 가지고, 각 실로 기판을 반송할 수 있다.
또한, 반송실, 처리실, 로드록실, 언로드록실 및 이송실은 상술한 개수에 한정되지 않고, 설치 공간의 크기나 프로세스 조건에 맞추어 최적의 개수를 적절히 제공할 수 있다.
특히, 반송실을 복수로 가지는 경우, 하나의 반송실과, 다른 반송실 사이에는, 2 이상의 이송실을 가지는 것이 바람직하다. 예를 들어, 도 30에 도시된 바와 같이, 반송실(4029) 및 반송실(4039)을 가지는 경우, 반송실(4029)과 반송실(4039) 사이에 이송실(4030a) 및 이송실(4030b)이 병렬로 배치되는 것이 바람직하다.
이송실(4030a) 및 이송실(4030b)을 병렬로 배치함으로써, 예를 들어 반송 로봇(4026)이 이송실(4030a)에 기판을 반입하는 공정과, 반송 로봇(4036)이 이송실(4030b)에 기판을 반입하는 공정을 동시에 수행할 수 있다. 또한, 반송 로봇(4026)이 이송실(4030b)로부터 기판을 반출하는 공정과, 반송 로봇(4036)이 이송실(4030a)로부터 기판을 반출하는 공정을 동시에 수행할 수 있다. 즉, 복수의 반송 로봇을 동시에 구동함으로써, 생산 효율이 향상된다.
또한, 도 30에서는, 하나의 반송실이 하나의 반송 로봇을 가지며, 복수의 처리실과 접속되는 예를 나타내었지만, 본 구조에 한정되지 않는다. 하나의 반송실당 복수의 반송 로봇을 가져도 좋다.
또한, 반송실(4029) 및 반송실(4039) 중 한쪽 또는 양쪽은 밸브를 통하여 진공 펌프와 크라이오펌프(cryopump)에 접속되어 있다. 따라서, 반송실(4029) 및 반송실(4039)은 진공 펌프를 사용하여 대기압으로부터 저진공으로, 또는 중진공(수백Pa로부터 0.1Pa 정도)까지 배기한 후, 밸브를 전환하고, 크라이오펌프를 사용하여 중진공으로부터 고진공 또는 초고진공(0.1Pa로부터 1×10-7Pa 정도)까지 배기할 수 있다.
또한, 예를 들어 크라이오펌프는 하나의 반송실에 대하여 2대 이상 병렬로 접속되어도 좋다. 복수의 크라이오펌프를 가짐으로써, 1대의 크라이오펌프가 리제너레이션 중이어도, 다른 크라이오펌프를 사용하여 배기할 수 있게 된다. 또한, 리제너레이션이란, 크라이오펌프 내에 모아진 분자(또는 원자)를 방출하는 처리로 한다. 크라이오펌프는 분자(또는 원자)를 지나치게 많이 모으면 배기 능력이 저하되기 때문에, 정기적으로 리제너레이션을 수행하면 좋다.
처리실(4024a), 처리실(4024b), 처리실(4034a), 처리실(4034b), 처리실(4034c), 처리실(4034d), 및 처리실(4034e)은, 각각 상이한 처리를 병렬로 수행할 수 있다. 즉, 처리실마다, 설치된 기판에 대하여 스퍼터링, CVD, MBE, PLD, ALD 등에 의한 성막 처리, 가열 처리, 또는 플라스마 처리를 수행할 수 있다. 또한, 처리실에서는 가열 처리 또는 플라스마 처리를 수행한 후, 성막 처리를 수행하여도 좋다.
장치(4000)는 복수의 처리실을 가짐으로써, 처리와 처리 사이에 기판을 대기에 노출시키지 않고 반송할 수 있기 때문에, 기판에 불순물이 흡착되는 것을 억제할 수 있다. 또한, 처리실마다, 상이한 막 종류의 성막 처리, 가열 처리, 또는 플라스마 처리를 수행할 수 있기 때문에, 성막이나 가열 처리 등의 순서를 자유로이 구축할 수 있다.
또한, 각 처리실은 밸브를 통하여 진공 펌프와 접속되어도 좋다. 진공 펌프로서는, 예를 들어 드라이 펌프 및 메커니컬 부스터 펌프 등을 사용할 수 있다.
또한, 각 처리실은 플라스마를 발생시킬 수 있는 전원과 접속되어도 좋다. 상기 전원으로서는, DC 전원, AC 전원, 고주파(RF, 마이크로파 등) 전원을 제공하면 좋다. 또한, DC 전원에 펄스 발생 장치를 접속하여도 좋다.
또한, 처리실은 가스 공급 장치를 통하여 가스 정제 장치와 접속되어도 좋다. 또한, 가스 공급 장치 및 가스 정제 장치는 가스 종류의 수만큼 제공하는 것이 좋다.
예를 들어, 처리실에서 스퍼터링으로 성막 처리를 수행하는 경우, 처리실은 타깃과, 타깃에 접속된 백킹 플레이트와, 백킹 플레이트를 개재하여 타깃과 대향되어 배치된 캐소드와, 방착판과, 기판 스테이지 등을 가져도 좋다. 또한, 예를 들어 기판 스테이지는 기판을 유지하는 기판 유지 기구나, 기판을 뒷면에서 가열하는 뒷면 히터 등을 가져도 좋다.
또한, 기판 스테이지는 성막 시에 바닥면에 대하여 실질적으로 수직인 상태로 유지되고, 기판을 주고받을 때에는 바닥면에 대하여 실질적으로 수평인 상태로 유지된다. 여기서, 기판 스테이지를 바닥면에 대하여 실질적으로 수직으로 함으로써, 수평 상태로 유지하는 경우보다 성막 시에 혼입될 수 있는 먼지 또는 파티클이 기판에 부착되는 확률을 억제할 수 있다. 다만, 기판 스테이지를 바닥면에 대하여 수직(90°)인 상태로 유지하면, 기판이 낙하할 가능성이 있기 때문에, 기판 스테이지의 바닥면에 대한 각도는 80° 이상 90° 미만으로 하는 것이 바람직하다.
또한, 기판 스테이지의 구성으로서는, 상기 구성에 한정되지 않는다. 예를 들어, 기판 스테이지를 바닥면에 대하여 실질적으로 수평으로 하는 구성으로 하여도 좋다. 상기 구성의 경우, 기판 스테이지보다 아래쪽에 타깃을 배치하고, 타깃과 기판 스테이지 사이에 기판을 배치하면 좋다. 또한, 기판 스테이지는 기판이 낙하하지 않도록 기판을 고정하는 지그, 또는 기판을 고정하는 기구(機構)를 가져도 좋다.
또한, 처리실에 방착판을 가짐으로써, 타깃으로부터 스퍼터링되는 입자가 불필요한 영역에 퇴적되는 것을 억제할 수 있다. 또한, 방착판은 누적된 스퍼터링 입자가 박리되지 않도록 가공하는 것이 바람직하다. 예를 들어, 표면 거칠기를 증가시키는 블라스트 처리를 수행하거나, 방착판의 표면에 요철을 제공하여도 좋다.
백킹 플레이트는 타깃을 유지하는 기능을 가지고, 캐소드는 타깃에 전압(예를 들어, 음의 전압)을 인가하는 기능을 가진다.
또한, 타깃에는 도전체, 절연체, 또는 반도체를 사용할 수 있다. 예를 들어, 타깃이 금속 산화물 등의 산화물 반도체인 경우, 처리실에서 산화물 반도체막을 성막할 수 있다. 또한, 타깃이 금속 산화물인 경우에도, 성막 가스로서 질소 가스를 사용하면 산화질화물 반도체막을 형성할 수도 있다.
또한, 각 처리실은 가스 가열 기구를 통하여 가스 공급 장치와 접속되어도 좋다. 가스 가열 기구는 가스 공급 장치를 통하여 가스 정제 장치와 접속된다. 처리실에 도입되는 가스는 노점이 -80℃ 이하, 바람직하게는 -100℃ 이하, 더 바람직하게는 -120℃ 이하인 가스를 사용할 수 있고, 예를 들어 산소 가스, 질소 가스, 및 희가스(아르곤 가스 등)를 사용할 수 있다. 또한, 가스 가열 기구에 의하여, 처리실에 도입되는 가스를 40℃ 이상 400℃ 이하로 가열할 수 있다. 또한, 가스 가열 기구, 가스 공급 장치, 및 가스 정제 장치는 가스 종류의 수만큼 제공하는 것이 좋다.
또한, 각 처리실은 밸브를 통하여 터보 분자 펌프 및 진공 펌프와 접속되어도 좋다. 또한, 각 처리실에는 크라이오 트랩을 제공하여도 좋다.
또한, 크라이오 트랩은 물 등의 비교적 융점이 높은 분자(또는 원자)를 흡착할 수 있는 기구이다. 터보 분자 펌프는 큰 크기의 분자(또는 원자)를 안정적으로 배기하며, 유지 보수의 빈도가 낮아 생산성이 우수한 반면, 수소나 물의 배기 능력이 낮다. 그러므로, 물 등에 대한 배기 능력을 높이기 위하여, 크라이오 트랩을 사용할 수 있다. 크라이오 트랩의 냉동기의 온도는 100K 이하, 바람직하게는 80K 이하로 한다. 또한, 크라이오 트랩이 복수의 냉동기를 가지는 경우, 냉동기마다 온도를 다르게 하면, 효율적으로 배기할 수 있기 때문에 바람직하다. 예를 들어, 1단째 냉동기의 온도를 100K 이하로 하고, 2단째 냉동기의 온도를 20K 이하로 하면 좋다.
또한, 처리실의 배기 방법은 이에 한정되지 않고, 접속되는 반송실의 배기 방법(크라이오펌프와 진공 펌프의 배기 방법)과 같은 구성으로 하여도 좋다. 또한, 반송실의 배기 방법을 처리실과 같은 구성(터보 분자 펌프와 진공 펌프의 배기 방법)으로 하여도 좋다.
특히, 산화물 반도체막을 성막하는 처리실의 배기 방법으로서는, 진공 펌프와 크라이오 트랩을 조합하는 구성으로 하여도 좋다. 산화물 반도체막을 성막하는 처리실에 제공되는 배기 방법으로서는, 적어도 물 분자를 흡착할 수 있는 기능을 가지는 것이 바람직하다.
또한, 산화물 반도체막을 성막하는 처리실은 수소 분자의 분압이 1×10-2Pa 이하이며 물 분자의 분압이 1×10-4Pa 이하인 것이 바람직하다. 또한, 산화물 반도체막을 성막하는 처리실의 대기 상태에서의 압력이 8.0×10-5Pa 이하, 바람직하게는 5.0×10-5Pa 이하, 더 바람직하게는 1.0×10-5Pa 이하이다. 또한, 상기 수소 분자의 분압 및 물 분자의 분압의 값에 대해서는, 스퍼터링실이 대기 상태일 때 및 성막 상태(플라스마가 방전 상태)일 때의 양쪽의 값이다.
또한, 처리실의 전압 및 분압은 질량 분석계를 사용하여 측정할 수 있다. 예를 들어, 주식회사 ULVAC 제조, 사중극형 질량 분석계(Q-mass라고도 함) Qulee CGM-051을 사용하면 좋다.
처리실의 수소 분자의 분압, 물 분자의 분압, 및 대기 상태에서의 압력을 상기 범위로 함으로써, 형성되는 산화물 반도체막의 막 내의 불순물의 농도를 낮출 수 있다.
특히, 각 처리실을 각각 스퍼터링에 의한 성막 처리에 사용함으로써, 앞의 실시형태에서 나타낸 트랜지스터(200)의 구성의 일부를 in-situ로 연속 성막한 적층 구조에 의하여 제작할 수 있다.
트랜지스터(200)의 제작 방법에 있어서는, 절연체(212), 절연체(214), 및 절연체(216)를, 장치(4000)를 사용하여 연속 성막한다. 또한, 산화막(230A), 산화막(230B), 및 산화막(243A)을 장치(4000)를 사용하여 연속 성막한다. 또한, 절연체(254) 및 절연체(280)가 되는 절연막을 장치(4000)를 사용하여 연속 성막한다.
즉, 절연체(212), 절연체(214), 및 절연체(216)를, 대기 개방을 하지 않고, 연속적으로 성막할 수 있다. 또한, 산화막(230A), 산화막(230B), 및 산화막(243A)을 대기 개방을 하지 않고, 연속적으로 성막할 수 있다. 또한, 절연체(254) 및 절연체(280)가 되는 절연막을 대기 개방을 하지 않고 연속적으로 성막할 수 있다.
상기 구성으로 함으로써, 불순물(대표적으로는 물, 수소 등)을 철저하게 배제한 적층막을 형성할 수 있게 된다. 또한, 상기 적층막의 각 계면은 대기에 노출되지 않기 때문에, 불순물 농도가 저감된다.
또한, 예를 들어 처리실에서 가열 처리를 수행하는 경우, 처리실은 기판을 수용할 수 있는 복수의 가열 스테이지를 가져도 좋다. 또한, 가열 스테이지는 다단 구성으로 하여도 좋다. 가열 스테이지의 단수를 늘림으로써, 복수의 기판에 동시에 가열 처리를 할 수 있기 때문에, 생산성을 향상시킬 수 있다.
처리실에 사용할 수 있는 가열 기구로서는, 예를 들어 저항 발열체 등을 사용하여 가열하는 가열 기구로 하여도 좋다. 또는, 가열된 가스 등의 매체로부터의 열전도 또는 열복사에 의하여, 가열하는 가열 기구로 하여도 좋다. 예를 들어, GRTA(Gas Rapid Thermal Anneal), LRTA(Lamp Rapid Thermal Anneal) 등의 RTA(Rapid Thermal Anneal)를 사용할 수 있다. LRTA는, 할로젠 램프, 메탈 할라이드 램프, 제논 아크 램프, 카본 아크 램프, 고압 소듐 램프, 고압 수은 램프 등의 램프로부터 발하는 광(전자기파)의 복사에 의하여, 피처리물을 가열한다. GRTA에서는 고온 가스를 사용하여 가열 처리를 수행한다. 가스로서는 불활성 가스가 사용된다.
로드록실(4020a)은 기판을 주고받는 스테이지나 기판을 뒷면에서 가열하는 뒷면 히터 등을 가져도 좋다. 로드록실(4020a)은 감압 상태로부터 대기압까지 압력을 상승시키고, 로드록실(4020a)의 압력이 대기압이 되었을 때, 대기 측 기판 반송실(4012)에 제공되어 있는 반송 로봇(4018)으로부터 기판을 주고받는 스테이지가 기판을 받는다. 그 후, 로드록실(4020a)을 진공 배기하여 감압 상태로 한 후, 반송실(4029)에 제공되어 있는 반송 로봇(4026)이 기판을 주고받는 스테이지로부터 기판을 받는다.
또한, 로드록실(4020a)은 밸브를 통하여 진공 펌프 및 크라이오펌프와 접속되어 있다. 또한, 언로드록실(4020b)은 로드록실(4020a)과 같은 구성으로 하면 좋다.
대기 측 기판 반송실(4012)은 반송 로봇(4018)을 가지기 때문에, 반송 로봇(4018)에 의하여 카세트 포트(4014)와 로드록실(4020a)의 기판의 수수를 수행할 수 있다. 또한, 대기 측 기판 반송실(4012) 및 대기 측 기판 공급실(4010)의 위쪽에 HEPA 필터(High Efficiency Particulate Air Filter) 등의 먼지 또는 파티클의 혼입을 억제하기 위한 기구를 제공하여도 좋다. 또한, 카세트 포트(4014)는 복수의 기판을 수용할 수 있다.
상기 장치(4000)를 사용하여, 절연막, 반도체막, 및 도전막을, 대기 개방하지 않고 연속적으로 성막함으로써, 반도체막으로 불순물이 들어가는 것을 적합하게 억제할 수 있다.
상술한 바와 같이, 본 발명의 일 형태의 장치를 사용함으로써, 반도체막을 가지는 적층 구조를 연속 성막에 의하여 제작할 수 있다. 따라서, 반도체막 내에 들어가는 수소, 물 등의 불순물을 억제하고, 또한 결함 준위 밀도가 낮은 반도체막을 제작할 수 있다.
본 실시형태에 나타낸 구성, 방법 등은 다른 실시형태에 나타내는 구성, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 6)
본 실시형태에서는, 도 31의 (A), (B), 및 도 32의 (A) 내지 (H)를 사용하여 본 발명의 일 형태에 따른 산화물을 반도체에 사용한 트랜지스터(이하, OS 트랜지스터라고 부르는 경우가 있음) 및 용량 소자가 적용되어 있는 기억 장치(이하, OS 메모리 장치라고 부르는 경우가 있음)에 대하여 설명한다. OS 메모리 장치는 적어도 용량 소자와, 용량 소자의 충방전을 제어하는 OS 트랜지스터를 가지는 기억 장치이다. OS 트랜지스터의 오프 전류는 매우 작기 때문에, OS 메모리 장치는 유지 특성이 우수하고 비휘발성 메모리로서 기능할 수 있다.
<기억 장치의 구성예>
도 31의 (A)에 OS 메모리 장치의 구성의 일례를 나타내었다. 기억 장치(1400)는 주변 회로(1411) 및 메모리 셀 어레이(1470)를 가진다. 주변 회로(1411)는 행 회로(1420), 열 회로(1430), 출력 회로(1440), 및 컨트롤 로직 회로(1460)를 가진다.
열 회로(1430)는 예를 들어 열 디코더, 프리차지 회로, 감지 증폭기, 기록 회로 등을 가진다. 프리차지 회로는 배선을 프리차지하는 기능을 가진다. 감지 증폭기는 메모리 셀로부터 판독된 데이터 신호를 증폭하는 기능을 가진다. 또한 상기 배선은 메모리 셀 어레이(1470)가 가지는 메모리 셀에 접속되는 배선이고, 자세한 내용은 후술한다. 증폭된 데이터 신호는 출력 회로(1440)를 통하여 데이터 신호(RDATA)로서 기억 장치(1400)의 외부에 출력된다. 또한 행 회로(1420)는 예를 들어 행 디코더, 워드선 드라이버 회로 등을 가지고, 액세스하는 행을 선택할 수 있다.
기억 장치(1400)에는 외부로부터 전원 전압으로서 저전원 전압(VSS), 주변 회로(1411)용 고전원 전압(VDD), 메모리 셀 어레이(1470)용 고전원 전압(VIL)이 공급된다. 또한 기억 장치(1400)에는 제어 신호(CE, WE, RE), 어드레스 신호(ADDR), 데이터 신호(WDATA)가 외부로부터 입력된다. 어드레스 신호(ADDR)는 행 디코더 및 열 디코더에 입력되고, 데이터 신호(WDATA)는 기록 회로에 입력된다.
컨트롤 로직 회로(1460)는 외부로부터 입력되는 제어 신호(CE, WE, RE)를 처리하고, 행 디코더, 열 디코더의 제어 신호를 생성한다. 제어 신호(CE)는 칩 인에이블 신호이고, 제어 신호(WE)는 기록 인에이블 신호이고, 제어 신호(RE)는 판독 인에이블 신호이다. 컨트롤 로직 회로(1460)가 처리하는 신호는 이들에 한정되지 않고, 필요에 따라 다른 제어 신호를 입력하면 좋다.
메모리 셀 어레이(1470)는 매트릭스상으로 배치된 복수의 메모리 셀(MC)과 복수의 배선을 가진다. 또한 메모리 셀 어레이(1470)와 행 회로(1420)를 접속하는 배선의 수는 메모리 셀(MC)의 구성, 1열에 포함되는 메모리 셀(MC)의 개수 등에 따라 결정된다. 또한 메모리 셀 어레이(1470)와 열 회로(1430)를 접속하는 배선의 수는 메모리 셀(MC)의 구성, 1행에 포함되는 메모리 셀(MC)의 개수 등에 따라 결정된다.
또한, 도 31의 (A)에서, 주변 회로(1411)와 메모리 셀 어레이(1470)를 동일 평면 위에 형성하는 예에 대하여 나타내었지만, 본 실시형태는 이에 한정되는 것이 아니다. 예를 들어, 도 31의 (B)에 도시된 바와 같이, 주변 회로(1411)의 일부의 위에 메모리 셀 어레이(1470)가 중첩되도록 제공되어도 좋다. 예를 들어 메모리 셀 어레이(1470) 아래에 중첩되도록 감지 증폭기를 제공하는 구성으로 하여도 좋다.
상술한 메모리 셀(MC)에 적용할 수 있는 메모리 셀의 구성예에 대하여 도 32의 (A) 내지 (H)를 사용하여 설명한다.
[DOSRAM]
도 32의 (A) 내지 (C)에 DRAM의 메모리 셀의 회로 구성예를 나타내었다. 본 명세서 등에서는, 1OS 트랜지스터 1용량 소자형 메모리 셀을 사용한 DRAM을 DOSRAM(Dynamic Oxide Semiconductor Random Access Memory)이라고 부르는 경우가 있다. 도 32의 (A)에 도시된 메모리 셀(1471)은 트랜지스터(M1)와 용량 소자(CA)를 가진다. 또한 트랜지스터(M1)는 게이트(톱 게이트라고 부르는 경우가 있음) 및 백 게이트를 가진다.
트랜지스터(M1)의 제 1 단자는 용량 소자(CA)의 제 1 단자에 접속되고, 트랜지스터(M1)의 제 2 단자는 배선(BIL)에 접속되고, 트랜지스터(M1)의 게이트는 배선(WOL)에 접속되고, 트랜지스터(M1)의 백 게이트는 배선(BGL)에 접속되어 있다. 용량 소자(CA)의 제 2 단자는 배선(CAL)에 접속되어 있다.
배선(BIL)은 비트선으로서 기능하고, 배선(WOL)은 워드선으로서 기능한다. 배선(CAL)은 용량 소자(CA)의 제 2 단자에 소정의 전위를 인가하기 위한 배선으로서 기능한다. 데이터의 기록 시 및 판독 시, 배선(CAL)에는 저레벨 전위를 인가하는 것이 바람직하다. 배선(BGL)은 트랜지스터(M1)의 백 게이트에 전위를 인가하기 위한 배선으로서 기능한다. 배선(BGL)에 임의의 전위를 인가함으로써, 트랜지스터(M1)의 문턱 전압을 증감시킬 수 있다.
여기서, 도 32의 (A)에 도시된 메모리 셀(1471)은 도 26에 도시된 기억 장치에 대응한다. 즉, 트랜지스터(M1)는 트랜지스터(200)에 대응하고, 용량 소자(CA)는 용량 디바이스(292)에 대응한다.
또한 메모리 셀(MC)은 메모리 셀(1471)에 한정되지 않고, 회로 구성을 변경할 수 있다. 예를 들어, 메모리 셀(MC)은 도 32의 (B)에 도시된 메모리 셀(1472)과 같이, 트랜지스터(M1)의 백 게이트가 배선(BGL)이 아니라 배선(WOL)과 접속되는 구성으로 하여도 좋다. 또한, 예를 들어 메모리 셀(MC)은 도 32의 (C)에 도시된 메모리 셀(1473)과 같이, 싱글 게이트 구조의 트랜지스터, 즉 백 게이트를 가지지 않는 트랜지스터(M1)로 구성된 메모리 셀로 하여도 좋다.
앞의 실시형태에서 설명한 반도체 장치를 메모리 셀(1471) 등에 사용하는 경우, 트랜지스터(M1)로서 트랜지스터(200)를 사용하고, 용량 소자(CA)로서 용량 소자(100)를 사용할 수 있다. 트랜지스터(M1)로서 OS 트랜지스터를 사용함으로써, 트랜지스터(M1)의 누설 전류를 매우 작게 할 수 있다. 즉, 기록한 데이터가 트랜지스터(M1)에 의하여 장시간 유지될 수 있기 때문에, 메모리 셀의 리프레시 빈도를 줄일 수 있다. 또는 메모리 셀의 리프레시 동작을 불필요하게 할 수 있다. 또한 누설 전류가 매우 작기 때문에, 메모리 셀(1471), 메모리 셀(1472), 메모리 셀(1473)에서 멀티레벨 데이터 또는 아날로그 데이터를 유지할 수 있다.
또한 DOSRAM에서, 상술한 바와 같이 메모리 셀 어레이(1470) 아래에 중첩되도록 감지 증폭기를 제공하는 구성으로 하면, 비트선을 짧게 할 수 있다. 이로써, 비트선 용량이 작아지고 메모리 셀의 유지 용량을 저감할 수 있다.
[NOSRAM]
도 32의 (D) 내지 (G)에 2트랜지스터 1용량 소자의 게인 셀형 메모리 셀의 회로 구성예를 나타내었다. 도 32의 (D)에 도시된 메모리 셀(1474)은 트랜지스터(M2)와, 트랜지스터(M3)와, 용량 소자(CB)를 가진다. 또한 트랜지스터(M2)는 톱 게이트(단순히 게이트라고 부르는 경우가 있음) 및 백 게이트를 가진다. 본 명세서 등에서는, 트랜지스터(M2)로서 OS 트랜지스터를 사용한 게인 셀형 메모리 셀을 가지는 기억 장치를 NOSRAM(Nonvolatile Oxide Semiconductor RAM)이라고 부르는 경우가 있다.
트랜지스터(M2)의 제 1 단자는 용량 소자(CB)의 제 1 단자에 접속되고, 트랜지스터(M2)의 제 2 단자는 배선(WBL)에 접속되고, 트랜지스터(M2)의 게이트는 배선(WOL)에 접속되고, 트랜지스터(M2)의 백 게이트는 배선(BGL)에 접속되어 있다. 용량 소자(CB)의 제 2 단자는 배선(CAL)에 접속되어 있다. 트랜지스터(M3)의 제 1 단자는 배선(RBL)에 접속되고, 트랜지스터(M3)의 제 2 단자는 배선(SL)에 접속되고, 트랜지스터(M3)의 게이트는 용량 소자(CB)의 제 1 단자에 접속되어 있다.
배선(WBL)은 기록 비트선으로서 기능하고, 배선(RBL)은 판독 비트선으로서 기능하고, 배선(WOL)은 워드선으로서 기능한다. 배선(CAL)은 용량 소자(CB)의 제 2 단자에 소정의 전위를 인가하기 위한 배선으로서 기능한다. 데이터의 기록 시, 데이터 유지 중, 데이터의 판독 시에 있어서, 배선(CAL)에는 저레벨 전위를 인가하는 것이 바람직하다. 배선(BGL)은 트랜지스터(M2)의 백 게이트에 전위를 인가하기 위한 배선으로서 기능한다. 배선(BGL)에 임의의 전위를 인가함으로써, 트랜지스터(M2)의 문턱 전압을 증감시킬 수 있다.
여기서, 도 32의 (D)에 도시된 메모리 셀(1474)은 도 23에 도시된 기억 장치에 대응한다. 즉, 트랜지스터(M2)는 트랜지스터(200)에 대응하고, 용량 소자(CB)는 용량 소자(100)에 대응하고, 트랜지스터(M3)는 트랜지스터(300)에 대응하고, 배선(WBL)은 배선(1003)에 대응하고, 배선(WOL)은 배선(1004)에 대응하고, 배선(BGL)은 배선(1006)에 대응하고, 배선(CAL)은 배선(1005)에 대응하고, 배선(RBL)은 배선(1002)에 대응하고, 배선(SL)은 배선(1001)에 대응한다.
또한 메모리 셀(MC)은 메모리 셀(1474)에 한정되지 않고, 회로 구성을 적절히 변경할 수 있다. 예를 들어, 메모리 셀(MC)은 도 32의 (E)에 도시된 메모리 셀(1475)과 같이, 트랜지스터(M2)의 백 게이트가 배선(BGL)이 아니라 배선(WOL)과 접속되는 구성으로 하여도 좋다. 또한, 예를 들어 메모리 셀(MC)은 도 32의 (F)에 도시된 메모리 셀(1476)과 같이, 싱글 게이트 구조의 트랜지스터, 즉 백 게이트를 가지지 않는 트랜지스터(M2)로 구성된 메모리 셀로 하여도 좋다. 또한, 예를 들어 메모리 셀(MC)은 도 32의 (G)에 도시된 메모리 셀(1477)과 같이, 배선(WBL)과 배선(RBL)을 하나의 배선(BIL)으로 총합시킨 구성이어도 좋다.
앞의 실시형태에서 설명한 반도체 장치를 메모리 셀(1474) 등에 사용하는 경우, 트랜지스터(M2)로서 트랜지스터(200)를 사용하고, 트랜지스터(M3)로서 트랜지스터(300)를 사용하고, 용량 소자(CB)로서 용량 소자(100)를 사용할 수 있다. 트랜지스터(M2)로서 OS 트랜지스터를 사용함으로써, 트랜지스터(M2)의 누설 전류를 매우 작게 할 수 있다. 이에 의하여, 기록한 데이터가 트랜지스터(M2)에 의하여 장시간 유지될 수 있기 때문에, 메모리 셀의 리프레시 빈도를 줄일 수 있다. 또는 메모리 셀의 리프레시 동작을 불필요하게 할 수 있다. 또한 누설 전류가 매우 작기 때문에, 메모리 셀(1474)에서 멀티레벨 데이터 또는 아날로그 데이터를 유지할 수 있다. 메모리 셀(1475) 내지 메모리 셀(1477)에 대해서도 마찬가지이다.
또한 트랜지스터(M3)는 채널 형성 영역에 실리콘을 포함하는 트랜지스터(이하, Si 트랜지스터라고 부르는 경우가 있음)이어도 좋다. Si 트랜지스터의 도전형은 n채널형이어도 좋고, p채널형이어도 좋다. Si 트랜지스터는 OS 트랜지스터보다 전계 효과 이동도가 높은 경우가 있다. 따라서 판독 트랜지스터로서 기능하는 트랜지스터(M3)로서 Si 트랜지스터를 사용하여도 좋다. 또한 트랜지스터(M3)로서 Si 트랜지스터를 사용함으로써, 트랜지스터(M3) 위에 적층하여 트랜지스터(M2)를 제공할 수 있기 때문에, 메모리 셀의 점유 면적을 축소하고 기억 장치를 고집적화할 수 있다.
또한 트랜지스터(M3)는 OS 트랜지스터이어도 좋다. 트랜지스터(M2) 및 트랜지스터(M3)로서 OS 트랜지스터를 사용한 경우, 메모리 셀 어레이(1470)의 회로를 n형 트랜지스터만을 사용하여 구성할 수 있다.
또한, 도 32의 (H)에 3트랜지스터 1용량 소자의 게인 셀형 메모리 셀의 일례를 나타내었다. 도 32의 (H)에 도시된 메모리 셀(1478)은 트랜지스터(M4) 내지 트랜지스터(M6) 및 용량 소자(CC)를 가진다. 용량 소자(CC)는 적절히 제공된다. 메모리 셀(1478)은 배선(BIL), 배선(RWL), 배선(WWL), 배선(BGL), 및 배선(GNDL)에 전기적으로 접속되어 있다. 배선(GNDL)은 저레벨 전위를 인가하는 배선이다. 또한 메모리 셀(1478)을 배선(BIL) 대신에 배선(RBL), 배선(WBL)에 전기적으로 접속하여도 좋다.
트랜지스터(M4)는 백 게이트를 가지는 OS 트랜지스터이고, 백 게이트는 배선(BGL)에 전기적으로 접속되어 있다. 또한 트랜지스터(M4)의 백 게이트와 게이트를 서로 전기적으로 접속하여도 좋다. 또는 트랜지스터(M4)는 백 게이트를 가지지 않아도 된다.
또한 트랜지스터(M5), 트랜지스터(M6)는 각각, n채널형 Si 트랜지스터 또는 p채널형 Si 트랜지스터이어도 좋다. 또는 트랜지스터(M4) 내지 트랜지스터(M6)가 OS 트랜지스터이어도 좋다. 이 경우, 메모리 셀 어레이(1470)의 회로를 n형 트랜지스터만을 사용하여 구성할 수 있다.
앞의 실시형태에서 설명한 반도체 장치를 메모리 셀(1478)에 사용하는 경우, 트랜지스터(M4)로서 트랜지스터(200)를 사용하고, 트랜지스터(M5), 트랜지스터(M6)로서 트랜지스터(300)를 사용하고, 용량 소자(CC)로서 용량 소자(100)를 사용할 수 있다. 트랜지스터(M4)로서 OS 트랜지스터를 사용함으로써, 트랜지스터(M4)의 누설 전류를 매우 작게 할 수 있다.
또한 본 실시형태에서 설명한 주변 회로(1411), 메모리 셀 어레이(1470) 등의 구성은 상기에 한정되지 않는다. 이들 회로 및 상기 회로에 접속되는 배선, 회로 소자 등의 배치 또는 기능은 필요에 따라 변경, 삭제, 또는 추가되어도 좋다.
일반적으로, 컴퓨터 등의 반도체 장치에서는 용도에 따라 다양한 기억 장치(메모리)가 사용된다. 도 33에 각종 기억 장치를 계층마다 나타내었다. 위층에 위치하는 기억 장치일수록 빠른 액세스 속도가 요구되고, 아래층에 위치하는 기억 장치일수록 큰 기억 용량과 높은 기록 밀도가 요구된다. 도 33에서는 최상층으로부터 순서대로, CPU 등의 연산 처리 장치에 레지스터로서 혼재되는 메모리, SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 3D NAND 메모리를 나타내었다.
CPU 등의 연산 처리 장치에 레지스터로서 혼재되는 메모리는 연산 결과의 일시적인 저장 등에 사용되기 때문에, 연산 처리 장치로부터의 액세스 빈도가 높다. 따라서, 기억 용량보다 빠른 동작 속도가 요구된다. 또한 레지스터는 연산 처리 장치의 설정 정보 등을 유지하는 기능도 가진다.
SRAM은 예를 들어 캐시에 사용된다. 캐시는 메인 메모리에 유지되는 정보의 일부를 복제하여 유지하는 기능을 가진다. 사용 빈도가 높은 데이터를 캐시에 복제함으로써, 데이터에 대한 액세스 속도를 높일 수 있다.
DRAM은 예를 들어 메인 메모리에 사용된다. 메인 메모리는 스토리지로부터 판독된 프로그램이나 데이터를 유지하는 기능을 가진다. DRAM의 기록 밀도는 대략 0.1Gbit/mm2 내지 0.3Gbit/mm2이다.
3D NAND 메모리는 예를 들어 스토리지에 사용된다. 스토리지는 장기간 저장할 필요가 있는 데이터나 연산 처리 장치에서 사용하는 각종 프로그램 등을 유지하는 기능을 가진다. 따라서, 스토리지에는 동작 속도보다, 큰 기억 용량과 높은 기록 밀도가 요구된다. 스토리지에 사용되는 기억 장치의 기록 밀도는 대략 0.6Gbit/mm2 내지 6.0Gbit/mm2이다.
본 발명의 일 형태의 기억 장치는 동작 속도가 빠르고, 장기간에 걸쳐 데이터를 유지할 수 있다. 본 발명의 일 형태의 기억 장치는 캐시가 위치하는 계층과 메인 메모리가 위치하는 계층의 양쪽을 포함하는 경계 영역(901)에 위치하는 기억 장치로서 적합하게 사용할 수 있다. 또한 본 발명의 일 형태의 기억 장치는 메인 메모리가 위치하는 계층과 스토리지가 위치하는 계층의 양쪽을 포함하는 경계 영역(902)에 위치하는 기억 장치로서 적합하게 사용할 수 있다.
본 실시형태에 나타낸 구성은 다른 실시형태 등에 기재되는 구성과 적절히 조합하여 사용할 수 있다.
(실시형태 7)
본 실시형태에서는, 도 34의 (A) 및 (B)를 사용하여 본 발명의 반도체 장치가 실장된 칩(1200)의 일례를 나타낸다. 칩(1200)에는 복수의 회로(시스템)가 실장되어 있다. 이와 같이, 복수의 회로(시스템)를 하나의 칩에 집적하는 기술을 시스템 온 칩(System on Chip: SoC)이라고 부르는 경우가 있다.
도 34의 (A)에 도시된 바와 같이, 칩(1200)은 CPU(1211), GPU(1212), 하나 또는 복수의 아날로그 연산부(1213), 하나 또는 복수의 메모리 컨트롤러(1214), 하나 또는 복수의 인터페이스(1215), 하나 또는 복수의 네트워크 회로(1216) 등을 가진다.
칩(1200)에는 범프(도시하지 않았음)가 제공되고, 도 34의 (B)에 도시된 바와 같이, 인쇄 기판(Printed Circuit Board: PCB)(1201)의 제 1 면과 접속한다. 또한 PCB(1201)의 제 1 면의 뒷면에는 복수의 범프(1202)가 제공되고, 마더보드(1203)에 접속된다.
마더보드(1203)에는 DRAM(1221), 플래시 메모리(1222) 등의 기억 장치가 제공되어도 좋다. 예를 들어 DRAM(1221)으로서 앞의 실시형태에서 설명한 DOSRAM을 사용할 수 있다. 또한 예를 들어 플래시 메모리(1222)로서 앞의 실시형태에서 설명한 NOSRAM을 사용할 수 있다.
CPU(1211)는 복수의 CPU 코어를 가지는 것이 바람직하다. 또한 GPU(1212)는 복수의 GPU 코어를 가지는 것이 바람직하다. 또한 CPU(1211) 및 GPU(1212)는 각각 일시적으로 데이터를 저장하는 메모리를 가져도 좋다. 또는 CPU(1211) 및 GPU(1212)에 공통된 메모리가 칩(1200)에 제공되어도 좋다. 상기 메모리로서는 상술한 NOSRAM이나 DOSRAM을 사용할 수 있다. 또한 GPU(1212)는 다수의 데이터의 병렬 계산에 적합하고, 화상 처리나 적화 연산에 사용할 수 있다. GPU(1212)에 본 발명의 산화물 반도체를 사용한 화상 처리 회로나 적화 연산 회로를 제공함으로써, 화상 처리 및 적화 연산을 저소비 전력으로 실행할 수 있다.
또한 CPU(1211) 및 GPU(1212)가 동일한 칩에 제공되면, CPU(1211) 및 GPU(1212) 간의 배선을 짧게 할 수 있기 때문에, CPU(1211)로부터 GPU(1212)로의 데이터 전송(轉送), CPU(1211) 및 GPU(1212)가 가지는 메모리 간의 데이터 전송, 그리고 GPU(1212)에서의 연산 후의, GPU(1212)로부터 CPU(1211)로의 연산 결과의 전송을 고속으로 수행할 수 있다.
아날로그 연산부(1213)는 A/D(아날로그/디지털) 변환 회로 및 D/A(디지털/아날로그) 변환 회로 중 한쪽 또는 양쪽을 가진다. 또한 아날로그 연산부(1213)에 상기 적화 연산 회로를 제공하여도 좋다.
메모리 컨트롤러(1214)는 DRAM(1221)의 컨트롤러로서 기능하는 회로 및 플래시 메모리(1222)의 인터페이스로서 기능하는 회로를 가진다.
인터페이스(1215)는 표시 장치, 스피커, 마이크로폰, 카메라, 컨트롤러 등의 외부 접속 기기와의 인터페이스 회로를 가진다. 컨트롤러에는 마우스, 키보드, 게임용 컨트롤러 등이 포함된다. 이와 같은 인터페이스로서, USB(Universal Serial Bus), HDMI(등록 상표)(High-Definition Multimedia Interface) 등을 사용할 수 있다.
네트워크 회로(1216)는 LAN(Local Area Network) 등의 네트워크용 회로를 가진다. 또한 네트워크 보안용 회로를 가져도 좋다.
칩(1200)에는 상기 회로(시스템)를 동일한 제조 공정으로 형성할 수 있다. 그러므로 칩(1200)에 필요한 회로의 개수가 증가하여도 제조 공정을 증가시킬 필요가 없어, 칩(1200)을 낮은 비용으로 제작할 수 있다.
GPU(1212)를 가지는 칩(1200)이 제공된 PCB(1201), DRAM(1221), 및 플래시 메모리(1222)가 제공된 마더보드(1203)를 GPU 모듈(1204)이라고 부를 수 있다.
GPU 모듈(1204)은 SoC 기술을 사용한 칩(1200)을 가지기 때문에, 그 크기를 작게 할 수 있다. 또한 화상 처리가 우수하기 때문에, 스마트폰, 태블릿 단말기, 랩톱 PC, 휴대용(들고 다닐 수 있는) 게임기 등의 휴대용 전자 기기에 사용하는 것이 적합하다. 또한 GPU(1212)를 사용한 적화 연산 회로에 의하여, 심층 신경망(DNN), 합성곱 신경망(CNN), 순환 신경망(RNN), 자기 부호화기, 심층 볼츠만 머신(DBM), 심층 신뢰 신경망(DBN) 등의 방법을 실행할 수 있기 때문에, 칩(1200)을 AI 칩으로서, 또는 GPU 모듈(1204)을 AI 시스템 모듈로서 사용할 수 있다.
본 실시형태에 나타낸 구성은 다른 실시형태 등에 기재되는 구성과 적절히 조합하여 사용할 수 있다.
(실시형태 8)
본 실시형태에서는, 앞의 실시형태에서 설명한 기억 장치 등이 제공된 전자 부품 및 전자 기기의 일례를 나타낸다.
<전자 부품>
우선, 기억 장치(720)가 제공된 전자 부품의 예를 도 35의 (A) 및 (B)를 사용하여 설명한다.
도 35의 (A)에 전자 부품(700) 및 전자 부품(700)이 실장된 기판(실장 기판(704))의 사시도를 나타내었다. 도 35의 (A)에 도시된 전자 부품(700)은 몰드(711) 내에 기억 장치(720)를 가진다. 도 35의 (A)는 전자 부품(700)의 내부를 도시하기 위하여 일부를 생략하였다. 전자 부품(700)은 몰드(711) 외측에 랜드(712)를 가진다. 랜드(712)는 전극 패드(713)에 전기적으로 접속되고, 전극 패드(713)는 와이어(714)에 의하여 기억 장치(720)에 전기적으로 접속되어 있다. 전자 부품(700)은 예를 들어 인쇄 기판(702)에 실장된다. 이와 같은 전자 부품이 복수 조합되고 각각이 인쇄 기판(702) 위에서 전기적으로 접속됨으로써 실장 기판(704)이 완성된다.
기억 장치(720)는 구동 회로층(721)과 기억 회로층(722)을 가진다.
도 35의 (B)에 전자 부품(730)의 사시도를 나타내었다. 전자 부품(730)은 SiP(System in package) 또는 MCM(Multi Chip Module)의 일례이다. 전자 부품(730)은 패키지 기판(732)(인쇄 기판) 위에 인터포저(731)가 제공되고, 인터포저(731) 위에 반도체 장치(735) 및 복수의 기억 장치(720)가 제공되어 있다.
전자 부품(730)에서는 기억 장치(720)를 광대역 메모리(HBM: High Bandwidth Memory)로서 사용하는 예를 나타내었다. 또한 반도체 장치(735)로서는 CPU, GPU, FPGA 등의 집적 회로(반도체 장치)를 사용할 수 있다.
패키지 기판(732)으로서는 세라믹 기판, 플라스틱 기판, 유리 에폭시 기판 등을 사용할 수 있다. 인터포저(731)로서는 실리콘 인터포저, 수지 인터포저 등을 사용할 수 있다.
인터포저(731)는 복수의 배선을 가지고, 단자 피치가 상이한 복수의 집적 회로를 전기적으로 접속하는 기능을 가진다. 복수의 배선은 단층 또는 다층으로 제공된다. 또한 인터포저(731)는 인터포저(731) 위에 제공된 집적 회로를 패키지 기판(732)에 제공된 전극에 전기적으로 접속하는 기능을 가진다. 그러므로 인터포저를 '재배선 기판' 또는 '중간 기판'이라고 하는 경우가 있다. 또한 인터포저(731)에 관통 전극을 제공하고, 상기 관통 전극을 사용하여 집적 회로와 패키지 기판(732)을 전기적으로 접속하는 경우도 있다. 또한 실리콘 인터포저에서는 관통 전극으로서 TSV(Through Silicon Via)를 사용할 수도 있다.
인터포저(731)로서 실리콘 인터포저를 사용하는 것이 바람직하다. 실리콘 인터포저에서는 능동 소자를 제공할 필요가 없기 때문에, 집적 회로보다 낮은 비용으로 제작할 수 있다. 한편, 실리콘 인터포저의 배선은 반도체 프로세스로 형성할 수 있으므로, 수지 인터포저에서는 어려운 미세 배선을 형성하기 쉽다.
HBM에서는 넓은 메모리 밴드 폭을 실현하기 위하여 많은 배선을 접속할 필요가 있다. 그러므로 HBM을 실장하는 인터포저에는 미세하고 밀도가 높은 배선의 형성이 요구된다. 따라서 HBM을 실장하는 인터포저로서는 실리콘 인터포저를 사용하는 것이 바람직하다.
또한 실리콘 인터포저를 사용한 SiP나 MCM 등에서는, 집적 회로와 인터포저 사이의 팽창 계수의 차이로 인한 신뢰성 저하가 발생하기 어렵다. 또한 실리콘 인터포저는 표면의 평탄성이 높으므로 실리콘 인터포저 위에 제공되는 집적 회로와 실리콘 인터포저 사이의 접속 불량이 발생하기 어렵다. 특히, 인터포저 위에 복수의 집적 회로를 나란히 배치하는 2.5D 패키지(2.5차원 실장)에서는 실리콘 인터포저를 사용하는 것이 바람직하다.
또한 전자 부품(730)과 중첩시켜 히트 싱크(방열판)를 제공하여도 좋다. 히트 싱크를 제공하는 경우에는 인터포저(731) 위에 제공하는 집적 회로의 높이를 일치시키는 것이 바람직하다. 예를 들어 본 실시형태에 나타낸 전자 부품(730)에서는 기억 장치(720)와 반도체 장치(735)의 높이를 일치시키는 것이 바람직하다.
전자 부품(730)을 다른 기판에 실장하기 위하여 패키지 기판(732)의 바닥부에 전극(733)을 제공하여도 좋다. 도 35의 (B)에서는, 전극(733)을 땜납 볼로 형성하는 예를 나타내었다. 패키지 기판(732)의 바닥부에 땜납 볼을 매트릭스상으로 제공함으로써, BGA(Ball Grid Array) 실장을 실현할 수 있다. 또한 전극(733)을 도전성의 핀으로 형성하여도 좋다. 패키지 기판(732)의 바닥부에 도전성의 핀을 매트릭스상으로 제공함으로써 PGA(Pin Grid Array) 실장을 실현할 수 있다.
전자 부품(730)은 BGA 및 PGA에 한정되지 않고, 다양한 실장 방법을 사용하여 다른 기판에 실장할 수 있다. 예를 들어, SPGA(Staggered Pin Grid Array), LGA(Land Grid Array), QFP(Quad Flat Package), QFJ(Quad Flat J-leaded package), 또는 QFN(Quad Flat Non-leaded package) 등의 실장 방법을 사용할 수 있다.
본 실시형태는 다른 실시형태 등에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 9)
본 실시형태에서는, 앞의 실시형태에서 설명한 반도체 장치를 사용한 기억 장치의 응용예에 대하여 설명한다. 앞의 실시형태에서 설명한 반도체 장치는, 예를 들어 각종 전자 기기(예를 들어 정보 단말기, 컴퓨터, 스마트폰, 전자책 단말기, 디지털 카메라(비디오 카메라도 포함함), 녹화 재생 장치, 내비게이션 시스템 등)의 기억 장치에 적용할 수 있다. 또한 여기서 컴퓨터에는 태블릿형 컴퓨터, 노트북형 컴퓨터, 데스크톱형 컴퓨터뿐만 아니라, 서버 시스템과 같은 대형 컴퓨터도 포함된다. 또는 앞의 실시형태에서 설명한 반도체 장치는 메모리 카드(예를 들어 SD 카드), USB 메모리, SSD(Solid State Drive) 등의 각종 리무버블 기억 장치에 적용된다. 도 36의 (A) 내지 (E)에 리무버블 기억 장치의 몇 가지의 구성예를 모식적으로 나타내었다. 예를 들어 앞의 실시형태에서 설명한 반도체 장치는 패키징된 메모리 칩으로 가공되고, 다양한 기억 장치, 리무버블 메모리에 사용된다.
도 36의 (A)는 USB 메모리의 모식도이다. USB 메모리(1100)는 하우징(1101), 캡(1102), USB 커넥터(1103), 및 기판(1104)을 가진다. 기판(1104)은 하우징(1101)에 수납되어 있다. 예를 들어 기판(1104)에는 메모리 칩(1105), 컨트롤러 칩(1106)이 장착되어 있다. 메모리 칩(1105) 등에 앞의 실시형태에서 설명한 반도체 장치를 포함시킬 수 있다.
도 36의 (B)는 SD 카드의 외관의 모식도이고, 도 36의 (C)는 SD 카드의 내부 구조의 모식도이다. SD 카드(1110)는 하우징(1111), 커넥터(1112), 및 기판(1113)을 가진다. 기판(1113)은 하우징(1111)에 수납되어 있다. 예를 들어 기판(1113)에는 메모리 칩(1114), 컨트롤러 칩(1115)이 장착되어 있다. 기판(1113)의 뒷면 측에도 메모리 칩(1114)을 제공함으로써, SD 카드(1110)의 용량을 증가시킬 수 있다. 또한 무선 통신 기능을 가지는 무선 칩을 기판(1113)에 제공하여도 좋다. 이로써, 호스트 장치와 SD 카드(1110) 사이의 무선 통신에 의하여 메모리 칩(1114)의 데이터의 판독, 기록이 가능하게 된다. 메모리 칩(1114) 등에 앞의 실시형태에서 설명한 반도체 장치를 포함시킬 수 있다.
도 36의 (D)는 SSD의 외관의 모식도이고, 도 36의 (E)는 SSD의 내부 구조의 모식도이다. SSD(1150)는 하우징(1151), 커넥터(1152), 및 기판(1153)을 가진다. 기판(1153)은 하우징(1151)에 수납되어 있다. 예를 들어 기판(1153)에는 메모리 칩(1154), 메모리 칩(1155), 컨트롤러 칩(1156)이 장착되어 있다. 메모리 칩(1155)은 컨트롤러 칩(1156)의 작업 메모리이고, 예를 들어 DOSRAM 칩을 사용하면 좋다. 기판(1153)의 뒷면 측에도 메모리 칩(1154)을 제공함으로써, SSD(1150)의 용량을 증가시킬 수 있다. 메모리 칩(1154) 등에 앞의 실시형태에서 설명한 반도체 장치를 포함시킬 수 있다.
본 실시형태는 다른 실시형태 등에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 10)
본 발명의 일 형태에 따른 반도체 장치는 CPU나 GPU 등의 프로세서 또는 칩에 사용할 수 있다. 도 37의 (A) 내지 (H)에 본 발명의 일 형태에 따른 CPU나 GPU 등의 프로세서, 또는 칩을 가지는 전자 기기의 구체적인 예를 나타내었다.
<전자 기기·시스템>
본 발명의 일 형태에 따른 GPU 또는 칩은 다양한 전자 기기에 탑재할 수 있다. 전자 기기의 예로서는 예를 들어 텔레비전 장치, 데스크톱형 또는 노트북형 정보 단말기용 등의 모니터, 디지털 사이니지(Digital Signage: 전자 간판), 파친코기 등의 대형 게임기 등 비교적 큰 화면을 가지는 전자 기기 외에, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 전자책 단말기, 휴대 전화기, 휴대용 게임기, 휴대 정보 단말기, 음향 재생 장치 등이 있다. 또한 본 발명의 일 형태에 따른 GPU 또는 칩을 전자 기기에 제공함으로써, 전자 기기에 인공 지능을 탑재할 수 있다.
본 발명의 일 형태의 전자 기기는 안테나를 가져도 좋다. 안테나로 신호를 수신함으로써 표시부에서 영상이나 정보 등을 표시할 수 있다. 또한 전자 기기가 안테나 및 이차 전지를 가지는 경우, 안테나를 비접촉 전력 전송(傳送)에 사용하여도 좋다.
본 발명의 일 형태의 전자 기기는 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도(硬度), 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 가지는 것)를 가져도 좋다.
본 발명의 일 형태의 전자 기기는 다양한 기능을 가질 수 있다. 예를 들어 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 실행하는 기능, 무선 통신 기능, 기록 매체에 기록된 프로그램 또는 데이터를 판독하는 기능 등을 가질 수 있다. 도 37의 (A) 내지 (H)에 전자 기기의 예를 나타내었다.
[정보 단말기]
도 37의 (A)에는 정보 단말기의 일종인 휴대 전화(스마트폰)가 도시되어 있다. 정보 단말기(5100)는 하우징(5101)과 표시부(5102)를 가지고, 입력용 인터페이스로서 터치 패널이 표시부(5102)에 제공되고, 버튼이 하우징(5101)에 제공된다.
정보 단말기(5100)는, 본 발명의 일 형태의 칩을 적용함으로써, 인공 지능을 이용한 애플리케이션을 실행할 수 있다. 인공 지능을 이용한 애플리케이션으로서는, 예를 들어 회화를 인식하고 그 회화 내용을 표시부(5102)에 표시하는 애플리케이션, 표시부(5102)에 제공된 터치 패널에 사용자가 입력한 문자, 도형 등을 인식하고 표시부(5102)에 표시하는 애플리케이션, 지문이나 성문 등의 생체 인증을 수행하는 애플리케이션 등이 있다.
도 37의 (B)에는 노트북형 정보 단말기(5200)가 도시되어 있다. 노트북형 정보 단말기(5200)는 정보 단말기의 본체(5201)와, 표시부(5202)와, 키보드(5203)를 가진다.
노트북형 정보 단말기(5200)는 상술한 정보 단말기(5100)와 마찬가지로, 본 발명의 일 형태의 칩을 적용함으로써, 인공 지능을 이용한 애플리케이션을 실행할 수 있다. 인공 지능을 이용한 애플리케이션으로서는, 예를 들어 설계 지원 소프트웨어, 문장 첨삭 소프트웨어, 식단 자동 생성 소프트웨어 등이 있다. 또한 노트북형 정보 단말기(5200)를 사용함으로써 신규 인공 지능을 개발할 수 있다.
또한, 앞에서는 전자 기기로서 스마트폰 및 노트북형 정보 단말기를 예로 들어 각각 도 37의 (A), (B)에 도시하였지만, 스마트폰 및 노트북형 정보 단말기 이외의 정보 단말기를 적용할 수 있다. 스마트폰 및 노트북형 정보 단말기 이외의 정보 단말기로서는 예를 들어 PDA(Personal Digital Assistant), 데스크톱형 정보 단말기, 워크스테이션 등이 있다.
[게임기]
도 37의 (C)는 게임기의 일례인 휴대용 게임기(5300)를 도시한 것이다. 휴대용 게임기(5300)는 하우징(5301), 하우징(5302), 하우징(5303), 표시부(5304), 접속부(5305), 조작 키(5306) 등을 가진다. 하우징(5302) 및 하우징(5303)은 하우징(5301)에서 떼어낼 수 있다. 하우징(5301)에 제공된 접속부(5305)를 다른 하우징(도시하지 않았음)에 장착함으로써, 표시부(5304)에 출력되는 영상을 다른 영상 기기(도시하지 않았음)에 출력할 수 있다. 이때 하우징(5302) 및 하우징(5303)은 각각 조작부로서 기능할 수 있다. 이에 의하여, 복수의 플레이어가 동시에 게임을 할 수 있다. 하우징(5301), 하우징(5302), 및 하우징(5303)의 기판에 제공된 칩 등에 앞의 실시형태에서 설명한 칩을 포함시킬 수 있다.
또한, 도 37의 (D)는 게임기의 일례인 거치형 게임기(5400)를 도시한 것이다. 거치형 게임기(5400)에는 무선 또는 유선으로 컨트롤러(5402)가 접속된다.
휴대용 게임기(5300), 거치형 게임기(5400) 등의 게임기에 본 발명의 일 형태의 GPU 또는 칩을 적용함으로써, 저소비 전력의 게임기를 실현할 수 있다. 또한 소비 전력이 낮으면 회로로부터의 발열을 저감할 수 있기 때문에, 발열로 인한 그 회로 자체, 주변 회로, 및 모듈에 대한 영향을 줄일 수 있다.
또한 휴대용 게임기(5300)에 본 발명의 일 형태의 GPU 또는 칩을 적용함으로써, 인공 지능을 가지는 휴대용 게임기(5300)를 실현할 수 있다.
원래는 게임의 진행, 게임에 등장하는 생물의 언동, 게임에서 발생하는 현상 등의 표현은 그 게임이 가지는 프로그램에 의하여 정해져 있지만, 휴대용 게임기(5300)에 인공 지능을 적용함으로써, 게임의 프로그램에 의하여 한정되지 않는 표현이 가능하게 된다. 예를 들어 플레이어가 질문하는 내용, 게임의 진행 상황, 게임 중에 이벤트가 발생하는 타이밍, 게임에 등장하는 인물의 언동 등은 게임의 프로그램에 의하여 한정되지 않고 변화시켜 표현할 수 있게 된다.
또한 휴대용 게임기(5300)로 복수의 플레이어를 필요로 하는 게임을 하는 경우에는, 인공 지능이 의인적으로 게임 플레이어를 구성할 수 있기 때문에, 상대를 인공 지능에 의한 게임 플레이어로 함으로써 혼자서도 게임을 할 수 있다.
도 37의 (C), (D)에서는, 게임기의 일례로서 휴대 게임기 및 거치형 게임기를 도시하였지만, 본 발명의 일 형태의 GPU 또는 칩을 적용하는 게임기는 이에 한정되지 않는다. 본 발명의 일 형태의 GPU 또는 칩을 적용하는 게임기로서는, 예를 들어 오락 시설(오락실, 놀이공원 등)에 설치되는 아케이드 게임기, 스포츠 시설에 설치되는 배팅 연습용 투구 머신 등이 있다.
[대형 컴퓨터]
본 발명의 일 형태의 GPU 또는 칩은 대형 컴퓨터에 적용될 수 있다.
도 37의 (E)는 대형 컴퓨터의 일례인 슈퍼컴퓨터(5500)를 도시한 것이다. 도 37의 (F)는 슈퍼컴퓨터(5500)가 가지는 랙 마운트형 계산기(5502)를 도시한 것이다.
슈퍼컴퓨터(5500)는 랙(5501)과, 복수의 랙 마운트형 계산기(5502)를 가진다. 또한 복수의 계산기(5502)는 랙(5501)에 수용되어 있다. 또한 계산기(5502)에는 복수의 기판(5504)이 제공되고, 상기 기판 위에 앞의 실시형태에서 설명한 GPU 또는 칩을 탑재할 수 있다.
슈퍼컴퓨터(5500)는 주로 과학 기술 계산에 이용되는 대형 컴퓨터이다. 과학 기술 계산에서는 방대한 연산을 고속으로 처리할 필요가 있기 때문에, 소비 전력이 높고 칩의 발열이 크다. 슈퍼컴퓨터(5500)에 본 발명의 일 형태의 GPU 또는 칩을 적용함으로써, 저소비 전력의 슈퍼컴퓨터를 실현할 수 있다. 또한 소비 전력이 낮으면 회로로부터의 발열을 저감할 수 있기 때문에, 발열로 인한 그 회로 자체, 주변 회로, 및 모듈에 대한 영향을 줄일 수 있다.
도 37의 (E), (F)에서는, 대형 컴퓨터의 일례로서 슈퍼 컴퓨터를 도시하였지만, 본 발명의 일 형태의 GPU 또는 칩을 적용하는 대형 컴퓨터는 이에 한정되지 않는다. 본 발명의 일 형태의 GPU 또는 칩이 적용되는 대형 컴퓨터로서는, 예를 들어 서비스를 제공하는 컴퓨터(서버), 대형 범용 컴퓨터(메인 프레임) 등이 있다.
[이동체]
본 발명의 일 형태의 GPU 또는 칩은 이동체인 자동차, 및 자동차의 운전석 주변에 적용할 수 있다.
도 37의 (G)는 이동체의 일례인 자동차의 실내에서의 앞유리 주변을 도시한 것이다. 도 37의 (G)에서는 대시 보드에 제공된 표시 패널(5701), 표시 패널(5702), 표시 패널(5703) 외, 필러에 제공된 표시 패널(5704)을 도시하였다.
표시 패널(5701) 내지 표시 패널(5703)은, 속도계나 회전 속도계, 주행 거리, 연료계, 기어 상태, 에어컨디셔너의 설정 등을 표시함으로써, 다양한 정보를 제공할 수 있다. 또한 표시 패널에 표시되는 표시 항목이나 레이아웃 등은 사용자의 취향에 따라 적절히 변경할 수 있기 때문에 디자인성을 높일 수 있다. 표시 패널(5701) 내지 표시 패널(5703)은 조명 장치로서 사용할 수도 있다.
표시 패널(5704)에는 자동차의 외측에 제공된 촬상 장치(도시하지 않았음)로부터의 영상을 표시함으로써, 필러로 가려진 시계(사각(死角))를 보완할 수 있다. 즉, 자동차의 외측에 제공된 촬상 장치로부터의 화상을 표시함으로써, 사각을 보완하여 안전성을 높일 수 있다. 또한 보이지 않는 부분을 보완하는 영상을 표시함으로써, 더 자연스럽고 위화감 없이 안전을 확인할 수 있다. 표시 패널(5704)은 조명 장치로서 사용할 수도 있다.
본 발명의 일 형태의 GPU 또는 칩은 인공 지능의 구성 요소로서 적용할 수 있기 때문에, 예를 들어 상기 칩을 자동차의 자동 운전 시스템에 사용할 수 있다. 또한 상기 칩을 도로 안내, 위험 예측 등을 하는 시스템에 사용할 수 있다. 표시 패널(5701) 내지 표시 패널(5704)은 도로 안내, 위험 예측 등의 정보를 표시하는 구성으로 하여도 좋다.
또한 앞에서는 이동체의 일례로서 자동차에 대하여 설명하였지만, 이동체는 자동차에 한정되지 않는다. 예를 들어 이동체로서는 전철, 모노레일, 선박, 비행체(헬리콥터, 무인 항공기(드론), 비행기, 로켓) 등도 있고, 이들 이동체에 본 발명의 일 형태의 칩을 적용하여 인공 지능을 이용한 시스템을 부여할 수 있다.
[전자 제품]
도 37의 (H)는 전자 제품의 일례인 전기 냉동 냉장고(5800)를 도시한 것이다. 전기 냉동 냉장고(5800)는 하우징(5801), 냉장실용 문(5802), 냉동실용 문(5803) 등을 가진다.
전기 냉동 냉장고(5800)에 본 발명의 일 형태의 칩을 적용함으로써, 인공 지능을 가지는 전기 냉동 냉장고(5800)를 실현할 수 있다. 인공 지능을 이용함으로써, 전기 냉동 냉장고(5800)는 전기 냉동 냉장고(5800)에 저장되어 있는 식재료, 그 식재료의 소비 기한 등을 바탕으로 식단을 자동 생성하는 기능이나, 전기 냉동 냉장고(5800)에 저장되어 있는 식재료에 적합한 온도로 자동적으로 조절하는 기능 등을 가질 수 있다.
전자 제품의 일례로서 전기 냉동 냉장고에 대하여 설명하였지만, 그 외의 전자 제품으로서는 예를 들어 청소기, 전자 레인지, 전자 오븐, 밥솥, 온수기, IH 조리기, 생수기, 에어컨디셔너를 포함한 냉난방 기구, 세탁기, 건조기, 시청각 기기 등이 있다.
본 실시형태에서 설명한 전자 기기, 그 전자 기기의 기능, 인공 지능의 응용예, 그 효과 등은 다른 전자 기기에 관한 기재와 적절히 조합할 수 있다.
본 실시형태는 다른 실시형태 등에 기재된 구성과 적절히 조합하여 실시할 수 있다.
100: 용량 소자, 110: 도전체, 112: 도전체, 115: 도전체, 120: 도전체, 125: 도전체, 130: 절연체, 140: 도전체, 142: 절연체, 145: 절연체, 150: 절연체, 152: 절연체, 153: 도전체, 154: 절연체, 156: 절연체, 160: 절연체, 162: 절연체, 164: 절연체, 166: 도전체, 168: 도전체, 200: 트랜지스터, 200_n: 트랜지스터, 200_1: 트랜지스터, 200a: 트랜지스터, 200b: 트랜지스터, 200T: 트랜지스터, 205: 도전체, 205a: 도전체, 205b: 도전체, 210: 절연체, 211: 절연체, 212: 절연체, 214: 절연체, 216: 절연체, 217: 절연체, 218: 도전체, 222: 절연체, 224: 절연체, 230: 산화물, 230a: 산화물, 230A: 산화막, 230b: 산화물, 230B: 산화막, 230c: 산화물, 230C: 산화막, 230d: 산화물, 230D: 산화막, 234: 영역, 236a: 영역, 236b: 영역, 240: 도전체, 240a: 도전체, 240b: 도전체, 240c: 도전체, 241: 절연체, 241a: 절연체, 241b: 절연체, 242a: 도전체, 242A: 도전막, 242b: 도전체, 242B: 도전층, 242c: 도전체, 243a: 산화물, 243A: 산화막, 243b: 산화물, 243B: 산화물층, 244a: 층, 244A: 층, 244b: 층, 244B: 층, 246a: 도전체, 246b: 도전체, 250: 절연체, 250A: 절연막, 254: 절연체, 260: 도전체, 260a: 도전체, 260A: 도전막, 260b: 도전체, 260B: 도전막, 265: 밀봉부, 265a: 밀봉부, 265b: 밀봉부, 274: 절연체, 277: 레지스트 마스크, 280: 절연체, 282: 절연체, 283: 절연체, 284: 절연체, 286: 절연체, 287: 절연체, 287A: 절연막, 290: 메모리 디바이스, 290_1: 메모리 디바이스, 290_5: 메모리 디바이스, 292: 용량 디바이스, 292a: 용량 디바이스, 292b: 용량 디바이스, 293: 절연체, 294: 도전체, 300: 트랜지스터, 311: 기판, 313: 반도체 영역, 314a: 저저항 영역, 314b: 저저항 영역, 315: 절연체, 316: 도전체, 320: 절연체, 322: 절연체, 324: 절연체, 326: 절연체, 328: 도전체, 330: 도전체, 350: 절연체, 352: 절연체, 354: 절연체, 356: 도전체, 411: 소자층, 413: 트랜지스터층, 415_1: 메모리 디바이스층, 415_3: 메모리 디바이스층, 415_4: 메모리 디바이스층, 420: 메모리 디바이스, 424: 도전체, 440: 도전체, 470: 메모리 유닛, 600: 메모리 디바이스, 700: 전자 부품, 702: 인쇄 기판, 704: 실장 기판, 711: 몰드, 712: 랜드, 713: 전극 패드, 714: 와이어, 720: 기억 장치, 721: 구동 회로층, 722: 기억 회로층, 730: 전자 부품, 731: 인터포저, 732: 패키지 기판, 733: 전극, 735: 반도체 장치, 901: 경계 영역, 902: 경계 영역, 1001: 배선, 1002: 배선, 1003: 배선, 1004: 배선, 1005: 배선, 1006: 배선, 1100: USB 메모리, 1101: 하우징, 1102: 캡, 1103: USB 커넥터, 1104: 기판, 1105: 메모리 칩, 1106: 컨트롤러 칩, 1110: SD 카드, 1111: 하우징, 1112: 커넥터, 1113: 기판, 1114: 메모리 칩, 1115: 컨트롤러 칩, 1150: SSD, 1151: 하우징, 1152: 커넥터, 1153: 기판, 1154: 메모리 칩, 1155: 메모리 칩, 1156: 컨트롤러 칩, 1200: 칩, 1201: PCB, 1202: 범프, 1203: 마더보드, 1204: GPU 모듈, 1211: CPU, 1212: GPU, 1213: 아날로그 연산부, 1214: 메모리 컨트롤러, 1215: 인터페이스, 1216: 네트워크 회로, 1221: DRAM, 1222: 플래시 메모리, 1400: 기억 장치, 1411: 주변 회로, 1420: 행 회로, 1430: 열 회로, 1440: 출력 회로, 1460: 컨트롤 로직 회로, 1470: 메모리 셀 어레이, 1471: 메모리 셀, 1472: 메모리 셀, 1473: 메모리 셀, 1474: 메모리 셀, 1475: 메모리 셀, 1476: 메모리 셀, 1477: 메모리 셀, 1478: 메모리 셀, 4000: 장치, 4010: 대기 측 기판 공급실, 4012: 대기 측 기판 반송실, 4014: 카세트 포트, 4016: 얼라인먼트 포트, 4018: 반송 로봇, 4020a: 로드록실, 4020b: 언로드록실, 4024a: 처리실, 4024b: 처리실, 4026: 반송 로봇, 4028: 게이트 밸브, 4029: 반송실, 4030a: 이송실, 4030b: 이송실, 4034a: 처리실, 4034b: 처리실, 4034c: 처리실, 4034d: 처리실, 4034e: 처리실, 4036: 반송 로봇, 4038: 게이트 밸브, 4039: 반송실, 5100: 정보 단말기, 5101: 하우징, 5102: 표시부, 5200: 노트북형 정보 단말기, 5201: 본체, 5202: 표시부, 5203: 키보드, 5300: 휴대용 게임기, 5301: 하우징, 5302: 하우징, 5303: 하우징, 5304: 표시부, 5305: 접속부, 5306: 조작 키, 5400: 거치형 게임기, 5402: 컨트롤러, 5500: 슈퍼컴퓨터, 5501: 랙, 5502: 계산기, 5504: 기판, 5701: 표시 패널, 5702: 표시 패널, 5703: 표시 패널, 5704: 표시 패널, 5800: 전기 냉동 냉장고, 5801: 하우징, 5802: 냉장실용 문, 5803: 냉동실용 문
Claims (7)
- 반도체 장치로서,
제 1 절연체와,
상기 제 1 절연체 위의 제 1 산화물과,
상기 제 1 산화물 위의 제 1 도전체 및 제 2 도전체와,
상기 제 1 산화물의 측면에 접하는 제 1 층 및 제 2 층과,
상기 제 1 절연체 위, 상기 제 1 층 위, 상기 제 2 층 위, 상기 제 1 도전체 위, 및 상기 제 2 도전체 위의 제 2 절연체와,
상기 제 2 절연체 위의 제 3 절연체와,
상기 제 1 도전체 및 상기 제 2 도전체 사이에 배치되며 상기 제 1 산화물 위에 배치되는 제 2 산화물과,
상기 제 2 산화물 위의 제 4 절연체와,
상기 제 4 절연체 위의 제 3 도전체를 가지고,
상기 제 1 층 및 상기 제 2 층의 각각은 상기 제 1 도전체 및 상기 제 2 도전체에 포함되는 금속을 가지고,
상기 제 2 절연체와 접하는 영역의 상기 제 1 절연체는 상기 제 1 층 또는 상기 제 2 층보다 상기 금속의 농도가 낮은 영역을 가지는, 반도체 장치. - 제 1 항에 있어서,
상기 제 1 층 및 상기 제 2 층의 각 두께는 0.5nm 이상 1.5nm 이하인 영역을 가지는, 반도체 장치. - 제 1 항 또는 제 2 항에 있어서,
상기 금속은 탄탈럼인, 반도체 장치. - 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 제 1 산화물은 인듐과, 원소 M(M은 갈륨, 알루미늄, 이트륨, 또는 주석)과, 아연을 가지는, 반도체 장치. - 반도체 장치의 제작 방법으로서,
제 1 절연체를 형성하고,
상기 제 1 절연체 위에 제 1 산화막을 형성하고,
상기 제 1 산화막 위에 제 1 도전막을 형성하고,
상기 제 1 도전막 위에 레지스트 마스크를 형성하고,
상기 레지스트 마스크를 경화시키고,
상기 제 1 산화막 및 상기 제 1 도전막을 상기 레지스트 마스크를 사용하여 가공함으로써 섬 형상의 제 1 산화물 및 도전층을 형성하고,
상기 가공에 의하여 상기 제 1 절연체 위에 형성된 층을 드라이 에칭 처리를 수행함으로써 제거하고,
상기 제 1 절연체 위, 상기 제 1 산화물 위, 및 상기 도전층 위에 제 2 절연체를 형성하고,
상기 제 2 절연체 위에 제 3 절연체를 형성하고,
상기 제 3 절연체, 상기 제 2 절연체, 및 상기 도전층에 상기 제 1 산화물이 노출되는 개구를 형성함으로써 제 1 도전체 및 제 2 도전체를 형성하고,
상기 제 1 절연체 위, 상기 제 1 산화물 위, 및 상기 제 3 절연체 위에 제 2 산화막을 형성하고,
상기 제 2 산화막 위에 절연막을 형성하고,
상기 절연막 위에 제 2 도전막을 형성하고,
상기 제 2 산화막의 일부, 상기 절연막의 일부, 및 상기 제 2 도전막의 일부를 상기 제 3 절연체가 노출될 때까지 제거하는, 반도체 장치의 제작 방법. - 제 5 항에 있어서,
상기 레지스트 마스크를 경화시키는 공정과,
상기 제 1 산화막 및 상기 제 1 도전막을 상기 레지스트 마스크를 사용하여 가공함으로써 섬 형상의 제 1 산화물 및 도전층을 형성하는 공정과,
상기 가공에 의하여 상기 제 1 절연체 위에 형성된 층을 드라이 에칭 처리를 수행함으로써 제거하는 공정은, 하나의 드라이 에칭 장치를 사용하여 연속적으로 수행되는, 반도체 장치의 제작 방법. - 반도체 장치로서,
제 1 메모리 디바이스를 가지는 제 1 층과,
제 2 메모리 디바이스를 가지는 제 2 층과,
제 1 절연체를 가지고,
상기 제 2 층은 상기 제 1 층의 위쪽에 제공되고,
상기 제 1 메모리 디바이스는 제 1 트랜지스터와 제 1 용량 디바이스를 가지고,
상기 제 2 메모리 디바이스는 제 2 트랜지스터와 제 2 용량 디바이스를 가지고,
상기 제 1 트랜지스터는
제 2 절연체와,
상기 제 2 절연체 위의 제 1 산화물과,
상기 제 1 산화물 위의 제 1 도전체 및 제 2 도전체와,
상기 제 1 절연체 위, 상기 제 1 도전체 위, 및 상기 제 2 도전체 위의 제 3 절연체와,
상기 제 3 절연체 위의 제 4 절연체와,
상기 제 1 도전체 및 상기 제 2 도전체 사이에 배치되며 상기 제 1 산화물 위에 배치되는 제 2 산화물과,
상기 제 2 산화물 위의 제 5 절연체와,
상기 제 5 절연체 위의 제 3 도전체를 가지고,
상기 제 2 트랜지스터는
제 6 절연체와,
상기 제 6 절연체 위의 제 3 산화물과,
상기 제 3 산화물 위의 제 4 도전체 및 제 5 도전체와,
상기 제 6 절연체 위, 상기 제 4 도전체 위, 및 상기 제 5 도전체 위의 제 7 절연체와,
상기 제 7 절연체 위의 제 8 절연체와,
상기 제 4 도전체 및 상기 제 5 도전체 사이에 배치되며 상기 제 3 산화물 위에 배치되는 제 4 산화물과,
상기 제 4 산화물 위의 제 9 절연체와,
상기 제 9 절연체 위의 제 6 도전체를 가지고,
상기 제 1 절연체는 상기 제 2 절연체의 측면, 상기 제 3 절연체의 측면, 상기 제 4 절연체의 측면, 상기 제 6 절연체의 측면, 상기 제 7 절연체의 측면, 및 상기 제 8 절연체의 측면의 각각과 접하는 영역을 가지고,
상기 제 1 산화물, 상기 제 3 산화물 각각은 수소 농도가 1×1020atoms/cm3 미만인 영역을 가지는, 반도체 장치.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019089721 | 2019-05-10 | ||
| JPJP-P-2019-089721 | 2019-05-10 | ||
| PCT/IB2020/053961 WO2020229919A1 (ja) | 2019-05-10 | 2020-04-28 | 半導体装置、および半導体装置の作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220006561A true KR20220006561A (ko) | 2022-01-17 |
Family
ID=73290138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217039522A KR20220006561A (ko) | 2019-05-10 | 2020-04-28 | 반도체 장치 및 반도체 장치의 제작 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20220246763A1 (ko) |
| KR (1) | KR20220006561A (ko) |
| CN (1) | CN113795928A (ko) |
| WO (1) | WO2020229919A1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7352058B2 (ja) * | 2017-11-01 | 2023-09-28 | セントラル硝子株式会社 | 炭化ケイ素単結晶の製造方法 |
| US11171239B2 (en) * | 2019-09-13 | 2021-11-09 | Intel Corporation | Transistor channel passivation with 2D crystalline material |
| WO2023152595A1 (ja) * | 2022-02-10 | 2023-08-17 | 株式会社半導体エネルギー研究所 | 記憶装置 |
| WO2023161755A1 (ja) * | 2022-02-25 | 2023-08-31 | 株式会社半導体エネルギー研究所 | 記憶装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06260413A (ja) * | 1993-03-09 | 1994-09-16 | Hitachi Ltd | 多層膜のドライエッチング方法及び装置 |
| EP2084745A4 (en) * | 2006-11-29 | 2012-10-24 | Semiconductor Energy Lab | DEVICE AND METHOD FOR THE PRODUCTION THEREOF |
| TWI538218B (zh) * | 2010-09-14 | 2016-06-11 | 半導體能源研究所股份有限公司 | 薄膜電晶體 |
| JP2016225613A (ja) * | 2015-05-26 | 2016-12-28 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の駆動方法 |
| SG10201701689UA (en) * | 2016-03-18 | 2017-10-30 | Semiconductor Energy Lab | Semiconductor device, semiconductor wafer, and electronic device |
| CN110088913A (zh) * | 2016-12-27 | 2019-08-02 | 株式会社半导体能源研究所 | 半导体装置以及半导体装置的制造方法 |
| WO2018178793A1 (ja) * | 2017-03-29 | 2018-10-04 | 株式会社半導体エネルギー研究所 | 半導体装置、半導体装置の作製方法 |
-
2020
- 2020-04-28 WO PCT/IB2020/053961 patent/WO2020229919A1/ja active Application Filing
- 2020-04-28 CN CN202080032665.4A patent/CN113795928A/zh active Pending
- 2020-04-28 US US17/608,189 patent/US20220246763A1/en active Pending
- 2020-04-28 KR KR1020217039522A patent/KR20220006561A/ko unknown
Non-Patent Citations (2)
| Title |
|---|
| S. Yamazaki et al., "Japanese Journal of Applied Physics", 2014, volume 53, Number 4S, p.04ED18-1-04ED18-10 |
| S. Yamazaki et al., "SID Symposium Digest of Technical Papers", 2012, volume 43, issue 1, p.183-186 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2020229919A1 (ko) | 2020-11-19 |
| WO2020229919A1 (ja) | 2020-11-19 |
| US20220246763A1 (en) | 2022-08-04 |
| CN113795928A (zh) | 2021-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2020229919A1 (ja) | 半導体装置、および半導体装置の作製方法 | |
| KR20220124700A (ko) | 반도체 장치 및 반도체 장치의 제작 방법 | |
| WO2020201870A1 (ja) | 半導体装置、および半導体装置の作製方法 | |
| KR20220031020A (ko) | 반도체 장치 및 반도체 장치의 제작 방법 | |
| JPWO2019092541A1 (ja) | 半導体装置、および半導体装置の作製方法 | |
| WO2021019334A1 (ja) | 半導体装置 | |
| KR20220020831A (ko) | 반도체 장치 및 반도체 장치의 제작 방법 | |
| JP7158414B2 (ja) | 半導体装置、および半導体装置の作製方法 | |
| WO2020229914A1 (ja) | 半導体装置、および半導体装置の作製方法 | |
| WO2021053450A1 (ja) | 半導体装置 | |
| WO2021090106A1 (ja) | トランジスタ、および電子機器 | |
| JP7308760B2 (ja) | 半導体装置 | |
| KR20220092517A (ko) | 반도체 장치 | |
| KR20220120577A (ko) | 반도체 장치, 반도체 장치의 제작 방법 | |
| KR20220052972A (ko) | 반도체 장치 | |
| JP7413373B2 (ja) | 半導体装置の作製方法 | |
| JP7315661B2 (ja) | 半導体装置、および半導体装置の作製方法 | |
| JPWO2019207410A1 (ja) | 半導体装置 | |
| JPWO2019145807A1 (ja) | 半導体装置、および半導体装置の作製方法 | |
| JP7417596B2 (ja) | 半導体装置 | |
| WO2020201873A1 (ja) | 半導体装置の作製方法 | |
| WO2021009619A1 (ja) | 半導体装置、および半導体装置の作製方法 | |
| JP7490633B2 (ja) | 半導体装置、および半導体装置の作製方法 | |
| WO2020229915A1 (ja) | 半導体装置の作製方法 | |
| WO2020254910A1 (ja) | 金属酸化物、金属酸化物の形成方法、半導体装置、および半導体装置の作製方法 |