KR20210134309A - 발광 소자를 갖는 유닛 픽셀, 픽셀 모듈 및 디스플레이 장치 - Google Patents

발광 소자를 갖는 유닛 픽셀, 픽셀 모듈 및 디스플레이 장치 Download PDF

Info

Publication number
KR20210134309A
KR20210134309A KR1020217025284A KR20217025284A KR20210134309A KR 20210134309 A KR20210134309 A KR 20210134309A KR 1020217025284 A KR1020217025284 A KR 1020217025284A KR 20217025284 A KR20217025284 A KR 20217025284A KR 20210134309 A KR20210134309 A KR 20210134309A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
emitting devices
disposed
connection
Prior art date
Application number
KR1020217025284A
Other languages
English (en)
Inventor
홍승식
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Publication of KR20210134309A publication Critical patent/KR20210134309A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 개시의 일 실시예에 따른 유닛 픽셀은, 투명 기판; 상기 투명 기판 상에 정렬된 복수의 발광소자; 상기 발광 소자들을 상기 투명 기판에 접착 시키는 접착층; 상기 발광 소자를 덮고 상기 접착층에 접착된 단차 조절층; 상기 단차 조절층 상에 배치되며, 상기 발광 소자들에 전기적으로 접속된 접속층들을 포함하고, 상기 단차 조절층은 가장자리를 따라 요철 패턴을 갖는다.

Description

발광 소자를 갖는 유닛 픽셀, 픽셀 모듈 및 디스플레이 장치
본 발명은 디스플레이 장치에 관한 것으로, 특히, 발광 소자를 갖는 유닛 픽셀, 그것을 갖는 픽셀 모듈 및 그것을 갖는 디스플레이 장치에 관한 것이다.
발광소자는 무기 광원인 발광 다이오드를 이용한 반도체 소자로, 디스플레이 장치, 차량용 램프, 일반 조명과 같은 여러 분야에 다양하게 이용되고 있다. 발광 다이오드는 수명이 길고, 소비전력이 낮으며, 응답속도가 빠른 장점이 있어 기존 광원을 빠르게 대체하고 있다.
한편, 종래의 발광 다이오드는 디스플레이 장치에서 백라이트 광원으로 주로 사용되어졌는데, 최근 발광 다이오드를 이용하여 직접 이미지를 구현하는 디스플레이 장치가 개발되고 있다. 이러한 디스플레이는 마이크로 LED 디스플레이로 지칭되기도 한다.
디스플레이 장치는 일반적으로 청색, 녹색 및 적색의 혼합 색을 이용하여 다양한 색상을 구현한다. 디스플레이 장치는 다양한 이미지를 구현하기 위해 복수의 픽셀을 포함하고, 각 픽셀은 청색, 녹색 및 적색의 서브 픽셀을 구비한다. 이들 서브 픽셀들의 색상을 통해 특정 픽셀의 색상이 정해지고, 이들 픽셀들의 조합에 의해 이미지가 구현된다.
마이크로 LED 디스플레이의 경우, 각 서브 픽셀에 대응하여 마이크로 LED가 2차원 평면상에 배열되고, 이에 따라 하나의 기판 상에 수많은 개수의 마이크로 LED가 배치될 필요가 있다. 그런데 마이크로 LED는 그 크기가 예컨대 200마이크로 이하 나아가 100마이크로 이하로 대단히 작으며, 이러한 작은 크기로 인해 다양한 문제점이 발생한다. 특히, 작은 크기의 발광 다이오드를 핸들링하는 것이 어려워 디스플레이용 패널 상에 발광 다이오드를 직접 실장하는 것이 용이하지 않다.
본 개시의 실시예들은 회로 기판에 실장하기에 적합한 유닛 픽셀 및 그것을 갖는 디스플레이 장치를 제공한다.
본 개시의 실시예들은 신뢰성이 우수한 유닛 픽셀 및 그것을 갖는 디스플레이 장치를 제공한다.
본 개시는 또한 불량한 발광 소자가 실장되는 것을 방지하기 위한 유닛 픽셀 및 그것을 갖는 디스플레이 장치를 제공한다.
본 개시의 일 실시예에 따른 유닛 픽셀은, 투명 기판; 상기 투명 기판 상에 정렬된 복수의 발광소자; 상기 발광 소자들을 상기 투명 기판에 접착 시키는 접착층; 상기 발광 소자를 덮고 상기 접착층에 접착된 단차 조절층; 상기 단차 조절층 상에 배치되며, 상기 발광 소자들에 전기적으로 접속된 접속층들을 포함하고, 상기 단차 조절층은 가장자리를 따라 요철 패턴을 갖는다.
본 개시의 또 다른 실시예에 따른 유닛 픽셀은, 투명 기판; 상기 투명 기판 상에 정렬되며, 서로 다른 색상의 광을 방출하는 적어도 3개의 발광소자들; 상기 발광 소자들을 상기 투명 기판에 접착 시키는 접착층; 상기 발광 소자를 덮고 상기 접착층에 접착된 단차 조절층; 상기 단차 조절층 상에 배치되며, 상기 발광 소자들에 전기적으로 접속된 접속층들을 포함하고, 상기 적어도 3개의 발광소자들은 일렬로 배열된다.
본 개시의 또 다른 실시예에 따른 픽셀 모듈은, 회로 기판; 상기 회로 기판 상에 배치된 복수의 유닛 픽셀; 및 상기 복수의 유닛 픽셀들을 덮는 커버층을 포함하되, 상기 유닛 픽셀 각각은, 투명 기판; 상기 투명 기판 상에 정렬된 복수의 발광소자; 상기 발광 소자들을 상기 투명 기판에 접착 시키는 접착층; 상기 발광 소자를 덮고 상기 접착층에 접착된 단차 조절층; 상기 단차 조절층 상에 배치되며, 상기 발광 소자들에 전기적으로 접속된 접속층들을 포함하고, 상기 단차 조절층은 가장자리를 따라 요철 패턴을 갖는다.
본 개시의 또 다른 실시예에 따른 디스플레이 장치는, 패널 기판; 및 상기 패널 기판 상에 배열된 복수의 픽셀 모듈들을 포함하되, 상기 픽셀 모듈들은 각각 회로 기판, 상기 회로 기판 상에 배치된 복수의 유닛 픽셀, 및 상기 복수의 유닛 픽셀들을 덮는 커버층을 포함하고, 상기 유닛 픽셀 각각은, 투명 기판; 상기 투명 기판 상에 정렬된 복수의 발광소자; 상기 발광 소자들을 상기 투명 기판에 접착 시키는 접착층; 상기 발광 소자를 덮고 상기 접착층에 접착된 단차 조절층; 상기 단차 조절층 상에 배치되며, 상기 발광 소자들에 전기적으로 접속된 접속층들을 포함하고, 상기 단차 조절층은 가장자리를 따라 요철 패턴을 갖는다.
도 1은 본 개시의 일 실시예에 따른 디스플레이 장치를 설명하기 위한 개략적인 평면도이다.
도 2a는 본 개시의 일 실시예에 따른 발광 소자를 설명하기 위한 개략적인 평면도이다.
도 2b는 도 2a의 절취선 A-A를 따라 취해진 개략적인 단면도이다.
도 3a는 본 개시의 일 실시예에 따른 유닛 픽셀을 설명하기 위한 개략적인 평면도이다.
도 3b는 도 3a의 절취선 B-B를 따라 취해진 개략적인 단면도이다.
도 4a는 본 개시의 일 실시예에 따른 픽셀 모듈을 설명하기 위한 개략적인 평면도이다.
도 4b는 도 4a의 절취선 C-C를 따라 취해진 개략적인 단면도이다.
도 4c는 본 개시의 일 실시예에 따른 픽셀 모듈을 설명하기 위한 개략적인 배면도이다.
도 4d는 본 개시의 일 실시예에 따른 픽셀 모듈을 설명하기 위한 개략적인 회로도이다.
도 4e는 본 개시의 또 다른 실시예에 따른 픽셀 모듈을 설명하기 위한 개략적인 회로도이다.
도 5a, 도 5b, 및 도 5c는 각각 유닛 픽셀의 다양한 변형예들을 설명하기 위한 개략적인 평면도들이다.
도 6a 내지 도 6k는 본 개시의 일 실시예에 따른 발광 소자들을 전사하는 방법을 설명하기 위한 개략적인 단면도들이다.
도 7a 내지 도 7l은 본 개시의 또 다른 실시예에 따른 발광 소자들을 전사하는 방법을 설명하기 위한 개략적인 단면도들이다.
도 8a 내지 도 8k는 본 개시의 또 다른 실시예에 따른 발광 소자들을 전사하는 방법을 설명하기 위한 개략적인 단면도들이다.
도 9a 내지 도 9o는 발광소자의 다양한 변형예들을 설명하기 위한 개략적인 평면도들이다.
도 10은 본 개시의 또 다른 실시예에 따른 유닛 픽셀을 설명하기 위한 개략적인 단면도이다.
도 11은 본 개시의 또 다른 실시예에 따른 픽셀 모듈을 설명하기 위한 개략적인 단면도이다.
이하, 첨부한 도면들을 참조하여 본 개시의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 개시가 속하는 기술분야의 통상의 기술자에게 본 개시의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서 본 개시는 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분에 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 개시의 일 실시예에 따른 유닛 픽셀은, 투명 기판; 상기 투명 기판 상에 정렬된 복수의 발광소자; 상기 발광 소자들을 상기 투명 기판에 접착 시키는 접착층; 상기 발광 소자를 덮고 상기 접착층에 접착된 단차 조절층; 상기 단차 조절층 상에 배치되며, 상기 발광 소자들에 전기적으로 접속된 접속층들을 포함하고, 상기 단차 조절층은 가장자리를 따라 요철 패턴을 갖는다.
상기 복수의 발광 소자들은 서로 다른 색상의 광을 방출하는 적어도 3개의 발광 소자들을 포함할 수 있으며, 상기 적어도 3개의 발광 소자들은 일렬로 배열될 수 있다.
나아가, 상기 복수의 발광 소자는 적색, 녹색 및 청색을 방출하는 발광 소자들을 포함할 수 있다.
한편, 상기 발광 소자들은 각각 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 및 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광구조체; 및 상기 발광구조체 상에 배치된 제1 전극 패드 및 제2 전극패드를 포함할 수 있으며, 상기 단차 조절층은 상기 제1 및 제2 전극 패드들을 노출시키는 개구부들을 갖고, 상기 접속층들은 상기 단차 조절층의 개구부들을 통해 상기 제1 및 제2 전극 패드들에 전기적으로 접속될 수 있다.
또한, 상기 발광 소자들은 각각 복수개의 연결팁들을 포함할 수 있다.
또한, 상기 발광 소자들 중 어느 하나의 연결팁들은 다른 발광 소자의 연결팁들과 다른 위치에 정렬될 수 있다.
나아가, 상기 각 발광소자 상에 정렬된 복수개의 연결팁들은 적어도 하나의 정열 방향에 대해 비대칭이 되도록 배치될 수 있다.
상기 유닛 픽셀은, 상기 접착층과 상기 투명 기판 사이에 배치된 광 차단층을 더 포함할 수 있으며, 상기 광 차단층은 상기 발광 소자에서 생성된 광을 투과하는 창을 가질 수 있다.
일 실시예에 있어서, 상기 창의 폭은 상기 발광 소자의 폭보다 좁을 수 있다. 다른 실시예에 있어서, 상기 창의 폭은 상기 발광 소자의 폭보다 넓을 수 있다.
상기 유닛 픽셀은, 상기 단차 조절층 및 접촉층들을 덮는 보호층을 더 포함할 수 있으며, 상기 보호층은 상기 접촉층들 상에 위치하는 개구부들을 가질 수 있다.
상기 유닛 픽셀은, 상기 보호층의 개구부들 내에 배치된 범프들을 더 포함할 수 있으며, 상기 범프들은 각각 상기 접촉층들에 전기적으로 접속될 수 있다.
본 개시의 또 다른 실시예에 따른 유닛 픽셀은, 투명 기판; 상기 투명 기판 상에 정렬되며, 서로 다른 색상의 광을 방출하는 적어도 3개의 발광소자들; 상기 발광 소자들을 상기 투명 기판에 접착 시키는 접착층; 상기 발광 소자를 덮고 상기 접착층에 접착된 단차 조절층; 상기 단차 조절층 상에 배치되며, 상기 발광 소자들에 전기적으로 접속된 접속층들을 포함하고, 상기 단차 조절층은 가장자리를 따라 요철 패턴을 갖는다.
상기 투명 기판은 사파이어 기판일 수 있다.
본 개시의 일 실시예에 따른 픽셀 모듈은, 회로 기판; 상기 회로 기판 상에 배치된 복수의 유닛 픽셀; 및 상기 복수의 유닛 픽셀들을 덮는 커버층을 포함하되,상기 유닛 픽셀 각각은, 투명 기판; 상기 투명 기판 상에 정렬된 복수의 발광소자; 상기 발광 소자들을 상기 투명 기판에 접착 시키는 접착층; 상기 발광 소자를 덮고 상기 접착층에 접착된 단차 조절층; 상기 단차 조절층 상에 배치되며, 상기 발광 소자들에 전기적으로 접속된 접속층들을 포함하고, 상기 단차 조절층은 가장자리를 따라 요철 패턴을 갖는다.
상기 유닛 픽셀은 상기 단차 조절층 및 접촉층들을 덮는 보호층을 더 포함할 수 있으며, 상기 보호층은 상기 접촉층들 상에 위치하는 개구부들을 가질 수 있다.
일 실시예에 있어서, 상기 픽셀 모듈은 상기 발광 소자들과 상기 회로 기판을 본딩하는 본딩재를 더 포함할 수 있으며, 상기 본딩재는 상기 보호층의 개구부들의 적어도 일부를 채울 수 있다.
다른 실시예에 있어서, 상기 픽셀 모듈은 상기 발광 소자들과 상기 회로 기판을 본딩하는 본딩재를 더 포함할 수 있으며, 상기 유닛 픽셀은 상기 보호층의 개구부들 내에 배치된 범프들을 더 포함하고, 상기 회로 기판은 상면에 노출된 패드들을 포함하며, 상기 본딩재는 상기 범프들과 상기 패드들을 본딩할 수 있다.
한편, 상기 회로 기판은 바닥에 배치된 바닥 패드들을 더 포함할 수 있으며, 상기 바닥 패드들의 개수는 상기 패드들의 개수보다 적을 수 있다. 일 예로, 상기 바닥패드들의 개수는 상기 패드들의 개수의 1/2일 수 있다.
한편, 상기 복수의 발광소자는 서로 다른 색상의 광을 방출하는 적어도 3개의 발광소자들을 포함할 수 있으며, 상기 적어도 3개의 발광소자들은 일렬로 배열될 수 있다.
본 개시의 일 실시예에 따른 디스플레이 장치는, 패널 기판; 및 상기 패널 기판 상에 배열된 복수의 픽셀 모듈들을 포함하되, 상기 픽셀 모듈들은 각각 회로 기판, 상기 회로 기판 상에 배치된 복수의 유닛 픽셀, 및 상기 복수의 유닛 픽셀들을 덮는 커버층을 포함하고, 상기 유닛 픽셀 각각은, 투명 기판; 상기 투명 기판 상에 정렬된 복수의 발광소자; 상기 발광 소자들을 상기 투명 기판에 접착 시키는 접착층; 상기 발광 소자를 덮고 상기 접착층에 접착된 단차 조절층; 상기 단차 조절층 상에 배치되며, 상기 발광 소자들에 전기적으로 접속된 접속층들을 포함하고, 상기 단차 조절층은 가장자리를 따라 요철 패턴을 갖는다.
이하, 첨부한 도면들을 참조하여 본 개시의 실시예를 보다 상세하게 설명한다.
도 1은 본 개시의 일 실시예에 따른 디스플레이 장치를 설명하기 위한 개략적인 평면도이다.
도 1을 참조하면, 디스플레이 장치(10000)는 패널 기판(2100) 및 복수의 픽셀 모듈(1000)을 포함한다.
패널 기판(2100)은 수동 매트릭스 구동 또는 능동 매트릭스 구동을 위한 회로를 포함할 수 있다. 일 실시예에서, 패널 기판(2100)은 내부에 배선 및 저항을 포함할 수 있으며, 다른 실시예에서, 패널 기판(2100)은 배선, 트랜지스터 및 커패시터들을 포함할 수 있다. 패널 기판(2100)은 또한 배치된 회로에 전기적으로 접속할 수 있는 패드들을 상면에 가질 수 있다.
복수의 픽셀 모듈들(1000)이 패널 기판(2100) 상에 정렬된다. 각 픽셀 모듈(1000)은 회로 기판(도 4a의 1001) 및 회로 기판(1001) 상에 배치된 복수의 유닛 픽셀들(100)을 포함할 수 있다.
또한, 각 유닛 픽셀(100)은 복수의 발광 소자들(10; 10a, 10b, 10c)을 포함한다. 발광소자들(10)은 서로 다른 색상의 광을 방출하는 발광 소자들(10a, 10b, 10c)을 포함할 수 있다. 각 유닛 픽셀(100) 내의 발광 소자들(10a, 10b, 10c)은 도 1에 도시한 바와 같이 일렬로 배열될 수 있다. 특히, 발광소자들(10a, 10b, 10c)은 이미지가 구현되는 디스플레이 화면에 대해 수직 방향으로 배열될 수 있다.
이하에서, 디스플레이 장치(10000) 내에 배치된 발광 소자(10), 유닛 픽셀(100) 및 픽셀 모듈(1000)의 순서로 디스플레이 장치(10000)의 각 구성 요소를 상세히 설명한다.
우선, 도 2a는 본 개시의 일 실시예에 따른 발광 소자를 설명하기 위한 개략적인 평면도이고, 도 2b는 도 2a의 절취선 A-A를 따라 취해진 개략적인 단면도이다.
도 2a 및 도 2b를 참조하면, 발광 소자(10; 10a, 10b, 10c)는 제1 도전형 반도체층(21), 활성층(23), 및 제2 도전형 반도체층(25)을 포함하는 발광 구조체를 포함한다. 또한, 발광 소자(10)는 오믹 콘택층(27), 절연층(29), 제1 전극 패드(31), 및 제2 전극 패드(33)를 포함할 수 있다. 한편, 연결팁들(55b)이 제1 전극 패드(31) 및 제2 전극 패드(33)에 대향하여 제1 도전형 반도체층(21) 측에 배치될 수 있다.
발광 구조체, 즉, 제1 도전형 반도체층(21), 활성층(23) 및 제2 도전형 반도체층(25)은 기판 상에 성장될 수 있다. 상기 기판은 질화갈륨 기판, GaAs 기판, Si 기판, 사파이어 기판, 특히 패터닝된 사파이어 기판 등 반도체 성장용으로 사용될 수 있는 다양한 기판일 수 있다. 성장 기판은 반도체층들로부터 기계적 연마, 레이저 리프트 오프, 케미컬 리프트 오프 등의 기술을 이용하여 분리될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 기판의 일부가 잔류하여 제1 도전형 반도체층(21)의 적어도 일부를 구성할 수도 있다.
일 실시예에서, 적색 광을 방출하는 발광 소자(10a)의 경우, 반도체층들은 갈륨 비소(aluminum gallium arsenide, AlGaAs), 갈륨 비소 인화물(gallium arsenide phosphide, GaAsP), 알루미늄 갈륨 인듐 인화물(aluminum gallium indium phosphide, AlGaInP), 또는 갈륨 인화물(gallium phosphide, GaP)을 포함할 수 있다.
녹색 광을 방출하는 발광 소자(10b)의 경우, 반도체층들은 인듐 갈륨 질화물(InGaN), 갈륨 질화물(GaN), 갈륨 인화물(GaP), 알루미늄 갈륨 인듐 인화물(AlGaInP), 또는 알루미늄 갈륨 인화물(AlGaP)을 포함할 수 있다.
일 실시예에서, 청색 광을 방출하는 발광 소자(10c)의 경우, 반도체층은 갈륨 질화물(GaN), 인듐 갈륨 질화물(InGaN), 또는 아연 셀렌화물(zinc selenide, ZnSe)을 포함할 수 있다.
제1 도전형과 제2 도전형은 서로 반대 극성으로서, 제1 도전형이 n형인 경우, 제2 도전형은 p형이며, 제1 도전형이 p형인 경우, 제2 도전형은 n형이 된다.
제1 도전형 반도체층(21), 활성층(23) 및 제2 도전형 반도체층(25)은 금속유기화학 기상 성장법(MOCVD)과 같은 공지의 방법을 이용하여 챔버 내에서 기판 상에 성장될 수 있다. 또한, 제1 도전형 반도체층(21)은 n형 불순물 (예를 들어, Si, Ge, Sn)을 포함하고, 제2 도전형 반도체층(25)은 p형 불순물(예를 들어, Mg, Sr, Ba)을 포함한다. 일 실시예에서, 제1 도전형 반도체층(21)은 도펀트로서 Si를 포함하는 GaN 또는 AlGaN을 포함할 수 있고, 제2 도전형 반도체층(25)은 도펀트로서 Mg을 포함하는 GaN 또는 AlGaN을 포함할 수 있다.
도면에서 제1 도전형 반도체층(21) 및 제2 도전형 반도체층(25)이 각각 단일층인 것으로 도시하지만, 이들 층들은 다중층일 수 있으며, 또한 초격자층을 포함할 수도 있다. 활성층(23)은 단일양자우물 구조 또는 다중양자우물 구조를 포함할 수 있고, 원하는 파장을 방출하도록 질화물계 반도체의 조성비가 조절된다. 예를 들어, 활성층(23)은 청색광, 녹색광, 적색광 또는 자외선을 방출할 수 있다.
제2 도전형 반도체층(25) 및 활성층(23)은 메사(M) 구조를 가지고 제1 도전형 반도체층(21) 상에 배치될 수 있다. 메사(M)는 제2 도전형 반도체층(25) 및 활성층(23)을 포함하며, 도 2b에 도시한 바와 같이, 제1 도전형 반도체층(21)의 일부를 포함할 수도 있다. 메사(M)는 제1 도전형 반도체층(21)의 일부 영역 상에 위치하며, 메사(M) 주위에 제1 도전형 반도체층(21)의 상면이 노출될 수 있다.
한편, 상기 제1 도전형 반도체층(21)은 표면 텍스쳐링에 의한 요철을 가질 수 있다. 표면 텍스쳐링은 예를 들어 건식 식각 공정을 이용한 패터닝에 의해 수행될 수 있다. 예를 들어, 콘 형상의 돌출부들이 형성될 수 있으며, 콘의 높이는 2.5 내지 3um, 콘 간격은 1.5 내지 2um, 콘의 바닥 직경은 약 3um일 수 있다. 제1 도전형 반도체층(21)의 표면에 요철을 형성함으로써 색차를 줄일 수 있다. 제1 내지 제3 발광 소자들(10a, 10b, 10c) 모두 제1 도전형 반도체층에 표면 텍스쳐링이 수행될 수 있으나, 이에 한정되는 것은 아니며, 일부 발광 소자는 표면 텍스쳐링이 수행되지 않을 수도 있다.
후술하는 유닛 픽셀(100)에서 제1 내지 제3 발광 소자들이 일렬로 배열될 경우, 위와 같이 표면 텍스쳐링된 제1 도전형 반도체층을 채택함으로써 좌우 색차를 줄일 수 있다.
또한, 상기 메사(M)는 제1 도전형 반도체층(21)을 노출시키는 관통홀(25a)을 가질 수 있다. 관통홀(25a)은 메사(M)의 일측 가장자리에 가깝게 배치될 수 있으나, 이에 한정되는 것은 아니며, 메사(M)의 중앙에 배치될 수도 있다.
오믹 콘택층(27)은 제2 도전형 반도체층(25) 상에 배치되어 제2 도전형 반도체층(25)에 오믹 콘택한다. 오믹 콘택층(27)은 단일 층, 또는 다중 층으로 형성될 수 있으며, 투명 도전성 산화막 또는 금속막으로 형성될 수 있다. 투명 도전성 산화막은 예를 들어 ITO 또는 ZnO 등을 예로 들 수 있으며, 금속막으로는 Al, Ti, Cr, Ni, Au 등의 금속 및 이들의 합금을 예로 들 수 있다.
절연층(29)은 메사(M) 및 오믹 콘택층(27)을 덮는다. 나아가, 절연층(29)은 메사(M) 주위에 노출된 제1 도전형 반도체층(21)의 상면 및 측면을 덮을 수 있다. 한편, 절연층(29)은 오믹 콘택층(27)을 노출시키는 개구부(29a) 및 관통홀(25a) 내에서 제1 도전형 반도체층(21)을 노출시키는 개구부(29b)를 가질 수 있다. 절연층(29)은 실리콘 산화막 또는 실리콘 질화막의 단일층 또는 다중층으로 형성될 수 있다. 또한, 절연층(29)은 분포 브래그 반사기와 같은 절연 반사기를 포함할 수도 있다.
제1 전극 패드(31) 및 제2 전극 패드(33)는 절연층(29) 상에 배치된다. 제2 전극 패드(33)는 개구부(29a)를 통해 오믹 콘택층(27)에 전기적으로 접속될 수 있으며, 제1 전극 패드(31)는 개구부(29b)를 통해 제1 도전형 반도체층(21)에 전기적으로 접속될 수 있다.
제1 및/또는 제2 전극 패드들(31, 33)은 단일 층, 또는 다중 층 금속으로 형성될 수 있다. 제1 및/또는 제2 전극 패드들(31, 33)의 재료로는 Al, Ti, Cr, Ni, Au 등의 금속 및 이들의 합금 등이 사용될 수 있다.
한편, 연결팁들(55b)이 발광 소자(10) 상에 형성될 수 있다. 도 2a에 도시한 바와 같이, 4개의 연결팁(55b)이 발광 구조체 상에 배치될 수 있다.
예를 들어, 발광 소자(10)의 대략 중심에 하나의 연결팁(55b)이 배치되고, 제2 전극 패드(33)와 겹치는 위치에 2개의 연결팁들(55b)이 배치되며, 제1 전극 패드(31)와 겹치는 위치에 하나의 연결팁(55b)이 배치된다. 세 개의 연결팁들(55b)이 외곽에 삼각형 형태로 배치되며, 발광 소자(10)의 중앙에 배치된 연결팁(55b)은 상기 세 개의 연결팁들(55b)에 의해 형성된 삼각형 내에 위치할 수 있다.
제2 전극 패드(33)와 겹치는 위치에 배치된 2 개의 연결 팁들은 제2 전극 패드(33)의 일측 가장자리 근처에 배치될 수 있으며, 중심을 지나는 기다란 직선에 대해 서로 대향하도록 배치될 수 있다.
한편, 제1 전극 패드(31)와 겹치는 위치에 배치된 연결팁은 제1 전극 패드(31)의 일측 가장자리 근처에 배치될 수 있으며, 중심을 지나는 기다란 직선으로부터 떨어져 배치될 수 있다.
연결팁들(55b)은 각각 직각 삼각형 형상을 가질 수 있으며, 발광 소자(10)의 중심에 배치된 연결팁은 도시한 바와 같이 다른 연결팁들과 반대 방향으로 배치될 수 있다.
연결 팁들(55b)을 이용하여 발광 소자들(10)을 연결부로부터 분리할 때, 제1 전극 패드(31)에 중첩한 연결 팁이 먼저 형성되고, 이어서 중심 근처의 연결팁이 형성되며, 마지막으로 제2 전극 패드(33)에 중첩하는 연결 팁들이 형성될 수 있다. 이에 따라, 발광 소자들(10)을 연결부로부터 쉽게 분리할 수 있으며, 발광 소자에 발생될 수 있는 크랙을 방지할 수 있다.
나아가, 발광 소자(10)를 픽업 하거나 실장할 때, 연결 팁들의 위치에 따라 발광 소자(10)가 불안정하게 픽업되거나 실장될 수 있으며 이에 따라 크랙이 발생할 수 있다. 이에 반해, 발광 소자(10)의 양측 가장자리 및 발광 소자(10)의 중심 근처에 각각 연결팁을 배치함으로써 발광 소자(10)를 안정하게 픽업하거나 실장할 수 있어 발광 소자에 발생되는 크랙을 방지할 수 있다.
이때, 네 개의 연결팁(55b)들의 전체 면적은 발광소자(10)의 평면상의 면적에 대비하여 0.8%일 수 있다.
도 2a 및 도 2b를 참조하여 연결팁들(55b)의 위치에 대해 간략하게 설명하지만, 본 개시가 이에 한정되는 것은 아니며, 연결팁들(55b)은 다양한 위치에 다양한 형상으로 배치될 수 있다. 또한, 발광 소자들(10a, 10b, 10c)이 모두 동일하게 배치된 연결팁들(55b)을 포함할 수 있으나, 본 개시가 이에 한정되는 것은 아니다. 예를 들어, 제1 발광 소자(10a)에 배치된 연결팁들(55b)은 제2 및 제3 발광 소자들(10b, 10c)에 배치된 연결팁들(55b)과는 다른 위치에 배치될 수 있다. 연결팁들(55b)의 위치 및 생성과, 발광 소자들(10)의 전사 방법에 대해서는 뒤에서 다시 설명한다.
본 개시의 일 실시예에 따른 발광 소자(10)가 도면과 함께 간략하게 설명되었으나, 발광 소자(10)는 상술한 층 이외에도 부가적인 기능을 갖는 층을 더 포함할 수 있다. 예를 들어, 광을 반사하는 반사층, 특정 구성 요소를 절연하기 위한 추가 절연층, 솔더의 확산을 방지하는 솔더 방지층 등 다양한 층이 더 포함될 수 있다.
또한, 플립칩 타입의 발광 소자를 형성함에 있어, 다양한 형태로 메사를 형성할 수 있으며,제1 및 제2 전극 패드들(31, 33)의 위치나 형상 또한 다양하게 변경될 수 있다. 또한, 오믹 콘택층(27)은 생략될 수도 있으며, 제2 전극 패드(33)가 제2 도전형 반도체층(25)에 직접 접촉할 수도 있다. 또한, 제1 전극 패드(31)가 직접 제1 도전형 반도체층(21)에 접속하는 것으로 도시하지만, 비아홀(25a)에 노출된 제1 도전형 반도체층(21) 상에 콘택층이 먼저 형성되고, 제1 전극 패드(31)가 상기 콘택층에 접속할 수도 있다.
도 3a는 본 개시의 일 실시예에 따른 유닛 픽셀(100)을 설명하기 위한 개략적인 평면도이고, 도 3b는 도 3a의 절취선 B-B를 따라 취해진 개략적인 단면도이다.
도 3a 및 도 3b를 참조하면, 유닛 픽셀(100)은 투명 기판(121), 제1 내지 제3 발광 소자들(10a, 10b, 10c), 광 차단층(123), 접착층(125), 단차 조절층(127), 접속층들(129a, 129b, 129c, 129d), 범프들(133a, 133b, 133c, 133d), 및 보호층(131)을 포함할 수 있다.
유닛 픽셀(100)은 제1 내지 제3 발광 소자들(10a, 10b, 10c)을 포함하여 하나의 픽셀을 제공한다. 제1 내지 제3 발광 소자들(10a, 10b, 10c)은 서로 다른 색상의 광을 방출하며, 이들은 각각 서브 픽셀에 대응한다.
투명 기판(121)은 PET, 유리 기판, 쿼츠, 사파이어 기판 등 광 투과성 기판이다. 투명 기판(121)은 디스플레이 장치(도 1의 10000)의 광 방출면에 배치되며, 발광 소자들(10a, 10b, 10c)에서 방출된 광은 투명 기판(121)을 통해 외부로 방출된다. 투명 기판(121)은 광 방출면에 요철(PR)을 포함할 수 있다. 요철(PR)을 통해 광 방출 효율을 향상시킬 수 있으며, 더욱 균일한 광을 방출 할 수 있다. 투명 기판(121)은 또한 반사방지 코팅을 포함할 수 있으며, 또는 글래어 방지층을 포함하거나 글래어 방지 처리될 수 있다. 투명 기판(121)은, 예를 들어, 50um ~ 500um의 두께를 가질 수 있다.
투명 기판(121)이 광 방출면에 배치되므로, 투명 기판(121)은 회로를 포함하지 않는다. 그러나 본 개시가 이에 한정되는 것은 아니며, 회로를 포함할 수도 있다.
한편, 하나의 투명 기판(121)에 하나의 유닛 픽셀(100)이 형성된 것을 도시하지만, 하나의 투명 기판(121)에 복수의 유닛 픽셀들(100)이 형성될 수도 있다.
광 차단층(123)은 카본 블랙과 같이 광을 흡수하는 흡수 물질을 포함할 수 있다. 광 흡수 물질은 발광 소자들(10a, 10b, 10c)에서 생성된 광이 투명 기판(121)과 발광소자들(10a, 10b, 10c) 사이의 영역에서 측면측으로 누설되는 것을 방지하며, 디스플레이 장치의 콘트라스트를 향상시킨다.
광 차단층(123)은 발광 소자들(10a, 10b, 10c)에서 생성된 광이 투명 기판(121)으로 입사되도록 광 진행 경로를 위한 창(123a)을 가질 수 있으며, 이를 위해 투명 기판(121) 상에서 투명 기판(121)을 노출하도록 패터닝될 수 있다. 창(123a)의 폭은 발광 소자의 폭보다 좁을 수 있으나, 이에 한정되는 것은 아니며, 발광 소자의 폭보다 크거나 같을 수도 있다.
광 차단층(123)의 창(123a)은 또한 발광 소자들(10a, 10b, 10c)의 정렬 위치를 정의한다. 따라서, 발광 소자들(10a, 10b, 10c)의 정렬 위치를 정의하기 위한 별도의 정렬 마커들을 생략할 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 발광 소자들(10a, 10b, 10c)을 정렬하기 위한 위치를 제공하기 위해 정렬 마커들이 투명 기판(121) 상에 또는 광 차단층(123)이나 접착층(125) 상에 제공될 수도 있다.
접착층(125)은 투명 기판(121) 상에 부착된다. 접착층(125)은 광 차단층(123)을 덮을 수 있다. 접착층(125)은 투명 기판(121)의 전면에 부착될 수 있으나, 이에 한정되는 것은 아니며, 투명 기판(121)의 가장자리 근처 영역을 노출하도록 일부 영역에 부착될 수도 있다. 접착층(125)은 발광 소자들(10a, 10b, 10c)을 투명 기판(121)에 부착하기 위해 사용된다. 접착층(125)은 광 차단층(123)에 형성된 창을 채울 수 있다.
접착층(125)은 광 투과성 층으로 형성될 수 있으며, 발광 소자들(10a, 10b, 10c)에서 방출된 광을 투과시킨다. 접착층(125)은 광을 확산시키기 위해, SiO2, TiO2, ZnO 등의 확산 물질(diffuser)을 포함할 수 있다. 광 확산 물질은 발광 소자들(10a, 10b, 10c)이 광 방출면으로부터 관찰되는 것을 방지한다.
한편, 제1 내지 제3 발광 소자들(10a, 10b, 10c)이 투명 기판(121) 상에 배치된다. 제1 내지 제3 발광 소자들(10a, 10b, 10c)은 접착층(125)에 의해 투명 기판(121)에 부착될 수 있다. 제1 내지 제3 발광 소자들(10a, 10b, 10c)은 광 차단층(123)의 창들(123a)에 대응하여 배치될 수 있다. 광 차단층(123)이 생략된 경우, 정렬 마커들이 발광 소자들(10a, 10b, 10c)의 정렬 위치를 제공하기 위해 추가될 수 있다.
제1 내지 제3 발광 소자들(10a, 10b, 10c)은 예컨대, 녹색 발광 소자, 적색 발광 소자, 청색 발광 소자일 수 있다. 제1 내지 제3 발광 소자들(10a, 10b, 10c) 각각의 구체적인 구성은 앞서 도 2a 및 도 2b를 참조하여 설명한 바와 같으므로, 상세한 설명을 생략한다.
제1 내지 제3 발광 소자들(10a, 10b, 10c)은 도 3a에 도시한 바와 같이, 일렬 로 배열될 수 있다. 특히, 투명 기판(121)이 사파이어 기판인 경우, 사파이어 기판은 절단 방향에 따라 결정면에 의해 깨끗한 절단면들(예컨대, m면)과 그렇지 않은 절단면들(예컨대, a면)을 포함할 수 있다. 예를 들어, 4각형 형상으로 절단될 경우, 양측 두 개의 절단면들(예컨대, m면)은 결정면을 따라 깨끗하게 절단될 수 있으며, 이들 절단면들에 수직하게 배치된 다른 두 개의 절단면들(예컨대, a면)은 그렇지 않을 수 있다. 이 경우, 사파이어 기판(121)의 깨끗한 절단면들이 발광 소자들(10a, 10b, 10c)의 정렬 방향에 나란할 수 있다. 예를 들어, 도 3a에서는 깨끗한 절단면들(예컨대, m면)이 상하에 배치되고, 다른 두 개의 절단면들(예컨대, a면)이 좌우에 배치될 수 있다. 도 1의 디스플레이 상에서는 디스플레이를 관찰하는 관찰자의 좌우에 깨끗한 절단면들이 배치된다.
제1 내지 제3 발광 소자들(10a, 10b, 10c)은 앞서 도 2a 및 도 2b를 참조하여 설명한 것일 수 있으나, 이에 한정되는 것은 아니며, 수평형 또는 플립칩 구조의 다양한 발광 소자들이 사용될 수 있다.
단차 조절층(127)은 제1 내지 제3 발광 소자들(10a, 10b, 10c)을 덮는다. 단차 조절층(127)은 발광 소자들(10a, 10b, 10c)의 제1 및 제2 전극 패드들(31, 33)을 노출시키는 개구부들(127a)을 갖는다. 단차 조절층(127)은 접속층들(129a, 129b, 129c, 129d) 및 범프들(133a, 133b, 133c, 133d)를 형성하기 위해 요구된다. 특히, 단차 조절층(127)은 범프들(133a, 133b, 133c 133d)이 형성되는 위치의 높이를 균일화하기 위해 형성될 수 있다. 단차 조절층(127)은 예컨대 감광성 폴리이미드로 형성될 수 있다.
단차 조절층(127)은 도 3a에 도시된 바와 같이 가장 자리를 따라 요철 패턴을 가질 수 있다. 요철 패턴의 형상은 다양할 수 있다. 또한, 요철 패턴에 형성된 오목부의 깊이 및 폭, 또는 볼록부의 깊이 및 폭이 조절될 수 있다. 단차 조절층(127)에 형성된 요철 패턴은 단차 조절층(127)이 접착층(125)에 가하는 압축 응력을 줄여 단차 조절층(127) 및 접착층(125)의 박리를 방지할 수 있다.
단차 조절층(127)은 도 3a에 도시한 바와 같이 접착층(125)의 가장자리를 부분적으로 노출시키도록 형성될 수도 있으나, 이에 한정되는 것은 아니다. 특히, 단차 조절층(127)은 접착층(125)의 가장자리로 둘러싸인 영역 내에 배치될 수 있다.
접속층들(129a, 129b, 129c, 129d)은 단차 조절층(127) 상에 형성된다. 접속층들(129a, 129b, 129c, 129d)은 단차 조절층(127)의 개구부들(127a)을 통해 제1 내지 제3 발광 소자들(10a, 10b, 10c)의 제1 및 제2 전극 패드들(31, 33)에 접속할 수 있다.
예를 들어, 접속층(129a)은 제1 발광 소자(10a)의 제1 도전형 반도체층에 전기적으로 접속하고, 접속층(129b)은 제2 발광 소자(10b)의 제1 도전형 반도체층에 전기적으로 접속하고, 접속층(129c)은 제3 발광 소자(10c)의 제1 도전형 반도체층에 전기적으로 접속할 수 있으며, 접속층(129d)은 제1 내지 제3 발광 소자들(10a, 10b, 10c)의 제2 도전형 반도체층들에 전기적으로 공통 접속할 수 있다. 접속층들(129a, 129b, 129c, 129d)은 단차 조절층(127) 상에 함께 형성될 수 있으며, 예컨대, Au를 포함할 수 있다.
범프들(133a, 133b, 133c, 133d)은 각각 상기 접속층들(129a, 129b, 129c, 129d) 상에 형성된다. 예를 들어, 제1 범프(133a)는 접속층(129a)을 통해 제1 발광 소자(10a)의 제1 도전형 반도체층에 전기적으로 접속될 수 있으며, 제2 범프(133b)는 접속층(129b)을 통해 제2 발광 소자(10b)의 제1 도전형 반도체층에 전기적으로 접속될 수 있고, 제3 범프(133c)는 접속층(129c)을 통해 제3 발광 소자(10c)의 제1 도전형 반도체층에 전기적으로 접속될 수 있다. 한편, 제4 범프(133d)는 접속층(129d)을 통해 제1 내지 제3 발광 소자들(10a, 10b, 10c)의 제2 도전형 반도체층들에 전기적으로 공통 접속될 수 있다. 범프들(133a, 133b, 133c, 133d)은 예를 들어, AuSn, SnAg, Sn, CuSn, CuN, CuAg, Sb, Ni, Zn, Mo, Co, 솔더 등의 금속 및/또는 금속 합금으로 형성될 수 있다.
한편, 보호층(131)이 범프들(133a, 133b, 133c, 133d)의 측면을 덮으며, 단차 조절층(127)을 덮을 수 있다. 또한, 보호층(131)은 단차 조절층(127) 주위에 노출된 접착층(125)을 덮을 수 있다. 보호층(131)은 예컨대, 감광성 솔더 레지스트(PSR)로 형성될 수 있으며, 따라서, 보호층(131)을 먼저 사진 및 현상을 통해 패터닝한 후, 범프들(133a, 133b, 133c, 133d)을 형성할 수 있다. 이를 위해, 보호층(131)은 접속층들(129a, 129b, 129c, 129d)을 노출시키는 개구부들을 갖도록 형성되고, 범프들(133a, 133b, 133c, 133d)이 보호층(131)의 개구부들 내에 형성될 수 있다. 범프들(133a, 133b, 133c, 133d)은 생략될 수도 있다.
보호층(131)은 광 누설을 방지하기 위해 백색 반사 물질 또는 흑색 에폭시와 같은 광 흡수 물질로 형성될 수 있다.
도 4a는 본 개시의 일 실시예에 따른 픽셀 모듈(1000)을 설명하기 위한 개략적인 평면도이고, 도 4b는 도 4a의 절취선 C-C를 따라 취해진 개략적인 단면도이고, 도 4c는 픽셀 모듈(1000)의 배면도이고, 도 4d는 픽셀 모듈(1000)의 회로도이다.
도 4a 및 도 4b를 참조하면, 픽셀 모듈(1000)은 회로 기판(1001) 및 회로 기판(1001) 상에 배열된 유닛 픽셀들(100)을 포함한다. 나아가, 픽셀 모듈(1000)은 유닛 픽셀들(100)을 덮는 커버층(1010)을 더 포함할 수 있다.
회로 기판(1001)은 패널 기판(2100)과 발광 소자들(10a, 10b, 10c)을 전기적으로 연결하기 위한 회로를 가질 수 있다. 회로 기판(1001) 내의 회로는 다층 구조로 형성될 수 있다. 회로 기판(1001)은 또한 발광 소자들(10a, 10b, 10c)을 수동 매트릭스 구동 방식으로 구동하기 위한 수동 회로 또는 능동 매트릭스 구동 방식으로 구동하기 위한 능동 회로를 포함할 수도 있다. 회로 기판(1001)은 표면에 노출된 패드들(1003)을 포함할 수 있다. 패드들(1003)은 그 위에 실장될 유닛 픽셀들(100) 내의 범프들에 대응하여 배열될 수 있다.
유닛 픽셀들(100)의 구체적인 구성은 도 3a 및 도 3b를 참조하여 설명한 바와 같으므로, 중복을 피하기 위해 상세한 설명은 생략한다. 유닛 픽셀들(100)은 회로 기판(1001) 상에 정렬될 수 있다. 유닛 픽셀들(100)은 도 4a에 도시한 바와 같이 2×2 행렬로 배열될 수 있으나, 이에 한정되는 것은 아니며, 2×3, 3×3, 4×4, 5×5 등 다양한 행렬로 배열될 수 있다.
유닛 픽셀들(100)은 본딩재(1005)에 의해 회로 기판(1001)에 본딩된다. 예를 들어, 본딩재(1005)는 범프들(133a, 133b, 133c, 133d)을 패드들(1003)에 본딩할 수 있다. 범프들(133a, 133b, 133c, 133d)이 솔더로 형성된 경우, 본딩재(1005)는 생략될 수도 있다.
커버층(1010)은 복수의 유닛 픽셀들(100)을 덮는다. 커버층(1010)은 유닛 픽셀들(100) 사이의 광 간섭을 방지하여 디스플레이 장치의 콘트라스트를 향상시킬 수 있다.
커버층(1010)은 예컨대 DFSR(dry-Film type solder resist), PSR(photoimageable solder resist), BM(black material) 또는 에폭시 몰딩 컴파운드(EMC) 등으로 형성될 수 있다. 커버층(1010)은 예를 들어, 라미네이션, 스핀 코팅, 슬릿 코팅, 프린팅 등의 기술을 이용하여 형성될 수 있다.
도 4a 및 도 4b에 도시된 픽셀 모듈들(1000)을 도 1의 패널 기판(2100) 상에 실장함으로써 디스플레이 장치(10000)가 제공될 수 있다. 회로 기판(1001)은 패드들(1003)에 연결된 바닥 패드들을 가진다. 바닥 패드들은 패드들(1003)에 일대일 대응하도록 배치될 수 있으나, 공통 접속을 통해 바닥 패드들의 개수를 감소시킬 수 있다. 이에 대해, 2×2 행렬로 배열된 유닛 픽셀들(100)을 갖는 픽셀 모듈(1000)을 예를 들어 도 4c 및 도 4d를 참조하여 설명한다.
도 4c는 픽셀 모듈(1000)의 배면도를 나타내며, 회로 기판(1001)의 바닥 패드들(C1, C2, R1, R2, G1, G2, B1 및 B2)이 도시되어 있다. 픽셀 모듈(1000)이 2×2 행렬로 배열된 되므로, 전체 4개의 픽셀 모듈이 회로 기판(1001) 상에 배열된다. 또한, 각 픽셀 모듈(1000) 상에 3개의 발광 소자들(10a, 10b, 10c)이 배치되고, 4개의 범프들(133a, 133b, 133c, 133d)이 배치된다. 따라서, 회로 기판(1001) 상에는 4개의 유닛 픽셀들(100)의 범프들인 16개에 해당하는 패드들(1003)이 제공될 것이다. 이에 반해, 바닥 패드들은 단지 8개만이 배치될 수 있으며, 이들 8개의 바닥 패드들이 패널 기판(2100)에 연결되어 각각의 발광 소자들(10a, 10b, 10c)을 개별 구동할 수 있다.
도 4d는 일 실시예에 있어서, 각 발광 소자들(10a, 10b, 10c)이 바닥 패드들(C1, C2, R1, R2, G2, G2, B1 및 B2)에 연결된 개략적인 회로도를 나타낸다.
도 4d를 참조하면, 바닥 패드(C1)는 왼쪽 열에 배치된 발광 소자들(10a, 10b, 10c)의 캐소드들에 공통으로 접속하며, 바닥 패드(C2)는 오른쪽 열에 배치된 발광 소자들(10a, 10b, 10c)의 캐소드들에 공통으로 접속한다.
한편, 위쪽 행에 배치된 유닛 픽셀들(100)에 있어서, 제1 발광 소자들(10a)의 애노드들에 바닥 패드(B1)가 접속되고, 제2 발광 소자들(10b)의 애노드들에 바닥 패드(G1)가 접속되고, 제3 발광 소자들(10c)의 애노들에 바닥 패드(R1)이 접속될 수 있다.
또한, 아래쪽 행에 배치된 유닛 픽셀들(100)에 있어서, 제1 발광 소자들(10a)의 애노드들에 바닥 패드(B2)가 접속되고, 제2 발광 소자들(10b)의 애노드들에 바닥 패드(G2)가 접속되고, 제3 발광 소자들(10c)의 애노들에 바닥 패드(R2)이 접속될 수 있다.
여기서 바닥 패드들(R1, G1, B1, R2, G2, B2)는 각각 적색, 녹색 및 청색 발광 소자들에 연결되는 패드들을 나타내기 위한 것이다. 다만, 적색, 녹색 및 청색 발광 소자들의 배열이 변경될 수도 있으며, 이에 따라, 바닥 패드들(R1, G1, B1, R2, G2, B2)이 연결되는 위치도 변경될 수 있다. 예를 들어, 도 4d의 회로도는 제1 발광 소자들(10a)이 청색 발광 소자이고, 제2 발광 소자들(10b)이 녹색 발광 소자이고, 제3 발광 소자들(10c)이 적색 발광 소자인 것을 예상하여 바닥 패드들을 나타내고 있다. 이와 달리, 제1 발광 소자들(10a)이 청색 발광 소자일 수도 있고, 제3 발광 소자들(10c)이 적색 발광 소자일 수도 있으며, 이 경우, 바닥 패드(R1, R2)와 바닥 패드(B1, B2)의 위치가 서로 바뀔 수 있다.
본 실시예에 따르면, 바닥 패드들(C1, C2)이 각 열 내의 발광 소자들의 캐소드들에 공통으로 접속되고, 바닥 패드들(R1, G1, B1, R2, B2, G2) 각각이 두 개의 발광 소자들의 애노드들에 공통으로 접속됨으로써, 바닥 패드들의 전체 개수를 줄이면서도 각각의 발광 소자들(10a, 10b, 10c)을 독립적으로 구동할 수 있다.
한편 본 실시예에서는 바닥 패드들(C1, C2)이 발광 소자들의 캐소드들에 연결되고, 바닥 패드들(R1, G1, B1, R2, B2, G2)이 발광 소자드의 애노드들에 연결된 것으로 도시 및 설명하지만, 도 4e에 도시한 바와 같이, 바닥 패드들(C1, C2)이 발광 소자들의 애노드들에 연결되고, 바닥 패드들(R1, G1, B1, R2, B2, G2)이 발광 소자드의 캐노드들에 연결될 수도 있다.
여기서는 유닛 픽셀들(100)이 2×2 행렬로 배열된 경우의 픽셀 모듈(1000)에 대해 설명하지만, 유닛 픽셀들(100)이 3×3이나, 5×5 등의 다른 행렬로 배열된 경우에도 공통 접속 회로를 이용하여 바닥 패드들의 개수를 줄일 수 있다.
픽셀 모듈(1000) 내의 발광 소자들(10a, 10b, 10c)은 패널 기판(2100) 상에 배치된 구동 IC에 의해 개별적으로 구동될 수 있으며, 복수의 픽셀 모듈들(1000)에 의해 이미지가 구현될 수 있다.
도 5a, 도 5b 및 도 5c는 각각 유닛 픽셀의 다양한 변형예들을 설명하기 위한 개략적인 평면도들이다. 특히, 도 5a, 도 5b 및 도 5c는 단차 조절층(127)의 요철 패턴의 다양한 변형예를 도시한다.
즉, 도 5a에 도시한 바와 같이, 단차 조절층(127a)은 상대적으로 넓은 요철 패턴을 가질 수 있다. 특히, 단차 조절층(127a)의 모서리들에는 상대적으로 좁고 가느다른 부분이 배치되며, 이에 따라, 단차 조절층(127a)의 모서리에 스트레스가 집중되는 것을 방지할 수 있다.
또한, 단차 조절층(127a)의 오목부 및 볼록부는 일정한 반경을 갖는 원호 형상을 가질 수 있으며, 오목부와 볼록부의 반경은 서로 동일할 수도 있고 다를 수도 있다.
한편, 도 5b에 도시한 바와 같이, 단차 조절층(127b)은 오목부의 바닥 부분이 평평할 수도 있다. 나아가, 도 5c에 도시한 바와 같이, 단차 조절층(127c)의 요철 패턴은 톱니 모양일 수도 있다.
단차 조절층(127)의 요철 패턴은 다양하게 변형될 수 있으며, 특히, 단차 조절층(127)이 수축하는 동안 모서리들에 스트레스가 집중되는 것을 방지하도록 형성될 수 있다.
한편, 도 2a 및 도 2b를 참조하여 설명한 발광 소자(10)는 제1 및 제2 전극패드들(31, 33)이 배치된 발광 구조체 면의 반대측면에 연결팁(55b)을 갖지만, 연결팁(55b)은 제1 및 제2 전극 패드들(31 33)이 배치된 면과 동일면 측에 배치될 수도 있다. 연결팁(55b)이 형성되는 위치는 발광소자들(10)의 전사 방법과 관련이 있으며, 후술하는 발광소자(10) 전사 방법을 통해 이해할 수 있을 것이다.
도 6a 내지 도 6k는 본 개시의 일 실시예에 따른 발광 소자 전사 방법을 설명하기 위한 개략적인 단면도들이다.
도 6a를 참조하면, 기판(51) 상에 발광소자(10)가 형성된다. 기판(51)은 발광소자(10)를 성장하기 위한 기판일 수 있다. 기판(51)은 예컨대 AlInGaN 계열의 반도체층을 성장하기 위한 사파이어 기판이나 GaN 기판 또는 AlInGaP 계열의 반도체층들을 성장하기 위한 GaAs 기판일 수 있다. 예를 들어, 발광소자(10)가 청색 발광소자이거나 녹색 발광소자인 경우, 사파이어 기판 또는 GaN 기판이 이용될 수 있고, 발광소자(10)가 적색 발광소자인 경우, GaAs 기판이 이용될 수 있다.
도 6b를 참조하면, 기판(51) 상에 복수의 발광소자(10)들을 덮도록 제1 마스크층(53)이 형성된다. 제1 마스크층(53)은 복수의 발광소자(10)들을 완전히 덮도록 형성되며, 발광소자(10)들의 상면에 소정의 두께를 갖도록 형성될 수 있다.
도 6c를 참조하면, 제1 마스크층(53)에 복수의 홀(H)을 형성한다. 복수의 홀(H)은 각각 복수의 발광소자(10)들 상부에 형성될 수 있으며, 각 발광소자(10)들 상에 적어도 하나의 홀(H)이 형성될 수 있다. 본 실시예에서, 각 발광소자(10)들 상에 세 개의 홀(H)이 형성되며, 세 개의 홀(H)은 발광소자(10)들이 배열된 적어도 하나의 방향에 대해 비대칭되게 배치된다. 여기에서, 세 개의 홀(H)은 도면에서 발광소자들(10)이 배열된 방향에 수직한 방향에 대해 비대칭이 되게 배치된다.
제1 마스크층(53)은 감광성 물질로 형성될 수 있고, 포토 리소그래피(photo lithography) 공정을 통해 복수의 홀(H)이 형성될 수 있다. 복수의 홀(H)은 노광 및 현상 공정을 통해 형성될 수 있으나, 반드시 이에 한정되는 것은 아니며, 식각 공정이 사용될 수도 있다. 복수의 홀(H)은 도시된 바와 같이, 삼각형 형상으로 형성될 수 있다. 그러나 복수의 홀(H)이 반드시 세 개에 한정되는 것은 아니다.
도 6d를 참조하면, 제1 마스크층(53) 상에 연결층(55)을 형성한다. 연결층(55)은 제1 마스크층(53)에 형성된 복수의 홀(H)을 채우면서 제1 마스크층(53) 상에 형성된다. 적어도 하나의 홀(H)이 각 발광소자(10)의 상부에 형성되므로, 연결층(55)은 발광소자(10) 상부에 형성된 적어도 하나의 홀(H)을 통해 발광소자(10)에 연결될 수 있다. 연결층(55)을 형성하는 동안 홀(H)을 채워 발광소자(10)에 연결되는 연결부(55a)가 함께 형성된다.
연결층(55)은 PDMS(poly dimethylpolysiloxane), 에폭시(epoxy), 아크릴(acryl), 컬러 폴리이미드(color polyimide)와 같은 유기물로 형성될 수 있으나, 이에 한정되지 않는다. 여기서, 연결층(55)은 광 투과율이 90%이상일 수 있고, 굴절률은 1.4 내지 1.7일 수 있다.
도 6e를 참조하면, 연결층(55) 상부에 제1 임시기판(57)이 결합된다. 제1 임시기판(57)은 PET, PEN, PI 시트 등과 같은 폴리머 기판일 수 있고, 글래스(Glass), PC, PMMA와 같은 기판일 수도 있다. 제1 임시기판(57)이 연결층(55) 상부에 결합되면, 진공상태에서 연결층(55)에 생성될 수 있는 기포를 제거하고, 제1 마스크층(53)의 녹는점보다 낮은 온도로 연결층(55)의 경화 과정이 이루어질 수 있다. 이 과정에서 제1 임시기판(57)이 연결층(55)에 결합될 수 있다.
제1 임시기판(57)이 연결층(55)에 결합되면, 도 6f에서와 같이, 기판(51)을 발광소자(10)들로부터 제거한다. 기판(51)은 레이저 리프트 오프 공정이나 습식 식각 공정을 통해 제거할 수 있다. 예를 들어, 기판(51)이 사파이어 기판인 경우 레이저 리프트 오프 공정 또는 케미컬 리프트 오프 공정으로 기판(51)이 제거될 수 있고, 기판(51)이 GaAs 기판인 경우 습식 식각 공정으로 GaAs 기판이 제거될 수 있다.
도 6g를 참조하면, 기판(51)이 제거된 상태에서, 제1 마스크층(53)을 발광소자(10)들로부터 제거한다. 제1 마스크층(53)는 아세톤, 전용 스트리퍼(striper), 식각 등의 방식을 통해 제거할 수 있다. 제1 마스크층(53)이 제거됨에 따라 도시된 바와 같이, 발광소자(10)들은 적어도 하나의 연결부(55a)에 의해 연결층(55)에 연결되어 유지된다.
이렇게 제1 마스크층(53)이 발광소자(10)들로부터 제거된 다음, 도 6h를 참조하면, 발광소자(10)들의 하부에 제2 임시기판(59)을 결합한다. 제2 임시기판(59)은 러버(rubber)나 UV 시트일 수 있고, 또는 PET, PEN, PI 시트와 같은 폴리머 기판이나 글래스(glass), PC, PMMA 등과 같은 기판일 수도 있다.
제2 임시기판(59)이 발광소자(10)들에 결합이 완료되면, 도 6i에 도시된 바와 같이, 제2 임시기판(59)을 이용하여 발광소자(10)들을 연결층(55)에서 분리한다. 발광소자(10)들이 결합된 제2 임시기판(59)에 제1 임시기판(57)의 반대 방향, 즉, 아래 방향으로 외력을 가함으로써 각 발광소자(10)들에 연결된 적어도 하나의 연결부(55a)가 절단되며, 발광소자(10)들이 연결층(55)에서 분리된다.
제2 임시기판(59)에 가해지는 외력은 도시된 바와 같이, 제2 임시기판(59)의 일 측에서 연결층(55)에 수직된 방향으로 가해질 수 있다. 따라서 각 발광소자(10)에 연결된 적어도 하나의 연결부(55a)가 제2 임시기판(59)의 일 측으로부터 차례로 끊어지는 방식으로 각 발광소자(10)들이 연결층(55)에서 분리될 수 있다.
도 6j를 참조하면, 연결층(55)에서 분리된 발광소자(10)들은 제2 임시기판(59) 상에 소정의 간격을 가지고 배치된다. 한편, 각 발광소자(10) 상에는 연결부(55a)가 끊어지면서 남은 잔여물인 연결팁(55b)이 형성될 수 있다. 따라서 연결팁(55b)은 연결층(55)과 같은 동일한 물질로서, 외력에 의해 연결부(55a)가 끊어지면서 형성됨에 따라 연결팁들(55b)의 두께는 불규칙적이면서 서로 다를 수 있다.
그리고 도 6j 및 도 6k를 참조하면, 제2 임시기판(59) 상에 배치된 발광소자(10)들 중 일부를 픽업부(70)를 이용하여 다른 기판에 전사한다. 픽업부(70)는 예를 들어 엘라스토머 스탬프를 포함할 수 있다.
픽업부(70)는 복수의 발광소자(10)들 중 일부를 픽업하여 전사하는데, 투명 기판(121) 상에 배치될 간격에 맞게 발광소자(10)들을 선별적으로 픽업한다. 그에 따라 도시된 바와 같이, 픽업부(70)는 인접한 발광소자(10)들을 함께 픽업하지 않고, 일정 거리 떨어진 발광소자(10)들을 한 번에 픽업한다. 픽업되는 발광소자(10)들의 간격은 발광 소자들(10)이 전사될 투명 기판(121) 내의 픽셀들의 간격에 따라 달라질 수 있다.
투명 기판(121) 상에는 복수의 유닛 픽셀(100)에 대응하도록 발광 소자들(10)이 배열된 후 각 픽셀 단위로 투명 기판(121)이 절단되어 유닛 픽셀(100)이 형성될 수 있다. 따라서, 발광 소자들(10)은 각 유닛 픽셀(100)에 대응하도록 투명 기판(121) 상에 전사된다.
픽업부(70)는 유닛 픽셀들(100)의 간격에 맞도록 발광소자(10)들을 픽업하는데, 하나의 유닛 픽셀(100)에 제1 발광소자(10a), 제2 발광소자(10b) 및 제3 발광소자(10c) 중 하나가 배치되도록 픽업할 수 있다.
본 개시에서 발광소자들(10)은 제1 및 제2 전극패드(31, 33)들이 상부에 배치된 상태로 픽업되며, 또한, 이 상태로 투명 기판(121) 상에 전사될 수 있다. 이에 따라, 발광 구조물에서 생성된 광이 투명 기판(121)을 통해 외부로 방출될 수 있다. 다른 실시예에서, 발광 소자들(10)이 회로 기판에 실장될 수도 있으며, 이 경우, 제1 및 제2 전극 패드들(31, 33)이 회로 기판을 향하돌고 실장될 수 있다. 이를 위해, 픽업부(70)를 이용하여 발광소자들(10)을 회로 기판에 실장하는 과정에 추가의 임시기판이 이용될 수 있다. 즉, 픽업부(70)를 통해 픽업된 발광 소자들(10)을 우선 추가의 임시기판 상에 유닛 픽셀들(100)의 간격으로 배치할 수 있다. 그 후, 상기 추가의 임시기판에 배치된 발광 소자들(10)을 회로 기판에 한번에 전사할 수 있다. 이에 따라, 발광소자들(10)은 제1 및 제2 전극패드(31, 33)가 회로 기판에 접합되도록 전사될 수 있다.
도 7a 내지 도 7l은 또 다른 실시예에 따른 발광 소자 전사 방법을 설명하기 위한 개략적인 단면도들이다.
도 7a를 참조하면, 기판(51) 상에 발광소자(10)가 성장된다. 기판(51)은 발광소자(10)의 반도체층들을 성장하기 위한 기판일 수 있다. 발광소자(10)가 청색 발광소자이거나 녹색 발광소자인 경우, 사파이어 기판 또는 GaN 기판이 이용될 수 있고, 발광소자(10)가 적색 발광소자인 경우, GaAs 기판이 이용될 수 있다.
도 7b를 참조하면, 기판(51) 상에 복수의 발광소자(10)들을 덮도록 제1 마스크층(53)이 형성된다. 제1 마스크층(53)은 복수의 발광소자(10)들을 모두 덮도록 형성되며, 발광소자(10)들의 상면에 소정의 두께를 가지도록 형성될 수 있다.
이어서, 도 7c를 참조하면, 제1 마스크층(53)에 복수의 홀(H)이 형성된다. 각 발광소자(10) 상에 적어도 하나의 홀(H)이 형성될 수 있다. 본 개시에서 각 발광소자(10)들 상에 세 개의 홀(H)이 형성되며, 세 개의 홀(H)은 발광소자(10)들이 배열된 적어도 하나의 방향에 대해 비대칭되게 배치된다. 여기에서, 세 개의 홀(H)은 도면에서 발광소자들(10)이 배열된 방향에 수직한 방향에 대해 비대칭이 되게 배치된다.
제1 마스크층(53)은 감광성 물질로 형성될 수 있고, 포토 리소그래피(photo lithography) 공정을 통해 복수의 홀(H)이 형성될 수 있다. 예컨대, 홀들(H)은 사진 및 현상 공정을 통해 형성될 수 있으나, 이에 한정되는 것은 아니며, 식각 공정이 사용될 수도 있다. 복수의 홀(H)은 도시된 바와 같이, 삼각형 형상으로 형성될 수 있다.
도 7d를 참조하면, 제1 마스크층(53) 상에 연결층(55)이 형성된다. 연결층(55)은 제1 마스크층(53)에 형성된 복수의 홀(H)을 채우면서 제1 마스크층(53) 상에 형성된다. 복수의 홀(H)들이 각각 발광소자(10)의 상부에 형성되므로, 연결층(55)은 발광소자(10) 상부에 형성된 적어도 하나의 홀(H)을 통해 발광소자(10)들에 연결될 수 있다. 연결층(55)의 일부는 발광소자(10) 상부에 형성된 적어도 하나의 홀(H)을 채워 연결부(55a)를 형성한다.
연결층(55)은 PDMS(poly dimethylpolysiloxane), 에폭시(epoxy), 아크릴(acryl), 컬러 폴리이미드(color polyimide)와 같은 유기물로 형성될 수 있으나, 이에 한정되지 않는다. 여기서, 연결층(55)은 광 투과율이 90%이상일 수 있고, 굴절률은 1.4 내지 1.7일 수 있다.
도 7e를 참조하면, 연결층(55) 상부에 제1 임시기판(57)이 결합된다. 제1 임시기판(57)은 PET, PEN, PI 시트 등과 같은 폴리머 기판일 수 있고, 글래스(Glass), PC, PMMA와 같은 기판일 수도 있다. 제1 임시기판(57)과 연결층(55) 사이에는 필름부(61) 및 버퍼부(63)가 각각 배치될 수 있다. 예를 들어, 연결층(55) 상부에 필름부(61)가 배치되고, 필름부(61) 상부에 버퍼부(63)가 배치되며, 버퍼부(63) 상부에 제1 임시기판(57) 배치될 수 있다. 버퍼부(63)은 열이나 UV 조사에 의해 녹는 물질로 형성될 수 있다.
제1 임시기판(57)이 연결층(55) 상부에 결합되면, 진공상태에서 연결층(55)에 생성될 수 있는 기포를 제거하고, 제1 마스크층(53)의 녹는점보다 낮은 온도로 연결층(55)의 경화 과정이 이루어질 수 있다. 이 과정에서 제1 임시기판(57)이 연결층(55)에 결합될 수 있다.
그리고 도 7f를 참조하면, 기판(51)을 발광소자(10)들로부터 제거한다. 기판(51)은 레이저 리프트 오프 공정이나 습식 식각 공정을 통해 제거할 수 있다. 예컨대, 사파이어 기판인 경우 레이저 리프트 오프 공정 또는 케미컬 리프트 오프 공정 등으로 제거될 수 있으며, GaAs 기판은 습식 식각 공정으로 제거될 수 있다.
도 7g를 참조하면, 기판(51)이 제거된 상태에서, 제1 마스크층(53)을 발광소자(10)들로부터 제거한다. 제1 마스크층(53)는 아세톤, 전용 스트리퍼(striper), 건식 식각 등의 방식을 통해 제거될 수 있다. 이에 따라, 도시된 바와 같이, 발광소자(10)들은 각 발광소자(10)에 연결된 적어도 하나의 연결부(55a)에 의해 연결층(55)에 연결되어 유지된다.
도 7h를 참조하면, 상부에 결합된 제1 임시기판(57)이 제거된다. 제1 임시기판(57)은 열이나 UV를 조사하여 제거될 수 있다. 버퍼부(63)가 열이나 UV 조사에 의해 녹는 물질로 형성됨에 따라 필름부(61) 손상 없이 제1 임시기판(57)을 제거할 수 있다.
도 7i를 참조하면, 발광소자(10)들의 하부에 제2 임시기판(59)이 결합된다. 제2 임시기판(59)은 러버(rubber)나 UV 시트일 수 있고, 또는 PET, PEN, PI 시트와 같은 폴리머 기판이나 글래스(glass), PC, PMMA 등과 같은 기판일 수도 있다.
제2 임시기판(59)이 발광소자(10)들에 결합되면, 도 7j에 도시된 바와 같이, 제2 임시기판(59)을 이용하여 발광소자(10)들을 연결층(55)에서 분리한다. 발광소자(10)들이 결합된 제2 임시기판(59)에 대해 아래 방향으로 외력을 가함으로써 각 발광소자(10)들에 연결된 적어도 하나의 연결부(55a)가 절단되면서 발광소자(10)들이 연결층(55)에서 분리된다.
제2 임시기판(59)에 가해지는 외력은 도시된 바와 같이, 제2 임시기판(59)의 일 측에 대해 연결층(55)에 수직한 방향으로 가해질 수 있다. 따라서 각 발광소자(10)에 연결된 연결부(55a)들이 차례로 끊어지는 방식으로 각 발광소자(10)들이 연결층(55)에서 분리될 수 있다.
도 7k를 참조하면, 연결층(55)에서 분리된 발광소자(10)들은 제2 임시기판(59) 상에 소정의 간격을 가지며 배치된다. 각 발광소자(10) 상에는 연결부(55a)가 끊어지면서 남은 잔여물인 연결팁(55b)이 적어도 하나가 형성될 수 있다. 연결팁(55b)은 연결층(55)과 동일한 물질이며, 외력에 의해 연결부(55a)가 끊어지면서 형성됨에 따라 연결팁들(55b)의 두께는 서로 다를 수 있다. 또한, 도시한 바와 같이, 연결팁들(55b)의 두께는 제1 및 제2 전극 패드들(31, 33)의 두께보다 작을 수 있다.
그리고 도 7k 및 도 7l을 참조하면, 제2 임시기판(59) 상에 배치된 발광소자(10)들 중 일부를 픽업부(70)를 이용하여 다른 기판에 전사한다. 전사되는 기판은 투명 기판(121)일 수 있으나, 이에 한정되는 것은 아니다. 투명 기판(121) 상에 유닛 픽셀(100) 단위로 발광 소자들(10)이 전사된 후, 투명 기판(121)이 유닛 픽셀(100) 단위로 절단될 수 있다.
도 8a 내지 도 8k는 또 다른 실시예에 따른 발광 소자 전사 방법을 설명하기 위한 개략적인 단면도들이다.
도 8a를 참조하면, 기판(51) 상에 발광소자(10)가 형성된다. 기판(51)은 발광소자(10)의 반도체층들을 성장하기 위한 기판으로, 사파이어 기판, GaN 기판 또는 GaAs 기판일 수 있다. 예를 들어, 기판(51)은, 발광소자(10)가 청색 발광소자이거나 녹색 발광소자인 경우, 사파이어 기판일 수 있고, 발광소자(10)가 적색 발광소자인 경우, GaAs 기판일 수 있다.
도 8b를 참조하면, 기판(51) 상에 복수의 발광소자(10)들을 덮는 제1 마스크층(53)이 형성된다. 제1 마스크층(53)은 복수의 발광소자(10)들을 모두 덮도록 형성되며, 발광소자(10)들의 상면에 소정의 두께를 가지도록 형성될 수 있다. 제1 마스크층(53)은 예를 들어 감광성 물질로 형성될 수 있다.
도 8c를 참조하면, 제1 마스크층(53) 상에 제1 임시기판(57)이 결합된다. 제1 임시기판(57)은 PET, PEN, PI 시트 등과 같은 폴리머 기판일 수 있고, 글래스(Glass), PC, PMMA와 같은 기판일 수도 있다. 제1 임시기판(57)과 제1 마스크층(53) 사이에는 버퍼부(63)가 배치될 수 있다. 따라서 제1 마스크층(53) 상부에 버퍼부(63)가 배치되며, 버퍼부(63) 상부에 제1 임시기판(57) 배치될 수 있다.
도 8d를 참조하면, 기판(51)을 발광소자(10)들로부터 제거한다. 기판(51)은 레이저 리프트 오프 공정이나 습식 식각 공정 등을 통해 제거될 수 있다. 기판(51)이 사파이어 기판인 경우, 기판(51)은 레이저 리프트 오프 공정 또는 케미컬 리프트 오프 공정 등으로 제거하고, 기판(51)이 GaAs 기판인 경우, 기판(51)은 습식 식각 공정으로 제거될 수 있다.
도 8e를 참조하면, 기판(51)이 제거됨에 따라 발광소자(10)들의 하면 및 제1 마스크층(53)의 하면이 노출될 수 있다. 이렇게 노출된 발광소자(10)들 및 제1 마스크층(53)의 하부에 제2 마스크층(65)이 형성된다. 제2 마스크층(65)은 발광소자(10)들의 하면을 덮으며, 제1 마스크층(53)보다 얇은 두께로 형성될 수 있다.
도 8f를 참조하면, 제2 마스크층(65)에 복수의 홀(H)이 형성된다. 각 발광소자(10)의 하부에 적어도 하나의 홀(H)이 형성될 수 있다. 본 개시에서 각 발광소자(10) 하부에 세 개의 홀(H)이 형성되며, 세 개의 홀(H)은 발광소자(10)가 배열된 적어도 하나의 방향에 대해 비대칭되게 배치된다. 여기에서, 세 개의 홀(H)은 도면에 도시된 발광소자들(10)의 배열 방향에 수직한 방향에 대해 비대칭이 되게 배치된다.
제2 마스크층(65)은 제1 마스크층(53)과 동일하게 감광성 물질로 형성될 수 있고, 포토 리소그래피(photo lithography) 공정을 통해 복수의 홀(H)이 형성될 수 있다. 복수의 홀(H)은 도시된 바와 같이, 삼각형 형상으로 형성될 수 있다.
도 8g를 참조하면, 제2 마스크층(65)의 하부에 연결층(55)을 형성한다. 연결층(55)은 제2 마스크층(65)에 형성된 복수의 홀(H)을 채우면서 제2 마스크층(65)의 하부에 형성된다. 복수의 홀(H)들이 각각 발광소자(10)의 하부에 형성되므로, 연결층(55)은 발광소자(10) 하부에 형성된 적어도 하나의 홀(H)을 통해 발광소자(10)들과 연결될 수 있다. 홀(H)을 채우는 연결부(55a)들이 연결층(55)과 함께 형성된다. 연결부(55a)들은 제1 도전형 반도체층(23)에 직접 접촉할 수 있다.
연결층(55)은 PDMS(poly dimethylpolysiloxane), 에폭시(epoxy), 아크릴(acryl), 컬러 폴리이미드(color polyimide)와 같은 유기물을 포함할 수 있으나, 이에 한정되지 않는다. 여기서, 연결층(55)은 광 투과율이 90%이상일 수 있고, 굴절률은 1.4 내지 1.7일 수 있다.
그리고 연결층(55)의 하부에 제2 임시기판(59)이 결합된다. 제2 임시기판(59)은 제1 임시기판(57)과 동일한 PET, PEN, PI 시트 등과 같은 폴리머 기판일 수 있고, 글래스(Glass), PC, PMMA와 같은 기판일 수도 있다.
도 8h를 참조하면, 상부에 결합된 제1 임시기판(57)을 제거한다. 제1 임시기판(57)은 열이나 UV를 조사하여 제거할 수 있다. 버퍼부(63)가 열이나 UV 조사에 의해 녹는 물질로 형성됨에 따라 제1 마스크층(53)으로부터 제1 임시기판(57)을 제거할 수 있다.
도 8i를 참조하면, 제1 마스크층(53) 및 제2 마스크층(65)을 발광소자(10)들로부터 제거한다. 제1 마스크층(53) 및 제2 마스크층(65)은 아세톤, 전용 스트리퍼(striper), 건식 식각 등의 방식을 통해 제거할 수 있다. 도시된 바와 같이, 발광소자(10)들은 각 발광소자(10)에 연결된 적어도 하나의 연결부(55a)에 의해 연결층(55)에 연결되어 유지된다.
이렇게 제1 및 제2 마스크층(53, 65)이 제거되면, 도 8j에 도시된 바와 같이, 발광소자(10)들은 제2 임시기판(59) 상부에 연결층(55)과 연결부(55a)에 의해 연결된 상태로 배치된다. 제2 임시기판(59) 상부에 배치된 발광소자(10)들 중 일부를 픽업부(70)를 이용하여 다른 기판에 전사할 수 있다.
도 8k를 참조하면, 픽업부(70)에 의해 픽업된 발광소자(10)들은 각각 연결층(55)에서 연결부(55a)가 끊어지면서 연결층(55)으로부터 분리된다. 픽업부(70)는 발광소자(10)들의 상부에서 발광소자(10)들을 픽업하고, 연결부(55a)는 발광소자(10)의 하부에 배치된다. 그에 따라 각 발광소자(10)들의 하부에 적어도 하나의 연결팁(55b)이 형성될 수 있다.
그 후, 픽업부(70)에 의해 픽업된 발광 소자들(10)이 투명 기판(121)으로 전사될 수 있으며, 투명 기판(121)이 개별 유닛 픽셀(100) 단위로 절단되어 유닛 픽셀들(100)이 제공될 수 있다.
앞서 설명한 발광 소자 전사 방법에 의해 투명 기판(121)에 발광 소자들(10)이 전사된다. 투명 기판(121) 상에는 접착층(125)이 미리 형성될 수 있고, 발광 소자들(100은 접착층(125)에 의해 투명 기판(121) 상에 부착될 수 있다. 그 후, 단차 조절층(127), 접속층들(129a, 129b, 129c, 129d), 보호층(131) 및 범프들(133a, 133b, 133c, 133d)이 형성되고, 이어서, 투명 기판(121)을 절단함으로써 도 3a 및 도 3b를 참조하여 설명한 유닛 픽셀(100)이 제조된다. 이러한 유닛 픽셀들(100)을 회로 기판(1001) 상에 정렬하여 픽셀 모듈(1000)이 제작될 수 있으며, 픽셀 모듈들(1000)을 패널 기판(2100) 상에 정렬함으로써 디스플레이 장치(10000)가 제공될 수 있다.
도 9a 내지 도 9o는 발광 소자(10)의 변형예들을 설명하기 위한 평면도들이다.
도 9a 내지 도 9o에 도시된 변형예들에 따른 발광소자들(10)은 연결팁(55b)이 제1 및 제2 전극패드(31, 33)들에 대향하여 반대면에 배치된 것을 나타낸다. 이하에서, 설명의 편의를 위해, 연결팁(55b)의 위치가 제1 및 제2 전극패드(31, 33)에 대한 상대적인 위치로 설명된다. 하지만, 연결팁(55b)과 제1 및 제2 전극패드(31, 33)들은 서로 발광 소자(10)의 반대면들에 배치되는 것으로, 이들은 서로 접촉하지는 않는다.
도 9a를 참조하면, 제1 변형예에서, 발광소자(10)에 형성된 연결팁(55b)은 세 개가 구비되며, 제1 및 제2 전극패드(31, 33)들의 사이에 배치된다. 즉, 세 개의 연결팁(55b)들이 발광소자(10)의 상면에 형성된다. 제1 및 제2 전극패드(31, 33)들은 발광소자(10)의 하면에 형성된다. 세 개의 연결팁(55b)들의 형상은, 삼각형 형상으로 형성될 수 있다. 세 개의 연결팁(55b)들의 전체 면적은 발광소자(10)의 평면상의 면적에 대비하여 예컨대, 약 1.26%일 수 있다.
도 9b를 참조하면, 제2 변형예에서, 발광소자(10)에 형성된 연결팁(55b)은 세 개가 구비되고, 제1 및 제2 전극패드(31, 33)들의 외측에 배치된다. 두 개의 연결팁(55b)들은 제1 전극패드(31) 근처에 배치되며, 제1 전극패드(31)의 외측 양 모서리 근처에 배치된다. 그리고 나머지 하나의 연결팁(55b)은 제2 전극패드(33)의 외측에 배치된다. 이때, 제1 전극패드(31) 측에 배치된 두 개의 연결팁(55b)들은 제1 및 제2 전극패드(31, 33)들이 배치된 방향과 다른 방향으로 배치될 수 있다.
그리고 세 개의 연결팁(55b)들의 전체 면적은 발광소자(10)의 평면상의 면적에 대비하여 예컨대, 약 0.65%일 수 있다.
도 9c를 참조하면, 제3 변형 예에서, 발광소자(10)에 형성된 연결팁(55b)은 네 개가 구비되며, 발광소자(10)의 평면상에 넓게 퍼져 배치된다. 즉, 네 개의 연결팁(55b)들 중 두 개는 제1 및 제2 전극패드(31, 33)들과 중첩하는 위치에 배치되고, 다른 두 개는 제1 및 제2 전극패드(31, 33)들의 사이에 배치된다. 이때, 제1 및 제2 전극패드(31, 33)들과 중첩하는 위치에 배치된 두 개의 연결팁(55b)들은 각각 제1 및 제2 전극패드(31, 33)들의 중앙에 배치될 수 있다.
여기서, 연결팁(55b)들은 마름모 형상으로 형성될 수 있으며, 네 개의 연결팁(55b)들은 마름모 형상의 각 모서리에 배치될 수 있다. 이때, 네 개의 연결팁(55b)들의 전체 면적은 발광소자(10)의 평면상의 면적에 대비하여 예컨대, 약 1.22%일 수 있다.
도 9d를 참조하면, 제4 변형 예에서, 발광소자(10)에 형성된 연결팁(55b)들은 네 개가 구비된다. 네 개의 연결팁(55b)들 중 두 개는 제1 및 제2 전극패드(31, 33)들과 일부가 중첩하도록 배치되며, 다른 두 개는 제1 및 제2 전극패드(31, 33)들의 사이에 배치된다. 제4 변형 예의 연결팁(55b)들은 제3 변형예의 연결팁(55b)들에 비해 상대적으로 작은 간격으로 배치될 수 있다.
연결팁(55b)들은 각각 마름모 형상으로 형성될 수 있고, 네 개의 연결팁(55b)들은 마름모 형상의 각 모서리에 배치될 수 있다. 이때, 네 개의 연결팁(55b)들의 전체 면적은 발광소자(10)의 평면상의 면적에 대비하여 예컨대, 약 1.22%일 수 있다.
도 9e를 참조하면, 제5 변형 예에서, 발광소자(10)에 형성된 연결팁(55b)들은 네 개가 구비된다. 제5 변형 예의 연결팁(55b)들은 제3 변형 예의 연결팁(55b)들과 동일하게 배치될 수 있다. 이때, 제5 변형 예의 연결팁(55b)들의 전체 면적은 제3 변형 예의 연결팁(55b)들보다 크게 형성되며, 발광소자(10)의 평면상의 면적에 대비하여 예컨대, 약 2.71%일 수 있다.
도 9f를 참조하면, 제6 변형 예에서, 발광소자(10)에 형성된 연결팁(55b)들은 네 개가 구비된다. 제6 변형 예의 연결팁(55b)들은 제4 변형 예의 연결팁(55b)들과 동일하게 배치될 수 있다. 이때, 제6 변형 예의 연결팁(55b)들의 전체 면적은 제4 변형 예의 연결팁(55b)들보다 크게 형성되고, 발광소자(10)의 평면상의 면적에 대비하여 예컨대, 약 2.71%일 수 있다.
도 9g를 참조하면, 제7 변형 예에서, 발광소자(10)에 형성된 연결팁(55b)은 세 개가 구비되며, 제1 및 제2 전극패드(31, 33)들과 중첩하는 위치에 배치된다. 즉, 두 개의 연결팁(55b)들은 제1 전극패드(31)와 중첩하는 위치에 배치되고, 나머지 하나의 연결팁(55b)은 제2 전극패드(33)와 중첩하는 위치에 배치된다. 그리고 제1 전극패드(31) 측에 배치된 두 개의 연결팁(55b)들은 제1 및 제2 전극패들이 배치된 방향과 다른 방향으로 배치될 수 있다.
세 개의 연결팁(55b)들의 전체 면적은 발광소자(10)의 평면상의 면적에 대비하여 예컨대, 약 0.58%일 수 있다.
도 9h를 참조하면, 제8 변형 예에서, 발광소자(10)에 형성된 연결팁(55b)은 세 개가 구비되고, 제1 및 제2 전극패드(31, 33)들과 일부 겹친 위치에 배치된다. 세 개의 연결팁(55b)들 중 하나는 제1 전극패드(31)와 일부 겹친 위치에 배치되며, 다른 두 개의 연결팁(55b)들은 제2 전극패드(33)와 일부 겹친 위치에 배치된다. 이때, 세 개의 연결팁(55b)들은 삼각형 형상으로 형성될 수 있고, 세 개의 연결팁(55b)들은 삼각형 형상의 각 모서리에 배치될 수 있다. 그리고 제8 변형 예의 연결팁(55b)들은 제1 변형 예의 연결팁(55b)들에 비해 크게 형성되며, 발광소자(10)의 평면상의 면적에 대비하여 예컨대, 약 2.76%일 수 있다.
도 9i를 참조하면, 제9 변형 예에서, 발광소자(10)에 형성된 연결팁(55b)은 네 개가 구비되며, 제1 및 제2 전극패드(31, 33)들과 겹친 위치에 배치된다. 네 개의 연결팁(55b)들 중 두 개는 제1 전극패드(31)에 중첩하는 위치에 배치되고, 다른 두 개는 제2 전극패드(33)에 중첩하는 위치에 배치된다. 여기서, 제9 변형 예의 연결팁(55b)들은 삼각형 형상으로 형성될 수 있다. 그리고 연결팁(55b)들의 전체 면적은 발광소자(10)의 평면상의 면적에 대비하여 예컨대, 약 1.68%일 수 있다.
도 9j를 참조하면, 제10 변형 예에서, 발광소자(10)에 형성된 연결팁(55b)은 세 개가 구비되고, 제1 및 제2 전극패드(31, 33)들과 중첩하는 위치에 배치된다. 세 개의 연결팁(55b)들 중 하나는 제1 전극패드(31)에 중첩하는 위치에 배치되며, 다른 두 개는 제2 전극패드(33)에 중첩하는 위치에 배치된다. 그리고 연결팁(55b)들의 전체 면적은 발광소자(10)의 평면상의 면적에 대비하여 예컨대, 약 1.26%일 수 있다.
도 9k를 참조하면, 제11 변형 예에서, 발광소자(10)에 형성된 연결팁(55b)은 세 개가 구비되며, 제1 및 제2 전극패드(31, 33)들과 중첩하는 위치에 배치된다. 세 개의 연결팁(55b)들 중 두 개는 제1 전극패드(31)에 중첩하는 위치에 배치되고, 다른 하나는 제2 전극패드(33)에 중첩하는 위치에 배치된다. 그리고 연결팁(55b)들의 전체 면적은 발광소자(10)의 평면상의 면적에 대비하여 예컨대, 약 1.26%일 수 있다.
도 9l을 참조하면, 제12 변형 예에서, 발광소자(10)에 형성된 연결팁(55b)은 제1 및 제2 전극패드(31, 33)들의 사이에 배치된다. 연결팁(55b)은 제1 및 제2 전극패드(31, 33)들이 배치된 방향에 수직 방향의 길이를 가지는 베이스(55ba)와, 베이스(55ba)의 길이 방향 일 측 끝단에 배치되고 제1 전극패드(31) 방향으로 연장된 제1 연장부(55bb)와, 베이스(55ba)의 길이 방향의 타측 끝단에 배치되며 제2 전극패드(33) 방향으로 연장된 제2 연장부(55bc)를 가지도록 형성된다. 이때, 제1 및 제2 연장부(55bb, 55bc)는 각각 베이스(55ba)에서 멀어질수록 폭이 좁아지는 형상으로 형성될 수 있다.
이때, 연결팁(55b)의 전체 면적은 발광소자(10)의 평면상의 면적에 대비하여 예컨대, 약 1.92%일 수 있다.
도 9m을 참조하면, 제13 변형 예에서, 발광소자(10)에 형성된 연결팁(55b)은 제1 및 제2 전극패드(31, 33)들의 사이에 배치된다. 연결팁(55b)은 제1 및 제2 전극패들이 배치된 방향에 수직 방향의 길이를 가지는 베이스(55ba)와, 베이스(55ba)의 중앙 부분에서 제1 전극패드(31) 방향으로 연장된 제1 연장부(55bb)와 베이스(55ba)의 중앙부분에서 제2 전극패드(33) 방향으로 연장된 제2 연장부(55bc)를 가지도록 형성된다. 이때, 제1 및 제2 연장부(55bb, 55bc)는 각각 베이스(55ba)에서 멀어지도록 폭이 좁아지는 형상으로 형성될 수 있다.
이때, 연결팁(55b)의 전체 면적은 발광소자(10)의 평면상의 면적에 대비하여 예컨대, 약 1.161%일 수 있다.
도 9n을 참조하면, 제14 변형 예에서, 발광소자(10)에 형성된 연결팁(55b)은 네 개가 구비된다. 네 개의 연결팁(55b)들 중 두 개는 제1 및 제2 전극패드(31, 33)들과 겹친 위치에 배치되고, 다른 두 개는 제1 및 제2 전극패드(31, 33)들의 사이에 배치된다. 이때, 제1 및 제2 전극패드(31, 33)들에 배치된 연결팁(55b)들은 각각 제1 및 제2 전극패드(31, 33)들의 가장자리에 배치될 수 있다. 이때, 제1 전극패드(31)에 겹치게 배치된 연결팁(55b)은 제1 전극패드(31)에서 제2 전극패드(33)에 가까운 위치에 배치될 수 있고, 제2 전극패드(33)에 겹치게 배치된 연결팁(55b)은 제2 전극패드(33)에서 제1 전극패드(31)에 가까운 위치에 배치될 수 있다. 이때, 네 개의 연결팁(55b)들의 전체 면적은 발광소자(10)의 평면상의 면적에 대비하여 예컨대, 약 0.49%일 수 있다.
도 9o를 참조하면, 제15 변형예에서, 발광 소자(10)에 형성된 연결팁(55b)은 네 개개 형성된다. 발광 소자(10)의 대략 중심에 하나의 연결팁이 배치되고, 제2 전극 패드(33)와 겹치는 위치에 2개의 연결팁들이 배치되며, 제1 전극 패드(31)와 겹치는 위치에 하나의 연결팁이 배치된다. 세 개의 연결팁들(55b)이 외곽에 삼각형 형태로 배치되며, 발광 소자(10)의 중앙에 배치된 연결팁(55b)은 상기 세 개의 연결팁들(55b)에 의해 형성된 삼각형 내에 위치할 수 있다.
제2 전극 패드(33)와 겹치는 위치에 배치된 2 개의 연결 팁들(55b)은 제2 전극 패드(33)의 일측 가장자리 근처에 배치되며, 중심을 지나는 기다란 직선에 대해 서로 대향하도록 배치될 수 있다.
한편, 제1 전극 패드(31)와 겹치는 위치에 배치된 연결팁은 제1 전극 패드(31)의 일측 가장자리 근처에 배치되며, 중심을 지나는 기다란 직선으로부터 떨어져 배치될 수 있다.
연결팁들은 직각 삼각형 형상을 가질 수 있으며, 발광 소자(10)의 중심에 배치된 연결팁은 도시한 바와 같이 다른 연결팁들과 반대 방향으로 배치될 수 있다.
연결 팁들을 이용하여 발광 소자들을 연결부로부터 분리할 때, 제1 전극 패드(31)에 중첩한 연결 팁이 먼저 형성되고, 이어서 중심 근처의 연결팁이 형성되며, 마지막으로 제2 전극 패드(33)에 중첩하는 연결 팁들이 형성될 수 있다. 이에 따라, 발광 소자들을 연결부로부터 쉽게 분리할 수 있으며, 발광 소자에 발생될 수 있는 크랙을 방지할 수 있다.
나아가, 발광 소자(10)를 픽업 하거나 실장할 때, 연결 팁들의 위치에 따라 발광 소자(10)가 불안정하게 픽업되거나 실장될 수 있으며 이에 따라 크랙이 발생할 수 있다. 이에 반해, 발광 소자(10)의 양측 가장자리 및 발광 소자(10)의 중심 근처에 각각 연결팁을 배치함으로써 발광 소자(10)를 안정하게 픽업하거나 실장할 수 있어 발광 소자에 발생되는 크랙을 방지할 수 있다.
이때, 네 개의 연결팁(55b)들의 전체 면적은 발광소자(10)의 평면상의 면적에 대비하여 예컨대, 약 0.8%일 수 있다.
상기와 같이 발광소자(10)에 형성된 연결팁(55b)들의 면적을 각각 다르게 형성하여, 연결팁(55b)들의 면적비율과 발광소자(10)를 픽업할 때, 성공확률을 비교하면 표 1과 같다.
면적비(발광 소자 면적 기준) 발광 소자 픽업 성공률
제1 변형 예 1.26% 50% 이상
제2 변형 예 0.65% 양호
제3 변형 예 1.22% 50% 이상
제4 변형 예 1.22% 50% 이상
제5 변형 예 2.71% 불량
제6 변형 예 2.71% 불량
제7 변형 예 0.58% 양호
제8 변형 예 2.76%% NG
제9 변형 예 1.68% 50% 미만
제10 변형 예 1.26% 50% 이상
제11 변형 예 1.26% 약 50%
제12 변형 예 1.92% 50% 미만
제13 변형 예 1.61% 50% 미만
제14 변형 예 0.49% 양호
제15 변형 예 0.8% 양호
제1 내지 제15 변형 예들을 통해 발광소자(10)의 평면상 면적에 대비하여 연결팁(55b)들의 면적비가 예컨대, 약 1.2% 이하일 때, 발광소자(10)를 픽업 성공률이 양호하게 나타나는 것을 확인할 수 있다.
도 10은 본 개시의 또 다른 실시예에 따른 유닛 픽셀(100a)을 설명하기 위한 개략적인 단면도이다.
도 10을 참조하면, 본 실시예에 따른 유닛 픽셀(100a)은 도 3a 및 도 3b를 참조하여 설명한 유닛 픽셀(100)과 대체로 유사하나, 범프들(133a, 133b, 133c, 133d)이 생략된 것에 차이가 있다.
보호층(131)은 접속층들(129a, 129b, 129c, 129d)을 노출시키는 개구부들(131a)을 갖는다. 개구부들(131a)은 도 3A 및 도 3b를 참조하여 설명한 유닛 픽셀(100)의 범프들(133a, 133b, 133c, 133d)의 위치에 대응하여 배치된다.
한편, 범프들이 생략됨에 따라, 본 실시예에서 보호층(131)의 두께는 유닛 픽셀(100)에서의 보호층(131)의 두께의 약 1/2 이하, 나아가, 약 1/3 이하일 수 있다. 예컨대, 유닛 픽셀(100)에서의 보호층(131)의 두께는 약 45um일 수 있으며, 본 실시예에서 보호층(131)의 두께는 15um일 수 있다.
도 11은 본 개시의 또 다른 실시예에 따른 픽셀 모듈(1000a)을 설명하기 위한 개략적인 단면도이다. 여기서는 도 10의 유닛 픽셀들(100a)을 실장한 픽셀 모듈(1000a)이 설명된다.
도 11을 참조하면, 본 실시예에 따른 픽셀 모듈(1000a)은 도 4a 및 도 4b를 참조하여 설명한 픽셀 모듈(1000)과 대체로 유사하나, 유닛 픽셀(100a)이 범프들을 갖지 않기 때문에 본딩재(1005)가 보호층(131)의 개구부들(131a)을 채우는 것에 차이가 있다. 본딩재(1005)는 보호층(131)의 개구부들(131a)을 완전히 채울 수도 있으며, 부분적으로 채울 수도 있다. 본딩재(1005)가 보호층(131)의 개구부들(131a)을 부분적으로 채울 경우, 개구부들(131a) 내에 공동이 형성될 수 있다.
복수의 픽셀 모듈들(1000a)이 패널 기판(2100) 상에 정렬되어 디스플레이 장치(10000)가 제공될 수 있다.
이상에서, 본 개시의 다양한 실시예들에 대해 설명하였으나, 본 개시는 이들 실시예들에 한정되는 것은 아니다. 또한, 하나의 실시예에 대해서 설명한 사항이나 구성요소는 본 개시의 기술적 사상을 벗어나지 않는 한, 다른 실시예에도 적용될 수 있다.

Claims (19)

  1. 투명 기판;
    상기 투명 기판 상에 정렬된 복수의 발광소자;
    상기 발광 소자들을 상기 투명 기판에 접착 시키는 접착층;
    상기 발광 소자를 덮고 상기 접착층에 접착된 단차 조절층;
    상기 단차 조절층 상에 배치되며, 상기 발광 소자들에 전기적으로 접속된 접속층들을 포함하고,
    상기 단차 조절층은 가장자리를 따라 요철 패턴을 갖는 유닛 픽셀.
  2. 청구항 1에 있어서,
    상기 복수의 발광 소자들은 서로 다른 색상의 광을 방출하는 적어도 3개의 발광 소자들을 포함하고,
    상기 적어도 3개의 발광 소자들은 일렬로 배열된 유닛 픽셀.
  3. 청구항 1에 있어서,
    상기 복수의 발광 소자는 적색, 녹색 및 청색을 방출하는 발광 소자들을 포함하는 유닛 픽셀.
  4. 청구항 3에 있어서,
    상기 발광 소자들은 각각
    제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 및 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광구조체; 및
    상기 발광구조체 상에 배치된 제1 전극 패드 및 제2 전극패드를 포함하고,
    상기 단차 조절층은 상기 제1 및 제2 전극 패드들을 노출시키는 개구부들을 갖고,
    상기 접속층들은 상기 단차 조절층의 개구부들을 통해 상기 제1 및 제2 전극 패드들에 전기적으로 접속된 유닛 픽셀.
  5. 청구항 4에 있어서,
    상기 발광 소자들은 각각 복수개의 연결팁들을 포함하는 유닛 픽셀.
  6. 청구항 5에 있어서,
    상기 발광 소자들 중 어느 하나의 연결팁들은 다른 발광 소자의 연결팁들과 다른 위치에 정렬된 유닛 픽셀.
  7. 청구항 5에 있어서,
    상기 각 발광소자 상에 정렬된 복수개의 연결팁들은 적어도 하나의 정열 방향에 대해 비대칭이 되도록 배치된 유닛 픽셀.
  8. 청구항 1에 있어서,
    상기 접착층과 상기 투명 기판 사이에 배치된 광 차단층을 더 포함하되,
    상기 광 차단층은 상기 발광 소자에서 생성된 광을 투과하는 창을 가지는 유닛 픽셀.
  9. 청구항 8에 있어서,
    상기 창의 폭은 상기 발광 소자의 폭보다 좁은 유닛 픽셀.
  10. 청구항 1에 있어서,
    상기 단차 조절층 및 접속층들을 덮는 보호층을 더 포함하되,
    상기 보호층은 상기 접속층들 상에 위치하는 개구부들을 갖는 유닛 픽셀.
  11. 청구항 10에 있어서,
    상기 보호층의 개구부들 내에 배치된 범프들을 더 포함하되,
    상기 범프들은 각각 상기 접속층들에 전기적으로 접속된 유닛 픽셀.
  12. 투명 기판;
    상기 투명 기판 상에 정렬되며, 서로 다른 색상의 광을 방출하는 적어도 3개의 발광소자들;
    상기 발광 소자들을 상기 투명 기판에 접착 시키는 접착층;
    상기 발광 소자를 덮고 상기 접착층에 접착된 단차 조절층;
    상기 단차 조절층 상에 배치되며, 상기 발광 소자들에 전기적으로 접속된 접속층들을 포함하고,
    상기 적어도 3개의 발광소자들은 일렬로 배열된 유닛 픽셀.
  13. 회로 기판;
    상기 회로 기판 상에 배치된 복수의 유닛 픽셀; 및
    상기 복수의 유닛 픽셀들을 덮는 커버층을 포함하되,
    상기 유닛 픽셀 각각은
    투명 기판;
    상기 투명 기판 상에 정렬된 복수의 발광소자;
    상기 발광 소자들을 상기 투명 기판에 접착 시키는 접착층;
    상기 발광 소자를 덮고 상기 접착층에 접착된 단차 조절층;
    상기 단차 조절층 상에 배치되며, 상기 발광 소자들에 전기적으로 접속된 접속층들을 포함하고,
    상기 단차 조절층은 가장자리를 따라 요철 패턴을 갖는, 픽셀 모듈.
  14. 청구항 13에 있어서,
    상기 유닛 픽셀은
    상기 단차 조절층 및 접속층들을 덮는 보호층을 더 포함하되,
    상기 보호층은 상기 접속층들 상에 위치하는 개구부들을 갖는, 픽셀 모듈.
  15. 청구항 14에 있어서,
    상기 발광 소자들과 상기 회로 기판을 본딩하는 본딩재를 더 포함하되,
    상기 본딩재는 상기 보호층의 개구부들의 적어도 일부를 채우는 픽셀 모듈.
  16. 청구항 14에 있어서,
    상기 발광 소자들과 상기 회로 기판을 본딩하는 본딩재를 더 포함하되,
    상기 유닛 픽셀은 상기 보호층의 개구부들 내에 배치된 범프들을 더 포함하고,
    상기 회로 기판은 상면에 노출된 패드들을 포함하며,
    상기 본딩재는 상기 범프들과 상기 패드들을 본딩하는 픽셀 모듈.
  17. 청구항 16에 있어서,
    상기 회로 기판은 바닥에 배치된 바닥 패드들을 더 포함하되,
    상기 바닥 패드들의 개수는 상기 패드들의 개수보다 적은 픽셀 모듈.
  18. 청구항 14에 있어서,
    상기 복수의 발광소자는 서로 다른 색상의 광을 방출하는 적어도 3개의 발광소자들을 포함하고, 상기 적어도 3개의 발광소자들은 일렬로 배열된, 픽셀 모듈.
  19. 패널 기판; 및
    상기 패널 기판 상에 배열된 복수의 픽셀 모듈들을 포함하되,
    상기 픽셀 모듈들은 각각 회로 기판, 상기 회로 기판 상에 배치된 복수의 유닛 픽셀, 및 상기 복수의 유닛 픽셀들을 덮는 커버층을 포함하고,
    상기 유닛 픽셀 각각은,
    투명 기판;
    상기 투명 기판 상에 정렬된 복수의 발광소자;
    상기 발광 소자들을 상기 투명 기판에 접착 시키는 접착층;
    상기 발광 소자를 덮고 상기 접착층에 접착된 단차 조절층;
    상기 단차 조절층 상에 배치되며, 상기 발광 소자들에 전기적으로 접속된 접속층들을 포함하고,
    상기 단차 조절층은 가장자리를 따라 요철 패턴을 갖는, 디스플레이 장치.
KR1020217025284A 2019-03-29 2020-03-30 발광 소자를 갖는 유닛 픽셀, 픽셀 모듈 및 디스플레이 장치 KR20210134309A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962826033P 2019-03-29 2019-03-29
US62/826,033 2019-03-29
US16/831,973 2020-03-27
US16/831,973 US11355686B2 (en) 2019-03-29 2020-03-27 Unit pixel having light emitting device, pixel module and displaying apparatus
PCT/KR2020/004284 WO2020204512A1 (ko) 2019-03-29 2020-03-30 발광 소자를 갖는 유닛 픽셀, 픽셀 모듈 및 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20210134309A true KR20210134309A (ko) 2021-11-09

Family

ID=72604937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217025284A KR20210134309A (ko) 2019-03-29 2020-03-30 발광 소자를 갖는 유닛 픽셀, 픽셀 모듈 및 디스플레이 장치

Country Status (8)

Country Link
US (3) US11355686B2 (ko)
EP (1) EP3951896B1 (ko)
JP (1) JP2022525851A (ko)
KR (1) KR20210134309A (ko)
CN (2) CN113632249A (ko)
BR (1) BR112021016971A2 (ko)
MX (1) MX2021010845A (ko)
WO (1) WO2020204512A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023096452A1 (ko) * 2021-11-29 2023-06-01 서울바이오시스주식회사 픽셀 모듈 및 그것을 갖는 디스플레이 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112786643B (zh) * 2018-03-20 2023-06-13 厦门市三安光电科技有限公司 微发光元件、微发光二极管及其转印方法
KR20210142464A (ko) * 2020-05-18 2021-11-25 삼성전자주식회사 발광 소자 기판 및 이를 포함하는 발광 소자 패키지
US11881363B2 (en) 2022-03-31 2024-01-23 Darfon Electronics Corp. Lighting keyboard, backlight module and lighting board
TWI797730B (zh) 2021-08-25 2023-04-01 達方電子股份有限公司 背光模組及發光鍵盤
CN114141912B (zh) * 2021-11-24 2023-05-23 东莞市中麒光电技术有限公司 Led显示模组及制作方法
US11977250B2 (en) 2022-03-31 2024-05-07 Darfon Electronics Corp. Lighting keyboard, backlight module and lighting substrate

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9058755B2 (en) * 2008-01-04 2015-06-16 Nanolumens Acquisition, Inc. Lightweight unitary display
JP2013026510A (ja) 2011-07-22 2013-02-04 Rohm Co Ltd Ｌｅｄモジュールおよびｌｅｄモジュールの実装構造
KR101992217B1 (ko) 2012-06-21 2019-06-25 삼성디스플레이 주식회사 전기 습윤 표시 장치 및 이의 제조 방법
US8933433B2 (en) * 2012-07-30 2015-01-13 LuxVue Technology Corporation Method and structure for receiving a micro device
KR101956101B1 (ko) * 2012-09-06 2019-03-11 엘지이노텍 주식회사 발광소자
US9136442B2 (en) * 2013-01-25 2015-09-15 Tsmc Solid State Lighting Ltd. Multi-vertical LED packaging structure
TWI594661B (zh) * 2013-04-19 2017-08-01 隆達電子股份有限公司 發光二極體顯示器及其製造方法
KR102065776B1 (ko) 2013-07-12 2020-01-13 엘지이노텍 주식회사 발광소자
TWI614920B (zh) * 2014-05-19 2018-02-11 晶元光電股份有限公司 光電元件及其製造方法
KR20160141301A (ko) * 2015-05-29 2016-12-08 삼성전자주식회사 반도체 발광 소자 패키지
KR102641239B1 (ko) * 2015-07-10 2024-02-29 서울바이오시스 주식회사 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
KR102476137B1 (ko) * 2016-02-25 2022-12-12 삼성전자주식회사 발광소자 패키지의 제조 방법
US10256218B2 (en) * 2017-07-11 2019-04-09 Samsung Electronics Co., Ltd. Light emitting device package
US10734363B2 (en) * 2017-08-03 2020-08-04 Cree, Inc. High density pixelated-LED chips and chip array devices
US10944242B2 (en) * 2017-08-14 2021-03-09 Lumentum Operations Llc Surface-mount compatible VCSEL array
CN110121771A (zh) 2017-09-04 2019-08-13 首尔半导体株式会社 显示装置及该显示装置的制造方法
TWI735645B (zh) 2017-09-06 2021-08-11 優顯科技股份有限公司 用於批量移轉微半導體結構之方法、及其具微半導體結構之目標基板
US10797027B2 (en) * 2017-12-05 2020-10-06 Seoul Semiconductor Co., Ltd. Displaying apparatus having light emitting device, method of manufacturing the same and method of transferring light emitting device
KR20190074067A (ko) * 2017-12-19 2019-06-27 삼성전자주식회사 발광소자 패키지
CN108388379B (zh) * 2018-03-15 2021-05-25 京东方科技集团股份有限公司 触控面板、其制作方法及显示装置
EP3547368B1 (en) * 2018-03-29 2021-01-13 InnoLux Corporation Electronic device
KR102551354B1 (ko) * 2018-04-20 2023-07-04 삼성전자 주식회사 반도체 발광 소자 및 그 제조 방법
US10964581B1 (en) * 2018-10-18 2021-03-30 Facebook Technologies, Llc Self-aligned adhesive layer formation in light-emitting structure fabrication
US10985149B2 (en) * 2019-01-15 2021-04-20 Omnivision Technologies, Inc Semiconductor device package and method of manufacturing the same
US11515456B2 (en) * 2019-02-21 2022-11-29 Innolux Corporation LED with light adjusting layer extending past the LED
US11094870B2 (en) * 2019-03-12 2021-08-17 X Display Company Technology Limited Surface-mountable pixel packages and pixel engines
US11727857B2 (en) * 2019-03-29 2023-08-15 Creeled, Inc. Active control of light emitting diodes and light emitting diode displays
US11790831B2 (en) * 2019-03-29 2023-10-17 Creeled, Inc. Active control of light emitting diodes and light emitting diode displays

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023096452A1 (ko) * 2021-11-29 2023-06-01 서울바이오시스주식회사 픽셀 모듈 및 그것을 갖는 디스플레이 장치

Also Published As

Publication number Publication date
JP2022525851A (ja) 2022-05-20
BR112021016971A2 (pt) 2021-11-23
US20230352646A1 (en) 2023-11-02
WO2020204512A1 (ko) 2020-10-08
EP3951896A4 (en) 2023-01-11
CN212136471U (zh) 2020-12-11
US20220302364A1 (en) 2022-09-22
US11355686B2 (en) 2022-06-07
EP3951896A1 (en) 2022-02-09
US20200313056A1 (en) 2020-10-01
CN113632249A (zh) 2021-11-09
EP3951896B1 (en) 2024-04-24
US11742472B2 (en) 2023-08-29
MX2021010845A (es) 2021-09-28

Similar Documents

Publication Publication Date Title
US11269215B2 (en) Method of manufacturing light emitting module and light emitting module
KR20210134309A (ko) 발광 소자를 갖는 유닛 픽셀, 픽셀 모듈 및 디스플레이 장치
CN214848634U (zh) 发光模块及显示装置
US20240154067A1 (en) Unit pixel having light emitting device and displaying apparatus
KR20210145724A (ko) 발광 다이오드 디스플레이 패널, 그것을 갖는 디스플레이 장치 및 그것을 제조하는 방법
KR20220002289A (ko) 캔틸레버 전극을 갖는 발광 소자, 그것을 갖는 디스플레이 패널 및 디스플레이 장치
US11949055B2 (en) Unit pixel having light emitting device and displaying apparatus
CN215896385U (zh) 单元像素制造用晶圆
CN215896431U (zh) 单元像素及显示器装置
CN214625074U (zh) 单元像素及具有该单元像素的显示装置
US20240113150A1 (en) Light emitting device and light emitting module having the same
US20220199857A1 (en) Unit pixel and displaying apparatus including the unit pixel
US20220123184A1 (en) Unit pixel having light emitting device, method of fabricating the same, and displaying apparatus having the same
KR20230154849A (ko) 다중 솔더 레지스트를 갖는 회로 기판 및 그것을 갖는디스플레이 장치
JP2023542538A (ja) 高効率発光素子、それを有するユニットピクセル、およびそれを有するディスプレイ装置
KR20230167350A (ko) 디스플레이용 발광 소자의 전사 방법 및 전사 장치
KR20230167349A (ko) 발광 모듈, 그것을 제조하는 방법 및 그것을 갖는 디스플레이장치
KR20220093085A (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치