CN114141912B - Led显示模组及制作方法 - Google Patents
Led显示模组及制作方法 Download PDFInfo
- Publication number
- CN114141912B CN114141912B CN202111408984.3A CN202111408984A CN114141912B CN 114141912 B CN114141912 B CN 114141912B CN 202111408984 A CN202111408984 A CN 202111408984A CN 114141912 B CN114141912 B CN 114141912B
- Authority
- CN
- China
- Prior art keywords
- electrode
- packaging
- module
- pixel
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Led Device Packages (AREA)
Abstract
本发明公开了一种LED显示模组及制作方法,其中该制作方法包括:将多个发光芯片封装在一单元基板上,形成一单像素封装体,在所述单像素封装体内的所述单元基板上,多个所述发光芯片共阴极或共阳极;将若干所述单像素封装体封装在模组基板上,以得到包括若干所述单像素封装体的封装模组,在所述封装模组上,若干所述单像素封装体共阳极或共阴极;将所述封装模组设置在显示基板上,以得到显示模组;在本发明中,显示模组由两次封装而得到,一次封装形成单像素封装体,二次封装,是将若干单像素封装体再次封装以得到显示模组,因此,可有效减少显示基板上的焊盘数量,降低PCB设计难度,并减小显示模组的成品尺寸。
Description
技术领域
本发明涉及LED显示技术领域,尤其涉及一种LED显示模组及制作方法。
背景技术
RGB LED光源,是基于三原色(红、绿、蓝)原理,将R、G、B三个发光芯片封装在一起,通过R、G、B三个发光芯片共同发光形成所要的混光效果,如白光、黄光等。现在,基于RGBLED光源形成的显示器,一般是直接将多个封装好的RGB LED光源排布在显示基板上,相比白光LED来说,由于每个封装好的RGB LED光源具有的引脚数量(六个引脚)较多,因此,需要在显示基板上设置多个焊盘,而且由于所有RGB LED光源的驱动线路都要布置在显示基板上,所以,对显示基板的层数提出较高的要求,这样,对于显示基板的PCB电路设计来说,设计难度比较高,而且结构复杂,产品良率先对较低,而且产品尺寸比较大。
发明内容
本发明的目的是为解决上述技术问题而提供一种可有效降低LED显示器件整体电路设计难度、减少焊盘数量并减小产品尺寸的LED显示模组及制作方法。
为了实现上述目的,本发明公开了一种LED显示模组制作方法,其包括:
将多个发光芯片封装在一单元基板上,形成一单像素封装体,在所述单像素封装体内的所述单元基板上,多个所述发光芯片共阴极或共阳极;
将若干所述单像素封装体封装在模组基板上,以得到包括若干所述单像素封装体的封装模组,在所述封装模组上,若干所述单像素封装体共阳极或共阴极;
将所述封装模组设置在显示基板上,以得到显示模组。
较佳的,在得到所述封装模组后,所述方法还包括:
对所述封装模组进行切割;
将切割后的封装模组设置在所述显示基板上,以得到所述显示模组。
较佳的,所述封装模组的成型方法还包括:
对若干所述单像素封装体进行测试分选,得到单像素测试分选结果;
根据所述单像素测试分选结果,将筛选出的若干所述单像素封装体按序排布在所述模组基板上,以得到所述封装模组。
较佳的,所述单像素封装体的成型方法还包括:
对若干所述发光芯片进行测试分选,得到发光芯片测试分选结果;
根据所述发光芯片测试分选结果,将多个所述发光芯片封装在一单元基板上,形成所述单像素封装体。
较佳的,所述封装模组的成型方法还包括:
获取预设的所述单像素封装体之间的封装距离;
按照所述封装距离,将若干所述单像素封装体排布在所述模组基板上,以得到所述封装模组。
较佳的,所述封装模组的成型方法还包括:
将若干所述单像素封装体贴装在所述模组基板上;
在彼此间隔的两所述单像素封装体之间填充挡光材料,所述挡光材料用于遮挡所述单像素封装体的侧方发光面;
在所述单像素封装体上覆设封装层,所述封装层将所述单像素封装体和所述挡光材料封装在一起。
较佳的,位于一所述单像素封装体中的多个所述发光芯片包括:红光芯片、绿光芯片、和蓝光芯片;
所述红光芯片、绿光芯片、和蓝光芯片倒装或正装或混装在所述单元基板上。
较佳的,所述单像素封装体的封装方法包括:在所述单元基板上设置第一电极、第二电极、第三电极和公共电极,所述公共电极呈L型结构,所述第一电极、所述第二电极和所述第三电极呈品字形排列,所述第二电极和所述第三电极分别位于第一电极的两侧,所述公共电极的两端分别靠近所述第二电极和所述第三电极。
本发明还公开一种LED显示模组,其包括显示基板和设置在所述显示基板上的封装模组,所述封装模组包括模组基板、若干单像素封装体和外封装层,所述外封装层用于将若干所述单像素封装体封装在所述模组基板上,且在所述封装模组上,若干所述单像素封装体共阳极或共阴极;
所述单像素封装体包括单元基板、多个发光芯片和内封装层,所述内封装层用于将多个所述发光芯片封装在所述单元基板上,多个所述发光芯片共阴极或共阳极。
较佳的,所述单元基板上设置有第一电极、第二电极、第三电极和公共电极,所述公共电极呈L型结构,所述第一电极、所述第二电极和所述第三电极呈品字形排列,所述第二电极和所述第三电极分别位于第一电极的两侧,所述公共电极的两端分别靠近所述第二电极和所述第三电极。
与现有技术相比,本发明公开的LED显示模组及制作方法具有如下有益技术效果:
1、显示模组由两次封装而得到,一次封装形成LED光源的单像素封装体,二次封装,是将得到的若干单像素封装体再次封装在一模组基板上,再将封装模组设置在显示基板上以得到显示模组,由此可知,由于设置在显示基板上的显示件为封装好的封装模组,而非单独的LED光源,因此,可有效减少显示基板上的焊盘数量,降低PCB设计难度,并减小显示模组的成品尺寸;
2、对于每一单像素封装体来说,多个发光芯片共阴极或共阳极,可有效减少封装模组的引脚数量,另外,在封装模组上,若干单像素封装体共阳极或共阴极,从而更有利于显示基板上焊盘数量的减少。
附图说明
图1为本发明实施例中显示模组的剖面示意图。
图2为本发明其中一实施例中封装模组的剖面示意图。
图3为本发明另一实施例中封装模组的立体结构图。
图4为本发明实施例中单像素封装体的分解示意图。
图5为图4中单像素封装体去除封装层的立体图。
图6为图5中单像素封装体内三个发光芯片的电极连接示意图。
图7为图3中封装模组上的电极连接示意图。
图8为图4中封装模组上的电极连接示意图。
图9为本发明实施例中显示模组封装方式流程图。
具体实施方式
为详细说明本发明的技术内容、构造特征、所实现目的及效果,以下结合实施方式并配合附图详予说明。
如图1和图2,本实施例公开了一种基于LED光源的LED显示模组100,其包括显示基板1和设置在显示基板1上的封装模组200,封装模组200包括模组基板20、若干单像素封装体21和外封装层22,外封装层22用于将若干单像素封装体21封装在模组基板20上。
请结合参阅图1、图2、图4和图5,单像素封装体21包括单元基板210、多个发光芯片和内封装层211,内封装层211用于将多个发光芯片封装在单元基板210上,在单元基板210上,多个发光芯片共阴极或共阳极。具体地,本实施例中,在单元基板210上封装有R(红色)、G(绿色)、B(蓝色)三个发光芯片,如图6,本实施例中的R、G、B三个发光芯片共阳极。
在单像素封装体21的多个发光芯片共阴极或共阳极的前提下,在封装模组200上,若干单像素封装体21共阳极或共阴极,即在单像素封装体21的多个发光芯片共阴极前提下,在封装模组200上,若干单像素封装体21共阳极;在单像素封装体21的多个发光芯片共阳极的前提下,在封装模组200上,若干单像素封装体21共阴极。具体的,封装模组200上设置有两个引脚端,请结合参阅图1、图2和图8,其中一个引脚端D1设置有多个引脚(本实施例图示中有四个),各个引脚分别与若干单像素封装体21的R、G、B三个发光芯片的公共电极J0一一对应电性连接,另外一个引脚端D2设置有三个引脚,该三个引脚分别与若干单像素封装体21的R、G、B三个发光芯片的独立引脚电性连接。
在本实施例中,显示模组100的显示基板1上具有内外两层封装体,内层封装体为单像素封装体21,外层封装体为包括若干单像素封装体21的封装模组200。请结合参阅如图1至图9,该显示模组100的具体制作方法包括:
S1:将R、G、B三个发光芯片封装在一单元基板210上,形成一单像素封装体21(如图4),并使得,在单像素封装体21内的单元基板210上,R、G、B三个发光芯片共阴极或共阳极,本实施例中优选为共阳极,因此,对于每一单像素封装体21来说,其具有四个引脚,其中一引脚与公共电极J0(阳极)电性连接,另外三个引脚分别与R、G、B三个发光芯片的独立引脚(阴极)电性连接。以此方法,制作多个单像素封装体21。
S2:将若干(以四个为例)单像素封装体21封装在一模组基板20上,以得到封装模组200(如图2),在单像素封装体21的多个发光芯片共阳极的前提下,四个单像素封装体21共阴极;当然,如果单像素封装体21的多个发光芯片共阴极,那么四个单像素封装体21共阳极;
S3:将封装模组200设置在显示基板1上,即得到显示模组100。
根据上述显示模组100的结构及其制作方法可知,显示模组100由两次封装而得到,一次封装形成LED光源的单像素封装体21,二次封装,是将得到的若干单像素封装体21再次封装在一模组基板20上,以得到包含有四个单像素封装体21的封装模组200,然后再将封装模组200设置在显示基板1上,以得到显示模组100(如图1)。由此,由于设置在显示基板1上的显示件为封装好的封装模组200,而非单独的LED光源,因此,可有效减少显示基板1上的焊盘数量,对于包含有四个单像素封装体21的封装模组200来说,仅需要7个焊盘,而根据传统的封装结构,则需要13个焊盘,从而降低显示基板1上PCB设计难度,并减小显示模组100的成品尺寸。另外,对于每一单像素封装体21来说,R、G、B三个发光芯片共阴极或共阳极,可有效减少封装模组200的引脚数量,这样,在封装模组200上,若干单像素封装体21共阳极或共阴极,从而更有利于显示基板1上焊盘数量的减少。
进一步的,为提高显示模组100的制作效率,在制作封装模组200时,如图3,可使得模组基板20的面积远大于显示模组100的面积,在模组基板20上布置多组单像素封装体21,当封装模组200制作成型后,对封装模组200进行切割,然后将切割后的封装模组200(如图2)设置在显示基板1上,以得到显示模组100,以此,可快速得到多个显示模组100。较佳的,如图3,在模组基板20上封装若干单像素封装体21时,将若干单像素封装体21阵列排布在模组基板20上,以方便切割得到所需的封装模组200。
更进一步的,为提高显示模组100的良品率和发光品质,封装模组200的成型方法还包括:
在得到若干单像素封装体21后,对若干单像素封装体21进行测试分选,得到单像素测试分选结果;
然后,根据上述单像素测试分选结果,将筛选出的若干单像素封装体21按序排布在模组基板20上,以得到封装模组200。
此处需要说明的是,本实施例中的测试分选内容包括对不合格品的淘汰和对合格品的不同发光参数的分组,但并不以此为限,还可根据需求对单像素封装体21的其他参数内容进行测试分选。
为进一步提高显示模组100的品质,还可对单像素封装体21的成型工序进行优化,即单像素封装体21的成型方法还包括:
对用于制成单像素封装体21的若干发光芯片进行测试分选,得到发光芯片测试分选结果;
根据上述发光芯片测试分选结果,将多个发光芯片封装在一单元基板210上,形成单像素封装体21,从而使得单像素封装体21的良品率得到有效保证。
另外,如图2和图3,封装模组的具体成型方法还包括:
首先,获取预设的单像素封装体21之间的封装距离;
然后,按照封装距离,将若干单像素封装体21排布在模组基板20上,以得到封装模组200。
更进一步的,如图2,封装模组的成型方法还包括:在模组基板20上封装若干单像素封装体21时,将若干单像素封装体21贴装在模组基板20上后,在彼此间隔的两单像素封装体21之间填充挡光材料23,挡光材料23用于遮挡单像素封装体21的侧方发光面,然后在单像素封装体21上覆设封装层,封装层将单像素封装体21和挡光材料23封装在一起。本实施例中,挡光材料23优选为黑胶,另外也可为黑色二氧化硅、黑色氧化硅等材料,通过在彼此间隔的两单像素封装体21之间填充挡光材料23,可避免漏光、串光。
对于单像素封装体21的制作,可将R、G、B三个发光芯片倒装或正装或混装在单元基板210上,以有效减小单像素封装体21的体积。
进一步的,如图4和图5,制作单像素封装体21时,在单元基板210上设置第一电极J1、第二电极J2、第三电极J3和公共电极J0。公共电极J0呈L型结构,第一电极、第二电极和第三电极呈品字形排列,第二电极J2和第三电极J3分别位于第一电极J1的两侧,公共电极J0的两端分别靠近第二电极J2和第三电极J3,以使得第一电极J1、第二电极J2、第三电极J3和公共电极J0整体呈方形结构排列,从而有效降低R、G、B三个发光芯片对单元基板210面积的占用。
更进一步的,为节省连接线,并进一步减小单像素封装体21的体积,对单像素封装体21进行固晶操作的方法包括:通过锡膏对与第二电极J2和第三电极J3连接的发光芯片进行固晶和与公共电极J0连接的操作,通过银胶对与第一电极J1连接的发光芯片进行固晶操作,并通过金属线(金线或合金线)将与第一电极J1连接的发光芯片与公共电极J0电性连接。本实施例中,绿、蓝发光芯片通过锡膏固定在第二电极J2和第三电极J3上,并通过锡膏将绿、蓝发光芯片与公共电极J0连接,红色发光芯片通过银胶固定在第一电极J1上,并通过金线将红色发光芯片与公共电极J0连接。
另外,为提高显示模组100的整体发光均匀性,在选择各个单像素封装体21所用发光芯片时,使得构成同一封装模组200中的多个单像素封装体21彼此间相同种类的发光芯片的波长和亮度具有一致性,也即同种类的发光芯片的波长和亮度差比较小。
具体的,选取波长一致性的发光芯片的方法包括:
将同一颜色待选发光芯片中数量超过第一阈值的发光芯片的波长定义为参考波长,并根据不同的参考波长将待选发光芯片分为不同的选类;
当两选类的参考波长的波长差不大于第二阈值时,将数量较少的选类归入数量较多的选类;
将未归入选类中的每一发光芯片的波长分别与各个选类的参考波长比较,如果差值不大于第二阈值,则将该发光芯片归入该选类中;
根据下述公式一计算各个选类中发光芯片的标准波长A2,
A2=(A0*N0+A1*N2)/(N0+N2)(公式一)
其中,A0为选类的参考波长,N0为选类中发光芯片波长与参考波长相同的发光芯片的数量,A1为选类中所有发光芯片的平均波长,是选类中发光芯片波长最接近平均波长的发光芯片的数量;
从待选发光芯片中选取N个所需数量的发光芯片,所选发光芯片的参数满足如下公式二,
|(a1*n1+a2*n3……an)-N*A2|<=y(公式二)
其中,n1+n2+……=N,且n1、n2、……为整数,a1、a2……an为与各个所选发光芯片相对应的波长,y为经验常数。
例如,同一颜色待选发光芯片有120个,波长为475nm的有50个,波长为473nm的有30个,波长为472nm的有20个,波长为468nm的有20个,第一阈值为40,第二阈值为5nm。由于阈值是40,可归入选类的参考波长是475nm,与475nm波长相差不超过5nm的发光芯片划分为一类,因此,将30个波长为473nm的发光芯片和20个波长为472nm的发光芯片归入该选类。该选类发光芯片平均值为473.8,最接近平均值的发光芯片为473nm,所以,N2=30个,则A2=(A0*N0+A1*N2)/(N0+N2)=(475*50+473.8*30)/(50+30)=474.55nm。对于包含有四个单像素封装体21的封装模组200来说,现需要四个同色发光芯片,因此,当y值为1时,其中一选择方式为:3个475nm发光芯片与1个473nm发光芯片组成封装模组200,此时,根据上述公式二,|3*475+473-4*474.5|=0.8<1,所以符合要求。
以上所揭露的仅为本发明的优选实施例而已,当然不能以此来限定本发明之权利范围,因此依本发明申请专利范围所作的等同变化,仍属本发明所涵盖的范围。
Claims (10)
1.一种LED显示模组制作方法,其特征在于,包括:
将多个发光芯片封装在一单元基板上,形成一单像素封装体,在所述单像素封装体内的所述单元基板上,多个所述发光芯片共阴极或共阳极;
将若干所述单像素封装体封装在模组基板上,以得到包括若干所述单像素封装体的封装模组,在所述封装模组上,若干所述单像素封装体共阳极或共阴极;
将所述封装模组设置在显示基板上,以得到显示模组;
所述单像素封装体的封装方法包括:在所述单元基板上设置第一电极、第二电极、第三电极和公共电极,所述公共电极呈L型结构,所述第一电极为正装电极,所述公共电极的拐角正对所述第一电极。
2.根据权利要求1所述的LED显示模组制作方法,其特征在于,在得到所述封装模组后,所述方法还包括:
对所述封装模组进行切割;
将切割后的封装模组设置在所述显示基板上,以得到所述显示模组。
3.根据权利要求1所述的LED显示模组制作方法,其特征在于,所述封装模组的成型方法还包括:
对若干所述单像素封装体进行测试分选,得到单像素测试分选结果;
根据所述单像素测试分选结果,将筛选出的若干所述单像素封装体按序排布在所述模组基板上,以得到所述封装模组。
4.根据权利要求1所述的LED显示模组制作方法,其特征在于,所述单像素封装体的成型方法还包括:
对若干所述发光芯片进行测试分选,得到发光芯片测试分选结果;
根据所述发光芯片测试分选结果,将多个所述发光芯片封装在一单元基板上,形成所述单像素封装体。
5.根据权利要求1所述的LED显示模组制作方法,其特征在于,所述封装模组的成型方法还包括:
获取预设的所述单像素封装体之间的封装距离;
按照所述封装距离,将若干所述单像素封装体排布在所述模组基板上,以得到所述封装模组。
6.根据权利要求1所述的LED显示模组制作方法,其特征在于,所述封装模组的成型方法还包括:
将若干所述单像素封装体贴装在所述模组基板上;
在彼此间隔的两所述单像素封装体之间填充挡光材料,所述挡光材料用于遮挡所述单像素封装体的侧方发光面;
在所述单像素封装体上覆设封装层,所述封装层将所述单像素封装体和所述挡光材料封装在一起。
7.根据权利要求1所述的LED显示模组制作方法,其特征在于,位于一所述单像素封装体中的多个所述发光芯片包括:红光芯片、绿光芯片、和蓝光芯片;
所述红光芯片、绿光芯片、和蓝光芯片倒装或正装或混装在所述单元基板上。
8.根据权利要求1所述的LED显示模组制作方法,其特征在于,所述单像素封装体的封装方法包括:所述第一电极、所述第二电极和所述第三电极呈品字形排列,所述第二电极和所述第三电极分别位于第一电极的两侧,所述公共电极的两端分别靠近所述第二电极和所述第三电极。
9.一种LED显示模组,其特征在于,包括显示基板和设置在所述显示基板上的封装模组,所述封装模组包括模组基板、若干单像素封装体和外封装层,所述外封装层用于将若干所述单像素封装体封装在所述模组基板上,且在所述封装模组上,若干所述单像素封装体共阳极或共阴极;
所述单像素封装体包括单元基板、多个发光芯片和内封装层,所述内封装层用于将多个所述发光芯片封装在所述单元基板上,多个所述发光芯片共阴极或共阳极;所述单元基板上设置有第一电极、第二电极、第三电极和公共电极,所述公共电极呈L型结构,所述第一电极为正装电极,所述公共电极的拐角正对所述第一电极。
10.根据权利要求9所述的LED显示模组,其特征在于,所述第一电极、所述第二电极和所述第三电极呈品字形排列,所述第二电极和所述第三电极分别位于第一电极的两侧,所述公共电极的两端分别靠近所述第二电极和所述第三电极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111408984.3A CN114141912B (zh) | 2021-11-24 | 2021-11-24 | Led显示模组及制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111408984.3A CN114141912B (zh) | 2021-11-24 | 2021-11-24 | Led显示模组及制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114141912A CN114141912A (zh) | 2022-03-04 |
CN114141912B true CN114141912B (zh) | 2023-05-23 |
Family
ID=80391453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111408984.3A Active CN114141912B (zh) | 2021-11-24 | 2021-11-24 | Led显示模组及制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114141912B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114975701A (zh) * | 2022-08-02 | 2022-08-30 | 江西兆驰半导体有限公司 | 一种led芯片的封装方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201820787U (zh) * | 2010-08-26 | 2011-05-04 | 浙江英特来光电科技有限公司 | 共极式全彩贴片发光二极管 |
CN204102897U (zh) * | 2014-08-25 | 2015-01-14 | 深圳市奥蕾达科技有限公司 | 新型cob显示屏封装焊盘结构 |
CN107731990A (zh) * | 2017-11-24 | 2018-02-23 | 山西高科华烨电子集团有限公司 | 全彩cob显示屏灯珠封装焊盘结构 |
CN207068923U (zh) * | 2017-08-02 | 2018-03-02 | 深圳市晶台股份有限公司 | 一种新型全彩led光源封装结构及应用 |
CN207637835U (zh) * | 2017-11-24 | 2018-07-20 | 山西高科华烨电子集团有限公司 | 一种全彩cob显示屏灯珠封装焊盘结构 |
CN113328029A (zh) * | 2020-02-28 | 2021-08-31 | 惠州市聚飞光电有限公司 | Led封装器件 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103594464A (zh) * | 2013-11-25 | 2014-02-19 | 广东威创视讯科技股份有限公司 | 一种发光二极管的cob封装结构 |
CN106876375A (zh) * | 2017-03-28 | 2017-06-20 | 山东晶泰星光电科技有限公司 | 一种集成式rgb‑led显示屏 |
CN106847800A (zh) * | 2017-03-28 | 2017-06-13 | 山东晶泰星光电科技有限公司 | Qfn表面贴装式rgb‑led封装模组及其制造方法 |
CN106992169A (zh) * | 2017-04-27 | 2017-07-28 | 山东晶泰星光电科技有限公司 | 一种倒装rgb‑led封装模组及其显示屏 |
CN207425855U (zh) * | 2017-08-22 | 2018-05-29 | 山东晶泰星光电科技有限公司 | 一种四连体8引脚型rgb-led封装模组及其显示屏 |
JP6799627B2 (ja) * | 2018-02-26 | 2020-12-16 | 山東捷潤弘光電科技有限公司 | Rgb−ledパッケージモジュール及びそのディスプレイ |
CN109065528A (zh) * | 2018-08-14 | 2018-12-21 | 厦门凌阳华芯科技有限公司 | 一种led芯片封装及led显示器 |
TWI676845B (zh) * | 2018-12-27 | 2019-11-11 | 宏齊科技股份有限公司 | 用於led顯示屏的燈板模組 |
US11355686B2 (en) * | 2019-03-29 | 2022-06-07 | Seoul Semiconductor Co., Ltd. | Unit pixel having light emitting device, pixel module and displaying apparatus |
CN110740200B (zh) * | 2019-09-27 | 2021-02-26 | 华为技术有限公司 | 显示屏及电子设备 |
CN111525015B (zh) * | 2020-04-10 | 2021-09-17 | 浙江英特来光电科技有限公司 | 一种led全彩显示面板及其封装方法 |
CN113451217B (zh) * | 2020-07-24 | 2022-04-29 | 重庆康佳光电技术研究院有限公司 | 显示装置的制造方法及显示装置 |
CN112802944A (zh) * | 2021-02-02 | 2021-05-14 | 华南理工大学 | 一种高对比度的led显示器件及其制造方法和模组 |
-
2021
- 2021-11-24 CN CN202111408984.3A patent/CN114141912B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201820787U (zh) * | 2010-08-26 | 2011-05-04 | 浙江英特来光电科技有限公司 | 共极式全彩贴片发光二极管 |
CN204102897U (zh) * | 2014-08-25 | 2015-01-14 | 深圳市奥蕾达科技有限公司 | 新型cob显示屏封装焊盘结构 |
CN207068923U (zh) * | 2017-08-02 | 2018-03-02 | 深圳市晶台股份有限公司 | 一种新型全彩led光源封装结构及应用 |
CN107731990A (zh) * | 2017-11-24 | 2018-02-23 | 山西高科华烨电子集团有限公司 | 全彩cob显示屏灯珠封装焊盘结构 |
CN207637835U (zh) * | 2017-11-24 | 2018-07-20 | 山西高科华烨电子集团有限公司 | 一种全彩cob显示屏灯珠封装焊盘结构 |
CN113328029A (zh) * | 2020-02-28 | 2021-08-31 | 惠州市聚飞光电有限公司 | Led封装器件 |
Also Published As
Publication number | Publication date |
---|---|
CN114141912A (zh) | 2022-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6858456B2 (en) | Method for manufacturing a light emitting device | |
EP2400567B1 (en) | Phosphor selection for a Light-Emitting Device | |
EP1826834A2 (en) | Light emitting device package and method of manufacturing the same | |
CN210778585U (zh) | 发光二极管封装器件和显示装置 | |
US20120028375A1 (en) | Inspection method of light-emitting device and processing method after inspection of light-emitting device | |
EP1673816A1 (en) | Semiconductor device for emitting light and method for fabricating the same | |
JP4064373B2 (ja) | Ledパッケージ | |
CN109952641A (zh) | 发光二极管封装器件及发光装置 | |
US20190006326A1 (en) | Led package, led module and method for manufacturing led package | |
CN110600463A (zh) | 基于芯片堆叠的集成封装led显示面板 | |
CN114141912B (zh) | Led显示模组及制作方法 | |
KR20120008458A (ko) | 발광 디바이스의 제조 방법 | |
JP2016531450A (ja) | 集積バックライトユニット | |
JP2000349345A (ja) | 半導体発光装置 | |
KR100462394B1 (ko) | 백색 발광다이오드 및 그 제조방법 | |
CN210628304U (zh) | 基于芯片堆叠的集成封装led显示面板 | |
CN206497891U (zh) | Led模组和led封装组件 | |
US20030234431A1 (en) | Led package | |
JP4749975B2 (ja) | 発光ダイオードのパッケージ構造 | |
CN112798923A (zh) | 发光二极管晶圆以及发光二极管晶圆检测装置与方法 | |
US9502317B2 (en) | Method for manufacturing light emitting device | |
CN111403344A (zh) | 一种改善cob led显示屏色块的方法 | |
CN104183586A (zh) | 一种垂直结构发光二级管显示阵列 | |
TW201916341A (zh) | 顯示模組 | |
CN206282882U (zh) | Led封装组件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |