JP2022525851A - 発光素子を有するユニットピクセル、ピクセルモジュール及びディスプレイ装置 - Google Patents

発光素子を有するユニットピクセル、ピクセルモジュール及びディスプレイ装置 Download PDF

Info

Publication number
JP2022525851A
JP2022525851A JP2021552961A JP2021552961A JP2022525851A JP 2022525851 A JP2022525851 A JP 2022525851A JP 2021552961 A JP2021552961 A JP 2021552961A JP 2021552961 A JP2021552961 A JP 2021552961A JP 2022525851 A JP2022525851 A JP 2022525851A
Authority
JP
Japan
Prior art keywords
light emitting
layer
emitting element
emitting elements
transparent substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021552961A
Other languages
English (en)
Other versions
JPWO2020204512A5 (ja
JP7520030B2 (ja
Inventor
シク ホン，スン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Semiconductor Co Ltd
Original Assignee
Seoul Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Semiconductor Co Ltd filed Critical Seoul Semiconductor Co Ltd
Publication of JP2022525851A publication Critical patent/JP2022525851A/ja
Publication of JPWO2020204512A5 publication Critical patent/JPWO2020204512A5/ja
Application granted granted Critical
Publication of JP7520030B2 publication Critical patent/JP7520030B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本開示の一実施例に係るユニットピクセルは、透明基板；前記透明基板上に整列した複数の発光素子；前記各発光素子を前記透明基板に接着させる接着層；前記発光素子を覆い、前記接着層に接着された段差調節層；及び前記段差調節層上に配置され、前記各発光素子に電気的に接続された各接続層；を含み、前記段差調節層は、縁部に沿って凹凸パターンを有する。【選択図】図３ａ

Description

本発明は、ディスプレイ装置に関し、特に、発光素子を有するユニットピクセル、それを有するピクセルモジュール及びそれを有するディスプレイ装置に関する。
発光素子は、無機光源である発光ダイオードを用いた半導体素子であって、ディスプレイ装置、車両用ランプ、一般照明などの多くの分野に多様に用いられている。発光ダイオードは、寿命が長く、消費電力が低く、且つ応答速度が速いという長所を有するので、既存の光源に迅速に取って代わっている。
一方、従来の発光ダイオードは、ディスプレイ装置で主にバックライト光源として使用されていたが、近年、発光ダイオードを用いてイメージを直接具現するディスプレイ装置が開発されている。このようなディスプレイは、マイクロＬＥＤディスプレイと称されることもある。
ディスプレイ装置は、一般に、青色、緑色及び赤色の混合色を用いて多様な色を具現する。ディスプレイ装置は、多様なイメージを具現するために複数のピクセルを含み、各ピクセルは、青色、緑色及び赤色のサブピクセルを備える。これらのサブピクセルの色を通じて特定ピクセルの色が定められ、これらのピクセルの組み合わせによってイメージが具現される。
マイクロＬＥＤディスプレイの場合、各サブピクセルに対応してマイクロＬＥＤが２次元平面上に配列され、これによって、一つの基板上に数多くのマイクロＬＥＤが配置される必要がある。ところが、マイクロＬＥＤの大きさは、例えば、２００マイクロ以下、さらには１００マイクロ以下と非常に小さく、このような小さいサイズによって多様な問題が発生する。特に、小さい発光ダイオードをハンドリングすることは難しいので、ディスプレイ用パネル上に発光ダイオードを直接実装することが容易でない。
本開示の各実施例は、回路基板への実装に適したユニットピクセル及びそれを有するディスプレイ装置を提供する。
本開示の各実施例は、信頼性に優れたユニットピクセル及びそれを有するディスプレイ装置を提供する。
また、本開示は、不良の発光素子が実装されることを防止するためのユニットピクセル及びそれを有するディスプレイ装置を提供する。
本開示の一実施例に係るユニットピクセルは、透明基板；前記透明基板上に整列した複数の発光素子；前記各発光素子を前記透明基板に接着させる接着層；前記発光素子を覆い、前記接着層に接着された段差調節層；及び前記段差調節層上に配置され、前記各発光素子に電気的に接続された各接続層；を含み、前記段差調節層は、縁部に沿って凹凸パターンを有する。
本開示の他の実施例に係るユニットピクセルは、透明基板；前記透明基板上に整列し、互いに異なる色の光を放出する少なくとも３個の発光素子；前記各発光素子を前記透明基板に接着させる接着層；前記発光素子を覆い、前記接着層に接着された段差調節層；及び前記段差調節層上に配置され、前記各発光素子に電気的に接続された各接続層；を含み、前記少なくとも３個の発光素子は一列に配列される。
本開示の他の実施例に係るピクセルモジュールは、回路基板；前記回路基板上に配置された複数のユニットピクセル；及び前記複数のユニットピクセルを覆うカバー層；を含み、前記各ユニットピクセルのそれぞれは、透明基板；前記透明基板上に整列した複数の発光素子；前記各発光素子を前記透明基板に接着させる接着層；前記発光素子を覆い、前記接着層に接着された段差調節層；及び前記段差調節層上に配置され、前記各発光素子に電気的に接続された各接続層；を含み、前記段差調節層は、縁部に沿って凹凸パターンを有する。
本開示の他の実施例に係るディスプレイ装置は、パネル基板；及び前記パネル基板上に配列された複数のピクセルモジュール；を含み、前記各ピクセルモジュールは、それぞれ回路基板、前記回路基板上に配置された複数のユニットピクセル、及び前記複数のユニットピクセルを覆うカバー層を含み、前記各ユニットピクセルのそれぞれは、透明基板；前記透明基板上に整列した複数の発光素子；前記各発光素子を前記透明基板に接着させる接着層；前記発光素子を覆い、前記接着層に接着された段差調節層；及び前記段差調節層上に配置され、前記各発光素子に電気的に接続された各接続層；を含み、前記段差調節層は、縁部に沿って凹凸パターンを有する。
本開示の一実施形態に係るディスプレイ装置を説明するための概略的な平面図である。 本開示の一実施形態に係る発光素子を説明するための概略的な平面図である。 図２ａの切取線Ａ－Ａに沿った概略的な断面図である。 本開示の一実施形態に係るユニットピクセルを説明するための概略的な平面図である。 図３ａの切取線Ｂ－Ｂに沿った概略的な断面図である。 本開示の一実施形態に係るピクセルモジュールを説明するための概略的な平面図である。 、図４ａの切取線Ｃ－Ｃに沿った概略的な断面図である。 本開示の一実施形態に係るピクセルモジュールを説明するための概略的な背面図である。 本開示の一実施形態に係るピクセルモジュールを説明するための概略的な回路図である。 本開示の他の実施形態に係るピクセルモジュールを説明するための概略的な回路図である。 ユニットピクセルの多様な変形例を説明するための概略的な平面図である。 ユニットピクセルの多様な変形例を説明するための概略的な平面図である。 ユニットピクセルの多様な変形例を説明するための概略的な平面図である。 本開示の一実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の一実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の一実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の一実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の一実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の一実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の一実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の一実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の一実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の一実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の一実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の他の実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の他の実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の他の実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の他の実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の他の実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の他の実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の他の実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の他の実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の他の実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の他の実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の他の実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の他の実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の他の実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の他の実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の他の実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の他の実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の他の実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の他の実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の他の実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の他の実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の他の実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の他の実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 本開示の他の実施形態に係る各発光素子を転写する方法を説明するための概略的な断面図である。 発光素子の多様な変形例を説明するための概略的な平面図である。 発光素子の多様な変形例を説明するための概略的な平面図である。 発光素子の多様な変形例を説明するための概略的な平面図である。 発光素子の多様な変形例を説明するための概略的な平面図である。 発光素子の多様な変形例を説明するための概略的な平面図である。 発光素子の多様な変形例を説明するための概略的な平面図である。 発光素子の多様な変形例を説明するための概略的な平面図である。 発光素子の多様な変形例を説明するための概略的な平面図である。 発光素子の多様な変形例を説明するための概略的な平面図である。 発光素子の多様な変形例を説明するための概略的な平面図である。 発光素子の多様な変形例を説明するための概略的な平面図である。 発光素子の多様な変形例を説明するための概略的な平面図である。 発光素子の多様な変形例を説明するための概略的な平面図である。 発光素子の多様な変形例を説明するための概略的な平面図である。 発光素子の多様な変形例を説明するための概略的な平面図である。 本開示の他の実施形態に係るユニットピクセルを説明するための概略的な断面図である。 本開示の他の実施形態に係るピクセルモジュールを説明するための概略的な断面図である。
以下、添付の各図面を参照して本開示の各実施例を詳細に説明する。次に紹介する各実施例は、本開示の属する技術分野の通常の技術者に本開示の思想を十分に伝達するために例として提供されるものである。したがって、本開示は、以下で説明する各実施例に限定されず、他の形態に具体化することもできる。そして、各図面において、構成要素の幅、長さ、厚さなどは、便宜のために誇張して表現する場合がある。また、一つの構成要素が他の構成要素の「上部に」又は「上に」あると記載した場合、各部分において他の部分の「直上部に」又は「直上に」ある場合のみならず、各構成要素と他の構成要素との間に更に他の構成要素が介在した場合も含む。明細書全体にわたって同一の参照番号は、同一の構成要素を示す。
本開示の一実施例に係るユニットピクセルは、透明基板；前記透明基板上に整列した複数の発光素子；前記各発光素子を前記透明基板に接着させる接着層；前記発光素子を覆い、前記接着層に接着された段差調節層；及び前記段差調節層上に配置され、前記各発光素子に電気的に接続された各接続層；を含み、前記段差調節層は、縁部に沿って凹凸パターンを有する。
前記複数の発光素子は、互いに異なる色の光を放出する少なくとも３個の発光素子を含んでもよく、前記少なくとも３個の発光素子は一列に配列されてもよい。
さらに、前記複数の発光素子は、赤色、緑色及び青色を放出する発光素子を含んでもよい。
一方、前記各発光素子のそれぞれは、第１導電型半導体層、第２導電型半導体層及び前記第１導電型半導体層と第２導電型半導体層との間に介在した活性層を含む発光構造体；及び前記発光構造体上に配置された第１及び第２電極パッド；を含んでもよく、前記段差調節層は、前記第１及び第２電極パッドを露出させる各開口部を有し、前記各接続層は、前記段差調節層の各開口部を介して前記第１及び第２電極パッドに電気的に接続されてもよい。
また、前記各発光素子は、それぞれ複数個の連結チップを含んでもよい。
また、前記各発光素子のうちいずれか一つの各連結チップは、他の発光素子の各連結チップと異なる位置に整列されてもよい。
さらに、前記各発光素子上に整列された複数個の連結チップは、少なくとも一つの整列方向に対して非対称に配置されてもよい。
前記ユニットピクセルは、前記接着層と前記透明基板との間に配置された光遮断層をさらに含んでもよく、前記光遮断層は、前記発光素子で生成された光を透過する窓を有してもよい。
一実施例において、前記窓の幅は、前記発光素子の幅より狭くてもよい。他の実施例において、前記窓の幅は、前記発光素子の幅より広くてもよい。
前記ユニットピクセルは、前記段差調節層及び各接触層を覆う保護層をさらに含んでもよく、前記保護層は、前記各接触層上に位置する各開口部を有してもよい。
前記ユニットピクセルは、前記保護層の各開口部内に配置された各バンプをさらに含んでもよく、前記各バンプは、それぞれ前記各接触層に電気的に接続されてもよい。
本開示の他の実施例に係るユニットピクセルは、透明基板；前記透明基板上に整列し、互いに異なる色の光を放出する少なくとも３個の発光素子；前記各発光素子を前記透明基板に接着させる接着層；前記発光素子を覆い、前記接着層に接着された段差調節層；及び前記段差調節層上に配置され、前記各発光素子に電気的に接続された各接続層；を含み、前記段差調節層は、縁部に沿って凹凸パターンを有する。
前記透明基板は、サファイア基板であってもよい。
本開示の一実施例に係るピクセルモジュールは、回路基板；前記回路基板上に配置された複数のユニットピクセル；及び前記複数のユニットピクセルを覆うカバー層；を含み、前記ユニットピクセルのそれぞれは、透明基板；前記透明基板上に整列した複数の発光素子；前記各発光素子を前記透明基板に接着させる接着層；前記発光素子を覆い、前記接着層に接着された段差調節層；及び前記段差調節層上に配置され、前記各発光素子に電気的に接続された各接続層；を含み、前記段差調節層は、縁部に沿って凹凸パターンを有する。
前記ユニットピクセルは、前記段差調節層及び各接触層を覆う保護層をさらに含んでもよく、前記保護層は、前記各接触層上に位置する各開口部を有してもよい。
一実施例において、前記ピクセルモジュールは、前記各発光素子と前記回路基板とをボンディングするボンディング材をさらに含んでもよく、前記ボンディング材は、前記保護層の各開口部の少なくとも一部を充填することができる。
他の実施例において、前記ピクセルモジュールは、前記各発光素子と前記回路基板とをボンディングするボンディング材をさらに含んでもよく、前記ユニットピクセルは、前記保護層の各開口部内に配置された各バンプをさらに含み、前記回路基板は、上面に露出した各パッドを含み、前記ボンディング材は、前記各バンプと前記各パッドとをボンディングすることができる。
一方、前記回路基板は、底に配置された各ボトムパッドをさらに含んでもよく、前記各ボトムパッドの個数は、前記各パッドの個数より少なくてもよい。一例として、前記各ボトムパッドの個数は、前記各パッドの個数の１／２であってもよい。
一方、前記複数の発光素子は、互いに異なる色の光を放出する少なくとも３個の発光素子を含んでもよく、前記少なくとも３個の発光素子は一列に配列されてもよい。
本開示の一実施例に係るディスプレイ装置は、パネル基板；及び前記パネル基板上に配列された複数のピクセルモジュール；を含み、前記各ピクセルモジュールは、それぞれ回路基板、前記回路基板上に配置された複数のユニットピクセル、及び前記複数のユニットピクセルを覆うカバー層を含み、前記ユニットピクセルのそれぞれは、透明基板；前記透明基板上に整列した複数の発光素子；前記各発光素子を前記透明基板に接着させる接着層；前記発光素子を覆い、前記接着層に接着された段差調節層；及び前記段差調節層上に配置され、前記各発光素子に電気的に接続された各接続層；を含み、前記段差調節層は、縁部に沿って凹凸パターンを有する。
以下、添付の各図面を参照して本開示の実施例をより詳細に説明する。
図１は、本開示の一実施例に係るディスプレイ装置を説明するための概略的な平面図である。
図１を参照すると、ディスプレイ装置１００００は、パネル基板２１００及び複数のピクセルモジュール１０００を含む。
パネル基板２１００は、パッシブマトリックスの駆動又はアクティブマトリックスの駆動のための回路を含んでもよい。一実施例において、パネル基板２１００は、内部に配線及び抵抗を含んでもよく、他の実施例において、パネル基板２１００は、配線、トランジスタ及びキャパシタを含んでもよい。また、パネル基板２１００は、配置された回路に電気的に接続できる各パッドを上面に有してもよい。
複数のピクセルモジュール１０００がパネル基板２１００上に整列される。各ピクセルモジュール１０００は、回路基板１００１（図４ａ）、及び回路基板１００１上に配置された複数のユニットピクセル１００を含んでもよい。
また、各ユニットピクセル１００は、複数の発光素子１０（１０ａ、１０ｂ、１０ｃ）を含む。各発光素子１０は、互いに異なる色の光を放出する発光素子１０ａ、１０ｂ、１０ｃを含んでもよい。各ユニットピクセル１００内の各発光素子１０ａ、１０ｂ、１０ｃは、図１に示したように一列に配列されてもよい。特に、各発光素子１０ａ、１０ｂ、１０ｃは、イメージが具現されるディスプレイ画面に対して垂直方向に配列されてもよい。
以下では、ディスプレイ装置１００００内に配置された発光素子１０、ユニットピクセル１００及びピクセルモジュール１０００の順にディスプレイ装置１００００の各構成要素を詳細に説明する。
まず、図２ａは、本開示の一実施例に係る発光素子を説明するための概略的な平面図で、図２ｂは、図２ａの切取線Ａ－Ａに沿った概略的な断面図である。
図２ａ及び図２ｂを参照すると、発光素子１０（１０ａ、１０ｂ、１０ｃ）は、第１導電型半導体層２１、活性層２３、及び第２導電型半導体層２５を含む発光構造体を含む。また、発光素子１０は、オーミック接触層２７、絶縁層２９、第１電極パッド３１、及び第２電極パッド３３を含んでもよい。一方、各連結チップ５５ｂは、第１電極パッド３１及び第２電極パッド３３に対向して第１導電型半導体層２１側に配置されてもよい。
発光構造体、すなわち、第１導電型半導体層２１、活性層２３及び第２導電型半導体層２５は基板上に成長し得る。前記基板は、窒化ガリウム基板、ＧａＡｓ基板、Ｓｉ基板、サファイア基板、特にパターニングされたサファイア基板などの半導体成長用として使用可能な多様な基板であり得る。成長基板は、各半導体層から機械的研磨、レーザーリフトオフ、ケミカルリフトオフなどの技術を用いて分離されてもよい。但し、本発明はこれに限定されるものではなく、基板の一部が残留し、これが第１導電型半導体層２１の少なくとも一部を構成することもできる。
一実施例において、赤色光を放出する発光素子１０ａの場合、各半導体層は、ガリウムヒ素（ａｌｕｍｉｎｉｕｍ ｇａｌｌｉｕｍ ａｒｓｅｎｉｄｅ、ＡｌＧａＡｓ）、ガリウムヒ素リン化物（ｇａｌｌｉｕｍ ａｒｓｅｎｉｄｅ ｐｈｏｓｐｈｉｄｅ、ＧａＡｓＰ）、アルミニウムガリウムインジウムリン化物（ａｌｕｍｉｎｉｕｍ ｇａｌｌｉｕｍ ｉｎｄｉｕｍ ｐｈｏｓｐｈｉｄｅ、ＡｌＧａＩｎＰ）、又はガリウムリン化物（ｇａｌｌｉｕｍ ｐｈｏｓｐｈｉｄｅ、ＧａＰ）を含んでもよい。
緑色光を放出する発光素子１０ｂの場合、各半導体層は、インジウムガリウム窒化物（ＩｎＧａＮ）、ガリウム窒化物（ＧａＮ）、ガリウムリン化物（ＧａＰ）、アルミニウムガリウムインジウムリン化物（ＡｌＧａＩｎＰ）、又はアルミニウムガリウムリン化物（ＡｌＧａＰ）を含んでもよい。
一実施例において、青色光を放出する発光素子１０ｃの場合、半導体層は、ガリウム窒化物（ＧａＮ）、インジウムガリウム窒化物（ＩｎＧａＮ）、又は亜鉛セレン化物（ｚｉｎｃ ｓｅｌｅｎｉｄｅ、ＺｎＳｅ）を含んでもよい。
第１導電型と第２導電型は互いに反対の極性であって、第１導電型がｎ型である場合、第２導電型はｐ型になり、第１導電型がｐ型である場合、第２導電型はｎ型になる。
第１導電型半導体層２１、活性層２３及び第２導電型半導体層２５は、金属有機化学気相成長法（ＭＯＣＶＤ）などの公知の方法を用いてチャンバー内で基板上に成長し得る。また、第１導電型半導体層２１は、ｎ型不純物（例えば、Ｓｉ、Ｇｅ、Ｓｎ）を含み、第２導電型半導体層２５は、ｐ型不純物（例えば、Ｍｇ、Ｓｒ、Ｂａ）を含む。一実施例において、第１導電型半導体層２１は、ドーパントとしてＳｉを含むＧａＮ又はＡｌＧａＮを含んでもよく、第２導電型半導体層２５は、ドーパントとしてＭｇを含むＧａＮ又はＡｌＧａＮを含んでもよい。
図面では、第１導電型半導体層２１及び第２導電型半導体層２５がそれぞれ単一層であることを示すが、これらの層は、多重層であってもよく、又は超格子層を含んでもよい。活性層２３は、単一量子井戸構造又は多重量子井戸構造を含んでもよく、所望の波長を放出するように窒化物系半導体の組成比が調節される。例えば、活性層２３は、青色光、緑色光、赤色光又は紫外線を放出することができる。
第２導電型半導体層２５及び活性層２３は、メサＭ構造を有し、第１導電型半導体層２１上に配置されてもよい。メサＭは、第２導電型半導体層２５及び活性層２３を含み、図２ｂに示したように、第１導電型半導体層２１の一部を含んでもよい。メサＭは、第１導電型半導体層２１の一部領域上に位置し、メサＭの周囲に第１導電型半導体層２１の上面が露出してもよい。
一方、前記第１導電型半導体層２１は、表面テクスチャリングによる凹凸を有してもよい。表面テクスチャリングは、例えば、乾式エッチング工程を用いたパターニングによって行われてもよい。例えば、コーン状の各突出部が形成されてもよく、コーンの高さは２．５μｍ～３μｍ、コーンの間隔は１．５μｍ～２μｍ、コーンの底直径は約３μｍであってもよい。第１導電型半導体層２１の表面に凹凸を形成することによって色差を減少させることができる。第１乃至第３発光素子１０ａ、１０ｂ、１０ｃのいずれにおいても第１導電型半導体層に表面テクスチャリングが行われ得るが、これに限定されるものではなく、一部の発光素子では表面テクスチャリングが行われなくてもよい。
後述するユニットピクセル１００において第１乃至第３発光素子が一列に配列される場合、上記のように、表面テクスチャリングされた第１導電型半導体層を採用することによって左右の色差を減少させることができる。
また、前記メサＭは、第１導電型半導体層２１を露出させるビアホール２５ａを有してもよい。ビアホール２５ａは、メサＭの一側縁部の近くに配置されてもよいが、これに限定されるものではなく、メサＭの中央に配置されてもよい。
オーミック接触層２７は、第２導電型半導体層２５上に配置され、第２導電型半導体層２５にオーミック接触する。オーミック接触層２７は、単一層又は多重層で形成されてもよく、透明導電性酸化膜又は金属膜で形成されてもよい。透明導電性酸化膜としては、例えば、ＩＴＯ又はＺｎＯなどを例に挙げることができ、金属膜としては、Ａｌ、Ｔｉ、Ｃｒ、Ｎｉ、Ａｕなどの金属及びこれらの合金を例に挙げることができる。
絶縁層２９は、メサＭ及びオーミック接触層２７を覆う。さらに、絶縁層２９は、メサＭの周囲に露出した第１導電型半導体層２１の上面及び側面を覆うことができる。一方、絶縁層２９は、オーミック接触層２７を露出させる開口部２９ａ、及びビアホール２５ａ内で第１導電型半導体層２１を露出させる開口部２９ｂを有してもよい。絶縁層２９は、シリコン酸化膜又はシリコン窒化膜の単一層又は多重層で形成されてもよい。また、絶縁層２９は、分布ブラッグ反射器などの絶縁反射器を含んでもよい。
第１電極パッド３１及び第２電極パッド３３は絶縁層２９上に配置される。第２電極パッド３３は、開口部２９ａを介してオーミック接触層２７に電気的に接続されてもよく、第１電極パッド３１は、開口部２９ｂを介して第１導電型半導体層２１に電気的に接続されてもよい。
第１電極パッド３１及び／又は第２電極パッド３３は、単一層又は多重層の金属で形成されてもよい。第１電極パッド３１及び／又は第２電極パッド３３の材料としては、Ａｌ、Ｔｉ、Ｃｒ、Ｎｉ、Ａｕなどの金属及びこれらの合金などが使用されてもよい。
一方、各連結チップ５５ｂが発光素子１０上に形成されてもよい。図２ａに示したように、４個の連結チップ５５ｂが発光構造体上に配置されてもよい。
例えば、発光素子１０の略中心に一つの連結チップ５５ｂが配置され、第２電極パッド３３と重なる位置に２個の連結チップ５５ｂが配置され、第１電極パッド３１と重なる位置に一つの連結チップ５５ｂが配置される。３個の連結チップ５５ｂが外郭に三角形の形態で配置され、発光素子１０の中央に配置された連結チップ５５ｂは、前記３個の連結チップ５５ｂによって形成された三角形内に位置してもよい。
第２電極パッド３３と重なる位置に配置された２個の連結チップは、第２電極パッド３３の一側縁部付近に配置されてもよく、中心を通過する長い直線に対して互いに対向するように配置されてもよい。
一方、第１電極パッド３１と重なる位置に配置された連結チップは、第１電極パッド３１の一側縁部付近に配置されてもよく、中心を通過する長い直線から離れて配置されてもよい。
各連結チップ５５ｂは、それぞれ直角三角形の形状を有してもよく、発光素子１０の中心に配置された連結チップは、図示したように、他の各連結チップと反対方向に配置されてもよい。
各連結チップ５５ｂを用いて各発光素子１０を連結部から分離するとき、まず、第１電極パッド３１に重畳した連結チップが形成され、続いて、中心付近の連結チップが形成され、最後に、第２電極パッド３３に重畳する各連結チップが形成されてもよい。これによって、各発光素子１０を連結部から容易に分離することができ、発光素子に発生し得るクラックを防止することができる。
さらに、発光素子１０をピックアップ又は実装するとき、各連結チップの位置によって発光素子１０が不安定にピックアップ又は実装されるおそれがあり、これによってクラックが発生し得る。これに反して、発光素子１０の両側縁部及び発光素子１０の中心付近にそれぞれ連結チップを配置することによって発光素子１０を安定してピックアップ又は実装することができ、発光素子に発生するクラックを防止することができる。
このとき、４個の連結チップ５５ｂの全体面積は、発光素子１０の平面上の面積に対して０．８％であってもよい。
図２ａ及び図２ｂを参照して、各連結チップ５５ｂの位置に対して簡略に説明するが、本開示はこれに限定されるものではなく、各連結チップ５５ｂは多様な位置に多様な形状で配置され得る。また、各発光素子１０ａ、１０ｂ、１０ｃがいずれも同一に配置された各連結チップ５５ｂを含んでもよいが、本開示はこれに限定されるものではない。例えば、第１発光素子１０ａに配置された各連結チップ５５ｂは、第２及び第３発光素子１０ｂ、１０ｃに配置された各連結チップ５５ｂとは異なる位置に配置されてもよい。各連結チップ５５ｂの位置及び生成、各発光素子１０の転写方法に対しては後で再度説明する。
本開示の一実施例に係る発光素子１０を図面と共に簡略に説明したが、発光素子１０は、上述した層以外にも、付加的な機能を有する層をさらに含んでもよい。例えば、光を反射する反射層、特定の構成要素を絶縁するための追加絶縁層、ソルダーの拡散を防止するソルダー防止層などの多様な層がさらに含まれ得る。
また、フリップチップタイプの発光素子を形成するにおいて、多様な形態でメサを形成することができ、第１及び第２電極パッド３１、３３の位置や形状も多様に変更され得る。また、オーミック接触層２７は省略されてもよく、第２電極パッド３３が第２導電型半導体層２５に直接接触することもできる。また、第１電極パッド３１が第１導電型半導体層２１に直接接続することを示すが、まず、ビアホール２５ａに露出した第１導電型半導体層２１上に接触層が形成され、第１電極パッド３１が前記接触層に接続することもできる。
図３ａは、本開示の一実施例に係るユニットピクセル１００を説明するための概略的な平面図で、図３ｂは、図３ａの切取線Ｂ－Ｂに沿った概略的な断面図である。
図３ａ及び図３ｂを参照すると、ユニットピクセル１００は、透明基板１２１、第１乃至第３発光素子１０ａ、１０ｂ、１０ｃ、光遮断層１２３、接着層１２５、段差調節層１２７、各接続層１２９ａ、１２９ｂ、１２９ｃ、１２９ｄ、各バンプ１３３ａ、１３３ｂ、１３３ｃ、１３３ｄ、及び保護層１３１を含んでもよい。
ユニットピクセル１００は、第１乃至第３発光素子１０ａ、１０ｂ、１０ｃを含み、一つのピクセルを提供する。第１乃至第３発光素子１０ａ、１０ｂ、１０ｃは、互いに異なる色の光を放出し、これらはそれぞれサブピクセルに対応する。
透明基板１２１は、ＰＥＴ、ガラス基板、石英、サファイア基板などの光透過性基板である。透明基板１２１は、ディスプレイ装置１００００（図１）の光放出面に配置され、各発光素子１０ａ、１０ｂ、１０ｃから放出された光は、透明基板１２１を介して外部に放出される。透明基板１２１は、光放出面に凹凸ＰＲを含んでもよい。凹凸ＰＲを通じて光放出効率を向上させることができ、さらに均一な光を放出することができる。また、透明基板１２１は、反射防止コーティングを含んでもよく、又は、グレア防止層を含んだり、グレア防止処理が施されたものであったりしてもよい。透明基板１２１は、例えば、５０μｍ～５００μｍの厚さを有してもよい。
透明基板１２１が光放出面に配置されるので、透明基板１２１は回路を含まない。しかし、本開示は、これに限定されるものではなく、回路を含んでもよい。
一方、一つの透明基板１２１に一つのユニットピクセル１００が形成されたことを示すが、一つの透明基板１２１に複数のユニットピクセル１００が形成されてもよい。
光遮断層１２３は、カーボンブラックのように光を吸収する吸収物質を含んでもよい。光吸収物質は、各発光素子１０ａ、１０ｂ、１０ｃで生成された光が透明基板１２１と各発光素子１０ａ、１０ｂ、１０ｃとの間の領域で側面側に漏れることを防止し、ディスプレイ装置のコントラストを向上させる。
光遮断層１２３は、各発光素子１０ａ、１０ｂ、１０ｃで生成された光が透明基板１２１に入射されるように光進行経路のための窓１２３ａを有してもよく、このために、透明基板１２１上で透明基板１２１を露出させるようにパターニングされてもよい。窓１２３ａの幅は、発光素子の幅より狭くてもよいが、これに限定されるものではなく、発光素子の幅より大きいかそれと同一であってもよい。
また、光遮断層１２３の窓１２３ａは、各発光素子１０ａ、１０ｂ、１０ｃのアライメント位置を定義する。よって、各発光素子１０ａ、１０ｂ、１０ｃのアライメント位置を定義するための別途のアライメントマーカーを省略することができる。しかし、本開示は、これに限定されるものではなく、各発光素子１０ａ、１０ｂ、１０ｃをアライメントするための位置を提供するために各アライメントマーカーが透明基板１２１上に又は光遮断層１２３や接着層１２５上に提供されてもよい。
接着層１２５は、透明基板１２１上に設けられる。接着層１２５は、光遮断層１２３を覆うことができる。接着層１２５は、透明基板１２１の前面に設けられてもよいが、これに限定されるものではなく、透明基板１２１の縁部付近の領域を露出させるように一部領域に設けられてもよい。接着層１２５は、各発光素子１０ａ、１０ｂ、１０ｃを透明基板１２１に接着するために使用される。接着層１２５は、光遮断層１２３に形成された窓を充填することができる。
接着層１２５は、光透過性層で形成されてもよく、各発光素子１０ａ、１０ｂ、１０ｃから放出された光を透過させる。接着層１２５は、光を拡散させるために、ＳｉＯ２、ＴｉＯ２、ＺｎＯなどの拡散物質（ｄｉｆｆｕｓｅｒ）を含んでもよい。光拡散物質は、各発光素子１０ａ、１０ｂ、１０ｃが光放出面から観察されることを防止する。
一方、第１乃至第３発光素子１０ａ、１０ｂ、１０ｃが透明基板１２１上に配置される。第１乃至第３発光素子１０ａ、１０ｂ、１０ｃは、接着層１２５によって透明基板１２１に接着されてもよい。第１乃至第３発光素子１０ａ、１０ｂ、１０ｃは、光遮断層１２３の各窓１２３ａに対応して配置されてもよい。光遮断層１２３が省略された場合、各アライメントマーカーが各発光素子１０ａ、１０ｂ、１０ｃのアライメント位置を提供するために追加されてもよい。
第１乃至第３発光素子１０ａ、１０ｂ、１０ｃは、例えば、緑色発光素子、赤色発光素子、及び青色発光素子であってもよい。第１乃至第３発光素子１０ａ、１０ｂ、１０ｃのそれぞれの具体的な構成は、図２ａ及び図２ｂを参照して既に説明した通りであるので、これについての詳細な説明は省略する。
第１乃至第３発光素子１０ａ、１０ｂ、１０ｃは、図３ａに示したように、一列に配列されてもよい。特に、透明基板１２１がサファイア基板である場合、サファイア基板は、切断方向に沿って、結晶面によってきれいな各切断面（例えば、ｍ面）と、そうでない各切断面（例えば、ａ面）とを含んでもよい。例えば、四角形の形状で切断される場合、両側の二つの切断面（例えば、ｍ面）は、結晶面に沿ってきれいに切断可能であり、これらの切断面に対して垂直に配置された他の二つの切断面（例えば、ａ面）は、そうでない場合もある。この場合、サファイア基板１２１のきれいな各切断面が各発光素子１０ａ、１０ｂ、１０ｃの整列方向に並んでもよい。例えば、図３ａでは、きれいな各切断面（例えば、ｍ面）が上下に配置され、他の二つの切断面（例えば、ａ面）が左右に配置されてもよい。図１のディスプレイ上では、ディスプレイを観察する観察者の左右にきれいな各切断面が配置される。
第１乃至第３発光素子１０ａ、１０ｂ、１０ｃは、図２ａ及び図２ｂを参照して既に説明したものであってもよいが、これに限定されるものではなく、水平型又はフリップチップ構造の多様な発光素子が使用可能である。
段差調節層１２７は、第１乃至第３発光素子１０ａ、１０ｂ、１０ｃを覆う。段差調節層１２７は、各発光素子１０ａ、１０ｂ、１０ｃの第１及び第２電極パッド３１、３３を露出させる各開口部１２７ａを有する。段差調節層１２７は、各接続層１２９ａ、１２９ｂ、１２９ｃ、１２９ｄ及び各バンプ１３３ａ、１３３ｂ、１３３ｃ、１３３ｄを形成するために要求される。特に、段差調節層１２７は、各バンプ１３３ａ、１３３ｂ、１３３ｃ、１３３ｄが形成される位置の高さを均一化するために形成され得る。段差調節層１２７は、例えば、感光性ポリイミドで形成されてもよい。
段差調節層１２７は、図３ａに示したように、縁部に沿って凹凸パターンを有してもよい。凹凸パターンの形状は多様であり得る。また、凹凸パターンに形成された凹部の深さ及び幅、又は凸部の深さ及び幅が調節され得る。段差調節層１２７に形成された凹凸パターンは、段差調節層１２７が接着層１２５に加える圧縮応力を減少させ、段差調節層１２７及び接着層１２５の剥離を防止することができる。
段差調節層１２７は、図３ａに示したように、接着層１２５の縁部を部分的に露出させるように形成されてもよいが、これに限定されるものではない。特に、段差調節層１２７は、接着層１２５の縁部で取り囲まれた領域内に配置されてもよい。
各接続層１２９ａ、１２９ｂ、１２９ｃ、１２９ｄは、段差調節層１２７上に形成される。各接続層１２９ａ、１２９ｂ、１２９ｃ、１２９ｄは、段差調節層１２７の各開口部１２７ａを介して第１乃至第３発光素子１０ａ、１０ｂ、１０ｃの第１及び第２電極パッド３１、３３に接続することができる。
例えば、接続層１２９ａは、第１発光素子１０ａの第１導電型半導体層に電気的に接続し、接続層１２９ｂは、第２発光素子１０ｂの第１導電型半導体層に電気的に接続し、接続層１２９ｃは、第３発光素子１０ｃの第１導電型半導体層に電気的に接続することができ、接続層１２９ｄは、第１乃至第３発光素子１０ａ、１０ｂ、１０ｃの第２導電型半導体層に電気的に共通接続することができる。各接続層１２９ａ、１２９ｂ、１２９ｃ、１２９ｄは、段差調節層１２７上に共に形成されてもよく、例えば、Ａｕを含んでもよい。
各バンプ１３３ａ、１３３ｂ、１３３ｃ、１３３ｄは、それぞれ前記各接続層１２９ａ、１２９ｂ、１２９ｃ、１２９ｄ上に形成される。例えば、第１バンプ１３３ａは、接続層１２９ａを介して第１発光素子１０ａの第１導電型半導体層に電気的に接続されてもよく、第２バンプ１３３ｂは、接続層１２９ｂを介して第２発光素子１０ｂの第１導電型半導体層に電気的に接続されてもよく、第３バンプ１３３ｃは、接続層１２９ｃを介して第３発光素子１０ｃの第１導電型半導体層に電気的に接続されてもよい。一方、第４バンプ１３３ｄは、接続層１２９ｄを介して第１乃至第３発光素子１０ａ、１０ｂ、１０ｃの第２導電型半導体層に電気的に共通接続されてもよい。各バンプ１３３ａ、１３３ｂ、１３３ｃ、１３３ｄは、例えば、ＡｕＳｎ、ＳｎＡｇ、Ｓｎ、ＣｕＳｎ、ＣｕＮ、ＣｕＡｇ、Ｓｂ、Ｎｉ、Ｚｎ、Ｍｏ、Ｃｏ、ソルダーなどの金属及び／又は金属合金で形成されてもよい。
一方、保護層１３１は、各バンプ１３３ａ、１３３ｂ、１３３ｃ、１３３ｄの側面を覆い、段差調節層１２７を覆うことができる。また、保護層１３１は、段差調節層１２７の周囲に露出した接着層１２５を覆うことができる。保護層１３１は、例えば、感光性ソルダーレジスト（ＰＳＲ）で形成されてもよく、その結果、まず、保護層１３１を写真及び現像を通じてパターニングした後、各バンプ１３３ａ、１３３ｂ、１３３ｃ、１３３ｄを形成することができる。このために、保護層１３１は、各接続層１２９ａ、１２９ｂ、１２９ｃ、１２９ｄを露出させる各開口部を有するように形成され、各バンプ１３３ａ、１３３ｂ、１３３ｃ、１３３ｄが保護層１３１の各開口部内に形成されてもよい。各バンプ１３３ａ、１３３ｂ、１３３ｃ、１３３ｄは省略されてもよい。
保護層１３１は、光の漏れを防止するために白色反射物質又は黒色エポキシなどの光吸収物質で形成されてもよい。
図４ａは、本開示の一実施例に係るピクセルモジュール１０００を説明するための概略的な平面図で、図４ｂは、図４ａの切取線Ｃ－Ｃに沿った概略的な断面図で、図４ｃは、ピクセルモジュール１０００の背面図で、図４ｄは、ピクセルモジュール１０００の回路図である。
図４ａ及び図４ｂを参照すると、ピクセルモジュール１０００は、回路基板１００１、及び回路基板１００１上に配列された各ユニットピクセル１００を含む。さらに、ピクセルモジュール１０００は、各ユニットピクセル１００を覆うカバー層１０１０をさらに含んでもよい。
回路基板１００１は、パネル基板２１００と各発光素子１０ａ、１０ｂ、１０ｃとを電気的に連結するための回路を有してもよい。回路基板１００１内の回路は、多層構造で形成されてもよい。また、回路基板１００１は、各発光素子１０ａ、１０ｂ、１０ｃをパッシブマトリックス駆動方式で駆動するためのパッシブ回路、又は各発光素子１０ａ、１０ｂ、１０ｃをアクティブマトリックス駆動方式で駆動するためのアクティブ回路を含んでもよい。回路基板１００１は、表面に露出した各パッド１００３を含んでもよい。各パッド１００３は、その上に実装される各ユニットピクセル１００内の各バンプに対応して配列されてもよい。
各ユニットピクセル１００の具体的な構成は、図３ａ及び図３ｂを参照して説明した通りであるので、重複を避けるために、それについての詳細な説明は省略する。各ユニットピクセル１００は、回路基板１００１上に整列されてもよい。各ユニットピクセル１００は、図４ａに示したように２×２行列に配列されてもよいが、これに限定されるものではなく、２×３、３×３、４×４、５×５などの多様な行列に配列され得る。
各ユニットピクセル１００は、ボンディング材１００５によって回路基板１００１にボンディングされる。例えば、ボンディング材１００５は、各バンプ１３３ａ、１３３ｂ、１３３ｃ、１３３ｄを各パッド１００３にボンディングすることができる。各バンプ１３３ａ、１３３ｂ、１３３ｃ、１３３ｄがソルダーで形成された場合、ボンディング材１００５は省略されてもよい。
カバー層１０１０は、複数のユニットピクセル１００を覆う。カバー層１０１０は、各ユニットピクセル１００の間の光干渉を防止し、ディスプレイ装置のコントラストを向上させることができる。
カバー層１０１０は、例えば、ＤＦＳＲ（ｄｒｙ－Ｆｉｌｍ ｔｙｐｅ ｓｏｌｄｅｒ ｒｅｓｉｓｔ）、ＰＳＲ（ｐｈｏtｏｉｍａｇｅａｂｌｅ ｓｏｌｄｅｒ ｒｅｓｉｓｔ）、ＢＭ（ｂｌａｃｋ ｍａｔｅｒｉａｌ）又はエポキシモールディングコンパウンド（ＥＭＣ）などで形成されてもよい。カバー層１０１０は、例えば、ラミネーション、スピンコーティング、スリットコーティング、プリンティングなどの技術を用いて形成されてもよい。
ディスプレイ装置１００００は、図４ａ及び図４ｂに示した各ピクセルモジュール１０００を図１のパネル基板２１００上に実装することによって提供され得る。回路基板１００１は、各パッド１００３に連結された各ボトムパッドを有する。各ボトムパッドは、各パッド１００３に１対１で対応するように配置されてもよいが、共通接続を通じて各ボトムパッドの個数を減少させることができる。これに対して、２×２行列に配列された各ユニットピクセル１００を有するピクセルモジュール１０００は、例えば、図４ｃ及び図４ｄを参照して説明する。
図４ｃは、ピクセルモジュール１０００の背面図を示し、回路基板１００１の各ボトムパッドＣ１、Ｃ２、Ｒ１、Ｒ２、Ｇ１、Ｇ２、Ｂ１及びＢ２を示している。ピクセルモジュール１０００が２×２行列に配列されているので、全体４個のピクセルモジュールが回路基板１００１上に配列される。また、各ピクセルモジュール１０００上に３個の発光素子１０ａ、１０ｂ、１０ｃが配置され、４個のバンプ１３３ａ、１３３ｂ、１３３ｃ、１３３ｄが配置される。よって、回路基板１００１上には、４個のユニットピクセル１００の各バンプである１６個に該当する各パッド１００３が提供される。これに反して、各ボトムパッドは、８個のみが配置されてもよく、これらの８個のボトムパッドがパネル基板２１００に連結され、それぞれの発光素子１０ａ、１０ｂ、１０ｃを個別的に駆動することができる。
図４ｄは、一実施例において、各発光素子１０ａ、１０ｂ、１０ｃが各ボトムパッドＣ１、Ｃ２、Ｒ１、Ｒ２、Ｇ１、Ｇ２、Ｂ１及びＢ２に連結された概略的な回路図を示す。
図４ｄを参照すると、ボトムパッドＣ１は、左側の列に配置された各発光素子１０ａ、１０ｂ、１０ｃの各カソードに共通接続し、ボトムパッドＣ２は、右側の列に配置された各発光素子１０ａ、１０ｂ、１０ｃの各カソードに共通接続する。
一方、上側の行に配置された各ユニットピクセル１００において、第１発光素子１０ａの各アノードにボトムパッドＢ１が接続され、第２発光素子１０ｂの各アノードにボトムパッドＧ１が接続され、第３発光素子１０ｃの各アノードにボトムパッドＲ１が接続されてもよい。
また、下側の行に配置された各ユニットピクセル１００において、第１発光素子１０ａの各アノードにボトムパッドＢ２が接続され、第２発光素子１０ｂの各アノードにボトムパッドＧ２が接続され、第３発光素子１０ｃの各アノードにボトムパッドＲ２が接続されてもよい。
ここで、各ボトムパッドＲ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２は、それぞれ赤色、緑色及び青色発光素子に連結される各パッドを示すためのものである。但し、赤色、緑色及び青色発光素子の配列は変更されてもよく、これによって、各ボトムパッドＲ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２が連結される位置も変更され得る。例えば、図４ｄの回路図は、第１発光素子１０ａが青色発光素子で、第２発光素子１０ｂが緑色発光素子で、第３発光素子１０ｃが赤色発光素子であることを想定し、各ボトムパッドを示している。これと異なり、第１発光素子１０ａが青色発光素子であってもよく、第３発光素子１０ｃが赤色発光素子であってもよく、この場合、ボトムパッドＲ１、Ｒ２とボトムパッドＢ１、Ｂ２の位置が互いに変わり得る。
本実施例によると、各ボトムパッドＣ１、Ｃ２が各列内の各発光素子の各カソードに共通接続され、各ボトムパッドＲ１、Ｇ１、Ｂ１、Ｒ２、Ｂ２、Ｇ２のそれぞれが二つの発光素子の各アノードに共通接続されることによって、各ボトムパッドの全体の個数を減少させながらもそれぞれの発光素子１０ａ、１０ｂ、１０ｃを独立的に駆動することができる。
一方、本実施例では、各ボトムパッドＣ１、Ｃ２が各発光素子の各カソードに連結され、各ボトムパッドＲ１、Ｇ１、Ｂ１、Ｒ２、Ｂ２、Ｇ２が各発光素子の各アノードに連結されたことを図示及び説明するが、図４ｅに示したように、各ボトムパッドＣ１、Ｃ２が各発光素子の各アノードに連結され、各ボトムパッドＲ１、Ｇ１、Ｂ１、Ｒ２、Ｂ２、Ｇ２が各発光素子の各カソードに連結されてもよい。
ここでは、各ユニットピクセル１００が２×２行列に配列された場合のピクセルモジュール１０００に対して説明するが、各ユニットピクセル１００が３×３や５×５などの他の行列に配列された場合にも、共通接続回路を用いて各ボトムパッドの個数を減少させることができる。
ピクセルモジュール１０００内の各発光素子１０ａ、１０ｂ、１０ｃは、パネル基板２１００上に配置された駆動ＩＣによって個別的に駆動することができ、複数のピクセルモジュール１０００によってイメージが具現され得る。
図５ａ、図５ｂ及び図５ｃは、それぞれユニットピクセルの多様な変形例を説明するための概略的な平面図である。特に、図５ａ、図５ｂ及び図５ｃは、段差調節層１２７の凹凸パターンの多様な変形例を示す。
すなわち、図５ａに示したように、段差調節層１２７ａは、相対的に広い凹凸パターンを有してもよい。特に、段差調節層１２７ａの各コーナーには、相対的に狭く且つ細い部分が配置され、これによって、段差調節層１２７ａのコーナーにストレスが集中することを防止することができる。
また、段差調節層１２７ａの凹部及び凸部は、一定の半径を有する円弧状を有してもよく、凹部と凸部の半径は、互いに同一であってもよく、互いに異なってもよい。
一方、図５ｂに示したように、段差調節層１２７ｂは、凹部の底部分が平らであってもよい。さらに、図５ｃに示したように、段差調節層１２７ｃの凹凸パターンは鋸歯状であってもよい。
段差調節層１２７の凹凸パターンは、多様に変形可能であり、特に、段差調節層１２７が収縮する間に各コーナーにストレスが集中することを防止するように形成され得る。
一方、図２ａ及び図２ｂを参照して説明した発光素子１０は、第１及び第２電極パッド３１、３３が配置された発光構造体面の反対側面に連結チップ５５ｂを有するが、連結チップ５５ｂは、第１及び第２電極パッド３１、３３が配置された面と同一面側に配置されてもよい。連結チップ５５ｂが形成される位置は各発光素子１０の転写方法と関連しており、後述する発光素子１０の転写方法を通じて理解することができる。
図６ａ乃至図６ｋは、本開示の一実施例に係る発光素子の転写方法を説明するための概略的な断面図である。
図６ａを参照すると、基板５１上に発光素子１０が形成される。基板５１は、発光素子１０を成長させるための基板であってもよい。基板５１は、例えば、ＡｌＩｎＧａＮ系列の半導体層を成長させるためのサファイア基板やＧａＮ基板、又は、ＡｌＩｎＧａＰ系列の各半導体層を成長させるためのＧａＡｓ基板であってもよい。例えば、発光素子１０が青色発光素子や緑色発光素子である場合は、サファイア基板又はＧａＮ基板が用いられてもよく、発光素子１０が赤色発光素子である場合は、ＧａＡｓ基板が用いられてもよい。
図６ｂを参照すると、基板５１上に複数の発光素子１０を覆うように第１マスク層５３が形成される。第１マスク層５３は、複数の発光素子１０を完全に覆うように形成され、各発光素子１０の上面に所定の厚さを有するように形成されてもよい。
図６ｃを参照すると、第１マスク層５３に複数のホールＨを形成する。複数のホールＨは、それぞれ複数の発光素子１０の上部に形成されてもよく、各発光素子１０上に少なくとも一つのホールＨが形成されてもよい。本実施例において、各発光素子１０上に３個のホールＨが形成され、３個のホールＨは、各発光素子１０が配列された少なくとも一つの方向に対して非対称に配置される。ここで、３個のホールＨは、図面において各発光素子１０が配列された方向に垂直な方向に対して非対称に配置される。
第１マスク層５３は、感光性物質で形成されてもよく、フォトリソグラフィ工程を通じて複数のホールＨが形成されてもよい。複数のホールＨは、露光及び現像工程を通じて形成されてもよいが、必ずしもこれに限定されるものではなく、エッチング工程を通じて形成されてもよい。複数のホールＨは、図示したように、三角形の形状に形成されてもよい。しかし、複数のホールＨは必ずしも３個に限定されるものではない。
図６ｄを参照すると、第１マスク層５３上に連結層５５を形成する。連結層５５は、第１マスク層５３に形成された複数のホールＨを充填しながら第１マスク層５３上に形成される。少なくとも一つのホールＨが各発光素子１０の上部に形成されるので、連結層５５は、発光素子１０の上部に形成された少なくとも一つのホールＨを介して発光素子１０に連結されてもよい。連結層５５を形成する間、ホールＨを充填することによって、発光素子１０に連結される連結部５５ａが共に形成される。
連結層５５は、ＰＤＭＳ（ｐｏｌｙ ｄｉｍｅｔｈｙｌｐｏｌｙｓｉｌｏｘａｎｅ）、エポキシ（ｅｐｏｘｙ）、アクリル（ａｃｒｒｌ）、カラーポリイミド（ｃｏｌｏｒ ｐｏｌｙｉｍｉｄｅ）などの有機物で形成されてもよいが、これに限定されない。ここで、連結層５５は、光透過率が９０％以上であってもよく、屈折率が１．４～１．７であってもよい。
図６ｅを参照すると、連結層５５の上部に第１一時基板５７が結合される。第１一時基板５７は、ＰＥＴ、ＰＥＮ、ＰＩシートなどのポリマー基板であってもよく、ガラス、ＰＣ、ＰＭＭＡなどの基板であってもよい。第１一時基板５７が連結層５５の上部に結合されると、真空状態で連結層５５に生成され得る気泡を除去し、第１マスク層５３の融点より低い温度で連結層５５の硬化過程が行われ得る。この過程で、第１一時基板５７が連結層５５に結合されてもよい。
第１一時基板５７が連結層５５に結合されると、図６ｆのように、基板５１を各発光素子１０から除去する。基板５１は、レーザーリフトオフ工程や湿式エッチング工程を通じて除去することができる。例えば、基板５１がサファイア基板である場合は、レーザーリフトオフ工程又はケミカルリフトオフ工程で基板５１が除去されてもよく、基板５１がＧａＡｓ基板である場合は、湿式エッチング工程でＧａＡｓ基板が除去されてもよい。
図６ｇを参照すると、基板５１が除去された状態で、第１マスク層５３を各発光素子１０から除去する。第１マスク層５３は、アセトン、専用ストリッパー（ｓｔｒｉｐｅｒ）、エッチングなどの方式を通じて除去することができる。第１マスク層５３が除去されることによって、図示したように、各発光素子１０は、少なくとも一つの連結部５５ａによって連結層５５に連結されて維持される。
このように第１マスク層５３が各発光素子１０から除去された後、図６ｈを参照すると、各発光素子１０の下部に第２一時基板５９を結合する。第２一時基板５９は、ラバー（ｒｕｂｂｅｒ）やＵＶシートであってもよく、又は、ＰＥＴ、ＰＥＮ、ＰＩシートなどのポリマー基板や、ガラス、ＰＣ、ＰＭＭＡなどの基板であってもよい。
第２一時基板５９と各発光素子１０との結合が完了すると、図６ｉに示したように、第２一時基板５９を用いて各発光素子１０を連結層５５から分離する。各発光素子１０が結合された第２一時基板５９に、第１一時基板５７の反対方向、すなわち、下側方向に外力を加えることによって、各発光素子１０に連結された少なくとも一つの連結部５５ａが切断され、各発光素子１０が連結層５５から分離される。
第２一時基板５９に加えられる外力は、図示したように、第２一時基板５９の一側で連結層５５に垂直な方向に加えられてもよい。したがって、各発光素子１０に連結された少なくとも一つの連結部５５ａが第２一時基板５９の一側から順次切れる方式で各発光素子１０が連結層５５から分離され得る。
図６ｊを参照すると、連結層５５から分離された各発光素子１０は、第２一時基板５９上に所定の間隔を有して配置される。一方、各発光素子１０上には、連結部５５ａが切れつつ残った残余物である連結チップ５５ｂが形成されてもよい。したがって、連結チップ５５ｂは、連結層５５と同一の物質であって、外力によって連結部５５ａが切れつつ形成されることによって、各連結チップ５５ｂの厚さは、不規則的でありながら互いに異なり得る。
そして、図６ｊ及び図６ｋを参照すると、第２一時基板５９上に配置された各発光素子１０のうち一部を、ピックアップ部７０を用いて他の基板に転写する。ピックアップ部７０は、例えば、エラストマースタンプを含んでもよい。
ピックアップ部７０は、複数の発光素子１０のうち一部をピックアップして転写するが、透明基板１２１上に配置される間隔に合わせて各発光素子１０を選択的にピックアップする。それによって、図示したように、ピックアップ部７０は、隣接した各発光素子１０を共にピックアップすることなく、一定距離だけ離れた各発光素子１０を一度にピックアップする。ピックアップされる各発光素子１０の間隔は、各発光素子１０が転写される透明基板１２１内の各ピクセルの間隔によって変わり得る。
透明基板１２１上には、複数のユニットピクセル１００に対応するように各発光素子１０が配列された後、各ピクセル単位で透明基板１２１が切断されることによってユニットピクセル１００が形成され得る。よって、各発光素子１０は、各ユニットピクセル１００に対応するように透明基板１２１上に転写される。
ピックアップ部７０は、各ユニットピクセル１００の間隔に合わせて各発光素子１０をピックアップするが、一つのユニットピクセル１００に第１発光素子１０ａ、第２発光素子１０ｂ及び第３発光素子１０ｃのうち一つが配置されるようにピックアップすることができる。
本開示において、各発光素子１０は、第１及び第２電極パッド３１、３３が上部に配置された状態でピックアップされ、また、この状態で透明基板１２１上に転写され得る。これによって、発光構造物で生成された光が透明基板１２１を介して外部に放出され得る。他の実施例において、各発光素子１０は回路基板に実装されてもよく、この場合、第１及び第２電極パッド３１、３３が回路基板に向かって実装されてもよい。このために、ピックアップ部７０を用いて各発光素子１０を回路基板に実装する過程に追加の一時基板が用いられてもよい。すなわち、まず、ピックアップ部７０を通じてピックアップされた各発光素子１０を追加の一時基板上に各ユニットピクセル１００の間隔で配置することができる。その後、前記追加の一時基板に配置された各発光素子１０を回路基板に一度に転写することができる。これによって、各発光素子１０は、第１及び第２電極パッド３１、３３が回路基板に接合されるように転写され得る。
図７ａ乃至図７ｌは、他の実施例に係る発光素子の転写方法を説明するための概略的な断面図である。
図７ａを参照すると、基板５１上に発光素子１０が成長する。基板５１は、発光素子１０の各半導体層を成長させるための基板であってもよい。発光素子１０が青色発光素子又は緑色発光素子である場合は、サファイア基板又はＧａＮ基板が用いられてもよく、発光素子１０が赤色発光素子である場合は、ＧａＡｓ基板が用いられてもよい。
図７ｂを参照すると、基板５１上に複数の発光素子１０を覆うように第１マスク層５３が形成される。第１マスク層５３は、複数の発光素子１０を全て覆うように形成され、各発光素子１０の上面に所定の厚さを有するように形成されてもよい。
次いで、図７ｃを参照すると、第１マスク層５３に複数のホールＨが形成される。各発光素子１０上に少なくとも一つのホールＨが形成されてもよい。本開示において、各発光素子１０上に３個のホールＨが形成され、３個のホールＨは、各発光素子１０が配列された少なくとも一つの方向に対して非対称に配置される。ここで、３個のホールＨは、図面において各発光素子１０が配列された方向に垂直な方向に対して非対称に配置される。
第１マスク層５３は、感光性物質で形成されてもよく、フォトリソグラフィ工程を通じて複数のホールＨが形成されてもよい。例えば、各ホールＨは、写真及び現像工程を通じて形成されてもよいが、これに限定されるものではなく、エッチング工程を通じて形成されてもよい。複数のホールＨは、図示したように、三角形の形状に形成されてもよい。
図７ｄを参照すると、第１マスク層５３上に連結層５５が形成される。連結層５５は、第１マスク層５３に形成された複数のホールＨを充填しながら第１マスク層５３上に形成される。複数のホールＨがそれぞれ発光素子１０の上部に形成されるので、連結層５５は、発光素子１０の上部に形成された少なくとも一つのホールＨを介して各発光素子１０に連結され得る。連結層５５の一部は、発光素子１０の上部に形成された少なくとも一つのホールＨを充填することによって連結部５５ａを形成する。
連結層５５は、ＰＤＭＳ（ｐｏｌｙ ｄｉｍｅｔｈｙｌｐｏｌｙｓｉｌｏｘａｎｅ）、エポキシ、アクリル、カラーポリイミドなどの有機物で形成されてもよいが、これに限定されない。ここで、連結層５５は、光透過率が９０％以上であってもよく、屈折率は１．４～１．７であってもよい。
図７ｅを参照すると、連結層５５の上部に第１一時基板５７が結合される。第１一時基板５７は、ＰＥＴ、ＰＥＮ、ＰＩシートなどのポリマー基板であってもよく、ガラス、ＰＣ、ＰＭＭＡなどの基板であってもよい。第１一時基板５７と連結層５５との間には、フィルム部６１及びバッファー部６３がそれぞれ配置されてもよい。例えば、連結層５５の上部にフィルム部６１が配置され、フィルム部６１の上部にバッファー部６３が配置され、バッファー部６３の上部に第１一時基板５７が配置されてもよい。バッファー部６３は、熱やＵＶの照射によって溶ける物質で形成されてもよい。
第１一時基板５７が連結層５５の上部に結合されると、真空状態で連結層５５に生成され得る気泡を除去し、第１マスク層５３の融点より低い温度で連結層５５の硬化過程が行われ得る。この過程で、第１一時基板５７が連結層５５に結合されてもよい。
そして、図７ｆを参照すると、基板５１を各発光素子１０から除去する。基板５１は、レーザーリフトオフ工程や湿式エッチング工程を通じて除去することができる。例えば、基板５１がサファイア基板である場合は、レーザーリフトオフ工程又はケミカルリフトオフ工程などで除去されてもよく、基板５１がＧａＡｓ基板である場合は、湿式エッチング工程で除去されてもよい。
図７ｇを参照すると、基板５１が除去された状態で、第１マスク層５３を各発光素子１０から除去する。第１マスク層５３は、アセトン、専用ストリッパー、乾式エッチングなどの方式を通じて除去されてもよい。これによって、図示したように、各発光素子１０は、各発光素子１０に連結された少なくとも一つの連結部５５ａによって連結層５５に連結されて維持される。
図７ｈを参照すると、上部に結合された第１一時基板５７が除去される。第１一時基板５７は、熱やＵＶの照射によって除去されてもよい。バッファー部６３が熱やＵＶの照射によって溶ける物質で形成されることによって、フィルム部６１が損傷することなく第１一時基板５７を除去することができる。
図７ｉを参照すると、各発光素子１０の下部に第２一時基板５９が結合される。第２一時基板５９は、ラバーやＵＶシートであってもよく、又は、ＰＥＴ、ＰＥＮ、ＰＩシートなどのポリマー基板や、ガラス、ＰＣ、ＰＭＭＡなどの基板であってもよい。
第２一時基板５９が各発光素子１０に結合されると、図７ｊに示したように、第２一時基板５９を用いて各発光素子１０を連結層５５から分離する。各発光素子１０が結合された第２一時基板５９に対して下側方向に外力を加えることによって、各発光素子１０に連結された少なくとも一つの連結部５５ａが切断されながら各発光素子１０が連結層５５から分離される。
第２一時基板５９に加えられる外力は、図示したように、第２一時基板５９の一側に対して連結層５５に垂直な方向に加えられてもよい。したがって、各発光素子１０に連結された各連結部５５ａが順次切れる方式で各発光素子１０が連結層５５から分離され得る。
図７ｋを参照すると、連結層５５から分離された各発光素子１０は、第２一時基板５９上に所定の間隔を有して配置される。各発光素子１０上には、連結部５５ａが切れつつ残った残余物である連結チップ５５ｂが少なくとも一つ形成されてもよい。連結チップ５５ｂは、連結層５５と同一の物質であって、外力によって連結部５５ａが切れつつ形成されることによって、各連結チップ５５ｂの厚さは互いに異なり得る。また、図示したように、各連結チップ５５ｂの厚さは、第１及び第２電極パッド３１、３３の厚さより小さくてもよい。
そして、図７ｋ及び図７ｌを参照すると、第２一時基板５９上に配置された各発光素子１０のうち一部を、ピックアップ部７０を用いて他の基板に転写する。転写される基板は、透明基板１２１であってもよいが、これに限定されるものではない。透明基板１２１上にユニットピクセル１００の単位で各発光素子１０が転写された後、透明基板１２１がユニットピクセル１００の単位で切断されてもよい。
図８ａ乃至図８ｋは、他の実施例に係る発光素子の転写方法を説明するための概略的な断面図である。
図８ａを参照すると、基板５１上に発光素子１０が形成される。基板５１は、発光素子１０の各半導体層を成長させるための基板であって、サファイア基板、ＧａＮ基板又はＧａＡｓ基板であってもよい。例えば、基板５１は、発光素子１０が青色発光素子又は緑色発光素子である場合、サファイア基板であってもよく、発光素子１０が赤色発光素子である場合、ＧａＡｓ基板であってもよい。
図８ｂを参照すると、基板５１上に複数の発光素子１０を覆う第１マスク層５３が形成される。第１マスク層５３は、複数の発光素子１０を全て覆うように形成され、各発光素子１０の上面に所定の厚さを有するように形成されてもよい。第１マスク層５３は、例えば、感光性物質で形成されてもよい。
図８ｃを参照すると、第１マスク層５３上に第１一時基板５７が結合される。第１一時基板５７は、ＰＥＴ、ＰＥＮ、ＰＩシートなどのポリマー基板であってもよく、ガラス、ＰＣ、ＰＭＭＡなどの基板であってもよい。第１一時基板５７と第１マスク層５３との間にはバッファー部６３が配置されてもよい。したがって、第１マスク層５３の上部にバッファー部６３が配置され、バッファー部６３の上部に第１一時基板５７が配置され得る。
図８ｄを参照すると、基板５１を各発光素子１０から除去する。基板５１は、レーザーリフトオフ工程や湿式エッチング工程などを通じて除去されてもよい。基板５１がサファイア基板である場合、基板５１はレーザーリフトオフ工程又はケミカルリフトオフ工程などで除去され、基板５１がＧａＡｓ基板である場合、基板５１は湿式エッチング工程で除去されてもよい。
図８ｅを参照すると、基板５１が除去されることによって、各発光素子１０の下面及び第１マスク層５３の下面が露出し得る。このように露出した各発光素子１０及び第１マスク層５３の下部に第２マスク層６５が形成される。第２マスク層６５は、各発光素子１０の下面を覆い、第１マスク層５３より薄く形成されてもよい。
図８ｆを参照すると、第２マスク層６５に複数のホールＨが形成される。各発光素子１０の下部に少なくとも一つのホールＨが形成されてもよい。本開示において、各発光素子１０の下部に３個のホールＨが形成され、３個のホールＨは、発光素子１０が配列された少なくとも一つの方向に対して非対称に配置される。ここで、３個のホールＨは、図面に示した各発光素子１０の配列方向に垂直な方向に対して非対称に配置される。
第２マスク層６５は、第１マスク層５３と同様に感光性物質で形成されてもよく、フォトリソグラフィ工程を通じて複数のホールＨが形成されてもよい。複数のホールＨは、図示したように、三角形の形状に形成されてもよい。
図８ｇを参照すると、第２マスク層６５の下部に連結層５５を形成する。連結層５５は、第２マスク層６５に形成された複数のホールＨを充填しながら第２マスク層６５の下部に形成される。複数のホールＨがそれぞれ発光素子１０の下部に形成されるので、連結層５５は、発光素子１０の下部に形成された少なくとも一つのホールＨを介して各発光素子１０と連結され得る。ホールＨを充填する各連結部５５ａが連結層５５と共に形成される。各連結部５５ａは、第１導電型半導体層２１に直接接触することができる。
連結層５５は、ＰＤＭＳ（ｐｏｌｙ ｄｉｍｅｔｈｙｌｐｏｌｙｓｉｌｏｘａｎｅ）、エポキシ、アクリル、カラーポリイミドなどの有機物を含んでもよいが、これに限定されない。ここで、連結層５５は、光透過率が９０％以上であってもよく、屈折率が１．４～１．７であってもよい。
そして、連結層５５の下部に第２一時基板５９が結合される。第２一時基板５９は、第１一時基板５７と同様のＰＥＴ、ＰＥＮ、ＰＩシートなどのポリマー基板であってもよく、ガラス、ＰＣ、ＰＭＭＡなどの基板であってもよい。
図８ｈを参照すると、上部に結合された第１一時基板５７を除去する。第１一時基板５７は、熱やＵＶの照射によって除去することができる。バッファー部６３が熱やＵＶの照射によって溶ける物質で形成されることによって、第１マスク層５３から第１一時基板５７を除去することができる。
図８ｉを参照すると、第１マスク層５３及び第２マスク層６５を各発光素子１０から除去する。第１マスク層５３及び第２マスク層６５は、アセトン、専用ストリッパー、乾式エッチングなどの方式を通じて除去することができる。図示したように、各発光素子１０は、各発光素子１０に連結された少なくとも一つの連結部５５ａによって連結層５５に連結されて維持される。
このように第１及び第２マスク層５３、６５が除去されると、図８ｊに示したように、各発光素子１０は、第２一時基板５９の上部に連結層５５と連結部５５ａによって連結された状態で配置される。第２一時基板５９の上部に配置された各発光素子１０のうち一部は、ピックアップ部７０を用いて他の基板に転写することができる。
図８ｋを参照すると、ピックアップ部７０によってピックアップされた各発光素子１０は、それぞれ連結層５５から連結部５５ａが切れつつ連結層５５から分離される。ピックアップ部７０は、各発光素子１０の上部で各発光素子１０をピックアップし、連結部５５ａは発光素子１０の下部に配置される。それによって、各発光素子１０の下部に少なくとも一つの連結チップ５５ｂが形成され得る。
その後、ピックアップ部７０によってピックアップされた各発光素子１０が透明基板１２１に転写されてもよく、各ユニットピクセル１００は、透明基板１２１が個別的なユニットピクセル１００の単位で切断されることによって提供され得る。
上記で説明した発光素子の転写方法によって透明基板１２１に各発光素子１０が転写される。透明基板１２１上には接着層１２５が予め形成されてもよく、各発光素子１０は、接着層１２５によって透明基板１２１上に接着されてもよい。その後、段差調節層１２７、各接続層１２９ａ、１２９ｂ、１２９ｃ、１２９ｄ、保護層１３１及び各バンプ１３３ａ、１３３ｂ、１３３ｃ、１３３ｄが形成され、次いで、透明基板１２１を切断することによって、図３ａ及び図３ｂを参照して説明したユニットピクセル１００が製造される。ピクセルモジュール１０００は、これらのユニットピクセル１００を回路基板１００１上に整列させることによって製作され得る。また、ディスプレイ装置１００００は、各ピクセルモジュール１０００をパネル基板２１００上に整列させることによって提供され得る。
図９ａ乃至図９ｏは、発光素子１０の各変形例を説明するための平面図である。
図９ａ乃至図９ｏに示した各変形例に係る各発光素子１０は、連結チップ５５ｂが第１及び第２電極パッド３１、３３に対向して反対面に配置されたことを示す。以下では、説明の便宜のために、連結チップ５５ｂの位置が第１及び第２電極パッド３１、３３に対する相対的な位置であることを説明する。しかし、連結チップ５５ｂと第１及び第２電極パッド３１、３３は、互いに発光素子１０の各反対面に配置されるものであって、これらは互いに接触しない。
図９ａを参照すると、第１変形例において、発光素子１０に形成された連結チップ５５ｂは、３個備えられ、第１及び第２電極パッド３１、３３の間に配置される。すなわち、３個の連結チップ５５ｂが発光素子１０の上面に形成される。第１及び第２電極パッド３１、３３は、発光素子１０の下面に形成される。３個の連結チップ５５ｂは、三角形の形状に形成されてもよい。３個の連結チップ５５ｂの全体面積は、発光素子１０の平面上の面積に対して、例えば、約１．２６％であってもよい。
図９ｂを参照すると、第２変形例において、発光素子１０に形成された連結チップ５５ｂは、３個備えられ、第１及び第２電極パッド３１、３３の外側に配置される。二つの連結チップ５５ｂは第１電極パッド３１付近に配置され、第１電極パッド３１の外側の両側コーナー付近に配置される。そして、残りの一つの連結チップ５５ｂは、第２電極パッド３３の外側に配置される。このとき、第１電極パッド３１側に配置された二つの連結チップ５５ｂは、第１及び第２電極パッド３１、３３が配置された方向と異なる方向に配置されてもよい。
そして、３個の連結チップ５５ｂの全体面積は、発光素子１０の平面上の面積に対して、例えば、約０．６５％であってもよい。
図９ｃを参照すると、第３変形例において、発光素子１０に形成された連結チップ５５ｂは、４個備えられ、発光素子１０の平面上に広く分散されて配置される。すなわち、４個の連結チップ５５ｂのうち二つは、第１及び第２電極パッド３１、３３と重畳する位置に配置され、他の二つは第１及び第２電極パッド３１、３３の間に配置される。このとき、第１及び第２電極パッド３１、３３と重畳する位置に配置された二つの連結チップ５５ｂは、それぞれ第１及び第２電極パッド３１、３３の中央に配置されてもよい。
ここで、各連結チップ５５ｂは、菱形の形状に形成されてもよく、４個の連結チップ５５ｂは、菱形の形状の各コーナーに配置されてもよい。このとき、４個の連結チップ５５ｂの全体面積は、発光素子１０の平面上の面積に対して、例えば、約１．２２％であってもよい。
図９ｄを参照すると、第４変形例において、発光素子１０に形成された各連結チップ５５ｂは４個備えられる。４個の連結チップ５５ｂのうち二つは、第１及び第２電極パッド３１、３３と一部が重畳するように配置され、他の二つは、第１及び第２電極パッド３１、３３の間に配置される。第４変形例の各連結チップ５５ｂは、第３変形例の各連結チップ５５ｂに比べて相対的に小さい間隔で配置されてもよい。
各連結チップ５５ｂは、それぞれ菱形の形状に形成されてもよく、４個の連結チップ５５ｂは、菱形の形状の各コーナーに配置されてもよい。このとき、４個の連結チップ５５ｂの全体面積は、発光素子１０の平面上の面積に対して、例えば、約１．２２％であってもよい。
図９ｅを参照すると、第５変形例において、発光素子１０に形成された各連結チップ５５ｂは４個備えられる。第５変形例の各連結チップ５５ｂは、第３変形例の各連結チップ５５ｂと同様に配置されてもよい。このとき、第５変形例の各連結チップ５５ｂの全体面積は、第３変形例の各連結チップ５５ｂより大きく形成され、発光素子１０の平面上の面積に対して、例えば、約２．７１％であってもよい。
図９ｆを参照すると、第６変形例において、発光素子１０に形成された各連結チップ５５ｂは４個備えられる。第６変形例の各連結チップ５５ｂは、第４変形例の各連結チップ５５ｂと同様に配置されてもよい。このとき、第６変形例の各連結チップ５５ｂの全体面積は、第４変形例の各連結チップ５５ｂより大きく形成され、発光素子１０の平面上の面積に対して、例えば、約２．７１％であってもよい。
図９ｇを参照すると、第７変形例において、発光素子１０に形成された連結チップ５５ｂは、３個備えられ、第１及び第２電極パッド３１、３３と重畳する位置に配置される。すなわち、二つの連結チップ５５ｂは第１電極パッド３１と重畳する位置に配置され、残りの一つの連結チップ５５ｂは第２電極パッド３３と重畳する位置に配置される。そして、第１電極パッド３１側に配置された二つの連結チップ５５ｂは、第１及び第２電極パッドが配置された方向と異なる方向に配置されてもよい。
３個の連結チップ５５ｂの全体面積は、発光素子１０の平面上の面積に対して、例えば、約０．５８％であってもよい。
図９ｈを参照すると、第８変形例において、発光素子１０に形成された連結チップ５５ｂは、３個備えられ、第１及び第２電極パッド３１、３３と一部重なった位置に配置される。３個の連結チップ５５ｂのうち一つは第１電極パッド３１と一部重なった位置に配置され、他の二つの連結チップ５５ｂは第２電極パッド３３と一部重なった位置に配置される。このとき、３個の連結チップ５５ｂは、三角形の形状に形成されてもよく、３個の連結チップ５５ｂは、三角形の形状の各コーナーに配置されてもよい。そして、第８変形例の各連結チップ５５ｂは、第１変形例の各連結チップ５５ｂに比べて大きく形成され、発光素子１０の平面上の面積に対して、例えば、約２．７６％であってもよい。
図９ｉを参照すると、第９変形例において、発光素子１０に形成された連結チップ５５ｂは、４個備えられ、第１及び第２電極パッド３１、３３と重なった位置に配置される。４個の連結チップ５５ｂのうち二つは第１電極パッド３１に重畳する位置に配置され、他の二つは第２電極パッド３３に重畳する位置に配置される。ここで、第９変形例の各連結チップ５５ｂは、三角形の形状に形成されてもよい。そして、各連結チップ５５ｂの全体面積は、発光素子１０の平面上の面積に対して、例えば、約１．６８％であってもよい。
図９ｊを参照すると、第１０変形例において、発光素子１０に形成された連結チップ５５ｂは、３個備えられ、第１及び第２電極パッド３１、３３と重畳する位置に配置される。３個の連結チップ５５ｂのうち一つは第１電極パッド３１に重畳する位置に配置され、他の二つは第２電極パッド３３に重畳する位置に配置される。そして、各連結チップ５５ｂの全体面積は、発光素子１０の平面上の面積に対して、例えば、約１．２６％であってもよい。
図９ｋを参照すると、第１１変形例において、発光素子１０に形成された連結チップ５５ｂは、３個備えられ、第１及び第２電極パッド３１、３３と重畳する位置に配置される。３個の連結チップ５５ｂのうち二つは第１電極パッド３１に重畳する位置に配置され、他の一つは第２電極パッド３３に重畳する位置に配置される。そして、各連結チップ５５ｂの全体面積は、発光素子１０の平面上の面積に対して、例えば、約１．２６％であってもよい。
図９ｌを参照すると、第１２変形例において、発光素子１０に形成された連結チップ５５ｂは、第１及び第２電極パッド３１、３３の間に配置される。連結チップ５５ｂは、第１及び第２電極パッド３１、３３が配置された方向に垂直方向の長さを有するベース５５ｂａと、ベース５５ｂａの長さ方向の一側端に配置され、第１電極パッド３１の方向に延長された第１延長部５５ｂｂと、ベース５５ｂａの長さ方向の他側端に配置され、第２電極パッド３３の方向に延長された第２延長部５５ｂｃとを有するように形成される。このとき、第１及び第２延長部５５ｂｂ、５５ｂｃは、それぞれベース５５ｂａから遠ざかるほど幅が狭くなる形状に形成されてもよい。
このとき、連結チップ５５ｂの全体面積は、発光素子１０の平面上の面積に対して、例えば、約１．９２％であってもよい。
図９ｍを参照すると、第１３変形例において、発光素子１０に形成された連結チップ５５ｂは、第１及び第２電極パッド３１、３３の間に配置される。連結チップ５５ｂは、第１及び第２電極パッドが配置された方向に垂直方向の長さを有するベース５５ｂａと、ベース５５ｂａの中央部分から第１電極パッド３１の方向に延長された第１延長部５５ｂｂと、ベース５５ｂａの中央部分から第２電極パッド３３の方向に延長された第２延長部５５ｂｃとを有するように形成される。このとき、第１及び第２延長部５５ｂｂ、５５ｂｃは、それぞれベース５５ｂａから遠ざかるほど幅が狭くなる形状に形成されてもよい。
このとき、連結チップ５５ｂの全体面積は、発光素子１０の平面上の面積に対して、例えば、約１．１６１％であってもよい。
図９ｎを参照すると、第１４変形例において、発光素子１０に形成された連結チップ５５ｂは４個備えられる。４個の連結チップ５５ｂのうち二つは第１及び第２電極パッド３１、３３と重なった位置に配置され、他の二つは第１及び第２電極パッド３１、３３の間に配置される。このとき、第１及び第２電極パッド３１、３３に配置された各連結チップ５５ｂは、それぞれ第１及び第２電極パッド３１、３３の縁部に配置されてもよい。このとき、第１電極パッド３１に重なるように配置された連結チップ５５ｂは、第１電極パッド３１から第２電極パッド３３に近い位置に配置されてもよく、第２電極パッド３３に重なるように配置された連結チップ５５ｂは、第２電極パッド３３から第１電極パッド３１に近い位置に配置されてもよい。このとき、４個の連結チップ５５ｂの全体面積は、発光素子１０の平面上の面積に対して、例えば、約０．４９％であってもよい。
図９ｏを参照すると、第１５変形例において、発光素子１０に形成された連結チップ５５ｂは４個形成される。発光素子１０の略中心に一つの連結チップが配置され、第２電極パッド３３と重なる位置に２個の連結チップが配置され、第１電極パッド３１と重なる位置に一つの連結チップが配置される。３個の連結チップ５５ｂが外郭に三角形の形態で配置され、発光素子１０の中央に配置された連結チップ５５ｂは、前記３個の連結チップ５５ｂによって形成された三角形内に位置し得る。
第２電極パッド３３と重なる位置に配置された２個の連結チップ５５ｂは、第２電極パッド３３の一側縁部付近に配置され、中心を通過する長い直線に対して互いに対向するように配置されてもよい。
一方、第１電極パッド３１と重なる位置に配置された連結チップは、第１電極パッド３１の一側縁部付近に配置され、中心を通過する長い直線から離れて配置されてもよい。
各連結チップは、直角三角形の形状を有してもよく、発光素子１０の中心に配置された連結チップは、図示したように、他の各連結チップと反対方向に配置されてもよい。
各連結チップを用いて各発光素子を連結部から分離するとき、まず、第１電極パッド３１に重畳した連結チップが形成され、次いで、中心付近の連結チップが形成され、最後に、第２電極パッド３３に重畳する各連結チップが形成され得る。これによって、各発光素子を連結部から容易に分離することができ、発光素子に発生し得るクラックを防止することができる。
さらに、発光素子１０をピックアップ又は実装するとき、各連結チップの位置によって発光素子１０が不安定にピックアップ又は実装されるおそれがあり、これによってクラックが発生し得る。これに反して、発光素子１０の両側縁部及び発光素子１０の中心付近にそれぞれ連結チップを配置することによって発光素子１０を安定してピックアップ又は実装することができ、発光素子に発生するクラックを防止することができる。
このとき、４個の連結チップ５５ｂの全体面積は、発光素子１０の平面上の面積に対して、例えば、約０．８％であってもよい。
前記のように、発光素子１０に形成された各連結チップ５５ｂをそれぞれ異なる面積で形成し、各連結チップ５５ｂの面積比率と発光素子１０のピックアップ時の成功確率を比較すると、表１の通りになる。
Figure 2022525851000002
第１乃至第１５変形例を通じて、発光素子１０の平面上の面積に対して、例えば、各連結チップ５５ｂの面積比が約１．２％以下であるとき、発光素子１０のピックアップ成功率が良好に示されることを確認することができる。
図１０は、本開示の他の実施例に係るユニットピクセル１００ａを説明するための概略的な断面図である。
図１０を参照すると、本実施例に係るユニットピクセル１００ａは、図３ａ及び図３ｂを参照して説明したユニットピクセル１００とほぼ類似するが、各バンプ１３３ａ、１３３ｂ、１３３ｃ、１３３ｄが省略された点で相違している。
保護層１３１は、各接続層１２９ａ、１２９ｂ、１２９ｃ、１２９ｄを露出させる各開口部１３１ａを有する。各開口部１３１ａは、図３ａ及び図３ｂを参照して説明したユニットピクセル１００の各バンプ１３３ａ、１３３ｂ、１３３ｃ、１３３ｄの位置に対応して配置される。
一方、各バンプが省略されることによって、本実施例において、保護層１３１の厚さは、ユニットピクセル１００における保護層１３１の厚さの約１／２以下、さらに、約１／３以下であってもよい。例えば、ユニットピクセル１００における保護層１３１の厚さは約４５μｍであってもよく、本実施例において、保護層１３１の厚さは１５μｍであってもよい。
図１１は、本開示の他の実施例に係るピクセルモジュール１０００ａを説明するための概略的な断面図である。ここでは、図１０の各ユニットピクセル１００ａを実装したピクセルモジュール１０００ａを説明する。
図１１を参照すると、本実施例に係るピクセルモジュール１０００ａは、図４ａ及び図４ｂを参照して説明したピクセルモジュール１０００とほぼ類似するが、ユニットピクセル１００ａが各バンプを有していないので、ボンディング材１００５が保護層１３１の各開口部１３１ａを充填する点で相違している。ボンディング材１００５は、保護層１３１の各開口部１３１ａを完全に又は部分的に充填することができる。ボンディング材１００５が保護層１３１の各開口部１３１ａを部分的に充填する場合、各開口部１３１ａ内に空洞が形成され得る。
ディスプレイ装置１００００は、複数のピクセルモジュール１０００ａがパネル基板２１００上に整列されることによって提供され得る。
以上では、本開示の多様な実施例に対して説明したが、本開示は、これらの実施例に限定されるものではない。また、一つの実施例に対して説明した事項や構成要素は、本開示の技術的思想を逸脱しない限り、他の実施例にも適用可能である。

Claims (19)

  1. 透明基板；
    前記透明基板上に整列した複数の発光素子；
    前記各発光素子を前記透明基板に接着させる接着層；
    前記発光素子を覆い、前記接着層に接着された段差調節層；及び
    前記段差調節層上に配置され、前記各発光素子に電気的に接続された各接続層；を含み、
    前記段差調節層は、縁部に沿って凹凸パターンを有する、ユニットピクセル。
  2. 前記複数の発光素子は、互いに異なる色の光を放出する少なくとも３個の発光素子を含み、
    前記少なくとも３個の発光素子は一列に配列された、請求項１に記載のユニットピクセル。
  3. 前記複数の発光素子は、赤色、緑色及び青色を放出する発光素子を含む、請求項１に記載のユニットピクセル。
  4. 前記各発光素子のそれぞれは、
    第１導電型半導体層、第２導電型半導体層、及び前記第１導電型半導体層と第２導電型半導体層との間に介在した活性層を含む発光構造体；及び
    前記発光構造体上に配置された第１及び第２電極パッド；を含み、
    前記段差調節層は、前記第１及び第２電極パッドを露出させる各開口部を有し、
    前記各接続層は、前記段差調節層の各開口部を介して前記第１及び第２電極パッドに電気的に接続された、請求項３に記載のユニットピクセル。
  5. 前記各発光素子は、それぞれ複数個の連結チップを含む、請求項４に記載のユニットピクセル。
  6. 前記各発光素子のうちいずれか一つの連結チップは、他の発光素子の各連結チップと異なる位置に整列された、請求項５に記載のユニットピクセル。
  7. 前記各発光素子上に整列された複数個の連結チップは、少なくとも一つの整列方向に対して非対称に配置された、請求項５に記載のユニットピクセル。
  8. 前記接着層と前記透明基板との間に配置された光遮断層をさらに含み、
    前記光遮断層は、前記発光素子で生成された光を透過する窓を有する、請求項１に記載のユニットピクセル。
  9. 前記窓の幅は前記発光素子の幅より狭い、請求項８に記載のユニットピクセル。
  10. 前記段差調節層及び各接続層を覆う保護層をさらに含み、
    前記保護層は、前記各接続層上に位置する各開口部を有する、請求項１に記載のユニットピクセル。
  11. 前記保護層の各開口部内に配置された各バンプをさらに含み、
    前記各バンプは、それぞれ前記各接続層に電気的に接続された、請求項１０に記載のユニットピクセル。
  12. 透明基板；
    前記透明基板上に整列し、互いに異なる色の光を放出する少なくとも３個の発光素子；
    前記各発光素子を前記透明基板に接着させる接着層；
    前記発光素子を覆い、前記接着層に接着された段差調節層；及び
    前記段差調節層上に配置され、前記各発光素子に電気的に接続された各接続層；を含み、
    前記少なくとも３個の発光素子は一列に配列された、ユニットピクセル。
  13. 回路基板；
    前記回路基板上に配置された複数のユニットピクセル；及び
    前記複数の各ユニットピクセルを覆うカバー層；を含み、
    前記ユニットピクセルのそれぞれは、
    透明基板；
    前記透明基板上に整列した複数の発光素子；
    前記各発光素子を前記透明基板に接着させる接着層；
    前記発光素子を覆い、前記接着層に接着された段差調節層；及び
    前記段差調節層上に配置され、前記各発光素子に電気的に接続された各接続層；を含み、
    前記段差調節層は、縁部に沿って凹凸パターンを有する、ピクセルモジュール。
  14. 前記ユニットピクセルは、
    前記段差調節層及び各接続層を覆う保護層をさらに含み、
    前記保護層は、前記各接続層上に位置する各開口部を有する、請求項１３に記載のピクセルモジュール。
  15. 前記各発光素子と前記回路基板とをボンディングするボンディング材をさらに含み、
    前記ボンディング材は、前記保護層の各開口部の少なくとも一部を充填する、請求項１４に記載のピクセルモジュール。
  16. 前記各発光素子と前記回路基板とをボンディングするボンディング材をさらに含み、
    前記ユニットピクセルは、前記保護層の各開口部内に配置された各バンプをさらに含み、
    前記回路基板は、上面に露出した各パッドを含み、
    前記ボンディング材は、前記各バンプと前記各パッドとをボンディングする、請求項１４に記載のピクセルモジュール。
  17. 前記回路基板は、底に配置された各ボトムパッドをさらに含み、
    前記各ボトムパッドの個数は、前記各パッドの個数より少ない、請求項１６に記載のピクセルモジュール。
  18. 前記複数の発光素子は、互いに異なる色の光を放出する少なくとも３個の発光素子を含み、前記少なくとも３個の発光素子は一列に配列された、請求項１４に記載のピクセルモジュール。
  19. パネル基板；及び
    前記パネル基板上に配列された複数のピクセルモジュール；を含み、
    前記各ピクセルモジュールは、それぞれ回路基板、前記回路基板上に配置された複数のユニットピクセル、及び前記複数のユニットピクセルを覆うカバー層を含み、
    前記ユニットピクセルのそれぞれは、
    透明基板；
    前記透明基板上に整列した複数の発光素子；
    前記各発光素子を前記透明基板に接着させる接着層；
    前記発光素子を覆い、前記接着層に接着された段差調節層；及び
    前記段差調節層上に配置され、前記各発光素子に電気的に接続された各接続層；を含み、
    前記段差調節層は、縁部に沿って凹凸パターンを有する、ディスプレイ装置。
JP2021552961A 2019-03-29 2020-03-30 発光素子を有するユニットピクセル、ピクセルモジュール及びディスプレイ装置 Active JP7520030B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962826033P 2019-03-29 2019-03-29
US62/826,033 2019-03-29
US16/831,973 2020-03-27
US16/831,973 US11355686B2 (en) 2019-03-29 2020-03-27 Unit pixel having light emitting device, pixel module and displaying apparatus
PCT/KR2020/004284 WO2020204512A1 (ko) 2019-03-29 2020-03-30 발광 소자를 갖는 유닛 픽셀, 픽셀 모듈 및 디스플레이 장치

Publications (3)

Publication Number Publication Date
JP2022525851A true JP2022525851A (ja) 2022-05-20
JPWO2020204512A5 JPWO2020204512A5 (ja) 2023-04-10
JP7520030B2 JP7520030B2 (ja) 2024-07-22

Family

ID=72604937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021552961A Active JP7520030B2 (ja) 2019-03-29 2020-03-30 発光素子を有するユニットピクセル、ピクセルモジュール及びディスプレイ装置

Country Status (8)

Country Link
US (3) US11355686B2 (ja)
EP (1) EP3951896B1 (ja)
JP (1) JP7520030B2 (ja)
KR (1) KR20210134309A (ja)
CN (2) CN113632249A (ja)
BR (1) BR112021016971A2 (ja)
MX (1) MX2021010845A (ja)
WO (1) WO2020204512A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240117457A (ko) 2023-01-25 2024-08-01 나노마테리얼 레버러토리 코., 엘티디. 디스플레이 장치를 제조하는 방법 및 디스플레이 장치

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112786643B (zh) * 2018-03-20 2023-06-13 厦门市三安光电科技有限公司 微发光元件、微发光二极管及其转印方法
KR20210142464A (ko) * 2020-05-18 2021-11-25 삼성전자주식회사 발광 소자 기판 및 이를 포함하는 발광 소자 패키지
US11881363B2 (en) 2022-03-31 2024-01-23 Darfon Electronics Corp. Lighting keyboard, backlight module and lighting board
TWI797730B (zh) 2021-08-25 2023-04-01 達方電子股份有限公司 背光模組及發光鍵盤
CN219892083U (zh) 2021-08-25 2023-10-24 达方电子股份有限公司 光源电路板、背光模组及发光按键
CN114141912B (zh) * 2021-11-24 2023-05-23 东莞市中麒光电技术有限公司 Led显示模组及制作方法
US20230178700A1 (en) * 2021-11-29 2023-06-08 Seoul Viosys Co., Ltd. Pixel module and display apparatus having the same
US11977250B2 (en) 2022-03-31 2024-05-07 Darfon Electronics Corp. Lighting keyboard, backlight module and lighting substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015197544A (ja) * 2014-03-31 2015-11-09 ソニー株式会社 実装基板および電子機器
US20160351764A1 (en) * 2015-05-27 2016-12-01 Samsung Electronics Co., Ltd. Semiconductor light emitting device
KR20190003198A (ko) * 2017-06-30 2019-01-09 엘지디스플레이 주식회사 발광 표시 장치
KR20190026617A (ko) * 2017-09-04 2019-03-13 서울반도체 주식회사 표시 장치 및 그의 제조 방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9058755B2 (en) * 2008-01-04 2015-06-16 Nanolumens Acquisition, Inc. Lightweight unitary display
JP2013026510A (ja) 2011-07-22 2013-02-04 Rohm Co Ltd Ｌｅｄモジュールおよびｌｅｄモジュールの実装構造
KR101992217B1 (ko) 2012-06-21 2019-06-25 삼성디스플레이 주식회사 전기 습윤 표시 장치 및 이의 제조 방법
US8933433B2 (en) * 2012-07-30 2015-01-13 LuxVue Technology Corporation Method and structure for receiving a micro device
KR101956101B1 (ko) * 2012-09-06 2019-03-11 엘지이노텍 주식회사 발광소자
US9136442B2 (en) * 2013-01-25 2015-09-15 Tsmc Solid State Lighting Ltd. Multi-vertical LED packaging structure
TWI594661B (zh) * 2013-04-19 2017-08-01 隆達電子股份有限公司 發光二極體顯示器及其製造方法
KR102065776B1 (ko) 2013-07-12 2020-01-13 엘지이노텍 주식회사 발광소자
TWI614920B (zh) * 2014-05-19 2018-02-11 晶元光電股份有限公司 光電元件及其製造方法
KR20160141301A (ko) * 2015-05-29 2016-12-08 삼성전자주식회사 반도체 발광 소자 패키지
KR102641239B1 (ko) * 2015-07-10 2024-02-29 서울바이오시스 주식회사 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
KR102476137B1 (ko) * 2016-02-25 2022-12-12 삼성전자주식회사 발광소자 패키지의 제조 방법
US10256218B2 (en) * 2017-07-11 2019-04-09 Samsung Electronics Co., Ltd. Light emitting device package
US10734363B2 (en) * 2017-08-03 2020-08-04 Cree, Inc. High density pixelated-LED chips and chip array devices
CA3072760A1 (en) * 2017-08-14 2019-02-21 Trilumina Corp. A surface-mount compatible vcsel array
TWI735645B (zh) 2017-09-06 2021-08-11 優顯科技股份有限公司 用於批量移轉微半導體結構之方法、及其具微半導體結構之目標基板
US10797027B2 (en) * 2017-12-05 2020-10-06 Seoul Semiconductor Co., Ltd. Displaying apparatus having light emitting device, method of manufacturing the same and method of transferring light emitting device
KR20190074067A (ko) * 2017-12-19 2019-06-27 삼성전자주식회사 발광소자 패키지
CN108388379B (zh) * 2018-03-15 2021-05-25 京东方科技集团股份有限公司 触控面板、其制作方法及显示装置
EP3547368B1 (en) * 2018-03-29 2021-01-13 InnoLux Corporation Electronic device
KR102551354B1 (ko) * 2018-04-20 2023-07-04 삼성전자 주식회사 반도체 발광 소자 및 그 제조 방법
US10964581B1 (en) * 2018-10-18 2021-03-30 Facebook Technologies, Llc Self-aligned adhesive layer formation in light-emitting structure fabrication
US10985149B2 (en) * 2019-01-15 2021-04-20 Omnivision Technologies, Inc Semiconductor device package and method of manufacturing the same
US11515456B2 (en) * 2019-02-21 2022-11-29 Innolux Corporation LED with light adjusting layer extending past the LED
US11094870B2 (en) * 2019-03-12 2021-08-17 X Display Company Technology Limited Surface-mountable pixel packages and pixel engines
US11727857B2 (en) * 2019-03-29 2023-08-15 Creeled, Inc. Active control of light emitting diodes and light emitting diode displays
US11790831B2 (en) * 2019-03-29 2023-10-17 Creeled, Inc. Active control of light emitting diodes and light emitting diode displays

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015197544A (ja) * 2014-03-31 2015-11-09 ソニー株式会社 実装基板および電子機器
US20160351764A1 (en) * 2015-05-27 2016-12-01 Samsung Electronics Co., Ltd. Semiconductor light emitting device
KR20190003198A (ko) * 2017-06-30 2019-01-09 엘지디스플레이 주식회사 발광 표시 장치
KR20190026617A (ko) * 2017-09-04 2019-03-13 서울반도체 주식회사 표시 장치 및 그의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240117457A (ko) 2023-01-25 2024-08-01 나노마테리얼 레버러토리 코., 엘티디. 디스플레이 장치를 제조하는 방법 및 디스플레이 장치

Also Published As

Publication number Publication date
CN113632249A (zh) 2021-11-09
MX2021010845A (es) 2021-09-28
EP3951896A4 (en) 2023-01-11
US11355686B2 (en) 2022-06-07
JP7520030B2 (ja) 2024-07-22
CN212136471U (zh) 2020-12-11
KR20210134309A (ko) 2021-11-09
EP3951896A1 (en) 2022-02-09
US20200313056A1 (en) 2020-10-01
US11742472B2 (en) 2023-08-29
EP3951896B1 (en) 2024-04-24
EP3951896C0 (en) 2024-04-24
US20220302364A1 (en) 2022-09-22
US20230352646A1 (en) 2023-11-02
WO2020204512A1 (ko) 2020-10-08
BR112021016971A2 (pt) 2021-11-23
US12009468B2 (en) 2024-06-11

Similar Documents

Publication Publication Date Title
JP7520030B2 (ja) 発光素子を有するユニットピクセル、ピクセルモジュール及びディスプレイ装置
KR20220091457A (ko) Led 디스플레이 장치
JP7534325B2 (ja) 発光ダイオードディスプレイパネル及びそれを有するディスプレイ装置
US20240154067A1 (en) Unit pixel having light emitting device and displaying apparatus
KR20220088675A (ko) Led 디스플레이 장치
US20240243242A1 (en) Unit pixel having light emitting device displaying apparatus
CN212011026U (zh) 具有悬臂电极的发光元件、具有其的显示面板及显示装置
KR20220093086A (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치
CN215896431U (zh) 单元像素及显示器装置
CN217336009U (zh) 电路板、显示装置及像素模块
US20240113150A1 (en) Light emitting device and light emitting module having the same
CN215896385U (zh) 单元像素制造用晶圆
CN215933632U (zh) 单元像素及显示装置
JP2023542538A (ja) 高効率発光素子、それを有するユニットピクセル、およびそれを有するディスプレイ装置
TW202316402A (zh) 顯示面板
KR20220093085A (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230330

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240709

R150 Certificate of patent or registration of utility model

Ref document number: 7520030

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150