KR20210055612A - 공통 모드 초크 코일 - Google Patents

공통 모드 초크 코일 Download PDF

Info

Publication number
KR20210055612A
KR20210055612A KR1020200146103A KR20200146103A KR20210055612A KR 20210055612 A KR20210055612 A KR 20210055612A KR 1020200146103 A KR1020200146103 A KR 1020200146103A KR 20200146103 A KR20200146103 A KR 20200146103A KR 20210055612 A KR20210055612 A KR 20210055612A
Authority
KR
South Korea
Prior art keywords
coil
common mode
mode choke
external electrode
conductor
Prior art date
Application number
KR1020200146103A
Other languages
English (en)
Other versions
KR102373257B1 (ko
Inventor
고우헤이 마쯔우라
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20210055612A publication Critical patent/KR20210055612A/ko
Application granted granted Critical
Publication of KR102373257B1 publication Critical patent/KR102373257B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/02—Fixed inductances of the signal type  without magnetic core
    • H01F17/03—Fixed inductances of the signal type  without magnetic core with ceramic former
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/33—Arrangements for noise damping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F2017/0093—Common mode choke coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

노이즈 억제 기능이 우수한 공통 모드 초크 코일을 제공한다. 복수의 절연층이 높이 방향으로 적층되어 이루어지는 미가공체와, 상기 미가공체에 각각 내장된 제1 코일 및 제2 코일과, 상기 미가공체의 표면 위에 마련되고, 상기 제1 코일의 일단에 전기적으로 접속된 제1 외부 전극과, 상기 미가공체의 표면 위에서 상기 높이 방향에 직교하는 폭 방향에 있어서 상기 제1 외부 전극에 대향하는 위치에 마련되고, 상기 제1 코일의 타단에 전기적으로 접속된 제2 외부 전극과, 상기 미가공체의 표면 위에 마련되고, 상기 제2 코일의 일단에 전기적으로 접속된 제3 외부 전극과, 상기 미가공체의 표면 위에서 상기 폭 방향에 있어서 상기 제3 외부 전극에 대향하는 위치에 마련되며, 상기 제2 코일의 타단에 전기적으로 접속된 제4 외부 전극을 구비하고, 상기 제1 코일의 인덕턴스를 L1, 상기 제2 코일의 인덕턴스를 L2로 할 때, 1㎓에 있어서, 100×|L1-L2|/((L1+L2)/2)≤5라고 하는 관계를 충족하는, 공통 모드 초크 코일.

Description

공통 모드 초크 코일{COMMON MODE CHOKE COIL}
본 발명은, 공통 모드 초크 코일에 관한 것이다.
회로용 노이즈 필터의 일종으로서, 공통 모드 초크 코일이 알려져 있다. 예를 들어, 특허문헌 1에는, 절연체로 이루어지는 본체와, 나선형의 코일부 및 코일부에 접속되어 직선적으로 연장되는 인출부로 구성되며, 본체에 마련된 복수의 코일 도체와, 본체의 표면에 마련되어 있는 복수의 외부 전극과, 인출부와 외부 전극을 접속하는 복수의 외부 패드를 구비하고, 코일부와 인출부가 접속되는 접점에 있어서, 코일부와 인출부가 이루는 각도는 둔각인, 공통 모드 초크 코일이 개시되어 있다.
국제 공개 제2015/029976호
특허문헌 1에 기재된 공통 모드 초크 코일에서는, 코일 도체에서 발생한 자속의 일부가 상쇄됨에 따른 인덕턴스의 저하를 억제하기 위해서, 코일부와 인출부가 접속되는 접점에 있어서, 코일부와 인출부가 이루는 각도를 둔각으로 하고 있다. 그러나, 이와 같은 공통 모드 초크 코일에서는, 2개의 코일의 경로 길이가 크게 다르기 때문에, 2개의 코일의 인덕턴스가 크게 어긋날 우려가 있다. 따라서, 이와 같은 공통 모드 초크 코일을 회로에 내장하면, 각 코일에 대응하는 라인 간에서, 신호선과 접지(GND) 사이의 특성 임피던스가 크게 어긋나기 때문에, 한쪽 라인의 신호 파형이 둔해져버릴 우려가 있다. 즉, 공통 모드 초크 코일에 의한 노이즈 억제 기능이 저하될 우려가 있다.
본 발명은, 상기 문제를 해결하기 위해서 이루어진 것으로, 노이즈 억제 기능이 우수한 공통 모드 초크 코일을 제공하는 것을 목적으로 하는 것이다.
본 발명의 공통 모드 초크 코일은, 복수의 절연층이 높이 방향으로 적층되어 이루어지는 미가공체와, 상기 미가공체에 각각 내장된 제1 코일 및 제2 코일과, 상기 미가공체의 표면 위에 마련되고, 상기 제1 코일의 일단에 전기적으로 접속된 제1 외부 전극과, 상기 미가공체의 표면 위에서 상기 높이 방향에 직교하는 폭 방향에 있어서 상기 제1 외부 전극에 대향하는 위치에 마련되고, 상기 제1 코일의 타단에 전기적으로 접속된 제2 외부 전극과, 상기 미가공체의 표면 위에 마련되고, 상기 제2 코일의 일단에 전기적으로 접속된 제3 외부 전극과, 상기 미가공체의 표면 위에서 상기 폭 방향에 있어서 상기 제3 외부 전극에 대향하는 위치에 마련되며, 상기 제2 코일의 타단에 전기적으로 접속된 제4 외부 전극을 구비하고, 상기 제1 코일의 인덕턴스를 L1, 상기 제2 코일의 인덕턴스를 L2로 할 때, 1㎓에 있어서, 100×|L1-L2|/((L1+L2)/2)≤5라는 관계를 충족하는 것을 특징으로 한다.
본 발명에 따르면, 노이즈 억제 기능이 우수한 공통 모드 초크 코일을 제공할 수 있다.
도 1은 본 발명의 공통 모드 초크 코일의 일례를 나타내는 사시 모식도이다.
도 2는 도 1 중의 미가공체의 내부 구조의 일례를 나타내는 분해 평면 모식도이다.
도 3은 도 1 중의 선분 A1-A2에 대응하는 부분을 나타내는 단면 모식도이다.
도 4는 도 1 중의 선분 B1-B2에 대응하는 부분을 나타내는 단면 모식도이다.
도 5는 도 1 중의 선분 C1-C2에 대응하는 부분을 나타내는 단면 모식도이다.
도 6은 제1 코일 및 제2 코일 인덕턴스의 측정 방법을 설명하기 위한 모식도이다.
도 7은 제1 코일 및 제2 코일 인덕턴스의 측정 방법을 설명하기 위한 모식도이다.
도 8은 종래의 공통 모드 초크 코일에 있어서의 미가공체의 내부 구조를 나타내는 분해 평면 모식도이다.
도 9는 도 1 중의 미가공체의 내부 구조의 다른 일례를 나타내는 분해 평면 모식도이다.
도 10은 실시예 1의 공통 모드 초크 코일에 있어서, 제1 코일 및 제2 코일 인덕턴스의 주파수 특성을 나타내는 그래프이다.
도 11은 비교예 1의 공통 모드 초크 코일에 있어서, 제1 코일 및 제2 코일 인덕턴스의 주파수 특성을 나타내는 그래프이다.
도 12는 실시예 1의 공통 모드 초크 코일에 있어서, 제1 코일 및 제2 코일 임피던스의 주파수 특성을 나타내는 그래프이다.
도 13은 비교예 1의 공통 모드 초크 코일에 있어서, 제1 코일 및 제2 코일 임피던스의 주파수 특성을 나타내는 그래프이다.
이하, 본 발명의 공통 모드 초크 코일에 대하여 설명한다. 또한, 본 발명은, 이하의 구성에 한정되는 것이 아니라, 본 발명의 요지를 일탈하지 않는 범위에 있어서 적절히 변경되어도 된다. 또한, 이하에 있어서 기재하는 개개의 바람직한 구성을 복수 조합한 것도 또한 본 발명이다.
[공통 모드 초크 코일]
도 1은, 본 발명의 공통 모드 초크 코일의 일례를 나타내는 사시 모식도이다.
본 명세서 중, 공통 모드 초크 코일의 길이 방향, 폭 방향, 및 높이 방향을, 도 1 등에 도시한 바와 같이, 각각, 화살표 L, 화살표 W, 및 화살표 T로 정해지는 방향으로 한다. 여기서, 길이 방향 L과 폭 방향 W와 높이 방향 T는, 서로 직교하고 있다.
도 1에 도시한 바와 같이, 공통 모드 초크 코일(1)은, 미가공체(10)와, 제1 외부 전극(21)과, 제2 외부 전극(22)과, 제3 외부 전극(23)과, 제4 외부 전극(24)을 갖고 있다. 또한, 도 1에서는 도시하지 않았지만, 공통 모드 초크 코일(1)은, 후술하는 바와 같이, 미가공체(10)에 각각 내장된 제1 코일 및 제2 코일도 갖고 있다.
미가공체(10)는, 예를 들어 도 1에 도시한 바와 같은 6면을 갖는 대략 직육면체형이다. 미가공체(10)는, 길이 방향 L에 있어서 상대하는 제1 단부면(10a), 및 제2 단부면(10b)과, 폭 방향 W에 있어서 상대하는 제1 측면(10c), 및 제2 측면(10d)과, 높이 방향 T에 있어서 상대하는 제1 주면(10e), 및 제2 주면(10f)을 갖고 있다. 공통 모드 초크 코일(1)을 기판 위에 실장하는 경우, 제1 주면(10e) 또는 제2 주면(10f)이 실장면으로 된다.
미가공체(10)는, 모퉁이부 및 능선을 둥그스럼하게 하는 것이 바람직하다. 미가공체(10)의 모퉁이부는, 미가공체(10)의 3면이 교차하는 부분이다. 미가공체(10)의 능선은, 미가공체(10)의 2면이 교차하는 부분이다.
미가공체(10)는, 후술하는 바와 같이, 복수의 절연층이 높이 방향 T로 적층되어 이루어진다.
미가공체(10)를 구성하는 절연층은, 유리 세라믹 재료로 이루어지는 것이 바람직하다. 이것에 의해, 공통 모드 초크 코일(1)의 고주파 특성이 향상된다.
유리 세라믹 재료는, K, B, 및 Si를 적어도 포함하는 유리 재료를 함유하는 것이 바람직하다.
유리 재료는, K를 K2O 환산으로 0.5중량％ 이상, 5중량％ 이하, B를 B2O3 환산으로 10중량％ 이상, 25중량％ 이하, Si를 SiO2 환산으로 70중량％ 이상, 85중량％ 이하, Al을 Al2O3 환산으로 0중량％ 이상, 5중량％ 이하 함유하는 것이 바람직하다.
유리 세라믹 재료는, 상술한 유리 재료에 더하여, 필러로서의 SiO2(석영), 및 Al2O3(알루미나)을 함유하는 것이 바람직하다. 이 경우, 유리 세라믹 재료는, 유리 재료를 60중량％ 이상, 66중량％ 이하, 필러로서의 SiO2를 34중량％ 이상, 37중량％ 이하, 필러로서의 Al2O3을 0.5중량％ 이상, 4중량％ 이하 함유하는 것이 바람직하다. 유리 세라믹 재료가 필러로서 SiO2를 함유함으로써, 공통 모드 초크 코일(1)의 고주파 특성이 향상된다. 또한, 유리 세라믹 재료가 필러로서 Al2O3을 함유함으로써, 미가공체(10)의 기계적 강도가 높아진다.
제1 외부 전극(21)은, 미가공체(10)의 표면 위에 마련되어 있으며, 보다 구체적으로는, 제1 측면(10c), 제1 주면(10e), 및 제2 주면(10f)의 각 일부에 걸쳐 연장되어 있다.
제2 외부 전극(22)은, 미가공체(10)의 표면 위에 마련되어 있으며, 보다 구체적으로는, 제2 측면(10d), 제1 주면(10e), 및 제2 주면(10f)의 각 일부에 걸쳐 연장되어 있다. 또한, 제2 외부 전극(22)은, 폭 방향 W에 있어서 제1 외부 전극(21)에 대향하는 위치에 마련되어 있다.
제3 외부 전극(23)은, 미가공체(10)의 표면 위에 마련되어 있으며, 보다 구체적으로는, 제1 외부 전극(21)과 이격된 위치에서, 제1 측면(10c), 제1 주면(10e), 및 제2 주면(10f)의 각 일부에 걸쳐 연장되어 있다.
제4 외부 전극(24)은, 미가공체(10)의 표면 위에 마련되어 있으며, 보다 구체적으로는, 제2 외부 전극(22)과 이격된 위치에서, 제2 측면(10d), 제1 주면(10e), 및 제2 주면(10f)의 각 일부에 걸쳐 연장되어 있다. 또한, 제4 외부 전극(24)은, 폭 방향 W에 있어서 제3 외부 전극(23)에 대향하는 위치에 마련되어 있다.
제1 외부 전극(21), 제2 외부 전극(22), 제3 외부 전극(23), 및 제4 외부 전극(24)은, 각각, 단층 구조여도 되고, 다층 구조여도 된다.
제1 외부 전극(21), 제2 외부 전극(22), 제3 외부 전극(23), 및 제4 외부 전극(24)이, 각각, 단층 구조인 경우, 각 외부 전극의 구성 재료로서는, 예를 들어 Ag, Au, Cu, Pd, Ni, Al, 이들의 합금 등을 들 수 있다.
제1 외부 전극(21), 제2 외부 전극(22), 제3 외부 전극(23), 및 제4 외부 전극(24)이, 각각, 다층 구조인 경우, 각 외부 전극은, 미가공체(10)의 표면측으로부터 순서대로, 예를 들어 Ag를 함유하는 하지 전극층과, Ni 도금 피막과, Sn 도금 피막을 갖고 있어도 된다.
도 2는, 도 1 중의 미가공체의 내부 구조의 일례를 나타내는 분해 평면 모식도이다. 도 3은, 도 1 중의 선분 A1-A2에 대응하는 부분을 나타내는 단면 모식도이다. 도 4는, 도 1 중의 선분 B1-B2에 대응하는 부분을 나타내는 단면 모식도이다. 도 5는, 도 1 중의 선분 C1-C2에 대응하는 부분을 나타내는 단면 모식도이다.
도 2, 도 3, 도 4, 및 도 5에 도시한 바와 같이, 미가공체(10)는, 절연층(11a), 절연층(11b), 절연층(11c), 절연층(11d), 및 절연층(11e)을 포함하는 복수의 절연층이 높이 방향 T로 적층되어 이루어진다. 미가공체(10)에 있어서는, 절연층(11a)이 제2 주면(10f)측에 위치하고, 절연층(11e)이 제1 주면(10e)측에 위치하고 있다. 또한, 도 3, 도 4 및 도 5에서는, 설명의 편의상, 이들 절연층 간의 경계가 점선으로 도시되어 있지만, 실제로는 명료하게 나타나 있지 않아도 된다.
절연층(11a), 절연층(11b), 절연층(11c), 절연층(11d), 및 절연층(11e)의 구성 재료는, 서로 동일한 것이 바람직하다.
미가공체(10)에 있어서는, 후술하는 코일 도체, 인출 전극, 비아 도체 등의 도체부가 마련되어 있지 않은 절연층이, 절연층(11a)의 제2 주면(10f)측과 절연층(11e)의 제1 주면(10e)측의 적어도 한쪽에, 적어도 하나 적층되어 있어도 된다. 예를 들어, 미가공체(10)에 있어서는, 도 2, 도 3, 도 4 및 도 5에 도시한 바와 같이, 절연층(11e)의 제1 주면(10e)측에 절연층(11f)이 적층되어 있어도 된다. 이와 같은 추가분의 절연층(11f)은, 절연층(11a), 절연층(11b), 절연층(11c), 절연층(11d), 및 절연층(11e)과 구성 재료가 동일한 것이 바람직하다.
미가공체(10)에는, 제1 코일(31), 및 제2 코일(32)이 각각 내장되어 있다.
제1 코일(31)은, 제1 코일 도체 및 제2 코일 도체를 포함하는 복수의 코일 도체가 절연층과 함께 높이 방향 T로 적층되면서 전기적으로 접속되어 이루어진다. 또한, 제2 코일(32)은, 제3 코일 도체 및 제4 코일 도체를 포함하는 복수의 코일 도체가 절연층과 함께 높이 방향 T로 적층되면서 전기적으로 접속되어 이루어진다. 보다 구체적으로는, 이하와 같다.
절연층(11a)의 주면 위에는, 제2 코일 도체(42)가 마련되어 있다. 제2 코일 도체(42)는, 제2 라인부(52)와, 제2 랜드부(62)를 갖고 있다. 제2 라인부(52)의 일단은, 제2 외부 전극(22)으로부터 인출된 제2 인출 전극(72)에 접속되어 있다. 제2 라인부(52)의 타단은, 제2 랜드부(62)에 접속되어 있다.
절연층(11b)의 주면 위에는, 제4 코일 도체(44)가 마련되어 있다. 제4 코일 도체(44)는, 제4 라인부(54)와, 제4 랜드부(64)를 갖고 있다. 제4 라인부(54)의 일단은, 제4 외부 전극(24)으로부터 인출된 제4 인출 전극(74)에 접속되어 있다. 제4 라인부(54)의 타단은, 제4 랜드부(64)에 접속되어 있다.
절연층(11b)의 주면 위에는, 제4 랜드부(64)와 이격된 위치에 랜드부(65a)가 마련되어 있다. 또한, 절연층(11b)에는, 높이 방향 T에 관통하는 비아 도체(81a)가, 랜드부(65a)와 겹치는 위치에 마련되어 있다.
절연층(11c)의 주면 위에는, 랜드부(65b)가 마련되어 있다. 또한, 절연층(11c)에는, 높이 방향 T에 관통하는 비아 도체(81b)가, 랜드부(65b)와 겹치는 위치에 마련되어 있다.
절연층(11c)의 주면 위에는, 랜드부(65b)와 이격된 위치에 랜드부(65c)가 마련되어 있다. 또한, 절연층(11c)에는, 높이 방향 T에 관통하는 비아 도체(81c)가, 랜드부(65c)와 겹치는 위치에 마련되어 있다.
절연층(11d)의 주면 위에는, 제1 코일 도체(41)가 마련되어 있다. 제1 코일 도체(41)는, 제1 라인부(51)와, 제1 랜드부(61)를 갖고 있다. 제1 라인부(51)의 일단은, 제1 외부 전극(21)으로부터 인출된 제1 인출 전극(71)에 접속되어 있다. 제1 라인부(51)의 타단은, 제1 랜드부(61)에 접속되어 있다.
절연층(11d)에는, 높이 방향 T에 관통하는 비아 도체(81e)가, 제1 랜드부(61)와 겹치는 위치에 마련되어 있다.
절연층(11d)의 주면 위에는, 제1 랜드부(61)와 이격된 위치에 랜드부(65d)가 마련되어 있다. 또한, 절연층(11d)에는, 높이 방향 T에 관통하는 비아 도체(81d)가, 랜드부(65d)와 겹치는 위치에 마련되어 있다.
절연층(11e)의 주면 위에는, 제3 코일 도체(43)가 마련되어 있다. 제3 코일 도체(43)는, 제3 라인부(53)와, 제3 랜드부(63)를 갖고 있다. 제3 라인부(53)의 일단은, 제3 외부 전극(23)으로부터 인출된 제3 인출 전극(73)에 접속되어 있다. 제3 라인부(53)의 타단은, 제3 랜드부(63)에 접속되어 있다.
절연층(11e)에는, 높이 방향 T에 관통하는 비아 도체(81f)가, 제3 랜드부(63)와 겹치는 위치에 마련되어 있다.
상술한 바와 같이 코일 도체, 인출 전극, 비아 도체 등의 도체부가 각각 마련된, 절연층(11a), 절연층(11b), 절연층(11c), 절연층(11d), 및 절연층(11e)이 높이 방향 T로 순서대로 적층되면, 도 2 및 도 3에 도시한 바와 같이, 제1 코일 도체(41)의 제1 랜드부(61)가, 비아 도체(81e), 랜드부(65b), 비아 도체(81b), 랜드부(65a), 및 비아 도체(81a)를 순서대로 통하여, 제2 코일 도체(42)의 제2 랜드부(62)에 전기적으로 접속된다. 이것에 의해, 제1 코일(31)이 구성된다. 또한, 제3 코일 도체(43)의 제3 랜드부(63)가, 비아 도체(81f), 랜드부(65d), 비아 도체(81d), 랜드부(65c), 및 비아 도체(81c)를 순서대로 통하여, 제4 코일 도체(44)의 제4 랜드부(64)에 전기적으로 접속된다. 이것에 의해, 제2 코일(32)이 구성된다.
도 2 및 도 4에 도시한 바와 같이, 제1 코일(31)의 일단(제1 라인부(51)의 일단)은, 제1 인출 전극(71)을 통해 제1 외부 전극(21)에 전기적으로 접속되어 있다. 제1 코일(31)의 타단(제2 라인부(52)의 일단)은, 제2 인출 전극(72)을 통해 제2 외부 전극(22)에 전기적으로 접속되어 있다.
도 2 및 도 5에 도시한 바와 같이, 제2 코일(32)의 일단(제3 라인부(53)의 일단)은, 제3 인출 전극(73)을 통해 제3 외부 전극(23)에 전기적으로 접속되어 있다. 제2 코일(32)의 타단(제4 라인부(54)의 일단)은, 제4 인출 전극(74)을 통해 제4 외부 전극(24)에 전기적으로 접속되어 있다.
제1 코일(31), 및 제2 코일(32)의 코일 축은, 각각, 높이 방향 T로부터 단면에서 보았을 때의 코일의 단면 형상의 무게 중심을 통과하여, 높이 방향 T로 연신하고 있다.
높이 방향 T로부터 단면에서 보았을 때, 제1 코일(31), 및 제2 코일(32)의 외형은, 각각, 도 2에 도시한 바와 같은 직선부 및 곡선부에서 구성되는 형상이어도 되고, 원 형상이어도 되며, 다각 형상이어도 된다.
높이 방향 T로부터 단면에서 보았을 때, 제1 랜드부(61), 제2 랜드부(62), 제3 랜드부(63), 제4 랜드부(64), 랜드부(65a), 랜드부(65b), 랜드부(65c), 및 랜드부(65d)는, 각각, 도 2에 도시한 바와 같은 원 형상이어도 되고, 다각 형상이어도 된다.
제1 라인부(51), 제2 라인부(52), 제3 라인부(53), 제4 라인부(54), 제1 랜드부(61), 제2 랜드부(62), 제3 랜드부(63), 제4 랜드부(64), 랜드부(65a), 랜드부(65b), 랜드부(65c), 랜드부(65d), 제1 인출 전극(71), 제2 인출 전극(72), 제3 인출 전극(73), 제4 인출 전극(74), 비아 도체(81a), 비아 도체(81b), 비아 도체(81c), 비아 도체(81d), 비아 도체(81e), 및 비아 도체(81f)의 각 구성 재료로서는, 예를 들어 Ag, Au, Cu, Pd, Ni, Al, 이들의 합금 등을 들 수 있다.
공통 모드 초크 코일(1)에 있어서는, 제1 코일(31)의 인덕턴스를 L1, 제2 코일(32)의 인덕턴스를 L2로 할 때, 1㎓에 있어서, 100×|L1-L2|/((L1+L2)/2)≤5라고 하는 관계를 충족한다. 상기 「100×|L1-L2|/((L1+L2)/2)」는, 제1 코일(31)의 인덕턴스와 제2 코일(32)의 인덕턴스의 어긋남 상태를 나타내고 있다. 이와 같은 인덕턴스의 어긋남 상태를 5％ 이하로 함으로써, 특히 고주파대에 있어서, 노이즈 억제 기능이 우수한 공통 모드 초크 코일(1)을 실현할 수 있다.
공통 모드 초크 코일(1)에 있어서는, 1㎓에 있어서, 100×|L1-L2|/((L1+L2)/2)≤4라고 하는 관계를 충족하는 것이 바람직하고, 100×|L1-L2|/((L1+L2)/2)=0, 즉, L1=L2라고 하는 관계를 충족하는 것이 특히 바람직하다.
공통 모드 초크 코일(1)에 있어서는, 100㎒에 있어서, 100×|L1-L2|/((L1+L2)/2)≤3이라고 하는 관계를 충족하는 것이 바람직하고, 100×|L1-L2|/((L1+L2)/2)≤1이라고 하는 관계를 충족하는 것이 보다 바람직하며, 100×|L1-L2|/((L1+L2)/2)=0, 즉, L1=L2라고 하는 관계를 충족하는 것이 특히 바람직하다.
L1 및 L2는, 각각, 1nH 이상, 10nH 이하여도 된다. 제1 코일(31)의 인덕턴스와 제2 코일(32)의 인덕턴스의 어긋남이 노이즈 억제 기능에 미치는 영향은, 제1 코일(31), 및 제2 코일(32)의 인덕턴스가 작은 경우에 현저해지기 쉽다. 이에 반하여, 공통 모드 초크 코일(1)은, 제1 코일(31), 및 제2 코일(32)의 인덕턴스가 작은 경우라도 노이즈 억제 기능이 우수하다.
제1 코일(31) 및 제2 코일(32)의 인덕턴스는, 이하와 같이 하여 측정된다. 도 6 및 도 7은, 제1 코일 및 제2 코일 인덕턴스의 측정 방법을 설명하기 위한 모식도이다.
우선, 도 6에 도시한 바와 같이, 제1 코일(31)의 일단에 전기적으로 접속된 제1 외부 전극(21)을 네트워크 애널라이저의 입력 단자(IN)에 접속하고, 제1 코일(31)의 타단에 전기적으로 접속된 제2 외부 전극(22)을 네트워크 애널라이저의 출력 단자(OUT)에 접속한다. 또한, 도 6에 도시한 바와 같이, 제2 코일(32)의 일단에 전기적으로 접속된 제3 외부 전극(23)과, 제2 코일(32)의 타단에 전기적으로 접속된 제4 외부 전극(24)을, 각각, 50Ω의 종단 저항에 접속한다. 이와 같이 공통 모드 초크 코일(1)을 네트워크 애널라이저에 접속한 상태에서, 제1 코일(31)의 인덕턴스를 측정한다.
다음으로, 도 7에 도시한 바와 같이, 제2 코일(32)의 일단에 전기적으로 접속된 제3 외부 전극(23)을 네트워크 애널라이저의 입력 단자(IN)에 접속하고, 제2 코일(32)의 타단에 전기적으로 접속된 제4 외부 전극(24)을 네트워크 애널라이저의 출력 단자(OUT)에 접속한다. 또한, 도 7에 도시한 바와 같이, 제1 코일(31)의 일단에 전기적으로 접속된 제1 외부 전극(21)과, 제1 코일(31)의 타단에 전기적으로 접속된 제2 외부 전극(22)을, 각각, 50Ω의 종단 저항에 접속한다. 이와 같이 공통 모드 초크 코일(1)을 네트워크 애널라이저에 접속한 상태에서, 제2 코일(32)의 인덕턴스를 측정한다.
네트워크 애널라이저로서는, 예를 들어 키사이트 테크놀로지스사 제조의 네트워크 애널라이저 「E5071C」가 사용된다.
공통 모드 초크 코일(1)에 있어서는, 제1 코일(31)의 경로 길이를 R1, 제2 코일(32)의 경로 길이를 R2로 하면, R1≥R2일 때 100×(R1-R2)/R1≤3이라고 하는 관계를 충족하고, R2≥R1일 때 100×(R2-R1)/R2≤3이라고 하는 관계를 충족하는 것이 바람직하다. 상기 「100×(R1-R2)/R1」 및 「100×(R2-R1)/R2」는, 제1 코일(31)의 경로 길이와 제2 코일(32)의 경로 길이의 어긋남 상태를 나타내고 있다. 이와 같은 경로 길이의 어긋남 상태를 3％ 이하로 함으로써, 제1 코일(31)의 인덕턴스와 제2 코일(32)의 인덕턴스의 어긋남이 충분히 작아지기 때문에, 공통 모드 초크 코일(1)의 노이즈 억제 기능이 현저하게 우수한 것으로 된다.
제1 코일(31)의 경로 길이는, 제1 인출 전극(71)과 제2 인출 전극(72)의 사이를 연결하는 배선의 합계 길이를 의미하고, 보다 구체적으로는, 제1 라인부(51)와, 제1 랜드부(61)와, 비아 도체(81e)와, 랜드부(65b)와, 비아 도체(81b)와, 랜드부(65a)와, 비아 도체(81a)와, 제2 랜드부(62)와, 제2 라인부(52)를 통과하는 선의 길이를 의미한다. 제2 코일(32)의 경로 길이는, 제3 인출 전극(73)과 제4 인출 전극(74)의 사이를 연결하는 배선의 합계 길이를 의미하고, 보다 구체적으로는, 제3 라인부(53)와, 제3 랜드부(63)와, 비아 도체(81f)와, 랜드부(65d)와, 비아 도체(81d)와, 랜드부(65c)와, 비아 도체(81c)와, 제4 랜드부(64)와, 제4 라인부(54)를 통과하는 선의 길이를 의미한다.
제1 코일(31)의 경로 길이와 제2 코일(32)의 경로 길이는, 하기와 같이 하여 각각 정해진다. 우선, 공통 모드 초크 코일(1)(미가공체(10))을 연마함으로써, 길이 방향 L 및 폭 방향 W에 평행한 LW 단면을 노출시킨다. 그리고, 도 2에 도시한 바와 같은 각 LW 단면에 대하여, 마이크로스코프를 사용하여, 각 라인부 및 각 랜드부에 있어서의 폭의 중앙을 통과하는 선의 길이를 측정한다. 한편, 공통 모드 초크 코일(1)(미가공체(10))을 연마함으로써, 길이 방향 L 및 높이 방향 T에 평행한 LT 단면을 노출시킨다. 그리고, 도 3에 도시한 바와 같은 LT 단면에 대하여, 마이크로스코프를 사용하여, 각 비아 도체의 높이 방향 T에 있어서의 치수를 측정한다. 각 비아 도체의 높이 방향 T에 있어서의 치수에 대해서는, 폭 방향 W 및 높이 방향 T에 평행한 WT 단면에 있어서 측정해도 된다. 이상과 같이 해서 얻어진 측정값을, 제1 코일(31), 및 제2 코일(32)의 각각에 대하여 더함으로써, 제1 코일(31)의 경로 길이와 제2 코일(32)의 경로 길이가 각각 정해진다.
공통 모드 초크 코일(1)에 있어서는, 제1 코일(31)의 인덕턴스와 제2 코일(32)의 인덕턴스의 어긋남을 작게 하는 관점에서, 상술한 바와 같이 제1 코일(31)의 경로 길이와 제2 코일(32)의 경로 길이의 차를 작게 하는 것이 바람직하다. 제1 코일(31)의 경로 길이와 제2 코일(32)의 경로 길이의 차를 작게 하는 구체적인 방법에 대하여, 이하에 설명한다.
우선, 본 발명의 비교 대상으로서, 종래의 공통 모드 초크 코일에 대하여 설명한다. 도 8은, 종래의 공통 모드 초크 코일에 있어서의 미가공체의 내부 구조를 나타내는 분해 평면 모식도이다. 도 8에 도시한 바와 같이, 종래의 공통 모드 초크 코일에 있어서는, 제1 라인부(51)의 길이와 제2 라인부(52)의 길이가, 각각, 도 2에 도시한 상태보다도 대폭으로 짧아져 있으며, 결과적으로, 제1 코일(31)의 경로 길이가 제2 코일(32)의 경로 길이보다도 대폭으로 짧아져 있다. 도 8에 도시한 종래의 공통 모드 초크 코일은, 이 점 이외에, 도 2에 도시한 본 발명의 공통 모드 초크 코일의 일례와 마찬가지이다.
도 2에 도시한 본 발명의 공통 모드 초크 코일의 일례에 있어서는, 도 8에 도시한 종래의 공통 모드 초크 코일에 대하여, 제1 라인부(51)에 경로 조정부(91a) (점선으로 둘러싸인 부분)가, 제2 라인부(52)에 경로 조정부(91b)(점선으로 둘러싸인 부분)가 각각 마련되어 있는, 즉, 제1 코일(31)의 경로 길이가 길게 되어 있다. 이것에 의해, 도 2에 도시한 본 발명의 공통 모드 초크 코일의 일례에 있어서는, 제1 코일(31)의 경로 길이와 제2 코일(32)의 경로 길이의 차가 작게 되어 있다.
도 2에 도시한 본 발명의 공통 모드 초크 코일의 일례에 있어서는, 제1 라인부(51)에 경로 조정부(91a)가, 제2 라인부(52)에 경로 조정부(91b)가 각각 마련되어 있기 때문에, 도 8에 도시한 종래의 공통 모드 초크 코일에 대하여, 제1 라인부(51)의 제1 랜드부(61)에 대한 배치 방식과, 제2 라인부(52)의 제2 랜드부(62)에대한 배치 방식이 각각 다르다.
보다 구체적으로는, 도 2에 도시한 본 발명의 공통 모드 초크 코일의 일례에 있어서, 제1 라인부(51)의 타단은, 폭 방향 W에 있어서, 제1 인출 전극(71)측으로부터 제1 랜드부(61)에 접속되고, 제2 라인부(52)의 타단은, 폭 방향 W에 있어서, 제2 인출 전극(72)측으로부터 제2 랜드부(62)에 접속되어 있다. 또한, 제2 코일(32)에 착안하면, 제3 라인부(53)의 타단은, 폭 방향 W에 있어서, 제3 인출 전극(73)측으로부터 제3 랜드부(63)에 접속되고, 제4 라인부(54)의 타단은, 폭 방향 W에 있어서, 제4 인출 전극(74)측으로부터 제4 랜드부(64)에 접속되어 있다.
이에 반하여, 도 8에 도시한 종래의 공통 모드 초크 코일에 있어서는, 제1 라인부(51)의 타단이, 폭 방향 W에 있어서, 제1 인출 전극(71)과는 반대측으로부터 제1 랜드부(61)에 접속되고, 제2 라인부(52)의 타단이, 폭 방향 W에 있어서, 제2 인출 전극(72)과는 반대측으로부터 제2 랜드부(62)에 접속되어 있다.
경로 조정부(91a), 및 경로 조정부(91b)는, 도 2에 도시한 바와 같이, 제1 코일(31)의 원주형을 대체로 따른 형상인 것이 바람직하지만, 굴곡형이어도 된다.
도 2에 도시한 본 발명의 공통 모드 초크 코일의 일례에 있어서는, 제1 코일(31)에 경로 조정부를 마련하였지만, 종래의 공통 모드 초크 코일에 있어서, 제2 코일(32)의 경로 길이가 제1 코일(31)의 경로 길이보다도 대폭으로 짧게 되어 있는 경우에는, 제2 코일(32)에 경로 조정부를 마련해도 된다.
제1 코일(31)의 경로 길이와 제2 코일(32)의 경로 길이의 차를 작게 하는 방법으로서, 경로 조정부를 마련하는 방법을 지금까지 설명하였지만, 이하의 방법이어도 된다.
도 9는, 도 1 중의 미가공체의 내부 구조의 다른 일례를 나타내는 분해 평면 모식도이다. 도 9에 도시한 본 발명의 공통 모드 초크 코일의 다른 일례에 있어서는, 도 8에 도시한 종래의 공통 모드 초크 코일에 대하여, 제2 코일(32)의 턴수가 다르지 않고 코일 직경이 작게 되어 있는, 즉, 제2 코일(32)의 경로 길이가 짧게 되어 있다. 이것에 의해, 도 9에 도시한 본 발명의 공통 모드 초크 코일의 다른 일례에 있어서는, 제1 코일(31)의 경로 길이와 제2 코일(32)의 경로 길이의 차가 작게 되어 있다.
도 9에 도시한 본 발명의 공통 모드 초크 코일의 다른 일례에 있어서는, 제2 코일(32)의 코일 직경이 제1 코일(31)의 코일 직경보다도 작다. 한편, 종래의 공통 모드 초크 코일에 있어서, 제2 코일(32)의 경로 길이가 제1 코일(31)의 경로 길이보다도 대폭으로 짧게 되어 있는 경우에는, 제1 코일(31)의 턴수를 바꾸지 않고 코일 직경을 제2 코일(32)보다도 작게 해도 된다. 이상을 정리하면, 제1 코일(31), 및 제2 코일(32) 중, 한쪽의 코일 직경은 다른 쪽의 코일 직경보다도 작아도 된다.
제1 코일(31), 및 제2 코일(32)의 코일 직경(외경)은, 높이 방향 T로부터 단면에서 보았을 때의 코일의 단면 형상(외형)의 면적 상당 원의 직경을 의미한다.
제1 코일(31), 및 제2 코일(32)의 턴수는, 각각, 5턴 이하여도 된다. 제1 코일(31)의 인덕턴스와 제2 코일(32)의 인덕턴스의 어긋남이 노이즈 억제 기능에 미치는 영향은, 제1 코일(31), 및 제2 코일(32)의 턴수가 적은 경우에 현저해지기 쉽다. 이에 반하여, 공통 모드 초크 코일(1)은, 제1 코일(31), 및 제2 코일(32)의 턴수가 적은 경우여도 노이즈 억제 기능이 우수하다. 또한, 제1 코일(31), 및 제2 코일(32)의 턴수는, 각각, 5턴 이상이어도 된다.
제1 코일(31)의 인덕턴스와 제2 코일(32)의 인덕턴스의 어긋남을 작게 하는 관점에서, 높이 방향 T로부터 단면에서 보았을 때, 제1 라인부(51)의 폭과, 제2 라인부(52)의 폭과, 제3 라인부(53)의 폭과, 제4 라인부(54)의 폭은, 서로 동일한 것이 바람직하다.
공통 모드 초크 코일(1)에 있어서는, 제1 코일(31)의 임피던스를 Z1, 제2 코일(32)의 임피던스를 Z2로 할 때, 1㎓에 있어서, 100×|Z1-Z2|/((Z1+Z2)/2)≤5라고 하는 관계를 충족하는 것이 바람직하고, 100×|Z1-Z2|/((Z1+Z2)/2)≤4라고 하는 관계를 충족하는 것이 보다 바람직하며, 100×|Z1-Z2|/((Z1+Z2)/2)=0, 즉, Z1=Z2라고 하는 관계를 충족하는 것이 특히 바람직하다. 상기 「100×|Z1-Z2|/((Z1+Z2)/2)」는, 제1 코일(31)의 임피던스와 제2 코일(32)의 임피던스의 어긋남 상태를 나타내고 있다. 이와 같은 임피던스의 어긋남 상태를 5％ 이하로 함으로써, 특히 고주파대에 있어서, 공통 모드 초크 코일(1)의 노이즈 억제 기능이 현저하게 우수한 것으로 된다.
공통 모드 초크 코일(1)에 있어서는, 100㎒에 있어서, 100×|Z1-Z2|/((Z1+Z2)/2)≤3이라고 하는 관계를 충족하는 것이 바람직하고, 100×|Z1-Z2|/((Z1+Z2)/2)≤1이라고 하는 관계를 충족하는 것이 보다 바람직하며, 100×|Z1-Z2|/((Z1+Z2)/2)=0, 즉, Z1=Z2라고 하는 관계를 충족하는 것이 특히 바람직하다.
제1 코일(31), 및 제2 코일(32)의 임피던스는, 도 6 및 도 7을 참조하여 설명한 인덕턴스의 측정 방법과 마찬가지로 하여 측정된다.
[공통 모드 초크 코일의 제조 방법]
본 발명의 공통 모드 초크 코일의 제조 방법 일례에 대하여, 이하에 설명한다.
<유리 세라믹 재료의 조제>
K2O, B2O3, SiO2, Al2O3 등을 소정의 비율로 혼합한다. 그리고, 얻어진 혼합물을 소성함으로써, 용융시킨다. 그 후, 얻어진 용융물을 급랭함으로써, 유리 재료를 제작한다. 다음으로, 유리 재료에, 필러로서의 SiO2(석영), Al2O3(알루미나) 등을 첨가함으로써, 유리 세라믹 재료를 조제한다.
<유리 세라믹 시트의 제작>
유리 세라믹 재료에, 폴리비닐부티랄계 수지 등의 유기 바인더와, 에탄올, 톨루엔 등의 유기 용제와, 가소제 등을 첨가해서 혼합함으로써, 세라믹 슬러리를 제작한다. 그리고, 세라믹 슬러리를 닥터 블레이드법 등에 의해 시트형으로 성형한 후, 소정의 형상으로 펀칭함으로써, 유리 세라믹 시트를 제작한다.
<도체 패턴의 형성>
Ag 페이스트 등의 도전성 페이스트를 사용하여 스크린 인쇄 등을 행함으로써, 도 2에 도시한 바와 같은 코일 도체에 상당하는 코일 도체용 도체 패턴과, 도 2에 도시한 바와 같은 인출 전극에 상당하는 인출 전극용 도체 패턴과, 도 2에 도시한 바와 같은 비아 도체에 상당하는 비아 도체용 도체 패턴을, 각 유리 세라믹 시트에 형성한다. 비아 도체용 도체 패턴을 형성할 때에는, 유리 세라믹 시트의 소정의 개소에 레이저 조사를 행함으로써 비아 홀을 미리 형성해 두고, 그 비아 홀에 도전성 페이스트를 충전한다.
<적층 블록의 제작>
도체 패턴이 형성된 각 유리 세라믹 시트를, 도 2에 도시한 바와 같은 순서로 적층시킨다. 그 적층체의 상하에는, 도체 패턴이 형성되지 않은 유리 세라믹 시트를 소정의 매수씩 적층시켜도 된다. 그 후, 얻어진 적층체를, 온간 등방압 프레스(WIP) 처리 등으로 압착함으로써, 적층 블록을 제작한다.
<미가공체의 제작>
적층 블록을 다이서 등으로 소정의 사이즈로 절단함으로써, 개편화한 칩을 제작한다. 그리고, 개편화한 칩을 소성함으로써, 각 유리 세라믹 시트가 절연층으로 되고, 나아가, 코일 도체용 도체 패턴, 인출 전극용 도체 패턴 및 비아 도체용 도체 패턴이, 각각, 코일 도체, 인출 전극, 및 비아 도체로 된다. 그 결과, 도 2에 도시한 바와 같은 제1 코일 및 제2 코일이 각각 내장된 미가공체가 제작된다. 여기서, 미가공체의 제1 측면에는, 제1 코일의 일단에 접속된 제1 인출 전극과, 제2 코일의 일단에 접속된 제3 인출 전극이 노출되어 있다. 미가공체의 제2 측면에는, 제1 코일의 타단에 접속된 제2 인출 전극과, 제2 코일의 타단에 접속된 제4 인출 전극이 노출되어 있다.
미가공체에 대해서는, 예를 들어 배럴 연마를 실시함으로써, 모퉁이부 및 능선을 둥그스럼하게 하였다.
<외부 전극의 형성>
Ag 및 유리 프릿을 함유하는 도전성 페이스트를, 미가공체의 양측면 위에서 적어도 각 인출 전극이 노출된 4군데에 도포한다. 그리고, 얻어진 각 도막을 베이킹함으로써, 하지 전극층을 형성한다. 다음으로, 각 하지 전극층에 대하여 전해 도금을 실시함으로써, Ni 도금 피막과, Sn 도금 피막을 순차 형성한다. 그 결과, 도 1에 도시한 바와 같은, 제1 외부 전극, 제2 외부 전극, 제3 외부 전극, 및 제4 외부 전극이 형성된다.
이상에 의해, 도 1, 도 2 등에 예시한 바와 같은 본 발명의 공통 모드 초크 코일이 제조된다.
실시예
이하, 본 발명의 공통 모드 초크 코일을 보다 구체적으로 개시한 실시예를 나타낸다. 또한, 본 발명은, 이 실시예만에 한정되는 것은 아니다.
[실시예 1]
실시예 1의 공통 모드 초크 코일을, 이하의 방법으로 제조하였다.
<유리 세라믹 재료의 조제>
K2O, B2O3, SiO2, Al2O3을 소정의 비율이 되도록 칭량하고, 백금제의 도가니 내에서 혼합하였다. 그리고, 얻어진 혼합물을 1500℃ 이상, 1600℃ 이하에서 소성함으로써, 용융시켰다. 그 후, 얻어진 용융물을 급랭함으로써, 유리 재료를 제작하였다.
다음으로, 유리 재료를, 평균 입경 D50이 1㎛ 이상, 3㎛ 이하로 되도록 분쇄함으로써, 유리 분말을 준비하였다. 또한, 필러로서, 평균 입경 D50이 모두 0.5㎛ 이상, 2.0㎛ 이하의 석영 분말 및 알루미나 분말을 준비하였다. 여기서, 평균 입경 D50은, 체적 기준의 누적 백분율 50％에 상당하는 입경이다. 그리고, 유리 분말에, 필러로서의 석영 분말 및 알루미나 분말을 첨가함으로써, 유리 세라믹 재료를 조제하였다.
<유리 세라믹 시트의 제작>
유리 세라믹 재료를, 폴리비닐부티랄계 수지 등의 유기 바인더와, 에탄올, 톨루엔 등의 유기 용제와, 가소제와, PSZ 미디어와 함께 볼 밀에 넣어서 혼합함으로써, 세라믹 슬러리를 제작하였다. 그리고, 세라믹 슬러리를 닥터 블레이드법 등으로, 두께가 20㎛ 이상, 30㎛ 이하의 시트형으로 성형한 후, 직사각형으로 펀칭함으로써, 유리 세라믹 시트를 제작하였다.
<도체 패턴의 형성>
Ag 페이스트 등의 도전성 페이스트를 사용하여 스크린 인쇄를 행함으로써, 도 2에 도시한 바와 같은 코일 도체에 상당하는 코일 도체용 도체 패턴과, 도 2에 도시한 바와 같은 인출 전극에 상당하는 인출 전극용 도체 패턴과, 도 2에 도시한 바와 같은 비아 도체에 상당하는 비아 도체용 도체 패턴을, 각 유리 세라믹 시트에 형성하였다. 비아 도체용 도체 패턴을 형성할 때에는, 유리 세라믹 시트의 소정의 개소에 레이저 조사를 행함으로써 비아 홀을 미리 형성해 두고, 그 비아 홀에 도전성 페이스트를 충전하였다.
<적층 블록의 제작>
도체 패턴이 형성된 각 유리 세라믹 시트를, 도 2에 도시한 바와 같은 순서로 적층시켰다. 그 적층체의 상하에는, 도체 패턴이 형성되지 않은 유리 세라믹 시트를 소정의 매수씩 적층시켰다. 그 후, 얻어진 적층체를, 온간 등방압 프레스 처리로 압착함으로써, 적층 블록을 제작하였다. 압착 조건에 대해서는, 온도 80℃, 압력 100MPa로 하였다.
<미가공체의 제작>
적층 블록을 다이서 등으로 소정의 사이즈로 절단함으로써, 개편화한 칩을 제작하였다. 그리고, 개편화한 칩을 880℃에서 1.5시간 소성함으로써, 각 유리 세라믹 시트가 절연층이 되고, 또한, 코일 도체용 도체 패턴, 인출 전극용 도체 패턴 및 비아 도체용 도체 패턴이, 각각, 코일 도체, 인출 전극 및 비아 도체가 되었다. 그 결과, 도 2에 도시한 바와 같은 제1 코일 및 제2 코일이 각각 내장된 미가공체가 제작되었다. 여기서, 미가공체의 제1 측면에는, 제1 코일의 일단에 접속된 제1 인출 전극과, 제2 코일의 일단에 접속된 제3 인출 전극이 노출되어 있다. 미가공체의 제2 측면에는, 제1 코일의 타단에 접속된 제2 인출 전극과, 제2 코일의 타단에 접속된 제4 인출 전극이 노출되어 있다.
다음으로, 미가공체를 미디어와 함께 회전 배럴기에 넣어서 배럴 연마를 실시함으로써, 모퉁이부 및 능선을 둥그스럼하게 하였다.
<외부 전극의 형성>
Ag 및 유리 프릿을 함유하는 도전성 페이스트를, 미가공체의 양측면 위에서 적어도 각 인출 전극이 노출한 4군데에 도포하였다. 그리고, 얻어진 각 도막을 810℃에서 1분간 베이킹함으로써, 하지 전극층을 형성하였다. 하지 전극층의 두께는, 5㎛였다. 다음으로, 각 하지 전극층에 대하여 전해 도금을 실시함으로써, Ni 도금 피막과, Sn 도금 피막을 순차 형성하였다. Ni 도금 피막 및 Sn 도금 피막의 두께는, 각각, 3㎛였다. 이상의 결과, 도 1에 도시한 바와 같은, 제1 외부 전극, 제2 외부 전극, 제3 외부 전극, 및 제4 외부 전극이 형성되었다.
이상에 의해, 실시예 1의 공통 모드 초크 코일이 제조되었다. 실시예 1의 공통 모드 초크 코일의 사이즈는, 길이 방향에 있어서의 치수가 0.6㎜, 폭 방향에 있어서의 치수가 0.5㎜, 높이 방향에 있어서의 치수가 0.3㎜였다.
[비교예 1]
도 8에 도시한 바와 같은 제1 코일 및 제2 코일이 각각 내장된 미가공체를 제작한 것 이외에, 실시예 1의 공통 모드 초크 코일과 마찬가지로 하여, 비교예 1의 공통 모드 초크 코일을 제조하였다.
[평가]
실시예 1 및 비교예 1의 공통 모드 초크 코일에 대하여, 이하의 평가를 행하였다.
<인덕턴스>
공통 모드 초크 코일에 있어서의 제1 코일 및 제2 코일에 대하여, 상술한 방법에 의해 인덕턴스를 측정하고, 주파수 특성을 평가하였다. 도 10은, 실시예 1의 공통 모드 초크 코일에 있어서, 제1 코일 및 제2 코일 인덕턴스의 주파수 특성을 나타내는 그래프이다. 도 11은, 비교예 1의 공통 모드 초크 코일에 있어서, 제1 코일 및 제2 코일 인덕턴스의 주파수 특성을 나타내는 그래프이다.
다음으로, 제1 코일 및 제2 코일 인덕턴스 측정값을, 각각, L1 및 L2로 했을 때, 이들의 인덕턴스의 어긋남 상태를, 100×|L1-L2|/((L1+L2)/2)를 계산함으로써 평가하였다. 이와 같은 평가를, 주파수가 1㎓ 및 100㎒의 조건하에서 행하였다. 결과를 표 1에 나타낸다.
<임피던스>
공통 모드 초크 코일에 있어서의 제1 코일 및 제2 코일에 대하여, 상술한 방법에 의해 임피던스를 측정하고, 주파수 특성을 평가하였다. 도 12는, 실시예 1의 공통 모드 초크 코일에 있어서, 제1 코일 및 제2 코일 임피던스의 주파수 특성을 나타내는 그래프이다. 도 13은, 비교예 1의 공통 모드 초크 코일에 있어서, 제1 코일 및 제2 코일 임피던스의 주파수 특성을 나타내는 그래프이다.
다음으로, 제1 코일 및 제2 코일 임피던스 측정값을, 각각, Z1 및 Z2로 했을 때, 이들 임피던스의 어긋남 상태를, 100×|Z1-Z2|/((Z1+Z2)/2)를 계산함으로써 평가하였다. 이와 같은 평가를, 주파수가 1㎓ 및 100㎒의 조건하에서 행하였다. 결과를 표 1에 나타낸다.
Figure pat00001
표 1에 나타낸 바와 같이, 실시예 1의 공통 모드 초크 코일에서는, 비교예 1의 공통 모드 초크 코일과 비교하여, 제1 코일의 인덕턴스와 제2 코일의 인덕턴스의 어긋남 상태가 작았다. 또한, 도 10 및 도 11에 도시한 바와 같이, 실시예 1의 공통 모드 초크 코일에서는, 비교예 1의 공통 모드 초크 코일과 비교하여, 제1 코일의 인덕턴스와 제2 코일의 인덕턴스가 가까운 주파수 특성을 나타내고 있었다.
표 1에 나타낸 바와 같이, 실시예 1의 공통 모드 초크 코일에서는, 비교예 1의 공통 모드 초크 코일과 비교하여, 제1 코일의 임피던스와 제2 코일의 임피던스의 어긋남 상태가 작았다. 또한, 도 12 및 도 13에 도시한 바와 같이, 실시예 1의 공통 모드 초크 코일에서는, 비교예 1의 공통 모드 초크 코일과 비교하여, 제1 코일의 임피던스와 제2 코일의 임피던스가 가까운 주파수 특성을 나타내고 있었다.
<경로 길이>
공통 모드 초크 코일의 제1 코일 및 제2 코일에 대하여, 상술한 방법에 의해 경로 길이를 측정하고, 각각의 측정값을 R1 및 R2로 하였다. 그리고, 이들 경로 길이의 어긋남 상태를, R1≥R2일 때 100×(R1-R2)/R1을 계산하고, R2≥R1일 때 100×(R2-R1)/R2를 계산함으로써 평가하였다. 그 결과, 제1 코일의 경로 길이와 제2 코일의 경로 길이의 어긋남 상태는, 실시예 1의 공통 모드 초크 코일에서 2.1％, 비교예 1의 공통 모드 초크 코일에서 6.4％였다.
이상의 평가 결과로부터, 실시예 1의 공통 모드 초크 코일은, 비교예 1의 공통 모드 초크 코일보다도 노이즈 억제 기능이 우수하다는 사실을 알게 되었다.
1: 공통 모드 초크 코일
10: 미가공체
10a: 제1 단부면
10b: 제2 단부면
10c: 제1 측면
10d: 제2 측면
10e: 제1 주면
10f: 제2 주면
11a, 11b, 11c, 11d, 11e, 11f: 절연층
21: 제1 외부 전극
22: 제2 외부 전극
23: 제3 외부 전극
24: 제4 외부 전극
31: 제1 코일
32: 제2 코일
41: 제1 코일 도체
42: 제2 코일 도체
43: 제3 코일 도체
44: 제4 코일 도체
51: 제1 라인부
52: 제2 라인부
53: 제3 라인부
54: 제4 라인부
61: 제1 랜드부
62: 제2 랜드부
63: 제3 랜드부
64: 제4 랜드부
65a, 65b, 65c, 65d: 랜드부
71: 제1 인출 전극
72: 제2 인출 전극
73: 제3 인출 전극
74: 제4 인출 전극
81a, 81b, 81c, 81d, 81e, 81f: 비아 도체
91a, 91b: 경로 조정부
L: 길이 방향
T: 높이 방향
W: 폭 방향

Claims (7)

  1. 복수의 절연층이 높이 방향으로 적층되어 이루어지는 미가공체와,
    상기 미가공체에 각각 내장된 제1 코일 및 제2 코일과,
    상기 미가공체의 표면 위에 마련되고, 상기 제1 코일의 일단에 전기적으로 접속된 제1 외부 전극과,
    상기 미가공체의 표면 위에서 상기 높이 방향에 직교하는 폭 방향에 있어서 상기 제1 외부 전극에 대향하는 위치에 마련되고, 상기 제1 코일의 타단에 전기적으로 접속된 제2 외부 전극과, 상기 미가공체의 표면 위에 마련되고, 상기 제2 코일의 일단에 전기적으로 접속된 제3 외부 전극과,
    상기 미가공체의 표면 위에서 상기 폭 방향에 있어서 상기 제3 외부 전극에 대향하는 위치에 마련되며,
    상기 제2 코일의 타단에 전기적으로 접속된 제4 외부 전극을 구비하고,
    상기 제1 코일의 인덕턴스를 L1, 상기 제2 코일의 인덕턴스를 L2로 할 때, 1㎓에 있어서, 100×|L1-L2|/((L1+L2)/2)≤5라고 하는 관계를 충족하는 것을 특징으로 하는, 공통 모드 초크 코일.
  2. 제1항에 있어서,
    100㎒에 있어서, 100×|L1-L2|/((L1+L2)/2)≤3이라고 하는 관계를 충족하는, 공통 모드 초크 코일.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 코일의 경로 길이를 R1, 상기 제2 코일의 경로 길이를 R2로 하면, R1≥R2일 때 100×(R1-R2)/R1≤3이라고 하는 관계를 충족하고, R2≥R1일 때 100×(R2-R1)/R2≤3이라고 하는 관계를 충족하는, 공통 모드 초크 코일.
  4. 제3항에 있어서,
    상기 제1 코일은, 제1 코일 도체 및 제2 코일 도체를 포함하는 복수의 코일 도체가 상기 절연층과 함께 상기 높이 방향으로 적층되면서 전기적으로 접속되어 이루어지고,
    상기 제1 코일 도체는, 제1 라인부와, 제1 랜드부를 갖고,
    상기 제1 라인부의 일단은, 상기 제1 외부 전극으로부터 인출된 제1 인출 전극에 접속되고,
    상기 제1 라인부의 타단은, 상기 폭 방향에 있어서, 상기 제1 인출 전극측으로부터 상기 제1 랜드부에 접속되고,
    상기 제2 코일 도체는, 제2 라인부와, 상기 제1 랜드부에 전기적으로 접속된 제2 랜드부를 갖고,
    상기 제2 라인부의 일단은, 상기 제2 외부 전극으로부터 인출된 제2 인출 전극에 접속되고,
    상기 제2 라인부의 타단은, 상기 폭 방향에 있어서, 상기 제2 인출 전극측으로부터 상기 제2 랜드부에 접속되고,
    상기 제2 코일은, 제3 코일 도체 및 제4 코일 도체를 포함하는 복수의 코일 도체가 상기 절연층과 함께 상기 높이 방향으로 적층되면서 전기적으로 접속되어 이루어지고,
    상기 제3 코일 도체는, 제3 라인부와, 제3 랜드부를 갖고,
    상기 제3 라인부의 일단은, 상기 제3 외부 전극으로부터 인출된 제3 인출 전극에 접속되고,
    상기 제3 라인부의 타단은, 상기 폭 방향에 있어서, 상기 제3 인출 전극측으로부터 상기 제3 랜드부에 접속되고,
    상기 제4 코일 도체는, 제4 라인부와, 상기 제3 랜드부에 전기적으로 접속된 제4 랜드부를 갖고,
    상기 제4 라인부의 일단은, 상기 제4 외부 전극으로부터 인출된 제4 인출 전극에 접속되며,
    상기 제4 라인부의 타단은, 상기 폭 방향에 있어서, 상기 제4 인출 전극측으로부터 상기 제4 랜드부에 접속되어 있는, 공통 모드 초크 코일.
  5. 제3항에 있어서,
    상기 제1 코일 및 상기 제2 코일 중, 한쪽의 코일 직경은 다른 쪽의 코일 직경보다도 작은, 공통 모드 초크 코일.
  6. 제1항 또는 제2항에 있어서,
    상기 L1 및 상기 L2는, 각각, 1nH 이상, 10nH 이하인, 공통 모드 초크 코일.
  7. 제1항 또는 제2항에 있어서,
    상기 절연층은, 유리 세라믹 재료로 이루어지는, 공통 모드 초크 코일.
KR1020200146103A 2019-11-07 2020-11-04 공통 모드 초크 코일 KR102373257B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2019-202352 2019-11-07
JP2019202352A JP7493321B2 (ja) 2019-11-07 2019-11-07 コモンモードチョークコイル

Publications (2)

Publication Number Publication Date
KR20210055612A true KR20210055612A (ko) 2021-05-17
KR102373257B1 KR102373257B1 (ko) 2022-03-10

Family

ID=75750295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200146103A KR102373257B1 (ko) 2019-11-07 2020-11-04 공통 모드 초크 코일

Country Status (4)

Country Link
US (1) US11657946B2 (ko)
JP (1) JP7493321B2 (ko)
KR (1) KR102373257B1 (ko)
CN (1) CN112786279B (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100644788B1 (ko) * 2003-12-12 2006-11-15 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품
KR101445741B1 (ko) * 2013-05-24 2014-10-07 주식회사 이노칩테크놀로지 회로 보호 소자
WO2015029976A1 (ja) 2013-09-02 2015-03-05 株式会社村田製作所 電子部品及びコモンモードチョークコイル
JP2016144115A (ja) * 2015-02-04 2016-08-08 国立大学法人信州大学 コモンモードフィルタ

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3161455B2 (ja) * 1999-05-20 2001-04-25 株式会社村田製作所 コモンモードチョークコイル
JP2001160510A (ja) * 1999-12-01 2001-06-12 Tdk Corp コイル装置
JP2003124027A (ja) * 2001-10-19 2003-04-25 Murata Mfg Co Ltd コモンモードチョークコイル及びコモンモードチョークコイルのコモンモードインピーダンス調整方法
JP2004072006A (ja) * 2002-08-09 2004-03-04 Matsushita Electric Ind Co Ltd 積層コモンモードノイズフィルタ
JP2004095860A (ja) * 2002-08-30 2004-03-25 Murata Mfg Co Ltd 積層型コイル部品及びその製造方法
JP2005085997A (ja) * 2003-09-09 2005-03-31 Murata Mfg Co Ltd コイル部品
TW200609956A (en) * 2004-05-28 2006-03-16 Matsushita Electric Ind Co Ltd Common mode noise filter
JP2006186210A (ja) * 2004-12-28 2006-07-13 Murata Mfg Co Ltd コモンモードチョークコイル部品
JP4720216B2 (ja) 2005-03-04 2011-07-13 パナソニック株式会社 積層型コモンモードノイズフィルタ
JP4844045B2 (ja) * 2005-08-18 2011-12-21 Ｔｄｋ株式会社 電子部品及びその製造方法
JP2008277695A (ja) 2007-05-07 2008-11-13 Murata Mfg Co Ltd コモンモードチョークコイル
KR20130077400A (ko) * 2011-12-29 2013-07-09 삼성전기주식회사 박막형 코일 부품 및 그 제조 방법
JP2013251378A (ja) * 2012-05-31 2013-12-12 Murata Mfg Co Ltd 積層型コモンモードチョークコイル
JP6303123B2 (ja) * 2013-06-21 2018-04-04 パナソニックＩｐマネジメント株式会社 コモンモードノイズフィルタ
JP2016079903A (ja) 2014-10-17 2016-05-16 トヨタ自動車株式会社 内燃機関の排気浄化装置の故障判定装置
JP6515353B2 (ja) * 2014-11-18 2019-05-22 パナソニックＩｐマネジメント株式会社 コモンモードノイズフィルタ
JP2017092434A (ja) * 2015-04-07 2017-05-25 パナソニックＩｐマネジメント株式会社 コモンモードノイズフィルタ
JP6565555B2 (ja) * 2015-09-30 2019-08-28 Tdk株式会社 積層コモンモードフィルタ
US10026546B2 (en) * 2016-05-20 2018-07-17 Qualcomm Incorported Apparatus with 3D wirewound inductor integrated within a substrate
JP6558302B2 (ja) * 2016-05-26 2019-08-14 株式会社村田製作所 電子部品
KR101832626B1 (ko) * 2016-11-21 2018-02-26 삼성전기주식회사 공통 모드 필터
JP2019036698A (ja) * 2017-08-22 2019-03-07 パナソニックＩｐマネジメント株式会社 コモンモードノイズフィルタ
JP7044508B2 (ja) * 2017-09-29 2022-03-30 太陽誘電株式会社 磁気結合型コイル部品
KR102122026B1 (ko) * 2017-11-30 2020-06-11 주식회사 모다이노칩 적층형 필터
JP6743836B2 (ja) * 2018-02-07 2020-08-19 株式会社村田製作所 コモンモードチョークコイル

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100644788B1 (ko) * 2003-12-12 2006-11-15 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품
KR101445741B1 (ko) * 2013-05-24 2014-10-07 주식회사 이노칩테크놀로지 회로 보호 소자
WO2015029976A1 (ja) 2013-09-02 2015-03-05 株式会社村田製作所 電子部品及びコモンモードチョークコイル
JP2016144115A (ja) * 2015-02-04 2016-08-08 国立大学法人信州大学 コモンモードフィルタ

Also Published As

Publication number Publication date
CN112786279B (zh) 2023-02-14
US20210142938A1 (en) 2021-05-13
US11657946B2 (en) 2023-05-23
KR102373257B1 (ko) 2022-03-10
JP7493321B2 (ja) 2024-05-31
CN112786279A (zh) 2021-05-11
JP2021077748A (ja) 2021-05-20

Similar Documents

Publication Publication Date Title
JP2006319009A (ja) コモンモードノイズフィルタ
US11626232B2 (en) Multilayer coil component
US11587720B2 (en) Multilayer coil component
JP7322833B2 (ja) コモンモードチョークコイル
KR102373257B1 (ko) 공통 모드 초크 코일
US11854734B2 (en) Multilayer coil component
JP7200958B2 (ja) コモンモードチョークコイル
CN113223808B (zh) 共模扼流圈
JP7264127B2 (ja) コモンモードチョークコイル
JP7435351B2 (ja) コモンモードチョークコイル
KR102445283B1 (ko) 공통 모드 초크 코일
JP7200957B2 (ja) コモンモードチョークコイル
JP7163935B2 (ja) コモンモードチョークコイル
US20200373067A1 (en) Multilayer coil component
JP2024018381A (ja) コイル部品

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant