KR20210052226A - 수지 기판의 가공 방법 - Google Patents

수지 기판의 가공 방법 Download PDF

Info

Publication number
KR20210052226A
KR20210052226A KR1020200125919A KR20200125919A KR20210052226A KR 20210052226 A KR20210052226 A KR 20210052226A KR 1020200125919 A KR1020200125919 A KR 1020200125919A KR 20200125919 A KR20200125919 A KR 20200125919A KR 20210052226 A KR20210052226 A KR 20210052226A
Authority
KR
South Korea
Prior art keywords
substrate
processing
package substrate
resin substrate
holding
Prior art date
Application number
KR1020200125919A
Other languages
English (en)
Inventor
요시오 우메다
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20210052226A publication Critical patent/KR20210052226A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)

Abstract

(과제) 공정수의 증가를 억제하면서도 수지 기판을 척 테이블에 고정시키는 것을 가능하게 할 수 있는 수지 기판의 가공 방법을 제공하는 것.
(해결 수단) 수지 기판의 가공 방법은, 곡면 형성용 기판의 볼록면에 패키지의 표면을 밀착시키도록 가압한 상태에서 패키지 기판을 가열하고 추가로 냉각시켜, 패키지 기판의 표면측이 오목면이 되는 휨을 패키지 기판에 형성하는 휨 형상 형성 스텝 (ST1) 과, 척 테이블의 유지면에 패키지 기판의 오목면이 된 표면을 대면시켜 재치하는 재치 스텝 (ST2) 과, 패키지 기판의 휘어 볼록면이 된 이면측의 중앙 부근을 유지면을 향해 가압하여, 패키지 기판의 휨을 유지면을 따라 교정하면서 척 테이블로 패키지 기판을 흡인 유지하는 흡인 유지 스텝 (ST3) 과, 척 테이블로 흡인 유지한 패키지 기판의 이면측으로부터 연삭 가공을 실시하는 가공 스텝 (ST4) 을 구비한다.

Description

수지 기판의 가공 방법{METHOD FOR PROCESSING RESIN SUBSTRATE}
본 발명은, 패키지 기판 등의 휨이 발생하는 수지 기판의 가공 방법에 관한 것이다.
디바이스 칩이 전극을 포함하는 금속 기판이나 유리 에폭시 수지 등의 기판에 탑재되고, 몰드 수지로 디바이스 칩이 피복된 수지 기판인 패키지 기판을 분할하여, 개개의 패키지 디바이스 칩을 얻는 방법이 있다 (예를 들어, 특허문헌 1 참조).
일본 공개특허공보 2011-181641호
패키지 기판은, 몰드 수지의 열 팽창률과 금속 기판, 유리 에폭시 수지의 열 팽창률이 크게 다르기 때문에, 일반적으로 몰드 수지의 휨이 커, 평탄한 척 테이블의 유지면으로 흡인 유지할 때, 리크가 발생하여, 충분히 강고하게 척 테이블에 고정시킬 수 없는 경우가 있다.
그래서, 특허문헌 1 에 개시된 방법과 같이, 패키지 기판에 하프 컷을 실시하여 휨을 교정 후, 흡인 유지하는 방법이 고안되었다. 그러나, 특허문헌 1 에 개시된 방법은, 패키지 기판 1 장 1 장의 가공이 필요하여 공정수가 들기 때문에, 저렴한 패키지 디바이스 칩을 얻는 방법에는 이용하기 어렵다.
본 발명은, 이러한 문제점을 감안하여 이루어진 것으로, 그 목적은, 공정수의 증가를 억제하면서도 수지 기판을 척 테이블에 고정시키는 것을 가능하게 할 수 있는 수지 기판의 가공 방법을 제공하는 것이다.
상기 서술한 과제를 해결하고, 목적을 달성하기 위해서, 본 발명의 수지 기판의 가공 방법은, 기판에 탑재된 디바이스 칩이 몰드 수지로 피복된 수지 기판의 가공 방법으로서, 볼록한 형상의 곡면을 갖는 곡면 형성용 기판의 볼록면에 수지 기판의 일방의 면을 밀착시키도록 가압한 상태에서 수지 기판을 가열하고, 추가로 냉각시켜, 수지 기판의 그 일방의 면측이 오목면이 되는 휨을 수지 기판에 형성하는 휨 형상 형성 스텝과, 척 테이블의 유지면에, 수지 기판의 오목면이 된 그 일방의 면을 대면시켜 재치 (載置) 하는 재치 스텝과, 수지 기판의 휘어 볼록면이 된 타방의 면의 중앙 부근을 그 유지면을 향해 가압하여, 수지 기판의 휨을 그 유지면을 따라 교정하면서, 그 척 테이블로 수지 기판을 흡인 유지하는 흡인 유지 스텝과, 그 척 테이블로 흡인 유지한 수지 기판의 그 타방의 면측으로부터 소정의 가공을 실시하는 가공 스텝을 구비하는 것을 특징으로 한다.
상기 수지 기판의 가공 방법은, 그 휨 형상 형성 스텝에서는, 겹쳐 쌓인 복수의 그 곡면 형성용 기판의 사이에 수지 기판이 놓인 상태에서 가열되고 냉각되어도 된다.
본원 발명은, 공정수의 증가를 억제하면서도 수지 기판을 척 테이블에 고정시키는 것을 가능하게 할 수 있다는 효과를 발휘한다.
도 1 은, 실시형태 1 에 관련된 수지 기판의 가공 방법의 가공 대상인 패키지 기판의 측면도이다.
도 2 는, 도 1 에 도시된 패키지 기판의 표면측의 평면도이다.
도 3 은, 도 1 에 도시된 패키지 기판의 이면측의 평면도이다.
도 4 는, 실시형태 1 에 관련된 수지 기판의 가공 방법의 흐름을 나타내는 플로 차트이다.
도 5 는, 도 4 에 도시된 수지 기판의 가공 방법의 휨 형상 형성 스텝에 있어서, 복수의 곡면 형성용 기판 간에 패키지 기판을 배치한 상태를 모식적으로 나타내는 측면도이다.
도 6 은, 도 5 에 도시된 복수의 곡면 형성용 기판의 볼록면에 패키지 기판의 금속 기판의 표면을 밀착시킨 상태에서 패키지 기판을 가열하는 상태를 모식적으로 일부 단면으로 나타내는 측면도이다.
도 7 은, 도 4 에 도시된 수지 기판의 가공 방법의 휨 형상 형성 스텝 후의 패키지 기판의 측면도이다.
도 8 은, 도 4 에 도시된 수지 기판의 가공 방법의 재치 스텝을 나타내는 평면도이다.
도 9 는, 도 4 에 도시된 수지 기판의 가공 방법의 재치 스텝을 나타내는 측면도이다.
도 10 은, 도 4 에 도시된 수지 기판의 가공 방법의 흡인 유지 스텝에 있어서, 유지면 상의 패키지 기판의 상방에 가압 부재를 배치한 측면도이다.
도 11 은, 도 4 에 도시된 수지 기판의 가공 방법의 흡인 유지 스텝에 있어서, 유지면 상에 패키지 기판을 흡인 유지한 측면도이다.
도 12 는, 도 4 에 도시된 수지 기판의 가공 방법의 가공 스텝을 나타내는 측면도이다.
도 13 은, 실시형태 1 의 변형예에 관련된 수지 기판의 가공 방법의 가공 스텝을 나타내는 측면도이다.
본 발명을 실시하기 위한 형태 (실시형태) 에 대해, 도면을 참조하면서 상세하게 설명한다. 이하의 실시형태에 기재한 내용에 의해 본 발명이 한정되는 것은 아니다. 또, 이하에 기재한 구성 요소에는, 당업자가 용이하게 상정할 수 있는 것, 실질적으로 동일한 것이 포함된다. 또한, 이하에 기재한 구성은 적절히 조합하는 것이 가능하다. 또, 본 발명의 요지를 일탈하지 않는 범위에서 구성의 다양한 생략, 치환 또는 변경을 실시할 수 있다.
〔실시형태 1〕
본 발명의 실시형태 1 에 관련된 수지 기판의 가공 방법을 도면에 기초하여 설명한다. 도 1 은, 실시형태 1 에 관련된 수지 기판의 가공 방법의 가공 대상인 패키지 기판의 측면도이다. 도 2 는, 도 1 에 도시된 패키지 기판의 표면측의 평면도이다. 도 3 은, 도 1 에 도시된 패키지 기판의 이면측의 평면도이다. 도 4 는, 실시형태 1 에 관련된 수지 기판의 가공 방법의 흐름을 나타내는 플로 차트이다.
실시형태 1 에 관련된 수지 기판의 가공 방법은, 도 1, 도 2 및 도 3 에 도시하는 수지 기판인 패키지 기판 (1) 에 소정의 가공인 연삭 가공을 실시하는 방법이다. 실시형태 1 에 관련된 수지 기판의 가공 방법의 가공 대상인 패키지 기판 (1) 은, 도 1 에 도시하는 바와 같이, 기판인 금속 기판 (2) 과, 금속 기판 (2) 에 탑재된 디바이스 칩 (3) 과, 디바이스 칩 (3) 을 피복한 몰드 수지 (4) 를 구비한다.
금속 기판 (2) 은, 금속에 의해 구성되고, 또한 평면 형상이 사각형인 평판상으로 형성되고, 도 2 에 도시하는 바와 같이, 디바이스 영역 (21) 과, 디바이스 영역 (21) 을 둘러싸는 비 (非) 디바이스 영역 (22) 이 형성되어 있다. 실시형태 1 에 있어서, 디바이스 영역 (21) 은, 3 개 형성되어 있지만, 디바이스 영역 (21) 의 수는 3 개에 한정되지 않는다. 디바이스 영역 (21) 은, 도 2 에 도시하는 바와 같이, 복수의 영역 (23) 으로 구획하는 분할 예정 라인 (24) 을 갖고 있다. 영역 (23) 은, 금속 기판 (2) 의 타방의 면인 이면 (26) (도 3 등에 도시한다) 측에 디바이스 칩 (3) 을 탑재하고 있다.
디바이스 칩 (3) 은, 예를 들어, IC (Integrated Circuit), 혹은 LSI (Large Scale Integration) 등의 집적 회로이다. 분할 예정 라인 (24) 에는, 영역 (23) 에 탑재된 디바이스 칩 (3) 과 도시되지 않은 와이어에 의해 접속된 전극부 (27) 가 형성되어 있다. 전극부 (27) 는, 영역 (23) 의 전체 둘레에 형성되고, 영역 (23) 과, 영역 (23) 의 주위의 금속 기판 (2) 의 모재를 연결하고 있고, 실시형태 1 에서는, 절삭 가공에 의해 길이 방향의 중앙이 절단된다.
몰드 수지 (4) 는, 열가소성 수지에 의해 구성되고, 금속 기판 (2) 의 이면 (26) 측에 적층되어, 영역 (23) 의 이면 (26) 에 탑재한 디바이스 칩 (3) 및 와이어를 봉지 (피복) 하고 있다. 실시형태 1 에서는, 몰드 수지 (4) 는, 금속 기판 (2) 의 이면 (26) 측에서는, 도 3 에 도시하는 바와 같이, 모든 디바이스 영역 (21) 을 봉지 (피복) 하고 있다. 또, 몰드 수지 (4) 는, 금속 기판 (2) 의 표면 (25) 측에서는, 도 2 에 도시하는 바와 같이, 디바이스 칩 (3) 을 탑재한 영역 (23) 과 전극부 (27) 를 노출시킨 상태에서 분할 예정 라인 (24) 내를 봉지하고 있다.
이렇게 하여, 실시형태 1 에서는, 금속 기판 (2) 에 탑재된 디바이스 칩 (3) 이 몰드 수지 (4) 로 피복되고, 또한 절삭 가공에 의해 절삭되는 분할 예정 라인 (24) 에 전극부 (27) 가 배치된 소위 QFN (Quad Flat Non-leaded Package) 기판이다. 패키지 기판 (1) 은, 실시형태 1 에서는 QFN 기판이지만, 본 발명에서는 이것에 한정되지 않고, 예를 들어, CSP (Chip Scale Packaging) 기판이나 BGA (Ball grid array) 여도 된다.
도 1, 도 2 및 도 3 에 도시된 패키지 기판 (1) 은, 몰드 수지 (4) 의 표면 (41) 에 연삭 가공이 실시된 후, 각 디바이스 영역 (21) 의 각 분할 예정 라인 (24) 을 따라 전극부 (27) 의 길이 방향의 중앙이 절삭 가공된다. 패키지 기판 (1) 은, 각 전극부 (27) 가 2 분할되어, 개개의 패키지 디바이스 칩 (5) 으로 분할된다. 패키지 디바이스 칩 (5) 은, 금속 기판 (2) 의 영역 (23) 과, 영역 (23) 에 단 (端) 이 연속해 있는 복수의 전극부 (27) 와, 영역 (23) 의 이면 (26) 측에 탑재되고 전극부 (27) 와 와이어에 의해 접속된 디바이스 칩 (3) 과, 영역 (23) 의 이면 (26) 측에 적층되어 디바이스 칩 (3) 을 피복한 몰드 수지 (4) 를 구비한다.
또, 실시형태 1 에서는, 패키지 기판 (1) 은, 금속 기판 (2) 에 탑재된 디바이스 칩 (3) 을 피복하는 몰드 수지 (4) 의 열 팽창률과 금속 기판 (2) 의 열 팽창률의 차를 원인으로 하여, 금속 기판 (2) 과 몰드 수지 (4) 의 쌍방이 휘는 경우가 있다. 예를 들어, 패키지 기판 (1) 은, 도 1 에 도시하는 바와 같이, 금속 기판 (2) 의 일방의 면인 표면 (25) 측의 길이 방향의 중앙이 볼록해지고 또한 금속 기판 (2) 의 이면 (26) 측의 길이 방향의 중앙이 오목해지도록, 전체적으로 만곡되는 경우가 있다. 또한, 본 발명에서는, 패키지 기판 (1) 은, 반드시 도 1 에 도시하는 바와 같이 만곡되는 것은 아니고, 만곡된 상태가 도 1 에 도시된 상태에 한정되지 않음과 함께, 만곡되어 있지 않아도 된다.
또, 실시형태 1 에서는, 패키지 기판 (1) 은, 도 3 에 도시하는 바와 같이, 금속 기판 (2) 의 이면 (26) 측의 외측 가장자리부에 절삭 가공시의 절삭 위치를 나타내는 얼라인먼트용의 마크 (7) 가 형성되어 있다. 실시형태 1 에서는, 얼라인먼트용의 마크 (7) 는, 절삭 가공의 각 절삭 위치 상에 형성되어 있지만, 본 발명에서는, 도 3 에 도시하는 예에 한정되지 않는다.
실시형태 1 에 관련된 수지 기판의 가공 방법은, 패키지 기판 (1) 에 소정의 가공인 연삭 가공을 실시하는 방법으로서, 도 4 에 도시하는 바와 같이, 휨 형상 형성 스텝 (ST1) 과, 재치 스텝 (ST2) 과, 흡인 유지 스텝 (ST3) 과, 가공 스텝 (ST4) 을 구비한다.
(휨 형상 형성 스텝)
도 5 는, 도 4 에 도시된 수지 기판의 가공 방법의 휨 형상 형성 스텝에 있어서, 복수의 곡면 형성용 기판 간에 패키지 기판을 배치한 상태를 모식적으로 나타내는 측면도이다. 도 6 은, 도 5 에 도시된 복수의 곡면 형성용 기판의 볼록면에 패키지 기판의 금속 기판의 표면을 밀착시킨 상태에서 패키지 기판을 가열하는 상태를 모식적으로 일부 단면으로 나타내는 측면도이다. 도 7 은, 도 4 에 도시된 수지 기판의 가공 방법의 휨 형상 형성 스텝 후의 패키지 기판의 측면도이다.
휨 형상 형성 스텝 (ST1) 은, 볼록한 형상의 곡면을 갖는 도 5 및 도 6 에 도시하는 곡면 형성용 기판 (10) 의 볼록면 (11) 에 패키지 기판 (1) 의 금속 기판 (2) 의 표면 (25) 을 밀착시키도록 가압한 상태에서 패키지 기판 (1) 을 가열하고, 추가로 냉각시켜, 패키지 기판 (1) 의 표면 (25) 측이 오목면 (28) (도 7 에 도시한다) 이 되는 휨을 패키지 기판 (1) 에 형성하는 스텝이다. 실시형태 1 에 있어서, 휨 형상 형성 스텝 (ST1) 에서는, 도 5 에 도시하는 곡면 형성용 기판 (10) 을 복수 준비한다.
곡면 형성용 기판 (10) 은, 평면 형상이 패키지 기판 (1) 의 평면 형상보다 큰 사각 형상으로 형성되고, 측방에서 보아 길이 방향의 중앙이 가장 상방으로 돌출된 볼록면 (11) 이 상면에 형성되어 있다. 볼록면 (11) 은, 상방을 향해 볼록한 형상의 곡면을 갖고 있다. 이들 복수의 곡면 형성용 기판 (10) 은, 휨 형상 형성 스텝 (ST1) 에서는, 연직 방향으로 복수 겹쳐 쌓인다.
또, 곡면 형성용 기판 (10) 은, 측방에서 보아 길이 방향의 중앙이 가장 상방으로 움푹 패인 오목면 (12) 이 하면에 형성되어 있다. 오목면 (12) 은, 상방을 향해 오목한 형상의 곡면을 갖고 있다. 곡면 형성용 기판 (10) 은, 연직 방향으로 복수 겹쳐 쌓이면, 측방에서 보아 오목면 (12) 이 볼록면 (11) 과 평행이 된다.
또한, 실시형태 1 에서는, 복수의 곡면 형성용 기판 (10) 중 최하방에 배치되는 곡면 형성용 기판 (10) 은, 하면에 오목면 (12) 이 형성되지 않고, 수평 방향을 따라 평면으로 형성되어 있다. 또, 복수의 곡면 형성용 기판 (10) 중 최상방에 배치되는 곡면 형성용 기판 (10) 은, 상면에 볼록면 (11) 이 형성되지 않고, 수평 방향을 따라 평면으로 형성되어 있다.
또, 실시형태 1 에 있어서, 휨 형상 형성 스텝 (ST1) 에서는, 패키지 기판 (1) 의 금속 기판 (2) 의 표면 (25) 측을 하방을 향하게 하고, 금속 기판 (2) 의 이면 (26) 측을 상방을 향하게 하여, 패키지 기판 (1) 을 곡면 형성용 기판 (10) 사이에 배치하고, 복수의 곡면 형성용 기판 (10) 을 겹쳐 쌓는다.
실시형태 1 에 있어서, 휨 형상 형성 스텝 (ST1) 에서는, 복수의 곡면 형성용 기판 (10) 을 서로 접근시켜, 각 볼록면 (11) 에 표면 (25) 이 밀착되고, 각 오목면 (12) 에 각 패키지 기판 (1) 의 몰드 수지 (4) 의 표면 (41) 이 밀착되도록, 각 곡면 형성용 기판 (10) 에 각 패키지 기판 (1) 이 밀착되는 방향으로 가압한 상태로 유지한다. 실시형태 1 에 있어서, 휨 형상 형성 스텝 (ST1) 에서는, 도 6 에 도시하는 바와 같이, 각 볼록면 (11) 에 표면 (25) 이 밀착되고, 각 오목면 (12) 에 각 패키지 기판 (1) 의 몰드 수지 (4) 의 표면 (41) 이 밀착된 상태에서, 복수의 패키지 기판 (1) 및 복수의 곡면 형성용 기판 (10) 을 가열 챔버 (20) 내에 수용한다.
실시형태 1 에 있어서, 휨 형상 형성 스텝 (ST1) 에서는, 가열 챔버 (20) 내를 소정 온도까지 가열하고, 소정 시간 복수의 패키지 기판 (1) 및 복수의 곡면 형성용 기판 (10) 을 가열 챔버 (20) 내에서 가열한다. 이렇게 하여, 실시형태 1 에 있어서, 휨 형상 형성 스텝 (ST1) 에서는, 복수의 곡면 형성용 기판 (10) 에 의해 복수의 패키지 기판 (1) 을 밀착시키는 방향으로 가압한 상태에서 가열한다. 또한, 소정 온도, 소정 시간은, 패키지 기판 (1) 의 특히 몰드 수지 (4) 를 두께가 변화되지 않고 소성 변형시킬 수 있고, 특히 디바이스 칩 (3) 에 악영향을 주는 경우가 없는 온도, 시간이다. 예를 들어, 소정 온도는 180 ℃ 이상이고 또한 200 ℃ 이하이며, 소정 시간은 8 시간이다. 또, 소정 온도는 100 ℃ 이고, 소정 시간은, 30 분이어도 된다.
실시형태 1 에 있어서, 휨 형상 형성 스텝 (ST1) 에서는, 소정 온도에서 소정 시간 복수의 패키지 기판 (1) 을 가열한 후, 복수의 패키지 기판 (1) 을 곡면 형성용 기판 (10) 과 함께 가열 챔버 (20) 밖으로 반출하여, 추가로 상온까지 냉각시킨다. 실시형태 1 에 있어서, 휨 형상 형성 스텝 (ST1) 에서는, 복수의 패키지 기판 (1) 을 곡면 형성용 기판 (10) 으로부터 떼어낸다. 그러면, 패키지 기판 (1) 은, 도 7 에 도시하는 바와 같이, 특히, 몰드 수지 (4) 가 소성 변형되어, 금속 기판 (2) 의 표면 (25) 이 볼록면 (11) 을 따르고, 또한 몰드 수지 (4) 의 표면 (41) 이 오목면 (12) 을 따르게 된다.
이 때문에, 패키지 기판 (1) 은, 금속 기판 (2) 의 표면 (25) 이, 측방에서 보아 길이 방향의 중앙이 가장 상방으로 움푹 패인 오목면 (28) 으로 형성되고, 몰드 수지 (4) 의 표면 (41) 이, 측방에서 보아 길이 방향의 중앙이 가장 상방으로 돌출된 볼록면 (42) 으로 형성되어, 표면 (25) 이 오목면 (28) 이 되는 휨이 형성된다. 또한, 오목면 (28) 과 볼록면 (42) 은 서로 평행이다. 이렇게 하여, 실시형태 1 에 있어서, 휨 형상 형성 스텝 (ST1) 에서는, 패키지 기판 (1) 은, 측방에서 보아, 길이 방향의 중앙이 가장 상방으로 돌출되어, 도 1 과 역방향으로 만곡된 휨이 형성된다. 이렇게 하여, 실시형태 1 에 있어서, 휨 형상 형성 스텝 (ST1) 에서는, 겹쳐 쌓인 복수의 곡면 형성용 기판 (10) 의 사이에 패키지 기판 (1) 이 놓인 상태에서 가열되고 냉각되게 된다.
(재치 스텝)
도 8 은, 도 4 에 도시된 수지 기판의 가공 방법의 재치 스텝을 나타내는 평면도이다. 도 9 는, 도 4 에 도시된 수지 기판의 가공 방법의 재치 스텝을 나타내는 측면도이다. 재치 스텝 (ST2) 은, 연삭 가공을 실시하는 가공 장치인 연삭 장치 (30) 의 척 테이블 (31) 의 유지면 (32) 에, 패키지 기판 (1) 의 오목면 (28) 이 된 금속 기판 (2) 의 표면 (25) 을 대면시켜 재치하는 스텝이다.
또한, 연삭 장치 (30) 의 척 테이블 (31) 은, 도 8 에 도시하는 바와 같이, 패키지 기판 (1) 의 길이 방향의 전체 길이보다 긴 직경을 갖는 원반상으로 형성되어 있다. 척 테이블 (31) 은, 상면이 수평 방향과 평행한 유지면 (32) 을 구성하고, 유지면 (32) 의 중앙에 도 9 에 도시하는 개폐 밸브 (33) 를 통하여 흡인원 (34) 에 접속된 흡인 홈 (35) 이 형성되어 있다.
재치 스텝 (ST2) 에서는, 도 8 의 척 테이블 (31) 의 유지면 (32) 상에 패키지 기판 (1) 의 금속 기판 (2) 측이 재치된다. 또한, 도 8 은, 얼라인먼트용의 마크 (7) 를 생략하고 있다. 재치 스텝 (ST2) 에서는, 패키지 기판 (1) 은, 중심이 유지면 (32) 의 중심과 대면한 상태에서, 도 9 에 도시하는 바와 같이, 유지면 (32) 상에 재치된다. 또한, 패키지 기판 (1) 은, 유지면 (32) 에 재치되면, 오목면 (28) 즉 표면 (25) 이 유지면 (32) 에 대면한다. 또한, 재치 스텝 (ST2) 에서는, 연삭 장치 (30) 는, 개폐 밸브 (33) 를 닫고 있다.
(흡인 유지 스텝)
도 10 은, 도 4 에 도시된 수지 기판의 가공 방법의 흡인 유지 스텝에 있어서, 유지면 상의 패키지 기판의 상방에 가압 부재를 배치한 측면도이다. 도 11은, 도 4 에 도시된 수지 기판의 가공 방법의 흡인 유지 스텝에 있어서, 유지면 상에 패키지 기판을 흡인 유지한 측면도이다.
흡인 유지 스텝 (ST3) 은, 패키지 기판 (1) 의 휘어 볼록면이 된 금속 기판 (2) 의 이면 (26) 측의 중앙 부근을 유지면 (32) 을 향해 가압하여, 패키지 기판 (1) 의 휨을 유지면 (32) 을 따라 교정하면서, 척 테이블 (31) 로 패키지 기판 (1) 을 흡인 유지하는 스텝이다. 흡인 유지 스텝 (ST3) 에서는, 도 10 에 도시하는 바와 같이, 연삭 장치 (30) 가 가압 부재 (36) 를 유지면 (32) 상의 패키지 기판 (1) 의 상방에 위치시킨다. 또한, 가압 부재 (36) 의 하면 (361) 은, 수평 방향 즉 유지면 (32) 을 따라 평탄하게 형성되어 있다.
흡인 유지 스텝 (ST3) 에서는, 도 11 에 도시하는 바와 같이, 연삭 장치 (30) 가 연직 방향을 따라 가압 부재 (36) 를 하강시켜, 가압 부재 (36) 의 하면 (361) 에 의해 패키지 기판 (1) 의 몰드 수지 (4) 의 볼록면 (42) 이 된 표면 (41)의 중앙 부근을 유지면 (32) 을 향해 가압한다. 흡인 유지 스텝 (ST3) 에서는, 연삭 장치 (30) 가 가압 부재 (36) 에 의해 패키지 기판 (1) 의 금속 기판 (2) 의 표면 (25) 을 척 테이블 (31) 의 유지면 (32) 에 밀착시켜, 패키지 기판 (1) 의 오목면 (28) 및 볼록면 (42) 을 유지면 (32) 및 가압 부재 (36) 의 하면 (361) 으로 평탄하게 교정한 후, 개폐 밸브 (33) 를 열어, 유지면 (32) 에 패키지 기판 (1) 의 금속 기판 (2) 의 표면 (25) 을 흡인 유지한다.
(가공 스텝)
도 12 는, 도 4 에 도시된 수지 기판의 가공 방법의 가공 스텝을 나타내는 측면도이다. 가공 스텝 (ST4) 은, 연삭 장치 (30) 가, 척 테이블 (31) 로 흡인 유지한 패키지 기판 (1) 의 이면 (26) 측으로부터 소정의 가공인 연삭 가공을 실시하는 스텝이다.
실시형태 1 에 있어서, 가공 스텝 (ST4) 에서는, 도 12 에 도시하는 바와 같이, 연삭 장치 (30) 가, 연삭액 노즐 (37) 로부터 연삭액 (371) 을 공급하면서, 스핀들 (38) 에 의해 연삭 휠 (39) 을 연직 방향과 평행한 축심 둘레로 회전시키고 또한 척 테이블 (31) 을 연직 방향과 평행한 축심 둘레로 회전시킨다. 실시형태 1 에 있어서, 가공 스텝 (ST4) 에서는, 연삭 장치 (30) 가, 연삭 휠 (39) 의 연삭 지석 (391) 을 패키지 기판 (1) 의 이면 (26) 측으로부터 몰드 수지 (4) 의 표면 (41) 에 맞닿게 하여 척 테이블 (31) 에 소정의 이송 속도로 접근시켜, 연삭 지석 (391) 으로 몰드 수지 (4) 의 표면 (41) 을 연삭한다. 가공 스텝 (ST4) 에서는, 연삭 장치 (30) 가, 소정량 연삭 휠 (39) 의 연삭 지석 (391) 을 하강시키면 종료된다.
이상, 설명한 바와 같이, 실시형태 1 에 관련된 수지 기판의 가공 방법은, 휜 패키지 기판 (1) 이 리크되지 않고 평탄한 유지면 (32) 에 흡인 유지되도록, 오목면 (28) 을 유지면 (32) 에 대면시키면서 유지면 (32) 에 누른 상태에서 흡인 유지한다. 이 때문에, 수지 기판의 가공 방법은, 패키지 기판 (1) 의 외주로부터 리크되는 것이 억제된다는 효과를 발휘하고, 패키지 기판 (1) 을 척 테이블 (31) 에 고정시킬 수 있다는 효과를 발휘한다.
또, 수지 기판의 가공 방법은, 휨 형상 형성 스텝 (ST1) 에 있어서, 한 번에 복수의 패키지 기판 (1) 을 겹쳐 쌓은 상태에서 휨을 형성하므로, 공정수의 증가를 억제하면서 효율적으로 휨 형상을 패키지 기판 (1) 에 형성할 수 있다는 효과를 발휘한다.
그 결과, 수지 기판의 가공 방법은, 공정수의 증가를 억제하면서도 패키지 기판 (1) 을 척 테이블 (31) 에 고정시키는 것을 가능하게 할 수 있다는 효과를 발휘한다.
또한, 본 발명은, 상기 실시형태에 한정되는 것은 아니다. 즉, 본 발명의 골자를 일탈하지 않는 범위에서 다양하게 변형하여 실시할 수 있다. 예를 들어, 본 발명은, 가공 스텝 (ST4) 에서는, 도 13 에 도시하는 바와 같이, 소정의 가공으로서 연삭 가공 이외의 가공을 실시해도 된다. 도 13 은, 실시형태 1 의 변형예에 관련된 수지 기판의 가공 방법의 가공 스텝을 나타내는 측면도이다. 또한, 도 13 은, 실시형태 1 과 동일 부분에 동일 부호를 붙여 설명을 생략한다.
또한, 도 13 은, 가공 스텝 (ST4) 에서는, 패키지 기판 (1) 에 소정의 가공인 절삭 가공을 실시하는 예를 나타내고 있지만, 본 발명에서는, 소정의 가공은, 연삭 가공, 절삭 가공에 한정되지 않는다. 도 13 에 예시된 변형예는, 가공 스텝 (ST4) 이 실시형태 1 과 상이한 것 이외에, 실시형태 1 과 동일하다.
도 13 에 예시된 변형예에 있어서, 흡인 유지 스텝 (ST3) 에서는, 가공 장치인 절삭 장치 (50) 가, 실시형태 1 과 동일하게, 척 테이블 (51) 에 패키지 기판 (1) 을 흡인 유지한다. 또한, 절삭 장치 (50) 의 척 테이블 (51) 은, 흡인원으로부터의 흡인력에 의해 각 영역 (23) 을 흡인하는 흡인공과, 절삭 가공 중에 절삭 블레이드 (55) 의 절삭날이 침입하는 릴리프 홈 (53) 이 유지면 (52) 에 형성되어 있다.
도 13 에 예시된 가공 스텝 (ST4) 에서는, 절삭 장치 (50) 가 패키지 기판 (1) 을 도시하지 않은 촬상 유닛으로 촬상하여, 얼라인먼트용의 마크 (7) 를 검출하고, 분할 예정 라인 (24) 의 절삭 위치와 절삭 유닛 (54) 의 절삭 블레이드 (55) 를 위치 맞춤하는 얼라인먼트를 수행한다.
도 13 에 예시된 가공 스텝 (ST4) 에서는, 절삭 장치 (50) 가, 절삭 유닛 (54) 과 척 테이블 (51) 을 분할 예정 라인 (24) 을 따라 상대적으로 이동시키면서 절삭 블레이드 (55) 를 이면 (26) 측으로부터 전극부 (27) 의 중앙에 절입시켜, 패키지 기판 (1) 을 개개의 패키지 디바이스 칩 (5) 으로 분할한다. 도 13 에 예시된 가공 스텝 (ST4) 에서는, 절삭 장치 (50) 가, 절삭 블레이드 (55) 로 모든 전극부 (27) 의 중앙을 절삭하면 종료된다.
1 : 패키지 기판 (수지 기판)
2 : 금속 기판 (기판)
3 : 디바이스 칩
4 : 몰드 수지
10 : 곡면 형성용 기판
11 : 볼록면
25 : 표면 (일방의 면)
26 : 이면 (타방의 면)
28 : 오목면
31, 51 : 척 테이블
32, 52 : 유지면
ST1 : 휨 형상 형성 스텝
ST2 : 재치 스텝
ST3 : 흡인 유지 스텝
ST4 : 가공 스텝

Claims (2)

  1. 기판에 탑재된 디바이스 칩이 몰드 수지로 피복된 수지 기판의 가공 방법으로서,
    볼록한 형상의 곡면을 갖는 곡면 형성용 기판의 볼록면에 수지 기판의 일방의 면을 밀착시키도록 가압한 상태에서 수지 기판을 가열하고, 추가로 냉각시켜, 수지 기판의 그 일방의 면측이 오목면이 되는 휨을 수지 기판에 형성하는 휨 형상 형성 스텝과,
    척 테이블의 유지면에, 수지 기판의 오목면이 된 그 일방의 면을 대면시켜 재치하는 재치 스텝과,
    수지 기판의 휘어 볼록면이 된 타방의 면의 중앙 부근을 그 유지면을 향해 가압하여, 수지 기판의 휨을 그 유지면을 따라 교정하면서, 그 척 테이블로 수지 기판을 흡인 유지하는 흡인 유지 스텝과,
    그 척 테이블로 흡인 유지한 수지 기판의 그 타방의 면측으로부터 소정의 가공을 실시하는 가공 스텝을 구비하는 수지 기판의 가공 방법.
  2. 제 1 항에 있어서.
    그 휨 형상 형성 스텝에서는, 겹쳐 쌓인 복수의 그 곡면 형성용 기판의 사이에 수지 기판이 놓인 상태에서 가열되고 냉각되는 수지 기판의 가공 방법.
KR1020200125919A 2019-10-30 2020-09-28 수지 기판의 가공 방법 KR20210052226A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019197881A JP7313259B2 (ja) 2019-10-30 2019-10-30 樹脂基板の加工方法
JPJP-P-2019-197881 2019-10-30

Publications (1)

Publication Number Publication Date
KR20210052226A true KR20210052226A (ko) 2021-05-10

Family

ID=75713438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200125919A KR20210052226A (ko) 2019-10-30 2020-09-28 수지 기판의 가공 방법

Country Status (3)

Country Link
JP (1) JP7313259B2 (ko)
KR (1) KR20210052226A (ko)
TW (1) TW202118001A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230251584A1 (en) * 2022-02-04 2023-08-10 Tokyo Electron Limited In-situ lithography pattern enhancement with localized stress treatment tuning using heat zones

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181641A (ja) 2010-03-01 2011-09-15 Disco Corp パッケージ基板の加工方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3879823B2 (ja) 2001-11-22 2007-02-14 ソニー株式会社 薄型半導体装置のモールド方法及びそのモールド金型
JP2012178422A (ja) 2011-02-25 2012-09-13 Fujikura Ltd 半導体装置の製造方法及び半導体装置の製造装置並びに基板保持治具
JP6248684B2 (ja) 2014-02-19 2017-12-20 住友電気工業株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181641A (ja) 2010-03-01 2011-09-15 Disco Corp パッケージ基板の加工方法

Also Published As

Publication number Publication date
TW202118001A (zh) 2021-05-01
JP7313259B2 (ja) 2023-07-24
JP2021072361A (ja) 2021-05-06

Similar Documents

Publication Publication Date Title
JP5465042B2 (ja) パッケージ基板の加工方法
US7975377B2 (en) Wafer scale heat slug system
US7339259B2 (en) Semiconductor device
JP6338555B2 (ja) 吸着機構及び吸着方法並びに製造装置及び製造方法
CN106816419B (zh) 薄膜上芯片封装
US9570405B2 (en) Semiconductor device and method for manufacturing same
TWI455215B (zh) 半導體封裝件及其之製造方法
TWI733049B (zh) 半導體封裝及其製造方法
US8728831B2 (en) Reconstituted wafer warpage adjustment
CN101103460A (zh) 引线框架、半导体封装及其制造方法
JP6983775B2 (ja) 半導体装置の製造方法
JP2008078367A (ja) 半導体装置
US11715677B2 (en) Semiconductor device with frame having arms
US9627228B1 (en) Method for manufacturing a chip package having a coating layer
KR100614797B1 (ko) 반도체 제조공정용 척테이블
KR20210052226A (ko) 수지 기판의 가공 방법
TWI720846B (zh) 用於保護半導體晶粒之封裝加強件
US20070018335A1 (en) Polygonal, rounded, and circular flip chip ball grid array board
US20040142508A1 (en) Non-planar surface for semiconductor chips
JP2015199153A (ja) 保持テーブル、該保持テーブルを用いた研削方法及び切削方法
JP2017112317A (ja) 電子部品およびその製造方法ならびに電子部品製造装置
CN114613683A (zh) 树脂基板的加工方法
JP2018182060A (ja) 半導体装置、半導体ウェハ、および半導体装置の製造方法
JP2018060882A (ja) パッケージ基板の加工方法
US8878070B2 (en) Wiring board and method of manufacturing a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination