KR20210046511A - 복수의 칩 이송 장치 및 복수의 칩 이송 방법 - Google Patents

복수의 칩 이송 장치 및 복수의 칩 이송 방법 Download PDF

Info

Publication number
KR20210046511A
KR20210046511A KR1020190141765A KR20190141765A KR20210046511A KR 20210046511 A KR20210046511 A KR 20210046511A KR 1020190141765 A KR1020190141765 A KR 1020190141765A KR 20190141765 A KR20190141765 A KR 20190141765A KR 20210046511 A KR20210046511 A KR 20210046511A
Authority
KR
South Korea
Prior art keywords
chips
tape
adhesive layer
chip
pick
Prior art date
Application number
KR1020190141765A
Other languages
English (en)
Other versions
KR102311521B1 (ko
Inventor
양진석
Original Assignee
양진석
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양진석 filed Critical 양진석
Priority to KR1020190141765A priority Critical patent/KR102311521B1/ko
Priority to CN202080077390.6A priority patent/CN114762095A/zh
Priority to PCT/KR2020/015305 priority patent/WO2021091218A1/ko
Publication of KR20210046511A publication Critical patent/KR20210046511A/ko
Application granted granted Critical
Publication of KR102311521B1 publication Critical patent/KR102311521B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/79—Apparatus for Tape Automated Bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)

Abstract

복수의 칩 이송 장치는, 점착층 패턴들 상에 복수의 칩들이 부착된 칩 어태치 테이프를 지지하는 테이프 서포터, 상기 테이프 서포터의 하부에 상기 어태치 테이프를 향하도록 이동 가능하게 배치되며, 상기 칩들 중 선택된 칩이 위치하는 상기 칩 어태치 테이프의 일부 영역에 선택적으로 자외선 레이저광을 조사하여, 상기 영역에 해당하는 상기 점착층 패턴들을 선택적으로 경화시키는 자외선 레이저 광원 및 상기 테이프 서포터의 상부에 상기 어태치 테이프를 향하도록 이동 가능하게 배치되며, 상기 경화된 패턴들에 대응되는 칩들을 상기 칩 어태치 테이프의 경화 영역으로부터 픽업하고 플레이싱하는 픽업 툴을 포함한다.

Description

복수의 칩 이송 장치 및 복수의 칩 이송 방법{APPARATUS OF TRANSFERRING A PLURALITY OF CHIPS ADN METHOD OF TRANSFERRING A PLURALITY OF CHIPS}
본 발명은 칩 어태치 테이프로부터 복수의 칩들을 선택적으로 이송하는 복수의 칩 이송 장치 및 이를 이용하여 복수의 칩들을 선택적으로 이송하는 복수의 칩 이송 장치에 관한 것이다.
반도체 생산공정 중에 칩을 이송하는 과정은 매우 빈번하게 발생한다. 통상 반도체 칩 생산공정에서의 칩들은 어태치 테이프에 로딩된 칩 채로 공정을 진행하고 다음 공정을 위해 재분류되는 과정을 거치게 된다.
특히, 어태치 테이프 상에 마운팅된 칩들을 픽업하기 위하여 기존에는 이젝팅 핀 또는 필러를 이용하여 기계적인 힘을 칩들에 인가함으로써 상기 칩들을 어태치 테이프로부터 픽업할 수 있다. 이때, 상기 기계적인 힘이 칩에 인감됨에 따라 칩에 손상이 발생할 수 있다.
한편, 복수의 칩을 한꺼번에 픽업하기 위할 경우, 특정 영역 내에 포함된 칩 전체가 픽업된다. 이때, 상기 특정 영역 내에 동일 피치로 배열된 칩들 전체가 픽업되어 이송된다. 따라서, 이송된 상기 칩등을 등급별로 분류하는 재분류 작업이 추가적으로 요구된다. 따라서, 특정 영역 내에 배열된 복수개의 칩들 중 선택된 일부 칩들만으로 선택적으로 픽업하기 위한 복수의 칩 이송 방법 및 이송 장치가 요구된다.
본 발명은 복수의 칩들을 손상없이 특정 영역 내에서 선택적으로 등급별로 이송할 수 있는 복수의 칩 이송 장치를 제공한다.
본 발명은 복수의 칩들을 손상없이 특정 영역 내에서 선택적으로 등급별로 이송할 수 있는 복수의 칩 이송 방법을 제공한다.
본 발명의 실시예에 따른 복수의 칩 이송 장치는, 점착층 패턴들 상에 복수의 칩들이 부착된 칩 어태치 테이프를 지지하는 테이프 서포터, 상기 테이프 서포터의 하부에 상기 어태치 테이프를 향하도록 이동 가능하게 배치되며, 상기 칩들 중 선택된 칩이 위치하는 상기 칩 어태치 테이프의 일부 영역에 선택적으로 자외선 레이저광을 조사하여, 상기 영역에 해당하는 상기 점착층 패턴들을 선택적으로 경화시키는 자외선 레이저 광원 및 상기 테이프 서포터의 상부에 상기 어태치 테이프를 향하도록 이동 가능하게 배치되며, 상기 경화된 패턴들에 대응되는 칩들을 상기 칩 어태치 테이프의 경화 영역으로부터 픽업하고 플레이싱하는 픽업 툴을 포함한다.
본 발명의 일 실시예에 있어서, 상기 칩 어태치 테이프는 베이스층 및 상기 베이스 층 상에 자외선 경화성수지로 이루어진 점착층 패턴들을 포함한다.
여기서, 상기 점착층 패턴들 각각은 도트 형상을 각각 가질 수 있다. 이때, 상기 점착층 패턴들 각각은 상기 칩들 각각에 대응되도록 위치할 수 있다.
이와 다르게, 상기 점착층 패턴들 각각은 스트라이프 형상을 갖고 상호 매트릭스 형태로 배열될 수 있다.
본 발명의 일 실시예에 있어서, 상기 픽업 툴은 그 하부에 평탄면을 갖는 점착 테이프층을 포함한다.
본 발명의 실시예에 따른 복수의 칩 이송 방법에 있어서, 점착층 패턴 상에 복수의 칩들이 부착된 칩 어태치 테이프를 지지한다. 상기 칩들 중 선택된 칩이 위치하는 상기 칩 어태치 테이프의 일부 영역에 선택적으로 자외선 레이저광을 조사하여, 상기 영역에 해당하는 상기 점착층 패턴 중 일부 영역을 선택적으로 경화시킨다. 이후, 상기 선택 영역 내에 위치하는 칩들을 상기 칩 어태치 테이프의 경화 영역으로부터 픽업하고, 상기 픽업된 칩들을 기판 상에 플레이싱한다.
본 발명의 일 실시예에 있어서, 상기 칩 어태치 테이프는 베이스층 및 상기 베이스 층 상에 자외선 경화성수지로 이루어진 점착층 패턴들을 포함할 수 있다.
여기서, 상기 점착층 패턴은 도트 형상을 각각 갖는 복수의 도트 패턴들을 포함할 수 있다.
이와 다르게, 상기 점착층 패턴은 매트릭스 형태로 배열된 스트라이프 패턴들을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 영역 내에 위치하는 칩들을 상기 칩 어태치 테이프로부터 픽업하하기 위하여 픽업 툴이 이용되고, 상기 픽업 툴은 그 하부에 평탄면을 갖는 점착 테이프층을 포함할 수 있다.
본 발명에 따른 칩 이송장치는 선택 영역 내에 해당하는 점착층 패턴들을 선택적으로 경화시키는 자외선 레이저 광원 및 상기 테이프 서포터의 상부에 상기 어태치 테이프를 향하도록 이동 가능하게 배치되며, 상기 경화된 패턴들에 대응되는 칩들을 상기 칩 어태치 테이프의 경화 영역으로부터 픽업하고 플레이싱하는 픽업 툴을 포함한다. 따라서, 복수의 칩들에 대한 손상없이 복수의 칩들 중 선택된 칩들이 선택적으로 이송될 수 있다.
한편, 픽업 툴의 하부에 별도의 돌기가 없이 평탄면을 갖는 접착 테이프층이 구비되어도 특정 영역 내에서 특정 등급에 해당하는 칩들을 선택적으로 픽업할 수 있다.
또한, 특정 영역 내에 배열된 복수개의 칩들 중 선택된 일부 칩들만으로 선택적으로 픽업할 수 있다. 따라서, 상기 이송된 상기 칩등을 등급별로 분류하는 재분류 작업이 생략될 수 있다.
도 1은 본 발명의 일 실시예에 따른 칩 이송 장치를 설명하기 위한 단면도이다.
도 2는 도 1의 칩들이 부착된 칩 어태치 테이프를 도시한 단면도이다.
도 3은 칩 어태치 테이프의 일 예를 도시한 평면도이다.
도 4는 칩 어태치 테이프의 일 예를 도시한 평면도이다.
도 5는 본 발명의 일 실시예에 따른 칩 이송 방법을 설명하기 위한 순서도이다.
이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.
본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.
본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.
도 1은 본 발명의 일 실시예에 따른 칩 이송 장치를 설명하기 위한 단면도이다. 도 2는 도 1의 칩들이 부착된 칩 어태치 테이프를 도시한 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 칩 이송 장치(100)는 테이프 서포터(20), 자외선 레이저 광원(60) 및 픽업 툴(30)을 포함한다. 상기 칩 이송 장치(100)는 칩 어태치 테이프(14)에 부착된 복수의 칩들(30)을 픽업하여 기판(미도시)에 플레이싱할 수 있다. 칩 어태치 테이프(14) 및 상기 칩 어태치 테이프(14)에 부착된 복수의 칩들(10)이 피이송체(10)로 정의된다.
상기 칩 어태치 테이프(14)는 베이스층(14a) 및 상기 베이스층(14a) 상에 자외선 경화성수지로 이루어진 점착층 패턴(14b)을 포함한다. 이때, 상기 점착층 패턴(14b)에 자외선 광이 조사될 경우, 상기 점착층 패턴(14b)은 초기 제1 점착력에서 감소된 제2 점착력를 가진다. 상기 제2 점착력을 갖는 점착층 패턴(14b)에 점착된 칩들(12)이 용이하게 상기 점착층 패턴(14b)으로부터 분리될 수 있다. 상기 점착층 패턴(14b)은 상기 베이스층(14a) 전 영역에 걸쳐 형성되지 않고, 일부 영역 상에 패턴화됨에 픽업 툴(30)이 용이하게 칩들을 픽업할 수 있다.
상기 테이프 서포터(20)는 점착층 패턴(14b) 상에 복수의 칩들(12)이 부착된 칩 어태치 테이프(14)를 지지한다. 예를 들면, 상기 테이프 서포터(20)는 상기 테이트(14)의 외곽을 파지함으로써, 상기 테이프(14)를 지지할 수 있다.
상기 테이프 서포터(20)는 상기 칩 어태치 테이프(14)의 가장자리 부위를 지지하기 위한 서포트 링(24) 및 상기 마운트 프레임(16)을 하강시킴으로써 상기 칩 어태치 테이프(14)를 확장시키기 위한 확장 링(26) 등을 포함할 수 있다.
상기 자외선 레이저 광원(60)은 상기 테이프 서포터(20)의 하부에 상기 칩 어태치 테이프(14)를 향하도록 이동 가능하게 배치된다. 상기 자외선 레이저 광원(60)은 수평 방향 또는 수직 방향으로 이동가능하게 구비된다. 상기 자외선 레이저 광원(60)은 상기 칩들 중 선택된 칩이 위치하는 상기 칩 어태치 테이프의 일부 영역에 선택적으로 자외선 레이저광을 조사한다. 즉, 상기 자외선 레이저 광원(20)이 이동함에 따라 선택된 선택 영역에 선택적으로 레이저 광을 조사할 수 있다. 이로써, 상기 영역에 해당하는, 상기 점착층 패턴(14b) 중 선택 영역이 선택적으로 경화됨에 따라 제2 접착력을 가진다.
또한, 상기 자외선 레이저 광원(60)은 온/오프 제어됨에 따라 상기 선택 영역 내에 위치한 점착층 패턴들(14b) 중 일부에 대하여 선택적으로 자외선 조사한다. 따라서, 상기 선택 영역 내에 위치한 점착증 패턴들(14b) 중 일부가 경화될 수 있다.
따라서, 상기 자외선 레이저 광원(60)의 이동 및 온/오프 제어에 따라 특정 선택된 점착층 패턴(14b)이 경화될 수 있다. 상기 경화된 점착층 패턴(14b)에 칩들(12)이 약하게 점착된다. 이로써, 상기 픽업 툴(30)이 상기 선택 영역 내에 특정 칩들(12)을 선택적으로 픽업할 수 있음에 따라 칩에 대한 손상을 억제할 수 있을 뿐만 아니라 복수의 칩들(12)을 선택적으로 상기 칩 어태치 테이프(14)로부터 픽업할 수 있다.
상기 자외선 레이저 광원(60)은 수평 구동부(70)와 연결된다. 상기 수평 구동부(70)는 상기 자외선 레이저 광원(60)을 수평 방향, 즉 X 방향 및 Y방향으로 이동시킬 수 있다.
상기 수평 구동부(70)는 예를 들면, 상호 교차하도록 구비된 레일들(미도시) 및 상기 레일들을 따라 실린더 또는 모터를 구동원으로 하는 구동원(미도시)을 포함할 수 있다.
상기 픽업 툴(30)은 상기 테이프 서포터(20)의 상부에 상기 칩 어태치 테이프(14)를 향하도록 이동 가능하게 배치된다. 상기 픽업 툴(30)은 상기 선택 영역 내에 위치하는 칩들(12)을 상기 칩 어태치 테이프의 일부 영역으로부터 픽업하고 플레이싱한다.
상기 픽업 툴(30)은 그 하부에 평탄면을 갖는 점착 테이프층(31)을 포함한다. 상기 점착 테이프층(31)은 상기 제2 점착력으로 약화된 칩들(12)을 베이스층(14a)으로부터 픽업할 수 있다. 이로써, 상기 픽업 툴(30)의 하부에 별도의 돌기가 없이 평탄면을 갖는 접착 테이프층(31)이 구비되어도 특정 영역 내에서 특정 등급에 해당하는 칩들을 선택적으로 픽업할 수 있다.
이와 다르게 상기 픽업 툴(30)은 진공력을 이용하여 상기 칩들(12)을 픽업할 수 있다.
여기서, 상기 픽업 툴(30)은 평탄면 전체에 걸쳐 상기 선택 영역과 컨택할 경우 상기 제2 점착력으로 약화된 칩들(12)을 베이스층(14a)으로부터 픽업할 수 있다.
상기 픽업 툴(30)은 상기 테이프 서포터(20)에 의해 지지된 피이송체의 상부에 배치될 수 있으며, 상기 툴 구동부(40)에 장착될 수 있다. 상기 툴 구동부(40)는 상기 칩 이송 장치(100)에 의해 상기 칩 어태치 테이프(14)로부터 분리된 칩(12)을 픽업하기 위하여 상기 픽업 툴(30)을 수평 및 수직 방향으로 이동시킬 수 있다.
또한, 상기 테이프 서포터(20)에 의해 지지된 피이송체(10)의 상부에는 상기 칩들(12)의 위치를 확인하기 위한 비전 유닛(50)이 배치될 수 있다. 상기 비전 유닛(50)은 픽업될 칩들(12)에 대한 이미지를 획득하고, 상기 획득된 다이 이미지로부터 상기 칩들(12)의 위치 좌표를 획득할 수 있다.
도 3은 칩 어태치 테이프의 일 예를 도시한 평면도이다. 도 4는 칩 어태치 테이프의 일 예를 도시한 평면도이다.
도 3을 참조하면, 상기 칩 어태치 테이프(14)는 베이스층(14a) 및 상기 베이스층(14a)의 상부에 구비되며 도트 형태로 배열된 점착층 패턴들(14b)을 포함할 수 있다.
상기 도트 형태된 배열된 점착층 패턴들(14b)은 상기 칩들(12) 각각과 부분적으로 중첩된다. 따라서, 상기 점착층 패턴들(14b)은 상기 칩들(12) 각각의 전체 영역을 상기 테이프에 점착시키는 것이 아니라, 칩들 각각을 부분적으로 상기 칩 어태치 테이프(14)에 점착시킨다.
상기 점착층 패턴들(14b) 중 일부들이 선택 영역(14c)으로 지정된다. 상기 선택 영역(14c) 내에는 일부 점착층 패턴(14e)이 경화될 수 있는 반면에, 나머지 점착층 패턴들(14e)은 비경화된 상태일 수 있다.
따라서, 상기 베이스층(14a)에 칩들(12)을 각각 부착하는 점착층 패턴들(14b)이 선택적으로 경화되어 감소된 제2 점착력으로 점착력이 약화될 경우, 상기 픽업 툴(30)이 상기 칩들(12)을 용이하게 픽업할 수 있다.
상기 점착층 패턴들(14b) 각각은 상기 칩들(12) 각각에 대응되도록 구비될 수 있다. 이때, 상기 점착층 패턴들(14b) 각각은 상기 칩들(12) 각각의 중심부와 중첩되도록 형성될 수 있다. 이로써, 상기 칩들(12)의 가장자리는 상기 베이스층(14a)에 걸쳐있는 상태이며, 상기 칩들(12) 각각의 중심부는 상기 점착층 패턴들(14b) 각각의 의하여 베이스층(14a)에 점착되어 있다. 따라서, 상기 픽업 툴(30)이 상기 베이스층(14a)으로부터 상기 칩들(12)을 용이하게 픽업할 수 있다.
이와 다르게, 상기 점착층 패턴들(14b) 각각은 상기 칩들(12) 각각의 가장 자리에 부분적으로 중첩되도록 대응될 수도 있다.
도 4는 칩 어태치 테이프의 일 예를 도시한 평면도이다.
도 4를 참조하면, 상기 칩 어태치 테이프(14)는 베이스층(14a) 및 상기 베이스층(14a)의 상부에 구비되며 상호 교차하도록 스트라이프 형상을 갖는 점착층 패턴들(14b)을 포함할 수 있다. 이로써, 상기 점착층 패턴들(14b)은 매트릭스 형태로 배열될 수 있다.
도 5는 본 발명의 일 실시예에 따른 칩 이송 방법을 설명하기 위한 순서도이다.
도 5를 참조하면, 점착층 패턴 상에 복수의 칩들이 부착된 칩 어태치 테이프를 지지한다(S110). 이때, 상기 칩 어태치 테이프는 칩들이 부착된 상태에 있다. 상기 칩 어태치 테이프는 베이스층 및 상기 베이스 층 상에 자외선 경화성수지로 이루어진 점착층 패턴을 포함한다.
이어서, 상기 칩들 중 선택된 칩이 위치하는 상기 칩 어태치 테이프의 일부 영역에 선택적으로 자외선 레이저광을 조사한다. 이로써, 상기 영역에 해당하는 상기 점착층 패턴 중 일부 영역을 선택적으로 경화시킨다(S130).
이후, 상기 선택 영역 내에 위치하는 칩들을 상기 칩 어태치 테이프의 경화 영역으로부터 픽업한다(S150). 여기서, 상기 영역 내에 위치하는 칩들을 상기 칩 어태치 테이프로부터 픽업하기 위하여, 픽업 툴이 이용된다. 이때, 상기 픽업 툴은 그 하부에 평탄면을 갖는 점착 테이프층을 포함한다.
이어서, 상기 픽업된 칩들을 기판 상에 플레이싱한다(S170). 이로써, 특정 영역 내에 배열된 복수개의 칩들 중 선택된 일부 칩들만으로 선택적으로 픽업할 수 있다. 따라서, 상기 이송된 상기 칩등을 등급별로 분류하는 재분류 작업이 생략될 수 있다.
이상에서는 본 발명의 바람직한 실시 예를 예시적으로 설명하였으나, 본 발명의 범위는 이와 같은 특정 실시 예에만 한정되는 것은 아니며, 특허청구범위에 기재된 범주 내에서 적절하게 변경 가능한 것이다.

Claims (11)

  1. 점착층 패턴들 상에 복수의 칩들이 부착된 칩 어태치 테이프를 지지하는 테이프 서포터;
    상기 테이프 서포터의 하부에 상기 어태치 테이프를 향하도록 이동 가능하게 배치되며, 상기 칩들 중 선택된 칩이 위치하는 상기 칩 어태치 테이프의 일부 영역에 선택적으로 자외선 레이저광을 조사하여, 상기 영역에 해당하는 상기 점착층 패턴들을 선택적으로 경화시키는 자외선 레이저 광원; 및
    상기 테이프 서포터의 상부에 상기 어태치 테이프를 향하도록 이동 가능하게 배치되며, 상기 경화된 패턴들에 대응되는 칩들을 상기 칩 어태치 테이프의 경화 영역으로부터 픽업하고 플레이싱하는 픽업 툴을 포함하는 복수의 칩 이송장치.
  2. 제1항에 있어서, 상기 칩 어태치 테이프는 베이스층 및 상기 베이스 층 상에 자외선 경화성수지로 이루어진 점착층 패턴들을 포함하는 것을 특징으로 하는 복수의 칩 이송 장치.
  3. 제2항에 있어서, 상기 점착층 패턴들 각각은 도트 형상을 각각 갖는 것을 특징으로 하는 복수의 칩 이송 장치.
  4. 제3항에 있어서, 상기 점착층 패턴들 각각은 상기 칩들 각각에 대응되도록 위치하는 것을 특징으로 하는 복수의 칩 이송 방법.
  5. 제2항에 있어서, 상기 점착층 패턴들 각각은 스트라이프 형상을 갖고 상호 매트릭스 형태로 배열된 것을 특징으로 하는 복수의 칩 이송 장치.
  6. 제1항에 있어서,
    상기 픽업 툴은 그 하부에 평탄면을 갖는 점착 테이프층을 포함하는 것을 특징으로 하는 복수의 칩 이송 장치.
  7. 점착층 패턴 상에 복수의 칩들이 부착된 칩 어태치 테이프를 지지하는 단계;
    상기 칩들 중 선택된 칩이 위치하는 상기 칩 어태치 테이프의 일부 영역에 선택적으로 자외선 레이저광을 조사하여, 상기 영역에 해당하는 상기 점착층 패턴 중 일부 영역을 선택적으로 경화시키는 단계;
    상기 선택 영역 내에 위치하는 칩들을 상기 칩 어태치 테이프의 경화 영역으로부터 픽업하는 단계; 및
    상기 픽업된 칩들을 기판 상에 플레이싱하는 단계를 포함하는 복수의 칩 이송 방법.
  8. 제7항에 있어서, 상기 칩 어태치 테이프는 베이스층 및 상기 베이스 층 상에 자외선 경화성수지로 이루어진 점착층 패턴을 포함하는 것을 특징으로 하는 복수의 칩 이송 방법.
  9. 제8항에 있어서, 상기 점착층 패턴은 도트 형상을 각각 갖는 복수의 도트 패턴들을 포함하는 것을 특징으로 하는 복수의 칩 이송 방법.
  10. 제7항에 있어서, 상기 점착층 패턴은 매트릭스 형태로 배열된 스트라이프 패턴들을 포함하는 것을 특징으로 하는 복수의 칩 이송 방법.
  11. 제6항에 있어서,
    상기 영역 내에 위치하는 칩들을 상기 칩 어태치 테이프로부터 픽업하는 단계는, 픽업 툴을 이용하여 수행되고,
    상기 픽업 툴은 그 하부에 평탄면을 갖는 점착 테이프층을 포함하는 것을 특징으로 하는 복수의 칩 이송 방법.
KR1020190141765A 2019-11-07 2019-11-07 복수의 칩 이송 장치 및 복수의 칩 이송 방법 KR102311521B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190141765A KR102311521B1 (ko) 2019-11-07 2019-11-07 복수의 칩 이송 장치 및 복수의 칩 이송 방법
CN202080077390.6A CN114762095A (zh) 2019-11-07 2020-11-04 转移多个芯片的装置和转移多个芯片的方法
PCT/KR2020/015305 WO2021091218A1 (ko) 2019-11-07 2020-11-04 복수의 칩 이송 장치 및 복수의 칩 이송 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190141765A KR102311521B1 (ko) 2019-11-07 2019-11-07 복수의 칩 이송 장치 및 복수의 칩 이송 방법

Publications (2)

Publication Number Publication Date
KR20210046511A true KR20210046511A (ko) 2021-04-28
KR102311521B1 KR102311521B1 (ko) 2021-10-13

Family

ID=75721151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190141765A KR102311521B1 (ko) 2019-11-07 2019-11-07 복수의 칩 이송 장치 및 복수의 칩 이송 방법

Country Status (3)

Country Link
KR (1) KR102311521B1 (ko)
CN (1) CN114762095A (ko)
WO (1) WO2021091218A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045074A (ja) * 2003-07-23 2005-02-17 Sony Corp 剥離方法
KR20060081753A (ko) * 2005-01-10 2006-07-13 삼성전자주식회사 반도체 패키지 조립 공정의 칩 부착 방법
KR20090036949A (ko) * 2007-10-10 2009-04-15 주식회사 하이닉스반도체 반도체 칩 고정용 접착 테이프

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050062886A (ko) * 2003-12-19 2005-06-28 삼성전자주식회사 웨이퍼상의 개별 칩 분리 방법
KR101322571B1 (ko) * 2012-05-02 2013-10-28 세메스 주식회사 반도체 소자들을 픽업하기 위한 장치
US20160059201A1 (en) * 2013-03-15 2016-03-03 Nikon Corporation Biochip fixing method, biochip fixing device, and screening method for biomolecule array
JP2015142120A (ja) * 2014-01-30 2015-08-03 デクセリアルズ株式会社 接続体の製造方法、電子部品の接続方法及び接続装置
JP6535117B1 (ja) * 2018-03-28 2019-06-26 古河電気工業株式会社 半導体加工用テープ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045074A (ja) * 2003-07-23 2005-02-17 Sony Corp 剥離方法
KR20060081753A (ko) * 2005-01-10 2006-07-13 삼성전자주식회사 반도체 패키지 조립 공정의 칩 부착 방법
KR20090036949A (ko) * 2007-10-10 2009-04-15 주식회사 하이닉스반도체 반도체 칩 고정용 접착 테이프

Also Published As

Publication number Publication date
WO2021091218A1 (ko) 2021-05-14
CN114762095A (zh) 2022-07-15
KR102311521B1 (ko) 2021-10-13

Similar Documents

Publication Publication Date Title
CN110998870B (zh) 用于制造led模块的设备和方法
KR102609560B1 (ko) 반도체 제조 장치
KR102186384B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
KR102654506B1 (ko) 웨이퍼 분리 방법 및 웨이퍼 분리 장치
TWI829951B (zh) 半導體晶粒轉移的橋設備和方法
US20090166061A1 (en) PCB strip, PCB strip assembly device using the PCB strip, a method of using the PCB strip assembly device, and a method of fabricating a PCB strip
KR101628855B1 (ko) 박막형성방법 및 박막형성장치
KR20190032180A (ko) 반도체 제조 장치, 반도체 장치의 제조 방법 및 콜릿
KR102649912B1 (ko) 본딩 모듈 및 이를 포함하는 다이 본딩 장치
KR102062121B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
KR20190101293A (ko) 볼 탑재 장치
KR20210046511A (ko) 복수의 칩 이송 장치 및 복수의 칩 이송 방법
KR102240027B1 (ko) 칩 분류 방법
US9360752B2 (en) Pattern formation method
TWI794783B (zh) 轉移多個晶片的裝置和轉移多個晶片的方法
KR102534445B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
KR102315935B1 (ko) 복수의 칩 이송 장치 및 복수의 칩 이송 방법
CN112331582A (zh) 芯片贴装装置以及半导体器件的制造方法
KR102430480B1 (ko) 다이 본딩 장치 및 방법
TWI768815B (zh) 分類多個晶片的方法
KR20210078946A (ko) 다이 이젝터 및 이를 포함하는 다이 이송 장치
KR102220338B1 (ko) 칩 본딩 장치 및 방법
US20230290666A1 (en) Semiconductor manufacturing apparatus, carrier jig, and manufacturing method of semiconductor device
JP7333443B2 (ja) ダイ間の間隔を拡張するためのウェハエキスパンダー、並びにそれを含むダイ供給モジュール及びダイボンディング設備
KR20240031081A (ko) 픽업 장치

Legal Events

Date Code Title Description
G15R Request for early publication
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant