KR20210021091A - 각진 이온들을 사용하는 층의 선택적 증착을 위한 방법, 시스템 및 장치 - Google Patents

각진 이온들을 사용하는 층의 선택적 증착을 위한 방법, 시스템 및 장치 Download PDF

Info

Publication number
KR20210021091A
KR20210021091A KR1020217003722A KR20217003722A KR20210021091A KR 20210021091 A KR20210021091 A KR 20210021091A KR 1020217003722 A KR1020217003722 A KR 1020217003722A KR 20217003722 A KR20217003722 A KR 20217003722A KR 20210021091 A KR20210021091 A KR 20210021091A
Authority
KR
South Korea
Prior art keywords
substrate
deposition
angled
layer
source
Prior art date
Application number
KR1020217003722A
Other languages
English (en)
Other versions
KR102440921B1 (ko
Inventor
케빈 앤글린
크리스토퍼 하템
Original Assignee
베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. filed Critical 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크.
Publication of KR20210021091A publication Critical patent/KR20210021091A/ko
Application granted granted Critical
Publication of KR102440921B1 publication Critical patent/KR102440921B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32366—Localised processing
    • H01J37/32376—Scanning across large workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3464—Operating strategies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67213—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/15—Means for deflecting or directing discharge
    • H01J2237/1505—Rotating beam around optical axis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/202—Movement
    • H01J2237/20221—Translation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Automation & Control Theory (AREA)
  • Toxicology (AREA)
  • Inorganic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Treatments Of Macromolecular Shaped Articles (AREA)

Abstract

방법이 제공된다. 방법은, 기판을 제공하는 단계로서, 기판은 기판 표면을 포함하고, 기판 표면은 3차원 형상을 갖는, 단계를 포함할 수 있다. 방법은, 증착 소스로부터 기판의 표면으로 증착 종을 보내는 단계로서, 층이 기판 표면의 증착 영역 상에 증착되는, 단계를 더 포함할 수 있다. 방법은, 기판을 제 1 위치로부터 제 2 위치로 이송하기 위하여 보내는 단계 동안 또는 보내는 단계 이후에 기판 스캔을 수행하는 단계를 더 포함할 수 있다. 방법은 또한, 층의 존재 하에서 기판 표면으로 각진 이온들을 보내는 단계로서, 층은 증착 영역의 제 1 부분으로부터 스퍼터링-에칭(sputter-etch)되며, 층은 증착 영역의 제 2 부분에서 남아 있는, 단계를 포함할 수 있다.

Description

각진 이온들을 사용하는 층의 선택적 증착을 위한 기술들, 시스템 및 장치
본 실시예들은 디바이스 프로세싱에 관한 것으로서, 더 구체적으로는, 기판 상의 주어진 재료의 선택적 증착에 관한 것이다.
오늘날, 반도체 및 다른 디바이스들은 계속해서 더 작은 크기들로 스케일링(scale)되며, 여기에서 이러한 디바이스들은, 흔히 기판 상에 다수의 상이한 층들로 배열되는 복합 구조체들을 갖는 다수의 상이한 재료들로 형성될 수 있다. 재료들 및 디바이스 구조체들의 증가하는 복잡성을 해결하기 위한 하나의 접근 방식은 디바이스 구조체의 선택된 부분들 상의 주어진 재료의 선택적 형성이며, 이러한 접근 방식은 마이크로미터 레벨 또는 나노미터 레벨에서 디바이스의 패턴화 문제들을 해결하기에 특히 유용할 수 있다. 오늘 날 재료들의 선택적인 형성을 위한 접근 방식들은 다수의 패턴화 동작들을 수반할 수 있으며, 이러한 동작들은 과도한 복잡성 및 비용들을 수반할 수 있다.
이러한 그리고 다른 고려사항들에 관하여, 본 개시가 제공된다.
일 실시예에 있어서, 방법이 제공된다. 방법은, 기판을 제공하는 단계로서, 기판은 기판 표면을 포함하고, 기판 표면은 3차원 형상을 갖는, 단계를 포함할 수 있다. 방법은, 증착 소스로부터 기판의 표면으로 증착 종을 보내는 단계로서, 층이 기판 표면의 증착 영역 상에 증착되는, 단계를 더 포함할 수 있다. 방법은, 기판을 제 1 위치로부터 제 2 위치로 이송하기 위하여 보내는 단계 동안 또는 보내는 단계 이후에 기판 스캔을 수행하는 단계를 더 포함할 수 있다. 방법은 또한, 층의 존재 하에서 기판 표면으로 각진 이온들을 보내는 단계로서, 층은 증착 영역의 제 1 부분으로부터 스퍼터링-에칭(sputter-etch)되며, 층은 증착 영역의 제 2 부분에서 남아 있는, 단계를 포함할 수 있다.
다른 실시예에 있어서, 시스템은, 기판을 하우징하기 위한 프로세싱 챔버로서, 기판은 기판 표면을 포함하며, 기판 표면은 3차원 형상을 갖는 적어도 하나의 구조체를 포함하는, 프로세싱 챔버를 포함한다. 시스템은, 프로세싱 챔버에 인접하여 배치되며 기판 상에 층을 형성하기 위한 증착 종을 생성하도록 배열된 증착 소스, 및 기판 평면에 대한 수선에 대하여 소정의 입사각으로 각진 이온들을 프로세싱 챔버로 보내기 위한 각진 이온 소스를 포함할 수 있다. 시스템은, 기판을 제 1 위치로부터 제 2 위치까지 스캔하기 위하여 프로세싱 챔버 내에 배치되는 기판 스테이지, 및 각진 이온 소스에 결합되는 제어기로서, 제어기는 적어도 하나의 구조체에 관한 구조체 정보에 기초하여 입사각을 조정하기 위한 적어도 하나의 제어 신호를 전송하도록 배열되는, 제어기를 더 포함할 수 있다.
추가적인 실시예에 있어서, 장치는, 프로세싱 챔버에 인접하여 배치되며, 프로세싱 챔버 내에 배치된 기판 상에 층을 형성하기 위한 증착 종을 생성하도록 배열된 증착 소스를 포함할 수 있다. 장치는 또한, 기판 평면에 대한 수선에 대하여 소정의 입사각으로 각진 이온들을 프로세싱 챔버로 보내기 위한 각진 이온 소스를 포함할 수 있다. 장치는, 각진 이온 소스에 결합되는 제어기로서, 제어기는 프로세서 및, 선택적 증착 제어 루틴을 포함하는 프로세서에 결합된 메모리 유닛을 포함하는, 제어기를 더 포함할 수 있다. 선택적 증착 제어 루틴은 각진 이온 소스를 제어하도록 프로세서 상에서 동작가능할 수 있다. 선택적 증착 제어 루틴은, 이온 노출 동안 프로세싱될 기판에 대한 구조체 정보를 수신하고; 및 구조체 정보에 기초하여 각진 이온들에 대한 입사각을 계산하기 위한 스퍼터링 제어 프로세서를 포함할 수 있다.
도 1은 본 개시의 실시예들에 따른 선택적 증착 시스템을 도시한다.
도 2는 본 개시의 다른 실시예들에 따른 다른 선택적 증착 시스템을 도시한다.
도 3a, 도 3b, 및 도 3c는 텅스텐/실리콘 시스템의 Kr 이온 빔 처리에 대한 스퍼터링 거동의 2차원 맵들을 도시한다.
도 4는 본 개시의 실시예들에 따른 프로세싱 장치의 블록도를 도시한다.
도 5는 예시적인 프로세스 흐름을 도시한다.
도면들이 반드시 축적이 맞춰져야 하는 것은 아니다. 도면들은 단지 표현들이며, 본 개시의 특정 파라미터들을 표현하도록 의도되지 않는다. 도면들은 본 개시의 예시적인 실시예들을 묘사하도록 의도되며, 따라서 범위를 제한하는 것으로서 간주되지 않아야 한다. 도면들 내에서, 유사한 번호들이 유사한 엘리먼트들을 나타낸다.
또한, 도면들 중 일부 도면들에서 예시적인 명료성을 위하여 특정 엘리먼트들이 생략되거나 또는 축적이 맞춰지지 않고 예시된다. 단면도들은, 예시적인 명료성을 위하여, "실제" 단면도에서는 보일 수 있는 특정 배경 라인들을 생략하는, "슬라이스(slice)들" 또는 "근시(near-sighted)" 단면도들의 형태일 수 있다. 또한, 명료성을 위하여, 일부 참조 번호들이 특정 도면들에서 생략될 수 있다.
이제 이하에서 본 실시예들이, 일부 실시예들이 도시된 첨부된 도면들을 참조하여 더 완전하게 설명될 것이다. 본 개시의 내용이 다수의 상이한 형태들로 구현될 수 있으며, 본원에서 기술되는 실시예들에 한정되는 것으로 해석되지 않아야 한다. 이러한 실시예들은 본 개시가 완전하고 철저해질 수 있도록 제공되며, 본원의 범위를 당업자들에게 완전하게 전달할 것이다. 도면들에서, 유사한 도면번호들이 전체에 걸쳐 유사한 엘리먼트들을 지칭한다.
일부 실시예들에 따르면, 기판 상에 층을 선택적으로 형성하기 위한 신규한 접근 방식들, 구체적으로, 각진 이온들에 의해 용이해지는, 층의 선택적 형성을 사용하여 디바이스 구조체들을 구축하기 위한 신규한 접근 방식들이 제공된다. 다양한 실시예들에 있어서, 층의 선택적 형성은, 층의 증착을 위한 증착 소스, 및 층의 부분들의 선택적 제거를 위한 각진 이온 소스를 포함하는, 동작들의 조합을 사용하여 달성된다. 제 1 이온 소스 및 제 2 이온 소스에 결합된 챔버를 통해 작업물을 스캔함으로써, 다음의 실시예들에서 상세화되는 바와 같이 준-선택적-증착 프로세스가 일어난다.
이제 도 1을 참조하면, 본 개시의 실시예들에 따른, 증착 시스템(100)으로 표시된, 선택적 증착 시스템이 도시된다. 증착 시스템(100)은 프로세싱 챔버(101)를 포함하며, 여기에서 프로세싱 챔버(101)는 기판(120)을 하우징할 수 있다. 기판(120)은, 도시된 바와 같이, 3차원 형상을 갖는 기판 표면을 가질 수 있다. 3차원 형상을 갖는 표면의 예들은, 메사(mesa)들, 라인들, 기둥들, 반구들과 같은 기판 평면의 자랑스럽게 서 있는 특징부들; 비아(via)들, 트렌치들, 등과 같은 기판 내로 연장하는 캐비티(cavity)들을 갖는 표면을 포함한다. 이와 같이, 표면의 주어진 부분은 표면의 다른 부분과는 상이한 방향으로 연장할 수 있다. 도 1의 예에 있어서, 기판 표면은 구조체들(122)을 포함하며, 이러한 구조체들은 일부 실시예들에서 라인들, 기둥들, 또는 메사들로서 배열될 수 있다. 특히, 구조체들(122)은, 특히 프로세싱 챔버(101)에 대하여, 축적이 맞춰져 그려지지 않을 수 있다. 일부 예들에 있어서, 구조체들(122)은 대략 수 마이크로미터, 수백 나노미터, 수십 나노미터, 수 나노미터, 등의 X-, Y-, 또는 Z-방향을 따른 치수들을 가질 수 있다. 이와 같이, 대략 수 밀리미터, 수 센티미터, 또는 수십 센티미터의 치수들을 갖는 기판(120)은, 당업자에 의해 용이하게 이해될 바와 같이, 아주 많은 수의 구조체들(122)을 포함할 수 있다.
증착 시스템(100)은 증착 소스(102)를 포함할 수 있으며, 여기에서 증착 소스(102)는 프로세싱 챔버(101)에 인접하여 배치된다. 다른 실시예들에 있어서, 증착 소스(102)는 프로세싱 챔버(101) 내에 배치될 수 있다. 증착 소스(102)는 증착 종으로서 증착 빔(112)을 생성하도록 배열될 수 있다. 다양한 실시예들에 있어서, 증착 소스(102)는 소스(108)에 결합될 수 있으며, 여기에서 소스(108)는 액체 증기 소스, 단일 가스 소스, 다수의 가스 소스들, 가스 매니폴드(manifold), 등을 나타낸다. 소스(108)는 적어도 하나의 종을 증착 소스(102)로 제공하기 위해 증착 소스(102)에 결합된다. 증착 소스(102)는 일부 실시예들에서 화학적 기상 증착 소스일 수 있거나, 또는, 당업계에서 알려진 바와 같은 임의의 적절한 이온 소스와 같은 이온 소스일 수 있다. 증착 소스(102)는 내부에 플라즈마를 생성하는 플라즈마 소스일 수 있다. 실시예들이 이러한 맥락으로 제한되지 않는다.
증착 빔(112)은, 이온들, 중성입자들, 여기된 종들을 포함할 수 있으며, 여기에서 증착 빔(112)의 종은 주어진 방향을 따라 기판으로 보내질 수 있다. 일부 실시예들에 있어서, 증착 빔(112)은 콜리메이팅된(collimated) 빔 및 각진 증착 빔일 수 있으며, 여기에서 증착 종은 기판 평면에 대한 수선(119)에 대하여 (θ1로 도시된) 비-제로(non-zero) 입사각을 획정(define)하는 궤적을 따라 보내진다. 예를 들어, 기판의 평면은 X-Y 평면일 수 있으며, 기판 표면의 특정 영역들은 또한, 필수적이지는 않지만, 구조체들(122) 사이의 트렌치 영역(124) 또는 상단(123)과 같은 기판 평면과 정렬되거나 또는 이를 획정할 수 있다.
도 1에 도시된 바와 같이, 증착 빔(112)은 기판(120) 상에 층(121)을 생성한다. 생성될 층(121)의 성질에 의존하여, 증착 빔(112)은, 금속 층, 반도체 층, 질화물 층, 산화물 층, 탄소 층, 등을 생성하기 위한 알려진 증기 종, 예컨대 플라즈마 종, 라디칼들, 이온들을 포함할 수 있다. 일부 실시예들에 있어서, 층(121)은 컨포멀한(conformal) 방식으로 증착될 수 있지만, 다른 실시예들에 있어서, 증착 영역(124)은 기판(120)의 표면의 전체를 커버하지 않을 수 있다. 기판(120)의 표면의 3차원 표면의 정확한 성질에 의존하여, 증착 빔(112)의 입사각뿐만 아니라, 증착 영역(124)의 위치, 형상, 및 범위가 변화할 수 있다. 도 1의 예에 있어서, 증착 영역(124)은 구조체들(122)의 우측 측벽(127), 및 구조체들(122)의 상단(123)을 포함하지만, 좌측 측벽들(129)을 포함하지 않는다.
증착 시스템(100)은 각진 이온 소스(104)를 더 포함할 수 있으며, 여기에서 각진 이온 소스(104)는 각진 이온들(114)을 기판(120)의 기판 표면으로 보내도록 배치된다. 각진 이온 소스(104)는 프로세싱 챔버(101) 내에 또는 프로세싱 챔버(101) 외부에 배치될 수 있다. 각진 이온 소스(104)는 가스 소스(110)에 결합될 수 있으며, 여기에서 가스 소스(110)는 비활성 가스 소스, 산소 소스, 질소 소스, 또는 다른 가스 소스와 같은 적어도 하나의 가스 소스를 나타낼 수 있다. 각진 이온 소스(104)는, 기판(120)이 각진 이온들(114)을 인터셉트(intercept)하도록 배치될 때, 기판(120)으로부터 재료를 스퍼터링 에칭하기 위한 적절한 종, 이온 에너지, 및 이온 플럭스의 이온들을 생성하도록 구성될 수 있다. 다양한 실시예들에 있어서, 각진 이온 소스(104)는 플라즈마 빔 소스를 포함하는 임의의 적절한 이온 소스를 나타낼 수 있으며, 여기에서 각진 이온들(114)은 적절한 형상을 갖는 이온 빔을 형성할 수 있다. 예를 들어, 일부 실시예들에 있어서, 각진 이온들(114)은 X-축을 따라 연장하는 장축을 갖는 리본 빔으로서 구성될 수 있다. 각진 이온 소스(104)는 기판 평면(이러한 예에서, X-Y 평면)에 대한 수선(119)에 대하여 (θ2로 도시된) 비-제로 입사각에 의해 획정된 궤적들로 각진 이온들(114)을 생성하도록 배열될 수 있다.
증착 시스템(100)은, 기판(120)을 스캔하도록 구성된 기판 스테이지(106)를 포함할 수 있다. 일부 실시예들에 있어서, 기판 스테이지(106)는 적어도 하나의 방향을 따라, 예컨대 도시된 직교 좌표계의 Y-축을 따라 기판을 스캔하도록 구성될 수 있다. 기판 스테이지(106)는, 소스(102)에 인접한 제 1 위치(P1)로부터 각진 이온 소스(104)에 인접한 제 2 위치(P2) 사이에서와 같이 목표된 영역에 걸쳐 기판을 스캔할 수 있다. 이와 같이, 기판(120)은 Y-축을 따라 스캔될 수 있으며, 따라서 기판(120)의 상이한 부분들이 순차적인 방식으로 각진 이온들(114)에 노출된다.
도 1에 의해 제안되는 바와 같이, 기판(120)은, 층(121)의 증착 이후에, 또는 층(121)의 증착과 동시에 구조체들(122)이 각진 이온들(114)에 노출되는 방식으로 스캔될 수 있다. 이와 같이, 층(121)이 증착 영역(124)에 걸쳐 기판 상에 증착될 수 있는 동안, 각진 이온들(114)이 층(121)을 스프터링할 수 있으며, 따라서, 층(121)은 증착 영역(124)의 제 1 부분(124A)으로부터 제거되고 증착 영역(124)의 제 2 부분(124B)에서는 남아 있는다. 증착 소스(102) 및 각진 이온 소스(104)를 사용하는 기판(120)의 프로세싱의 결과는 기판(120)의 목표된 영역, 이러한 경우에, 제 2 부분(124b) 내의 층(121)의 선택적 증착이다.
다양한 실시예들에 따르면, 입사각을 획정하는 각진 이온들(114)의 궤적은 구조체들(122)의 형상 및 크기뿐만 아니라, 제 2 부분(124B)과 같은 기판(120) 상의 층의 선택적 형성을 위한 목표된 영역의 위치 및 크기에 따라 선택될 수 있다. 각진 이온들(114)의 궤적은 또한 층(121)의 재료의 스퍼터링 수율 거동을 고려하도록 선택될 수 있다. 예를 들어, 각진 이온들(114)의 궤적은, 스퍼터링 수율이 최대화되는 주어진 표면에 대한 입사각에 따라 선택될 수 있다. 각진 이온들(114)의 궤적은 추가로, 설계된 입사각에서, 각진 이온들이 기판(120)의 제 2 재료의 제 2 스퍼터링 수율보다 더 높은 층(121)의 제 1 재료의 제 1 스퍼터링 수율을 생성하도록 선택될 수 있다. 달리 말하면, 각진 이온들(114)은, 각진 이온들(114)이 기판(120)에 대하여 층(121)을 선택적으로 스퍼터링-에칭하는 입사각으로 층(121)이 에칭될 표면들로 보내질 수 있다. 이러한 방식으로, 각진 이온들(114)은, 심지어 비활성 가스(비-반응성) 이온들로 제공되는 경우에도, 기판(120)에 대하여 층(121)을 선택적으로 제거할 수 있다.
추가적인 실시예들에 있어서, 각진 이온들의 궤적은 추가로, 증착 영역(124)의 커버리지(coverage)의 범위를 의미하는 층(121)의 커버리지의 초기 범위를 고려하도록 선택될 수 있다. 반대로, 증착 빔(112)의 궤적은, 층(121) 및 기판(120)의 재료와 같은, 재료들의 스프터링 수율 거동뿐만 아니라, 층(121)이 남아 있을 제 2 부분(124B)의 위치, 및 범위를 고려하도록 조정될 수 있다(θ2의 값을 의미함). 다시 말해서, 증착 빔(112)의 입사각은, 이하에서 추가로 설명되는 바와 같이, 기판(120)의 에칭을 최소화하면서, 층(121)의 재료가 제거될 제 1 부분(124A)이, 층(121)을 선택적으로 스퍼터링-에칭하기 위한 적절한 입사각으로 각진 이온들(114)이 보내질 수 있는 장소에 위치될 수 있도록 조정될 수 있다.
따라서, 제 2 부분(124B) 내의 층(121)의 형성이 2개의 별개의 동작을 수반할 수 있지만, 제 1 부분(124A)에서의 층(121)의 증착, 기판(120)의 스캐닝, 및 층(121)의 스퍼터링 제거는 선택적 증착 프로세스를 정의하도록 행동을 같이 한다.
추가적인 실시예들에 있어서, 각진 증착 소스는 콜리메이팅된 빔을 따라 증착 종을 보낼 수 있으며, 여기에서 증착 종은 기판 평면에 대한 수선(119)에 대하여 (θ1로 도시된) 제로 입사각을 획정하는 궤적을 따라 보내지고, 이는 증착 종이 수선(119)을 따른 궤적들을 갖는다는 것을 의미한다. 이러한 추가적인 실시예들에 있어서, 증착 영역은 처음에 상단들(123) 및 트렌치들(125)을 커버할 수 있지만 우측 측벽들(129) 또는 좌측 측벽들(127)을 커버하지 않는다. 그런 다음, 각진 이온들(114)은, 트렌치들(125), 등 내의 재료는 남기면서 상단들(123)으로부터의 재료와 같은 증착 영역의 일 부분을 선택적으로 제거하기 위한 방식으로 타겟팅될 수 있다.
이제 도 2를 참조하면, 본 개시의 실시예들에 따른, 증착 시스템(140)으로 표시된, 선택적 증착 시스템이 도시된다. 증착 시스템(140)은 유사한 참조 번호들에 의해 표시된, 증착 시스템(100)과 유사한 특징부들을 포함할 수 있다. 특히, 증착 시스템(140)은, 증착 시스템(140)이 증착 소스(150)를 포함하며, 여기에서 증착 소스(150)가, 도 1에 도시된 층(121)의 방향성 증착과 비교할 때, 더 등방성의 방식으로 층(154)의 증착을 생성한다는 점에 있어서, 증착 시스템(100)과는 상이하다. 증착 소스(150)는 플라즈마 증착 소스일 수 있으며, 여기에서 플라즈마(152)가 프로세싱 챔버(101) 내에 생성된다. 증착 소스(150)의 구성은 알려진 플라즈마 증착 장치와 유사할 수 있으며, 여기에서 기판(120)은 위치(P1)에 배치될 때 플라즈마(152) 내에 침지된다. 이와 같이, 플라즈마(152)로부터의 응축 종이 층(154)으로 도시된 컨포멀한 코팅을 형성하는 경향이 있을 수 있으며, 여기에서 층(154)은 증착 영역(155) 내의 구조체들(122)의 다양한 표면들을 코팅한다. 처음에, 증착 영역(155)은, 상단들(123), 트렌치들(125), 좌측 측벽들(129), 및 우측 측벽들(127)을 포함하는 구조체들(122)의 표면의 전체를 커버할 수 있다. 각진 이온들(114)이 기판(120)에 충돌하도록 기판(120)이 스캔될 때, 층(154)의 일 부분이 스퍼터링 에칭에 의해 제거될 수 있다. 결과적으로, 층(154)은 증착 영역(155)의 제 1 영역(155A)에서 제거되며 반면 제 2 영역(155B)에서 남아 있는다. 이러한 예에 있어서, 제 1 영역은 구조체들(122)의 상단들(123)에 대응할 수 있으며, 한편 제 2 영역(155B)은 구조체들(122)의 다른 표면들에 대응한다.
언급된 바와 같이, 각진 이온들(114)은, 기판(120)에 대하여 층(121) 또는 층(154)의 스퍼터링-에칭 선택성을 향상시키기 위한 방식으로 기판 평면에 대하여 비-제로 입사각을 획정하도록 배열될 수 있다. 다양한 실시예들에 따르면, 증착 시스템(100) 및 증착 시스템(140)은 제어기(130)를 포함할 수 있다. 제어기(130)는, 증착될 층의 재료, 기판(120)의 재료, 층의 선택적 증착에 대한 목표 영역, 및 다른 인자들에 따라, θ2의 값, θ1의 값을 의미하는 값을 조정하는 것을 포함하여 다양한 컴포넌트들의 동작을 조정하도록 배열될 수 있다. 이러한 맥락에 있어서, 층의 "재료" 또는 기판의 "재료"는, 적어도 부분적으로, 층의 원소들과 같은 재료 조성을 지칭할 수 있으며, 여기에서 층 및 기판은 일반적으로 상이한 재료들: 텅스텐 vs 실리콘, 실리콘 vs 실리콘 산화물, 등으로 형성될 수 있다.
도 3a, 도 3b, 및 도 3c를 참조하면, 텅스텐/실리콘 시스템의 Kr 이온 빔 처리에 대한 스퍼터링 거동의 2차원 맵들이 도시된다. 2차원 맵들은 기판 평면에 대한 수선에 대한 입사각 및 이온 에너지의 함수로서 스퍼터링 수율을 예시한다. 도면들의 각각에 있어서, 스퍼터링 레이트 또는 상대적인 스퍼터링 레이트는, 재료의 표면의 평면에 대한 수선에 대하여 입사각(X-축) 및 이온 에너지(Y-축)의 함수로서 음영(shading)에 의해 도시된다. 그래프들은 원들로서 도시된 실험적 데이터 포인트들에 기초한 시뮬레이션들이다. 텅스텐(도 3a) 및 실리콘(도 3b) 스퍼터링 레이트는, 1xE16/cm2 이온 도우즈 당 옹스트롬으로 에칭되는 층의 두께로서 도시된다. 화살표들에 의해 도시된 바와 같이 에칭 레이트가 입사각의 증가 및 이온 에너지의 증가에 따라 증가하는 경향이 있지만, W/Si 스퍼터링 비율(도 3c)은 더 복잡한 거동을 나타낸다. 수직 입사(0 도)에서 또는 그 근처에서, W/Si 스퍼터링 비율은 2- 4의 범위 내에서 상대적으로 더 높으며, 반면 더 높은 입사각들에서 감소한다. W/Si 스퍼터링 비율은 높은 입사각들(>60 도) 및 낮은 이온 에너지(2 keV 미만)에서 최저이다. 이온 에너지의 함수로서의 거동은 더 복잡하다: 낮은 입사각들(< 20 도)에서 W/Si 스퍼터링 비율은 최대 10 keV에 이르는 증가된 이온 에너지를 가지고 약간 감소하며, 반면 더 높은 입사각들(> 30 도)에서 W/Si 스퍼터링 비율은 이온 에너지와 함께 감소한다. 도 3c는 또한 W/Si에 대한 1/1 에칭 비율을 나타내는 중립 라인(300)을 도시하며, 이는, 텅스텐 및 실리콘이 중립 라인(300)을 따라 임의의 포인트에 의해 표현되는 이온 에너지/이온 각도 하에서 빠르고 동등하게 스퍼터링되는 상황을 의미한다. 따라서, 도 3a 내지 도 3c의 정보는, 실제적인 고려 사항들뿐만 아니라, 패턴화된 기판의 표면 상의 재료들에 따라 패턴화된 기판 상의 선택적 증착을 용이하게 하기 위하여 그에 따라서 입사각 및 이온 에너지를 조정하기 위해 사용될 수 있다. 이러한 고려 사항들은, 주어진 이온 소스로부터 이용가능한 이온 에너지의 범위뿐만 아니라 주어진 시스템 구성에서 이용가능한 실제적인 입사각 범위를 포함한다.
도 3c의 데이터와 같은 정보는, 이상에서 논의된 바와 같은, θ2에 의해 표현되는, 각진 이온들(114)의 목표 입사각을 조정하거나 또는 설정하기 위해 사용될 수 있다. 따라서, 기판(120)이 실리콘이고 층(121)이 텅스텐인 예에 있어서, 주어진 표면으로부터 텅스텐을 선택적으로 제거하기 위해, 높은 W/Si 스퍼터링 레이트를 생성하기 위해 θ2의 값을 설정하는 것이 유용할 수 있다. 이러한 예에 있어서, 도 1 및 도 2의 시나리오에서와 같이 상단들(123)로부터 재료를 제거하기 위해, θ2를 500 eV의 이온 에너지에서 0 도 내지 5 도 사이의 값으로 설정하는 것은 약 4/1의 W/Si 스퍼터링 에칭 비율에 대응한다.
W/Si/Kr 시스템에 대하여 도 3a 내지 도 3c에서 제공된 예시는 오로지 예시적이다. 증착 층 재료/기판 및 이온 종들의 다른 조합들은 일반적으로 상이한 스퍼터링 에칭 선택성 거동을 산출할 것이다. 다른 실시예들에 있어서, 각진 이온들(114)의 입사각은, 선택적 증착에 대해 이용될 기판 재료/증착 층 재료/스퍼터링 종 시스템에 대하여 경험적으로 결정된 거동에 따라 조정될 수 있다.
추가적인 실시예들에 있어서, 각진 이온들(114)에 대하여 목표된 이온 에너지뿐만 아니라 입사각은 프로세싱될 구조체의 형상을 고려할 수 있다. 예를 들어, 다시 도 2를 참조하면, 일부 실시예들에 있어서, 목표된 최종 구조체는 상단(123)뿐만 아니라 좌측 측벽(129)의 부분들로부터의 층(154)의 스퍼터링 제거를 요구할 수 있다. 좌측 측벽(129) 및 상단(123)이 서로 상호 직교(90 도)하는 경우, θ2에 대하여 선택된 각도는 그에 따라서, 좌측 측벽(129) 및 상단(123)이 개별적인 표면들에 대하여 동일한 상대적인 입사각으로 이온들을 수신하는 것을 보장하기 위하여 45 도일 수 있다. Kr+ 이온들이 실리콘의 기판 상에 증착된 텅스텐의 층(154)을 에칭하기 위해 사용될 도 3c의 데이터를 가지고 계속하면, 더 높은 W/Si 스퍼터링 에칭 비율이, 상단(123) 및 좌측 측벽(129)으로부터의 텅스텐의 제거 동안 구조체들(122)에서 실리콘의 과도한 스퍼터링이 발생하지 않음을 보장하기 위해 유용하다. 도 3c의 데이터는, 3 kV보다 아래에서, 실리콘이 텅스텐보다 더 높은 레이트로 스퍼터링되기 때문에, 크립톤에 대한 이온 에너지를 상대적으로 높은 값으로 설정하는 것을 나타낸다. 따라서, 예를 들어, 이온 에너지는 10 kV로 설정될 수 있으며, 여기에서 W가 실리콘보다 더 빠르게 에칭된다.
일부 실시예들에 따르면, 증착 시스템(100)과 같은 시스템의 제어기(130)는 선택적 증착을 용이하게 하기 위해 프로세스 파라미터들을 조정하고 제어하기 위해 사용될 수 있다. 이제 도 4를 참조하면, 제어기(130), 증착 소스(102), 및 각진 이온 소스(104)를 포함하는 증착 시스템(100)의 블록도가 도시된다. 제어기(130)는, 예를 들어, 컴포넌트들로 제어 신호들을 전송하고 이들로부터 신호들을 수신하기 위하여 이러한 컴포넌트들에 결합될 수 있다. 제어기(130)는 프로세서(252), 예컨대 공지된 유형의 마이크로프로세서, 전용 반도체 프로세서 칩, 범용 반도체 프로세서 칩, 또는 유사한 디바이스를 포함할 수 있다. 제어기(130)는 프로세서(252)에 결합된 메모리 또는 메모리 유닛(254)을 더 포함할 수 있으며, 여기에서 메모리 유닛(254)은 선택적 증착 제어 루틴(256)을 포함한다. 선택적 증착 제어 루틴(256)은, 증착 소스(102) 및 각진 이온 소스(104)를 포함하는 컴포넌트들을 모니터링하고 조정하기 위해 프로세서(252) 상에서 동작가능할 수 있다.
메모리 유닛(254)은 제품을 포함할 수 있다. 일 실시예에 있어서, 메모리 유닛(254)은 광학, 자기 또는 반도체 저장부와 같은 임의의 비-일시적인 컴퓨터 판독가능 매체 또는 기계 판독가능 매체를 포함할 수 있다. 이러한 저장 매체는 본원에서 설명되는 로직 흐름들 중 하나 이상의 구현하기 위한 다양한 유형들의 컴퓨터 실행가능 명령어들을 저장할 수 있다. 컴퓨터 판독가능 또는 기계-판독가능 저장 매체의 예들은, 휘발성 메모리 또는 비-휘발성 메모리, 착탈가능 또는 비-착탈가능 메모리, 소거가능 또는 비-소거가능 메모리, 기입가능 또는 재-기입가능 메모리, 등을 포함하는, 전자 데이터를 저장할 수 있는 임의의 유형적인 매체를 포함할 수 있다. 컴퓨터 실행가능 명령어들의 예들은 임의의 적절한 유형의 코드, 예컨대 소스 코드, 컴파일링된 모드, 번역된 코드, 실행가능 코드, 정적 코드, 동적 코드, 객체-지향 코드, 비주얼 코드, 등을 포함할 수 있다. 실시예들이 이러한 맥락으로 제한되지 않는다.
도 4에 추가로 도시된 바와 같이, 선택적 증착 제어 루틴(256)은 증착 제어 프로세서(260)뿐만 아니라 스퍼터링 제어 프로세서(258)를 포함할 수 있다. 일부 실시예들에 따르면, 스퍼터링 제어 프로세서(258)는 이온 노출 동안 프로세싱될 기판에 대한 구조체 정보를 수신할 수 있다. 구조체 정보의 예들은, 3차원의 특징부(3-D 구조체)의 높이, 인접한 특징부들 사이의 피치, 스퍼터링-에칭될 3-D 구조체의 목표된 영역(예를 들어, 제 1 부분(124A) 참조), 증착될 재료의 층, 기판 재료, 등을 포함한다. 스퍼터링 제어 프로세서(258)는, 구조체 정보에 기초하여, 각진 이온 소스(104)에 의해 생성되는 이온 빔과 같은 각진 이온들에 대한 입사각을 계산하도록 배열될 수 있다. 스퍼터링 제어 프로세서(258)는 증착 시스템(100)에 대한 설정들을 조정하기 위한 제어 신호를 전송할 수 있으며, 여기에서 설정들(파라미터들)을 조정하는 것은, 각진 이온들(114)의 입사각을 변화시키는 것, 각진 이온들(114)의 이온 에너지를 변화시키는 것, 또는 입사각 및 에너지 둘 모두를 변화시키는 것의 효과를 갖는다. 따라서, 스퍼터링 제어 프로세서(258)가 구조체 정보에 기초하여 입사각 또는 대전될 이온 에너지를 결정할 때, 제어 신호는 각진 이온들(114)의 입사각을 변화시키기 위한 방식으로 각진 이온 소스(104)를 조정하기 위해 전송될 수 있다.
증착 제어 프로세서(260)는, 증착 프로세스 정보의 수신에 기초하여, 이상에서 설명된, 증착 빔(112)의 입사각을 조정하기 위한 증착 제어 신호를 전송하도록 배열될 수 있다. 예를 들어, 증착 정보는, 각진 이온들(114)에 대하여 사용될 선호되는 이온 종, 또는 각진 이온들(114)에 대한 입사각의 선호되는 각도 범위와 같은 이온 빔 정보뿐만 아니라, 이상에서 설명된, 구조체 정보 중 일부 또는 전부를 포함할 수 있다.
도 4에 또한 도시된 바와 같이, 메모리 유닛(254)은 데이터베이스(262)를 포함할 수 있으며, 여기에서 데이터베이스는 다른 데이터 중에서도 구조체 정보 또는 증착 정보를 포함할 수 있다.
도 5는 본 개시의 실시예들에 따른 예시적인 프로세스 흐름(500)을 도시한다. 블록(502)에서, 3차원 형상을 갖는 표면을 갖는 기판이 제공된다. 다양한 실시예들에 있어서, 표면은 메사들, 라인들, 기둥들, 반구들과 같은 기판 평면의 자랑스럽게 서 있는 특징부들; 비아들, 트렌치들, 등과 같은 기판 내로 연장하는 캐비티들을 포함할 수 있다.
블록(504)에서, 증착 종은 증착 소스로부터 기판 표면으로 보내지며, 여기에서 층은 기판 표면의 증착 영역 상에 증착된다. 일부 실시예들에 있어서, 증착 영역은 기판 표면의 전체보다 더 작은 것으로 제한될 수 있지만, 다른 실시예들에 있어서, 증착 영역은 기판 표면의 전체를 커버할 수 있다. 기판 표면이 3차원 구조체(들)를 포함하는 일부 실시예들에 있어서, 증착 영역은 3차원 구조체의 제 1 부분을 커버할 수 있으며, 반면 층은 3차원 구조체의 제 2 부분 상에는 형성되지 않는다. 예를 들어, 다양한 실시예들에 있어서, 증착 종은 각진 입사각으로 보내지는 각진 빔일 수 있으며, 여기에서 3차원 구조체의 제 2 부분은 각진 빔으로부터 음영이 지며, 따라서 증착 종은 음영진 영역을 형성하기 위해 제 2 부분을 "보지" 않는다. 다른 실시예들에 있어서, 기판의 전체가 예컨대 플라즈마 증착 챔버 내에서 증착 종에 노출될 수 있으며, 여기에서 증착 종은, 기판 표면 상의 3차원 구조체들의 전체를 포함하여, 기판의 전체를 커버하기 위해 기판 표면 상에 등방성으로 충돌할 수 있다.
블록(506)에서, 기판은 스캔은 기판을 제 1 위치로부터 제 2 위치로 이송하기 위해 수행된다. 제 1 위치에서, 기판은 증착 소스로부터의 증착 종을 인터셉트하도록 배치될 수 있으며, 반면 제 2 위치에서, 기판은 각진 이온 소스로부터의 각진 이온들을 인터셉트하도록 배치된다. 일부 실시예들에 있어서, 단지 기판의 제 1 영역만이 주어진 순간에 증착 종에 노출될 수 있으며, 여기에서 기판이 제 1 위치로부터 제 2 위치로 스캔됨에 따라 기판의 상이한 영역들이 증착 종에 연속적으로 노출된다.
블록(508)에서, 각진 이온들은, 층의 존재 하에서 기판 표면으로 보내진다. 이와 같이, 층은 증착 영역의 제 1 부분으로부터 제거될 수 있으며, 반면 층은 증착 영역의 제 2 부분에 남아 있는다. 다양한 실시예들에 있어서, 각진 이온들은 증착 영역의 제 1 부분 내의 층을 에칭하기 위한 스퍼터링 이온들을 생성하는 이온 소스로부터 제공될 수 있다. (기판 평면의 수선에 대한) 입사각은 층의 재료 및 기판의 재료뿐만 아니라 3차원 구조체의 형상 및 크기를 고려하도록 배열될 수 있다. 다양한 실시예들에 있어서, 입사각은, 증착 영역의 제 1 부분 내의 층의 제거를 보장하면서, 기판의 에칭을 감소시키거나 또는 최소화하기 위하여, 층 재료/기판 재료 스퍼터링 비율을 증가시키도록 조정될 수 있다.
요약하면, 본 실시예들은 마스크의 사용 없이 3-D 구조체 상의 재료의 선택적 증착을 수행하기 위한 능력의 장점을 제공한다. 본 실시예들은 또한, 다수의 프로세싱 툴들을 필요로 하는 복잡한 기법을 회피하면서, 3-D 표면들에 재료를 선택적으로 증착하는 추가적인 장점을 제공한다.
본 개시는 본원에서 설명된 특정 실시예에 의해 범위가 제한되지 않는다. 오히려, 본원에서 설명된 실시예들에 더하여, 본 개시의 다른 다양한 실시예들 및 이에 대한 수정예들이 이상의 설명 및 첨부된 도면들로부터 당업자들에게 자명해질 것이다. 따라서, 이러한 다른 실시예들 및 수정예들이 본 개시의 범위 내에 속하도록 의도된다. 추가로, 본 개시는 본원에서 특정 목적을 위한 특정 환경에서의 특정 구현예의 맥락에서 설명되었다. 당업자들은 그 유용함이 이에 한정되지 않으며, 본 개시가 임의의 수의 목적들을 위한 임의의 수의 환경들에서 유익하게 구현될 수 있다는 것을 인식할 것이다. 따라서, 이하에서 기술되는 청구항들은 본원에서 설명된 바와 같은 본 개시의 완전한 폭과 사상의 관점에서 해석되어야만 한다.

Claims (15)

  1. 방법으로서,
    기판을 제공하는 단계로서, 상기 기판은 기판 표면을 포함하고, 상기 기판 표면은 3차원 형상을 갖는, 단계;
    증착 소스로부터 상기 기판의 표면으로 증착 종을 보내는 단계로서, 층이 상기 기판 표면의 증착 영역 상에 증착되는, 단계;
    상기 기판을 제 1 위치로부터 제 2 위치로 이송하기 위하여 상기 보내는 단계 동안 또는 상기 보내는 단계 이후에 기판 스캔을 수행하는 단계; 및
    상기 층의 존재 하에서, 상기 기판 표면으로 각진 이온들을 보내는 단계로서, 상기 층은 상기 증착 영역의 제 1 부분으로부터 스퍼터링-에칭(sputter-etch)되며, 상기 층은 상기 증착 영역의 제 2 부분에서는 남아 있는, 단계를 포함하는, 방법.
  2. 청구항 1에 있어서,
    상기 증착 소스는 제 1 이온 소스를 포함하며, 상기 제 1 이온 소스는 상기 기판의 평면에 대한 수선에 대해 제 1 비-제로(non-zero) 입사각으로 상기 증착 종을 보내고, 상기 증착 영역은 상기 기판 표면의 전체보다 더 작은 부분을 포함하는, 방법.
  3. 청구항 2에 있어서,
    상기 기판 표면은 음영진 영역을 포함하며, 상기 층은 상기 음영진 영역 상에 형성되지 않는, 방법.
  4. 청구항 2에 있어서,
    상기 각진 이온들은 상기 기판의 평면에 대하여 제 2 비-제로 입사각으로 제 2 이온 소스로부터 보내지는, 방법.
  5. 청구항 1에 있어서,
    상기 증착 소스는 플라즈마 소스를 포함하며, 상기 층은 상기 기판 표면 상에 등방성 방식으로 증착되는, 방법.
  6. 청구항 1에 있어서,
    상기 기판 표면은 제 1 재료를 포함하며, 상기 층은 제 2 재료를 포함하고,
    상기 방법은, 상기 각진 이온들에 대한 목표 각도를 설정하는 단계로서, 상기 목표 각도는 상기 기판의 목표된 표면에 대한 수선에 대한 비-제로 입사각을 포함하며, 상기 목표된 표면은 상기 증착 영역 내에 배치되는, 단계를 더 포함하고,
    상기 목표 각도에서, 상기 각진 이온들은 상기 제 1 재료 상에 제 1 스퍼터링 수율, 및 상기 제 2 재료 상에 상기 제 1 스퍼터링 수율보다 더 큰 제 2 스퍼터링 수율을 생성하는, 방법.
  7. 청구항 6에 있어서,
    상기 방법은, 상기 제 1 재료 및 상기 제 2 재료에 대한 에너지의 함수로서 스퍼터링 수율 거동에 기초하여 상기 각진 이온들의 이온 에너지를 목표 이온 에너지로 조정하는 단계로서, 상기 비율이 증가되는, 단계를 더 포함한다.
  8. 청구항 1에 있어서,
    상기 증착 소스는 제 1 이온 소스를 포함하며, 상기 제 1 이온 소스는 상기 기판의 평면에 대한 수선에 대하여 비-제로 입사각으로 상기 증착 종을 보내고, 상기 증착 영역은 상기 기판 표면의 전체보다 더 작은 부분을 포함하는, 방법.
  9. 시스템으로서,
    기판을 하우징하기 위한 프로세싱 챔버로서, 상기 기판은 기판 표면을 포함하며, 상기 기판 표면은 3차원 형상을 갖는 적어도 하나의 구조체를 포함하는, 상기 프로세싱 챔버;
    상기 프로세싱 챔버에 인접하여 배치되며, 상기 기판 상에 층을 형성하기 위한 증착 종을 생성하도록 배열된 증착 소스;
    기판 평면에 대한 수선에 대하여 입사각으로 각진 이온들을 상기 프로세싱 챔버로 보내기 위한 각진 이온 소스;
    상기 기판을 제 1 위치로부터 제 2 위치로 스캔하기 위해 상기 프로세싱 챔버 내에 배치되는 기판 스테이지; 및
    상기 각진 이온 소스에 결합되는 제어기로서, 상기 제어기는 상기 적어도 하나의 구조체에 관한 구조체 정보에 기초하여 상기 입사각을 조정하기 위한 적어도 하나의 제어 신호를 전송하도록 배열되는, 상기 제어기를 포함하는, 시스템.
  10. 청구항 9에 있어서,
    상기 증착 소스는 각진 증착 빔을 생성하도록 배열되는, 시스템.
  11. 청구항 9에 있어서,
    상기 증착 소스는 제 1 이온 소스를 포함하며, 상기 제 1 이온 소스는 상기 기판의 평면에 대한 상기 수선에 대해 제 1 비-제로 입사각으로 증착 종을 보내도록 배열되는, 시스템.
  12. 청구항 9에 있어서,
    상기 구조체 정보는, 상기 적어도 하나의 구조체의 높이, 상기 적어도 하나의 구조체의 인접한 구조체들 사이의 피치, 스퍼터링 에칭될 상기 기판 표면의 목표된 영역, 상기 층의 재료 조성, 또는 상기 기판의 재료 조성을 포함하는, 시스템.
  13. 장치로서,
    상기 프로세싱 챔버에 인접하여 배치되며, 상기 프로세싱 챔버 내에 배치된 기판 상에 층을 형성하기 위한 증착 종을 생성하도록 배열된 증착 소스;
    기판 평면에 대한 수선에 대하여 입사각으로 각진 이온들을 상기 프로세싱 챔버로 보내기 위한 각진 이온 소스; 및
    상기 각진 이온 소스에 결합된 제어기를 포함하며,
    상기 제어기는,
    프로세서; 및
    선택적 증착 제어 루틴을 포함하는 상기 프로세서에 결합된 메모리 유닛을 포함하고,
    상기 선택적 증착 제어 루틴은 상기 각진 이온 소스를 제어하도록 상기 프로세서 상에서 동작가능하며,
    상기 선택적 증착 제어 루틴은,
    이온 노출 동안 프로세싱될 기판에 대한 구조체 정보를 수신하고; 및
    상기 구조체 정보에 기초하여 상기 각진 이온들에 대한 상기 입사각을 계산하는 스퍼터링 제어 프로세서를 포함하는, 장치.
  14. 청구항 13에 있어서,
    상기 스퍼터링 제어 프로세서는 상기 각진 이온들의 상기 입사각을 변화시키기 위해 상기 각진 이온 소스를 조정하기 위한 제어 신호를 전송하는, 장치.
  15. 청구항 13에 있어서,
    상기 구조체 정보는, 상기 기판 상에 배치된 3차원 구조체의 높이, 상기 기판 상에 배치된 인접한 3차원 구조체들 사이의 피치, 스퍼터링 에칭될 상기 기판의 목표된 영역, 상기 층의 재료 조성, 또는 상기 기판의 재료 조성을 포함하는, 장치.
KR1020217003722A 2018-07-17 2019-07-01 각진 이온들을 사용하는 층의 선택적 증착을 위한 방법, 시스템 및 장치 KR102440921B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/037,894 US10879055B2 (en) 2018-07-17 2018-07-17 Techniques, system and apparatus for selective deposition of a layer using angled ions
US16/037,894 2018-07-17
PCT/US2019/040125 WO2020018262A1 (en) 2018-07-17 2019-07-01 Techniques, system and apparatus for selective deposition of a layer using angled ions

Publications (2)

Publication Number Publication Date
KR20210021091A true KR20210021091A (ko) 2021-02-24
KR102440921B1 KR102440921B1 (ko) 2022-09-06

Family

ID=69161151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217003722A KR102440921B1 (ko) 2018-07-17 2019-07-01 각진 이온들을 사용하는 층의 선택적 증착을 위한 방법, 시스템 및 장치

Country Status (6)

Country Link
US (1) US10879055B2 (ko)
JP (1) JP7274565B2 (ko)
KR (1) KR102440921B1 (ko)
CN (1) CN112385014B (ko)
TW (1) TWI779214B (ko)
WO (1) WO2020018262A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7097777B2 (ja) * 2018-08-10 2022-07-08 東京エレクトロン株式会社 成膜装置および成膜方法
US11195703B2 (en) 2018-12-07 2021-12-07 Applied Materials, Inc. Apparatus and techniques for angled etching using multielectrode extraction source
US11715621B2 (en) * 2018-12-17 2023-08-01 Applied Materials, Inc. Scanned angled etching apparatus and techniques providing separate co-linear radicals and ions
US11996266B2 (en) * 2019-12-02 2024-05-28 Applied Materials, Inc. Apparatus and techniques for substrate processing using independent ion source and radical source
US11043394B1 (en) 2019-12-18 2021-06-22 Applied Materials, Inc. Techniques and apparatus for selective shaping of mask features using angled beams
CN114150278A (zh) * 2021-12-07 2022-03-08 业成科技（成都）有限公司 圆心对称型3d基板镀膜方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283144A (ja) * 2007-05-14 2008-11-20 Ulvac Japan Ltd 凹部充填方法
JP2010539674A (ja) * 2007-09-18 2010-12-16 ビーコ・インスツルメンツ・インコーポレーテッド エネルギー粒子ビームを使用した基板の表面処理方法及び装置
JP2012523123A (ja) * 2009-04-03 2012-09-27 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド プラズマシース工学を利用した、向上したエッチングおよび堆積プロフィール制御
JP2015529744A (ja) * 2012-07-16 2015-10-08 ビーコ・インスツルメンツ・インコーポレーテッド 角度選択エッチングにより支援される膜蒸着

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6238537B1 (en) * 1998-08-06 2001-05-29 Kaufman & Robinson, Inc. Ion assisted deposition source
US20040222082A1 (en) * 2003-05-05 2004-11-11 Applied Materials, Inc. Oblique ion milling of via metallization
US9206500B2 (en) * 2003-08-11 2015-12-08 Boris Druz Method and apparatus for surface processing of a substrate using an energetic particle beam
US9224582B2 (en) * 2007-11-29 2015-12-29 Applied Materials, Inc. Apparatus and method for depositing electrically conductive pasting material
JP2009235434A (ja) 2008-03-26 2009-10-15 Asti Corp 微細構造体製造方法
US8623171B2 (en) * 2009-04-03 2014-01-07 Varian Semiconductor Equipment Associates, Inc. Plasma processing apparatus
US20120263887A1 (en) * 2011-04-13 2012-10-18 Varian Semiconductor Equipment Associates, Inc. Technique and apparatus for ion-assisted atomic layer deposition
JP6164770B2 (ja) 2013-05-09 2017-07-19 須賀　唯知 基板表面処理方法及び装置
TW201522703A (zh) 2013-11-21 2015-06-16 Applied Materials Inc 用於膜沉積的方法與設備
KR101768928B1 (ko) 2013-12-25 2017-08-17 캐논 아네르바 가부시키가이샤 기판 가공 방법 및 반도체 장치의 제조 방법
US9336998B2 (en) * 2014-05-09 2016-05-10 Varian Semiconductor Equipment Associates, Inc. Apparatus and method for dynamic control of ion beam energy and angle
US9480140B2 (en) * 2014-11-21 2016-10-25 Applied Materials, Inc. Material modification by neutral beam source with selected collision angle
JP6748491B2 (ja) 2016-06-27 2020-09-02 東京エレクトロン株式会社 基板に形成された凹部に銅配線を形成するための前処理を行う方法、及び、処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283144A (ja) * 2007-05-14 2008-11-20 Ulvac Japan Ltd 凹部充填方法
JP2010539674A (ja) * 2007-09-18 2010-12-16 ビーコ・インスツルメンツ・インコーポレーテッド エネルギー粒子ビームを使用した基板の表面処理方法及び装置
JP2012523123A (ja) * 2009-04-03 2012-09-27 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド プラズマシース工学を利用した、向上したエッチングおよび堆積プロフィール制御
JP2015529744A (ja) * 2012-07-16 2015-10-08 ビーコ・インスツルメンツ・インコーポレーテッド 角度選択エッチングにより支援される膜蒸着

Also Published As

Publication number Publication date
JP2021531404A (ja) 2021-11-18
US20200027707A1 (en) 2020-01-23
WO2020018262A1 (en) 2020-01-23
CN112385014A (zh) 2021-02-19
TWI779214B (zh) 2022-10-01
CN112385014B (zh) 2023-07-04
US10879055B2 (en) 2020-12-29
KR102440921B1 (ko) 2022-09-06
TW202006799A (zh) 2020-02-01
JP7274565B2 (ja) 2023-05-16

Similar Documents

Publication Publication Date Title
KR102440921B1 (ko) 각진 이온들을 사용하는 층의 선택적 증착을 위한 방법, 시스템 및 장치
EP2747120B1 (en) Method of smoothing solid surface with gas cluster ion beam
CN105702550A (zh) 通过rf脉冲形状进行离子能量控制
US9190287B2 (en) Method of fabricating fin FET and method of fabricating device
KR102613354B1 (ko) 기판 내에 각진 구조체들을 형성하는 방법 및 광학적 격자를 형성하는 방법
CN101548366A (zh) 利用气体团簇离子束的固体表面平坦化方法及固体表面平坦化设备
JP2019501489A (ja) 傾斜イオンビームを用いて空洞を満たすための装置及び技術
KR20190029755A (ko) 각진 이온 빔 증착을 사용하는 복합 패턴화 마스크
CN108257843A (zh) 等离子体系统以及使用其制造半导体器件的方法
TWI823958B (zh) 用以圖案化三維結構的方法及裝置處理方法與設備
KR102491093B1 (ko) 패턴 형성 방법
US20160379844A1 (en) Techniques and apparatus for anisotropic metal etching
US10927451B2 (en) Methods and apparatus for patterning substrates using asymmetric physical vapor deposition
US10879082B2 (en) Wavelike hard nanomask on a topographic feature and methods of making and using
US10090166B2 (en) Techniques for forming isolation structures in a substrate
JP6305143B2 (ja) 断面加工方法
US11053580B2 (en) Techniques for selective deposition using angled ions
US20200199741A1 (en) Methods and apparatus for patterning substrates using asymmetric physical vapor deposition
US20240234161A9 (en) Modifying patterned features using a directional etch
US20240136194A1 (en) Selective trench modification using directional etch

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant