JP7274565B2 - 角度付きイオンを使用した、層の選択的堆積のための技術、システムおよび装置 - Google Patents

角度付きイオンを使用した、層の選択的堆積のための技術、システムおよび装置 Download PDF

Info

Publication number
JP7274565B2
JP7274565B2 JP2021501016A JP2021501016A JP7274565B2 JP 7274565 B2 JP7274565 B2 JP 7274565B2 JP 2021501016 A JP2021501016 A JP 2021501016A JP 2021501016 A JP2021501016 A JP 2021501016A JP 7274565 B2 JP7274565 B2 JP 7274565B2
Authority
JP
Japan
Prior art keywords
substrate
deposition
layer
substrate surface
angled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021501016A
Other languages
English (en)
Other versions
JP2021531404A (ja
Inventor
ケヴィン アングリン，
クリストファー ハテム，
Original Assignee
バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド filed Critical バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド
Publication of JP2021531404A publication Critical patent/JP2021531404A/ja
Application granted granted Critical
Publication of JP7274565B2 publication Critical patent/JP7274565B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32366—Localised processing
    • H01J37/32376—Scanning across large workpieces
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3464—Operating strategies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67213—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/15—Means for deflecting or directing discharge
    • H01J2237/1505—Rotating beam around optical axis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/202—Movement
    • H01J2237/20221—Translation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Automation & Control Theory (AREA)
  • Toxicology (AREA)
  • Inorganic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Treatments Of Macromolecular Shaped Articles (AREA)

Description

［０００１］本実施形態は、デバイス処理、より具体的には、基板上への所与の材料の選択的堆積に関する。
［０００２］今日、半導体および他のデバイスは、ますます小さなサイズにスケーリングされており、そのようなデバイスは、複雑な構造を有し、多くの場合、基板上の複数の異なる層に配置された、多くの異なる材料で形成され得る。材料およびデバイス構造の複雑化に対処するための１つのアプローチは、デバイス構造の選択された部分に特定の材料を選択的に形成することであり、このアプローチは、マイクロメートルレベルまたはナノメートルレベルでのデバイスのパターニングの問題に対処するのに特に役立つ。材料の選択的形成のための現在のアプローチは、複数のパターニング工程を伴う可能性があり、これらの工程は、過度の複雑さとコストを伴う可能性がある。
［０００３］これらおよび他の考慮事項に関して、本開示が提供される。
［０００４］一実施形態では、方法が提供される。この方法は、基板を用意することを含むことができ、基板は、基板表面を含み、基板表面は、三次元形状を有する。この方法は、堆積種を堆積源から基板表面に導くことを、さらに含むことができ、層が、基板表面の堆積領域上に堆積される。この方法は、第１の位置から第２の位置に基板を搬送するために、導いている間または導いた後に基板スキャンを実行することを、含むことができる。この方法はまた、層が存在している基板表面に角度付きイオンを導くことを含むことができ、層は、堆積領域の第１の部分からスパッタエッチングされ、層は、堆積領域の第２の部分に残る。
［０００５］別の実施形態では、システムは、基板を収容するためのプロセスチャンバを含むことができ、基板は、基板表面を備え、基板表面は、三次元形状を有する少なくとも１つの構造体を含む。このシステムは、プロセスチャンバに隣接して配置され、堆積種を生成して基板上に層を形成するように構成された堆積源、および基板平面に対する垂直線に対してある入射角で角度付きイオンをプロセスチャンバに導くための角度付きイオン源を含むことができる。このシステムは、第１の位置から第２の位置まで基板をスキャンするための、プロセスチャンバ内に配置された基板ステージと、角度付きイオン源に結合されたコントローラであって、少なくとも１つの構造体に関する構造情報に基づいて入射角を調整するために、少なくとも１つの制御信号を送信するように構成されたコントローラとを、さらに含むことができる。
［０００６］さらなる実施形態では、装置は、プロセスチャンバに隣接して配置され、堆積種を生成して、プロセスチャンバ内に配置された基板上に層を形成するように構成された堆積源を含むことができる。装置はまた、基板平面に対する垂直線に対してある入射角で角度付きイオンをプロセスチャンバに導くための角度付きイオン源を含むことができる。装置は、角度付きイオン源に結合されたコントローラであって、プロセッサ、および選択的堆積制御ルーチンを含む、プロセッサに結合されたメモリユニットを含むコントローラを、さらに含むことができる。選択的堆積制御ルーチンは、角度付きイオン源を制御するようにプロセッサ上で動作することができる。選択的堆積制御ルーチンは、イオン曝露中に処理されるべき基板のための構造情報を受け取り、構造情報に基づいて、角度付きイオンの入射角を計算するためのスパッタ制御プロセッサを含むことができる。
本開示の実施形態による、選択的堆積システムを示す。 本開示の他の実施形態による、別の選択的堆積システムを示す。 タングステン／ケイ素系のＫｒイオンビーム処理のスパッタリング挙動の二次元マップを示す。 本開示の実施形態によるブロック図または処理装置を示す。 例示的なプロセスフローを示す。
［００１２］図面は必ずしも縮尺どおりではない。図面は単なる表現であり、本開示の特定のパラメータを描写することを意図するものではない。図面は、本開示の例示的な実施形態を描写することを意図しており、したがって、範囲を限定するものと見なされるべきではない。図面では、同様の番号付けは、同様の要素を表す。
［００１３］さらに、説明を明快にするために、一部の図の特定の要素を省略したり、縮尺どおりに示していない場合がある。断面図は、「スライス」または「近視的（近くのものしか示されていない）」断面図の形式であり得、説明を明快にするために、「真の」断面図では見える特定の背景線を省略している。さらに、わかりやすくするために、特定の図面では一部の参照番号が省略されている場合がある。
［００１４］本実施形態は、いくつかの実施形態が示されている添付の図面を参照して、以下でより完全に説明される。本開示の主題は、多くの異なる形態で具体化することができ、本明細書に記載の実施形態に限定されると解釈されるべきではない。これらの実施形態は、本開示が徹底的かつ完全であり、主題の範囲を当業者に完全に伝えるように提供される。図面では、同様の番号は、全体を通して同様の要素を指す。
［００１５］いくつかの実施形態によれば、基板上に層を選択的に形成するための新しいアプローチ、詳細には、角度付きイオンによって促進される、層の選択的形成を使用してデバイス構造を構築するための新しいアプローチが提供される。様々な実施形態において、層の選択的形成は、層の堆積のための堆積源、および層の一部分の選択的除去のための角度付きイオン源を含む工程の組み合わせを使用して、達成される。以下の実施形態に詳述されるように、第１のイオン源および第２のイオン源に結合されたチャンバを通ってワークピースをスキャンすることによって、準選択的堆積プロセスが行われる。
［００１６］ここで図１に目を向けると、本開示の実施形態による、堆積システム１００として示される選択的堆積システムが示されている。堆積システム１００は、プロセスチャンバ１０１を含み、プロセスチャンバ１０１は、基板１２０を収容することができる。基板１２０は、図示のように、三次元形状を有する基板表面を有することができる。三次元形状を有する表面の例には、メサ、ライン、ピラー、半球などの、基板平面から盛り上がったフィーチャ、ビア、トレンチなどの、基板内に延びる空洞などを有する表面が含まれる。したがって、表面の所与の部分は、表面の別の部分とは異なる方向に延びることができる。図１の例では、基板表面は構造体１２２を含み、それらの構造体は、いくつかの実施形態では、ライン、ピラー、またはメサとして配置され得る。とりわけ、構造体１２２は、特にプロセスチャンバ１０１に対して、縮尺どおりに描かれていない場合がある。いくつかの例では、構造体１２２は、マイクロメートル、数百ナノメートル、数十ナノメートル、ナノメートルなどのオーダーの、Ｘ、Ｙ、またはＺ方向に沿った寸法を有し得る。したがって、当業者によって容易に理解されるように、ミリメートル、センチメートル、または数十センチメートルのオーダーの寸法を有する基板１２０は、非常に多数の構造体１２２を含み得る。
［００１７］堆積システム１００は、堆積源１０２を含むことができ、堆積源１０２は、プロセスチャンバ１０１に隣接して配置される。他の実施形態では、堆積源１０２は、プロセスチャンバ１０１内に配置され得る。堆積源１０２は、堆積種として堆積ビーム１１２を生成するように構成され得る。様々な実施形態において、堆積源１０２は、ソース１０８に結合され得、ソース１０８は、液体蒸気源、単一のガス源、複数のガス源、ガスマニホールドなどを表す。ソース１０８は、少なくとも１つの種を堆積源１０２に提供するように、堆積源１０２に結合されている。堆積源１０２は、いくつかの実施形態では化学気相堆積源であってもよく、または当技術分野で知られている任意の適切なイオン源などの、イオン源であってもよい。堆積源１０２は、その中にプラズマを生成するプラズマ源であってもよい。実施形態は、この文脈に限定されない。
［００１８］堆積ビーム１１２は、イオン、中性種、励起種を含むことができ、堆積ビーム１１２の種は、所与の方向に沿って基板へ導かれ得る。いくつかの実施形態では、堆積ビーム１１２は、コリメートビームかつ角度付き堆積ビームであり得、堆積種は、基板平面に対する垂直線１１９に対して非ゼロの入射角（θ１として示される）を規定する軌道に沿って導かれる。例えば、基板の平面は、Ｘ－Ｙ平面であり得、上部１２３または構造体１２２間のトレンチ領域１２４などの、基板表面の特定の領域が、必ずしもそうである必要はないが、基板平面と整列し、または基板平面を定義することもできる。
［００１９］図１に示されるように、堆積ビーム１１２は、基板１２０上に層１２１を生成する。生成されるべき層１２１の性質に応じて、堆積ビーム１１２は、金属層、半導体層、窒化物層、酸化物層、炭素層などを生成するために、プラズマ種、ラジカル、イオンなどの既知の気相種を含み得る。いくつかの実施形態では、層１２１は、共形的に堆積することができるが、他の実施形態では、堆積領域１２４は、基板１２０の表面全体を覆わなくてもよい。基板１２０の表面の三次元表面の正確な性質、ならびに堆積ビーム１１２の入射角に応じて、堆積領域１２４の位置、形状、および範囲は変化し得る。図１の例では、堆積領域１２４は、構造体１２２の右側壁１２７、および構造体１２２の上部１２３を含むが、左側壁１２９を含まない。
［００２０］堆積システム１００は、角度付きイオン源１０４をさらに含むことができ、角度付きイオン源１０４は、角度付きイオン１１４を基板１２０の基板表面に導くように配置される。角度付きイオン源１０４は、プロセスチャンバ１０１内に配置されてもよいし、またはプロセスチャンバ１０１の外側に配置されてもよい。角度付きイオン源１０４は、ガス源１１０に結合することができ、ガス源１１０は、不活性ガス源、酸素源、窒素源、または他のガス源などの少なくとも１つのガス源を表すことができる。角度付きイオン源１０４は、適切な種、イオンエネルギー、およびイオン流束のイオンを生成して、基板１２０が角度付きイオン１１４を遮るように配置されている場合、基板１２０から材料をスパッタエッチングするように構成することができる。様々な実施形態において、角度付きイオン源１０４は、角度付きイオン１１４が、適切な形状を有するイオンビームを形成することができるプラズマビーム源を含む、任意の適切なイオン源を表すことができる。例えば、いくつかの実施形態では、角度付きイオン１１４は、Ｘ軸に沿って延びる長軸を有するリボンビームとして構成され得る。角度付きイオン源１０４は、基板平面（この例では、Ｘ－Ｙ平面）に対する垂直線１１９に対して非ゼロの入射角（θ２として示される）によって規定される軌道で角度付きイオン１１４を生成するように構成され得る。
［００２１］堆積システム１００は、基板１２０をスキャンするように構成された基板ステージ１０６を含み得る。いくつかの実施形態では、基板ステージ１０６は、示されているデカルト座標系のＹ軸に沿ってなど、少なくとも１つの方向に沿って基板をスキャンするように構成され得る。基板ステージ１０６は、堆積源１０２に隣接する第１の位置Ｐ１と、角度付きイオン源１０４に隣接する第２の位置Ｐ２との間などの、目標範囲にわたって基板をスキャンすることができる。したがって、基板１２０は、基板１２０の異なる部分が角度付きイオン１１４に順次曝露されるように、Ｙ軸に沿ってスキャンされ得る。
［００２２］図１によって示唆されるように、基板１２０は、層１２１の堆積後、または層１２１の堆積と同時に、構造体１２２が角度付きイオン１１４に曝露されるように、スキャンされ得る。したがって、層１２１が、堆積領域１２４にわたって基板上に堆積されながら、角度付きイオン１１４が、層１２１をスパッタエッチングし得るので、層１２１は、堆積領域１２４の第１の部分１２４Ａから除去され、堆積領域１２４の第２の部分１２４Ｂに残る。堆積源１０２および角度付きイオン源１０４を使用した基板１２０の処理の結果は、基板１２０の目標領域、この場合は第２の部分１２４Ｂにおける層１２１の選択的堆積である。
［００２３］様々な実施形態によれば、入射角を規定する角度付きイオン１１４の軌道は、構造体１２２の形状およびサイズ、ならびに第２の部分１２４Ｂなどの、基板１２０上に層を選択的に形成するための目標領域の位置およびサイズに従って選択することができる。角度付きイオン１１４の軌道はまた、層１２１の材料のスパッタ率挙動を考慮に入れるように選択されてもよい。例えば、角度付きイオン１１４の軌道は、スパッタ率が最大になる、所与の表面に対する入射角に従って選択することができる。設計された入射角において、角度付きイオンが、基板１２０の第２の材料の第２のスパッタ率よりも高い、層１２１の第１の材料の第１のスパッタ率を生成するような、角度付きイオン１１４の軌道が、さらに選択されてもよい。別の言い方をすれば、角度付きイオン１１４は、角度付きイオン１１４が基板１２０に対して層１２１を選択的にスパッタエッチングする入射角で、層１２１がエッチングされるべき表面に導かれてもよい。このようにして、角度付きイオン１１４は、たとえ不活性ガス（非反応性）イオンとして提供されたとしても、基板１２０に対して層１２１を選択的に除去することができる。
［００２４］さらなる実施形態では、角度付きイオンの軌道は、層１２１の初期の被覆範囲、すなわち堆積領域１２４の被覆範囲を考慮に入れるように、さらに選択されてもよい。逆に、堆積ビーム１１２の軌道は、層１２１が残るべき第２の部分１２４Ｂの位置および範囲、ならびに層１２１および基板１２０の材料などの材料のスパッタ率挙動を考慮に入れるように、調整されてもよい（すなわち、θ２の値）。言い換えれば、以下でさらに説明するように、層１２１の材料が除去されるべき第１の部分１２４Ａが、基板１２０のエッチングを最小限に抑えながら層１２１を選択的にスパッタエッチングするのに適切な入射角で角度付きイオン１１４を導くことができる場所に配置されるように、堆積ビーム１１２の入射角が調整されてもよい。
［００２５］したがって、第２の部分１２４Ｂにおける層１２１の形成は、１つより多い別個の工程を伴い得るが、層１２１の堆積、基板１２０のスキャン、および第１の部分１２４Ａにおける層１２１のスパッタ除去が、選択的堆積プロセスを規定するように協調して作用する。
［００２６］追加の実施形態では、角度付き堆積源は、堆積種が、基板平面に対する垂直線１１９に対してゼロの入射角（θ１として示される）を規定する軌道に沿って導かれるような、すなわち堆積種が垂直線１１９に沿った軌道を有するようなコリメートビームとして、堆積種を導いてもよい。これらの追加の実施形態では、堆積領域は、最初は、上部１２３およびトレンチ１２５を覆っているが、左側壁１２９および右側壁１２７を覆っていない。次に、角度付きイオン１１４が、材料をトレンチ１２５などに残しながら、堆積領域の一部、例えば、上部１２３から材料を選択的に除去するように導かれる。
［００２７］ここで図２に目を向けると、本開示のさらなる実施形態による、堆積システム１４０として示される選択的堆積システムが示されている。堆積システム１４０は、同様の参照番号によって示される、堆積システム１００と同様の特徴を含み得る。特に、堆積システム１４０は、堆積システム１４０が堆積源１５０を含み、堆積源１５０は、図１に示す層１２１の方向性のある堆積と比較して、層１５４のより等方性の堆積を生成するという点で、堆積システム１００とは異なる。堆積源１５０は、プラズマ１５２がプロセスチャンバ１０１内で生成されるプラズマ堆積源であってもよい。堆積源１５０の構成は、既知のプラズマ堆積装置と同様であり得、基板１２０は、位置Ｐ１に配置されたときにプラズマ１５２中に浸漬される。したがって、プラズマ１５２からの凝縮種が、層１５４として示される共形コーティングを形成する傾向があり、層１５４は、堆積領域１５５における、構造体１２２の様々な表面をコーティングする。最初に、堆積領域１５５は、上部１２３、トレンチ１２５、左側壁１２９、および右側壁１２７を含む、構造体１２２の表面全体を覆うことができる。角度付きイオン１１４が基板１２０に衝突するように基板１２０がスキャンされるとき、層１５４の一部が、スパッタエッチングによって除去され得る。結果として、層１５４は、堆積領域１５５の第２の領域１５５Ｂに残りながら、第１の領域１５５Ａで除去され得る。この例では、第１の領域は、構造体１２２の上部１２３に対応し、第２の領域１５５Ｂは、構造体１２２の他の表面に対応し得る。
［００２８］前述のように、角度付きイオン１１４は、基板１２０に対する層１２１または層１５４のスパッタエッチング選択性を高めるように、基板平面に対する垂直線に対して非ゼロの入射角を規定するように構成され得る。様々な実施形態によれば、堆積システム１００および堆積システム１４０は、コントローラ１３０を含み得る。コントローラ１３０は、堆積されるべき層の材料、基板１２０の材料、層の選択的堆積のための目標領域、および他の要因に応じて、θ２の値、θ１の値を意味する値を調整することを含み、様々な構成要素の動作を調整するように構成され得る。この文脈において、層の「材料」または基板の「材料」は、少なくとも部分的に、層の成分などの材料組成を指すことができ、層および基板は、異なる材料：タングステンとケイ素、ケイ素と酸化ケイ素、などで一般に形成されている。
［００２９］図３Ａ、図３Ｂ、および図３Ｃに目を向けると、タングステン／ケイ素系のＫｒイオンビーム処理におけるスパッタリング挙動の二次元マップが示されている。二次元マップは、イオンエネルギーおよび基板平面に対する垂直線に対する入射角の関数としてスパッタ率を示している。各図において、スパッタ速度または相対的なスパッタ速度が、イオンエネルギー（Ｙ軸）および材料の表面の平面に対する垂直線に対する入射角（Ｘ軸）の関数として、濃淡によって描かれている。グラフは、円で示されている実験データポイントに基づくシミュレーションである。タングステン（図３Ａ）とケイ素（図３Ｂ）のスパッタ速度が、１ｘＥ１６／ｃｍ２イオンドーズあたりオングストロームでのエッチングされた層の厚さとして示されている。矢印で示すように、エッチング速度は、入射角の増加とイオンエネルギーの増加とともに増加する傾向があるが、Ｗ／Ｓｉスパッタ比（図３Ｃ）は、より複雑な挙動を示す。垂直入射（ゼロ度）またはその近くでは、Ｗ／Ｓｉスパッタ比は、比較的高く、２～４の範囲であるが、入射角が大きくなると減少する。Ｗ／Ｓｉスパッタ比は、大きい入射角（＞６０度）と低いイオンエネルギー（２ｋｅＶ未満）で最も低くなる。イオンエネルギーの関数としての挙動は、より複雑である。小さい入射角（＜２０度）では、Ｗ／Ｓｉスパッタ比は、イオンエネルギーが１０ｋｅＶまで増加するとともに、わずかに減少するが、大きい入射角（＞３０度）では、Ｗ／Ｓｉスパッタ比は、イオンエネルギーとともに増加する。図３Ｃはまた、Ｗ／Ｓｉの１／１エッチング比を表す中立線３００を示し、これは、中立線３００に沿った任意の点によって表されるイオンエネルギー／イオン角の下で、タングステンおよびケイ素が等しい速さでスパッタされる状況を意味する。したがって、図３Ａ～図３Ｃの情報を使用して、パターニングされた基板の表面上の材料、ならびに実際的な考慮事項に従って、パターニングされた基板上への選択的堆積を容易にするように、イオンエネルギーおよび入射角を調整することができる。このような考慮事項には、所与のイオン源から利用可能なイオンエネルギーの範囲、および所与のシステム構成で利用可能な実際の入射角範囲が含まれる。
［００３０］図３Ｃのデータなどの情報を使用して、上記のように、θ２で表される角度付きイオン１１４の目標入射角を調整または設定することができる。したがって、基板１２０がケイ素であり、層１２１がタングステンである例では、所与の表面からタングステンを選択的に除去するために、大きいＷ／Ｓｉスパッタ速度比を生成するようにθ２の値を設定することが、有用であり得る。この例では、図１と図２のシナリオのように、上部１２３から材料を除去するためには、５００ｅＶのイオンエネルギーでθ２を０～５度の値に設定すると、Ｗ／Ｓｉスパッタエッチング比は約４／１になる。
［００３１］Ｗ／Ｓｉ／Ｋｒ系について図３Ａ～図３Ｃに示されている図は、単なる例示である。堆積層材料／基板およびイオン種の他の組み合わせは、一般に、異なるスパッタエッチング選択性挙動をもたらすであろう。他の実施形態では、角度付きイオン１１４の入射角は、選択的堆積に使用される基板材料／堆積層材料／スパッタ種の系について経験的に決定された挙動に従って調整されてもよい。
［００３２］さらなる実施形態では、角度付きイオン１１４にとって目標とされる入射角およびイオンエネルギーは、処理される構造体の形状を考慮に入れることができる。例えば、再び図２を参照すると、いくつかの実施形態では、目標とされる最終的な構造体は、左側壁１２９および上部１２３の部分からの層１５４のスパッタ除去を必要とし得る。左側壁１２９および上部１２３が、互いに対して相互に直交（９０）度である場合、それに応じて、θ２について選択される角度は、左側壁１２９および上部１２３が、それぞれの表面に対して同じ相対入射角でイオンを受け取るのを確実にするように、４５度であり得る。ケイ素の基板上に配置されたタングステンの層１５４をエッチングするためにＫｒ＋イオンが使用される図３Ｃのデータを続けると、より高いＷ／Ｓｉスパッタエッチング比は、上部１２３および左側壁１２９からのタングステンの除去中に、構造体１２２内のケイ素の過度のスパッタリングが生じないことを保証するのに役立つ。図３Ｃのデータは、３ｋＶ未満では、ケイ素がタングステンよりも速い速度でスパッタされるので、クリプトンイオンのイオンエネルギーを比較的高い値に設定することを命じている。したがって、イオンエネルギーは、Ｗがケイ素よりも速くエッチングされるように、例えば、１０ｋＶに設定され得る。
［００３３］いくつかの実施形態によれば、堆積システム１００などのシステムのコントローラ１３０を使用して、選択的堆積を容易にするためにプロセスパラメータを調整および制御することができる。ここで図４に目を向けると、コントローラ１３０、堆積源１０２、および角度付きイオン源１０４を含む堆積システム１００のブロック図が、示されている。コントローラ１３０は、これらの構成要素に結合されて、例えば、制御信号を送信し、構成要素から信号を受信することができる。コントローラ１３０は、既知のタイプのマイクロプロセッサ、専用の半導体プロセッサチップ、汎用の半導体プロセッサチップ、または同様のデバイスなどのプロセッサ２５２を含み得る。コントローラ１３０は、プロセッサ２５２に結合されたメモリまたはメモリユニット２５４を、さらに含み得、メモリユニット２５４は、選択的堆積制御ルーチン２５６を含む。選択的堆積制御ルーチン２５６は、堆積源１０２および角度付きイオン源１０４を含む構成要素を監視および調整するために、プロセッサ２５２上で動作することができる。
［００３４］メモリユニット２５４は、製造品を含み得る。一実施形態では、メモリユニット２５４は、光学的、磁気的、または半導体ストレージなどの、任意の非一時的なコンピュータ可読媒体または機械可読媒体を含み得る。ストレージ媒体は、本明細書で説明される論理フローのうちの１つ以上を実施するための様々なタイプのコンピュータ実行可能命令を記憶することができる。コンピュータ可読または機械可読ストレージ媒体の例は、揮発性メモリまたは不揮発性メモリ、リムーバブルまたは非リムーバブルメモリ、消去可能または消去不可能なメモリ、書き込み可能または再書き込み可能メモリなどを含む、電子データを記憶することができる任意の有形媒体を含み得る。コンピュータ実行可能命令の例は、ソースコード、コンパイルされたコード、インタプリタされたコード、実行可能コード、静的コード、動的コード、オブジェクト指向コード、ビジュアルコードなどの任意の適切なタイプのコードを含み得る。実施形態は、この文脈に限定されない。
［００３５］図４にさらに示されるように、選択的堆積制御ルーチン２５６は、スパッタ制御プロセッサ２５８、ならびに堆積制御プロセッサ２６０を含み得る。いくつかの実施形態によれば、スパッタ制御プロセッサ２５８は、イオン曝露中に処理されるべき基板の構造情報を受け取ることができる。構造情報の例には、三次元（３Ｄ）構造体のフィーチャの高さ、隣接するフィーチャ間のピッチ、スパッタエッチングされるべき３Ｄ構造体の目標領域（例えば、第１の部分１２４Ａを参照）、堆積されるべき層の材料、基板材料などが含まれる。スパッタ制御プロセッサ２５８は、構造情報に基づいて、角度付きイオン源１０４によって生成されるイオンビームなどの角度付きイオンの入射角を計算するように、構成することができる。スパッタ制御プロセッサ２５８は、堆積システム１００の設定を調整するための制御信号を送信することができ、設定（パラメータ）の調整は、角度付きイオン１１４の入射角を変更する、角度付きイオン１１４のイオンエネルギーを変更する、または入射角とエネルギーの両方を変更する効果を有する。したがって、スパッタ制御プロセッサ２５８が、構造情報に基づいて、入射角またはイオンエネルギーを変更することを決定する場合、角度付きイオン１１４の入射角を変更するように角度付きイオン源１０４を調整するための制御信号が送信され得る。
［００３６］堆積制御プロセッサ２６０は、堆積プロセス情報の受信に基づいて、上記の堆積ビーム１１２の入射角を調整するために、堆積制御信号を送信するように構成され得る。例えば、堆積情報は、上記の構造情報の一部または全て、ならびに角度付きイオン１１４に使用されるべき好ましいイオン種、または角度付きイオン１１４の入射角の好ましい角度範囲などのイオンビーム情報を含み得る。
［００３７］図４にさらに示されているように、メモリユニット２５４は、データベース２６２を含むことができ、データベースは、構造情報または堆積情報、その他のデータを含むことができる。
［００３８］図５は、本開示の実施形態による、例示的なプロセスフロー５００を示している。ブロック５０２において、三次元形状を有する表面を有する基板が用意される。様々な実施形態では、表面は、メサ、ライン、ピラー、半球などの、基板平面から盛り上がったフィーチャ、ビア、トレンチなどの、基板内に延びる空洞などを含み得る。
［００３９］ブロック５０４において、堆積種が、堆積源から基板表面に導かれ、層が、基板表面の堆積領域上に形成される。いくつかの実施形態では、堆積領域は、基板表面全体よりも少ない領域に制限され得るが、他の実施形態では、堆積領域は、基板表面全体を覆い得る。基板表面が三次元構造体を含むいくつかの実施形態では、堆積領域は、三次元構造体の第１の部分を覆い得るが、層は、三次元構造体の第２の部分上に形成されない。例えば、様々な実施形態において、堆積種は、三次元構造体の第２の部分が角度付きビームから遮られて、堆積種には第２の部分が「見えず」、陰の領域を形成するような入射角の角度付きビームで、導かれてもよい。他の実施形態では、基板全体が、プラズマ堆積チャンバ内などで堆積種に曝露されてもよく、堆積種は、基板表面上の三次元構造体全体を含む基板全体を覆うように基板表面に等方的に衝突し得る。
［００４０］ブロック５０６で、基板スキャンが実行されて、基板を第１の位置から第２の位置に搬送する。第１の位置では、基板は、堆積源からの堆積種を遮るように配置され、第２の位置では、基板は、角度付きイオン源からの角度付きイオンを遮るように配置され得る。いくつかの実施形態では、基板の第１の領域だけが、所与の段階で堆積種に曝露され、基板が第１の位置から第２の位置にスキャンされているときに、基板の異なる領域が、堆積種に順に曝露されてもよい。
［００４１］ブロック５０８において、角度付きイオンが、層が存在している基板表面に導かれる。したがって、層は、堆積領域の第１の部分から除去され得るが、堆積領域の第２の部分に残り得る。様々な実施形態において、角度付きイオンは、堆積領域の第１の部分で層をエッチングするためのスパッタリングイオンを生成するイオン源から提供され得る。（基板平面に対する垂直線に対する）入射角は、三次元構造体の形状およびサイズ、ならびに層の材料および基板の材料を考慮に入れるように配置することができる。様々な実施形態において、入射角は、層材料／基板材料スパッタ比を増加させて、堆積領域の第１の部分における層の除去を保証しながら、基板のエッチングを低減または最小化するように、調整され得る。
［００４２］要約すると、本実施形態は、マスクを使用せずに３Ｄ構造体上に材料の選択的堆積を実行する能力という利点を提供する。本実施形態はまた、複数の処理ツールを必要とする複雑なスキームを回避しながら、３Ｄ表面に材料を選択的に堆積するという追加の利点を提供する。
［００４３］本開示は、本明細書に記載の特定の実施形態によって範囲が限定されるべきではない。実際、本明細書に記載されているものに加えて、本開示の他の様々な実施形態および修正が、前述の説明および添付の図面から当業者には明らかであろう。したがって、そのような他の実施形態および修正が、本開示の範囲内に入ることが意図されている。さらに、本開示は、特定の目的のための特定の環境における特定の実施態様の文脈で本明細書に記載されている。当業者は、有用性がそれらに限定されず、本開示が、任意の数の目的のために任意の数の環境で有益に実施され得ることを、認識するであろう。したがって、以下に記載される特許請求の範囲は、本明細書に記載される本開示の最大限の範囲および精神を考慮して、解釈されるべきである。

Claims (12)

  1. 三次元形状を有する基板表面を備える基板を用意することと、
    層が前記基板表面の堆積領域上に堆積されるように、堆積種を堆積源から前記基板表面に導くことと、
    導いている間または導いた後に基板スキャンを実行して、第１の位置から第２の位置へ前記基板を搬送することと、
    前記層が前記堆積領域の第１の部分からスパッタエッチングされ、前記層が前記堆積領域の第２の部分に残るように、角度付きイオンを、前記層が存在している前記基板表面に導くことと、を含む、方法であって、
    前記堆積源が、第１のイオン源を含み、前記第１のイオン源が、前記基板の平面に対する垂直線に対して第１の非ゼロの入射角で前記堆積種を導き、前記堆積領域が、前記基板表面の全体より小さく、前記基板表面が、陰の領域を含み、前記層が、前記陰の領域上に形成されない、方法。
  2. 前記角度付きイオンが、前記基板の前記平面に対して第２の非ゼロの入射角で第２のイオン源から導かれる、請求項１に記載の方法。
  3. 前記堆積源が、プラズマ源を含み、前記層が、前記基板表面上に等方的に堆積される、請求項１に記載の方法。
  4. 前記基板表面が、第１の材料を含み、前記層が、第２の材料を含み、前記方法が、
    前記角度付きイオンの目標角度を設定することを、さらに含み、前記目標角度が、前記基板の目標表面に対する垂直線に対して非ゼロの入射角であり、前記目標表面が、前記堆積領域内に配置されており、
    前記目標角度において、前記角度付きイオンが、前記第１の材料で第１のスパッタ率を生成し、前記第２の材料で、前記第１のスパッタ率よりも大きい第２のスパッタ率を生成する、請求項１に記載の方法。
  5. 前記第１の材料および前記第２の材料のエネルギーの関数としてのスパッタ率挙動に基づいて、比が増加するような目標イオンエネルギーに、前記角度付きイオンのイオンエネルギーを調整することを、さらに含む、請求項４に記載の方法。
  6. 三次元形状を有する基板表面を備える基板を用意することと、
    層が前記基板表面の堆積領域上に堆積されるように、堆積種を堆積源から前記基板表面に導くことと、
    導いている間または導いた後に基板スキャンを実行して、第１の位置から第２の位置へ前記基板を搬送することと、
    前記層が前記堆積領域の第１の部分からスパッタエッチングされ、前記層が前記堆積領域の第２の部分に残るように、角度付きイオンを、前記層が存在している前記基板表面に導くことと、を含む、方法であって、
    前記堆積源が、第１のイオン源を含み、前記第１のイオン源が、前記基板の平面に対する垂直線に対してゼロの入射角で前記堆積種を導き、前記堆積領域が、前記基板表面の全体より小さい、方法。
  7. 基板を収容するためのプロセスチャンバであって、前記基板が、基板表面を備え、前記基板表面が、三次元形状を有する少なくとも１つの構造体を含む、プロセスチャンバ、
    前記プロセスチャンバに隣接して配置され、堆積種を生成して前記基板上に層を形成するように構成された堆積源、
    基板平面に対する垂直線に対してある入射角で角度付きイオンを前記プロセスチャンバに導くための角度付きイオン源、
    第１の位置から第２の位置へ前記基板をスキャンするための、前記プロセスチャンバ内に配置された基板ステージ、および
    前記角度付きイオン源に結合されたコントローラであって、前記少なくとも１つの構造体に関する構造情報に基づいて前記入射角を調整するための少なくとも１つの制御信号を送信するように構成されたコントローラ、
    を備えるシステムであって、前記構造情報が、前記少なくとも１つの構造体の高さと、前記少なくとも１つの構造体の隣接する構造体間のピッチとの、少なくとも一方を含み、
    前記堆積源が、第１のイオン源を含み、前記第１のイオン源が、前記基板の平面に対する垂直線に対して第１の非ゼロの入射角で前記堆積種を導き、堆積領域が、前記基板表面の全体より小さく、前記基板表面が、陰の領域を含み、前記層が、前記陰の領域上に形成されない、システム。
  8. 前記堆積源が、角度付き堆積ビームを生成するように構成されている、請求項７に記載のシステム。
  9. 前記構造情報が、スパッタエッチングされる前記基板表面の目標領域、前記層の材料組成、または前記基板の材料組成をさらに含む、請求項７に記載のシステム。
  10. プロセスチャンバに隣接して配置され、堆積種を生成して、前記プロセスチャンバ内に配置された基板上に層を形成するように構成された堆積源、
    基板平面に対する垂直線に対してある入射角で角度付きイオンを前記プロセスチャンバに導くための角度付きイオン源、ならびに
    前記角度付きイオン源に結合されたコントローラ、
    を備える装置であって、前記コントローラが、
    プロセッサ、および
    選択的堆積制御ルーチンを含む、前記プロセッサに結合されたメモリユニット、
    を備え、前記選択的堆積制御ルーチンが、前記角度付きイオン源を制御するように前記プロセッサ上で動作し、前記選択的堆積制御ルーチンが、
    イオン曝露中に処理される基板の構造情報を受け取り、
    前記構造情報に基づいて、前記角度付きイオンの前記入射角を計算する
    スパッタ制御プロセッサを備え、前記構造情報が、少なくとも１つの構造体の高さと、前記少なくとも１つの構造体の隣接する構造体間のピッチとの、少なくとも一方を含み、
    前記堆積源が、第１のイオン源を含み、前記第１のイオン源が、前記基板の平面に対する垂直線に対して第１の非ゼロの入射角で前記堆積種を導き、堆積領域が、基板表面の全体より小さく、前記基板表面が、陰の領域を含み、前記層が、前記陰の領域上に形成されない、装置。
  11. 前記スパッタ制御プロセッサが、前記角度付きイオンの前記入射角を変更するように前記角度付きイオン源を調整するための制御信号を送信する、請求項１０に記載の装置。
  12. 前記構造情報が、スパッタエッチングされる前記基板の目標領域、前記層の材料組成、または前記基板の材料組成をさらに含む、請求項１０に記載の装置。
JP2021501016A 2018-07-17 2019-07-01 角度付きイオンを使用した、層の選択的堆積のための技術、システムおよび装置 Active JP7274565B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/037,894 US10879055B2 (en) 2018-07-17 2018-07-17 Techniques, system and apparatus for selective deposition of a layer using angled ions
US16/037,894 2018-07-17
PCT/US2019/040125 WO2020018262A1 (en) 2018-07-17 2019-07-01 Techniques, system and apparatus for selective deposition of a layer using angled ions

Publications (2)

Publication Number Publication Date
JP2021531404A JP2021531404A (ja) 2021-11-18
JP7274565B2 true JP7274565B2 (ja) 2023-05-16

Family

ID=69161151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021501016A Active JP7274565B2 (ja) 2018-07-17 2019-07-01 角度付きイオンを使用した、層の選択的堆積のための技術、システムおよび装置

Country Status (6)

Country Link
US (1) US10879055B2 (ja)
JP (1) JP7274565B2 (ja)
KR (1) KR102440921B1 (ja)
CN (1) CN112385014B (ja)
TW (1) TWI779214B (ja)
WO (1) WO2020018262A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7097777B2 (ja) * 2018-08-10 2022-07-08 東京エレクトロン株式会社 成膜装置および成膜方法
US11195703B2 (en) 2018-12-07 2021-12-07 Applied Materials, Inc. Apparatus and techniques for angled etching using multielectrode extraction source
US11715621B2 (en) * 2018-12-17 2023-08-01 Applied Materials, Inc. Scanned angled etching apparatus and techniques providing separate co-linear radicals and ions
US11996266B2 (en) * 2019-12-02 2024-05-28 Applied Materials, Inc. Apparatus and techniques for substrate processing using independent ion source and radical source
US11043394B1 (en) 2019-12-18 2021-06-22 Applied Materials, Inc. Techniques and apparatus for selective shaping of mask features using angled beams
CN114150278A (zh) * 2021-12-07 2022-03-08 业成科技（成都）有限公司 圆心对称型3d基板镀膜方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009235434A (ja) 2008-03-26 2009-10-15 Asti Corp 微細構造体製造方法
JP2015529744A (ja) 2012-07-16 2015-10-08 ビーコ・インスツルメンツ・インコーポレーテッド 角度選択エッチングにより支援される膜蒸着
JP2018006378A (ja) 2016-06-27 2018-01-11 東京エレクトロン株式会社 基板に形成された凹部に銅配線を形成するための前処理を行う方法、及び、処理装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6238537B1 (en) * 1998-08-06 2001-05-29 Kaufman & Robinson, Inc. Ion assisted deposition source
US20040222082A1 (en) * 2003-05-05 2004-11-11 Applied Materials, Inc. Oblique ion milling of via metallization
US9206500B2 (en) * 2003-08-11 2015-12-08 Boris Druz Method and apparatus for surface processing of a substrate using an energetic particle beam
JP5159165B2 (ja) * 2007-05-14 2013-03-06 株式会社アルバック 凹部充填方法
JP2010539674A (ja) * 2007-09-18 2010-12-16 ビーコ・インスツルメンツ・インコーポレーテッド エネルギー粒子ビームを使用した基板の表面処理方法及び装置
US9224582B2 (en) * 2007-11-29 2015-12-29 Applied Materials, Inc. Apparatus and method for depositing electrically conductive pasting material
US8623171B2 (en) * 2009-04-03 2014-01-07 Varian Semiconductor Equipment Associates, Inc. Plasma processing apparatus
US8603591B2 (en) 2009-04-03 2013-12-10 Varian Semiconductor Ewuipment Associates, Inc. Enhanced etch and deposition profile control using plasma sheath engineering
US20120263887A1 (en) * 2011-04-13 2012-10-18 Varian Semiconductor Equipment Associates, Inc. Technique and apparatus for ion-assisted atomic layer deposition
JP6164770B2 (ja) 2013-05-09 2017-07-19 須賀　唯知 基板表面処理方法及び装置
TW201522703A (zh) 2013-11-21 2015-06-16 Applied Materials Inc 用於膜沉積的方法與設備
JP6028110B2 (ja) 2013-12-25 2016-11-16 キヤノンアネルバ株式会社 基板加工方法及び半導体装置の製造方法
US9336998B2 (en) * 2014-05-09 2016-05-10 Varian Semiconductor Equipment Associates, Inc. Apparatus and method for dynamic control of ion beam energy and angle
US9480140B2 (en) * 2014-11-21 2016-10-25 Applied Materials, Inc. Material modification by neutral beam source with selected collision angle

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009235434A (ja) 2008-03-26 2009-10-15 Asti Corp 微細構造体製造方法
JP2015529744A (ja) 2012-07-16 2015-10-08 ビーコ・インスツルメンツ・インコーポレーテッド 角度選択エッチングにより支援される膜蒸着
JP2018006378A (ja) 2016-06-27 2018-01-11 東京エレクトロン株式会社 基板に形成された凹部に銅配線を形成するための前処理を行う方法、及び、処理装置

Also Published As

Publication number Publication date
US10879055B2 (en) 2020-12-29
CN112385014B (zh) 2023-07-04
WO2020018262A1 (en) 2020-01-23
TW202006799A (zh) 2020-02-01
KR102440921B1 (ko) 2022-09-06
KR20210021091A (ko) 2021-02-24
TWI779214B (zh) 2022-10-01
JP2021531404A (ja) 2021-11-18
CN112385014A (zh) 2021-02-19
US20200027707A1 (en) 2020-01-23

Similar Documents

Publication Publication Date Title
JP7274565B2 (ja) 角度付きイオンを使用した、層の選択的堆積のための技術、システムおよび装置
US9453279B2 (en) Method for selectively depositing a layer on a three dimensional structure
US9984889B2 (en) Techniques for manipulating patterned features using ions
EP2747120B1 (en) Method of smoothing solid surface with gas cluster ion beam
CN105702550A (zh) 通过rf脉冲形状进行离子能量控制
JPH08333677A (ja) 選択的材料付着方法、及びそのために使用されるスパッタリング装置
TW201523791A (zh) 用於三維結構塡充的方法與系統
US20190148109A1 (en) Method and Apparatus for Anisotropic Pattern Etching and Treatment
US11119405B2 (en) Techniques for forming angled structures
JP2019501489A (ja) 傾斜イオンビームを用いて空洞を満たすための装置及び技術
US20140202633A1 (en) Method and system for ion-assisted processing
TWI823958B (zh) 用以圖案化三維結構的方法及裝置處理方法與設備
KR20190109545A (ko) 고밀도 독립형 mram 디바이스들의 패터닝을 위한 시스템들 및 방법들
US9460961B2 (en) Techniques and apparatus for anisotropic metal etching
US11053580B2 (en) Techniques for selective deposition using angled ions
US10927451B2 (en) Methods and apparatus for patterning substrates using asymmetric physical vapor deposition
US10090166B2 (en) Techniques for forming isolation structures in a substrate
JP6305143B2 (ja) 断面加工方法
US20240136197A1 (en) Modifying patterned features using a directional etch
US20240136194A1 (en) Selective trench modification using directional etch
WO2016007487A1 (en) Method for selectively depositing a layer on a three dimensional structure
CN115491650A (zh) 镀膜方法、芯片基板及芯片

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230501

R150 Certificate of patent or registration of utility model

Ref document number: 7274565

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150