CN108257843A - 等离子体系统以及使用其制造半导体器件的方法 - Google Patents

等离子体系统以及使用其制造半导体器件的方法 Download PDF

Info

Publication number
CN108257843A
CN108257843A CN201711457340.7A CN201711457340A CN108257843A CN 108257843 A CN108257843 A CN 108257843A CN 201711457340 A CN201711457340 A CN 201711457340A CN 108257843 A CN108257843 A CN 108257843A
Authority
CN
China
Prior art keywords
paddy
radio
frequency power
pulse
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711457340.7A
Other languages
English (en)
Inventor
孙敏圭
成德镛
沈承辅
郑载园
韩丙勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108257843A publication Critical patent/CN108257843A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32972—Spectral analysis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J49/00—Particle spectrometers or separator tubes
    • H01J49/02—Details
    • H01J49/10—Ion sources; Ion guns
    • H01J49/105—Ion sources; Ion guns using high-frequency excitation, e.g. microwave excitation, Inductively Coupled Plasma [ICP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/327—Arrangements for generating the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3347—Problems associated with etching bottom of holes or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种等离子体系统包括电极和向电极提供射频(RF)功率以在电极上产生等离子体的射频(RF)功率供应单元。RF功率被提供为脉冲，该脉冲在脉冲的脉冲导通间隔期间具有谷形部分。谷形部分由谷角度和谷宽度限定。通过控制谷角度和谷宽度，等离子体可以控制基板的蚀刻。

Description

等离子体系统以及使用其制造半导体器件的方法
技术领域
本发明构思涉及一种等离子体系统以及使用该等离子体系统制造半导体器件的方法。
背景技术
半导体器件使用多个单元工艺诸如沉积工艺、扩散工艺、热工艺、光刻工艺、抛光工艺、蚀刻工艺、离子注入工艺和清洁工艺来制造。这里，蚀刻工艺分为干蚀刻工艺和湿蚀刻工艺。干蚀刻工艺使用化学反应等离子体进行。等离子体向晶片表面提供高能量离子以蚀刻或图案化晶片。取决于来自等离子体的离子的能量分布或入射通量，可以控制晶片的蚀刻轮廓(或蚀刻选择性)。
发明内容
根据本发明构思的示范性实施方式，一种等离子体系统包括电极和向电极提供射频(RF)功率以在电极上产生等离子体的RF功率供应单元。RF功率被提供为脉冲，该脉冲在脉冲的脉冲导通间隔(on-pulsing interval)期间具有谷形部分。谷形部分由谷角度和谷宽度限定。
根据本发明构思的示范性实施方式，一种制造半导体器件的方法被提供如下。提供基板。使用提供为脉冲的RF功率产生等离子体。使用等离子体蚀刻基板。脉冲在脉冲的脉冲导通间隔期间具有谷形部分。谷形部分由谷角度和谷宽度限定。等离子体产生包括控制谷角度和谷宽度中的至少一个以控制入射在基板上的等离子体的离子的能量。
根据本发明构思的示范性实施方式，一种制造半导体器件的方法被提供如下。提供基板。产生具有多个第一脉冲的第一RF功率。多个第一脉冲的每个具有第一谷形包络线。使用第一RF功率对基板进行第一蚀刻工艺以形成具有第一深度的沟槽，同时聚合物沉积在沟槽的侧壁上。产生具有多个第二脉冲的第二RF功率。多个第二脉冲的每个具有第二谷形包络线。使用第二RF功率对基板进行第二蚀刻工艺，使得沟槽的底部被蚀刻直到第二深度，并且沟槽的侧壁上的聚合物被去除。第一谷形包络线由第一谷角度和第一谷宽度限定。第二谷形包络线由第二谷角度和第二谷宽度限定。在第一蚀刻工艺期间从基板产生聚合物。
附图说明
图1是示出根据本发明构思的示范性实施方式的等离子体系统的示意图；
图2是示出根据本发明构思的示范性实施方式的图1的射频(RF)功率的示例的图；
图3是示出根据本发明构思的示范性实施方式的在图2的脉冲导通间隔期间产生的脉冲的波形的图；
图4是示出根据本发明构思的示范性实施方式的在图2的脉冲导通间隔期间产生的脉冲的示例的图；
图5是示出根据本发明构思的示范性实施方式的在图2的脉冲导通间隔期间产生的脉冲的另一示例的图；
图6是示出根据本发明构思的示范性实施方式的具有与图3的第一谷角度不同的第二谷角度的脉冲的示例的图；
图7和图8是示出根据本发明构思的示范性实施方式的已经对其执行使用图1的等离子体的蚀刻工艺的基板的截面图；
图9是示出根据本发明构思的示范性实施方式的由等离子体的离子能量的变化引起的离子通量变化的曲线图；
图10是示出根据本发明构思的示范性实施方式的脉冲的图，其中谷具有比图3的谷宽度小的谷宽度；
图11是示出根据本发明构思的示范性实施方式的脉冲的图，其中谷具有比图3的高度大的高度；
图12是示出根据本发明构思的示范性实施方式的使用图1的RF功率制造半导体器件的方法的流程图；
图13是示出根据本发明构思的示范性实施方式的分别使用两个不同的脉冲形成的沟槽的截面图；以及
图14是示出根据本发明构思的示范性实施方式的使用图1的RF功率制造半导体器件的方法的流程图。
应当注意，这些附图旨在说明在某些示例实施方式中使用的方法、结构和/或材料的一般特性，并对下面提供的书面描述进行补充。然而，这些附图不是按比例的并且可能不精确地反映任何给定实施方式的精确结构或性能特性，并且不应被解释为限定或限制由示例实施方式所涵盖的值或性质的范围。例如，为了清楚起见，分子、层、区域和/或结构元件的相对厚度和定位可以被减小或夸大。在各种附图中使用类似或相同的附图标记旨在表示存在相似或相同的元件或特征。
具体实施方式
下面将参照附图详细地描述本发明构思的示范性实施方式。然而，本发明构思可以以不同的形式实施，而不应被解释为限于这里阐述的实施方式。在附图中，为了清楚起见，层和区域的厚度可以被夸大。还将理解，当一元件被称为在另一元件或基板“上”时，它可以直接在另一元件或基板上，或者也可以存在居间的层。还将理解，当一元件被称为“联接到”或“连接到”另一元件时，它可以直接联接到或连接到另一元件，或者也可以存在居间的元件。在整个说明书和附图中，相同的附图标记可以指代相同的元件。
图1是示出根据本发明构思的示范性实施方式的等离子体系统100的示意图。
参照图1，等离子体系统100可以是或包括电容耦合等离子体系统。在一示范性实施方式中，等离子体系统100可以是感应耦合等离子体系统或微波等离子体系统。例如，等离子体系统100可以包括腔室10、上电极20、下电极30、射频(RF)功率供应单元40和检测器50。
腔室10可以配置为容纳基板W。腔室10可以提供隔离空间，在其中在基板W上执行制造工艺。基板W可以被装载在静电吸盘(未示出)上，静电吸盘提供在腔室10的下部区域中。静电吸盘可以配置为使用静电电压来保持基板W。
上电极20可以提供在腔室10的上部区域中。例如，上电极20可以连接到接地电压。
下电极30可以提供在腔室10的下部区域中以面对上电极20。下电极30可以提供在静电吸盘中。基板W可以在制造工艺期间被装载在下电极30上。如果向下电极30施加RF功率60，则等离子体12可以在基板W上产生。例如，RF功率60可以用于在腔室10中从反应气体产生等离子体12。反应气体供应单元(未示出)可以被提供以将反应气体供应到腔室10中。在一示范性实施方式中，等离子体12可以用于蚀刻基板W。
RF功率供应单元40可以连接到下电极30。RF功率供应单元40可以配置为将RF功率60提供到下电极30。在一示范性实施方式中，RF功率供应单元40可以包括RF功率发生器42、阻抗匹配电路(IMC)44和RF功率控制器46。
RF功率发生器42可以用于产生RF功率60。在一示范性实施方式中，RF功率发生器42可以包括第一至第三RF功率源41、43和45。第一至第三RF功率源41、43和45可以配置为分别产生第一至第三RF功率62、64和66。在一示范性实施方式中，第一RF功率62可以用作等离子体12的源RF功率。第一RF功率62可以具有约60MHz的频率。第二RF功率64可以用作稳定的RF功率。第二RF功率64可以用于稳定第一RF功率62和第三RF功率66。第二RF功率64可以具有约9.8MHz的频率。第三RF功率66可以用作偏置RF功率。第三RF功率66可以用于使等离子体12集中在基板W上。第三RF功率66可以具有从约100KHz至约2MHz的范围内的频率。
阻抗匹配电路44可以提供在第一至第三RF功率源41、43和45与下电极30之间并且连接到第一至第三RF功率源41、43和45以及下电极30。阻抗匹配电路44可以配置为控制第一至第三RF功率62、64和66，用于等离子体12与第一至第三RF功率源41、43和45之间的阻抗匹配。在一示范性实施方式中，阻抗匹配电路44可以为多个使得每个阻抗匹配电路联接到RF功率源41、43和45中的一个。
RF功率控制器46可以提供在阻抗匹配电路44和检测器50之间并且连接到阻抗匹配电路44和检测器50。在一示范性实施方式中，RF功率控制器46可以连接到第一至第三RF功率源41、43和45。在这种情况下，第一至第三RF功率62、64和66可以由RF功率控制器46控制。
检测器50可以提供在腔室10的视口11附近。例如，检测器50可以位于视口11附近至这样的程度，使得检测器50接收腔室10中产生的穿过视口11的光。在一示范性实施方式中，检测器50可以是或包括光学传感器，诸如电荷耦合器件(CCD)图像传感器器件和互补金属氧化物半导体(CMOS)图像传感器器件。检测器50可以用于测量从等离子体12发射穿过视口11的光的波长和强度。由检测器50测量的数据可以被传输到RF功率控制器46，并可以用于控制第一到第三RF功率62、64和66。
图2示出根据本发明构思的示范性实施方式的图1的RF功率60。
参照图2，RF功率60可以提供为脉冲串的形式。例如，RF功率60可以被产生为在其波形中具有多个脉冲68。多个脉冲68的每个的形状可以由RF功率60的第一至第三RF功率62、64和66确定。例如，多个脉冲68的每个可以包括确定多个脉冲的每个的形状的上包络线68-1和下包络线68-2。
在一示范性实施方式中，脉冲68的形状可以通过调整第一至第三RF功率62、64和66的峰值水平(或幅度)来改变。在这种情况下，RF功率控制器46可以控制第一至第三RF功率源41、43和45的每个的峰值电平，从而产生该形状的脉冲68。
在一示范性实施方式中，第一至第三RF功率62、64和66的每个的相位可以由RF功率控制器46控制。在这种情况下，RF功率控制器46可以控制第一至第三RF功率源41、43和45的每个的相位，从而产生该形状的脉冲68。
在一示范性实施方式中，第一至第三RF功率62、64和66的每个的频率可以由RF功率控制器46控制。在这种情况下，RF功率控制器46可以控制第一至第三RF功率源41、43和45的每个的频率，从而产生该形状的脉冲68。
在一示范性实施方式中，RF功率控制器46可以控制第一至第三RF功率源41、43和45的每个的峰值电平、频率和相位中的至少一个。在这种情况下，RF功率控制器46可以控制第一至第三RF功率源41、43和45的每个的相位、频率和峰值电平中的至少一个，从而产生该形状的脉冲68。
脉冲68的频率可以低于第三RF功率66的频率。脉冲68可以具有例如约100Hz至约10KHz的频率。在图2中，脉冲68具有约1KHz的频率。脉冲68具有约0.001秒的周期。脉冲串可以在脉冲串的周期中包括脉冲导通间隔和脉冲关闭间隔。例如，脉冲68可以存在于脉冲导通间隔中，脉冲68的形状可以由脉冲导通间隔内的上包络线68-1和下包络线68-2限定。脉冲导通间隔和脉冲关闭间隔可以具有相同的时间长度。例如，脉冲导通间隔和脉冲关闭间隔可以具有约0.0005秒的时间长度。本发明构思不限于此。例如，脉冲导通间隔的时间长度可以不同于脉冲关闭间隔的时间长度。脉冲68的形状可以不同于具有一般矩形波形的脉冲69的形状。例如，脉冲68的上包络线68-1和下包络线68-2可以在脉冲导通间隔中为谷形状，不像具有平坦包络线的矩形波形(图2中的下面的一个)。
图3示出根据本发明构思的示范性实施方式的图2的脉冲导通间隔内的脉冲68的波形。具体地，图3示出根据本发明构思的示范性实施方式的脉冲的上包络线。脉冲的下包络线可以关于上包络线具有镜像对称形状。
参照图3，在脉冲导通间隔期间，脉冲68可以形成为像字母“M”。在一示范性实施方式中，脉冲68可以成形为像倾斜或变形的字母M。RF功率控制器46可以配置为允许脉冲68具有M形波形。例如，RF功率控制器46可以控制第一至第三RF功率源41、43和45的每个的峰值电平、频率和相位中的至少一个，使得脉冲68的包络线可以具有M形波形。具有M形波形的脉冲68的包络线可以具有谷形部分(在下文，谷70)。
在一示范性实施方式中，脉冲68可以在从上升沿RE到下降沿FE的间隔内具有单个谷70。脉冲68的包络线可以具有限定谷70的倾斜线72和底部线74。倾斜线72可以位于上升沿RE和下降沿FE之间，底部线74可以位于倾斜线72之间。
倾斜线72可以包括关于底部线74彼此相对且对称的第一倾斜线72-1和第二倾斜线72-2。第一倾斜线72-1可以被称为左谷斜坡(left-valley hill)，第二倾斜线72-2可以被称为右谷斜坡。在一示范性实施方式中，可以控制RF功率60的波形，使得倾斜线72每个具有第一谷角度θ1，并且倾斜线72以第一谷宽度W1彼此间隔开。
第一谷角度θ1可以是谷70的每个倾斜线72相对于时间的基部(例如，x轴)的角度。在一示范性实施方式中，第一谷角度θ1可以为约±45°或约±30°。
第一谷宽度W1可以由倾斜线72之间的时间长度给出。第一谷宽度W1可以在上升沿RE和下降沿FE之间变化。例如，第一谷宽度W1可以是在第一或第二功率水平测量的倾斜线72之间的时间上的间隔。这里，第一RF功率水平可以被选择为在上升沿RE处的RF功率(其最大RF功率水平)与在底部线74处的RF功率之间的中间水平，并且第二RF功率水平可以被选择为在下降沿FE处的RF功率(其最大RF功率水平)与在底部线74处的RF功率之间的中间水平。
为了便于描述，脉冲68可以具有最大RF功率水平Pmax、最小RF功率水平Pmin和中间RF功率水平Pintermediate。在这种情况下，第一谷宽度W1可以是在预定的RF功率水平的左谷斜坡72-1和右谷斜坡72-2之间的时间上的间隔。预定的RF功率水平可以是最大RF功率水平Pmax与底部线74的中间RF功率水平Pintermediate之间的中间RF功率水平。在这种情况下，底部线74可以被称为谷底部。底部线74(谷底部)的RF功率水平可以是中间RF功率水平Pintermediate。第一谷宽度W1可以在从约0.0002秒至约0.0003秒的范围内。
脉冲68在底部线74处的中间RF功率水平可以高于基本功率(最小RF功率水平Pmin)，并可以低于在上升沿RE和下降沿FE处的功率水平。例如，底部线74的中间RF功率水平Pintermediate可以是在脉冲68的最大RF功率水平Pmax和最小RF功率水平Pmin之间的RF功率水平。图3中的第一高度H1可以表示脉冲68在底部线74处的中间RF功率水平Pintermediate并可以被测量为与基本功率(最小RF功率水平Pmin)的差异。在一示范性实施方式中，第一高度H1可以是基本功率Pmin与上升沿RE的最大RF功率水平Pmax的差异的一半。在一示范性实施方式中，底部线(谷底部)74可以具有约0.0001秒的时间长度。
图4是示出根据本发明构思的示范性实施方式的在图2的脉冲导通间隔期间产生的脉冲的波形的图。
参照图4，可以产生具有弯曲的谷斜坡72a的像字母“M”一样形状的脉冲68a。脉冲68a可以以这样的方式产生使得谷70a的倾斜线72a的谷角度θa沿着时间轴(例如x轴)逐渐变化。例如，谷角度θa的绝对值可以在从上升沿RE到谷70a的底部的间隔内逐渐增大，并可以在从谷70a的底部到下降沿FE的间隔内逐渐减小。脉冲68a可以在谷70a中不产生底部线。在一示范性实施方式中，脉冲68a可以在脉冲68a的上升沿RE与下降沿FE之间产生底部线。
图5是示出根据示范性实施方式的在图2的脉冲导通间隔期间产生的脉冲的波形的图。
参照图5，可以产生像字母“U”一样形状的脉冲68b。脉冲68b的谷70b的倾斜线72b的谷角度θb可以在从上升沿RE到谷74b的底部的间隔内逐渐减小，并可以在从谷74b的底部到下降沿FE的间隔内逐渐增大。在这种情况下，谷74b的底部可以是倾斜线72b的最低点。
图6示出根据示范性实施方式的具有与图3的第一谷角度θ1不同的第二谷角度θ2的脉冲68的示例。
参照图6，脉冲68可以被产生以允许谷70的倾斜线72具有第二谷角度θ2。当在相同条件下测量和绘制时，第二谷角度θ2可以大于图3的第一谷角度θ1。例如，当以与图3相同的方式绘制时，第二谷角度θ2可以为约90°。在这种情况下，倾斜线72可以包括左谷斜坡72'-1和右谷斜坡72'-2；并且谷底部74可以在中间RF功率水平P'intermediate连接左谷斜坡72'-1和右谷斜坡72'-2。RF功率60可以被调制以实现倾斜线72的谷角度的这样的变化。在一示范性实施方式中，第二谷角度θ2可以为约60°。脉冲68的倾斜线72的谷角度的变化可能导致蚀刻工艺的蚀刻速率的变化。例如，在对基板W进行蚀刻工艺的情况下，基板W的蚀刻速率可以根据谷70的倾斜线72的谷角度的变化从图3的脉冲68(第一谷角度θ1)变化到图6的脉冲68(第二谷角度θ2)。在一示范性实施方式中，基板W的蚀刻速率可以根据谷70的倾斜线72之间的谷宽度的变化而从图3的脉冲68(第一谷宽度W1)变化到图6的脉冲68(第二谷宽度W2)。在一示范性实施方式中，基板W的蚀刻速率可以根据谷角度和谷宽度中的至少一个的变化而变化。
图7和图8的每个示出根据本发明构思的示范性实施方式的对其已经进行使用图1的等离子体12的蚀刻工艺的基板W的截面图。
参照图3和图7，在谷70的倾斜线72具有第一谷角度θ1的情况下，聚合物16可以沉积在基板W的沟槽18中。聚合物16可以是在基板W的蚀刻工艺中从基板W产生的副产物。沟槽18可以由基板W上的掩模图案14限定。掩模图案14可以由光致抗蚀剂层或硬掩模层(例如包括硅氧化物)形成，或者包括光致抗蚀剂层或硬掩模层。聚合物16可以沉积在掩模图案14上。在一示范性实施方式中，聚合物16在沟槽18中的沉积量可以与脉冲68的谷70的倾斜线72的谷角度的绝对值成反比。例如，随着第一谷角度θ1减小，聚合物16的沉积速率增大并且聚合物16和基板W的蚀刻速率会降低。例如，当第一谷角度θ1增大时，聚合物16的沉积速率降低。
参照图6和图8，倾斜线72的谷角度的绝对值可以与基板W、聚合物16或两者的蚀刻速率成正比。在谷70的倾斜线72的谷角度从(例如图3的)第一谷角度θ1增大到(例如图6的)第二谷角度θ2的情况下，基板W的蚀刻速率可以增大。例如，当使用具有图6的脉冲形状的RF功率60对图7的所得结构进行蚀刻工艺时，可以蚀刻基板W的一部分和聚合物16在沟槽18中的部分。在这种情况下，(例如图6的)第二谷角度θ2可以大于临界谷角度，在临界谷角度中聚合物的蚀刻速率与聚合物的沉积速率基本上相同使得当使用具有该临界谷角度的RF功率对图7的所得结构进行蚀刻工艺时聚合物16不发生变化。在比临界谷角度小的第一谷角度θ1处，聚合物16继续生长；并且在大于临界谷角度的第二谷角度θ2处，聚合物层18被去除。在第二谷角度θ2处，沉积在沟槽18的侧壁上的聚合物16可以以比新生成的聚合物沉积在聚合物16上的沉积速率更快的速率被去除。因此，当使用具有图6的脉冲形状的RF功率对图7的所得结构进行蚀刻工艺时，图7和图8的聚合物16被去除。因此，聚合物16的沉积可以被去除，并且沟槽18的深度可以增大。
在倾斜线72的第二谷角度从θ2减小到第一谷角度θ1的情况下，基板W、聚合物16或两者的蚀刻速率可以减小。
返回参照图1至图3，如果RF功率60增大，则等离子体12的能量可以增大。例如，等离子体12的离子能量可以与RF功率60成正比地增大。
等离子体12可以包括从供应到腔室中的反应气体产生的正离子。正离子可以分布在腔室10中和在基板W上。例如，正离子可以相对于基板W的顶表面具有角度分布。等离子体12的离子通量可以基于入射在基板W上的正离子的角度分布来计算。基板W的蚀刻速率可以取决于入射在基板W上的正离子的离子能量和离子通量。基板W的蚀刻速率可以与离子能量和离子通量成正比，因此基板W的蚀刻速率可以通过将离子能量乘以离子通量来获得。在RF功率控制器46的控制下，谷70的谷角度可以基于等离子体12的离子能量和离子通量而改变。谷70的谷角度的变化可以用于以期望的蚀刻速率蚀刻基板W。
图9是示出由图1的等离子体12的离子能量的变化引起的离子通量的变化的曲线图。在图9中，线82和84表示分别与脉冲68和典型脉冲69相关联的离子通量。典型脉冲69可以具有矩形波形。随着等离子体12的离子能量增加，入射在晶片W上的离子的角度分布可以变得更有方向性，使得离子通量增加。入射在电极上的等离子体的离子能量可以因此与谷角度的绝对值成正比。
参照图9，离子通量82的变化可以大于离子通量84的变化。
例如，在1800eV的离子能量下，离子通量82可以为约2.1×1016/(m2·sec)。离子通量84可以为约1.8×1016/(m2·sec)。离子能量与离子通量82或84的乘积可以对应于图9中的线82或84与x轴之间的区域的面积。基板W的蚀刻速率可以取决于这样的面积(例如与这样的面积成正比)。
在2200eV的离子能量，离子通量82可以为约2.5×1016/(m2·sec)。基板W的蚀刻速率的变化可以与离子通量82的变化成正比。离子通量82的变化可以为约0.5×1016/(m2·sec)。离子通量84的变化可以为约0.35×1016/(m2·sec)。离子通量84的变化可以小于离子通量82的变化。因此，离子通量82可以以比离子通量84的速率高的速率变化。
图10示出脉冲68，其中谷70具有比图3的第一谷宽度W1小的第二谷宽度W2。
参照图3和图10，脉冲68的谷70的谷宽度的减小可以导致进入到晶片W上的离子的离子通量的增加。例如，如果脉冲68的谷70的谷宽度从第一谷宽度W1减小到第二谷宽度W2，则离子通量可以增加。谷70的倾斜线72的谷角度可以保持为第一谷角度θ1。第二谷宽度W2可以为约1-2秒。当谷70具有第二谷宽度W2时，图3的底部线74可以消失。例如，基板W的蚀刻速率可以与脉冲68的谷70的谷宽度成反比。入射在电极上的等离子体的离子能量可以与谷宽度成反比。
图11示出脉冲68，其中谷70具有比图3的第一高度H1大的第二高度H2。
参照图3和图11，谷70的底部线74的高度越高，离子能量越高。例如，如果谷70的底部线74的高度从第一高度H1增加到第二高度H2，则离子能量可以增加。
然而，在第二高度H2过度增大的情况下，离子通量会降低。倾斜线72的长度会减小。如果谷70的倾斜线72具有减小的长度，则离子通量84的变化的余量会减小。具有矩形波形的典型脉冲69的离子通量可以小于具有谷70的脉冲68的离子通量。谷70的第二高度H2的增大可以导致基板W的蚀刻速率的增大。在图1的RF功率控制器46的控制下，谷70的宽度可以基于等离子体12的离子能量和离子通量而改变。谷70的高度的变化可以用于以期望的蚀刻速率蚀刻基板W。
在下文，将描述使用其中脉冲68具有谷70的RF功率60制造半导体器件的方法。
图12示出根据本发明构思的示范性实施方式的使用图1的RF功率60制造半导体器件的方法的示例。
参照图12，制造方法可以包括形成掩模图案14(在S10中)以及蚀刻基板W(在S20中)。
参照图7和图12，掩模图案14可以形成在基板W上(在S10中)。例如，掩模图案14可以通过光刻工艺和掩模图案化工艺来形成。
参照图1至图8和图12，基板W可以被蚀刻(在S20中)。例如，等离子体12可以用于在基板W中形成沟槽18。在一示范性实施方式中，蚀刻基板W的步骤(在S20中)可以包括：产生第一RF功率并使用第一RF功率进行第一蚀刻工艺(在S22中)；产生第二RF功率并使用第二RF功率进行第二蚀刻工艺(在S24中)；以及确定基板W是否被蚀刻到预定深度(在S26中)。这里，第一RF功率可以以这样的方式产生，使得脉冲68具有第一谷角度θ1的谷70，并且第二RF功率可以以这样的方式产生，使得脉冲68具有第二谷角度θ2的谷70，其中第二谷角度θ2大于第一谷角度θ1。
在RF功率控制器46的控制下，当第一蚀刻工艺被进行(在S22中)时，可以提供其中脉冲68具有第一谷角度θ1的谷70的RF功率60以在沟槽18的侧壁上形成聚合物16。第一谷角度θ1可以例如为约45°。
接下来，在RF功率控制器46的控制下，可以提供其中脉冲68具有第二谷角度θ2的谷70的RF功率60以在第二蚀刻工艺(在S24中)中从沟槽18的底部和侧壁去除聚合物16并蚀刻基板W的一部分。第二谷角度θ2可以为约90°。因此，由于沟槽18的底部被蚀刻并且沟槽18的侧壁被聚合物16保护，所以沟槽18可以具有增大的蚀刻深度以及增大的高宽比。
此后，RF功率控制器46可以确定基板W是否被蚀刻到期望的深度(在S26中)。如果基板W没有被蚀刻到期望的深度，则可以在RF功率控制器46的控制下重复步骤S22至S26。
在图13中，沟槽18可以使用图2的脉冲68形成，典型沟槽19可以使用典型脉冲69形成。
参照图13，沟槽18可以形成在比典型沟槽19大的深度处。在脉冲68被使用以具有如图3所示的谷70的情况下，沟槽18可以形成在比典型沟槽19大的深度和/或轮廓处。典型沟槽19通过控制图2中的典型脉冲69的功率来形成。在一示范性实施方式中，如果使用具有谷70的脉冲68，可以增加(例如沟槽18的)蚀刻均匀性或增大蚀刻深度。
图14示出使用图1的RF功率60制造半导体器件的方法的示例。
参照图14，当对基板W进行蚀刻工艺(在S200中)时，可以控制脉冲68的谷宽度。掩模图案14可以以与图12相同的方式形成(在S10中)。
基板W的蚀刻(在S200中)可以包括：产生第一RF功率并使用第一RF功率进行第一蚀刻工艺(在S220中)；产生第二RF功率并使用第二RF功率进行第二蚀刻工艺(在S240中)；以及确定基板W是否被蚀刻到期望的深度(在S260中)。这里，第一RF功率可以以这样的方式产生使得脉冲68具有第一谷宽度W1的谷70，第二RF功率可以以这样的方式产生使得脉冲68具有第二谷宽度W2的谷70，第二谷宽度W2大于第一谷宽度W1。
参照图1至图8、图11和图14，在RF功率控制器46的控制下，RF功率60的脉冲68(其中谷70具有第一谷宽度W1)可以被提供以在沟槽18的侧壁上形成聚合物16(在S220中)。
接下来，可以提供RF功率60的脉冲68(其中谷70具有第二谷宽度W2)以通过沟槽18蚀刻基板W和在S220中沉积在沟槽18的侧壁上的聚合物16(在S240中)。因此，由于沟槽18的底部被蚀刻并且沟槽18的侧壁被聚合物16保护，所以沟槽18可以具有增大的蚀刻深度和增大的高宽比两者。
此后，RF功率控制器46可以确定基板W是否被蚀刻到期望的深度(在S260中)。此步骤可以以与图12相同的方式进行。
参照图2、图3、图6、图7、图8和图12，将描述通过将图1的RF功率60的脉冲形状从图3的脉冲形状改变为图6的脉冲形状来制造半导体器件的方法。
在步骤S10中，掩模图案可以形成在晶片W上。
在步骤S22中，第一RF功率被产生为具有多个第一脉冲，该多个第一脉冲的每个具有图3的第一谷形包络线。使用第一RF功率对基板进行第一蚀刻工艺以形成具有第一深度的沟槽18同时聚合物16沉积在沟槽18的侧壁上。
在步骤S24中，第二RF功率被产生为具有多个第二脉冲，该多个第二脉冲的每个具有图6的第二谷形包络线。使用第二RF功率对具有沟槽18和在沟槽18的侧壁上的聚合物16的基板W进行第二蚀刻工艺，使得沟槽的底部被蚀刻到第二深度并且沟槽18的侧壁上的聚合物16被去除。图6的第一谷形包络线由第一谷角度θ1和第一谷宽度W1限定。图6的第二谷形包络线由第二谷角度θ2和第二谷宽度W2限定。聚合物16在步骤S22中的第一蚀刻工艺中从基板W产生。
在图3中，多个第一脉冲68的每个具有第一最大RF功率水平Pmax、第一最小RF功率水平Pmin和第一中间RF功率水平Pintermediate。多个第一脉冲68的每个包括从第一最小RF功率水平Pmin延伸到第一最大RF功率水平Pmax的第一上升沿RE、从第一最大RF功率水平Pmax延伸到第一最小RF功率水平Pmin的第一下降沿FE、从第一最大RF功率水平Pmax延伸到第一中间RF功率水平Pintermediate的第一左谷斜坡72-1以及从第一中间RF功率水平Pintermediate延伸到第一最大RF功率水平Pmax的第一右谷斜坡72-2。
在图6中，多个第二脉冲68的每个具有第二最大RF功率水平P'max、第二最小RF功率水平P'min和第二中间RF功率水平P'intermediate。多个第二脉冲68的每个具有从第二最小RF功率水平P'min延伸到第二最大RF功率水平P'max的第二上升沿RE'、从第二最大RF功率水平P'max延伸到第二最小RF功率水平P'min的第二下降沿FE'、从第二最大RF功率水平P'max延伸到第二中间RF功率水平P'intermediate的第二左谷斜坡72'-1以及从第二中间RF功率水平P'intermediate延伸到第二最大RF功率水平P'max的第二右谷斜坡72’-2。在一示范性实施方式中，第一最大RF功率水平Pmax和第二最大RF功率水平P'max可以基本上相同；第一最小RF功率水平Pmin和第二最小RF功率水平P'min可以基本上相同；或者第一中间RF功率水平Pintermediate和第二中间RF功率水平P'intermediate可以基本上相同。
在图3中，多个第一脉冲68的每个还包括在第一中间RF功率水平Pintermediate处连接第一左谷斜坡72-1和第一右谷斜坡72-2的第一谷底部74。
在图6中，多个第二脉冲68的每个还包括在第二中间RF功率水平P’intermediate处连接第二左谷斜坡72'-1和第二右谷斜坡72'-2的第二谷底部74'。
在图3和图6中，第一右谷斜坡72-2以第一谷角度θ1倾斜，第二右谷斜坡72'-2以比第一谷角度θ1大的第二谷角度θ2倾斜。
在图3和图6中，第一左谷斜坡72-1和第一右谷斜坡72-2以第一谷宽度W1彼此间隔开，第二左谷斜坡72'-1和第二右谷斜坡72'-2以比第一谷宽度W1小的第二谷宽度W2彼此间隔开。
根据本发明构思的示范性实施方式，等离子体系统可以包括配置为产生具有谷形部分的脉冲形式的RF功率的RF功率供应单元。RF功率供应单元可以配置为控制谷角度和谷宽度中的至少一个，这使得可以控制基板的蚀刻速率。通过控制脉冲的谷角度，可以如预期地获得沟槽的深度以及基板中的沟槽的特定轮廓。
尽管已经参照本发明构思的示范性实施方式示出和描述了本发明构思，但是对于本领域普通技术人员来说将是明显的，可以在其中进行形式和细节上的各种改变，而没有背离本发明构思的精神和范围，本发明构思的范围由权利要求书限定。
本申请要求于2016年12月28日在韩国知识产权局提交的韩国专利申请第10-2016-0181309号的优先权，其公开内容通过引用整体地结合于此。

Claims (20)

1.一种等离子体系统，包括：
电极；和
射频功率供应单元，向所述电极提供射频功率以在所述电极上产生等离子体，
其中所述射频功率被提供为脉冲，该脉冲在所述脉冲的脉冲导通间隔期间具有谷形部分，并且
其中所述谷形部分由谷角度和谷宽度限定。
2.如权利要求1所述的等离子体系统，
其中所述射频功率供应单元配置为改变所述谷角度的绝对值，并且
其中入射在所述电极上的所述等离子体的离子能量与所述谷角度的绝对值成正比。
3.如权利要求1所述的等离子体系统，
其中所述射频功率供应单元配置为改变所述谷宽度，并且
其中入射在所述电极上的所述等离子体的离子能量与所述谷宽度成反比。
4.如权利要求1所述的等离子体系统，
其中所述射频功率供应单元配置为控制所述射频功率的所述谷角度和所述谷宽度中的至少一个以调节入射在所述电极上的所述等离子体的离子的入射通量。
5.如权利要求4所述的等离子体系统，
其中所述射频功率供应单元配置为控制所述谷形部分的中间射频功率水平以改变所述等离子体的离子的能量。
6.如权利要求1所述的等离子体系统，
其中所述射频功率供应单元配置为产生其包络线为像字母“M”一样形状的脉冲。
7.如权利要求1所述的等离子体系统，
其中所述射频功率供应单元配置为产生其包络线为具有弯曲斜坡的像字母“M”一样形状的脉冲。
8.如权利要求1所述的等离子体系统，
其中所述射频功率供应单元配置为产生其包络线为像字母“U”一样形状的脉冲。
9.如权利要求1所述的等离子体系统，
其中所述脉冲在所述脉冲导通间隔期间具有单个谷形波形。
10.如权利要求1所述的等离子体系统，还包括：
检测器，测量从所述等离子体发射的光的光学特性，
其中所述射频功率供应单元包括：
射频功率发生器；
阻抗匹配电路，提供在所述射频功率发生器和所述电极之间；和
射频功率控制器，提供在所述射频功率发生器和所述检测器之间并连接到所述射频功率发生器和所述检测器，
其中所述射频功率控制器控制所述射频功率发生器使得所述射频功率具有所述谷角度和所述谷宽度。
11.一种制造半导体器件的方法，包括：
提供基板；
使用提供为脉冲的射频功率产生等离子体；以及
使用所述等离子体蚀刻所述基板，
其中所述脉冲在所述脉冲的脉冲导通间隔期间具有谷形部分，
其中所述谷形部分由谷角度和谷宽度限定，并且
其中所述等离子体的产生包括控制谷角度和谷宽度中的至少一个以控制入射在所述基板上的所述等离子体的离子的能量。
12.如权利要求11所述的方法，
其中所述基板的蚀刻包括：
使用具有所述脉冲的第一谷角度的所述射频功率在所述基板中形成沟槽，同时聚合物层沉积在所述基板的所述沟槽的侧壁中；
将所述射频功率调节为与所述脉冲的所述第一谷角度不同的第二谷角度；以及
使用具有所述第二谷角度的所述射频功率来蚀刻所述聚合物层和所述基板的所述沟槽的底表面。
13.如权利要求12所述的方法，
其中所述第二谷角度大于所述第一谷角度。
14.如权利要求11所述的方法，
其中所述基板的蚀刻包括：
使用具有所述脉冲的第一谷宽度的所述射频功率在所述基板中形成沟槽，同时聚合物层沉积在所述基板的所述沟槽的侧壁上；
将所述射频功率调整为与所述脉冲的所述第一谷宽度不同的第二谷宽度；以及
使用具有所述第二谷宽度的所述射频功率来蚀刻所述聚合物层和所述基板的所述沟槽的底表面。
15.如权利要求14所述的方法，
其中所述第二谷宽度小于所述第一谷宽度。
16.一种制造半导体器件的方法，包括：
提供基板；
产生具有多个第一脉冲的第一射频功率，所述多个第一脉冲的每个具有第一谷形包络线；
使用所述第一射频功率对所述基板进行第一蚀刻工艺以形成具有第一深度的沟槽，同时聚合物沉积在所述沟槽的侧壁上；
产生具有多个第二脉冲的第二射频功率，所述多个第二脉冲的每个具有第二谷形包络线；以及
使用所述第二射频功率对所述基板进行第二蚀刻工艺，使得所述沟槽的底部被蚀刻到第二深度并且所述沟槽的所述侧壁上的所述聚合物被去除，
其中所述第一谷形包络线由第一谷角度和第一谷宽度限定，
其中所述第二谷形包络线由第二谷角度和第二谷宽度限定，
其中在进行所述第一蚀刻工艺时所述聚合物从所述基板产生。
17.如权利要求16所述的方法，
其中所述多个第一脉冲的每个具有第一最大射频功率水平、第一最小射频功率水平和第一中间射频功率水平，并且
其中所述多个第一脉冲的每个包括从所述第一最小射频功率水平延伸到所述第一最大射频功率水平的第一上升沿、从所述第一最大射频功率水平延伸到所述第一最小射频功率水平的第一下降沿、从所述第一最大射频功率水平延伸到所述第一中间射频功率水平的第一左谷斜坡以及从所述第一中间射频功率水平延伸到所述第一最大射频功率水平的第一右谷斜坡。
18.如权利要求17所述的方法，
其中所述多个第二脉冲的每个具有第二最大射频功率水平、第二最小射频功率水平和第二中间射频功率水平，并且
其中所述多个第二脉冲的每个具有从所述第二最小射频功率水平延伸到所述第二最大射频功率水平的第二上升沿、从所述第二最大射频功率水平延伸到所述第二最小射频功率水平的第二下降沿、从所述第二最大射频功率水平延伸到所述第二中间射频功率水平的第二左谷斜坡以及从所述第二中间射频功率水平延伸到所述第二最大射频功率水平的第二右谷斜坡。
19.如权利要求18所述的方法，
其中所述多个第一脉冲的每个还包括在所述第一中间射频功率水平处连接所述第一左谷斜坡和所述第一右谷斜坡的第一谷底部。
20.如权利要求18所述的方法，
其中所述第一右谷斜坡以第一谷角度倾斜，并且
其中所述第二右谷斜坡以比所述第一谷角度大的第二谷角度倾斜。
CN201711457340.7A 2016-12-28 2017-12-28 等离子体系统以及使用其制造半导体器件的方法 Pending CN108257843A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160181309A KR20180077392A (ko) 2016-12-28 2016-12-28 플라즈마 처리 장치 및 그를 이용한 반도체 소자의 제조 방법
KR10-2016-0181309 2016-12-28

Publications (1)

Publication Number Publication Date
CN108257843A true CN108257843A (zh) 2018-07-06

Family

ID=62625090

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711457340.7A Pending CN108257843A (zh) 2016-12-28 2017-12-28 等离子体系统以及使用其制造半导体器件的方法

Country Status (3)

Country Link
US (1) US20180182600A1 (zh)
KR (1) KR20180077392A (zh)
CN (1) CN108257843A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137081A (zh) * 2019-05-20 2019-08-16 上海华虹宏力半导体制造有限公司 硅沟槽的制造方法和超结结构的制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102600003B1 (ko) 2018-10-30 2023-11-09 삼성전자주식회사 반도체 공정 챔버 및 반도체 소자의 제조 방법
KR20200086826A (ko) 2019-01-10 2020-07-20 삼성전자주식회사 플라즈마 처리 방법 및 플라즈마 처리 장치
US11698326B2 (en) * 2019-08-16 2023-07-11 Corning Incorporated Nondestructive imaging and surface quality inspection of structured plates
US11328902B1 (en) 2021-06-09 2022-05-10 XP Power Limited Radio frequency generator providing complex RF pulse pattern

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201208B1 (en) * 1999-11-04 2001-03-13 Wisconsin Alumni Research Foundation Method and apparatus for plasma processing with control of ion energy distribution at the substrates
CN1896302A (zh) * 2005-06-14 2007-01-17 应用膜公司 利用调制功率信号用于控制离子密度和能量的系统和方法
US20100285237A1 (en) * 2001-09-10 2010-11-11 Tegal Corporation Nanolayer deposition using bias power treatment
CN102217045A (zh) * 2009-05-01 2011-10-12 先进能源工业公司 用于控制离子能量分布的方法和设备
CN103703870A (zh) * 2011-07-21 2014-04-02 朗姆研究公司 用于介电蚀刻的阴离子控制
CN104782233A (zh) * 2012-08-28 2015-07-15 先进能源工业公司 控制开关模式离子能量分布系统的方法
CN105389289A (zh) * 2014-08-29 2016-03-09 朗姆研究公司 使用光学数据监测射频发生器操作的系统、方法和设备
CN105702550A (zh) * 2014-12-15 2016-06-22 朗姆研究公司 通过rf脉冲形状进行离子能量控制

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6540885B1 (en) * 2001-01-30 2003-04-01 Lam Research Corp. Profile control of oxide trench features for dual damascene applications
US8532796B2 (en) * 2011-03-31 2013-09-10 Tokyo Electron Limited Contact processing using multi-input/multi-output (MIMO) models
KR101700391B1 (ko) * 2014-11-04 2017-02-13 삼성전자주식회사 펄스 플라즈마의 고속 광학적 진단 시스템
KR20170001817A (ko) * 2015-06-25 2017-01-05 삼성전자주식회사 진공 자외선 모니터링 장치 및 이를 포함하는 플라즈마 공정 설비
KR102124407B1 (ko) * 2016-01-18 2020-06-18 주식회사 히타치하이테크 플라스마 처리 방법 및 플라스마 처리 장치
US10026592B2 (en) * 2016-07-01 2018-07-17 Lam Research Corporation Systems and methods for tailoring ion energy distribution function by odd harmonic mixing
US11694911B2 (en) * 2016-12-20 2023-07-04 Lam Research Corporation Systems and methods for metastable activated radical selective strip and etch using dual plenum showerhead

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201208B1 (en) * 1999-11-04 2001-03-13 Wisconsin Alumni Research Foundation Method and apparatus for plasma processing with control of ion energy distribution at the substrates
US20100285237A1 (en) * 2001-09-10 2010-11-11 Tegal Corporation Nanolayer deposition using bias power treatment
CN1896302A (zh) * 2005-06-14 2007-01-17 应用膜公司 利用调制功率信号用于控制离子密度和能量的系统和方法
CN102217045A (zh) * 2009-05-01 2011-10-12 先进能源工业公司 用于控制离子能量分布的方法和设备
CN103703870A (zh) * 2011-07-21 2014-04-02 朗姆研究公司 用于介电蚀刻的阴离子控制
CN104782233A (zh) * 2012-08-28 2015-07-15 先进能源工业公司 控制开关模式离子能量分布系统的方法
CN105389289A (zh) * 2014-08-29 2016-03-09 朗姆研究公司 使用光学数据监测射频发生器操作的系统、方法和设备
CN105702550A (zh) * 2014-12-15 2016-06-22 朗姆研究公司 通过rf脉冲形状进行离子能量控制

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137081A (zh) * 2019-05-20 2019-08-16 上海华虹宏力半导体制造有限公司 硅沟槽的制造方法和超结结构的制造方法

Also Published As

Publication number Publication date
US20180182600A1 (en) 2018-06-28
KR20180077392A (ko) 2018-07-09

Similar Documents

Publication Publication Date Title
CN108257843A (zh) 等离子体系统以及使用其制造半导体器件的方法
KR102575053B1 (ko) Rf 펄스 형상에 의한 이온 에너지 제어
CN111295731B (zh) 用于实现具有低角分散的峰值离子能量增强的系统和方法
JP7213808B2 (ja) イオンエネルギー分布関数（ｉｅｄｆ）の生成
TWI716428B (zh) 用於反向脈衝的系統及方法
JP6219558B2 (ja) ３ｄフラッシュ構造用のエッチングプロセス
KR102038649B1 (ko) 전원 시스템, 플라즈마 에칭 장치 및 플라즈마 에칭 방법
JP2011211168A (ja) 半導体装置の製造方法及び半導体製造装置
CN104465291A (zh) 控制衬底的直流偏置及离子能量和角分布的方法及设备
KR20170054280A (ko) 플라즈마 전력 레벨에 반응하는 2-모드 프로세스 가스 조성을 사용하는 플라즈마 에칭을 위한 방법들 및 시스템들
CN103390581A (zh) 硅通孔刻蚀方法
US20160111254A1 (en) Workpiece Processing Method And Apparatus
US20210287907A1 (en) Methods and apparatus for processing a substrate
KR20210021091A (ko) 각진 이온들을 사용하는 층의 선택적 증착을 위한 방법, 시스템 및 장치
TW201911410A (zh) 各向異性基板蝕刻的裝置及方法
TWI591719B (zh) 用於平滑側壁快速交替式蝕刻程序之受控氣體混合
KR20210139156A (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
KR20190030153A (ko) 이온들의 지향성을 상승시키기 위한 멀티 레짐 플라즈마 웨이퍼 프로세싱
CN109216147A (zh) 半导体制造装置及其操作方法
CN105097494B (zh) 刻蚀方法
CN109216160B (zh) 边缘粗糙度减小
CN109997212B (zh) 在有机层蚀刻中生成竖直轮廓的方法
CN103413779A (zh) 硅通孔刻蚀方法
KR101503258B1 (ko) 플라즈마를 이용한 기판 처리 방법
JP2021521590A (ja) プロセスプラズマにおけるイオンエネルギー分布を制御するための装置及び方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180706

WD01 Invention patent application deemed withdrawn after publication