KR20210017143A - 수직형 메모리 장치 및 이의 제조 방법 - Google Patents
수직형 메모리 장치 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR20210017143A KR20210017143A KR1020190095919A KR20190095919A KR20210017143A KR 20210017143 A KR20210017143 A KR 20210017143A KR 1020190095919 A KR1020190095919 A KR 1020190095919A KR 20190095919 A KR20190095919 A KR 20190095919A KR 20210017143 A KR20210017143 A KR 20210017143A
- Authority
- KR
- South Korea
- Prior art keywords
- mold
- region
- substrate
- gate electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H01L27/11573—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H01L27/1157—
-
- H01L27/11582—
-
- H01L29/792—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
도 6 내지 25는 예시적인 실시예들에 따른 수직형 메모리 장치의 제조 방법의 단계들을 설명하기 위한 평면도들 및 단면도들이다.
도 26, 27a 및 27b는 예시적인 실시예들에 따른 수직형 메모리 장치를 설명하기 위한 평면도 및 사시도이다.
도 28 및 29는 예시적인 실시예들에 따른 수직형 메모리 장치를 설명하기 위한 평면도 및 사시도이다.
도 30 및 31은 예시적인 실시예들에 따른 수직형 메모리 장치를 설명하기 위한 평면도 및 사시도이다.
도 32 및 33은 예시적인 실시예들에 따른 수직형 메모리 장치를 설명하기 위한 평면도 및 사시도이다.
도 34 및 35는 예시적인 실시예들에 따른 수직형 메모리 장치를 설명하기 위한 단면도들이다.
110: 소자 분리 패턴 120: 하부 게이트 구조물
130, 180: 제1 및 제2 하부 층간 절연막 140: 하부 콘택 플러그
150, 170: 제1 및 제2 하부 배선 160: 하부 비아
190: 베이스 패턴 200: 절연막
205: 절연 패턴 210: 희생막
215: 희생 패턴 220, 230: 제1 및 제2 층간 절연막
240: 반도체 패턴 250: 제1 블로킹 패턴
260: 전하 저장 패턴 270: 터널 절연 패턴
280: 전하 저장 구조물 290: 채널
300: 충전 패턴 310: 캐핑 패턴
320: 제3 층간 절연막 330: 제2 개구
340: 갭 350: 제2 블로킹 막
360: 게이트 전극 구조물
362, 364, 366: 제1 내지 제3 게이트 전극
370: 제2 스페이서 380: 공통 소스 패턴(CSP)
390: 제4 층간 절연막
402, 404, 406, 408: 제1 내지 제4 콘택 플러그
410: 관통 비아
Claims (20)
- 셀 영역, 상기 셀 영역의 각 양 측들에 형성된 관통 비아 영역, 및 상기 셀 영역 및 상기 관통 비아 영역을 둘러싸는 몰드 영역을 포함하는 기판;
상기 기판의 셀 영역 상에서 상기 기판의 상면에 수직한 제1 방향을 따라 서로 이격되도록 적층되고 각각이 상기 기판 상면에 평행한 제2 방향으로 연장된 게이트 전극들을 포함하는 게이트 전극 구조물;
상기 기판의 셀 영역 상에서 상기 제1 방향으로 연장되어 상기 게이트 전극 구조물의 적어도 일부를 관통하는 채널; 및
상기 기판의 몰드 영역 상에서 상기 제1 방향을 따라 교대로 반복적으로 적층되며 각각 서로 다른 절연 물질을 포함하는 제1 및 제2 막들을 포함하는 제1 몰드를 구비하며,
상기 제1 몰드는 상기 게이트 전극 구조물과 동일한 높이에 형성되어 이에 접촉하는 수직형 메모리 장치. - 제1항에 있어서, 상기 관통 비아 영역은 상기 셀 영역의 상기 제2 방향으로의 각 양 측들에 형성되며,
상기 몰드 영역은 상기 기판 상면에 평행하고 상기 제2 방향과 교차하는 제3 방향으로의 상기 셀 영역의 양 측들, 및 상기 관통 비아 영역의 상기 제2 방향으로의 일 측 및 상기 제3 방향으로의 양 측들을 둘러싸는 수직형 메모리 장치. - 제2항에 있어서, 상기 제1 몰드는 상기 셀 영역의 상기 제3 방향으로의 양 측들에 각각 배치된 상기 몰드 영역 부분들 상에 형성된 수직형 메모리 장치.
- 제2항에 있어서, 상기 제1 몰드는 상기 셀 영역의 상기 제3 방향으로의 일 측에 배치된 상기 몰드 영역 부분 상에 형성된 수직형 메모리 장치.
- 제2항에 있어서, 상기 셀 영역은 상기 제2 방향으로 서로 이격되도록 복수 개로 형성되고, 상기 관통 비아 영역은 상기 각 셀 영역들의 상기 제2 방향으로의 각 양 측들에 형성된 수직형 메모리 장치.
- 제5항에 있어서, 상기 제1 몰드는 상기 셀 영역들 중에서 제1 셀 영역의 상기 제3 방향으로의 양 측들에 각각 배치된 상기 몰드 영역 부분들 상에 형성되고, 상기 셀 영역들 중에서 제2 셀 영역의 상기 제3 방향으로의 일 측에 배치된 상기 몰드 영역 부분 상에 형성된 수직형 메모리 장치.
- 제5항에 있어서, 상기 제1 몰드는 상기 셀 영역들 중에서 제1 셀 영역의 상기 제3 방향으로의 양 측들 중에서 적어도 일 측에 배치된 상기 몰드 영역 부분 상에 형성되고, 상기 셀 영역들 중에서 제2 셀 영역의 상기 제3 방향으로의 각 양 측들에 배치된 상기 몰드 영역 부분 상에는 형성되지 않는 수직형 메모리 장치.
- 제2항에 있어서, 상기 기판의 셀 영역의 상기 제3 방향으로의 가운데 부분에 형성되어 상기 제2 방향으로 연장되며, 상기 제1 방향을 따라 교대로 반복적으로 적층된 제1 및 제2 패턴들을 포함하는 제2 몰드를 더 구비하며,
상기 제1 및 제2 패턴들은 각각 상기 제1 및 제2 막들과 실질적으로 동일한 물질을 포함하는 수직형 메모리 장치. - 제8항에 있어서, 상기 관통 비아 영역을 향해서, 상기 제2 몰드는 순차적으로 적층된 상기 하나의 제1 패턴 및 상기 하나의 제2 패턴을 함께 각 계단층으로 하는 계단 형상을 갖는 수직형 메모리 장치.
- 제2항에 있어서, 상기 게이트 전극 구조물은 상기 제3 방향을 따라 서로 이격되도록 복수 개로 형성되며,
상기 게이트 전극 구조물들 중에서 상기 제3 방향으로의 일 단부에 형성된 것은 상기 제1 몰드와 접촉하는 수직형 메모리 장치. - 제1항에 있어서, 상기 관통 비아 영역을 향해서, 상기 게이트 전극 구조물은 상기 각 게이트 전극들을 각 계단층으로 하는 계단 형상을 갖는 수직형 메모리 장치.
- 제11항에 있어서, 상기 관통 비아 영역을 향해서, 상기 제1 몰드는 순차적으로 적층된 상기 하나의 제1 막 및 상기 하나의 제2 막을 각 계단층으로 하는 계단 형상을 갖는 수직형 메모리 장치.
- 제12항에 있어서, 상기 제1 몰드의 각 계단층들에 포함된 상기 제1 막은 이에 대응하는 상기 게이트 전극 구조물의 각 계단층들과 서로 동일한 층에 형성된 수직형 메모리 장치.
- 제13항에 있어서, 상기 제1 몰드의 각 계단층들에 포함된 상기 제1 막과 이에 대응하는 상기 게이트 전극 구조물의 각 계단층들은 서로 연결된 수직형 메모리 장치.
- 제12항에 있어서, 상기 제1 몰드의 상기 계단층들에 포함된 상기 제1 막들이 갖는 경사는 상기 게이트 전극 구조물에 포함된 상기 계단층들이 갖는 경사와 서로 동일한 수직형 메모리 장치.
- 기판의 상면에 수직한 제1 방향을 따라 상기 기판 상에 서로 이격되도록 적층되고 각각이 상기 기판 상면에 평행한 제2 방향으로 연장된 게이트 전극들을 각각 포함하며, 상기 기판 상면에 평행하고 상기 제2 방향과 교차하는 제3 방향으로 서로 이격된 게이트 전극 구조물들;
상기 기판 상에서 상기 제1 방향으로 연장되어 상기 각 게이트 전극 구조물들의 적어도 일부를 관통하는 채널; 및
상기 기판 상에서 상기 제1 방향을 따라 교대로 반복적으로 적층되고 각각 서로 다른 절연 물질을 포함하는 제1 및 제2 막들을 포함하며, 상기 제3 방향으로의 양 가장자리들에 형성된 상기 게이트 전극 구조물들 중 적어도 하나와 접촉하는 제1 몰드를 구비하며,
상기 각 게이트 전극 구조물들은 상기 각 게이트 전극들을 각 계단층으로 하는 계단 형상을 갖고,
상기 게이트 전극 구조물들에 대향하는 상기 제1 몰드 부분은 순차적으로 적층된 상기 하나의 제1 막 및 상기 하나의 제2 막을 함께 각 계단층으로 하는 계단 형상을 가지며,
상기 제1 몰드의 각 계단층들에 포함된 상기 제1 막과 이에 대응하는 상기 게이트 전극 구조물들의 각 계단층들은 서로 동일한 높이에 형성된 수직형 메모리 장치. - 기판 상에 형성된 회로 패턴;
상기 회로 패턴 상에 형성된 베이스 패턴;
상기 기판의 상면에 수직한 제1 방향을 따라 상기 베이스 패턴 상에 서로 이격되도록 적층되고 각각이 상기 기판 상면에 평행한 제2 방향으로 연장된 게이트 전극들을 각각 포함하며, 상기 기판 상면에 평행하고 상기 제2 방향과 교차하는 제3 방향으로 서로 이격된 게이트 전극 구조물들;
상기 베이스 패턴 상에서 상기 제1 방향으로 연장되어 상기 각 게이트 전극 구조물들의 적어도 일부를 각각 관통하는 채널들;
상기 각 채널들의 외측벽에 형성된 전하 저장 구조물;
상기 제3 방향으로 서로 이웃하는 상기 게이트 전극 구조물들 사이에 각각 형성되어 상기 제2 방향으로 각각 연장되는 공통 소스 패턴들(CSPs);
상기 베이스 패턴 상에서 상기 제1 방향을 따라 교대로 반복적으로 적층되고 각각 서로 다른 절연 물질을 포함하는 제1 및 제2 막들을 포함하며, 상기 게이트 전극 구조물들과 동일한 높이에 형성되어 상기 제3 방향으로의 양 가장자리들에 형성된 상기 게이트 전극 구조물들 중 적어도 하나와 접촉하는 제1 몰드;
상기 게이트 전극 구조물들 중에서 상기 제3 방향으로의 가운데 부분에 형성된 서로 이웃하는 2개의 게이트 전극 구조물들 사이에 형성되어 상기 제2 방향으로 연장되며, 상기 제1 방향을 따라 교대로 반복적으로 적층되고 상기 제1 및 제2 막들과 각각 실질적으로 동일한 물질을 포함하는 제1 및 제2 패턴들을 포함하는 제2 몰드; 및
상기 게이트 전극 구조물들과 상기 제1 몰드 사이에 형성되어 상기 제1 방향으로 연장되며, 상기 회로 패턴과 전기적으로 연결된 관통 비아를 포함하는 수직형 메모리 장치. - 셀 영역, 상기 셀 영역의 각 양 측들에 형성된 관통 비아 영역, 상기 셀 영역 및 상기 관통 비아 영역을 둘러싸는 몰드 영역, 및 상기 몰드 영역을 둘러싸는 스크라이브 레인(S/L) 영역을 포함하는 기판 상에, 상기 기판 상면에 수직한 제1 방향을 따라 절연막 및 희생막을 교대로 반복적으로 적층하여 몰드막을 형성하고;
상기 관통 비아 영역, 및 이에 인접한 상기 셀 영역 및 상기 몰드 영역 부분 상에 형성된 상기 몰드막 부분을 제거하여, 상기 몰드 영역 및 상기 S/L 영역 상에는 제1 몰드를 형성하고 상기 셀 영역 상에는 제2 몰드를 형성하며;
상기 제2 몰드를 관통하는 채널을 형성하고;
상기 제2 몰드를 관통하는 개구를 형성하고; 그리고
상기 개구를 통해 상기 제2 몰드에 포함된 상기 희생막들을 게이트 전극들로 각각 치환하는 것을 포함하는 수직형 메모리 장치의 제조 방법. - 기판 상에 상기 기판 상면에 수직한 제1 방향을 따라 절연막 및 희생막을 교대로 반복적으로 적층하여 몰드막을 형성하고;
상기 몰드막을 관통하는 제1 개구를 형성하여 상기 몰드막을 부분적으로 제거하며, 상기 제1 개구를 둘러싸는 상기 몰드막 부분은 계단 형상을 갖고;
상기 몰드막을 관통하는 채널을 형성하고;
상기 몰드막를 관통하는 제2 개구를 형성하고; 그리고
상기 제2 개구를 통해 상기 몰드막에 포함된 상기 희생막들을 게이트 전극들로 각각 치환하는 것을 포함하며,
상기 희생막들을 상기 게이트 전극들로 치환할 때, 상기 몰드막의 가장자리 부분에 포함된 상기 희생막들은 치환되지 않는 수직형 메모리 장치의 제조 방법. - 기판 상에 상기 기판 상면에 수직한 제1 방향을 따라 절연막 및 희생막을 교대로 반복적으로 적층하여 몰드막을 형성하고;
상기 몰드막을 부분적으로 제거하여, 상기 몰드막을 관통하여 상기 기판 상면에 평행한 제3 방향을 따라 각각 연장되는 제1 개구를 상기 기판 상면에 평행하고 상기 제3 방향과 교차하는 제2 방향을 따라 복수 개로 형성하며, 상기 각 제1 개구들을 둘러싸는 상기 몰드막 부분은 계단 형상을 갖고;
상기 제1 개구들 사이에 형성된 상기 몰드막 부분을 관통하여 상기 제1 방향으로 연장되는 채널을 형성하고;
상기 제1 개구들 사이에 형성된 상기 몰드막 부분을 관통하여 상기 제2 방향으로 각각 연장되는 복수의 제2 개구들을 형성함으로써, 상기 제3 방향을 따라 서로 이격되는 복수 개의 몰드들을 형성하고; 그리고
상기 제2 개구들을 통해 상기 각 복수 개의 몰드들에 포함된 상기 희생막들을 게이트 전극들로 각각 치환하는 것을 포함하는 수직형 메모리 장치의 제조 방법.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190095919A KR102727481B1 (ko) | 2019-08-07 | 2019-08-07 | 수직형 메모리 장치 및 이의 제조 방법 |
US16/850,097 US11217603B2 (en) | 2019-08-07 | 2020-04-16 | Vertical memory devices and methods of manufacturing the same |
DE102020110521.5A DE102020110521A1 (de) | 2019-08-07 | 2020-04-17 | Vertikale speicherbauelemente und verfahren zu deren herstellung |
CN202010512608.8A CN112349725B (zh) | 2019-08-07 | 2020-06-08 | 垂直存储器装置 |
JP2020105946A JP7601571B2 (ja) | 2019-08-07 | 2020-06-19 | 垂直型メモリ装置 |
US17/567,364 US11818889B2 (en) | 2019-08-07 | 2022-01-03 | Vertical memory devices |
US18/386,112 US12207469B2 (en) | 2019-08-07 | 2023-11-01 | Vertical memory devices and methods of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190095919A KR102727481B1 (ko) | 2019-08-07 | 2019-08-07 | 수직형 메모리 장치 및 이의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20210017143A true KR20210017143A (ko) | 2021-02-17 |
KR102727481B1 KR102727481B1 (ko) | 2024-11-07 |
Family
ID=74188672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190095919A Active KR102727481B1 (ko) | 2019-08-07 | 2019-08-07 | 수직형 메모리 장치 및 이의 제조 방법 |
Country Status (5)
Country | Link |
---|---|
US (3) | US11217603B2 (ko) |
JP (1) | JP7601571B2 (ko) |
KR (1) | KR102727481B1 (ko) |
CN (1) | CN112349725B (ko) |
DE (1) | DE102020110521A1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102727481B1 (ko) | 2019-08-07 | 2024-11-07 | 삼성전자주식회사 | 수직형 메모리 장치 및 이의 제조 방법 |
US11997850B2 (en) * | 2021-08-25 | 2024-05-28 | Sandisk Technologies Llc | Three-dimensional memory device with staircase etch stop structures and methods for forming the same |
US12279425B2 (en) | 2021-08-25 | 2025-04-15 | SanDisk Technologies, Inc. | Three-dimensional memory device with staircase etch stop structures and methods for forming the same |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160069903A (ko) * | 2014-12-09 | 2016-06-17 | 삼성전자주식회사 | 반도체 소자 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100053795A (ko) | 2008-11-13 | 2010-05-24 | 삼성전자주식회사 | 메모리 유닛의 제조 방법 |
KR101624978B1 (ko) | 2010-05-18 | 2016-05-30 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
KR101688838B1 (ko) | 2011-01-20 | 2016-12-22 | 삼성전자주식회사 | 연결 구조체 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 |
KR102083483B1 (ko) | 2013-08-12 | 2020-03-02 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 제조 방법 |
KR20150089138A (ko) | 2014-01-27 | 2015-08-05 | 삼성전자주식회사 | 수직형 불휘발성 메모리 장치 및 그 제조 방법 |
KR102171221B1 (ko) * | 2014-03-12 | 2020-10-28 | 삼성전자주식회사 | 수직형 불휘발성 메모리 장치 및 그 제조 방법 |
KR102307060B1 (ko) * | 2014-12-03 | 2021-10-01 | 삼성전자주식회사 | 반도체 소자 |
US9859297B2 (en) * | 2015-03-10 | 2018-01-02 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of manufacturing the same |
US20170018564A1 (en) | 2015-07-14 | 2017-01-19 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing same |
SG11201802573UA (en) | 2016-01-13 | 2018-04-27 | Toshiba Memory Corp | Semiconductor memory device |
US9922991B2 (en) | 2016-03-16 | 2018-03-20 | Toshiba Memory Corporation | Semiconductor memory device and method for manufacturing same |
KR20170130009A (ko) | 2016-05-17 | 2017-11-28 | 삼성전자주식회사 | 3차원 반도체 장치 |
KR102626838B1 (ko) * | 2016-06-20 | 2024-01-18 | 삼성전자주식회사 | 수직형 비휘발성 메모리 소자 및 그 제조방법 |
JP2018046167A (ja) | 2016-09-15 | 2018-03-22 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
KR102433893B1 (ko) * | 2017-07-31 | 2022-08-23 | 삼성전자주식회사 | 수직형 메모리 장치 |
US11342351B2 (en) | 2018-01-10 | 2022-05-24 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor device |
KR102727481B1 (ko) * | 2019-08-07 | 2024-11-07 | 삼성전자주식회사 | 수직형 메모리 장치 및 이의 제조 방법 |
-
2019
- 2019-08-07 KR KR1020190095919A patent/KR102727481B1/ko active Active
-
2020
- 2020-04-16 US US16/850,097 patent/US11217603B2/en active Active
- 2020-04-17 DE DE102020110521.5A patent/DE102020110521A1/de active Pending
- 2020-06-08 CN CN202010512608.8A patent/CN112349725B/zh active Active
- 2020-06-19 JP JP2020105946A patent/JP7601571B2/ja active Active
-
2022
- 2022-01-03 US US17/567,364 patent/US11818889B2/en active Active
-
2023
- 2023-11-01 US US18/386,112 patent/US12207469B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160069903A (ko) * | 2014-12-09 | 2016-06-17 | 삼성전자주식회사 | 반도체 소자 |
Also Published As
Publication number | Publication date |
---|---|
JP2021027333A (ja) | 2021-02-22 |
DE102020110521A1 (de) | 2021-02-11 |
CN112349725B (zh) | 2025-03-04 |
JP7601571B2 (ja) | 2024-12-17 |
US11818889B2 (en) | 2023-11-14 |
US11217603B2 (en) | 2022-01-04 |
US12207469B2 (en) | 2025-01-21 |
US20220123019A1 (en) | 2022-04-21 |
KR102727481B1 (ko) | 2024-11-07 |
CN112349725A (zh) | 2021-02-09 |
US20210043648A1 (en) | 2021-02-11 |
US20240064981A1 (en) | 2024-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102541001B1 (ko) | 수직형 메모리 장치 | |
JP7478512B2 (ja) | 垂直型メモリ装置及びその製造方法 | |
KR102732897B1 (ko) | 수직형 메모리 장치 | |
US12268003B2 (en) | Vertical memory devices | |
US12207469B2 (en) | Vertical memory devices and methods of manufacturing the same | |
KR102695716B1 (ko) | 수직형 메모리 장치 | |
KR20190123880A (ko) | 수직형 메모리 | |
KR102750069B1 (ko) | 수직형 메모리 장치 및 그 제조 방법 | |
KR102748982B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR102697910B1 (ko) | 수직형 메모리 장치 | |
US10950704B2 (en) | Vertical memory devices | |
KR20190139528A (ko) | 수직형 메모리 장치 | |
US10930671B2 (en) | Vertical memory devices | |
CN215578560U (zh) | 垂直存储器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20190807 |
|
PG1501 | Laying open of application | ||
A201 | Request for examination | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20220614 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20190807 Comment text: Patent Application |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20231211 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20240819 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20241104 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20241105 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration |