KR20210016062A - 회절 격자들의 제조 - Google Patents

회절 격자들의 제조 Download PDF

Info

Publication number
KR20210016062A
KR20210016062A KR1020217002777A KR20217002777A KR20210016062A KR 20210016062 A KR20210016062 A KR 20210016062A KR 1020217002777 A KR1020217002777 A KR 1020217002777A KR 20217002777 A KR20217002777 A KR 20217002777A KR 20210016062 A KR20210016062 A KR 20210016062A
Authority
KR
South Korea
Prior art keywords
substrate
mesas
angled
etching
forming
Prior art date
Application number
KR1020217002777A
Other languages
English (en)
Other versions
KR102535740B1 (ko
Inventor
루도빅 고데트
웨인 맥밀란
룻거 마이어 티머만 티센
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Priority to KR1020237016781A priority Critical patent/KR102650642B1/ko
Publication of KR20210016062A publication Critical patent/KR20210016062A/ko
Application granted granted Critical
Publication of KR102535740B1 publication Critical patent/KR102535740B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/09—Beam shaping, e.g. changing the cross-sectional area, not otherwise provided for
    • G02B27/0938—Using specific optical elements
    • G02B27/0944—Diffractive optical elements, e.g. gratings, holograms
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/18—Diffraction gratings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/18—Diffraction gratings
    • G02B5/1847—Manufacturing methods
    • G02B5/1857—Manufacturing methods using exposure or etching means, e.g. holography, photolithography, exposure to electron or ion beams
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/124—Geodesic lenses or integrated gratings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Diffracting Gratings Or Hologram Optical Elements (AREA)
  • Optical Integrated Circuits (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Chemical & Material Sciences (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)

Abstract

본원에서 논의된 시스템들 및 방법들은, 회절 격자들, 이를테면, 도파관 결합기들에서 사용되는 그러한 격자들의 제조를 위한 것이다. 본원에서 논의된 도파관 결합기들은, 고-굴절률 및 저-굴절률 재료들의 방향성 에칭과 조합하여 고-굴절률 및 저-굴절률 재료들의 NIL(nanoimprint lithography)을 사용하여 제조된다. 도파관 결합기들은 추가적으로 또는 대안적으로, 투명한 기판들의 방향성 에칭에 의해 형성될 수 있다. 본원에서 논의된 회절 격자들을 포함하는 도파관 결합기들은 영구적인 투명한 기판들 바로 위에 형성될 수 있다. 다른 예들에서, 회절 격자들은 임시 기판들 상에 형성되어 영구적인 투명한 기판에 전사될 수 있다.

Description

회절 격자들의 제조
[0001] 본 개시내용의 실시예들은 일반적으로, 광학 엘리먼트 구조들, 및 광학 엘리먼트 구조들, 이를테면, 다양한 유형들의 도파관들에서 사용되는 광학 엘리먼트 구조들을 제조하는 시스템들 및 방법들에 관한 것이다.
[0002] 도파관들은, 신호의 1차원 또는 2차원 확장을 제한하여 최소의 에너지 손실로 신호가 전파되는 것을 가능하게 함으로써, 전자기파 또는 음파를 안내하는 구조들이다. 파들은 3차원으로 전파되며, 파가 그 파, 이를테면, 음파 또는 전자기파를 생성한 소스로부터 멀리 전파됨에 따라, 그 파는 파워를 잃을 수 있다. 파들이 1차원 또는 2차원으로 전파되도록, 파들을 제한함으로써, 파의 파워가 보존된다. 따라서, 도파관은, 파가 전파되는 동안 파의 파워를 보존한다.
[0003] 도파관 결합기(waveguide combiner)들은, 다수의 입력 신호들을 받아들이고 입력 신호들의 조합인 단일 출력 신호를 생성함으로써, 신호들, 이를테면, RF 신호들을 결합하는 데 사용된다. 예컨대, 광섬유 애플리케이션들, 레이더 애플리케이션들, 과학 기기, 및 증강 현실에서 도파관들에 대한 수요가 증가함에 따라, 도파관들에 대한 수요가 증가하며, 현재 기술들은 마스터 패턴들을 만들고 임프린트 복제를 수행하여 격자를 형성하는 것을 수반하므로, 임프린트-가능한 재료들만이 도파관 제조에 사용될 수 있다.
[0004] 따라서, 개선된 도파관 제조를 위한 시스템들 및 방법들이 여전히 필요하다.
[0005] 본원에서 논의된 시스템들 및 방법들은 격자들을 형성하는 방법들에 관한 것이다. 일 예에서, 기판을 패터닝하는 방법은, 기판의 제1 면(side) 상에 하드마스크 층을 형성하는 단계 ― 기판은 투명한 재료로 형성되고 그리고 기판의 폭을 따라 법평면(normal plane)에 의해 정의됨 ―; 및 나노임프린트 리소그래피에 의해 하드마스크 층 상에 패터닝된 층을 형성하는 단계를 포함한다. 그 예에서, 방법은, 기판의 제1 면을 노출시키기 위해, 패터닝된 층 및 하드마스크 층을 에칭하는 단계; 패터닝된 층을 제거하는 단계; 및 기판의 제1 면에 제1 복수의 각진 메사(angled mesa)들을 형성하기 위해 기판의 제1 면을 에칭하는 단계를 더 포함한다. 제1 복수의 각진 메사들 중 각각의 각진 메사는 법평면에 대해 20° 내지 70°의 각도로 에칭된다. 또한, 방법에서, 기판의 제1 면을 에칭하는 단계에 후속하여, 하드마스크 층을 제거한다.
[0006] 다른 예들에서, 격자를 형성하는 방법은: 타겟 스택 상에 하드마스크 층을 형성하는 단계 ― 타겟 스택은 제1 기판의 제1 면 상에 형성됨 ―; 하드마스크 층에 복수의 개구들을 에칭하는 단계; 및 제1 기판의 제1 면 상의 타겟 스택에 제1 복수의 각진 메사들을 형성하기 위해 타겟 스택을 에칭하는 단계를 포함한다. 제1 복수의 각진 메사들 중 각각의 각진 메사는 법평면에 대해 20° 내지 70°의 제1 각도로 에칭된다.
[0007] 다른 예에서, 격자를 형성하는 방법은: 타겟 스택 상에 하드마스크 층을 형성하는 단계 ― 타겟 스택은 제1 기판의 제1 면 상에 형성됨 ―; 하드마스크 층에 복수의 개구들을 에칭하는 단계; 및 제1 기판의 제1 면 상의 타겟 스택에 제1 복수의 각진 메사들을 형성하기 위해 타겟 스택을 에칭하는 단계를 포함한다. 복수의 각진 메사들 중 각각의 각진 메사는 법평면에 대해 20° 내지 70°의 각도로 에칭된다. 그 방법은, 제1 기판의 제2 면 상에 하드마스크 층을 형성하는 단계 ― 제1 기판은 기판의 폭을 따라 법평면에 의해 정의됨 ―; 및 나노임프린트 리소그래피에 의해, 하드마스크 층 상에 패터닝된 층을 형성하는 단계를 더 포함한다.
[0008] 본 개시내용의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된 본 개시내용의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 단지 예시적인 실시예들을 예시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 하며, 다른 균등하게 유효한 실시예들을 허용할 수 있다는 것이 주목되어야 한다.
[0009] 도 1은 본 개시내용의 실시예들에 따라 투명한 기판 바로 위에 격자 구조를 형성하는 방법의 흐름도이다.
[0010] 도 2a-도 2f는 본 개시내용의 실시예들에 따른 격자 구조 형성 동작들의 부분적인 개략적 예시들이다.
[0011] 도 3은 본 개시내용의 실시예들에 따라 투명한 기판 바로 위에 격자 구조를 형성하는 방법의 흐름도이다.
[0012] 도 4a-도 4e는 본 개시내용의 실시예들에 따른 격자 구조 형성의 부분적인 개략적 예시들이다.
[0013] 도 5는 본 개시내용의 실시예들에 따라 격자 구조를 제1 기판으로부터 제2 기판으로 전사하는 방법이다.
[0014] 도 6a-도 6e는 본 개시내용의 실시예들에 따른 격자 구조 형성의 부분적인 개략적 예시들이다.
[0015] 도 7은 본 개시내용의 실시예들에 따라 격자 구조를 제1 기판으로부터 제2 기판으로 전사하는 방법이다.
[0016] 도 8a-도8e는 본 개시내용의 실시예들에 따른 격자 구조 형성의 부분적인 개략적 예시들이다.
[0017] 도 9는 본 개시내용의 실시예들에 따라 투명한 기판에서 격자 구조를 직접적으로 에칭하는 방법이다.
[0018] 도 10a-도 10f는 본 개시내용의 실시예들에 따른 격자 구조 형성의 부분적인 개략적 예시들이다.
[0019] 도 11a-도 11c는 본 개시내용의 실시예들에 따라 도파관 결합기를 제조하는 데 사용되는 방법들의 흐름도들이다.
[0020] 도 12는 본 개시내용의 실시예들에 따라 제조된 도파관 결합기 구조의 부분적인 개략적 예시이다.
[0021] 이해를 용이하게 하기 위해, 도면들에 대해 공통인 동일한 엘리먼트들을 지정하기 위해 가능한 경우 동일한 참조 번호들이 사용되었다. 일 실시예의 엘리먼트들 및 피처들이 추가의 언급없이 다른 실시예들에 유익하게 통합될 수 있음이 고려된다.
[0022] 본원에서 논의된 시스템들 및 방법들은 도파관들을 위해 사용되는 회절 격자들의 대량 생산을 포함할 수 있다. 증강 현실 표면 릴리프 도파관 결합기(augmented reality surface relief waveguide combiners)들은 마스터링 및 복제 프로세스에 의해 제조된다. 현재, 이러한 도파관 결합기들은 단지 수천 개만 생산된 반면, 향후 예상되는 양들은 수천만 개 이상이다. 현재 제조 프로세스에서의 난제들은 복제된 형상들의 재현성을 포함하며, 특히 대량 생산의 경우에는, NIL(nanoimprint lithography) 프로세스의 수율에 대한 우려들을 포함한다. 추가의 난제들은 큰 각도의 격자들의 NIL 임프린팅 후의 릴리즈(release)를 포함하는데, 왜냐하면, 격자들이 법평면에 대해 45° 이상의 각도로 형성될 수 있기 때문이다.
[0023] 본원에서 논의된 바와 같이, 굴절률이 낮은 재료들, 즉, "저-굴절률(low-index)" 재료들은, 실리콘 디옥사이드(SiO2), 도핑된 SiO2, 플루오르화 폴리머들, 또는 다공성 재료들을 포함할 수 있다. 굴절률이 높은 재료들, 즉, "고-굴절률(high-index)" 재료들은, 비정질 및 결정질 Si, 실리콘 나이트라이드(SiN), 티타늄 디옥사이드(TiO2), 갈륨 포스페이트(GaP), 탄탈룸 펜톡사이드(Ta2O5) 또는 황화된 재료(sulfur-inated material)들 및 폴리머들을 포함할 수 있다.
[0024] 직접적인 에칭 및 NIL을 사용하여 도파관 디바이스들을 제조하기 위한 시스템들 및 방법들이 본원에서 논의된다. 도파관 결합기들을 포함하는 도파관 디바이스들은, 저-굴절률 재료, 고-굴절률 재료, 또는 저-굴절률 재료와 고-굴절률 재료의 조합으로 형성된 복수의 회절 격자들, 및 폴리머 또는 유리와 같은 광학적으로 투명한 기판에 형성된 복수의 격자들을 포함한다. 본원에서 논의된 바와 같이, "투명한" 기판은, 도파관 결합기가 작동하도록 의도된 미리 결정된 파장 범위에서 광학적으로 투명한 기판이다. 본원에서 논의된 바와 같이, 회절 격자는 "격자" 또는 "격자들"로 지칭될 수 있으며, 치형부 또는 핀(fin)들로 또한 지칭될 수 있는 복수의 각진 메사들, 및 인접한 각진 메사들 사이에 형성된 복수의 골(trough)들을 포함할 수 있다. 일부 예들에서, 격자의 골들은 충전 재료를 포함하지 않으며, 다른 예들에서, 격자의 골들은 다양한 재료들로 충전된다. 일 예에서, 격자의 메사들은 저-굴절률 재료로 형성될 수 있으며, 격자의 골들은 고-굴절률 재료로 충전된다. 다른 예에서, 격자의 각진 메사들은 고-굴절률 재료로 형성될 수 있으며, 격자의 골들은 저-굴절률 재료로 충전된다. 격자 내의 각진 메사들 및 골들은, 기판의 법평면에 대해 폭, 길이, 간격, 또는 각도 중 하나 이상이 균일할 수 있다. 다른 예에서, 격자의 각진 메사들 및 골들은 기판의 법평면에 대해 폭, 길이, 간격, 또는 각도 중 하나 이상이 상이할 수 있다.
[0025] 본원의 다양한 실시예들에서 논의된 바와 같이, NIL은 도파관 결합기를 제조하기 위해 직접적 에칭과 함께 사용될 수 있다. 일부 예들에서, 도파관 결합기를 제조하기 위해, 양면 프로세싱 방법이 사용된다. 양면 제조 방법은, NIL을 사용하여 투명한 기판 상에 저-굴절률 재료 또는 고-굴절률 재료 중 적어도 하나로 형성된 타겟 스택에 제1 격자를 형성하는 단계, 및 직접적 에칭을 사용하여 동일한 기판의 반대편 면 상에 제2 격자를 형성하는 단계를 포함한다. 직접적 에칭의 난제들 중 하나는 유리 기판들 상에서 리소그래피를 수행하는 것이다. 예컨대, 종래의 리소그래피 프로세스는, 리소그래피 스캐너 파라미터들로 인해 최대 두께가 775 μm인 기판을 수용하도록 구성될 수 있다. 도파관 결합기들은 현재, 설계에 따른 두께를 갖는 유리 기판을 사용하여 제조되지만, 전형적으로 0.5 mm 또는 0.8 mm의 두께이며, 이는 리소그래피 스캐너가 프로세싱하도록 구성된 두께보다 상당히 더 얇다.
[0026] 일 실시예에서, 격자는, 실리콘으로 형성될 수 있는 임시 기판 상에 NIL 및 직접적 에칭을 사용하여 형성된다. 그런 다음, 격자는 임시 기판으로부터 디-본딩되어(de-bonded), 유리를 포함할 수 있는 제2 투명한 기판으로 전사된다. 다른 실시예에서, 격자는, 유리 또는 다른 투명한 기판 상에 이미 배치된 타겟 층 상에 NIL 및 직접적 에칭을 통해 형성된다. 격자는 또한, 투명한 기판에서 NIL 및 직접적 에칭을 사용하여 형성될 수 있다. 큰 각도의 격자들은, 본원에서 논의된 시스템들 및 방법들을 사용하여 형성되며, 각도들은 기판에 평행한 법평면으로부터 20° 내지 70°의 범위일 수 있다. 본원에서 논의된 도파관들 및 도파관 컴포넌트들은 디바이스들의 직접적 에칭에 의해 형성되며, NIL과 조합하여 임시 또는 영구 바인딩을 사용하여 제조될 수 있다.
[0027] 다른 예들에서, 넓은 범위의 DC(duty cycle)들(즉, 메사 폭 대 메사 피치의 비)을 갖는 도파관 설계들이 바람직하다. 임프린트 재료 수축으로 인해, NIL로 이러한 범위의 듀티 사이클들을 제조하는 것은 난제일 수 있다. 그러나, 일부 실시예들에서, 이러한 난제는, 저-굴절률 및 낮은 듀티 사이클 격자를 임프린팅하고, 그런 다음, 낮은 듀티 사이클 격자를 고-굴절률 재료로 충전하여 고-굴절률 격자 및 높은 듀티 사이클을 갖는 격자를 형성함으로써 극복된다.
[0028] 도 1은 투명한 기판 바로 위에 격자 구조를 형성하는 방법(100)의 흐름도이다. 도 2a-도 2f는 방법(100)의 동작들의 부분적인 개략적 예시들이다. 도 1 및 도 2a-도 2f는 아래에서 함께 참조된다.
[0029] 방법(100)의 동작(102)에서, 그리고 도 2a의 구조(200A)에 도시된 바와 같이, 타겟 스택(204)이 기판(202) 상에 형성된다. 기판(202)은, 0.5 mm 내지 0.8 mm일 수 있는 유리 또는 폴리머 기판과 같은 투명한 기판으로 형성될 수 있다. 동작(104)에서, 도 2a에 도시된 바와 같이 타겟 스택(204) 위에 하드마스크 층(206)이 형성된다. 타겟 스택(204)은 SiN, TiO2, GaP, 또는 다른 고-굴절률 재료로 제조될 수 있고, 동작(102)에서 CVD, PVD, 스피닝-온, 또는 다른 적절한 방법에 의해 증착된다. 일 실시예에서, 타겟 스택(204)의 두께는, 완성된 도파관 결합기 디바이스에서 사용될 굴절률 및 광학 파장에 따라 100 nm 내지 500 nm일 수 있다. 하드마스크 층(206)은, 동작(104)에서 CVD, PVD, ALD 또는 다른 박막 증착 프로세스에 의해 증착되는 TiN, TaN, Cr, 또는 다른 내에칭성(etch-resistant) 재료로 제조될 수 있다. 하드마스크 층(206)은 동작(104)에서 약 10 nm 내지 약 50 nm의 두께로 형성될 수 있다. 일부 예들에서, 후속 에칭 동작들 동안 섀도잉을 감소시키거나 회피하기 위해, 25 nm 미만의 두께의 하드마스크 층(206)이 이용될 수 있다.
[0030] 방법(100)의 동작(106)에서, 그리고 도 2b의 구조(200B)에 도시된 바와 같이, NIL을 사용하여 패턴 층(208)이 하드마스크 층(206) 상에 형성된다. 패턴 층(208)은 임프린트가능 레지스트 재료(imprintable resist material)로 형성된다. 패턴 층은 복수의 융기된 피처(raised feature)들(210)로 형성된다. 복수의 갭들(212)이 융기된 피처들(210)의 인접한 쌍들 사이에 형성된다. 복수의 갭들(212) 중 각각의 갭은 패턴 층(208)의 최하부 잔류 층(214)을 갖는다. 일 실시예에서, 동작(106)에서, 하드마스크의 NIL은 융기된 피처들(210) 각각과 기판(202) 사이에서 각도(δ)로 수행된다. 각도(δ)는 90°보다 더 클 수 있으며, 이는 비용을 감소시키고 본원에서 논의된 바와 같은 방향성 에칭 동안 후속 피처들의 형성을 촉진할 수 있다.
[0031] 후속적으로, 동작(108)에서, 그리고 도 2c의 구조(200C)에 도시된 바와 같이, 하드마스크 층(206)과 패턴 층(208)의 일부가 에칭을 통해 제거된다. 따라서, 각각의 갭(212)의 최하부(216)는 타겟 스택(204)을 노출시키고, 복수의 하드마스크 메사들(218)이 형성된다. 방법(100)의 동작(110)에서, 도 2d의 구조(200D)에 도시된 바와 같이, 패턴 층(208)이 제거되어, 복수의 하드마스크 메사들(218)을 노출시킨다. 동작(112)에서, 도 2e의 구조(200E)에 도시된 바와 같이, 타겟 스택(204)은 에칭되어 복수의 각진 메사들(222), 및 각진 메사들(222) 사이에 복수의 골들(220)을 형성하며, 동작(112)에서의 에칭은 기판(202)을 노출시킨다. 복수의 각진 메사들(222)은 기판(202)의 법평면(224)으로부터 각도(α)로 형성될 수 있다. 동작(112)에서의 에칭은 방향성 에칭으로 지칭될 수 있다. 각도(α)는 20° 내지 70°일 수 있다.
[0032] 동작(114)에서, 도 2f의 구조(200F)에 도시된 바와 같이, 하드마스크 층(206)의 나머지 부분이 제거되어, 226의 깊이로 형성된, 복수의 각진 메사들(222) 및 복수의 골들(220)을 남긴다. 본원에서 논의된 방향성 에칭은, 일 예에서, 에칭 챔버에서 이온 빔의 경로의 제1 포지션에, 플래튼 상에 유지되는 기판(202)의 제1 부분을 포지셔닝함으로써 수행된다. 이온 빔은 리본 빔, 스폿 빔, 또는 기판을 가로질러 제1 에지로부터 제1 에지에 평행한 제2 에지로 연장되는 전체 기판-크기 빔일 수 있다. 이온 빔은, 각진 메사들(222)을 포함하는 제1 격자를 형성하기 위해 타겟 스택(204)과 같은 타겟 재료의 최상부 표면과 접촉하도록 구성된다. 이온 빔 각도는 0° 내지 90°(즉, 원하는 임의의 각도)일 수 있지만, 이온 빔은 전형적으로, 이온 빔이 원하는 최대 각도로 타겟 스택(204)을 어택(attack)하도록, 기판(202)의 법평면에 대해 원하는 에칭 각도(예컨대, 20° 내지 70°)로 설정된다. 이온 빔 방향에 의해 설정된 최대 각도보다 더 낮은 각도들을 갖는 에칭들을 획득하기 위해, 플래튼 상에 유지된 기판(202)은 플래튼의 축을 중심으로 미리 결정된 회전 각도까지 회전될 수 있다. 그 회전은, 이온 빔이 상이한 각도로 타겟 스택(204)의 최상부 표면과 접촉하여 제2 또는 다른 후속적인 격자들을 형성하는 것을 유발한다. 기판 회전의 양, 예컨대 사용되는 미리 결정된 회전 각도는 원하는 정확한 격자 에칭 각도를 생성하도록 계산될 수 있다.
[0033] 대안적인 실시예에서, 동작(112)에서의 방향성 에칭은 본원에서 논의된 다양한 격자들에 걸쳐 하드마스크 두께를 조정함으로써 제어될 수 있다(예컨대, 에칭 깊이, 에칭 각도, 및 에칭 레이트의 제어). 하드마스크 두께 조정은, 하드마스크의 에칭 및/또는 NIL에 의해 달성될 수 있으며, 일부 예들에서 NIL은 더 비용-효율적일 수 있다. 이 예에서, 동작(112)에서 방향성 에칭이 수행될 때, 도 2f에서 226에 의해 도시된 바와 같은, 복수의 골들(220)의 최종 깊이는, 격자 상의 상이한 위치들에서 하드마스크 층(206)(동작(106)에서 NIL에 의해 형성됨)의 두께에 따라 변화할 수 있다.
[0034] 도 3은 투명한 기판 바로 위에 격자 구조를 형성하는 방법(300)의 흐름도이다. 도 4a-도 4e는 방법(300) 부분적인 개략적 예시들이다. 도 3 및 도 4a-도 4e는 아래에서 함께 논의된다.
[0035] 방법(300)의 동작(302)에서, 도 4a의 구조(400A)에 도시된 바와 같이, 타겟 스택(404)이 기판(402) 상에 형성된다. 기판(402)은 투명하며, 폴리머, 유리, 세라믹, 또는 다른 광학적으로 투명한 재료들로 형성될 수 있다. 타겟 스택(404)은 CVD(chemical vapor deposition)를 통해 100 nm 내지 500 nm의 두께로 형성된다. 대안적인 실시예들에서, PVD, 스피닝-온, 또는 ALD가 타겟 스택(404)을 형성하는 데 사용될 수 있다. 동작(304)에서, 도 4b의 구조(400B)에 도시된 바와 같이, NIL을 통해 하드마스크(406)가 타겟 스택(404) 상에 형성된다. 하드마스크(406)는, 피처들(408), 및 인접한 피처들(408) 사이에 있는 갭들(410)의 층으로서 형성된다. 각각의 갭(410)의 최하부(412)는 그 위에 형성된 하드마스크(406)를 갖는다. 하드마스크(406)는, TiN 또는 TaN, 또는 탄소를 포함하는 금속 또는 금속 옥사이드 또는 금속 나이트라이드, 또는 다른 내에칭성 나노-임프린트가능 재료로 제조될 수 있다. 동작(306)에서, 도 4c의 구조(400C)에 도시된 바와 같이, 각각의 갭(410)의 하드마스크(406)의 최하부(412) 층은 에칭을 통해 제거되어 타겟 스택(404)을 노출시킨다. 동작(308)에서, 도 4d의 구조(400D)에 도시된 바와 같이, 타겟 스택(404)이 에칭되어 복수의 각진 메사들(414)을 형성한다. 복수의 각진 메사들(414)은 기판(402)의 법평면(418)으로부터 각도(α)로 형성될 수 있다. 각도(α)는 20° 내지 70°일 수 있다. 복수의 각진 메사들(414) 각각이 유사한 폭(420)을 갖는 것으로 도 4d에 도시되어 있지만, 다른 예들에서, 각도(α)를 포함하여, 각진 메사들(414) 사이의 그리고 그들 간의 폭들 또는 다른 치수들이 변화할 수 있다. 각진 메사들(414)은, 타겟 스택(404)에 대해 일정 각도로 에천트들을 지향시키도록 구성된 툴링을 사용하여 방향성 에칭에 의해 형성될 수 있다. 동작(310)에서, 도 4e의 구조(400E)에 도시된 바와 같이, 하드마스크(406)가 제거된다. 방법(300)은, 하드마스크가 제1 동작에서 증착된 다음 제2 동작에서 패터닝되는 본원에서 논의된 방법들과 대조적으로, 동작(304)에서 하드마스크(406)를 형성하는 것이 바람직할 수 있을 경우에 사용될 수 있다.
[0036] 도 5는 본 개시내용의 실시예들에 따라 격자 구조를 제1 기판으로부터 제2 기판으로 전사하는 방법(500)이다. 도 6a-도 6e는 방법(500)의 부분적인 개략적 예시들이다. 도 5 및 도 6a-도 6e는 아래에서 함께 논의된다.
[0037] 도 6a는 위에서 논의된 도 1 및 도 3의 방법들(100 및 300)에 따라 제조된 구조들과 유사하게 제조된 구조를 예시한다. 그러나, 위에서 논의된 바와 같이 투명한 기판 상에 형성되는 대신에, 도 6a는, 실리콘을 포함하는 제1 기판(602) 상에 형성된 격자(606)를 포함하는 구조(600A)를 도시한다. CVD로 실리콘 디옥사이드의 얇은 층을 성장시킴으로써 또는 제1 기판(602)과 격자(606) 사이에 얇은 접착제를 스피닝 온함으로써, 디-본딩 층(604)이 형성된다. 격자(606)는 복수의 각진 메사들(608), 및 인접한 각진 메사들(608)의 각각의 쌍 사이에 있는 복수의 골들(610)을 포함한다. 제1 기판(602)은 실리콘으로 형성될 수 있다. 본원의 다른 예들과 조합될 수 있는 다른 예에서, 격자(606)는 고-굴절률 재료로 형성될 수 있고, 디-본딩 층(604)은 열-반응성 접착제(thermally-responsive adhesive) 또는 SiO2 층으로 형성될 수 있다. 방법(500)의 동작(502)에서, 도 6a의 구조는 프로세스 챔버에 수용된다. 동작(504)에서, 도 6b의 구조(600B)에 도시된 바와 같이, 격자(606)의 각진 메사들(608) 위에 그리고 골들(610)에 충전 층(612)이 증착된다. 일부 예들에서, 동작(504) 동안, 충전 층(612)은 각진 메사들(608) 위에 층(614)을 형성한다. 이 저-굴절률 재료 층(614)은, 기계적 수단, 화학적 수단, 또는 이들의 조합을 통해, 도 6c의 구조(600C)에 도시된 바와 같이, 동작(506)에서 제거된다. 동작(508)에서, 도 6d의 구조(600D)에 도시된 바와 같이, 구조(600D)는, 제1 기판(602)이 본딩되어 있는 곳의 반대쪽 면에서 유리 기판(618)에 본딩된다. 동작(510)에서, 도 6e의 구조(600E)에 도시된 바와 같이, 제1 기판(602)은, 디-본딩 층(604)이 격자(606)로부터 릴리즈되도록 열적 수단을 통해 제거되거나, 또는 실리콘 웨이퍼를 SiO2 상에서 중단되게 연삭(grinding)하고 연마(polishing away)함으로써 제거된다.
[0038] 도 7은 본 개시내용의 실시예들에 따라 격자 구조를 제1 기판으로부터 제2 기판으로 전사하는 방법(700)이다. 도 8a-도 8e는 방법(700) 부분적인 개략적 예시들이다. 도 7 및 도 8a-도 8e는 아래에서 함께 참조된다.
[0039] 도 8a는 위에서 논의된 도 1 및 도 3의 방법들(100 및 300)에 따라 제조된 구조들과 유사하게 제조된 구조(800A)를 예시한다. 그러나, 위에서 논의된 바와 같이 투명한 기판 상에 형성되는 대신에, 도 8a는 제1 기판(802) 상에 형성된 격자(806)를 도시한다. 일 예에서, 제1 기판(802)은 실리콘으로 형성된다. 제1 기판(802)과 격자(806) 사이에 디-본딩 층(804)이 형성된다. 격자(806)는 복수의 각진 메사들(808), 및 각진 메사들(808) 사이에 있는 복수의 골들(810)을 포함한다. 일 예에서, 제1 기판(802)은 실리콘으로 형성된다. 본원의 다른 예들과 조합될 수 있는 다른 예에서, 격자(806)는 저-굴절률 재료로 형성될 수 있다. 디-본딩 층(804)은 열-반응성 접착제로 형성될 수 있다. 방법(700)의 동작(702)에서, 도 8a의 구조는 프로세스 챔버에 수용된다. 동작(704)에서, 도 8b의 구조(800B)에 도시된 바와 같이, 격자(806)의 각진 메사들(808) 위에 그리고 골들(810)에 충전 층(812)이 증착된다. 일부 예들에서, 동작(704) 동안, 충전 층(812)은 각진 메사들(808) 위에 층(814)을 포함한다. 이 고-굴절률 재료 층(814)은, 기계적 수단, 화학적 수단, 또는 이들의 조합을 통해, 도 8c의 구조(800C)에 도시된 바와 같이, 동작(706)에서 제거된다. 동작(708)에서, 도 7d의 구조(800D)에 도시된 바와 같이, 제1 기판(802)은 디-본딩 층(804)이 격자(806)로부터 릴리즈되도록, 열적 수단을 통해 제거된다. 동작(710)에서, 도 7e의 구조(800E)에 도시된 바와 같이, 도 7d의 구조(800D)는 제1 기판(802)이 본딩되어 있는 곳의 반대쪽 면에서 유리 기판(818)에 본딩된다.
[0040] 도 9는 투명한 기판에서 격자 구조를 직접적으로 에칭하는 방법(900)이다. 도 10a-도 10f는 방법(900)의 부분적인 개략적 예시들이다. 도 9 및 도 10a-도 10f는 아래에서 함께 참조된다.
[0041] 방법(900)에서, 동작(902)에서, 도 10a의 구조(1000A)에 도시된 바와 같이, 투명한 기판(1002) 상에 하드마스크(1004)가 형성된다. 투명한 기판(1002)은 유리, 폴리머, 또는 광학적으로 투명한 다른 재료들로 형성될 수 있다. 하드마스크(1004)는 TiN, TaN, Cr, 또는 다른 내에칭성 재료들로 형성될 수 있으며, 동작(902)에서 CVD, PVD, ALD, 또는 다른 방법들을 통해 10 nm 내지 50 nm의 두께로 형성된다. 동작(904)에서, 도 10b의 구조(1000B)에 도시된 바와 같이, 층(1006)을 생성하기 위해 NIL에 의해 패턴이 형성된다. 층(1006)은 복수의 메사들(1010) 및 골들(1012)로서 형성된다. 각각의 골(1012)의 최하부(1008)는 층(1006)의 재료의 잔류 층으로부터 형성된다. 실시예에 따라, 층(1006)은 저-굴절률 재료 또는 고-굴절률 재료일 수 있다. 도 10c에 도시된 구조(1000C)를 형성하기 위해, 동작(906)에서, 층(1006)은 하드마스크(1004)와 함께 에칭된다. 동작(906)에서 층(1006) 및 하드마스크(1004)를 에칭하는 것은 골들(1012)의 최하부(1014)에서 투명한 기판(1002)을 노출시킨다. 동작(908)에서, 도 10d의 구조(1000D)에 도시된 바와 같이, 층(1006)이 제거되어, 복수의 하드마스크 아일랜드들(1016)을 남긴다. 동작(910)에서, 도 10e의 구조(1000E)에 도시된 바와 같이, 투명한 기판(1002)이 에칭되어, 각진 메사들(1022)의 각각의 인접한 쌍 사이에 복수의 골들(1018)이 형성되어 있는 복수의 각진 메사들(1022)을 형성한다. 복수의 각진 메사들(1022) 중 각각의 각진 메사(1022)는 법평면(1024)과 각도(α)를 이룬다. 각각의 골(1018)의 최하부(1020)는 기판 재료이다. 동작(912)에서, 도 10f에 도시된 바와 같이, 하드마스크(1004)가 제거되어, 하드마스크 아일랜드들(1016)이 제거되고, 투명한 기판(1002)의 구조(1000F)가 남는다.
[0042] 도 11a-도 11c는 본 개시내용의 실시예들에 따라 도파관 결합기를 제조하는 데 사용되는 방법들의 흐름도들이다.
[0043] 도 11a는 본 개시내용의 실시예들에 따른, 도파관 결합기에서 사용될 수 있는 회절 격자를 형성하는 방법(1100A)을 도시한다. 동작(1102)에서, 실리콘(Si)으로 형성될 수 있는 제1 기판에 부착된 디-본딩 층 상에 패터닝된 타겟 층이 형성된다. 동작(1102)은 도 5 또는 도 7의 방법들(500 또는 700)의 일부 또는 엘리먼트들을 각각 포함할 수 있으며, 그 각각은 Si 기판 상에 패턴을 형성하고, 기판을 디-본딩하고, 그리고 유리, 플라스틱, 또는 다른 광학적으로 투명한 재료의 투명한 기판을 부착한다. 동작(1102)은, 실시예에 따라 고-굴절률 층 및 저-굴절률 층의 조합으로 형성될 수 있는 패터닝된 타겟 층의 전사를 포함한다. 일 예에서, 동작(1102)은 패터닝된 타겟 층을 투명한 기판의 제1 면에 전사하는 것을 포함한다. 동작(1104)에서, 투명한 기판의 제2 면은, 동작(1106)에서 도파관 결합기를 형성하기 위해, 예컨대 도 9의 방법(900)에 따라 패터닝된다.
[0044] 도 11b는 본 개시내용의 실시예들에 따른, 도파관 결합기에서 사용될 수 있는 하나 이상의 회절 격자들을 형성하는 방법(1100B)을 도시한다. 동작(1108)에서, 도 1 및 도 3의 방법들(100 및 300)에서 설명된 것과 유사하게, 패터닝된 타겟 층이 투명한 기판에 형성된다. 동작(1110)에서, 투명한 기판의 제2 면은, 동작(1112)에서 도파관 결합기를 형성하기 위해, 예컨대 도 9의 방법(900)에 따라 패터닝된다.
[0045] 도 11c는 본 개시내용의 실시예들에 따른, 도파관 결합기에서 사용될 수 있는 하나 이상의 회절 격자들을 형성하는 방법(1100C)을 도시한다. 동작(1114)에서, 유리 또는 폴리머로 형성될 수 있는 투명한 기판의 제1 면에 패터닝된 층이 형성되고, 동작(1114)은 도 9의 방법(900)에 따라 실행될 수 있다. 동작(1116)에서, 패터닝된 타겟 층은, 동작(1118)에서 도파관 결합기를 형성하기 위해, 도 1 및 도 3에 도시된 바와 같은 방법(100 또는 300)에 따라 투명한 기판의 제2 면 상에 형성된다.
[0046] 도 12는 도 11a-도 11c의 방법들을 통해 제조된 도파관 결합기 구조(1200)의 부분적인 개략적 예시이다. 도 12는, 도 1, 도 3, 도 5, 및 도 7의 방법들(100, 300, 500, 및 700)을 각각 포함하는 본 개시내용의 실시예들에 따라 형성된 투명한 기판(1202) 및 제1 격자 구조(grate structure)(1204)를 포함하는 도파관 결합기 구조(1200)를 도시한다. 제1 격자 구조(1204)는 도 12의 예에서, 각진 메사들(1208)을 포함하는 것으로 도시되며, 각진 메사들(1208) 각각은 법평면(1228)에 대해 각도(α)로 형성된다. 각도(α)는 20° 내지 70°일 수 있다. 각각의 각진 메사(1208)는 실시예에 따라 저-굴절률 재료 또는 고-굴절률 재료로 형성될 수 있다. 인접한 각진 메사들(1208)의 각각의 쌍 사이에 있는 복수의 골들(1210)이 재료를 포함하지 않는 것으로 도 12에 도시되어 있지만, 대안적인 실시예들에서, 골들(1210)은 저-굴절률 재료 또는 고-굴절률 재료로 충전된다. 각진 메사들(1208)이 저-굴절률 재료로 형성되는 경우, 골들(1210)은 고-굴절률 재료로 충전될 수 있고, 각진 메사들(1208)이 고-굴절률 재료로 형성되는 경우, 골들(1210)은 저-굴절률 재료로 충전될 수 있다. 각각의 각진 메사(1208)는, 폭(1212), 길이(1214), 및 인접한 각진 메사들(1218) 사이의 간격(1216)을 갖는다. 폭(1212), 길이(1214), 및 간격(1216) 각각은, 예시적인 도파관 결합기 구조(1200)에서, 각도들(α)과 마찬가지로 실질적으로 동일한 것으로 도시된다. 그러나, 다른 예들에서, 이러한 치수들 중 하나 이상은 개별적인 각진 메사들(1208) 사이에서 그리고 그들 간에, 또는 행들, 열들, 또는 이들의 조합들과 같은 그룹들 사이에서 그리고 그 그룹들 간에 변화할 수 있다.
[0047] 도파관 결합기 구조(1200)는 투명한 기판(1202)에 형성된 복수의 각진 메사들(1218)을 포함하는 제2 게이트 구조(1206)를 더 포함한다. 복수의 골들(1220)이 각진 메사들(1218)의 각각의 인접한 쌍 사이에 형성되고, 각진 메사들(1218)은 법평면(1228)에 대해 각도(β)로 형성된다. 각도(β)는 약 45° 이하일 수 있다. 각각의 각진 메사(1218)는 인접한 각진 메사(1218)로부터 거리(1222)에 형성되고, 폭(1226) 및 길이(1224)를 갖는다. 각진 메사들(1218) 사이의 거리들(1222)뿐만 아니라 폭(1226) 및 길이(1224)는 각진 메사들(1218) 사이에서 그리고 그들 간에 실질적으로 동일한 것으로 도시된다. 그러나, 대안적인 실시예들에서, 이러한 치수들 중 하나 이상은, 개별적인 각진 메사들(1218) 사이에서 그리고 그들 간에, 또는 행들, 열들, 또는 이들의 조합들과 같은 그룹들 사이에서 그리고 그 그룹들 간에 변화할 수 있다.
[0048] 따라서, 본원에서 논의된 도파관들 및 도파관 결합기들을 위한 시스템들 및 방법들을 사용하여, 넓은 범위의 DC(duty cycle)들(즉, 메사 폭 대 메사 피치의 비)을 갖는 도파관들 및 도파관 결합기들이 제조된다. 일 예에서, 임프린팅된 재료들의 수축의 난제는 낮은 굴절률 및 낮은 듀티 사이클 격자를 임프린팅함으로써 극복된다. 그런 다음, 임프린팅된 구조들은 고-굴절률 재료로 충전되어, 고-굴절률 격자 및 높은 듀티 사이클을 갖는 격자를 형성한다. 본원에서 논의된 회절 격자 형성의 예들은, 도파관들 및 도파관 결합기들에 포함된 회절 격자들을 형성하기 위해 본원의 다른 예들과 조합될 수 있다.
[0049] 본 발명의 교시들을 포함하는 다양한 실시예들이 본원에서 상세히 도시되고 설명되었지만, 당업자들은, 이들 교시들을 계속해서 포함하는 많은 다른 변화된 실시예들을 용이하게 안출할 수 있다.

Claims (15)

  1. 기판을 패터닝하는 방법으로서,
    기판의 제1 면(side) 상에 하드마스크 층을 형성하는 단계 ― 상기 기판은 투명한 재료로 형성되고 그리고 상기 기판의 폭을 따라 법평면(normal plane)에 의해 정의됨 ―;
    나노임프린트 리소그래피에 의해 상기 하드마스크 층 상에 패터닝된 층을 형성하는 단계;
    상기 기판의 제1 면을 노출시키기 위해 상기 패터닝된 층 및 상기 하드마스크 층을 에칭하는 단계;
    상기 패터닝된 층을 제거하는 단계;
    상기 기판의 제1 면에 제1 복수의 각진 메사(angled mesa)들을 형성하기 위해 상기 기판의 제1 면을 에칭하는 단계 ― 상기 제1 복수의 각진 메사들 중 각각의 각진 메사는 상기 법평면에 대해 20° 내지 70°의 각도로 에칭됨 ―; 및
    후속적으로, 상기 하드마스크 층을 제거하는 단계를 포함하는,
    기판을 패터닝하는 방법.
  2. 제1 항에 있어서,
    상기 기판의 제1 면 상에 하드마스크 층을 형성하는 단계는, CVD(chemical vapor deposition), PVD(physical vapor deposition), 또는 ALD(atomic layer deposition)를 사용하는 단계를 포함하는,
    기판을 패터닝하는 방법.
  3. 제1 항에 있어서,
    나노임프린트 리소그래피를 사용하여, 상기 기판의 제2 면 상에 패턴을 형성하는 단계를 더 포함하며,
    상기 기판의 제2 면 상의 패턴은 제2 복수의 각진 메사들을 포함하고, 상기 제2 복수의 각진 메사들은 상기 제1 복수의 각진 메사들과 상이한 각도로 있는,
    기판을 패터닝하는 방법.
  4. 회절 격자를 형성하는 방법으로서,
    타겟 스택 상에 하드마스크 층을 형성하는 단계 ― 상기 타겟 스택은 제1 기판의 제1 면 상에 형성됨 ―;
    상기 하드마스크 층에 복수의 개구들을 에칭하는 단계; 및
    상기 제1 기판의 제1 면 상의 타겟 스택에 제1 복수의 각진 메사들을 형성하기 위해 상기 타겟 스택을 에칭하는 단계를 포함하며,
    상기 제1 복수의 각진 메사들 중 각각의 각진 메사는 법평면에 대해 20° 내지 70°의 제1 각도로 에칭되는,
    회절 격자를 형성하는 방법.
  5. 제4 항에 있어서,
    상기 하드마스크 층을 형성하는 단계는 상기 하드마스크 층을 패턴으로서 증착하기 위해 NIL(nanoimprint lithography)를 사용하는 단계를 포함하며,
    상기 패턴은 복수의 메사들, 및 상기 메사들 사이에 있는 복수의 각진 골(trough)들을 포함하는,
    회절 격자를 형성하는 방법.
  6. 제4 항에 있어서,
    상기 제1 기판의 제2 면 상에 하드마스크 층을 형성하는 단계 ― 상기 제1 기판은 투명한 재료를 포함하고 그리고 상기 기판의 폭을 따라 법평면에 의해 정의됨 ―;
    나노임프린트 리소그래피에 의해, 상기 하드마스크 층 상에 패터닝된 층을 형성하는 단계;
    상기 제1 기판의 제2 면을 노출시키기 위해 상기 패터닝된 층 및 상기 하드마스크 층을 에칭하는 단계;
    상기 패터닝된 층을 제거하는 단계;
    상기 제1 기판의 제2 면을 에칭하는 단계; 및
    상기 에칭에 대한 응답으로, 상기 제1 기판의 제2 면에 제2 복수의 각진 메사들을 형성하는 단계를 더 포함하며,
    상기 제2 복수의 각진 메사들 중 각각의 각진 메사는 상기 법평면에 대해 20° 내지 70°의 제2 각도로 에칭되는,
    회절 격자를 형성하는 방법.
  7. 제4 항에 있어서,
    투명한 기판을 상기 타겟 스택에 부착하는 단계를 더 포함하는,
    회절 격자를 형성하는 방법.
  8. 제6 항에 있어서,
    상기 타겟 스택에 상기 제1 복수의 각진 메사들을 형성하는 것에 후속하여 상기 제1 기판을 제거하는 단계를 더 포함하며,
    상기 타겟 스택은 디-본딩 층을 통해 상기 제1 기판에 본딩되고,
    상기 기판을 제거하는 단계는 상기 디-본딩 층을 통해 상기 제1 기판을 상기 타겟 스택으로부터 분리시키는 단계를 포함하는,
    회절 격자를 형성하는 방법.
  9. 제6 항에 있어서,
    상기 제1 기판의 제2 면 상에 하드마스크 층을 형성하는 단계는 상기 하드마스크 층을 패턴으로서 증착하기 위해 NIL(nanoimprint lithography)를 사용하는 단계를 포함하며,
    상기 패턴은 복수의 메사들, 및 상기 메사들 사이에 있는 복수의 각진 골들을 포함하는,
    회절 격자를 형성하는 방법.
  10. 제6 항에 있어서,
    방향성 에칭을 사용하여 상기 타겟 스택 및 상기 기판의 제2 면 각각을 에칭하는 단계를 더 포함하는,
    회절 격자를 형성하는 방법.
  11. 제10 항에 있어서,
    상기 방향성 에칭은,
    이온 빔의 경로에 상기 타겟 스택의 제1 부분을 포지셔닝하는 것 ― 상기 이온 빔은 상기 제1 기판의 법평면에 대해 제1 각도를 이루고, 상기 타겟 스택의 제1 부분을 에칭하는 것은 상기 제1 복수의 각진 메사들을 상기 제1 각도로 형성하기 위해 상기 타겟 스택의 제1 부분을 상기 이온 빔에 노출시키는 것을 포함함 ―;
    상기 법평면에 수직인 중심 축을 중심으로 상기 제1 기판을 미리 결정된 회전 각도까지 회전시키는 것;
    상기 제1 기판을 상기 미리 결정된 회전 각도까지 회전시킨 후에 상기 이온 빔의 경로에 상기 타겟 스택의 제2 부분을 포지셔닝하는 것; 및
    상기 타겟 스택의 제2 부분을 상기 이온 빔에 노출시킴으로써 제3 복수의 메사들을 형성하기 위해 상기 타겟 스택의 제2 부분을 에칭하는 것을 포함하는,
    회절 격자를 형성하는 방법.
  12. 회절 격자들을 형성하는 방법으로서,
    타겟 스택 상에 하드마스크 층을 형성하는 단계 ― 상기 타겟 스택은 제1 기판의 제1 면 상에 형성됨 ―;
    상기 하드마스크 층에 복수의 개구들을 에칭하는 단계;
    상기 제1 기판의 제1 면 상의 타겟 스택에 제1 복수의 각진 메사들을 형성하기 위해 상기 타겟 스택을 에칭하는 단계 ― 상기 복수의 각진 메사들 중 각각의 각진 메사는 법평면에 대해 20° 내지 70°의 각도로 에칭됨 ―;
    상기 제1 기판의 제2 면 상에 하드마스크 층을 형성하는 단계 ― 상기 제1 기판은 상기 기판의 폭을 따라 법평면에 의해 정의됨 ―; 및
    나노임프린트 리소그래피에 의해, 상기 하드마스크 층 상에 패터닝된 층을 형성하는 단계를 포함하는,
    회절 격자들을 형성하는 방법.
  13. 제12 항에 있어서,
    상기 제1 기판의 제2 면을 노출시키기 위해 상기 패터닝된 층 및 상기 하드마스크 층을 에칭하는 단계;
    상기 패터닝된 층을 제거하는 단계;
    상기 제1 기판의 제2 면을 에칭하는 단계; 및
    상기 에칭에 대한 응답으로, 상기 제1 기판의 제2 면에 복수의 각진 메사들을 형성하는 단계를 더 포함하며,
    상기 복수의 각진 메사들 중 각각의 각진 메사는 상기 법평면에 대해 20° 내지 70°의 각도로 에칭되는,
    회절 격자들을 형성하는 방법.
  14. 제12 항에 있어서,
    상기 하드마스크 층을 형성하는 단계는 상기 하드마스크 층을 패턴으로서 증착하기 위해 NIL(nanoimprint lithography)를 사용하는 단계를 포함하며,
    상기 패턴은 복수의 메사들, 및 상기 메사들 사이에 있는 복수의 각진 골들을 포함하는,
    회절 격자들을 형성하는 방법.
  15. 제12 항에 있어서,
    상기 기판 상에 하드마스크 층을 형성하는 단계는, CVD(chemical vapor deposition), PVD(physical vapor deposition), 또는 ALD(atomic layer deposition)를 사용하는 단계를 포함하는,
    회절 격자들을 형성하는 방법.
KR1020217002777A 2018-06-28 2019-06-27 회절 격자들의 제조 KR102535740B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020237016781A KR102650642B1 (ko) 2018-06-28 2019-06-27 회절 격자들의 제조

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862691421P 2018-06-28 2018-06-28
US62/691,421 2018-06-28
US201862692286P 2018-06-29 2018-06-29
US62/692,286 2018-06-29
PCT/US2019/039615 WO2020006308A1 (en) 2018-06-28 2019-06-27 Fabrication of diffraction gratings

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020237016781A Division KR102650642B1 (ko) 2018-06-28 2019-06-27 회절 격자들의 제조

Publications (2)

Publication Number Publication Date
KR20210016062A true KR20210016062A (ko) 2021-02-10
KR102535740B1 KR102535740B1 (ko) 2023-05-26

Family

ID=68987556

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020237016781A KR102650642B1 (ko) 2018-06-28 2019-06-27 회절 격자들의 제조
KR1020217002777A KR102535740B1 (ko) 2018-06-28 2019-06-27 회절 격자들의 제조

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020237016781A KR102650642B1 (ko) 2018-06-28 2019-06-27 회절 격자들의 제조

Country Status (7)

Country Link
US (2) US11333896B2 (ko)
EP (1) EP3814840A4 (ko)
JP (2) JP7176013B2 (ko)
KR (2) KR102650642B1 (ko)
CN (2) CN112368639B (ko)
TW (1) TWI710016B (ko)
WO (1) WO2020006308A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020006308A1 (en) * 2018-06-28 2020-01-02 Applied Materials, Inc. Fabrication of diffraction gratings
US11111176B1 (en) * 2020-02-27 2021-09-07 Applied Materials, Inc. Methods and apparatus of processing transparent substrates
US11662524B2 (en) 2020-03-13 2023-05-30 Applied Materials, Inc. Forming variable depth structures with laser ablation
EP4147081A1 (en) * 2020-05-08 2023-03-15 Nil Technology ApS Multi-level structures and methods for manufacturing the same
TWI800844B (zh) * 2020-06-02 2023-05-01 國立臺灣大學 超穎介面急劇自聚焦光束產生裝置
EP4179381A1 (en) * 2020-07-09 2023-05-17 Applied Materials, Inc. Air-gap encapsulation of nanostructured optical devices
US11543584B2 (en) * 2020-07-14 2023-01-03 Meta Platforms Technologies, Llc Inorganic matrix nanoimprint lithographs and methods of making thereof with reduced carbon
US11487058B2 (en) * 2020-08-13 2022-11-01 Applied Materials, Inc. Method for manufacturing optical device structures
EP4020024A1 (en) 2020-12-22 2022-06-29 Paul Scherrer Institut Method for producing high aspect ratio fan-shaped optics
US11835763B2 (en) * 2021-10-22 2023-12-05 Northrop Grumman Systems Corporation Nanoimprinted photonic integrated circuits
US11892676B2 (en) * 2022-01-10 2024-02-06 Applied Materials, Inc. Self-aligned formation of angled optical device structures
TW202405489A (zh) * 2022-04-20 2024-02-01 美商應用材料股份有限公司 在製造光學元件結構中降低粗糙度之方法
WO2024084965A1 (ja) * 2022-10-18 2024-04-25 東京エレクトロン株式会社 回折格子の形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040013076A1 (en) * 2002-04-19 2004-01-22 Hiroyoshi Funato Diffraction grating, light source unit applying the same therein, and optical head device employing the same
US20100277803A1 (en) * 2006-12-14 2010-11-04 Nokia Corporation Display Device Having Two Operating Modes
US20150125976A1 (en) * 2012-06-08 2015-05-07 Nanogan Limited Selective sidewall growth of semiconductor material
US20160035539A1 (en) * 2014-07-30 2016-02-04 Lauri SAINIEMI Microfabrication

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1096807A (ja) * 1996-09-19 1998-04-14 Dainippon Printing Co Ltd ホログラフィック光学素子及びその作製方法
JP3877444B2 (ja) 1998-09-02 2007-02-07 富士通株式会社 回折格子
US6570753B2 (en) * 2001-05-25 2003-05-27 University Of Houston Capacitor and method of storing energy
JP3955066B2 (ja) * 2002-04-03 2007-08-08 東邦エンジニアリング株式会社 研磨パッドと該研磨パッドの製造方法および該研磨パッドを用いた半導体基板の製造方法
JP4478398B2 (ja) * 2002-04-19 2010-06-09 株式会社リコー 偏光光学素子、光学素子ユニット、光ヘッド装置及び光ディスクドライブ装置
US6716737B2 (en) * 2002-07-29 2004-04-06 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
JP2005004068A (ja) 2003-06-13 2005-01-06 Dainippon Printing Co Ltd スラント凹凸パターンの形成方法及びスラント凹凸パターンを有する基板
JP4251967B2 (ja) * 2003-11-13 2009-04-08 株式会社リコー 偏光回折光学素子、光ピックアップ及び光ディスクドライブ装置
US7670758B2 (en) * 2004-04-15 2010-03-02 Api Nanofabrication And Research Corporation Optical films and methods of making the same
US20050275944A1 (en) * 2004-06-11 2005-12-15 Wang Jian J Optical films and methods of making the same
JP4336665B2 (ja) * 2005-05-12 2009-09-30 株式会社エンプラス 光学素子およびこれを備えた光ピックアップ装置
JP5266059B2 (ja) 2005-11-18 2013-08-21 ナノコンプ オイ リミテッド 回折格子の製造方法
JP2007316270A (ja) 2006-05-25 2007-12-06 Sony Corp 光学部品の製造方法、位相差素子および偏光子
JP5724213B2 (ja) * 2010-05-13 2015-05-27 セイコーエプソン株式会社 検出装置
US20120257490A1 (en) * 2011-04-07 2012-10-11 Seagate Technology Llc Gratings For Waveguide Coupling
KR101966622B1 (ko) 2012-04-05 2019-04-09 삼성전자주식회사 나노 임프린트 리소그래피용 템플리트의 제조 및 보정 방법
CN103675969B (zh) * 2013-12-04 2016-01-20 中国科学院上海光学精密机械研究所 高效率斜双层光栅
US20160033784A1 (en) * 2014-07-30 2016-02-04 Tapani Levola Optical Components
WO2016133161A1 (ja) 2015-02-20 2016-08-25 日本碍子株式会社 光学素子の製造方法
JP6580705B2 (ja) 2015-04-20 2019-09-25 ボード・オブ・リージエンツ，ザ・ユニバーシテイ・オブ・テキサス・システム 大面積多層ナノ構造体の加工
JP6813666B2 (ja) 2016-08-22 2021-01-13 マジック リープ， インコーポレイテッドＭａｇｉｃ Ｌｅａｐ，Ｉｎｃ． 多層回折接眼レンズ
JP7179063B6 (ja) 2017-11-29 2022-12-16 アプライド マテリアルズ インコーポレイテッド 導波結合器のダイレクトエッチング製造の方法
US10845596B2 (en) * 2018-01-23 2020-11-24 Facebook Technologies, Llc Slanted surface relief grating for rainbow reduction in waveguide display
US10302826B1 (en) 2018-05-30 2019-05-28 Applied Materials, Inc. Controlling etch angles by substrate rotation in angled etch tools
WO2020006308A1 (en) * 2018-06-28 2020-01-02 Applied Materials, Inc. Fabrication of diffraction gratings
KR20210094116A (ko) * 2018-12-17 2021-07-28 어플라이드 머티어리얼스, 인코포레이티드 광학 디바이스 제작을 위한 전자 빔 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040013076A1 (en) * 2002-04-19 2004-01-22 Hiroyoshi Funato Diffraction grating, light source unit applying the same therein, and optical head device employing the same
US20100277803A1 (en) * 2006-12-14 2010-11-04 Nokia Corporation Display Device Having Two Operating Modes
US20150125976A1 (en) * 2012-06-08 2015-05-07 Nanogan Limited Selective sidewall growth of semiconductor material
US20160035539A1 (en) * 2014-07-30 2016-02-04 Lauri SAINIEMI Microfabrication

Also Published As

Publication number Publication date
CN118732110A (zh) 2024-10-01
JP2021530862A (ja) 2021-11-11
EP3814840A4 (en) 2022-03-23
US20220276498A1 (en) 2022-09-01
KR102535740B1 (ko) 2023-05-26
EP3814840A1 (en) 2021-05-05
KR20230070541A (ko) 2023-05-23
TWI710016B (zh) 2020-11-11
JP7176013B2 (ja) 2022-11-21
CN112368639A (zh) 2021-02-12
US11733533B2 (en) 2023-08-22
US11333896B2 (en) 2022-05-17
TW202002047A (zh) 2020-01-01
KR102650642B1 (ko) 2024-03-21
JP2023022053A (ja) 2023-02-14
US20200004029A1 (en) 2020-01-02
JP7512349B2 (ja) 2024-07-08
WO2020006308A1 (en) 2020-01-02
CN112368639B (zh) 2024-07-09

Similar Documents

Publication Publication Date Title
KR102650642B1 (ko) 회절 격자들의 제조
US7348650B2 (en) Element having microstructure and manufacturing method thereof
FI128376B (en) Process for the preparation of a diffractive grating with varying efficiency and a diffraction grating
JP5742517B2 (ja) サンプルドグレーティングの形成方法及び半導体レーザの製造方法
US7727410B2 (en) Process for formation of three-dimensional photonic crystal
EP2788811A1 (en) Control of light wavefronts
TW202219629A (zh) 具有多層繞射光學元件薄膜塗層的光學元件以及製造其之方法
US9874694B2 (en) Production method for mounting structure for grating elements
US20050191467A1 (en) Optical retardation plate and method of manufacturing the same
JP7143974B2 (ja) 高さ調整された光回折格子を製造する方法
JP2006106749A (ja) 波長フィルターの下部クラッド層のパターン作製用モールド及び導波管型波長フィルターの製造方法（ｍｅｔｈｏｄｏｆｍａｎｕｆａｃｔｕｒｉｎｇｍｏｌｄｆｏｒｐａｔｔｅｒｎｉｎｇｌｏｗｅｒｃｌａｄｄｉｎｇｌａｙｅｒｏｆｗａｖｅｌｅｎｇｔｈｆｉｌｔｅｒａｎｄｏｆｍａｎｕｆａｃｔｕｒｉｎｇｗａｖｅｇｕｉｄｅ−ｔｙｐｅｗａｖｅｌｅｎｇｔｈｆｉｌｔｅｒｕｓｉｎｇｔｈｅｍｏｌｄ）
JP2005037872A (ja) 光学素子およびそれを備えた光回路並びに光分波器
US20080283487A1 (en) Process for producing three-dimensional photonic crystal and the three-dimensional photonic crystal
US20170343708A1 (en) Manufacturing method for optical element
EP2199837B1 (en) A dispersion grating
JP2023533516A (ja) ナノ構造光学装置の空隙のカプセル化
JPH1130711A (ja) 回折光学素子及びその製造方法及び光学機器
JP2000329953A (ja) フォトニック結晶及びその作製方法
JP2024522897A (ja) 金属－誘電体ストライプ配列に基づく超解像レンズの調製方法および使用
WO2016132816A1 (ja) 光学デバイスの製造方法
TW200413757A (en) Optical device having surface grating and fabrication method thereof
JP2003215361A (ja) 光機能素子およびその製造方法
JPH08101320A (ja) 微小構造体およびその作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant