KR20210003046A - 에칭 방법 및 플라즈마 처리 장치 - Google Patents

에칭 방법 및 플라즈마 처리 장치 Download PDF

Info

Publication number
KR20210003046A
KR20210003046A KR1020200076587A KR20200076587A KR20210003046A KR 20210003046 A KR20210003046 A KR 20210003046A KR 1020200076587 A KR1020200076587 A KR 1020200076587A KR 20200076587 A KR20200076587 A KR 20200076587A KR 20210003046 A KR20210003046 A KR 20210003046A
Authority
KR
South Korea
Prior art keywords
annular member
substrate
space
dielectric constant
etching
Prior art date
Application number
KR1020200076587A
Other languages
English (en)
Inventor
후미아키 아리요시
마사노리 아사하라
슌스케 아이자와
šœ스케 아이자와
아키히토 후시미
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20210003046A publication Critical patent/KR20210003046A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

본 발명은, 기판의 외주부의 에칭 특성을 개선하는 것을 목적으로 한다.
지지대에 배치된 기판의 주위에 환형 부재를 갖는 플라즈마 처리 장치에 의해 실행되는 에칭 방법으로서, 상기 환형 부재는, 제1 환형 부재와, 상기 제1 환형 부재보다 외측에 배치되는 제2 환형 부재로 분할되고, 상기 제1 환형 부재의 적어도 일부는, 상기 기판의 외주부의 하면과 상기 지지대의 상면 사이의 공간에 배치되며, 상기 제2 환형 부재의 소모량에 따라, 상기 제1 환형 부재에 의해 상기 공간의 유전율을 조정하는 공정과, 상기 기판을 에칭하는 공정을 갖는 에칭 방법이 제공된다.

Description

에칭 방법 및 플라즈마 처리 장치{ETCHING METHOD AND PLASMA PROCESSING APPARATUS}
본 개시는, 에칭 방법 및 플라즈마 처리 장치에 관한 것이다.
반도체 디바이스의 제조 공정에서, 플라즈마 처리 장치는 처리 가스를 여기시킴으로써 플라즈마를 생성한다. 생성된 플라즈마를 이용하여 기판에 에칭 처리를 행할 때의 에칭 특성의 면내 균일성의 요구가 높아지고 있다.
특허문헌 1은, 에칭 특성의 면내 균일성을 향상시키기 위해, 기판의 주연부 이면측에 대한 디포지션(부생성물)의 발생을 저감할 수 있는 포커스링 및 플라즈마 처리 장치를 제안하고 있다.
[특허문헌 1] 일본 특허 공개 제2005-277369호 공보
기판 상에 형성된 막종(膜種) 또는 에칭 조건에 따라 기판 상의 에칭 특성의 거동은 다양하다. 따라서, 다양한 조건에 따라 에칭 특성의 면내 균일성을 얻을 필요가 있고, 특히 기판의 외주부의 에칭 특성을 조정 가능한 기술이 요구되고 있다.
본 개시는, 기판의 외주부의 에칭 특성을 개선할 수 있는 에칭 방법 및 플라즈마 처리 장치를 제공한다.
본 개시의 일 양태에 따르면, 지지대에 배치된 기판의 주위에 환형 부재를 갖는 플라즈마 처리 장치에 의해 실행되는 에칭 방법으로서, 상기 환형 부재는, 제1 환형 부재와, 상기 제1 환형 부재보다 외측에 배치되는 제2 환형 부재로 분할되고, 상기 제1 환형 부재의 적어도 일부는, 상기 기판의 외주부의 하면과 상기 지지대의 상면 사이의 공간에 배치되며, 상기 제2 환형 부재의 소모량에 따라, 상기 제1 환형 부재에 의해 상기 공간의 유전율을 조정하는 공정과, 상기 기판을 에칭하는 공정을 갖는 에칭 방법이 제공된다.
일 측면에 따르면, 기판의 외주부의 에칭 특성을 개선할 수 있다.
도 1은 일 실시형태에 따른 플라즈마 처리 장치의 일례를 나타낸 단면 모식도.
도 2는 일 실시형태에 따른 정전 척 및 환형 부재의 분할 구조를 나타낸 도면.
도 3은 임피던스의 조정을 설명하기 위한 도면.
도 4는 일 실시형태에 따른 환형 부재의 분할 구조에 의한 플라즈마 제어의 일례를 나타낸 도면.
도 5는 일 실시형태에 따른 환형 부재의 분할 구조에 의한 틸팅 각도의 측정 결과예를 나타낸 도면.
도 6은 일 실시형태에 따른 제2 환형 부재의 소모량에 따른 플라즈마 제어의 일례를 나타낸 도면.
도 7은 일 실시형태에 따른 제2 환형 부재의 소모량에 따른 플라즈마 제어의 일례를 나타낸 도면.
도 8은 일 실시형태의 변형예 1에 따른 환형 부재의 분할 구조를 나타낸 도면.
도 9는 일 실시형태의 변형예 1에 따른 제1 환형 부재의 재료의 일례를 나타낸 도면.
도 10은 일 실시형태의 변형예 2에 따른 환형 부재의 분할 구조를 나타낸 도면.
이하, 도면을 참조하여 본 개시를 실시하기 위한 형태에 대해서 설명한다. 각 도면에서, 동일 구성 부분에는 동일 부호를 붙히고, 중복된 설명을 생략하는 경우가 있다.
[플라즈마 처리 장치]
일 실시형태에 따른 플라즈마 처리 장치(1)에 대해서, 도 1을 이용하여 설명한다. 도 1은 일 실시형태에 따른 플라즈마 처리 장치(1)의 일례를 나타낸 단면 모식도이다.
플라즈마 처리 장치(1)는, 챔버(10)를 구비한다. 챔버(10)는, 그 속에 내부 공간(10s)을 제공한다. 챔버(10)는 챔버 본체(12)를 포함한다. 챔버 본체(12)는, 대략 원통 형상을 갖는다. 챔버 본체(12)는, 예컨대 알루미늄으로 형성된다. 챔버 본체(12)의 내벽면 상에는, 내부식성을 갖는 막이 설치되어 있다. 상기 막은, 산화알루미늄, 산화이트륨 등의 세라믹스여도 좋다.
챔버 본체(12)의 측벽에는, 통로(12p)가 형성되어 있다. 기판(W)은, 통로(12p)를 통해 내부 공간(10s)과 챔버(10) 외부 사이에서 반송된다. 통로(12p)는, 챔버 본체(12)의 측벽을 따라 설치되는 게이트 밸브(12g)에 의해 개폐된다.
챔버 본체(12)의 바닥부 상에는, 지지부(13)가 설치되어 있다. 지지부(13)는, 절연 재료로 형성되고, 대략 원통 형상을 갖는다. 지지부(13)는, 내부 공간(10s) 중에서, 챔버 본체(12)의 바닥부로부터 위쪽으로 연장되어 있다. 지지부(13)는, 상부에 지지대(14)를 갖는다. 지지대(14)는, 내부 공간(10s) 내에서, 기판(W)을 지지하도록 구성되어 있다.
지지대(14)는, 하부 전극(18) 및 정전 척(20)을 갖는다. 지지대(14)는, 전극 플레이트(16)를 더 가질 수 있다. 전극 플레이트(16)는, 알루미늄 등의 도체로 형성되며, 대략 원반 형상을 갖는다. 하부 전극(18)은, 전극 플레이트(16) 상에 설치되어 있다. 하부 전극(18)은, 알루미늄 등의 도체로 형성되며, 대략 원반 형상을 갖는다. 하부 전극(18)은, 전극 플레이트(16)에 전기적으로 접속되어 있다.
정전 척(20)은, 하부 전극(18) 상에 설치되고, 정전 척(20)의 상면에 기판(W)이 배치된다. 정전 척(20)은, 본체 및 전극을 갖는다. 정전 척(20)의 본체는, 대략 원반 형상을 가지며, 유전체로 형성된다. 정전 척(20)의 전극은, 막형의 전극이며, 정전 척(20)의 본체 내에 설치되어 있다. 정전 척(20)의 전극은, 스위치(20s)를 통해 직류 전원(20p)에 접속되어 있다. 정전 척(20)의 전극에 직류 전원(20p)으로부터의 전압이 인가되면, 정전 척(20)과 기판(W) 사이에 정전인력이 발생한다. 그 정전인력에 의해, 기판(W)이 정전 척(20)에 유지된다.
하부 전극(18)의 주연부 상에는, 기판(W)의 에지를 둘러싸도록, 환형 부재(26)가 배치된다. 환형 부재(26)는 에지링 또는 포커스링이라고도 불린다. 환형 부재(26)는, 기판(W)에 대한 플라즈마 처리의 면내 균일성을 향상시킨다. 환형 부재(26)는, 실리콘, 탄화실리콘 또는 석영 등으로 형성될 수 있다. 환형 부재(26)의 주위로서, 지지부(13) 위에는 커버링(15)이 배치된다.
하부 전극(18)의 내부에는, 유로(18f)가 형성되어 있다. 유로(18f)에는, 챔버(10)의 외부에 설치되어 있는 칠러 유닛(22)으로부터 배관(22a)을 통해 온도 조정용 열교환 매체(예컨대 냉매)가 공급된다. 유로(18f)에 공급된 열교환 매체는, 배관(22b)을 통해 칠러 유닛으로 되돌아간다. 플라즈마 처리 장치(1)에서는, 정전 척(20) 상에 배치된 기판(W)의 온도가, 열교환 매체와 하부 전극(18)의 열교환에 의해, 조정된다.
플라즈마 처리 장치(1)에는, 가스 공급 라인(24)이 설치되어 있다. 가스 공급 라인(24)은, 전열 가스 공급 기구로부터의 전열 가스(예컨대 He 가스)를, 정전 척(20)의 상면과 기판(W)의 이면 사이에 공급한다.
플라즈마 처리 장치(1)는, 상부 전극(30)을 더 구비한다. 상부 전극(30)은, 지지대(14)의 위쪽에 설치되어 있다. 상부 전극(30)은, 부재(32)를 통해, 챔버 본체(12)의 상부에 지지되어 있다. 부재(32)는, 절연성을 갖는 재료로 형성된다. 상부 전극(30)과 부재(32)는, 챔버 본체(12)의 상부 개구를 폐쇄하고 있다.
상부 전극(30)은, 천판(34) 및 지지체(36)를 포함할 수 있다. 천판(34)의 하면은, 내부 공간(10s) 측의 하면이며, 내부 공간(10s)을 구획한다. 천판(34)은, 발생하는 주울열이 적은 저저항의 도전체 또는 반도체로 형성될 수 있다. 천판(34)은, 천판(34)을 그 판두께 방향으로 관통하는 복수의 가스 토출 구멍(34a)을 갖는다.
지지체(36)는, 천판(34)을 착탈 가능하게 지지한다. 지지체(36)는, 알루미늄 등의 도전성 재료로 형성된다. 지지체(36)의 내부에는, 가스 확산실(36a)이 마련되어 있다. 지지체(36)는, 가스 확산실(36a)로부터 아래쪽으로 연장되는 복수의 가스 구멍(36b)을 갖는다. 복수의 가스 구멍(36b)은, 복수의 가스 토출 구멍(34a)으로 각각 연통하고 있다. 지지체(36)에는, 가스 도입구(36c)가 형성되어 있다. 가스 도입구(36c)는, 가스 확산실(36a)에 접속되어 있다. 가스 도입구(36c)에는, 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는, 가스 공급부(GS)가 접속되어 있다. 가스 공급부(GS)는, 가스 소스군(40), 밸브군(41), 유량 제어기군(42) 및 밸브군(43)을 포함한다. 가스 소스군(40)은, 밸브군(41), 유량 제어기군(42) 및 밸브군(43)을 통해 가스 공급관(38)에 접속되어 있다. 가스 소스군(40)은, 복수의 가스 소스를 포함하고 있다. 밸브군(41) 및 밸브군(43)의 각각은, 복수의 개폐 밸브를 포함하고 있다. 유량 제어기군(42)은, 복수의 유량 제어기를 포함하고 있다. 유량 제어기군(42)의 복수의 유량 제어기의 각각은, 매스 플로우 컨트롤러 또는 압력 제어식 유량 제어기이다. 가스 소스군(40)의 복수의 가스 소스의 각각은, 밸브군(41)의 대응 개폐 밸브, 유량 제어기군(42)의 대응 유량 제어기, 및 밸브군(43)의 대응 개폐 밸브를 통해, 가스 공급관(38)에 접속되어 있다.
플라즈마 처리 장치(1)에서는, 챔버 본체(12)의 내벽면 및 지지부(13)의 외주를 따라, 실드(46)가 착탈 가능하게 설치되어 있다. 실드(46)는, 챔버 본체(12)에 반응 부생성물이 부착되는 것을 방지한다. 실드(46)는, 예컨대, 알루미늄으로 형성된 모재의 표면에 내부식성을 갖는 막을 형성함으로써 구성된다. 내부식성을 갖는 막은, 산화이트륨 등의 세라믹스로 형성될 수 있다.
지지부(13)와 챔버 본체(12)의 측벽 사이에는, 배플 플레이트(48)가 설치되어 있다. 배플 플레이트(48)는, 예컨대, 알루미늄으로 형성된 모재의 표면에 내부식성을 갖는 막(산화이트륨 등의 막)을 형성함으로써 구성된다. 배플 플레이트(48)에는, 복수의 관통 구멍이 형성되어 있다. 배플 플레이트(48)의 아래쪽, 또한, 챔버 본체(12)의 바닥부에는, 배기구(12e)가 설치되어 있다. 배기구(12e)에는, 배기관(52)을 통해 배기 장치(50)가 접속되어 있다. 배기 장치(50)는, 압력 조정 밸브 및 터보 분자 펌프 등의 진공 펌프를 포함한다.
플라즈마 처리 장치(1)는, 제1 고주파 전원(61) 및 제2 고주파 전원(62)을 구비하고 있다. 제1 고주파 전원(61)은, 제1 고주파 전력을 발생하는 전원이다. 제1 고주파 전력은, 플라즈마의 생성에 적합한 주파수를 갖는다. 제1 고주파 전력의 주파수는, 예컨대 27 MHz∼100 MHz 범위 내의 주파수이다. 제1 고주파 전원(61)은, 정합기(63) 및 전극 플레이트(16)를 통해 하부 전극(18)에 접속되어 있다. 정합기(63)는, 제1 고주파 전원(61)의 출력 임피던스와 부하측[하부 전극(18)측]의 임피던스를 정합시키기 위한 회로를 갖는다. 또한, 제1 고주파 전원(61)은, 정합기(63)를 통해 상부 전극(30)에 접속되어도 좋다. 제1 고주파 전원(61)은, 일례의 플라즈마 생성부를 구성하고 있다.
제2 고주파 전원(62)은, 제2 고주파 전력을 발생하는 전원이다. 제2 고주파 전력은, 제1 고주파 전력의 주파수보다 낮은 주파수를 갖는다. 제1 고주파 전력과 함께 제2 고주파 전력이 이용되는 경우에는, 제2 고주파 전력은 기판(W)에 이온을 인입하기 위한 바이어스 전압용 고주파 전력으로서 이용된다. 제2 고주파 전력의 주파수는, 예컨대 400 kHz∼13.56 MHz 범위 내의 주파수이다. 제2 고주파 전원(62)은, 정합기(64) 및 전극 플레이트(16)를 통해 하부 전극(18)에 접속되어 있다. 정합기(64)는, 제2 고주파 전원(62)의 출력 임피던스와 부하측[하부 전극(18)측]의 임피던스를 정합시키기 위한 회로를 갖는다.
또한, 제1 고주파 전력을 이용하지 않고, 제2 고주파 전력을 이용하여, 즉, 단일의 고주파 전력만을 이용하여 플라즈마를 생성하여도 좋다. 이 경우에는, 제2 고주파 전력의 주파수는, 13.56 MHz보다 큰 주파수, 예컨대 40 MHz여도 좋다. 또한, 이 경우, 플라즈마 처리 장치(1)는, 제1 고주파 전원(61) 및 정합기(63)를 구비하지 않아도 좋고, 제2 고주파 전원(62)은, 일례의 플라즈마 생성부를 구성하고 있다.
플라즈마 처리 장치(1)에서 가스가, 가스 공급부로부터 내부 공간(10s)으로 공급되어, 플라즈마를 생성한다. 또한, 제1 고주파 전력 및/또는 제2 고주파 전력이 공급됨으로써, 상부 전극(30)과 하부 전극(18) 사이에서 고주파 전계가 생성된다. 생성된 고주파 전계가 플라즈마를 생성한다.
플라즈마 처리 장치(1)는, 상부 전극(30)에 접속되는 전원을 구비하여도 좋다. 전원은, 내부 공간(10s) 내에 존재하는 양이온을 천판(34)에 인입하기 위한 전압을, 상부 전극(30)에 인가한다.
플라즈마 처리 장치(1)는, 제어부(80)를 더 구비할 수 있다. 제어부(80)는, 프로세서, 메모리 등의 기억부, 입력 장치, 표시 장치, 신호의 입출력 인터페이스 등을 구비하는 컴퓨터일 수 있다. 제어부(80)는, 플라즈마 처리 장치(1)의 각부를 제어한다. 제어부(80)에서는, 입력 장치를 이용하여, 오퍼레이터가 플라즈마 처리 장치(1)를 관리하기 위해 커맨드의 입력 조작 등을 행할 수 있다. 또한, 제어부(80)에서는, 표시 장치에 의해, 플라즈마 처리 장치(1)의 가동 상황을 가시화하여 표시할 수 있다. 또한, 기억부에는, 제어 프로그램 및 레시피 데이터가 저장되어 있다. 제어 프로그램은, 플라즈마 처리 장치(1)에서 각종 처리를 실행하기 위해, 프로세서에 의해 실행된다. 프로세서가, 제어 프로그램을 실행하고, 레시피 데이터에 따라 플라즈마 처리 장치(1)의 각부를 제어한다.
[정전 척 및 환형 부재의 분할 구조]
이하, 정전 척 및 환형 부재의 분할 구조에 대해서 상세히 설명한다. 이하의 설명에서는, 도 1과 함께, 도 2를 참조한다. 도 2는 일 실시형태에 따른 정전 척 및 환형 부재(26)의 분할 구조를 나타낸 도면이다. 도 2에서는, 정전 척(20A) 상에 환형 부재(26)가 탑재되어 있는 상태가 도시되어 있다. 도 2에 도시된 정전 척(20A)은, 플라즈마 처리 장치(1)의 정전 척(20)으로서 이용될 수 있다.
정전 척(20A)은, 본체를 갖는다. 정전 척(20A)의 본체는, 대략 원반 형상을 갖고 있다. 정전 척(20A)의 본체는, 유전체 재료로 형성되어 있다. 정전 척(20A)의 본체는, 제1 영역(20a), 제2 영역(20b) 및 제3 영역(20c)을 포함하고 있다.
제1 영역(20a)은, 대략 원반 형상을 갖는 영역이다. 제1 영역(20a)은, 제1 상면(201)을 갖는다. 제1 영역(20a)은, 제1 상면(201)에 배치되는 기판(W)을 유지하도록 구성된다. 제1 영역(20a)의 직경은, 기판(W)의 직경보다 작다.
정전 척(20A)은, 전극(20d)을 더 갖고 있다. 전극(20d)은, 막형의 전극이다. 전극(20d)은, 제1 영역(20a) 내에 설치되어 있다. 전극(20d)은, 스위치(20s)를 통해 직류 전원(20p)에 접속되어 있다(도 1 참조). 전극(20d)에 직류 전원(20p)으로부터의 전압이 인가되면, 제1 영역(20a)과 기판(W) 사이에서 정전인력이 발생한다. 발생한 정전인력에 의해, 기판(W)은, 제1 영역(20a)으로 끌어당겨지고, 제1 영역(20a)에 의해 유지된다.
제2 영역(20b)은, 고리 형상을 갖는 영역이다. 제2 영역(20b)은, 제1 영역(20a)과 중심 축선(도 2에서는, 축선 AX)을 공유하고 있다. 제2 영역(20b)은, 제1 영역(20a)을 둘러싸도록, 그 중심 축선에 대하여 둘레 방향으로 연장되어 있다. 제2 영역(20b)은, 제2 상면(202)을 갖고 있다. 제2 영역(20b)은, 제2 상면(202)에 탑재되는 환형 부재(26)를 지지하도록 구성되어 있다.
제3 영역(20c)은, 제1 영역(20a)과 제2 영역(20b) 사이에 설치되어 있다. 제3 영역(20c)은, 제1 영역(20a), 제2 영역(20b) 및 제3 영역(20c)을 일체화하도록 제1 영역(20a)과 제2 영역(20b)에 접속되어 있다. 즉, 정전 척(20A)의 본체는, 일체화되어 있다. 정전 척(20A)의 본체, 즉, 제1 영역(20a), 제2 영역(20b), 및 제3 영역(20c)은, 단일의 유전체 재료로 형성될 수 있다. 즉, 제1 영역(20a), 제2 영역(20b) 및 제3 영역(20c)을 구성하는 유전체 재료는, 동일할 수 있다. 예컨대, 정전 척(20A)의 본체는, 산화알루미늄, 질화알루미늄이라고 하는 세라믹스로 형성될 수 있다. 이 정전 척(20A)에서는, 제2 영역(20b)의 두께와 제3 영역(20c)의 두께는, 서로 같다.
제1 영역(20a)과 제2 영역(20b)은, 이들 사이에 공간(20g)을 제공하고 있다. 제1 상면(201)과 제2 상면(202)은, 공간(20g)에 의해 서로 분리되어 있다. 공간(20g)은, 제1 영역(20a) 및 제2 영역(20b)의 중심 축선(도 2에서는, 축선 AX)에 대하여 둘레 방향으로 연장되어 있다. 공간(20g)은, 정전 척(20A)에서는 홈이며, 제1 영역(20a)과 제2 영역(20b) 사이, 또한, 제3 영역(20c) 상에 제공되어 있다. 전술한 바와 같이, 제1 영역(20a)의 직경은, 기판(W)의 직경보다 작다. 따라서, 기판(W)이 제1 상면(201) 상에 배치되어 있는 상태에서는, 기판(W)의 에지는, 공간(20g) 상에 위치한다. 단, 공간(20g)은 설치되지 않아도 좋다. 즉, 제2 환형 부재(26b)의 측면 하부에 단차가 설치되지 않아도 좋다.
환형 부재(26)는, 고리 형상을 갖는 부재이다. 환형 부재(26)는, 제1 환형 부재(26a)와, 제1 환형 부재(26a)보다 외측에 배치되는 제2 환형 부재(26b)로 분할되어 있다.
제1 환형 부재(26a) 및 제2 환형 부재(26b)는, 고리 형상을 갖는다. 제1 환형 부재(26a)의 내경 및 외경은, 기판(W)의 직경보다 작다. 제1 환형 부재(26a)는, 제2 환형 부재(26b)와 중심 축선(도 2에서는 축선 AX)을 공유하고 있다.
도 2의 예에서는, 제1 환형 부재(26a)는, 정전 척(20A)의 제3 영역(20c) 상에 탑재된다. 또한, 제1 환형 부재(26a)는, 정전 척(20A)에 의해 제공된 공간(20g) 내에 수용된다. 즉, 제1 환형 부재(26a)의 전부가, 공간(20g)에 노출되는 기판(W)의 외주부의 하면과 제3 영역(20c)의 상면 사이의 공간(A)에 배치되어 있다. 단, 제1 환형 부재(26a)의 적어도 일부가, 공간(A)에 배치되어도 좋다.
또한, 정전 척(20)은, 기판(W)이 배치되는 제1 영역(20a)과, 제2 환형 부재(26b)가 배치되는 제2 영역(20b)이 분리되어 있어도 좋다. 이 경우, 제3 영역(20c)은, 제1 영역(20a)의 외주측 및 제2 영역(20b)의 내주측, 혹은, 제2 영역(20b)의 내주측에만 형성된다. 이 경우, 제1 환형 부재(26a)의 적어도 일부가, 기판(W)의 외주부의 하면과 하부 전극(18)의 상면 사이의 공간(A)에 배치된다.
제1 환형 부재(26a)의 재질은, 한정되지 않지만, 석영, 세라믹스, 수지, 실리콘 또는 실리콘 탄화물 중 어느 하나여도 좋다. 제1 환형 부재(26a)의 재질이 세라믹스인 경우, 제1 환형 부재(26a)는, 알루미나, 지르코니아 또는 코디어라이트 중 어느 하나여도 좋다. 제1 환형 부재(26a)의 재질이 수지인 경우, 제1 환형 부재(26a)는, PTFE, PEEK 중 어느 하나여도 좋다.
제2 환형 부재(26b)는, 정전 척(20A)의 제2 영역(20b) 상에 탑재된다. 제2 환형 부재(26b)의 재질은, 한정되지 않지만, 실리콘, 실리콘 탄화물 또는 석영 등으로 형성될 수 있다. 기판(W)은, 그 에지 영역이 제1 환형 부재(26a) 상에 위치하도록, 정전 척(20A) 상에 배치된다. 기판(W)의 단면은, 제1 환형 부재(26a)의 외측 단면보다 외측에 위치하고 있지만, 이것에 한정되지 않고, 제1 환형 부재(26a)의 외측 단면과 동일하거나 또는 외측 단면보다 내측에 위치하여도 좋다.
공간(A)의 임피던스는, 기판(W)의 외주부의 플라즈마 밀도에 영향을 미치는 것을 알 수 있다. 예컨대 도 5의 (a)에 도시된 일체화된 환형 부재(27)에서는 기판(W)의 외주부만의 에칭 특성을 제어하기는 어렵다.
이것에 대하여, 본 실시형태에 따른 플라즈마 처리 장치(1)의 환형 부재(26)는, 도 2에 도시된 기판(W)의 외주부의 하면과 정전 척(20)의 상면 사이의 공간(A)에, 제2 환형 부재(26b)와 분리된 제1 환형 부재(26a)를 수용하는 구조를 갖는다. 그리고, 기판(W)의 외주부의 에칭 특성을 개선하기 위해, 제1 환형 부재(26a)의 유전율을 최적화하여, 기판(W) 아래의 공간(A)에서의 임피던스를 최적화한다. 이것에 의해, 기판(W)의 외주부의 플라즈마 밀도를 제어함으로써, 기판(W)의 최외주의 에칭 특성을 개선한다. 이것에 의해, 기판(W)의 에칭의 면내 균일성을 향상시킬 수 있다.
여기서, 도 3을 참조하여, 제1 환형 부재(26a)에 의한 임피던스의 조정에 대해서 설명한다. 제1 환형 부재(26a)와 기판(W)과의 간격(진공 구간의 거리)을 d(m), 제1 환형 부재(26a)의 표면적을 S(㎡), 제1 환형 부재(26a)의 유전율을 εr(F/m), 진공의 유전율을 ε0(F/m)으로 했을 때, 다음 식 (1)이 성립된다.
C=ε0×εr×S/d···(1)
C(F)는, 기판(W)의 외주부의 하면과 정전 척(20)의 제3 영역(20c)의 상면 사이의 공간(A)에서의 정전 용량이다. 식 (1) 및 식 (2)로부터 공간(A)에서의 임피던스를 산출할 수 있다.
Figure pat00001
식 (2)에 따르면, 정전 용량(C)이 클수록 임피던스는 작아지고, 정전 용량(C)이 작을수록 임피던스는 커진다. 따라서, 식 (1) 및 식 (2)로부터, 제1 환형 부재(26a)의 유전율(εr)을 조정함으로써 공간(A)의 임피던스를 조정할 수 있다. 예컨대, 재질이 다른 제1 환형 부재(26a)를 복수개 준비하고, 적절하게 어느 하나의 제1 환형 부재(26a)를 공간(A)에 배치한다. 제1 환형 부재(26a)의 유전율(εr)을 작게 한 경우, 정전 용량(C)이 작아지고, 공간(A)에서의 임피던스가 커진다. 이것에 의해, 기판(W)의 외주부의 플라즈마 밀도를 낮출 수 있다. 반대로, 제1 환형 부재(26a)의 유전율(εr)을 크게 한 경우, 정전 용량(C)이 커지고, 공간(A)에서의 임피던스가 작아진다. 이것에 의해, 기판(W)의 외주부의 플라즈마 밀도를 높일 수 있다. 이상으로부터, 재질이 다른 복수의 제1 환형 부재(26a) 중에서, 프로세스의 조건 및 제2 환형 부재(26b)의 소모량에 따른 제1 환형 부재(26a)를 공간(A)에 배치함으로써, 기판(W)의 외주부의 플라즈마 밀도를 제어할 수 있다. 이것에 의해, 기판(W)의 외주부의 에칭 특성을 제어할 수 있다.
식 (1)의 두께 「d」는, 기판(W)과 제1 환형 부재(26a)와의 간격(진공 구간의 거리)이다. 따라서, 제1 환형 부재(26a)의 두께를 조정함으로써도 공간(A)의 임피던스를 조정할 수 있다. 예컨대, 두께가 다른 복수의 제1 환형 부재(26a) 중에서, 어느 하나의 제1 환형 부재(26a)를 공간(A)에 배치함으로써, 기판(W)의 외주부와 제1 환형 부재(26a)와의 간격을 조정할 수 있다. 예컨대, 제1 환형 부재(26a)의 두께를 두껍게 함으로써 간격(d)이 작아지고, 따라서, 정전 용량(C)이 커진다. 이것에 의해, 공간(A)에서의 임피던스가 작아져서, 기판(W)의 외주부의 플라즈마 밀도를 높일 수 있다. 반대로, 제1 환형 부재(26a)의 두께를 얇게 함으로써 간격(d)가 커지고, 따라서, 정전 용량(C)이 작아진다. 이것에 의해, 공간(A)에서의 임피던스가 커져, 기판(W)의 외주부의 플라즈마 밀도를 낮출 수 있다. 이상으로부터, 제1 환형 부재(26a)의 재질 및/또는 두께를 바꿈으로써 기판(W)의 외주부의 에칭 특성을 제어할 수 있다.
이상, 재질 및/또는 두께가 다른 제1 환형 부재(26a)를 공간(A)에 배치함으로써, 공간(A)의 유전율을 조정하고, 이것에 의해, 기판(W)의 외주부의 플라즈마 밀도를 제어하며, 기판(W)을 에칭하는 방법에 대해서 설명하였다. 이것에 의해, 에칭 특성의 면내 균일성을 개선할 수 있다. 또한, 공간(A)의 유전율의 조정 방법은, 이것에 한정되지 않고, 제1 환형 부재(26a)의 재질, 두께 및 형상 중 적어도 어느 하나를 바꿈으로써 조정하여도 좋다.
[제2 환형 부재의 소모에 따른 영향]
다음에, 제2 환형 부재의 소모량과, 제1 환형 부재에 의한 플라즈마 제어의 일례에 대해서, 도 4를 참조하면서 설명한다. 도 4는 제2 환형 부재(26b)의 소모량과, 제1 환형 부재(26a)에 의한 플라즈마 제어의 일례를 나타낸 도면이다.
제2 환형 부재(26b)의 두께가 도 4의 (a)에 도시된 h3, h2, h1(h3>h2>h1)로 차례로 소모되어 가는 경우, 플라즈마 생성시의 제2 환형 부재(26b) 상의 시스(sheath)의 두께는 h3, h2, h1의 순으로 얇아진다.
예컨대, 도 4의 (a)의 예에서는, 제2 환형 부재(26b)의 두께가 h3일 때, 제2 환형 부재(26b) 상의 시스는 기판(W) 상의 시스보다 두꺼워지고, 기판(W)의 외주부에서 플라즈마 중의 이온은 내측에서 외측으로 비스듬히 입사된다. 이 결과, 기판(W)의 외주부에서 형성되는 홀 등의 에칭 형상은 수직에 대하여 내측에서 외측으로 기우는 틸팅이 발생한다.
제2 환형 부재(26b)의 두께가 h2일 때, 제2 환형 부재(26b) 상의 시스는 기판(W) 상의 시스와 동일한 두께가 되고, 기판(W)의 외주부에서 이온은 수직으로 입사된다. 이 결과, 기판(W)의 외주부에서 형성되는 에칭 형상은 수직이 된다.
제2 환형 부재(26b)의 두께가 h1일 때, 제2 환형 부재(26b) 상의 시스는 기판(W) 상의 시스보다 얇아지고, 기판(W)의 외주부에서 플라즈마 중의 이온은 외측에서 내측으로 비스듬히 입사된다. 이 결과, 기판(W)의 외주부에서 형성되는 홀 등의 에칭 형상은 수직에 대하여 외측에서 내측으로 기우는 틸팅이 발생한다.
따라서, 제2 환형 부재(26b)의 소모량에 따라, 제1 환형 부재를 이용하여 공간(A)의 유전율을 조정하고, 기판(W)의 에칭을 실행함으로써, 에칭 형상이 수직에 대하여 외측에서 내측, 또는 내측에서 외측으로 기우는 틸팅을 방지할 수 있다.
예컨대, 제2 환형 부재(26b)의 높이에 따라, 도 4의 (b)에 도시된 바와 같이 고유전율재의 제1 환형 부재(26a)에서 저유전율재의 제1 환형 부재(26a)로 바꾼다. 그렇게 하면, 식 (1) 및 식 (2)에 기초하여 정전 용량(C)이 작아지고, 임피던스는 낮은 상태에서 높은 상태가 된다. 그렇게 하면, 플라즈마에 공급되는 제1 고주파 전력의 손실이 커진다. 이 때문에, 시스가 두꺼운 상태에서 얇은 상태가 되고, 플라즈마 밀도가 높은 상태에서 낮은 상태가 된다. 따라서, 기판(W) 상의 시스와 제2 환형 부재(26b) 상의 시스가 동일한 두께가 되는 유전율(εr)의 제1 환형 부재(26a)를 공간(A)에 배치함으로써 공간(A)의 유전율을 조정하여, 에칭 형상이 수직에 대하여 소정 각도로 기우는 틸팅을 방지할 수 있다.
또한, 예컨대, 제2 환형 부재(26b)의 높이에 따라, 도 4의 (c)에 도시된 바와 같이 제1 환형 부재(26a)의 두께를 바꾸어도 좋다. 제1 환형 부재(26a)의 두께를 두꺼운 상태에서 얇은 상태로 변경한다. 그렇게 하면, 도 4의 (c)에 도시된 기판(W)의 하면과 제1 환형 부재(26a)의 상면과의 간격(d)은 커진다. 따라서, 식 (1)및 식 (2)에 기초하여 정전 용량(C)이 작아지고, 임피던스는 낮은 상태에서 높은 상태가 된다. 이 경우에도 시스가 두꺼운 상태에서 얇은 상태가 되고, 플라즈마 밀도가 높은 상태에서 낮은 상태가 된다.
도 5는 일 실시형태에 따른 환형 부재의 분할 구조에 의한 틸팅 각도의 측정 결과예를 나타낸 도면이다. 도 5의 (a)는 비교예로서 분할 구조를 갖지 않는, 일체화한 환형 부재(27)를 이용하여 에칭을 행했을 때에, 막(90)에 형성한 홀(H)의 단면의 일례를 나타낸다. 도 5의 (a)의 예에서는, 일체화한 환형 부재(27) 상의 시스는, 기판(W) 상의 시스보다 두꺼워졌다. 이 경우, 기판(W)의 외주부에서 이온이 내측에서 외측을 향해 입사되고, 그 결과, 기판(W)의 외주부에서 형성된 홀(H)에서는, 막(90)의 종단면도에 도시된 바와 같이 내측에서 외측으로 기우는 틸팅이 발생하였다.
이것에 대하여, 도 5의 (b)에서는, 본 실시형태에 따른 분할 구조를 갖는 환형 부재(26)에서, 저유전율재의 제1 환형 부재(26a)를 공간(A)에 배치하였다. 이것에 의해, 임피던스는 보다 높은 상태가 되기 때문에, 시스가 보다 얇아지고, 플라즈마 밀도가 보다 낮은 상태가 되었다. 이것에 의해, 기판(W) 상의 시스가 제2 환형 부재(26b) 상의 시스보다 두꺼워졌다. 그 결과, 기판(W)의 외주부에서 형성된 홀(H)에서는, 막(90)의 종단면도에 도시된 바와 같이 외측에서 내측으로 기우는 틸팅이 발생하였다.
도 5의 (c)에서는, 환형 부재(26)에서, 도 5의 (b)의 경우의 저유전율재보다 유전율(εr)이 높은 고유전율재의 제1 환형 부재(26a)를 공간(A)에 재배치하였다. 이것에 의해, 임피던스는 보다 낮은 상태가 되기 때문에, 시스는 보다 두꺼워지고, 플라즈마 밀도가 보다 높은 상태가 되었다. 이것에 의해, 기판(W) 상의 시스가 제2 환형 부재(26b) 상의 시스보다 얇아졌다. 그 결과, 기판(W)의 외주부에서 형성된 홀(H)에서는, 막(90)의 종단면도에 도시된 바와 같이 내측에서 외측으로 기우는 틸팅이 발생하였다. 이상으로부터, 제1 환형 부재(26a)의 유전율을 변화시킴으로써 틸팅 각도를 바꿀 수 있는 것이 증명되었다. 또한, 도 5의 (b) 및 (c)에서는, 제2 환형 부재(26b)의 측면 하부에 단차가 형성되어 있지 않지만, 도 2에 도시된 바와 같이 제2 환형 부재(26b)의 측면 하부에 공간(20g)이 형성되어도 좋다.
도 6은 일 실시형태에 따른 제2 환형 부재의 소모량에 따른 플라즈마 제어의 일례를 나타낸 도면이다. 도 6의 (a)∼(d)에서는, 제2 환형 부재(26b)의 소모량에 따라, 제1 환형 부재(26a)의 유전율을 조정했을 때의 시스 및 틸팅 각도를 나타낸다.
도 6의 (a)에서는, 저유전율재의 제1 환형 부재(26a)를 기판(W)의 외주부 근방에 적어도 일부가 공간(A)에 수용되도록 배치한다. 이 때, 제2 환형 부재(26b)는 소모되지 않고, 기판(W) 상의 시스와 제2 환형 부재(26b) 상의 시스는 동일한 두께이다. 이 경우, 기판(W)의 외주부에 형성되는 홀(H)은 수직으로 에칭되어 있다.
도 6의 (b)에서는, 제2 환형 부재(26b)가 소모되고, 도 6의 (a)의 경우보다 얇아지고 있다. 이 때, 제2 환형 부재(26b) 상의 시스는 기판(W) 상의 시스보다 얇아진다. 이 때문에, 이온의 입사 각도가 외측에서 내측으로 기울고, 기판(W)의 외주부에 형성되는 홀(H)은, 외측에서 내측으로 기운 틸팅 각도를 갖게 된다.
도 6의 (c)에 도시된 바와 같이, 제1 환형 부재(26a)를 저유전율재에서 고유전율재로 바꾼다. 그렇게 하면, 임피던스가 작아지고, 제2 환형 부재(26b) 상의 시스는 기판(W) 상의 시스보다 두꺼워진다. 이 때문에, 이온의 입사 각도가 내측에서 외측으로 기울고, 기판(W)의 외주부에 형성되는 홀(H)에서는, 틸팅 각도가 도 6의 (b)와 반대 방향으로 변화한다.
도 6의 (d)에서는, 제2 환형 부재(26b)가 도 6의 (c)일 때보다 더 소모되고 있다. 이 때, 다시 제2 환형 부재(26b) 상의 시스는 기판(W) 상의 시스보다 얇아진다. 이 때문에, 기판(W)의 외주부에 형성되는 홀(H)에서는, 이온의 입사 각도가 외측에서 내측으로 기울고, 기판(W)의 외주부에 형성되는 홀(H)에서는, 틸팅 각도가 도 6의 (c)와 반대 방향으로 변화한다.
이상으로 설명한 도 6의 (a)∼(d)에 도시된 제어를 행함으로써, 예컨대, 초기 상태[제2 환형 부재(26b)의 소모 없음]에서, 제2 환형 부재(26b)보다 유전율이 작은 적절한 유전율을 갖는 제1 환형 부재(26a)를 조합한다. 이것에 의해, 제2 환형 부재(26b) 상의 시스와 기판(W) 상의 시스의 두께를 균일하게 할 수 있다. 제2 환형 부재(26b)가 소모됨에 따라 제2 환형 부재(26b) 상의 시스의 두께는 얇아지지만, 틸팅 각도가 어느 임계치를 넘기 전에 제1 환형 부재(26a)를 이미 설치되어 있는 것보다 고유전율의 적절한 유전율을 갖는 제1 환형 부재(26a)로 변경한다. 이것에 의해, 상기 시스의 두께를 균일하게 되돌려 틸팅을 개선할 수 있다. 일체형의 경우와 비교하여, 제1 환형 부재(26a)를 바꾸는 것만으로 장기간에 걸쳐 틸팅을 허용치의 범위 내로 억제할 수 있어, 에칭 특성의 면내 균일성이 장기간 유지된다.
도 7은 일 실시형태에 따른 제2 환형 부재의 소모량에 따른 플라즈마 제어의 일례를 나타낸 도면이다. 도 7의 (a)∼(d)에서는, 제2 환형 부재(26b)의 소모량에 따라, 제1 환형 부재(26a)의 두께를 조정했을 때의 시스 및 틸팅 각도를 나타낸다.
도 7의 (a)에서는, 소정 얇기의 제1 환형 부재(26a)를 배치한다. 이 때, 제2 환형 부재(26b)는 소모되지 않아, 기판(W) 상의 시스와 제2 환형 부재(26b) 상의 시스는 동일한 두께이다. 이 경우, 기판(W)의 외주부에 형성되는 홀(H)은 수직으로 에칭되어 있다.
도 7의 (b)에서는, 제2 환형 부재(26b)가 소모되어, 도 7의 (a)의 경우보다 얇아지고 있다. 이 때, 제2 환형 부재(26b) 상의 시스는 기판(W) 상의 시스보다 얇아진다. 이 때문에, 이온의 입사 각도가 외측에서 내측으로 기울고, 기판(W)의 외주부에 형성되는 홀(H)은, 외측에서 내측으로 기운 틸팅 각도를 갖게 된다.
도 7의 (c)에 도시된 바와 같이, 도 7의 (b)의 제1 환형 부재(26a)보다 두께가 두꺼운 제1 환형 부재(26a)로 바꾼다. 그렇게 하면, 임피던스가 작아지고, 제2 환형 부재(26b) 상의 시스는 기판(W) 상의 시스보다 두꺼워진다. 이 때문에, 이온의 입사 각도가 내측에서 외측으로 기울고, 기판(W)의 외주부에 형성되는 홀(H)에서는, 틸팅 각도가 도 7의 (b)와 반대 방향으로 변화한다.
도 7의 (d)에서는, 제2 환형 부재(26b)가 도 7의 (c)일 때보다 더 소모되고 있다. 이 때, 다시 제2 환형 부재(26b) 상의 시스는 기판(W) 상의 시스보다 얇아진다. 이 때문에, 기판(W)의 외주부에 형성되는 홀(H)에서는, 이온의 입사 각도가 외측에서 내측으로 기울고, 기판(W)의 외주부에 형성되는 홀(H)에서는, 틸팅 각도가 도 7의 (c)와 반대 방향으로 변화한다.
이상으로 설명한 도 7의 (a)∼(d)에 도시된 제어를 행함으로써, 예컨대, 초기 상태[제2 환형 부재(26b)의 소모 없음]에서, 두께가 적절한 얇기의 제1 환형 부재(26a)를 조합한다. 이것에 의해, 제2 환형 부재(26b) 상의 시스와 기판(W) 상의 시스의 두께를 균일하게 할 수 있다. 제2 환형 부재(26b)가 소모됨에 따라 제2 환형 부재(26b) 상의 시스의 두께는 얇아지지만, 틸팅 각도가 어느 임계치를 넘기 전에 제1 환형 부재(26a)를 이미 설치되어 있는 것보다 두께가 두꺼운 적절한 제1 환형 부재(26a)로 변경한다. 이것에 의해, 상기 시스의 두께를 균일하게 되돌려 틸팅을 개선할 수 있다. 일체형의 경우와 비교하여, 제1 환형 부재(26a)를 바꾸는 것만으로 장기간에 걸쳐 틸팅을 허용치의 범위 내로 억제할 수 있어, 에칭 특성의 면내 균일성이 장기간 유지된다.
이상, 제2 환형 부재(26b)의 소모량을 측정하고, 측정한 제2 환형 부재(26b)의 소모량에 따라 제1 환형 부재(26a)를 이용하여 공간(A)의 유전율을 조정하는 공정을 행하며, 기판(W)을 에칭하는 공정을 행하는 에칭 방법에 대해서 설명하였다. 이것에 따르면, 제2 환형 부재(26b)의 소모량에 따라 틸팅 각도를 제어할 수 있다. 이것에 의해, 기판(W)의 외주부의 에칭 특성을 제어할 수 있다. 이 결과, 기판(W)의 에칭의 면내 균일성을 도모할 수 있어, 제2 환형 부재(26b)의 수명을 연장시킬 수 있다.
[변형예 1]
다음에 도 8 및 도 9을 참조하여, 일 실시형태의 변형예 1에 따른 환형 부재(26)의 분할 구조에 대해서 설명한다. 도 8은 일 실시형태의 변형예 1에 따른 환형 부재의 분할 구조를 나타낸 도면이다. 도 9는 일 실시형태의 변형예 1에 따른 제1 환형 부재의 재료의 일례를 나타낸 도면이다.
도 8의 (a)는 기판(W)의 면내에서의 에칭 레이트의 분포를 측정한 결과의 일례를 나타낸다. 도 8의 (a)에 도시된 바와 같이, 기판(W)의 외주부에서 둘레 방향으로 에칭 레이트가 높은 부분과 낮은 부분이 존재한다.
그래서, 도 8의 (b)에 도시된 바와 같이, 일 실시형태의 변형예 1에 따른 환형 부재(26)의 분할 구조에서는, 제1 환형 부재(26a)를 둘레 방향으로 4개로 분할한다. 예컨대, 제1 환형 부재(26a1)는, 기판(W)의 외주부에서 에칭 레이트가 가장 낮은 영역이기 때문에, 도 9에 도시된 바와 같이, 유전율(εr)이 30 전후인 재료로 형성한다. 유전율(εr)이 30 전후인 재료로는, 지르코니아 등을 들 수 있다. 이것에 의해, 제1 환형 부재(26a1)에 대응하는 기판(W)의 외주부 근방에서 플라즈마 밀도를 상대적으로 높일 수 있다.
제1 환형 부재(26a3)는, 기판(W)의 외주부에서 에칭 레이트가 가장 높은 영역이기 때문에, 에칭 레이트를 낮추기 위해, 제2 환형 부재(26b)보다 유전율이 낮은 재료를 포함하는 제1 환형 부재를 선택한다. 예컨대, 제2 환형 부재(26b)가 실리콘인 경우에는, 도 9에 도시된 바와 같이, 유전율(εr)이 1 이상 7 미만인 재료를 선택한다. 유전율(εr)이 1 이상 7 미만인 재료로는, 석영, PEEK, PTFE 등을 들 수 있다. 이것에 의해, 제1 환형 부재(26a3)에 대응하는 기판(W)의 외주부 근방에서 플라즈마 밀도를 상대적으로 낮출 수 있고, 따라서, 에칭 레이트를 저하시킬 수 있다.
반대로, 제1 환형 부재(26a1)는, 기판(W)의 외주부에서 에칭 레이트가 가장 낮은 영역이기 때문에, 에칭 레이트를 높이기 위해, 제2 환형 부재(26b)보다 유전율이 높은 재료를 포함하는 제1 환형 부재를 선택한다. 예컨대, 제2 환형 부재(26b)가 실리콘인 경우에는, 도 9에 도시된 바와 같이, 유전율(εr)이 13 이상 35 미만인 재료를 선택한다. 유전율(εr)이 13 이상 35 미만민 재료로는, 지르코니아를 들 수 있다. 이것에 의해, 제1 환형 부재(26a1)에 대응하는 기판(W)의 외주부 근방에서 플라즈마 밀도를 상대적으로 높일 수 있고, 따라서, 에칭 레이트를 상승시킬 수 있다.
제1 환형 부재(26a2, 26a4)는, 기판(W)의 외주부에서 에칭 레이트가 중간인 영역이기 때문에, 에칭 레이트를 유지하기 위해, 제2 환형 부재(26b)와 동일한 정도의 유전율을 갖는 재료를 포함하는 제1 환형 부재를 선택한다. 예컨대, 제2 환형 부재(26b)가 실리콘인 경우에는, 도 9에 도시된 바와 같이 유전율(εr)이 7 이상 13 미만인 재료를 선택한다. 유전율(εr)이 7 이상 13 미만인 재료로는, 실리콘(Si), 알루미나 등을 들 수 있다. 이것에 의해, 제1 환형 부재(26a2, 26a4)에 대응하는 기판(W)의 외주부 근방에서 플라즈마 밀도를 상대적으로 중간으로 할 수 있고, 따라서, 에칭 레이트를 유지시킬 수 있다. 또한, 제2 환형 부재(26b)는 실리콘에 한정되지 않는다.
이상과 같이, 기판(W)의 에칭 레이트 등의 에칭 특성에 따라, 제1 환형 부재(26a)를 둘레 방향으로 더 분할하고, 공간(A)의 유전율을 둘레 방향에서 조정한다. 이것에 의해, 기판의 외주부에서의 에칭 특성을 더욱 개선할 수 있어, 에칭 레이트 등의 면내 균일성을 높일 수 있다.
또한, 변형예 1에서는, 제1 환형 부재(26a)는, 기판(W)의 외주부에서의 에칭 특성에 따라 유전율(εr)이 다른 복수의 제1 환형 부재(26a)를 둘레 방향으로 4등분하는 예를 들었지만, 이것에 한정되지 않고, 둘레 방향으로 2개 또는 그 이상으로 분할하면 좋다. 또한, 제1 환형 부재(26a)의 둘레 방향의 분할은, 등분이어도 좋고, 에칭 특성에 따라 다른 크기여도 좋다. 단, 인접한 제1 환형 부재(26a)는, 재질, 두께 및 형상 중 적어도 어느 하나가 다른 것이 바람직하다. 또한, 기판(W)의 외주부에서의 에칭 특성과 제2 환형 부재(26b)의 소모량을 조합하여, 제1 환형 부재(26a)에 의해 공간(A)의 유전율을 조정하여도 좋다.
[변형예 2]
다음에, 도 10을 참조하여, 일 실시형태의 변형예 2에 따른 환형 부재(26)의 분할 구조에 대해서 설명한다. 도 10은 일 실시형태의 변형예 2에 따른 환형 부재의 일례를 나타낸 도면이다.
도 10의 (a) 및 (b)에 도시된 일 실시형태의 변형예 2에 따른 환형 부재(26)는, 제1 환형 부재(26a) 및 제2 환형 부재(26b)를 가지며, 제1 환형 부재(26a)의 직경 방향의 단면은 L자형이다. 즉, 변형예 2에서는, 제1 환형 부재(26a)는, 일부가 공간(A) 내에 수용되고, 그 이외의 부분은 공간(A)의 외부에 배치된다.
도 10의 (a)에 도시된 제1 환형 부재(26a)는, 도 10의 (b)에 도시된 제1 환형 부재(26a)보다 공간(A)의 외부에 배치되는 부분의 세로 방향의 두께가 얇게 되어 있다. 단, 이것에 한정되지 않고, 제1 환형 부재(26a)보다 공간(A)의 외부에 배치되는 부분의 가로 방향의 길이가 달라도 좋고, 제1 환형 부재(26a)의 공간(A) 내에 수용되는 부분의 가로 방향의 두께나 세로 방향의 길이가 달라도 좋다. 또한, 제1 환형 부재(26a)는, 둘레 방향으로 복수개 분할되어 있어도 좋다.
이상으로 설명한 바와 같이, 일 실시형태에서는, 환형 부재(26)를 제1 환형 부재(26a)와 제2 환형 부재(26b)의 2개로 분할하였지만, 3개 이상으로 분할하여도 좋다. 공간(A)의 유전율을 조정하는 공정은, 제2 환형 부재(26b)의 유전율에 대한 제1 환형 부재(26a)의 유전율의 비율을 조정하여도 좋다. 레시피, 프로세스 조건 또는 제2 환형 부재(26b)의 소모량 중 적어도 어느 하나에 따라 제1 환형 부재(26a)의 유전율(εr) 또는 두께를 변경하여도 좋다.
이것에 의해, 공간(A)의 임피던스를 최적화하고, 기판(W) 외주부의 에칭 특성을 조정할 수 있다. 이것에 의해, 기판(W) 면내의 에칭의 균일성을 도모하여, 기판(W)의 최외주의 에칭을 개선할 수 있다. 또한, 제1 환형 부재(26a)를 둘레 방향으로 분할하고, 기판(W)의 외주부의 에칭 특성에 따라 둘레 방향으로 분할한 복수의 제1 환형 부재(26a)의 유전율을 제어하여도 좋다. 이것에 의해, 기판(W)에서의 에칭의 면내 균일성을 더욱 높일 수 있다.
또한, 이상으로 설명한 일 실시형태 및 변형예 1, 2의 환형 부재(26)를 이용한 에칭 방법은, 제어부(80)가, 플라즈마 처리 장치(1)의 각부를 제어함으로써 실행되어도 좋다.
이번에 개시된 일 실시형태에 따른 에칭 방법 및 플라즈마 처리 장치는, 모든 점에서 예시로서 제한적인 것은 아니라고 생각되어야 한다. 상기한 실시형태는, 첨부한 청구범위 및 그 주지를 일탈하지 않고, 다양한 형태로 변형 및 개량이 가능하다. 상기 복수의 실시형태에 기재된 사항은, 모순되지 않는 범위에서 다른 구성도 취할 수 있고, 또한, 모순되지 않는 범위에서 조합할 수 있다.
본 개시의 플라즈마 처리 장치는, Atomic Layer Deposition(ALD) 장치, Capacitively Cou pled Plasma(CCP), Inductively Coupled Plasma(ICP), Radial Line Slot Antenna(RLSA), Electron Cyclotron Resonance Plasma(ECR), Helicon Wave Plasma(HWP) 중 어떤 타입의 장치에서도 적용 가능하다.

Claims (10)

  1. 지지대에 배치된 기판의 주위에 환형 부재를 갖는 플라즈마 처리 장치에 의해 실행되는 에칭 방법에 있어서,
    상기 환형 부재는, 제1 환형 부재와, 상기 제1 환형 부재보다 외측에 배치되는 제2 환형 부재로 분할되고,
    상기 제1 환형 부재의 적어도 일부는, 상기 기판의 외주부의 하면과 상기 지지대의 상면 사이의 공간에 배치되고,
    상기 제2 환형 부재의 소모량에 따라, 상기 제1 환형 부재에 의해 상기 공간의 유전율을 조정하는 공정과,
    상기 기판을 에칭하는 공정을 포함하는 에칭 방법.
  2. 제1항에 있어서, 상기 공간의 유전율을 조정하는 공정은, 상기 제1 환형 부재의 재질, 두께 및 형상 중 적어도 어느 하나를 바꾸어 조정하는 것인 에칭 방법.
  3. 제1항 또는 제2항에 있어서, 상기 공간의 유전율을 조정하는 공정은, 상기 제2 환형 부재의 유전율에 대한 상기 제1 환형 부재의 유전율을 바꾸어 조정하는 것인 에칭 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 환형 부재는, 둘레 방향으로 복수개로 분할되고,
    상기 공간의 유전율을 둘레 방향에서 조정하는 것인 에칭 방법.
  5. 제4항에 있어서, 인접한 상기 제1 환형 부재는, 재질, 두께 및 형상 중 적어도 어느 하나가 다른 것인 에칭 방법.
  6. 제4항 또는 제5항에 있어서, 상기 제1 환형 부재는, 상기 기판의 외주부에서의 에칭 특성에 따라 유전율이 다른 복수의 상기 제1 환형 부재를 둘레 방향으로 배치하는 것인 에칭 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제1 환형 부재의 재질은, 석영, 세라믹스, 수지, 실리콘 또는 실리콘 탄화물 중 어느 하나인 것인 에칭 방법.
  8. 제7항에 있어서, 상기 세라믹스는, 알루미나, 지르코니아 또는 코디어라이트 중 어느 하나인 것인 에칭 방법.
  9. 제7항 또는 제8항에 있어서, 상기 수지는, PTFE 또는 PEEK 중 어느 하나인 것인 에칭 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 기재된 에칭 방법을 실행하는 제어부를 포함하는 플라즈마 처리 장치.
KR1020200076587A 2019-07-01 2020-06-23 에칭 방법 및 플라즈마 처리 장치 KR20210003046A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2019-123131 2019-07-01
JP2019123131A JP7278160B2 (ja) 2019-07-01 2019-07-01 エッチング方法及びプラズマ処理装置

Publications (1)

Publication Number Publication Date
KR20210003046A true KR20210003046A (ko) 2021-01-11

Family

ID=73919678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200076587A KR20210003046A (ko) 2019-07-01 2020-06-23 에칭 방법 및 플라즈마 처리 장치

Country Status (4)

Country Link
US (1) US11373895B2 (ko)
JP (1) JP7278160B2 (ko)
KR (1) KR20210003046A (ko)
CN (1) CN112185789A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021090042A (ja) * 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277369A (ja) 2003-09-05 2005-10-06 Tokyo Electron Ltd フォーカスリング及びプラズマ処理装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284093B1 (en) * 1996-11-29 2001-09-04 Applied Materials, Inc. Shield or ring surrounding semiconductor workpiece in plasma chamber
JP4602545B2 (ja) * 1997-09-16 2010-12-22 アプライド マテリアルズ インコーポレイテッド プラズマチャンバの半導体ワークピース用シュラウド
US5998932A (en) * 1998-06-26 1999-12-07 Lam Research Corporation Focus ring arrangement for substantially eliminating unconfined plasma in a plasma processing chamber
JP2002110652A (ja) * 2000-10-03 2002-04-12 Rohm Co Ltd プラズマ処理方法およびその装置
JP2002198355A (ja) * 2000-12-26 2002-07-12 Tokyo Electron Ltd プラズマ処理装置
US6896765B2 (en) * 2002-09-18 2005-05-24 Lam Research Corporation Method and apparatus for the compensation of edge ring wear in a plasma processing chamber
TW200520632A (en) * 2003-09-05 2005-06-16 Tokyo Electron Ltd Focus ring and plasma processing apparatus
JP2005303099A (ja) * 2004-04-14 2005-10-27 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
JP2007250967A (ja) * 2006-03-17 2007-09-27 Tokyo Electron Ltd プラズマ処理装置および方法とフォーカスリング
CN101754565B (zh) * 2008-12-03 2012-07-25 北京北方微电子基地设备工艺研究中心有限责任公司 一种电极组件及应用该电极组件的等离子体处理设备
JP5767373B2 (ja) * 2014-07-29 2015-08-19 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法並びにこれを実施するためのプログラムを記憶する記憶媒体
JP6578215B2 (ja) * 2015-04-03 2019-09-18 株式会社ジャパンディスプレイ プラズマ処理装置、シールドリング、及び、シールドリング用部材
CN106548967B (zh) * 2015-09-18 2020-04-28 北京北方华创微电子装备有限公司 承载装置以及半导体加工设备
KR101722382B1 (ko) * 2016-01-08 2017-04-03 주식회사 윈텔 플라즈마 처리 장치
US10685862B2 (en) * 2016-01-22 2020-06-16 Applied Materials, Inc. Controlling the RF amplitude of an edge ring of a capacitively coupled plasma process device
JP7055039B2 (ja) * 2017-03-22 2022-04-15 東京エレクトロン株式会社 基板処理装置
JP6974088B2 (ja) * 2017-09-15 2021-12-01 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277369A (ja) 2003-09-05 2005-10-06 Tokyo Electron Ltd フォーカスリング及びプラズマ処理装置

Also Published As

Publication number Publication date
JP7278160B2 (ja) 2023-05-19
JP2021009932A (ja) 2021-01-28
CN112185789A (zh) 2021-01-05
US11373895B2 (en) 2022-06-28
US20210005503A1 (en) 2021-01-07

Similar Documents

Publication Publication Date Title
JP6556046B2 (ja) プラズマ処理方法およびプラズマ処理装置
US6339206B1 (en) Apparatus and method for adjusting density distribution of a plasma
US20060207725A1 (en) Substrate mounting table, substrate processing apparatus and substrate processing method
JP2009123929A (ja) プラズマ処理装置
US11437223B2 (en) Stage and plasma processing apparatus
CN112447484A (zh) 等离子体处理装置、处理方法及上部电极构造
US20230092887A1 (en) Tuning voltage setpoint in a pulsed rf signal for a tunable edge sheath system
KR20170132096A (ko) 플라즈마 처리 방법
US20210057194A1 (en) Edge ring, plasma processing apparatus, and manufacturing method of edge ring
US11062881B2 (en) Plasma etching method and plasma processing device
US11538669B2 (en) Plasma processing apparatus
US20190229007A1 (en) Process kit for a substrate support
KR20190114870A (ko) 플라즈마 처리 장치
KR20210003046A (ko) 에칭 방법 및 플라즈마 처리 장치
KR20200140198A (ko) 정전 척, 지지대 및 플라즈마 처리 장치
CN112349644A (zh) 载置台和基板处理装置
JP7321026B2 (ja) エッジリング、載置台、基板処理装置及び基板処理方法
US20230102487A1 (en) Minimizing reflected power in a tunable edge sheath system
JP7304799B2 (ja) 基板処理装置および配管アセンブリ
KR20210151692A (ko) 플라즈마 처리 장치
US20210305023A1 (en) Edge ring and plasma processing apparatus
TWI840341B (zh) 用於基板支撐件的處理套組
US20210183629A1 (en) Ring assembly, substrate support assembly and substrate processing apparatus
KR101098793B1 (ko) 대구경 웨이퍼 처리를 위한 적응형 플라즈마 소스 및 플라즈마 챔버
JP2021192425A (ja) プラズマ処理装置