KR20200123973A - 집적화를 도모하는 3차원 플래시 메모리 및 그 제조 방법 - Google Patents

집적화를 도모하는 3차원 플래시 메모리 및 그 제조 방법 Download PDF

Info

Publication number
KR20200123973A
KR20200123973A KR1020190047209A KR20190047209A KR20200123973A KR 20200123973 A KR20200123973 A KR 20200123973A KR 1020190047209 A KR1020190047209 A KR 1020190047209A KR 20190047209 A KR20190047209 A KR 20190047209A KR 20200123973 A KR20200123973 A KR 20200123973A
Authority
KR
South Korea
Prior art keywords
memory cell
cell string
word lines
flash memory
channel layer
Prior art date
Application number
KR1020190047209A
Other languages
English (en)
Other versions
KR102207215B1 (ko
Inventor
송윤흡
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190047209A priority Critical patent/KR102207215B1/ko
Priority to PCT/KR2020/004488 priority patent/WO2020204614A1/ko
Priority to US17/436,684 priority patent/US20220149073A1/en
Priority to CN202080025030.1A priority patent/CN113678254A/zh
Publication of KR20200123973A publication Critical patent/KR20200123973A/ko
Application granted granted Critical
Publication of KR102207215B1 publication Critical patent/KR102207215B1/ko

Links

Images

Classifications

    • H01L27/11582—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H01L27/11565—
    • H01L27/11568—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

집적화를 도모하는 3차원 플래시 메모리 및 그 제조 방법이 개시된다. 일 실시예에 따르면, 3차원 플래시 메모리는 일 방향으로 연장 형성되는 적어도 하나의 메모리 셀 스트링-상기 적어도 하나의 메모리 셀 스트링은 적어도 하나의 채널층 및 상기 적어도 하나의 채널층을 감싸는 적어도 하나의 전하 저장층을 포함함-; 및 상기 적어도 하나의 메모리 셀 스트링에 대해 수직 방향으로 연결되는 복수의 워드라인들을 포함하고, 상기 복수의 워드라인들 각각의 컨택트는, 상기 복수의 워드라인들 각각의 전체 영역 중 최소화된 일부 영역에만 형성되는 것을 특징으로 한다.

Description

집적화를 도모하는 3차원 플래시 메모리 및 그 제조 방법{THREE DIMENSIONAL FLASH MEMORY FOR INTEGRATING AND MANUFACTURING METHOD THEREOF}
아래의 실시예들은 3차원 플래시 메모리 및 그 제조 방법에 관한 것으로, 보다 상세하게는, 집적화를 도모하는 3차원 플래시 메모리와 그 제조 방법에 대한 기술이다.
플래시 메모리는 전기적으로 소거가능하며 프로그램 가능한 판독 전용 메모리(Electrically Erasable Programmable Read Only Memory; EEPROM)로서, F-N 터널링(Fowler-Nordheimtunneling) 또는 열전자 주입(Hot electron injection)에 의해 전기적으로 데이터의 입출력을 제어한다.
최근 플래시 메모리에는, 소비자가 요구하는 우수한 성능 및 저렴한 가격을 충족시키기 위해 수직적으로 셀을 적층하며 집적도를 증가시키는 3차원 구조가 적용되었다. 이러한 기존의 3차원 플래시 메모리를 나타낸 도 1 내지 2를 참조하면, 3차원 플래시 메모리(100)는 수직 방향으로 형성된 채널층(110), 채널층(110)을 감싸도록 형성된 전하 저장층(120), 전하 저장층(120)에 연결되며 수평 방향으로 적층된 복수의 전극층들(130) 및 복수의 전극층들(130)에 교번하며 개재되는 복수의 절연층들(140)을 포함하는 구조를 갖는다. 이하, 복수의 전극층들(130) 각각이 워드라인으로 사용되는 바, 복수의 전극층들(130)을 복수의 워드라인들(130)로 기재한다.
여기서, 복수의 워드라인들(130) 각각에는 외부 배선과 연결되기 위한 컨택트(131)가 형성되어야 하기 때문에, 복수의 워드라인들(130)은 도면과 같이 계단 형상을 이루게 된다.
특히, 복수의 워드라인들(130) 각각의 컨택트(131)는 복수의 워드라인들(130) 각각의 계단 형상의 전체 영역에 걸쳐 형성되기 때문에, 3차원 플래시 메모리(100)에서의 면적 낭비가 심하게 된다. 더욱이, 3차원 플래시 메모리(100)가 고단으로 형성될수록 메모리 전체 면적 대비 컨택트(131)가 형성되는 면적의 점유율이 높아지게 되어, 전체적인 집적도가 떨어지는 단점이 발생된다.
따라서, 컨택트 형성 면적을 줄여 집적화를 도모하는 3차원 플래시 메모리 기술이 제안될 필요가 있다.
일 실시예들은 컨택트 형성 면적을 줄여 집적화를 도모하는 3차원 플래시 메모리 및 그 제조 방법을 제안한다.
보다 상세하게, 일 실시예들은 상기 복수의 워드라인들 각각의 전체 영역 중 최소화된 일부 영역에만 복수의 워드라인들 각각의 컨택트를 형성하는 3차원 플래시 메모리 및 그 제조 방법을 제안한다.
일 실시예에 따르면, 집적화를 도모하는 3차원 플래시 메모리는, 일 방향으로 연장 형성되는 적어도 하나의 메모리 셀 스트링-상기 적어도 하나의 메모리 셀 스트링은 적어도 하나의 채널층 및 상기 적어도 하나의 채널층을 감싸는 적어도 하나의 전하 저장층을 포함함-; 및 상기 적어도 하나의 메모리 셀 스트링에 대해 수직 방향으로 연결되는 복수의 워드라인들을 포함하고, 상기 복수의 워드라인들 각각의 컨택트는, 상기 복수의 워드라인들 각각의 전체 영역 중 최소화된 일부 영역에만 형성되는 것을 특징으로 한다.
일측에 따르면, 상기 복수의 워드라인들은, 상기 복수의 워드라인들 각각의 컨택트가 상기 복수의 워드라인들 각각의 전체 영역 중 최소화된 일부 영역에만 형성됨에 따라, 상기 적어도 하나의 메모리 셀 스트링과 동일한 어레이에 배치되지 않는 적어도 하나의 다른 메모리 셀 스트링이 형성되는 공간을 확보하는 것을 특징으로 할 수 있다.
다른 일측에 따르면, 상기 복수의 워드라인들은, 상기 공간에 상기 적어도 하나의 다른 메모리 셀 스트링이 형성됨에 따라, 상기 적어도 하나의 메모리 셀 스트링 및 상기 적어도 하나의 다른 메모리 셀 스트링에 의해 공유되는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 복수의 워드라인들 각각의 컨택트가 형성되는 상기 최소화된 일부 영역은, 상기 복수의 워드라인들 각각의 전체 영역 상에서 동일한 로우(row)에 위치하는 영역인 것을 특징으로 할 수 있다.
일 실시예에 따르면, 집적화를 도모하는 3차원 플래시 메모리의 제조 방법은, 복수의 워드라인들 및 복수의 절연층들이 교대로 적층된 몰드 구조체를 준비하는 단계; 상기 몰드 구조체 상 상기 복수의 워드라인들 각각의 컨택트가 형성될 최소화된 일부 영역을 제외한 나머지 영역에 적어도 하나의 메모리 셀 스트링-상기 적어도 하나의 메모리 셀 스트링은 적어도 하나의 채널층 및 상기 적어도 하나의 채널층을 감싸는 적어도 하나의 전하 저장층을 포함함-을 일 방향으로 연장 형성하는 단계; 상기 최소화된 일부 영역을 계단 형상으로 식각하는 단계; 및 상기 식각된 영역에 상기 복수의 워드라인들 각각의 컨택트를 형성하는 단계를 포함한다.
일측에 따르면, 상기 적어도 하나의 메모리 셀 스트링을 일 방향으로 연장 형성하는 단계는, 상기 적어도 하나의 메모리 셀 스트링과 동일한 어레이에 배치되지 않는 적어도 하나의 다른 메모리 셀 스트링이 형성될 공간을 확보하도록 상기 적어도 하나의 메모리 셀 스트링을 상기 일 방향으로 연장 형성하는 단계; 및 상기 공간에 상기 적어도 하나의 다른 메모리 셀 스트링을 상기 일 방향으로 연장 형성하는 단계를 포함할 수 있다.
다른 일측에 따르면, 상기 적어도 하나의 다른 메모리 셀 스트링을 상기 일 방향으로 연장 형성하는 단계는, 상기 복수의 워드라인들이 상기 적어도 하나의 메모리 셀 스트링 및 상기 적어도 하나의 다른 메모리 셀 스트링에 의해 공유되도록 상기 적어도 하나의 다른 메모리 셀 스트링을 상기 일 방향으로 연장 형성하는 단계인 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 복수의 워드라인들 각각의 컨택트가 형성될 상기 최소화된 일부 영역은, 상기 복수의 워드라인들 각각의 전체 영역 상에서 동일한 로우(row)에 위치하는 영역인 것을 특징으로 할 수 있다.
일 실시예에 따르면, 집적화를 도모하는 3차원 플래시 메모리는, 일 방향으로 연장 형성되는 적어도 하나의 메모리 셀 스트링-상기 적어도 하나의 메모리 셀 스트링은 적어도 하나의 채널층 및 상기 적어도 하나의 채널층을 감싸는 적어도 하나의 전하 저장층을 포함함-; 및 상기 적어도 하나의 메모리 셀 스트링에 대해 수직 방향으로 연결되는 복수의 워드라인들을 포함하고, 상기 복수의 워드라인들은, 상기 복수의 워드라인들 각각의 컨택트가 상기 복수의 워드라인들 각각의 전체 영역 중 최소화된 일부 영역에만 형성됨에 따라, 상기 적어도 하나의 메모리 셀 스트링과 동일한 어레이에 배치되지 않는 적어도 하나의 다른 메모리 셀 스트링이 형성되는 공간을 확보하고, 상기 확보된 공간에 형성되는 적어도 하나의 다른 메모리 셀 스트링 및 상기 적어도 하나의 메모리 셀 스트링에 의해 공유되는 것을 특징으로 한다.
일 실시예에 따르면, 집적화를 도모하는 3차원 플래시 메모리는, 일 방향으로 연장 형성되는 적어도 하나의 메모리 셀 스트링-상기 적어도 하나의 메모리 셀 스트링은 적어도 하나의 채널층 및 상기 적어도 하나의 채널층을 감싸는 적어도 하나의 전하 저장층을 포함함-; 및 상기 적어도 하나의 메모리 셀 스트링에 대해 수직 방향으로 연결되는 복수의 워드라인들을 포함하고, 상기 복수의 워드라인들 각각의 컨택트는, 상기 복수의 워드라인들 각각의 전체 영역 중 최소화된 일부 영역-상기 최소화된 일부 영역은 상기 복수의 워드라인들 각각의 전체 영역 상에서 동일한 로우(row)에 위치하는 영역임-에만 형성되는 것을 특징으로 한다.
일 실시예들은 컨택트 형성 면적을 줄여 집적화를 도모하는 3차원 플래시 메모리 및 그 제조 방법을 제안할 수 있다.
보다 상세하게, 일 실시예들은 상기 복수의 워드라인들 각각의 전체 영역 중 최소화된 일부 영역에만 복수의 워드라인들 각각의 컨택트를 형성하는 3차원 플래시 메모리 및 그 제조 방법을 제안할 수 있다.
도 1은 기존의 3차원 플래시 메모리를 나타낸 단면도이다.
도 2는 기존의 3차원 플래시 메모리를 나타낸 상면도이다.
도 3은 일 실시예에 따른 3차원 플래시 메모리는 나타낸 상면도이다.
도 4a 내지 4b는 일 실시예에 따른 3차원 플래시 메모리를 나타낸 단면도이다.
도 5는 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 3은 일 실시예에 따른 3차원 플래시 메모리는 나타낸 상면도이고, 도 4a 내지 4b는 일 실시예에 따른 3차원 플래시 메모리를 나타낸 단면도이다.
도 3 내지 4b를 참조하면, 일 실시예에 따른 3차원 플래시 메모리(300)는 기판(310) 상 일 방향으로 연장 형성되는 적어도 하나의 메모리 셀 스트링(320) 및 복수의 워드라인들(330)을 포함한다. 3차원 플래시 메모리(300)에서 적어도 하나의 메모리 셀 스트링(320)의 상부에는 드레인 라인이 배치되어 연결될 수 있으며, 복수의 워드라인들(330) 각각은 컨택트(331)을 통해 외부 배선과 연결될 수 있다. 이하, 드레인 라인 및 외부 배선은 도 3에서만 도시되며, 도 4a 내지 4b에서는 생략된다.
적어도 하나의 메모리 셀 스트링은(320)은, 적어도 하나의 채널층(321) 및 적어도 하나의 채널층(321)을 감싸는 적어도 하나의 전하 저장층(322)을 포함한다. 적어도 하나의 채널층(321)은 단결정질의 실리콘(Single crystal silicon) 또는 폴리 실리콘(Poly-silicon)으로 형성될 수 있으며, 기판(310)을 시드로 이용하는 선택적 에피택셜 성장 공정 또는 상전이 에피택셜 공정 등으로 형성될 수 있다.
적어도 하나의 전하 저장층(322)은, 복수의 워드라인들(330)을 통해 유입되는 전류로부터 전하를 저장하는 구성요소로서, 일례로, ONO(Oxide-Nitride-Oxide)의 구조로도 형성될 수 있다. 이하, 적어도 하나의 전하 저장층(322)이 기판(310)에 대해 직교하는 일 방향으로 연장 형성되는 수직 요소만을 포함하는 것으로 설명되나, 이에 제한되거나 한정되지 않고 복수의 워드라인들(330)과 평행하며 접촉되는 수평 요소도 더 포함할 수 있다.
복수의 워드라인들(330)은, 적어도 하나의 메모리 셀 스트링(320)에 대해 수직 방향으로 연결되며, 복수의 절연층들(340)과 교번되며 배치될 수 있다. 이러한 복수의 워드라인들(330)은 텅스텐, 티타늄, 탄탈륨 등의 도전성 물질로 형성될 수 있으며, 복수의 절연층들(340)은 절연 특성을 갖는 다양한 물질로 형성될 수 있다.
이 때, 복수의 워드라인들(330)은 계단 형상을 갖도록 형성되며, 계단 형상에 형성된 각각의 컨택트(331)를 통해 외부 배선과 연결될 수 있다. 특히, 복수의 워드라인들(330) 각각의 컨택트(331)는 복수의 워드라인들(330) 각각의 전체 영역 중 최소화된 일부 영역에만 형성되는 것을 특징으로 한다. 이하, 복수의 워드라인들(330) 각각의 컨택트(331)가 최소화된 일부 영역에만 형성된다는 것은, 복수의 워드라인들(330) 각각의 전체 영역 중 컨택트(331)의 단면에 대응하는 영역에만 컨택트(331)가 형성되는 것을 의미한다.
또한, 복수의 워드라인들(330) 각각의 컨택트(331)가 형성되는 최소화된 일부 영역은, 복수의 워드라인들(330) 각각의 전체 영역 상에서 동일한 로우(row)에 위치하는 영역일 수 있다. 즉, 복수의 워드라인들(330) 각각의 전체 영역 중 컨택트(331)의 단면에 대응하는 영역에만 컨택트(331)가 형성되는 가운데, 복수의 워드라인들(330) 별로 컨택트(331)가 동일한 로우에 위치하는 영역에 형성될 수 있다.
이처럼, 복수의 워드라인들(330) 각각의 컨택트(331)가 복수의 워드라인들(330) 각각의 전체 영역 중 최소화된 일부 영역에만 형성됨에 따라 적어도 하나의 메모리 셀 스트링(320)과 동일한 어레이에 배치되지 않는 적어도 하나의 다른 메모리 셀 스트링(350)이 형성되는 공간(351)이 확보될 수 있다. 따라서, 3차원 플래시 메모리(300)는 보다 많은 메모리 셀 스트링들(320, 350)을 포함하게 되어 집적도가 향상될 수 있다. 이하, 적어도 하나의 메모리 셀 스트링(320)과 동일한 어레이라는 것은, 적어도 하나의 메모리 셀 스트링(320) 및 적어도 하나의 메모리 셀 스트링(320)과 동일한 컬럼(column)에 배치되는 메모리 셀 스트링으로 구성되는 메모리 셀 스트링의 집합을 의미하는 바, 적어도 하나의 메모리 셀 스트링(320)과 동일한 어레이에 배치되지 않는 적어도 하나의 다른 메모리 셀 스트링(350)은 적어도 하나의 메모리 셀 스트링(320)과 다른 컬럼에 배치되는 메모리 셀 스트링을 의미한다.
여기서, 공간(351)에 적어도 하나의 다른 메모리 셀 스트링(350)이 형성됨에 따라 복수의 워드라인들(330)은 적어도 하나의 메모리 셀 스트링(320) 및 적어도 하나의 다른 메모리 셀 스트링(350)에 의해 공유될 수 있다. 이하, 복수의 워드라인들(330)이 적어도 하나의 메모리 셀 스트링(320) 및 적어도 하나의 다른 메모리 셀 스트링(350)에 의해 공유된다는 것은, 복수의 워드라인들(330)이 적어도 하나의 메모리 셀 스트링(320) 및 적어도 하나의 다른 메모리 셀 스트링(350) 모두에 전류를 공급하도록 사용됨을 의미한다.
일 실시예에 따른 3차원 플래시 메모리(300)는 설명된 바와 같이 복수의 워드라인들(330) 각각의 컨택트(331)를 복수의 워드라인들(330) 각각의 전체 영역 중 최소화된 일부 영역에만 형성함으로써, 적어도 하나의 메모리 셀 스트링(320)과 동일한 어레이에 배치되지 않는 적어도 하나의 다른 메모리 셀 스트링(350)이 형성되는 공간(351)을 확보하여 보다 많은 숫자의 메모리 셀 스트링들(320, 350)을 포함할 수 있다. 이에 따라, 3차원 플래시 메모리(300)의 집적도가 월등히 개선될 수 있다.
도 5는 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이다. 이하, 3차원 플래시 메모리 제조 방법을 수행하는 주체로는, 자동화 및 기계화된 제조 시스템이 사용될 수 있으며, 후술되는 단계들(S510 내지 S540)를 통해 제조되는 3차원 플래시 메모리는 도 3 내지 4를 참조하여 상술된 구조를 가제 된다.
도 5를 참조하면, 일 실시예에 따른 제조 시스템은 단계(S510)에서 복수의 워드라인들 및 복수의 절연층들이 교대로 적층된 몰드 구조체를 준비한다.
이어서, 제조 시스템은 단계(S520)에서 몰드 구조체 상 복수의 워드라인들 각각의 컨택트가 형성될 최소화된 일부 영역을 제외한 나머지 영역에 적어도 하나의 메모리 셀 스트링(적어도 하나의 메모리 셀 스트링은 적어도 하나의 채널층 및 적어도 하나의 채널층을 감싸는 적어도 하나의 전하 저장층을 포함함)을 일 방향으로 연장 형성한다.
예를 들어, 제조 시스템은 몰드 구조체에 포함되는 기판이 노출되도록 복수의 워드라인들 각각의 컨택트가 형성될 최소화된 일부 영역을 제외한 나머지 영역에 수직 홀을 생성한 뒤에, 적어도 하나의 전하 저장층을 수직 홀 내에 증착하고 그 내부에 적어도 하나의 채널층을 채워 넣어 적어도 하나의 메모리 셀 스트링을 형성할 수 있다.
여기서, 복수의 워드라인들 각각의 컨택트가 형성될 최소화된 일부 영역은, 복수의 워드라인들 각각의 전체 영역 중 컨택트의 단면에 대응하는 영역으로서, 복수의 워드라인들 각각의 영역 상에서 동일한 로우에 위치하는 영역일 수 있다.
또한, 단계(S520)에서 제조 시스템은, 적어도 하나의 메모리 셀 스트링과 동일한 어레이에 배치되지 않는 적어도 하나의 다른 메모리 셀 스트링이 형성될 공간을 확보하도록 나머지 영역에 적어도 하나의 메모리 셀 스트링을 일 방향으로 연장 형성한 뒤에, 상기 공간에 적어도 하나의 다른 메모리 셀 스트링을 일 방향으로 연장 형성할 수 있다.
따라서, 단계(S520)는 복수의 워드라인들이 적어도 하나의 메모리 셀 스트링 및 적어도 하나의 다른 메모리 셀 스트링에 의해 공유되도록 적어도 하나의 다른 메모리 셀 스트링을 일 방향으로 연장 형성하는 단계일 수 있다.
이처럼, 제조 시스템은 단계(S520)에서 복수의 워드라인들 각각의 전체 영역 중 최소화된 일부 영역만을 컨택트를 형성할 영역으로 남기기 때문에, 최소화된 일부 영역을 제외한 모든 영역에 메모리 셀 스트링들을 형성하여 메모리 셀 스트링의 집적도를 더욱 향상시킬 수 있다.
그 다음, 제조 시스템은 단계(S530)에서 복수의 워드라인들 각각의 컨택트가 형성될 최소화된 일부 영역을 계단 형상으로 식각한다.
그 후, 제조 시스템은 단계(S540)에서 식각된 영역에 복수의 워드라인들 각각의 컨택트를 형성한다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (10)

  1. 집적화를 도모하는 3차원 플래시 메모리에 있어서,
    일 방향으로 연장 형성되는 적어도 하나의 메모리 셀 스트링-상기 적어도 하나의 메모리 셀 스트링은 적어도 하나의 채널층 및 상기 적어도 하나의 채널층을 감싸는 적어도 하나의 전하 저장층을 포함함-; 및
    상기 적어도 하나의 메모리 셀 스트링에 대해 수직 방향으로 연결되는 복수의 워드라인들
    을 포함하고,
    상기 복수의 워드라인들 각각의 컨택트는,
    상기 복수의 워드라인들 각각의 전체 영역 중 최소화된 일부 영역에만 형성되는 것을 특징으로 하는 3차원 플래시 메모리.
  2. 제1항에 있어서,
    상기 복수의 워드라인들은,
    상기 복수의 워드라인들 각각의 컨택트가 상기 복수의 워드라인들 각각의 전체 영역 중 최소화된 일부 영역에만 형성됨에 따라, 상기 적어도 하나의 메모리 셀 스트링과 동일한 어레이에 배치되지 않는 적어도 하나의 다른 메모리 셀 스트링이 형성되는 공간을 확보하는 것을 특징으로 하는 3차원 플래시 메모리.
  3. 제2항에 있어서,
    상기 복수의 워드라인들은,
    상기 공간에 상기 적어도 하나의 다른 메모리 셀 스트링이 형성됨에 따라, 상기 적어도 하나의 메모리 셀 스트링 및 상기 적어도 하나의 다른 메모리 셀 스트링에 의해 공유되는 것을 특징으로 하는 3차원 플래시 메모리.
  4. 제2항에 있어서,
    상기 복수의 워드라인들 각각의 컨택트가 형성되는 상기 최소화된 일부 영역은,
    상기 복수의 워드라인들 각각의 전체 영역 상에서 동일한 로우(row)에 위치하는 영역인 것을 특징으로 하는 3차원 플래시 메모리.
  5. 집적화를 도모하는 3차원 플래시 메모리의 제조 방법에 있어서,
    복수의 워드라인들 및 복수의 절연층들이 교대로 적층된 몰드 구조체를 준비하는 단계;
    상기 몰드 구조체 상 상기 복수의 워드라인들 각각의 컨택트가 형성될 최소화된 일부 영역을 제외한 나머지 영역에 적어도 하나의 메모리 셀 스트링-상기 적어도 하나의 메모리 셀 스트링은 적어도 하나의 채널층 및 상기 적어도 하나의 채널층을 감싸는 적어도 하나의 전하 저장층을 포함함-을 일 방향으로 연장 형성하는 단계;
    상기 최소화된 일부 영역을 계단 형상으로 식각하는 단계; 및
    상기 식각된 영역에 상기 복수의 워드라인들 각각의 컨택트를 형성하는 단계
    를 포함하는 3차원 플래시 메모리의 제조 방법.
  6. 제5항에 있어서,
    상기 적어도 하나의 메모리 셀 스트링을 일 방향으로 연장 형성하는 단계는,
    상기 적어도 하나의 메모리 셀 스트링과 동일한 어레이에 배치되지 않는 적어도 하나의 다른 메모리 셀 스트링이 형성될 공간을 확보하도록 상기 적어도 하나의 메모리 셀 스트링을 상기 일 방향으로 연장 형성하는 단계; 및
    상기 공간에 상기 적어도 하나의 다른 메모리 셀 스트링을 상기 일 방향으로 연장 형성하는 단계
    를 포함하는 3차원 플래시 메모리의 제조 방법.
  7. 제6항에 있어서,
    상기 적어도 하나의 다른 메모리 셀 스트링을 상기 일 방향으로 연장 형성하는 단계는,
    상기 복수의 워드라인들이 상기 적어도 하나의 메모리 셀 스트링 및 상기 적어도 하나의 다른 메모리 셀 스트링에 의해 공유되도록 상기 적어도 하나의 다른 메모리 셀 스트링을 상기 일 방향으로 연장 형성하는 단계인 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법.
  8. 제5항에 있어서,
    상기 복수의 워드라인들 각각의 컨택트가 형성될 상기 최소화된 일부 영역은,
    상기 복수의 워드라인들 각각의 전체 영역 상에서 동일한 로우(row)에 위치하는 영역인 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법.
  9. 집적화를 도모하는 3차원 플래시 메모리에 있어서,
    일 방향으로 연장 형성되는 적어도 하나의 메모리 셀 스트링-상기 적어도 하나의 메모리 셀 스트링은 적어도 하나의 채널층 및 상기 적어도 하나의 채널층을 감싸는 적어도 하나의 전하 저장층을 포함함-; 및
    상기 적어도 하나의 메모리 셀 스트링에 대해 수직 방향으로 연결되는 복수의 워드라인들
    을 포함하고,
    상기 복수의 워드라인들은,
    상기 복수의 워드라인들 각각의 컨택트가 상기 복수의 워드라인들 각각의 전체 영역 중 최소화된 일부 영역에만 형성됨에 따라, 상기 적어도 하나의 메모리 셀 스트링과 동일한 어레이에 배치되지 않는 적어도 하나의 다른 메모리 셀 스트링이 형성되는 공간을 확보하고, 상기 확보된 공간에 형성되는 적어도 하나의 다른 메모리 셀 스트링 및 상기 적어도 하나의 메모리 셀 스트링에 의해 공유되는 것을 특징으로 하는 3차원 플래시 메모리.
  10. 집적화를 도모하는 3차원 플래시 메모리에 있어서,
    일 방향으로 연장 형성되는 적어도 하나의 메모리 셀 스트링-상기 적어도 하나의 메모리 셀 스트링은 적어도 하나의 채널층 및 상기 적어도 하나의 채널층을 감싸는 적어도 하나의 전하 저장층을 포함함-; 및
    상기 적어도 하나의 메모리 셀 스트링에 대해 수직 방향으로 연결되는 복수의 워드라인들
    을 포함하고,
    상기 복수의 워드라인들 각각의 컨택트는,
    상기 복수의 워드라인들 각각의 전체 영역 중 최소화된 일부 영역-상기 최소화된 일부 영역은 상기 복수의 워드라인들 각각의 전체 영역 상에서 동일한 로우(row)에 위치하는 영역임-에만 형성되는 것을 특징으로 하는 3차원 플래시 메모리.
KR1020190047209A 2019-04-04 2019-04-23 집적화를 도모하는 3차원 플래시 메모리 및 그 제조 방법 KR102207215B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190047209A KR102207215B1 (ko) 2019-04-23 2019-04-23 집적화를 도모하는 3차원 플래시 메모리 및 그 제조 방법
PCT/KR2020/004488 WO2020204614A1 (ko) 2019-04-04 2020-04-02 3차원 플래시 메모리 및 그 제조 방법
US17/436,684 US20220149073A1 (en) 2019-04-04 2020-04-02 Three-dimensional flash memory and method for manufacturing same
CN202080025030.1A CN113678254A (zh) 2019-04-04 2020-04-02 三维闪存以及制造该三维闪存的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190047209A KR102207215B1 (ko) 2019-04-23 2019-04-23 집적화를 도모하는 3차원 플래시 메모리 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20200123973A true KR20200123973A (ko) 2020-11-02
KR102207215B1 KR102207215B1 (ko) 2021-01-25

Family

ID=73397656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190047209A KR102207215B1 (ko) 2019-04-04 2019-04-23 집적화를 도모하는 3차원 플래시 메모리 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102207215B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120019204A (ko) * 2010-08-25 2012-03-06 삼성전자주식회사 셀 스트링 및 그를 포함하는 비휘발성 메모리 장치의 제조방법
KR20120053329A (ko) * 2010-11-17 2012-05-25 삼성전자주식회사 반도체 소자 및 그 제조방법
KR20190011632A (ko) * 2017-07-25 2019-02-07 삼성전자주식회사 3차원 반도체 메모리 장치
KR20190014270A (ko) * 2017-07-31 2019-02-12 삼성전자주식회사 3차원 반도체 메모리 장치 및 그의 제조 방법
KR20190020897A (ko) * 2017-08-22 2019-03-05 에스케이하이닉스 주식회사 3차원 구조의 메모리 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120019204A (ko) * 2010-08-25 2012-03-06 삼성전자주식회사 셀 스트링 및 그를 포함하는 비휘발성 메모리 장치의 제조방법
KR20120053329A (ko) * 2010-11-17 2012-05-25 삼성전자주식회사 반도체 소자 및 그 제조방법
KR20190011632A (ko) * 2017-07-25 2019-02-07 삼성전자주식회사 3차원 반도체 메모리 장치
KR20190014270A (ko) * 2017-07-31 2019-02-12 삼성전자주식회사 3차원 반도체 메모리 장치 및 그의 제조 방법
KR20190020897A (ko) * 2017-08-22 2019-03-05 에스케이하이닉스 주식회사 3차원 구조의 메모리 장치

Also Published As

Publication number Publication date
KR102207215B1 (ko) 2021-01-25

Similar Documents

Publication Publication Date Title
US9589982B1 (en) Structure and method of operation for improved gate capacity for 3D NOR flash memory
US10748922B2 (en) Memory arrays and methods used in forming a memory array
US9306040B2 (en) Nonvolatile memory device and method for fabricating the same
US11581327B2 (en) Three-dimensional flash memory with reduced wire length and manufacturing method therefor
CN102544016A (zh) 非易失性存储器件及其制造方法
US20120256253A1 (en) Vertical Memory Devices
CN103579252A (zh) 非易失性存储器件及其制造方法
US11937428B2 (en) Memory arrays and methods used in forming a memory array comprising strings of memory cells
US20240087648A1 (en) Three-dimensional flash memory for improving contact resistance of igzo channel layer
US9768189B2 (en) Semiconductor memory device
US11844215B2 (en) Three-dimensional flash memory device supporting bulk erase operation and manufacturing method therefor
KR102207215B1 (ko) 집적화를 도모하는 3차원 플래시 메모리 및 그 제조 방법
CN207529977U (zh) 集成电路和电子装置
US11955177B2 (en) Three-dimensional flash memory including middle metallization layer and manufacturing method thereof
US20220149073A1 (en) Three-dimensional flash memory and method for manufacturing same
KR102246877B1 (ko) 집적도를 향상시킨 3차원 플래시 메모리 및 그 제조 방법
US12120872B2 (en) Three-dimensional flash memory having improved degree of integration, and manufacturing method therefor
KR102373846B1 (ko) 집적화를 도모하는 3차원 플래시 메모리 및 그 제조 방법
KR102245256B1 (ko) 집적화를 도모하는 3차원 플래시 메모리 및 그 제조 방법
KR102603209B1 (ko) 개선된 스택 연결 부위를 갖는 3차원 플래시 메모리 및 그 제조 방법
KR102059147B1 (ko) 배선 길이를 감소시키는 3차원 플래시 메모리 및 그 제조 방법
KR102410781B1 (ko) Tsv 기반 고집적도를 갖는 3차원 플래시 메모리
KR102578437B1 (ko) 개선된 스택 연결 부위를 갖는 3차원 플래시 메모리 및 그 제조 방법
KR102537271B1 (ko) Gidl 기반 소거 동작 시 홀 발생 구조를 갖는 3차원 플래시 메모리 및 그 제조 방법
KR20200132385A (ko) 집적화를 도모하는 3차원 플래시 메모리 및 그 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant