KR20200110802A - 위치 맞춤 방법 및 위치 맞춤 장치 - Google Patents

위치 맞춤 방법 및 위치 맞춤 장치 Download PDF

Info

Publication number
KR20200110802A
KR20200110802A KR1020207024796A KR20207024796A KR20200110802A KR 20200110802 A KR20200110802 A KR 20200110802A KR 1020207024796 A KR1020207024796 A KR 1020207024796A KR 20207024796 A KR20207024796 A KR 20207024796A KR 20200110802 A KR20200110802 A KR 20200110802A
Authority
KR
South Korea
Prior art keywords
substrates
substrate
mark
marks
distortion
Prior art date
Application number
KR1020207024796A
Other languages
English (en)
Other versions
KR102370325B1 (ko
Inventor
하지메 미츠이시
미노루 후쿠다
이사오 스가야
Original Assignee
가부시키가이샤 니콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 니콘 filed Critical 가부시키가이샤 니콘
Priority to KR1020227006805A priority Critical patent/KR102511929B1/ko
Publication of KR20200110802A publication Critical patent/KR20200110802A/ko
Application granted granted Critical
Publication of KR102370325B1 publication Critical patent/KR102370325B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8013—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Engineering (AREA)

Abstract

적층되는 두 개의 기판을 위치 맞춤하는 위치 맞춤 방법으로서, 두 개의 기판 중 적어도 일방의 기판에 배치된 복수의 마크로부터 선택된 마크의 위치를 계측하는 단계와, 계측된 마크의 위치에 근거하여, 두 개의 기판을 위치 맞춤하는 단계를 포함하며, 계측되는 마크는, 적어도 일방의 기판의 디스토션에 관한 정보에 근거하여 선택된다. 마크는, 적어도 일방의 기판의 디스토션양이 문턱값보다 작은 영역에 배치되어 있는 마크라도 괜찮다. 마크는, 적어도 일방의 기판에 생기는 디스토션의 재현성이 문턱값보다 큰 영역에 배치되어 있는 마크라도 괜찮다.

Description

위치 맞춤 방법 및 위치 맞춤 장치
본 발명은, 위치 맞춤 방법 및 위치 맞춤 장치에 관한 것이다.
기판 상에 배치된 마크의 위치에 근거하여, 마스크 패턴 등의 다른 부재를 해당 기판에 대해서 위치 맞춤을 하는 방법이 있다(예를 들면 특허 문헌 1 참조).
특허 문헌 1 : 일본특허공개 제2013－118369호 공보
기판에 형성된 모든 마크를 다른 부재에 대한 위치 맞춤에 사용하면 다대(多大)한 처리 부하를 필요로 한다. 한편, 기판에 형성된 마크의 전수(全數)보다도 적은 수의 마크를 선택하여, 선택한 마크를 이용하여 위치 맞춤을 하면, 선택의 방법에 따라서는 다른 부재에 대한 위치 맞춤 정밀도가 저하되는 경우가 있었다.
본 발명의 제1 형태에서는, 적층되는 두 개의 기판을 위치 맞춤하는 위치 맞춤 방법으로서, 두 개의 기판 중 적어도 일방의 기판에 배치된 복수의 마크로부터 선택된 마크의 위치를 계측하는 단계와, 계측된 마크의 위치에 근거하여, 두 개의 기판을 위치 맞춤하는 단계를 포함하며, 계측되는 마크는, 적어도 일방의 기판의 디스토션(distortion)에 관한 정보에 근거하여 선택된다.
본 발명의 제2 형태에서는, 적층되는 두 개의 기판을 위치 맞춤하는 위치 맞춤 방법으로서, 두 개의 기판 중 적어도 일방의 기판에 배치된 복수의 마크의 위치를 계측하는 단계와, 계측한 복수의 마크의 위치에 근거하여, 두 개의 기판을 위치 맞춤하는 단계를 포함하며, 복수의 마크는, 적어도 일방의 기판의 디스토션양이 문턱값보다 작은 영역에 배치되어 있는 마크이다.
본 발명의 제3 형태에서는, 적층되는 두 개의 기판을 위치 맞춤하는 위치 맞춤 방법으로서, 두 개의 기판 중 적어도 일방의 기판에 배치된 복수의 마크의 위치를 계측하는 단계와, 계측한 복수의 마크의 위치에 근거하여, 두 개의 기판을 위치 맞춤하는 단계를 포함하며, 복수의 마크는, 적어도 일방의 기판에 생기는 디스토션의 재현성이 문턱값보다 큰 영역에 배치되어 있는 마크이다.
본 발명의 제4 형태에서는, 적층되는 두 개의 기판을 위치 맞춤하는 위치 맞춤 장치로서, 두 개의 기판의 일방의 기판에 배치된 복수의 마크 중, 적어도 일방의 기판에 생긴 디스토션에 관한 정보에 근거하여 선택된 마크의 위치를 계측하는 계측부와, 계측부가 계측한 마크의 위치에 근거하여, 두 개의 기판을 위치 맞춤하는 위치 맞춤부를 포함한다.
본 발명의 제5 형태에서는, 적층되는 두 개의 기판을 위치 맞춤하는 위치 맞춤 장치로서, 두 개의 기판 중 일방의 기판에 배치된 복수의 마크의 위치를 계측하는 계측부와, 계측부가 계측한 복수의 마크의 위치에 근거하여, 두 개의 기판을 위치 맞춤하는 위치 맞춤부를 구비하며, 복수의 마크는, 적어도 일방의 기판의 디스토션양이 문턱값보다 작은 영역에 배치되어 있는 마크이다.
본 발명의 제6 형태에서는, 적층되는 두 개의 기판을 위치 맞춤하는 위치 맞춤 장치로서, 두 개의 기판 중 일방의 기판에 배치된 복수의 마크의 위치를 계측하는 계측부와, 계측부가 계측한 복수의 마크의 위치에 근거하여, 두 개의 기판을 위치 맞춤하는 위치 맞춤부를 구비하며, 복수의 마크는, 적어도 일방의 기판에 생기는 디스토션의 재현성이 문턱값보다 큰 영역에 배치되어 있는 마크이다.
본 발명의 제7 형태에서는, 상기 위치 맞춤 장치와, 위치 맞춤 장치에 의해 위치 맞춤된 두 개의 기판을 접합하는 접합부를 구비하는 기판 적층 장치가 제공된다.
본 발명의 제8 형태에서는, 적층되는 두 개의 기판 중 일방의 기판에 배치된 복수의 마크 중, 적어도 일방의 기판에 생긴 디스토션에 관한 정보에 근거하여, 계측하는 마크를 선택하는 선택부와, 선택부에서 선택된 마크의 위치에 근거하여, 두 개의 기판을 접합하는 기판 적층 장치를 구비하는 적층 기판 제조 시스템이 제공된다.
상기의 발명의 개요는, 본 발명의 특징의 전부를 열거한 것은 아니다. 이들 특징군의 서브 콤비네이션도 발명이 될 수 있다.
도 1은 기판 적층 장치(100)의 구성을 나타내는 모식도이다.
도 2는 기판(210, 230)의 모식적 평면도이다.
도 3은 접합부(300)의 구조를 나타내는 모식적 단면도이다.
도 4는 기판(210, 230)을 위치 맞춤하는 순서를 나타내는 흐름도이다.
도 5는 접합부(300)의 동작을 나타내는 모식적 단면도이다.
도 6은 접합부(300)의 동작을 나타내는 모식적 단면도이다.
도 7은 접합부(300)의 동작을 나타내는 모식적 단면도이다.
도 8은 기판(210)에 생긴 변형의 비선형 성분의 분포를 예시하는 도면이다.
도 9는 도 8에 나타낸 기판(210)에서 변형이 작은 영역을 나타내는 도면이다.
도 10은 적층 기판(250)에 적층되는 기판(260)의 예를 나타내는 모식적 단면도이다.
도 11은 적층 기판(250)에 생긴 변형의 비선형 성분을 나타내는 도면이다.
도 12는 선택하는 마크(213)가 배치된 영역을 나타내는 도면이다.
도 13은 기판(210)에서의 비선형 성분의 변동을 나타내는 도면이다.
도 14는 기판(210)에서의 비선형 성분의 변동을 나타내는 다른 도면이다.
도 15는 기판(210)의 변형의 비선형 성분의 분포를 나타내는 그래프이다.
도 16은 비선형 성분의 재현성을 설명하는 그래프이다.
도 17은 비선형 성분의 재현성을 설명하는 그래프이다.
도 18은 비선형 성분의 재현성의 분포를 설명하는 그래프이다.
도 19는 비선형 성분의 재현성의 분포를 설명하는 그래프이다.
이하, 발명의 실시 형태를 통해서 본 발명을 설명한다. 하기의 실시 형태는 청구 범위에 관한 발명을 한정하는 것은 아니다. 실시 형태 중에서 설명되어 있는 특징의 조합 전부가 발명에 필수라는 할 수 없다.
도 1은, 기판 적층 장치(100)의 모식적 평면도이다. 기판 적층 장치(100)는, 케이스(110)와, 케이스(110)의 외측에 배치된 기판 카세트(120, 130) 및 제어부(150)와, 케이스(110)의 내부에 배치된 반송부(140), 접합부(300), 홀더 스토커(holder stocker)(400), 및 프리 얼라이너(pre aligner)(500)를 구비한다. 기판 적층 장치(100)에서, 접합부(300) 및 제어부(150)가, 위치 맞춤 장치의 일 예를 형성한다.
기판 적층 장치(100)에서, 일방의 기판 카세트(120)는, 이것으로부터 접합하는 기판(210, 230)을 수용한다. 타방의 기판 카세트(130)는, 기판(210, 230)을 접합하는 것에 의해 형성된 적층 기판(250)을 수용한다. 기판 카세트(120, 130)는, 케이스(110)에 대해서 개별로 착탈할 수 있다.
반송부(140)는, 케이스(110)의 내부에서, 단독의 기판(210, 230) 및 기판 홀더(220)를 반송한다. 또, 반송부(140)는, 케이스(110)의 내부에서, 기판(210, 230)을 유지한 기판 홀더(220), 및 기판(210, 230)을 적층하여 형성한 적층 기판(250)을 반송한다.
제어부(150)는, 기판 적층 장치(100)의 각 부의 동작을 개개로 제어함과 아울러, 각 부 상호의 제휴를 통괄적으로 제어한다. 또, 제어부(150)는, 외부로부터의 유저의 지시를 받아들여, 적층 기판(250)을 제조하는 경우의 조건을 설정한다. 또, 제어부(150)는, 기판 적층 장치(100)의 동작 상태를 외부를 향해 표시하는 유저 인터페이스도 가진다.
접합부(300)는, 서로 대향하는 한 쌍의 스테이지를 가지고, 스테이지 각각에 의해 유지된 기판(210, 230)을 서로 위치 맞춤하는 위치 맞춤부를 겸한다. 또, 접합부(300)는, 위치 맞춤된 기판(210, 230)을 서로 접촉시키는 것에 의해 적층 기판(250)을 형성한다.
또, 기판(210, 230)의 위치 맞춤이란, 기판(210, 230)에 마련한 대응하는 마크(213)가 서로 일치하도록, 기판(210, 230)의 면 방향의 상대 위치를 조정하는 것을 의미한다. 후술하는 여러가지 이유에 의해 마크(213)의 위치가 완전하게 일치하지 않는 경우라도, 예를 들면, 기판(210, 230)에 마련된 전극, 패드, 범프(bump) 등에 의한 전기적인 접속이 형성될 정도로 상대 위치를 작게 하는 것도, 위치 맞춤하는 것에 포함된다.
기판 적층 장치(100)의 내부에서는, 기판(210, 230)을 기판 홀더(220)에 의해 유지시킨 상태로 핸들링해도 괜찮다. 기판 홀더(220)는, 알루미나 세라믹스 등의 경질 재료에 의해 형성되고, 기판(210, 230)을 유지하는 유지면과, 유지면의 외측에 배치된 가장자리부를 가진다.
기판 홀더(220)에 마련한 진공 척(chuck), 정전(靜電) 척 등에 의해 기판(210, 230)을 기판 홀더(220)에 유지시키고, 유지면의 이면(裏面)이나 가장자리부에 의해 기판 홀더(220)를 매개로 하여 핸들링하는 것에 의해, 얇아서 깨지기 쉬운 기판(210, 230)의 손상을 방지하여, 기판 적층 장치(100)의 동작을 고속화할 수 있다. 기판 적층 장치(100)에서는, 홀더 스토커(400)에 복수의 기판 홀더(220)가 수용된다.
기판(210, 230) 또는 적층 기판(250)을 기판 적층 장치(100)로부터 반출하는 경우, 기판 홀더(220)는, 기판(210, 230) 또는 적층 기판(250)으로부터 분리되어, 홀더 스토커(400)로 되돌려진다. 따라서, 기판 홀더(220)는, 기판 적층 장치(100)의 외부로 반출되지 않고 내부에 머물러, 반복 사용된다. 따라서, 기판 홀더(220)는, 기판 적층 장치(100)의 일부라고도 할 수 있다. 게다가, 기판 홀더(220)는, 청소를 포함하는 보수, 교환 등의 목적으로, 기판 적층 장치(100)의 외부로 취출될 수 있다.
프리 얼라이너(500)는, 반송부(140)와 협동하여, 반입된 기판(210, 230)을 기판 홀더(220)에 유지시킨다. 또, 프리 얼라이너(500)는, 접합부(300)로부터 반출된 적층 기판(250)을 기판 홀더(220)로부터 분리하는 경우에도 사용된다.
기판(210, 230)의 예는, 소자, 회로, 단자 등이 형성된 기판, 미가공의 실리콘 웨이퍼, 화합물 반도체 웨이퍼, 사파이어 기판, 글라스 기판이다. 또, 반도체 웨이퍼에는, 소자, 배선, 스크라이브 라인, 마크 등의 구조물이 형성되어 있는 경우가 있고, 그 경우에, 구조물이 형성된 반도체 웨이퍼가 위치 맞춤의 대상이 된다. 접합되는 기판(210, 230)의 세트는, 회로 기판과 미가공 기판이라도, 미가공 기판끼리라도 괜찮다. 접합되는 기판(210, 230)은, 그것 자체가, 이미 복수의 기판을 적층하여 형성된 적층 기판(250)이라도 괜찮다. 본 실시 형태에서는, 기판(210, 230)은 회로 등이 형성된 반도체 웨이퍼이다.
또, 기판(210, 230)의 접합이란, 복수의 기판(210, 230)의 주면(主面)을 서로 평행하게 하여 겹치고, 서로의 상대 위치를 수소 결합, 반데르 발스 결합, 및 공유 결합 등에 의해 고정하는 것을 말한다. 한편, 기판(210, 230)을 겹친다는 것은, 복수의 기판(210, 230)의 주면을 서로 접하는 상태로 하는 것을 말하지만, 서로의 상대 위치가 고정된 상태를 가리킨다고는 할 수 없다. 또, 「적층」을 「겹친다」와 동의로 이용하는 경우가 있다. 또, 기판(210, 230)은, 적층된 장소에서 접합을 개시하는 경우도 있지만, 접합이 진행되고 있는 동안에 접합부(300)로부터 반출되고, 위치 맞춤된 장소와 다른 장소에서 접합이 완료되는 경우도 있다. 또, 위치 맞춤된 장소와는 다른 장소에서, 가열, 가압 등에 의해 기판(210, 230)을 접합하는 경우도 있다.
도 2는, 적층 기판(250)을 형성하는 기판(210, 230)의 모식적인 평면도이다. 기판(210, 230)은, 스크라이브 라인(211), 마크(213), 및 회로 영역(214)을 가진다. 마크(213) 및 회로 영역(214)은, 각각 복수 마련된다.
마크(213)는, 기판(210, 230)의 표면에 형성된 구조물의 일 예이며, 도시의 예에서는, 마크(213)는 회로 영역(214) 상호의 사이에 배치된 스크라이브 라인(211)에 겹쳐서 배치된다. 마크(213)는, 기판(210)을 다른 기판(230)과 접합하는 경우에, 위치 맞춤의 기준으로서 사용된다. 기판(210)의 표면에는 다수의 마크(213)가 형성되지만, 기판(210, 230)을 위치 맞춤하는 경우에, 모든 마크(213)를 사용한다고는 할 수 없다.
마크(213)는, 기판에 형성된 구조물에 대한, 면 방향의 상대 위치를 계측하는 경우에 지표로서 이용하는 구조물을 의미한다. 마크(213)는, 소자 또는 배선의 일부분으로서 형성되는 경우도 있다. 또, 마크(213)는, 패터닝된 금속층 등의, 오로지 지표로서 사용하는 목적으로 형성되는 경우도 있다. 게다가, 마크(213)는, 기판의 표면에 퇴적된 금속층 등에 의해 형성되는 경우 외에, 기판(210, 230) 자체를 가공하여 형성된 돌기부, 융기부, 단차, 홈, 구멍 등인 경우도 있다.
회로 영역(214)은, 동일 구조를 가지는 복수의 것이, 기판(210, 230)의 표면에 주기적으로, 혹은, 매트릭스 모양으로 배치된다. 회로 영역(214) 각각에는, 포토리소그래피 기술 등에 의해 형성된 소자, 배선, 보호막 등의 구조물이 마련된다. 또, 회로 영역(214)에는, 기판(210)을 다른 기판(230), 리드 프레임 등에 전기적으로 접속하는 경우에 접속 단자가 되는 패드, 범프 등의 접속부도 회로 영역(214)에 배치된다. 접속부도, 기판(210, 230)의 표면에 형성된 구조물의 일 예이다.
도 3은, 기판 적층 장치(100)에서의 접합부(300)의 구조를 나타내는 모식적인 단면도이다. 또, 도 3은, 접합부(300)에 2매의 기판(210, 230)이 반입된 직후의 상태를 나타내는 도면이기도 하다.
접합부(300)는, 프레임체(310), 고정 스테이지(321), 및 이동 스테이지(341)를 구비한다. 프레임체(310)는, 각각이 수평인 천판(天板)(311) 및 저판(底板)(313)을 가진다. 접합부(300)는 제어부(150)에 접속되어, 제어부(150)의 제어 하에 동작한다.
고정 스테이지(321)는, 프레임체(310)의 천판(311)에 하향으로 고정되고, 기판(210)을 유지한 기판 홀더(220)를 흡착하여 유지한다. 고정 스테이지(321)에 의해 유지되는 기판 홀더(220)는, 기판(210)의 접합면이 도면 중 하향이 되도록 접합부(300)에 반입되고, 고정 스테이지(321)에 의해서도 하향으로 유지된다.
프레임체(310)의 천판(311)의 도면 중 하면에는, 도면 중 하향으로 고정된 상부 현미경(322) 및 상부 활성화 장치(323)가, 고정 스테이지(321)의 측부에 배치된다. 상부 현미경(322)은, 고정 스테이지(321)에 대향하여 배치된 이동 스테이지(341)에 탑재된 다른 기판(230)의 상면을 관찰한다. 상부 활성화 장치(323)는, 예를 들면 플라스마를 발생시켜, 이동 스테이지(341)에 의해 유지된 기판(230)의 상면을 청정화 또는 활성화한다.
접합부(300)에서, 프레임체(310)의 저판(313)의 도면 중 상면에는, X방향 구동부(331), Y방향 구동부(332), 및 이동 스테이지(341)가 겹쳐 배치된다. 이동 스테이지(341)의 도면 중 상면에는, 기판(230)을 유지한 기판 홀더(240)가 유지된다.
X방향 구동부(331)는, 저판(313)과 평행하게, 도면 중에 화살표 X로 나타내는 방향으로 이동한다. Y방향 구동부(332)는, X방향 구동부(331) 상에서, 저판(313)과 평행하게, 도면 중에 화살표 Y로 나타내는 방향으로 이동한다. X방향 구동부(331) 및 Y방향 구동부(332)의 동작을 조합시키는 것에 의해, 이동 스테이지(341)는, 저판(313)과 평행하게 이차원적으로 이동한다.
Y방향 구동부(332)와 이동 스테이지(341)와의 사이에는, Z방향 구동부(333)가 더 배치된다. Z방향 구동부(333)는, 화살표 Z로 나타내는, 저판(313)에 대해서 수직인 방향으로, Y방향 구동부(332)에 대해서 이동 스테이지(341)를 이동시킨다. 이것에 의해, 이동 스테이지(341)를 승강시킨다. X방향 구동부(331), Y방향 구동부(332) 및 Z방향 구동부(333)에 의한 이동 스테이지(341)의 이동량은, 간섭계 등을 이용하여 고정밀도로 제어된다.
Y방향 구동부(332)의 도면 중 상면에는, 이동 스테이지(341)의 측부에, 하부 현미경(342) 및 하부 활성화 장치(343)가 탑재된다. 하부 현미경(342)은, Y방향 구동부(332)와 함께 이동하여, 고정 스테이지(321)에 의해 유지된 하향의 기판(210)의 하면을 관찰한다. 하부 활성화 장치(343)는, Y방향 구동부(332)와 함께 이동하면서, 기판(210)에 조사하는 예를 들면 플라스마를 발생시켜, 고정 스테이지(321)에 의해 유지된 기판(210)의 도면 중 하면을 청정화 또는 활성화한다.
또, 기판(210, 230)의 활성화란, 기판(210)의 접합면이 다른 기판(230)의 접합면과 접촉한 경우에, 수소 결합, 반데르 발스 결합, 공유 결합 등을 일으켜, 용융하지 않고 고상(固相)으로 접합되는 상태가 될 수 있도록, 적어도 일방의 기판의 접합면을 처리하는 경우를 포함한다. 즉, 활성화란, 기판(210, 230)의 표면에 단글링 본드(미결합수(未結合手))를 일으키게 하는 것에 의해서, 결합을 형성하기 쉽게 하는 것을 포함한다.
보다 구체적으로는, 상부 활성화 장치(323) 및 하부 활성화 장치(343)에서는, 예를 들면 감압(減壓) 분위기하에서 처리 가스인 산소 가스를 여기(勵起)하여 플라스마화하고, 산소 이온을 두 개의 기판 각각의 접합면이 되는 표면에 조사한다. 예를 들면, 기판이 Si 상에 SiO막을 형성한 기판인 경우에는, 이 산소 이온의 조사에 의해서, 적층 시에 접합면이 되는 기판 표면에서의 SiO의 결합이 절단되어, Si 및 O의 단글링 본드(Dangling bond)가 형성된다. 기판의 표면에 이러한 단글링 본드를 형성하는 것을 활성화라고 하는 경우가 있다.
단글링 본드가 형성된 상태의 기판을, 예를 들면 대기에 쬔 경우, 공기 중의 수분이 단글링 본드에 결합하여, 기판 표면이 수산기(OH기)에 의해 덮여진다. 기판의 표면은, 수분자와 결합하기 쉬운 상태, 즉 친수화되기 쉬운 상태가 된다. 즉, 활성화에 의해, 결과로서 기판의 표면이 친수화되기 쉬운 상태가 된다. 또, 고상(固相)의 접합에서는, 접합 계면에서의, 산화물 등의 불순물의 존재, 접합 계면의 결함 등이 접합 강도에 영향을 준다. 따라서, 접합면의 청정화를 활성화의 일부로 간주해도 괜찮다.
기판(210, 230)을 활성화하는 방법으로서는, DC 플라스마, RF 플라스마, MW 여기 플라스마에 의한 라디칼(radical) 조사 외에, 불활성 가스를 이용한 스패터(spatter) 에칭, 이온 빔, 고속 원자 빔 등의 조사도 예시할 수 있다. 또, 자외선 조사, 오존 어셔(usher) 등에 의한 활성화도 예시할 수 있다. 게다가, 액체 또는 기체의 에천트(etchant)를 이용한 화학적 청정화 처리도 예시할 수 있다.
게다가, 기판(210, 230)의 활성화는, 도시하지 않은 친수화 장치를 이용하여, 기판(210, 230)의 접합면이 되는 표면에 순수한 물 등을 도포하는 것에 의해서 기판(210, 230)의 표면을 친수화해도 괜찮다. 이 친수화에 의해, 기판(210, 230)의 표면은, OH기가 부착된 상태, 즉 OH기에서 종단(終端)된 상태가 된다.
또, 상부 활성화 장치(323) 및 하부 활성화 장치(343)를 대신하는 활성화 장치를 접합부(300)와는 다른 장소에 마련하여, 미리 활성화한 기판(210, 230)을 접합부(300)에 반입해도 괜찮다.
접합부(300)는, 제어부(150)를 더 구비한다. 제어부(150)는, X방향 구동부(331), Y방향 구동부(332), Z방향 구동부(333), 상부 활성화 장치(323), 및 하부 활성화 장치(343)의 동작을 제어한다.
또, 기판(210, 230)의 접합에 앞서, 제어부(150)는, 상부 현미경(322) 및 하부 현미경(342)의 상대 위치를 미리 교정한다. 상부 현미경(322) 및 하부 현미경(342)의 교정은, 예를 들면, 상부 현미경(322) 및 하부 현미경(342)을 공통의 초점(F)에 합초(合焦)시켜, 서로 관찰시키는 것에 의해 실행할 수 있다. 또, 공통의 표준 지표를 상부 현미경(322) 및 하부 현미경(342)에 의해 관찰해도 괜찮다.
도 4는, 기판(210)을 다른 기판(230)과 위치 맞춤하여 적층하는 경우의 순서를 나타내는 흐름도이다. 기판(210, 230)을 적층하는 경우, 제어부(150)는, 먼저, 위치 맞춤에 사용하는 마크(213)에 관한 정보를 취득한다(스텝 S101).
마크(213)에 관한 정보는, 기판(210, 230) 상에 마련된 마크(213)의 전수보다도 적은 특정의 마크(213)를 개별로 식별하는 경우에 참조하는 정보이다. 구체적으로는, 마크(213)를 개별로 특정하기 위한 정보로서는, 예를 들면, 기판(210, 230)의 노치(notch)를 기준으로 하여 기판(210, 230) 상의 위치 또는 영역을 나타내는 정보라도 괜찮다. 또, 마크(213)의 형상의 차이, 마크(213)와 함께 기판(210, 230) 상에 마련한 기호, 문자, 도형 등을 나타내는 정보라도 좋다. 전수의 마크(213) 중에서 어느 하나가 특정의 마크(213)로서 선택될지는 후술하는 것으로 하고, 여기에서는, 미리 특정의 마크(213)가 선택되어 상기 정보에 의해 특정되는 것으로 하여 설명을 계속한다.
상기의 정보는, 예를 들면, 기판(210, 230) 각각과 동일한 사양의 다른 기판에 대해서, 마크(213)의 변위를 실측한 결과에 근거하여 미리 결정된 것이라도 괜찮다. 이 경우, 제어부(150)는, 외부로부터, 영역의 위치에 관한 정보가 입력되는 것에 의해 상기 정보를 취득한다.
또, 제어부(150)가 취득하는 정보는, 기판 적층 장치(100)에 반입될 때까지 기판(210)이 받은 처리의 내용이나 이력 등의 제조 조건에 관한 정보, 기판(210, 230)의 재료, 사양, 제조 프로세스의 조건, 결정 방위 등의, 기판의 디스토션의 원인이 되는 정보를, 디스토션에 관한 정보로서 포함해도 괜찮다. 여기서, 제조 프로세스의 조건이란, 노광 장치에서의 노광 조건, 성막 장치에서의 성막 조건, 연마 장치에서의 연마 조건, 및 활성화 장치에서의 활성화 조건 등이 포함된다.
또, 기판(210, 230)에 관한 정보는, 예를 들면, 기판(210, 230)의 사양 외에, 워핑(warping) 상태 등의 변형의 양에 관한 정보를, 기판의 디스토션에 관한 정보로서 포함해도 괜찮다. 이것에 의해, 제어부(150)는, 취득한 정보에 근거하는 해석에 의해, 다음의 스텝 S102에서 반입되는 기판(210, 230)에 대해서, 기판의 변형을 보상하여 위치 맞춤의 정밀도를 향상시키는 위치 맞춤의 보정 조건을 생성할 수 있다. 또, 기판의 변형에 관한 정보는, 기판 적층 장치(100)에 측정부를 마련하여, 반입된 기판(210, 230)에 대해 그때마다 변형량을 측정하여 정보로서 생성해도 괜찮다.
다음으로, 제어부(150)는, 반송부(140)를 제어하여, 기판(210, 230)을 접합부(300)에 순차로 반입시킨다(스텝 S102). 게다가, 제어부(150)는, 도 5에 나타내는 바와 같이, 이동 스테이지(341)를 이동시키는 것에 의해, 하부 현미경(342) 또는 상부 현미경(322)을 이용하여 기판(210, 230) 각각을 관찰하여, 기판(210, 230)의 위치 맞춤에 사용하는 마크(213)를 특정한다(스텝 S103).
여기서, 제어부(150)는, 스텝 S101에서 취득한 정보를 참조하여, 기판(210)의 위치 맞춤에 사용하는 마크(213)가 배치된 기판(210, 230) 상의 위치를 추정하고, 하부 현미경(342) 또는 상부 현미경(322)에서 그 위치를 관찰할 수 있도록 이동 스테이지(341)를 이동시킨다. 다음으로, 예측한 위치의 주위를 순차 주사하여, 제어부(150)는, 검색된 영역 내에서 찾아내어진 마크(213)를, 위치 맞춤에 사용하는 마크(213)로서 특정한다.
다음으로, 제어부(150)는, 상부 현미경(322) 및 하부 현미경(342)의 상대 위치의 초기값이 기지(旣知)이기 때문에, 마크(213)를 특정하기 위해서 이동한 이동 스테이지(341)의 이동량에 근거하여, 특정된 마크(213)의 위치를 계측한다(스텝 S104). 게다가, 제어부(150)는, 계측된 마크(213)의 위치에 근거하여, 기판(210, 230) 상호의 상대 위치를 산출한다(스텝 S105).
다음으로, 제어부(150)는, 산출한 상대 위치에 근거하여, 기판(210, 230)을 위치 맞춤하는 경우에 필요한 이동 스테이지(341)의 이동량을 산출한다. 위치 맞춤에 필요한 이동량은, 예를 들면, EGA(인핸스드(enhanced)·글로벌·얼라이먼트법) 등, 기지의 방법에 의해, 예를 들면, x 방향, y 방향 및 회전 각도(θ)의 값으로서 산출된다.
이렇게 하여, 제어부(150)는, 특정된 마크(213)를 기준으로 하여 기판(210, 230)의 위치 맞춤을 실행시킬 수 있는 상태가 된다. 여기서, 위치 맞춤을 실행시킬 수 있는 상태란, 기판(210, 230) 각각에서 특정된 복수의 마크(213)의 위치의 차분(差分)이 최소가 되도록 하는 통계 처리를 실행하여, 기판(210, 230) 중 적어도 일방에 대해서, 이동량, 회전량 및 배율이 산출된 것을 의미한다.
보다 구체적으로는, 기판(210, 230) 각각에 대해서, 설계 위치에 대한 위치 어긋남량이 최소가 되는 X방향 및 Y 방향의 이동량(x, y) 및 회전량(θ)을 산출한다. 이것에 의해, 기판(210, 230)을, 회전을 포함하는 상대 이동시켜, 위치 어긋남을 최소의 상태로 할 수 있다.
기판(210, 230)의 위치 맞춤은, 각각의 기판(210, 230)이 개별로 이동 가능한 경우에는, 설계 위치에 따른 기준 위치를 향해 각각의 기판(210, 230)을 개별로 이동 및 회전시킨다. 또, 도 3 등에 나타낸 바와 같이, 일방의 기판(230)만이 이동 가능한 경우에는, 각각 기판(210, 230)의 기준 위치에 대한 차분을 합산한 다음에, 기판(210, 230)의 상대 위치가 최소가 되도록 일방의 기판(230)을 이동시키는 것에 의해 위치 맞춤 가능하다.
다음으로, 제어부(150)는, 위치 맞춤을 위해서 산출한 기판(210, 230)의 이동량의 정보를 유지한 채로, 상부 활성화 장치(323) 및 하부 활성화 장치(343)를 동작시키면서 이동 스테이지(341)를 이동시키는 것에 의해, 기판(210, 230)의 표면을 플라스마에 의해 주사하여, 기판(210, 230)의 접합면을 활성화한다(스텝 S106).활성화된 기판(210, 230)의 표면은, 접착제 등의 개재물, 용접, 압착 등의 가공없이, 접촉에 의해서 접합되는 상태가 된다.
다음으로, 제어부(150)는, 먼저 스텝 S105에서 산출한 상대 위치에 근거하여 이동 스테이지(341)를 이동시켜, 도 6에 나타내는 바와 같이, 기판(210, 230)을 서로 위치 맞춤한다(스텝 S107). 게다가, 제어부(150)는, 도 7에 나타내는 바와 같이, Z방향 구동부(333)를 동작시켜, 이동 스테이지(341)를 상승시킨다. 이것에 의해, 기판(230)이 상승하여, 결국, 기판(210, 230)이 서로 접촉한다.
스텝 S106에서 표면이 활성화된 기판(210, 230)은, 접촉에 의해 생기는 수소 결합, 반데르 발스 결합, 및 공유 결합 등에 의해 접합되어, 적층 기판(250)을 형성한다(스텝 S108). 이렇게 하여 형성된 적층 기판(250)은, 접합부(300)로부터 반출된다(스텝 S109). 게다가, 적층 기판(250)은, 기판 홀더(240)로부터 분리된 다음에, 기판 카세트(130)에 수용된다.
또, 두 개의 기판(210, 230)이 상호의 접촉에 의해 수소 결합을 하고 있는 경우에는, 적층 기판(250)을 형성한 후, 아닐노(anneal爐)와 같은 가열 장치에 적층 기판(250)을 반입하여 가열하는 것에 의해, 기판(210, 230) 사이에 공유 결합을 일으키게 해도 괜찮다. 이것에 의해, 기판(210, 230) 사이의 접합 강도를 향상시킬 수 있다.
다음으로, 제어부(150)는, 기판 카세트(120)로부터, 적층해야 할 기판(210, 230)이 없게 되었는지의 여부를 조사한다(스텝 S110). 적층해야 할 기판(210, 230)이 남아 있는 경우(스텝 S110：NO), 제어부(150)는, 순서를 스텝 S102로 되돌리고, 스텝 S102로부터 S109까지의 일련의 적층 순서를 반복한다. 스텝 S110에서, 적층해야 할 기판(210, 230)이 없게 된 것을 안 경우(스텝 S110：YES), 제어부(150)는, 기판 적층 장치(100)의 제어를 종료한다.
상기와 같이, 접합부(300)는, 기판(210, 230)에 마련된 마크(213)를 기준으로 하여, 기판(210, 230)을 위치 맞춤할 수 있다. 그렇지만, 기판(210, 230)에 생긴 디스토션 때문에, 접합부(300)에서 접합하는 시점에서, 기판(210, 230)의 마크(213)의 위치가, 설계 위치에 대해서 변위하고 있는 경우가 있다.
이 때문에, 마크(213)의 위치에 의존하여 기판(210, 230)을 위치 맞춤한 경우에, 위치 맞춤 정밀도가 저하되는 경우가 있다. 그렇지만, 기판(210, 230)에 형성된 마크(213)로부터 위치 맞춤에 사용하는 마크(213)를 선택하는 경우에, 후술하는 방법에 의해 선택하는 것에 의해, 기판의 변형에 의한 위치 맞춤 정밀도의 저하를 억제할 수 있다.
또, 기판(210, 230)에 생기는 디스토션이란, 기판(210, 230)에서의 구조물을, 설계 좌표 즉 설계 위치로부터 변위시키는 변형이다. 기판(210, 230)에 생길 수 있는 디스토션은, 평면 디스토션과 입체 디스토션을 포함한다.
평면 디스토션은, 기판(210, 230)의 면 방향으로 생기는 디스토션이고, 선형 디스토션과 비선형 디스토션을 포함한다. 선형 디스토션은, 기판(210, 230) 상의 구조물이 디스토션에 의해 설계 위치로부터 변위한 위치를 선형 변환에 의해 나타낼 수 있는 디스토션이다. 비선형 디스토션은, 선형 변환에 의해 나타낼 수 없는 디스토션을 의미하고, 기판(210, 230)의 결정 이방성 및 기판(210, 230)의 제조 프로세스에서의 가공에 의해 생긴다. 게다가, 기판(210, 230)에 형성된 구조물의 배치에 의한 강성 분포에 따라서, 기판(210, 230)의 접합 과정 등에서, 비선형 디스토션이 생기는 경우도 있다.
선형 디스토션은, 배율 디스토션과 직교 디스토션을 포함한다. 배율 디스토션은, 구조물의 변위량이 기판(210, 230)의 중심(中心)으로부터 지름 방향으로 일정한 증가율로 증가하는 디스토션이다. 배율 디스토션의 값은, 기판(210, 230)의 중심으로부터의 거리 r에서의 설계 위치로부터의 어긋남량을 r로 나누는 것에 의해, 단위를 ppm로 하는 값으로서 얻어진다.
배율 디스토션은, 등방 배율 디스토션을 포함한다. 등방 배율 디스토션은, 디스토션에 의한 구조물의 변위 벡터가 가지는 X 성분과 Y 성분이 동일한 디스토션이다. 이 때문에, 등방 배율 디스토션이 생기고 있는 경우, 기판(210, 230)의 X 방향의 배율과 Y 방향의 배율은 동일하다. 비등방 배율 디스토션은 비선형 디스토션에 속하고, 구조물의 설계 위치로부터의 변위 벡터가 가지는 X성분과 Y 성분이 다르다. 이 때문에, 기판(210, 230)의 X 방향의 배율과 Y 방향의 배율이 다르다. 적층된 경우에 두 개의 기판(210, 230)의 사이에 생기는 위치 어긋남량에는, 두 개의 기판(210, 230) 각각에서의 배율 디스토션의 차(差)가 포함된다.
직교 디스토션은, 기판의 중심을 원점으로 하는 직교좌표 X－Y를 설정한 경우에, 구조물이 설계 위치로부터 X축과 평행한 방향으로 변위하는 디스토션이고, 구조물이 원점으로부터 Y축 방향으로 멀어질수록 커진다. 또, 직교 디스토션에 의한 구조물의 변위량은, X축과 평행하게 Y축을 횡단하는 복수의 영역 각각에서 동일하고, 변위량의 절대값은, X축으로부터 멀어짐에 따라서 커진다. 또, 직교 디스토션에 의한 변위량은, Y축에 대해 정(正)측의 변위의 방향과 Y축에 대해 부(負)측의 변위의 방향이 서로 반대가 된다.
상기와 같은 평면 디스토션에 대해서, 기판(210, 230)에 생기는 입체 디스토션은, 기판(210, 230)의 면과 교차하는 방향으로의 구조물의 변위를 일으키는 디스토션이고, 만곡을 포함한다. 만곡은, 기판(210, 230) 전체에 또는 부분적으로 휨이 생기고, 기판(210, 230)의 전체 또는 일부에 휨이 생기는 디스토션이다. 휨은, 기판(210, 230)의 표면 상의 3점에 의해 특정된 평면 상에 존재하지 않은 점을 기판(210, 230)의 표면이 포함하는 형상으로 변화되는 것을 말한다.
또, 만곡은, 기판(210, 230)의 표면이 곡면을 이루는 디스토션이고, 워핑을 포함한다. 워핑은, 기판(210, 230)의 디스토션에 대한 중력의 영향을 배제한 상태에서 기판(210, 230)에 남는 디스토션을 말한다. 워핑에 중력의 영향이 미치고 있는 경우에 기판(210, 230)에 휨을 일으키는 디스토션은, 본 실시예에서는 벤딩(bending)이라고 부른다. 워핑은, 기판(210, 230) 전체가 대체로 일정한 곡률로 굴곡하는 글로벌 워핑과, 기판(210, 230)의 일부에서 곡률이 변화하여 굴곡하는 로컬 워핑을 포함한다.
상기의 배율 디스토션은, 그 발생 원인에 의해서, 초기 배율 디스토션, 흡착 배율 디스토션, 및 접합 과정 배율 디스토션으로 분류할 수 있다.
초기 배율 디스토션은, 적층하기 전의 단계로부터 개개의 기판(210, 230)에 이미 생기고 있는 디스토션이며, 기판(210, 230)에 마크(213), 회로 영역(214) 등을 형성하는 프로세스에서 생긴 응력, 스크라이브 라인(211), 회로 영역(214) 등의 배치에 기인하는 주기적인 강성의 변화 등에 의해 발생한다. 초기 배율 디스토션은, 기판(210, 230) 상의 구조물의 위치가, 기판(210, 230)에서의 설계 위치에 대해서 괴리하고 있는 상태로서 표면화한다. 초기 배율 디스토션은, 기판(210, 230)의 적층을 개시하기 전부터 알 수 있다. 초기 배율 디스토션에 관한 정보는, 적층의 직전에 기판(210, 230)을 계측하여 취득해도 괜찮고, 기판(210, 230)의 제조 단계에서 측정한 정보를 적층 단계에서 취득해도 괜찮다.
흡착 배율 디스토션은, 기판(210, 230)의 형상과, 기판(210, 230)을 유지하는 기판 홀더(220, 240) 등의 흡착면의 형상이 다른 경우에 생기는 디스토션이다. 기판 홀더(220, 240) 등의 유지 부재가, 정전 척, 진공 척 등의 유지 기구에 의해 기판(210, 230)을 흡착하면, 기판(210, 230)은, 유지 부재의 흡착면을 따른 형상이 된다. 이 때문에, 기판(210, 230)의 형상과 유지 부재의 흡착면의 형상이 다른 경우에는, 기판(210, 230)을 유지 부재에 의해 흡착하는 것에 의해 기판(210, 230)이 변형하여, 그 디스토션의 상태가 변화된다.
또, 흡착 배율 디스토션의 크기는, 기판(210, 230)에 워핑 등의 디스토션이 생기고 있는 경우에, 그 디스토션과 흡착 배율 디스토션과의 상관을 미리 조사해 두는 것에 의해, 기판(210, 230)의 워핑량 및 워핑 형상 등을 포함하는 디스토션의 상태로부터 산출할 수 있다. 따라서, 흡착면의 형상이 다른 복수의 유지 부재를 준비하는 등의 흡착면의 형상을 조정하는 것에 의해, 기판(210, 230)의 디스토션의 보정에, 흡착 배율 디스토션을 적극적으로 이용해도 괜찮다.
접합 과정 배율 디스토션은, 기판(210, 230)을 적층하여 접합시키는 과정에서 새롭게 생기는 배율 디스토션이다. 기판(210, 230)을 접합시키는 경우, 기판(210, 230)의 접합은, 기판(210, 230)의 접합면의 일부로부터 시작하여 확대되고, 최종적으로 기판(210, 230)의 대략 전체에 이른다. 이 때문에, 접합 과정의 기판(210, 230)에서는, 이미 접합되어 타방의 기판에 밀착된 영역과, 타방의 기판에 접촉하지 않고 그것으로부터 접합되는 영역과의 경계 부근에서 기판(210, 230) 중 적어도 일방에 변형이 생긴다. 생긴 변형의 일부는, 기판(210, 230)이 서로 접합되는 것에 의해 고정되어 접합 과정 배율 디스토션이 된다.
다음으로, 도 8, 9를 참조하여, 기판(210)의 복수의 마크(213)로부터, 위치 맞춤에 사용할 마크(213)를 선택하는 방법에 대해 설명한다. 도 8은, 기판(210)에 생긴 변형의 비선형 성분에 의한 기판(210)의 표면 상의 복수의 점의 변위를, 벡터에 의해 나타낸 도면이다.
도시한 바와 같이, 기판(210)의 표면에서의 변형의 비선형 성분은, 여러가지 방향과 크기의 벡터를 포함한다. 이러한 면 방향의 변형을 가지는 기판(210)의 표면에 형성된 마크(213)는, 기판(210) 표면의 면 방향의 변형에 따라서, 기판(210)의 면방향으로 변위하고 있다.
여기서, 기판(210, 230)을 위치 맞춤하는 경우에, 모든 마크(213)의 위치를 계측하여 기판(210, 230)의 상대 위치를 계산하면, 상기의 이동량, 회전량 및 배율을, 비선형 성분에 의한 변위를 가미하여 산출할 수 있다. 그렇지만, 많은 마크(213)를 계측하여 계산하려면 처리 부하와 처리 시간이 현저하게 증가하므로, 적층 기판(250)의 공업적인 제조에는 상응하는 방법은 아니다.
한편, 복수의 마크(213) 중 일부의 복수의 마크(213)를 이용하여 기판(210, 230)을 위치 맞춤하는 경우에는, 위치 맞춤에 사용하는 마크(213)의 선택에 의해서, 기판(210, 230)의 위치 맞춤 정밀도가 변하는 경우가 있다. 예를 들면, 도 9 중에서 사각형 W에 의해서 둘러싸여진 영역에서는, 기판(210)의 변형의 비선형 성분의 방향이, 모두 도면 중 하향의 성분을 포함한다.
이 때문에, 사각형 W에 의해 둘러싸여진 영역에 배치된 마크(213)만을 선택하여 위치 맞춤의 기준으로 한 경우, 마크(213)의 위치에 근거하여 산출된 기판(210)의 위치는, 도면 중 수평 방향에 대해 치우친 것이 된다. 따라서, 해당 마크(213)의 위치에 근거한 위치 맞춤의 정밀도도, 기판(210)의 변형의 비선형 성분에 의한 마크(213)의 변위의 크기 및 방향 등에 따라서 저하된다.
또, 본 실시예에서는, 마크(213)의 선택은 제어부(150)에 의해 행해진다. 즉, 본 실시예에서는, 마크(213)를 선택하는 선택부를 제어부(150)가 담당한다. 마크(213)의 선택을 제어부(150)에 의해 행하는 것을 대신하여, 선택부를 기판 적층 장치(100)의 외부에 마련하고, 본 실시예에 기재된 방법에 의해 선택부에서 마크(213)를 미리 선택해도 괜찮다. 이 경우, 선택부에서 선택한 마크(213)에 관한 정보를 나타내는 신호를 선택부로부터 기판 적층 장치(100)에 송신하고, 그 신호에 근거하여, 선택된 마크(213)를 상부 현미경(322) 및 하부 현미경(342)에 의해 관찰하도록 제어부(150)가 접합부(300)를 제어한다. 이 경우, 선택부 및 기판 적층 장치(100)를 구비하는 시스템을 적층 기판 적층 시스템으로 해도 괜찮다.
도 9는, 상기와 같은 마크(213)의 변위의 영향을, 보다 줄일 수 있는 마크(213)의 선택 방법의 일 예를 설명하는 도면이다. 도시의 기판(210)은, 도 8에 나타낸 기판(210)과 동일한 변형을 일으키고 있다.
여기서, 도면 중의 동그라미 A에 의해 둘러싼 영역에서의 기판(210)의 변형의 비선형 성분은, 도면 중에 기입한 화살표가 나타내는 바와 같이, 서로 다른 방향을 가지지만, 변형량에 상당하는 화살표의 길이가 다른 영역에서의 길이보다도 작다. 따라서, 기판(210) 전체에서는 여러가지 변형이 생기고 있지만, 기판(210)에서 동그라미 A에 의해 둘러싼 영역에서는, 변형의 비선형 성분의 영향이 적다. 따라서, 동그라미 A가 둘러싼 영역에 포함되는 마크(213)를 사용하여 위치 맞춤하는 것에 의해, 위치 맞춤 정밀도에 대한 비선형 성분의 영향을, 보다 줄일 수 있다.
즉, 비선형 성분이 큰 경우에는, 위치 맞춤을 위해서 구한 이동량, 회전량 및 배율이, 비선형 성분에 의해 최적인 값으로부터 어긋나 버린다. 이 때문에, 최종적인 위치 어긋남량이 목표로 하고 있던 위치 맞춤 정밀도보다도 달성할 수 없다고 하는 영향이 생긴다. 따라서, 기판(210)에 생긴 변형의 비선형 성분이 작은 영역에 배치된 마크(213)를 이용하여 위치 맞춤에 필요한 기판(230)의 이동량을 산출하는 것에 의해, 비선형 성분의 영향을 저감하여, 계산 오차를 억제할 수 있다. 구체적인 마크(213)의 선택 방법으로서는, 예를 들면, 최종적으로 얻어지는 적층 기판(250)에 요구되는 위치 맞춤 정밀도에 근거하여, 기판의 변형에서의 비선형 성분의 크기에 대해서 문턱값을 미리 정해도 좋다.
이것에 의해, 기판(210)에 생긴 변형의 비선형 성분에 기인하는 기판(210) 상의 점의 변위가 미리 정해진 문턱값보다도 작은 영역에 배치되어 있는 것을 조건으로 하여, 위치 맞춤에 사용하는 마크(213)로서 간단히 선택할 수 있다. 또, 위치 맞춤에 사용하는 마크(213)를 선택하는 처리를, 제어부(150) 등에 의해 자동적으로 실행시키는 경우에도, 처리가 용이하게 된다.
상기의 예에서는, 1쌍의 기판(210, 230)을 위치 맞춤하여 적층 기판(250)을 형성하는 경우에 대해 나타냈다. 그렇지만, 상기와 같은 마크(213)의 선택은, 적층 기판(250)에 대해서, 또 다른 기판(260)(도 10 참조)을 적층하는 경우에도 적용할 수 있다.
도 10은, 선택한 일부의 마크(213)에 의해 위치 맞춤을 하여 적층하는 다른 예로서, 기판(210, 230)에 의해 형성된 적층 기판(250)과, 적층 기판(250)에 적층하는 다른 기판(260)을 예시하는 도면이다. 적층 기판(250)은, 적층된 기판(210, 230)을 포함하고, 도 4에 나타낸 순서에 따라서 위치 맞춤하여 적층된다.
기판(210, 230)은, 각각, 베이스 기판(219, 239) 및 구조물층(218, 238)을 가진다. 베이스 기판(219, 239)은, 구조물층(218, 238)을 형성했을 때에 베이스가 된 기판이다. 구조물층(218, 238) 각각은, 포토리소그래피 등의 프로세스에 의해 형성된 소자, 배선 등을 포함한다. 한 쌍의 구조물층(218, 238)은, 접속부(217, 237)에서 전기적으로 결합되어 있다. 또, 일방의 기판(210)에서는, 베이스 기판(219)이 박화되어 있다.
적층 기판(250)에 적층되는 기판(260)은, 베이스 기판(269) 및 구조물층(268)을 가진다. 기판(260)은, 적층 기판(250)에서 박화된 기판(210)의 베이스 기판(219)에 대해서, 구조물층(268)이 접합된다.
도 11은, 기판(210)의 박화된 베이스 기판(219)에 생기고 있는 변형의 분포를 나타내는 도면이다. 상기와 같이, 적층 기판(250)에서 적층된 기판(210, 230) 중, 기판(210)은 박화되어 강성이 저하되어 있다. 이 때문에, 기판(210, 230)의 접합에 의해 기판(230)에 생긴 디스토션의 대부분은, 박화에 의해 강성이 낮아진 기판(210)으로 이동하여, 기판(210)이 접합 전에 가지고 있던 디스토션에 더하여 기판(230)으로부터 이동한 디스토션이 기판(210)에 생긴다.
이 때문에, 도시한 바와 같이, 기판(260)에 접합되는 기판(210)의 표면에는, 여러가지 비선형 성분을 가지는 변형이 생기고 있다. 그렇지만, 도 9를 참조하여 설명한 바와 같이, 기판(260)의 적층 기판(250)에 대한 위치 맞춤에 사용하는 마크(213)를, 변형의 비선형 성분이 문턱값보다도 작은 것을 조건으로 하여 선택하는 것에 의해, 적층 기판(250)에 생긴 변형의 비선형 성분의 영향을 억제한 고정밀한 위치 맞춤이 가능하다.
또, 적층 기판(250)에서는, 기판(210)의 구조물층(218)과, 기판(230)의 구조물층(238)이 위치 맞춤하여 접합되어 있다. 한편, 기판(260)은, 적층 기판(250)에서의 기판(210)의, 구조물층(218)과 반대측의 면에 대해서 위치 맞춤하여 적층된다. 이 때문에, 기판(260)을 적층 기판(250)에 대해서 위치 맞춤하는 경우에, 적층 기판(250)에서 선택되는 마크(213)는, 기판(210)을 기판(230)에 대해서 위치 맞춤하는 경우에 기판(210)에서 선택되는 마크(213)와, 동일하다고는 할 수 없다.
또, 하나의 기판(210)에서, 동일하지 않은 마크(213)는, 기판(210)의 면 방향에 대해 다른 위치에 배치된 마크(213)를 가리키는 경우 외에, 기판(210)의 두께 방향에 대해 다른 위치에 배치된 마크(213)를 가리키는 경우도 있다. 게다가, 기판(210)에서, 서로 다른 마크(213)가, 기판(210)의 표리에 배치되어 있는 경우도 있다.
또, 마크(213)가 동일하지 않다는 것은, 기판(260)을 적층 기판(250)에 대해서 위치 맞춤하는 경우에, 두 개의 기판(210, 230)을 위치 맞춤했을 때에 선택된 마크(213)의 일부를 선택하는 경우, 또는, 두 개의 기판(210, 230)을 위치 맞춤했을 때에 선택된 마크(213) 전부 또는 일부에 더하여, 그들과는 다른 위치에 형성된 마크(213)를 선택하는 경우와 같이, 위치 맞춤에 이용되는 마크(213)의 수가 다른 것도 포함된다.
게다가, 최종적으로 3층 이상의 기판(210, 230, 260)이 적층되는 경우, 인접한 층의 위치 맞춤 외에, 사이에 다른 기판을 사이에 두고 떨어진 기판(230, 260)의 사이에서 위치 맞춤을 하는 경우도 있다. 이러한 경우에는, 위치 맞춤의 대상이 되는 기판(230, 260)에 마련된 마크(213)로부터, 위치 맞춤에 사용하는 마크(213)를 선택한다.
또, 적층 기판(250)을 형성하는 과정에서, 기판(210, 230)에는, 접합에 의해 새로운 변형이 생긴다. 여기서, 적층 기판(250) 전체에 생긴 디스토션은, 적층 기판(250)을 형성하는 기판(210, 230)의 두께에 비례하여 분배된다. 이 때문에, 상기와 같이, 기판(210)만을 박화하고, 기판(230)을 박화하지 않는 상태에서는, 적층 기판(250)에 생긴 디스토션의 대부분이 기판(210)에 집약된다.
그래서, 적층 기판(250)에 기판(260)을 적층하는 경우에 선택하는 마크(213)의 수를, 기판(210, 230)에 의해 적층 기판(250)을 형성하는 경우에 선택하는 마크(213)의 수보다도 증가시켜도 괜찮다. 이것에 의해, 적층 기판(250)에 기판(260)을 적층하는 경우의 위치 맞춤 정밀도를, 적층 기판(250)을 형성하는 경우의 위치 맞춤 정밀도와 동일하게 유지할 수 있다.
도 9를 참조하여 설명한 예에서는, 기판(210)에 접합 전부터 생기고 있던 변형의 비선형 성분, 또는, 기판(210)에 접합에 의해 생긴 변형의 비선형 성분에 의한 기판(210) 상의 점의 변위가 미리 정해진 문턱값보다도 작은 영역에 배치되어 있는 것을 조건으로 하여 마크(213)를 선택했다. 그렇지만, 변형의 비선형 성분에 의한 영향을 억제할 수 있는 마크(213)의 선택 방법은, 상기의 방법에 한정되지 않는다.
도 12는, 기판(210, 230, 260)에 형성된 마크(213)로부터, 위치 맞춤에 사용하는 마크(213)를 선택하는 다른 방법을 설명하는 도면이다. 도 12에는, 적층 기판(250)에서 기판(260)에 대해서 접합하는 표면을 이루는 기판(210)의 표면에서의 변형의 비선형 성분의 분포가 벡터에 의해 나타내어진다.
도시의 예에서는, 동그라미 B에 의해 둘러싸여진 4개의 영역과, 동그라미 C에 의해 둘러싸여진 4개의 영역 각각에서, 위치 맞춤에 사용하는 마크(213)가 선택된다. 여기서, 동그라미 B에 의해 둘러싸여진 영역에서는, 기판(210)에 생긴 변형의 비선형 성분의 벡터의 방향이, 기판(210)의 지름 방향에 대해서, 외측을 향하고 있다. 이것에 대해서, 동그라미 C에 의해 둘러싸여진 영역에서는, 기판(210)에 생긴 변형의 비선형 성분의 벡터의 방향이, 기판(210)의 지름 방향에 대해서, 내측을 향하고 있다.
이 경우, 선택한 마크(213)를 기준으로 하여 위치 어긋남이 통계적으로 작아지도록 위치 맞춤하면, 기판(210)의 변형에서의 비선형 성분의 일부가 상쇄된다. 즉, 동그라미 B에 의해 둘러싸여진 영역에 배치된 마크(213)를 이용하여 산출된 이동량, 회전량 및 배율에 비선형 성분에 의해 생기는 계산 오차와, 동그라미 C에 의해 둘러싸여진 영역에 배치된 마크(213)를 이용하여 산출된 이동량, 회전량 및 배율에 비선형 성분에 의해 생기는 계산 오차와의 일부가 상쇄된다. 따라서, 복수의 기판(210) 각각의 비선형 성분의 크기나 방향 등이 복수의 기판(210) 사이에서 벗어나 있는지의 여부, 즉, 재현성이 낮은지 높은지에 관계없이, 기판(210)의 변형의 비선형 성분에 기인하는 영향이 서로 상쇄되는 성분이 포함되는 조합이 되는 것을 조건으로 하여, 위치 맞춤에 사용하는 마크(213)를 선택해도 괜찮다.
이것에 의해, 기판(210)에 접합 전부터 생기고 있던 변형의 비선형 성분, 또는, 기판(210)에 접합에 의해 생긴 변형의 비선형 성분에 기인하는 마크(213)의 변위의 영향을 억제할 수 있다. 문턱값은, 최종적으로 생기는 접합 어긋남이, 목표로 하고 있는 접합 정밀도를 달성할 수 있는 것을 조건으로 하여 문턱값을 정하고, 그 문턱값보다도 작은 벡터가 측정된 개소의 마크(213)를 선택해도 괜찮다.
또, 마크(213)를 선택하는 경우에, 기판(210, 230, 260) 및 적층 기판(250)에 생기고 있는 디스토션의 비선형 성분을 계측하는 방법으로서는, 기판(210, 230, 260) 및 적층 기판(250)에 대해서, 접합 전에 설계 위치에 대한 마크(213)의 변위를 실측해도 괜찮다. 이 경우, 기판(210, 230, 260) 및 적층 기판(250)에 형성된 모든 마크(213)의 변위를 계측하는 것이 바람직하지만, 모든 마크(213)의 수보다도 적은 수의 마크(213)의 변위를 계측해도 괜찮다. 단체(單體)의 기판(210, 230, 260)에 대해서는, 접합 전의 초기 디스토션의 비선형 성분에 의한 마크의 변위를 계측하게 되고, 적층 기판(250)에 대해서는, 적층 기판(250)을 구성하는 복수의 기판의 접합에 의해 생긴 디스토션의 비선형 성분에 의한 마크의 변위를 계측하게 된다.
기판(210, 230, 260) 및 적층 기판(250)의 계측된 비선형 성분의 분포는, 계측된 기판(210, 230, 260) 및 적층 기판(250)과 동일한 로트의 기판 또는 적층 기판, 이들과 동일한 프로세스에 의해 제조된 기판 또는 적층 기판, 이들과 동일한 구조물을 가지는 기판 또는 적층 기판에 대해서, 적용해도 괜찮다. 이 경우, 비선형 성분의 분포가 계측된 기판(210, 230, 260) 및 적층 기판(250)에서, 계측해야 할 선정된 마크(213)의 위치에 근거하여, 그 위치를 포함하는 영역에서 비선형 성분에 의한 변위를 계측해도 괜찮다. 이것에 의해, 기판(210, 230, 260) 및 적층 기판(250)의 전역에 걸쳐 비선형 성분의 분포를 계측하는 경우에 비해 계측 시간의 단축을 도모할 수 있다.
또, 기판(210, 230, 260) 및 적층 기판(250)의 재료, 사양, 제조 프로세스 조건, 결정 방위, 및 워핑을 포함하는 형상 등의, 디스토션에 관한 정보에 근거하여, 이들 정보와 비선형 성분의 분포와의 관계에 의해, 또는, 해석에 의해, 비선형 성분의 분포를 추정해도 괜찮다. 또, 적층 기판(250)의 경우에는, 적층 기판(250)을 구성하는 복수의 기판이 접합된 경우에 생기는 디스토션 상태를, 제조 조건이나 워핑 등의, 디스토션에 관한 정보에 근거하여 예측하고, 이것에 근거하여, 비선형 성분의 분포를 추정해도 괜찮다.
상기의 예에서는, 변형의 비선형 성분에 의한 마크(213)의 변위가 없어지는 조합이 되는 것을 조건으로 하여 마크(213)를 선택하는 것을 설명했다. 그렇지만, 또 다른 방법에 의해, 위치 맞춤에 사용하는 마크(213)를 선택할 수 있다.
도 13은, 기판(210)의 변형에서의 비선형 성분을 벡터로 나타낸 도면을 복수 겹친 상태를 나타내는 도면이다. 보다 구체적으로는, 3매의 기판(210)을 각각 다른 기판에 접합했을 때에 각 기판(210)에 생긴 비선형 성분의 분포를 나타내는 벡터를 겹친 상태를 나타내고 있다.
도 13에 나타내는 바와 같이, 기판(210)의 일부의 영역에서는, 항상 거의 동일한 크기와 방향의 비선형 성분이 생기고 있다. 따라서, 이 영역에 배치된 마크(213)를 위치 맞춤에 사용하는 마크(213)로서 선택해도 괜찮다. 즉, 기판(210)에 생기는 변형의 비선형 성분의 재현성이, 미리 정해진 문턱값보다도 높은 영역에 배치되어 있는 것을 조건으로 하여, 기판(210)에 배치된 많은 마크(213)로부터, 위치 맞춤에 사용하는 일부의 마크(213)를 선택해도 괜찮다. 상기의 문턱값은, 최종적으로 얻어지는 적층 기판(250)에서의 접합 어긋남이, 목표로 하고 있는 접합 정밀도를 달성할 수 있는 것을 조건으로 하여 정해도 좋다.
또, 복수의 적층 기판(250)을 제조하는 경우에, 비선형 성분의 재현성이 변화하지 않는 동안에는, 적층 기판(250)의 위치 맞춤 단계에서, 매회, 동일한 마크(213)를 사용해도 괜찮다. 또, 미리 정한 매수마다 비선형 성분의 재현성의 분포를 측정하여, 사용하는 마크(213)의 지정을 갱신해도 괜찮다. 이것에 의해, 높은 위치 맞춤 정밀도를 계속적으로 유지할 수 있다.
위치 맞춤에 사용할 수 있도록 선택한 마크(213)가 배치된 영역이, 복수의 기판(210) 사이에서 변형의 비선형 성분의 분포에 재현성이 있는 영역이면, 비선형 성분에 의해 생기는 이동량, 회전량, 및 배율의 계산 오차도 재현성이 있는 값이 된다. 이 때문에, 2회째 이후의 접합에서는, 위치 맞춤하는 단계에서, 일방의 기판(210)에 생기고 있는 변형의 비선형 성분에 기인하는 마크(213)의 변위를 고려하여, 위치 맞춤에 필요로 하는 기판(210)의 이동량, 회전량, 배율을 산출한다. 즉, 재현성이 높은 비선형 성분의 크기 및 방향을, 위치 맞춤을 위해서 산출하는 상대 위치에 대한 오프셋량으로서 미리 산출하는 것에 의해, 비선형 성분의 영향을 억제할 수 있다. 또, 산출된 이동량, 회전량, 및 배율에 비선형 성분에 의해 생기는 계산 오차에 복수의 기판(210) 사이에서 재현성이 있다면, 복수의 기판(210) 사이에서 변형의 비선형 성분의 분포에 재현성이 없는 즉 편차가 있는 영역이라도, 복수의 기판(210) 사이에서 대응하는 영역에 형성된 마크(213)를 위치 맞춤에 사용하는 마크(213)로서 선택해도 괜찮다.
도 14는, 도 13에 나타낸 비선형 성분의 재현성을 파악하는 다른 표시를 나타내는 도면이다. 도시의 예에서는, 3매의 기판(210)을 각각 다른 기판에 접합했을 때에 각 기판(210)에 생기는 비선형 성분의 벡터를, 각 기판(210)에서의 각 점에서의 평균값에 대한 차분에 의해 나타내어 겹쳐 표시하고 있다. 이것에 의해, 기판(210)에서 비선형 성분의 재현성이 높은 영역이 찾아내기 쉬워진다.
도 15는, 수평축의 좌표로서 기판(210)의 지름 방향의 위치를 나타내고, 수직축에 기판(210)의 변형에서의 배율과, 어느 변동 모드의 비선형 성분에 의한 변위를 측정한 결과를 어긋남으로 하여 플롯한 그래프이다. 도시의 직교 좌표의 원점은, 기판(210)의 중심이 된다.
도 15에서는, 파선의 직선에 의해, 기판(210)에 생긴 변형의 선형 성분을 배율로서 표시하고 있다. 또, 실선의 곡선은, 변형의 비선형 성분 및 배율에 기인하는 기판(210) 상의 점의 변위의 실측값을 나타낸다. 직선(파선)과 곡선(실선)과의 사이에 기재된 수직인 화살표는, 기판(210)에 생긴 변형의 비선형 성분의 크기에 상당한다.
도시와 같이, 이 변동 모드의 비선형 성분은, 기판(210)의 지름 방향을 따라서 좌표가 큰 쪽을 향하고, 배율의 직선에 대해서 도면 중 상측으로부터 하측으로 변화, 다시 상측 및 하측으로 변화된다. 이 때문에, 좌표의 원점을 따로 하면, 곡선은 직선과 교차점 D에서 2회 교차하고 있다. 이러한 교차점 D는, 도면 중에 점선의 곡선으로 나타내는 바와 같이, 다른 기판에서 비선형 성분의 크기가 변화된 경우라도, 비선형 성분에 의한 변형량의 변화가 작다. 따라서, 각각의 변동 모드의 비선형 성분에서 이와 같이 변화가 적은 영역은, 비선형 성분의 재현성이 높은 영역이며, 해당 영역으로부터 위치 맞춤에 적합한 마크(213)를 선택할 수 있다.
도 16 및 도 17은, 기판(210)에 생긴 비선형 성분의 재현성을 설명하는 그래프이며, 도 16은, 변형의 X방향 성분에 대해서, 도 17은 변형의 Y방향 성분에 대해 나타내고 있다. 이들 도면은, 어느 기판 홀더(220)에 의해 유지된 10매의 기판(210)에 대해서, 기판(210)의 변형에 의한 해당 기판(210) 상의 점의 비선형 성분의 변위량(길이［nm］)인 비선형 사이즈와, 그 각 점에서의 편차(표준 편차 3σ)와의 관계를 플롯한 그래프이며, 도면 중의 점선은, 재현성에 대한 문턱값의 일 예와, 그 재현성이 높은 확률에 의해 얻어지는 비선형 사이즈의 범위를 나타낸다. 비선형 사이즈가 작은 도면 중 좌측 아래의 영역에서는, 비선형 성분의 재현성이 높은 경향이 있다.
상기와 같이, 기판(210)의 변형의 비선형 성분에 기인하는 변형이 작은 영역은, 동시에, 기판(210)에 생기는 변형의 비선형 성분의 재현성이 높은 영역일 수도 있다. 따라서, 기판(210)에 생긴 변형의 비선형 성분이 작은 영역은, 비선형 성분의 재현성이 높은 영역일 수 있다. 이러한 관점으로부터도, 기판(210)의 위치 맞춤에 사용하는 마크(213)로서, 기판(210)의 비선형 성분에 기인하는 변형이 작은 영역에 배치된 마크(213)를 선택하는 것이 바람직하다.
도 18은, 기판(210)의 비선형 성분에 기인하는 X방향 성분에 대해 측정한, 재현성의 분포를 나타내는 그래프이다. 또, 도 19는, 기판(210)의 변형에서의 비선형 성분의 Y방향 성분에 대해 측정한, 재현성의 분포를 나타내는 그래프이다. 양 도면에서, 색이 진한 영역은, 비선형 성분의 변동이 작고, 재현성이 높은 영역이다.
상기와 같이, 비선형 성분의 재현성이 높은 영역으로부터, 위치 맞춤에 사용하는 마크(213)를 선택하는 것에 의해, 비선형 성분에 의한 위치 맞춤 정밀도에의 영향을 억제할 수 있다. 따라서, 도 18에서의 색이 진한 영역과, 도 19에서의 색이 진한 영역이 겹치는 영역에 배치된 마크(213)를 선택하는 것에 의해, 비선형 성분의 영향을 억제한 위치 맞춤이 가능하게 된다. 구체적으로는, 예를 들면, 최종적으로 얻어지는 적층 기판(250)에 대해서 요구되는 위치 맞춤 정밀도의 목표값에 따라서 문턱값을 정하고, 정한 문턱값을 넘지 않는 위치 맞춤 정밀도가 얻어지는 영역 내에 배치된 마크(213)를 선택한다.
또는, 도 18에 나타낸 X 방향의 비선형 성분의 분포로부터, X 방향에 대해 재현성이 높은 영역의 마크(213)를 선택하여, 선택한 마크(213)를 기준으로 하여, X 방향에 대해서만, 위치 어긋남이 통계적으로 작게 되도록 위치 맞춤한다. 이것에 의해, 기판(210)의 X 방향에 대해서, 기판(210)의 변형에서의 비선형 성분의 영향을 배제한 위치 맞춤이 가능하다.
또, 도 19에 나타낸 Y 방향의 비선형 성분의 분포로부터, Y 방향에 대해 재현성이 높은 영역의 마크(213)를 선택하여, 선택한 마크(213)를 기준으로 하여, Y 방향에 대해서만, 위치 어긋남이 통계적으로 작게 되도록 위치 맞춤한다. 이것에 의해, 기판(210)의 Y 방향에 대해서, 기판(210)의 변형에서의 비선형 성분의 영향을 배제한 위치 맞춤이 가능하다.
이렇게 하여, X 방향과, X 방향과 교차하는 Y 방향과의 각각에 대해서 위치 맞춤이 가능하므로, 마크(213)를 기준으로 하여, 기판(210)의 면 방향에서의 이차원적인 위치 맞춤이 가능하다. 또, X 방향과 Y 방향에 대해서 개별로 마크(213)를 선택할 수 있으므로, 기판(210)에서의 마크(213)의 선택의 자유도가 높아진다. 즉, 도 18 및 도 19를 비교하면 알 수 있는 바와 같이, 예를 들면, X 방향에 대해 비선형 성분의 재현성이 높아도 Y 방향에 대해서는 비선형 성분의 재현성이 낮은 영역이 있는 경우에, X방향에 대해서만의 재현성의 높이를 유효하게 이용할 수 있다.
또, 마크(213)를 선택하는 경우에는, 기판(210)의 지름 방향에 대해서, 보다 기판(210)의 가장자리부 측에 위치하는 마크(213)를 선택하는 것이 바람직하다. 이것에 의해, 마크(213)에 의한 위치 맞춤 정밀도를 한층 향상시킬 수 있다.
이상, 본 발명을 실시 형태를 이용하여 설명했지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재의 범위에는 한정되지 않는다. 상기 실시 형태에, 다양한 변경 또는 개량을 가할 수 있는 것이 당업자에게 분명하다. 그와 같은 변경 또는 개량을 가한 형태도 본 발명의 기술적 범위에 포함될 수 있는 것이, 청구 범위의 기재로부터 분명하다.
청구 범위, 명세서, 및 도면 중에서 나타낸 장치, 시스템, 프로그램, 및 방법에서의 동작, 순서, 스텝, 및 단계 등의 각 처리의 실행 순서는, 특별 「보다 전에」, 「앞서」등으로 명시하고 있지 않고, 또, 전(前)처리의 출력을 후(後)처리에서 이용하는 것이 아닌 한, 임의의 순서로 실현될 수 있는 것에 유의해야 한다. 청구 범위, 명세서, 및 도면 중의 동작 플로우에 관해서, 편의상 「먼저,」, 「다음으로,」등을 이용하여 설명했다고 해도, 이 순서로 실시하는 것이 필수인 것을 의미하는 것은 아니다.
100 : 기판 적층 장치 110 : 케이스
120, 130 : 기판 카세트 140 : 반송부
150 : 제어부 210, 230, 260 : 기판
211 : 스크라이브 라인 213 : 마크
214 : 회로 영역 217, 237 : 접속부
218, 238, 268 : 구조물층 219, 239, 269 : 베이스 기판
220, 240 : 기판 홀더 250 : 적층 기판
300 : 접합부 310 : 프레임
311 : 천판 313 : 저판
321 : 고정 스테이지 322 : 상부 현미경
323 : 상부 활성화 장치 331 : X방향 구동부
332 : Y방향 구동부 333 : Z방향 구동부
341 : 이동 스테이지 342 : 하부 현미경
343 : 하부 활성화 장치 400 : 홀더 스토커
500 : 프리 얼라이너

Claims (20)

  1. 적층되는 두 개의 기판을 위치 맞춤하는 위치 맞춤 방법으로서,
    상기 두 개의 기판 중 적어도 일방의 기판에 배치된 복수의 마크로부터 선택된 마크의 위치를 계측하는 단계와,
    계측된 상기 마크의 위치에 근거하여, 상기 두 개의 기판을 위치 맞춤하는 단계를 포함하며,
    계측되는 상기 마크는, 상기 적어도 일방의 기판의 디스토션(distortion)에 관한 정보에 근거하여 선택되는 위치 맞춤 방법.
  2. 청구항 1에 있어서,
    상기 선택하는 단계는, 상기 일방의 기판의 변형에 의한 변위에 근거하여 상기 마크를 선택하는 위치 맞춤 방법.
  3. 청구항 2에 있어서,
    상기 복수의 마크 각각의 변위의 값은, 상기 일방의 기판의 설계 위치에 대한 변위의 실측값에 대응하는 위치 맞춤 방법.
  4. 청구항 2에 있어서,
    상기 복수의 마크 각각의 변위의 값은, 상기 일방의 기판의 해석 결과 및 제조 프로세스 조건 중 적어도 일방에 근거하여 예측되는 위치 맞춤 방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 선택하는 단계는, 상기 일방의 기판에 생긴 변형의 재현성에 근거하여 상기 마크를 선택하는 위치 맞춤 방법.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 선택하는 단계는, 상기 일방의 기판에 생긴 변형에 의한 변위의 적어도 일부가 상쇄되는 상기 마크의 조합을 선택하는 위치 맞춤 방법.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 위치 맞춤하는 단계에서, 상기 일방의 기판에 생긴 변형의 비선형 성분에 기인하는 선택한 상기 마크의 변위를 고려하여 위치 맞춤하는 위치 맞춤 방법.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
    상기 마크를 선택하는 단계는, 상기 일방의 기판의 면 방향과 평행한 제1 방향에 대해 상기 일방의 기판의 위치를 나타내는 제1 마크를 선택하는 단계와, 상기 일방의 기판의 면 방향과 평행이고, 상기 제1 방향과 교차하는 제2 방향에 대해 상기 일방의 기판의 위치를 나타내는, 상기 제1 마크와 다른 마크를 포함하는 제2 마크를 선택하는 단계를 포함하며,
    상기 위치 맞춤하는 단계는, 상기 제1 마크를 사용하여 위치 맞춤하는 단계와, 상기 제2 마크를 사용하여 위치 맞춤하는 단계를 각각 포함하는 위치 맞춤 방법.
  9. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    상기 일방의 기판이, 적층된 복수의 기판을 포함하는 적층 기판인 경우에, 상기 일방의 기판에 배치된 상기 복수의 마크 중, 상기 두 개의 기판의 타방을 상기 일방의 기판에 위치 맞춤하는 목적으로 선택된 상기 마크가, 상기 일방의 기판에 포함되는 상기 복수의 기판을 위치 맞춤하는 경우에 사용한 마크와 다른 마크를 포함하는 위치 맞춤 방법.
  10. 청구항 9에 있어서,
    상기 두 개의 기판의 타방을 상기 일방의 기판에 위치 맞춤할 때에 이용한 상기 마크의 수(數)가, 상기 일방의 기판에서 상기 복수의 기판을 적층하는 경우에 이용한 마크의 수와 다른 위치 맞춤 방법.
  11. 청구항 1 내지 청구항 10 중 어느 한 항에 기재된 위치 맞춤 방법에 의해 상기 두 개의 기판을 위치 맞춤하는 단계와,
    위치 맞춤된 상기 두 개의 기판을 접합하는 단계를 포함하는 기판 적층 방법.
  12. 적층되는 두 개의 기판을 위치 맞춤하는 위치 맞춤 방법으로서,
    상기 두 개의 기판 중 적어도 일방의 기판에 배치된 복수의 마크의 위치를 계측하는 단계와,
    계측된 상기 복수의 마크의 위치에 근거하여, 상기 두 개의 기판을 위치 맞춤하는 단계를 포함하며,
    상기 복수의 마크는, 상기 적어도 일방의 기판의 디스토션양이 문턱값보다 작은 영역에 배치되어 있는 마크인 위치 맞춤 방법.
  13. 적층되는 두 개의 기판을 위치 맞춤하는 위치 맞춤 방법으로서,
    상기 두 개의 기판 중 적어도 일방의 기판에 배치된 복수의 마크의 위치를 계측하는 단계와,
    계측된 상기 복수의 마크의 위치에 근거하여, 상기 두 개의 기판을 위치 맞춤하는 단계를 포함하며,
    상기 복수의 마크는, 상기 적어도 일방의 기판에 생기는 디스토션의 재현성이 문턱값보다 큰 영역에 배치되어 있는 마크인 위치 맞춤 방법.
  14. 적층되는 두 개의 기판을 위치 맞춤하는 위치 맞춤 장치로서,
    상기 두 개의 기판 중 일방의 기판에 배치된 복수의 마크 중, 적어도 상기 일방의 기판에 생긴 디스토션에 관한 정보에 근거하여 선택된 마크의 위치를 계측하는 계측부와,
    상기 계측부가 계측한 상기 마크의 위치에 근거하여, 상기 두 개의 기판을 위치 맞춤하는 위치 맞춤부를 포함하는 위치 맞춤 장치.
  15. 적층되는 두 개의 기판을 위치 맞춤하는 위치 맞춤 장치로서,
    상기 두 개의 기판 중 일방의 기판에 배치된 복수의 마크의 위치를 계측하는 계측부와,
    상기 계측부가 계측한 상기 복수의 마크의 위치에 근거하여, 상기 두 개의 기판을 위치 맞춤하는 위치 맞춤부를 구비하며,
    상기 복수의 마크는, 상기 적어도 일방의 기판의 디스토션양이 문턱값보다 작은 영역에 배치되어 있는 마크인 위치 맞춤 장치.
  16. 적층되는 두 개의 기판을 위치 맞춤하는 위치 맞춤 장치로서,
    상기 두 개의 기판 중 일방의 기판에 배치된 복수의 마크의 위치를 계측하는 계측부와,
    상기 계측부가 계측한 상기 복수의 마크의 위치에 근거하여, 상기 두 개의 기판을 위치 맞춤하는 위치 맞춤부를 구비하며,
    상기 복수의 마크는, 상기 적어도 일방의 기판에 생기는 디스토션의 재현성이 문턱값보다 큰 영역에 배치되어 있는 마크인 위치 맞춤 장치.
  17. 청구항 15 또는 청구항 16에 있어서,
    상기 문턱값은, 상기 두 개의 기판의 목표가 되는 위치 맞춤 정밀도 및 접합 정밀도 중 적어도 일방에 의해 결정되는 위치 맞춤 장치.
  18. 청구항 14 내지 청구항 17 중 어느 한 항에 기재된 위치 맞춤 장치와,
    상기 위치 맞춤 장치에 의해 위치 맞춤된 상기 두 개의 기판을 접합하는 접합부를 구비하는 기판 적층 장치.
  19. 청구항 18에 있어서,
    상기 두 개의 기판을 상기 위치 맞춤 장치에 의해 위치 맞춤하기 전 또는 후에, 상기 두 개의 기판의 접합면을 활성화하는 활성화 장치를 구비하는 기판 적층 장치.
  20. 적층되는 두 개의 기판 중 일방의 기판에 배치된 복수의 마크 중, 적어도 상기 일방의 기판에 생긴 디스토션에 관한 정보에 근거하여, 계측하는 마크를 선택하는 선택부와,
    상기 선택부에서 선택된 상기 마크의 위치에 근거하여, 상기 두 개의 기판을 접합하는 기판 적층 장치를 구비하는 적층 기판 제조 시스템.
KR1020207024796A 2018-04-12 2019-04-11 위치 맞춤 방법 및 위치 맞춤 장치 KR102370325B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020227006805A KR102511929B1 (ko) 2018-04-12 2019-04-11 위치 맞춤 방법 및 위치 맞춤 장치

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2018-077151 2018-04-12
JP2018077151 2018-04-12
JPJP-P-2018-091007 2018-05-09
JP2018091007 2018-05-09
PCT/JP2019/015865 WO2019198801A1 (ja) 2018-04-12 2019-04-11 位置合わせ方法および位置合わせ装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020227006805A Division KR102511929B1 (ko) 2018-04-12 2019-04-11 위치 맞춤 방법 및 위치 맞춤 장치

Publications (2)

Publication Number Publication Date
KR20200110802A true KR20200110802A (ko) 2020-09-25
KR102370325B1 KR102370325B1 (ko) 2022-03-04

Family

ID=68163704

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020227006805A KR102511929B1 (ko) 2018-04-12 2019-04-11 위치 맞춤 방법 및 위치 맞춤 장치
KR1020207024796A KR102370325B1 (ko) 2018-04-12 2019-04-11 위치 맞춤 방법 및 위치 맞춤 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020227006805A KR102511929B1 (ko) 2018-04-12 2019-04-11 위치 맞춤 방법 및 위치 맞춤 장치

Country Status (6)

Country Link
US (1) US20200381387A1 (ko)
JP (1) JP6881677B2 (ko)
KR (2) KR102511929B1 (ko)
CN (1) CN111656487B (ko)
TW (1) TW201944458A (ko)
WO (1) WO2019198801A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI827023B (zh) * 2022-04-27 2023-12-21 華邦電子股份有限公司 半導體製造裝置及其半導體製造方法
KR102658033B1 (ko) * 2023-11-20 2024-04-17 주식회사 덕인 마이크로 led 접속 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100063000A (ko) * 2007-08-10 2010-06-10 가부시키가이샤 니콘 기판접합장치 및 기판접합방법
JP2011159821A (ja) * 2010-02-01 2011-08-18 Nikon Corp 位置検出装置及びデバイスの製造方法
JP2011216833A (ja) * 2010-03-18 2011-10-27 Nikon Corp 基板重ね合わせ装置、基板ホルダ、基板重ね合わせシステム、基板重ね合わせ方法およびデバイス製造方法
JP2014116519A (ja) * 2012-12-11 2014-06-26 Nikon Corp アライメント装置、位置合わせ方法、及び、積層半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353099A (ja) * 2001-05-22 2002-12-06 Canon Inc 位置検出方法及び装置及び露光装置及びデバイス製造方法
DE10253250B4 (de) * 2002-11-15 2004-09-30 Uni-Tek System Inc. Automatisches Präzisionsausrichtungsverfahren für eine Halbleiterwaferschneidevorrichtung
EP2221865B1 (en) * 2004-01-07 2019-05-22 Nikon Corporation Stacking apparatus and method for stacking a plurality of wafers
TWI478272B (zh) * 2007-08-15 2015-03-21 尼康股份有限公司 A positioning device, a bonding device, a laminated substrate manufacturing device, an exposure device, and a positioning method
JP4831842B2 (ja) * 2009-10-28 2011-12-07 三菱重工業株式会社 接合装置制御装置および多層接合方法
NL2009719A (en) * 2011-12-02 2013-06-05 Asml Netherlands Bv Alignment mark deformation estimating method, substrate position predicting method, alignment system and lithographic apparatus.
KR20230009995A (ko) * 2014-12-10 2023-01-17 가부시키가이샤 니콘 기판 겹침 장치 및 기판 겹침 방법
CN107134422A (zh) * 2016-02-29 2017-09-05 上海微电子装备（集团）股份有限公司 芯片键合装置及方法
JP6579262B2 (ja) * 2016-03-28 2019-09-25 株式会社ニコン 基板貼り合わせ装置および基板貼り合わせ方法
KR102429940B1 (ko) * 2016-07-12 2022-08-08 가부시키가이샤 니콘 적층 기판 제조 방법, 적층 기판 제조 장치, 적층 기판 제조 시스템, 및 기판 처리 장치
CN108735645A (zh) * 2018-05-24 2018-11-02 德淮半导体有限公司 晶圆对准方法及晶圆对准装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100063000A (ko) * 2007-08-10 2010-06-10 가부시키가이샤 니콘 기판접합장치 및 기판접합방법
JP2011159821A (ja) * 2010-02-01 2011-08-18 Nikon Corp 位置検出装置及びデバイスの製造方法
JP2011216833A (ja) * 2010-03-18 2011-10-27 Nikon Corp 基板重ね合わせ装置、基板ホルダ、基板重ね合わせシステム、基板重ね合わせ方法およびデバイス製造方法
JP2014116519A (ja) * 2012-12-11 2014-06-26 Nikon Corp アライメント装置、位置合わせ方法、及び、積層半導体装置

Also Published As

Publication number Publication date
KR20220031757A (ko) 2022-03-11
JPWO2019198801A1 (ja) 2020-12-03
JP6881677B2 (ja) 2021-06-02
TW201944458A (zh) 2019-11-16
US20200381387A1 (en) 2020-12-03
KR102370325B1 (ko) 2022-03-04
CN111656487B (zh) 2023-04-04
WO2019198801A1 (ja) 2019-10-17
KR102511929B1 (ko) 2023-03-23
CN111656487A (zh) 2020-09-11

Similar Documents

Publication Publication Date Title
JP5359873B2 (ja) 基板貼り合わせ方法、位置決め方法、積層基板製造装置、位置決め装置及び露光装置
WO2018012300A1 (ja) 積層基板製造方法、積層基板製造装置、積層基板製造システム、および基板処理装置
WO2017217431A1 (ja) 積層装置および積層方法
KR102511929B1 (ko) 위치 맞춤 방법 및 위치 맞춤 장치
JP7147778B2 (ja) 積層基板の製造方法、および製造装置
US20210138778A1 (en) Bonding method and bonding device
JP7234494B2 (ja) 接合装置および接合方法
KR102656249B1 (ko) 적층 기판의 제조 방법 및 제조 장치
WO2023153317A1 (ja) 基板補正装置、基板積層装置、基板処理システム、基板補正方法、基板処理方法、および半導体装置の製造方法
WO2020149127A1 (ja) 積層体製造方法および積層体製造装置
JP2022092953A (ja) 位置合わせ装置、位置合わせ方法、および位置合わせプログラム

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant