JP6881677B2 - 位置合わせ方法および位置合わせ装置 - Google Patents

位置合わせ方法および位置合わせ装置 Download PDF

Info

Publication number
JP6881677B2
JP6881677B2 JP2020513454A JP2020513454A JP6881677B2 JP 6881677 B2 JP6881677 B2 JP 6881677B2 JP 2020513454 A JP2020513454 A JP 2020513454A JP 2020513454 A JP2020513454 A JP 2020513454A JP 6881677 B2 JP6881677 B2 JP 6881677B2
Authority
JP
Japan
Prior art keywords
substrates
substrate
alignment
mark
marks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020513454A
Other languages
English (en)
Other versions
JPWO2019198801A1 (ja
Inventor
創 三ッ石
創 三ッ石
福田　稔
稔 福田
菅谷　功
功 菅谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Publication of JPWO2019198801A1 publication Critical patent/JPWO2019198801A1/ja
Application granted granted Critical
Publication of JP6881677B2 publication Critical patent/JP6881677B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8013—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Engineering (AREA)

Description

本発明は、位置合わせ方法および位置合わせ装置に関する。
基板上に配されたマークの位置に基づいて、マスクパターン等の他の部材を当該基板に対して位置合わせをする方法がある（例えば特許文献１参照）。
特許文献１ 特開２０１３−１１８３６９号公報
基板に形成されたすべてのマークを他の部材に対する位置合わせに使用すると多大な処理負荷を要する。一方、基板に形成されたマークの全数よりも少ない数のマークを選択して、選択したマークを用いて位置合わせをすると、選択の方法によっては他の部材に対する位置合わせ精度が低下する場合があった。
本発明の第１態様においては、積層する二つの基板を位置合わせする位置合わせ方法であって、二つの基板の少なくとも一方の基板に配された複数のマークから選択されたマークの位置を計測する段階と、計測したマークの位置に基づいて、二つの基板を位置合わせする段階と、を含み、計測されるマークは、少なくとも一方の基板の歪みに関する情報に基づいて選択される。
本発明の第２態様においては、積層する二つの基板を位置合わせする位置合わせ方法であって、二つの基板の少なくとも一方の基板に配された複数のマークの位置を計測する段階と、計測した複数のマークの位置に基づいて、二つの基板を位置合わせする段階と、を含み、複数のマークは、少なくとも一方の基板の歪み量が閾値より小さい領域に配されているマークである。
本発明の第３態様においては、積層する二つの基板を位置合わせする位置合わせ方法であって、二つの基板の少なくとも一方の基板に配された複数のマークの位置を計測する段階と、計測した複数のマークの位置に基づいて、二つの基板を位置合わせする段階と、を含み、複数のマークは、少なくとも一方の基板に生じる歪みの再現性が閾値より大きい領域に配されているマークである。
本発明の第４態様においては、積層する二つの基板を位置合わせする位置合わせ装置であって、二つの基板の一方の基板に配された複数のマークのうち、少なくとも一方の基板に生じた歪みに関する情報に基づいて選択されたマークの位置を計測する計測部と、計測部が計測したマークの位置に基づいて、二つの基板を位置合わせする位置合わせ部と、を含む。
本発明の第５態様においては、積層する二つの基板を位置合わせする位置合わせ装置であって、二つの基板のうちの一方の基板に配された複数のマークの位置を計測する計測部と、計測部が計測した複数のマークの位置に基づいて、二つの基板を位置合わせする位置合わせ部と、を備え、複数のマークは、少なくとも一方の基板の歪み量が閾値より小さい領域に配されているマークである。
本発明の第６態様においては、積層する二つの基板を位置合わせする位置合わせ装置であって、二つの基板のうちの一方の基板に配された複数のマークの位置を計測する計測部と、計測部が計測した複数のマークの位置に基づいて、二つの基板を位置合わせする位置合わせ部と、を備え、複数のマークは、少なくとも一方の基板に生じる歪みの再現性が閾値より大きい領域に配されているマークである。
本発明の第７態様においては、上記位置合せ装置と、位置合せ装置で位置合せされた二つの基板を接合する接合部と、を備える基板積層装置が提供される。
本発明の第８態様においては、積層する二つの基板のうちの一方の基板に配された複数のマークのうち、少なくとも一方の基板に生じた歪みに関する情報に基づいて、計測するマークを選択する選択部と、選択部で選択されたマークの位置に基づいて、二つの基板を接合する基板積層装置と、を備える積層基板製造システムが提供される。
上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となり得る。
基板積層装置１００の構成を示す模式図である。 基板２１０、２３０の模式的平面図である。 接合部３００の構造を示す模式的断面図である。 基板２１０、２３０を位置合わせする手順を示す流れ図である。 接合部３００の動作を示す模式的断面図である。 接合部３００の動作を示す模式的断面図である。 接合部３００の動作を示す模式的断面図である。 基板２１０に生じた変形の非線形成分の分布を例示する図である。 図８に示した基板２１０において変形が小さい領域を示す図である。 積層基板２５０に積層する基板２６０の例を示す模式的断面図である。 積層基板２５０に生じた変形の非線形成分を示す図である。 選択するマーク２１３が配された領域を示す図である。 基板２１０における非線形成分の変動を示す図である。 基板２１０における非線形成分の変動を示す他の図である。 基板２１０の変形の非線形成分の分布を示すグラフである。 非線形成分の再現性を説明するグラフである。 非線形成分の再現性を説明するグラフである。 非線形成分の再現性の分布を説明するグラフである。 非線形成分の再現性の分布を説明するグラフである。
以下、発明の実施の形態を通じて本発明を説明する。下記の実施形態は請求の範囲に係る発明を限定するものではない。実施形態の中で説明されている特徴の組み合わせの全てが発明に必須であるとは限らない。
図１は、基板積層装置１００の模式的平面図である。基板積層装置１００は、筐体１１０と、筐体１１０の外側に配された基板カセット１２０、１３０および制御部１５０と、筐体１１０の内部に配された搬送部１４０、接合部３００、ホルダストッカ４００、およびプリアライナ５００を備える。基板積層装置１００において、接合部３００および制御部１５０が、位置合わせ装置の一例を形成する。
基板積層装置１００において、一方の基板カセット１２０は、これから接合する基板２１０、２３０を収容する。他方の基板カセット１３０は、基板２１０、２３０を接合することにより形成された積層基板２５０を収容する。基板カセット１２０、１３０は、筐体１１０に対して個別に着脱できる。
搬送部１４０は、筐体１１０の内部において、単独の基板２１０、２３０および基板ホルダ２２０を搬送する。また、搬送部１４０は、筐体１１０の内部において、基板２１０、２３０を保持した基板ホルダ２２０、および基板２１０、２３０を積層して形成した積層基板２５０を搬送する。
制御部１５０は、基板積層装置１００の各部の動作を個々に制御すると共に、各部相互の連携を統括的に制御する。また、制御部１５０は、外部からのユーザの指示を受け付けて、積層基板２５０を製造する場合の条件を設定する。また、制御部１５０は、基板積層装置１００の動作状態を外部に向かって表示するユーザインターフェイスも有する。
接合部３００は、互いに対向する一対のステージを有し、ステージのそれぞれに保持した基板２１０、２３０を相互に位置合わせする位置合わせ部を兼ねる。また、接合部３００は、位置合わせした基板２１０、２３０を互いに接触させることにより積層基板２５０を形成する。
なお、基板２１０、２３０の位置合わせとは、基板２１０、２３０に設けた対応するマーク２１３が相互に一致するように、基板２１０、２３０の面方向の相対位置を調整することを意味する。後述する様々な理由によりマーク２１３の位置が完全に一致しない場合であっても、例えば、基板２１０、２３０に設けられた電極、パッド、バンプ等による電気的な接続が形成される程度に相対位置を小さくすることも、位置合わせすることに含まれる。
基板積層装置１００の内部においては、基板２１０、２３０を基板ホルダ２２０に保持させた状態でハンドリングしてもよい。基板ホルダ２２０は、アルミナセラミックス等の硬質材料により形成され、基板２１０、２３０を保持する保持面と、保持面の外側に配された縁部とを有する。
基板ホルダ２２０に設けた真空チャック、静電チャック等により基板２１０、２３０を基板ホルダ２２０に保持させ、保持面の裏面か縁部で基板ホルダ２２０を介してハンドリングすることにより、薄くて脆い基板２１０、２３０の損傷を防止し、基板積層装置１００の動作を高速化できる。基板積層装置１００においては、ホルダストッカ４００に複数の基板ホルダ２２０が収容される。
基板２１０、２３０または積層基板２５０を基板積層装置１００から搬出する場合、基板ホルダ２２０は、基板２１０、２３０または積層基板２５０から分離され、ホルダストッカ４００に戻される。よって、基板ホルダ２２０は、基板積層装置１００の外部に搬出されることなく内部に留まり、繰り返し使用される。従って、基板ホルダ２２０は、基板積層装置１００の一部であるともいえる。さらに、基板ホルダ２２０は、清掃を含む保守、交換等の目的で、基板積層装置１００の外部に取り出すこともできる。
プリアライナ５００は、搬送部１４０と協働して、搬入された基板２１０、２３０を基板ホルダ２２０に保持させる。また、プリアライナ５００は、接合部３００から搬出された積層基板２５０を基板ホルダ２２０から分離する場合にも使用される。
基板２１０、２３０の例は、素子、回路、端子等が形成された基板、未加工のシリコンウエハ、化合物半導体ウエハ、サファイア基板、ガラス基板である。また、半導体ウエハには、素子、配線、スクライブライン、マーク等の構造物が形成されている場合があり、その場合に、構造物が形成された半導体ウエハが位置合わせの対象となる。接合される基板２１０、２３０の組は、回路基板と未加工基板であっても、未加工基板同士であってもよい。接合される基板２１０、２３０は、それ自体が、既に複数の基板を積層して形成された積層基板２５０であってもよい。本実施形態では、基板２１０、２３０は回路等の形成された半導体ウエハである。
なお、基板２１０、２３０の接合とは、複数の基板２１０、２３０の主面を互いに平行にして重ね、互いの相対位置を水素結合、ファンデルワールス結合、および、共有結合等で固定することをいう。一方、基板２１０、２３０を重ねるとは、複数の基板２１０、２３０の主面を互いに接する状態にすることをいうが、互いの相対位置が固定された状態を指すとは限らない。また、「積層」を「重ねる」と同義で用いることがある。なお、基板２１０、２３０は、積層された場所で接合を開始する場合もあるが、接合が進行している間に接合部３００から搬出され、位置合わせされた場所と異なる場所で接合が完了する場合もある。また、位置合わせされた場所とは別の場所で、加熱、加圧等により基板２１０、２３０を接合する場合もある。
図２は、積層基板２５０を形成する基板２１０、２３０の模式的な平面図である。基板２１０、２３０は、スクライブライン２１１、マーク２１３、および回路領域２１４を有する。マーク２１３および回路領域２１４は、それぞれ複数設けられる。
マーク２１３は、基板２１０、２３０の表面に形成された構造物の一例であり、図示の例では、マーク２１３は回路領域２１４相互の間に配されたスクライブライン２１１に重ねて配される。マーク２１３は、基板２１０を他の基板２３０と接合する場合に、位置合わせの基準として使用される。基板２１０の表面には多数のマーク２１３が形成されるが、基板２１０、２３０を位置合わせする場合に、すべてのマーク２１３を使用するとは限らない。
マーク２１３は、基板に形成された構造物に対する、面方向の相対位置を計測する場合に指標として用いる構造物を意味する。マーク２１３は、素子または配線の一部分として形成される場合もある。また、マーク２１３は、パターニングされた金属層等の、専ら指標として使用する目的で形成される場合もある。更に、マーク２１３は、基板の表面に堆積された金属層等により形成される場合の他、基板２１０、２３０自体を加工して形成された突起部、隆起部、段差、溝、穴等である場合もある。
回路領域２１４は、同じ構造を有する複数のものが、基板２１０、２３０の表面に周期的に、あるいは、マトリックス状に配される。回路領域２１４の各々には、フォトリソグラフィ技術等より形成された素子、配線、保護膜等の構造物が設けられる。また、回路領域２１４には、基板２１０を他の基板２３０、リードフレーム等に電気的に接続する場合に接続端子となるパッド、バンプ等の接続部も回路領域２１４に配される。接続部も、基板２１０、２３０の表面に形成された構造物の一例である。
図３は、基板積層装置１００における接合部３００の構造を示す模式的な断面図である。また、図３は、接合部３００に２枚の基板２１０、２３０が搬入された直後の状態を示す図でもある。
接合部３００は、枠体３１０、固定ステージ３２１、および移動ステージ３４１を備える。枠体３１０は、それぞれが水平な天板３１１および底板３１３を有する。接合部３００は制御部１５０に接続され、制御部１５０の制御の下に動作する。
固定ステージ３２１は、枠体３１０の天板３１１に下向きに固定され、基板２１０を保持した基板ホルダ２２０を吸着して保持する。固定ステージ３２１に保持される基板ホルダ２２０は、基板２１０の接合面が図中下向きになるように接合部３００に搬入され、固定ステージ３２１にも下向きに保持される。
枠体３１０の天板３１１の図中下面には、図中下向きに固定された上顕微鏡３２２および上活性化装置３２３が、固定ステージ３２１の側方に配される。上顕微鏡３２２は、固定ステージ３２１に対向して配置された移動ステージ３４１に搭載された他の基板２３０の上面を観察する。上活性化装置３２３は、例えばプラズマを発生して、移動ステージ３４１に保持された基板２３０の上面を清浄化または活性化する。
接合部３００において、枠体３１０の底板３１３の図中上面には、Ｘ方向駆動部３３１、Ｙ方向駆動部３３２、および移動ステージ３４１が積み重ねて配される。移動ステージ３４１の図中上面には、基板２３０を保持した基板ホルダ２４０が保持される。
Ｘ方向駆動部３３１は、底板３１３と平行に、図中に矢印Ｘで示す方向に移動する。Ｙ方向駆動部３３２は、Ｘ方向駆動部３３１上で、底板３１３と平行に、図中に矢印Ｙで示す方向に移動する。Ｘ方向駆動部３３１およびＹ方向駆動部３３２の動作を組み合わせることにより、移動ステージ３４１は、底板３１３と平行に二次元的に移動する。
Ｙ方向駆動部３３２と移動ステージ３４１との間には、更にＺ方向駆動部３３３が配される。Ｚ方向駆動部３３３は、矢印Ｚで示す、底板３１３に対して垂直な方向に、Ｙ方向駆動部３３２に対して移動ステージ３４１を移動させる。これにより、移動ステージ３４１を昇降させる。Ｘ方向駆動部３３１、Ｙ方向駆動部３３２およびＺ方向駆動部３３３による移動ステージ３４１の移動量は、干渉計等を用いて高精度に制御される。
Ｙ方向駆動部３３２の図中上面には、移動ステージ３４１の側方に、下顕微鏡３４２および下活性化装置３４３が搭載される。下顕微鏡３４２は、Ｙ方向駆動部３３２と共に移動して、固定ステージ３２１に保持された下向きの基板２１０の下面を観察する。下活性化装置３４３は、Ｙ方向駆動部３３２と共に移動しつつ、基板２１０に照射する例えばプラズマを発生して、固定ステージ３２１に保持された基板２１０の図中下面を清浄化または活性化する。
なお、基板２１０、２３０の活性化とは、基板２１０の接合面が他の基板２３０の接合面と接触した場合に、水素結合、ファンデルワールス結合、共有結合等を生じて、溶融することなく固相で接合される状態にすべく、少なくとも一方の基板の接合面を処理する場合を含む。すなわち、活性化とは、基板２１０、２３０の表面にダングリングボンド（未結合手）を生じさせることによって、結合を形成しやすくすることを含む。
より具体的には、上活性化装置３２３および下活性化装置３４３では、例えば減圧雰囲気下において処理ガスである酸素ガスを励起してプラズマ化し、酸素イオンを二つの基板のそれぞれの接合面となる表面に照射する。例えば、基板がＳｉ上にＳｉＯ膜を形成した基板である場合には、この酸素イオンの照射によって、積層時に接合面となる基板表面におけるＳｉＯの結合が切断され、ＳｉおよびＯのダングリングボンドが形成される。基板の表面にこのようなダングリングボンドを形成することを活性化という場合がある。
ダングリングボンドが形成された状態の基板を、例えば大気に晒した場合、空気中の水分がダングリングボンドに結合して、基板表面が水酸基（ＯＨ基）で覆われる。基板の表面は、水分子と結合しやすい状態、すなわち親水化されやすい状態となる。つまり、活性化により、結果として基板の表面が親水化しやすい状態になる。また、固相の接合では、接合界面における、酸化物等の不純物の存在、接合界面の欠陥等が接合強度に影響する。よって、接合面の清浄化を活性化の一部と見做してもよい。
基板２１０、２３０を活性化する方法としては、ＤＣプラズマ、ＲＦプラズマ、ＭＷ励起プラズマによるラジカル照射の他、不活性ガスを用いたスパッタエッチング、イオンビーム、高速原子ビーム等の照射も例示できる。また、紫外線照射、オゾンアッシャー等による活性化も例示できる。更に、液体または気体のエッチャントを用いた化学的な清浄化処理も例示できる。
更に、基板２１０、２３０の活性化は、図示しない親水化装置を用いて、基板２１０、２３０の接合面となる表面に純水等を塗布することによって基板２１０、２３０の表面を親水化してもよい。この親水化により、基板２１０、２３０の表面は、ＯＨ基が付着した状態、すなわちＯＨ基で終端された状態となる。
なお、上活性化装置３２３および下活性化装置３４３に代わる活性化装置を接合部３００とは別の場所に設けて、予め活性化した基板２１０、２３０を接合部３００に搬入してもよい。
接合部３００は、更に制御部１５０を備える。制御部１５０は、Ｘ方向駆動部３３１、Ｙ方向駆動部３３２、Ｚ方向駆動部３３３、上活性化装置３２３、および下活性化装置３４３の動作を制御する。
なお、基板２１０、２３０の接合に先立って、制御部１５０は、上顕微鏡３２２および下顕微鏡３４２の相対位置を予め較正する。上顕微鏡３２２および下顕微鏡３４２の較正は、例えば、上顕微鏡３２２および下顕微鏡３４２を共通の焦点Ｆに合焦させて、相互に観察させることにより実行できる。また、共通の標準指標を上顕微鏡３２２および下顕微鏡３４２で観察してもよい。
図４は、基板２１０を他の基板２３０と位置合わせして積層する場合の手順を示す流れ図である。基板２１０、２３０を積層する場合、制御部１５０は、まず、位置合わせに使用するマーク２１３に関する情報を取得する（ステップＳ１０１）。
マーク２１３に関する情報は、基板２１０、２３０上に設けられたマーク２１３の全数よりも少ない特定のマーク２１３を個別に識別する場合に参照する情報である。具体的には、マーク２１３を個別に特定するための情報としては、例えば、基板２１０、２３０のノッチを基準にして基板２１０、２３０上の位置または領域を示す情報であってもよい。また、マーク２１３の形状の違い、マーク２１３と共に基板２１０、２３０上に設けた記号、文字、図形等を示す情報であってもよい。全数のマーク２１３のうちからいずれが特定のマーク２１３として選択されるかは後述することとし、ここでは、予め特定のマーク２１３が選択されて上記情報により特定されるものとして説明を続ける。
上記の情報は、例えば、基板２１０、２３０のそれぞれと同じ仕様の他の基板について、マーク２１３の変位を実測した結果に基づいて予め決定されたものであってもよい。この場合、制御部１５０は、外部から、領域の位置に関する情報を入力されることにより上記情報を取得する。
また、制御部１５０が取得する情報は、基板積層装置１００に搬入されるまでに基板２１０が受けた処理の内容や履歴等の製造条件に関する情報、基板２１０、２３０の材料、仕様、製造プロセスの条件、結晶方位等の、基板の歪みの原因となる情報を、歪みに関する情報として含んでもよい。ここで、製造プロセスの条件とは、露光装置における露光条件、成膜装置における成膜条件、研磨装置における研磨条件、および、活性化装置における活性化条件等が含まれる。
また、基板２１０、２３０に関する情報は、例えば、基板２１０、２３０の仕様の他、反り等の変形の量に関する情報を、基板の歪みに関する情報として含んでもよい。これにより、制御部１５０は、取得した情報に基づく解析により、次のステップＳ１０２で搬入される基板２１０、２３０について、基板の変形を補償して位置合わせの精度を向上させる位置合わせの補正条件を生成できる。なお、基板の変形に関する情報は、基板積層装置１００に測定部を設けて、搬入された基板２１０、２３０についてその都度変形量を測定して情報として生成してもよい。
次に、制御部１５０は、搬送部１４０を制御して、基板２１０、２３０を接合部３００に順次搬入させる（ステップＳ１０２）。更に、制御部１５０は、図５に示すように、移動ステージ３４１を移動させることにより、下顕微鏡３４２または上顕微鏡３２２を用いて基板２１０、２３０のそれぞれを観察して、基板２１０、２３０の位置合わせに使用するマーク２１３を特定する（ステップＳ１０３）。
ここで、制御部１５０は、ステップＳ１０１において取得した情報を参照して、基板２１０の位置合わせに使用するマーク２１３が配された基板２１０、２３０上の位置を推定し、下顕微鏡３４２または上顕微鏡３２２でその位置を観察できるように移動ステージ３４１を移動させる。次いで、予測した位置の周囲を順次走査して、制御部１５０は、検索された領域内で見出されたマーク２１３を、位置合わせに使用するマーク２１３として特定する。
次に、制御部１５０は、上顕微鏡３２２および下顕微鏡３４２の相対位置の初期値が既知であることから、マーク２１３を特定するために移動した移動ステージ３４１の移動量に基づいて、特定されたマーク２１３の位置を計測する（ステップＳ１０４）。更に、制御部１５０は、計測したマーク２１３の位置に基づいて、基板２１０、２３０相互の相対位置を算出する（ステップＳ１０５）。
次に、制御部１５０は、算出した相対位置に基づいて、基板２１０、２３０を位置合わせする場合に必要な移動ステージ３４１の移動量を算出する。位置合わせに必要な移動量は、例えば、ＥＧＡ（エンハンスト・グローバル・アライメント法）等、既知の方法で、例えば，ｘ方向、ｙ方向および回転角度θの値として算出される。
こうして、制御部１５０は、特定されたマーク２１３を基準にして基板２１０、２３０の位置合わせを実行させることができる状態になる。ここで、位置合わせを実行させることができる状態とは、基板２１０、２３０の各々において特定された複数のマーク２１３の位置の差分が最小になるような統計処理を実行して、基板２１０、２３０の少なくとも一方について、移動量、回転量および倍率が算出されたことを意味する。
より具体的には、基板２１０、２３０のそれぞれについて、設計位置に対する位置ずれ量が最小となるＸ方向およびＹ方向の移動量（ｘ、ｙ）および回転量（θ）を算出する。これにより、基板２１０、２３０を、回転を含む相対移動させて、位置ずれを最小の状態にすることができる。
基板２１０、２３０の位置合わせは、それぞれの基板２１０、２３０が個別に移動可能な場合は、設計位置に従う基準位置に向かってそれぞれの基板２１０、２３０を個別に移動および回転させる。また、図３等に示したように、一方の基板２３０だけが移動可能な場合は、それぞれ基板２１０、２３０の基準位置に対する差分を合算した上で、基板２１０、２３０の相対位置が最小になるように一方の基板２３０を移動させることにより位置合わせできる。
次に、制御部１５０は、位置合わせのために算出した基板２１０、２３０の移動量の情報を保持したまま、上活性化装置３２３および下活性化装置３４３を動作させながら移動ステージ３４１を移動させることにより、基板２１０、２３０の表面をプラズマで走査して、基板２１０、２３０の接合面を活性化する（ステップＳ１０６）。活性化された基板２１０、２３０の表面は、接着剤等の介在物、溶接、圧着等の加工なしに、接触によって接合される状態になる。
次に、制御部１５０は、先にステップＳ１０５で算出した相対位置に基づいて移動ステージ３４１を移動させて、図６に示すように、基板２１０、２３０を相互に位置合わせする（ステップＳ１０７）。更に、制御部１５０は、図７に示すように、Ｚ方向駆動部３３３を動作させて、移動ステージ３４１を上昇させる。これにより、基板２３０が上昇し、やがて、基板２１０、２３０が互いに接触する。
ステップＳ１０６において表面を活性化された基板２１０、２３０は、接触により生じる水素結合、ファンデルワールス結合、および、共有結合等により接合され、積層基板２５０を形成する（ステップＳ１０８）。こうして形成された積層基板２５０は、接合部３００から搬出される（ステップＳ１０９）。更に、積層基板２５０は、基板ホルダ２４０から分離された上で、基板カセット１３０に収容される。
なお、二つの基板２１０、２３０が相互の接触により水素結合をしている場合は、積層基板２５０を形成した後、アニール炉のような加熱装置に積層基板２５０を搬入して加熱することにより、基板２１０、２３０間に共有結合を生じさせてもよい。これにより、基板２１０、２３０間の接合強度を向上させることができる。
次に、制御部１５０は、基板カセット１２０から、積層すべき基板２１０、２３０がなくなったかどうかを調べる（ステップＳ１１０）。積層すべき基板２１０、２３０が残っている場合（ステップＳ１１０：ＮＯ）、制御部１５０は、手順をステップＳ１０２に戻し、ステップＳ１０２から１０９までの一連の積層手順を繰り返す。ステップＳ１１０において、積層すべき基板２１０、２３０がなくなったことが判った場合（ステップＳ１１０：ＹＥＳ）、制御部１５０は、基板積層装置１００の制御を終了する。
上記のように、接合部３００は、基板２１０、２３０に設けられたマーク２１３を基準にして、基板２１０、２３０を位置合わせできる。しかしながら、基板２１０、２３０に生じた歪みのために、接合部３００において接合する時点で、基板２１０、２３０のマーク２１３の位置が、設計位置に対して変位している場合がある。
このため、マーク２１３の位置に依存して基板２１０、２３０を位置合わせした場合に、位置合わせ精度が低下する場合がある。しかしながら、基板２１０、２３０に形成されたマーク２１３から位置合わせに使用するマーク２１３を選択する場合に、後述するような方法で選択することにより、基板の変形による位置合わせ精度の低下を抑制できる。
なお、基板２１０、２３０に生じる歪みとは、基板２１０、２３０における構造物を、設計座標すなわち設計位置から変位させる変形である。基板２１０、２３０に生じ得る歪みは、平面歪みと立体歪みとを含む。
平面歪みは、基板２１０、２３０の面方向に生じる歪みであり、線形歪みと非線形歪みとを含む。線形歪みは、基板２１０、２３０上の構造物が歪みにより設計位置から変位した位置を線形変換により表すことができる歪みである。非線形歪みは、線形変換により表すことができない歪みを意味し、基板２１０、２３０の結晶異方性および基板２１０、２３０の製造プロセスにおける加工により生じる。更に、基板２１０、２３０に形成された構造物の配置による剛性分布に応じて、基板２１０、２３０の接合過程等において、非線形歪みが生じる場合もある。
線形歪みは、倍率歪みと直交歪みとを含む。倍率歪みは、構造物の変位量が基板２１０、２３０の中心から径方向に一定の増加率で増加する歪みである。倍率歪みの値は、基板２１０、２３０の中心からの距離ｒにおける設計位置からのずれ量をｒで除算することにより、単位をｐｐｍとする値として得られる。
倍率歪みは、等方倍率歪みを含む。等方倍率歪みは、歪みによる構造物の変位ベクトルが有するＸ成分とＹ成分とが等しい歪みである。このため、等方倍率歪みが生じている場合、基板２１０、２３０のＸ方向の倍率とＹ方向の倍率とは等しい。非等方倍率歪みは非線形歪みに属し、構造物の設計位置からの変位ベクトルが有するＸ成分とＹ成分とが異なる。このため、基板２１０、２３０のＸ方向の倍率とＹ方向の倍率とが異なる。積層した場合に二つの基板２１０、２３０の間に生じる位置ずれ量には、二つの基板２１０、２３０のそれぞれにおける倍率歪みの差が含まれる。
直交歪みは、基板の中心を原点とする直交座標Ｘ−Ｙを設定した場合に、構造物が設計位置からＸ軸と平行な方向に変位する歪みであり、構造物が原点からＹ軸方向に遠くなるほど大きくなる。また、直交歪みによる構造物の変位量は、Ｘ軸と平行にＹ軸を横切る複数の領域のそれぞれにおいて等しく、変位量の絶対値は、Ｘ軸から離れるに従って大きくなる。また、直交歪みによる変位量は、Ｙ軸に対して正側の変位の方向とＹ軸に対して負側の変位の方向とが互いに反対になる。
上記のような平面歪みに対して、基板２１０、２３０に生じる立体歪みは、基板２１０、２３０の面と交差する方向への構造物の変位を生じる歪みであり、湾曲を含む。湾曲は、基板２１０、２３０全体にまたは部分的に曲げが生じて、基板２１０、２３０の全体または一部に曲げが生じる歪みである。曲げは、基板２１０、２３０の表面上の３点により特定された平面上に存在しない点を基板２１０、２３０の表面が含む形状に変化することをいう。
また、湾曲は、基板２１０、２３０の表面が曲面をなす歪みであり、反りを含む。反りは、基板２１０、２３０の歪みに対する重力の影響を排除した状態で基板２１０、２３０に残る歪みをいう。反りに重力の影響が及んでいる場合に基板２１０、２３０に曲げを生じる歪みは、本実施例では撓みと呼ぶ。反りは、基板２１０、２３０全体が概ね一様な曲率で屈曲するグローバル反りと、基板２１０、２３０の一部で曲率が変化して屈曲するローカル反りとを含む。
上記の倍率歪みは、その発生原因によって、初期倍率歪み、吸着倍率歪み、および貼り合わせ過程倍率歪みに分類できる。
初期倍率歪みは、積層する前の段階から個々の基板２１０、２３０に既に生じている歪みであり、基板２１０、２３０にマーク２１３、回路領域２１４等を形成するプロセスで生じた応力、スクライブライン２１１、回路領域２１４等の配置に起因する周期的な剛性の変化等により発生する。初期倍率歪みは、基板２１０、２３０上の構造物の位置が、基板２１０、２３０における設計位置に対して乖離している状態として顕在化する。初期倍率歪みは、基板２１０、２３０の積層を開始する前から知ることができる。初期倍率歪みに関する情報は、積層の直前に基板２１０、２３０を計測して取得してもよいし、基板２１０、２３０の製造段階で測定した情報を積層段階で取得してもよい。
吸着倍率歪みは、基板２１０、２３０の形状と、基板２１０、２３０を保持する基板ホルダ２２０、２４０等の吸着面の形状とが異なる場合に生じる歪みである。基板ホルダ２２０、２４０等の保持部材が、静電チャック、真空チャック等の保持機構により基板２１０、２３０を吸着すると、基板２１０、２３０は、保持部材の吸着面に倣った形状になる。このため、基板２１０、２３０の形状と保持部材の吸着面の形状とが異なっている場合は、基板２１０、２３０を保持部材に吸着することにより基板２１０、２３０が変形して、その歪みの状態が変化する。
なお、吸着倍率歪みの大きさは、基板２１０、２３０に反り等の歪みが生じている場合に、その歪みと吸着倍率歪みとの相関を予め調べておくことにより、基板２１０、２３０の反り量および反り形状等を含む歪みの状態から算出できる。よって、吸着面の形状が異なる複数の保持部材を用意するなどして吸着面の形状を調整することにより、基板２１０、２３０の歪みの補正に、吸着倍率歪みを積極的に利用してもよい。
貼り合わせ過程倍率歪みは、基板２１０、２３０を積層して貼り合わせる過程で新たに生じる倍率歪みである。基板２１０、２３０を貼り合わせる場合、基板２１０、２３０の接合は、基板２１０、２３０の接合面の一部から始まって拡大し、最終的に基板２１０、２３０の略全体に及ぶ。このため、接合過程の基板２１０、２３０においては、既に接合されて他方の基板に密着した領域と、他方の基板に接触せずにこれから接合される領域との境界付近で基板２１０、２３０の少なくとも一方に変形が生じる。生じた変形の一部は、基板２１０、２３０が相互に貼り合わされることにより固定されて貼り合わせ過程倍率歪みとなる。
次に、図８、９を参照して、基板２１０の複数のマーク２１３から、位置合わせに使用すべくマーク２１３を選択する方法について説明する。図８は、基板２１０に生じた変形の非線形成分による基板２１０の表面上の複数の点の変位を、ベクトルにより示した図である。
図示のように、基板２１０の表面における変形の非線形成分は、様々な方向と大きさのベクトルを含む。このような面方向の変形を有する基板２１０の表面に形成されたマーク２１３は、基板２１０表面の面方向の変形に応じて、基板２１０の面方向に変位している。
ここで、基板２１０、２３０を位置合わせする場合に、すべてのマーク２１３の位置を計測して基板２１０、２３０の相対位置を計算すれば、前記した移動量、回転量および倍率を、非線形成分による変位を加味して算出できる。しかしながら、多くのマーク２１３を計測して計算するには処理負荷と処理時間が著しく増加するので、積層基板２５０の工業的な製造には相応しい方法ではない。
一方、複数のマーク２１３のうちの一部の複数のマーク２１３を用いて基板２１０、２３０を位置合わせする場合は、位置合わせに使用するマーク２１３の選択によって、基板２１０、２３０の位置合わせ精度が変わる場合がある。例えば、図９中で四角形Ｗによって囲まれた領域では、基板２１０の変形の非線形成分の方向が、すべて図中下向きの成分を含む。
このため、四角形Ｗに囲まれた領域に配されたマーク２１３だけを選択して位置合わせの基準にした場合、マーク２１３の位置に基づいて算出された基板２１０の位置は、図中水平方向について偏ったものとなる。従って、当該マーク２１３の位置に基づいた位置合わせの精度も、基板２１０の変形の非線形成分によるマーク２１３の変位の大きさおよび向き等に応じて低下する。
尚、本実施例では、マーク２１３の選択は制御部１５０により行われる。すなわち、本実施例では、マーク２１３を選択する選択部を制御部１５０が担う。マーク２１３の選択を制御部１５０で行うことに代えて、選択部を基板積層装置１００の外部に設け、本実施例に記載の方法により選択部でマーク２１３を予め選択してもよい。この場合、選択部で選択したマーク２１３に関する情報を示す信号を選択部から基板積層装置１００に送信し、その信号に基づいて、選択されたマーク２１３を上顕微鏡３２２および下顕微鏡３４２で観察するように制御部１５０が接合部３００を制御する。この場合、選択部および基板積層装置１００を備えるシステムを積層基板積層システムとしてもよい。
図９は、上記のようなマーク２１３の変位の影響を、より少なくすることができるマーク２１３の選択方法の一例を説明する図である。図示の基板２１０は、図８に示した基板２１０と同じ変形を生じている。
ここで、図中の丸Ａで囲った領域における基板２１０の変形の非線形成分は、図中に記入した矢印が示すとおり、互いに異なる方向を有するものの、変形量に相当する矢印の長さが他の領域における長さよりも小さい。よって、基板２１０全体では様々な変形が生じているものの、基板２１０において丸Ａで囲った領域では、変形の非線形成分の影響が少ない。よって、丸Ａが囲った領域に含まれるマーク２１３を使用して位置合わせすることにより、位置合わせ精度に対する非線形成分の影響を、より少なくすることができる。
すなわち、非線形成分が大きい場合は、位置合わせのために求めた移動量、回転量および倍率が、非線形成分により最適な値からずれてしまう。このため、最終的な位置ずれ量が目標としていた位置合わせ精度よりも達成できないという影響が生じる。よって、基板２１０に生じた変形の非線形成分が小さい領域に配されたマーク２１３を用いて位置合わせに必要な基板２３０の移動量を算出することにより、非線形成分の影響を低減して、計算誤差を抑制できる。具体的なマーク２１３の選択方法としては、例えば、最終的に得られる積層基板２５０に要求される位置合わせ精度に基づいて、基板の変形における非線形成分の大きさに対して閾値を予め定めてもよい。
これにより、基板２１０に生じた変形の非線形成分に起因する基板２１０上の点の変位が予め定められた閾値よりも小さい領域に配されていることを条件として、位置合わせに使用するマーク２１３として簡単に選択できる。また、位置合わせに使用するマーク２１３を選択する処理を、制御部１５０等により自動的に実行させる場合にも、処理が容易になる。
上記の例では、１対の基板２１０、２３０を位置合わせして積層基板２５０を形成する場合について示した。しかしながら、上記のようなマーク２１３の選択は、積層基板２５０に対して、更に他の基板２６０（図１０参照）を積層する場合にも適用できる。
図１０は、選択した一部のマーク２１３により位置合わせをして積層する他の例として、基板２１０、２３０により形成された積層基板２５０と、積層基板２５０に積層する他の基板２６０を例示する図である。積層基板２５０は、積層された基板２１０、２３０を含み、図４に示した手順に従って位置合わせして積層される。
基板２１０、２３０は、それぞれ、下地基板２１９、２３９および構造物層２１８、２３８を有する。下地基板２１９、２３９は、構造物層２１８、２３８を形成したときに下地となった基板である。構造物層２１８、２３８のそれぞれは、フォトリソグラフィ等のプロセスにより形成された素子、配線等を含む。一対の構造物層２１８、２３８は、接続部２１７、２３７において電気的に結合されている。また、一方の基板２１０においては、下地基板２１９が薄化されている。
積層基板２５０に積層される基板２６０は、下地基板２６９および構造物層２６８を有する。基板２６０は、積層基板２５０において薄化された基板２１０の下地基板２１９に対して、構造物層２６８を接合される。
図１１は、基板２１０の薄化された下地基板２１９に生じている変形の分布を示す図である。上記のとおり、積層基板２５０において積層された基板２１０、２３０のうち、基板２１０は薄化されて剛性が低下している。このため、基板２１０、２３０の接合により基板２３０に生じた歪みの大部分は、薄化により剛性が低くなった基板２１０に移り、基板２１０が接合前に有していた歪みに加えて基板２３０から移った歪みが基板２１０に生じる。
このため、図示のように、基板２６０に接合される基板２１０の表面には、様々な非線形成分を有する変形が生じている。しかしながら、図９を参照して説明したように、基板２６０の積層基板２５０に対する位置合わせに使用するマーク２１３を、変形の非線形成分が閾値よりも小さいことを条件として選択することにより、積層基板２５０に生じた変形の非線形成分の影響を抑制した高精度な位置合わせができる。
なお、積層基板２５０においては、基板２１０の構造物層２１８と、基板２３０の構造物層２３８とが位置合わせして接合されている。一方、基板２６０は、積層基板２５０における基板２１０の、構造物層２１８と反対側の面に対して位置合わせして積層される。このため、基板２６０を積層基板２５０に対して位置合わせする場合に、積層基板２５０において選択されるマーク２１３は、基板２１０を基板２３０に対して位置合わせする場合に基板２１０において選択されるマーク２１３と、同一とは限らない。
また、ひとつの基板２１０において、同一ではないマーク２１３とは、基板２１０の面方向について異なる位置に配されたマーク２１３を指す場合の他に、基板２１０の厚さ方向について異なる位置に配されたマーク２１３を指す場合もある。更に、基板２１０において、互いに異なるマーク２１３が、基板２１０の表裏に配されている場合もある。
また、マーク２１３が同一ではないとは、基板２６０を積層基板２５０に対して位置合わせする場合に、二つの基板２１０、２３０を位置合わせしたときに選択されたマーク２１３の一部を選択する場合、または、二つの基板２１０、２３０を位置合わせしたときに選択されたマーク２１３の全てまたは一部に加えて、それらとは異なる位置に形成されたマーク２１３を選択する場合のように、位置合わせに用いられるマーク２１３の数が異なることも含まれる。
更に、最終的に３層以上の基板２１０、２３０、２６０が積層される場合、隣接した層の位置合わせの他に、間に他の基板を挟んで離れた基板２３０、２６０の間で位置合わせをする場合もある。このような場合は、位置合わせの対象になる基板２３０、２６０に設けられたマーク２１３から、位置合わせに使用するマーク２１３を選択する。
また、積層基板２５０を形成する過程で、基板２１０、２３０には、接合により新たな変形が生じている。ここで、積層基板２５０全体に生じた歪みは、積層基板２５０を形成する基板２１０、２３０の厚さに比例して分配される。このため、上記したように、基板２１０のみを薄化し、基板２３０を薄化しない状態では、積層基板２５０に生じた歪みの多くが基板２１０に集約される。
そこで、積層基板２５０に基板２６０を積層する場合に選択するマーク２１３の数を、基板２１０、２３０により積層基板２５０を形成する場合に選択するマーク２１３の数よりも増加させてもよい。これにより、積層基板２５０に基板２６０を積層する場合の位置合わせ精度を、積層基板２５０を形成する場合の位置合わせ精度と同等に保つことができる。
図９を参照して説明した例では、基板２１０に接合前から生じていた変形の非線形成分、または、基板２１０に接合により生じた変形の非線形成分による基板２１０上の点の変位が予め定められた閾値よりも小さい領域に配されていることを条件としてマーク２１３を選択した。しかしながら、変形の非線形成分による影響を抑制できるマーク２１３の選択方法は、上記の方法に限られない。
図１２は、基板２１０、２３０、２６０に形成されたマーク２１３から、位置合わせに使用するマーク２１３を選択する他の方法を説明する図である。同図には、積層基板２５０において基板２６０に対して接合する表面をなす基板２１０の表面における変形の非線形成分の分布がベクトルにより示される。
図示の例では、丸Ｂにより囲まれた４つの領域と、丸Ｃが囲まれた４つの領域のそれぞれにおいて、位置合わせに使用するマーク２１３が選択される。ここで、丸Ｂに囲まれた領域では、基板２１０に生じた変形の非線形成分のベクトルの方向が、基板２１０の径方向について、外側に向かっている。これに対して、丸Ｃに囲まれた領域では、基板２１０に生じた変形の非線形成分のベクトルの方向が、基板２１０の径方向について、内側に向かっている。
この場合、選択したマーク２１３を基準として位置ずれが統計的に小さくなるように位置合わせすると、基板２１０の変形における非線形成分の一部が打ち消し合う。つまり、丸Ｂで囲まれた領域に配置されたマーク２１３を用いて算出された移動量、回転量および倍率に非線形成分により生じる計算誤差と、丸Ｃで囲まれた領域に配置されたマーク２１３を用いて算出された移動量、回転量および倍率に非線形成分により生じる計算誤差との一部が打ち消し合う。よって、複数の基板２１０のそれぞれの非線形成分の大きさや向き等が複数の基板２１０間でばらついているか否か、すなわち、再現性が低いか高いかにかかわらず、基板２１０の変形の非線形成分に起因する影響が相互に打ち消し合う成分が含まれるような組合せになることを条件として、位置合わせに使用するマーク２１３を選択してもよい。
これにより、基板２１０に接合前から生じていた変形の非線形成分、または、基板２１０に接合により生じた変形の非線形成分に起因するマーク２１３の変位の影響を抑制できる。閾値は、最終的に生じる接合ずれが、目標としている接合精度を達成できることを条件として閾値を定め、その閾値よりも小さなベクトルが測定された箇所のマーク２１３を選択してもよい。
なお、マーク２１３を選択する場合に、基板２１０、２３０、２６０および積層基板２５０に生じている歪みの非線形成分を計測する方法としては、基板２１０、２３０、２６０および積層基板２５０について、接合前に設計位置に対するマーク２１３の変位を実測してもよい。この場合、基板２１０、２３０、２６０および積層基板２５０に形成された全てのマーク２１３の変位を計測することが好ましいが、全マーク２１３数よりも少ない数のマーク２１３の変位を計測してもよい。単体の基板２１０、２３０、２６０については、接合前の初期歪の非線形成分によるマークの変位を計測することになり、積層基板２５０については、積層基板２５０を構成する複数の基板の接合により生じた歪の非線形成分によるマークの変位を計測することになる。
基板２１０、２３０、２６０および積層基板２５０の計測された非線形成分の分布は、計測された基板２１０、２３０、２６０および積層基板２５０と同じロットの基板または積層基板、これらと同じプロセスで製造された基板または積層基板、これらと同じ構造物を有する基板または積層基板に対して、適用してもよい。この場合、非線形成分の分布が計測された基板２１０、２３０、２６０および積層基板２５０において、計測すべき選定されたマーク２１３の位置に基づいて、その位置を含む領域において非線形成分による変位を計測してもよい。これにより、基板２１０、２３０、２６０および積層基板２５０の全域に亘って非線形成分の分布を計測する場合に比べて計測時間の短縮を図ることができる。
また、基板２１０、２３０、２６０および積層基板２５０の材料、仕様、製造プロセス条件、結晶方位、および、反りを含む形状等の、歪みに関する情報に基づいて、これらの情報と非線形成分の分布との関係により、または、解析により、非線形成分の分布を推定してもよい。また、積層基板２５０の場合は、積層基板２５０を構成する複数の基板が接合した場合に生じる歪み状態を、製造条件や反り等の、歪みに関する情報に基づいて予測し、これに基づいて、非線形成分の分布を推定してもよい。
上記の例では、変形の非線形成分によるマーク２１３の変位が打ち消される組合せとなることを条件としてマーク２１３を選択することを説明した。しかしながら、更に他の方法で、位置合わせに使用するマーク２１３を選択することができる。
図１３は、基板２１０の変形における非線形成分をベクトルで表した図を複数重ねた状態を示す図である。より具体的には、３枚の基板２１０をそれぞれ別の基板に接合したときに各基板２１０に生じた非線形成分の分布を示すベクトルを重ねた状態を示している。
同図に示すように、基板２１０の一部の領域では、常にほぼ同じ大きさと方向の非線形成分が生じている。よって、この領域に配されたマーク２１３を位置合わせに使用するマーク２１３として選択してもよい。すなわち、基板２１０に生じる変形の非線形成分の再現性が、予め定められた閾値よりも高い領域に配されていることを条件として、基板２１０に配された多くのマーク２１３から、位置合わせに使用する一部のマーク２１３を選択してもよい。上記の閾値は、最終的に得られる積層基板２５０における接合ずれが、目標としている接合精度を達成できることを条件として定めてもよい。
なお、複数の積層基板２５０を製造する場合に、非線形成分の再現性が変化しない間は、積層基板２５０の位置合わせ段階で、毎回、同じマーク２１３を使用してもよい。また、予め定めた枚数毎に非線形成分の再現性の分布を測定して、使用するマーク２１３の指定を更新してもよい。これにより、高い位置合わせ精度を継続的に維持できる。
位置合わせに使用すべく選択したマーク２１３が配された領域が、複数の基板２１０間で変形の非線形成分の分布に再現性がある領域であれば、非線形成分により生じる移動量、回転量、および倍率の計算誤差も再現性がある値となる。このため、２回目以降の接合では、位置合わせする段階で、一方の基板２１０に生じている変形の非線形成分に起因するマーク２１３の変位を考慮して、位置合わせに要する基板２１０の移動量、回転量、倍率を算出する。すなわち、再現性が高い非線形成分の大きさおよび向きを、位置合わせのために算出する相対位置に対するオフセット量として予め算出することにより、非線形成分の影響を抑制できる。また、算出された移動量、回転量、および倍率に非線形成分により生じる計算誤差に複数の基板２１０間で再現性があるのであれば、複数の基板２１０間で変形の非線形成分の分布に再現性がない即ちばらつきがある領域であっても、複数の基板２１０間で対応する領域に形成されたマーク２１３を位置合わせに使用するマーク２１３として選択してもよい。
図１４は、図１３に示した非線形成分の再現性を把握する他の表示を示す図である。図示の例では、３枚の基板２１０をそれぞれ別の基板に接合したときに各基板２１０に生じる非線形成分のベクトルを、各基板２１０における各点での平均値に対する差分により表して重ねて表示している。これにより、基板２１０において非線形成分の再現性が高い領域が見出しやすくなる。
図１５は、水平軸の座標として基板２１０の径方向の位置を表し、垂直軸に基板２１０の変形における倍率と、ある変動モードの非線形成分とによる変位を測定した結果をずれとしてプロットしたグラフである。図示の直交座標の原点は、基板２１０の中心になる。
同図においては、破線の直線により、基板２１０に生じた変形の線形成分を倍率として表示している。また、実線の曲線は、変形の非線形成分および倍率に起因する基板２１０上の点の変位の実測値を示す。直線（破線）と曲線（実線）との間に記載された垂直な矢印は、基板２１０に生じた変形の非線形成分の大きさに相当する。
図示のように、この変動モードの非線形成分は、基板２１０の径方向に沿って座標が大きい方に向かって、倍率の直線に対して図中上側から下側に変化、再び上側および下側に変化する。このため、座標の原点を別にすると、曲線は直線と交差点Ｄで２回交差している。このような交差点Ｄは、図中に点線の曲線で示すように、異なる基板において非線形成分の大きさが変化した場合であっても、非線形成分による変形量の変化が小さい。よって、それぞれの変動モードの非線形成分においてこのように変化が少ない領域は、非線形成分の再現性が高い領域であり、当該領域から位置合わせに適したマーク２１３を選択できる。
図１６および図１７は、基板２１０に生じた非線形成分の再現性を説明するグラフであり、図１６は、変形のＸ方向成分について、図１７は変形のＹ方向成分について示している。これらの図は、ある基板ホルダ２２０に保持された１０枚の基板２１０について、基板２１０の変形による当該基板２１０上の点の非線形成分の変位量（長さ［ｎｍ］）である非線形サイズと、その各点におけるばらつき（標準偏差３σ）との関係をプロットしたグラフであり、図中の点線は、再現性に対する閾値の一例と、その再現性が高い確率で得られる非線形サイズの範囲とを示す。非線形サイズが小さい図中左下の領域では、非線形成分の再現性が高い傾向にある。
上記のように、基板２１０の変形の非線形成分に起因する変形が小さい領域は、同時に、基板２１０に生じる変形の非線形成分の再現性が高い領域でもあり得る。よって、基板２１０に生じた変形の非線形成分が小さい領域は、非線形成分の再現性が高い領域であり得る。このような観点からも、基板２１０の位置合わせに使用するマーク２１３として、基板２１０の非線形成分に起因する変形が小さい領域に配されたマーク２１３を選択することが好ましい。
図１８は、基板２１０の非線形成分に起因するＸ方向成分について測定した、再現性の分布を示すグラフである。また、図１９は、基板２１０の変形における非線形成分のＹ方向成分について測定した、再現性の分布を示すグラフである。両図において、色が濃い領域は、非線形成分の変動が小さく、再現性が高い領域である。
上記の通り、非線形成分の再現性が高い領域から、位置合わせに使用するマーク２１３を選択することにより、非線形成分による位置合わせ精度への影響を抑制できる。よって、図１８における色が濃い領域と、図１９における色が濃い領域とが重なる領域に配されたマーク２１３を選択することにより、非線形成分の影響を抑制した位置合わせが可能になる。具体的には、例えば、最終的に得られる積層基板２５０に対して要求される位置合わせ精度の目標値に応じて閾値を定め、定めた閾値を超えない位置合わせ精度が得られる領域内に配されたマーク２１３を選択する。
または、図１８に示したＸ方向の非線形成分の分布から、Ｘ方向について再現性が高い領域のマーク２１３を選択して、選択したマーク２１３を基準にして、Ｘ方向についてのみ、位置ずれが統計的に小さくなるように位置合わせする。これにより、基板２１０のＸ方向について、基板２１０の変形における非線形成分の影響を排した位置合わせができる。
また、図１９に示したＹ方向の非線形成分の分布から、Ｙ方向について再現性が高い領域のマーク２１３を選択して、選択したマーク２１３を基準にして、Ｙ方向についてのみ、位置ずれが統計的に小さくなるように位置合わせする。これにより、基板２１０のＹ方向について、基板２１０の変形における非線形成分の影響を排した位置合わせができる。
こうして、Ｘ方向と、Ｘ方向と交差するＹ方向とのそれぞれについて位置合わせができるので、マーク２１３を基準として、基板２１０の面方向における二次元的な位置合わせができる。また、Ｘ方向とＹ方向とについて個別にマーク２１３を選択できるので、基板２１０におけるマーク２１３の選択の自由度が高くなる。すなわち、図１８および図１９を比較すると判るように、例えば、Ｘ方向について非線形成分の再現性が高くてもＹ方向については非線形成分の再現性が低い領域がある場合に、Ｘ方向のみについての再現性の高さを有効に利用できる。
なお、マーク２１３を選択する場合は、基板２１０の径方向について、より基板２１０の縁部側に位置するマーク２１３を選択することが好ましい。これにより、マーク２１３による位置合わせ精度を一層向上できる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加え得ることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１００ 基板積層装置、１１０ 筐体、１２０、１３０ 基板カセット、１４０ 搬送部、１５０ 制御部、２１０、２３０、２６０ 基板、２１１ スクライブライン、２１３ マーク、２１４ 回路領域、２１７、２３７ 接続部、２１８、２３８、２６８ 構造物層、２１９、２３９、２６９ 下地基板、２２０、２４０ 基板ホルダ、２５０ 積層基板、３００ 接合部、３１０ 枠体、３１１ 天板、３１３ 底板、３２１ 固定ステージ、３２２ 上顕微鏡、３２３ 上活性化装置、３３１ Ｘ方向駆動部、３３２ Ｙ方向駆動部、３３３ Ｚ方向駆動部、３４１ 移動ステージ、３４２ 下顕微鏡、３４３ 下活性化装置、４００ ホルダストッカ、５００ プリアライナ

Claims (20)

  1. 積層する二つの基板を位置合わせする位置合わせ方法であって、
    前記二つの基板の少なくとも一方の基板に配された複数のマークから選択されたマークの位置を計測する段階と、
    計測した前記マークの位置に基づいて、前記二つの基板を位置合わせする段階と、
    を含み、
    計測される前記マークは、前記少なくとも一方の基板の歪みに関する情報に基づいて選択される位置合わせ方法。
  2. 前記選択する段階は、前記一方の基板の変形による変位に基づいて前記マークを選択する請求項１に記載の位置合わせ方法。
  3. 前記複数のマークのそれぞれの変位の値は、前記一方の基板の設計位置に対する変位の実測値に対応する請求項２に記載の位置合わせ方法。
  4. 前記複数のマークのそれぞれの変位の値は、前記一方の基板の解析結果および製造プロセス条件の少なくとも一方に基づいて予測される請求項２に記載の位置合わせ方法。
  5. 前記選択する段階は、前記一方の基板に生じた変形の再現性に基づいて前記マークを選択する請求項１から４のいずれか一項に記載の位置合わせ方法。
  6. 前記選択する段階は、前記一方の基板に生じた変形による変位の少なくとも一部が打ち消し合う前記マークの組合せを選択する請求項１から５のいずれか一項に記載の位置合わせ方法。
  7. 前記位置合わせする段階において、前記一方の基板に生じた変形の非線形成分に起因する選択した前記マークの変位を考慮して位置合わせする請求項１から６のいずれか一項に記載の位置合わせ方法。
  8. 前記マークを選択する段階は、前記一方の基板の面方向と平行な第１の方向について前記一方の基板の位置を示す第１のマークを選択する段階と、前記一方の基板の面方向と平行であり、前記第１の方向と交差する第２の方向について前記一方の基板の位置を示す、前記第１のマークと異なるマークを含む第２のマークを選択する段階とを含み、
    前記位置合わせする段階は、前記第１のマークを使用して位置合わせする段階と、前記第２のマークを使用して位置合わせする段階とをそれぞれ含む請求項１から７のいずれか一項に記載の位置合わせ方法。
  9. 前記一方の基板が、積層された複数の基板を含む積層基板である場合に、前記一方の基板に配された前記複数のマークのうち、前記二つの基板の他方を前記一方の基板に位置合わせする目的で選択された前記マークが、前記一方の基板に含まれる前記複数の基板を位置合わせする場合に使用したマークと異なるマークを含む請求項１から８のいずれか一項に記載の位置合わせ方法。
  10. 前記二つの基板の他方を前記一方の基板に位置合わせするときに用いた前記マークの数が、前記一方の基板において前記複数の基板を積層する場合に用いたマークの数と異なる請求項９に記載の位置合わせ方法。
  11. 請求項１から１０のいずれか一項に記載の位置合わせ方法で前記二つの基板を位置合せする段階と、
    位置合せされた前記二つの基板を接合する段階と、
    を含む基板積層方法。
  12. 積層する二つの基板を位置合わせする位置合わせ方法であって、
    前記二つの基板の少なくとも一方の基板に配された複数のマークの位置を計測する段階と、
    計測した前記複数のマークの位置に基づいて、前記二つの基板を位置合わせする段階と、
    を含み、
    前記複数のマークは、前記少なくとも一方の基板の歪み量が閾値より小さい領域に配されているマークである位置合わせ方法。
  13. 積層する二つの基板を位置合わせする位置合わせ方法であって、
    前記二つの基板の少なくとも一方の基板に配された複数のマークの位置を計測する段階と、
    計測した前記複数のマークの位置に基づいて、前記二つの基板を位置合わせする段階と、
    を含み、
    前記複数のマークは、前記少なくとも一方の基板に生じる歪みの再現性が閾値より大きい領域に配されているマークである位置合わせ方法。
  14. 積層する二つの基板を位置合わせする位置合わせ装置であって、
    前記二つの基板の一方の基板に配された複数のマークのうち、少なくとも前記一方の基板に生じた歪みに関する情報に基づいて選択されたマークの位置を計測する計測部と、
    前記計測部が計測した前記マークの位置に基づいて、前記二つの基板を位置合わせする位置合わせ部と、
    を含む位置合わせ装置。
  15. 積層する二つの基板を位置合わせする位置合わせ装置であって、
    前記二つの基板のうちの少なくとも一方の基板に配された複数のマークの位置を計測する計測部と、
    前記計測部が計測した前記複数のマークの位置に基づいて、前記二つの基板を位置合わせする位置合わせ部と、
    を備え、
    前記複数のマークは、前記少なくとも一方の基板の歪み量が閾値より小さい領域に配されているマークである位置合わせ装置。
  16. 積層する二つの基板を位置合わせする位置合わせ装置であって、
    前記二つの基板のうちの少なくとも一方の基板に配された複数のマークの位置を計測する計測部と、
    前記計測部が計測した前記複数のマークの位置に基づいて、前記二つの基板を位置合わせする位置合わせ部と、
    を備え、
    前記複数のマークは、前記少なくとも一方の基板に生じる歪みの再現性が閾値より大きい領域に配されているマークである位置合わせ装置。
  17. 前記閾値は、前記二つの基板の目標となる位置合せ精度および接合精度の少なくとも一方により決定される請求項１５または１６に記載の位置合せ装置。
  18. 請求項１４から１７のいずれか一項に記載の位置合せ装置と、
    前記位置合せ装置で位置合せされた前記二つの基板を接合する接合部と、
    を備える基板積層装置。
  19. 前記二つの基板を前記位置合せ装置で位置合せする前または後に、前記二つの基板の接合面を活性化する活性化装置を備える請求項１８に記載の基板積層装置。
  20. 積層する二つの基板のうちの一方の基板に配された複数のマークのうち、少なくとも前記一方の基板に生じた歪みに関する情報に基づいて、計測するマークを選択する選択部と、
    前記選択部で選択された前記マークの位置に基づいて、前記二つの基板を接合する基板積層装置と、
    を備える積層基板製造システム。
JP2020513454A 2018-04-12 2019-04-11 位置合わせ方法および位置合わせ装置 Active JP6881677B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018077151 2018-04-12
JP2018077151 2018-04-12
JP2018091007 2018-05-09
JP2018091007 2018-05-09
PCT/JP2019/015865 WO2019198801A1 (ja) 2018-04-12 2019-04-11 位置合わせ方法および位置合わせ装置

Publications (2)

Publication Number Publication Date
JPWO2019198801A1 JPWO2019198801A1 (ja) 2020-12-03
JP6881677B2 true JP6881677B2 (ja) 2021-06-02

Family

ID=68163704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020513454A Active JP6881677B2 (ja) 2018-04-12 2019-04-11 位置合わせ方法および位置合わせ装置

Country Status (5)

Country Link
US (1) US20200381387A1 (ja)
JP (1) JP6881677B2 (ja)
KR (2) KR102370325B1 (ja)
CN (1) CN111656487B (ja)
WO (1) WO2019198801A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102658033B1 (ko) * 2023-11-20 2024-04-17 주식회사 덕인 마이크로 led 접속 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353099A (ja) * 2001-05-22 2002-12-06 Canon Inc 位置検出方法及び装置及び露光装置及びデバイス製造方法
DE10253250B4 (de) * 2002-11-15 2004-09-30 Uni-Tek System Inc. Automatisches Präzisionsausrichtungsverfahren für eine Halbleiterwaferschneidevorrichtung
KR101256711B1 (ko) * 2004-01-07 2013-04-19 가부시키가이샤 니콘 적층 장치 및 집적 회로 소자의 적층 방법
CN103258762B (zh) * 2007-08-10 2016-08-03 株式会社尼康 基板贴合装置及基板贴合方法
TWI478272B (zh) * 2007-08-15 2015-03-21 尼康股份有限公司 A positioning device, a bonding device, a laminated substrate manufacturing device, an exposure device, and a positioning method
JP4831842B2 (ja) * 2009-10-28 2011-12-07 三菱重工業株式会社 接合装置制御装置および多層接合方法
JP5600952B2 (ja) * 2010-02-01 2014-10-08 株式会社ニコン 位置検出装置、基板貼り合わせ装置、位置検出方法、基板貼り合わせ方法、及びデバイスの製造方法
JP5549344B2 (ja) 2010-03-18 2014-07-16 株式会社ニコン 基板接合装置、基板ホルダ、基板接合方法、デバイス製造方法および位置合わせ装置
NL2009719A (en) * 2011-12-02 2013-06-05 Asml Netherlands Bv Alignment mark deformation estimating method, substrate position predicting method, alignment system and lithographic apparatus.
JP6098148B2 (ja) * 2012-12-11 2017-03-22 株式会社ニコン アライメント装置、貼り合わせ装置および位置合わせ方法
WO2016093284A1 (ja) * 2014-12-10 2016-06-16 株式会社ニコン 基板重ね合わせ装置および基板重ね合わせ方法
CN107134422A (zh) * 2016-02-29 2017-09-05 上海微电子装备（集团）股份有限公司 芯片键合装置及方法
JP6579262B2 (ja) * 2016-03-28 2019-09-25 株式会社ニコン 基板貼り合わせ装置および基板貼り合わせ方法
WO2018012300A1 (ja) * 2016-07-12 2018-01-18 株式会社ニコン 積層基板製造方法、積層基板製造装置、積層基板製造システム、および基板処理装置
CN108735645A (zh) * 2018-05-24 2018-11-02 德淮半导体有限公司 晶圆对准方法及晶圆对准装置

Also Published As

Publication number Publication date
CN111656487B (zh) 2023-04-04
KR20200110802A (ko) 2020-09-25
WO2019198801A1 (ja) 2019-10-17
CN111656487A (zh) 2020-09-11
KR20220031757A (ko) 2022-03-11
JPWO2019198801A1 (ja) 2020-12-03
US20200381387A1 (en) 2020-12-03
KR102511929B1 (ko) 2023-03-23
KR102370325B1 (ko) 2022-03-04
TW201944458A (zh) 2019-11-16

Similar Documents

Publication Publication Date Title
JP7416119B2 (ja) 積層基板製造方法、積層基板製造装置、積層基板製造システム、および基板処理装置
WO2018221391A1 (ja) 基板貼り合わせ方法、積層基板製造装置及び積層基板製造システム
KR102523425B1 (ko) 적층 기판의 제조 방법, 제조 장치, 및 적층 반도체 장치
US20210138778A1 (en) Bonding method and bonding device
JP6881677B2 (ja) 位置合わせ方法および位置合わせ装置
JP7234494B2 (ja) 接合装置および接合方法
TWI850225B (zh) 位置對準方法及位置對準裝置
KR102656249B1 (ko) 적층 기판의 제조 방법 및 제조 장치
JP2022062290A (ja) 積層体形成装置および積層体形成方法
WO2023153317A1 (ja) 基板補正装置、基板積層装置、基板処理システム、基板補正方法、基板処理方法、および半導体装置の製造方法
WO2020149127A1 (ja) 積層体製造方法および積層体製造装置
KR20240140173A (ko) 기판 보정 장치, 기판 적층 장치, 기판 처리 시스템, 기판 보정 방법, 기판 처리 방법, 및 반도체 장치의 제조 방법
JP2022092953A (ja) 位置合わせ装置、位置合わせ方法、および位置合わせプログラム
JP2013102222A (ja) 基板張り合わせ方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210419

R150 Certificate of patent or registration of utility model

Ref document number: 6881677

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250