CN111656487A - 位置对准方法以及位置对准装置 - Google Patents
位置对准方法以及位置对准装置 Download PDFInfo
- Publication number
- CN111656487A CN111656487A CN201980010298.5A CN201980010298A CN111656487A CN 111656487 A CN111656487 A CN 111656487A CN 201980010298 A CN201980010298 A CN 201980010298A CN 111656487 A CN111656487 A CN 111656487A
- Authority
- CN
- China
- Prior art keywords
- substrate
- substrates
- mark
- marks
- position alignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/5446—Located in scribe lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/759—Means for monitoring the connection process
- H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/8012—Aligning
- H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
- H01L2224/8013—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
- H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
- H01L2224/8313—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Mechanical Engineering (AREA)
Abstract
本发明提供一种对层叠的两个基板进行位置对准的位置对准方法,包含:测量从配置于两个基板中的至少一个基板的多个标记中选择出的标记的位置的阶段;以及基于测量出的标记的位置,对两个基板进行位置对准的阶段,被测量的标记基于与至少一个基板的形变相关的信息来选择。标记也可以是配置于至少一个基板的形变量小于阈值的区域的标记。标记也可以是配置于在至少一个基板上产生的形变的再现性大于阈值的区域的标记。
Description
技术领域
本发明涉及位置对准方法以及位置对准装置。
背景技术
有一种基于基板上所配置的标记的位置,将掩模图案等其它部件相对于该基板进行位置对准的方法(例如参照专利文献1)。
专利文献1:日本特开2013-118369号公报
若将形成于基板的所有标记用于针对其它部件的位置对准,则需要庞大的处理负荷。另一方面,若选择比形成于基板的标记的总数少的数量的标记,并使用选择出的标记进行位置对准,则根据选择的方法会存在针对其它部件的位置对准精度降低的情况。
发明内容
在本发明的第一方式中,是对层叠的两个基板进行位置对准的位置对准方法,包含:测量从两个基板中的至少一个基板上所配置的多个标记中选择出的标记的位置的阶段;以及基于测量出的标记的位置,对两个基板进行位置对准的阶段,被测量的标记基于与至少一个基板的形变相关的信息来选择。
在本发明的第二方式中,是对层叠的两个基板进行位置对准的位置对准方法,包含:测量在两个基板的至少一个基板上所配置的多个标记的位置的阶段;以及基于测量出的多个标记的位置,对两个基板进行位置对准的阶段,多个标记是配置于至少一个基板的形变量小于阈值的区域的标记。
在本发明的第三方式中,是对层叠的两个基板进行位置对准的位置对准方法,包含:测量在两个基板的至少一个基板上所配置的多个标记的位置的阶段;以及基于测量出的多个标记的位置,对两个基板进行位置对准的阶段,多个标记是配置于在至少一个基板上产生的形变的再现性大于阈值的区域的标记。
在本发明的第四方式中,是对层叠的两个基板进行位置对准的位置对准装置,包含:测量部,测量在两个基板的一个基板上所配置的多个标记中,基于与在至少一个基板上产生的形变相关的信息而选择出的标记的位置;以及位置对准部,基于测量部测量出的标记的位置,对两个基板进行位置对准。
在本发明的第五方式中,是对层叠的两个基板进行位置对准的位置对准装置,具备:测量部,测量在两个基板中的一个基板上所配置的多个标记的位置;以及位置对准部,基于测量部测量出的多个标记的位置,对两个基板进行位置对准,多个标记是配置于至少一个基板的形变量小于阈值的区域的标记。
在本发明的第六方式中,是对层叠的两个基板进行位置对准的位置对准装置,具备:测量部,测量在两个基板中的一个基板上所配置的多个标记的位置;以及位置对准部,基于测量部测量出的多个标记的位置,对两个基板进行位置对准,多个标记是配置于在至少一个基板上产生的形变的再现性大于阈值的区域的标记。
在本发明的第七方式中,提供一种基板层叠装置,具备:上述位置对准装置;以及接合部,接合通过位置对准装置进行位置对准后的两个基板。
在本发明的第八方式中,提供一种层叠基板制造系统,具备:选择部,在层叠的两个基板中的一个基板上所配置的多个标记中,基于与在至少一个基板上产生的形变相关的信息,选择要测量的标记;以及基板层叠装置,基于由选择部选择出的标记的位置,接合两个基板。
上述的发明内容并未列举出本发明的全部特征。这些特征组的子组合也可以是发明。
附图说明
图1是表示基板层叠装置100的结构的示意图。
图2是基板210、230的示意性的俯视图。
图3是表示接合部300的结构的示意性的剖视图。
图4是表示对基板210、230进行位置对准的过程的流程图。
图5是表示接合部300的动作的示意性的剖视图。
图6是表示接合部300的动作的示意性的剖视图。
图7是表示接合部300的动作的示意性的剖视图。
图8是例示在基板210中产生的变形的非线性成分的分布的图。
图9是表示在图8所示的基板210上变形较小的区域的图。
图10是表示在层叠基板250上层叠的基板260的例子的示意性的剖视图。
图11是表示在层叠基板250上产生的变形的非线性成分的图。
图12是配置有选择的标记213的区域的图。
图13是表示基板210中的非线性成分的变动的图。
图14是表示基板210中的非线性成分的变动的另一个图。
图15是表示基板210的变形的非线性成分的分布的图表。
图16是对非线性成分的再现性进行说明的图表。
图17是对非线性成分的再现性进行说明的图表。
图18是对非线性成分的再现性的分布进行说明的图表。
图19是对非线性成分的再现性的分布进行说明的图表。
具体实施方式
以下,通过发明的实施方式对本发明进行说明。下述的实施方式并不对技术方案进行限定。在实施方式中说明的特征的组合的全部未必是发明所必需的。
图1是基板层叠装置100的示意性的俯视图。基板层叠装置100具备框体110、配置于框体110的外侧的基板盒120、130及控制部150、配置于框体110的内部的输送部140、接合部300、保持器储存库(Holder stocker)400、以及预对准器500。在基板层叠装置100中,接合部300以及控制部150形成位置对准装置的一个例子。
在基板层叠装置100中,一个基板盒120收纳接下来要接合的基板210、230。另一个基板盒130收纳通过接合基板210、230而形成的层叠基板250。基板盒120、130能够相对于框体110分别独立地拆装。
输送部140在框体110的内部,输送单独的基板210、230以及基板保持器220。另外,输送部140在框体110的内部,输送保持有基板210、230的基板保持器220、以及层叠基板210、230而形成的层叠基板250。
控制部150分别控制基板层叠装置100的各部的动作,并且统一地控制各部相互的协作。另外,控制部150接受来自外部的用户的指示,设定制造层叠基板250的情况的条件。另外,控制部150也具有将基板层叠装置100的动作状态向外部显示的用户界面。
接合部300具有相互对置的一对工作台,兼作将保持于每一个工作台的基板210、230相互位置对准的位置对准部。另外,接合部300通过使位置对准的基板210、230相互接触来形成层叠基板250。
此外,所谓的基板210、230的位置对准是指调整基板210、230的面方向的相对位置,以使设置于基板210、230的对应的标记213相互一致。在由于后述的各种理由而标记213的位置未完全一致的情况下,例如,将相对位置减小到由设置于基板210、230的电极、焊盘、凸块等形成电连接的程度的情况也包含于位置对准。
在基板层叠装置100的内部,也可以在将基板210、230保持于基板保持器220的状态下进行处理。基板保持器220由氧化铝陶瓷等硬质材料形成,并具有保持基板210、230的保持面、以及配置于保持面的外侧的边缘部。
通过设置于基板保持器220的真空吸盘、静电吸盘等使基板210、230保持于基板保持器220,并在保持面的背面或边缘部经由基板保持器220进行处理,从而能够防止较薄且脆的基板210、230的损伤,并使基板层叠装置100的动作高速化。在基板层叠装置100中,在保持器储存库400收纳多个基板保持器220。
在从基板层叠装置100搬出基板210、230或者层叠基板250的情况下,基板保持器220与基板210、230或者层叠基板250分离,并返回到保持器储存库400。因此,基板保持器220不会被搬出到基板层叠装置100的外部,而被留在内部反复使用。因此,基板保持器220也可以说是基板层叠装置100的一部分。进一步,基板保持器220为了包括清洁的维护、更换等的目的,也可以取出到基板层叠装置100的外部。
预对准器500与输送部140协作,使搬入的基板210、230保持于基板保持器220。另外,预对准器500也可用于将从接合部300搬出的层叠基板250与基板保持器220分离的情况。
基板210、230的例子为形成有元件、电路、端子等的基板、未加工的硅晶圆、化合物半导体晶圆、蓝宝石基板、玻璃基板。另外,有在半导体晶圆上形成有元件、布线、刻痕线、标记等结构物的情况,在该情况下,形成有结构物的半导体晶圆成为位置对准的对象。要接合的基板210、230的组可以是电路基板和未加工基板,也可以是未加工基板彼此。要接合的基板210、230其本身也可以是已经层叠多个基板而形成的层叠基板250。在本实施方式中,基板210、230是形成有电路等的半导体晶圆。
此外,所谓的基板210、230的接合是指将多个基板210、230的主面相互平行地重叠,并将彼此的相对位置通过氢键、范德华键、以及共价键等固定。另一方面,所谓的将基板210、230重叠是指成为将多个基板210、230的主面相互接触的状态,但不一定是指相互的相对位置被固定的状态。另外,有将“层叠”以与“重叠”相同意思来使用的情况。此外,也有基板210、230在层叠的场所开始接合的情况,但也有在进行接合期间被从接合部300搬出,并在与位置对准的场所不同的场所完成接合的情况。另外,也有在与位置对准的场所不同的场所,通过加热、加压等将基板210、230接合的情况。
图2是形成层叠基板250的基板210、230的示意性的俯视图。基板210、230具有刻痕线211、标记213、以及电路区域214。分别设置多个标记213以及电路区域214。
标记213是形成于基板210、230的表面的结构物的一个例子,在图示的例子中,标记213与配置于电路区域214相互之间的刻痕线211重叠配置。在将基板210与其它基板230接合的情况下,标记213作为位置对准的基准来使用。在基板210的表面形成有多个标记213,但在将基板210、230位置对准的情况下,未必使用所有的标记213。
标记213是指在测量相对于形成于基板的结构物的面方向的相对位置的情况下作为指标来使用的结构物。标记213也有作为元件或者布线的一部分而形成的情况。另外,标记213也有为了作为进行图案化的金属层等的专门指标来使用的目的而形成的情况。进一步,标记213除了由堆积于基板的表面的金属层等而形成的情况以外,也有是对基板210、230本身进行加工而形成的突起部、隆起部、阶梯差、槽、孔等的情况。
电路区域214是具有相同的结构的多个区域在基板210、230的表面周期性地配置、或配置成矩阵状。在电路区域214的每一个上,设置通过光刻技术等形成的元件、布线、保护膜等结构物。另外,在电路区域214,在将基板210与其它基板230、导线框架等电连接的情况下,成为连接端子的焊盘、凸块等连接部也配置于电路区域214。连接部也是形成于基板210、230的表面的结构物的一个例子。
图3是表示基板层叠装置100中的接合部300的结构的示意性的剖视图。另外,图3是表示2张基板210、230被搬入至接合部300之后的状态的图。
接合部300具备框体310、固定工作台321、以及移动工作台341。框体310分别具有水平的顶板311以及底板313。接合部300与控制部150连接,并在控制部150的控制下动作。
固定工作台321向下固定于框体310的顶板311,吸附保持基板210的基板保持器220并保持。被保持于固定工作台321的基板保持器220以基板210的接合面成为图中向下的方式被搬入接合部300,且也向下保持于固定工作台321。
在框体310的顶板311的图中下表面,在图中向下固定的上方显微镜322以及上方活性化装置323配置于固定工作台321的侧方。上方显微镜322对安装于与固定工作台321对置地配置的移动工作台341的其它基板230的上表面进行观察。上方活性化装置323例如产生等离子体,对保持于移动工作台341的基板230的上表面进行清洁化或者活性化。
在接合部300,在框体310的底板313的图中上表面,层叠配置X方向驱动部331、Y方向驱动部332、以及移动工作台341。在移动工作台341的图中上表面,保持基板保持器240,且该基板保持器240保持有基板230。
X方向驱动部331与底板313平行地、沿着图中用箭头X表示的方向移动。Y方向驱动部332在X方向驱动部331上,与底板313平行地、沿着图中用箭头Y表示的方向移动。通过对X方向驱动部331以及Y方向驱动部332的动作进行组合,移动工作台341与底板313平行地二维移动。
在Y方向驱动部332与移动工作台341之间,还配置Z方向驱动部333。Z方向驱动部333使移动工作台341在用箭头Z表示的相对于底板313垂直的方向上相对于Y方向驱动部332移动。由此,使移动工作台341升降。使用干涉仪等,对由X方向驱动部331、Y方向驱动部332以及Z方向驱动部333驱动的移动工作台341的移动量高精度地进行控制。
在Y方向驱动部332的图中上表面,下方显微镜342以及下方活性化装置343安装于移动工作台341的侧方。下方显微镜342与Y方向驱动部332一起移动,对保持于固定工作台321的向下的基板210的下表面进行观察。下方活性化装置343与Y方向驱动部332一起移动,并且产生照射至基板210的例如等离子体,对保持于固定工作台321的基板210的图中下表面进行清洁化或者活性化。
此外,所谓的基板210、230的活性化包含在基板210的接合面与其它基板230的接合面接触的情况下,产生氢键、范德华键、共价键等,成为不熔融而以固相接合的状态,对至少一个基板的接合面进行处理的情况。即,所谓的活性化包含通过在基板210、230的表面形成悬挂键(悬空键),而容易形成键的情况。
更具体而言,在上方活性化装置323以及下方活性化装置343中,例如在减压大气环境下激发作为处理气体的氧气而成为等离子体化,并将氧离子照射至成为两个基板的每一个的接合面的表面。例如,在基板为在Si上形成有SiO膜的基板的情况下,通过该氧离子的照射,在层叠时成为接合面的基板表面上的SiO的键断裂,而形成Si以及O的悬挂键。有将在基板的表面形成这样的悬挂键的情况称为活性化的情况。
在将形成有悬挂键的状态的基板例如暴露于大气的情况下,空气中的水分与悬挂键键合,基板表面被羟基(OH基)覆盖。基板的表面成为容易与水分子键合的状态,即容易亲水化的状态。换句话说,通过活性化,其结果基板的表面成为容易亲水化的状态。另外,在固相的接合中,接合界面上的氧化物等杂质的存在、接合界面的缺陷等会影响接合强度。因此,也可以将接合面的清洁化视为活性化的一部分。
作为使基板210、230活性化的方法,除了基于DC等离子体、RF等离子体、MW激发等离子体的自由基照射以外,也能够例示使用非活性气体的溅射蚀刻、离子束、高速原子束等的照射。另外,也能够例示基于紫外线照射、臭氧灰化等的活性化。进一步,也能够例示使用液体或者气体的蚀刻剂的化学的清洁化处理。
进一步,基板210、230的活性化也可以使用未图示的亲水化装置,在成为基板210、230的接合面的表面涂覆纯水等,对基板210、230的表面进行亲水化。通过该亲水化,基板210,230的表面成为附着有OH基的状态,即以OH基终端化的状态。
此外,也可以将代替上方活性化装置323以及下方活性化装置343的活性化装置设置于与接合部300不同的场所,并将预先活性化的基板210、230搬入接合部300。
接合部300还具备控制部150。控制部150控制X方向驱动部331、Y方向驱动部332、Z方向驱动部333、上方活性化装置323、以及下方活性化装置343的动作。
此外,在基板210、230的接合前,控制部150预先校正上方显微镜322以及下方显微镜342的相对位置。上方显微镜322以及下方显微镜342的较正例如能够通过将上方显微镜322以及下方显微镜342聚焦到共用的焦点F,并使其相互观察来执行。另外,也可以通过上方显微镜322以及下方显微镜342观察共用的标准指标。
图4是表示将基板210与其它基板230位置对准并层叠的情况的过程的流程图。在层叠基板210、230的情况下,控制部150首先获取与位置对准所使用的标记213相关的信息(步骤S101)。
与标记213相关的信息是在独立地识别比设置在基板210、230上的标记213的总数少的特定的标记213的情况下所参照的信息。具体而言,作为用于独立地确定标记213的信息,例如,也可以是以基板210、230的切口(notch)为基准来表示基板210、230上的位置或者区域的信息。另外,也可以是表示标记213的形状的不同、与标记213一起设置在基板210、230上的符号、文字、图形等的信息。对于从总数的标记213中选择哪一个作为特定的标记213后述,在这里,作为选择预先确定的标记213并根据上述信息进行确定的情况继续说明。
上述的信息例如也可以是对与基板210、230的每一个相同规格的其它基板,基于实际测量标记213的位移的结果预先决定的。在该情况下,控制部150通过从外部输入与区域的位置相关的信息,来获取上述信息。
另外,控制部150所获取的信息也可以包含被搬入至基板层叠装置100之前基板210接受的处理的内容、历史等与制造条件相关的信息、基板210、230的材料、规格、制造工序的条件、结晶方位等成为基板的形变的原因的信息来作为与形变相关的信息。在这里,所谓的制造工序的条件包含曝光装置中的曝光条件、成膜装置中的成膜条件、研磨装置中的研磨条件、以及活性化装置中的活性化条件等。
另外,与基板210、230相关的信息例如除了基板210、230的规格以外,也可以包含与弯曲等变形的量相关的信息来作为与基板的形变相关的信息。由此,控制部150能够通过基于获取到的信息的解析,对在下一个步骤S102中搬入的基板210、230,生成对基板的变形进行补偿而提高位置对准的精度的位置对准的修正条件。此外,对于与基板的变形相关的信息,也可以在基板层叠装置100设置测定部,对搬入的基板210、230测定其每次变形量,并生成为信息。
接下来,控制部150控制输送部140,使基板210、230依次搬入接合部300(步骤S102)。进一步,如图5所示,控制部150通过使移动工作台341移动,使用下方显微镜342或者上方显微镜322对基板210、230分别进行观察,并确定基板210、230的位置对准所使用的标记213(步骤S103)。
在这里,控制部150参照在步骤S101中获取到的信息,推断配置有基板210的位置对准所使用的标记213的基板210、230上的位置,并使移动工作台341移动以能够通过下方显微镜342或者上方显微镜322观察其位置。接下来,依次扫描预测出的位置的周围,控制部150将在检索区域内发现的标记213确定为位置对准所使用的标记213。
接下来,由于上方显微镜322以及下方显微镜342的相对位置的初始值是已知的,所以控制部150基于为了确定标记213而移动的移动工作台341的移动量,来测量确定出的标记213的位置(步骤S104)。进一步,控制部150基于测量出的标记213的位置,来计算基板210、230相互的相对位置(步骤S105)。
接下来,控制部150基于计算出的相对位置,来计算对基板210、230进行位置对准的情况下所需的移动工作台341的移动量。位置对准所需的移动量例如通过EGA(增强全局对齐法)等已知的方法,例如,计算为x方向、y方向以及旋转角度θ的值。
这样,控制部150成为能够以确定出的标记213为基准来执行基板210、230的位置对准的状态。在这里,所谓的能够执行位置对准的状态是指执行在基板210、230的每一个基板中确定出的多个标记213的位置的差分为最小的统计处理,来对基板210、230的至少一方,计算出移动量、旋转量以及倍率。
更具体而言,对基板210、230的每一个,计算相对于设计位置的位置偏移量为最小的X方向以及Y方向的移动量(x,y)以及旋转量(θ)。由此,能够使基板210、230进行包含旋转在内的相对移动,而使位置偏移成为最小的状态。
基板210、230的位置对准在各个基板210、230能够分别独立地移动的情况下,使各个基板210、230朝向依据设计位置的基准位置分别独立地移动以及旋转。另外,如图3等所示,在只有一方的基板230能够移动的情况下,能够通过在合算各个基板210、230相对于基准位置的差分之后,使一方的基板230移动以使基板210、230的相对位置为最小来进行位置对准。
接下来,控制部150通过保持着为了位置对准而计算出的基板210、230的移动量的信息,使上方活性化装置323以及下方活性化装置343动作并且使移动工作台341移动,以等离子体对基板210、230的表面进行扫描,并使基板210、230的接合面活性化(步骤S106)。被活性化的基板210、230的表面成为没有粘合剂等夹有物、焊接、压焊等加工,而通过接触而接合的状态。
接下来,控制部150基于在之前在步骤S105中计算出的相对位置来使移动工作台341移动,如图6所示,使基板210、230相互进行位置对准(步骤S107)。进一步,如图7所示,控制部150使Z方向驱动部333动作,并使移动工作台341上升。由此,基板230上升,最终基板210、230相互接触。
在步骤S106中对表面进行活性化后的基板210、230通过因接触而产生的氢键、范德华键、以及共价键等而接合,并形成层叠基板250(步骤S108)。这样形成的层叠基板250被从接合部300搬出(步骤S109)。进一步,层叠基板250与基板保持器240分离后,被收纳至基板盒130。
此外,在两个基板210、230通过相互的接触而进行氢键合的情况下,也可以在形成层叠基板250之后,通过将层叠基板250搬入如退火炉那样的加热装置进行加热,而在基板210、230间产生共价键。由此,能够提高基板210、230间的接合强度。
接下来,控制部150从基板盒120中调查是否没有了待层叠的基板210、230(步骤S110)。在剩有待层叠的基板210、230的情况下(步骤S110:否),控制部150将过程返回到步骤S102,并反复从步骤S102到109的一系列的层叠过程。在步骤S110中,判定为没有待层叠的基板210、230的情况下(步骤S110:是),控制部150结束基板层叠装置100的控制。
如上述那样,接合部300能够以设置于基板210、230的标记213为基准,对基板210、230进行位置对准。然而,由于在基板210、230中产生的形变,有在接合部300中进行接合的时刻,基板210、230的标记213的位置相对于设计位置位移的情况。
因此,在依据标记213的位置对基板210、230进行位置对准的情况下,有位置对准精度降低的情况。然而,在从形成于基板210、230的标记213中选择位置对准所使用的标记213的情况下,通过利用如后述那样的方法进行选择,能够抑制由基板的变形引起的位置对准精度的降低。
此外,所谓的在基板210、230中产生的形变是使基板210、230中的结构物从设计坐标即设计位置位移的变形。在基板210、230上可能产生的形变包含平面形变和立体形变。
平面形变是在基板210、230的面方向上产生的形变,包含线性形变和非线性形变。线性形变是能够通过线性转换表示基板210、230上的结构物因形变而从设计位置位移后的位置的形变。非线性形变是指不能够通过线性转换表示的形变,通过基板210、230的结晶各向异性以及基板210、230的制造工序中的加工而产生。进一步,根据由形成于基板210、230的结构物的配置引起的刚性分布,也有在基板210、230的接合过程等中,产生非线性形变的情况。
线性形变包含倍率形变和正交形变。倍率形变是结构物的位移量从基板210、230的中心在径向上以一定的增加率增加的形变。倍率形变的值通过从距离基板210、230的中心的距离r处的设计位置的偏移量除以r,获得单位为ppm的值。
倍率形变包含各向同性倍率形变。各向同性倍率形变是由形变引起的结构物的位移矢量所具有的X成分和Y成分相等的形变。因此,在产生各向同性倍率形变的情况下,基板210、230的X方向的倍率与Y方向的倍率相等。非各向同性倍率形变属于非线性形变,从结构物的设计位置的位移矢量所具有的X成分和Y成分不同。因此,基板210、230的X方向的倍率与Y方向的倍率不同。在层叠的情况下在两个基板210、230之间产生的位置偏移量中,包含两个基板210、230的每一个基板中的倍率形变之差。
正交形变是在设定以基板的中心为原点的正交坐标X-Y的情况下,结构物从设计位置在与X轴平行的方向上位移的形变,结构物在Y轴方向上越远离原点该形变越大。另外,由正交形变引起的结构物的位移量在与X轴平行且横穿Y轴的多个区域中的每一个区域中相等,位移量的绝对值随着远离X轴而增大。另外,由正交形变引起的位移量的相对于Y轴在正侧的位移的方向和相对于Y轴在负侧的位移的方向相互相反。
对于上述那样的平面形变,在基板210、230中产生的立体形变是产生朝向与基板210、230的面交叉的方向的结构物的位移的形变,包含弯曲。弯曲是基板210、230整体或者部分地产生折弯,在基板210、230的整体或者一部分产生折弯的形变。折弯是指将不存在于由基板210、230的表面上的3点确定出的平面上的点变化为基板210、230的表面所包含的形状。
另外,弯曲是包含基板210、230的表面形成曲面的形变,包含翘曲。翘曲是指在排除重力对基板210、230的形变的影响的状态下剩余在基板210、230中的形变。在重力影响翘曲的情况下,在基板210、230产生折弯的形变在本实施例中称为挠曲。翘曲包含基板210、230整体以大致一样的曲率屈曲的整体翘曲、以及在基板210、230的一部分曲率发生变化来屈曲的局部翘曲。
上述的倍率形变根据其产生原因,能够分类为初始倍率形变、吸附倍率形变、以及贴合过程倍率形变。
初始倍率形变是从层叠之前的阶段在各个基板210、230中已经产生的形变,因在基板210、230上形成标记213、电路区域214等的工序中产生的应力、刻痕线211、电路区域214等的配置所引起的周期性的刚性的变化等而产生。初始倍率形变表现为基板210、230上的结构物的位置相对于基板210、230上的设计位置偏离的状态。初始倍率形变能够从开始基板210、230的层叠之前知道。与初始倍率形变相关的信息可以在层叠之前对基板210、230进行测量而获取,也可以在层叠阶段获取在基板210、230的制造阶段测定出的信息。
吸附倍率形变是在基板210、230的形状与保持基板210、230的基板保持器220、240等的吸附面的形状不同的情况下产生的形变。基板保持器220、240等保持部件若通过静电吸盘、真空吸盘等保持机构吸附基板210、230,则基板210、230成为遵循保持部件的吸附面的形状。因此,在基板210、230的形状和保持部件的吸附面的形状不同的情况下,通过将基板210、230吸附于保持部件而基板210、230变形,其形变的状态发生变化。
此外,在基板210、230上产生翘曲等形变的情况下,吸附倍率形变的大小能够通过预先调查该形变与吸附倍率形变的关联,基于包括基板210、230的翘曲量以及翘曲形状等在内的形变的状态来计算。因此,也可以通过准备吸附面的形状不同的多个保持部件等并调整吸附面的形状,将吸附倍率形变积极地利用于基板210、230的形变的修正。
贴合过程倍率形变是在层叠基板210、230并贴合的过程中新产生的倍率形变。在贴合基板210、230的情况下,基板210、230的接合从基板210、230的接合面的一部分开始扩大,最终遍及基板210、230的大致整体。因此,在接合过程的基板210、230中,在已经接合并紧贴于另一个基板的区域与未与另一个基板接触之后要接合的区域的边界附近在基板210、230的至少一方产生变形。所产生的变形的一部分因基板210、230相互贴合而被固定,而成为贴合过程倍率形变。
接下来,参照图8、图9,对从基板210的多个标记213中选择位置对准应使用的标记213的方法进行说明。图8是用矢量表示由在基板210上产生的变形的非线性成分引起的基板210的表面上的多个点的位移的图。
如图示那样,基板210的表面上的变形的非线性成分包含各种方向和大小的矢量。形成于具有这样的面方向的变形的基板210的表面的标记213根据基板210表面的面方向的变形,而在基板210的面方向上位移。
在这里,在对基板210、230进行位置对准的情况下,若测量所有的标记213的位置并计算基板210、230的相对位置,则能够考虑由非线性成分引起的位移来计算上述的移动量、旋转量以及倍率。然而,由于在测量多个标记213并计算时处理负荷和处理时间显著增加,所以对层叠基板250的工业制造来说并不是适合的方法。
另一方面,在使用多个标记213中的一部分的多个标记213对基板210、230进行位置对准的情况下,有因位置对准所使用的标记213的选择,而基板210、230的位置对准精度发生的情况。例如,在图9中由四边形W围起的区域,基板210的变形的非线性成分的方向包含所有图中向下的成分。
因此,在仅选择配置于被四边形W围起的区域的标记213作为位置对准的基准的情况下,基于标记213的位置计算出的基板210的位置在图中在水平方向上偏离。因此,基于该标记213的位置的位置对准的精度也根据由基板210的变形的非线性成分引起的标记213的位移的大小以及朝向等而降低。
此外,在本实施例中,标记213的选择由控制部150来进行。即,在本实施例中,控制部150担当选择标记213的选择部。也可以代替由控制部150进行标记213的选择,在基板层叠装置100的外部设置选择部,通过本实施例所记载的方法由选择部预先选择标记213。在该情况下,从选择部将表示与由选择部选择的标记213相关的信息的信号发送至基板层叠装置100,并基于该信号,控制部150控制接合部300以用上方显微镜322以及下方显微镜342观察选择出的标记213。在该情况下,也可以将具备选择部以及基板层叠装置100的系统作为层叠基板层叠系统。
图9是对能够进一步减少如上述那样的标记213的位移的影响的标记213的选择方法的一个例子进行说明的图。图示的基板210产生与图8所示的基板210相同的变形。
在这里,图中的被圆A包围的区域中的基板210的变形的非线性成分如图中记载的箭头所示,具有相互不同的方向,但相当于变形量的箭头的长度比其它区域中的长度小。因此,虽然在基板210整体产生各种变形,但在基板210上被圆A包围的区域,变形的非线性成分的影响较少。因此,通过使用圆A包围的区域所包含的标记213进行位置对准,能够进一步减少非线性成分对位置对准精度的影响。
即,在非线性成分较大的情况下,为了位置对准而求出的移动量、旋转量以及倍率因非线性成分而偏离最佳值。因此,最终的位置偏移量会产生无法实现作为目标的位置对准精度这样的影响。因此,通过使用配置于在基板210上产生的变形的非线性成分较小的区域的标记213来计算位置对准所需的基板230的移动量,能够减少非线性成分的影响,并抑制计算误差。作为具体的标记213的选择方法,例如,也可以基于最终获得的层叠基板250所需的位置对准精度,对基板的变形中的非线性成分的大小预先决定阈值。
由此,以配置于由在基板210上产生的变形的非线性成分引起的基板210上的点的位移小于预先决定的阈值的区域为条件,能够简单地选择为位置对准所使用的标记213。另外,在通过控制部150等自动地执行选择位置对准所使用的标记213的处理的情况下,处理也变得容易。
在上述的例子中,示出对1对基板210、230进行位置对准来形成层叠基板250的情况。然而,如上述那样的标记213的选择也能够适用于对层叠基板250进一步层叠其它基板260(参照图10)的情况。
图10为作为利用选择出的一部分标记213进行位置对准并层叠的另一个例子,例示出由基板210、230形成的层叠基板250、和层叠于层叠基板250的其它基板260的图。层叠基板250包含所层叠的基板210、230,并根据图4所示的过程进行位置对准并层叠。
基板210、230分别具有基底基板219、239以及结构物层218、238。基底基板219、239是在形成结构物层218、238时成为基底的基板。结构物层218、238的每一个包含通过光刻等工序而形成的元件、布线等。一对结构物层218、238在连接部217、237被电耦合。另外,在一个基板210中,基底基板219被薄化。
层叠于层叠基板250的基板260具有基底基板269以及结构物层268。基板260将结构物层268与在层叠基板250中被薄化的基板210的基底基板219接合。
图11是表示在基板210的被薄化的基底基板219上产生的变形的分布的图。如上所述,在层叠基板250中层叠的基板210、230中的基板210被薄化而刚性降低。因此,因基板210、230的接合而在基板230上产生的形变的大部分移至因薄化而刚性降低的基板210,在基板210上,除了在基板210接合之前具有的形变以外,还产生从基板230移动来的形变。
因此,如图示那样,在与基板260接合的基板210的表面,产生具有各种非线性成分的变形。然而,如参照图9说明的那样,通过以变形的非线性成分小于阈值为条件来选择基板260相对于层叠基板250的位置对准所使用的标记213,能够进行抑制在层叠基板250产生的变形的非线性成分的影响的高精度的位置对准。
此外,在层叠基板250,基板210的结构物层218与基板230的结构物层238进行位置对准并接合。另一方面,基板260相对于层叠基板250中的基板210的与结构物层218相反侧的面进行位置对准并层叠。因此,在将基板260相对于层叠基板250进行位置对准的情况下,在层叠基板250中选择的标记213与在将基板210相对于基板230进行位置对准的情况下在基板210中选择的标记213未必相同。
另外,在一个基板210中,所谓的不相同的标记213除了指在基板210的面方向上配置于不同的位置的标记213的情况以外,也指在基板210的厚度方向上配置于不同的位置的标记213的情况。进一步,在基板210中,也有相互不同的标记213配置于基板210的正反面的情况。
另外,所谓的标记213不相同也包含如在将基板260相对于层叠基板250进行位置对准的情况下,选择在对两个基板210、230进行位置对准时所选择的标记213的一部分的情况、或者除了在对两个基板210、230进行位置对准时所选择的标记213的全部或者一部分以外,还选择形成于与它们不同的位置的标记213的情况那样,用于位置对准的标记213的数量不同的情况。
进一步,在最终层叠3层以上的基板210、230、260的情况下,也有除了邻接的层的位置对准以外,在之间夹有其它基板而在分离的基板230、260之间进行位置对准的情况。在这样的情况下,从设置于成为位置对准的对象的基板230、260的标记213中,选择用于位置对准的标记213。
另外,在形成层叠基板250的过程中,在基板210、230上,因接合而产生新的变形。在这里,在层叠基板250整体产生的形变与形成层叠基板250的基板210、230的厚度成比例地分配。因此,如上所述,在仅将基板210薄化,而未将基板230薄化的状态下,在层叠基板250中产生的形变大多集中于基板210。
因此,也可以使在将基板260层叠于层叠基板250的情况下所选择的标记213的数量,比在通过基板210、230形成层叠基板250的情况下所选择的标记213的数量增加。由此,能够将使基板260层叠于层叠基板250的情况下的位置对准精度保持在与形成层叠基板250的情况下的位置对准精度同等水平。
在参照图9说明的例子中,以配置于由在接合于基板210之前产生的变形的非线性成分、或者因接合于基板210而产生的变形的非线性成分引起的基板210上的点的位移小于预先决定的阈值的区域为条件,来选择标记213。然而,能够抑制变形的非线性成分的影响的标记213的选择方法并不限于上述的方法。
图12是对从形成于基板210、230、260的标记213中选择用于位置对准的标记213的其它方法进行说明的图。在该图中,用矢量表示在层叠基板250中形成与基板260接合的表面的基板210的表面上的变形的非线性成分的分布。
在图示的例子中,在由圆B围起的4个区域、以及由圆C围起的4个区域中的每一个区域,选择用于位置对准的标记213。在这里,在由圆B围起的区域,在基板210上产生的变形的非线性成分的矢量的方向在基板210的径向上朝向外侧。与此相对,在由圆C围起的区域,在基板210上产生的变形的非线性成分的矢量的方向在基板210的径向上朝向内侧。
在该情况下,若以选择出的标记213为基准进行位置对准以使位置偏移统计性地变小,则基板210的变形中的非线性成分的一部分抵消。换句话说,在使用配置于由圆B围起的区域的标记213计算出的移动量、旋转量以及倍率因非线性成分而产生的计算误差与在使用配置于由圆C围起的区域的标记213计算出的移动量、旋转量以及倍率因非线性成分而产生计算误差的一部分相抵消。因此,也可以无论多个基板210中的每一个的非线性成分的大小、朝向等在多个基板210间是否偏离,即,无论再现性是低是高,以成为包含由基板210的变形的非线性成分引起的影响相互抵消的成分的组合为条件,来选择用于位置对准的标记213。
由此,能够抑制由在接合于基板210之前产生的变形的非线性成分、或者因接合于基板210而产生的变形的非线性成分引起的标记213的位移的影响。也可以对于阈值,以最终产生的接合偏移能够实现作为目标的接合精度为条件来决定阈值,并选择测定出比该阈值小的矢量的位置的标记213。
此外,在选择标记213的情况下,作为测量在基板210、230、260以及层叠基板250中产生的形变的非线性成分的方法,也可以对基板210、230、260以及层叠基板250,实际测量在接合前相对于设计位置的标记213的位移。在该情况下,优选测量形成于基板210、230、260以及层叠基板250的所有标记213的位移,但也可以测量比总标记213数少的数量的标记213的位移。对于单体的基板210、230、260,测量由接合前的初始形变的非线性成分引起的标记的位移,对于层叠基板250,测量由因构成层叠基板250的多个基板的接合而产生的形变的非线性成分引起的标记的位移。
基板210、230、260以及层叠基板250的测量出的非线性成分的分布也可以适用于与被测量的基板210、230、260以及层叠基板250相同批次的基板或者层叠基板、以这些基板相同的工序制造出的基板或者层叠基板、具有与这些基板相同的结构物的基板或者层叠基板。在该情况下,在测量出非线性成分的分布的基板210、230、260以及层叠基板250中,也可以基于待测量的选定的标记213的位置,在包含该位置的区域测量由非线性成分引起的位移。由此,与遍及基板210、230、260以及层叠基板250的整个区域来测量非线性成分的分布的情况相比,能够实现测量时间的缩短。
另外,也可以基于基板210、230、260以及层叠基板250的材料、规格、制造工序条件、结晶方位、以及包含翘曲的形状等与形变相关的信息,根据这些信息与非线性成分的分布的关系、或者通过解析,来推断非线性成分的分布。另外,在层叠基板250的情况下,也可以基于制造条件、翘曲等与形变相关的信息来预测在构成层叠基板250的多个基板接合的情况下所产生的形变状态,并基于此,来推断非线性成分的分布。
在上述的例子中,对将成为由变形的非线性成分引起的标记213的位移相抵消的组合作为条件来选择标记213的情况进行了说明。然而,也可以通过其它的方法,来选择位置对准所使用的标记213。
图13是表示将多个用矢量表示基板210的变形中的非线性成分的图重叠的状态的图。更具体而言,示出将矢量重叠的状态,该矢量表示在将3片基板210分别与其它的基板接合时在各基板210上产生的非线性成分的分布。
如该图所示,在基板210的部分区域,始终产生几乎相同的大小和方向的非线性成分。因此,也可以将配置于该区域的标记213选择为用于位置对准的标记213。即,也可以以配置于在基板210上产生的变形的非线性成分的再现性高于预先决定的阈值的区域为条件,从配置于基板210的多个标记213中,选择用于位置对准的部分标记213。上述的阈值也可以以最终获得的层叠基板250上的接合偏移能够实现作为目标的接合精度为条件来决定。
此外,在制造多个层叠基板250的情况下,也可以在非线性成分的再现性未发生变化期间,在层叠基板250的位置对准阶段,每次都使用相同的标记213。另外,也可以对每预先决定出的片数测定非线性成分的再现性的分布,并更新所使用的标记213的指定。由此,能够持续地维持较高的位置对准精度。
配置有为了用在位置对准而选择出的标记213的区域若是在多个基板210间在变形的非线性成分的分布中具有再现性的区域,则因非线性成分而产生的移动量、旋转量、以及倍率的计算误差也为具有再现性的值。因此,在第二次以后的接合中,在进行位置对准阶段,考虑因在一个基板210中产生的变形的非线性成分所引起的标记213的位移,来计算位置对准所需的基板210的移动量、旋转量、倍率。即,通过预先计算再现性较高的非线性成分的大小以及朝向,作为为了位置对准而计算的相对于相对位置的偏移量,能够抑制非线性成分的影响。另外,若在计算出的移动量、旋转量、以及倍率中因非线性成分而产生的计算误差在多个基板210间具有再现性,则即使是在多个基板210间在变形的非线性成分的分布中没有再现性即有偏差的区域,也可以选择在多个基板210间形成于对应的区域的标记213来作为用于位置对准的标记213。
图14是掌握图13所示的非线性成分的再现性的其它显示的图。在图示的例子中,用相对于各基板210中的各点上的平均值的差分来表示在将3片基板210分别与其它基板接合时在各基板210上产生的非线性成分的矢量,并重叠显示。由此,在基板210中容易发现非线性成分的再现性较高的区域。
图15是作为水平轴的坐标表示基板210的径向的位置,且在垂直轴上将测定由基板210的变形时的倍率、和某个变动模式的非线性成分引起的位移的结果作为偏移来描绘的图表。图示的正交坐标的原点为基板210的中心。
在该图中,通过虚线的直线,将在基板210上产生的变形的线性成分作为倍率来显示。另外,实线的曲线表示由变形的非线性成分以及倍率引起的基板210上的点的位移的实际测量值。记载在直线(虚线)和曲线(实线)之间的垂直的箭头相当于在基板210上产生的变形的非线性成分的大小。
如图示那样,该变动模式的非线性成分沿着基板210的径向朝向坐标较大的一方,相对于倍率的直线在图中从上侧变化为下侧,再次变化为上侧以及下侧。因此,若另外设置坐标的原点,则曲线与直线在交叉点D二次交叉。这样的交叉点D如图中用虚线的曲线表示的那样,即使在不同的基板中非线性成分的大小发生变化的情况下,由非线性成分引起的变形量的变化也较小。因此,在各个变动模式的非线性成分中像这样变化较少的区域是非线性成分的再现性较高的区域,从该区域能够选择适合位置对准的标记213。
图16以及图17是对在基板210上产生的非线性成分的再现性进行说明的图表,图16示出变形的X方向成分,图17示出变形的Y方向成分。这些图是对保持于某个基板保持器220的10片基板210,描绘出由基板210的变形引起的该基板210上的点的非线性成分的位移量(长度[nm])亦即非线性尺寸与该各点中的偏差(标准偏差3σ)的关系的图表,图中的虚线表示针对再现性的阈值的一个例子、以及以该再现性较高的概率获得的非线性尺寸的范围。在非线性尺寸较小的图中左下的区域,处于非线性成分的再现性较高的趋势。
如上述那样,由基板210的变形的非线性成分引起的变形较小的区域同时也可以是在基板210上产生的变形的非线性成分的再现性较高的区域。因此,在基板210上产生的变形的非线性成分较小的区域也可以是非线性成分的再现性较高的区域。从这样的观点考虑,作为用于基板210的位置对准的标记213,优选选择配置于由基板210的非线性成分引起的变形较小的区域的标记213。
图18是表示对由基板210的非线性成分引起的X方向成分测定出的再现性的分布的图表。另外,图19是表示对基板210的变形中的非线性成分的Y方向成分测定的再现性的分布的图表。在两个图中,颜色深的区域是非线性成分的变动较小,且再现性较高的区域。
如上所述,通过从非线性成分的再现性较高的区域中,选择用于位置对准的标记213,能够抑制非线性成分对位置对准精度的影响。因此,通过选择配置于图18中的颜色深的区域与图19中的颜色深的区域重叠的区域的标记213,能够进行抑制了非线性成分的影响的位置对准。具体而言,例如,根据最终获得的层叠基板250所需的位置对准精度的目标值来决定阈值,并选择配置于获得不超过确定出的阈值的位置对准精度的区域内的标记213。
或者,从图18所示的X方向的非线性成分的分布中,选择在X方向上再现性较高的区域的标记213,并以选择出的标记213为基准,仅在X方向上,进行位置对准以使位置偏移统计性地变小。由此,在基板210的X方向上,能够进行消除基板210的变形中的非线性成分的影响的位置对准。
另外,从图19所示的Y方向的非线性成分的分布中,选择Y方向再现性较高的区域的标记213,并以选择出的标记213为基准,仅在Y方向上,进行位置对准以使位置偏移统计性地变小。由此,在基板210的Y方向上,能够进行消除基板210的变形中的非线性成分的影响的位置对准。
这样,由于能够在X方向、以及与X方向交叉的Y方向的每一个方向上进行位置对准,所以能够以标记213为基准,进行基板210的面方向上的二维上的位置对准。另外,由于能够在X方向和Y方向上分别独立地选择标记213,所以基板210上的标记213的选择的自由度提高。即,对图18以及图19进行比较可知,例如,当有在X方向上非线性成分的再现性较高而在Y方向上非线性成分的再现性较低的区域的情况下,能够有效地利用仅X方向的高再现性。
此外,在选择标记213的情况下,优选选择在基板210的径向上,位于更靠基板210的边缘部侧的标记213。由此,能够进一步提高标记213的位置对准精度。
以上,使用实施方式对本发明进行了说明,但本发明的技术范围并不限于上述实施方式所记载的范围。本领域技术人员很清楚可以对上述实施方式施加各种变更或者改进。从技术方案可知施加了那样的变更或者改进的方式也可以包含于本发明的技术范围内。
应注意在权利要求书、说明书、以及附图中示出装置、系统、程序、以及方法中的动作、顺序,步骤、以及阶段等各处理的执行顺序只要未特别明确示出“之前”、“以前”等,另外,只要不是在后面的处理中使用前面的处理的输出,就可以以任意的顺序来实现。关于技术方案、说明书、以及附图中的动作流程,即使为了方便使用“首先,”、“接下来,”等来说明,也并不意味着必须以该顺序来实施。
附图标记说明
100…基板层叠装置,110…框体,120、130…基板盒,140…输送部,150…控制部,210、230、260…基板,211…刻痕线,213…标记,214…电路区域,217、237…连接部,218、238、268…结构物层,219、239、269…基底基板,220、240…基板保持器,250…层叠基板,300…接合部,310…框体,311…顶板,313…底板,321…固定工作台,322…上方显微镜,323…上方活性化装置,331…X方向驱动部,332…Y方向驱动部,333…Z方向驱动部,341…移动工作台,342…下方显微镜,343…下方活性化装置,400…保持器储存库,500…预对准器。
Claims (20)
1.一种位置对准方法,是对层叠的两个基板进行位置对准的位置对准方法,包含:
测量从配置于上述两个基板中的至少一个基板上的多个标记中选择出的标记的位置的阶段;以及
基于测量出的上述标记的位置,对上述两个基板进行位置对准的阶段,
被测量的上述标记是基于与上述至少一个基板的形变相关的信息来选择。
2.根据权利要求1所述的位置对准方法,其中,
上述选择的阶段基于由上述一个基板的变形引起的位移来选择上述标记。
3.根据权利要求2所述的位置对准方法,其中,
上述多个标记的每一个标记的位移的值与相对于上述一个基板的设计位置的位移的实际测量值相对应。
4.根据权利要求2所述的位置对准方法,其中,
上述多个标记的每一个标记的位移的值基于上述一个基板的解析结果以及制造工序条件的至少一方来预测。
5.根据权利要求1~4中任一项所述的位置对准方法,其中,
上述选择的阶段基于在上述一个基板上产生的变形的再现性来选择上述标记。
6.根据权利要求1~5中任一项所述的位置对准方法,其中,
上述选择的阶段选择由在上述一个基板上产生的变形引起的位移的至少一部分抵消的上述标记的组合。
7.根据权利要求1~6中任一项所述的位置对准方法,其中,
在上述位置对准的阶段,考虑由在上述一个基板上产生的变形的非线性成分引起的所选择的上述标记的位移来进行位置对准。
8.根据权利要求1~7中任一项所述的位置对准方法,其中,
上述选择标记的阶段包含:在与上述一个基板的面方向平行的第一方向选择表示上述一个基板的位置的第一标记的阶段;以及在与上述一个基板的面方向平行并与上述第一方向交叉的第二方向选择表示上述一个基板的位置的第二标记的阶段,上述第二标记包含与上述第一标记不同的标记,
上述位置对准的阶段分别包含:使用上述第一标记进行位置对准的阶段;以及使用上述第二标记进行位置对准的阶段。
9.根据权利要求1~8中任一项所述的位置对准方法,其中,
在上述一个基板是包含层叠的多个基板的层叠基板的情况下,在上述一个基板上所配置的上述多个标记中以将上述两个基板中的另一个基板与上述一个基板进行位置对准的目的所选择的上述标记包含与对上述一个基板所包含的上述多个基板进行位置对准的情况下所使用的标记不同的标记。
10.根据权利要求9所述的位置对准方法,其中,
将上述两个基板的另一个基板与上述一个基板进行位置对准时所使用的上述标记的数量与在上述一个基板上层叠上述多个基板的情况下所使用的标记的数量不同。
11.一种基板层叠方法,包含:
通过权利要求1~10中任一项所述的位置对准方法对两个基板进行位置对准的阶段;以及
接合被位置对准的上述两个基板的阶段。
12.一种位置对准方法,是对层叠的两个基板进行位置对准的位置对准方法,包含:
测量在上述两个基板的至少一个基板上所配置的多个标记的位置的阶段;以及
基于测量出的上述多个标记的位置,对上述两个基板进行位置对准的阶段,
上述多个标记是配置于上述至少一个基板的形变量小于阈值的区域的标记。
13.一种位置对准方法,是对层叠的两个基板进行位置对准的位置对准方法,包含:
测量在上述两个基板的至少一个基板上所配置的多个标记的位置的阶段;
基于测量出的上述多个标记的位置,对上述两个基板进行位置对准的阶段,
上述多个标记是配置于在上述至少一个基板上产生的形变的再现性大于阈值的区域的标记。
14.一种位置对准装置,是对层叠的两个基板进行位置对准的位置对准装置,包含:
测量部,测量上述两个基板的一个基板上所配置的多个标记中的、基于与在至少上述一个基板上产生的形变相关的信息选择出的标记的位置;以及
位置对准部,基于由上述测量部测量出的上述标记的位置,对上述两个基板进行位置对准。
15.一种位置对准装置,是对层叠的两个基板进行位置对准的位置对准装置,具备:
测量部,测量在上述两个基板中的一个基板上所配置的多个标记的位置;以及
位置对准部,基于测量部测量出的上述多个标记的位置,对上述两个基板进行位置对准,
上述多个标记是配置于上述至少一个基板的形变量小于阈值的区域的标记。
16.一种位置对准装置,是对层叠的两个基板进行位置对准的位置对准装置,具备:
测量部,测量在上述两个基板中的一个基板上所配置的多个标记的位置;以及
位置对准部,基于上述测量部测量出的上述多个标记的位置,对上述两个基板进行位置对准,
上述多个标记是配置于在上述至少一个基板上产生的形变的再现性大于阈值的区域的标记。
17.根据权利要求15或16所述的位置对准装置,其中,
上述阈值根据成为上述两个基板的目标的位置对准精度以及接合精度的至少一方来决定。
18.一种基板层叠装置,具备:
权利要求14~17中任一项所述的位置对准装置;以及
接合部,接合由上述位置对准装置进行位置对准后的上述两个基板。
19.根据权利要求18所述的基板层叠装置,其中,
具备活性化装置,上述活性化装置在通过上述位置对准装置对上述两个基板进行位置对准之前或者之后,使上述两个基板的接合面活性化。
20.一种层叠基板制造系统,具备:
选择部,在层叠的两个基板中的一个基板上所配置的多个标记中,基于与在至少上述一个基板上产生的形变相关的信息,选择要测量的标记;以及
基板层叠装置,基于由上述选择部选择出的上述标记的位置,接合上述两个基板。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018077151 | 2018-04-12 | ||
JP2018-077151 | 2018-04-12 | ||
JP2018091007 | 2018-05-09 | ||
JP2018-091007 | 2018-05-09 | ||
PCT/JP2019/015865 WO2019198801A1 (ja) | 2018-04-12 | 2019-04-11 | 位置合わせ方法および位置合わせ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111656487A true CN111656487A (zh) | 2020-09-11 |
CN111656487B CN111656487B (zh) | 2023-04-04 |
Family
ID=68163704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980010298.5A Active CN111656487B (zh) | 2018-04-12 | 2019-04-11 | 位置对准方法以及位置对准装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20200381387A1 (zh) |
JP (1) | JP6881677B2 (zh) |
KR (2) | KR102370325B1 (zh) |
CN (1) | CN111656487B (zh) |
WO (1) | WO2019198801A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102658033B1 (ko) * | 2023-11-20 | 2024-04-17 | 주식회사 덕인 | 마이크로 led 접속 장치 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020176096A1 (en) * | 2001-05-22 | 2002-11-28 | Canon Kabushiki Kaisha | Position detecting method and apparatus, exposure apparatus and device manufacturing method |
DE10253250A1 (de) * | 2002-11-15 | 2004-06-17 | Uni-Tek System Inc. | Automatisches Präzisionsausrichtungsverfahren für eine Halbleiterwaferschneidevorrichtung |
CN101828250A (zh) * | 2007-08-15 | 2010-09-08 | 株式会社尼康 | 定位装置、贴合装置、层叠基板制造装置、曝光装置及定位方法 |
CN108735645A (zh) * | 2018-05-24 | 2018-11-02 | 德淮半导体有限公司 | 晶圆对准方法及晶圆对准装置 |
US20190088516A1 (en) * | 2016-02-29 | 2019-03-21 | Shanghai Micro Electronics Equipment (Group) Co., Ltd. | Chip bonding apparatus and method |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101256711B1 (ko) * | 2004-01-07 | 2013-04-19 | 가부시키가이샤 니콘 | 적층 장치 및 집적 회로 소자의 적층 방법 |
CN103258762B (zh) * | 2007-08-10 | 2016-08-03 | 株式会社尼康 | 基板贴合装置及基板贴合方法 |
JP4831842B2 (ja) * | 2009-10-28 | 2011-12-07 | 三菱重工業株式会社 | 接合装置制御装置および多層接合方法 |
JP5600952B2 (ja) * | 2010-02-01 | 2014-10-08 | 株式会社ニコン | 位置検出装置、基板貼り合わせ装置、位置検出方法、基板貼り合わせ方法、及びデバイスの製造方法 |
JP5549344B2 (ja) | 2010-03-18 | 2014-07-16 | 株式会社ニコン | 基板接合装置、基板ホルダ、基板接合方法、デバイス製造方法および位置合わせ装置 |
NL2009719A (en) * | 2011-12-02 | 2013-06-05 | Asml Netherlands Bv | Alignment mark deformation estimating method, substrate position predicting method, alignment system and lithographic apparatus. |
JP6098148B2 (ja) * | 2012-12-11 | 2017-03-22 | 株式会社ニコン | アライメント装置、貼り合わせ装置および位置合わせ方法 |
WO2016093284A1 (ja) * | 2014-12-10 | 2016-06-16 | 株式会社ニコン | 基板重ね合わせ装置および基板重ね合わせ方法 |
JP6579262B2 (ja) * | 2016-03-28 | 2019-09-25 | 株式会社ニコン | 基板貼り合わせ装置および基板貼り合わせ方法 |
WO2018012300A1 (ja) * | 2016-07-12 | 2018-01-18 | 株式会社ニコン | 積層基板製造方法、積層基板製造装置、積層基板製造システム、および基板処理装置 |
-
2019
- 2019-04-11 JP JP2020513454A patent/JP6881677B2/ja active Active
- 2019-04-11 KR KR1020207024796A patent/KR102370325B1/ko active IP Right Grant
- 2019-04-11 CN CN201980010298.5A patent/CN111656487B/zh active Active
- 2019-04-11 KR KR1020227006805A patent/KR102511929B1/ko active IP Right Grant
- 2019-04-11 WO PCT/JP2019/015865 patent/WO2019198801A1/ja active Application Filing
-
2020
- 2020-08-20 US US16/998,947 patent/US20200381387A1/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020176096A1 (en) * | 2001-05-22 | 2002-11-28 | Canon Kabushiki Kaisha | Position detecting method and apparatus, exposure apparatus and device manufacturing method |
DE10253250A1 (de) * | 2002-11-15 | 2004-06-17 | Uni-Tek System Inc. | Automatisches Präzisionsausrichtungsverfahren für eine Halbleiterwaferschneidevorrichtung |
CN101828250A (zh) * | 2007-08-15 | 2010-09-08 | 株式会社尼康 | 定位装置、贴合装置、层叠基板制造装置、曝光装置及定位方法 |
US20190088516A1 (en) * | 2016-02-29 | 2019-03-21 | Shanghai Micro Electronics Equipment (Group) Co., Ltd. | Chip bonding apparatus and method |
CN108735645A (zh) * | 2018-05-24 | 2018-11-02 | 德淮半导体有限公司 | 晶圆对准方法及晶圆对准装置 |
Also Published As
Publication number | Publication date |
---|---|
CN111656487B (zh) | 2023-04-04 |
KR20200110802A (ko) | 2020-09-25 |
WO2019198801A1 (ja) | 2019-10-17 |
KR20220031757A (ko) | 2022-03-11 |
JP6881677B2 (ja) | 2021-06-02 |
JPWO2019198801A1 (ja) | 2020-12-03 |
US20200381387A1 (en) | 2020-12-03 |
KR102511929B1 (ko) | 2023-03-23 |
KR102370325B1 (ko) | 2022-03-04 |
TW201944458A (zh) | 2019-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7416119B2 (ja) | 積層基板製造方法、積層基板製造装置、積層基板製造システム、および基板処理装置 | |
CN111133556B (zh) | 层叠基板的制造方法、制造装置以及程序 | |
KR20200014268A (ko) | 기판 접합 방법, 적층 기판 제조 방법, 적층 기판 제조 장치 및 적층 기판 제조 시스템 | |
JP7147847B2 (ja) | 接合方法および接合装置 | |
CN111656487B (zh) | 位置对准方法以及位置对准装置 | |
JP7225275B2 (ja) | 成膜装置 | |
JP7234494B2 (ja) | 接合装置および接合方法 | |
TWI850225B (zh) | 位置對準方法及位置對準裝置 | |
CN112342519B (zh) | 成膜系统、成膜系统的异常部位判别方法及计算机可读取的存储介质 | |
CN118317531A (zh) | 层叠基板的制造装置以及制造方法 | |
JP5798721B2 (ja) | 基板位置合せ装置、基板貼り合せ装置、基板位置合せ方法および積層半導体の製造方法 | |
WO2023153317A1 (ja) | 基板補正装置、基板積層装置、基板処理システム、基板補正方法、基板処理方法、および半導体装置の製造方法 | |
WO2020149127A1 (ja) | 積層体製造方法および積層体製造装置 | |
KR20240140173A (ko) | 기판 보정 장치, 기판 적층 장치, 기판 처리 시스템, 기판 보정 방법, 기판 처리 방법, 및 반도체 장치의 제조 방법 | |
JP2022092953A (ja) | 位置合わせ装置、位置合わせ方法、および位置合わせプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |