KR20200088026A - 플렉서블 엘이디 디스플레이 모듈 및 이를 포함하는 엘이디 디스플레이 패널 - Google Patents

플렉서블 엘이디 디스플레이 모듈 및 이를 포함하는 엘이디 디스플레이 패널 Download PDF

Info

Publication number
KR20200088026A
KR20200088026A KR1020190004505A KR20190004505A KR20200088026A KR 20200088026 A KR20200088026 A KR 20200088026A KR 1020190004505 A KR1020190004505 A KR 1020190004505A KR 20190004505 A KR20190004505 A KR 20190004505A KR 20200088026 A KR20200088026 A KR 20200088026A
Authority
KR
South Korea
Prior art keywords
flexible circuit
circuit board
led display
edge portion
folded edge
Prior art date
Application number
KR1020190004505A
Other languages
English (en)
Other versions
KR102667735B1 (ko
Inventor
유태경
Original Assignee
주식회사 루멘스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 루멘스 filed Critical 주식회사 루멘스
Priority to KR1020190004505A priority Critical patent/KR102667735B1/ko
Priority claimed from KR1020190004505A external-priority patent/KR102667735B1/ko
Priority to US16/684,590 priority patent/US11296063B2/en
Publication of KR20200088026A publication Critical patent/KR20200088026A/ko
Application granted granted Critical
Publication of KR102667735B1 publication Critical patent/KR102667735B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

내측 엘이디 디스플레이 모듈들; 및 외곽 엘이디 디스플레이 모듈들을 포함하는 엘이디 디스플레이 패널이 개시된다. 상기 엘이디 디스플레이 패널에 있어서, 상기 내측 엘이디 디스플레이 모듈들 및 상기 외곽 엘이디 디스플레이 모듈들 각각은, 엘이디들이 어레이되며, 길이 방향으로 서로 나란하게 배열된 제1 플렉서블 회로기판 및 제2 플렉서블 회로기판과, 상기 제1 플렉서블 회로기판 및 상기 제2 플렉서블 회로기판을 사이에 두고 결합되는 상부 점탄성막과 하부 점탄성막을 포함하며, 상기 제1 플렉서블 회로기판 및 상기 제2 플렉서블 회로기판 각각은 폴디드 에지부(folded edge portion)와 상기 폴디드 에지부의 반대편에 위치한 언폴디드 에지부(unfolded edge portion)를 포함하고, 상기 폴디드 에지부의 하부에는 상기 엘이디들을 제어하기 위한 컨트롤러부가 형성되며, 상기 내측 엘이디 디스플레이 모듈들 각각은, 제1 플렉서블 회로기판의 폴디드 에지부가 제2 플렉서블 회로기판의 폴디드 에지부와 마주하고 있다.

Description

플렉서블 엘이디 디스플레이 모듈 및 이를 포함하는 엘이디 디스플레이 패널{flexible LED display module and LED display panel comprising the same}
본 발명은 플렉서블 엘이디 디스플레이 모듈(flexible LED display module) 및 이를 포함하는 플렉서블 엘이디 디스플레이 모듈에 관한 것이다.
도 12는 종래기술 1 설명하기 위한 도면이고, 도 13는 종래기술 2를 설명하기 위한 도면이다.
도 12를 참조하면, 종래기술 1에 따른 플렉서블 엘이디 디스플레이 장치는 엘이디 보드(1)와 컨트롤 보드(2)가 커넥터(3)들에 의해 연결되어 있다. 엘이디 보드(1)는 회로기판(11)과 상기 회로기판(11) 상에 실장된 다수의 엘이디(12)들을 포함한다. 종래기술 1에 따른 플렉서블 엘이디 디스플레이 장치는 플렉서블 엘이디 디스플레이 장치를 벤딩할 경우, 커넥터(3)들에 의한 엘이디 보드(1)와 컨트롤 보드(2) 사이의 연결 부위에 크랙(crack)이 쉽게 발생하여 서로 전기적으로 분리되는 문제가 있다.
도 13을 참조하면, 종래기술 2에 따른 플렉서블 엘이디 디스플레이 장치는 플렉서블 회로기판(11)과, 플렉서블 회로기판(11)의 상면에 실장된 엘이디(12)들과, 플렉서블 회로기판(11)의 저면에 실장된 구동 IC(4)과, 플렉서블 회로기판(11)과 분리되어 있는 외부의 컨트롤 보드(5)를 포함한다. 이와 같은 종래기술 2에 따른 플렉서블 엘이디 디스플레이 장치는 엘이디 구동시 발생하는 높은 온도의 열로 인한 문제점과, 큰 두께로 무게로 인한 문제점이 있다.
또한, 종래에는 엘이디들이 실장되는 플렉서블 회로기판(11)이 6층 이상의 멀티층 구조로 이루어지고, 상면과 저면에 형성된 전극들이 도금층으로 형성된 채 외부로 노출되어 있다. 도금층은 벤딩에 대하여 취약하여 크랙(crack)이 발생한다. 더 나아가, 도금층, 특히, 동 도금층은 외부 환경에서 쉽게 산화되는데, 산화되면 더욱 딱딱해져 크랙의 위험성은 더욱 증가한다.
본 발명이 해결하고자 하는 과제는, 엘이디들이 어레이되어 있는 플렉서블 회로기판들을 포함하되, 플렉서블 회로기판의 일측에는 제1 부분과 제2 부분이 포개어져 있는 폴디드 에지부(folded edge portion)가 형성되고, 그 폴디드 에지부의 제1 부분에는 엘이디를 배치하고 제2 부분에는 컨트롤러부가 배치됨으로써, 베젤리스(bezelless) 엘이디 디스플레이 패널 구현에 유리하게 이용될 수 있는 플렉서블 엘이디 디스플레이 모듈을 제공하는 것이다.
본 발명이 해결하고자 하는 과제는, 폴디드 에지부에 컨트롤러부가 설치된 플렉서블 엘이디 디스플레이 모듈들을 이용하되, 플렉서블 엘이디 디스플레이 모듈 내 엘이디들의 피치 거리와 이웃하는 플렉서블 엘이디 디스플레이 모듈들 사이의 엘이디간 피치 거리가 같도록 한, 대면적 엘이디 디스플레이 패널을 제공하는 것이다.
본 발명의 일측면에 따른 엘이디 디스플레이 패널은, 내측 엘이디 디스플레이 모듈들; 및 외곽 엘이디 디스플레이 모듈들을 포함한다. 상기 내측 엘이디 디스플레이 모듈들 및 상기 외곽 엘이디 디스플레이 모듈들 각각은, 엘이디들이 어레이되며, 길이 방향으로 서로 나란하게 배열된 제1 플렉서블 회로기판 및 제2 플렉서블 회로기판과, 상기 제1 플렉서블 회로기판 및 상기 제2 플렉서블 회로기판을 사이에 두고 결합되는 상부 점탄성막과 하부 점탄성막을 포함하며, 상기 제1 플렉서블 회로기판 및 상기 제2 플렉서블 회로기판 각각은 폴디드 에지부(folded edge portion)와 상기 폴디드 에지부의 반대편에 위치한 언폴디드 에지부(unfolded edge portion)를 포함하고, 상기 폴디드 에지부의 하부에는 상기 엘이디들을 제어하기 위한 컨트롤러부가 형성되며, 상기 내측 엘이디 디스플레이 모듈들 각각은, 제1 플렉서블 회로기판의 폴디드 에지부가 제2 플렉서블 회로기판의 폴디드 에지부와 마주하고 있다.
일 실시예에 따라, 상기 외곽 엘이디 디스플레이 모듈들 각각은 제1 플렉서블 회로기판의 폴디드 에지부와 제2 플렉서블 회로기판의 폴디드 에지부가 서로 마주하고 있다.
일 실시예에 따라, 상기 외곽 엘이디 디스플레이 모듈들 각각은 제1 플렉서블 회로기판의 폴디드 에지부와 제2 플렉서블 회로기판의 언폴디드 에지부가 마주하고 있다.
일 실시예에 따라, 상기 내측 엘이디 디스플레이 모듈들 각각과 상기 외곽 엘이디 디스플레이 모듈들 각각은 상기 언폴디드 에지부와 부근에서 상기 상부 점탄성막과 상기 하부 점탄성막을 커팅하여 형성된 커팅면을 포함한다.
일 실시예에 따라, 상기 내측 엘이디 디스플레이 모듈은 상기 커팅면이 상기 다른 내측 엘이디 디스플레이 모듈의 커팅면 또는 외곽 엘이디 디스플레이 모듈의 커팅면과 접하도록 배치된다.
일 실시예에 따라, 상기 커팅면과 상기 커팅면으로부터 가장 가까운 엘이디의 중심 사이의 거리는 엘이디들의 피치 거리의 1/2이다.
일 실시예에 따라, 상기 컨트롤러부는 구동 IC 또는 컨트롤러 보드를 포함한다.
일 실시예에 따라, 상기 상부 점탄성막은 상기 엘이디들을 노출시키는 관통홀들을 포함한다.
일 실시예에 따라, 상기 상부 접탄성막의 상기 관통홀들의 높이는 상기 엘이디들의 상면의 높이와 동일하거나 작다.
일 실시예에 따라, 상기 상부 점탄성막 및 상기 하부 점탄성막은 우레탄 고무 재료로 형성된다.
일 실시예에 따라, 상기 내측 엘이디 디스플레이 모듈들 및 상기 외곽 엘이디 디스플레이 모듈들 각각은 폭방향으로 상기 제1 플렉서블 회로기판과 인접해 있는 제3 플렉서블 회로기판과, 폭방향으로 상기 제2 플렉서블 회로기판과 인접해 있고, 길이 방향으로 상기 제3 플렉서블 회로기판과 인접해 있는 제4 플렉서블 회로기판을 포함하며, 상기 제3 플렉서블 회로기판 및 상기 제4 플렉서블 회로기판 각각은 폴디드 에지부(folded edge portion)와 상기 폴디드 에지부의 반대편에 위치한 언폴디드 에지부(unfolded edge portion)를 포함한다.
일 실시예에 따라, 상기 폴디드 에지부는 상기 엘이디들 중 일부 엘이디들이 위치하는 상면에 제1 부분과 상기 제1 부분의 하면과 마주하도록 포개지고 상기 컨트롤러부가 설치되는 제2 부분을 포함한다.
본 발명의 일측면에 따른 플렉서블 엘이디 디스플레이 모듈은, 엘이디들이 어레이되며, 길이 방향으로 서로 나란하게 배열된 제1 플렉서블 회로기판 및 제2 플렉서블 회로기판과, 상기 제1 플렉서블 회로기판 및 상기 제2 플렉서블 회로기판을 사이에 두고 결합되는 상부 점탄성막과 하부 점탄성막을 포함하고, 상기 제1 플렉서블 회로기판 및 상기 제2 플렉서블 회로기판 각각은 폴디드 에지부(folded edge portion)와 상기 폴디드 에지부의 반대편에 위치한 언폴디드 에지부(unfolded edge portion)를 포함하고, 상기 폴디드 에지부의 하부에는 상기 엘이디들을 제어하기 위한 컨트롤러부가 형성되며, 상기 상부 점탄성막은 상기 엘이디들을 노출시키는 관통홀들이 형성된다.
일 실시예에 따라, 상기 제1 플렉서블 회로기판의 폴디드 에지부와 상기 제2 플렉서블 회로기판의 폴디드 에지부가 서로 마주하며, 상기 제1 플렉서블 회로기판의 폴디드 에지부에 위치한 제1 엘이디와 상기 제1 엘이디와 인접하게 상기 제2 플렉서블 회로기판의 폴디드 에지부에 위치한 제2 엘이디의 중심간 거리는 상기 제1 플렉서블 회로기판 상에 배열된 엘이디들의 피치 거리와 같다.
일 실시예에 따라, 상기 제1 플렉서블 회로기판의 폴디드 에지부와 상기 제2 플렉서블 회로기판의 언폴디드 에지부가 서로 마주하며, 상기 제1 플렉서블 회로기판의 폴디드 에지부에 위치한 제1 엘이디와 상기 제1 엘이디와 인접하게 상기 제2 플렉서블 회로기판의 언폴디드 에지부에 위치한 제2 엘이디의 중심간 거리는 상기 제1 플렉서블 회로기판 상에 배열된 엘이디들의 피치 거리와 같다.
일 실시예에 따라, 상기 상부 접탄성막의 상기 관통홀들의 높이는 상기 엘이디들의 상면의 높이와 동일하거나 작다.
일 실시예에 따라, 상기 언폴디드 에지부와 부근에서 상기 상부 점탄성막과 상기 하부 점탄성막을 커팅하여 형성된 커팅면을 포함한다.
일 실시예에 따라, 상기 커팅면과 상기 커팅면으로부터 가장 가까운 엘이디의 중심 사이의 거리는 엘이디들의 피치 거리의 1/2이다.
일 실시예에 따라, 상기 제1 플렉서블 회로기판과 인접해 있는 제3 플렉서블 회로기판과, 폭방향으로 상기 제2 플렉서블 회로기판과 인접해 있고 길이 방향으로 상기 제3 플렉서블 회로기판과 인접해 있는 제4 플렉서블 회로기판을 더 포함하며, 상기 제3 플렉서블 회로기판 및 상기 제4 플렉서블 회로기판 각각은 폴디드 에지부(folded edge portion)와 상기 폴디드 에지부의 반대편에 위치한 언폴디드 에지부(unfolded edge portion)를 포함한다.
일 실시예에 따라, 상기 폴디드 에지부는 상기 엘이디들 중 일부 엘이디들이 위치하는 제1 부분과 상기 제1 부분에 포개지고 상기 컨트롤러부가 설치되는 제2 부분을 포함한다.
본 발명에 따르면, 엘이디들이 어레이되어 있는 플렉서블 회로기판들을 포함하되, 엘이디들을 제어하는 컨트롤러부가 플렉서블 회로기판의 일측에 새롭게 제공된 폴디드 에지부에 배치됨으로써, 베젤리스 엘이디 디스플레이 패널 구현에 유리하게 이용될 수 있는 플렉서블 엘이디 디스플레이 모듈이 구현된다.
본 발명에 따르면, 폴디드 에지부에 컨트롤러부가 설치된 플렉서블 엘이디 디스플레이 모듈들을 이용하되, 플렉서블 엘이디 디스플레이 모듈 내 엘이디들의 피치 거리와 이웃하는 플렉서블 엘이디 디스플레이 모듈들 사이의 엘이디간 피치 거리가 같은 엘이디 디스플레이 패널이 구현된다.
본 발명은 대면적의 플렉서블 엘이디 디스플레이 모듈 및 이를 포함하는 대면적 플렉서블 엘이디 디스플레이 패널에 매우 유리하게 이용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 엘이디 디스플레이 패널을 설명하기 위한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 엘이디 디스플레이 패널의 일부를 절단하여 도시한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 엘이디 디스플레이 모듈을 도시한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 엘이디 디스플레이 모듈을 엘이디들의 도시를 생략한 상태로 도시한 평면도이다.
도 5는 플렉서블 회로기판의 단면 구조를 폴디드 에지부에서 확대하여 도시한 단면도이다.
도 6 내지 도 9는 본 발명의 일 실시예에 따라 플레서블 엘이디 디스플레이 모듈 제조방법을 설명하기 위한 도면들이다.
도 10 및 도 11은 본 발명의 다른 실시예에 따른 엘이디 디스플레이 패널 및 플렉서블 엘이디 디스플레이 모듈을 설명하기 위한 도면들이다.
도 12 및 도 13은 종래 기술을 설명하기 위한 도면들이다.
이하 첨부된 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 엘이디 디스플레이 패널을 설명하기 위한 단면도이고, 도 2는 본 발명의 일 실시예에 따른 엘이디 디스플레이 패널의 일부를 절단하여 도시한 단면도이고, 도 3은 본 발명의 일 실시예에 따른 엘이디 디스플레이 모듈을 도시한 단면도이고, 도 4는 본 발명의 일 실시예에 따른 엘이디 디스플레이 모듈을 엘이디들의 도시를 생략한 상태로 도시한 평면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 엘이디 디스플레이 패널은 크게 내측 엘이디 디스플레이 모듈(1a)들과 외곽 엘이디 디스플레이 모듈(1b)들을 포함한다. 본 실시예에 있어서, 내측 엘이디 디스플레이 모듈(1a)들의 구조와 외곽 엘이디 디스플레이 모듈(1b)들의 구조는 같다. 외곽 엘이디 디스플레이 모듈(1b)은 길이 방향을 따른 엘이디 디스플레이 모듈(1)들의 어레이에 있어서 좌우 외곽에 위치하는 엘이디 디스플레이 모듈(1b)들이고, 내측 엘이디 디스플레이 모듈(1a)들은 좌우 외곽 엘이디 디스플레이 모듈(1b)들 사이에 위치하는 안쪽의 엘이디 디스플레이 모듈(1a)들이다. 도 1 및 도 2에는 엘이디 디스플레이 모듈들의 길이 방향 배열만이 보이지만, 엘이디 디스플레이 모듈들의 폭방향 배열 또한 존재할 수 있으며, 바람직하게는, 여러개의 엘이디 디스플레이 모듈들이 행렬로 배열되어 대면적 엘이디 디스플레이를 구현한다.
도 1 및 도 2에서 내측 엘이디 디스플레이 모듈과 외곽 엘이디 디스플레이 모듈의 구분을 위해 1a와 1b로 다른 부재번호가 사용되지만, 도 3 및 4의 설명에 있어서는 내측 엘이디 디스플레이 모듈과 외곽 엘이디 디스플레이 모듈에 통용될 수 있는 엘이디 디스플레이 모듈을 부재 번호 1로 설명한다.
도 3 및 도 4를 참조하면, 엘이디 디스플레이 모듈(1)은 길이 방향을 따라 배열되어 서로 나란하게 인접해 위치한 제1 플렉서블 회로기판(100a) 및 제2 플렉서블 회로기판(100b)을 포함한다. 더 나아가, 상기 엘이디 디스플레이 모듈(1)은 폭방향을 따라 상기 제1 플렉서블 회로기판(100a)과 나란하게 인접해 있는 제3 플렉서블 회로기판(100c)과, 폭방향을 따라 상기 제2 플렉서블 회로기판(100b)과 나란하게 인접해 있고 길이 방향을 다라 제3 플렉서블 회로기판(100c)과 나란하게 인접해 있는 제4 플렉서블 회로기판(100d)을 포함한다.
상기 제1 플렉서블 회로기판(100a), 상기 제2 플렉서블 회로기판(100b), 상기 제3 플렉서블 회로기판(100c) 및 상기 제4 플렉서블 회로기판(100c)의 메인 영역 상면에는 엘이디(200)들이 일정 피치 간격으로 어레이되어 실장된다. 이때, 상기 엘이디(200)는 서로 다른 파장의 광을 발광하는 복수개의 엘이디 칩이 포함된 엘이디 패키지일 수 있다. 이때, 상기 엘이디 패키지는 해당 플렉서블 회로 기판에 실장되는 단일 픽셀 엘이디 패키지 또는 멀티 픽셀 엘이디 패키지일 수 있다. 또한, 상기 엘이디(200)는 해당 플렉서블 회로기판에 직접 실장되는 엘이디칩일 수 있으며, 이 엘이디칩은 서로 다른 파장의 광을 발광하면서 픽셀에 한 요소를 이루는 것일 수 있다.
또한, 상기 제1 플렉서블 회로기판(100a), 상기 제2 플렉서블 회로기판(100b), 상기 제3 플렉서블 회로기판(100c) 및 상기 제4 플렉서블 회로기판(100d) 각각에는 상기 엘이디(200)들의 제어를 위한 컨트롤러부(800)가 설치된다. 상기 컨틀롤러부(800)는 구동 IC 또는 컨트롤러 보드를 포함할 수 있다.
또한, 상기 엘이디 디스플레이 모듈(1)은 상기 제1 플렉서블 회로기판(100a), 상기 제2 플렉서블 회로기판(100b), 상기 제3 플렉서블 회로기판(100c) 및 상기 제4 플렉서블 회로기판(100c)을 사이에 두고 위 아래로 결합되는 상부 점탄성막(910)과 하부 점탄성막(920)을 포함한다. 상기 상부 점탄성막(910)과 상기 하부 점탄성막(920)의 접합에 의해 상기 제1 플렉서블 회로기판(100a), 상기 제2 플렉서블 회로기판(100b), 상기 제3 플렉서블 회로기판(100c) 및 상기 제4 플렉서블 회로기판(100c)을 덮어 보호하는 하나의 점탄성층(900)이 형성될 수 있다. 상기 상부 점탄성막(910)과 상기 하부 점탄성막(920) 각각은 점탄성 물질인 것이 바람직하며, 필름 또는 시트 상의 우레탄 고무 재료인 것이 바람직하다. 고온 상태에서 상기 제1, 제2. 제3 및 제4 플렉서블 회로기판(100a, 100b, 100c, 100d)을 사이에 두고 상기 상부 점탄성막(910)과 상기 하부 점탄성막(920)이 핫프레싱 공정에 의해 서로 가압되어 접합될 수 있다.
상기 제1 플렉서블 회로기판(100a), 상기 제2 플렉서블 회로기판(100b), 상기 제3 플렉서블 회로기판(100a), 상기 제4 플렉서블 회로기판(100b) 각각은 폴디드 에지부(folded edge portion; 101)와 상기 폴디드 에지부(101)의 반대편에 위치한 언폴디드 에지부(unfolded edge portion; 102)를 포함한다. 본 실시예에서, 상기 제1 플렉서블 회로기판(100a)의 폴디드 에지부(101)는, 상기 점탄성층(900)의 내측에서, 상기 제2 플렉서블 회로기판(100b)의 폴디드 에지부(101)와 인접한 채 마주하고 있다. 그리고, 상기 제3 플렉서블 회로기판(100a)의 폴디드 에지부(101)는, 상기 점탄성층(900)의 내측에서, 상기 제4 플렉서블 회로기판(100b)의 폴디드 에지부(101)와 인접한 채 마주하고 있다.
이에 따라, 상기 플렉서블 엘이디 모듈(1)의 양측 가장자리에는 언폴디드 에지부(102)와 인접한 단부들만이 존재한다. 그리고, 상기 언폴디드 에지부(102)와 인접한 엘이디 모듈(1)의 양 단부는 전술한 점탄성층(900), 즉, 상부 점탄성막(910)과 하부 점탄성막(920)의 커팅면(901)으로 형성된다. 만일 커팅면 측에 언폴디드 에지부(102)가 아닌 폴디드 에지부(101)가 있는 경우, 엘이디(200)들과 컨트롤러부(800) 사이를 연결하는 배선이 존재하는 곡부가 커팅면 형성시 손상 또는 절단될 수 있다. 그리고, 이웃하는 플렉서블 회로기판 사이의 엘이디 간 피치를 해당 플렉서블 회로기판에 존재하는 엘이디들간의 피치와 같게 하는 것이 어려워질 수 있다.
제3 플렉서블 회로기판(100c)과 제4 플렉서블 회로기판(100d)의 구성 및 상호 배치 관계는 제1 플렉서블 회로기판(100a)과 제2 플렉서블 회로기판(100b)의 구성 및 상호 배치 관계와 같고, 제3 플렉서블 회로기판(100c)과 제4 플렉서블 회로기판(100d)의 생략 또한 가능하다. 이에 따라, 이하의 설명에서는, 제3 플렉서블 회로기판(100c)과 제4 플렉서블 회로기판(100d)에 대한 구체적 설명은 제1 플렉서블 회로기판(100a)과 제2 플렉서블 회로기판(100b)의 설명으로 대체한다.
한편, 상기 폴디드 에지부(folded edge portion; 101)는 상기 제1 또는 제2 플렉서블 회로기판(100a 또는 100b)의 메인 영역 상면에 위치하는 엘이디(200) 들 중 일부 엘이디(200)들이 위치하는 제1 부분(즉, 상부; U)와, 상기 제1 부분(U)의 하면과 마주하도록 포개지는 제2 부분(즉, 하부; B)와, 상기 제1 부분(U)에 대하여 상기 제2 부분(B) 포개지는 것을 허용하는 곡부(C)로 이루어진다. 상기 곡부(C)는 일정 곡률 반경을 갖는다. 그리고, 상기 제1 부분(U)은 곡부(C)를 기준으로 상측에 위치하여 주면(primary surface)이 위를 향해 있으며, 상기 제2 부분(B)은 곡부(C)를 기준으로 하측에 위치하여 주면(primary surface)이 아래를 향해 있게 된다. 상기 엘이디(100)들 중 대부분의 엘이디들은 상기 제1 및 제2 플렉서블 회로기판(100a, 100b)의 메인 영역 중 상기 폴디드 에지부(101)가 없는 영역의 상면에 실장되고, 나머지 엘이디들은 상기 제1 및 제2 플렉서블 회로기판(100a, 100b)의 메인 영역 중 상기 폴디드 에지부(101)의 상부인 제1 부분(U)에 실장된다.
한편, 상기 점탄성층(900)은 상기 엘이디(200)들의 표면 일부와 상기 컨트롤러부(800)의 표면 일부를 상기 제1 및 제 2 플렉서블 회로기판(100a, 100b)들의 노출면을 모두 덮도록 형성된다. 상기 점탄성층(900)이 상기 엘이디(200)들의 표면 일부, 즉, 상기 엘이디(200)들의 상면을 노출시킬 수 있도록, 상기 상부 점탄성막(910)은 상기 엘이디(200)을 노출시키는 관통홀들을 포함한다. 그리고, 상기 하부 점탄성막(920)은 상기 컨트롤러부(800)의 부분적인 수용 또는 노출을 위해 상기 컨트롤러부(800)에 대응하는 위치에 막힌홀 또는 관통홀을 포함한다.
앞에서 언급한 바와 같이, 제1 및 제2 플렉서블 회로기판(100a, 100b)의 일측 가장자리에만 곡부(C)를 형성하는 벤딩이 이루어져, 상기 곡부(C)를 기준으로 상측의 제1 부분(U)과 하측의 제2 부분(B)이 포개진 폴디드 에지부(101)가 형성된다. 그리고 상기 제1 및 제2 플렉서블 회로기판(100a, 100b)의 타측 가장자리에는 벤딩이 이루어지지 않았으므로 곡부 없는 언폴디드 에지부(102)가 존재한다.
또한, 상기 폴디드 에지부(101) 형성시, 상기 제1 부분(U)의 저면에 부착된 제1 더미패드(360)와, 상기 제1 더미패드(360)과 마주하도록 상기 제2 부분(B)에 부착된 제2 더미패드(380)가 접하여 상기 폴디드 에지부(101)의 곡부(C)의 곡률 및 곡률 반경을 제한할 수 있다. 다시 말해, 상기 제1 및 제2 플렉서블 회로기판(100a, 100b)의 일측 가장자리 부분이 벤딩되어 곡부(C) 및 곡부(C)에 의해 상하로 포개진 제1 부분(U)와 제2 부분(B)을 포함하는 폴디드 에지부(101)가 형성될 때, 곡부(C)의 (내측 또는 외측) 곡률 및 (내측 또는 외측) 곡률 반경은 상기 제1 더미패드(360)와 상기 제2 더미패드(380)에 의해 제한된다. 상기 제1 및 상기 제2 더미패드(360, 380)의 곡률 및 곡률 반경 제한은 벤딩으로 인해 플렉서블 회로기판(100a 또는 100b)의 회로들이 손상되는 것을 억제할 수 있다.
상기 점탄성층(900)은 플렉서블 회로기판(100a 또는 100; 통칭하여 100)의 폴디드 에지부(101) 및 언폴디드 에지부(102)와 상기 폴디드 에지부(101)와 상기 언폴디드 에지부(102) 사이의 모든 영역들을 모두 덮도록 형성된다. 또한, 상기 점탄성층(900)은 상기 플렉서블 회로기판(100)의 상면은 물론이고 상기 플렉서블 회로기판(100)의 저면 중 상기 플렉서블 회로기판(100)의 일측 가장자리 부분 벤딩되어 가려지는 영역을 제외한 부분을 덮도록 형성된다.
본 실시예에 있어서, 상기 점탄성층(900)은 상부 점탄성막(910)과 하부 점탄성막(920)의 접합에 의해 형성될 수 있다. 상기 상부 점탄성막(910)과 상기 하부 점탄성막(920) 각각은 필름 또는 시트 상의 우레탄 고무 재료인 것이 바람직하며, 고온 상태에서 플렉서블 회로기판(100)을 사이에 두고 상기 상부 점탄성막(910)과 상기 하부 점탄성막(920)을 서로에 대해 가압하는 핫프레싱 공정에 의해 접합될 수 있다.
상기 상부 점탄성막(910)은 상기 엘이디(100)들이 끼워진 상태로 상기 엘이디(100)들이 노출을 허용하는 관통홀들을 포함한다. 상기 상부 점탄성막(910)의 상면과 상기 엘이디(100)들의 상면은 동일 평면상에 있는 것이 바람직하다. 하지만 상기 상부 점탄성막(910)의 관통홀들의 높이가 엘이디(100)들의 상면 높이보다 작을 수도 있음에 유의한다. 그리고 상기 하부 점탄성막(920)은 상기 컨트롤러부(800)에 대응되는 위치에 상기 컨트롤러부(800)가 끼워지는 막힌홀 또는 관통홀을 포함할 수 있다. 막힌홀이 적용되는 경우, 상기 컨트롤러부(800)가 상기 하부 점탄성막(920)에 덮여 외부로 노출되지 않을 수 있다.
상기 상부 점탄성막(910)과 상기 하부 점탄성막(920)을 지나는 수직의 커팅라인을 따라 상기 점탄성층(900)의 가장자리가 커팅되며, 커팅시, 커팅 기구에서 발생한 열에 의해, 상부 점탄성막(910)과 하부 점탄성막(920)의 측단에는 상부 점탄성막(910)과 하부 점탄성막(920) 사이의 경계가 없어진다.
다시 도 1 및 도 2를 참조하면, 내측 엘이디 디스플레이 모듈(1a)과 외곽 엘이디 디스플레이 모듈(1b) 모두 점탄성층(900) 내에 서로 동일한 구조를 갖는 제1 플렉서블 회로기판(100a)과 제2 플렉서블 회로기판(100b)을 포함하고, 제1 플렉서블 회로기판(100a)의 폴디드 에지부(101)과 제2 플렉서블 회로기판(100b)의 폴디드 에지부(101)가 안쪽을 향해 배향된 채 서로 마주하고 있고, 제1 플렉서블 회로기판(100a)의 언폴디드 에지부(102)와 제2 플렉서블 회로기판(100b)의 언폴디드 에지부(102)는 엘이디 디스플레이 모듈(1a 또는 1b)의 가장자리에 위치한 채 바깥쪽을 향해 있다.
이러한 구조에 의해, 서로 이웃하는 두 내측 엘이디 디스플레이 모듈(1a)들 사이에서는 하나의 내측 엘이디 디스플레이 모듈(1a)의 제1 또는 2 플렉서블 회로기판(100a 또는 100b)의 언폴디드 에지부(102)와 그와 이웃하는 다른 하나의 내측 엘이디 디스플레이 모듈(1a)의 제1 또는 2 플렉서블 회로기판(100a 또는 100b)의 언폴디드 에지부(102)가 서로 마주하게 배향된다. 점탄성층을 커팅하여 커팅면(901)을 형성할 때 제1 또는 2 플렉서블 회로기판(100a 또는 100b)의 언폴디드 에지부(102)의 일부가 함께 커팅되어 제거되어도 되므로, 커팅면(901)과 그와 이웃하는 엘이디(200)의 중심간 거리를 엘이디들간 피치 간격의 1/2로 맞추는 것을 용이하게 할 수 있도록 보장한다. 이는 서로 이웃하는 내측 엘이디 디스플레이 모듈들(100a, 100a)의 두 이웃하는 엘이디(200, 200)들의 중심간 거리를 해당 엘이디 디스플레이 모듈 내 엘이디들의 피치 거리와 같은 거리로 맞추는 것을 가능하게 보장한다.
본 실시에서는 내측 엘이디 디스플레이 모듈(1a)과 외곽 엘이디 디스플레이 모듈(1b)의 구성이 같으므로, 내측 엘이디 디스플레이 모듈(1a)과 외곽 엘이디 디스플레이 모듈(1b) 사이에서도 제1 또는 제2 플렉서블 회로기판(100a 또는 100b)들의 언폴디드 에지부(102)들이 마주하는 구조가 되고, 이에 따라, 내측 엘이디 디스플레이 모듈(100a)과 외곽 엘이디 디스플레이 모듈(100b)의 서로 인접하는 두 엘이디(200, 200)들 사이의 거리도 해당 엘이디 디스플레이 모듈 내 엘이디들의 피치 거리와 같은 거리로 쉽게 맞추어지는 것이 가능하다.
또한, 본 실시예에 이서는 외곽 엘이디 디스플레이 모듈(1b)의 두 가장자리 부근 모두에 제1 및 제2 플렉서블 회로기판(100a, 100b)의 언폴디드 에지부(102)가 위치하므로, 전술한 피치 간격에 있어서의 이점과 더불어 디스플레이 패널의 가장자리 영역에서 엘이디가 존재하지 않는 영역을 줄이는 데에도 크게 기여할 수 있다.
도 5는 폴디드 에지부를 확대 도시한 도면이다.
도 5를 참조하면, 상기 플렉서블 회로기판(100a 또는 100b; 통칭하여 100)은, 상기 제1 더미패드(360)와 상기 제2 더미패드(380) 사이에 위치한 가상의 수직 벤딩 라인(VL)을 따라 벤딩이 수행되어, 곡률 반경을 갖는 곡부가 형성된다. 상기 제1 더미패드(360)와 상기 제2 더미패드(380)에 의해 상기 폴디드 에지부의 곡부의 곡률 및 곡률 반경이 제한된다. 예컨대, 가상의 수직 벤딩 라인(VL)을 따라 상기 플렉서블 회로기판의 일측 가장자리 부분이 벤딩될 때, 제1 더미패드(320)와 제2 더미패드(340)가 접하게 되면 상기 플렉서블 회로기판(100)은 더는 구부려지지 않으며 이에 따라 플렉서블 회로기판(100)이 않는 정도로 상기 곡부의 곡률 반경이 제한될 수 있다.
상기 플렉서블 회로기판(100)은 하부 금속 패턴층(110)과 상부 금속 패턴층(170)을 포함한다. 그리고 상기 하부 금속 패턴층(110)과 상기 상부 금속 패턴층(170) 사이에는 제1 및 제2 중간 금속 패턴층(130, 150)을 포함하는 중간층이 형성된다.
상기 하부 금속 패턴층(110)은 중간층의 최하부인 하부 절연층(120)의 저면에 Cu, Tin 및/또는 Au를 일정 패턴으로 도금하여 형성될 수 있다. 이러한 하부 금속 패턴층은 전술한 하부 점탄성막(920)에 의해 적어도 부분적으로 덮여 산화가 억제될 수 있으나 추가로 산화 방지용 필름이 부착될 수 있다.
상기 상부 금속 패턴층(170)은 중간층의 최상부인 상부 절연층(160)의 상면에 Cu, Tin 및/또는 Au를 일정 패턴으로 도금하여 형성될 수 있다. 이러한 상부 금속 패턴층(170)은 전술한 상부 점탄성막(910)에 의해 적어도 부분적으로 덮여 산화가 억제될 수 있으나 추가로 산화 방지용 필름이 부착될 수 있다.
본 실시예에서, 상기 중간층은 상기 하부 금속 패턴층(110)과 제1 중간 금속 패턴층(130) 사이를 전기적으로 절연하는 하부 절연층(120)과, 상기 제1 중간 금속 패턴층(130)과 상기 제2 중간 금속 패턴층(150) 사이를 전기적으로 절연하는 중간 절연층(140)과, 제2 중간 금속 패턴층(150)과 상기 상부 금속 패턴층(170) 사이를 전기적으로 절연하는 상부 절연층(160)을 포함한다.
상기 제1 중간 금속 패턴층(130)과 상기 제2 중간 금속 패턴층(150)은 예컨대 일정 패턴들 갖는 동박들일 수 있다. 상기 하부 절연층(120), 상기 상부 절연층(160) 및 상기 중간 절연층(140)에는 상하로 금속 패턴들 사이를 연결하는 비아들이 형성될 수 있다.
도금에 의해 형성되는 하부 금속 패턴층(110)과 상부 금속 패턴층(170)은 벤딩에 취약하므로, 상기 곡부에는 상기 하부 금속 패턴층(100)과 상기 상부 금속 패턴층(170)이 존재하지 않는다.
도 6 내지 도 9는 플렉서블 엘이디 디스플레이 모듈의 제조 방법을 설명하기 위한 도면들이다.
먼저 도 6을 참조하면 플렉서블 회로기판(100)의 일측 가장자리를 제외한 나머지 부분, 즉, 메인 부분(M)의 상면에는 엘이디(200)들이 일정 피치를 갖도록 어레이되어 실장되고, 플렉서블 회로기판(100)의 일측 가장자리 부분의 상면에 컨트롤러부(800)들이 실장된다. 상기 컨트롤러부(800)는 구동 IC 및/또는 컨트롤러 보드를 포함할 수 있다.
상기 플렉서블 회로기판(100)은 도 5에 도시된 적층 구조를 그대로 포함할 수 있다. 또한, 플렉서블 회로기판(100)의 가장자리 부분의 저면에 제2 더미패드(380)가 부착되고 플렉서블 회로기판(100)의 메인 부분(M)의 저면에는 제1 더미패드(360)가 부착된다.
다음 도 7을 참조하면, 플렉서블 회로기판(100)의 메인 부분(M)은 그대로 둔 채 일측 가장자리 부분의 상면이 아래를 향하도록 플렉서블 회로기판(100)이 벤딩된다. 상기 벤딩에 의해, 상기 플렉서블 회로기판(100)의 일측에는 곡부(C)를 기준으로 엘이디들 중 일부 엘이디(들)이 실장되는 상측의 제1 부분(U)과 컨트롤러부(800)이 실장된 하측의 제2 부분(B)이 포개어져 있는 폴디드 에지부(101)가 형성된다. 이때, 상기 제1 더미패드(360)와 상기 제2 더미패드(380)에 의해, 상기 곡부(C)의 내부 및 외부 곡률 반경(특히, 외부 곡률 반경)이 제한된다. 상기 곡부(C)에는 도금에 의해 형성되어 상기 엘이디(200) 및 상기 컨트롤러부(800)에 본딩되는 상부 금속 패턴층 및 하부 금속 패턴층이 존재하지 않는 것이 바람직하다. 그리고, 상기 플렉서블 회로기판(100)의 타측 가장자리는 벤딩이 되지 않으므로 언폴디드 에지부(102)가 형성된다.
전술한 방식으로 복수개들 플렉서블 회로기판(100)이 준비된다.
다음 도 8을 참조하면, 상부 점탄성막(910)과 하부 점탄성막(920) 사이에 폴디드 에지부(101)들이 서로 마주하도록 두 플렉서블 회로기판(100)들, 즉, 제1 플렉서브 회로기판(100a)와 제2 플렉서블 회로기판(100b)을 길이 방향으로 나란하게 배치한다. 이때, 제1 플렉서블 회로기판(100a)과 제2 플렉서블 회로기판(100b)들의 폴디드 에지부(101)들에서 서로 인접해 있는 두 엘이디(200)들 간의 중심간 거리는 해당 플렉서블 회로기판(100a 또는 100b) 상에 어레이된 엘이디들의 피치 거리와 같게 되도록 한다. 추가로 전술한 바 있는 제3 플렉서블 회로기판과 제4 플렉서블 회로기판을 제1 플렉서블 회로기판 및 제2 플렉서블 회로기판과 폭방향으로 인접하게 더 배치할 수도 있다. 여러개의 플렉서블 회로기판을 하나의 점탄성층에 통합하는 방식으로 대면적의 플렉서블 엘이디 디스플레이 모듈의 구현이 가능하다.
이때, 상기 상부 점탄성막(910)은 엘이디(200)들에 대응하는 관통홀들을 포함하는데, 상기 관통홀들에 상기 엘이디(200)들이 삽입되도록 상부 점탄성막(910)을 배치한다. 또한, 하부 점탄성막(920)은 컨트롤러부(800)에 대응하는 관통홀 또는 막힌홀을 포함할 수 있는데,상기 관통홀 또는 막힌홀에 상기 컨트롤러부(800)가 삽입되도록 하부 점탄성막(920)을 배치한다. 그리고, 상부 금형(10)과 하부 금형(20)을 이용한 핫프레스 공정에 의해, 상기 하부 점탄성막(920)과 상기 상부 점탄성막(910)을 상기 플렉서블 회로기판(100)에 압착하여, 하부 점탄성막(920)과 상부 점탄성막(910)으로 이루어진 점탄성층(900)을 형성한다.
다음 도 9를 참조하면, 상기 점탄성층(900)의 양측 가장자리를 각각 커팅한다. 커팅시 발생한 열에 의해, 상부 점탄성막(910)과 하부 점탄성막(920)의 가장자리가 서로 경계 없이 연결된 커팅면이 형성된다. 커팅면과 그 커팅면에 인접한 엘이디(200)의 중심 사이의 거리가 전술한 엘이디들의 피치의 1/2이 되도록 한다. 커팅시 제1 또는 제2 플렉서블 회로기판의 언폴디드 에지부 일부가 잘려나가도 된다.
도 10은 본 발명의 다른 실시예에 따른 엘이디 디스플레이 패널을 설명하기 위한 도면이고, 도 11은 도 10에 도시된 엘이디 디스플레이 패널에 적용되는 플렉서블 엘이디 디스플레이 모듈을 설명하기 위한 단면도이다.
도 10 및 도 11을 참조하면, 본 발명의 일 실시예에 따른 엘이디 디스플레이 패널은 내측 엘이디 디스플레이 모듈(1a)들과 외곽 엘이디 디스플레이 모듈(1b)들을 포함한다. 또한, 두 외곽 엘이디 디스플레이 모듈(1b)들 사이에 복수개의 내측 엘이디 디스플레이 모듈(1a)이 배치된다. 본 실시예에 따르면, 내측 엘이디 디스플레이 모듈(1a)들 각각은 점탄성층(900) 내에서 길이 방향으로 나란하게 그리고 인접하게 배치된 두 플렉서블 회로기판들의 폴디드 에지부가 서로 인접하면서 마주하게 배치된 구조를 포함하는 것으로서, 앞선 실시예에서 설명된 내측 엘이디 디스플레이 모듈(1a)과 동일한 구성을 갖는다.
앞선 실시예에 따르면, 외곽 엘이디 디스플레이 모듈(1b)와 내측 엘이디 디스플레이 모듈(1a)의 구조가 같다. 하지만, 본 실시예에 따르면, 외곽 엘이디 디스플레이 모듈(1b)은, 앞선 실시예의 외곽 엘이디 디스플레이 모듈과 다른 구조를 갖는 것으로서, 제1 플렉서블 회로기판(100a)의 폴디드 에지부(101)와 제2 플레서블 회로기판(100b)의 언폴디드 에지부(102)가 서로 인접한 채 마주하고 있다. 제1 플렉서블 회로기판(100a)의 언폴디드 에지부(101)의 인접하는 내측 엘이디 디스플레이 모듈(1a)을 향해 배향되고, 제2 플렉서브 회로기판(100b)의 폴디드 에지부(102)는 엘이디 디스플레이 패널의 가장 가장자리에 있도록 배치된다. 외곽 엘이디 디스플레이 모듈(1b) 측 플렉서블 회로기판의 언폴디드 에지부(102)가 내측 엘이디 디스플레이 모듈(1a) 측 플렉서블 회로기판의 언폴디드 에지부(102)와 마주하는 방향으로 배향되므로, 앞선 실시예와 마찬가지로, 외곽 엘이디 디스플레이 모듈(1b)와 내측 엘이디 디스플레이 모듈(1a) 간의 서로 이웃하는 엘이디(200)들의 중심간 거리가 전체 엘이디(200)들의 피치 P와 같게 하는 것이 용이하다.
나머지 다른 구성은 앞서 실시예와 동일하며 별도의 추가 설명은 하지 않기로 한다.
100, 100a, 100b, 100c. 100d: 플렉서블 회로기판
101: 폴디드 에지부 102: 언폴디드 에지부
200: 엘이디 800: 컨트롤러부
900: 점탄성층 910: 상부 점탄성막
920: 하부 점탄성막

Claims (20)

  1. 내측 엘이디 디스플레이 모듈들; 및
    외곽 엘이디 디스플레이 모듈들을 포함하며,
    상기 내측 엘이디 디스플레이 모듈들 및 상기 외곽 엘이디 디스플레이 모듈들 각각은,
    엘이디들이 어레이되며, 길이 방향으로 서로 나란하게 배열된 제1 플렉서블 회로기판 및 제2 플렉서블 회로기판과,
    상기 제1 플렉서블 회로기판 및 상기 제2 플렉서블 회로기판을 사이에 두고 결합되는 상부 점탄성막과 하부 점탄성막을 포함하며,
    상기 제1 플렉서블 회로기판 및 상기 제2 플렉서블 회로기판 각각은 폴디드 에지부(folded edge portion)와 상기 폴디드 에지부의 반대편에 위치한 언폴디드 에지부(unfolded edge portion)를 포함하고,
    상기 폴디드 에지부의 하부에는 상기 엘이디들을 제어하기 위한 컨트롤러부가 형성되며,
    상기 내측 엘이디 디스플레이 모듈들 각각은, 제1 플렉서블 회로기판의 폴디드 에지부가 제2 플렉서블 회로기판의 폴디드 에지부와 마주하고 있는 것을 특징으로 하는 엘이디 디스플레이 패널.
  2. 청구항 1에 있어서, 상기 외곽 엘이디 디스플레이 모듈들 각각은 제1 플렉서블 회로기판의 폴디드 에지부와 제2 플렉서블 회로기판의 폴디드 에지부가 서로 마주하고 있는 것을 특징으로 하는 엘이디 디스플레이 패널.
  3. 청구항 1에 있어서, 상기 외곽 엘이디 디스플레이 모듈들 각각은 제1 플렉서블 회로기판의 폴디드 에지부와 제2 플렉서블 회로기판의 언폴디드 에지부가 마주하고 있는 것을 특징으로 하는 엘이디 디스플레이 패널.
  4. 청구항 1에 있어서, 상기 내측 엘이디 디스플레이 모듈들 각각과 상기 외곽 엘이디 디스플레이 모듈들 각각은 상기 언폴디드 에지부와 부근에서 상기 상부 점탄성막과 상기 하부 점탄성막을 커팅하여 형성된 커팅면을 포함하는 것을 특징으로 하는 엘이디 디스플레이 패널.
  5. 청구항 4에 있어서, 상기 내측 엘이디 디스플레이 모듈은 상기 커팅면이 상기 다른 내측 엘이디 디스플레이 모듈의 커팅면 또는 외곽 엘이디 디스플레이 모듈의 커팅면과 접하도록 배치된 것을 특징으로 하는 엘이디 디스플레이 패널.
  6. 청구항 4에 있어서, 상기 커팅면과 상기 커팅면으로부터 가장 가까운 엘이디의 중심 사이의 거리는 엘이디들의 피치 거리의 1/2인 것을 특징으로 하는 엘이디 디스플레이 패널.
  7. 청구항 1에 있어서, 상기 컨트롤러부는 구동 IC 또는 컨트롤러 보드를 포함하는 것을 특징으로 하는 엘이디 디스플레이 패널.
  8. 청구항 1에 있어서, 상기 상부 점탄성막은 상기 엘이디들을 노출시키는 관통홀들을 포함하는 것을 특징으로 하는 엘이디 디스플레이 패널.
  9. 청구항 8에 있어서, 상기 상부 접탄성막의 상기 관통홀들의 높이는 상기 엘이디들의 상면의 높이와 동일하거나 작은 것을 특징으로 하는 엘이디 디스플레이 패널.
  10. 청구항 1에 있어서, 상기 상부 점탄성막 및 상기 하부 점탄성막은 우레탄 고무 재료로 형성된 것을 특징으로 하는 엘이디 디스플레이 패널.
  11. 청구항 1에 있어서, 상기 내측 엘이디 디스플레이 모듈들 및 상기 외곽 엘이디 디스플레이 모듈들 각각은 폭방향으로 상기 제1 플렉서블 회로기판과 인접해 있는 제3 플렉서블 회로기판과, 폭방향으로 상기 제2 플렉서블 회로기판과 인접해 있고, 길이 방향으로 상기 제3 플렉서블 회로기판과 인접해 있는 제4 플렉서블 회로기판을 포함하며, 상기 제3 플렉서블 회로기판 및 상기 제4 플렉서블 회로기판 각각은 폴디드 에지부(folded edge portion)와 상기 폴디드 에지부의 반대편에 위치한 언폴디드 에지부(unfolded edge portion)를 포함하는 것을 특징으로 하는 엘이디 디스플레이 패널.
  12. 청구항 1에 있어서, 상기 폴디드 에지부는 상기 엘이디들 중 일부 엘이디들이 위치하는 상면에 제1 부분과 상기 제1 부분의 하면과 마주하도록 포개지고 상기 컨트롤러부가 설치되는 제2 부분을 포함하는 것을 특징으로 하는 엘이디 디스플레이 패널.
  13. 엘이디들이 어레이되며, 길이 방향으로 서로 나란하게 배열된 제1 플렉서블 회로기판 및 제2 플렉서블 회로기판과,
    상기 제1 플렉서블 회로기판 및 상기 제2 플렉서블 회로기판을 사이에 두고 결합되는 상부 점탄성막과 하부 점탄성막을 포함하고,
    상기 제1 플렉서블 회로기판 및 상기 제2 플렉서블 회로기판 각각은 폴디드 에지부(folded edge portion)와 상기 폴디드 에지부의 반대편에 위치한 언폴디드 에지부(unfolded edge portion)를 포함하고,
    상기 폴디드 에지부의 하부에는 상기 엘이디들을 제어하기 위한 컨트롤러부가 형성되며,
    상기 상부 점탄성막은 상기 엘이디들을 노출시키는 관통홀들이 형성된 것을 특징으로 하는 엘이디 디스플레이 모듈.
  14. 청구항 13에 있어서, 상기 제1 플렉서블 회로기판의 폴디드 에지부와 상기 제2 플렉서블 회로기판의 폴디드 에지부가 서로 마주하며, 상기 제1 플렉서블 회로기판의 폴디드 에지부에 위치한 제1 엘이디와 상기 제1 엘이디와 인접하게 상기 제2 플렉서블 회로기판의 폴디드 에지부에 위치한 제2 엘이디의 중심간 거리는 상기 제1 플렉서블 회로기판 상에 배열된 엘이디들의 피치 거리와 같은 것을 특징으로 하는 엘이디 디스플레이 모듈.
  15. 청구항 13에 있어서, 상기 제1 플렉서블 회로기판의 폴디드 에지부와 상기 제2 플렉서블 회로기판의 언폴디드 에지부가 서로 마주하며, 상기 제1 플렉서블 회로기판의 폴디드 에지부에 위치한 제1 엘이디와 상기 제1 엘이디와 인접하게 상기 제2 플렉서블 회로기판의 언폴디드 에지부에 위치한 제2 엘이디의 중심간 거리는 상기 제1 플렉서블 회로기판 상에 배열된 엘이디들의 피치 거리와 같은 것을 특징으로 하는 엘이디 디스플레이 모듈.
  16. 청구항 13에 있어서, 상기 상부 접탄성막의 상기 관통홀들의 높이는 상기 엘이디들의 상면의 높이와 동일하거나 작은 것을 특징으로 하는 엘이디 디스플레이 모듈.
  17. 청구항 13에 있어서, 상기 언폴디드 에지부와 부근에서 상기 상부 점탄성막과 상기 하부 점탄성막을 커팅하여 형성된 커팅면을 포함하는 것을 특징으로 하는 엘이디 디스플레이 모듈.
  18. 청구항 17에 있어서, 상기 커팅면과 상기 커팅면으로부터 가장 가까운 엘이디의 중심 사이의 거리는 엘이디들의 피치 거리의 1/2인 것을 특징으로 하는 엘이디 디스플레이 모듈.
  19. 청구항 13에 있어서, 상기 제1 플렉서블 회로기판과 인접해 있는 제3 플렉서블 회로기판과, 폭방향으로 상기 제2 플렉서블 회로기판과 인접해 있고 길이 방향으로 상기 제3 플렉서블 회로기판과 인접해 있는 제4 플렉서블 회로기판을 더 포함하며, 상기 제3 플렉서블 회로기판 및 상기 제4 플렉서블 회로기판 각각은 폴디드 에지부(folded edge portion)와 상기 폴디드 에지부의 반대편에 위치한 언폴디드 에지부(unfolded edge portion)를 포함하는 것을 특징으로 하는 엘이디 디스플레이 모듈.
  20. 청구항 13에 있어서, 상기 폴디드 에지부는 상기 엘이디들 중 일부 엘이디들이 위치하는 제1 부분과 상기 제1 부분에 포개지고 상기 컨트롤러부가 설치되는 제2 부분을 포함하는 것을 특징으로 하는 엘이디 디스플레이 모듈.
KR1020190004505A 2018-11-20 2019-01-14 플렉서블 엘이디 디스플레이 모듈 및 이를 포함하는 엘이디 디스플레이 패널 KR102667735B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190004505A KR102667735B1 (ko) 2019-01-14 플렉서블 엘이디 디스플레이 모듈 및 이를 포함하는 엘이디 디스플레이 패널
US16/684,590 US11296063B2 (en) 2018-11-20 2019-11-15 Flexible LED display with processor under a folded edge portion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190004505A KR102667735B1 (ko) 2019-01-14 플렉서블 엘이디 디스플레이 모듈 및 이를 포함하는 엘이디 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20200088026A true KR20200088026A (ko) 2020-07-22
KR102667735B1 KR102667735B1 (ko) 2024-05-22

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022103144A1 (ko) * 2020-11-11 2022-05-19 삼성전자주식회사 디스플레이 모듈 및 이를 포함하는 디스플레이 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022103144A1 (ko) * 2020-11-11 2022-05-19 삼성전자주식회사 디스플레이 모듈 및 이를 포함하는 디스플레이 장치

Similar Documents

Publication Publication Date Title
KR101633373B1 (ko) Ｃｏｆ 패키지 및 이를 포함하는 반도체 장치
US11296063B2 (en) Flexible LED display with processor under a folded edge portion
KR100744140B1 (ko) 더미 패턴을 갖는 인쇄회로기판
US7368667B2 (en) Using rows/columns of micro-vias to create PCB routing channels in BGA interconnect grid (micro-via channels)
TWI439198B (zh) 半導體封裝以及載置該封裝的模組印刷電路板
JP2019075552A (ja) ディスプレイ用ｌｅｄモジュール組立体
KR100852176B1 (ko) 인쇄회로보드 및 이를 갖는 반도체 모듈
KR20170106548A (ko) 반도체 디바이스
US9204546B2 (en) Circuit board and manufacturing method thereof
US20100103651A1 (en) Led module and backlight unit having the same
CN109216525B (zh) 发光模块及显示装置
KR20170069350A (ko) 인쇄회로기판 및 이를 포함하는 표시 장치
CN108734075A (zh) 取像模组及其制造方法
JP7209743B2 (ja) フレキシブル回路基板およびそれを含む電子装置
KR102667735B1 (ko) 플렉서블 엘이디 디스플레이 모듈 및 이를 포함하는 엘이디 디스플레이 패널
KR20200088026A (ko) 플렉서블 엘이디 디스플레이 모듈 및 이를 포함하는 엘이디 디스플레이 패널
KR102617455B1 (ko) 플렉서블 엘이디 디스플레이 모듈 및 이의 제조 방법
TWI601251B (zh) 包含不同佈線圖案的覆晶薄膜、包含其之可撓性顯示裝置以及可撓性顯示裝置之製造方法
TWI662672B (zh) 薄膜覆晶封裝結構
KR20120116945A (ko) 발광 장치
KR101138469B1 (ko) 칩 마운트용 기판
KR102378493B1 (ko) 패키지 기판용 필름, 반도체 패키지, 디스플레이 장치 및 이들의 제조 방법
KR20220135548A (ko) 엘이디 모듈 및 이의 제조 방법
JP4072415B2 (ja) フレキシブル回路基板
JP2011066122A (ja) 回路基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right